WO2018117604A2 - 인쇄회로기판 및 이의 제조방법 - Google Patents

인쇄회로기판 및 이의 제조방법 Download PDF

Info

Publication number
WO2018117604A2
WO2018117604A2 PCT/KR2017/015029 KR2017015029W WO2018117604A2 WO 2018117604 A2 WO2018117604 A2 WO 2018117604A2 KR 2017015029 W KR2017015029 W KR 2017015029W WO 2018117604 A2 WO2018117604 A2 WO 2018117604A2
Authority
WO
WIPO (PCT)
Prior art keywords
metal
layer
metal layer
printed circuit
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2017/015029
Other languages
English (en)
French (fr)
Other versions
WO2018117604A3 (ko
Inventor
강규홍
이정규
홍승민
이상환
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Doosan Corp
Original Assignee
Doosan Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Doosan Corp filed Critical Doosan Corp
Priority to CN201780079214.4A priority Critical patent/CN110089205A/zh
Publication of WO2018117604A2 publication Critical patent/WO2018117604A2/ko
Publication of WO2018117604A3 publication Critical patent/WO2018117604A3/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits

Definitions

  • the present invention relates to a printed circuit board and a method for manufacturing the same, which can ensure productivity and economy.
  • PCBs are components in which wires are integrated to allow various devices to be mounted or to make electrical connections between the devices. BACKGROUND With the development of technology, printed circuit boards having various shapes and functions have been manufactured.
  • a method of manufacturing a printed circuit board uses a foam tape film.
  • two copper foil laminates 10 in which the first copper foil layer 11, the insulating member 12, and the second copper foil layer 13 are sequentially stacked are prepared, and then these are foamed.
  • via holes 14 are formed in one region of the second copper foil layer, and then the foam tape film is removed from the multi-layer structure.
  • the laminate 30 is separated.
  • An object of the present invention is to provide a printed circuit board and a method of manufacturing the same that can reduce the defective rate of the substrate while improving the production operation rate of the substrate.
  • the present invention provides a method for manufacturing a printed circuit board, according to an example, the method is (S100) the first metal layer, the metal release layer and the second metal layer thinner than the first metal layer.
  • Preparing a metal member comprising a sequentially; (S200) preparing a separation core member by stacking the metal members on the upper and lower surfaces of the insulating member such that the second metal layer is in contact with the insulating member; (S300) forming a multilayer structure by stacking unit members including an insulating layer and a pattern forming metal layer on each of the first metal layers of the separating core member; (S400) forming a via hole in one region of the insulating layer and the pattern forming metal layer; (S500) forming a plating layer by plating the via hole and the pattern forming metal layer; And (S600) separating the metal release layer and the first metal layer of the separating core member from the multilayer structure obtained in the step (S500), and removing the metal release layer together with
  • the method may further include cutting the edge region of the multilayer structure obtained in the step (S500).
  • a first guide hole for mutual registration between layers in the printed circuit board is perpendicular to the separation core member obtained in the step S200. Forming through the direction; And before the step S400, recognizing the first guide hole inside the multilayer structure obtained in the step S300 as an X-ray to form a second guide hole vertically penetrating the edge of the multilayer structure. It may include.
  • the metal release layer is chromium (Cr), nickel (Ni), zinc (Zn), molybdenum (Mo), tungsten (W), cobalt (Co), lead (Pb), silver (Ag), tantalum (Ta) ), Copper (Cu), aluminum (Al), manganese (Mn), iron (Fe), titanium (Ti), tin (Sn), steel (Steel) and vanadium (V) at least one selected from the group consisting of Can be.
  • the metal release layer may have a metal deposition amount of 0.5 to 20 mg / m 2.
  • the thickness of the first metal layer may range from 6 to 35 ⁇ m, and the thickness of the second metal layer may range from 0.5 to 5 ⁇ m.
  • an uneven portion may be formed on a surface of the first metal layer in contact with the insulating layer of the unit member.
  • the average roughness (Ra) of the uneven portion may be in the range of 3.0 to 6.5 ⁇ m.
  • the adhesive strength between the insulating layer and the first metal layer is in the range of 0.8 to 3.0 N / mm.
  • the release force between the metal release layer and the first metal layer may be in a range of 10 to 90 N / m.
  • each of the laminated bodies separated around the core member for separation may have the same structure.
  • the present invention provides a printed circuit board manufactured by the method described above.
  • the printed circuit board sequentially includes a first metal layer, an insulating layer, and a pattern forming metal layer, and includes a via hole formed in the insulating layer and the metal layer; And a metal layer in which the via hole is not formed and a plating layer formed in the via hole.
  • the present invention is an intermediate for manufacturing the above-described printed circuit board, a separation core member including an insulating member, and a metal member laminated on the upper and lower surfaces of the insulating member, respectively; And a unit member stacked on an upper surface and a lower surface of the separation core member, the unit member sequentially comprising an insulating layer and a pattern forming metal layer, wherein the metal member comprises: a first metal layer; Metal release layer; And a second metal layer thinner than the first metal layer and sequentially including a second metal layer in contact with the insulating member.
  • the separation core member may be vertically penetrated to form a first guide hole for mutual matching between layers in the printed circuit board, and a second guide hole penetrating perpendicularly to the edge of the multilayer structure.
  • the metal release layer and the first metal layer may be separated by a force of 10 to 90 N / m.
  • an uneven portion may be formed on a surface of the first metal layer in contact with the insulating layer of the unit member.
  • the present invention provides a printed circuit board including the multilayer structure for forming a printed circuit board described above.
  • the method for manufacturing a printed circuit board according to the present invention uses a foamable tape film by using a separation core member having the first metal layer and a releaseable metal release layer interposed between the first metal layer and the second metal layer. Compared with the conventional manufacturing method, the defective rate can be reduced while the production operation rate of the printed circuit board is improved.
  • the separation core member is used instead of the expandable tape film, a plurality of printed circuit boards may be simultaneously manufactured, thereby improving productivity of the manufacturing process.
  • 1 is a flowchart illustrating a manufacturing process of a conventional printed circuit board.
  • FIGS. 2 to 6 are cross-sectional views illustrating a manufacturing process of a printed circuit board according to an exemplary embodiment of the present invention.
  • FIG. 7 is a cross-sectional view illustrating a manufacturing process of a printed circuit board according to another exemplary embodiment of the present invention.
  • FIGS. 8 to 9 are cross-sectional views illustrating a manufacturing process of a printed circuit board according to another exemplary embodiment of the present invention.
  • FIG. 10 is a cross-sectional view showing another embodiment of the separating core member used in the present invention.
  • 112a, 112b metal release layer, 113a, 113b: second metal layer,
  • 211a and 211b insulating layer
  • 212a and 212b metal layer for pattern formation
  • a separation core member having a metal release layer separated from the first metal layer and a metal release layer interposed between the first metal layer and the second metal layer is used.
  • Two laminates having the first metal layer attached thereto are simultaneously manufactured by separating the metal release layer together with the second metal layer by separating the first metal layer.
  • the inventors of the present invention have a printed circuit board using two separation members formed by depositing the metal foil and a releasable metal layer (hereinafter, referred to as a 'metal release layer') on one surface of the metal foil by using separation members attached to upper and lower surfaces of the insulating member.
  • a 'metal release layer' releasable metal layer
  • the metal foil and the metal release layer may be easily separated in a separation process.
  • the metal release layer is directly deposited on one surface of the metal foil by a deposition method (eg, electro-deposition, etc.), the metal release layer may be stably attached to the metal foil in a general state.
  • the metal release layer is made of a metal foil and a moldable metal, the metal release layer can be separated from the metal foil by a predetermined external force.
  • the metal release layer is formed by a vapor deposition method, the profile is flat enough to have a profile close to zero. Therefore, the metal release layer has a low adhesive force (bonding force) with the insulating member, and thus the metal release layer and the insulating member may be separated during the lamination process. In addition, since the insulating member does not support (hold) the metal release layer during the separation process due to the low bonding force between the metal release layer and the insulating member, the metal release layer may be separated from the insulating member rather than the metal foil. .
  • the metal foil should be separated from the metal release layer and attached to the laminate. If the thickness of the metal foil is too thin, the metal foil may be deformed or damaged during separation, and the circuit pattern may be immediately formed on the metal foil later. There is a need to form a seed layer without patterning.
  • the metal release layers 112a and 112b separable from the first metal layer and the second metal layers 113a and 113b thinner than the first metal layer are sequentially disposed on one surface of the first metal layers 111a and 111b.
  • the separation core members 100 obtained by attaching the two metal members stacked on the upper and lower surfaces of the insulating member 120 are used for manufacturing a printed circuit board (see FIG. 2).
  • the present invention can reduce the defective rate while improving the production operation rate of the printed circuit board, and furthermore, since the plurality of printed circuit boards can be manufactured at the same time, the productivity of the manufacturing process can be improved.
  • (S100) preparing a metal member sequentially comprising a first metal layer, a metal release layer, and a second metal layer thinner than the first metal layer. ; (S200) preparing a separation core member by stacking the metal members on the upper and lower surfaces of the insulating member such that the second metal layer is in contact with the insulating member; (S300) forming a multilayer structure by stacking unit members including an insulating layer and a pattern forming metal layer on each of the first metal layers of the separating core member; (S400) forming a via hole in one region of the insulating layer and the pattern forming metal layer; (S500) forming a plating layer by plating the via hole and the pattern forming metal layer; And (S600) separating the metal release layer and the first metal layer of the separating core member from the multilayer structure obtained in the step (S500), and removing the metal release layer together with the second metal layer and the insulating
  • the manufacturing method is preferably to proceed the step (S300) ⁇ (S500) the same in both the upper and lower portions of the separation core member with a center for the separation core member.
  • the metal members 110a and 110b include first metal layers 111a and 111b, metal release layers 112a and 112b, and second metal layers 113a and 113b.
  • the metal member by depositing and depositing a metal release layer on the first metal layer, and then preparing a metal member by adhering or depositing a second metal layer on the metal release layer, the metal member to the insulating member in the step (S200) It is bonded together to obtain a separation core member.
  • the metal release layer is formed by depositing the second metal layer on the insulating member and the metal release layer is formed by vapor deposition, since the insulating member is a non-conductive material, in order to form the metal release layer by the vapor deposition method, a separate facility in the form of plasma is used. Because it is necessary. Therefore, in the present invention, the metal member is separately prepared and then bonded to the insulating member to obtain a separation core member.
  • the first metal layers 111a and 111b are separated (detachable) from the separation core member 100 by a metal release layer in a step S600, which is a separation step, and are attached to one surface of each laminate, and then a printed circuit. While serving as a support of the substrate, it can serve as a wiring layer through patterning without a seed layer.
  • the first metal layers 111a and 111b are not particularly limited as long as they are in the form of a metal thin film made of a conductive material used to form a circuit pattern in the art.
  • the conductive material are chromium (Cr), nickel (Ni), zinc (Zn), molybdenum (Mo), tungsten (W), cobalt (Co), lead (Pb), silver (Ag), tantalum (Ta), copper (Cu), aluminum (Al), manganese (Mn), iron (Fe), titanium (Ti), tin (Sn), steel (Steel), zinc (Zn) and vanadium (V), palladium (Pd) and the like, and these may be used alone or in combination of two or more. Among these, it is preferable to use a copper thin film in consideration of economy.
  • the thickness of the first metal layer is not particularly limited, but in the range of about 6 to 35 ⁇ m, without a seed layer thereafter without preventing deformation or damage of the circuit pattern layer or the insulating layer in the laminate separated in the separation process.
  • a circuit pattern is formed through patterning in a short time, and thus may serve as a wiring layer.
  • the first metal layers 111a and 111b include uneven parts 111a-1 and 111b-1 formed on surfaces of the unit members in contact with the insulating layers 211a and 211b (see FIG. 10).
  • the uneven parts 111a-1 and 111b-1 the adhesive force (bonding force) between the first metal layers 111a and 111b and the insulating layers 211a and 211b may be further improved. For this reason, when the first metal layer is separated from the metal release layer in a later separation process, it is possible to minimize the occurrence of Pattern Peel Off failure due to a decrease in peel strength between the first metal layer and the insulating layer.
  • the average roughness Ra of the uneven portion is not particularly limited, but in the range of about 3.0 to 6.5 ⁇ m, the adhesive strength between the first metal layer and the insulating layer may be further improved to about 0.8 to 3.0 N / mm.
  • the metal release layers 112a and 112b are formed on one surface of the first metal layers 111a and 111b. Since the metal release layer is directly deposited on the first metal layer, the adhesion state with the first metal layer may be stably maintained in the lamination process, the via hole forming process, and the plating process (steps S300 to S500). Meanwhile, a second metal layer is directly deposited on the metal release layer, and the second metal layer is attached to the insulating member. That is, the metal release layers 112a and 112b are supported by the second metal layers 113a and 113b contacted and in contact with the insulating member.
  • the metal release layers 112a and 112b and the first metal layers 111a and 111b are separated in the separation process (step S600 below).
  • the metal release layers 112a and 112b are formed of the first metal layer by a predetermined external force. And can be separated from each other.
  • the metal release layers 112a and 112b are releasable metal layers from the first metal layers 111a and 111b.
  • the interlayer peeling does not occur during the lamination process, and unlike the foam tape film, In the separation process, even if a part of the metal release layer is transferred to the first metal layer, a short does not occur.
  • metal release layers are chromium (Cr), nickel (Ni), zinc (Zn), molybdenum (Mo), tungsten (W), cobalt (Co), lead (Pb), silver (Ag), tantalum (Ta), It consists of at least one selected from the group consisting of copper (Cu), aluminum (Al), manganese (Mn), iron (Fe), titanium (Ti), tin (Sn), steel (Steel) and vanadium (V).
  • the metal release layer is a heterogeneous metal having low reactivity with the first metal layer, the metal release layer may be easily separated from the first metal layer by a small force without deformation or damage of the laminate in the separation process.
  • the first metal layer is a copper layer
  • the first metal release layer may be a component different from the copper layer, such as chromium and nickel.
  • the thickness of the metal release layer is not particularly limited, but is nanometer level, depending on the amount of metal deposition.
  • the release force of the metal release layer also varies according to the metal deposition amount. That is, as the metal deposition amount increases, the release force of the metal release layer also increases during the separation process. For this reason, when the metal deposition amount is too large, separation between the metal release layer and the first metal layer may not be easy in the separation process, while when the metal deposition amount is too small, the interlayer peeling between the metal release layer and the first metal layer during the lamination process. May occur.
  • the metal deposition amount is in the range of about 0.5 to 20 mg / m 2, Preferably from about 3.5 to 8 mg / m 2.
  • the metal release layer may have a thickness in the range of about 20 nm or less, preferably in the range of about 5 to 20 nm, and in the separation process about 10 to 90 N / m, preferably about 15 to 60 N / m, more preferably can be separated from the first metal layer by a release force in the range of about 20 to 55 N / m.
  • Such a metal release layer may be formed by a deposition method rather than a conventional coating method.
  • the metal release layer may include about 150 to 300 g / l of chromic acid (preferably about 240 to 260 g / l) and about 1.5 to 3 g / l of sulfuric acid (preferably about 2.2 to about 22 ° C.). It is formed by directly depositing on one surface of the first metal layer by electro-deposition using an electrolytic solution containing 2.5 g / l).
  • the metal deposition amount of the metal release layer may range from about 0.5 to 20 mg / m 2.
  • the metal members 110a and 110b include second metal layers 113a and 113b formed on the other surfaces of the metal release layers 112a and 112b described above.
  • the second metal layers 113a and 113b are separated and removed together with the metal release layers 112a and 112b in the separating step.
  • the second metal layers 113a and 113b are separated by supporting the metal release layer by improving adhesion between the metal release layer and the insulating member. In this step, the metal release layer is separated at the interface with the first metal layer.
  • the thickness of the second metal layers 113a and 113b is not particularly limited as long as it is thinner than the thickness of the first metal layers 111a and 111b. According to an example, when the thickness of the first metal layer is about 6 to 35 ⁇ m, the thickness of the second metal layer may range from about 0.5 to 5 ⁇ m.
  • the second metal layer is in the form of a metal thin film composed of a conductive material, and examples of the conductive material are the same as described above with respect to the first metal layer.
  • the component of the second metal layer may be the same as or different from the component of the first metal layer.
  • the core member 100 for separation is in the form obtained by stacking the metal member (110a, 110b) obtained in the step (S100) on each of the upper and lower surfaces of the insulating member 120, the metal member The second metal layers 113a and 113b are in contact with and insulated from the insulating member 120.
  • the separation core member 100 is in the form of a metal foil laminate in the art, and does not easily cause delamination due to physical or thermal shock during the lamination process.
  • the insulating member 120 serves as a support for the separation core member and is removed together with the second metal layers 113a and 113b and the metal release layers 112a and 112b in the separation step.
  • the insulating member 120 usable in the present invention can be used without particular limitation as long as it is known in the art, for example, a flexible material such as polyimide (PI); It may be a rigid material using a mixed material such as glass fiber, BT, epoxy resin, phenol resin and the like. Among these, the use of a semi-prepreg of a semi-cured state containing an epoxy resin and glass fiber can be closely adhered to the metal member when bonding with the metal member, thereby minimizing the delamination in the lamination process. Rather, it is easier to manufacture than other materials in terms of mass production.
  • PI polyimide
  • step S300 formation of a multilayer structure
  • the insulating layers 211a and 211b and pattern formation stacked on one surface thereof are formed on each of the first metal layers 111a and 111b of the separation core member 100 prepared in step S200.
  • the unit members 210a and 210b including the metal layers 212a and 212b are stacked and pressed to form the multilayer structure 200.
  • the insulating layers 211a and 211b contact the first metal layers 111a and 111b.
  • the multilayer structure 200 has an insulating layer 211a and a pattern forming metal layer 212a sequentially stacked on an upper surface thereof (ie, the first metal layer 111a) with respect to the separation core member 100. and; The insulating core 211b and the pattern forming metal layer 212b are sequentially stacked on the lower surface of the separation core member 110 (that is, the first metal layer 111b).
  • the insulating layer and the pattern forming metal layer are respectively independently disposed on the upper and lower portions of the separation core member.
  • the insulating layer may be divided into an upper insulating layer 211a and a lower insulating layer 211b, respectively, and the pattern forming metal layer may also be formed as the pattern forming upper metal layer 212a and the pattern forming lower metal layer 212b.
  • the pattern forming metal layer may also be formed as the pattern forming upper metal layer 212a and the pattern forming lower metal layer 212b.
  • Another configuration of the present invention used in the upper and lower centering around the separation core member may also be equally distinguished.
  • the multilayer structure 200 includes a lower insulating layer 211b, a separation core member 100, an upper insulating layer 211a, and a pattern on the lower metal layer 212b for pattern formation.
  • the upper metal layers 212a for forming are stacked in this order.
  • the upper insulating layer 211a and the lower insulating layer 211b are parts that form an appearance of the printed circuit board and provide durability by electrically insulating each layer connected to each other in the final printed circuit board.
  • the material of the insulating layer may be a thermosetting resin having adhesive properties, and may include a flexible material such as polyimide (PI); It may be a rigid material using a mixed material such as glass fiber, BT, epoxy resin, phenol resin and the like.
  • the thermal expansion coefficient may be adjusted by uniformly distributing an inorganic filler or glass fiber in the insulating layer as a whole, and may be used by adjusting the thermal expansion coefficient of the polymer material and the glass fiber, respectively.
  • the upper insulating layer 211a and the lower insulating layer 211b may have the same configuration as the insulating member 120 of the separation core member 100, all of them (120, 211a, 211b) May be configured as a prepreg in a semi-cured state.
  • the pattern forming upper metal layer 212a and the pattern forming lower metal layer 212b may function as well as a heat path in an inner layer.
  • the thickness of the metal layer is not particularly limited, and may be, for example, in a range of about 9 to 12 ⁇ m [1/4 to 1/3 oz (oz)].
  • the lower metal layer 212b for pattern formation, the lower insulating layer 211b, the core member 100 for separation, the upper insulating layer 211a and the pattern forming upper metal layer 212a are sequentially stacked. Although described, it is also within the scope of the present invention that some of the lamination order is modified or optionally mixed as needed.
  • Via holes are formed in one region of the pattern forming metal layer and the insulating layer of the multilayer structure obtained in the step (S300).
  • one or more via holes 213a and 213b are formed symmetrically or asymmetrically in each of the upper and lower portions about the separation core member 100.
  • the via hole may be divided into an upper via hole 213a and a lower via hole 213b.
  • the via hole may be formed by a method known in the art.
  • the via hole may be formed by irradiating a portion where the via hole is to be formed with a laser.
  • the position, shape, and number of via holes are not particularly limited and may be freely adjusted as necessary.
  • a post-treatment step may be performed to remove impurities formed on the inner wall in the process of processing the via hole, if necessary.
  • the via holes 213a and 213b and the pattern forming metal layers 212a and 212b are plated to form plating layers 214a and 214b (see FIG. 5).
  • the plating layers 214a and 214b may be formed on the inner walls of the via holes 213a and 213b or may be formed by filling the insides of the via holes 213a and 213b.
  • the pattern forming metal layers 212a and 212b in which the plating layers 214a and 214b are formed are portions of the pattern forming metal layers 212a and 212b in which the via holes are not formed.
  • the plating layer forming method is not particularly limited, and may be performed according to conventional methods known in the art.
  • the metal release layers 112a and 112b of the separation core member 100 are separated (detachable) from the first metal layers 111a and 111b, and thus the two metal structures of the multilayer structure 200 are separated.
  • the metal release layers 112a and 112b are removed together with the two second metal layers 113a and 113b and the insulating member 120, the first metal layers 111a and 111b are stacked on one surface of the multilayer structure 200. Two laminated bodies 220a and 220b can be obtained separately.
  • each of the laminates 220a and 220b includes insulating layers 211a and 211b and pattern forming metal layers 212a and 212b on the first metal layers 111a and 111b, and the insulating layers 211a and 211b.
  • the via holes 213a and 213b and the plating layers 214a and 214b formed in the pattern forming metal layers 212a and 212b are included.
  • the upper laminate is centered around the core member 100 for separation in the above-described manufacturing process. Since the vertically symmetrical structure between and the lower laminate is maintained, warpage characteristics generated during the manufacturing process can be minimized.
  • printed circuit boards having various structures may be manufactured at the same time.
  • Laminate Circuit patterns may be formed on the top and / or bottom surfaces.
  • the laminate 220a obtained in the step S600 includes a first metal layer 111a and a plating layer 214a, and a region of the first metal layer 111a and / or plating layer 214a is predetermined.
  • a circuit pattern (not shown) having a shape of may be formed.
  • the plating layer 214a is in the form of a thin film, it is used as a seed layer, and a second plating layer (not shown) having a desired thickness is further formed thereon to form a circuit pattern (not shown). can do.
  • the method of forming the circuit pattern is not particularly limited and may be performed according to conventional methods known in the art.
  • the above-described method of manufacturing a printed circuit board is not to be manufactured by sequentially performing the above-described steps, but may be performed by modifying or selectively mixing the steps of each process according to design specifications.
  • a printed circuit board is a structure in which several materials are laminated, and the main cause of the warpage phenomenon is the difference in the coefficient of thermal expansion (CTE) of each laminated material, and other factors such as Young's modulus and process Temperature changes, moisture absorption, mechanical loads, etc. applied to the air are known.
  • CTE coefficient of thermal expansion
  • the bending property of the printed circuit board is mainly caused by a difference in thermal expansion and contraction between the laminated materials and a load, and according to the present invention, in order to reduce the difference, the composition and thickness of the laminated material laminated in multiple layers (dielectric thickness control) are reduced. ) To minimize the bending characteristics by changing the physical properties such as the coefficient of thermal expansion (CTE).
  • CTE coefficient of thermal expansion
  • At least one insulating layer used in the above-described step (S300), the content of the resin (Resin contents) constituting the insulating layer, the material or composition of the constituent resin, the components of the insulating layer may be different from each other.
  • An embodiment of the present invention for controlling the degree of bending of the printed circuit board is as follows.
  • the degree of warpage of the multilayered structure for forming a printed circuit board obtained at each manufacturing step or the final manufactured printed circuit board is predicted or measured in advance.
  • the insulating layer used for the subsequent lamination process uses an insulating member having a configuration capable of correcting the positive value. For example, it is possible to use an insulating member having i) a lesser content of resin, ii) a smaller thickness, or iii) a lower coefficient of thermal expansion (CTE).
  • CTE coefficient of thermal expansion
  • the subsequent lamination process involves i) a higher resin content, ii) a higher coefficient of thermal expansion and / or iii) a thicker thickness of the insulation member. By using, the degree of warping can be corrected.
  • the CTE matching of two or more insulating layers laminated in multiple layers is exemplified by dielectric thickness control such as resin content, resin thickness, etc., but is laminated in multiple layers on a coreless printed circuit board that does not use a copper clad laminate (CCL) core. It is also within the scope of the present invention to configure the metal layers and / or circuit patterns so that the thicknesses are different from each other to improve the bending property.
  • the present invention not only minimizes the warpage phenomenon caused in the above-described manufacturing process, but also significantly improves the warpage characteristics of the intermediate for forming the printed circuit board or the final manufactured printed circuit board.
  • the present invention may further include cutting the edge of the multilayer structure obtained in the step (S500).
  • the method of manufacturing a printed circuit board may further include cutting the edges of the multilayer structure obtained in the step S500 before the step S600, in addition to the above-described step S100 to S600. It may include.
  • the unit member used in the step (S300) may have a size (that is, the length in the longitudinal direction and the width direction) is the same as or larger than the separation core member.
  • the unit members are laminated on both sides of the separating core member and compressed to form the unit.
  • the insulating layer material of the member surrounds the edge of the separating core member. In this case, before the separation step, the edge X of the multilayer structure 300 should be cut and removed.
  • step (S600) by separating and removing the separation core member 100 (except the first metal layer (111a, 111b)) in the multilayer structure 200, the first metal layer (111a) , And two laminates 310a and 310b having 111b stacked on one surface thereof can be obtained.
  • the present invention is directed to a multilayer structure Guide hole It may further comprise the step of forming.
  • the method of manufacturing a printed circuit board in addition to the above-described steps (S100) to (S600), before the step (S300), the separation core member obtained in the step (S200), the printed circuit Forming a first guide hole through a vertical direction of the separation core member for mutual registration between layers in the substrate; Recognizing the first guide hole in the multilayer structure obtained in the step (S300) as an X-ray before the step (S400) to form a second guide hole penetrating perpendicular to the edge of the multilayer structure; And before the step (S600), it may further comprise the step of cutting the edge of the multilayer structure obtained in the step (S500).
  • the interlayer matching in the printed circuit board is improved, thereby minimizing interlayer dislocations and short circuits between the wirings, and improving reliability.
  • the first guide hole 131 vertically penetrates the edge of the separation core member 100 obtained in the step S200 (see FIG. 8B). Thereafter, the unit members 210a and 210b are stacked and pressed on the upper and lower surfaces of the separation core member on which the first guide hole 131 is formed, respectively, to form a multilayer structure 400 (see FIG. 8C).
  • the inside of the first guide hole 131 is filled with a material (for example, a thermosetting resin and a prepreg) of the insulating layers 211a and 211b of the unit member.
  • the insulating layer material of the unit member of the separation core member It will surround the edge.
  • the first guide hole 131 of the multilayer structure 400 is recognized as an X-ray to form a second guide hole 132 that vertically penetrates the multilayer structure 400 (see FIG. 8 (d)).
  • the second guide hole 132 may be formed in an area corresponding to the position of the first guide hole 131, or may be formed in an edge area of the multilayer structure spaced apart from the first guide hole 131.
  • via holes 213a and 213b are formed in one region of the insulating layer and the pattern forming metal layer of the multilayer structure, and plating the via hole and the pattern forming metal layer to form a plating layer ( 214a, 214b).
  • the inner wall of the second guide hole 132 is also plated (see FIG. 9 (e)).
  • the edge region Y of the multilayer structure 400 is cut and removed along the inner side of the first guide hole 131 (see FIG. 9F).
  • the first metal layer (111a) It is possible to obtain two laminates 410a and 410b having 111b stacked on one surface thereof (see Fig. 9 (g)).
  • contaminants on the inner wall of the hole and the substrate may be removed by selectively desmearing and deburring.
  • the present invention provides a printed circuit board manufactured according to the above-described method of manufacturing a printed circuit board.
  • the printed circuit board sequentially includes a first metal layer 111a, an insulating layer 211a, and a pattern forming metal layer 212a, and is formed on the insulating layer 211a and the pattern forming metal layer 212a. Formed via holes 213a; And a non-formed metal layer 212a and a plating layer 214a formed in the via hole 213a.
  • a printed circuit board may manufacture a double-sided printed circuit board according to a method for manufacturing a double-sided printed circuit board known in the art.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

본 발명은 생산성 및 경제성이 확보될 수 있는 인쇄회로기판 및 이의 제조방법에 대한 것으로, 구체적으로 제1 금속층과 제2 금속층 사이에 상기 제1 금속층과 분리 가능한 금속 이형층을 개재(介在)시킨 분리용 코어부재를 이용하여 인쇄회로기판을 제조하는 방법과 이에 의해 제조된 인쇄회로기판에 대한 것이다.

Description

인쇄회로기판 및 이의 제조방법
본 발명은 생산성 및 경제성이 확보될 수 있는 인쇄회로기판 및 이의 제조방법에 관한 것이다.
인쇄회로기판(Printed Circuit Board, PCB)은 배선이 집적되어 다양한 소자들이 실장되거나 소자 간의 전기적 연결이 가능하도록 구성되는 부품이다. 기술의 발전에 따라 다양한 형태와 기능을 갖는 인쇄회로기판이 제조되고 있다.
종래 인쇄회로기판을 제조하는 방법으로서 발포성 테이프 필름을 이용하는 것이 있다. 일례로, 도 1에 도시된 바와 같이, 제1 동박층(11), 절연부재(12) 및 제2 동박층(13)을 순차적으로 적층시킨 동박 적층판(10)을 2개 준비한 다음, 이들을 발포성 테이프 필름(20)의 상면 및 하면에 각각 부착하여 다층 구조체를 형성한 후, 상기 제2 동박층의 일 영역에 비아홀(14)을 형성하고, 이후 상기 다층 구조체에서 발포성 테이프 필름을 제거하여 2개의 적층체(30)로 분리된다. 이러한 방법을 통해 박형의 다층 인쇄회로기판을 용이하게 제조할 수 있다. 그러나, 발포성 테이프 필름에 동박 적층판의 적층시 상기 적층판과 발포성 테이프 필름의 계면에서 약품이 적층판 내로 침투할 수 있고, 또는 분리된 적층체의 표면에 필름 잔사(20a)[도 1(d) 참조]가 존재할 수 있다. 이러한 필름 잔사나 침투된 약품으로 인해서 단락(short)이 발생하는 등, 인쇄회로기판의 생산가동률이 저하되고, 불량율이 증가되었다.
본 발명은 기판의 생산가동률을 향상시키면서, 기판의 불량율을 감소시킬 수 있는 인쇄회로기판 및 이의 제조방법을 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위해, 본 발명은 인쇄회로기판의 제조방법을 제공하는데, 일례에 따르면, 상기 방법은 (S100) 제1 금속층, 금속 이형층 및 상기 제1 금속층보다 두께가 얇은 제2 금속층을 순차적으로 포함하는 금속부재를 준비하는 단계; (S200) 절연부재의 상면 및 하면에 각각, 상기 금속부재를 제2 금속층이 절연부재와 접촉되도록 적층하여 분리용 코어부재를 준비하는 단계; (S300) 상기 분리용 코어부재의 제1 금속층 각각에, 절연층과 패턴형성용 금속층을 포함하는 단위부재를 적층하여 다층 구조체를 형성하는 단계; (S400) 상기 절연층 및 패턴형성용 금속층의 일 영역에 비아홀을 형성하는 단계; (S500) 상기 비아홀 및 패턴형성용 금속층을 도금하여 도금층을 형성하는 단계; 및 (S600) 상기 (S500) 단계에서 얻은 다층 구조체에서 상기 분리용 코어부재의 금속 이형층과 제1 금속층을 분리하여, 금속 이형층을 제2 금속층 및 절연부재와 함께 제거함으로써, 제1 금속층이 부착된 2개의 적층체를 각각 분리하여 얻는 단계;를 포함한다.
선택적으로, 상기 (S600) 단계 전에, 상기 (S500) 단계에서 얻은 다층 구조체의 가장자리 영역을 절단하는 단계를 더 포함할 수 있다.
또, 상기 (S300) 단계 전에, 상기 (S200) 단계에서 얻은 분리용 코어부재에, 인쇄회로기판 내 층간 상호 정합(registration)을 위한 제1 가이드홀(guide hole)을 상기 분리용 코어부재의 수직 방향으로 관통하여 형성하는 단계; 및 상기 (S400) 단계 전에, 상기 (S300) 단계에서 얻은 다층 구조체 내부의 제1 가이드홀을 X-레이로 인식하여 상기 다층 구조체의 가장자리에 수직 관통하는 제2 가이드홀을 형성하는 단계;를 더 포함할 수 있다.
여기서, 상기 금속 이형층은 크롬(Cr), 니켈(Ni), 아연(Zn), 몰리브덴(Mo), 텅스텐(W), 코발트(Co), 납(Pb), 은(Ag), 탄탈륨(Ta), 구리(Cu), 알루미늄(Al), 망간(Mn), 철(Fe), 티타늄(Ti), 주석(Sn), 스틸(Steel) 및 바나듐(V)으로 이루어진 군에서 선택된 적어도 하나로 형성된 것일 수 있다.
이러한 금속 이형층은 금속 증착량이 0.5 내지 20 mg/㎡일 수 있다.
또, 상기 제1 금속층의 두께는 6 내지 35 ㎛ 범위이고, 상기 제2 금속층의 두께는 0.5 내지 5 ㎛ 범위일 수 있다.
또, 상기 단위부재의 절연층과 접촉하는 제1 금속층의 표면에는 요철부가 형성되어 있을 수 있다. 이때, 상기 요철부의 평균조도(Ra)는 3.0 내지 6.5 ㎛ 범위일 수 있다. 이 경우, 상기 절연층과 제1 금속층 간의 접착강도는 0.8 내지 3.0 N/㎜ 범위이다.
상기 (S600) 단계에서 상기 금속 이형층과 제1 금속층의 분리시, 금속 이형층과 제1 금속층 간의 이형력은 10 내지 90 N/m 범위일 수 있다.
또한, 상기 (S600) 단계에서 분리용 코어부재를 중심으로 각각 분리된 적층체는 구조가 서로 동일할 수 있다.
한편, 본 발명은 전술한 방법에 의해 제조된 인쇄회로기판을 제공한다. 일례로, 상기 인쇄회로기판은 제1 금속층, 절연층, 및 패턴형성용 금속층을 순차적으로 포함하고, 상기 절연층 및 금속층에 형성된 비아홀; 및 상기 비아홀이 비(非)형성된 금속층 및 상기 비아홀 내에 형성된 도금층을 구비한다.
한편, 본 발명은 전술한 인쇄회로기판을 제조하기 위한 중간체로서, 절연부재와, 상기 절연부재의 상면 및 하면에 각각 적층된 금속부재를 포함하는 분리용 코어부재; 및 상기 분리용 코어부재의 상면 및 하면에 각각 적층되고, 절연층 및 패턴형성용 금속층을 순차적으로 포함하는 단위부재를 포함하고, 상기 금속부재는 제1 금속층; 금속 이형층; 및 상기 제1 금속층보다 두께가 얇고, 상기 절연부재와 접촉하는 제2 금속층을 순차적으로 포함하는 인쇄회로기판 형성용 다층 구조체를 제공한다.
여기서, 상기 분리용 코어부재에는 수직 관통하여 인쇄회로기판 내 층간 상호 정합을 위한 제1 가이드홀이 형성되어 있고, 상기 다층 구조체의 가장자리에는 수직 관통하는 제2 가이드홀이 형성되어 있을 수 있다.
상기 금속 이형층과 제1 금속층은 10 내지 90 N/m의 힘에 의해 분리될 수 있다.
또, 상기 단위부재의 절연층과 접촉하는 제1 금속층의 표면에는 요철부가 형성되어 있을 수 있다.
아울러, 본 발명은 전술한 인쇄회로기판 형성용 다층 구조체를 포함하는 인쇄회로기판을 제공한다.
본 발명에 따른 인쇄회로기판의 제조방법은 제1 금속층과 제2 금속층 사이에 상기 제1 금속층과 이형 가능한 금속 이형층이 개재(介在)되어 있는 분리용 코어부재를 이용함으로써, 발포성 테이프 필름을 이용하는 종래의 제조방법에 비해, 인쇄회로기판의 생산가동률이 향상되면서 불량율이 감소될 수 있다.
또한, 발포성 테이프 필름 대신 분리용 코어부재를 사용하므로, 복수 개의 인쇄회로기판을 동시에 제작할 수 있어 제조공정의 생산성을 향상시킬 수 있다.
아울러, 인쇄회로기판의 비대칭 구조로 초래되는 제조공정 중의 휘어짐 및 최종물로서의 구조적 휘어짐 특성을 최소화하여 제조 용이성을 확보할 수 있다.
도 1은 종래 인쇄회로기판의 제조공정을 나타낸 흐름도이다.
도 2 내지 도 6은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정을 나타낸 단면도이다.
도 7은 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조공정을 나타낸 단면도이다.
도 8 내지 도 9는 본 발명의 또 다른 실시예에 따른 인쇄회로기판의 제조공정을 나타낸 단면도이다.
도 10은 본 발명에서 사용되는 분리용 코어부재의 다른 실시형태를 나타낸 단면도이다.
** 부호의 설명 **
10: 동박 적층판, 11, 13: 동박,
12: 절연부재, 20: 발포성 테이프 필름,
20a: 필름 잔사, 30: 적층체,
100: 분리용 코어부재, 111a, 111b: 제1 금속층,
112a, 112b: 금속 이형층, 113a, 113b: 제2 금속층,
120: 절연부재, 111a-1, 111b-1: 요철부,
131: 제1 가이드홀, 132: 제2 가이드홀,
200: 다층 구조체, 210a, 210b: 단위부재,
211a, 211b: 절연층, 212a, 212b: 패턴형성용 금속층,
213a, 213b: 비아홀, 214a, 214b: 도금층,
220a, 220b: 적층체, 300, 400: 다층 구조체,
310a, 310b, 410a, 420b: 적층체, X, Y: 절단 부위
이하, 본 발명에 대하여 설명한다.
본 발명은 인쇄회로기판을 제조함에 있어, 제1 금속층과 제2 금속층 사이에 상기 제1 금속층과 분리 가능한 금속 이형층을 개재(介在)시킨 분리용 코어부재를 이용함으로써, 이후 상기 금속 이형층을 제1 금속층과 분리시켜 상기 금속 이형층을 제2 금속층과 함께 제거하는 방식으로 제1 금속층이 부착된 2개의 적층체를 동시에 제조하는 것을 특징으로 한다. 이러한 본 발명을 통해 인쇄회로기판을 제조할 경우, 제조공정의 생산성을 향상시키면서, 불량율을 감소시킬 수 있다.
본 발명자들은 금속박의 일면에 상기 금속박과 이형 가능한 금속층(이하, '금속 이형층'이라 함)을 증착하여 형성된 2개의 금속부재를 절연부재의 상하면에 부착된 형태의 분리부재를 이용하여 인쇄회로기판을 제조할 경우, 분리 공정에서 상기 금속박과 금속 이형층이 쉽게 분리될 수 있다는 것을 알았다. 구체적으로, 상기 금속 이형층은 증착법(예컨대, 전해 증착법(electro-deposition) 등)에 의해서 금속박의 일면에 직접 증착되기 때문에, 일반적인 상태에서는 상기 금속박과 안정적으로 부착될 수 있다. 또, 상기 금속 이형층은 금속박과 이형 가능한 금속으로 된 것이기 때문에, 소정의 외력에 의해서 금속박과 분리될 수 있다.
다만, 상기 금속 이형층은 증착법에 의해 형성되기 때문에, 프로파일(profile)이 0(zero)에 가까울 정도로 평탄성을 갖는다. 따라서, 상기 금속 이형층은 절연부재와의 접착력(접합력)이 낮고, 이로 인해 적층 공정시 상기 금속 이형층과 절연부재가 분리될 수 있다. 또, 상기 금속 이형층과 절연부재의 낮은 접합력으로 인해서 분리 공정시 절연부재가 금속 이형층을 지지하지(잡아주지) 못하기 때문에, 금속 이형층은 금속박과 분리되기 보다 절연부재와 분리될 수 있다.
게다가, 분리 공정에서 금속박은 금속 이형층과 분리되어 적층체에 부착되어야 하는데, 상기 금속박의 두께가 너무 얇으면 분리시 금속박이 변형되거나 손상될 수 있고, 또 추후 상기 금속박에 회로패턴을 형성시 바로 패터닝하지 못하고 시드층을 형성하여야 하는 번거로움이 있다.
따라서, 본 발명에서는 제1 금속층(111a, 111b)의 일면에 상기 제1 금속층과 분리 가능한 금속 이형층(112a, 112b) 및 상기 제1 금속층보다 두께가 얇은 제2 금속층(113a, 113b)이 순차적으로 적층되어 있는 2개의 금속부재를 절연부재(120)의 상하면에 각각 부착시켜 얻은 분리용 코어부재(100)를 인쇄회로기판의 제조에 이용한다(도 2 참조). 이러한 본 발명은 인쇄회로기판의 생산가동률을 향상시키면서 불량율을 감소시킬 수 있고, 나아가 복수 개의 인쇄회로기판을 동시에 제작할 수 있기 때문에 제조공정의 생산성이 향상될 수 있다.
<인쇄회로기판의 제조방법>
본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법은, (S100) 제1 금속층, 금속 이형층, 및 상기 제1 금속층보다 두께가 얇은 제2 금속층을 순차적으로 포함하는 금속부재를 준비하는 단계; (S200) 절연부재의 상면 및 하면에 각각, 상기 금속부재를 제2 금속층이 절연부재와 접촉되도록 적층하여 분리용 코어부재를 준비하는 단계; (S300) 상기 분리용 코어부재의 제1 금속층 각각에, 절연층과 패턴형성용 금속층을 포함하는 단위부재를 적층하여 다층 구조체를 형성하는 단계; (S400) 상기 절연층 및 패턴형성용 금속층의 일 영역에 비아홀을 형성하는 단계; (S500) 상기 비아홀 및 패턴형성용 금속층을 도금하여 도금층을 형성하는 단계; 및 (S600) 상기 (S500) 단계에서 얻은 다층 구조체에서 상기 분리용 코어부재의 금속 이형층과 제1 금속층을 분리하여, 금속 이형층을 제2 금속층 및 절연부재와 함께 제거함으로써, 제1 금속층이 부착된 2개의 적층체를 각각 분리하여 얻는 단계를 포함한다. 다만, 상기 제조방법에 의해서만 한정되는 것은 아니며, 필요에 따라 각 공정의 단계가 변형되거나 또는 선택적으로 혼용되어 수행될 수 있다.
이때 상기 제조방법은 분리용 코어부재를 중심으로 하여 분리용 코어부재의 상부 및 하부 모두에 각각 (S300)~(S500) 단계를 동일하게 진행하는 것이 바람직하다.
이하, 첨부된 도 2 내지 9를 참조하여 본 발명에 따라 인쇄회로기판의 제조시 수행되는 각 단계에 대해 설명하도록 하겠다.
(1) S100 단계: 금속부재의 준비
도 2를 참조하여 보면, 금속부재(110a, 110b)는 제1 금속층(111a, 111b), 금속 이형층(112a, 112b) 및 제2 금속층(113a, 113b)를 포함한다.
본 발명에서는 제1 금속층 위에 금속 이형층을 증착하여 적층한 다음, 상기 금속 이형층에 제2 금속층을 접착 또는 증착하여 금속부재를 별도로 준비한 다음, 이 금속부재를 하기 (S200) 단계에서 절연부재에 합착하여 분리용 코어부재를 얻는다. 왜냐하면, 절연부재에 제2 금속층을 적층한 후 증착에 의해 금속 이형층을 형성할 경우, 상기 절연부재가 전기가 통하지 않는 재질이기 때문에, 금속 이형층을 증착법에 의해 형성하기 위해서는 플라즈마 형태의 별도 설비가 필요하기 때문이다. 따라서, 본 발명에서는 금속부재를 별도로 준비한 다음 이를 절연부재와 합착하여 분리용 코어부재를 얻는다.
상기 제1 금속층(111a, 111b)은 분리 단계인 (S600) 단계에서 금속 이형층에 의해서 분리용 코어부재(100)로부터 분리(탈착)되어 각 적층체의 일면에 부착되는 부분으로, 이후 인쇄회로기판의 지지체 역할을 하면서 시드층 없이 패터닝을 통해 배선층의 역할을 할 수 있다.
이러한 제1 금속층(111a, 111b)은 당 업계에서 회로패턴을 형성하기 위해 사용하는 도전성 물질로 구성되는 금속 박막 형태라면 특별히 한정되지 않는다. 상기 도전성 물질의 비제한적인 예로는 크롬(Cr), 니켈(Ni), 아연(Zn), 몰리브덴(Mo), 텅스텐(W), 코발트(Co), 납(Pb), 은(Ag), 탄탈륨(Ta), 구리(Cu), 알루미늄(Al), 망간(Mn), 철(Fe), 티타늄(Ti), 주석(Sn), 스틸(Steel), 아연(Zn) 및 바나듐(V), 팔라듐(Pd) 등이 있고, 이들은 단독 또는 2종 이상이 혼합 또는 합금 형태로 사용될 수 있다. 이 중에서 경제성을 고려하여 구리 박막을 사용하는 것이 바람직하다.
또, 상기 제1 금속층의 두께는 특별히 한정되지 않으나, 약 6 내지 35 ㎛ 범위일 경우, 분리 공정에서 분리되는 적층체 내 회로패턴층이나 절연층이 변형되거나 손상되는 것을 방지하면서, 추후 시드층 없이 단시간에 패터닝을 통해 회로패턴이 형성되어 배선층의 역할을 할 수 있다.
상기 제1 금속층(111a, 111b)은 단위부재의 절연층(211a, 211b)과 접촉하는 표면에 형성된 요철부(111a-1, 111b-1)를 포함한다(도 10 참조). 상기 요철부(111a-1, 111b-1)에 의해서 제1 금속층(111a, 111b)과 절연층(211a, 211b) 간의 접착력(결합력)이 더 향상될 수 있다. 이로 인해, 추후 분리 공정에서 제1 금속층이 금속 이형층과 분리시, 제1 금속층과 절연층 간의 박리 강도 저하로 인한 Pattern Peel Off 불량 발생을 최소화시킬 수 있다.
상기 요철부의 평균조도(Ra)는 특별히 한정되지 않으나, 약 3.0 내지 6.5 ㎛ 범위인 경우, 0.8 내지 3.0 N/mm 정도로 제1 금속층과 절연층 간의 접착강도가 더 향상될 수 있다.
상기 금속 이형층(112a, 112b)은 상기 제1 금속층(111a, 111b)의 일면에 형성되어 있다. 상기 금속 이형층이 제1 금속층에 직접 증착되어 형성되어 있기 때문에, 적층 공정, 비아홀 형성 공정 및 도금 공정(하기 S300~S500 단계)에서는 제1 금속층과의 부착 상태를 안정적으로 유지할 수 있다. 한편, 상기 금속 이형층 위에 제2 금속층이 직접 증착되어 형성되고, 이러한 제2 금속층이 절연부재와 부착된다. 즉, 상기 금속 이형층(112a, 112b)은 절연부재에 접촉하여 접합된 제2 금속층(113a, 113b)에 의해 지지된다. 이 때문에, 분리 공정(하기 S600 단계)에서 상기 금속 이형층(112a, 112b)과 제1 금속층(111a, 111b)의 분리시, 금속 이형층(112a, 112b)은 소정의 외력에 의해서 제1 금속층과 서로 분리될 수 있다. 이와 같이, 상기 금속 이형층(112a, 112b)은 제1 금속층(111a, 111b)과 분리 가능한(releasable) 금속층으로, 고분자 이형필름과 달리 적층 공정시 층간 박리가 발생하지 않으며, 발포성 테이프 필름과 달리 분리 공정시 설령 금속 이형층의 일부가 제1 금속층에 전사되더라도 단락(short)을 발생시키지 않는다.
이러한 금속 이형층은 크롬(Cr), 니켈(Ni), 아연(Zn), 몰리브덴(Mo), 텅스텐(W), 코발트(Co), 납(Pb), 은(Ag), 탄탈륨(Ta), 구리(Cu), 알루미늄(Al), 망간(Mn), 철(Fe), 티타늄(Ti), 주석(Sn), 스틸(Steel) 및 바나듐(V)으로 이루어진 군에서 선택된 적어도 하나로 이루어져 있다. 이때, 상기 금속 이형층이 제1 금속층과 서로 반응성이 낮은 이종(異種)의 금속인 경우, 분리 공정에서 적층체의 변형이나 손상 없이 적은 힘에 의해서도 제1 금속층과 용이하게 분리될 수 있다. 예를 들어, 상기 제1 금속층이 구리층인 경우, 상기 제1 금속 이형층은 구리층과 다른 성분, 예컨대 크롬, 니켈 등일 수 있다.
상기 금속 이형층의 두께는 특별히 한정되지 않으나, 나노미터 수준으로, 금속 증착량에 따라 달라진다. 또한, 상기 금속 증착량에 따라 분리 공정시 금속 이형층의 이형력(release force)도 달라진다. 즉, 금속 증착량이 증가할수록 분리 공정시 금속 이형층의 이형력도 상승한다. 이러한 이유로, 상기 금속 증착량이 너무 많을 경우, 분리 공정에서 금속 이형층과 제1 금속층 간의 분리가 용이하지 않을 수 있고, 한편 금속 증착량이 너무 적을 경우 적층 공정시 금속 이형층과 제1 금속층 간의 층간 박리가 발생할 수도 있다. 따라서, 상기 금속 이형층이 적층 공정에서 층간 박리가 발생하지 않으면서 분리 공정시 제1 금속층과 쉽게 분리되는 정도의 이형력을 갖도록 하기 위해서, 상기 금속 증착량을 약 0.5 내지 20 mg/㎡ 범위, 바람직하게 약 3.5 내지 8 mg/㎡ 범위로 조절할 수 있다. 이러한 금속 증착량에 따라, 상기 금속 이형층은 약 20 ㎚ 이하, 바람직하게 약 5 내지 20 ㎚ 범위의 두께를 가질 수 있고, 또 분리 공정에서 약 10 내지 90 N/m, 바람직하게 약 15 내지 60 N/m, 더 바람직하게 약 20 내지 55 N/m 범위의 이형력에 의해서 제1 금속층과 분리될 수 있다.
이러한 금속 이형층은 기존 코팅법이 아닌 증착법에 의해 형성될 수 있다. 예를 들어, 상기 금속 이형층은 22 ℃의 온도에서 크롬산 약 150~300 g/l(바람직하게, 약 240~260 g/l) 및 황산 약 1.5~3 g/l(바람직하게, 약 2.2~2.5 g/l)을 포함하는 전해액을 이용한 전해 증착(electro-deposition)에 의해서 제1 금속층의 일면에 직접 증착되어 형성된다. 이때, 상기 금속 이형층의 금속 증착량은 약 0.5 내지 20 mg/㎡ 범위일 수 있다.
상기 금속부재(110a, 110b)는 도 2에 도시된 바와 같이, 전술한 금속 이형층(112a, 112b)의 타면에 형성된 제2 금속층(113a, 113b)을 포함한다. 상기 제2 금속층(113a, 113b)은 분리 단계에서 금속 이형층(112a, 112b)과 함께 분리되어 제거되는 부분으로, 상기 금속 이형층과 절연부재 간의 접착력을 향상시켜 금속 이형층을 지지함으로써, 분리 단계에서 금속 이형층이 제1 금속층과의 계면에서 분리되도록 한다.
상기 제2 금속층(113a, 113b)의 두께는 상기 제1 금속층(111a, 111b)의 두께보다 얇으면 특별히 한정되지 않는다. 일례에 따르면, 상기 제1 금속층의 두께가 약 6 내지 35 ㎛인 경우, 상기 제2 금속층의 두께는 약 0.5 내지 5 ㎛ 범위일 수 있다.
이러한 제2 금속층은 도전성 물질로 구성되는 금속 박막 형태로서, 상기 도전성 물질의 예로는 상기 제1 금속층에서 상술한 바와 같다. 이때, 상기 제2 금속층의 성분은 상기 제1 금속층의 성분과 동일하거나 상이할 수 있다.
(2) S200 단계: 분리용 코어부재의 준비
도 2을 참조하여 보면, 분리용 코어부재(100)는 절연부재(120)의 상면 및 하면 각각에 상기 (S100) 단계에서 얻은 금속부재(110a, 110b)를 적층하여 얻은 형태로, 상기 금속부재의 제2 금속층(113a, 113b)이 절연부재(120)와 접촉하여 접합된다. 이러한 분리용 코어부재(100)는 당 업계의 금속박 적층판과 같은 형태로, 적층 공정시 물리적 또는 열적 충격에 의해 쉽게 층간 박리가 발생하지 않는다.
상기 절연부재(120)는 분리용 코어부재의 지지체 역할을 하고, 분리단계에서 제2 금속층(113a, 113b) 및 금속 이형층(112a, 112b)과 함께 제거된다. 본 발명에서 사용 가능한 절연부재(120)는 당 업계에서 알려진 것이라면 특별히 한정되지 않고 사용될 수 있으며, 예를 들어 폴리이미드(PI) 등의 연성소재; 유리섬유(glass fiber), BT, 에폭시수지, 페놀수지 등의 혼합재료를 이용하는 강성소재 등일 수 있다. 이 중에서, 에폭시 수지 및 유리섬유를 포함하는 반경화 상태의 프리프레그(prepreg)를 사용하는 것이 상기 금속부재와의 합착시 금속부재에 빈틈없이 밀착되어 적층 공정에서의 층간 박리를 최소화시킬 수 있을 뿐만 아니라, 양산 측면에서 다른 소재에 비해 제조하기 용이하다.
(3) S300 단계: 다층 구조체의 형성
도 3에 도시된 바와 같이, 상기 (S200) 단계에서 준비된 분리용 코어부재(100)의 각 제1 금속층(111a, 111b) 상에, 절연층(211a, 211b) 및 이의 일면에 적층된 패턴형성용 금속층(212a, 212b)을 포함하는 단위부재(210a, 210b)를 적층하고 압착하여 다층 구조체(200)를 형성한다. 이때, 상기 절연층(211a, 211b)은 제1 금속층(111a, 111b)과 접촉한다.
상기 다층 구조체(200)는 상기 분리용 코어부재(100)를 중심으로, 이의 상면[즉, 제1 금속층(111a)] 상에 순차적으로 적층된 절연층(211a) 및 패턴형성용 금속층(212a)과; 상기 분리용 코어부재(110)의 하면[즉, 제1 금속층(111b)] 상에 순차적으로 적층된 절연층(211b) 및 패턴형성용 금속층(212b)을 포함한다.
이때, 상기 절연층과 패턴형성용 금속층은 분리용 코어부재를 중심으로 상부 및 하부에 각각 독립적으로 배치된다. 이 때문에, 상기 절연층은 상부 절연층(211a)과 하부 절연층(211b)으로 각각 구분될 수 있고, 패턴형성용 금속층 또한 패턴형성용 상부 금속층(212a)과 패턴형성용 하부 금속층(212b)으로 각각 구분될 수 있다. 이하, 분리용 코어부재를 중심으로 상부 및 하부에 각각 사용되는 본 발명의 또 다른 구성 또한 동일하게 구분될 수 있다.
도 3을 참조하여 보다 상세히 설명하면, 다층 구조체(200)는 패턴형성용 하부 금속층(212b) 상에, 하부 절연층(211b), 분리용 코어부재(100), 상부 절연층(211a) 및 패턴형성용 상부 금속층(212a)의 순서로 적층되어 있다.
상기 상부 절연층(211a) 및 하부 절연층(211b)은 각각 최종 인쇄회로기판에서 서로 연결된 각 층을 전기적으로 절연시키면서 인쇄회로기판의 외관을 형성하고 내구력을 제공하는 부분이다. 이러한 절연층의 재료는 전술한 분리용 코어부재(100)의 절연부재(120)와 마찬가지로, 점착 특성을 갖는 열경화성 수지일 수 있으며, 폴리이미드(PI) 등의 연성소재; 유리섬유, BT, 에폭시 수지, 페놀 수지 등의 혼합재료를 이용하는 강성 소재 등일 수 있다. 상기 절연층에 무기 충전제나 유리섬유 등을 전체적으로 균일하게 분포시켜 열팽창계수를 조절할 수 있으며, 고분자 물질과 유리섬유의 열팽창계수를 각각 조절하여 사용할 수도 있다.
일례에 따르면, 상기 상부 절연층(211a) 및 하부 절연층(211b)은 상기 분리용 코어부재(100)의 절연부재(120)와 동일한 구성을 가질 수 있으며, 이들 모두(120, 211a, 211b)는 반경화 상태의 프리프레그(prepreg)로 구성될 수 있다.
상기 패턴형성용 상부 금속층(212a) 및 패턴형성용 하부 금속층(212b)은 내층에서의 전기적 도통 기능뿐만 아니라, 열 통로(Heat path) 기능을 할 수 있다. 상기 금속층의 두께는 특별히 한정되지 않으며, 일례로 약 9 내지 12 ㎛ [1/4 내지 1/3 온스(oz)]범위일 수 있다.
본 발명에서는 패턴형성용 하부 금속층(212b), 하부 절연층(211b), 분리용 코어부재(100), 상부 절연층(211a) 및 패턴형성용 상부 금속층(212a)이 순차적으로 적층되는 것을 예시하여 설명하고 있으나, 필요에 따라 이들의 적층 순서가 일부 변형되거나 선택적으로 혼용되는 것도 본 발명의 범주에 속한다.
(4) S400 단계: 비아홀의 형성
상기 (S300) 단계에서 얻은 다층구조체의 패턴형성용 금속층 및 절연층의 일 영역에 비아홀을 형성한다.
도 4에 도시된 바와 같이, 분리용 코어부재(100)를 중심으로 상부 및 하부 각각에 대칭적 또는 비대칭적으로 1개 이상의 비아홀(213a, 213b)을 형성한다. 이때, 비아홀은 상부 비아홀(213a)과 하부 비아홀(213b)로 구분될 수 있다.
상기 비아홀은 당 업계에 알려진 방법에 의해 형성될 수 있다. 예컨대, 비아홀이 형성될 부위를 레이저로 조사하여 비아홀을 형성할 수 있다. 이때, 비아홀의 위치나 형상, 개수는 특별히 제한되지 않으며, 필요에 따라 자유롭게 조절될 수 있다.
상기 비아홀을 형성한 후, 필요에 따라 상기 비아홀을 가공하는 과정에서 내벽에 형성된 불순물을 제거하는 후처리 공정을 행할 수 있다.
(5) S500 단계: 비아홀 및 패턴형성용 금속층의 도금층 형성
이후, 상기 비아홀(213a, 213b) 및 패턴형성용 금속층(212a, 212b)을 도금하여 도금층(214a, 214b)을 형성한다(도 5 참조). 이때, 상기 도금층(214a, 214b)은 상기 비아홀(213a, 213b)의 내벽에 형성되거나, 또는 상기 비아홀(213a, 213b)의 내부를 충진하여 형성될 수 있다. 또, 상기 도금층(214a, 214b)이 형성되는 패턴형성용 금속층(212a, 212b)은 비아홀이 비(非)형성된 패턴형성용 금속층(212a, 212b) 부분이다.
상기 도금층 형성 방법은 특별히 제한되지 아니하며, 당 업계에 알려진 통상적인 방법에 따라 수행될 수 있다.
(6) S600 단계: 다층 구조체로부터 2개의 적층체 분리
상기 (S500) 단계에서 얻은 다층 구조체에서 제1 금속층을 제외한 분리용 코어부재를 분리시켜 제거하면, 제1 금속층이 일면에 부착된 2개의 적층체를 얻는다.
도 6에 도시된 바와 같이, 상기 분리용 코어부재(100)의 금속 이형층(112a, 112b)을 제1 금속층(111a, 111b)과 분리(탈착)시켜, 상기 다층 구조체(200)에서 2개의 금속 이형층(112a, 112b)을 2개의 제2 금속층(113a, 113b) 및 절연부재(120)와 함께 제거하면, 상기 다층 구조체(200)으로부터 제1 금속층(111a, 111b)이 일면에 적층된 2개의 적층체(220a, 220b)를 각각 분리하여 얻을 수 있다.
일례에 따르면, 상기 분리용 코어부재(100)의 상부 및 하부에 각각 동일한 제조단계를 수행한 경우, 분리용 코어부재(100)를 중심으로 분리된 각 적층체(220a, 220b)의 구조는 서로 동일하다. 이때, 각 적층체(220a, 220b)는 제1 금속층(111a, 111b) 상에, 절연층(211a, 211b) 및 패턴형성용 금속층(212a, 212b)을 포함하고, 상기 절연층(211a, 211b)과 패턴형성용 금속층(212a, 212b)에 형성된 비아홀(213a, 213b)과; 상기 비아홀(213a, 213b) 및 패턴형성용 금속층(212a, 212b)에 형성된 도금층(214a, 214b)을 포함한다.
이때 분리된 적층체(220a, 220b)에서, 비아홀(213a, 213b)이 상하방향으로 비대칭 구조(unbalanced structure)로 형성되더라도, 전술한 제조공정 중에서 분리용 코어부재(100)를 중심으로 상부 적층체와 하부 적층체 간의 상하 대칭 구조가 유지되었기 때문에, 제조공정 중에 발생되는 휘어짐(warpage) 특성을 최소화시킬 수 있다. 또한, 다양한 구조를 갖는 인쇄회로기판이 동시에 제작될 수 있다.
(7) 상기 S600 단계에서 분리된 적층체의 상면 및/또는 하면에 회로패턴을 형성할 수 있다.
일례에 따르면, 상기 S600 단계에서 얻은 일 적층체(220a)는 제1 금속층(111a) 및 도금층(214a)를 포함하는데, 상기 제1 금속층(111a) 및/또는 도금층(214a)의 일 영역에는 소정의 형상을 갖는 회로패턴(미도시됨)을 형성할 수 있다. 이때, 상기 도금층(214a)이 박막 형태인 경우, 이를 시드층(seed layer)으로 사용하고, 이 위에 원하는 두께의 제2 도금층(미도시됨)을 더 형성하여 회로패턴(미도시됨)를 형성할 수 있다.
상기 회로패턴을 형성하는 방법은 특별히 제한되지 아니하며, 당 업계에 알려진 통상적인 방법에 따라 수행될 수 있다.
이와 같이, 소정의 형상을 갖는 회로패턴을 적층체에 형성한 다음, 상기 적층체 상에 당 업계에 알려진 통상적인 인쇄회로기판의 제조공정, 예컨대 솔더 레지스트 형성공정, 에칭 및 배선공정, 전자소자 실장 공정 등을 더 수행함으로써 인쇄회로기판 제작이 완료된다.
전술한 인쇄회로기판의 제조방법은 상기 설명된 각 단계를 순차적으로 수행하여 제조되어야 하는 것이 아니라, 설계 사양에 따라 각 공정의 단계가 변형되거나 선택적으로 혼용되어 수행될 수 있다.
한편, 인쇄회로기판의 휘어짐(warpage) 현상은 인쇄회로기판의 실장시 공정율 및 생산성에 많은 영향을 주며, 나아가 패키지 조립 공정 중에 이송오류나 인쇄회로기판이 전기적으로 도통되지 않는 불량까지도 야기할 수 있는 매우 중요한 인자이다. 인쇄회로기판은 여러 재료가 적층되어 이루어진 구조물로서, 휘어짐 현상의 주요원인은 각 적층 재료의 열 팽창계수(CTE)의 차이이며, 기타 영향을 미치는 원인으로 각 재료의 탄성계수(Young's modulus), 공정 중에 가해지는 온도변화, 흡습, 기계적 하중 등이 알려져 있다.
상기와 같이 인쇄회로기판의 휘어짐 특성은 주로 적층 재료 간의 열팽창 및 수축의 차이와 하중에 의해 발생되는 것이기 때문에, 본 발명에서는 이 차이를 줄이기 위해서 다층으로 적층되는 적층 재료의 조성과 두께(dielectric thickness control), 열팽창계수(CTE) 등의 물성을 변화시켜 휘어짐 특성을 최소화하는 것을 또 다른 특징으로 한다.
이를 위해, 본 발명에서는 전술한 (S300) 단계에서 사용되는 1개 이상의 절연층으로, 상기 절연층을 구성하는 수지의 함량(Resin contents), 구성수지의 재질이나 조성, 절연층을 구성하는 성분의 열팽창계수(CTE), 절연층의 두께, 또는 이들 모두가 서로 상이하게 구성된 것을 사용할 수 있다.
상기 인쇄회로기판의 휘어짐 정도를 제어하기 위한 본 발명의 일 실시예는 하기와 같다.
우선, 각 제조단계별로 얻어지는 인쇄회로기판 형성용 다층 구조체나 또는 최종 제조된 인쇄회로기판의 휘어짐 정도를 미리 예측하거나 또는 실측한다.
이후 예측되거나 또는 실측된 휘어짐 수치가 (+)값이면, 이후 적층 공정에 사용되는 절연층은 (+)값을 보정할 수 있는 구성을 갖는 절연부재를 사용한다. 예컨대, i) 수지의 함량이 보다 더 적게 조절되거나, ii) 두께가 보다 더 작게 조절되거나, 또는 iii) 열팽창계수(CTE)가 보다 더 낮게 조절된 절연부재 등을 사용할 수 있다.
반대로 예측되거나 또는 실측된 휘어짐 수치가 (-)값이면, 이후 적층 공정에는 i) 수지 함량이 보다 높게 조절되거나, ii) 열팽창계수가 더 높거나 및/또는 iii) 두께가 더 두껍게 조절된 절연부재를 사용함으로써 휘어짐 정도를 보정할 수 있다.
본 발명에서는 다층으로 적층되는 2개 이상의 절연층의 CTE 매칭이나; 또는 수지 함량, 수지 두께 등과 같은 유전체 두께 조절(dielectric thickness control) 등을 통해 휘어짐 제어를 예시하고 있으나, 그 외 CCL(copper clad laminate) 코어를 사용하지 않는 coreless 형태의 인쇄회로기판에서 다층으로 적층되는 금속층 및/또는 회로패턴의 두께를 서로 상이하도록 구성하여 휘어짐 특성을 개선하는 것도 본 발명의 범주에 속한다.
결과적으로, 본 발명에서는 전술한 제조공정 중에서 초래되는 휘어짐 현상을 최소화할 뿐만 아니라, 분리공정에서 얻어진 인쇄회로기판 형성용 중간체 또는 최종 제조된 인쇄회로기판의 휘어짐 특성을 모두 획기적으로 개선할 수 있다.
(8) 선택적으로, 본 발명은 상기 (S500) 단계에서 얻은 다층 구조체의 가장자리를 절단하는 단계를 더 포함할 수 있다.
본 발명의 다른 일례에 따르면, 인쇄회로기판의 제조방법은 전술한 (S100)~(S600) 단계 이외, 상기 (S600) 단계 전에 상기 (S500) 단계에서 얻은 다층 구조체의 가장자리를 절단하는 단계를 더 포함할 수 있다.
구체적으로, 상기 (S300) 단계에서 사용한 단위부재는 크기(즉, 길이 방향 및 폭 방향의 길이)가 분리용 코어부재와 동일하거나 클 수 있다. 다만, 도 7에 도시된 바와 같이, 상기 단위부재(210a, 210b)의 크기가 분리용 코어부재(100)보다 큰 경우, 상기 단위부재를 분리용 코어부재의 양면에 적층하고 압착하게 되면 상기 단위부재의 절연층 재료가 분리용 코어부재의 가장자리를 둘러싸게 된다. 이 경우, 분리 단계 전에, 상기 다층 구조체(300)의 가장자리(X)를 절단하여 제거하여야 한다.
이후, 상기 (S600) 단계에서 상술한 바와 같이, 다층 구조체(200)에서 분리용 코어부재(100)[단, 제1 금속층(111a, 111b) 제외]를 분리시켜 제거함으로써, 제1 금속층(111a, 111b)이 일면에 적층된 2개의 적층체(310a, 310b)를 얻을 수 있다.
(9) 선택적으로, 본 발명은 다층 구조체에 가이드홀을 형성하는 단계를 더 포함할 수 있다.
본 발명의 또 다른 일례에 따르면, 인쇄회로기판의 제조방법은 전술한 (S100)~(S600) 단계 이외, 상기 (S300) 단계 전에, 상기 (S200) 단계에서 얻은 분리용 코어부재에, 인쇄회로기판 내 층간 상호 정합(registration)을 위한 제1 가이드홀(guide hole)을 상기 분리용 코어부재의 수직 방향으로 관통하여 형성하는 단계; 상기 (S400) 단계 전에, 상기 (S300) 단계에서 얻은 다층 구조체 내부의 제1 가이드홀을 X-레이로 인식하여 상기 다층 구조체의 가장자리에 수직 관통하는 제2 가이드홀을 형성하는 단계; 및 상기 (S600) 단계 전에, 상기 (S500) 단계에서 얻은 다층 구조체의 가장자리를 절단하는 단계를 더 포함할 수 있다. 상기 제1 및 제2 가이드홀이 형성됨으로써, 본 발명에서는 인쇄회로기판 내 층간 정합이 개선되기 때문에, 층간 불접속이나 배선들 간의 단락 발생이 최소화되고, 신뢰성도 향상될 수 있다.
도 8 및 도 9에 도시된 바와 같이, 상기 (S200) 단계에서 얻은 분리용 코어부재(100)의 가장자리에 수직 관통하는 제1 가이드홀(131)을 형성한다(도 8(b) 참조). 이후, 제1 가이드홀(131)이 형성된 분리용 코어부재의 상면 및 하면에 각각 단위부재(210a, 210b)를 적층하고 압착하여 다층 구조체(400)를 형성한다(도 8(c) 참조). 이때, 상기 제1 가이드홀(131) 내부는 단위부재의 절연층(211a, 211b)의 재료(예컨대, 열경화성 수지, 프리프레그)로 충진된다. 또, 선택적으로, 상기 단위부재(210a, 210b)의 크기가 분리용 코어부재(100)의 크기보다 큰 경우, 도 8에 도시된 바와 같이, 상기 단위부재의 절연층 재료가 분리용 코어부재의 가장자리를 둘러싸게 된다. 이후, 상기 다층 구조체(400)의 제1 가이드홀(131)을 X-레이로 인식하여 상기 다층 구조체(400)에 수직 관통하는 제2 가이드홀(132)을 형성한다(도 8(d) 참조). 이때, 상기 제2 가이드홀(132)은 상기 제1 가이드홀(131)의 위치에 대응하는 영역에 형성될 수 있고, 또는 상기 제1 가이드홀(131)과 이격하여 다층 구조체의 가장자리 영역에 형성될 수도 있다. 이후, 상기 (S400) 단계에서 상술한 바와 같이, 다층 구조체의 절연층 및 패턴형성용 금속층의 일 영역에 비아홀(213a, 213b)을 형성하고, 상기 비아홀 및 상기 패턴형성용 금속층을 도금하여 도금층(214a, 214b)을 형성한다. 이때, 상기 제2 가이드홀(132)의 내벽도 도금된다(도 9(e) 참조). 이어서, 상기 제1 가이드홀(131)의 내측을 따라 다층 구조체(400)의 가장자리 영역(Y)을 절단하여 제거한다(도 9(f) 참조). 이후, 상기 (S600) 단계에서 상술한 바와 같이, 다층 구조체(400)에서 분리용 코어부재(100)[단, 제1 금속층(111a, 111b) 제외]를 분리시켜 제거함으로써, 제1 금속층(111a, 111b)이 일면에 적층된 2개의 적층체(410a, 410b)를 얻을 수 있다(도 9(g) 참조).
상기 제1 및 제2 가이드홀을 형성한 후, 선택적으로 디스미어 및 디버링 처리를 수행하여 홀 내벽 및 기판의 오염물을 제거할 수 있다.
<인쇄회로기판>
한편, 본 발명은 전술한 인쇄회로기판의 제조방법에 따라 제조된 인쇄회로기판을 제공한다.
일례로, 상기 인쇄회로기판은 제1 금속층(111a), 절연층(211a), 및 패턴형성용 금속층(212a)을 순차적으로 포함하고, 상기 절연층(211a) 및 패턴형성용 금속층(212a)에 형성된 비아홀(213a); 및 상기 비아홀이 비(非)형성된 금속층(212a) 및 상기 비아홀(213a)에 형성된 도금층(214a)을 구비한다. 이러한 인쇄회로기판은 당 업계에 알려진 양면 인쇄회로기판 제조방법에 따라 양면 인쇄회로기판을 제조할 수 있다.
이상에서 실시예를 중심으로 설명하였으나, 이는 단지 예시일 뿐 본 발명을 한정하는 것은 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위 내에서 이상에 예시되지 않은 여러가지 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (15)

  1. (S100) 제1 금속층, 금속 이형층 및 상기 제1 금속층보다 두께가 얇은 제2 금속층을 순차적으로 포함하는 금속부재를 준비하는 단계;
    (S200) 절연부재의 상면 및 하면에 각각, 상기 금속부재를 제2 금속층이 절연부재와 접촉되도록 적층하여 분리용 코어부재를 준비하는 단계;
    (S300) 상기 분리용 코어부재의 제1 금속층 각각에, 절연층과 패턴형성용 금속층을 포함하는 단위부재를 적층하여 다층 구조체를 형성하는 단계;
    (S400) 상기 절연층 및 패턴형성용 금속층의 일 영역에 비아홀을 형성하는 단계;
    (S500) 상기 비아홀 및 패턴형성용 금속층을 도금하여 도금층을 형성하는 단계; 및
    (S600) 상기 (S500) 단계에서 얻은 다층 구조체에서 상기 분리용 코어부재의 금속 이형층과 제1 금속층을 분리하여, 금속 이형층을 제2 금속층 및 절연부재와 함께 제거함으로써, 제1 금속층이 부착된 2개의 적층체를 각각 분리하여 얻는 단계;
    를 포함하는 인쇄회로기판의 제조방법.
  2. 제1항에 있어서,
    상기 (S600) 단계 전에, 상기 (S500) 단계에서 얻은 다층 구조체의 가장자리 영역을 절단하는 단계
    를 더 포함하는 것이 특징인 인쇄회로기판의 제조방법.
  3. 제2항에 있어서,
    상기 (S300) 단계 전에, 상기 (S200) 단계에서 얻은 분리용 코어부재에, 인쇄회로기판 내 층간 상호 정합(registration)을 위한 제1 가이드홀(guide hole)을 상기 분리용 코어부재의 수직 방향으로 관통하여 형성하는 단계; 및
    상기 (S400) 단계 전에, 상기 (S300) 단계에서 얻은 다층 구조체 내부의 제1 가이드홀을 X-레이로 인식하여 상기 다층 구조체의 가장자리에 수직 관통하는 제2 가이드홀을 형성하는 단계;
    를 더 포함하는 것이 특징인 인쇄회로기판의 제조방법.
  4. 제1항에 있어서,
    상기 금속 이형층은 크롬(Cr), 니켈(Ni), 아연(Zn), 몰리브덴(Mo), 텅스텐(W), 코발트(Co), 납(Pb), 은(Ag), 탄탈륨(Ta), 구리(Cu), 알루미늄(Al), 망간(Mn), 철(Fe), 티타늄(Ti), 주석(Sn), 스틸(Steel), 아연(Zn) 및 바나듐(V)으로 이루어진 군에서 선택된 적어도 하나로 형성된 것이 특징인 인쇄회로기판의 제조방법
  5. 제1항에 있어서,
    상기 금속 이형층은 증착량이 0.5 내지 20 mg/㎡인 것이 특징인 인쇄회로기판의 제조방법.
  6. 제1항에 있어서,
    상기 제1 금속층의 두께는 6 내지 35 ㎛ 범위이고, 상기 제2 금속층의 두께는 0.5 내지 5 ㎛ 범위인 것이 특징인 인쇄회로기판의 제조방법.
  7. 제1항에 있어서,
    상기 단위부재의 절연층과 접촉하는 제1 금속층의 표면에는 요철부가 형성되어 있고,
    상기 요철부의 평균조도(Ra)는 3.0 내지 6.5 ㎛ 범위이고, 상기 절연층과 제1 금속층 간의 접착강도는 0.8 내지 3.0 N/㎜ 범위인 것이 특징인 인쇄회로기판의 제조방법.
  8. 제1항에 있어서,
    상기 금속 이형층과 제1 금속층의 분리시, 금속 이형층과 제1 금속층 간의 이형력은 10 내지 90 N/m 범위인 것이 특징인 인쇄회로기판의 제조방법.
  9. 제1항에 있어서,
    상기 분리용 코어부재를 중심으로 각각 분리된 적층체는 구조가 서로 동일한 것이 특징인 인쇄회로기판의 제조방법.
  10. 제1항 내지 제9항 중 어느 한 항에 기재된 방법에 의해 제조된 인쇄회로기판.
  11. 절연부재와, 상기 절연부재의 상면 및 하면에 각각 적층된 금속부재를 포함하는 분리용 코어부재; 및
    상기 분리용 코어부재의 상면 및 하면에 각각 적층되고, 절연층 및 패턴형성용 금속층을 순차적으로 포함하는 단위부재
    를 포함하고,
    상기 금속부재는 상기 절연층과 접촉하는 제1 금속층; 금속 이형층; 및 상기 제1 금속층보다 두께가 얇고, 상기 절연부재와 접촉하는 제2 금속층을 순차적으로 포함하는 것이 특징인 인쇄회로기판 형성용 다층 구조체.
  12. 제11항에 있어서,
    상기 분리용 코어부재의 가장자리에는 수직 관통하여 인쇄회로기판 내 층간 상호 정합을 위한 제1 가이드홀이 형성되어 있고,
    상기 다층 구조체의 가장자리에는 수직 관통하는 제2 가이드홀이 형성되어 있는 것이 특징인 인쇄회로기판 형성용 다층 구조체.
  13. 제11항에 있어서,
    상기 금속 이형층과 제1 금속층은 10 내지 90 N/m의 힘에 의해 분리되는 것이 특징인 인쇄회로기판 형성용 다층 구조체.
  14. 제11항에 있어서,
    상기 단위부재의 절연층과 접촉하는 제1 금속층의 표면에는 요철부가 형성되어 있는 것이 특징인 인쇄회로기판 형성용 다층 구조체.
  15. 제11항 내지 제14항 중 어느 한 항에 기재된 인쇄회로기판 형성용 다층 구조체를 포함하는 인쇄회로기판.
PCT/KR2017/015029 2016-12-20 2017-12-19 인쇄회로기판 및 이의 제조방법 Ceased WO2018117604A2 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201780079214.4A CN110089205A (zh) 2016-12-20 2017-12-19 印刷电路板及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0174271 2016-12-20
KR1020160174271A KR101932326B1 (ko) 2016-12-20 2016-12-20 인쇄회로기판 및 이의 제조방법

Publications (2)

Publication Number Publication Date
WO2018117604A2 true WO2018117604A2 (ko) 2018-06-28
WO2018117604A3 WO2018117604A3 (ko) 2018-08-16

Family

ID=62627752

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2017/015029 Ceased WO2018117604A2 (ko) 2016-12-20 2017-12-19 인쇄회로기판 및 이의 제조방법

Country Status (3)

Country Link
KR (1) KR101932326B1 (ko)
CN (1) CN110089205A (ko)
WO (1) WO2018117604A2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101955685B1 (ko) * 2018-07-20 2019-03-08 주식회사 에스아이 플렉스 연성 인쇄 회로 기판의 제조 방법 및 연성 인쇄 회로 기판
KR102357725B1 (ko) 2020-01-17 2022-02-03 한국표준과학연구원 탄성파를 이용한 철도레일 절손감지장치 및 이를 이용한 감지방법
CN114765928B (zh) * 2021-01-12 2024-08-09 深南电路股份有限公司 一种印制线路板及其压合方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4937133A (en) * 1988-03-28 1990-06-26 Nippon Steel Chemical Co., Ltd. Flexible base materials for printed circuits
JPH0513902A (ja) * 1990-09-04 1993-01-22 Chisso Corp フレキシブルプリント基板及びその製造法
US5427848A (en) * 1991-05-06 1995-06-27 International Business Machines Corporation Stress balanced composite laminate material
JP3405242B2 (ja) * 1998-12-21 2003-05-12 ソニーケミカル株式会社 フレキシブル基板
JP4541763B2 (ja) * 2004-01-19 2010-09-08 新光電気工業株式会社 回路基板の製造方法
JP4866268B2 (ja) * 2007-02-28 2012-02-01 新光電気工業株式会社 配線基板の製造方法及び電子部品装置の製造方法
JP4546581B2 (ja) * 2010-05-12 2010-09-15 新光電気工業株式会社 配線基板の製造方法
KR101141215B1 (ko) * 2010-07-19 2012-05-04 최문화 플라즈마 방전형 저온 보관 장치
KR101282965B1 (ko) * 2010-11-05 2013-07-08 주식회사 두산 신규 인쇄회로기판 및 이의 제조방법
KR101177651B1 (ko) * 2011-01-25 2012-08-27 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5902931B2 (ja) * 2011-12-06 2016-04-13 新光電気工業株式会社 配線基板の製造方法、及び、配線基板製造用の支持体
KR101514221B1 (ko) * 2011-12-07 2015-04-23 에스케이이노베이션 주식회사 다층 폴리이미드 구조의 연성금속적층판 제조방법
JP5977392B2 (ja) * 2014-03-26 2016-08-24 Ｊｘ金属株式会社 樹脂製の板状キャリアと金属層とからなる積層体

Also Published As

Publication number Publication date
KR20180071545A (ko) 2018-06-28
CN110089205A (zh) 2019-08-02
WO2018117604A3 (ko) 2018-08-16
KR101932326B1 (ko) 2018-12-24

Similar Documents

Publication Publication Date Title
US7346982B2 (en) Method of fabricating printed circuit board having thin core layer
WO2012053728A1 (en) Printed circuit board and method for manufacturing the same
US8580066B2 (en) Method for manufacturing multilayer wiring substrate
US7246435B2 (en) Wiring board and method for fabricating the same
US8156635B2 (en) Carrier for manufacturing a printed circuit board
WO2011099820A2 (en) Pcb with cavity and fabricating method thereof
KR101580343B1 (ko) 다층 배선기판의 제조방법
US20110315745A1 (en) Carrier for manufacturing substrate and method of manufacturing substrate using the same
CN106550554B (zh) 用于制造部件载体的上面具有伪芯和不同材料的两个片的保护结构
KR101125356B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR102909329B1 (ko) 반도체 소자 탑재용 패키지 기판의 제조 방법
KR20130140526A (ko) 일체식 금속 코어를 갖는 다층 전자 구조체
WO2018117604A2 (ko) 인쇄회로기판 및 이의 제조방법
WO2012053729A1 (en) Printed circuit board and method for manufacturing the sameprinted circuit board and method for manufacturing the same
JP7583362B2 (ja) 半導体素子搭載用パッケージ基板の製造方法
WO2012060657A2 (ko) 신규 인쇄회로기판 및 이의 제조방법
KR20190024879A (ko) 반도체 소자 탑재용 패키지 기판의 제조 방법 및 반도체 소자 실장 기판의 제조 방법
KR101154605B1 (ko) 인쇄회로기판 및 그의 제조 방법
WO2014092386A1 (ko) 인쇄회로기판 및 그 제조방법
WO2019074312A1 (ko) 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판
CN106550542B (zh) 插入保护结构并且靠近保护结构具有纯介质层的部件载体
KR102253474B1 (ko) 디태치 코어기판, 그 제조 방법 및 회로기판 제조방법
WO2012096537A2 (ko) 신규 인쇄회로기판 및 이의 제조방법
KR101134697B1 (ko) 인쇄회로기판 및 그의 제조 방법
TWI911890B (zh) 封裝基板之製法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17884429

Country of ref document: EP

Kind code of ref document: A2

NENP Non-entry into the national phase in:

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 13/09/2019)

122 Ep: pct application non-entry in european phase

Ref document number: 17884429

Country of ref document: EP

Kind code of ref document: A2