WO2018114528A1 - Control circuit comprising a two-position controller for controlling a clocked converter - Google Patents

Control circuit comprising a two-position controller for controlling a clocked converter Download PDF

Info

Publication number
WO2018114528A1
WO2018114528A1 PCT/EP2017/082639 EP2017082639W WO2018114528A1 WO 2018114528 A1 WO2018114528 A1 WO 2018114528A1 EP 2017082639 W EP2017082639 W EP 2017082639W WO 2018114528 A1 WO2018114528 A1 WO 2018114528A1
Authority
WO
WIPO (PCT)
Prior art keywords
converter
clocked
clocked converter
current
lower threshold
Prior art date
Application number
PCT/EP2017/082639
Other languages
German (de)
French (fr)
Inventor
Thomas Pollischansky
Filippo Branchetti
Markus Heckmann
Yanshun Xue
Original Assignee
Osram Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Gmbh filed Critical Osram Gmbh
Priority to CN201780079928.5A priority Critical patent/CN110168890B/en
Publication of WO2018114528A1 publication Critical patent/WO2018114528A1/en

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/1563—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators without using an external clock
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0016—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • the invention relates to a control circuit for controlling a clocked synchronous rectifying rectifier such. a synchronously rectifying buck converter by means of two-point controller and superimposed threshold value control
  • the invention is based on a control circuit with a two-level controller for controlling a clocked converter according to the preamble of the main claim.
  • Fig. 1 shows a known buck converter with the main components also known.
  • a switch SO is connected in series with a freewheeling diode DF.
  • the connection point of the cathode of the freewheeling diode DF and the switch TO is connected to a throttle L.
  • the other terminal of the reactor L is connected to a filter capacitor C_filter.
  • the other end of the filter capacitor C filter and the anode of the diode DF are connected to ground.
  • the other terminal of the switch SO is together with the ground of the input of the buck converter.
  • the output of the buck converter is parallel to the filter capacitor C filter.
  • Such buck converters are widely used and work satisfactorily. However, at low output voltages, Zero Voltage Switching operation is no longer possible. As a result, the switch SO is very hot and must be sized accordingly larger.
  • Fig. 2 shows some relevant signals of the known buck converter.
  • the current IL is the current through the inductance L. It is good to see that the converter operates in operation at the gap boundary, also referred to as "transition mode.”
  • the switch When the switch is switched on, the current rises sharply due to the magnetization of the choke After that, the transformer inductor is demagnetized again, which takes much longer than the magnetization at low voltage, the current flows through the freewheeling diode DF, it is good to see that the transistor is switched on again.
  • the converter will operate at the gap limit during operation, and at input voltages above 200V, this mode of operation is a favorable compromise between good efficiency, good power density and cost, but with lower output voltages loss-less switching more possible, as based on the time course of UM in Fig .2 is good to see.
  • the natural Umschwingvor- the voltage UM at the half-bridge center reaches only a fraction of the input voltage.
  • the achievable value is twice the output voltage, or slightly more when taking into account the real reverse delay charge of the diode.
  • the remaining voltage swing must be achieved by lossy hard switching on the MOS-FETs. This can be seen from the first flat increase in the voltage UM at the half-bridge center.
  • the voltage UG shows in the equal to the gate-source voltage of the transistor SO. At the moment when the UM reaches the maximum of its natural Umschwingvorganges, the transistor SO is turned on.
  • a control circuit having a two-level controller for controlling a clocked converter having an upper threshold which characterizes the switch-off time of a first converter transistor of the clocked converter, a lower threshold which the output switching point of a second converter transistor of the clocked converter, wherein the lower threshold is adjusted depending on an output voltage or depending on an output current of the clocked converter that certain operating parameters of the clocked converter are met, and wherein the upper threshold is set so that the output current of the clocked converter corresponds to a predetermined output current of the clocked converter, the thresholds resulting from operating parameters of the clocked converter and from unavoidable delay times of real components, wherein the lower threshold is determined by means of a current through a converter choke of the clocked converter and the current is negative by the converter choke at the switching time.
  • Certain operating parameters of the clocked converter may be, for example, a favorable switching behavior, in particular a voltage-free switching of the converter transistor (so-called Zero Voltage Switching, ZVS). This is achieved at low currents only after a certain time after a zero crossing of the current through the converter choke.
  • ZVS Zero Voltage Switching
  • Unavoidable delay times of real components are e.g. the delay times of operational amplifiers, comparators or logic gates such as flip-flops.
  • negative current is meant the current through the converter choke, which again negatively alsmagne- tarra after a swing after demagnetization.
  • the lower threshold is dependent on the output voltage.
  • the lower threshold is determined based on a ratio of an input voltage of the clocked converter to an output voltage of the clocked converter. This can advantageously reduce losses at high ratios of input voltage to output voltage.
  • the lower threshold is set lower at low output voltage than at higher output voltage. This measure ensures an advantageous voltage-free switching of the converter transistors even at very low output voltages.
  • the lower threshold is set lower for a lower output current than for a higher output current. This measure ensures a voltage-free switching of the converter transistors even at very low output currents.
  • the described measures can also be mixed in a particularly preferred embodiment, so that a voltage-free switching of the converter transistors is ensured at all output voltages and output currents.
  • the lower threshold is determined based on the output power and / or the input voltage of the clocked converter. This measure allows advantageous voltage-free switching of the converter transistors in an even larger operating range of the clocked converter.
  • the upper threshold is determined based on the setpoint value of the output current of the clocked converter and on the basis of the lower threshold. This advantageously ensures operation with very accurate control of the predetermined output current of the clocked converter. Further advantageous developments and refinements of the inventive control circuit result from further dependent claims and from the following description.
  • Fig. 1 is a schematic diagram of a known buck converter according to the prior art
  • Fig. 2 is a timing diagram of the known buck converter
  • Fig. 3 is a schematic diagram of a known synchronously rectifying buck converter
  • FIG. 5 is a block diagram of an embodiment of the two-point controller
  • Fig. 6 is a timing diagram of the two-point controller
  • FIG. 7 shows a first analogue embodiment of a synchronously rectifying step-down converter with an embodiment of the two-point controller.
  • FIG. 8 shows a second digital embodiment of the synchronously rectifying step-down converter with an embodiment of the two-point controller Preferred embodiment of the invention
  • FIG. 3 shows a schematic circuit diagram of a known sync rectifying buck converter.
  • the essential difference from the topology explained in FIG. 1 is the replacement of the converter diode DF by a lower transistor SU.
  • the positive input is at a DC potential of about 400V, the negative input is a reference potential.
  • the converter inductor L is connected to the half-bridge center HSS, the other connection of the converter inductor L together with the reference potential forms the output LED + / LED- of the converter.
  • a filter capacitor C_filter is connected.
  • Fig. 4 shows a timing diagram of the known synchronously rectifying buck converter
  • the voltage UGO is the voltage at the gate of the upper transistor SO
  • the voltage UGU the voltage at the gate of the lower transistor SU.
  • the converter does not operate in operation at the gap limit, but in non-leaking operation in such a way that the transistor is turned off only at a negative inductor current, iniller Embodiment at about -0.5A.
  • the choke L is magnetized up when the converter transistor SO is switched on (signal UGO is high) and is again magnetized after switching off the converter transistor SO.
  • a positive inductor current IL always flows. After a long demagnetization time, the current becomes zero and then negative. This is because the lower transistor remains switched on and thus a current path is still present.
  • the current through the converter inductor IL thus becomes negative in this time range until the lower transistor SU is switched off. This has As a result, the transistor can be switched even with very low loads with low switching losses, as can be seen in FIG.
  • a dead time is provided between the switching off of the upper transistor SO and the switching on of the lower transistor SU, during which the transient of the half-bridge takes place.
  • the voltage across the respective switch is practically zero at the moment of switching off or on (Zero Voltage Switching - ZVS).
  • this dead time is also provided between turning off the lower transistor and turning on the upper transistor.
  • Fig. 5 now shows a block diagram of an embodiment of the two-position controller which can operate the above synchronously rectifying buck converter with low loss and optimum power in the manner described above.
  • the current ILED of a clocked converter is measured by a current measuring unit 514 and fed via a first filter 515 to a comparison unit 517.
  • a voltage signal URef corresponding to the desired output current is input via a second filter 516.
  • the result is fed to a control amplifier 51 1, which determines therefrom the upper threshold, ie the switch-off instant of a first converter switch of a clocked converter 512, and feeds this thereto.
  • the lower threshold, ie the switch-off time of a second converter switch is determined by the module 513, which uses the power P and / or the desired output current corresponding voltage signal URef and / or the output voltage UA of the clocked converter.
  • the output current ILED of the clocked converter 512 is in turn measured by the current measuring unit 514, whereby a control loop is established.
  • this control ensures an exact setting of the desired output current ILED, but also takes into account the characteristic of the clocked converter via the module 513.
  • the time of switching on the first switch of the clocked converter after maintaining a dead time to avoid short circuits in the transistor bridge determined.
  • the aim of the optimization is to enable a more favorable switching behavior of the converter transistor of the clocked converter over a wide output voltage range and, in addition, to be able to set the output current over a wide range.
  • the lower threshold may be lower than at higher output currents. This allows the frequency to be reduced for smaller currents.
  • a higher lower threshold is chosen to prevent losses in the components due to additional reactive currents. Due to the negative current in the converter choke of the clocked converter namely reactive currents occur in the clocked converter, which must be considered. These are thermally uncritical for small currents, in contrast to the switching losses and the drive losses, which would result from too high switching frequencies.
  • the lower switching threshold may also be lower than at higher output voltages.
  • the lower threshold is set at a lower value, thereby providing more energy in the inductor for the freewheeling phase to enable the converter transistor to de-energize. Other parameters for setting the lower threshold may be, for example, the power and the input voltage.
  • the upper threshold is respectively adjusted by the variable gain amplifier 51 1 to compensate for both the lower threshold change and to maintain the output current of the clocked converter at the setpoint according to the voltage URef.
  • FIG. 6 shows a timing diagram of the two-position controller which drives a clocked converter such as the synchronously rectifying step-down converter discussed in FIG.
  • the diagram is therefore similar to that in FIG. 4.
  • the signal 530 shows the current through the converter inductor L with the lower threshold 522 and the upper threshold 522.
  • ren threshold 521 which indicate the (after the dead time active) switch-on and the turn-off of the upper converter transistor UGO.
  • the drive signal of the upper converter transistor UGO and the drive signal of the lower rectifying transistor UGU is applied. It is important here in comparison to a known converter control that the current through the converter choke can also assume negative values in order to be able to always control the transistors in the clocked converter with Zero Voltage Switching (ZVS). This is referred to as Forced Continuous Conduction Mode (FCCM) as already mentioned. What is new here is the combination of a two-position controller with an additional controller, which sets the upper threshold of the two-position controller so that the desired output current and FCCM operation over very large ranges of the output voltage and the output current can be achieved.
  • ZVS Zero Voltage Switching
  • control principle is not limited to a synchronously rectifying buck converter, embodiments with a flyback converter are likewise conceivable.
  • FIG. 7 now shows a schematic circuit diagram of a first embodiment of the synchronously rectifying buck converter.
  • the converter is operated with the above-described two-position controller, wherein the switch-off of the lower transistor SU is set at about -0.5A inductor current, and the turn-off of the upper transistor for the purpose of current control of connected LEDs is variable.
  • the switch-off time of the upper switch determines the maximum current through the switch and the converter choke. This must be determined so that the average current through the choke corresponds to the specified current through the LEDs.
  • the filter capacitor at the output theoretically falsifies the correlation between the current IL through the converter inductor and the output current ILED, but this steady-state error is zero because the capacitor does not provide a DC path.
  • the current ILED through the LEDs 5 is detected with two measuring resistors RS1 and RS2, where RS1 is optional.
  • the voltage across both measuring resistors RS1 and RS2 is fed to a differential amplifier 13 with the transfer function H (s), the difference between the setpoint US and the through RS1 & RS2 supplied actual value amplified
  • the output of the differential amplifier 13 specifies the threshold value for the maximum current through the converter inductor L.
  • the transfer function H (s) must be such that the control loop is stable in terms of control technology.
  • the output signal of the differential amplifier 13 with transfer function is fed to the negative input of a first comparator 14. The positive input is the falling across the resistor RS2
  • the output of the first comparator 14 is supplied to a reset input R of a flip-flop 16.
  • the voltage drop across the resistor RS2 voltage is also fed to a negative input of a second comparator 15.
  • the positive input of the second comparator 15 is connected to a reference voltage, which is a measure of the turn-off threshold of the lower transistor SU. With this voltage, the turn-off of the lower transistor SU at a certain negative inductor current can be adjusted as described above.
  • the half-bridge driver circuit 17 ensures that a certain dead time is maintained between the switching operations of the upper and lower transistors, so that no short-circuit current through the half-bridge can occur and also the complete swinging of the half-bridge is done before the respective transistor is turned on again.
  • the logic in the half-bridge driver is as follows:
  • the lower transistor SU If the output Q of the flip-flop 16 jumps high, the lower transistor SU is turned off as quickly as possible. Then follows the dead time during which both transistors are off. After the dead time, the upper transistor SO is turned on. If the output signal Q of the flip-flop jumps back to low, the upper transistor SO is switched off as quickly as possible. Then follow again the dead time during which both transistors are off. After the dead time, the lower transistor SU is turned on.
  • the function of the overall circuit is as follows: By increasing the control deviation by means of differential amplifier 13 with the transfer function H (s), the threshold value for the comparator 14 is generated.
  • the comparator 14 compares the current value with the threshold. This results in a turn-off threshold of the upper transistor, which corresponds to the desired current value through the LEDs. If the current current value exceeds the predetermined setpoint, the output of the first comparator 14 goes high and resets the flip-flop 16.
  • the upper transistor is now switched off.
  • the current now flows from the converter inductor L through the LEDs 5 via the parasitic output capacitance of the half-bridge back to the converter inductor L and the half-bridge voltage UM oscillates to zero. Then the current commutates to the freewheeling diode of the lower transistor SU. Shortly thereafter, the dead time has elapsed and the lower transistor SU is turned on.
  • the current value is input to the negative input of the second comparator 15.
  • the minimum current value Imin is entered as the voltage at which the lower transistor is to switch off again.
  • the output of the second comparator 15 switches to high and sets the flip-flop again. This turns off the lower transistor.
  • the current now flows from the inductor into the parasitic output capacitance of the half-bridge and the voltage UM oscillates up to the value of the input voltage UE. Then the current commutates to the freewheeling diode of the upper transistor SO. Shortly thereafter, the dead time has expired and the upper transistor SO is turned on. As soon as the current through the converter choke L the
  • capacitors in the form of capacitors can also be arranged. These are typically connected to one or both MOS FETs, each between drain and Source, connected. Frequently, these capacitors are also connected in series with a resistor. These snubber circuits can further reduce the switching losses in the MOS FETs.
  • Fig. 8 shows a second embodiment of the synchronously rectifying buck converter.
  • the second embodiment of the converter is a digital embodiment with a microcontroller.
  • the second embodiment is structurally similar to the first embodiment, so that only the differences from the first embodiment will be described below.
  • the flip-flop 16 is replaced by a microcontroller 3 that has implemented more advanced control mechanisms.
  • the turn-on and turn-off thresholds are reported to the microcontroller through the first and second comparators 14 and 15, as in the analog version, but the microcontroller does not respond as a flip-flop but implements a digital controlled system and allows e.g. by additional targeted delay times a flexible adjustment of the operating parameters of the clocked converter.
  • the switch-off time of the lower switch is in one embodiment dependent on the voltage of the LED chain 5 and is chosen later by the microcontroller, the smaller the voltage of the LED chain 5 is to allow for low-loss switching as possible.
  • the threshold of Comparator 15 can be changed depending on the output voltage.
  • threshold and delay times can be changed depending on any parameters.
  • the microcontroller then controls the half-bridge driver 17 accordingly, in order to achieve a low-loss operation of the converter with maximum accuracy of the output current.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

The invention relates to a control circuit comprising a two-position controller for controlling a clocked converter having an upper threshold which characterises the switch-off time point of a first converter transistor of the clocked converter and a lower threshold which characterises the switch-off time point of a second converter transistor of the clocked converter. The lower threshold is set according to an output voltage or according to an output current of the clocked converter such that certain operating parameters of the clocked converter are met, and the upper threshold is set such that the output current of the clocked converter corresponds to a predefined output current of the clocked converter. The thresholds result from operating parameters of the clocked converter and from unavoidable delay times of real components, the lower threshold being defined by means of a current through a converter choke of the clocked converter, and the current through the converter choke being negative at the switching time point. The invention also relates to a method for controlling a clocked converter, comprising the steps: switching off a first converter transistor of the clocked converter at an upper threshold; switching off a second converter transistor of the clocked converter at a lower threshold; setting the lower threshold according to an output voltage or according to an output current of the clocked converter such that certain operating parameters of the clocked converter are met; and setting the upper threshold such that the output current of the clocked converter corresponds to a predefined output current of the clocked converter, the lower threshold and the upper threshold resulting from operating parameters of the clocked converter and from unavoidable delay times of real components, the lower threshold being defined by means of a current through a converter choke of the clocked converter, and the current through the converter choke being negative at the switching time point.

Description

STEUERSCHALTUNG MIT EINEM ZWEIPUNKTREGLER ZUR REGELUNG EINES GETAKTETEN WANDLERS  CONTROL UNIT WITH A TWIN POINT REGULATOR FOR REGULATING A CONTACTED TRANSDUCER
BESCHREIBUNG DESCRIPTION
Technisches Gebiet Technical area
Die Erfindung betrifft eine Steuerschaltung zur Regelung eines getakteten syn- chron gleichrichtenden Wandlers wie z.B. einen synchron gleichrichtenden Tiefsetzsteller mittels Zweipunktregler und überlagerter Schwellwertregelung The invention relates to a control circuit for controlling a clocked synchronous rectifying rectifier such. a synchronously rectifying buck converter by means of two-point controller and superimposed threshold value control
Hintergrund Die Erfindung geht aus von einer Steuerschaltung mit einem Zweipunktregler zur Regelung eines getakteten Wandlers nach der Gattung des Hauptanspruchs. BACKGROUND The invention is based on a control circuit with a two-level controller for controlling a clocked converter according to the preamble of the main claim.
Fig. 1 zeigt einen bekannten Tiefsetzsteller mit den ebenfalls bekannten Hauptkomponenten. Ein Schalter SO ist in Serie mit einer Freilaufdiode DF geschaltet. Der Verbindungspunkt der Kathode der Freilaufdiode DF und des Schalters TO ist mit einer Drossel L verbunden. Der andere Anschluss der Drossel L ist mit einem Filterkondensator C_filter verbunden. Das andere Ende des Filterkondensators C filter und die Anode der Diode DF sind mit Masse verbunden. Der andere Anschluss des Schalters SO ist zusammen mit der Masse der Eingang des Tiefsetzstellers. Der Ausgang des Tiefsetzstellers ist parallel zum Filterkondensator C filter. Fig. 1 shows a known buck converter with the main components also known. A switch SO is connected in series with a freewheeling diode DF. The connection point of the cathode of the freewheeling diode DF and the switch TO is connected to a throttle L. The other terminal of the reactor L is connected to a filter capacitor C_filter. The other end of the filter capacitor C filter and the anode of the diode DF are connected to ground. The other terminal of the switch SO is together with the ground of the input of the buck converter. The output of the buck converter is parallel to the filter capacitor C filter.
Solche Tiefsetzsteller sind weitverbreitet und arbeiten zufriedenstellend. Allerdings ist bei niedrigen Ausgangsspannungen kein Betrieb mit Zero Voltage Switching mehr möglich. Dadurch wird der Schalter SO sehr heiß und muss entsprechend größer dimensioniert werden. Such buck converters are widely used and work satisfactorily. However, at low output voltages, Zero Voltage Switching operation is no longer possible. As a result, the switch SO is very hot and must be sized accordingly larger.
Fig. 2 zeigt einige relevante Signale des bekannten Tiefsetzstellers. Der Strom IL ist der Strom durch die Induktivität L. Es ist gut zu sehen, dass der Wandler hier im Betrieb an der Lückgrenze, auch als„transition mode" bezeichnet, arbeitet. Bei eingeschaltetem Schalter steigt der Strom aufgrund der Aufmagnetisierung der Drossel stark an, bis er bei einem bestimmten Maximalstrom abgeschaltet wird. Danach wird die Wandlerdrossel wieder abmagnetisiert, was bei geringer Spannung wesentlich länger als das Aufmagnetisieren dauert. Der Strom fließt hierbei durch die Freilaufdiode DF. Es ist gut zu sehen, dass der Transistor wieder eingeschaltet wird, sobald der Strom durch die Freilaufdiode auf den Wert 0A abgeklungen ist. Damit arbeitet der Wandler im Betrieb an der Lückgrenze. Bei Eingangs- Spannungen über 200V ist dieser Betriebsmodus ein günstiger Kompromiss aus guter Effizienz, guter Leistungsdichte und Kosten. Jedoch ist bei kleineren Ausgangsspannungen kein verlustarmes Schalten mehr möglich, wie anhand des zeitlichen Verlaufes von UM in Fig.2 gut zu sehen ist. Der natürliche Umschwingvor- gang der Spannung UM am Halbbrückenmittelpunkt erreicht nur einen Bruchteil der Eingangsspannung. Der erreichbare Wert beträgt das Zweifache der Ausgangsspannung, bzw. bei Berücksichtigung der realen Sperrverzugsladung der Diode auch geringfügig mehr. Fig. 2 shows some relevant signals of the known buck converter. The current IL is the current through the inductance L. It is good to see that the converter operates in operation at the gap boundary, also referred to as "transition mode." When the switch is switched on, the current rises sharply due to the magnetization of the choke After that, the transformer inductor is demagnetized again, which takes much longer than the magnetization at low voltage, the current flows through the freewheeling diode DF, it is good to see that the transistor is switched on again. Once the current through the freewheeling diode has decayed to 0A, the converter will operate at the gap limit during operation, and at input voltages above 200V, this mode of operation is a favorable compromise between good efficiency, good power density and cost, but with lower output voltages loss-less switching more possible, as based on the time course of UM in Fig .2 is good to see. The natural Umschwingvor- the voltage UM at the half-bridge center reaches only a fraction of the input voltage. The achievable value is twice the output voltage, or slightly more when taking into account the real reverse delay charge of the diode.
Der verbleibende Spannungshub muss durch verlustbehaftetes hartes Einschalten des MOS-FETs erreicht werden. Dies ist an dem erst flachen Anstieg der Span- nung UM am Halbbrückenmittelpunkt zu sehen. Die Spannung UG zeigt im Ver- gleich die Gate-Source-Spannung des Transistors SO. Zum Zeitpunkt an dem UM das Maximum seines natürlichen Umschwingvorganges erreicht, wird der Transistor SO eingeschaltet. The remaining voltage swing must be achieved by lossy hard switching on the MOS-FETs. This can be seen from the first flat increase in the voltage UM at the half-bridge center. The voltage UG shows in the equal to the gate-source voltage of the transistor SO. At the moment when the UM reaches the maximum of its natural Umschwingvorganges, the transistor SO is turned on.
Somit ist das bekannte Regelschema für getaktete Wandler mit sehr großem Ausgangsspannungsbereich bei gleichzeitig sehr großem Ausgangsstrombereich bei einigen Betriebszuständen mit hohen Verlusten verbunden, vor allem bei sehr kleiner Ausgangsspannung und/oder bei sehr kleinem Ausgangsstrom. Thus, the known control scheme for clocked converter with a very large output voltage range at the same time very high output current range in some operating states associated with high losses, especially at very low output voltage and / or at very low output current.
Ein weiterer Nachteil harter Schaltvorgänge ist die schlechte elektromagnetische Verträglichkeit bei höheren Frequenzen über 10MHz und eine nur bedingt mögliche Miniaturisierung aufgrund obiger Nachteile. Another disadvantage of hard switching operations is the poor electromagnetic compatibility at higher frequencies above 10 MHz and only possible miniaturization due to the above disadvantages.
Aufgabe task
Es ist Aufgabe der Erfindung, eine Steuerschaltung für einen getakteten Wandler anzugeben, die einen großen Ausgangsspannungsbereich und gleichzeitig einen großen Ausgangsstrombereich des Wandlers bei gleichzeitig niedrigen Verlusten zulässt. It is an object of the invention to provide a control circuit for a clocked converter, which allows a large output voltage range and at the same time a large output current range of the converter with simultaneously low losses.
Darstellung der Erfindung Presentation of the invention
Die Lösung der Aufgabe erfolgt erfindungsgemäß mit einer Steuerschaltung mit einem Zweipunktregler zur Regelung eines getakteten Wandlers aufweisend eine obere Schwelle welche den Ausschaltzeitpunkt eines ersten Wandlertransistors des getakteten Wandlers kennzeichnet, eine untere Schwelle welche den Aus- schaltzeitpunkt eines zweiten Wandlertransistors des getakteten Wandlers kennzeichnet, wobei die untere Schwelle abhängig von einer Ausgangsspannung oder abhängig von einem Ausgangsstrom des getakteten Wandlers so eingestellt wird, dass bestimmte Betriebsparameter des getakteten Wandlers erfüllt sind, und wo- bei die obere Schwelle so eingestellt wird, dass der Ausgangsstrom des getakteten Wandlers einem vorbestimmten Ausgangsstrom des getakteten Wandlers entspricht, wobei sich die Schwellen aus Betriebsparametern des getakteten Wandlers und aus unvermeidbaren Verzögerungszeiten realer Bauteile ergeben, wobei die untere Schwelle mittels eines Stroms durch eine Wandlerdrossel des getakte- ten Wandlers bestimmt wird und der Strom durch die Wandlerdrossel zum Schaltzeitpunkt negativ ist. The object is achieved according to the invention with a control circuit having a two-level controller for controlling a clocked converter having an upper threshold which characterizes the switch-off time of a first converter transistor of the clocked converter, a lower threshold which the output switching point of a second converter transistor of the clocked converter, wherein the lower threshold is adjusted depending on an output voltage or depending on an output current of the clocked converter that certain operating parameters of the clocked converter are met, and wherein the upper threshold is set so that the output current of the clocked converter corresponds to a predetermined output current of the clocked converter, the thresholds resulting from operating parameters of the clocked converter and from unavoidable delay times of real components, wherein the lower threshold is determined by means of a current through a converter choke of the clocked converter and the current is negative by the converter choke at the switching time.
Bestimmte Betriebsparameter des getakteten Wandlers können zum Beispiel ein günstiges Schaltverhalten sein, insbesondere ein Spannungsfreies Schalten des Wandlertransistors (sogenanntes Zero Voltage Switching, ZVS). Dieses wird bei kleinen Strömen erst nach einer bestimmten Zeit nach einem Nulldurchgang des Stromes durch die Wandlerdrossel erreicht. Dieser Betriebsmodus eines getakteten Wandlers wird auch als„forced continous conduction mode" bezeichnet. Certain operating parameters of the clocked converter may be, for example, a favorable switching behavior, in particular a voltage-free switching of the converter transistor (so-called Zero Voltage Switching, ZVS). This is achieved at low currents only after a certain time after a zero crossing of the current through the converter choke. This mode of operation of a clocked converter is also referred to as "forced continuous conduction mode".
Unvermeidbare Verzögerungszeiten realer Bauteile sind z.B. die Verzögerungszeiten von Operationsverstärkern, Komparatoren oder logischen Gattern wie Flip- Flops. Unavoidable delay times of real components are e.g. the delay times of operational amplifiers, comparators or logic gates such as flip-flops.
Mit negativem Strom ist der Strom durch die Wandlerdrossel gemeint, der diese nach einem Umschwingen nach dem Abmagnetisieren wieder negativ aufmagne- tisiert. By negative current is meant the current through the converter choke, which again negatively aufmagne- tisiert after a swing after demagnetization.
Mit solch einer Betriebsweise des getakteten Wandlers kann vorteilhaft ein sehr großer Ausgangsspannungsbereich bei gleichzeitig sehr großem Ausgangsstrombereich bei gleichzeitig niedrigen Verlusten erreicht werden. With such a mode of operation of the clocked converter can be advantageously achieved a very large output voltage range with a very large output current range at the same time low losses.
In einer besonders bevorzugten Ausführungsform ist die untere Schwelle abhängig von der Ausgangsspannung. Damit wird über einen sehr großen Ausgangsspannungsbereich, insbesondere bei sehr kleinen Ausgangsspannungen, ein vor- teilhaftes spannungsfreies Schalten (Zero Voltage Switching) des Wandlertransistors erreicht. In a particularly preferred embodiment, the lower threshold is dependent on the output voltage. Thus, over a very large output voltage range, especially at very low output voltages, a Partial voltage-free switching (zero voltage switching) of the converter transistor achieved.
In einer anderen bevorzugten Ausführungsform ist die untere Schwelle aufgrund eines Verhältnisses einer Eingangsspannung des getakteten Wandlers zu einer Ausgangsspannung des getakteten Wandlers festgelegt. Dies kann Verluste bei großen Verhältnissen von Eingangsspannung zu Ausgangsspannung vorteilhaft reduzieren. In another preferred embodiment, the lower threshold is determined based on a ratio of an input voltage of the clocked converter to an output voltage of the clocked converter. This can advantageously reduce losses at high ratios of input voltage to output voltage.
In einer weiteren bevorzugten Ausführungsform ist die untere Schwelle bei niedriger Ausgangsspannung niedriger festgelegt als bei höherer Ausgangsspannung. Diese Maßnahme stellt ein vorteilhaftes spannungsfreies Schalten der Wandlertransistoren auch bei sehr kleinen Ausgangsspannungen sicher. In a further preferred embodiment, the lower threshold is set lower at low output voltage than at higher output voltage. This measure ensures an advantageous voltage-free switching of the converter transistors even at very low output voltages.
In einer weiteren vorteilhaften Ausführungsform ist die untere Schwelle bei niedrigerem Ausgangsstrom niedriger festgelegt als bei höherem Ausgangsstrom. Diese Maßnahme stellt ein spannungsfreies Schalten der Wandlertransistoren auch bei sehr niedrigen Ausgangsströmen sicher. In a further advantageous embodiment, the lower threshold is set lower for a lower output current than for a higher output current. This measure ensures a voltage-free switching of the converter transistors even at very low output currents.
Natürlich können die beschriebenen Maßnahmen auch in einer besonders bevorzugten Ausführungsform gemischt werden, so dass ein spannungsfreies Schalten der Wandlertransistoren bei allen Ausgangsspannungen und Ausgangsströmen sichergestellt wird. In einer anderen Ausführungsform ist die untere Schwelle anhand der Ausgangsleistung und/oder der Eingangsspannung des getakteten Wandlers festgelegt. Diese Maßnahme ermöglicht ein vorteilhaftes spannungsfreies Schalten der Wandlertransistoren in einem noch größeren Betriebsbereich des getakteten Wandlers. In einer bevorzugten Ausführungsform ist die obere Schwelle anhand des Sollwerts des Ausgangsstroms des getakteten Wandlers und anhand der unteren Schwelle festgelegt. Dies stellt vorteilhaft einen Betrieb mit sehr genauer Regelung auf den vorbestimmten Ausgangsstrom des getakteten Wandlers sicher. Weitere vorteilhafte Weiterbildungen und Ausgestaltungen der erfindungsgemä- ßen Steuerschaltung ergeben sich aus weiteren abhängigen Ansprüchen und aus der folgenden Beschreibung. Of course, the described measures can also be mixed in a particularly preferred embodiment, so that a voltage-free switching of the converter transistors is ensured at all output voltages and output currents. In another embodiment, the lower threshold is determined based on the output power and / or the input voltage of the clocked converter. This measure allows advantageous voltage-free switching of the converter transistors in an even larger operating range of the clocked converter. In a preferred embodiment, the upper threshold is determined based on the setpoint value of the output current of the clocked converter and on the basis of the lower threshold. This advantageously ensures operation with very accurate control of the predetermined output current of the clocked converter. Further advantageous developments and refinements of the inventive control circuit result from further dependent claims and from the following description.
Kurze Beschreibung der Zeichnungen Brief description of the drawings
Weitere Vorteile, Merkmale und Einzelheiten der Erfindung ergeben sich anhand der nachfolgenden Beschreibung von Ausführungsbeispielen sowie anhand der Zeichnungen, in welchen gleiche oder funktionsgleiche Elemente mit identischen Bezugszeichen versehen sind. Dabei zeigen: Further advantages, features and details of the invention will become apparent from the following description of exemplary embodiments and with reference to the drawings, in which the same or functionally identical elements are provided with identical reference numerals. Showing:
Fig. 1 Ein schematisches Schaltbild eines bekannten Tiefsetzstellers gemäß dem Stand der Technik Fig. 1 is a schematic diagram of a known buck converter according to the prior art
Fig. 2 Ein Timingdiagramm des bekannten Tiefsetzstellers Fig. 2 is a timing diagram of the known buck converter
Fig. 3 Ein schematisches Schaltbild eines bekannten synchron gleichrichtenden Tiefsetzstellers Fig. 3 is a schematic diagram of a known synchronously rectifying buck converter
Fig. 4 Ein Timingdiagramm des bekannten synchron gleichrichtenden Tiefsetz- stellers 4 shows a timing diagram of the known synchronously rectifying buck converter
Fig. 5 Ein Blockdiagramm einer Ausführungsform des Zweipunktreglers, 5 is a block diagram of an embodiment of the two-point controller,
Fig. 6 Ein Timingdiagramm des Zweipunktreglers Fig. 6 is a timing diagram of the two-point controller
Fig. 7 Eine erste analoge Ausführungsform eines synchron gleichrichtenden Tiefsetzstellers mit einer Ausführungsform des Zweipunktreglers Fig. 8 Eine zweite digitale Ausführungsform des synchron gleichrichtenden Tiefsetzstellers mit einer Ausführungsform des Zweipunktreglers Bevorzugte Ausführung der Erfindung 7 shows a first analogue embodiment of a synchronously rectifying step-down converter with an embodiment of the two-point controller. FIG. 8 shows a second digital embodiment of the synchronously rectifying step-down converter with an embodiment of the two-point controller Preferred embodiment of the invention
Fig. 3 zeigt ein schematisches Schaltbild eines bekannten synchron gleichrichten- den Tiefsetzstellers. Der wesentliche Unterschied zu der Eingangs in Fig. 1 erklärten Topologie ist der Ersatz der Wandlerdiode DF durch einen unteren Transistor SU. Damit entsteht eine Halbbrückenstruktur, wobei die Halbbrücke parallel zum Eingang des Wandlers geschaltet ist. Der positive Eingang ist auf einem DC- Potential von etwa 400V, der negative Eingang ist ein Bezugspotential. Die Wand- lerdrossel L ist an den Halbbrückenmittelpunkt HSS angeschlossen, der andere Anschluss der Wandlerdrossel L bildet zusammen mit dem Bezugspotential den Ausgang LED+/LED- des Wandlers. Parallel zum Ausgang LED+/LED- des Wandlers ist ein Filterkondensator C_filter geschaltet. 3 shows a schematic circuit diagram of a known sync rectifying buck converter. The essential difference from the topology explained in FIG. 1 is the replacement of the converter diode DF by a lower transistor SU. This results in a half-bridge structure, wherein the half-bridge is connected in parallel to the input of the converter. The positive input is at a DC potential of about 400V, the negative input is a reference potential. The converter inductor L is connected to the half-bridge center HSS, the other connection of the converter inductor L together with the reference potential forms the output LED + / LED- of the converter. Parallel to the output LED + / LED- of the converter, a filter capacitor C_filter is connected.
Die beiden Halbbrückentransistoren SO und SU werden nun angesteuert, wie in Fig. 4 gezeigt. Fig. 4 zeigt ein Timingdiagramm des bekannten synchron gleichrichtenden Tiefsetzstellers Die Spannung UGO ist die Spannung am Gate des oberen Transistors SO, die Spannung UGU die Spannung am Gate des unteren Transistors SU. The two half-bridge transistors SO and SU are now driven, as shown in Fig. 4. Fig. 4 shows a timing diagram of the known synchronously rectifying buck converter The voltage UGO is the voltage at the gate of the upper transistor SO, the voltage UGU the voltage at the gate of the lower transistor SU.
Anhand des Stromes IL durch die Drossel L ist der Unterschied zum bekannten Wandler gut zu erkennen: Hier arbeitet der Wandler nicht im Betrieb an der Lückgrenze, sondern im nichtlückenden Betrieb und zwar derart, dass der Transistor erst bei einem negativen Drosselstrom abgeschaltet wird, in vorliegender Ausführungsform bei etwa -0,5A. Wie in dem Diagramm gut zu erkennen ist wird die Drossel L bei eingeschaltetem Wandlertransistor SO (Signal UGO ist high) auf- magnetisiert und nach dem Abschalten des Wandlertransistors SO wieder ab- magnetisiert. Während dieser Zeit fließt immer ein positiver Drosselstrom IL. Nach einer langen Abmagnetisierungszeit wird der Strom zu Null und dann negativ. Dies deswegen, weil der untere Transistor eingeschaltet bleibt und somit weiterhin ein Strompfad vorhanden ist. Der Strom durch die Wandlerdrossel IL wird also in die- sem Zeitbereich negativ, bis der untere Transistor SU ausgeschaltet wird. Dies hat zur Folge, dass der Transistor auch bei sehr geringen Lasten mit geringen Schaltverlusten geschaltet werden kann, wie in Figur 4 zu sehen ist. On the basis of the current IL through the inductor L, the difference to the known converter is clearly visible: Here, the converter does not operate in operation at the gap limit, but in non-leaking operation in such a way that the transistor is turned off only at a negative inductor current, in vorliegender Embodiment at about -0.5A. As can be clearly seen in the diagram, the choke L is magnetized up when the converter transistor SO is switched on (signal UGO is high) and is again magnetized after switching off the converter transistor SO. During this time, a positive inductor current IL always flows. After a long demagnetization time, the current becomes zero and then negative. This is because the lower transistor remains switched on and thus a current path is still present. The current through the converter inductor IL thus becomes negative in this time range until the lower transistor SU is switched off. this has As a result, the transistor can be switched even with very low loads with low switching losses, as can be seen in FIG.
An dem Timingdiagramm ist ebenfalls gut zu erkennen, dass zwischen dem Ausschalten des oberen Transistors SO und dem Einschalten des unteren Transistors SU eine Totzeit vorgesehen ist, während dieser der Umschwingvorgang der Halbbrücke stattfindet. Die Spannung über dem jeweiligen Schalter ist im Moment des Aus- bzw. Einschaltvorganges praktisch Null (Zero Voltage Switching - ZVS). Diese Totzeit ist natürlich ebenfalls zwischen dem Ausschalten des unteren Transistors und Einschalten des oberen Transistors vorgesehen. It can also be seen clearly from the timing diagram that a dead time is provided between the switching off of the upper transistor SO and the switching on of the lower transistor SU, during which the transient of the half-bridge takes place. The voltage across the respective switch is practically zero at the moment of switching off or on (Zero Voltage Switching - ZVS). Of course, this dead time is also provided between turning off the lower transistor and turning on the upper transistor.
Fig. 5 zeigt nun ein Blockdiagramm einer Ausführungsform des Zweipunktreglers, der obigen synchron gleichrichtenden Tiefsetzsteller verlustarm und mit optimaler Leistung in der oben beschriebenen Weise betreiben kann. Fig. 5 now shows a block diagram of an embodiment of the two-position controller which can operate the above synchronously rectifying buck converter with low loss and optimum power in the manner described above.
Der Strom ILED eines getakteten Wandlers wird von einer Strommesseinheit 514 gemessen und über einem ersten Filter 515 einer Vergleichseinheit 517 zugeführt. In den anderen Eingang der Vergleichseinheit 517 wird ein dem gewünschten Ausgangsstrom entsprechendes Spannungssignal URef über einen zweiten Filter 516 eingegeben. Das Ergebnis wird einem Regelverstärker 51 1 zugeführt, der daraus die obere Schwelle, bedeutet den Ausschaltzeitpunkt eines ersten Wand- lerschalters eines getakteten Wandlers 512 bestimmt und diesem zuführt. Die untere Schwelle, also der Ausschaltzeitpunkt eines zweiten Wandlerschalters, wird vom Modul 513 bestimmt, welches hierzu die Leistung P und/oder das dem gewünschten Ausgangsstrom entsprechendes Spannungssignal URef und/oder die Ausgangsspannung UA des getakteten Wandlers heranzieht. Der Ausgangsstrom ILED des getakteten Wandlers 512 wird wiederum von der Strommesseinheit 514 gemessen, wodurch eine Regelschleife etabliert wird. The current ILED of a clocked converter is measured by a current measuring unit 514 and fed via a first filter 515 to a comparison unit 517. In the other input of the comparison unit 517, a voltage signal URef corresponding to the desired output current is input via a second filter 516. The result is fed to a control amplifier 51 1, which determines therefrom the upper threshold, ie the switch-off instant of a first converter switch of a clocked converter 512, and feeds this thereto. The lower threshold, ie the switch-off time of a second converter switch, is determined by the module 513, which uses the power P and / or the desired output current corresponding voltage signal URef and / or the output voltage UA of the clocked converter. The output current ILED of the clocked converter 512 is in turn measured by the current measuring unit 514, whereby a control loop is established.
Diese Regelung stellt einerseits eine genaue Einstellung des gewünschten Ausgangsstroms ILED sicher, berücksichtigt dabei aber ebenfalls die Charakteristik des getakteten Wandlers über das Modul 513. Je nach den aktuell herangezoge- nen Parametern des getakteten Wandlers wird der Zeitpunkt des Einschaltens des ersten Schalters des getakteten Wandlers nach Einhaltung einer Totzeit zur Vermeidung von Kurzschlüssen in der Transistorbrücke bestimmt. Ziel der Optimierung ist es, ein günstigeres Schaltverhalten des Wandlertransistors des getakteten Wandlers über einen weiten Ausgangsspannungsbereich zu ermöglichen und zu- sätzlich den Ausgangsstrom über einen weiten Bereich einstellen zu können. Bei kleinen Ausgangsströmen des getakteten Wandlers kann z.B. die untere Schwelle niedriger liegen als bei größeren Ausgangsströmen. Dadurch kann die Frequenz bei kleineren Strömen reduziert werden. Bei hohen Ausgangsströmen wird eine höhere untere Schwelle gewählt, um Verluste in den Bauteilen durch zusätzliche Blindströme zu verhindern. Durch den negativen Strom in der Wandlerdrossel des getakteten Wandlers entstehen nämlich Blindströme im getakteten Wandler, die es zu beachten gilt. Diese sind bei kleinen Strömen, im Gegensatz zu den Schaltverlusten und den Ansteuerverlusten, die sich durch zu hohe Schaltfrequenzen ergeben würden thermisch unkritisch. Bei kleinen Ausgangsspannungen kann die untere Schaltschwelle ebenfalls niedriger liegen als bei größeren Ausgangsspannungen. Bei kleiner Ausgangsspannung des getakteten Wandlers wird die untere Schwelle bei einem niedrigeren Wert festgelegt und dadurch für die Freilaufphase mehr Energie in der Drossel bereitgestellt, um den Wandlertransistor spannungsfrei schalten zu können. Weitere Parameter für die Festlegung der unteren Schwelle können beispielsweise die Leistung und die Eingangsspannung sein. Die obere Schwelle wird jeweils durch den Regelverstärker 51 1 angepasst, um sowohl die Änderung der unteren Schwelle auszugleichen als auch den Ausgangsstrom des getakteten Wandlers beim Sollwert gemäß der Spannung URef zu halten. On the one hand, this control ensures an exact setting of the desired output current ILED, but also takes into account the characteristic of the clocked converter via the module 513. Depending on the currently used parameters of the clocked converter, the time of switching on the first switch of the clocked converter after maintaining a dead time to avoid short circuits in the transistor bridge determined. The aim of the optimization is to enable a more favorable switching behavior of the converter transistor of the clocked converter over a wide output voltage range and, in addition, to be able to set the output current over a wide range. For small output currents of the clocked converter, for example, the lower threshold may be lower than at higher output currents. This allows the frequency to be reduced for smaller currents. At high output currents, a higher lower threshold is chosen to prevent losses in the components due to additional reactive currents. Due to the negative current in the converter choke of the clocked converter namely reactive currents occur in the clocked converter, which must be considered. These are thermally uncritical for small currents, in contrast to the switching losses and the drive losses, which would result from too high switching frequencies. At low output voltages, the lower switching threshold may also be lower than at higher output voltages. At low output voltage of the clocked converter, the lower threshold is set at a lower value, thereby providing more energy in the inductor for the freewheeling phase to enable the converter transistor to de-energize. Other parameters for setting the lower threshold may be, for example, the power and the input voltage. The upper threshold is respectively adjusted by the variable gain amplifier 51 1 to compensate for both the lower threshold change and to maintain the output current of the clocked converter at the setpoint according to the voltage URef.
Fig. 6 zeigt ein Timingdiagramm des Zweipunktreglers welcher einen getakteten Wandler wie den in Fig. 3 diskutierten synchron gleichrichtenden Tiefsetzsteller ansteuert. Das Diagramm ist daher ähnlich zu dem in Fig. 4. Das Signal 530 zeigt den Strom durch die Wandlerdrossel L mit der unteren Schwelle 522 und der obe- ren Schwelle 521 , welche den (nach der Totzeit aktiven) Einschaltzeitpunkt und den Ausschaltzeitpunkt des oberen Wandlertransistors UGO kennzeichnen. FIG. 6 shows a timing diagram of the two-position controller which drives a clocked converter such as the synchronously rectifying step-down converter discussed in FIG. The diagram is therefore similar to that in FIG. 4. The signal 530 shows the current through the converter inductor L with the lower threshold 522 and the upper threshold 522. ren threshold 521, which indicate the (after the dead time active) switch-on and the turn-off of the upper converter transistor UGO.
Dazu ist das Ansteuersignal des oberen Wandlertransistors UGO und das An- steuersignal des unteren gleichrichtenden Transistors UGU angetragen. Wichtig ist hier gegenüber einer bekannten Wandlerregelung, dass der Strom durch die Wandlerdrossel auch negative Werte annehmen kann, um die Transistoren im getakteten Wandler immer mit Zero Voltage Switching (ZVS) ansteuern zu können. Dies wird wie eingangs schon erwähnt als Forced Continous Conduction Mode (FCCM) bezeichnet. Neu ist hier die Kombination eines Zweipunktreglers mit einem zusätzlichen Regler, der die obere Schwelle des Zweipunktreglers so vorgibt, dass der gewünschte Ausgangsstrom und FCCM-Betrieb über sehr große Bereiche der Ausgangsspannung und des Ausgangsstromes erreicht werden können. For this purpose, the drive signal of the upper converter transistor UGO and the drive signal of the lower rectifying transistor UGU is applied. It is important here in comparison to a known converter control that the current through the converter choke can also assume negative values in order to be able to always control the transistors in the clocked converter with Zero Voltage Switching (ZVS). This is referred to as Forced Continuous Conduction Mode (FCCM) as already mentioned. What is new here is the combination of a two-position controller with an additional controller, which sets the upper threshold of the two-position controller so that the desired output current and FCCM operation over very large ranges of the output voltage and the output current can be achieved.
Das Regelprinzip ist selbstverständlich nicht auf einen synchron gleichrichtenden Tiefsetzsteller beschränkt, es sind ebenfalls Ausführungsformen mit einem Fly- back-Wandler vorstellbar. Of course, the control principle is not limited to a synchronously rectifying buck converter, embodiments with a flyback converter are likewise conceivable.
Fig. 7 zeigt nun ein schematisches Schaltbild einer ersten Ausführungsform des synchron gleichrichtenden Tiefsetzstellers. Der Wandler wird mit dem oben darge- legten Zweipunktregler betrieben, wobei der Ausschaltzeitpunkt des unteren Transistors SU bei etwa -0,5A Drosselstrom vorgegeben ist, und der Ausschaltzeitpunkt des oberen Transistors zum Zwecke der Stromregelung von angeschlossenen LEDs variabel ist. Der Ausschaltzeitpunkt des oberen Schalters bestimmt den Maximalstrom durch den Schalter und die Wandlerdrossel. Dieser muss so be- messen werden dass der mittlere Strom durch die Drossel dem vorgegebenen Strom durch die LEDs entspricht. Der Filterkondensator am Ausgang verfälscht theoretisch die Korrelation zwischen dem Strom IL durch die Wandlerdrossel und dem Ausgangsstrom ILED, jedoch ist dieser Fehler im eingeschwungenen Zustand Null, da der Kondensator keinen Gleichstrompfad bietet. Der Strom ILED durch die LEDs 5 wird mit zwei Messwiderständen RS1 und RS2 erfasst, wobei RS1 optional ist Die Spannung über beiden Messwiderständen RS1 und RS2 wird einem Differenzverstärker 13 mit der Übertragungsfunktion H(s) zugeführt, der die Differenz aus Sollwert US und dem durch RS1 & RS2 bereitge- stellten Istwert verstärkt Der Ausgang des Differenzverstärkers 13 gibt den Schwellwert für den Maximalstrom durch die Wandlerdrossel L vor. Die Übertragungsfunktion H(s) muss so bemessen sein, dass der Regelkreis regelungstechnisch stabil ist. Das Ausgangssignal des Differenzverstärkers 13 mit Übertragungsfunktion wird dem negativen Eingang eines ersten Komparators 14 zuge- führt. Dem positiven Eingang wird die über dem Widerstand RS2 abfallende7 now shows a schematic circuit diagram of a first embodiment of the synchronously rectifying buck converter. The converter is operated with the above-described two-position controller, wherein the switch-off of the lower transistor SU is set at about -0.5A inductor current, and the turn-off of the upper transistor for the purpose of current control of connected LEDs is variable. The switch-off time of the upper switch determines the maximum current through the switch and the converter choke. This must be determined so that the average current through the choke corresponds to the specified current through the LEDs. The filter capacitor at the output theoretically falsifies the correlation between the current IL through the converter inductor and the output current ILED, but this steady-state error is zero because the capacitor does not provide a DC path. The current ILED through the LEDs 5 is detected with two measuring resistors RS1 and RS2, where RS1 is optional. The voltage across both measuring resistors RS1 and RS2 is fed to a differential amplifier 13 with the transfer function H (s), the difference between the setpoint US and the through RS1 & RS2 supplied actual value amplified The output of the differential amplifier 13 specifies the threshold value for the maximum current through the converter inductor L. The transfer function H (s) must be such that the control loop is stable in terms of control technology. The output signal of the differential amplifier 13 with transfer function is fed to the negative input of a first comparator 14. The positive input is the falling across the resistor RS2
Spannung zugeführt, die den aktuellen Strom durch die LEDs 5 widerspiegelt. Der Ausgang des ersten Komparators 14 wird einem Rücksetzeingang R eines Flip- Flops 16 zugeführt. Die über dem Widerstand RS2 abfallende Spannung wird ebenfalls einem negativen Eingang eines zweiten Komparators 15 zugeführt. Der positive Eingang des zweiten Komparators 15 ist mit einer Referenzspannung verbunden, die ein Maß für die Ausschaltschwelle des unteren Transistors SU ist. Über diese Spannung kann das Ausschalten des unteren Transistors SU bei einem bestimmten negativen Drosselstrom wie oben beschrieben eingestellt werden. Die Halbbrücken Treiberschaltung 17 stellt sicher, dass eine bestimmte Totzeit zwischen den Schaltvorgängen des oberen und unteren Transistors eingehalten wird, so dass kein Kurzschlussstrom durch die Halbbrücke entstehen kann und zudem das vollständige Umschwingen der Halbbrücke erfolgt ist bevor der jeweilige Transistor wieder eingeschaltet wird. Die Logik im Halbbrückentreiber ist wie folgt: Voltage supplied, which reflects the current through the LEDs 5. The output of the first comparator 14 is supplied to a reset input R of a flip-flop 16. The voltage drop across the resistor RS2 voltage is also fed to a negative input of a second comparator 15. The positive input of the second comparator 15 is connected to a reference voltage, which is a measure of the turn-off threshold of the lower transistor SU. With this voltage, the turn-off of the lower transistor SU at a certain negative inductor current can be adjusted as described above. The half-bridge driver circuit 17 ensures that a certain dead time is maintained between the switching operations of the upper and lower transistors, so that no short-circuit current through the half-bridge can occur and also the complete swinging of the half-bridge is done before the respective transistor is turned on again. The logic in the half-bridge driver is as follows:
Springt das Ausgangssignal Q des Flip-Flops 16 auf high, wird schnellstmöglich der untere Transistor SU ausgeschaltet. Dann folgt die Totzeit, während der beide Transistoren ausgeschaltet sind. Nach Ablauf der Totzeit wird der obere Transistor SO eingeschaltet. Springt das Ausgangssignal Q des Flip-Flops zurück auf low, wird schnellstmöglich der obere Transistor SO ausgeschaltet. Dann folgt wieder die Totzeit, während der beide Transistoren ausgeschaltet sind. Nach Ablauf der Totzeit wird der untere Transistor SU eingeschaltet. If the output Q of the flip-flop 16 jumps high, the lower transistor SU is turned off as quickly as possible. Then follows the dead time during which both transistors are off. After the dead time, the upper transistor SO is turned on. If the output signal Q of the flip-flop jumps back to low, the upper transistor SO is switched off as quickly as possible. Then follow again the dead time during which both transistors are off. After the dead time, the lower transistor SU is turned on.
Die Funktion der Gesamtschaltung ist folgendermaßen: Durch die Verstärkung der Regelabweichung mittels Differenzverstärker 13 mit der Übertragungsfunktion H(s) wird der Schwellwert für den Komparator 14 erzeugt. Der Komparator 14 vergleicht den aktuellen Stromwert mit dem Schwellwert. Dies führt zu einer Abschaltschwelle des oberen Transistors, die dem gewünschten Stromwert durch die LEDs entspricht. Wenn der aktuelle Stromwert den vorgegebenen Sollwert übersteigt, geht der Ausgang des ersten Komparators 14 auf High und setzt das Flip- Flop 16 zurück. Der obere Transistor wird nun ausgeschaltet. Der Strom fließt nun von der Wandlerdrossel L durch die LEDs 5 über die parasitäre Ausgangskapazität der Halbbrücke zurück zur Wandlerdrossel L und die Halbbrückenspannung UM schwingt auf null. Dann kommutiert der Strom auf die Freilaufdiode des unteren Transistors SU. Kurz darauf ist die Totzeitabgelaufen und der untere Transis- tor SU wird eingeschaltet. The function of the overall circuit is as follows: By increasing the control deviation by means of differential amplifier 13 with the transfer function H (s), the threshold value for the comparator 14 is generated. The comparator 14 compares the current value with the threshold. This results in a turn-off threshold of the upper transistor, which corresponds to the desired current value through the LEDs. If the current current value exceeds the predetermined setpoint, the output of the first comparator 14 goes high and resets the flip-flop 16. The upper transistor is now switched off. The current now flows from the converter inductor L through the LEDs 5 via the parasitic output capacitance of the half-bridge back to the converter inductor L and the half-bridge voltage UM oscillates to zero. Then the current commutates to the freewheeling diode of the lower transistor SU. Shortly thereafter, the dead time has elapsed and the lower transistor SU is turned on.
Der aktuelle Stromwert wird in den negativen Eingang des zweiten Komparators 15 eingegeben. In den positiven Eingang wird der minimale Stromwert Imin als Spannung eingegeben, bei dem der untere Transistor wieder ausschalten soll. Wenn der minimale Stromwert erreicht ist schaltet der Ausgang des zweiten Kom- parators 15 auf High und setzt das Flip-Flop erneut. Dies schaltet den unteren Transistor aus. Der Strom fließt nun von der Drossel in die parasitäre Ausgangskapazität der Halbbrücke und die Spannung UM schwingt hoch bis auf den Wert der Eingangsspannung UE. Dann kommutiert der Strom auf die Freilaufdiode des oberen Transistors SO. Kurz darauf ist die Totzeit abgelaufen und der obere Tran- sistor SO wird eingeschaltet. Sobald der Strom durch die Wandlerdrossel L denThe current value is input to the negative input of the second comparator 15. In the positive input, the minimum current value Imin is entered as the voltage at which the lower transistor is to switch off again. When the minimum current value is reached, the output of the second comparator 15 switches to high and sets the flip-flop again. This turns off the lower transistor. The current now flows from the inductor into the parasitic output capacitance of the half-bridge and the voltage UM oscillates up to the value of the input voltage UE. Then the current commutates to the freewheeling diode of the upper transistor SO. Shortly thereafter, the dead time has expired and the upper transistor SO is turned on. As soon as the current through the converter choke L the
Spitzenwert erreicht hat schaltet der obere Transistor SO wieder aus und der Zyklus wiederholt sich. Peak value, the upper transistor SO turns off again and the cycle repeats itself.
Parallel zu der parasitären Ausgangskapazität der Halbbrücken können auch zusätzliche Kapazitäten in Form von Kondensatoren angeordnet werden. Diese wer- den typischerweise an einem oder beiden MOS-FETs, jeweils zwischen Drain und Source, angeschlossen. Häufig wird diesen Kondensatoren auch ein Widerstand in Serie geschaltet. Diese Snubber genannten Schaltungen können die Schaltverluste in den MOS-FETs weiter reduzieren. Parallel to the parasitic output capacitance of the half bridges, additional capacitors in the form of capacitors can also be arranged. These are typically connected to one or both MOS FETs, each between drain and Source, connected. Frequently, these capacitors are also connected in series with a resistor. These snubber circuits can further reduce the switching losses in the MOS FETs.
Fig. 8 zeigt eine zweite Ausführungsform des synchron gleichrichtenden Tiefsetzstellers. Die zweite Ausführungsform des Wandlers ist eine digitale Ausführungsform mit einem Mikrokontroller. Fig. 8 shows a second embodiment of the synchronously rectifying buck converter. The second embodiment of the converter is a digital embodiment with a microcontroller.
Die zweite Ausführungsform ist schaltungstechnisch ähnlich zur ersten Ausführungsform, so dass im Folgenden lediglich die Unterschiede zur ersten Ausfüh- rungsform beschrieben werden. The second embodiment is structurally similar to the first embodiment, so that only the differences from the first embodiment will be described below.
In der zweiten Ausführungsform wird das Flip-Flop 16 durch einen Mikrokontroller 3 ersetzt, der weitergehende Regelmechanismen implementiert hat. Die Ein-und Ausschaltschwellen werden wie bei der analogen Version durch die ersten und zweiten Komparatoren 14 und 15 an den Mikrokontroller gemeldet, jedoch reagiert der Mikrokontroller nicht wie ein Flip-Flop sondern implementiert eine digitale Regelstrecke und ermöglicht z.B. durch zusätzliche zielgerichtete Verzögerungszeiten eine flexible Einstellung der Betriebsparameter des getakteten Wandlers. In the second embodiment, the flip-flop 16 is replaced by a microcontroller 3 that has implemented more advanced control mechanisms. The turn-on and turn-off thresholds are reported to the microcontroller through the first and second comparators 14 and 15, as in the analog version, but the microcontroller does not respond as a flip-flop but implements a digital controlled system and allows e.g. by additional targeted delay times a flexible adjustment of the operating parameters of the clocked converter.
Der Ausschaltzeitpunkt des unteren Schalters ist in einer Ausgestaltung abhängig von der Spannung der LED-Kette 5 und wird vom Mikrokontroller umso später gewählt, je kleiner die Spannung der LED-Kette 5 ist, um ein möglichst verlustarmes Schalten zu ermöglichen. The switch-off time of the lower switch is in one embodiment dependent on the voltage of the LED chain 5 and is chosen later by the microcontroller, the smaller the voltage of the LED chain 5 is to allow for low-loss switching as possible.
Als Faustregel gilt also je kleiner die Spannung der LED-Kette 5 ist umso größer ist dem Betrag nach die negative Schwelle des Stromes durch die Wandlerdrossel L. Bei höheren Ausgangsspannungen kann diese Schwelle dem Betrag nach reduziert werden, theoretisch bis zu einer Schwelle 0, die wiederum dem Betrieb an der Lückgrenze (transition mode) entsprechen würde. As a rule of thumb, therefore, the smaller the voltage of the LED chain 5, the greater is the magnitude of the negative threshold of the current through the converter inductor L. At higher output voltages, this threshold can be reduced in magnitude, theoretically up to a threshold 0, the would again correspond to the operation at the void boundary (transition mode).
Diese unterschiedlichen ausgangsspannungsabhängigen Schaltzeitpunkte sind im Mikrokontroller hinterlegt. Alternativ kann natürlich auch der Schwellwert des Komparators 15 abhängig von der Ausgangsspannung verändert werden. Zudem können Schwellwert und Verzögerungszeiten abhängig von beliebigen Parametern verändert werden. Der Mikrokontroller steuert dann den Halbbrückentreiber 17 entsprechend an, um einen möglichst verlustarmen Betrieb des Wandlers bei gleichzeitig maximaler Genauigkeit des Ausgangsstromes zu erreichen. These different output voltage-dependent switching times are stored in the microcontroller. Alternatively, of course, the threshold of Comparator 15 can be changed depending on the output voltage. In addition, threshold and delay times can be changed depending on any parameters. The microcontroller then controls the half-bridge driver 17 accordingly, in order to achieve a low-loss operation of the converter with maximum accuracy of the output current.
BEZUGSZEICHENLISTSE BEZUGSZEICHENLISTSE
1 Schaltungsanordnung 1 circuit arrangement
3 Mikrokontroller  3 microcontroller
5 LEDs  5 LEDs
13 Differenzverstärker  13 differential amplifiers
14 erster Komparator  14 first comparator
15 zweiter Komparator  15 second comparator
16 Flip-Flop  16 flip-flop
17 Halbbrückentreiber  17 half-bridge drivers
18 Komparator  18 comparator
51 1 Regler  51 1 controller
512 getakteter Wandler  512 clocked converter
513 Modul zur Bestimmung des Einschaltzeitpunktes 513 Module for determining the switch-on time
514 Strommesseinrichtung 514 current measuring device
515 Filter  515 filters
516 Filter  516 filters
517 Vergleichseinrichtung  517 comparison device
SO Oberer Schalttransistor  SO Upper switching transistor
SU Unterer Schalttransistor  SU Lower switching transistor
L Wandlerdrossel  L converter choke
C filter Filterkondensator  C filter filter capacitor
RS Shunt  RS shunt
RS1 Shunt  RS1 shunt
RS2 Shunt  RS2 shunt

Claims

Patentansprüche claims
1 . Steuerschaltung mit einem Zweipunktregler zur Regelung eines getakteten Wandlers aufweisend - eine obere Schwelle (521 ) welche den Ausschaltzeitpunkt eines ersten Wandlertransistors (UGO) des getakteten Wandlers kennzeichnet, 1 . Control circuit having a two-position controller for controlling a clocked converter comprising - an upper threshold (521) which indicates the turn-off time of a first converter transistor (UGO) of the clocked converter,
- eine untere Schwelle (522) welche den Ausschaltzeitpunkt eines zweiten Wandlertransistors (UGU) des getakteten Wandlers kennzeichnet, a lower threshold (522) identifying the turn-off time of a second converter transistor (UGU) of the clocked converter,
- wobei die untere Schwelle abhängig von einer Ausgangsspannung (UA) oder abhängig von einem Ausgangsstrom (ILED) des getakteten Wandlers so eingestellt wird, dass bestimmte Betriebsparameter des getakteten Wandlers erfüllt sind, und - Wherein the lower threshold depending on an output voltage (UA) or depending on an output current (ILED) of the clocked converter is set so that certain operating parameters of the clocked converter are met, and
- wobei die obere Schwelle (521 ) so eingestellt wird, dass der Ausgangsstrom (ILED) des getakteten Wandlers einem vorbestimmten Ausgangsstrom des getak- teten Wandlers entspricht, - wherein the upper threshold (521) is set so that the output current (ILED) of the clocked converter corresponds to a predetermined output current of the clocked converter,
- wobei sich die untere Schwelle (522) und die obere Schwelle (521 ) aus Betriebsparametern des getakteten Wandlers und aus unvermeidbaren Verzögerungszeiten realer Bauteile ergeben, wherein the lower threshold (522) and the upper threshold (521) result from operating parameters of the clocked converter and from unavoidable delay times of real components,
- wobei die untere Schwelle (522) mittels eines Stroms (IL) durch eine Wandler- drossel (L) des getakteten Wandlers bestimmt wird und der Strom (IL) durch die- wherein the lower threshold (522) by means of a current (IL) by a converter inductor (L) of the clocked converter is determined and the current (IL) through the
Wandlerdrossel (L) zum Ausschaltzeitpunkt des zweiten Wandlertransistors (UGU) negativ ist. Transducer choke (L) is negative at the turn-off time of the second converter transistor (UGU).
2. Steuerschaltung mit einem Zweipunktregler gemäß Anspruch 1 , dadurch ge- kennzeichnet, dass die untere Schwelle (522) abhängig von der Ausgangsspannung (UA) des getakteten Wandlers ist. Second control circuit with a two-point controller according to claim 1, character- ized in that the lower threshold (522) is dependent on the output voltage (UA) of the clocked converter.
3. Steuerschaltung mit einem Zweipunktregler gemäß Anspruch 1 , dadurch gekennzeichnet, dass die untere Schwelle (522) aufgrund eines Verhältnisses einer Eingangsspannung (UE) des getakteten Wandlers zu einer Ausgangsspannung (UA) des getakteten Wandlers festgelegt ist. Third control circuit with a two-point controller according to claim 1, characterized in that the lower threshold (522) is determined based on a ratio of an input voltage (UE) of the clocked converter to an output voltage (UA) of the clocked converter.
4. Steuerschaltung mit einem Zweipunktregler gemäß einem der Ansprüche 1 bis4. Control circuit with a two-point controller according to one of claims 1 to
3, dadurch gekennzeichnet, dass die untere Schwelle (522) bei niedriger Ausgangsspannung (UA) niedriger festgelegt ist als bei höherer Ausgangsspannung (UA). 3, characterized in that the lower threshold (522) at lower output voltage (UA) is set lower than at higher output voltage (UA).
5. Steuerschaltung mit einem Zweipunktregler gemäß einem der Ansprüche 1 bis5. Control circuit with a two-point controller according to one of claims 1 to
4, dadurch gekennzeichnet, dass die untere Schwelle (522) bei niedrigerem Ausgangsstrom (IL) niedriger festgelegt ist als bei höherem Ausgangsstrom (IL) 4, characterized in that the lower threshold (522) is set lower at a lower output current (IL) than at a higher output current (IL)
6. Steuerschaltung mit einem Zweipunktregler gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die untere Schwelle (522) anhand der Ausgangsleistung und/oder der Eingangsspannung (UE) des getakteten Wandlers festgelegt ist. 6. Control circuit with a two-point controller according to one of the preceding claims, characterized in that the lower threshold (522) is determined based on the output power and / or the input voltage (UE) of the clocked converter.
7. Steuerschaltung mit einem Zweipunktregler gemäß Anspruch 1 , dadurch gekennzeichnet, dass die obere Schwelle (521 ) anhand des Sollwerts des Ausgangsstroms (ILED) des getakteten Wandlers und anhand der unteren Schwelle festgelegt (522) ist. Control circuit with a two-point controller according to claim 1, characterized in that the upper threshold (521) is determined based on the setpoint value of the output current (ILED) of the clocked converter and based on the lower threshold (522).
8. Verfahren zur Regelung eines getakteten Wandlers mit folgenden Schritten: 8. Method for controlling a clocked converter with the following steps:
- Ausschalten eines ersten Wandlertransistors (UGO) des getakteten Wandlers bei einer oberen Schwelle (521 ), - Ausschalten eines zweiten Wandlertransistors (UGU) des getakteten Wandlers bei einer untere Schwelle (522), Switching off a first converter transistor (UGO) of the clocked converter at an upper threshold (521), Turning off a second converter transistor (UGU) of the clocked converter at a lower threshold (522),
- Einstellen der untere Schwelle abhängig von einer Ausgangsspannung (UA) oder abhängig von einem Ausgangsstrom (ILED) des getakteten Wandlers so, dass bestimmte Betriebsparameter des getakteten Wandlers erfüllt sind, und - Setting the lower threshold depending on an output voltage (UA) or depending on an output current (ILED) of the clocked converter so that certain operating parameters of the clocked converter are met, and
- Einstellen der oberen Schwelle (521 ) so, dass der Ausgangsstrom (ILED) des getakteten Wandlers einem vorbestimmten Ausgangsstrom des getakteten Wandlers entspricht, Setting the upper threshold (521) such that the output current (ILED) of the clocked converter corresponds to a predetermined output current of the clocked converter,
- wobei sich die untere Schwelle und die obere Schwelle aus Betriebsparametern des getakteten Wandlers und aus unvermeidbaren Verzögerungszeiten realer- wherein the lower threshold and the upper threshold of operating parameters of the clocked converter and unavoidable delay times realer
Bauteile ergeben, Give components,
- wobei die untere Schwelle (522) mittels eines Stroms (IL) durch eine Wandlerdrossel (L) des getakteten Wandlers bestimmt wird und der Strom (IL) durch die Wandlerdrossel (L) zum Ausschaltzeitpunkt des zweiten Wandlertransistors (UGU) negativ ist. - wherein the lower threshold (522) by means of a current (IL) through a converter inductor (L) of the clocked converter is determined and the current (IL) through the converter inductor (L) at the turn-off time of the second converter transistor (UGU) is negative.
PCT/EP2017/082639 2016-12-22 2017-12-13 Control circuit comprising a two-position controller for controlling a clocked converter WO2018114528A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201780079928.5A CN110168890B (en) 2016-12-22 2017-12-13 Control circuit with two-point regulator for regulating clock-driven converter

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016226001.4A DE102016226001A1 (en) 2016-12-22 2016-12-22 CONTROL UNIT WITH A TWIN POINT REGULATOR FOR REGULATING A CONTACTED TRANSDUCER
DE102016226001.4 2016-12-22

Publications (1)

Publication Number Publication Date
WO2018114528A1 true WO2018114528A1 (en) 2018-06-28

Family

ID=60857053

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2017/082639 WO2018114528A1 (en) 2016-12-22 2017-12-13 Control circuit comprising a two-position controller for controlling a clocked converter

Country Status (3)

Country Link
CN (1) CN110168890B (en)
DE (1) DE102016226001A1 (en)
WO (1) WO2018114528A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022200430A1 (en) 2022-01-17 2023-07-20 Osram Gmbh CONTROL METHOD FOR CONTINUOUS AND PULSE-FORM OUTPUTS AND RELATED CIRCUIT ARRANGEMENTS

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10944322B1 (en) 2019-10-24 2021-03-09 Kinetic Technologies Adaptive on-time DC-to-DC buck regulators with constant switching frequency

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160181921A1 (en) * 2014-12-23 2016-06-23 Dell Products, L.P. Adaptive control scheme of voltage regulator for light and sinking load operation

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4727308A (en) * 1986-08-28 1988-02-23 International Business Machines Corporation FET power converter with reduced switching loss
CN1394382B (en) * 2000-10-27 2010-06-16 皇家菲利浦电子有限公司 Converter and control method thereof
US8115460B2 (en) * 2010-01-23 2012-02-14 Moshe Kalechshtein Power conversion with zero voltage switching
KR101831371B1 (en) * 2013-04-18 2018-02-22 아이디티 유럽 게엠베하 Buck converter with a stabilized switching frequency

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160181921A1 (en) * 2014-12-23 2016-06-23 Dell Products, L.P. Adaptive control scheme of voltage regulator for light and sinking load operation

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
"Sliding Mode Control of Switching Power Converters Techniques and Implementation", 26 May 2011, CRC PRESS TAYLOR & FRANCIS GROUP, ISBN: 978-1-138-07549-8, article SIEW-CHONG TAN ET AL: "Sliding Mode Control of Switching Power Converters Techniques and Implementation", XP055462865 *
ANGEL V PETERCHEV ET AL: "Digital Multimode Buck Converter Control With Loss-Minimizing Synchronous Rectifier Adaptation", IEEE TRANSACTIONS ON POWER ELECTRONICS, INSTITUTE OF ELECTRICAL AND ELECTRONICS ENGINEERS, USA, vol. 21, no. 6, 1 November 2006 (2006-11-01), pages 1588 - 1599, XP011142847, ISSN: 0885-8993, DOI: 10.1109/TPEL.2006.882968 *
SIEW-CHONG TAN ET AL: "Adaptive feedforward and feedback control schemes for sliding mode controlled power converters", IEEE TRANSACTIONS ON POWER ELECTRONICS, vol. 21, no. 1, 1 January 2006 (2006-01-01), USA, pages 182 - 192, XP055462860, ISSN: 0885-8993, DOI: 10.1109/TPEL.2005.861191 *
SIYUAN ZHOU ET AL: "A high efficiency, soft switching DC-DC converter with adaptive current-ripple control for portable applications", IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II: ANALOG AND DIGITALSIGNAL PROCESSING, vol. 53, no. 4, 1 April 2006 (2006-04-01), 345 EAST 47 STREET, NEW YORK, N.Y. 10017, USA, pages 319 - 323, XP055462612, ISSN: 1057-7130, DOI: 10.1109/TCSII.2005.859572 *
SOLIS CARLOS J ET AL: "Stability analysis & design of hysteretic current-mode switched-inductor buck DC-DC converters", 2013 IEEE 20TH INTERNATIONAL CONFERENCE ON ELECTRONICS, CIRCUITS, AND SYSTEMS (ICECS), IEEE, 8 December 2013 (2013-12-08), pages 811 - 814, XP032595221, DOI: 10.1109/ICECS.2013.6815538 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022200430A1 (en) 2022-01-17 2023-07-20 Osram Gmbh CONTROL METHOD FOR CONTINUOUS AND PULSE-FORM OUTPUTS AND RELATED CIRCUIT ARRANGEMENTS
US11882633B2 (en) 2022-01-17 2024-01-23 Osram Gmbh Regulating method for continuous and pulsed output variables and associated circuit arrangement

Also Published As

Publication number Publication date
CN110168890A (en) 2019-08-23
CN110168890B (en) 2021-11-23
DE102016226001A1 (en) 2018-06-28

Similar Documents

Publication Publication Date Title
DE69834981T2 (en) Phase-shifted full-bridge converter with gentle PWM switching
EP3523873B1 (en) Direct current converter and method for its operation
DE102015116995A1 (en) Power factor correction circuit and method of operation
EP3028377B1 (en) Direct current converter
EP3347978B1 (en) Device for controlling a switching dc-dc converter, switching dc-dc converter, and method for controlling a switching dc-dc converter
DE102009001531A1 (en) Rectifier circuit
DE102011075008A1 (en) CONTROLLER FOR A RESONANT SWITCH
DE10243885A1 (en) Converter circuit and control method therefor
DE102011078245A1 (en) Voltage transformer and voltage conversion method
DE102008046912A1 (en) Control of a primary-side switch and a secondary-side rectifier element in a switching converter
EP0681759B1 (en) Resonant inverse rectifier
DE2821683A1 (en) SWITCH SYSTEM
DE102019214978A1 (en) Hybrid multi-level power converter with bypassing through an inductive component
DE102014106417A1 (en) Systems and methods for eliminating transient losses in DC-DC converters
DE102013105541A1 (en) SWITCHGEAR AND A METHOD FOR OPERATING A SWITCHING POWER SUPPLY
EP3507895A1 (en) Changing a switching state of a switching half-bridge
DE10231158A1 (en) DC converter
DE4413546A1 (en) DC control circuit
WO2018114528A1 (en) Control circuit comprising a two-position controller for controlling a clocked converter
DE102007050228A1 (en) Transmission characteristic i.e. dead time, optimization e.g. static optimization, method for voltage converter, involves adjusting parameter based on deviation of state variables of state observer from state variables of electronic system
WO2018114533A1 (en) Circuit assembly for operating a load
DE102020120530A1 (en) Boost converter circuitry, power supply and method of stepping up an input voltage
LU101923B1 (en) Boost converter for a power supply for an electrical load, and power supply and method for boosting the input voltage in a power supply for an electrical load
DE102020118108A1 (en) Boost converter for a power supply for an electrical load, and power supply and method for boosting the input voltage in a power supply for an electrical load
EP3915186A1 (en) Dc-dc converter with bridge circuit for voltage-free switching, and associated method

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17822222

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17822222

Country of ref document: EP

Kind code of ref document: A1