WO2018097531A1 - 금속 디스크 어레이를 구비한 적층형 태양전지 - Google Patents

금속 디스크 어레이를 구비한 적층형 태양전지 Download PDF

Info

Publication number
WO2018097531A1
WO2018097531A1 PCT/KR2017/012824 KR2017012824W WO2018097531A1 WO 2018097531 A1 WO2018097531 A1 WO 2018097531A1 KR 2017012824 W KR2017012824 W KR 2017012824W WO 2018097531 A1 WO2018097531 A1 WO 2018097531A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
subcell
disposed
gaas
disk array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2017/012824
Other languages
English (en)
French (fr)
Inventor
이상준
김준오
김영호
강상우
김태완
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Korea Research Institute of Standards and Science
Original Assignee
Korea Research Institute of Standards and Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Korea Research Institute of Standards and Science filed Critical Korea Research Institute of Standards and Science
Priority to JP2018559891A priority Critical patent/JP6780023B2/ja
Priority to US16/097,590 priority patent/US10811551B2/en
Publication of WO2018097531A1 publication Critical patent/WO2018097531A1/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/14—Photovoltaic cells having only PN homojunction potential barriers
    • H10F10/142—Photovoltaic cells having only PN homojunction potential barriers comprising multiple PN homojunctions, e.g. tandem cells
    • H10F10/1425—Inverted metamorphic multi-junction [IMM] photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H10F19/30—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules comprising thin-film photovoltaic cells
    • H10F19/31—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules comprising thin-film photovoltaic cells having multiple laterally adjacent thin-film photovoltaic cells deposited on the same substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H10F19/90—Structures for connecting between photovoltaic cells, e.g. interconnections or insulating spacers
    • H10F19/902—Structures for connecting between photovoltaic cells, e.g. interconnections or insulating spacers for series or parallel connection of photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/139—Manufacture or treatment of devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
    • H10F77/169—Thin semiconductor films on metallic or insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
    • H10F77/169—Thin semiconductor films on metallic or insulating substrates
    • H10F77/1698—Thin semiconductor films on metallic or insulating substrates the metallic or insulating substrates being flexible
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/40—Optical elements or arrangements
    • H10F77/42—Optical elements or arrangements directly associated or integrated with photovoltaic cells, e.g. light-reflecting means or light-concentrating means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/70—Surface textures, e.g. pyramid structures
    • H10F77/707—Surface textures, e.g. pyramid structures of the substrates or of layers on substrates, e.g. textured ITO layer on a glass substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/52—PV systems with concentrators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a multijunction compound solar cell, and more particularly, to a multijunction compound solar cell having a surface plasmon resonance structure.
  • the first generation solar cell is a single junction structure using a material that can convert light energy into battery energy.
  • Second-generation solar cells have a structure that increases light absorption by widening the light absorption band to maximize light absorption.
  • the theoretical maximum efficiency of the first-generation solar cell does not exceed 30% because the absorption of light with energy much larger than the bandgap energy of the semiconductor thin film forming the pn junction causes the excited charges to dissipate into heat and lower energy than the bandgap energy. This is because the light is transmitted so that the loss due to the narrow absorption band is very large.
  • the solar cells are stacked in order from the solar cells with the largest absorption bands in the direction of incidence of light. There is a way.
  • the stacked solar cell there is a method of vertically arranging solar cells suitable for each wavelength band in the order of high absorption energy band and connecting electrodes to each, but the substrate used for depositing each solar cell should be removed or made as thin as possible. There are many technical difficulties in minimizing electrodes or using transparent electrodes to maximize light transmission.
  • Tunnel junction for connecting each sub-cell in series in a stacked solar cell has a limit on the doping concentration, and thus it is not easy to stack more than three layers, and there is an economic burden by using an expensive thin film deposition process.
  • a surface of an epitaxial layer to be bonded for wafer bonding a GaAs cell / tunnel diode epitaxial layer and a GaInAsP epitaxial layer is wafer bonded.
  • Surface roughness should be very low. Bonding surface roughness is 0.3 nm.
  • a chemical mechanical polishing (CMP) process must be performed. The CMP process takes as long as several hours and is an expensive process.
  • tunnel diode In a multijunction solar cell structure, it is common to use a p ++ -n ++ tunnel junction (or tunnel diode) to electrically connect each subcell.
  • High concentration doping is needed to reduce the resistance of semiconductors used in tunnel junctions. Generally, doping concentrations of about 10 19 to 10 20 cm -3 are used.
  • doping concentrations of about 10 19 to 10 20 cm -3 are used.
  • the tunnel diode does not function properly.
  • One technical problem to be solved by the present invention is to remove the tunnel junction or tunnel diode connecting the series-connected sub-cells of the stacked solar cell and using a metal disk array, to provide a stacked solar cell with light reflection characteristics and excellent electrical characteristics will be.
  • Laminated solar cell according to an embodiment of the present invention, the substrate; A plurality of subcells stacked on each other and sequentially performing photoelectric conversion with different wavelength bands; And a metal disk array disposed at at least one of an interface between neighboring subcells.
  • the center wavelengths of the wavelength bands corresponding to the subcells are sequentially decreased as they progress downward from the top layer.
  • the metal disk array reflects the transmitted light without being absorbed by the subcells disposed above the metal disk array.
  • the metal disk array is inserted by a wafer bonding technique.
  • the plurality of subcells may include first to fourth subcells sequentially stacked as they progress from top to bottom.
  • the metal disk array may be disposed between the second subcell and the third subcell.
  • the first subcell may be an InGaP subcell, and the wavelength band of the first subcell may be 400 nm to 600 nm.
  • the second subcell may be a GaAs subcell, and the wavelength band of the second subcell may be 600-800 nm.
  • the third subcell may be an InGaAsP subcell, and the wavelength band of the third subcell may be 800 nm to 1000 nm.
  • the fourth subcell may be an InGaAs subcell, and the wavelength band of the fourth subcell may be 1000 nm to 1300 nm.
  • the pitch of the metal disk array may be 100 nm to 300 nm.
  • the first subcell comprises: an n-InGaP base layer; A p + -InGaP emitter layer disposed on the base layer; A p + -AlInP window layer disposed on the p + -InGaP emitter layer; And a p + -GaAs contact layer disposed on the p + -AlInP window layer.
  • the second subcell comprises: n ++ -GaAs contact layer; an n-AlGaAs back surface field layer disposed on the n ++ -GaAs contact layer; An n-GaAs base layer disposed on the n-AlGaAs back-surface field layer; A p + -GaAs emitter layer disposed on the n-GaAs base layer; A p + -AlGaAs window layer disposed on the p + -GaAs emitter layer; And a p + -GaAs contact layer disposed on the p + -AlGaAs window layer.
  • the third subcell comprises: an n-InP back-surface field layer; An n-InGaAsP base layer disposed on the n-InP back surface field layer; A p + -InGaAsP emitter layer disposed on the n-InGaAsP base layer; A p + -InP window layer disposed on the p + -InGaAsP emitter layer; And a p ++ -InGaAs contact layer disposed on the p + -InP window layer.
  • the fourth subcell comprises: an n + -InP contact layer; An n-InP back-surface field layer disposed on the n-InP contact layer; An n-InGaAs base layer disposed on the n-InP back surface field layer; A p + -InGaAs emitter layer disposed on the n-InGaAs base layer; A p + -InP window layer disposed on the p + -InGaAs emitter layer; And a p + -InP contact layer disposed on the p + -InP window layer.
  • GaAs tunnel junction layer disposed between the first sub-cell and the second sub-cell; And an InGaAs tunnel junction layer disposed between the third subcell and the fourth subcell.
  • the GaAs tunnel junction layer may include a p ++ -GaAs tunnel junction layer; And an n ++ -GaAs tunnel junction layer disposed on the p ++ -GaAs tunnel junction layer.
  • the InGaAs tunnel junction layer may include a p ++ -InGaAs tunnel junction layer; And an n ++ -InGaAs tunnel junction layer disposed on the p ++ -InGaAs tunnel junction layer.
  • the substrate a flexible film substrate; A metal seed layer disposed on the flexible film substrate; And a metal electrode layer disposed on the metal seed layer.
  • An auxiliary metal electrode layer may be disposed between the fourth subcell and the metal electrode layer and aligned with the fourth subcell.
  • the metal seed layer may be chromium (Cr), and the metal electrode layer and the auxiliary metal electrode layer may be gold (Au).
  • the metal disk array In one embodiment of the invention, the metal disk array, the metal disk array seed layer arranged in a matrix form; An intermediate metal disk array layer arranged on the lower metal disk array seed layer; And a metal disk array ohmic contact layer disposed on the intermediate metal disk array layer in alignment.
  • the metal disk array seed layer is 20 nm or less of chromium (Cr) or Ti / Pt, the intermediate metal disk array layer is gold (Au) or silver (Ag), and the metal disk array ohmic contact layer is palladium (Pd). May be).
  • a method of manufacturing a stacked solar cell may include: sequentially stacking a first AlAs sacrificial layer, a first subcell, a GaAs tunnel junction layer, and a second subcell on a GaAs substrate; Sequentially stacking a second AlAs sacrificial layer, a third subcell, an InGaAs tunnel junction layer, and a fourth subcell on an InP substrate; Forming an auxiliary metal electrode layer on the fourth subcell of the InP substrate; Patterning the InP substrate on which the auxiliary metal electrode layer is formed; Sequentially stacking a metal seed layer and a metal electrode layer on the flexible film substrate; Bonding the metal electrode layer of the flexible film substrate and the auxiliary metal electrode layer of the patterned InP substrate to each other; Removing the InP substrate by removing the second AlAs sacrificial layer disposed between the InP substrate and the third subcell in a bonded InP substrate and a flexible film substrate; Forming a metal disk array
  • the metal disk array seed layer is 20 nm or less chromium (Cr) or Ti / Pt
  • the intermediate metal disk array layer is gold (Au) or silver (Ag)
  • the metal disk array ohmic contact layer is palladium (Pd). May be).
  • the first subcell may be an InGaP subcell, and the wavelength band of the first subcell may be 400 nm to 600 nm.
  • the second subcell may be a GaAs subcell, and the wavelength band of the second subcell may be 600-800 nm.
  • the third subcell may be an InGaAsP subcell, and the wavelength band of the third subcell may be 800 nm to 1000 nm.
  • the fourth subcell may be an InGaAs subcell, and the wavelength band of the fourth subcell may be 1000 nm to 1300 nm.
  • the pitch of the metal disk array may be 100 nm to 300 nm.
  • the first subcell comprises: a p + -GaAs contact layer disposed on the first AlAs sacrificial layer; a p + -AlInP window layer disposed on the p + -GaAs contact layer; A p + -InGaP emitter layer disposed on the p + -AlInP window layer; And an n-InGaP base layer disposed on the p + -InGaP emitter layer.
  • the second subcell comprises: a p + -GaAs contact layer disposed on the GaAs tunnel junction layer; A p + -AlGaAs window layer disposed on the p + -GaAs contact layer; A p + -GaAs emitter layer disposed on the p + -AlGaAs window layer; An n-GaAs base layer disposed on the p + -GaAs emitter layer; An n-AlGaAs back surface field layer disposed on the n-GaAs base layer; And an n ++- GaAs contact layer disposed on the n-AlGaAs back surface field layer.
  • the third subcell may include a p ++ -InGaAs contact layer disposed on the second AlAs sacrificial layer; A p + -InP window layer disposed on the p ++ -InGaAs contact layer; A p + -InGaAsP emitter layer disposed on the p + -InP window layer; An n-InGaAsP base layer disposed on the p + -InGaAsP emitter layer; And an n-InP back surface field layer disposed on the n-InGaAsP base layer.
  • the fourth subcell may include a p + -InP contact layer disposed on the InGaAs tunnel junction layer; A p + -InP window layer disposed on the p + -InP contact layer; A p + -InGaAs emitter layer disposed on the p + -InP window layer; An n-InGaAs base layer disposed on the p + -InGaAs emitter layer; An n-InP back surface field layer disposed on the n-InGaAs base layer; And an n + -InP contact layer disposed on the n-InP back surface field layer.
  • a stacked solar cell coupled by a wafer bonding technology not only electrically connects sub cells using a metal disk array but also acts as an optical filter to reflect a specific wavelength band to increase photoelectric conversion efficiency. Can be.
  • the metal disk array may include layers for providing an ohmic junction to provide ohmic contact with the semiconductor.
  • FIG. 2A is a perspective view illustrating a stacked solar cell according to an embodiment of the present invention.
  • FIG. 2B is a cross-sectional view illustrating the stacked solar cell of FIG. 2A.
  • FIG 3 illustrates an MDA structure and its shape, reflectivity, and conversion efficiency increase rate according to an embodiment of the present invention.
  • FIGS. 4A to 4H are diagrams illustrating a method of manufacturing a stacked solar cell according to an embodiment of the present invention.
  • the stacked solar cell according to the exemplary embodiment of the present invention has a quadruple bonded solar cell structure, and bonding between the epitaxial layer of the second subcell and the metal disk array (MDA) / third subcell is a long process time and expensive. Do not use costly CMP processes.
  • the actual bonding is the bonding of Pd (palladium) of MDA of Cr / Au / Pd stack and highly doped n ++ -GaAs (contact) epitaxial layer using wafer bonding.
  • Pd atoms diffuse into the GaAs layer to form a Pd 4 GaAs interface. By forming this interface, ohmic bonding is achieved, and the bonding strength can also be increased.
  • the pitch and diameter of the metal disk array may be set to reflect absorption wavelength bands of the first subcell and the second subcell. Accordingly, the metal disk array may achieve high photoelectric conversion efficiency by using ohmic bonding characteristics and reflection characteristics.
  • the ohmic junction using MDA presented in the present invention has no problem of dopant diffusion because it uses a metal, and has a lower resistance value than the series resistance of a heavily doped semiconductor tunnel diode, thereby reducing the loss of photocurrent. have.
  • the proposed solar cell may be fabricated on a flexible film.
  • it can be easily attached to drones, drones and portable devices.
  • a tandem solar cell In a tandem solar cell according to an embodiment of the present invention, at least one of the tunnel junctions between each subcell is replaced by a surface-plasma resonance (SPR) with a metal disk array in which the subsurface plasmon resonance (SPR) is used.
  • SPR surface-plasma resonance
  • metal disk array in which the subsurface plasmon resonance
  • reflection filter function further enhance solar cell conversion efficiency.
  • the stacked solar cell according to the exemplary embodiment of the present invention includes first to fourth subcells that are sequentially stacked as they progress from top to bottom.
  • the absorption wavelength bands of the first to fourth subcells may increase sequentially without overlapping each other.
  • Each subcell performs photoelectric conversion in a different wavelength band.
  • the subcells perform photoelectric conversion in a specific wavelength band during the spectral distribution of sunlight distributed from the visible light region to the infrared region.
  • the first subcell disposed at the top absorbs light in the wavelength band of 400 nm to 600 nm to perform photoelectric conversion.
  • the second subcell disposed below the first subcell absorbs light in a wavelength band of 600 nm to 800 nm from the light transmitted through the first sub cell to perform photoelectric conversion.
  • the third subcell disposed below the second subcell absorbs light in a wavelength band of 800 nm to 1000 nm from the light transmitted through the second sub cell to perform photoelectric conversion.
  • the fourth subcell disposed below the third subcell absorbs light in a wavelength band of 1000 nm to 1300 nm from the light transmitted through the third sub cell to perform photoelectric conversion.
  • a structure that reflects the light of short wavelength that is not absorbed and transmitted and transmits the light of long wavelength to be absorbed in the lower subcell For this purpose, a metal disk array is used.
  • the metal disk array may be disposed between the subcells to replace the tunnel junction electrically connecting the subcells in series. Accordingly, not only the electrical connection of the subcells can be achieved, but also the light of short wavelength that is not absorbed and transmitted can be reflected, so that the upper subcell can absorb the reflected light to increase the photoelectric conversion efficiency.
  • SPR surface plasmon resonance
  • FIG. 2A is a perspective view illustrating a stacked solar cell according to an embodiment of the present invention.
  • FIG. 2B is a cross-sectional view illustrating the stacked solar cell of FIG. 2A.
  • the stacked solar cell 100 includes a substrate 107; A plurality of subcells 110, 130, 150, and 170 stacked on each other on the substrate 107 and sequentially performing photoelectric conversion with different wavelength bands; And a metal disk array 140 disposed at at least one of an interface between neighboring subcells.
  • the center wavelengths of the wavelength bands corresponding to the subcells are sequentially decreased as they progress downward from the top layer.
  • the metal disk array 140 reflects the transmitted light without being absorbed by the subcells disposed above the metal disk array 140.
  • the metal disk array 140 is inserted by a wafer bonding technique.
  • the stacked solar cell 100 may include four subcells 110, 130, 150, and 170 each having a pn junction. Each of the subcells 110, 130, 150, and 170 is connected in series.
  • the first sub cell 110 is In 0 . 49 Ga 0 .
  • a first pn junction J1 of 51 P is provided.
  • the second subcell 130 has a second pn junction J2 of GaAs.
  • the third sub cell 150 is In 0 . 84 Ga 0 . 16 0 .31 As and having a pn junction of the 3 P 0. 69.
  • the fourth subcell 179 has a fourth pn junction of In 0.53 Ga 0.47 As.
  • the final conversion efficiency is proportional to the product of the short-circuit current density (J sc ) and the open-circuit voltage (V oc ).
  • the short-circuit current mill J sc forms a current matching condition due to the series connection of the subcells.
  • the conversion efficiency of solar cells is proportional to the product of photocurrent and open voltage.
  • the band gap of the semiconductor material decreases from the upper cell to the lower cell.
  • the smaller the bandgap of the material the greater the photocurrent that can be formed. Therefore, the photocurrent generated by the subcell increases in the order of InGaP ⁇ GaAs ⁇ InGaAsP ⁇ InGaAs. Since each subcell is connected in series, the final photocurrent is limited to the minimum current value.
  • the photocurrent of the quadruple solar cell is 10 mA as a result, because they are in series.
  • the bandgap of the semiconductor material the smaller the open voltage V oc of the solar cell is. Therefore, the open voltage of each subcell decreases in the order of InGaP ⁇ GaAs ⁇ InGaAsP ⁇ InGaAs.
  • the subcell that forms the minimum photocurrent is an InGaP cell.
  • Increasing the light absorption of InGaP by MDA plasmon resonance increases the photocurrent of the InGaP subcell in proportion to this, thereby improving the minimum photocurrent level.
  • MDA increases the light absorption of GaAs subcells, thereby increasing the carrier lifetime of photogenerated electrons / holes. It is known that the open voltage increases with increasing carrier life.
  • the minimum photocurrent, V oc, and GaAs can be simultaneously increased in the above efficiency formula, and the efficiency of the quadruple solar cell can be expected. Therefore, in order to improve conversion efficiency, the photocurrent of the first subcell (or J1) or the second subcell (or J2) must be increased.
  • the metal disk array 140 is inserted between the second subcell 130 and the third subcell 150, which are bonded to each other by a wafer bonding technique.
  • the metal disk array 140 may increase light absorption of the first subcell (or J1) or the second subcell (or J2) existing thereon.
  • the plasmon resonance wavelength by MDA is expressed as follows.
  • the plasmon resonance wavelength is proportional to the pitch of the MDA.
  • the pitch of the MDA it is possible to increase the wavelength absorption of a specific region in the wavelength band that the InGaP and GaAs subcells located on the MDA can absorb. If the solar cell epi crystal quality is poor or the device is damaged by process defects during the unit device fabrication process, the quantum efficiency of the solar cell in a specific wavelength band is reduced.
  • the pitch of the MDA By adjusting the pitch of the MDA in the wavelength region where the quantum efficiency is low, causing plasmon resonance, light absorption can be improved to increase quantum efficiency. Therefore, the photoelectric conversion efficiency of the solar cell is increased.
  • the aperture ratio is changed. This change in aperture ratio affects the solar reflectance towards the InGaP and GaAs subcells and the transmission towards the InGaAsP and InGaAs subcells when sunlight enters the MDA surface.
  • the aperture ratio of the metal disk array can be on the order of 50 percent to 90 percent.
  • the plurality of subcells include first to fourth subcells 110, 130, 150, and 170 which are sequentially stacked as they progress from top to bottom.
  • the metal disk array 140 may be disposed between the second subcell 130 and the third subcell 150.
  • the first subcell 110 may be an InGaP subcell, and the wavelength band of the first subcell 110 may be 400 nm to 600 nm.
  • the second subcell 130 may be a GaAs subcell, and the wavelength band of the second subcell may be 600-800 nm.
  • the third subcell 150 may be an InGaAsP subcell, and the wavelength band of the third subcell 150 may be 800 nm to 1000 nm.
  • the fourth subcell 170 may be an InGaAs subcell, and the wavelength band of the fourth subcell 170 may be 1000 nm to 1300 nm.
  • the first subcell 110 may receive sunlight and absorb a portion of light having a wavelength of 400 nm to 600 nm, and transmit the remaining light.
  • the second subcell 130 may absorb some of the light having a wavelength of 600 nm to 800 nm among the provided light, and transmit the remaining light.
  • the metal disk array 140 may be designed to mainly reflect light of 400 nm to 800 nm among the provided light.
  • the pitch of the metal disk array 140 may be 100 nm to 300 nm.
  • the diameter of the disk may be on the order of 50 to 70 percent of the pitch.
  • the metal disk array 140 may include a metal disk array seed layer 141 arranged in a matrix form at regular intervals; An intermediate metal disk array layer 142 disposed in alignment with the metal disk array seed layer; And a metal disk array ohmic contact layer 143 disposed on the intermediate metal disk array layer in alignment.
  • the metal disk array seed layer 141 is chromium (Cr) of 20 nm or less, the intermediate metal disk array layer 142 is gold (Au) or silver (Au), and the metal disk array ohmic contact layer 143 ) May be palladium (Pd).
  • n heavily doped with Pd (palladium) Bonding with the ++ -GaAs contact layer 136 is performed.
  • Pd (palladium) Bonding with the ++ -GaAs contact layer 136 is performed.
  • Pd atoms diffuse into the n ++ -GaAs contact layer 126 to form a Pd 4 GaAs interface. By forming this interface, ohmic bonding is achieved, and the bonding strength can also be increased.
  • the ohmic junction using the metal disk array 140 presented in the present invention has no resistance to dopant diffusion because it uses metal, and has a lower resistance value than the series resistance of a heavily doped semiconductor tunnel diode. The loss can be reduced.
  • Each of the subcells 110, 130, 150, and 170 may be a semiconductor that is a group III-V compound having a pn junction of an n-type base layer and a p-type layer.
  • Sub-cells can be grown by epitaxial growth.
  • the first sub cell 110 may include an n-InGaP base layer 114; A p + -InGaP emitter layer 113 disposed on the n-InGaP base layer 114; A p + -AlInP window layer 112 disposed on the p + -InGaP emitter layer 113; And a p + -GaAs contact layer 111 disposed on the p + -AlInP window layer 112.
  • the n-type impurity may be silicon (Si), and the p-type impurity may be beryllium (Be).
  • the GaAs tunnel junction layer 120 may be disposed between the first subcell 110 and the second subcell 130.
  • the GaAs tunnel junction layer 120 includes a p ++ -GaAs tunnel junction layer 122; And an n ++ -GaAs tunnel junction layer 121 disposed on the p ++ -GaAs tunnel junction layer.
  • the second sub cell 130 includes: n ++ -GaAs contact layer 136; an n-AlGaAs back-surface field layer 135 disposed on the n ++- GaAs contact layer 136; An n-GaAs base layer 134 disposed on the n-AlGaAs back surface field layer 135; A p + -GaAs emitter layer 133 disposed on the n-GaAs base layer 134; A p + -AlGaAs window layer 132 disposed on the p + -GaAs emitter layer; And a p + -GaAs contact layer 131 disposed on the p + -AlGaAs window layer.
  • the metal disk array 140 may include a metal disk array seed layer 141 arranged in a matrix form; An intermediate metal disk array layer 142 arranged and arranged on the lower metal disk array seed layer 141; And a metal disk array ohmic contact layer 143 arranged and arranged on the intermediate metal disk array layer 142.
  • the metal disk array seed layer 141 is chromium (Cr) of 20 nm or less
  • the intermediate metal disk array layer 142 is gold (Au) or silver (Ag)
  • the metal disk array ohmic contact layer 143 May be palladium (Pd).
  • the metal used to fabricate the MDA is deposited on the p ++ -InGaAs contact layer 151 by electron beam evaporation in Cr / Au / Pd.
  • Ti / Pt / Au / Pd deposition may be used.
  • Cr / Au (or Ti / Pt / Au) deposited on the p ++ -InGaAs contact layer 151 undergoes an annealing process to form an ohmic junction and to form strong bonding between the MDA and InGaAs layers.
  • Pd is used for bonding between the MDA and the n ++ -GaAs contact layer 136 located on the MDA.
  • the process is generally performed at a high temperature (400 degrees Celsius or more). This high temperature wafer bonding causes crystallization of the III-V compound semiconductor to reduce crystal quality.
  • Pd is used.
  • the surface diffusion coefficient of Pd atoms is very high, and if Pd atoms are brought into contact with the GaAs layer even at room temperature, the Pd atoms will diffuse toward GaAs.
  • Pd with low ohmic contact resistance through diffusion process A 4 GaAs interface is formed and strong bonding is made between the MDA and n ++ -GaAs layers.
  • the third sub cell 150 includes an n-InP back-surface field layer 155; An n-InGaAsP base layer 154 disposed on the n-InP back surface field layer 155; A p + -InGaAsP emitter layer 153 disposed on the n-InGaAsP base layer 154; A p + -InP window layer 152 disposed on the p + -InGaAsP emitter layer; It may include a p ++ -InGaAs contact layer 151 disposed on the p + -InP window layer.
  • the InGaAs tunnel junction layer 160 may be disposed between the third subcell 150 and the fourth subcell 170.
  • the InGaAs tunnel junction layer 160 includes a p ++ -InGaAs tunnel junction layer 162; And an n ++ -InGaAs tunnel junction layer 161 disposed on the p ++ -InGaAs tunnel junction layer.
  • the fourth sub cell 170 includes: n + -InP contact layer 176; An n-InP back surface field layer 175 disposed on the n-InP contact layer; An n-InGaAs base layer 174 disposed on the n-InP back surface field layer; A p + -InGaAs emitter layer 173 disposed on the n-InGaAs base layer; A p + -InP window layer 172 disposed on the p + -InGaAs emitter layer; And a p + -InP contact layer 171 disposed on the p + -InP window layer.
  • the substrate 107 may include a flexible film substrate 107a; A metal seed layer 107b disposed on the flexible film substrate; And a metal electrode layer 107c disposed on the metal seed layer.
  • the auxiliary metal electrode layer 177 may be disposed between the fourth subcell 170 and the metal electrode layer 107c and aligned with the fourth subcell 170.
  • the metal seed layer 107b may be chromium (Cr), and the metal electrode layer 107c and the auxiliary metal electrode layer 177 may be gold (Au).
  • the p + (n + ) -contact layer may serve to collect holes (electrons) formed in the base layer.
  • p + -window is the window layer, and a material having a bandgap larger than that of the emitter semiconductor material is used. If there is no window layer on the emitter, the emitter material has a very fast surface recombination rate, so that the optical carriers do not escape to the external circuit but are recombined within the emitter and are extinguished. The window layer lowers this fast recombination rate, increasing external quantum efficiency.
  • photocarriers electrosprays
  • the photocarriers drift by electrons toward the n-type semiconductor and holes toward the p-type semiconductor by the internal electric field present at the p-n junction interface.
  • the p ++ / n ++ -tunnel junction layer is doped with a high concentration (10 19 ⁇ 10 20 cm -3 ) to form very thin, several tens to tens of nanometers.
  • the tunnel junction should have a very low series resistance to allow electrical interconnection of the subcells and should be formed to minimize light absorption in the tunnel junction layer.
  • the n-BSF layer is located on the contact layer with a relatively high doping concentration, and the interfacial electric field is generated at the interface of the two semiconductor materials (BSF and contact layer) due to the difference in doping concentration.
  • This electric field serves to prevent minority carriers from moving to the contact layer and recombining with the majority carriers.
  • an n-type BSF layer is used, which prevents the recombination of holes (small carriers) with electrons (multiple carriers) in the n + -contact layer by an interfacial electric field. Holes that do not recombine move toward the p-type semiconductor and exit to the external circuit, contributing to the enhancement of the photocurrent.
  • FIG 3 illustrates an MDA structure and its shape, reflectivity, and conversion efficiency increase rate according to an embodiment of the present invention.
  • FDTD finite difference time domain
  • MDA structure was designed to maximize light absorption.
  • (b) fabricates an optimal MDA structure using a nanoimprint lithography (NIL) process.
  • the substrate is a GaAs substrate, and the diameter of the MDA is 60% of the pitch.
  • the thickness of the MDA is 20 nm.
  • (c) shows the reflectance spectra of a GaAs substrate without MDA and a gold / silver MDA structure. Without MDA, the reflectivity of the substrate is approximately 32% over the 300-800 nm wavelength range. However, the reflectivity of gold and silver MDA structures tends to increase overall as the wavelength increases (> 32%). That is, the light absorption of the upper subcell can be increased by the increased reflectance due to the introduction of the MDA structure under the upper subcells J1 and J2. If the MDA structure simulation is further optimized, it is possible to expect improved light absorption in the range of 400 to 600 nm, which is the main absorption wavelength of the first subcell 110, and 600 to 800 nm, which is the main absorption wavelength of the second subcell 130. have.
  • (d) shows the reflectance improvement of the gold / silver MDA structure compared to the reflectance of the substrate without the MDA structure according to the pitch of the MDA in the wavelength range of 300 to 800 nm.
  • the reflectance improvement was maximized when the pitch was 150 nm (100 nm).
  • the silver MDA structure showed higher reflectance improvement than the gold MDA structure at the same pitch due to the difference in dielectric constant.
  • This gold / silver MDA structure can be used as a good electrical interconnect between the J2 (GaAs) and J3 (InGaAsP) subcells.
  • a very thin tunnel junction layer of several to tens of nanometers thick is used for electrical connection of each subcell.
  • This tunnel junction layer is a structure in which a compound semiconductor is doped with impurities at high concentration. During the doping process, it is difficult to obtain an abrupt doping profile due to impurity diffusion, and it is difficult to form a high concentration doping above a certain level, which makes it difficult to form a tunnel junction having very low electrical resistance.
  • FIGS. 4A to 4H are diagrams illustrating a method of manufacturing a stacked solar cell according to an embodiment of the present invention.
  • a method of manufacturing a stacked solar cell 100 may include a first AlAs sacrificial layer 119, a first subcell 110, and a GaAs tunnel junction layer 120 on a GaAs substrate 105. Stacking the second subcells 130 in order; Sequentially stacking a second AlAs sacrificial layer 159, a third subcell 150, an InGaAs tunnel junction layer 160, and a fourth subcell 170 on the InP substrate 106; Forming an auxiliary metal electrode layer (177) on the fourth subcell (170) of the InP substrate (106); Patterning the InP substrate 106 on which the auxiliary metal electrode layer 177 is formed; Sequentially stacking the metal seed layer 107b and the metal electrode layer 107c on the flexible film substrate 107a; Bonding the metal electrode layer (107c) of the flexible film substrate (107a) and the auxiliary metal electrode layer (177) of the patterned InP substrate to each other; In the bonded InP substrate 106 and the flexible
  • the first subcell 110 may be an InGaP subcell, and the wavelength band of the first subcell 110 may be 400 nm to 600 nm.
  • the second subcell 130 may be a GaAs subcell, and the wavelength band of the second subcell may be 600-800 nm.
  • the third subcell 150 may be an InGaAsP subcell, and the wavelength band of the third subcell may be 800 nm to 1000 nm.
  • the fourth subcell 170 may be an InGaAs subcell, and the wavelength band of the fourth subcell may be 1000 nm to 1300 nm.
  • the pitch of the metal disk array 140 may be 100 nm to 300 nm.
  • Solar cell epitaxy is grown using thin film epitaxy equipment such as metalorganic chemical vapor deposition (MOCVD) or molecular beam epitaxy (MBE).
  • the epi structure may include a first AlAs sacrificial layer 119, a first subcell 110, a GaAs tunnel junction layer 120 and a second subcell grown on a GaAs substrate 105 in a lattice-match. 130) It has a structure.
  • the epi structure may include structures of the second AlAs sacrificial layer 159, the third subcell 150, the InGaAs tunnel junction layer 160, and the fourth subcell 170 grown on the InP substrate 106 by lattice matching.
  • a first AlAs sacrificial layer 119, a first subcell 110, a GaAs tunnel junction layer 120, and a second subcell 130 are sequentially stacked on a GaAs substrate 105.
  • the first AlAs sacrificial layer 119 may have a thickness of several tens of nm or less.
  • the first sub cell 110 may include a p + -GaAs contact layer 111 disposed on the first AlAs sacrificial layer 119; a p + -AlInP window layer 112 disposed on the p + -GaAs contact layer; A p + -InGaP emitter layer 113 disposed on the p + -AlInP window layer; And an n-InGaP base layer 114 disposed on the p + -InGaP emitter layer 113.
  • GaAs tunnel junction layer 120 is n + -GaAs layer 121 disposed on the n-InGaP base layer 114 and p + + -GaAs disposed on the n + + -GaAs layer 121 It may include layer 122.
  • the second sub cell 130 includes: a p + -GaAs contact layer 131 disposed on the GaAs tunnel junction layer 120; A p + -AlGaAs window layer 132 disposed on the p + -GaAs contact layer; A p + -GaAs emitter layer 133 disposed on the p + -AlGaAs window layer; An n-GaAs base layer 144 disposed on the p + -GaAs emitter layer; An n-AlGaAs back surface field layer 145 disposed on the n-GaAs base layer; And an n ++- GaAs contact layer 145 disposed on the n-AlGaAs back surface field layer.
  • the first AlAs sacrificial layer 119, the first subcell 110, the GaAs tunnel junction layer 120, and the second subcell 130 are sequentially stacked on the GaAs substrate 105, the first AlAs sacrificial layer is stacked.
  • the layer 119, the first subcell 110, the GaAs tunnel junction layer 120, and the second subcell 130 may be patterned.
  • a second AlAs sacrificial layer 159, a third subcell 150, an InGaAs tunnel junction layer 160, and a fourth subcell 170 may be sequentially stacked on the InP substrate 106. Can be.
  • a second AlAs sacrificial layer 159 is formed on the InP substrate 106.
  • the second AlAs sacrificial layer 159 may be 20 nm or less.
  • a third sub cell 150 may be formed on the second AlAs sacrificial layer 159.
  • the third subcell 150 may include a p ++ -InGaAs contact layer 151 disposed on the second AlAs sacrificial layer 159; A p + -InP window layer 152 disposed on the p ++ -InGaAs contact layer 151; A p + -InGaAsP emitter layer 153 disposed on the p + -InP window layer 152; And an n-InGaAsP base layer 154 disposed on the p + -InGaAsP emitter layer 153. And an n-InP back surface field layer 155 disposed on the n-InGaAsP base layer 154.
  • the InGaAs tunnel junction layer 160 includes an n ++ -InGaAs tunnel junction layer 161 disposed on the n-InP back surface field layer 155 of the third subcell 150; And a p ++ -InGaAs tunnel junction layer 162 disposed on the n ++ -InGaAs tunnel junction layer 161.
  • the fourth sub cell 170 includes a p + -InP contact layer 171 disposed on the InGaAs tunnel junction layer 160; A p + -InP window layer 172 disposed on the p + -InP contact layer 171; A p + -InGaAs emitter layer 173 disposed on the p + -InP window layer 172; An n-InGaAs base layer 174 disposed on the p + -InGaAs emitter layer 173; An n-InP back surface field layer 175 disposed on the n-InGaAs base layer 174; And an n + -InP contact layer 176 disposed on the n-InP back surface field layer 175.
  • An auxiliary metal electrode layer 177 may be formed on the fourth subcell 170 of the InP substrate 106. That is, the auxiliary metal electrode layer 177 may be disposed on the n + -InP contact layer 176 of the fourth sub cell.
  • the auxiliary metal electrode layer 177 may be made of gold.
  • the InP substrate 106 on which the auxiliary metal electrode layer 177 is formed may be patterned.
  • the patterning process may be a photolithography process and a dry etching or wet etching process.
  • the metal seed layer 107b and the metal electrode layer 107c may be sequentially stacked on the flexible film substrate 107a.
  • the metal seed layer 107b may be chromium, and the metal electrode layer 107c may be gold.
  • the metal electrode layer 107c of the flexible film substrate 107a and the auxiliary metal electrode layer 177 of the patterned InP substrate may be bonded to each other. Bonding of the metal electrode layer 177 and the auxiliary metal electrode layer 107c may be performed by applying a constant pressure.
  • the InP substrate is removed by removing the second AlAs sacrificial layer 159 disposed between the InP substrate 106 and the third subcell 150 from the InP substrate and the flexible film substrate bonded to each other. 106 may be removed. Accordingly, the p ++ -InGaAs contact layer 151 of the third subcell 150 may be exposed.
  • the second AlAs sacrificial layer 159 is removed by dipping HF (hydrogen fluoride) and DI (deionized) water in a 1: 5 dilution solution and selectively removing only the second AlAs sacrificial layer 159 by HF solution. Etch it. Accordingly, an epitaxial lift-off (ELO) process in which the J3 / J4 solar cell and the InP substrate 106 are separated is used.
  • ELO epitaxial lift-off
  • the metal disk array 140 is formed on the p ++ -InGaAs contact layer 151 of the third subcell 150 on the flexible film substrate 107a.
  • InGaAsP of the third subcell The metal disk array 140 may be formed on the surface of the epitaxy using a lift-off process. For example, nanoimprint lithography processes that are commonly used to form nanostructured patterns in large areas can be used. After forming the MDA resist pattern by the nanoimprint process, a metal thin film is deposited by an e-beam evaporator.
  • the metal disk array 140 may include a metal disk array seed layer 141 arranged in a matrix form; An intermediate metal disk array layer 142 disposed on the lower metal disk array seed layer; And a metal disk array ohmic contact layer 143 disposed on the intermediate metal disk array layer.
  • the metal disk array seed layer 141 is chromium (Cr) or Ti / Pt of 20 nm or less, the intermediate metal disk array layer 142 is gold (Au) or silver (Ag), and the metal disk array ohmic
  • the contact layer 143 may be palladium (Pd).
  • a wet viewing process may then be used to form a patterned metal disk array 140 that removes the MDA resist pattern.
  • the n ++ -GaAs contact layer 136 of the metal sub-array 140 formed on the flexible film substrate 107a and the second subcell 130 on the GaAs substrate 105. ) are placed facing each other, pressed and bonded to each other.
  • the MDA / J3 / J4 structure and the J2 / J1 / AlAs / GaAs substrate structure on the flexible film substrate are bonded using a wafer bonding apparatus.
  • the bonding is an epi layer bonding with the MDA and the second subcell.
  • the n ++ -GaAs contact layer 136 of the second subcell activates its surface through argon (Ar) ion plasma treatment. Subsequently, bonding is performed by applying a pressure of 5 to 10 MPa in the wafer bonding apparatus to the J2 / J1 / AlAs / GaAs substrate structure.
  • a J4 / J3 / MDA / J2 / J1 / first AlAs sacrificial layer / GaAs substrate structure is formed on the flexible film substrate.
  • the GaAs substrate 105 is removed by removing the first AlAs sacrificial layer 119 disposed between the GaAs substrate 105 and the first subcell 110.
  • the first AlAs sacrificial layer ( 119 and the GaAs substrate 105 are removed from the solar cell.
  • a quadruple bonded solar cell is fabricated on the flexible film substrate 107a.
  • a metal finger electrode pattern 181 is formed on the exposed first subcell 110.
  • the metal finger electrode pattern 181 may be performed by a lift off process.
  • the material of the metal finger electrode pattern 181 may be a metal that provides an ohmic contact with the p + -GaAs contact layer 111.
  • the metal finger electrode pattern 181 may be formed of gold or silver.

Landscapes

  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Photovoltaic Devices (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

본 발명은 적층형 태양전지 및 그 제조 방법을 제공한다. 본 발명의 일 실시예에 따른 적층형 태양전지는, 기판; 상기 기판 상에 서로 적층되어 배치되고 순차적으로 서로 다른 파장 대역을 가지고 광전 변환을 수행하는 수행하는 복수의 서브 셀들; 및 서로 이웃한 서브 셀들 사이 계면 중에서 적어도 하나에 배치된 금속 디스크 어레이을 포함한다. 상기 서브 셀들에 대응하는 파장 대역들의 중심 파장은 최상위층을 기준으로 점차 하부로 진행함에 따라 순차적으로 감소한다. 상기 금속 디스크 어레이는 상기 금속 디스크 어레이의 상부에 배치된 서브 셀에서 흡수되지 못하고 투과한 광을 반사시킨다. 상기 금속 디스크 어레이는 웨이퍼 본딩 기법에 의하여 삽입된다.

Description

금속 디스크 어레이를 구비한 적층형 태양전지
본 발명은 다중접합 화합물 태양 전지에 관한 것으로, 더 구체적으로, 표면 플라즈몬 공명구조를 구비한 다중 접합 화합물 태양전지에 관한 것이다.
매년 급격히 증가하고 있는 민간/산업 분야에서의 에너지 수요를 충족시키기 위해 석탄, 석유 및 천연가스 등 화석연료 에너지원에 주로 의존해 왔다. 이러한 화석 연료의 소비는 산성비, CO2 등을 발생시켜 대기 오염 및 지구온난화를 야기시키고 심각한 자원 고갈의 문제에 직면해 있다. 이에 대한 대안으로 친환경적이고 재생가능한 태양광, 풍력, 바이오매스 (biomass), 지열 (geothermal) 등과 같은 차세대 에너지원 개발의 필요성이 증대되고 있다. 그 중 태양광 에너지는 태양의 무한한 에너지를 이용할 수 있고 다른 재생에너지원에 비해 에너지 변환효율이 높아 많은 연구개발이 진행되고 있다. 태양전지의 광전 변환효율을 높이기 위해서는 태앙광 스펙트럼의 광흡수 대역을 넓혀야 한다. 이를 위해 높은 흡광계수 (absorption coefficient)와 다양한 에너지 밴드갭 (bandgap)을 가지는 III-V 화합물 반도체를 다중 적층시켜 흡수 파장을 넓히도록 설계된 다중접합 (multi-junction) 화합물 태양전지가 활발히 연구되고 있다.
1세대 태양전지는 빛에너지를 전지에너지로 변환 가능한 물질을 이용한 단일 접합(single junction) 구조이다. 2세대 태양전지는 빛 흡수를 극대화하기 위해 빛 흡수 대역을 넓혀 광 흡수율을 높이는 구조를 가진다. 1세대 태양전지의 이론적 최대 효율이 30%를 넘지 못하는 이유는 pn 접합을 이루는 반도체 박막의 밴드갭 에너지보다 매우 큰 에너지를 가지는 빛을 흡수하면 여기된 전하들이 열로 소멸되고 밴드갭 에너지보다 낮은 에너지를 가지는 빛은 투과됨으로써 좁은 흡수 대역으로 인한 손실이 매우 크기 때문이다. 태양전지가 30%의 변환 효율을 극복하기 위해서 는 2세대 태양전지와 같이 변환 효율을 극대화하기 위해 광 흡수 대역을 넓히기 위한 방법으로 같이 빛의 입사 방향으로 흡수대역이 에너지가 큰 태양전지부터 차례로 적층하는 방법이 있다.
적층형 태양전지는 각각의 파장 대역에 적합한 태양전지를 흡수 에너지 대역이 높은 순서로 수직으로 배치하고 각각에 전극을 연결하는 방법이 있으나 각 태양전지 증착시 사용한 기판을 제거하거나 최대한 얇게 제작해야 하며, 하부전극을 최소화하거나 투명 전극을 사용하여 빛 투과를 최대화해야 하는 많은 기술적인 어려움이 있다.
MOCVD와 MBE 같은 박막 증착 장비의 발달로 III-V 화합물 반도체 태양전지분야에서는 터널접합 기술 개발로 단일 접합 태양전지 사이에 금속 전극 없이 반도체 박막만으로 직렬 연결이 기술이 개발되면서 가능하게 되었다.
적층형 태양전지에서 각각의 서브 셀들을 직렬연결하기 위한 터널접합은 도핑농도에 한계를 가지고 있어, 3층 이상의 적층이 용이하지 않고 고가의 박막 증착 공정을 사용하여 경제적 부담이 있다.
Frank Dimroth et.al. (Prog. Photovolt: Res. Appl. 2014; 22:277-282)은 44.7 %의 높은 광전변환효율을 가진 GaInP/GaInP//GaInAsP/GaInAs 4-접합 터널 접합 태양전지를 개시하고 있다.
도 1은 Frank Dimroth et.al. 의 GaInP/GaInP//GaInAsP/GaInAs 4-접합 터널 접합 태양전지를 나타내는 도면이다.
도 1을 참조하면, 4중 접합 태양전지 구조에서는 GaAs 셀/터널 다이오드(Tunnel diode) 에피탁시얼층와 GaInAsP 에피탁시얼층을 웨이퍼 본딩(wafer bonding)하기 위해 본딩이 되는 에피탁시얼층의 표면 거칠기 (surface roughness)가 매우 낮아야 한다. 본딩 표면 거칠기가 0.3 nm이다. 이 정도의 거칠기를 얻으려면 CMP(chemical mechanical polishing) 공정이 진행되어야 한다. CMP 공정은 공정 시간이 수 시간 정도로 오래 걸리고 고가의 공정이다.
웨이퍼 본딩(wafer bonding)이 완료된 후에도 본딩(bonding) 되지 않은 영역들이 존재한다. 이러한 영역에 태양전지 단위 소자가 제작될 경우, 광전류가 흐르지 않기 때문에 소자가 작동하지 않는다. 결국, 고가의 화합물 반도체 기판위에 제조할 수 있는 태양전지 단위 소자의 수율을 감소시키게 된다.
다중접합 태양전지 구조에 있어서 각 서브셀들을 전기적으로 연결시키기 위해 p++-n++ 터널 접합(tunnel junction) ( 또는 tunnel diode)을 사용하는 것이 일반적이다. 터널접합에 사용되는 반도체의 저항을 낮추기 위해 고농도 도핑이 필요한데 일반적으로 약 1019~1020 cm-3 정도의 도핑 농도를 이용한다. 하지만 반도체 물질 특성이나 에피 성장 조건에 따라서 일정 수준이상의 고농도 도핑이 어렵고, 고농도 도핑이 되더라도 도펀트들이 주변으로 쉽게 확산 (diffusion)될 수 있다. 이런 경우 급격한(abrupt)한 p-n 접합(junction) 계면을 얻기 힘들다. 따라서, 터널 다이오드의 역할을 제대로 못하게 된다.
GaAs 서브셀의 아래에 위치한 터널 다이오드(tunnel diode)에서, 열이 가해지는 웨이퍼 본딩(wafer bonding) 공정 과정에서, 열에 의한 도펀트의 확산이 발생할 수 있다. 이로 인해 터널 다이오드(tunnel diode)는 태양전지 내부에서 발생한 광전류를 외부 회로로 제대로 전달할 수 없게 된다. 또한 도펀트 확산이 일어나면 터널 다이오드(tunnel diode) 내부의 도핑 농도가 낮아지기 때문에 직렬 저항이 증가하게 되어 국소적으로 열이 발생하게 된다. 이러한 열 발생으로 인해 태양전지 내부의 온도가 올라가게 되면 태양전지 효율이 감소됨이 잘 알려져 있다.
이러한, 웨이퍼 본딩의 문제점을 해결할 수 있는 고효율의 화합물 태양전지가 요구된다.
본 발명의 해결하고자 하는 일 기술적 과제는 적층형 태양전지의 직렬 연결된 서브 셀들을 연결하는 터널 접합 또는 터널 다이오드를 제거하고 금속 디스크 어레이를 사용하여, 광 반사 특성 및 우수한 전기적 특성을 적층형 태양전지를 제공하는 것이다.
본 발명의 일 실시예에 따른 적층형 태양전지는, 기판; 상기 기판 상에 서로 적층되어 배치되고 순차적으로 서로 다른 파장 대역을 가지고 광전 변환을 수행하는 수행하는 복수의 서브 셀들; 및 서로 이웃한 서브 셀들 사이 계면 중에서 적어도 하나에 배치된 금속 디스크 어레이을 포함한다. 상기 서브 셀들에 대응하는 파장 대역들의 중심 파장은 최상위층을 기준으로 점차 하부로 진행함에 따라 순차적으로 감소한다. 상기 금속 디스크 어레이는 상기 금속 디스크 어레이의 상부에 배치된 서브 셀에서 흡수되지 못하고 투과한 광을 반사시킨다. 상기 금속 디스크 어레이는 웨이퍼 본딩 기법에 의하여 삽입된다.
본 발명의 일 실시예에 있어서, 상기 복수의 서브 셀들은 상부에서 하부로 진행함에 따라 차례로 적층된 제1 내지 제4 서브 셀을 포함할 수 있다. 상기 금속 디스크 어레이는 상기 제2 서브 셀과 제3 서브 셀 사이에 배치될 수 있다. 상기 제1 서브 셀은 InGaP 서브 셀이고, 상기 제1 서브 셀의 파장 대역은 400 nm-600nm일 수 있다. 상기 제2 서브 셀은 GaAs 서브 셀이고, 상기 제2 서브 셀의 파장 대역은 600-800nm일 수 있다. 상기 제3 서브 셀은 InGaAsP 서브 셀이고, 상기 제3 서브 셀의 파장 대역은 800nm-1000nm일 수 있다. 상기 제4 서브 셀은 InGaAs 서브 셀이고, 상기 제4 서브 셀의 파장 대역은 1000nm-1300nm일 수 있다.
본 발명의 일 실시예에 있어서, 상기 금속 디스크 어레이의 피치는 100 nm 내지 300 nm일 수 있다.
본 발명의 일 실시예에 있어서, 제1 서브 셀은, n-InGaP 베이스층; 상기 베이스층 상에 배치된 p+-InGaP 에미터층; 상기 p+-InGaP 에미터층 상에 배치된 p+-AlInP 창문층; 및 상기 p+-AlInP 창문층 상에 배치된 p+-GaAs 컨택층을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 제2 서브 셀은, n++-GaAs 콘택층; n++-GaAs 콘택층 상에 배치된 n-AlGaAs 백 서피스 필드층(back-surface field layer); 상기 n-AlGaAs 백 서피스 필드층(back-surface field layer) 상에 배치된 n-GaAs 베이스층; 상기 n-GaAs 베이스층 상에 배치된 p+-GaAs 에미터층; 상기 p+-GaAs 에미터층 상에 배치된 p+-AlGaAs 창문층; 및 상기 p+-AlGaAs 창문층 상에 배치된 p+-GaAs 콘택층을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 제3 서브 셀은, n-InP 백 서피스 필드층(back-surface field layer); 상기 n-InP 백 서피스 필드층 상에 배치된 n-InGaAsP 베이스층; 상기 n-InGaAsP 베이스층 상에 배치된 p+-InGaAsP 에미터층; 상기 p+-InGaAsP 에미터층 상에 배치된 p+-InP 창문층; 상기 p+-InP 창문층 상에 배치된 p++-InGaAs 콘택층을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 제4 서브 셀은, n+-InP 콘택층; 상기 n-InP 콘택층 상에 배치된 n-InP 백 서피스 필드층(back-surface field layer); 상기 n-InP 백 서피스 필드층 상에 배치된 n-InGaAs 베이스층; 상기 n-InGaAs 베이스층 상에 배치된 p+-InGaAs 에미터층; 상기 p+-InGaAs 에미터층 상에 배치된 p+-InP 창문층; 및 상기 p+-InP 창문층 상에 배치된 p+-InP 콘택층을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 서브 셀과 상기 제2 서브 셀 사이에 배치된 GaAs 터널접합층; 및 상기 제3 서브 셀과 상기 제4 서브 셀 사이에 배치된 InGaAs 터널접합층을 더 포함할 수 있다. 상기 GaAs 터널접합층은, p++-GaAs 터널 접합층; 및 상기 p++-GaAs 터널 접합층 상에 배치된 n++-GaAs 터널 접합층을 포함할 수 있다. 상기 InGaAs 터널접합층은, p++-InGaAs 터널 접합층; 및 상기 p++-InGaAs 터널 접합층 상에 배치된 n++-InGaAs 터널 접합층을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 기판은, 플렉서블 필름 기판; 상기 플렉서블 필름 기판 상에 배치된 금속 시드층; 및 상기 금속 시드층 상에 배치된 금속 전극층;을 포함할 수 있다. 보조 금속 전극층은 상기 제4 서브 셀과 상기 금속 전극층 사이에 배치되고 상기 제4 서브 셀에 정렬될 수 있다. 상기 금속 시드층은 크롬(Cr)이고, 상기 금속 전극층 및 상기 보조 금속 전극층은 금(Au)일 수 있다.
본 발명의 일 실시예에 있어서, 상기 금속 디스크 어레이는, 매트릭스 형태로 배열된 금속 디스크 어레이 시드층; 상기 하부 금속 디스크 어레이 시드층 상에 정렬되어 배치된 중간 금속 디스크 어레이층; 및 상기 중간 금속 디스크 어레이 층 상이 정렬되어 배치된 금속 디스크 어레이 오믹 콘택층을 포함할 수 있다. 상기 금속 디스크 어레이 시드층은 20 nm 이하의 크롬(Cr) 또는 Ti/Pt 이고, 상기 중간 금속 디스크 어레이 층은 금(Au) 또는 은(Ag)이고, 상기 금속 디스크 어레이 오믹 콘택층은 팔라듐(Pd)일 수 있다.
본 발명의 일 실시예에 따른 적층형 태양 전지의 제조 방법은, GaAs 기판 상에 제1 AlAs 희생층, 제1 서브 셀, GaAs 터널 접합층, 및 제2 서브 셀을 차례로 적층하는 단계; InP 기판 상에 제2 AlAs 희생층, 제3 서브 셀, InGaAs 터널 접합층, 및 제4 서브 셀을 차례로 적층하는 단계; 상기 InP 기판의 상기 제4 서브 셀 상에 보조 금속 전극층을 형성하는 단계; 상기 보조 금속 전극층이 형성된 상기 InP 기판을 패터닝하는 단계; 유연성 필름 기판 상에 금속 시드층 및 금속 전극층을 차례로 적층하는 단계; 상기 유연성 필름 기판의 상기 금속 전극층과 상기 패터닝된 InP 기판의 상기 보조 금속 전극층을 서로 본딩시키는 단계; 본딩된 InP 기판과 유연성 필름 기판에서 상기 InP 기판과 상기 제3 서브 셀 사이에 배치된 상기 제2 AlAs 희생층을 제거하여 상기 InP 기판을 제거하는 단계; 상기 유연성 필름 기판에서 상기 제3 서브 셀 상에 금속 디스크 어레이를 형성하는 단계; 상기 금속 디스크 어레이와 상기 제2 서브 셀이 마주보록 배치하고 압착시키어 서로 본딩시키는 단계; 상기 GaAs 기판과 상기 제1 서브 셀 사이에 배치된 제1 AlAs 희생층을 제거하여 상기 GaAs 기판을 제거하는 단계; 및 노출된 제1 서브 셀 상에 금속 핑거 전극 패턴을 형성하는 단계하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 상기 유연성 필름 기판에서 상기 제3 서브 셀 상에 금속 디스크 어레이를 형성하는 단계는, 상기 유연성 필름 기판에서 상기 제3 서브 셀 상에 매트릭스 형태로 배열된 금속 디스크 어레이 시드층; 상기 하부 금속 디스크 어레이 시드층 상에 정렬되어 배치된 중간 금속 디스크 어레이층; 및 상기 중간 금속 디스크 어레이 층 상이 정렬되어 배치된 금속 디스크 어레이 오믹 콘택층을 포함한다. 상기 금속 디스크 어레이 시드층은 20 nm 이하의 크롬(Cr) 또는 Ti/Pt 이고, 상기 중간 금속 디스크 어레이 층은 금(Au) 또는 은(Ag)이고, 상기 금속 디스크 어레이 오믹 콘택층은 팔라듐(Pd)일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 서브 셀은 InGaP 서브 셀이고, 상기 제1 서브 셀의 파장 대역은 400 nm-600nm일 수 있다. 상기 제2 서브 셀은 GaAs 서브 셀이고, 상기 제2 서브 셀의 파장 대역은 600-800nm일 수 있다. 상기 제3 서브 셀은 InGaAsP 서브 셀이고, 상기 제3 서브 셀의 파장 대역은 800nm-1000nm일 수 있다. 상기 제4 서브 셀은 InGaAs 서브 셀이고, 상기 제4 서브 셀의 파장 대역은 1000nm-1300nm일 수 있다.
본 발명의 일 실시예에 있어서, 상기 금속 디스크 어레이의 피치는 100 nm 내지 300 nm일 수 있다.
본 발명의 일 실시예에 있어서, 제1 서브 셀은, 제1 AlAs 희생층 상에 배치된 p+-GaAs 컨택층; p+-GaAs 컨택층 상에 배치된 p+-AlInP 창문층; 상기 p+-AlInP 창문층 상에 배치된 p+-InGaP 에미터층; 및 상기 p+-InGaP 에미터층 상에 배치된 n-InGaP 베이스층을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 제2 서브 셀은, 상기 GaAs 터널 접합층 상에 배치된 p+-GaAs 컨택층; 상기 p+-GaAs 컨택층 상에 배치된 p+-AlGaAs 창문층; 상기 p+-AlGaAs 창문층 상에 배치된 p+-GaAs 에미터층; 상기 p+-GaAs 에미터층 상에 배치된 n-GaAs 베이스 층; 상기 n-GaAs 베이스 층 상에 배치된 n-AlGaAs 백 서피스 필드층; 및 상기 n-AlGaAs 백 서피스 필드층 상에 배치된 n++-GaAs 콘택층을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제3 서브 셀은, 상기 제2 AlAs 희생층 상에 배치된 p++-InGaAs 콘택층; 상기 p++-InGaAs 콘택층 상에 배치된 p+-InP 창문층; 상기 p+-InP 창문층 상에 배치된 p+-InGaAsP 에미터층; 상기 p+-InGaAsP 에미터층 상에 배치된 n-InGaAsP 베이스층; 및 상기 n-InGaAsP 베이스층 상에 배치된 n-InP 백 서피스 필드층을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제4 서브 셀은, 상기 InGaAs 터널 접합층 상에 배치된 p+-InP 콘택층; 상기 p+-InP 콘택층 상에 배치된 p+-InP 창문층; 상기 p+-InP 창문층 상에 배치된 p+-InGaAs 에미터층; 상기 p+-InGaAs 에미터층 상에 배치된 n-InGaAs 베이스층; 상기 n-InGaAs 베이스층 상에 배치된 n-InP 백 서피스 필드층; 및 상기 n-InP 백 서피스 필드층 상에 배치된 n+-InP 콘택층을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 웨이퍼 본딩 기술에 의하여 결합된 적층형 태양 전지는 서브 셀들을 금속 디스크 어레이를 이용하여 전기적 연결할 뿐만 아니라 광 필터로 동작하여 특정 파장 대역을 반사시키어 광전 변환 효율을 상승시킬 수 있다.
또한, 상기 금속 디스크 어레이는 반도체와 오믹 콘택을 제공하기 위하여, 오믹 접합을 제공하는 층들을 포함할 수 있다.
도 1은 Frank Dimroth et.al. 의 GaInP/GaInP//GaInAsP/GaInAs 4-접합 터널 접합 태양전지를 나타내는 도면이다.
도 2a은 본 발명의 일 실시예에 따른 적층형 태양전지를 설명하는 사시도이다.
도 2b는 도 2a의 적층형 태양전지를 설명하는 단면도이다.
도 3은 본 발명의 일 실시예에 따른 MDA 구조 및 그 형상, 반사율, 및 변환효율 상승률을 나타낸다.
도 4a 내지 도 4h는 본 발명의 일 실시예에 따른 적층형 태양 전지의 제조 방법을 설명하는 도면들이다.
본 발명의 일시예에 따른 적층형 태양전지는 4중접합 태양전지 구조이고, 제2 서브 셀의 에피탁시얼층과 MDA(metal disk array)/제3 서브 셀 사이의 본딩은 오랜 공정시간과 고가의 비용이 드는 CMP 공정을 이용하지 않는다. 실제적인 본딩은 웨이퍼 본딩(wafer bonder)를 이용해 Cr/Au/Pd 적층구조의 MDA의 Pd (palladium)과 고농도로 도핑된 n++-GaAs (contact) 에피탁시얼층과의 본딩이다. 이 본딩 과정에서 Pd과 n++-GaAs에 압력이 가해지게 되면, Pd 원자들이 GaAs층으로 확산이 일어나게 되어 Pd4GaAs 계면이 형성된다. 이 계면의 형성으로 오믹 접합이 이루어지고, 본딩 강도 또한 높일 수 있다.
상기 금속 디스크 어레이의 피치와 지름은 제1 서브 셀과 제2 서브 셀의 흡수 파장 대역을 반사하도록 설정될 수 있다. 이에 따라, 상기 금속 디스크 어레이는 오믹 접합 특성과 반사 특성을 이용하여 높은 광전 변환 효율을 달성할 수 있다.
본 발명에서 제시한 MDA를 이용한 오믹 접합은 금속을 이용하기 때문에 도펀트 확산 문제가 없고, 고농도 도핑된 반도체 터널다이오드(tunnel diode)의 직렬 저항 보다 더 낮은 저항값을 갖게 되어 광전류의 손실을 감소시킬 수 있다.
본 발명의 일 실시예에 따르면, 제안된 태양전지는 플렉서블 필름(flexible film) 상에 제작될 수 있다. 따라서, 드론, 무인 항공기 및 휴대용 기기에 쉽게 부착할 수 있다. 또한, 태양전지 에피탁시얼층으로부터 분리해낸 고가의 GaAs와 InP 기판을 재사용 할 수 있다는 장점이 있다.
본 발명의 일 실시예에 따른 적층형(tandem) 태양전지는 각각의 서브 셀들 사이의 터널 접합들 중에 적어도 하나를 표면 플라즈몬 공명 (Surface plasmon resonance, SPR)을 미용한 금속 디스크 어레이로 대체하여 서브 셀들의 전기적 직렬 연결을 수행하고 선택적 반사 필터 기능을 제공하여 태양전지 변환효율을 더욱 향상시킬 수 있다.
본 발명의 일 실시예에 따른 적층형 태양전지는 상부에서 하부로 진행함에 따라 차례로 적층된 제1 내지 제4 서브 셀들을 포함한다. 제1 내지 제4 서브 셀들은 흡수 파장 대역은 서로 중첩되지 않고 순차적으로 증가할 수 있다. 각각의 서브 셀들은 서로 다른 파장 대역에 광전 변환을 수행한다. 이에 따라, 서브 셀들은 가시 광선 영역에서 적외선 영역까지 분포된 태양광의 분광 분포 중에 특정 파장 대역에서 광전변환을 수행한다. 구체적으로, 최상부에 배치된 제1 서브셀은 400 nm- 600nm의 파장 대역의 광을 흡수하여 광전 변환한다. 제1 서브셀의 하부에 배치된 제2 서브 셀은 상기 제1 서브셀을 투과한 광 중에서 600nm-800nm의 파장 대역의 광을 흡수하여 광전 변환한다. 제2 서브셀의 하부에 배치된 제3 서브 셀은 상기 제2 서브셀을 투과한 광 중에서 800nm-1000nm의 파장 대역의 광을 흡수하여 광전 변환한다. 제3 서브셀의 하부에 배치된 제4 서브 셀은 상기 제3 서브셀을 투과한 광 중에서 1000nm-1300nm의 파장 대역의 광을 흡수하여 광전 변환한다.
이러한 구조의 적층형 태양전지는 제1 서브셀에서 흡수되지 못한 400 nm- 600nm의 파장은 하부의 다른 서브 셀들에서 흡수되지 못하고 손실된다. 이러한 문제를 해결하기 위하여, 흡수되지 못하고 투과한 단파장의 광은 반사시키고, 하부 서브 셀에서 흡수될 장파장의 광은 투과시키는 구조가 요구된다. 이를 위하여, 금속 디스크 어레이가 사용된다. 또한, 상기 금속 디스크 어레이는 서브셀들 사이에 배치되어 서브셀들을 전기적으로 직렬 연결하는 터널 접합을 대체할 수 있다. 이에 따라, 서브 셀들의 전기적 연결을 달성할 수 있을 뿐만아니라, 흡수되지 못하고 투과한 단파장의 광은 반사시키어, 상부의 서브 셀은 반사된 광을 흡수하여 광전 변환 효율을 증가시킬 수 있다.
본 발명의 일 실시예에 따르면, 금속 디스크 어레이에 기반한 표면 플라즈몬 공명 (Surface plasmon resonance, SPR)을 이용해 플렉서블 4중접합 InGaP/GaAs/InGaAsP/InGaAs 태양전지의 광전류를 증가시켜 태양전지 변환효율을 향상시킬 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면들과 함께 상세하게 후술 되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 여기서 설명되는 실시예에 한정되는 것이 아니라 서로 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 따라서, 동일한 참조 부호 또는 유사한 참조 부호들은 해당 도면에서 언급 또는 설명되지 않았더라도, 다른 도면을 참조하여 설명될 수 있다. 또한, 참조 부호가 표시되지 않았더라도, 다른 도면들을 참조하여 설명될 수 있다.
도 2a은 본 발명의 일 실시예에 따른 적층형 태양전지를 설명하는 사시도이다.
도 2b는 도 2a의 적층형 태양전지를 설명하는 단면도이다.
도 2a 및 도 2b를 참조하면, 적층형 태양 전지(100)는 기판(107); 상기 기판 (107)상에 서로 적층되어 배치되고 순차적으로 서로 다른 파장 대역을 가지고 광전 변환을 수행하는 수행하는 복수의 서브 셀들(110,130,150,170); 및 서로 이웃한 서브 셀들 사이 계면 중에서 적어도 하나에 배치된 금속 디스크 어레이(140)을 포함한다. 상기 서브 셀들에 대응하는 파장 대역들의 중심 파장은 최상위층을 기준으로 점차 하부로 진행함에 따라 순차적으로 감소한다. 상기 금속 디스크 어레이(140)은 상기 금속 디스크 어레이(140)의 상부에 배치된 서브 셀에서 흡수되지 못하고 투과한 광을 반사시킨다. 상기 금속 디스크 어레이(140)은 웨이퍼 본딩 기법에 의하여 삽입된다.
본 발명의 일 실시예에 따른 적층형 태양전지(100)는 각각 pn 접합을 구비한 4 개의 서브 셀들(110,130,150,170)을 포함할 수 있다. 각각의 서브 셀들(110,130,150,170)은 직렬로 연결된다. 제1 서브 셀(110)은 In0 . 49Ga0 . 51P 의 제1 pn 접합(J1)을 구비한다. 제2 서브 셀(130)은 GaAs의 제2 pn 접합(J2)를 구비한다. 제3 서브 셀(150)은 In0 . 84Ga0 . 16As0 .31P0. 69 의 제3 pn 접합을 구비한다. 제4 서브 셀(179)은 In0.53Ga0.47As 의 제4 pn 접합을 구비한다.
따라서, 최종 변환효율은 단락전류밀도 (short-circuit current density, Jsc)와 개방전압 (open-circuit voltage, Voc)의 곱에 비례하게 된다. 이때, 단락전류밀 Jsc는 서브 셀의 직렬연결로 인해 전류정합 (current matching) 조건을 이룬다. 단락전류밀 Jsc는 서브 셀의 가장 작은 단락전류밀도 값으로 제한이 된다 (Jsc = Jsc,min). 개방전압 Voc의 경우 각 서브셀의 개방전압들을 합한 값을 갖게 된다 (Voc = Voc,J1 + Voc,J2 + Voc,J3 + Voc,J4).
태양전지의 변환효율은 광전류와 개방전압의 곱에 비례한다. 4중접합 태양전지 구조에서 상부셀에서 하부셀로 갈수록 반도체 물질의 밴드갭이 작아진다. 물질의 밴드갭이 작을수록 형성할 수 있는 광전류는 일반적으로 증가한다. 따라서, InGaP → GaAs → InGaAsP → InGaAs 순서로 갈수록 서브셀이 만들어 내는 광전류는 증가한다. 각각의 서브셀은 직렬 연결로 되어있기 때문에 최종적인 광전류는 최소 전류값으로 제한이 된다. 예를 들어, InGaP 셀이 10 mA, GaAs 셀이 20 mA, InGaAsP 셀이 50 mA, InGaAs 셀이 60 mA의 광전류를 만들어내면 이들은 직렬연결이기 때문에 4중접합 태양전지의 광전류는 결과적으로 10 mA 이다. 그리고, 일반적으로 반도체 물질의 밴드갭이 작을수록 태양전지의 개방전압 (Voc)이 그에 비례하여 작아진다. 따라서, InGaP → GaAs → InGaAsP → InGaAs 순서로 갈수록 각각의 서브셀의 개방전압은 감소한다. 이때 서브셀들이 직렬 연결로 되어있기 때문에, 4중접합 태양전지의 최종적인 개방전압은 각각의 개방전압들을 더한 값이 된다. 즉, Voc,total = Voc,InGaP+Voc,GaAs+Voc,InGaAsP+Voc,InGaAs이다. 따라서, 4중접합 태양전지의 효율은 아래와 같이 표현된다.
효율 ∝ 최소 광전류 x (Voc,InGaP + Voc,GaAs + Voc,InGaAsP + Voc,InGaAs)
제시된 4중접한 태양전지에서 최소 광전류를 형성하는 서브셀은 InGaP 셀이다. MDA 플라즈몬 공명에 의한 InGaP의 광흡수가 증가하게 되면 이에 비례하여 InGaP 서브셀의 광전류도 증가하여 최소 광전류 레벨을 향상시킬 수 있다. 뿐만 아니라, MDA에 의해 GaAs 서브셀의 광흡수도 증가하여 광캐리어들 (photogenerated electrons/holes)의 캐리어 수명 (carrier lifetime)이 증가한다. 캐리어 수명이 증가하면 개방전압이 증가함이 알려져 있다.
결과적으로 MDA 구조를 삽입함으로써 위의 효율공식에서 최소 광전류와 Voc,GaAs를 동시에 증가 시킬 수 있어 4중접합 태양전지의 효율 향상을 기대할 수 있다. 따라서, 변환효율을 향상시키기 위해서는 제1 서브 셀(또는 J1) 또는 제2 서브 셀 (또는 J2)의 광전류가 증가되어야 한다.
이를 위해, 웨이퍼 본딩 기술에 의하여 서로 본딩되는, 제2 서브 셀(130)과 제3 서브 셀(150) 사이에 금속 디스크 어레이(140)가 삽입된다. 금속 디스크 어레이(140)는 그 상부에 존재하는 제1 서브 셀(또는 J1) 또는 제2 서브 셀 (또는 J2)의 광흡수를 증가시킬 수 있다.
입사하는 태양 광에서, 파장 이하의 지름을 가지는 금속 디스크 어레이(140)를 유전물질에 제작할 경우, 금속과 유전물질 사이의 계면에서 전도대 (conduction band) 전자들의 집단적인 진동현상인 표면 플라즈몬 공명 (surface plasmon resonance, SPR) 현상이 발생한다. MDA 구조 변화를 통해 이러한 플라즈몬 공명을 제어하여 유전물질의 광흡수 특성 또는 반사 특성을 향상 시킬 수 있다.
MDA에 의한 플라즈몬 공명 파장은 아래와 같이 표현된다.
Figure PCTKR2017012824-appb-M000001
여기서 p: metal disk들 사이의 간격 (pitch), (i, j): 산란인수, εm: metal의 유전상수, εd: 반도체의 유전상수이다. 따라서 플라즈몬 공명 파장은 MDA의 피치에 비례한다. MDA의 피치를 조절함으로써 MDA 위에 위치한 InGaP 및 GaAs 서브셀이 흡수할 수 있는 파장 대역중의 특정 영역 파장 흡수를 증대시킬 수 있다. 태양전지 에피 결정질 (crystal quality)가 좋지 않거나 단위 소자 제작 과정에서 공정 결함으로 인해 소자가 손상을 입을 경우, 태양전지의 특정 파장 대역에 대한 양자 효율이 감소하게 된다. 이런 양자 효율 (quantum efficiency)이 낮은 파장 영역에 대해 MDA의 피치를 조절해서 플라즈몬 공명 현상을 일으켜 주면 광흡수가 향상되어 양자 효율을 증대시킬 수 있다. 따라서 태양전지의 광전 변환효율이 증가하게 된다. 그리고, 제한된 태양전지의 면적에서 동일한 지름을 갖는 MDA의 피치를 조절하게 되면 개구율이 변하게 된다. 이러한 개구율의 변화는 태양광이 MDA 표면에 입사할 때 InGaP 및 GaAs 서브셀 쪽으로의 태양광 반사율 및 InGaAsP 및 InGaAs 서브셀 쪽으로의 투과율에 영향을 미치게 된다.
기존 연구에서는 태양전지의 표면위에 나노입자 코팅 등으로 플라즈몬 현상을 일으켜 광전류 향상을 보고 하였다. 그러나, 나노입자가 표면에 위치하게 되면 입자가 차지한 면적만큼 태양전지의 광흡수 면적이 줄어든다. 반면 본 발명에서는 MDA를 광흡수를 증대시키고자 하는 InGaP 및 GaAs 서브셀의 아래쪽에 위치시켰다. 따라서, 앞서 설명한 광흡수 실제 면적 감소와 같은 문제가 없다. MDA가 InGaAsP/InGaAs 서브셀 위쪽에 위치하고 있어서 해당 서브셀로 입사되는 태양광양이 감소될 수 있으나 최종적인 4중접합 태양전지의 광전류는 InGaP 서브셀의 광전류로 결정된다. 따라서, 본 발명에서 제시한 MDA가 결합된 4중접합 태양전지에서는 향상된 효율을 달성할 수 있다.
상기 금속 디스크 어레이의 개구율은 50 퍼센트 내지 90 퍼센트 수준일 수 있다. 예를 들어, 상기 복수의 서브 셀들은 상부에서 하부로 진행함에 따라 차례로 적층된 제1 내지 제4 서브 셀(110,130,150,170)을 포함한다. 상기 금속 디스크 어레이(140)는 상기 제2 서브 셀(130)과 제3 서브 셀(150) 사이에 배치될 수 있다. 상기 제1 서브 셀(110)은 InGaP 서브 셀이고, 상기 제1 서브 셀(110)의 파장 대역은 400 nm-600nm일 수 있다. 상기 제2 서브 셀(130)은 GaAs 서브 셀이고, 상기 제2 서브 셀의 파장 대역은 600-800nm일 수 있다. 상기 제3 서브 셀(150)은 InGaAsP 서브 셀이고, 상기 제3 서브 셀(150)의 파장 대역은 800nm-1000nm일 수 있다. 상기 제4 서브 셀(170)은 InGaAs 서브 셀이고, 상기 제4 서브 셀(170)의 파장 대역은 1000nm-1300nm일 수 있다. 상기 제1 서브 셀(110)은 태양광을 제공받아 400 nm-600 nm 파장의 광 중에서 일부를 흡수하고, 나머지 광은 투과시킬 수 있다. 상기 제2 서브 셀(130)은 제공받은 광 중에서 600 nm-800 nm 파장의 광 중에서 일부를 흡수하고, 나머지 광은 투과시킬 수 있다.
상기 금속 디스크 어레이(140)는 제공받은 광 중에서 400 nm- 800 nm의 광을 주로 반사시도록 설계될 수 있다. 구체적으로, 상기 금속 디스크 어레이(140)의 피치는 100 nm 내지 300 nm일 수 있다. 또한, 상기 디스크의 지름은 피치의 50 내지 70 퍼센트 수준일 수 있다. 상기 금속 디스크 어레이(140)는, 일정한 간격을 가지고 매릭스 형태로 배열된 금속 디스크 어레이 시드층(141); 상기 금속 디스크 어레이 시드층 상에 정렬되어 배치된 중간 금속 디스크 어레이층(142); 및 상기 중간 금속 디스크 어레이 층 상이 정렬되어 배치된 금속 디스크 어레이 오믹 콘택층(143)을 포함할 수 있다. 상기 금속 디스크 어레이 시드층(141)은 20 nm 이하의 크롬(Cr)이고, 상기 중간 금속 디스크 어레이 층(142)은 금(Au) 또는 은(Au)이고, 상기 금속 디스크 어레이 오믹 콘택층(143)은 팔라듐(Pd)일 수 있다.
웨이퍼 본딩 장치(wafer bonder)를 이용하여, 금속 디스크 어레이 시드층/중간 금속 디스크 어레이층/금속 디스크 어레이 오믹 콘택층 적층구조의 금속 디스크 어레이(140)에서, Pd (palladium)과 고농도로 도핑된 n++-GaAs 콘택층(136)과의 본딩이 수행된다. 이 본딩 과정에서 Pd과 n++-GaAs 콘택층(126)에 압력이 가해지게 되면, Pd 원자들이 n++-GaAs 콘택층(126)으로 확산이 일어나게 되어 Pd4GaAs 계면이 형성된다. 이 계면의 형성으로 오믹 접합이 이루어지고, 본딩 강도 또한 높일 수 있다.
본 발명에서 제시한 금속 디스크 어레이(140)를 이용한 오믹 접합은 금속을 이용하기 때문에 도펀트 확산 문제가 없고, 고농도 도핑된 반도체 터널다이오드(tunnel diode)의 직렬 저항 보다 더 낮은 저항값을 갖게 되어 광전류의 손실을 감소시킬 수 있다.
각각의 서브 셀(110,130,150,170)은 n형 베이스층과 p 형 에이터층의 pn 접합을 구비한 III-V족 화합물일 반도체일 수 있다. 서브 셀들은 에피탁시얼 성장법으로 성장될 수 있다.
제1 서브 셀(110)은, n-InGaP 베이스층(114); 상기 n-InGaP 베이스층(114) 상에 배치된 p+-InGaP 에미터층(113); 상기 p+-InGaP 에미터층(113) 상에 배치된 p+-AlInP 창문층(112); 및 상기 p+-AlInP 창문층(112) 상에 배치된 p+-GaAs 컨택층(111)을 포함할 수 있다. n형 불순물은 실리콘(Si)이고, p형 불순물은 벨릴륨(Be)일 수 있다.
GaAs 터널접합층(120)은 상기 제1 서브 셀(110)과 상기 제2 서브 셀(130) 사이에 배치될 수 있다. 상기 GaAs 터널접합층(120)은, p++-GaAs 터널 접합층(122); 및 상기 p++-GaAs 터널 접합층 상에 배치된 n++-GaAs 터널 접합층(121)을 포함할 수 있다.
제2 서브 셀(130)은, n++-GaAs 콘택층(136); n++-GaAs 콘택층(136) 상에 배치된 n-AlGaAs 백 서피스 필드층(back-surface field layer, 135); 상기 n-AlGaAs 백 서피스 필드층(135) 상에 배치된 n-GaAs 베이스층(134); 상기 n-GaAs 베이스층(134) 상에 배치된 p+-GaAs 에미터층(133); 상기 p+-GaAs 에미터층 상에 배치된 p+-AlGaAs 창문층(132); 및 상기 p+-AlGaAs 창문층 상에 배치된 p+-GaAs 콘택층(131)을 포함할 수 있다.
상기 금속 디스크 어레이(140)는, 매트릭스 형태로 배열된 금속 디스크 어레이 시드층(141); 상기 하부 금속 디스크 어레이 시드층(141) 상에 정렬되어 배치된 중간 금속 디스크 어레이층(142); 및 상기 중간 금속 디스크 어레이 층(142) 상에 정렬되어 배치된 금속 디스크 어레이 오믹 콘택층(143)을 포함할 수 있다. 상기 금속 디스크 어레이 시드층(141)은 20 nm 이하의 크롬(Cr)이고, 상기 중간 금속 디스크 어레이 층(142)은 금(Au) 또는 은(Ag)이고, 상기 금속 디스크 어레이 오믹 콘택층(143)은 팔라듐(Pd)일 수 있다.
MDA 제작에 사용되는 금속은 Cr/Au/Pd으로 전자빔증착법 (electron beam evaporation)으로 p++-InGaAs 콘택층(151) 위에 증착한다. 또는, Ti/Pt/Au/Pd 증착을 이용할 수 있다. p++-InGaAs 콘택층(151) 위에 증착된 Cr/Au (또는 Ti/Pt/Au)는 열처리 공정을 거치면 오믹 접합이 형성되고 MDA와 InGaAs층 사이에 강한 본딩이 이루어진다.
MDA와 MDA 위에 위치한 n++-GaAs 콘택층(136)층과의 본딩을 위해서 Pd을 이용한다. 웨이퍼 본더(Wafer bonder)를 이용한 본딩의 경우 일반적으로 고온 ( 섭씨 400도 이상)에서 공정이 진행된다. 이러한 고온 웨이퍼 본딩은 III-V 화합물 반도체의 결정 분해를 일으켜 결정질 (crystal quality)을 감소시킨다. 이를 방지하기 위해 Pd을 사용하는데, Pd 원자의 표면 확산계수가 매우 높아 상온에서도 GaAs층과 접촉시켜 놓으면 Pd 원자가 GaAs쪽으로 확산이 일어나게 된다. 확산 과정을 통해 낮은 오믹 컨택 저항을 갖는 Pd 4GaAs 계면이 형성되고 MDA와 n++-GaAs층 사이에 강한 본딩이 이루어진다.
따라서, Cr/Au/Pd MDA의 도입으로 J2와 J3 서브셀 사이의 웨이퍼 본딩과 주기적으로 배열된 Au에 의한 플라즈몬 효과를 동시에 얻을 수 있다.
제3 서브 셀(150)은, n-InP 백 서피스 필드층(back-surface field layer,155); 상기 n-InP 백 서피스 필드층(155) 상에 배치된 n-InGaAsP 베이스층(154); 상기 n-InGaAsP 베이스층(154) 상에 배치된 p+-InGaAsP 에미터층(153); 상기 p+-InGaAsP 에미터층 상에 배치된 p+-InP 창문층(152); 상기 p+-InP 창문층 상에 배치된 p++-InGaAs 콘택층(151)을 포함할 수 있다.
InGaAs 터널접합층(160)은 상기 제3 서브 셀(150)과 상기 제4 서브 셀(170) 사이에 배치될 수 있다. 상기 InGaAs 터널접합층(160)은, p++-InGaAs 터널 접합층(162); 및 상기 p++-InGaAs 터널 접합층 상에 배치된 n++-InGaAs 터널 접합층(161)을 포함할 수 있다.
제4 서브 셀(170)은, n+-InP 콘택층(176); 상기 n-InP 콘택층 상에 배치된 n-InP 백 서피스 필드층(175); 상기 n-InP 백 서피스 필드층 상에 배치된 n-InGaAs 베이스층(174); 상기 n-InGaAs 베이스층 상에 배치된 p+-InGaAs 에미터층(173); 상기 p+-InGaAs 에미터층 상에 배치된 p+-InP 창문층(172); 및 상기 p+-InP 창문층 상에 배치된 p+-InP 콘택층(171)을 포함할 수 있다.
상기 기판(107)은, 플렉서블 필름 기판(107a); 상기 플렉서블 필름 기판 상에 배치된 금속 시드층(107b); 및 상기 금속 시드층 상에 배치된 금속 전극층(107c);을 포함할 수 있다.
보조 금속 전극층(177)은 상기 제4 서브 셀(170)과 상기 금속 전극층(107c) 사이에 배치되고 상기 제4 서브 셀(170)에 정렬될 수 있다. 상기 금속 시드층(107b)은 크롬(Cr)이고, 상기 금속 전극층(107c) 및 상기 보조 금속 전극층(177)은 금(Au)일 수 있다.
p+ (n+)-콘택층은 base층에서 형성된 정공 (전자)을 수집 (collection)하는 역할을 할 수 있다. p+-window은 창문층으로 에미터 반도체 물질의 밴드갭보다 더 큰 밴드갭을 갖는 물질이 사용된다. 에미터 위에 창문층이 존재하지 않는다면, 에미터 물질은 매우 빠른 표면 재결합 속도를 가지기 때문에 광 캐리어들이 외부 회로로 빠져나가지 못하고 에미터 내부에서 재결합 (carrier recombination) 되어 소멸된다. 창문층은 이런 빠른 재결합 속도를 낮추어 외부 양자 효율을 높이는 역할을 한다.
베이스층 내부에는 공핍층 (depletion region) 영역이 존재하게 되는데 이 영역에서 주로 광흡수를 통해 광캐리어들 (전자, 정공)이 만들어진다. 광캐리어들은 p-n 접합 계면에 존재하는 내부 전기장에 의해 전자는 n-type 반도체쪽으로, 정공은 p-type 반도체쪽으로 드리프트 (drift)하여 이동하게 된다.
p++/n++-터널접합층은 불순물을 고농도 (1019~1020 cm-3)로 도핑하여 수~수십나노 미터 정도로 매우 얇게 형성한다. 터널 접합은 서브셀들의 전기적 상호 연결을 할 수 있도록 직렬 저항이 매우 낮아야 하며 터널 접합층의 광흡수가 최소가 되도록 형성되야 한다.
n-BSF층은 상대적으로 도핑 농도가 높은 콘택층 위에 위치하는데 두 반도체 물질 (BSF와 contact층) 계면에서는 도핑 농도 차이로 인해 계면 전기장이 발생한다. 이 전기장은 소수 캐리어 (minority carrier)가 콘택층으로 이동하여 다수 캐리어 (majority carrier)와 재결합하는 것을 막는 역할을 한다. 본 발명에서는 n-type BSF층을 사용하였는데, 계면 전기장에 의해 정공 (소수 캐리어)이 n+-contact층에서 전자 (다수 캐리어)와 재결합하는 것을 방지한다. 재결합 되지 않은 정공은 p-type 반도체쪽으로 이동하여 외부 회로로 빠져나가 광전류 향상에 기여한다.
도 3은 본 발명의 일 실시예에 따른 MDA 구조 및 그 형상, 반사율, 및 변환효율 상승률을 나타낸다.
도 3을 참조하면, MDA 구조 (a)에 따른 상부 서브 셀의 광흡수 향상 정도를 알아보기 위해 시간영역유한차분법 (finite difference time domain, FDTD)을 이용하여 시뮬레이션을 수행하였다. 이러한 이론적 시뮬레이션을 통해 광흡수를 최대화 할 수 있는 MDA 구조를 설계하였다. (b)는 나노임프린트 리소그래피 (nanoimprint lithography, NIL) 공정을 이용해 최적의 MDA 구조를 제작한다. 기판은 GaAs 기판이고, MDA의 지름은 피치의 60%이다. MDA의 두께는 20 nm이다.
(c)는 MDA가 없는 GaAs 기판 및 금/은 MDA 구조의 반사율 스펙트럼을 보여준다. MDA가 없는 경우 기판의 반사율은 300~800 nm 파장 범위에서 대략 32% 정도로 일정하다. 그러나, 금(gold)와 은(silver) MDA 구조의 반사율은 파장이 증가함에 따라 반사율 (> 32%)이 전체적으로 증가하는 경향을 보인다. 즉, 상부 서브셀 (J1, J2) 아래에 MDA 구조의 도입으로 인해 증가된 반사율만큼 상부 서브셀의 광흡수를 증가시킬 수 있다. MDA 구조 시뮬레이션을 더욱 최적화할 경우 제1 서브셀(110)의 주된 흡수파장인 400~600 nm와 제2 서브셀(130)의 주된 흡수파장인 600~800 nm 범위에서 더욱 향상된 광흡수를 기대할 수 있다.
(d)는 300~800 nm 파장 범위에서 MDA의 피치(pitch)에 따른 MDA 구조가 없는 기판의 반사율 대비 금(gold)/은(silver) MDA 구조의 반사율 향상도를 나타낸 것이다.
Figure PCTKR2017012824-appb-M000002
금/은 MDA 구조에서 피치가 150 nm (100 nm) 일때 반사율 향상도가 최대가 되었다. 또한 은 MDA 구조의 경우 유전상수의 차이로 동일한 피치에서 금 MDA 구조보다 더 높은 반사율 향상도를 보였다.
이러한 금/은 MDA 구조는 J2 (GaAs)와 J3(InGaAsP) 서브 셀 간의 훌륭한 전기적 인터커넥터로 이용될 수 있다. 기존의 다중접합 태양전지에서는 각 서브셀의 전기적 연결을 위해서 매우 얇은 수~수십 나노미터 두께의 터널접합층 (tunnel junction layer)이 사용된다. 이 터널접합층은 화합물 반도체에 고농도로 불순물을 도핑한 구조이다. 도핑 과정에서 불순물 확산에 의해 abrupt한 도핑 프로파일을 얻기 힘들며 일정 수준이상의 고농도 도핑 구현이 어려워 전기적 저항이 매우 낮은 터널접합 형성에 어려움이 있다. 반면 금/은 MDA 구조는 전기전도도 (σgold = 4.1 x 107 S/m, σsilver = 6.3 x 107 S/m at 200C)가 반도체 터널접합층에 비해 매우 높기 때문에 GaAs와 InGaAsP 서브셀 사이의 전기적 손실을 최소화하는 좋은 전기적 인터커넥터로 사용될 수 있다. 따라서, 본 발명에서 제시한 금/은 MDA 구조는 상부 서브셀의 광흡수를 효과적으로 늘리는 동시에 상부 서브셀과 하부 서브셀에서 형성된 광전류를 손실없이 전달하여 다중접합 태양전지의 광전 변환효율 향상시킬 수 있다.
도 4a 내지 도 4h는 본 발명의 일 실시예에 따른 적층형 태양 전지의 제조 방법을 설명하는 도면들이다.
도 4a 내지 도 4g를 참조하면, 적층형 태양전지(100)의 제조 방법은 GaAs 기판(105) 상에 제1 AlAs 희생층(119), 제1 서브 셀(110), GaAs 터널 접합층(120), 및 제2 서브 셀(130)을 차례로 적층하는 단계; InP 기판(106) 상에 제2 AlAs 희생층(159), 제3 서브 셀(150), InGaAs 터널 접합층(160), 및 제4 서브 셀(170)을 차례로 적층하는 단계; 상기 InP 기판(106)의 상기 제4 서브 셀(170) 상에 보조 금속 전극층(177)을 형성하는 단계; 상기 보조 금속 전극층(177)이 형성된 상기 InP 기판(106)을 패터닝하는 단계; 유연성 필름 기판(107a) 상에 금속 시드층(107b) 및 금속 전극층(107c)을 차례로 적층하는 단계; 상기 유연성 필름 기판(107a)의 상기 금속 전극층(107c)과 상기 패터닝된 InP 기판의 상기 보조 금속 전극층(177)을 서로 본딩시키는 단계; 본딩된 InP 기판(106)과 유연성 필름 기판(107)에서 상기 InP 기판(106)과 상기 제3 서브 셀(150) 사이에 배치된 상기 제2 AlAs 희생층(159)을 제거하여 상기 InP 기판(106)을 제거하는 단계; 상기 유연성 필름 기판(107)에서 상기 제3 서브 셀(150) 상에 금속 디스크 어레이(140)를 형성하는 단계; 상기 금속 디스크 어레이(140)와 상기 제2 서브 셀(130)이 마주보록 배치하고 압착시키어 서로 본딩시키는 단계; 상기 GaAs 기판(105)과 상기 제1 서브 셀(110) 사이에 배치된 제1 AlAs 희생층(119)을 제거하여 상기 GaAs 기판(105)을 제거하는 단계; 및 노출된 제1 서브 셀(110) 상에 금속 핑거 전극 패턴(181)을 형성하는 단계를 포함한다.
상기 제1 서브 셀(110)은 InGaP 서브 셀이고, 상기 제1 서브 셀(110)의 파장 대역은 400 nm-600nm일 수 있다. 상기 제2 서브 셀(130)은 GaAs 서브 셀이고, 상기 제2 서브 셀의 파장 대역은 600-800nm일 수 있다. 상기 제3 서브 셀(150)은 InGaAsP 서브 셀이고, 상기 제3 서브 셀의 파장 대역은 800nm-1000nm일 수 있다. 상기 제4 서브 셀(170)은 InGaAs 서브 셀이고, 상기 제4 서브 셀의 파장 대역은 1000nm-1300nm일 수 있다. 상기 금속 디스크 어레이(140)의 피치는 100 nm 내지 300 nm일 수 있다.
MOCVD (metalorganic chemical vapor deposition)나 MBE (molecular beam epitaxy)와 같은 박막 에피택시 장비를 이용하여 태양전지 에피탁시를 성장한다. 에피 구조는 GaAs 기판(105) 상에 격자정합 (lattice-match)으로 성장된 제1 AlAs 희생층(119), 제1 서브 셀(110), GaAs 터널접합층(120)과 제2 서브 셀(130) 구조를 가진다. 또한, 에피 구조는 InP 기판(106) 상에 격자정합으로 성장된 제2 AlAs 희생층(159), 제3 서브 셀(150), InGaAs 터널접합층(160)과 제4 서브 셀(170) 구조를 가진다.
도 4a를 참조하면, GaAs 기판(105) 상에 제1 AlAs 희생층(119), 제1 서브 셀(110), GaAs 터널 접합층(120), 및 제2 서브 셀(130)을 차례로 적층한다. 상기 제1 AlAs 희생층(119)은 수십 nm이하의 두께를 가질 수 있다. 제1 서브 셀(110)은, 상기 제1 AlAs 희생층(119) 상에 배치된 p+-GaAs 컨택층(111); p+-GaAs 컨택층 상에 배치된 p+-AlInP 창문층(112); 상기 p+-AlInP 창문층 상에 배치된 p+-InGaP 에미터층(113); 및 상기 p+-InGaP 에미터층(113) 상에 배치된 n-InGaP 베이스층(114)을 포함할 수 있다.
GaAs 터널 접합층(120)은 상기 n-InGaP 베이스층(114) 상에 배치된 n++-GaAs 층(121) 및 상기 n++-GaAs 층(121) 상에 배치된 p++-GaAs 층(122)을 포함할 수 있다.
제2 서브 셀(130)은, 상기 GaAs 터널 접합층(120) 상에 배치된 p+-GaAs 컨택층(131); 상기 p+-GaAs 컨택층 상에 배치된 p+-AlGaAs 창문층(132); 상기 p+-AlGaAs 창문층 상에 배치된 p+-GaAs 에미터층(133); 상기 p+-GaAs 에미터층 상에 배치된 n-GaAs 베이스 층(144); 상기 n-GaAs 베이스 층 상에 배치된 n-AlGaAs 백 서피스 필드층(145); 및 상기 n-AlGaAs 백 서피스 필드층 상에 배치된 n++-GaAs 콘택층(145)을 포함할 수 있다.
GaAs 기판(105) 상에 제1 AlAs 희생층(119), 제1 서브 셀(110), GaAs 터널 접합층(120), 및 제2 서브 셀(130)을 차례로 적층된 후, 제1 AlAs 희생층(119), 제1 서브 셀(110), GaAs 터널 접합층(120), 및 제2 서브 셀(130)은 패터닝될 수 있다.
도 4b를 참조하면, InP 기판(106) 상에 제2 AlAs 희생층(159), 제3 서브 셀(150), InGaAs 터널 접합층(160), 및 제4 서브 셀(170)을 차례로 적층할 수 있다.
InP 기판(106) 상에 제2 AlAs 희생층(159)이 형성된다. 상기 제2 AlAs 희생층(159)은 20nm 이하일 수 있다. 상기 제2 AlAs 희생층(159) 상에 제3 서브 셀(150)이 형성될 수 있다.
상기 제3 서브 셀(150)은 상기 제2 AlAs 희생층(159) 상에 배치된 p++-InGaAs 콘택층(151); 상기 p++-InGaAs 콘택층(151) 상에 배치된 p+-InP 창문층(152); 상기 p+-InP 창문층(152) 상에 배치된 p+-InGaAsP 에미터층(153); 및 상기 p+-InGaAsP 에미터층(153) 상에 배치된 n-InGaAsP 베이스층(154); 및 상기 n-InGaAsP 베이스층(154) 상에 배치된 n-InP 백 서피스 필드층(155)을 포함할 수 있다.
상기 InGaAs 터널 접합층(160)은 상기 제3 서브 셀(150)의 상기 n-InP 백 서피스 필드층(155) 상에 배치된 n++-InGaAs 터널접합층(161); 및 n++-InGaAs 터널접합층(161) 상에 배치된 p++-InGaAs 터널접합층(162)을 포함할 수 있다.
상기 제4 서브 셀(170)은 상기 InGaAs 터널 접합층(160) 상에 배치된 p+-InP 콘택층(171); 상기 p+-InP 콘택층(171) 상에 배치된 p+-InP 창문층(172); 상기 p+-InP 창문층(172) 상에 배치된 p+-InGaAs 에미터층(173); 상기 p+-InGaAs 에미터층(173) 상에 배치된 n-InGaAs 베이스층(174); 상기 n-InGaAs 베이스층(174) 상에 배치된 n-InP 백 서피스 필드층(175); 및 상기 n-InP 백 서피스 필드층(175) 상에 배치된 n+-InP 콘택층(176)을 포함할 수 있다.
상기 InP 기판(106)의 상기 제4 서브 셀(170) 상에 보조 금속 전극층(177)을 형성할 수 있다. 즉, 상기 제4 서브 셀의 상기 n+-InP 콘택층(176) 상에 보조 금속 전극층(177)이 배치될 수 있다. 상기 보조 금속 전극층(177)의 재질은 금일 수 있다.
상기 보조 금속 전극층(177)이 형성된 상기 InP 기판(106)을 패터닝할 수 있다. 상기 패터닝 공정은 포토리소그리피 공정과 건식 식각 또는 습식 식각 공정이 사용될 수 있다.
유연성 필름 기판(107a) 상에 금속 시드층(107b) 및 금속 전극층(107c)을 차례로 적층할 수 있다. 상기 금속 시드층(107b)은 크롬이고, 상기 금속 전극층(107c)은 금일 수 있다.
도 4c를 참조하면, 상기 유연성 필름 기판(107a)의 상기 금속 전극층(107c)과 상기 패터닝된 InP 기판의 상기 보조 금속 전극층(177)을 서로 본딩시킬 수 있다. 상기 금속 전극층(177)과 상기 보조 금속 전극층(107c)의 본딩은 일정한 압력을 인가하여 수행될 수 있다.
도 4d를 참조하면, 서로 본딩된 InP 기판과 유연성 필름 기판에서 상기 InP 기판(106)과 상기 제3 서브 셀(150) 사이에 배치된 상기 제2 AlAs 희생층(159)을 제거하여 상기 InP 기판(106)을 제거할 수 있다. 이에 따라, 상기 제3 서브 셀(150)의 p++-InGaAs 콘택층(151)이 노출될 수 있다. 상기 제2 AlAs 희생층(159)의 제거는 HF (hydrogen fluoride)와 DI (deionized) water가 1:5 비율로 희석된 용액에 담가두면 HF 용액에 의하여 제2 AlAs 희생층(159)만 선택적으로 식각한다. 이에 따라, J3/J4 태양전지와 InP 기판(106)이 분리되는 에피탁시얼 리프트-오프 (epitaxial lift-off;ELO) 공정을 이용한다.
도 4e를 참조하면, 유연성 필름 기판(107a) 상에 상기 제3 서브 셀(150)의 p++-InGaAs 콘택층(151) 상에 금속 디스크 어레이(140)를 형성한다. 제3 서브 셀의 InGaAsP 에피탁시 표면에 상기 금속 디스크 어레이(140)를 리프트-오프 공정을 이용하여 형성할 수 있다. 예를 들어, 대면적으로 나노구조 패턴을 형성하는데 일반적으로 많이 사용되는 나노임프린트 리소그래피 공정이 이용될 수 있다. 나노임프린트 공정으로 MDA 레지스트 패턴을 형성 한 뒤, 전자빔금속박막증착장치 (e-beam evaporator)로 금속 박막을 증착한다.
상기 금속 디스크 어레이(140)는 매트릭스 형태로 배열된 금속 디스크 어레이 시드층(141); 상기 하부 금속 디스크 어레이 시드층 상에 배치된 중간 금속 디스크 어레이층(142); 및 상기 중간 금속 디스크 어레이 층 상이 배치된 금속 디스크 어레이 오믹 콘택층(143)을 포함한다. 상기 금속 디스크 어레이 시드층(141)은 20 nm 이하의 크롬(Cr) 또는 Ti/Pt 이고, 상기 중간 금속 디스크 어레이 층(142)은 금(Au) 또는 은(Ag)이고, 상기 금속 디스크 어레이 오믹 콘택층(143)은 팔라듐(Pd)일 수 있다.
이어서, 습식 시각 공정을 사용하여, 상기 MDA 레지스트 패턴을 제거하는 패터닝된 금속 디스크 어레이(140)를 형성할 수 있다.
도 4f를 참조하면, 상기 유연성 필름 기판(107a) 상에 형성된 상기 금속 디스크 어레이(140)와 상기 GaAs 기판(105) 상에 상기 제2 서브 셀(130)의 n++-GaAs 콘택층(136)이 마주보록 배치하고 압착시키어 서로 본딩시킨다. 유연성 필름 기판 상의 MDA/J3/J4 구조와 J2/J1/AlAs/GaAs기판 구조를 웨이퍼 본딩 장치를 이용한 본딩을 수행한다. 상기 본딩은 MDA와 제2 서브 셀의 에피층과 본딩이다. 이를 위하여, 상기 제2 서브 셀의 n++-GaAs 콘택층(136)은 아르곤(Ar) 이온 플라즈마 처리를 통해 그 표면을 활성화시킨다. 이어서, J2/J1/AlAs/GaAs기판 구조에 웨이퍼 본딩 장치에서 5~10 MPa 압력을 가하여 본딩을 진행한다.
웨이퍼 본딩 공정을 완료하면, 유연성 필름 기판 상에 J4/J3/MDA/J2/J1/제1 AlAs 희생층/GaAs기판 구조가 형성된다.
도 4g를 참조하면, 상기 GaAs 기판(105)과 상기 제1 서브 셀(110) 사이에 배치된 제1 AlAs 희생층(119)을 제거하여 상기 GaAs 기판(105)을 제거한다.
유연성 필름 기판 상에 J4/J3/MDA/J2/J1/제1 AlAs 희생층/GaAs기판 구조를 HF 용액을 이용한 에피탁시얼 리프트-오프(ELO) 공정을 거치게 되면, 제1 AlAs 희생층(119)과 상기 GaAs 기판(105)이 태양전지로부터 제거된다. 유연성 필름 기판(107a) 상에 4중접합 태양전지가 제작된다.
도 4h를 참조하면, 노출된 제1 서브 셀(110) 상에 금속 핑거 전극 패턴(181)을 형성한다. 상기 금속 핑거 전극 패턴(181)은 리프트 오프 공정에 의하여 수행될 수 있다. 상기 금속 핑거 전극 패턴(181)의 재질은 상기 p+-GaAs 콘택층(111)과 오믹 컨택을 제공하는 금속일 수 있다. 구체적으로, 상기 금속 핑거 전극 패턴(181)은 금 또는 은으로 형성될 수 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (18)

  1. 기판;
    상기 기판 상에 서로 적층되어 배치되고 순차적으로 서로 다른 파장 대역을 가지고 광전 변환을 수행하는 수행하는 복수의 서브 셀들; 및
    서로 이웃한 서브 셀들 사이 계면 중에서 적어도 하나에 배치된 금속 디스크 어레이을 포함하고,
    상기 서브 셀들에 대응하는 파장 대역들의 중심 파장은 최상위층을 기준으로 점차 하부로 진행함에 따라 순차적으로 감소하고,
    상기 금속 디스크 어레이는 상기 금속 디스크 어레이의 상부에 배치된 서브 셀에서 흡수되지 못하고 투과한 광을 반사시키고,
    상기 금속 디스크 어레이는 웨이퍼 본딩 기법에 의하여 삽입되는 것을 특징으로 하는 적층형 태양 전지.
  2. 제1 항에 있어서,
    상기 복수의 서브 셀들은 상부에서 하부로 진행함에 따라 차례로 적층된 제1 내지 제4 서브 셀을 포함하고,
    상기 금속 디스크 어레이는 상기 제2 서브 셀과 제3 서브 셀 사이에 배치되고,
    상기 제1 서브 셀은 InGaP 서브 셀이고, 상기 제1 서브 셀의 파장 대역은 400 nm-600nm이고,
    상기 제2 서브 셀은 GaAs 서브 셀이고, 상기 제2 서브 셀의 파장 대역은 600-800nm이고,
    상기 제3 서브 셀은 InGaAsP 서브 셀이고, 상기 제3 서브 셀의 파장 대역은 800nm-1000nm이고,
    상기 제4 서브 셀은 InGaAs 서브 셀이고, 상기 제4 서브 셀의 파장 대역은 1000nm-1300nm인 것을 특징으로 하는 적층형 태양 전지.
  3. 제2 항에 있어서,
    상기 금속 디스크 어레이의 피치는 100 nm 내지 300 nm인 것을 특징으로 하는 적층형 태양 전지.
  4. 제2 항에 있어서,
    제1 서브 셀은:
    n-InGaP 베이스층;
    상기 베이스층 상에 배치된 p+-InGaP 에미터층;
    상기 p+-InGaP 에미터층 상에 배치된 p+-AlInP 창문층; 및
    상기 p+-AlInP 창문층 상에 배치된 p+-GaAs 컨택층을 포함하는 것을 특징으로 하는 적층형 태양 전지.
  5. 제2 항에 있어서,
    제2 서브 셀은:
    n++-GaAs 콘택층;
    n++-GaAs 콘택층 상에 배치된 n-AlGaAs 백 서피스 필드층(back-surface field layer);
    상기 n-AlGaAs 백 서피스 필드층(back-surface field layer) 상에 배치된 n-GaAs 베이스층;
    상기 n-GaAs 베이스층 상에 배치된 p+-GaAs 에미터층;
    상기 p+-GaAs 에미터층 상에 배치된 p+-AlGaAs 창문층; 및
    상기 p+-AlGaAs 창문층 상에 배치된 p+-GaAs 콘택층을 포함하는 것을 특징으로 하는 적층형 태양 전지.
  6. 제2 항에 있어서,
    제3 서브 셀은:
    n-InP 백 서피스 필드층(back-surface field layer);
    상기 n-InP 백 서피스 필드층 상에 배치된 n-InGaAsP 베이스층;
    상기 n-InGaAsP 베이스층 상에 배치된 p+-InGaAsP 에미터층;
    상기 p+-InGaAsP 에미터층 상에 배치된 p+-InP 창문층;
    상기 p+-InP 창문층 상에 배치된 p++-InGaAs 콘택층을 포함하는 것을 특징으로 하는 적층형 태양 전지.
  7. 제2 항에 있어서,
    제4 서브 셀은:
    n+-InP 콘택층;
    상기 n-InP 콘택층 상에 배치된 n-InP 백 서피스 필드층(back-surface field layer);
    상기 n-InP 백 서피스 필드층 상에 배치된 n-InGaAs 베이스층;
    상기 n-InGaAs 베이스층 상에 배치된 p+-InGaAs 에미터층;
    상기 p+-InGaAs 에미터층 상에 배치된 p+-InP 창문층; 및
    상기 p+-InP 창문층 상에 배치된 p+-InP 콘택층을 포함하는 것을 특징으로 하는 적층형 태양 전지.
  8. 제2 항에 있어서,
    상기 제1 서브 셀과 상기 제2 서브 셀 사이에 배치된 GaAs 터널접합층; 및
    상기 제3 서브 셀과 상기 제4 서브 셀 사이에 배치된 InGaAs 터널접합층을 더 포함하고,
    상기 GaAs 터널접합층은:
    p++-GaAs 터널 접합층; 및
    상기 p++-GaAs 터널 접합층 상에 배치된 n++-GaAs 터널 접합층을 포함하고,
    상기 InGaAs 터널접합층은:
    p++-InGaAs 터널 접합층; 및
    상기 p++-InGaAs 터널 접합층 상에 배치된 n++-InGaAs 터널 접합층을 포함하는 것을 특징으로 하는 적층형 태양 전지.
  9. 제2 항에 있어서,
    상기 기판은:
    플렉서블 필름 기판;
    상기 플렉서블 필름 기판 상에 배치된 금속 시드층; 및
    상기 금속 시드층 상에 배치된 금속 전극층;을 더 포함하고,
    보조 금속 전극층은 상기 제4 서브 셀과 상기 금속 전극층 사이에 배치되고 상기 제4 서브 셀에 정렬되고,
    상기 금속 시드층은 크롬(Cr)이고,
    상기 금속 전극층 및 상기 보조 금속 전극층은 금(Au)인 것을 특징으로 하는 적층형 태양 전지.
  10. 제1 항에 있어서,
    상기 금속 디스크 어레이는:
    매트릭스 형태로 배열된 금속 디스크 어레이 시드층;
    상기 하부 금속 디스크 어레이 시드층 상에 정렬되어 배치된 중간 금속 디스크 어레이층; 및
    상기 중간 금속 디스크 어레이 층 상이 정렬되어 배치된 금속 디스크 어레이 오믹 콘택층을 포함하고,
    상기 금속 디스크 어레이 시드층은 20 nm 이하의 크롬(Cr) 또는 Ti/Pt 이고,
    상기 중간 금속 디스크 어레이 층은 금(Au) 또는 은(Ag)이고,
    상기 금속 디스크 어레이 오믹 콘택층은 팔라듐(Pd)인 것을 특징으로 하는 적층형 태양 전지.
  11. GaAs 기판 상에 제1 AlAs 희생층, 제1 서브 셀, GaAs 터널 접합층, 및 제2 서브 셀을 차례로 적층하는 단계;
    InP 기판 상에 제2 AlAs 희생층, 제3 서브 셀, InGaAs 터널 접합층, 및 제4 서브 셀을 차례로 적층하는 단계;
    상기 InP 기판의 상기 제4 서브 셀 상에 보조 금속 전극층을 형성하는 단계;
    상기 보조 금속 전극층이 형성된 상기 InP 기판을 패터닝하는 단계;
    유연성 필름 기판 상에 금속 시드층 및 금속 전극층을 차례로 적층하는 단계;
    상기 유연성 필름 기판의 상기 금속 전극층과 상기 패터닝된 InP 기판의 상기 보조 금속 전극층을 서로 본딩시키는 단계;
    본딩된 InP 기판과 유연성 필름 기판에서 상기 InP 기판과 상기 제3 서브 셀 사이에 배치된 상기 제2 AlAs 희생층을 제거하여 상기 InP 기판을 제거하는 단계;
    상기 유연성 필름 기판에서 상기 제3 서브 셀 상에 금속 디스크 어레이를 형성하는 단계;
    상기 금속 디스크 어레이와 상기 제2 서브 셀이 마주보록 배치하고 압착시키어 서로 본딩시키는 단계;
    상기 GaAs 기판과 상기 제1 서브 셀 사이에 배치된 제1 AlAs 희생층을 제거하여 상기 GaAs 기판을 제거하는 단계; 및
    노출된 제1 서브 셀 상에 금속 핑거 전극 패턴을 형성하는 단계하는 단계를 포함하는 것을 특징으로 하는 적층형 태양전지의 제조 방법.
  12. 제11 항에 있어서,
    상기 유연성 필름 기판에서 상기 제3 서브 셀 상에 금속 디스크 어레이를 형성하는 단계는:
    상기 유연성 필름 기판에서 상기 제3 서브 셀 상에 매트릭스 형태로 배열된 금속 디스크 어레이 시드층;
    상기 하부 금속 디스크 어레이 시드층 상에 정렬되어 배치된 중간 금속 디스크 어레이층; 및
    상기 중간 금속 디스크 어레이 층 상이 정렬되어 배치된 금속 디스크 어레이 오믹 콘택층을 포함하고,
    상기 금속 디스크 어레이 시드층은 20 nm 이하의 크롬(Cr) 또는 Ti/Pt 이고,
    상기 중간 금속 디스크 어레이 층은 금(Au) 또는 은(Ag)이고,
    상기 금속 디스크 어레이 오믹 콘택층은 팔라듐(Pd)인 것을 특징으로 하는 적층형 태양 전지의 제조 방법.
  13. 제11 항에 있어서,
    상기 제1 서브 셀은 InGaP 서브 셀이고, 상기 제1 서브 셀의 파장 대역은 400 nm-600nm이고,
    상기 제2 서브 셀은 GaAs 서브 셀이고, 상기 제2 서브 셀의 파장 대역은 600-800nm이고,
    상기 제3 서브 셀은 InGaAsP 서브 셀이고, 상기 제3 서브 셀의 파장 대역은 800nm-1000nm이고,
    상기 제4 서브 셀은 InGaAs 서브 셀이고, 상기 제4 서브 셀의 파장 대역은 1000nm-1300nm인 것을 특징으로 하는 적층형 태양 전지의 제조 방법.
  14. 제11 항에 있어서,
    상기 금속 디스크 어레이의 피치는 100 nm 내지 300 nm인 것을 특징으로 하는 적층형 태양 전지의 제조 방법.
  15. 제13 항에 있어서,
    제1 서브 셀은:
    제1 AlAs 희생층 상에 배치된 p+-GaAs 컨택층;
    p+-GaAs 컨택층 상에 배치된 p+-AlInP 창문층;
    상기 p+-AlInP 창문층 상에 배치된 p+-InGaP 에미터층; 및
    상기 p+-InGaP 에미터층 상에 배치된 n-InGaP 베이스층을 포함하는 것을 특징으로 하는 적층형 태양 전지의 제조 방법.
  16. 제13 항에 있어서,
    제2 서브 셀은:
    상기 GaAs 터널 접합층 상에 배치된 p+-GaAs 컨택층;
    상기 p+-GaAs 컨택층 상에 배치된 p+-AlGaAs 창문층;
    상기 p+-AlGaAs 창문층 상에 배치된 p+-GaAs 에미터층;
    상기 p+-GaAs 에미터층 상에 배치된 n-GaAs 베이스 층;
    상기 n-GaAs 베이스 층 상에 배치된 n-AlGaAs 백 서피스 필드층; 및
    상기 n-AlGaAs 백 서피스 필드층 상에 배치된 n++-GaAs 콘택층을 포함하는 것을 특징으로 하는 적층형 태양 전지의 제조 방법.
  17. 제13 항에 있어서,
    상기 제3 서브 셀은:
    상기 제2 AlAs 희생층 상에 배치된 p++-InGaAs 콘택층;
    상기 p++-InGaAs 콘택층 상에 배치된 p+-InP 창문층;
    상기 p+-InP 창문층 상에 배치된 p+-InGaAsP 에미터층;
    상기 p+-InGaAsP 에미터층 상에 배치된 n-InGaAsP 베이스층; 및
    상기 n-InGaAsP 베이스층 상에 배치된 n-InP 백 서피스 필드층을 포함하는 것을 특징으로 하는 적층형 태양 전지의 제조 방법.
  18. 제13 항에 있어서,
    상기 제4 서브 셀은:
    상기 InGaAs 터널 접합층 상에 배치된 p+-InP 콘택층;
    상기 p+-InP 콘택층 상에 배치된 p+-InP 창문층;
    상기 p+-InP 창문층 상에 배치된 p+-InGaAs 에미터층;
    상기 p+-InGaAs 에미터층 상에 배치된 n-InGaAs 베이스층;
    상기 n-InGaAs 베이스층 상에 배치된 n-InP 백 서피스 필드층; 및
    상기 n-InP 백 서피스 필드층 상에 배치된 n+-InP 콘택층을 포함하는 것을 특징으로 하는 적층형 태양 전지의 제조 방법.
PCT/KR2017/012824 2016-11-22 2017-11-14 금속 디스크 어레이를 구비한 적층형 태양전지 Ceased WO2018097531A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018559891A JP6780023B2 (ja) 2016-11-22 2017-11-14 金属ディスク・アレイを備えた積層型太陽電池
US16/097,590 US10811551B2 (en) 2016-11-22 2017-11-14 Tandem solar cell including metal disk array

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0155683 2016-11-22
KR1020160155683A KR101783971B1 (ko) 2016-11-22 2016-11-22 금속 디스크 어레이를 구비한 적층형 태양전지

Publications (1)

Publication Number Publication Date
WO2018097531A1 true WO2018097531A1 (ko) 2018-05-31

Family

ID=60189996

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2017/012824 Ceased WO2018097531A1 (ko) 2016-11-22 2017-11-14 금속 디스크 어레이를 구비한 적층형 태양전지

Country Status (4)

Country Link
US (1) US10811551B2 (ko)
JP (1) JP6780023B2 (ko)
KR (1) KR101783971B1 (ko)
WO (1) WO2018097531A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020537815A (ja) * 2018-08-09 2020-12-24 中国科学院蘇州納米技術与納米▲ファン▼生研究所 フレキシブル太陽電池及びその製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101957801B1 (ko) * 2017-11-28 2019-07-04 한국표준과학연구원 플렉서블 이중접합 태양전지
CN110491964B (zh) * 2019-07-25 2024-08-09 中山德华芯片技术有限公司 一种柔性双面太阳能电池及其制备方法
KR102512703B1 (ko) * 2020-11-13 2023-03-22 한국광기술원 고효율 플렉서블 태양전지 및 그를 제조하는 방법
KR102472172B1 (ko) * 2020-11-26 2022-11-29 한국광기술원 역 스트레인 층을 갖는 다중접합 태양전지
KR102472195B1 (ko) * 2020-11-26 2022-11-29 한국광기술원 그레이딩 구조를 갖는 다중접합 태양전지
CN112909100B (zh) * 2021-01-18 2022-04-12 中山德华芯片技术有限公司 一种太阳能电池及其制备方法
GB2636587A (en) * 2023-12-15 2025-06-25 Oxford Photovoltaics Ltd Photovoltaic device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100047246A (ko) * 2007-07-03 2010-05-07 마이크로링크 디바이시즈, 인크. 박막 ⅲ-ⅴ족 화합물 솔라 셀 제조 방법
KR101193810B1 (ko) * 2011-09-26 2012-10-23 (재)한국나노기술원 다중접합 태양전지 및 그 제조방법
WO2013042525A1 (ja) * 2011-09-21 2013-03-28 ソニー株式会社 多接合型太陽電池、化合物半導体デバイス、光電変換素子及び化合物半導体層・積層構造体
KR20140061576A (ko) * 2012-11-12 2014-05-22 한양대학교 산학협력단 박막형 태양전지, 이의 제조방법 및 박막형 태양전지의 광흡수층 제조방법
JP2014199915A (ja) * 2013-03-14 2014-10-23 株式会社リコー 化合物半導体太陽電池、及び、化合物半導体太陽電池の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130014813A1 (en) * 2011-01-11 2013-01-17 Weiming Wang HIGH EFFICIENCY AND LOW COST GaInP/GaAs/Si TRIPLE JUNCTION BY EPITAXY LIFT-OFF AND MECHANICAL STACK
US20120180854A1 (en) * 2011-01-18 2012-07-19 Bellanger Mathieu Mechanical stacking structure for multi-junction photovoltaic devices and method of making
JP2014123712A (ja) * 2012-11-26 2014-07-03 Ricoh Co Ltd 太陽電池の製造方法
WO2014142340A1 (en) * 2013-03-14 2014-09-18 Ricoh Company, Ltd. Compound semiconductor photovoltaic cell and manufacturing method of the same
CN104022176B (zh) * 2014-06-24 2016-04-20 天津三安光电有限公司 四结太阳能电池的制备方法
CN109037250B (zh) * 2017-06-12 2021-11-05 上海耕岩智能科技有限公司 一种影像侦测显示装置、器件及其制备方法
KR101957801B1 (ko) * 2017-11-28 2019-07-04 한국표준과학연구원 플렉서블 이중접합 태양전지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100047246A (ko) * 2007-07-03 2010-05-07 마이크로링크 디바이시즈, 인크. 박막 ⅲ-ⅴ족 화합물 솔라 셀 제조 방법
WO2013042525A1 (ja) * 2011-09-21 2013-03-28 ソニー株式会社 多接合型太陽電池、化合物半導体デバイス、光電変換素子及び化合物半導体層・積層構造体
KR101193810B1 (ko) * 2011-09-26 2012-10-23 (재)한국나노기술원 다중접합 태양전지 및 그 제조방법
KR20140061576A (ko) * 2012-11-12 2014-05-22 한양대학교 산학협력단 박막형 태양전지, 이의 제조방법 및 박막형 태양전지의 광흡수층 제조방법
JP2014199915A (ja) * 2013-03-14 2014-10-23 株式会社リコー 化合物半導体太陽電池、及び、化合物半導体太陽電池の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020537815A (ja) * 2018-08-09 2020-12-24 中国科学院蘇州納米技術与納米▲ファン▼生研究所 フレキシブル太陽電池及びその製造方法
EP3836233A4 (en) * 2018-08-09 2022-04-06 Suzhou Institute of Nano-tech and Nano-bionics (SINANO) Chinese Academy of Sciences FLEXIBLE SOLAR CELL AND MANUFACTURING PROCESS THEREOF

Also Published As

Publication number Publication date
US20190157493A1 (en) 2019-05-23
KR101783971B1 (ko) 2017-10-10
JP6780023B2 (ja) 2020-11-04
JP2019515510A (ja) 2019-06-06
US10811551B2 (en) 2020-10-20

Similar Documents

Publication Publication Date Title
WO2018097531A1 (ko) 금속 디스크 어레이를 구비한 적층형 태양전지
CN103107226B (zh) 高效多结太阳能电池
US6300557B1 (en) Low-bandgap double-heterostructure InAsP/GaInAs photovoltaic converters
US8003883B2 (en) Nanowall solar cells and optoelectronic devices
TWI594449B (zh) 具有二變質層的四接點反向變質多接點太陽能電池
US9231135B2 (en) Low-bandgap, monolithic, multi-bandgap, optoelectronic devices
US7863515B2 (en) Thin-film solar cell and method of manufacturing the same
US8227689B2 (en) Solar cells having a transparent composition-graded buffer layer
US20130206219A1 (en) Cooperative photovoltaic networks and photovoltaic cell adaptations for use therein
US20110287578A1 (en) Method of fabricating bifacial tandem solar cells
CN100573923C (zh) 硅基高效多结太阳电池及其制备方法
KR20080044183A (ko) 비정질-결정성 탠덤형 나노구조 태양전지
US20130228216A1 (en) Solar cell with gradation in doping in the window layer
US20140090700A1 (en) High-concentration multi-junction solar cell and method for fabricating same
WO2025098102A1 (zh) 多结太阳电池结构
Veinberg-Vidal et al. Manufacturing and characterization of III-V on silicon multijunction solar cells
CN102790118A (zh) GaInP/GaAs/InGaAs/Ge四结太阳能电池及其制备方法
WO2003100868A1 (en) Low-bandgap, monolithic, multi-bandgap, optoelectronic devices
US10910506B1 (en) Solar cell with gradation in the top window layer
Mizuno et al. A “smart stack” triple-junction cell consisting of ingap/gaas and crystalline si
Wehrer et al. InGaAs series-connected, tandem, MIM TPV converters
HK1231253B (en) Nanowire-based solar cell structure

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018559891

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17874444

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17874444

Country of ref document: EP

Kind code of ref document: A1