WO2018024705A1 - Multichipmodul - Google Patents

Multichipmodul Download PDF

Info

Publication number
WO2018024705A1
WO2018024705A1 PCT/EP2017/069383 EP2017069383W WO2018024705A1 WO 2018024705 A1 WO2018024705 A1 WO 2018024705A1 EP 2017069383 W EP2017069383 W EP 2017069383W WO 2018024705 A1 WO2018024705 A1 WO 2018024705A1
Authority
WO
WIPO (PCT)
Prior art keywords
carrier
contacts
module according
front side
electrical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2017/069383
Other languages
English (en)
French (fr)
Inventor
Frank Singer
Jürgen Moosburger
Thomas Schwarz
Lutz Hoeppel
Matthias Sabathil
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to CN201780046991.9A priority Critical patent/CN109564964B/zh
Priority to US16/322,069 priority patent/US11101249B2/en
Publication of WO2018024705A1 publication Critical patent/WO2018024705A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/854—Encapsulations characterised by their material, e.g. epoxy or silicone resins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/855—Optical field-shaping means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0364—Manufacture or treatment of packages of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/853—Encapsulations characterised by their shape

Definitions

  • the object of the invention is to provide a simplified multi-chip module and a simplified method for producing a multi-chip module.
  • a multichip module wherein light-emitting diode chips are embedded in a carrier made of a molding material.
  • the light-emitting diode chips each have a first electrical contact on the front side.
  • the LED chips have the back to a second electrical contact ⁇ rule.
  • the second electrical contacts are connected to a bus, which is arranged on a rear side of the first carrier.
  • the first electrical contacts are connected to a control line, wherein the control lines are angeord ⁇ net on a front side of the first carrier. In this way, a simply constructed Mul ⁇ tichipmodul be provided.
  • electrically conductive vias are provided in the first carrier, which are guided from the front to the back of the first carrier, wherein a control line is connected to a via.
  • a multi-chip module is provided in which both the first and the second electrical contacts of the light-emitting diode chips are accessible on the rear side of the first carrier.
  • a multi-chip module is provided which is designed as a surface-mountable component.
  • an optically transparent cover layer is arranged on the front side of the first carrier, with the control lines being formed between the cover layer and the first carrier.
  • the LED chips and the control lines are protected against environmental influences.
  • the LED chips and the control lines are protected against environmental influences.
  • the first carrier is arranged on the front side of the first carrier, with the control lines being formed between the cover layer and the first carrier.
  • Carrier and the cover layer control circuits are provided, which are designed to control the LED chips.
  • a compact design of the multi-chip module is provided with control circuits for the LEDs.
  • a control circuit may be provided for each light-emitting diode chip.
  • each LED chip can be controlled individually.
  • the arrangement of the control circuits between the carrier and the cover layer enables a simple method for the production of the control circuits, wherein the control circuits are also protected against environmental influences.
  • a control circuit may comprise at least one transistor, in particular two transistors and one capacitor.
  • the control circuit may e.g. be formed in TFT technology.
  • control circuit and / or the control lines and / or the drive lines consist of an optically transparent material.
  • the optically transparent material may, for example, be transparent conductive oxide (TCO), such as indium tin oxide, indium zinc oxide, a carbon nanotube film or a transparent electroconductive polymer.
  • the first carrier on the upper side of a second carrier angeord ⁇ net, said second carrier having a second conductive connection, which is guided from an upper side to a lower side of the second carrier, said second connection to the manifold connected is.
  • the electrical contacting of the second electrical contacts is guided on an underside of the second carrier.
  • the first electrical contacts of the light-emitting diode chips are guided via conductive connections through the second carrier to an underside of the second carrier.
  • the first electrical contacts of the LED chips on the underside of the second Trä ⁇ gers can be electrically contacted even with a Anord ⁇ voltage with a second carrier.
  • a surface-mountable multi-chip module is provided.
  • electrical lines are provided on the front side of the first carrier, wherein the electrical lines are in communication with the first electrical connections of the LED chips and wherein the electrical lines are guided laterally to connection contacts at the edge region of the first carrier. In this way, an electrical contacting of the first electrical contacts of the LED chips via a front side of the first carrier take place.
  • the first carrier has a fourth electrically conductive connection, which of a Top is guided to an underside of the first carrier, wherein the fourth conductive connection is connected to the manifold.
  • the fourth conductive connection is also connected to a fifth electrical line, wherein the fifth line on the front side of the first carrier is guided laterally outwards to connection contacts.
  • the second carrier may be formed as a lead frame or as a printed circuit board.
  • the lead frame may be formed from an electrically conductive material and simultaneously provide the electrical connection between ei ⁇ ner front and rear sides of the lead frame is ⁇ .
  • the electrical connection between the front side and the back side of the printed circuit board is formed by means of a through-connection of an electrically conductive material.
  • the second carrier is arranged on a third carrier.
  • the third carrier has a fifth electrical line connected to the second conductive connection.
  • the third carrier is covered with a mold layer which covers at least partially soflä ⁇ Chen of the first carrier. In this way a compact construction of the multichip module is achieved which is suitable to ⁇ particular for arranging a plurality of second supports having light emitting diode chips on the third carrier.
  • the first carrier is formed in one piece and einstofflich with the mold layer.
  • a method for producing a multichip module wherein at least two light emitting diode chips with at leastMartinbet- soflä ⁇ chen in a first support made of a molding material be.
  • the LED chips have first electrical contacts on a front side.
  • the front is designed as a radiation side.
  • the light-emitting diode chips have second electrical contacts on a rear side.
  • the second electrical contacts are connected to a manifold.
  • the bus is led to a rear side of the first carrier.
  • the first contacts are connected to control lines, wherein the control lines are formed on the front side of the first carrier. In this way, a simple method for manufacturing a multi-chip module will be riding ⁇ found.
  • Fig. 24 and 25 process steps for producing a
  • Fig. 26 is a cross-section through a further guide From ⁇ form a multichip module with egg ⁇ nem third carrier
  • Fig. 27 shows a further embodiment of a Mul ⁇ tichipmoduls
  • Fig. 29 is an equivalent circuit diagram for the control scarf ⁇ tion.
  • 1 shows a schematic cross-section in a YX plane, a light-emitting diode chip 1, wherein the light-emitting diode chip 1 has a radiating side 2, which is arranged opposite to a rear side 3.
  • the Y and X axes are perpendicular to each other.
  • the light-emitting diode chip 1 has a first electrical contact 4 on the emission side 2.
  • For ⁇ the has the LED chip 1 on the back 3, a second electrical contact 5.
  • the light-emitting diode chip 1 is designed, for example, as a semiconductor chip with a pn structure and an active zone. In this case, the first electrical contact 4 with the p-side and the second electrical ⁇ cal contact 5 with the n-side of the semiconductor structure
  • the light-emitting diode chip 1 can be produced, for example, from a III-V compound semiconductor or from an II-VI compound semiconductor.
  • the light emitting diode chip from Indiumgalliumar- can arsenide, gallium arsenide phosphide, Aluminiumindiumgalliumphos- phosphide, gallium phosphide, silicon carbide, zinc selenide, gallium nitride or Indi ⁇ umgalliumnitrit be formed.
  • the LED chip 1 may be embedded in a base body 6, as shown in FIG.
  • the base body 6 can also be dispensed with.
  • the second electrical ⁇ specific contact 5 is attached ⁇ arranged and on a rear surface 3 of the base body 6 electrically conductively connected via an electrically conductive connection 7 with the light emitting diode chip. 1
  • a corresponding energization of the electrical contacts 4, 5 of the LED chip 1 is brought to light, wherein electromagnetic radiation is at least on the emission side 2 from ⁇ given.
  • light-emitting diode chips 1 with basic body 6 are used. However, it is possible to use light-emitting diode chips 1 without basic body in the same way.
  • Fig. 2 shows in a cross section in the YX plane at a ⁇ order of three light emitting diode chips 1 that are embedded in a first carrier 8.
  • the first carrier 8 is made of a Mold material formed.
  • the molding material may for example comprise silicone and / or epoxy material.
  • the LED chips 1 are covered in the illustrated embodiment on all side surfaces and on the back 3 with the mold material.
  • the emission side 2 of the LED chips 1 is free of the molding material.
  • the mounting of the light-emitting diode chips 1 can also take place in such a way that the rear side 3 of the light-emitting diode chips 1 is free of the molding material.
  • FIG. 2 shows, by way of example only, three light-emitting diode chips 1 which are embedded in the first carrier 8. Depending on the selected embodiment, more or less LED chips 1 may be embedded in the first carrier 8.
  • 3 shows a cross-section through a light-emitting diode chip 1 perpendicular to the illustration of FIG. 2. In FIG. 3, the cross-section is shown in the yz plane, the y-axis being arranged perpendicular to the z-axis. Thus, the z-axis is also arranged perpendicular to the x-axis.
  • Fig. 4 shows a further process step with a cross section in the yx plane in which 8 recesses 10 are incorporated for each LED chip 1 in a back face 9 of the f ⁇ th carrier.
  • the recesses 10 extend from the back 9 of the first carrier 8 to the back 3 of the
  • the recesses 10 are separated ge ⁇ .
  • the cross section of the recesses 10 in the YX plane is slightly tapered in the direction of the LED chip 1.
  • FIG. 5 shows a cross-section through a light-emitting diode chip 1 of the arrangement of FIG. 4 in the yz plane.
  • a second recess 11 is introduced into the first carrier 8.
  • the second recess 11 extends from the rear side 9 of the first carrier 8 to a front side 12 of the first carrier 8.
  • the second recess 11 also has a cross-section which tapers in the direction of the front side 12 is trained.
  • the recess 10 and the second Ausneh ⁇ mung 11 can be introduced into said first bracket 8, for example using a laser or by means of drilling or etching process.
  • the second recess 11 is spaced laterally from the LED chip 1 in the z direction.
  • FIG. 6 shows a further method step, in which the recesses 10 are filled with an electrically conductive material 13.
  • the electrically conductive material 13 is in contact with the second electrical contacts 5 of the light-emitting diode chips 1.
  • the electrically conductive material 13 is arranged on the rear side 9 of the first carrier 8 at least in a region between the recesses 10.
  • the electrically conductive material 13 of the recesses 10 forms a collecting line 14.
  • the second electrical contacts 5 of three LED chips 1 are electrically connected to one another via a collecting line 14.
  • only two second electrical contacts 5 of two light emitting diode chips ⁇ 1 with a manifold 14 may be connected.
  • more than three second electrical contacts 5 of three LED chips 1 with a manifold 14 connected ver ⁇ can be.
  • a separate bus 14 may be provided for each LED chip 1.
  • electrically conductive material 13 can, for example, with Li ⁇ thography method and electroplating in the recesses 10 and the back 9 of the first carrier 8 on or applied.
  • a metal in particular a noble metal and / or layers of different metals may be used.
  • FIG. 8 shows a group 16 of three light emitting diode chips 1 that are ver ⁇ einzelt and constitute a multi-chip module.
  • FIG. 9 shows a cross section through a light-emitting diode chip 1 of group 16 of FIG. 8 in the yz plane. In this case, the through-connection 17 can clearly be seen, via which the first electrical contact 4 of the light-emitting diode chip 1 is guided in an electrically conductive manner to the rear side 9 of the first carrier 8.
  • Fig. 10 shows an enlarged cross section through the Anord ⁇ voltage of Fig. 8 in the yx plane.
  • FIG. 11 shows a plan view of the rear side 9 of the first carrier 8 of the arrangement of FIG. 10.
  • the collecting line 14 has a rectangular area which extends along the x direction over the three plated-through holes 17.
  • Each via hole 17 is a rectangular Kon ⁇ clock face is on the back 9 of the first carrier. 8 So ⁇ with, the first electrical contacts 4 of the three
  • LED chips 1 individually contacted electrically.
  • the second electrical contacts 5 of the three LED chips 1, public ⁇ sam be contacted, for example, to ground electrically via bus fourteenth
  • a multi-chip module can be used also more or less than three LED chips 1 aufwei ⁇ sen, which are arranged according to the arrangement of FIG. 8.
  • FIG. 12 shows a plan view of the front side 12 of the first carrier 8 of the group 16 of FIG. 10.
  • the light-emitting diode chip 1 is embedded in the base body 6.
  • the main body 6 may consist of a
  • the base body 6 can also be dispensed with.
  • FIGS. 13 to 23 show method steps of a second method for producing a multi-chip module.
  • FIG. 13 shows a cross section in the yx plane through a second carrier 20 on which three light-emitting diode chips 1 are arranged.
  • the second carrier 20 has on a front side 21 a collecting line 14 which is in electrical contact with the second electrical contacts 5 of the light-emitting diode chips 1.
  • the light-emitting diode chips 1 are arranged with the back 3 on the Sam ⁇ meltechnisch 14.
  • the collecting line 14 is connected via a second through-connection 22 to a rear-side metallization 23, which is formed on a rear side 24 of the second carrier 20.
  • the second carrier 20 may be formed, for example, in the form of a printed circuit board or in the form of a leadframe.
  • the second plated-through hole 22 can be introduced into the second carrier 20 analogously to the through-connection of the first carrier by means of laser, drilling or etching methods and by means of galvanic methods.
  • Fig. 14 shows the cross section through the central light-emitting diodes denchip 1 in the yz plane of Fig. 13.
  • the manifold 14, the second via 22 and the reminditmetalli ⁇ tion 23 are formed of an electrically conductive material 13.
  • the second via 22 is through a continuous recess of the second carrier 20 is guided, which extends from the front side 21 of the second carrier 20 to the rear side 24 of the second carrier 20.
  • the LEDs ⁇ chips 1 can be fixed by means of adhesive methods or by means of soldering on the manifold 14.
  • Fig. 15 shows a further method step, in which the LED chips 1 are at least partially embedded with the Soflä ⁇ chen in a molding material and a first carrier 8 is ⁇ forms on the front side 21 of the second carrier 20.
  • Fig. 15 shows the cross section in the yx plane.
  • Fig. 16 shows a cross-section of a central Leuchtdi ⁇ odenchip 1 in the yz-plane of the array of FIG. 15.
  • FIG. 17 shows a further process step, a
  • Will cover layer 25 offset ⁇ represents, for example in the form of a plate, insbeson ⁇ particular in the form of a glass plate or sapphire plate.
  • the cover layer 25 has on a bottom 26 control circuits 27.
  • a control circuit 27 can be provided for each LED chip 1 chip.
  • the control circuit 27 is designed to supply at least one light-emitting diode chip 1 with current, depending on a control of the control circuit 27.
  • a control circuit 27 may be provided for a plurality of light-emitting diode chips 1.
  • the control circuit 27 may comprise, for example, at least one transistor, in particular two transistors and a capacitor.
  • the control circuit 27 may be madebil ⁇ det in TFT technology.
  • control circuit 27 may be made of an optically transparent material.
  • the control circuit 27 is shown schematically only as a block.
  • the control circuit 27 can have a plurality of layers and, for example, transparent or semitransparent materials such as amorphous silicon, transparent electrically conductive oxides (TCO), such as indium tin oxide and Indiumzin- oxide or carbon nanotube films or transparent lei ⁇ tend polymers and insulating layers.
  • Fig. 18 shows a cross section of the arrangement of Fig. 17 in the yz plane.
  • each control ⁇ circuit 27 is connected to a drive line 28 which is also arranged on the underside 26 of the top layer 25th The drive line 28 is guided away from the control circuit 27 in the z-direction for a predetermined distance.
  • Fig. 19 shows a process step in which the covering layer ⁇ is moun- ted on the front side 12 of the second carrier 8 25.
  • electrical terminals of the control circuit ⁇ be brought directly or via a control line to the first electrical contacts 4 of the LED chips 1 in connection 27th
  • the cover layer 25 can be adhered to the first carrier 8.
  • 27 can be, for example, nanowires of silver as control lines ver ⁇ applies education for training the electrically conductive connection between the first electrical contacts 4 and the control circuits.
  • the cover layer 25 is firmly connected to the An ⁇ order of the LED chips 1 and at the same time an electrically conductive connection between an output terminal of the control circuit 27 and the respective first electrical contact 4 of the LED chip 1 Herge ⁇ provides.
  • FIG. 20 shows a cross section of the arrangement of Fig. 19 in the yz plane.
  • Through holes 17 are introduced laterally next to the light-emitting diode chip 1 into the first and the second carrier 8, 20 for each light-emitting diode chip 1.
  • the throughput contact 17 is 8 ge ⁇ leads from a rear side 24 of the second carrier 20 to the front side 12 of the first carrier.
  • the via 17 is connected to the control line 28 in connection.
  • the through-connection 17 is guided to the rear side 24 of the second carrier 20.
  • the Ansteu ⁇ ertechnisch 28 is connected to an input terminal of the control circuit 27.
  • FIG. 21 shows a view of the rear side 24 of the second carrier 20.
  • FIG. 22 shows a schematic representation of a plan view of the arrangement of FIG. 20, wherein the cover layer is not shown and the control circuits 27 and the control line 28 are shown schematically.
  • FIG. 23 shows a further embodiment of a multi-chip module which essentially corresponds to the embodiment of FIG.
  • Fig. 24 shows an arrangement according to FIG. 19, but wherein a plurality of groups 16 of light emitting diode chip 1 in the first and second support 8, and 20 are arranged with a dres ⁇ gen cover layer 25 are covered with the control circuits 27.
  • Fig. 24 shows a partial section of an arrangement.
  • a plurality of groups 16 of light-emitting diode chips 1 can be arranged on a one-piece first and second carrier 8, 20 and provided with a one-piece cover layer 25.
  • the groups 16 of the LED chip 1 can have the same surface or different numbers of LED chips 1 to ⁇ .
  • a multi-module is generated by that individual ⁇ NEN groups of LED chips 1 are separated, as shown in Fig. 25 schematically.
  • the multi-module which is produced according to the method of Figures 1 to 12, can also be prepared in the form of several groups, which are arranged in the first carrier 8 and are separated by corresponding method steps.
  • FIG. 26 shows a schematic cross section through a further embodiment, which essentially corresponds to the embodiment of FIG. 25, wherein at least one group 16 of FIG three LED chips 1, that is a multi-chip module 30, 31 is arranged on a third carrier 29.
  • the two multi-chip modules are arranged on the third carrier 29 30.31.
  • the two multi-chip modules 30, 31 are embedded in a mold layer 32, which is arranged on the third carrier 29.
  • the mold layer 32 is formed from a molding material such as silicone or epoxy material.
  • the mold layer 32 may be formed of the same material as the first carrier 8.
  • the third carrier 29 may be formed, for example, as a conductor ⁇ plate and a multi-layer wiring aufwei ⁇ sen.
  • the formation of the first carrier 8 can be dispensed with and the first carrier 8 in the form of the mold layer 32 can be formed.
  • the electrical contact of the first contacts is ⁇ leads as shown in Figures 19 and 20th
  • Fig. 27 shows a schematic representation of a multi- tichipmodul 30 with three light emitting diode chips 1 that are arranged with the Ab ⁇ radiating side to a covering layer 25th
  • the cover layer 25 has control circuits 27.
  • the control circuits 27 are connected to the first contacts 4 of the LED chips 1.
  • the rear sides 3 of the light-emitting diode chips 1 are connected to a bus 14, which is applied to a second carrier 20.
  • the cover layer 25 has a contact surface 33.
  • a first support 8 of molding material on the cover layer 25 is formed from ⁇ , in which the LED chip 1 and at least partially the second carrier are embedded 20th
  • a third recess 34 is guided from a rear side 24 of the second carrier 20 to the front side 21 of the second carrier 20 and through the first carrier 8 to the contact surface 33.
  • the third recess 34 at least partially adjoins the manifold 14 or passes through the manifold 14 therethrough.
  • the third recess 34 is filled with an electrically conductive material 13.
  • the Sammellei ⁇ tung 14 is electrically conductive with the contact surface 33 connectedness the.
  • the contact surface 33 and the not shown Ansteu ⁇ er ein the control circuits 27 are electrically connected via electrical lines 51 with connection contacts 35, 36, which are arranged on the first carrier and / or on the cover layer 25.
  • the terminals 35, 36 may be Kgs ⁇ NEN arranged laterally next to the first carrier. 8 In the illustrated figure, only one terminal contact 35, 36 and only one electrical line 51 are shown schematically. With this arrangement, an entire wiring of the multi-chip module 30 can be performed on the cap layer 25.
  • the control circuits 27 and the wirings on the cover layer 25 may be formed of an optically transparent material.
  • the cover layer 25 may be formed from a transparent material such as op ⁇ table, for example, glass or Sa- phir.
  • FIG. 28 shows a further embodiment in which two multi-chip modules 30, 31 are arranged on a cover layer 25.
  • the multi-chip modules are formed essentially in accordance with the embodiment of FIG. 19.
  • the multi ⁇ tichipmodule 30, 31 are embedded in a mold layer 32, which also covers the back side metallizations 23 of the second carrier 20.
  • a third and a fourth through-connection 37, 38 are introduced into the mold layer 32.
  • the third through-connection 37 extends from a rear side 40 of the mold layer 32 to the rear-side metallization 23 of the second carriers 20 of the multi-chip modules 30, 31.
  • the fourth plated-through holes 38 extend from the rear side 40 of the mold layer 32 to the control line 28 of the control circuits 27.
  • FIG. 28 shows a schematic representation of an electrical equivalent circuit diagram for the control circuit 27 for a light-emitting diode chip 1.
  • a first electrical connection 41 of the light-emitting diode chip 1 is connected to a second transistor 42.
  • a second electrical connection 43 of the LED chip 1 is connected to a ground line 44 in connection.
  • An input of the second transistor 42 is connected to a supply line 45.
  • the supply line 45 provides a positive voltage.
  • a capacitor 46 is connected between the input of the second transistor 42 and a gate terminal 47 of the second transistor 42.
  • Wei ⁇ terhin is the gate terminal 47 of the second transistor via a first transistor 48 with a column line 49 in connection.
  • a gate terminal 56 of the first transistor 48 is connected to a row line 50.
  • Each of the LED chips 1 is powered by a drive circuit 27 depending on the driving of the column line 49 and the row line 50 with power.
  • the control circuits 27 may also include electronically active diodes or transistor structures and capacitances.
  • the control circuits and the electric wires on the transparent cover layer may be formed of transparent materials.
  • the electrical lines can also be formed of thin metallic conductor tracks, which hardly cause shading.
  • the electrically conductive material 13 for the vias can, for example, of a transparent material, in particular a transpa ⁇ pensions conductive adhesive may be formed.
  • electrically conductive nanowires such as silver ver ⁇ turns can be.
  • the mold material of the first carrier 8 or the mold material of the mold layer 32 may be formed of a black or reflective material. In the case of a white Moldma- terials can be ⁇ introduced to improve contrast, a thin black layer on the non-light-emitting surfaces.
  • the cover layer 25 may be used as a mixing element, the is to be designed as a mixing optics.
  • the cover layer 25 may be formed as a diffusely scattering element at least on one surface, in particular on the entire surface.
  • the cover layer 25 may have further optical elements, such as lenses.
  • the wiring may also be formed on the upper side of the first carrier 8.
  • the multichip modules shown can be mounted directly on corresponding components or SMT plugs.
  • the proposed multi-chip modules have the advantage that the complexity of the assembly is reduced, whereby a simp ⁇ chere assembly technology to chip and submount plane can be verwen- det. In addition, increased flexibility in the assembly of multichip modules is given. Furthermore, the proposed multichip modules have an increased robustness. Kings ⁇ nen highly parallel die attach processes are used for mounting the LED chip on the second carrier. For mounting the multi-chip modules on a third carrier Kings ⁇ nen also fast serial die attach processes used ⁇ to.
  • the LED chips can have an edge length between 1 ym and 100 ym have and be for example square formed from ⁇ .
  • the multi-chip modules can for example have an edge length of a few micrometers to several millimeters.

Landscapes

  • Led Device Packages (AREA)

Abstract

Die Erfindung betrifft ein Multichipmodul mit wenigstens zwei Leuchtdiodenchips, wobei die zwei Leuchtdiodenchips wenigstens mit Seitenflächen in einem ersten Träger aus einem Moldmaterial eingebettet sind, wobei die Leuchtdiodenchips erste elektrische Kontakte auf einer Vorderseite aufweisen, wobei die Vorderseite als Abstrahlseite ausgebildet ist, wobei die Leuchtdiodenchips zweite Kontakte auf einer Rückseite aufweisen, wobei die zweiten Kontakte mit einer Sammelleitung verbunden sind, wobei die Sammelleitung zu einer Rückseite des ersten Trägers geführt ist, wobei die ersten Kontakte mit Steuerleitungen verbunden sind, wobei die Steuerleitungen auf einer Vorderseite des ersten Trägers angeordnet sind. Die Erfindung betrifft außerdem ein Verfahren zum Herstellen eines Multichipmoduls, wobei wenigstens zwei Leuchtdiodenchips wenigstens mit Seitenflächen in einenersten Träger aus einem Moldmaterial eingebettet werden, wobei die Leuchtdiodenchips erste elektrische Kontakte auf einer Vorderseite aufweisen, wobei die Vorderseite als Abstrahlseite ausgebildet ist, wobei die Leuchtdiodenchips zweite elektrische Kontakte auf einer Rückseite aufweisen, wobei die zweiten Kontakte mit einer Sammelleitung verbunden werden, wobei die Sammelleitung zu einer Rückseite des ersten Trägers geführt wird, wobei die ersten Kontakte mit Steuerleitungen verbunden werden, wobei die Steuerleitungen auf einer Vorderseite des ersten Trägers ausgebildet werden.

Description

MULTICHIPMODUL
BESCHREIBUNG Im Stand der Technik ist es bekannt, mehrere Leuchtdioden¬ chips auf einer Leiterplatte anzuordnen, um einen Bildpixel einer Videowand zu realisieren.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung DE 102016114275.1, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Die Aufgabe der Erfindung besteht darin, ein vereinfachtes Multichipmodul und ein vereinfachtes Verfahren zum Herstellen eines Multichipmoduls bereitzustellen.
Die Aufgabe der Erfindung wird durch das Multichipmodul gemäß Patentanspruch 1 und durch das Verfahren zum Herstellen eines Multichipmoduls gemäß Patentanspruch 15 gelöst. Weitere Aus- führungsformen sind in den abhängigen Ansprüchen angegeben.
Es wird ein Multichipmodul vorgeschlagen, wobei Leuchtdiodenchips in einen Träger aus einem Moldmaterial eingebettet sind. Die Leuchtdiodenchips weisen jeweils auf der Vordersei- te einen ersten elektrischen Kontakt auf. Zudem weisen die Leuchtdiodenchips auf der Rückseite einen zweiten elektri¬ schen Kontakt auf. Die zweiten elektrischen Kontakte sind mit einer Sammelleitung verbunden, die auf einer Rückseite des ersten Trägers angeordnet ist. Die ersten elektrischen Kon- takte sind mit einer Steuerleitung verbunden, wobei die Steuerleitungen auf einer Vorderseite des ersten Trägers angeord¬ net sind. Auf diese Weise kann ein einfach aufgebautes Mul¬ tichipmodul bereitgestellt werden. In einer Ausführung sind im ersten Träger elektrisch leitende Durchkontaktierungen vorgesehen, die von der Vorderseite zu der Rückseite des ersten Trägers geführt sind, wobei eine Steuerleitung mit einer Durchkontaktierung verbunden ist. auf diese Weise wird ein Multichipmodul bereitgestellt, bei dem sowohl die ersten als auch die zweiten elektrischen Kontakte der Leuchtdiodenchips auf der Rückseite des ersten Trägers zugänglich sind. Somit wird ein Multichipmodul bereitge- stellt, das als oberflächenmontierbares Bauteil ausgebildet ist .
In einer Ausführungsform ist auf der Vorderseite des ersten Trägers eine optisch transparente Deckschicht angeordnet, wo- bei die Steuerleitungen zwischen der Deckschicht und dem ersten Träger ausgebildet sind. Somit werden die Leuchtdiodenchips und die Steuerleitungen gegenüber Umwelteinflüssen geschützt . In einer weiteren Ausführungsform sind zwischen dem ersten
Träger und der Deckschicht Steuerschaltungen vorgesehen, die zur Ansteuerung der Leuchtdiodenchips ausgebildet sind. Auf diese Weise wird ein kompakter Aufbau des Multichipmoduls mit Steuerschaltungen für die Leuchtdioden bereitgestellt. Abhän- gig von der gewählten Ausführungsform kann für jeden Leuchtdiodenchip eine Steuerschaltung vorgesehen sein. Dadurch kann jeder Leuchtdiodenchip individuell angesteuert werden. Die Anordnung der Steuerschaltungen zwischen dem Träger und der Deckschicht ermöglicht ein einfaches Verfahren zur Herstel- lung der Steuerschaltungen, wobei die Steuerschaltungen zudem gegenüber Umwelteinflüssen geschützt sind.
Abhängig von der gewählten Ausführungsform kann eine Steuerschaltung wenigstens einen Transistor, insbesondere zwei Transistoren und einen Kondensator aufweisen. Die Steuerschaltung kann z.B. in TFT-Technologie ausgebildet sein.
Eine verbesserte Abstrahlung des Multichipmoduls wird dadurch erreicht, dass bei einer Ausführungsform die Steuerschaltung und/oder die Steuerleitungen und/oder die Ansteuerleitungen aus einem optisch transparenten Material bestehen. Das optisch transparente Material kann beispielsweise transparentes leitendes Oxyd (TCO) wie zum Beispiel Indiumzinnoxyd, Indium- zinkoxyd, ein Kohlenstoffnanotubefilm oder ein transparentes elektrisch leitendes Polymer sein.
In einer weiteren Ausführungsform des Multichipmoduls ist der erste Träger auf der Oberseite eines zweiten Trägers angeord¬ net, wobei der zweite Träger eine zweite leitende Verbindung aufweist, die von einer Oberseite zu einer Unterseite des zweiten Trägers geführt ist, wobei die zweite Verbindung mit der Sammelleitung verbunden ist. Auf diese Weise wird die elektrische Kontaktierung der zweiten elektrischen Kontakte auf eine Unterseite des zweiten Trägers geführt. Dadurch kann ein stabilerer Aufbau des Multichipmoduls erreicht werden, wobei trotzdem die elektrische Kontaktierung der zweiten elektrischen Kontakte der Leuchtdiodenchips auf der Untersei- te des zweiten Trägers möglich ist.
In einer weiteren Ausführungsform sind auch die ersten elektrischen Kontakte der Leuchtdiodenchips über leitende Verbindungen durch den zweiten Träger auf eine Unterseite des zweiten Trägers geführt. Somit können auch bei einer Anord¬ nung mit einem zweiten Träger die ersten elektrischen Kontakte der Leuchtdiodenchips über die Unterseite des zweiten Trä¬ gers elektrisch kontaktiert werden. Somit wird auch bei der Anordnung mit zwei Trägern ein oberflächenmontierbares Mul- tichipmodul bereitgestellt.
In einer weiteren Ausführungsform sind auf der Vorderseite des ersten Trägers elektrische Leitungen vorgesehen, wobei die elektrischen Leitungen mit den ersten elektrischen An- Schlüssen der Leuchtdiodenchips in Verbindung stehen und wobei die elektrischen Leitungen seitlich zu Anschlusskontakten am Randbereich des ersten Trägers geführt sind. Auf diese Weise kann eine elektrische Kontaktierung der ersten elektrischen Kontakte der Leuchtdiodenchips über eine Vorderseite des ersten Trägers erfolgen.
In einer weiteren Ausführungsform weist der erste Träger eine vierte elektrisch leitende Verbindung auf, die von einer Oberseite zu einer Unterseite des ersten Trägers geführt ist, wobei die vierte leitende Verbindung mit der Sammelleitung verbunden ist. Die vierte leitende Verbindung ist zudem mit einer fünften elektrischen Leitung verbunden, wobei die fünf- te Leitung auf der Vorderseite des ersten Trägers seitlich nach außen zu Anschlusskontakten geführt ist. Somit kann eine elektrische Kontaktierung der zweiten elektrischen Kontakte der Leuchtdiodenchips über eine Vorderseite des ersten Trä¬ gers erfolgen.
Abhängig von der gewählten Ausführungsform kann der zweite Träger als Leiterrahmen oder als Leiterplatte ausgebildet sein. In der Ausbildung als Leiterrahmen kann der Leiterrahmen auch aus einem elektrisch leitenden Material ausgebildet sein und gleichzeitig die elektrische Verbindung zwischen ei¬ ner Vorderseite und einer Rückseite des Leiterrahmens dar¬ stellen. Bei der Ausbildung der Leiterplatte ist die elektrische Verbindung zwischen der Vorderseite und der Rückseite der Leiterplatte mithilfe einer Durchkontaktierung aus einem elektrisch leitenden Material ausgebildet.
In einer weiteren Ausführungsform ist der zweite Träger auf einem dritten Träger angeordnet. Der dritte Träger weist eine fünfte elektrische Leitung auf, die mit der zweiten leitenden Verbindung verbunden ist. Zudem ist der dritte Träger mit einer Moldschicht bedeckt, die wenigstens teilweise Seitenflä¬ chen des ersten Trägers bedeckt. Auf diese Weise wird ein kompakter Aufbau des Multichipmoduls erreicht, der sich ins¬ besondere zur Anordnung von mehreren zweiten Trägern mit Leuchtdiodenchips auf dem dritten Träger eignet.
In einer weiteren Ausführungsform ist der der erste Träger einteilig und einstofflich mit der Moldschicht ausgebildet. Gemäß einem weiteren Aspekt der Erfindung wird ein Verfahren zum Herstellen eines Multichipmoduls bereitgestellt, wobei wenigstens zwei Leuchtdiodenchips wenigstens mit Seitenflä¬ chen in einen ersten Träger aus einem Moldmaterial eingebet- tet werden. Die Leuchtdiodenchips weisen erste elektrische Kontakte auf einer Vorderseite auf. Die Vorderseite ist als Abstrahlseite ausgebildet. Die Leuchtdiodenchips weisen auf einer Rückseite zweite elektrische Kontakte auf. Die zweiten elektrischen Kontakte sind mit einer Sammelleitung verbunden. Die Sammelleitung wird zu einer Rückseite des ersten Trägers geführt. Die ersten Kontakte werden mit Steuerleitungen verbunden, wobei die Steuerleitungen auf der Vorderseite des ersten Trägers ausgebildet werden. Auf diese Weise wird ein einfaches Verfahren zum Herstellen eines Multichipmoduls be¬ reitgestellt .
Die Erfindung wird im Folgenden anhand der Figuren näher erläutert. Es zeigen
Fig. 1 bis 12 Verfahrensschritte eines ersten Verfahrens zur Herstellen eines Multichipmoduls,
Verfahrensschritte eines zweiten Verfahrens zur Herstellung eines Multichipmoduls mit einer Deckschicht,
Fig. 24 und 25 Verfahrensschritte zur Herstellung eines
Multichipmoduls im Nutzen,
Fig. 26 einen Querschnitt durch eine weitere Aus¬ führungsform eines Multichipmoduls mit ei¬ nem dritten Träger, Fig. 27 eine weitere Ausführungsform eines Mul¬ tichipmoduls,
Fig. 28 eine weitere Ausführungsform eines Mul¬ tichipmoduls, und
Fig. 29 ein Ersatzschaltbild für die Steuerschal¬ tung . Fig. 1 zeigt in einem schematischen Querschnitt in einer Y-X- Ebene einen Leuchtdiodenchip 1, wobei der Leuchtdiodenchip 1 eine Abstrahlseite 2 aufweist, die gegenüberliegend zu einer Rückseite 3 angeordnet ist. Die Y- und die X-Achse stehen senkrecht aufeinander. Der Leuchtdiodenchip 1 weist auf der Abstrahlseite 2 einen ersten elektrischen Kontakt 4 auf. Zu¬ dem weist der Leuchtdiodenchip 1 auf der Rückseite 3 einen zweiten elektrischen Kontakt 5 auf. Der Leuchtdiodenchip 1 ist beispielsweise als Halbleiterchip mit einer pn-Struktur und einer aktiven Zone ausgebildet. Dabei kann der erste elektrische Kontakt 4 mit der p-Seite und der zweite elektri¬ sche Kontakt 5 mit der n-Seite der Halbleiterstruktur
elektrisch kontaktiert sein. Der Leuchtdiodenchip 1 kann beispielsweise aus einem III-V-Verbindungshalbleiter oder aus einem II-VI-Verbindungshalbleiter hergestellt sein. Beispielsweise kann der Leuchtdiodenchip aus Indiumgalliumar- senid, Galliumarsenidphosphid, Aluminiumindiumgalliumphos- phid, Galliumphosphid, Siliziumcarbid, Zinkselenid, Indi¬ umgalliumnitrit oder Galliumnitrit gebildet sein.
Abhängig von der gewählten Ausführungsform kann der Leuchtdiodenchip 1 in einem Grundkörper 6 eingebettet sein, wie in Fig. 1 dargestellt ist. Abhängig von der gewählten Ausführungsform kann auf den Grundkörper 6 auch verzichtet werden. Bei der Ausbildung des Grundkörpers 6 ist der zweite elektri¬ sche Kontakt 5 auf einer Rückseite 3 des Grundkörpers 6 ange¬ ordnet und über eine elektrisch leitende Verbindung 7 mit dem Leuchtdiodenchip 1 elektrisch leitend verbunden. Über eine entsprechende Bestromung der elektrischen Kontakte 4, 5 wird der Leuchtdiodenchip 1 zum Leuchten gebracht, wobei elektromagnetische Strahlung wenigstens über die Abstrahlseite 2 ab¬ gegeben wird. Im Folgenden werden Leuchtdiodenchips 1 mit Grundkörper 6 verwendet. Es können jedoch in der gleichen Weise Leuchtdiodenchips 1 ohne Grundkörper verwendet werden.
Fig. 2 zeigt in einem Querschnitt in der Y-X-Ebene eine An¬ ordnung von drei Leuchtdiodenchips 1, die in einen ersten Träger 8 eingebettet sind. Der erste Träger 8 ist aus einem Moldmaterial gebildet. Das Moldmaterial kann beispielsweise Silikon und/oder Epoxymaterial aufweisen. Die Leuchtdiodenchips 1 sind in der dargestellten Ausführungsform auf allen Seitenflächen und auf der Rückseite 3 mit dem Moldmaterial bedeckt. Die Abstrahlseite 2 der Leuchtdiodenchips 1 ist frei von dem Moldmaterial. Abhängig von der gewählten Ausführungsform kann das Einmolden der Leuchtdiodenchips 1 auch in der Weise erfolgen, dass die Rückseite 3 der Leuchtdiodenchips 1 frei von dem Moldmaterial ist. In Fig. 2 sind nur exempla- risch drei Leuchtdiodenchips 1 dargestellt, die in den ersten Träger 8 eingebettet sind. Abhängig von der gewählten Ausführungsform können mehr oder auch weniger Leuchtdiodenchips 1 in den ersten Träger 8 eingebettet sein. Fig. 3 zeigt einen Querschnitt durch einen Leuchtdiodenchip 1 senkrecht zu der Darstellung der Fig. 2. In der Fig. 3 ist der Querschnitt in der y-z-Ebene dargestellt, wobei die y- Achse senkrecht zur z-Achse angeordnet ist. Somit ist die z- Achse auch senkrecht zur x-Achse angeordnet.
Fig. 4 zeigt einen weiteren Verfahrensschritt mit einem Querschnitt in der y-x-Ebene, wobei in eine Rückseite 9 des ers¬ ten Trägers 8 Ausnehmungen 10 für jeden Leuchtdiodenchip 1 eingebracht sind. Die Ausnehmungen 10 erstrecken sich von der Rückseite 9 des ersten Trägers 8 bis zur Rückseite 3 des
Leuchtdiodenchips 1. Die Ausnehmungen 10 sind voneinander ge¬ trennt. In der dargestellten Ausführungsform ist der Querschnitt der Ausnehmungen 10 in der Y-X-Ebene leicht konisch zulaufend in Richtung auf den Leuchtdiodenchip 1 ausgebildet.
Fig. 5 zeigt einen Querschnitt durch einen Leuchtdiodenchip 1 der Anordnung der Fig. 4 in der y-z-Ebene. Dabei ist erkennbar, dass neben dem Leuchtdiodenchip 1 eine zweite Ausnehmung 11 in den ersten Träger 8 eingebracht ist. Die zweite Ausnehmung 11 erstreckt sich von der Rückseite 9 des ersten Trägers 8 bis zu einer Vorderseite 12 des ersten Trägers 8. Die zweite Ausnehmung 11 weist ebenfalls einen Querschnitt auf, der in Richtung auf die Vorderseite 12 konisch zulaufend ausgebildet ist. Die Ausnehmung 10 und die zweite Ausneh¬ mung 11 können beispielsweise mithilfe eines Lasers oder mit- hilfe von Bohr- oder Ätzverfahren in den ersten Träger 8 eingebracht werden. Die zweite Ausnehmung 11 ist in der z- Richtung seitlich zum Leuchtdiodenchip 1 beabstandet. In der dargestellten Ausführungsform ist für jeden Leuchtdiodenchip 1 eine entsprechende zweite Ausnehmung 11 im ersten Träger 8 ausgebildet . Fig. 6 zeigt einen weiteren Verfahrensschritt, bei dem die die Ausnehmungen 10 mit einem elektrisch leitenden Material 13 aufgefüllt sind. Das elektrisch leitende Material 13 steht in Kontakt mit den zweiten elektrischen Kontakten 5 der Leuchtdiodenchips 1. Zudem ist das elektrisch leitende Mate- rial 13 auf der Rückseite 9 des ersten Trägers 8 wenigstens in einem Bereich zwischen den Ausnehmungen 10 angeordnet. Das elektrisch leitende Material 13 der Ausnehmungen 10 bildet eine Sammelleitung 14. In der dargestellten Ausführungsform sind die zweiten elektrischen Kontakte 5 von drei Leuchtdio- denchips 1 über eine Sammelleitung 14 elektrisch miteinander verbunden. Abhängig von der gewählten Ausführungsform können auch nur zwei zweite elektrische Kontakte 5 von zwei Leucht¬ diodenchips 1 mit einer Sammelleitung 14 verbunden sein. Zudem können auch mehr als drei zweite elektrische Kontakte 5 von drei Leuchtdiodenchips 1 mit einer Sammelleitung 14 ver¬ bunden sein. Beispielsweise kann für jeden Leuchtdiodenchip 1 eine separate Sammelleitung 14 vorgesehen sein. Das
elektrisch leitende Material 13 kann beispielsweise mit Li¬ thographieverfahren und Galvanik in die Ausnehmungen 10 und die Rückseite 9 des ersten Trägers 8 ein- beziehungsweise aufgebracht werden. Beispielsweise kann als Material für das elektrisch leitende Material 13 ein Metall, insbesondere ein Edelmetall und/oder Schichten von verschiedenen Metallen verwendet werden.
Zudem werden bei diesem Verfahrensschritt, wie in Fig. 7 dargestellt ist, auch die zweiten Ausnehmungen 11 mit dem elektrisch leitenden Material 13 aufgefüllt. Fig. 7 zeigt ei- nen Querschnitt der Anordnung der Fig. 6 in der y-z-Ebene. Zudem wird bei diesem Verfahrensschritt auf der Vordersei¬ te 12 des ersten Trägers 8 für jede zweite Ausnehmung 11 ein elektrisch leitendes Material 13 aufgebracht, das mit dem ersten elektrischen Kontakt 4 des Leuchtdiodenchips in Ver¬ bindung gebracht wird. Auf der Vorderseite 12 bildet das elektrisch leitende Material 13 eine Steuerleitung 15 aus, die über eine elektrische Durchkontaktierung 17 durch die zweite Ausnehmung 11 auf der Rückseite 9 des ersten Trägers 8 geführt ist.
In einem weiteren Verfahrensschritt werden Gruppen von
Leuchtdiodenchips 1, die mit der Sammelleitung 14 verbunden sind, aus dem ersten Träger 8 gelöst und vereinzelt. Fig. 8 zeigt eine Gruppe 16 von drei Leuchtdiodenchips 1, die ver¬ einzelt sind und ein Multichipmodul darstellen. Fig. 9 zeigt einen Querschnitt durch einen Leuchtdiodenchip 1 der Gruppe 16 der Fig. 8 in der y-z-Ebene. Dabei ist deutlich die Durchkontaktierung 17 zu erkennen, über die der erste elekt- rische Kontakt 4 des Leuchtdiodenchips 1 elektrisch leitend zur Rückseite 9 des ersten Trägers 8 geführt ist.
Fig. 10 zeigt einen vergrößerten Querschnitt durch die Anord¬ nung der Fig. 8 in der y-x-Ebene.
Fig. 11 zeigt eine Draufsicht auf die Rückseite 9 des ersten Trägers 8 der Anordnung der Fig. 10. Die Sammelleitung 14 weist eine rechteckförmige Fläche auf, die sich entlang der x-Richtung über die drei Durchkontaktierungen 17 erstreckt. Jede Durchkontaktierung 17 stellt eine rechteckförmige Kon¬ taktfläche auf der Rückseite 9 des ersten Trägers 8 dar. So¬ mit können die ersten elektrischen Kontakte 4 der drei
Leuchtdiodenchips 1 einzeln elektrisch kontaktiert werden. Gleichzeitig können über die Sammelleitung 14 die zweiten elektrischen Kontakte 5 der drei Leuchtdiodenchips 1 gemein¬ sam beispielsweise mit Masse elektrisch kontaktiert werden. Abhängig von der gewählten Ausführung kann ein Multichipmodul auch mehr oder weniger als drei Leuchtdiodenchips 1 aufwei¬ sen, die gemäß der Anordnung der Fig. 8 angeordnet sind.
Fig. 12 zeigt eine Draufsicht auf die Vorderseite 12 des ers- ten Trägers 8 der Gruppe 16 der Fig. 10. In der dargestellten Ausführungsform ist der Leuchtdiodenchip 1 in dem Grundkörper 6 eingebettet. Der Grundkörper 6 kann aus einem
elektrisch isolierenden Material gebildet sein. Abhängig von der gewählten Ausführungsform kann auf den Grundkörper 6 auch verzichtet werden.
Die Figuren 1 bis 12 zeigen ein erstes Verfahren zur Herstellung eines Multichipmoduls . Die Figuren 13 bis 23 zeigen Verfahrensschritte eines zweiten Verfahrens zur Herstellung eines Multichipmoduls. Fig. 13 zeigt einen Querschnitt in der y-x-Ebene durch einen zweiten Träger 20, auf dem drei Leuchtdiodenchips 1 angeordnet sind. Der zweite Träger 20 weist auf einer Vorderseite 21 eine Sam- melleitung 14 auf, die in elektrischem Kontakt mit den zweiten elektrischen Kontakten 5 der Leuchtdiodenchips 1 steht. Die Leuchtdiodenchips 1 sind mit der Rückseite 3 auf der Sam¬ melleitung 14 angeordnet. Die Sammelleitung 14 steht über eine zweite Durchkontaktierung 22 mit einer Rückseitenmetalli- sierung 23 in Verbindung, die auf einer Rückseite 24 des zweiten Trägers 20 ausgebildet ist. Der zweite Träger 20 kann beispielsweise in Form einer Leiterplatte oder in Form eines Leadframes ausgebildet sein. Die zweite Durchkontaktierung 22 kann mithilfe von Laser-, Bohr- oder Ätzverfahren und mithil- fe von galvanischen Verfahren in den zweiten Träger 20 analog zu der Durchkontaktierung des ersten Trägers eingebracht werden .
Fig. 14 zeigt den Querschnitt durch den mittleren Leuchtdio- denchip 1 in der y-z-Ebene der Fig. 13. Die Sammelleitung 14, die zweite Durchkontaktierung 22 und die Rückseitenmetalli¬ sierung 23 sind aus einem elektrisch leitenden Material 13 gebildet. Zudem ist die zweite Durchkontaktierung 22 durch eine durchgehende Ausnehmung des zweiten Trägers 20 geführt, die von der Vorderseite 21 des zweiten Trägers 20 bis zur Rückseite 24 des zweiten Trägers 20 reicht. Die Leuchtdioden¬ chips 1 können mithilfe von Klebeverfahren oder mithilfe von Lötverfahren auf der Sammelleitung 14 befestigt werden.
Fig. 15 zeigt einen weiteren Verfahrensschritt, bei dem die Leuchtdiodenchips 1 wenigstens teilweise mit den Seitenflä¬ chen in ein Moldmaterial eingebettet werden und ein erster Träger 8 auf der Vorderseite 21 des zweiten Trägers 20 ausge¬ bildet wird. Fig. 15 zeigt den Querschnitt in der y-x-Ebene. Fig. 16 zeigt einen Querschnitt durch den mittleren Leuchtdi¬ odenchip 1 in der y-z-Ebene der Anordnung der Fig. 15. Fig. 17 zeigt einen weiteren Verfahrensschritt, wobei eine
Deckschicht 25 beispielsweise in Form einer Platte, insbeson¬ dere in Form einer Glasplatte oder Saphirplatte bereitge¬ stellt wird. Die Deckschicht 25 weist auf einer Unterseite 26 Steuerschaltungen 27 auf. Dabei kann für jeden Leuchtdioden- chip 1 eine Steuerschaltung 27 vorgesehen sein. Die Steuerschaltung 27 ist ausgebildet, um abhängig von einer Ansteue- rung der Steuerschaltung 27 wenigstens einen Leuchtdiodenchip 1 mit Strom zu versorgen. Zudem kann eine Steuerschaltung 27 für mehrere Leuchtdiodenchips 1 vorgesehen sein. Die Steuer- Schaltung 27 kann beispielsweise wenigstens einen Transistor, insbesondere zwei Transistoren und einen Kondensator aufweisen. Die Steuerschaltung 27 kann in TFT-Technologie ausgebil¬ det sein. Zudem kann die Steuerschaltung 27 aus einem optisch transparenten Material hergestellt sein. Die Steuerschaltung 27 ist schematisch nur als Block dargestellt. Die Steuerschaltung 27 kann mehrere Schichten aufweisen und beispielsweise transparente oder semitransparente Materialien wie zum Beispiel amorphes Silizium, transparente elektrisch leitende Oxyde (TCO) , wie zum Beispiel Indiumzinnoxyd und Indiumzin- koxyd oder Kohlenstoffnanoröhrenfilme oder transparente lei¬ tende Polymere und isolierende Schichten aufweisen. Fig. 18 zeigt einen Querschnitt der Anordnung der Fig. 17 in der y-z-Ebene. In dem gewählten Beispiel ist jede Steuer¬ schaltung 27 ist mit einer Ansteuerleitung 28 verbunden, die ebenfalls auf der Unterseite 26 der Deckschicht 25 angeordnet ist. Die Ansteuerleitung 28 ist in der z-Richtung einer vorgegebenen Strecke weg von der Steuerschaltung 27 geführt.
Fig. 19 zeigt einen Verfahrensschritt, bei dem die Deck¬ schicht 25 auf der Vorderseite 12 des zweiten Trägers 8 be- festigt wird. Dazu werden elektrische Anschlüsse der Steuer¬ schaltung 27 direkt oder über eine Steuerleitung mit den ersten elektrischen Kontakten 4 der Leuchtdiodenchips 1 in Verbindung gebracht. Beispielsweise kann die Deckschicht 25 auf den ersten Träger 8 aufgeklebt werden. Zudem können zur Aus- bildung der elektrisch leitenden Verbindung zwischen den ersten elektrischen Kontakten 4 und den Steuerschaltungen 27 beispielsweise Nanowires aus Silber als Steuerleitungen ver¬ wendet werden. Somit wird die Deckschicht 25 fest mit der An¬ ordnung der Leuchtdiodenchips 1 verbunden und gleichzeitig wird eine elektrisch leitende Verbindung zwischen einem Aus- gangsanschluss der Steuerschaltung 27 und dem jeweiligen ersten elektrischen Kontakt 4 des Leuchtdiodenchips 1 herge¬ stellt. Fig. 20 zeigt einen Querschnitt der Anordnung der Fig. 19 in der y-z-Ebene. Durchkontaktierungen 17 sind für jeden Leuchtdiodenchip 1 seitlich neben den Leuchtdiodenchip 1 in den ersten und den zweiten Träger 8, 20 eingebracht. Die Durch- kontaktierung 17 ist von einer Rückseite 24 des zweiten Trä- gers 20 bis zu der Vorderseite 12 des ersten Trägers 8 ge¬ führt. Zudem steht die Durchkontaktierung 17 mit der Ansteuerleitung 28 in Verbindung. Die Durchkontaktierung 17 ist bis zur Rückseite 24 des zweiten Trägers 20 geführt. Die Ansteu¬ erleitung 28 ist mit einem Eingangsanschluss der Steuerschal- tung 27 verbunden.
Fig. 21 zeigt eine Ansicht auf die Rückseite 24 des zweiten Trägers 20. Fig. 22 zeigt in einer schematischen Darstellung eine Draufsicht auf die Anordnung der Fig. 20, wobei die Deckschicht nicht dargestellt ist und schematisch die Steuerschaltungen 27 und die Ansteuerleitung 28 dargestellt sind.
Fig. 23 zeigt eine weitere Ausführungsform eines Multichipmo- duls, das im Wesentlichen gemäß der Ausführungsform der
Fig. 10 ausgebildet ist, wobei jedoch anstelle der Steuerlei- tung 15 zusätzlich eine Deckschicht 25 mit Steuerschaltungen 27 für jeden Leuchtdiodenchip 1 ausgebildet ist. Die Durchkontaktierung von der Ansteuerleitung 28 zur Rückseite 9 des ersten Trägers 8 erfolgt wie in der Ausführungsform der Fig. 10 durch die Durchkontaktierung 17.
Fig. 24 zeigt eine Anordnung gemäß Fig. 19, wobei jedoch mehrere Gruppen 16 von Leuchtdiodenchips 1 im ersten und im zweiten Träger 8, 20 angeordnet sind und mit einer einteili¬ gen Deckschicht 25 mit Steuerschaltungen 27 bedeckt sind. Fig. 24 zeigt einen Teilausschnitt einer Anordnung. Es können somit eine Vielzahl von Gruppen 16 von Leuchtdiodenchips 1 auf einem einteiligen ersten und zweiten Träger 8, 20 angeordnet und mit einer einteiligen Deckschicht 25 versehen werden. Die Gruppen 16 von Leuchtdiodenchips 1 können die glei- che oder unterschiedliche Anzahl von Leuchtdiodenchips 1 auf¬ weisen. Ein Multimodul wird dadurch erzeugt, dass die einzel¬ nen Gruppen von Leuchtdiodenchips 1 vereinzelt werden, wie in Fig. 25 schematisch dargestellt ist. Auch das Multimodul, das gemäß dem Verfahren der Figuren 1 bis 12 hergestellt wird, kann ebenfalls in Form von mehreren Gruppen hergestellt werden, die im ersten Träger 8 angeordnet sind und durch entsprechende Verfahrensschritte vereinzelt werden .
Fig. 26 zeigt einen schematischen Querschnitt durch eine weitere Ausführungsform, die im Wesentlichen der Ausführungsform der Fig. 25 entspricht, wobei wenigstens eine Gruppe 16 von drei Leuchtdiodenchips 1, das heißt ein Multichipmodul 30, 31 auf einem dritten Träger 29 angeordnet ist. In der darge¬ stellten Ausführungsform sind zwei Multichipmodule 30,31 auf dem dritten Träger 29 angeordnet. Zudem sind die zwei Mul- tichipmodule 30, 31 in eine Moldschicht 32 eingebettet, die auf dem dritten Träger 29 angeordnet ist. Die Moldschicht 32 ist aus einem Moldmaterial wie zum Beispiel Silikon oder Epo- xymaterial gebildet. Beispielsweise kann die Moldschicht 32 aus dem gleichem Material wie der erste Träger 8 gebildet sein. Der dritte Träger 29 kann beispielsweise als Leiter¬ platte ausgebildet sein und eine Mehrlagenverdrahtung aufwei¬ sen. Abhängig von der gewählten Ausführungsform kann bei dieser Ausführungsform auf die Ausbildung des ersten Trägers 8 verzichtet werden und der erste Träger 8 in Form der Mold- schicht 32 ausgebildet werden. Die elektrische Kontaktierung der ersten Kontakte ist wie in den Figuren 19 und 20 ausge¬ führt .
Fig. 27 zeigt in einer schematischen Darstellung ein Mul- tichipmodul 30 mit drei Leuchtdiodenchips 1, die mit der Ab¬ strahlseite auf einer Deckschicht 25 angeordnet sind. Die Deckschicht 25 weist Steuerschaltungen 27 auf. Die Steuerschaltungen 27 sind mit den ersten Kontakten 4 der Leuchtdiodenchips 1 verbunden. Zudem sind die Rückseiten 3 der Leucht- diodenchips 1 mit einer Sammelleitung 14 verbunden, die auf einem zweiten Träger 20 aufgebracht ist. Weiterhin weist die Deckschicht 25 eine Kontaktfläche 33 auf. Weiterhin ist ein erster Träger 8 aus Moldmaterial auf der Deckschicht 25 aus¬ gebildet, in den die Leuchtdiodenchips 1 und wenigstens teil- weise der zweite Träger 20 eingebettet sind. Zudem ist eine dritte Ausnehmung 34 von einer Rückseite 24 des zweiten Trägers 20 bis zur Vorderseite 21 des zweiten Trägers 20 und durch den ersten Träger 8 bis zur Kontaktfläche 33 geführt. Dabei grenzt die dritte Ausnehmung 34 wenigstens teilweise an die Sammelleitung 14 an oder geht durch die Sammelleitung 14 hindurch. Die dritte Ausnehmung 34 ist mit einem elektrisch leitenden Material 13 aufgefüllt. Somit wird die Sammellei¬ tung 14 elektrisch leitend mit der Kontaktfläche 33 verbun- den. Die Kontaktfläche 33 und die nicht dargestellten Ansteu¬ erleitungen der Steuerschaltungen 27 sind über elektrische Leitungen 51 mit Anschlusskontakten 35, 36 elektrisch leitend verbunden, die auf dem ersten Träger und/oder auf der Deck- schicht 25 angeordnet sind. Die Anschlusskontakte 35, 36 kön¬ nen seitlich neben dem ersten Träger 8 angeordnet sein. In der dargestellten Figur sind nur ein Anschlusskontakt 35, 36 und nur eine elektrische Leitung 51 schematisch dargestellt. Mithilfe dieser Anordnung kann eine gesamte Verdrahtung des Multichipmoduls 30 auf der Deckschicht 25 ausgeführt sein.
Die Steuerschaltungen 27 und die Verdrahtungen auf der Deckschicht 25 können aus einem optisch transparenten Material gebildet sein. Ebenso kann die Deckschicht 25 aus einem op¬ tisch transparenten Material wie zum Beispiel Glas oder Sa- phir gebildet sein.
Fig. 28 zeigt eine weitere Ausführungsform, bei der zwei Mul- tichipmodule 30, 31 auf einer Deckschicht 25 angeordnet sind. Die Multichipmodule sind im Wesentlichen gemäß der Ausfüh- rungsform der Fig. 19 ausgebildet. Zudem sind die Mul¬ tichipmodule 30, 31 in eine Moldschicht 32 eingebettet, die auch die Rückseitenmetallisierungen 23 der zweiten Träger 20 bedeckt. Zudem sind eine dritte und eine vierte Durchkontak- tierung 37, 38 in die Moldschicht 32 eingebracht. Die dritte Durchkontaktierung 37 erstreckt sich von einer Rückseite 40 der Moldschicht 32 bis zur Rückseitenmetallisierung 23 der zweiten Träger 20 der Multichipmodule 30, 31. Die vierten Durchkontaktierungen 38 erstrecken sich von der Rückseite 40 der Moldschicht 32 bis zur Ansteuerleitung 28 der Steuer- Schaltungen 27. In Fig. 28 ist nur eine vierte Durchkontaktierung 38 für ein Multichipmodul 30, 31 dargestellt. Jedoch ist für jede Steuerschaltung 27 jedes Leuchtdiodenchips 1 ei¬ ne vierte Durchkontaktierung 38 vorgesehen. Die in Fig. 28 dargestellte Anordnung kann anschließend auf einer Leiter- platte montiert werden. Zudem kann die Anordnung der Fig. 28 direkt auf einen SMT-Stecker aufgelötet werden. Fig. 29 zeigt in einer schematischen Darstellung ein elektrisches Ersatzschaltbild für die Steuerschaltung 27 für einen Leuchtdiodenchip 1. Ein erster elektrischer Anschluss 41 des Leuchtdiodenchips 1 steht mit einem zweiten Transistor 42 in Verbindung. Ein zweiter elektrischer Anschluss 43 des Leuchtdiodenchips 1 steht mit einer Masseleitung 44 in Verbindung. Ein Eingang des zweiten Transistors 42 ist mit einer Versorgungsleitung 45 verbunden. Die Versorgungsleitung 45 stellt eine positive Spannung bereit. Weiterhin ist ein Kondensator 46 zwischen dem Eingang des zweiten Transistors 42 und einem Gateanschluss 47 des zweiten Transistors 42 geschaltet. Wei¬ terhin steht der Gateanschluss 47 des zweiten Transistors über einen ersten Transistor 48 mit einer Spaltenleitung 49 in Verbindung. Zudem ist ein Gateanschluss 56 des ersten Transistors 48 an eine Zeilenleitung 50 angeschlossen. Jeder der Leuchtdiodenchips 1 wird von einer Ansteuerschaltung 27 abhängig von der Ansteuerung der Spaltenleitung 49 und der Zeilenleitung 50 mit Strom versorgt. Die Steuerschaltungen 27 können zudem elektronisch aktive Dioden oder Transistorstrukturen und Kapazitäten aufweisen. Die Steuerschaltungen und die elektrischen Leitungen auf der transparenten Deckschicht können aus transparenten Materialien gebildet werden. Zudem können die elektrischen Leitungen auch aus dünnen metallischen Leiterbahnen gebildet sein, die kaum eine Abschattung bewirken. Das elektrisch leitende Material 13 für die Durchkontaktierungen kann beispielsweise aus einem transparenten Material, insbesondere aus einem transpa¬ renten leitenden Klebstoff gebildet sein. Zudem können elektrisch leitende Nanodrähte beispielsweise aus Silber ver¬ wendet werden.
Das Moldmaterial des ersten Trägers 8 oder das Moldmaterial der Moldschicht 32 kann aus einem schwarzen oder reflektie- renden Material gebildet sein. Im Falle eines weißen Moldma- terials kann zur Kontrastverbesserung eine dünne schwarze Schicht auf die nicht Licht emittierenden Oberflächen aufge¬ bracht werden. Die Deckschicht 25 kann als Mischelement, das heißt als Mischoptik ausgebildet sein. Zudem kann die Deckschicht 25 wenigstens an einer Fläche, insbesondere an der gesamten Oberfläche als diffus streuendes Element ausgebildet sein. Weiterhin kann die Deckschicht 25 weitere optische Ele- mente, wie zum Beispiel Linsen aufweisen.
Abhängig von der gewählten Ausführungsform kann die Verdrahtung auch auf der Oberseite des ersten Trägers 8 ausgebildet sein. Die dargestellten Multichipmodule können direkt auf entsprechende Bauteile oder SMT-Stecker montiert werden.
Die vorgeschlagenen Multichipmodule bieten den Vorteil, dass die Komplexität des Aufbaus reduziert ist, wobei eine einfa¬ chere Montagetechnik auf Chip- und auf Submount-Ebene verwen- det werden kann. Zudem ist eine erhöhte Flexibilität bei der Montage der Multichipmodule gegeben. Weiterhin weisen die vorgeschlagenen Multichipmodule eine erhöhte Robustheit auf. Zur Montage der Leuchtdiodenchips auf dem zweiten Träger kön¬ nen hochparallele Die-Attach-Prozesse verwendet werden. Für die Montage der Multichipmodule auf einem dritten Träger kön¬ nen auch schnelle serielle Die-Attach-Prozesse verwendet wer¬ den. Die Leuchtdiodenchips können eine Kantenlänge zwischen 1 ym und 100 ym aufweisen und beispielsweise quadratisch aus¬ gebildet sein. Die Multichipmodule können beispielsweise eine Kantenlänge von einigen Mikrometern bis zu mehreren Millimetern aufweisen.
Durch die Selektierung von Multichipmodulen kann auf der Modulebene ebenfalls eine hohe Ausbeute erreicht werden. Wei- terhin kann eine immer feinere Pixelierung durch Clusterung emittierender Flächen auf Multichipmodulebene erreicht wer¬ den. Zudem können bekannte Techniken aus der TFT-Technologie verwendet werden, um die Steuerschaltungen 27 zur Ausbildung der einzelnen Ansteuerbarkeit der einzelnen Leuchtdioden- chips 1 zu realisieren. Weiterhin weisen die vorgeschlagenen vertikalen Leuchtdiodenchips 1 einen einfachen Aufbau auf. Die Erfindung wurde anhand der bevorzugten Ausführungsbei¬ spiele näher illustriert und beschrieben. Dennoch ist die Erfindung nicht auf die offenbarten Beispiele eingeschränkt. Vielmehr können hieraus andere Variationen vom Fachmann abge- leitet werden, ohne den Schutzumfang der Erfindung zu verlassen .
BEZUGSZEICHENLISTE
1 Leuchtdiodenchip
2 Abstrahlseite
3 Rückseite Leuchtdiodenchip
4 erster elektrischer Kontakt
5 zweiter elektrischer Kontakt
6 Grundkörper
7 leitende Verbindung
8 erster Träger
9 Rückseite erster Träger
10 Ausnehmung
11 zweite Ausnehmung
12 Vorderseite
13 elektrisch leitendes Material
14 Sammelleitung
15 Steuerleitung
16 Gruppe von Leuchtdiodenchips
17 Durchkontaktierung
20 zweiter Träger
21 Vorderseite zweiter Träger
22 zweite Durchkontaktierung
23 Rückseitenmetallisierung
24 Rückseite zweiter Träger
25 Deckschicht
26 Unterseite Deckschicht
27 SteuerSchaltung
28 Ansteuerleitung
29 dritter Träger
30 erstes Multichipmodul
31 zweites Multichipmodul
32 Moldschicht
33 Kontaktfläche
34 dritte Ausnehmung
35 erster Anschlusskontakt
36 zweiter Anschlusskontakt
37 dritte Durchkontaktierung
38 vierte Durchkontaktierung Rückseite Moldschicht
erster elektrischer Anschluss zweiter Transistor
zweiter elektrischer Anschluss
Masseleitung
Versorgungsleitung
Kondensator
Gateanschluss zweiter Transistor erster Transistor
Spaltenleitung
Zeilenleitung
elektrische Leitung
Gateanschluss erster Transistor

Claims

PATENTA S PRUCHE
Multichipmodul mit wenigstens zwei Leuchtdiodenchips (1), wobei die zwei Leuchtdiodenchips (1) wenigstens mit Sei¬ tenflächen in einem ersten Träger (8) aus einem Moldmate- rial eingebettet sind, wobei die Leuchtdiodenchips (1) erste elektrische Kontakte (4) auf einer Vorderseite auf¬ weisen, wobei die Vorderseite als Abstrahlseite ausgebil¬ det ist, wobei die Leuchtdiodenchips (1) zweite Kontakte
(5) auf einer Rückseite (3) aufweisen, wobei die zweiten Kontakte (5) mit einer Sammelleitung (14) verbunden sind, wobei die Sammelleitung (14) zu einer Rückseite (9) des ersten Trägers (8) geführt ist, wobei die ersten Kontakte
(5) mit Steuerleitungen (15) verbunden sind, wobei die Steuerleitungen (15) auf einer Vorderseite des ersten Trägers (8) angeordnet sind.
Multichipmodul nach Anspruch 1, wobei im ersten Träger (8) elektrisch leitende Durchkontaktierungen (17) vorgesehen sind, die von der Vorderseite zu der Rückseite des ersten Trägers (8) geführt sind, wobei eine Steuerleitung (15) mit einer Durchkontaktierung (17) verbunden ist.
Multichipmodul nach einem der vorhergehenden Ansprüche, wobei auf der Vorderseite des ersten Trägers (8) eine op¬ tisch transparente Deckschicht (25) angeordnet ist, wobei die Steuerleitungen (15) zwischen der Deckschicht (25) und dem ersten Träger (8) angeordnet sind.
Multichipmodul nach Anspruch 3, wobei die Steuerleitungen (15) mit Steuerschaltungen (27) verbunden sind, wobei die Steuerschaltungen (27) zwischen dem ersten Träger (8) und der Deckschicht (25) angeordnet sind, und wobei die Steu¬ erschaltungen (27) mit Ansteuerleitungen (28) verbunden sind, und wobei die Ansteuerleitungen (28) mit den Durchkontaktierungen (17) verbunden sind. Multichipmodul nach Anspruch 4, wobei eine Steuerschal¬ tung (27) wenigstens einen Transistor (42, 48), insbesondere zwei Transistoren (42, 48) und einen Kondensator (46) aufweist.
Multichipmodul nach einem der Ansprüche 4 oder 5, wobei jedem Leuchtdiodenchip (1) eine Steuerschaltung (27) zugeordnet ist, wobei die Steuerschaltung (27) ausgebildet ist, um abhängig von der Ansteuerung den Leuchtdiodenchip (1) mit Strom zu versorgen oder nicht.
Multichipmodul nach einem der Ansprüche 4 bis 6, wobei die Steuerschaltung (27) aus einem optisch transparenten Material besteht.
Multichipmodul nach einem der Ansprüche 1 und 3 bis 7, wobei auf der Vorderseite des ersten Trägers (8) elektri sehe Leitungen (51) vorgesehen sind, die mit den ersten elektrischen Kontakten (4) in Verbindung stehen, und wobei die elektrischen Leitungen (51) seitlich zu Anschlusskontakten (35, 36) am Randbereich des ersten Trägers (8) geführt sind.
Multichipmodul nach einem der vorhergehenden Ansprüche, wobei der erste Träger (8) auf einer Vorderseite eines zweiten Trägers (20) angeordnet ist, wobei der zweite Träger (20) eine zweite leitende Verbindung (22) auf¬ weist, die von der Vorderseite zu einer Rückseite des zweiten Trägers (20) geführt ist, wobei die zweite Ver¬ bindung (22) mit der Sammelleitung (14) verbunden ist. Multichipmodul nach Anspruch 2 und 9, wobei der zweite Träger (20) dritte elektrisch leitende Verbindungen (17) aufweist, die von einer Vorderseite zu einer Rückseite des zweiten Trägers geführt sind, wobei die dritten lei¬ tenden Verbindungen (17) jeweils mit einer Durchkontak- tierung (17) des ersten Trägers (8) verbunden sind.
11. Multichipmodul nach Anspruch 2 und 9, wobei der erste Träger (8) eine vierte elektrisch leitende Verbindung
(17) aufweist, die von einer Vorderseite zu einer Rück¬ seite des ersten Trägers (8) geführt ist, wobei die vier¬ te leitende Verbindung (17) mit der Sammelleitung (14) verbunden ist, wobei die vierte leitende Verbindung (17) mit einer elektrischen Leitung (51) verbunden ist, wobei die elektrische Leitung (51) auf der Vorderseite des ers¬ ten Trägers seitlich nach außen zu Anschlusskontakten
(35, 36) geführt ist.
12. Multichipmodul nach einem der Ansprüche 9 bis 11, wobei der zweite Träger (20) als Leiterrahmen oder als Leiterplatte ausgebildet ist.
13. Multichipmodul nach einem der Ansprüche 9 bis 12, wobei der zweite Träger (20) auf einem dritten Träger (29) angeordnet ist, wobei der dritte Träger (29) eine elektri¬ sche Leitung aufweist, die mit der zweiten leitenden Verbindung des zweiten Trägers verbunden ist, und wobei der dritte Träger (29) mit einer Moldschicht (32) bedeckt ist, die den ersten Träger (8) wenigstens seitlich teil¬ weise bedeckt.
14. Multichipmodul nach Anspruch 13, wobei die Moldschicht (32) einteilig und einstofflich mit dem ersten Träger (8) ausgebildet ist.
15. Verfahren zum Herstellen eines Multichipmoduls nach einem der vorhergehenden Ansprüche, wobei wenigstens zwei
Leuchtdiodenchips wenigstens mit Seitenflächen in einen ersten Träger aus einem Moldmaterial eingebettet werden, wobei die Leuchtdiodenchips erste elektrische Kontakte auf einer Vorderseite aufweisen, wobei die Vorderseite als Abstrahlseite ausgebildet ist, wobei die Leuchtdio¬ denchips zweite elektrische Kontakte auf einer Rückseite aufweisen, wobei die zweiten Kontakte mit einer Sammel¬ leitung verbunden werden, wobei die Sammelleitung zu ei- ner Rückseite des ersten Trägers geführt wird, wobei die ersten Kontakte mit Steuerleitungen verbunden werden, wobei die Steuerleitungen auf einer Vorderseite des ersten Trägers ausgebildet werden.
PCT/EP2017/069383 2016-08-02 2017-08-01 Multichipmodul Ceased WO2018024705A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201780046991.9A CN109564964B (zh) 2016-08-02 2017-08-01 多芯片模块
US16/322,069 US11101249B2 (en) 2016-08-02 2017-08-01 Multi-chip module with light-emitting diode (LED) chips configured for surface mount technology (SMT)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016114275.1A DE102016114275B4 (de) 2016-08-02 2016-08-02 Multichipmodul und verfahren zu dessen herstellung
DE102016114275.1 2016-08-02

Publications (1)

Publication Number Publication Date
WO2018024705A1 true WO2018024705A1 (de) 2018-02-08

Family

ID=59558400

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2017/069383 Ceased WO2018024705A1 (de) 2016-08-02 2017-08-01 Multichipmodul

Country Status (4)

Country Link
US (1) US11101249B2 (de)
CN (1) CN109564964B (de)
DE (1) DE102016114275B4 (de)
WO (1) WO2018024705A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI748371B (zh) 2020-03-13 2021-12-01 陳冠宇 發光裝置
DE102020215388A1 (de) * 2020-12-04 2022-06-09 First Sensor AG Chipmodul, Verwendung des Chipmoduls, Prüfanordnung sowie Prüfverfahren

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030160258A1 (en) * 2001-12-03 2003-08-28 Sony Corporation Electronic part and method of producing the same
WO2012038483A2 (de) * 2010-09-22 2012-03-29 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauelement
WO2015062867A1 (de) * 2013-10-31 2015-05-07 Osram Opto Semiconductors Gmbh Elektronisches bauelement und verfahren zum herstellen eines elektronischen bauelements

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007030129A1 (de) * 2007-06-29 2009-01-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
WO2009075753A2 (en) * 2007-12-06 2009-06-18 Paul Panaccione Chip-scale packaged light-emitting devices
JP5131549B2 (ja) * 2008-07-23 2013-01-30 ソニー株式会社 自発光型表示装置とその製造方法、及び照明装置
JP2010073841A (ja) * 2008-09-18 2010-04-02 Sony Corp 光学パッケージ素子、表示装置、および電子機器
CN103824848B (zh) * 2014-01-16 2017-03-15 大连德豪光电科技有限公司 Led显示屏及其制作方法
DE102015112556B4 (de) 2015-07-30 2024-03-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Videowand-Modul und Verfahren zu dessen Herstellung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030160258A1 (en) * 2001-12-03 2003-08-28 Sony Corporation Electronic part and method of producing the same
WO2012038483A2 (de) * 2010-09-22 2012-03-29 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauelement
WO2015062867A1 (de) * 2013-10-31 2015-05-07 Osram Opto Semiconductors Gmbh Elektronisches bauelement und verfahren zum herstellen eines elektronischen bauelements

Also Published As

Publication number Publication date
CN109564964B (zh) 2021-08-24
DE102016114275B4 (de) 2024-03-07
US11101249B2 (en) 2021-08-24
CN109564964A (zh) 2019-04-02
US20190189598A1 (en) 2019-06-20
DE102016114275A1 (de) 2018-02-08

Similar Documents

Publication Publication Date Title
EP2130225B1 (de) Licht emittierendes modul
DE102013201931B4 (de) Laserbauelement und Verfahren zu seiner Herstellung
WO2009132618A1 (de) Oberflächenmontierbares leuchtdioden-modul und verfahren zur herstellung eines oberflächenmontierbaren leuchtdioden-moduls
WO2015091005A1 (de) Optoelektronisches halbleiterbauteil und adaptiver scheinwerfer für ein kraftfahrzeug
WO2010034278A1 (de) Optoelektronisches modul mit einem trägersubstrat und einer mehrzahl von strahlungsemittierenden halbleiterbauelementen und verfahren zu dessen herstellung
WO2018002321A1 (de) Modulares modul
EP3360167A1 (de) Optoelektronisches bauelement mit einem leiterrahmen mit einer versteifungsstruktur
DE102013219780A1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
EP3262627B1 (de) Leuchtdiodenvorrichtung und verfahren zum herstellen einer leuchtdiodenvorrichtung
WO2019002098A1 (de) Optoelektronisches halbleiterbauteil und anordnung mit einem optoelektronischen halbleiterbauteil
WO2018024705A1 (de) Multichipmodul
WO2010060417A1 (de) Leuchtdiodenmodul und leuchtdiodenbauteil
WO2025202477A1 (de) Optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements
DE102016103552A1 (de) Modul für eine Leuchte
DE102014117897A1 (de) Verfahren zur Herstellung von optoelektronischen Modulen und Anordnung mit einem solchen Modul
DE102008049069B4 (de) Optoelektronisches Modul mit einem Trägersubstrat, zumindest einem strahlungsemittierenden Halbleiterbauelement und mindestens einem elektrischen Bauelement und Verfahren zu dessen Herstellung
WO2025120140A1 (de) Optoelektronisches bauelement
WO2021069378A1 (de) Anzeigevorrichtung und anzeigeeinheit
DE112015007119B4 (de) Package für eine elektronische Komponente, elektronische Komponente und elektronische Anordnung
EP2195865B1 (de) Strahlungsemittierendes halbleiterbauelement und verfahren zur herstellung eines strahlungsemittierenden halbleiterbauelements
DE102016103328A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102014116080A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102014101557A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102024102633A1 (de) Optoelektronisches halbleiterbauelement
DE102024110634A1 (de) Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17749171

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17749171

Country of ref document: EP

Kind code of ref document: A1