WO2018021115A1 - コンデンサ、及び該コンデンサの製造方法 - Google Patents

コンデンサ、及び該コンデンサの製造方法 Download PDF

Info

Publication number
WO2018021115A1
WO2018021115A1 PCT/JP2017/026121 JP2017026121W WO2018021115A1 WO 2018021115 A1 WO2018021115 A1 WO 2018021115A1 JP 2017026121 W JP2017026121 W JP 2017026121W WO 2018021115 A1 WO2018021115 A1 WO 2018021115A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductive
substrate
layer
capacitor according
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2017/026121
Other languages
English (en)
French (fr)
Inventor
健介 青木
建夫 荒川
徳之 井上
伊藤　賢
康一 神凉
洋昌 佐伯
直樹 岩地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of WO2018021115A1 publication Critical patent/WO2018021115A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors (thin- or thick-film circuits; capacitors without a potential-jump or surface barrier specially adapted for integrated circuits, details thereof, multistep manufacturing processes therefor)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon

Definitions

  • Patent Document 1 a porous metal having a high void portion 101 having fine pores having a large porosity and a low void portion 102 having a smaller void ratio than the high void portion 101.
  • a capacitor including a first terminal electrode 106 a electrically connected to the terminal 102 and a second terminal electrode 106 b electrically connected to the conductive portion 104 has been proposed.
  • a protective layer made of an insulating material is interposed between the one terminal electrode and the conductive substrate.
  • the method for forming the conductive portion 6 is not particularly limited, and for example, a CVD method, a plating method, a bias sputtering method, a sol-gel method, a conductive polymer filling method, and the like can be used.
  • a CVD method a plating method, a bias sputtering method, a sol-gel method, a conductive polymer filling method, and the like can be used.
  • the ALD method that is excellent in film formability as with the dielectric layer 5.
  • a conductor layer is formed on the surface of the dielectric layer 5 formed inside the pore 7a by the ALD method, and then a CVD method, a plating method, or the like is formed on the conductor layer using a conductive material.
  • the conductive portion 6 may be formed by forming a film by a method.
  • the aggregate base 16 is cut into pieces in the vertical and horizontal directions, thereby producing a capacitor.
  • the dielectric layer 5 and the conductive portion 6 are produced by the ALD method. From the viewpoint of production technology, it may be difficult to increase the thickness of the protective layer 9 due to the film formation temperature and the atmosphere of the source gas (ammonia gas, chlorine gas, etc.).
  • the source gas ammonia gas, chlorine gas, etc.
  • the first terminal electrode 3a and the second terminal electrode 3a can be formed so as to be flush with the element body 2.
  • the assembly substrate 16 is substantially the same as in the first embodiment. It is only necessary to perform processing on one main surface side of the conductive substrate 1 in a state, the processing process can be simplified, and a capacitor having a freely shaped terminal electrode can be easily manufactured by rewiring. Is possible.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

箔状の導電性基板１の一方の主面にのみ素子本体２が形成されている。この素子本体２は、微小な細孔を有する導電材料からなる多孔基体４と、細孔の内表面を含む多孔基体４の表面所定域に形成された誘電体層５と、誘電体層５上に形成された導電部６とを備えている。素子本体２の主面には、電気的に絶縁された第１及び第２の端子電極３ａ、３ｂが形成されている。第１の端子電極３ａは導電部６と電気的に接続される一方、第２の端子電極３ｂはビア導体１２を介して導電性基板１に電気的に接続されている。これにより、より一層の低背化が可能な小型・大容量のコンデンサとその製造方法を実現する。

Description

コンデンサ、及び該コンデンサの製造方法
　本発明は、コンデンサ、及び該コンデンサの製造方法に関し、より詳しくは微小な細孔を有する多孔基体を使用したコンデンサとこのコンデンサの製造方法に関する。
　今日、パーソナルコンピュータや携帯情報端末等の電子機器には、多くの各種コンデンサが搭載されている。この種のコンデンサのうち、固体電解コンデンサは、陽極酸化された酸化皮膜を誘電体層としていることから、誘電体層を薄層化することができ、小型・大容量化が可能なコンデンサとして広く使用されている。
　しかしながら、上記固体電解コンデンサでは、Ｎｂ等の弁金属を主体とした多孔質焼結体で陽極を形成しているため、欠陥が多く機械的強度に劣る。しかも誘電体層を陽極酸化により形成しているため、固体電解コンデンサには極性が付与されることとなり、使い勝手に劣るという欠点がある。
　そこで、特許文献１には、図１６に示すように、空隙率の大きい微小な細孔を有する高空隙部１０１と該高空隙部１０１に比べ空隙率が小さい低空隙部１０２とを有する多孔金属基体１０３と、多孔金属基体１０３と電気的に接続された断面コ字状の導電部１０４と、多孔金属基体１０３の両主面に形成された保護膜１０５と、多孔金属基体１０３の低空隙部１０２と電気的に接続された第１の端子電極１０６ａと、導電部１０４と電気的に接続された第２の端子電極１０６ｂとを備えたコンデンサが提案されている。
　この特許文献１では、多孔金属基体１０３は、金属芯部の両主面に高空隙部１０１及び低空隙部１０２が形成されると共に、該高空隙部１０１の細孔内表面を含む表面所定域に誘電体層が形成され、かつ誘電体層の表面に前記導電部１０４が形成されている。そして、高空隙部１０１、誘電体層、及び導電部１０４で静電容量を取得し、前記低空隙部１０２で機械的強度を確保しようとしている。
国際公開２０１５／１１８９０１号（請求項１～１１、図１、２等]）
　しかしながら、特許文献１では、金属芯部の両主面に形成された高空隙部１０１で静電容量を取得しているものの、高空隙部１０１は金属芯部の両主面に形成されていることからコンデンサの低背化には限界があった。また、上述したように高空隙部１０１を金属芯部の両主面に形成していることから、構造上、両端部の端面から側面部に架けて端子電極（第１及び第２の端子電極１０６ａ、１０６ｂ）を形成せざるを得ず、斯かる点からも低背化に限界があり、実装性にも劣っていた。
　また、特許文献１では、多孔金属基体１０３を両面から種々の加工を施して形成しなければならず、三次元的な形成プロセスが必要となり、製造工程が煩雑化を招いていた。
　本発明はこのような事情に鑑みなされたものであって、より一層の低背化が可能な小型・大容量のコンデンサ、及びこのコンデンサを加工プロセスが簡素で効率良く作製することができるコンデンサの製造方法することを目的とする。
　上記目的を達成するために本発明に係るコンデンサは、箔状の導電性基板の一方の主面に素子本体が形成されると共に、該素子本体が、微小な細孔を有する導電材料からなる多孔基体と、前記細孔の内表面を含む前記多孔基体の表面所定域に形成された誘電体層と、前記誘電体層上に形成された導電部とを備え、前記素子本体の主面には、電気的に絶縁された一対の端子電極が形成され、前記一対の端子電極のうちの一方の端子電極は前記導電部に電気的に接続される一方、他方の端子電極は前記導電性基板に電気的に接続されていることを特徴としている。
　これにより素子本体の一方の主面上に形成された一対の端子電極を使用して基板実装することが可能となり、コンデンサ単体での取り扱いが容易となる。しかも素子本体を導電性基板の一方の主面のみに形成されることが可能になることから、より一層の低背化が可能となり、より小型化された大容量のコンデンサを得ることが可能となる。
　また、本発明のコンデンサは、前記多孔基体が、静電容量の取得に寄与する高空隙部と、該高空隙部の少なくとも両端部に形成された前記高空隙部よりも空隙率の低い低空隙部とを有し、前記低空隙部は少なくとも前記素子本体の両端部に形成されているのが好ましく、さらにこの場合、前記高空隙部は、前記低空隙部で囲繞されているのが好ましい。
　これにより高空隙部が低空隙部で取り囲まれることから、機械的強度を確保することが可能となる。
　また、本発明のコンデンサは、前記一方の端子電極と前記導電性基板との間には絶縁性材料からなる保護層が介在されているのが好ましい。
　これによりコンデンサのより一層の機械的強度を確保することが可能となる。
　また、本発明のコンデンサは、前記他方の端子電極は、第１のビア導体を介して前記導電性基板と電気的に接続されているのが好ましい。
　さらに、本発明のコンデンサは、前記一対の端子電極が、前記素子本体の主面上で面一に形成されているのが好ましい。
　これにより実装時にコンデンサが傾斜するのを抑制することが可能となる。
　尚、一対の端子電極を面一に形成するための手段としては、上記保護層の厚みを調整したり、或いは第１の端子電極と導電部との間に絶縁層を介在させる等の手段が可能である。
　また、本発明のコンデンサは、前記導電部は２つに分断されると共に、分断されたそれぞれの導電部の表面に中間電極層が形成され、かつ前記中間電極層と前記一対の端子電極間には第１の絶縁層が介在され、前記一方の端子電極は、前記中間電極層のうちの一方の前記中間電極層と電気的に接続されると共に、前記他方の端子電極は、他方の前記中間電極層を介して前記導電性基板と電気的に接続されているのも好ましく、この場合、前記一方の端子電極は、前記第１の絶縁層を貫通する第２のビア導体を介して前記一方の中間電極層と電気的に接続され、前記他方の端子電極は、前記第１の絶縁層を貫通する第３のビア導体を介して前記他方の中間電極層と電気的に接続されているのが好ましい。
　このように中間電極層を設けて再配線化を行うことにより、自由な形状の端子電極を素子本体上に形成することが可能となる。また、中間電極層と端子電極間には絶縁層を介在させることにより、低背化を確保しつつ物理的衝撃を緩和することができ、機械的耐性を向上させることが可能となる。
　また、本発明のコンデンサは、前記分断された導電部のうち一方の導電部と該導電部上に形成される中間電極層との間には第２の絶縁層が介在されているのも好ましい。
　これにより、物理的衝撃をより緩和することができ、機械的耐性をより一層向上させることが可能となる。
　また、本発明のコンデンサは、前記導電性基板の他方の主面に保護部材が設けられているのが好ましい。
　これにより機械的強度の更なる向上が可能となり、より良好な機械的耐性を有するコンデンサを得ることが可能となる。
　また、本発明のコンデンサは、前記誘電体層が、原子層単位で堆積されてなるのが好ましい。
　これにより緻密な誘電体層を得ることができ、固体電解コンデンサにおける陽極酸化のように欠陥が生じて絶縁性の低下を招くのを抑制することができ、絶縁性の良好なコンデンサを得ることができる。また、極性が付与されることもなく、良好な信頼性を有し使い勝手の良好な小型・大容量のコンデンサを得ることができる。
　また、本発明のコンデンサは、前記導電部が、前記細孔の内部に充填されてなるのが好ましい。
　さらに、本発明のコンデンサは、前記導電部が、前記細孔の内部を前記誘電体層に沿うように形成されているのも好ましい。
　すなわち、導電部が、細孔の内部に充填されて形成されている場合、前記細孔の内部を誘電体層に沿うように形成されている場合のいずれにおいても、多数の細孔を利用して静電容量を取得することが可能となる。
　また、本発明のコンデンサは、前記導電性基板及び前記多孔基体が、金属材料からなりかつ一体的に形成されているのが好ましい。
　また、本発明のコンデンサは、前記導電部が、金属材料及び導電性化合物のうちのいずれかで形成されているのが好ましく、さらに前記導電性化合物は、金属窒化物及び金属酸窒化物を含むのが好ましい。
　導電部を低抵抗の金属材料で形成した場合は、より一層のＥＳＲ（等価直列抵抗）の低減が可能であり、また、導電部を金属窒化物や金属酸窒化物等の導電性化合物で形成した場合は、細孔内部にまで良好な均一性を有する導電部を形成することが可能となる。
　また、本発明に係るコンデンサの製造方法は、箔状の導電性基板の一方の主面に微小な細孔が形成された多孔性の導電材料からなる集合基体を準備する工程と、前記集合基体を加工し、該集合基体の所定領域に高空隙部を形成する工程と、絶縁性材料からなる保護層を前記導電性基板上に形成する工程と、前記細孔の内表面を含む前記集合基体の表面所定域に誘電体層を形成する工程と、前記誘電体層の表面に導電部を形成する工程と、前記導電部及び前記保護層を貫通するビアホールを形成し、該ビアホールに導電材料を充填して第１のビア導体を形成する工程と、前記導電部を、前記第１のビア導体を含まず前記高空隙部を含む第１の領域と前記第１のビア導体を含む第２の領域とに分断する工程と、前記第１の領域の主面に前記導電部に接続する一方の端子電極を形成し、前記第２の領域の主面に前記第１のビア導体を介して前記導電性基板に接続する他方の端子電極を形成し、電気的に絶縁された一対の端子電極を作製する工程と、前記一連の工程を実施した後、前記集合基体を個片化する工程とを含むことを特徴としている。
　また、本発明に係るコンデンサの製造方法は、導電性基板の一方の主面に微小な細孔が形成された多孔性の導電材料からなる集合基体を準備する工程と、前記集合基体を加工し、該集合基体の所定領域に高空隙部を形成する工程と、絶縁性材料からなる保護層を前記導電性基板上に形成する工程と、前記細孔の内表面を含む前記集合基体の表面所定域に誘電体層を形成する工程と、前記誘電体層の表面に導電部を形成する工程と、前記導電部上に中間電極層を形成する工程と、前記中間電極層、前記導電部及び前記保護層を貫通するビアホールを形成し、少なくとも前記ビアホールの内面に導電性薄膜を成膜して第１のビア導体を作製する工程と、前記導電部及び前記中間電極層を、前記第１のビア導体を含まず前記高空隙部を含む第１の領域と前記第１のビア導体を含む第２の領域とに分断する工程と、前記第１の領域と第２の領域との間隙を含む前記中間電極層の表面に第１の絶縁層を形成する工程と、電気的に絶縁された一対の端子電極を前記第１の絶縁層上に形成する工程と、前記一対の端子電極のうち一方の端子電極を前記第１の領域の中間電極層と電気的に導通させる第２のビア導体を作製し、他方の端子電極を前記第２の領域の中間電極層と電気的に導通させる第３のビア導体を作製する工程と、前記一連の工程を実施した後、前記集合基体を個片化する工程とを含むことを特徴としている。
　この場合、前記第２の領域において前記導電部と前記中間電極層との間に第２の絶縁層を形成する工程を含むのも好ましい。
　また、本発明のコンデンサの製造方法は、前記保護層の厚みを調整し、前記一対の端子電極が面一となるように形成するのが好ましい。
　また、本発明のコンデンサの製造方法は、前記誘電体層を原子層堆積法により形成するのが好ましい。
　さらに、本発明のコンデンサの製造方法は、前記導電部を原子層堆積法により形成するのが好ましい。
　また、本発明のコンデンサの製造方法は、前記高空隙部の少なくとも両端部に前記高空隙部とりも空隙率の低い低空隙部を形成するのが好ましい。
　本発明のコンデンサによれば、箔状の導電性基板の一方の主面に素子本体が形成されると共に、該素子本体が、微小な細孔を有する導電材料からなる多孔基体と、前記細孔の内表面を含む前記多孔基体の表面所定域に形成された誘電体層と、前記誘電体層上に形成された導電部とを備え、前記素子本体の主面には、電気的に絶縁された一対の端子電極が形成され、前記一対の端子電極のうちの一方の端子電極は前記導電部に電気的に接続される一方、他方の端子電極は前記導電性基板に電気的に接続されているので、素子本体の一方の主面上に形成された一対の端子電極を使用して基板実装することが可能となり、電子部品としてのコンデンサ単体での取り扱いが容易となる。しかも、素子本体を導電性基板の一方の主面のみに形成されることが可能になることから、より一層の低背化が可能となり、より小型化された大容量のコンデンサを得ることが可能となる。
　また、本発明のコンデンサの製造方法によれば、上述した集合基体を準備する工程、高空隙部を形成する工程、保護層を導電性基板上に形成する工程、誘電体層を形成する工程、導電部を形成する工程、第１のビア導体を形成する工程、前記保護層を第１の領域と第２の領域とに分断する工程、一対の端子電極を得る工程、及び集合基体を個片化する工程を含むので、集合基体の状態で導電性基板の一方の主面側のみに加工処理を施せばよく、加工プロセスを簡素化することができ、低背化された小型・大容量のコンデンサを高効率で得ることが可能となる。
　また、中間接続層を形成する工程等を含む場合についても同様、集合基体の状態で導電性基板の一方の主面側のみに加工処理を施せばよく、加工プロセスを簡素化することができ、再配線化によって自由な形状の端子電極を有するコンデンサを容易に製造することが可能となる。
本発明に係るコンデンサの一実施の形態を模式的に示す断面図である。 図１の平面図である。 図１のＡ部詳細を示す拡大断面図である。 図１のＢ部詳細を示す拡大断面図である。 本発明に係るコンデンサの製造方法を模式的に示す製造工程図（１／７）である。 本発明に係るコンデンサの製造方法を模式的に示す製造工程図（２／７）である。 本発明に係るコンデンサの製造方法を模式的に示す製造工程図（３／７）である。 本発明に係るコンデンサの製造方法を模式的に示す製造工程図（４／７）である。 本発明に係るコンデンサの製造方法を模式的に示す製造工程図（５／７）である。 本発明に係るコンデンサの製造方法を模式的に示す製造工程図（６／７）である。 本発明に係るコンデンサの製造方法を模式的に示す製造工程図（７／７）である。 本発明に係るコンデンサの第２の実施の形態を模式的に示す断面図である。 本発明に係るコンデンサの第３の実施の形態を模式的に示す断面図である。 本発明に係るコンデンサの第４の実施の形態を模式的に示す断面図である。 本発明に係るコンデンサの第５の実施の形態を模式的に示す要部断面図である。 特許文献１に記載されたコンデンサを模式的に示す断面図である。
　次に、本発明の実施の形態を詳説する。
　図１は、本発明に係るコンデンサの一実施の形態（第１の実施の形態）を模式的に示す断面図であり、図２は、図１の平面図である。
　このコンデンサは、箔状の導電性基板１の一方の主面に素子本体２が形成され、前記素子本体２の主面には電気的に絶縁された一対の端子電極（第１の端子電極３ａ、第２の端子電極３ｂ）が形成されている。
　素子本体２は、導電材料からなる多孔基体４と、該多孔基体４の表面に形成された誘電体層５と、該誘電体層５上に形成された導電部６とを有している。
　多孔基体４は、具体的には、静電容量の取得に寄与する空隙率の大きな高空隙部７と、該高空隙部７を囲繞するように形成された高空隙部７よりも空隙率の小さい低空隙部８とを有している。
　また、低空隙部８と誘電体層５との間には絶縁性材料からなる保護層９が介在され、さらに第１及び第２の端子電極３ａ、３ｂと導電部６との間には、後述するビア導体（第１のビア導体）１２をめっき形成するためのシード電極層１１が介在されている。
　尚、導電性基板１及び多孔基体４（高空隙部７、低空隙部８）は、後述するように、集合基体を加工して一体的に形成される。
　図３は、図１のＡ部詳細を示す拡大断面図である。
　導電性基板１上には微小な細孔７ａを有する高空隙部７が形成され、該細孔７ａの内表面には該内表面に沿うように誘電体層５が形成されている。また、誘電体層５上には細孔７ａを閉塞するように導電部６が形成され、細孔７ａは導電部６を形成する材料で充填されると共に、シード電極層１１に沿うように高空隙部７上に形成されている。そして、本実施の形態では、高空隙部７、誘電体層５及び導電部６とで静電容量を取得している。
　尚、誘電体層５は原子層単位で堆積されてなり、これにより緻密に成膜されることから、固体電解コンデンサのように陽極酸化で誘電体層を形成した場合とは異なり、欠陥が少なく絶縁性が良好となる。また、極性が付与されないことから、使い勝手の良好なコンデンサを得ることが可能となる。
　図４は、図１のＢ部詳細を示す拡大断面図である。
　導電性基板１上には、低空隙部８が高空隙部７を囲繞するように形成され、さらに低空隙部８上には保護層９、誘電体層５、導電部６、及びシード電極層１１が高空隙部７を囲繞するように形成されている。
　そして、素子本体２の一端面近傍には第２の端子電極３ｂと低空隙部８とを電気的に導通可能とするビア導体（第１のビア導体）１２が形成されている。このビア導体１２は、導電部６、誘電体層５及び保護層９を貫通するビアホール内に形成されている。すなわち、ビアホールの内面にはシード電極層１１が成膜され、シード電極層１１の内面には第２の端子電極３ｂを形成する導電性材料１４が充填され、シード電極層１１と導電性材料１４とでビア導体１２を形成している。
　また、低空隙部８上には少なくとも保護層９の一部に食い込むような形態で溝部１５が形成されている。すなわち、シード電極層１１、導電部６、及び誘電体層５は、溝部１５によって第１の領域３１と第２の領域３２の２つに領域分断され、これによりシード電極層１１上には、互いに電気的に絶縁された第１の端子電極３ａ及び第２の端子電極３ｂが形成されている。
　そして、この実施の形態では、高空隙部７上の第１の端子電極３ａと低空隙部８上の第１の端子電極３ａとは段差ｄを有するように形成されている。
　ここで、高空隙部７の空隙率は、特に限定されるものではないが、所望の静電容量を取得する観点からは、好ましくは３０～８０％、より好ましくは３５～６５％である。
　一方、低空隙部８の空隙率は、所望の機械的強度を確保する観点から、２５％以下が好ましく、より好ましくは１０％以下であり、空隙が存在しない０％であってもよい。
　尚、高空隙部７の作製方法は特に限定されるものではなく、例えば、後述するようにエッチング法、焼結法、脱合金化法等により製造することができ、これらの製法により作製された金属エッチング箔、焼結体、多孔金属体等を高空隙部７として使用することができる。
　高空隙部７の厚みは、特に限定されるものではないが、機械的強度を確保しつつ、所望の小型化を図る観点からは、１０～３００μｍが好ましく、より好ましくは３０～１５０μｍであり、さらに好ましくは３０～８０μｍである。
　また、低空隙部８は、後述するように高空隙部７が形成された導電性基板１にプレス加工やレーザー照射等を施し、多孔基体４（高空隙部７）の細孔７ａを潰滅させることにより形成することができる。高空隙部７と低空隙部８の領域比率は、取得すべき静電容量に応じて設定される。例えば、大容量のコンデンサを得る場合は、高空隙部７の領域比率が大きくなり、一方、静電容量は小さくなるが機械的強度を確保したい場合は、低空隙部８の領域比率が大きくなる。
　尚、本実施の形態では、機械的強度を向上させることにより、素子本体２の高さＨに対する長さＬの比を３以上、好ましくは５以上とすることができ、低背で小型かつ大容量のコンデンサを得ることが可能となる。
　また、導電性基板１の厚みも特に限定されるものではないが、機械的強度と低背化の観点からは１０～１００μｍが好ましい。
　このような導電性基板１の素材としては、導電性を有していれば特に限定されるものではなく、例えば、Ａｌ、Ｔａ、Ｎｉ、Ｃｕ、Ｔｉ、Ｎｂ、Ｆｅ等の金属材料やステンレス、ジュラルミン等の合金材料を使用することができる。
　ただし、導電性基板１は、ＥＳＲをより効果的に低減する観点からは、良導電性材料、特に比抵抗が１０μΩ・ｃｍ以下の金属材料で形成するのが好ましく、Ｓｉのような半導体材料は好ましくない。
　また、上記誘電体層５を形成する材料としては、絶縁性を有する材料であれば特に限定されるものではなく、例えば、Ａｌ２Ｏ３等のＡｌＯｘ、ＳｉＯ２等のＳｉＯｘ、ＡｌＴｉＯｘ、ＳｉＴｉＯｘ、ＨｆＯｘ、ＴａＯｘ、ＺｒＯｘ、ＨｆＳｉＯｘ、ＺｒＳｉＯｘ、ＴｉＺｒＯｘ、ＴｉＺｒＷＯｘ、ＴｉＯｘ、ＳｒＴｉＯｘ、ＰｂＴｉＯｘ、ＢａＴｉＯｘ、ＢａＳｒＴｉＯｘ、ＢａＣａＴｉＯｘ、ＳｉＡｌＯｘ等の金属酸化物、ＡｌＮｘ、ＳｉＮｘ、ＡｌＳｃＮｘ等の金属窒化物、或いはＡｌＯｘＮｙ、ＳｉＯｘＮｙ、ＨｆＳｉＯｘＮｙ、ＳｉＣｘＯｙＮｚ等の金属酸窒化物を使用することができる。また、緻密な膜形成を行う観点からは、誘電体層５が結晶性を有する必要はなく、非晶質膜を使用するのが好ましい。
　誘電体層５の厚みも特に限定されるものではないが、絶縁性を高めて漏れ電流を抑制し、かつ大きな静電容量を確保する観点からは、３～１００ｎｍが好ましく、より好ましくは１０～５０ｎｍである。
　誘電体層５の膜厚のバラツキについては、安定した所望の静電容量を取得する観点からは、膜厚が均一性を有するのが好ましい。本実施の形態では、後述する原子層堆積法を使用することにより、膜厚のバラツキは、平均膜厚を基準に絶対値換算で１０％以下に抑制することが可能である。
　また、導電部６を形成する材料については、導電性を有していれば特に限定されるものではなく、Ｎｉ、Ｃｕ、ＡＩ、Ｗ、Ｔｉ、Ａｇ、Ａｕ、Ｐｔ、Ｚｎ、Ｓｎ、Ｐｂ、Ｆｅ、Ｃｒ、Ｍｏ、Ｒｕ、Ｐｄ、Ｔａ、及びこれらの合金類（例えばＣｕＮｉ、ＡｕＮｉ、ＡｕＳｎ）、さらにはＴｉＮ、ＴｉＡｌＮ、ＴａＮ等の金属窒化物、ＴｉＯＮ、ＴｉＡｌＯＮ等の金属酸窒化物、ＰＥＤＯＴ／ＰＳＳ（ポリ（３，４－エチレンジオキシチオフェン）／ポリスチレンスルホン酸）、ポリアニリン、ポリピロール等の導電性高分子等を使用することができるが、細孔７ａへの充填性や成膜性を考慮すると、金属窒化物や金属酸窒化物が好ましい。尚、このような金属窒化物や金属酸窒化物、或いは導電性高分子を使用する場合は、電気抵抗をより一層低抵抗化すべく、めっき法等により導電部６の表面にＣｕ皮膜、Ｎｉ皮膜等の金属皮膜を形成するのが好ましい。
　導電部６の厚みも特に限定されるものではないが、より低抵抗の導電部６を得るためには、３ｎｍ以上が好ましく、より好ましくは１０ｎｍ以上である。
　保護層９の形成材料についても、絶縁性を有するものであれば特に限定されるものではなく、上記誘電体層５と同様の材料、例えばＳｉＮｘ、ＳｉＯｘ、ＡｌＴｉＯｘ、ＡｌＯｘ等を使用することができるが、好ましくはＳｉＯｘであり、またエポキシ樹脂、ポリイミド樹脂などの樹脂材料やガラス材料等を使用することもできる。
　第１及び第２の端子電極３ａ、３ｂの形成材料や厚みについても、所望の導電性を有するものであれば特に限定されるものではなく、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｕ、Ａｇ、Ｐｂ等の金属材料やこれらの合金等を使用することができ、厚みは０．５～５０μｍ、好ましくは１～２０μｍに形成される。
　このように本コンデンサは、箔状の導電性基板１の一方の主面に素子本体２が形成されると共に、該素子本体２が、微小な細孔７ａを有する導電材料からなる多孔基体４（高空隙部７及び低空隙部８）と、細孔７ａの内表面を含む多孔基体４の表面所定域に形成された誘電体層５と、誘電体層５上に形成された導電部６とを備え、素子本体２の主面には、互いに電気的に絶縁された第１及び第２の端子電極３ａ、３ｂが形成され、第１の端子電極３ａは導電部６と電気的に接続される一方、第２の端子電極３ｂはビア導体１２及び低空隙部８を介して導電性基板１と電気的に接続されているので、素子本体２の一方の主面上に形成された第１及び第２の端子電極３ａ、３ｂを使用して基板実装することが可能となる。しかも素子本体２を導電性基板１の一方の主面のみに形成されることが可能になることから、より一層の低背化が可能となり、より小型化された大容量のコンデンサを得ることが可能となる。
　次に、上記コンデンサの製造方法を図５～図１１に基づき詳述する。
　図５（ａ１）は、基材となる箔状の集合基体の斜視図であり、図５（ａ２）は、図５（ａ１）のＸ－Ｘ矢視断面図である。
　まず、この図５（ａ１）、（ａ２）に示すように、導電性基板１の一方の主面に微小な細孔７ａを形成した多孔基体４を有する大判の集合基体１６を準備する。尚、多孔基体４は、金属芯部７ｂと該金属芯部７ｂ上に形成された多数の微小な細孔７ａとで構成されている。
　ここで、集合基体１６としては、導電性基板１の一方の主面に拡面処理が施された金属エッチング箔や金属焼結体、多孔金属体等を使用することができる。
　金属エッチング箔は、Ａｌ等の金属箔に任意の方向に所定電流を通電し、金属箔をエッチング加工することにより作製することができる。金属焼結体は、ＴａやＮｉ等の金属粉末をシート状に成形加工した後、金属の融点よりも低い温度で加熱し、焼成することにより作製することができる。また、多孔金属体は、脱合金化法を使用することにより作製することができる。すなわち、電気化学的に貴な金属と卑な金属の二次元合金から卑な金属のみを酸などの電解液中で溶解除去する。そして、卑な金属を溶解除去する際に、溶解せずに残った貴な金属がナノメートルオーダの開気孔を形成し、これにより多孔金属体を作製することができる。
　このようにして導電性基板１上に多孔基体４が形成された集合基体１６を準備する。
　次に、図６（ｂ１）に示すように、集合基体１６にブロック化処理を施し、多孔基体４を高空隙部７と該高空隙部７よりも低背の低空隙部８とを一組とした多数のブロック群を形成する。
　図６（ｂ２）は、図６（ｂ１）のＹ－Ｙ矢視断面図、図６（ｂ３）は、図６（ｂ２）の要部拡大断面図である。
　ブロック化処理の方法は、特に限定されるものではなく、プレス加工、レーザー照射等を使用し、高空隙部７の細孔７ａの一部を潰滅させることにより、多孔基体４を高空隙部７と低空隙部８とにブロック化することができる。
　例えば、プレス加工を使用してブロック化処理を行う場合は、所定の幅寸法を有する金型を使用し、上面から集合基体１６を加圧し、高空隙部７と低空隙部８とにブロック化することができる。この場合、金型等の幅寸法を調整することにより、高空隙部７と低空隙部８の領域比率を調整することができ、上述したようにコンデンサの静電容量を制御することができる。
　また、レーザー照射を使用してブロック化処理を行う場合は、ＹＶＯ４レーザー、ＣＯ２レーザー、ＹＡＧレーザー、エキシマレーザー、ファイバーレーザー、更にはフェムト秒レーザー、ピコ秒レーザー、ナノ秒レーザー等の全固体パルスレーザーを多孔基体４の所定位置に照射して細孔７ａの一部を潰滅させ、これにより低空隙部８を形成することができる。尚、このようなレーザー照射で低空隙部８を形成する場合は、形状や空隙率をより高精度に制御するためには上述した全固体パルスレーザーを使用するのが好ましい。
　次に、図７（ｃ）に示すように、絶縁性材料からなる保護層９を低空隙部８の表面に形成する。保護層９の形成方法は特に限定されるものではなく、エア式ディスペンサ、ジェット式ディスペンサ、インクジェット法、スクリーン印刷法、静電塗布法等で低空隙部８の表面に絶縁性材料を充填又は塗布して保護層９を形成することができる。
　このような保護層用の絶縁性材料についても絶縁性を有すれば特に限定されるものではなく、例えばポリイミド樹脂、エポキシ樹脂等を使用することができる。
　次に、図８（ｄ１）に示すように、高空隙部７及び保護層９の表面に誘電体層５を形成する。図８（ｄ２）は、図８（ｄ１）の要部拡大断面図である。
　誘電体層５は、具体的には、この図８（ｄ２）に示すように、高空隙部７の細孔７ａの内表面及び低空隙部８上の保護層９の表面に形成される。
　誘電体層５の形成方法は特に限定されるものではなく、化学的気相成長（Chemical Vapor Deposition；以下、「ＣＶＤ」）という。）法、物理的気相成長法（Physical Vapor Deposition；以下「ＰＶＤ」という。）法等で製造することもできるが、薄膜かつ緻密で漏れ電流が小さく良好な絶縁性を得る観点からは、原子層堆積（Atomic Layer Deposition；以下「ＡＬＤ」という。）法で形成するのが好ましい。
　すなわち、ＣＶＤ法では、前駆体である有機金属化合物や水等の反応ガスを同時に反応室に供給して反応させ、成膜するため、ナノオーダーの微小な細孔７ａの内表面の奥深くまで均一な膜厚の誘電層５を形成するのが困難である。また、固体原料を使用したＰＶＤ法の場合も同様である。
　これに対しＡＬＤ法では、有機金属前駆体を反応室に供給して化学吸着させた後、気相中に過剰に存在する有機金属前駆体をパージして除去し、その後、反応室で水蒸気等の反応ガスと反応させ、これにより細孔７ａの内表面を含む高空隙部７及び低空隙部８上の保護層９の表面所定域に原子層単位の薄膜を堆積させることができる。したがって、上述の過程を繰り返すことにより、原子層単位で薄膜が積層され、その結果細孔７ａの内表面の奥深くまで均一で所定膜厚を有する緻密で高品質の誘電体層５が形成することができる。
　このように誘電体層５をＡＬＤ法で作製することにより、薄膜かつ緻密で漏れ電流が小さく良好な絶縁性を有する誘電体層５を得ることができ、安定した容量を有し、良好な信頼性を有する大容量のコンデンサを得ることが可能となる。
　次に、図９（ｅ１）に示すように、誘電体層５の表面に導電部６を形成する。図９（ｅ２）は、図９（ｅ１）の要部拡大断面図である。
　導電部６は、具体的にはこの図９（ｅ２）に示すように、誘電体層５に接するように細孔７ａの内部に充填され、かつ高空隙部７の表面所定域及び低空隙部８上の誘電体層５の表面に形成される。
　導電部６の形成方法も特に限定されるものではなく、例えば、ＣＶＤ法、めっき法、バイアススパッタ法、ゾルーゲル法、導電性高分子充填法等を使用することができるが、緻密で高精度の導電部６を得るためには、誘電体層５と同様、成膜性に優れたＡＬＤ法を使用するのが好ましい。また、例えば、細孔７ａ内部に形成された誘電体層５表面にＡＬＤ法で導電体層を作製し、次いで、導電性材料を使用して前記導電体層上にＣＶＤ法やめっき法等の方法で成膜し、これにより導電部６を形成してもよい。
　次に、図１０（ｆ１）、（ｆ２）に示すように、所定個所に端面と平行に等間隔でレーザー照射を行い、導電部６、誘電体層５、及び保護層９を貫通し、低空隙部８を貫通しないような複数のビアホール１７を形成する。
　ビアホール１７の孔径は特に限定されるものではなく、例えば２５μｍ程度に形成される。また、ビアホール１７の形成箇所も特に限定されるものではなく、例えば、高空隙部７と低空隙部８の境界から低空隙部８方向に向かって０．１５ｍｍ程度の位置に端面と平行に５ヶ所程度形成される。
　次に、Ａｒプラズマ処理等を施してビアホール１７内の保護層９の残渣を除去した後、図１１（ｇ）に示すように、導電部６の表面及びビアホール１７の内面にシード電極層１１を形成する。尚、図１１（ｇ）及び後述の図１１（ｈ）、（ｉ）等では、ビアホール１７の内面のシード電極層は省略して図示している。
　このシード電極層１１の形成方法は特に限定されるものではなく、スパッタ法や無電解めっき法等で形成することができる。
　また、シード電極層１１の形成材料や膜厚も特に限定されるものではなく、例えばＴｉ膜とＣｕ膜の二層構造とすることができる。この場合、Ｔｉ膜の膜厚は例えば０．１～０．３μｍ、Ｃｕ膜の膜厚は例えば０．５～２．０μｍが好ましい。
　次に、図１１（ｈ）に示すように、導電部６及びシード電極層１１の分断処理を行う。すなわち、ビアホール１７の形成位置よりも高空隙部７方向の低空隙部８の所定位置にレーザー照射等を行い、シード電極層１１、導電部６、及び誘電体層５を貫通し、保護層９を貫通しないように分断処理を行い、溝部１５を形成する。このようにして導電部６は、溝部１５によりビアホール１７を含まず高空隙部７を含む第１の領域３１と低空隙部８上にビアホール１７が形成された第２の領域３２とに分断される。
　次に、図１１（ｉ）に示すように、電解めっきを施し、第１の領域３１に第１の端子電極３ａを形成し、第２の領域３２に第２の端子電極３ｂを形成する。この際、電解めっきによりビアホール１７にも第２の端子電極３ｂと同一の導電性材料がビアホール１７に充填され、これによりビア導体１２が形成される。
　そして最後に集合基体１６を、破線Ｃに示すように、縦横に切断して個片化し、これによりコンデンサが製造される。
　尚、集合基体１６の切断方法は、特に限定されるものでなく、例えば、レーザー照射による切断、金型による抜き加工、ダイサー、超硬刃、スリッター、ピナクル刃等の切断具を使用することにより容易に切断することができる。
　このように本製造方法によれば、集合基体１６の状態で導電性基板１の一方の主面側のみに加工処理を施せばよく、加工プロセスを簡素化することができる。すなわち、いわゆる多数個取り方式で大判の集合基体１６から低背化された小型・大容量のコンデンサを高効率で得ることが可能となり、良好な生産性を得ることができる。
　図１２は、本発明に係るコンデンサの第２の実施の形態を模式的に示す断面図である。
　本第２の実施の形態では、低空隙部８上において、導電部６とシード電極層１１との間に絶縁層１８を介在させ、第１の端子電極３ａと第２の端子電極３ｂとが素子本体２上で面一となるように形成されている。そしてこれにより、第１の端子電極３ａと第２の端子電極３ｂとの間で第１の実施の形態のような段差ｄが生じるのを解消することかでき、コンデンサが傾斜して実装されるのを回避することが可能となる。
　すなわち、第１の実施の形態でも、保護層９の厚みを調整することにより段差ｄが生じるのを回避することが可能であるが、誘電体層５や導電部６をＡＬＤ法で作製した場合、生産技術的な観点から成膜温度や原料ガス（アンモニアガス、塩素ガス等）の雰囲気に起因して保護層９の厚みを増加させるのが困難な場合がある。
　これに対し本第２の実施の形態のように低空隙部８上で導電部６とシード電極層１１との間に絶縁層１８を介在させることにより、第１の端子電極３ａ及び第２の端子電極３ｂが素子本体２上で面一となるように形成することができる。
　尚、本第２の実施の形態のコンデンサは、以下の方法で容易に製造することができる。
　すなわち、第１の実施の形態と同様の方法・手順で、高空隙部７、低空隙部８、保護層９、誘電体層５及び導電部６を形成した後、導電部６の全面に感光性エポキシ樹脂をスピンコート法等で塗布し、周知のフォトリソグラフィ技術を使用し、低空隙部７上で露光、現像、硬化の各処理を順次行い、低空隙部７上に絶縁層１８を作製する。その後は第１の実施の形態と同様、シード電極層１１、ビア導体１２、第１及び第２の端子電極３ａ、３ｂを順次形成し、個片化することにより第２の実施の形態のコンデンサを容易に製造することができる。
　図１３は、本発明に係るコンデンサの第３の実施の形態を模式的に示す断面図であって、本第３の実施の形態では、導電部６が低空隙部８上で溝部２６を介して第１の領域３４と第２の領域３５の２つの領域に分断されると共に、分断された各導電部６上には第１及び第２の中間電極層１９ａ、１９ｂがそれぞれ形成され、この第１及び第２の中間電極層１９ａ、１９ｂがシード電極層を兼ねている。
　すなわち、第１の中間電極層１９ａは、第１の領域３４において導電部６の主面に第２の絶縁層２０を介して形成されている。また、溝部２６の外方にはビアホールが形成されると共に、該ビアホールの内面には第１の中間電極層１９ａと同一の導電性材料からなる薄膜状の第４のビア導体２５が形成され、これにより第１の中間電極層１９ａは第４のビア導体２５を介して低空隙部８と電気的に接続されている。
　一方、第２の中間電極層１９ｂは、第２の領域３５において導電部６の主面に第２の絶縁層２０を介して形成されると共に高空隙部７上に延伸され、該高空隙部７上では導電部６の表面に直接形成されている。
　また、中間電極層１９（第１及び第２の中間電極層１９ａ、１９ｂ）の表面には互いに電気的に絶縁された第１及び第２の端子電極２２ａ、２２ｂが第１の絶縁層２１を介して形成されている。すなわち、第１の絶縁層２１は第４のビア導体２５及び溝部２６の内面及び第１及び第２の中間電極層１９ａ、１９ｂの表面に形成されている。そして、第１の端子電極２２ａは、第２のビア導体２３を介して第１の中間電極層１９ａに電気的に接続され、第２の端子電極２３ｂは、第３のビア導体２４を介して第２の中間電極層１９ｂ、さらには第４のビア導体２５、低空隙部８を介して導電性基板１に電気的に接続されている。
　このように第３の実施の形態では、中間電極層１９（第１及び第２の中間電極層１９ａ、１９ｂ）を設けて再配線化を行うことにより、形状の自由度が高い第１及び第２の端子電極２２ａ、２２ｂの形成が可能になる。また、第１の絶縁層２１で高空隙部７全体を被覆することができ、物理的衝撃を緩和することができ、機械的耐性の向上を図ることができる。
　この第３の実施の形態は以下の方法で容易に製造することができる。
　すなわち、第１の実施の形態と同様の方法・手順で、高空隙部７、低空隙部８、保護層９、誘電体層５、導電部６、第２の絶縁層２０、及びビアホールを形成した後、第１及び第２の中間電極層１９ａ、１９ｂを形成し、さらにビアホール内面に薄膜状の第４のビア導体２５を形成する。次いで、第１の実施の形態と同様、レーザー照射を行って溝部２６を形成する。次に、第４のビア導体２５及び溝部２６の内面に絶縁性材料を充填し、第１及び第２の中間電極層１９ａ、１９ｂの表面に絶縁性材料を塗布して第１の絶縁層２１を形成する。次に、第１の絶縁層２１を貫通するビアホールを所定箇所に形成し、その後、電解めっきを施して前記ビアホールに導電性材料を充填し第２のビア導体２３及び第３のビア導体２４を形成する。次いで、第１の絶縁層２１上にスパッタ法等を施して第１及び第２の端子電極２２ａ、２２ｂを形成し、これにより第１の端子電極２２ａと第１の中間電極層１９ａとを電気的に導通させると共に、第２の端子電極２３ａと導電性基板１とを第２の中間電極層１９ｂ、第４のビア導体２５、及び低空隙部８を介して電気的に導通させる。
　最後に、集合基体を所定寸法に切断して個片化し、これにより第３の実施の形態のコンデンサを作製することができる。
　この第３の実施の形態のように、第１及び第２の中間電極層１９ａ、１９ｂを形成する工程等を含む場合であっても、第１の実施の形態と略同様、集合基体１６の状態で導電性基板１の一方の主面側のみに加工処理を施せばよく、加工プロセスを簡素化することができ、再配線化によって自由な形状の端子電極を有するコンデンサを容易に製造することが可能となる。
　図１４は、本発明に係るコンデンサの第４の実施の形態を模式的に示す断面図である。
　本第４の実施の形態は、上記第３の実施の形態において、低空隙部８上で第１及び第２の中間電極層１９ａ、１９ｂと導電部６との間に介在されている第２の絶縁層２０（図１３参照）を省略し、低空隙部８上でも導電部６上に第１及び第２の中間電極層１９ａ、１９ｂを直接形成している。
　本第４の実施の形態では、第３の実施の形態のような第２の絶縁層２０を設けていないが、第１の絶縁層２１の厚みを薄膜化することにより、第１の端子電極２２ａと第２の端子電極２２ｂを面一に形成することが可能である。そして、第２の絶縁層２０を設けず第１の絶縁層２１を薄層化していることから、機械的耐性が若干劣るものの、より一層の低背化が可能である。
　すなわち、第３の実施の形態と第４の実施の形態とを用途等に応じて適宜使い分けることにより、適用の自由度を広げることができる。
　図１５は、本発明に係るコンデンサの第５の実施の形態を模式的に示す断面図であって、本第５の実施の形態は、第１の実施の形態に加え、導電性基板１の多孔基体４が形成されている面と反対側の主面、すなわち他方の主面にガラス材やセラミック材等で形成された保護部材２７が設けられている。
　このように導電性基板１の他方の主面に保護部材２７を設けることにより、落下や衝撃等の物理的ダメージに対し、更なる機械的耐性の向上を図ることが可能となる。
　尚、本発明は上記実施の形態に限定されるものではない。例えば、上記各実施の形態では、導電部６は細孔７ａに形成された誘電体層５内に充填されているが、誘電体層５と略同一の膜厚で該誘電体層５に沿うように形成してもよい。また、上記実施の形態では高空隙部７の周囲に低空隙部８を設けたが、高空隙部７の両端部のみに設けたり、或いはレーザー照射等で多孔基体４の一部を除去し、導電性基板１上に高空隙部７のみを設けるようにしてもよい。また、溝部１５、２６は、保護層９の一部に食い込むように形成しているが、溝部１５、２６を低空隙部８の一部に食い込む程度に形成してもよい。
　また、上記実施の形態で示した製造手順は一例であって、上記製造工程が含まれるのであれば、工程順序は必要に応じて適宜変更することも可能である。
　低背で部品単体としての取り扱いが容易な小型・大容量のコンデンサを実現する。
１　導電性基板
２　素子本体
３ａ　第１の端子電極（一方の端子電極）
３ｂ　第２の端子電極（他方の端子電極）
４　多孔基体
５　誘電層
６　導電部
７　高空隙部
８　低空隙部
９　保護層
１２　ビア導体（第１のビア導体）
１９ａ　第１の中間電極層（一方の中間電極層）
１９ｂ　第２の中間電極層（他方の中間電極層）
２０　第２の絶縁層
２１　第１の絶縁層
２２ａ　第１の端子電極（一方の端子電極）
２２ｂ　第２の端子電極（他方の端子電極）
２３　第２のビア導体
２４　第３のビア導体
２５　第４のビア導体
３４　第１の領域
３５　第２の領域

Claims (23)

  1. 　箔状の導電性基板の一方の主面に素子本体が形成されると共に、
    　該素子本体が、微小な細孔を有する導電材料からなる多孔基体と、前記細孔の内表面を含む前記多孔基体の表面所定域に形成された誘電体層と、前記誘電体層上に形成された導電部とを備え、
    　前記素子本体の主面には、電気的に絶縁された一対の端子電極が形成され、
    　前記一対の端子電極のうちの一方の端子電極は前記導電部に電気的に接続される一方、他方の端子電極は前記導電性基板に電気的に接続されていることを特徴とするコンデンサ。
  2. 　前記多孔基体は、静電容量の取得に寄与する高空隙部と、該高空隙部の少なくとも両端部に形成された前記高空隙部よりも空隙率の低い低空隙部とを有し、前記低空隙部は少なくとも前記素子本体の両端部に形成されていることを特徴とする請求項１記載のコンデンサ。
  3. 　前記高空隙部は、前記低空隙部で囲繞されていることを特徴とする請求項２記載のコンデンサ。
  4. 　前記一方の端子電極と前記導電性基板との間には絶縁性材料からなる保護層が介在されていることを特徴とする請求項１乃至請求項３のいずれかに記載のコンデンサ。
  5. 　前記他方の端子電極は、第１のビア導体を介して前記導電性基板と電気的に接続されていることを特徴とする請求項１乃至請求項４のいずれかに記載のコンデンサ。
  6. 　前記一対の端子電極は、前記素子本体の主面上で面一に形成されていることを特徴とする請求項１乃至請求項５のいずれかに記載のコンデンサ。
  7. 　前記導電部は２つに分断されると共に、分断されたそれぞれの導電部の表面に中間電極層が形成され、かつ前記中間電極層と前記一対の端子電極間には第１の絶縁層が介在され、
    　前記一方の端子電極は、前記中間電極層のうちの一方の前記中間電極層と電気的に接続されると共に、前記他方の端子電極は、他方の前記中間電極層を介して前記導電性基板と電気的に接続されていることを特徴とする請求項１乃至請求項６のいずれかに記載のコンデンサ。
  8. 　前記一方の端子電極は、前記第１の絶縁層を貫通する第２のビア導体を介して前記一方の中間電極層と電気的に接続され、前記他方の端子電極は、前記第１の絶縁層を貫通する第３のビア導体を介して前記他方の中間電極層と電気的に接続されていることを特徴とする請求項７記載のコンデンサ。
  9. 　前記分断された導電部のうち一方の導電部と該導電部上に形成される中間電極層との間には第２の絶縁層が介在されていることを特徴とする請求項７又は請求項８記載のコンデンサ。
  10. 　前記導電性基板の他方の主面に保護部材が設けられていることを特徴とする請求項１乃至請求項９のいずれかに記載のコンデンサ。
  11. 　前記誘電体層は、原子層単位で堆積されてなることを特徴とする請求項１乃至請求項１０のいずれかに記載のコンデンサ。
  12. 　前記導電部は、前記細孔の内部に充填されてなることを特徴とする請求項１乃至請求項１１のいずれかに記載のコンデンサ。
  13. 　前記導電部は、前記細孔の内部を前記誘電体層に沿うように形成されていることを特徴とする請求項１乃至請求項１１のいずれかに記載のコンデンサ。
  14. 　前記導電性基板及び前記多孔基体は、金属材料からなりかつ一体的に形成されていることを特徴とする請求項１乃至請求項１３のいずれかに記載のコンデンサ。
  15. 　前記導電部は、金属材料及び導電性化合物のうちのいずれかで形成されていることを特徴とする請求項１乃至請求項１４のいずれかに記載のコンデンサ。
  16. 　前記導電性化合物は、金属窒化物及び金属酸窒化物を含むことを特徴とする請求項１５記載のコンデンサ。
  17. 　箔状の導電性基板の一方の主面に微小な細孔が形成された多孔性の導電材料からなる集合基体を準備する工程と、
    　前記集合基体を加工し、該集合基体の所定領域に高空隙部を形成する工程と、
    　絶縁性材料からなる保護層を前記導電性基板上に形成する工程と、
    　前記細孔の内表面を含む前記集合基体の表面所定域に誘電体層を形成する工程と、
    　前記誘電体層の表面に導電部を形成する工程と、
    　前記導電部及び前記保護層を貫通するビアホールを形成し、該ビアホールに導電材料を充填して第１のビア導体を形成する工程と、
    　前記導電部を、前記第１のビア導体を含まず前記高空隙部を含む第１の領域と前記第１のビア導体を含む第２の領域とに分断する工程と、
    　前記第１の領域の主面に前記導電部に接続する一方の端子電極を形成し、前記第２の領域の主面に前記第１のビア導体を介して前記導電性基板に接続する他方の端子電極を形成し、電気的に絶縁された一対の端子電極を作製する工程と、
    　前記一連の工程を実施した後、前記集合基体を個片化する工程とを含むことを特徴とするコンデンサの製造方法。
  18. 　導電性基板の一方の主面に微小な細孔が形成された多孔性の導電材料からなる集合基体を準備する工程と、
    　前記集合基体を加工し、該集合基体の所定領域に高空隙部を形成する工程と、
    　絶縁性材料からなる保護層を前記導電性基板上に形成する工程と、
    　前記細孔の内表面を含む前記集合基体の表面所定域に誘電体層を形成する工程と、
    　前記誘電体層の表面に導電部を形成する工程と、
    　前記導電部上に中間電極層を形成する工程と、
    　前記中間電極層、前記導電部及び前記保護層を貫通するビアホールを形成し、少なくとも前記ビアホールの内面に導電性薄膜を成膜して第１のビア導体を作製する工程と、
    　前記導電部及び前記中間電極層を、前記第１のビア導体を含まず前記高空隙部を含む第１の領域と前記第１のビア導体を含む第２の領域とに分断する工程と、
    　前記第１の領域と第２の領域との間隙を含む前記中間電極層の表面に第１の絶縁層を形成する工程と、
    　電気的に絶縁された一対の端子電極を前記第１の絶縁層上に形成する工程と、
    　前記一対の端子電極のうち一方の端子電極を前記第１の領域の中間電極層と電気的に導通させる第２のビア導体を作製し、他方の端子電極を前記第２の領域の中間電極層と電気的に導通させる第３のビア導体を作製する工程と、
    　前記一連の工程を実施した後、前記集合基体を個片化する工程とを含むことを特徴とするコンデンサの製造方法。
  19. 　前記第２の領域において前記導電部と前記中間電極層との間に第２の絶縁層を形成する工程を含むことを特徴とする請求項１８記載のコンデンサの製造方法。
  20. 　前記保護層の厚みを調整し、前記一対の端子電極が面一となるように形成することを特徴とする請求項１７乃至請求項１９のいずれかに記載のコンデンサの製造方法。
  21. 　前記誘電体層を原子層堆積法により形成することを特徴とする請求項１７乃至請求項２０のいずれかに記載のコンデンサの製造方法。
  22. 　前記導電部を原子層堆積法により形成することを特徴とする請求項１７乃至請求項２１のいずれかに記載のコンデンサの製造方法。
  23. 　前記高空隙部の少なくとも両端部に前記高空隙部よりも空隙率の低い低空隙部を形成することを特徴とする請求項１７乃至請求項２２のいずれかに記載のコンデンサの製造方法。
PCT/JP2017/026121 2016-07-29 2017-07-19 コンデンサ、及び該コンデンサの製造方法 Ceased WO2018021115A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016150083 2016-07-29
JP2016-150083 2016-07-29

Publications (1)

Publication Number Publication Date
WO2018021115A1 true WO2018021115A1 (ja) 2018-02-01

Family

ID=61017232

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/026121 Ceased WO2018021115A1 (ja) 2016-07-29 2017-07-19 コンデンサ、及び該コンデンサの製造方法

Country Status (2)

Country Link
TW (1) TWI661448B (ja)
WO (1) WO2018021115A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11222754B2 (en) * 2018-11-19 2022-01-11 KYOCERA AVX Components Corporation Solid electrolytic capacitor for a tantalum embedded microchip

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045762A (ja) * 2001-07-31 2003-02-14 Matsushita Electric Ind Co Ltd 回路モジュール
JP2010520647A (ja) * 2007-03-07 2010-06-10 ケメット エレクトロニクス コーポレーション 基板内に埋め込み可能な薄型固体電解コンデンサ
JP2011049339A (ja) * 2009-08-27 2011-03-10 Nec Tokin Corp 下面電極型固体電解コンデンサおよびその製造方法
WO2015118901A1 (ja) * 2014-02-07 2015-08-13 株式会社村田製作所 コンデンサ
JP2016510944A (ja) * 2013-02-19 2016-04-11 ケメット エレクトロニクス コーポレーション 固体電解コンデンサー及び固体電解コンデンサーを製造する方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045762A (ja) * 2001-07-31 2003-02-14 Matsushita Electric Ind Co Ltd 回路モジュール
JP2010520647A (ja) * 2007-03-07 2010-06-10 ケメット エレクトロニクス コーポレーション 基板内に埋め込み可能な薄型固体電解コンデンサ
JP2011049339A (ja) * 2009-08-27 2011-03-10 Nec Tokin Corp 下面電極型固体電解コンデンサおよびその製造方法
JP2016510944A (ja) * 2013-02-19 2016-04-11 ケメット エレクトロニクス コーポレーション 固体電解コンデンサー及び固体電解コンデンサーを製造する方法
WO2015118901A1 (ja) * 2014-02-07 2015-08-13 株式会社村田製作所 コンデンサ

Also Published As

Publication number Publication date
TWI661448B (zh) 2019-06-01
TW201805974A (zh) 2018-02-16

Similar Documents

Publication Publication Date Title
CN109585163B (zh) 电容器及其制造方法
US10256045B2 (en) Capacitor
TWI607463B (zh) Capacitor and capacitor manufacturing method
US10679794B2 (en) Thin film capacitor and electronic apparatus
CN115360175B (zh) 电容器组件
JP6583220B2 (ja) コンデンサ及びコンデンサの製造方法
US10535473B2 (en) Capacitor and capacitor mounting configuration
EP3297008A1 (en) Capacitor and method for manufacturing same
TWI625748B (zh) Capacitor
US20180114647A1 (en) Capacitor and method for manufacturing the capacitor
WO2018021115A1 (ja) コンデンサ、及び該コンデンサの製造方法
WO2021085573A1 (ja) トレンチキャパシタ及びトレンチキャパシタの製造方法
WO2018174132A1 (ja) コンデンサ
JP2016004827A (ja) コンデンサ、回路モジュール及び移動体通信機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17834123

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17834123

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP