WO2018003269A1 - Substrate inspection device - Google Patents
Substrate inspection device Download PDFInfo
- Publication number
- WO2018003269A1 WO2018003269A1 PCT/JP2017/016645 JP2017016645W WO2018003269A1 WO 2018003269 A1 WO2018003269 A1 WO 2018003269A1 JP 2017016645 W JP2017016645 W JP 2017016645W WO 2018003269 A1 WO2018003269 A1 WO 2018003269A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- test
- test program
- program
- semiconductor device
- prober
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Provided is a substrate inspection device capable of preventing inconveniencing a user in relation to the development of a test program. A prober 10 that executes a wafer-level system-level test comprises a development environment 34 for a test program, the development environment including: a user interface unit 27 for a user to edit the test program; and a test program engine 28 that compiles, executes, and debugs the test program.
Description
本発明は、基板に形成された半導体デバイスを当該基板から切り出すことなく検査する基板検査装置に関する。
The present invention relates to a substrate inspection apparatus that inspects a semiconductor device formed on a substrate without cutting out from the substrate.
近年、半導体デバイスの製造工程における早い段階で欠陥等を発見するために、基板としての半導体ウエハ（以下、単に「ウエハ」という。）に形成された半導体デバイスを当該ウエハから切り出すこと無く検査するための基板検査装置であるプローバが開発されている。
2. Description of the Related Art In recent years, in order to discover defects and the like at an early stage in the manufacturing process of semiconductor devices, a semiconductor device formed on a semiconductor wafer as a substrate (hereinafter simply referred to as “wafer”) is inspected without being cut out from the wafer. A prober, which is a substrate inspection apparatus, has been developed.
プローバは、多数のピン状のプローブを有するプローブカードと、ウエハを載置して上下左右に自在に移動するステージと、ＩＣテスタとを備え、プローブカードの各プローブを半導体デバイスが有する電極パッドや半田バンプに接触させ、半導体デバイスからの信号をＩＣテスタへ伝達させて半導体デバイスの電気的特性を検査する（例えば、特許文献１参照。）。
The prober includes a probe card having a large number of pin-shaped probes, a stage on which a wafer is mounted and moved freely up and down, left and right, and an IC tester. The electrical characteristics of the semiconductor device are inspected by contacting the solder bumps and transmitting a signal from the semiconductor device to the IC tester (for example, see Patent Document 1).
ＩＣテスタは伝達された信号に基づいて半導体デバイスの電気的な特性や機能の良否を判定するが、ＩＣテスタの回路構成はパッケージ化された半導体デバイス（以下、単に「パッケージ」という。）が実装される回路構成、例えば、マザーボードや機能拡張カードの回路構成と異なるため、ＩＣテスタは実装された状態で電気的な特性や機能の良否を判定することができず、結果として、ＩＣテスタでは検知されなかった半導体デバイスの不具合が、パッケージをマザーボード等に実装した場合に発見されるという問題がある。特に、近年、半導体デバイスの複雑化、高速化に伴い、ＩＣテスタでのテストパターンが厖大化するとともに、テストタイミングの微妙な制御が求められているため、上述した問題が顕著化している。
The IC tester determines the quality of the electrical characteristics and functions of the semiconductor device based on the transmitted signal. The circuit configuration of the IC tester is implemented by a packaged semiconductor device (hereinafter simply referred to as “package”). The IC tester cannot determine the quality of the electrical characteristics and functions in the mounted state because the circuit configuration is different from the circuit configuration of the motherboard or function expansion card, for example. There is a problem that a defect of a semiconductor device that has not been found is discovered when the package is mounted on a motherboard or the like. In particular, with the increasing complexity and speed of semiconductor devices in recent years, the test pattern in the IC tester has become larger and delicate control of the test timing has been demanded.
そこで、半導体デバイスの品質をより高度に保証するために、ＩＣテスタに代えて、プローブカードへパッケージが実装される回路構成、例えば、マザーボードの回路構成を再現する検査回路を設け、当該プローブカードを用いてパッケージをマザーボードに実装した環境を再現した状態（以下、「実装環境」という。）で、半導体デバイスをウエハから切り出すことなく半導体デバイスの電気的特性を検査する技術が提案されている（例えば、特許文献２参照。）。なお、このような実装環境で行われる半導体デバイスの検査をウエハレベルシステムレベルテストという。
Therefore, in order to guarantee the quality of the semiconductor device to a higher level, in place of the IC tester, a circuit configuration in which the package is mounted on the probe card, for example, an inspection circuit that reproduces the circuit configuration of the motherboard is provided, and the probe card is A technique for inspecting the electrical characteristics of a semiconductor device without cutting the semiconductor device from the wafer in a state where the environment in which the package is mounted on the mother board is reproduced (hereinafter referred to as “mounting environment”) has been proposed (for example, , See Patent Document 2). The semiconductor device inspection performed in such a mounting environment is called a wafer level system level test.
ところで、ウエハレベルシステムレベルテストでは、パッケージの実装が想定されるマザーボード等の種類が多岐に亘り、しかも、パッケージの種類も多岐に亘るが、マザーボードとパッケージの組合せ毎に検査内容が異なるため、検査内容に対応するテストフローを記述するテストプログラムを多数編集する必要がある。
By the way, in the wafer level system level test, there are a wide variety of types of motherboards that are expected to be packaged, and there are also a wide variety of packages, but the inspection contents differ depending on the combination of the motherboard and the package. Many test programs that describe the test flow corresponding to the contents need to be edited.
しかしながら、通常、プローバはテストプログラムの開発環境を備えていないため、ユーザ、若しくはベンダーが別途、当該ユーザに固有のテストプログラムの開発環境であるテストコントローラを構築する必要がある。さらに、ユーザがテストコントローラにおいてテストプログラムを編集する際、当該テストプログラムにおいてプローバの各構成要素の動作を一から記述する必要がある。また、個々のテストプログラムの開発をベンダーに依頼することも考えられるが、その場合、コストや納期に関して問題が生ずる。すわなち、ウエハレベルシステムレベルテストを行うプローバでは、テストプログラムの開発に関してユーザの使い勝手が悪いという問題がある。
However, since a prober usually does not have a test program development environment, it is necessary for a user or a vendor to separately construct a test controller that is a test program development environment specific to the user. Furthermore, when the user edits the test program in the test controller, it is necessary to describe the operation of each component of the prober from the beginning in the test program. In addition, it is conceivable to request a vendor to develop an individual test program, but in that case, there will be a problem with respect to cost and delivery time. In other words, a prober that performs a wafer level system level test has a problem that a user is not easy to use with respect to development of a test program.
本発明の目的は、テストプログラムの開発に関してユーザに不便を強いるのを防止することができる基板検査装置を提供することにある。
An object of the present invention is to provide a substrate inspection apparatus that can prevent a user from being inconvenienced regarding the development of a test program.
上記目的を達成するために、本発明によれば、基板に形成された半導体デバイスを当該基板から切り出すことなく検査する基板検査装置であって、前記半導体デバイスの検査内容に対応するテストフローを記述するテストプログラムを開発可能な開発環境を備える基板検査装置が提供される。
In order to achieve the above object, according to the present invention, a substrate inspection apparatus for inspecting a semiconductor device formed on a substrate without cutting out from the substrate, the test flow corresponding to the inspection contents of the semiconductor device is described. A board inspection apparatus having a development environment capable of developing a test program is provided.
本発明によれば、基板検査装置がテストプログラムを開発可能な開発環境を備えるので、ユーザに固有のテストプログラムの開発環境であるテストコントローラを作成する必要を無くすことができ、さらに、ユーザは個々のテストプログラムの開発をベンダーに依頼する必要が無くなるため、テストプログラムの開発に関してユーザに不便を強いるのを防止することができる。
According to the present invention, since the board inspection apparatus has a development environment capable of developing a test program, it is possible to eliminate the need to create a test controller that is a development environment for a test program unique to the user. This eliminates the need for a vendor to develop a test program, thereby preventing inconvenience to the user regarding the development of the test program.
以下、本発明の実施の形態について図面を参照しながら説明する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
図１は、本実施の形態に係る基板検査装置としてのプローバの構成を概略的に説明するための斜視図であり、図２は、同正面図である。図２は部分的に断面図として描かれ、後述する本体１２、ローダ１３及びテストボックス１４に内蔵される構成要素が示される。
FIG. 1 is a perspective view for schematically explaining a configuration of a prober as a substrate inspection apparatus according to the present embodiment, and FIG. 2 is a front view thereof. FIG. 2 is partially drawn as a cross-sectional view and shows components incorporated in a main body 12, a loader 13 and a test box 14 to be described later.
図１及び図２において、プローバ１０は、ウエハＷを載置するステージ１１を内蔵する本体１２と、該本体１２に隣接して配置されるローダ１３と、本体１２を覆うように配置されるテストボックス１４とを備え、ウエハＷに形成された半導体デバイスの電気的特性の検査を行う。本体１２は内部が空洞の筐体形状を呈し、当該内部には上述したステージ１１の他に、該ステージ１１に対向するようにプローブカード１５が配置され、プローブカード１５はウエハＷと対向する。プローブカード１５は、板状のカードボード１６と、カードボード１６におけるウエハＷと対向する下面に配置されるプローブヘッド１７とを有する。図３に示すように、プローブヘッド１７はウエハＷの半導体デバイスの電極パッドや半田バンプに対応する多数の針状のプローブ１８を有する。
1 and 2, the prober 10 includes a main body 12 containing a stage 11 on which a wafer W is placed, a loader 13 arranged adjacent to the main body 12, and a test arranged so as to cover the main body 12. And a box 14 for inspecting the electrical characteristics of the semiconductor device formed on the wafer W. The main body 12 has a hollow casing shape, and in addition to the stage 11 described above, a probe card 15 is disposed so as to face the stage 11, and the probe card 15 faces the wafer W. The probe card 15 includes a plate-shaped card board 16 and a probe head 17 disposed on the lower surface of the card board 16 facing the wafer W. As shown in FIG. 3, the probe head 17 has a large number of needle-like probes 18 corresponding to electrode pads and solder bumps of a semiconductor device on the wafer W.
ウエハＷはステージ１１に対する相対位置がずれないように該ステージ１１へ固定され、ステージ１１は水平方向及び上下方向に関して移動可能であり、プローブカード１５及びウエハＷの相対位置を調整して半導体デバイスの電極パッドや半田バンプをプローブヘッド１７の各プローブ１８へ接触させる。ローダ１３は、搬送容器であるＦＯＵＰ（図示しない）から半導体デバイスが形成されたウエハＷを取り出して本体１２の内部のステージ１１へ載置し、またウエハレベルシステムレベルテストが行われたウエハＷをステージ１１から除去してＦＯＵＰへ収容する。
The wafer W is fixed to the stage 11 so that the relative position with respect to the stage 11 does not shift. The stage 11 is movable in the horizontal direction and the vertical direction, and the relative position of the probe card 15 and the wafer W is adjusted to adjust the position of the semiconductor device. Electrode pads and solder bumps are brought into contact with the probes 18 of the probe head 17. The loader 13 takes out the wafer W on which the semiconductor device is formed from a FOUP (not shown) which is a transfer container, places the wafer W on the stage 11 inside the main body 12, and loads the wafer W on which the wafer level system level test has been performed. Remove from stage 11 and store in FOUP.
プローブカード１５のカードボード１６には、ウエハＷから切り出された完成品としての半導体デバイスであるパッケージが実装される回路構成、例えば、マザーボードの回路構成の一部を再現するカード側検査回路１９が形成され（図３参照）、該カード側検査回路１９はプローブヘッド１７へ接続される。プローブヘッド１７の各プローブ１８がウエハＷの半導体デバイスの電極パッドや半田バンプに接触する際、各プローブ１８は半導体デバイスの電源へ電力を供給し、若しくは、半導体デバイスからの信号をカード側検査回路１９へ伝達する。
The card board 16 of the probe card 15 has a circuit configuration on which a package, which is a semiconductor device cut out from the wafer W, is mounted, for example, a card side inspection circuit 19 that reproduces a part of the circuit configuration of the motherboard. The card side inspection circuit 19 is connected to the probe head 17 (see FIG. 3). When each probe 18 of the probe head 17 contacts the electrode pad or solder bump of the semiconductor device on the wafer W, each probe 18 supplies electric power to the power source of the semiconductor device, or the signal from the semiconductor device is used as a card side inspection circuit. 19 is transmitted.
テストボックス１４は、配線であるハーネス２０と、検査制御ユニットや記録ユニット（いずれも図示しない）と、マザーボードの回路構成の一部を再現するボックス側検査回路２１が形成されるテストボード２２とを有する。ハーネス２０は、テストボックス１４のテストボード２２とプローブカード１５のカードボード１６とを接続し、カード側検査回路１９からの信号をボックス側検査回路２１へ伝達する。プローバ１０では、カード側検査回路１９が形成されるプローブカード１５やテストボックス１４が有するテストボード２２を取り替えることにより、複数種のマザーボードの回路構成の一部を再現することができる。
The test box 14 includes a wiring harness 20, an inspection control unit and a recording unit (both not shown), and a test board 22 on which a box-side inspection circuit 21 that reproduces a part of the circuit configuration of the motherboard is formed. Have. The harness 20 connects the test board 22 of the test box 14 and the card board 16 of the probe card 15, and transmits a signal from the card side inspection circuit 19 to the box side inspection circuit 21. In the prober 10, a part of the circuit configuration of a plurality of types of motherboards can be reproduced by replacing the probe card 15 in which the card side inspection circuit 19 is formed and the test board 22 included in the test box 14.
ローダ１３は、電源、コントローラや簡素な測定モジュールからなるベースユニット２３を内蔵する。ベースユニット２３は配線２４によってボックス側検査回路２１へ接続され、コントローラはボックス側検査回路２１へ半導体デバイスの電気的特性の検査開始を指示する。プローバ１０では、上述したように、カードボード１６に形成されたカード側検査回路１９及びテストボード２２に形成されたボックス側検査回路２１のそれぞれがマザーボードの回路構成の一部を再現するが、ベースユニット２３は各種のマザーボードに共通する回路構成を再現する。したがって、カードボード１６、テストボード２２及びベースユニット２３が協働してパッケージが実装されるマザーボード全体を再現する。換言すれば、カードボード１６、テストボード２２及びベースユニット２３はパッケージをマザーボードに実装した環境である実装環境を再現し、これにより、プローバ１０はウエハレベルシステムレベルテストを行うことができる。
The loader 13 incorporates a base unit 23 including a power source, a controller, and a simple measurement module. The base unit 23 is connected to the box-side inspection circuit 21 by wiring 24, and the controller instructs the box-side inspection circuit 21 to start inspection of the electrical characteristics of the semiconductor device. In the prober 10, as described above, each of the card side inspection circuit 19 formed on the card board 16 and the box side inspection circuit 21 formed on the test board 22 reproduces a part of the circuit configuration of the motherboard. The unit 23 reproduces a circuit configuration common to various motherboards. Therefore, the card board 16, the test board 22, and the base unit 23 cooperate to reproduce the entire motherboard on which the package is mounted. In other words, the card board 16, the test board 22, and the base unit 23 reproduce the mounting environment that is an environment in which the package is mounted on the motherboard, and thus the prober 10 can perform a wafer level system level test.
プローバ１０では、半導体デバイスの電気的特性の検査を行う際、例えば、ボックス側検査回路２１の検査制御ユニットが、カード側検査回路１９へデータを送信し、さらに、送信されたデータが半導体デバイスと接続されたカード側検査回路１９によって正しく処理されたか否かをカード側検査回路１９からの電気信号に基づいて判定する。また、プローバ１０では、テストボックス１４のテストボード２２とプローブカード１５のカードボード１６とがハーネス２０で接続されるが、テストボックス１４の底面にはカードボード１６に対応した大きさの底面口２５が設けられ、テストボード２２とカードボード１６が対向する。これにより、テストボード２２とカードボード１６を近接して配置することができ、ハーネス２０を極力短くすることができる。その結果、ウエハレベルシステムレベルテストにおいて、ハーネス２０の長さの影響、例えば、配線容量の変化の影響を極力抑えることができ、機能拡張カードやマザーボードを有する実機としてのコンピュータの作動環境に極めて近い実装環境でウエハレベルシステムレベルテストを行うことができる。
In the prober 10, when inspecting the electrical characteristics of the semiconductor device, for example, the inspection control unit of the box-side inspection circuit 21 transmits data to the card-side inspection circuit 19, and the transmitted data is further transmitted to the semiconductor device. It is determined based on the electrical signal from the card side inspection circuit 19 whether or not the processing is correctly performed by the connected card side inspection circuit 19. In the prober 10, the test board 22 of the test box 14 and the card board 16 of the probe card 15 are connected by the harness 20, and a bottom opening 25 having a size corresponding to the card board 16 is formed on the bottom surface of the test box 14. And the test board 22 and the card board 16 face each other. Thereby, the test board 22 and the card board 16 can be arrange | positioned closely, and the harness 20 can be shortened as much as possible. As a result, in the wafer level system level test, the influence of the length of the harness 20, for example, the influence of the change in the wiring capacity can be suppressed as much as possible, and it is extremely close to the operating environment of a computer as a real machine having a function expansion card and a motherboard. A wafer level system level test can be performed in a mounting environment.
また、プローバ１０は当該プローバ１０の各構成要素の動作を制御する制御部２６と、ユーザインターフェース部２７（編集部）とを備える。制御部２６は、メモリやＣＰＵ等からなり、各種プログラムを実行する後述のテストプログラムエンジン２８を構成する。ユーザインターフェース部２７は表示パネル、例えば、タッチパネルやキーボード等からなり、ユーザはユーザインターフェース部２７において各種情報や指示を入力する。
Also, the prober 10 includes a control unit 26 that controls the operation of each component of the prober 10 and a user interface unit 27 (editing unit). The control unit 26 includes a memory, a CPU, and the like, and configures a test program engine 28 described later that executes various programs. The user interface unit 27 includes a display panel, such as a touch panel or a keyboard, and the user inputs various information and instructions on the user interface unit 27.
図４は、従来のプローバ及びテストコントローラの関係を示すブロック図である。なお、従来のプローバ２９は、例えば、テストボード３０とプローブカード（図示しない）が配置されるテストサイト３１を内蔵するが、図４では、説明の便宜上、プローバ２９とテストサイト３１を分けて描画する。
FIG. 4 is a block diagram showing the relationship between a conventional prober and a test controller. The conventional prober 29 includes, for example, a test site 31 in which a test board 30 and a probe card (not shown) are arranged, but in FIG. 4, the prober 29 and the test site 31 are drawn separately for convenience of explanation. To do.
図４において、プローバ２９はテストコントローラ３２へ接続される。ユーザはテストコントローラ３２において半導体デバイスの検査内容に対応するテストフローを記述するテストプログラムを編集し、プローバ２９は編集されたテストプログラムに応じてウエハＷに形成された各半導体デバイスの検査を実行する。また、テストボード３０はテストコントローラ３２へ直接接続され、テストコントローラ３２はテストボード３０を直接制御する。
4, the prober 29 is connected to the test controller 32. The user edits a test program describing a test flow corresponding to the inspection contents of the semiconductor device in the test controller 32, and the prober 29 executes inspection of each semiconductor device formed on the wafer W in accordance with the edited test program. . The test board 30 is directly connected to the test controller 32, and the test controller 32 directly controls the test board 30.
ところで、一般に、テストコントローラ３２は予め用意されることが無く、プローバ２９を利用するユーザや当該プローバ２９のベンダーが、ソフトウェアやハードウェアを使ってテストコントローラ３２を構築する必要がある。すなわち、テストコントローラ３２はユーザに応じて新たに作成されるため、ユーザに固有であり、テストコントローラ３２が半導体デバイスの電気的特性の検査に必要な機能を予め提供することはない。したがって、ユーザは当該機能を実現するためのプローバ２９の各構成要素の動作をテストプログラムにおいて一から記述する必要がある。すなわち、従来のプローバでは、テストコントローラ３２の構築やテストプログラムの編集にユーザの手間を要し、ユーザに不便を強いる。本実施の形態では、これに対応して、プローバ２９がテストプログラムの開発環境を備える。
By the way, generally, the test controller 32 is not prepared in advance, and the user who uses the prober 29 or the vendor of the prober 29 needs to construct the test controller 32 using software or hardware. That is, since the test controller 32 is newly created according to the user, the test controller 32 is unique to the user, and the test controller 32 does not provide a function necessary for inspecting the electrical characteristics of the semiconductor device in advance. Therefore, the user needs to describe the operation of each component of the prober 29 for realizing the function from the beginning in the test program. That is, the conventional prober requires the user's trouble to construct the test controller 32 and edit the test program, which inconveniences the user. In this embodiment, the prober 29 has a test program development environment correspondingly.
図５は、本実施の形態に係る基板検査装置としてのプローバの構成を概略的に示すブロック図である。なお、プローバ１０は、例えば、テストボード２２とプローブカード１５が配置されるテストサイト３３を内蔵するが、図５では、説明の便宜上、プローバ１０とテストサイト３３を分けて描画する。
FIG. 5 is a block diagram schematically showing a configuration of a prober as a substrate inspection apparatus according to the present embodiment. The prober 10 includes, for example, a test site 33 in which the test board 22 and the probe card 15 are arranged. In FIG. 5, the prober 10 and the test site 33 are drawn separately for convenience of explanation.
図５において、プローバ１０は、ユーザインターフェース部２７及びテストプログラムエンジン２８を備える。ユーザインターフェース部２７において、ユーザは、タッチパネルやキーボード等を用いてテストプログラムを編集する。ユーザインターフェース部２７は、例えば、Ｃ言語プログラミング環境や統合開発環境であるエクリプス（ＩＢＭ社製）を備え、ユーザはこれらの環境を利用してテストプログラムを編集する。また、ユーザインターフェース部２７は検査の進行状況やデバッグの結果をタッチパネル等に表示する。テストプログラムエンジン２８は、ユーザインターフェース部２７において編集されたテストプログラムを実行し、プローバ１０の各構成要素の動作を制御してウエハＷに形成された各半導体デバイスの検査を実行する。また、テストプログラムエンジン２８は、テストプログラムの実行に際して当該テストプログラムをコンパイルする。さらに、テストプログラムエンジン２８は後述のデバッグ機能を提供する。すなわち、ユーザは、ユーザインターフェース部２７及びテストプログラムエンジン２８を利用することにより、テストプログラムの編集、コンパイル、実行及びデバッグ（換言すれば、開発）を行うことができるため、ユーザインターフェース部２７及びテストプログラムエンジン２８はテストプログラムの開発環境３４を構成する。
5, the prober 10 includes a user interface unit 27 and a test program engine 28. In the user interface unit 27, the user edits the test program using a touch panel, a keyboard, or the like. The user interface unit 27 includes, for example, Eclipse (manufactured by IBM), which is a C language programming environment or an integrated development environment, and the user edits a test program using these environments. Further, the user interface unit 27 displays the progress of the examination and the result of debugging on a touch panel or the like. The test program engine 28 executes the test program edited in the user interface unit 27, controls the operation of each component of the prober 10, and executes the inspection of each semiconductor device formed on the wafer W. The test program engine 28 compiles the test program when the test program is executed. Further, the test program engine 28 provides a debugging function described later. That is, since the user can edit, compile, execute, and debug (in other words, development) the test program by using the user interface unit 27 and the test program engine 28, the user interface unit 27 and the test program The program engine 28 constitutes a test program development environment 34.
図６は、図５における開発環境の構成を詳細に説明するためのブロック図である。
FIG. 6 is a block diagram for explaining the configuration of the development environment in FIG. 5 in detail.
図６において、テストプログラムエンジン２８は半導体デバイスの検査に必要な各種機能を実現するためのアプリケーション（以下、「アプリ」と略す。）を提供する。具体的には、テスト実行時間管理アプリ３５、オペレーションＧＵＩ（Ｇｒａｐｈｉｃ Ｕｓｅｒ Ｉｎｔｅｒｆａｃｅ）アプリ３６、デバッグＧＵＩアプリ３７、診断アプリ３８、アラームアプリ３９、ＭＥＳ（Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｅｘｅｃｕｔｉｏｎ Ｓｙｓｔｅｍ）制御アプリ４０、プローバ制御アプリ４１、データロギングアプリ４２、テストファームコマンダアプリ４３及びモジュール制御アプリ４４等を提供する。これらのアプリは、各アプリに対応するプログラムをテストプログラムエンジン２８へロードすることによって実現される。なお、オペレーションＧＵＩアプリ３６及びデバッグＧＵＩアプリ３７は統合されてもよい。
6, the test program engine 28 provides an application (hereinafter abbreviated as “application”) for realizing various functions necessary for the inspection of the semiconductor device. Specifically, a test execution time management application 35, an operation GUI (Graphic User Interface) application 36, a debug GUI application 37, a diagnostic application 38, an alarm application 39, a MES (Manufacturing Execution System) control application 40, a prober control application 41, A data logging application 42, a test farm commander application 43, a module control application 44, and the like are provided. These applications are realized by loading a program corresponding to each application into the test program engine 28. The operation GUI application 36 and the debug GUI application 37 may be integrated.
テストプログラムエンジン２８において、上述した各アプリ３５~４４によって実現される機能としては、例えば、プローバ制御機能、テストシーケンス制御機能や結果保存機能が該当する。
In the test program engine 28, the functions realized by the above-described applications 35 to 44 include, for example, a prober control function, a test sequence control function, and a result storage function.
プローバ制御機能は、テストプログラムを実行することによって実現される検査とプローバ１０におけるプローブ動作（各プローブ１８による半導体デバイスの電極パッドや半田バンプへの接触動作等）とを同期させる。テストシーケンス制御機能は、テストプログラムの選択、テストプログラムの実行や停止、テストプログラムフロー制御を行う。テストプログラムの選択では、半導体デバイスの種類やデバッグの目的に応じて複数のテストプログラムから適切なテストプログラムが選択される。テストプログラムの実行や停止では、テストプログラムの実行タイミングや停止タイミングが任意に決定される。テストプログラムフロー制御では、テストプログラムの実行時の条件に応じてテストプログラムを構成する各テストパートの実行や非実行が選択される。なお、テストパートとは検査における小実施項目である。結果保存機能は、「ＰＡＳＳ」や「ＦＡＩＬ」で示される検査結果、並びに、「ＢＩＮ／ＣＡＴ」で示される検査結果のカテゴリーを保存する。
The prober control function synchronizes the inspection realized by executing the test program and the probe operation of the prober 10 (contact operation of each probe 18 to the electrode pad or solder bump of the semiconductor device, etc.). The test sequence control function performs test program selection, test program execution and stop, and test program flow control. In selecting a test program, an appropriate test program is selected from a plurality of test programs according to the type of semiconductor device and the purpose of debugging. In the execution and stop of the test program, the execution timing and stop timing of the test program are arbitrarily determined. In the test program flow control, execution or non-execution of each test part constituting the test program is selected according to the conditions at the time of execution of the test program. The test part is a small implementation item in the inspection. The result storage function stores the inspection result indicated by “PASS” or “FAIL” and the category of the inspection result indicated by “BIN / CAT”.
また、テストプログラムエンジン２８では、上述した各アプリ３５~４４により、ＰＩＮマッピング機能、マルチＤＵＴ（Ｄｅｖｉｃｅ Ｕｎｄｅｒ Ｔｅｓｔ）マッピング機能、実行時間ロギング機能やデータロギング機能が提供される。
Also, in the test program engine 28, the above-described applications 35 to 44 provide a PIN mapping function, a multi-DUT (Device Under Test) mapping function, an execution time logging function, and a data logging function.
ＰＩＮマッピング機能は、半導体デバイスの検査における各プローブ１８へのテストリソースの割り当て、すなわち、検査内容に応じて使用される各プローブ１８の決定を行う。マルチＤＵＴマッピング機能は、ウエハＷに形成された複数の半導体デバイスのうち、検査対象となる半導体デバイスの位置を決定する。実行時間ロギング機能は半導体デバイスの検査の実行時間を記録、管理する。データロギング機能は半導体デバイスの検査におけるデータログを収集、出力する。
The PIN mapping function assigns test resources to each probe 18 in the semiconductor device inspection, that is, determines each probe 18 to be used according to the inspection content. The multi-DUT mapping function determines the position of a semiconductor device to be inspected among a plurality of semiconductor devices formed on the wafer W. The execution time logging function records and manages the execution time of the semiconductor device inspection. The data logging function collects and outputs data logs for semiconductor device inspection.
さらに、テストプログラムエンジン２８では、上述した各アプリ３５~４４により、テストプログラムのデバッグ機能、ＧＵＩ機能、診断機能、アラーム検出機能やモジュール制御機能が提供される。デバッグ機能はテストプログラムのデバッグを行うが、開発環境３４は、例えば、デバッグコンソールを備えてもよい。この場合、ユーザはテストプログラムのデバッグの際にデバッグプリントを行うことができる。なお、デバッグ機能は、プローバ１０をリモート接続された別の機器において提供されてもよい。ＧＵＩ機能はユーザによるマニュアル操作を受け付ける。診断機能はプローバ１０における内部配線のチェック等を行う。アラーム検出機能は、プローバ１０の各構成要素、例えば、ファンや電源の異常の発生の有無を監視する。なお、ユーザによって監視対象を任意に追加することができる。モジュール制御機能はＤＩＯ（Ｄａｔａ Ｉｎｐｕｔ Ｏｕｔｐｕｔ）モジュール、リレーモジュールやアクセスモジュール等をテストプログラムにおいて利用可能とする。
Further, the test program engine 28 provides a test program debugging function, a GUI function, a diagnosis function, an alarm detection function, and a module control function by the above-described applications 35 to 44. The debug function debugs the test program, but the development environment 34 may include a debug console, for example. In this case, the user can perform debug printing when debugging the test program. Note that the debug function may be provided in another device to which the prober 10 is remotely connected. The GUI function accepts a manual operation by the user. The diagnostic function checks the internal wiring in the prober 10 and the like. The alarm detection function monitors whether or not an abnormality has occurred in each component of the prober 10, for example, a fan or a power supply. Note that a monitoring target can be arbitrarily added by the user. The module control function makes it possible to use a DIO (Data Input Output) module, a relay module, an access module, etc. in a test program.
また、開発環境３４では、ユーザインターフェース部２７及びテストプログラムエンジン２８の間にＡＰＩ（Ａｐｐｌｉｃａｔｉｏｎ Ｐｒｏｇｒａｍ Ｉｎｔｅｒｆａｃｅ）４５が介在し、ＡＰＩ４５は、上述した各種機能をテストプログラムにおいて利用可能となるようにユーザインターフェース部２７へ提供する。
In the development environment 34, an API (Application Program Interface) 45 is interposed between the user interface unit 27 and the test program engine 28, and the API 45 allows the above-described various functions to be used in the test program. 27.
本実施の形態によれば、プローバ１０がテストプログラムの開発環境３４を備えるので、ユーザに固有のテストプログラムの開発環境であるテストコントローラを作成する必要を無くすことができ、さらに、ユーザは個々のテストプログラムの開発をベンダーに依頼する必要が無くなるため、テストプログラムの開発に関してユーザに不便を強いるのを防止することができる。
According to the present embodiment, since the prober 10 includes the test program development environment 34, it is possible to eliminate the need to create a test controller that is a test program development environment unique to the user. Since it is not necessary to request the vendor to develop the test program, it is possible to prevent the user from being inconvenienced regarding the development of the test program.
また、開発環境３４では、テストプログラムエンジン２８は、半導体デバイスの検査に必要な各種機能を実現するためのアプリを提供し、ユーザインターフェース部２７及びテストプログラムエンジン２８の間に介在するＡＰＩ４５が上記各種機能をテストプログラムにおいて利用可能となるようにユーザインターフェース部２７へ提供するため、テストプログラムにおいて各種機能を利用する記述を行うだけで各種機能を利用することができる。すなわち、ユーザは、各種機能を実現するために、テストプログラムにおいてプローバの各構成要素の動作を一から記述する必要が無い。その結果、テストプログラムの記述を簡素化でき、ユーザはテストプログラムの編集を容易に行うことができる。
Further, in the development environment 34, the test program engine 28 provides applications for realizing various functions necessary for the inspection of the semiconductor device, and the API 45 interposed between the user interface unit 27 and the test program engine 28 includes the above various types. Since the functions are provided to the user interface unit 27 so that the functions can be used in the test program, the various functions can be used only by making a description using the various functions in the test program. That is, the user does not have to describe the operation of each component of the prober from the beginning in the test program in order to realize various functions. As a result, the description of the test program can be simplified, and the user can easily edit the test program.
さらに、開発環境３４では、各アプリを、当該アプリに対応するプログラムをテストプログラムエンジン２８へロードすることによって実現するので、各アプリの実現のために特有のハードウェアを用意する必要が無く、プローバ１０における無駄なコストの発生や構成の複雑化を防止することができる。
Further, in the development environment 34, each application is realized by loading a program corresponding to the application into the test program engine 28. Therefore, it is not necessary to prepare specific hardware for realizing each application, and the prober It is possible to prevent generation of useless cost and complication of the configuration.
また、開発環境３４では、テストプログラムがコンパイルされるので、テストプログラムの実行にあたり、当該テストプログラムを他の装置に移してコンパイルする必要を無くすことができる。さらに、開発環境３４では、テストプログラムがデバッグされるので、テストプログラムの誤りをプローバ１０において直ちに修正することができる。これにより、テストプログラムの開発効率をより向上することができる。
Also, since the test program is compiled in the development environment 34, it is not necessary to transfer the test program to another apparatus and compile it when executing the test program. Furthermore, since the test program is debugged in the development environment 34, errors in the test program can be immediately corrected in the prober 10. Thereby, the development efficiency of the test program can be further improved.
以上、本発明について、上記実施の形態を用いて説明したが、本発明は上記実施の形態に限定されるものではない。
As mentioned above, although this invention was demonstrated using the said embodiment, this invention is not limited to the said embodiment.
また、カード側検査回路１９やボックス側検査回路２１はマザーボードの回路構成の一部を再現したが、カード側検査回路１９やボックス側検査回路２１が再現する回路構成は、マザーボードの回路構成に限られない。すなわち、カード側検査回路１９やボックス側検査回路２１が再現する回路構成は、半導体デバイスが実装される回路構成であればよい。また、半導体デバイスも特に構成が限定されることは無く、例えば、カード側検査回路１９が再現する回路構成が拡張カードの回路構成である場合、半導体デバイスはＭＰＵ（Ｍａｉｎ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）であってもよく、カード側検査回路１９やボックス側検査回路２１が再現する回路構成が上述したようにマザーボードの回路構成である場合、半導体デバイスはＤＲＡＭ、ＡＰＵ（Ａｃｃｅｌｅｒａｔｅｄ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）であってもよく、カード側検査回路１９やボックス側検査回路２１が再現する回路構成がテレビの回路構成である場合、半導体デバイスはＲＦチューナーであってもよい。
Further, the card side inspection circuit 19 and the box side inspection circuit 21 reproduce a part of the circuit configuration of the mother board. However, the circuit configuration reproduced by the card side inspection circuit 19 and the box side inspection circuit 21 is limited to the circuit configuration of the mother board. I can't. That is, the circuit configuration reproduced by the card side inspection circuit 19 and the box side inspection circuit 21 may be a circuit configuration on which a semiconductor device is mounted. Also, the configuration of the semiconductor device is not particularly limited. For example, when the circuit configuration reproduced by the card side inspection circuit 19 is a circuit configuration of an expansion card, the semiconductor device may be an MPU (Main Processing Unit). When the circuit configuration reproduced by the card side inspection circuit 19 or the box side inspection circuit 21 is the circuit configuration of the mother board as described above, the semiconductor device is a DRAM, an APU (Accelerated Processing Unit) or a GPU (Graphics Processing Unit). If the circuit configuration reproduced by the card side inspection circuit 19 or the box side inspection circuit 21 is a television circuit configuration, the semiconductor device may be an RF tuner.
また、本発明の目的は、上述した実施の形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、制御部２６に供給し、該制御部２６のＣＰＵが記憶媒体に格納されたプログラムコードを読み出して実行することによっても達成される。
In addition, an object of the present invention is to supply a storage medium in which a program code of software for realizing the functions of the above-described embodiments is recorded to the control unit 26, and a program in which the CPU of the control unit 26 is stored in the storage medium. It is also achieved by reading and executing the code.
この場合、記憶媒体から読み出されたプログラムコード自体が上述した実施の形態の機能を実現することになり、プログラムコード及びそのプログラムコードを記憶した記憶媒体は本発明を構成することになる。
In this case, the program code itself read from the storage medium realizes the functions of the above-described embodiment, and the program code and the storage medium storing the program code constitute the present invention.
また、プログラムコードを供給するための記憶媒体としては、例えば、ＲＡＭ、ＮＶ−ＲＡＭ、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ（ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ）等の光ディスク、磁気テープ、不揮発性のメモリカード、他のＲＯＭ等の上記プログラムコードを記憶できるものであればよい。或いは、上記プログラムコードは、インターネット、商用ネットワーク、若しくはローカルエリアネットワーク等に接続される不図示の他のコンピュータやデータベース等からダウンロードすることによって制御部２６に供給されてもよい。
Examples of the storage medium for supplying the program code include RAM, NV-RAM, floppy (registered trademark) disk, hard disk, magneto-optical disk, CD-ROM, CD-R, CD-RW, DVD (DVD). -ROM, DVD-RAM, DVD-RW, DVD + RW) and other optical disks, magnetic tapes, non-volatile memory cards, other ROMs, etc., as long as they can store the program code. Alternatively, the program code may be supplied to the control unit 26 by downloading from another computer or database (not shown) connected to the Internet, a commercial network, a local area network, or the like.
また、ＣＰＵが読み出したプログラムコードを実行することにより、上記実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、ＣＰＵ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。
Further, by executing the program code read out by the CPU, not only the functions of the above-described embodiments are realized, but also an OS (operating system) running on the CPU based on the instruction of the program code. A case where part or all of the actual processing is performed and the functions of the above-described embodiments are realized by the processing is also included.
更に、記憶媒体から読み出されたプログラムコードが、制御部２６に接続された機能拡張カードや機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張カードや機能拡張ユニットに備わるＣＰＵ等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。
Further, after the program code read from the storage medium is written in the memory provided in the function expansion card or function expansion unit connected to the control unit 26, the function expansion card or function is read based on the instruction of the program code. This includes the case where the CPU or the like provided in the expansion unit performs part or all of the actual processing and the functions of the above-described embodiments are realized by the processing.
上記プログラムコードの形態は、オブジェクトコード、インタプリタにより実行されるプログラムコード、ＯＳに供給されるスクリプトデータ等の形態から成ってもよい。
The form of the program code may be in the form of object code, program code executed by an interpreter, script data supplied to the OS, and the like.
本出願は、２０１６年６月２８日に出願された日本出願第２０１６−１２７７４２号に基づく優先権を主張するものであり、当該日本出願に記載された全内容を本出願に援用する。
This application claims priority based on Japanese Patent Application No. 2006-127742 filed on June 28, 2016, the entire contents of which are incorporated in this application.
Ｗ ウエハ
１０ プローバ
２６ 制御部
２７ ユーザインターフェース部
２８ テストプログラムエンジン
３４ 開発環境
４５ ＡＰＩW wafer 10 prober 26 control unit 27 user interface unit 28 test program engine 34 development environment 45 API
１０ プローバ
２６ 制御部
２７ ユーザインターフェース部
２８ テストプログラムエンジン
３４ 開発環境
４５ ＡＰＩ
Claims (7)
- 基板に形成された半導体デバイスを当該基板から切り出すことなく検査する基板検査装置であって、
前記半導体デバイスの検査内容に対応するテストフローを記述するテストプログラムを開発可能な開発環境を備えることを特徴とする基板検査装置。 A substrate inspection apparatus for inspecting a semiconductor device formed on a substrate without cutting out from the substrate,
A substrate inspection apparatus comprising a development environment capable of developing a test program describing a test flow corresponding to the inspection contents of the semiconductor device. - 前記開発環境は、前記テストプログラムを実行可能なプログラムエンジンを有することを特徴とする請求項１記載の基板検査装置。 2. The substrate inspection apparatus according to claim 1, wherein the development environment includes a program engine capable of executing the test program.
- 前記プログラムエンジンは、前記半導体デバイスの検査に必要な各種機能を提供することを特徴とする請求項２記載の基板検査装置。 3. The substrate inspection apparatus according to claim 2, wherein the program engine provides various functions necessary for the inspection of the semiconductor device.
- 前記各種機能は、前記各種機能に対応するプログラムを前記プログラムエンジンへロードすることによって実現されることを特徴とする請求項３記載の基板検査装置。 4. The substrate inspection apparatus according to claim 3, wherein the various functions are realized by loading a program corresponding to the various functions into the program engine.
- 前記開発環境は前記テストプログラムを編集可能な編集部を有し、前記テストプログラムではＡＰＩ（Ａｐｐｌｉｃａｔｉｏｎ Ｐｒｏｇｒａｍ Ｉｎｔｅｒｆａｃｅ）によって前記各種機能を利用することを特徴とする請求項３又は４記載の基板検査装置。 5. The substrate inspection apparatus according to claim 3, wherein the development environment includes an editing unit capable of editing the test program, and the test program uses the various functions by an API (Application Program Interface).
- 前記開発環境では、前記テストプログラムがコンパイルされることを特徴とする請求項１乃至５のいずれか１項に記載の基板検査装置。 6. The board inspection apparatus according to claim 1, wherein the test program is compiled in the development environment.
- 前記開発環境では、前記テストプログラムがデバッグされることを特徴とする請求項１乃至６のいずれか１項に記載の基板検査装置。 7. The board inspection apparatus according to claim 1, wherein the test program is debugged in the development environment.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016-127742 | 2016-06-28 | ||
| JP2016127742A JP2018006406A (en) | 2016-06-28 | 2016-06-28 | Substrate inspection device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2018003269A1 true WO2018003269A1 (en) | 2018-01-04 |
Family
ID=60786534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2017/016645 WO2018003269A1 (en) | 2016-06-28 | 2017-04-20 | Substrate inspection device |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2018006406A (en) |
| TW (1) | TW201810478A (en) |
| WO (1) | WO2018003269A1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111989580B (en) * | 2019-01-22 | 2023-06-30 | 爱德万测试公司 | Automated test equipment for testing one or more devices under test, method for automated testing of one or more devices under test and computer program for handling command errors |
| TWI822833B (en) * | 2019-08-15 | 2023-11-21 | 優顯科技股份有限公司 | Electronic detection interface, electronic detection module using the same, and electronic detection method applicable of the same |
| TWI772189B (en) * | 2021-09-24 | 2022-07-21 | 英業達股份有限公司 | Hard disk device simulator and testing system using the simulator and testing method thereof |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090224793A1 (en) * | 2008-03-07 | 2009-09-10 | Formfactor, Inc. | Method And Apparatus For Designing A Custom Test System |
| JP2010043993A (en) * | 2008-08-15 | 2010-02-25 | Yokogawa Electric Corp | Semiconductor testing apparatus |
| JP2012181034A (en) * | 2011-02-28 | 2012-09-20 | Yokogawa Electric Corp | Semiconductor testing device |
| JP2013531779A (en) * | 2010-05-05 | 2013-08-08 | テラダイン、 インコーポレイテッド | System for simultaneous testing of semiconductor devices |
-
2016
- 2016-06-28 JP JP2016127742A patent/JP2018006406A/en active Pending
-
2017
- 2017-04-20 WO PCT/JP2017/016645 patent/WO2018003269A1/en active Application Filing
- 2017-06-14 TW TW106119837A patent/TW201810478A/en unknown
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090224793A1 (en) * | 2008-03-07 | 2009-09-10 | Formfactor, Inc. | Method And Apparatus For Designing A Custom Test System |
| JP2010043993A (en) * | 2008-08-15 | 2010-02-25 | Yokogawa Electric Corp | Semiconductor testing apparatus |
| JP2013531779A (en) * | 2010-05-05 | 2013-08-08 | テラダイン、 インコーポレイテッド | System for simultaneous testing of semiconductor devices |
| JP2012181034A (en) * | 2011-02-28 | 2012-09-20 | Yokogawa Electric Corp | Semiconductor testing device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018006406A (en) | 2018-01-11 |
| TW201810478A (en) | 2018-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6754849B2 (en) | Method of and apparatus for testing CPU built-in RAM mixed LSI | |
| KR20210116604A (en) | Automated test equipment using on-chip-system test controllers | |
| US6961871B2 (en) | Method, system and program product for testing and/or diagnosing circuits using embedded test controller access data | |
| JP6306389B2 (en) | Board inspection equipment | |
| WO2018003269A1 (en) | Substrate inspection device | |
| JPH10269103A (en) | Manufacture test system | |
| US7139949B1 (en) | Test apparatus to facilitate building and testing complex computer products with contract manufacturers without proprietary information | |
| TWI744511B (en) | Inspection system, wafer map display, wafer map display method and computer program | |
| US6882950B1 (en) | Building and testing complex computer products with contract manufacturers without supplying proprietary information | |
| US7171587B2 (en) | Automatic test system with easily modified software | |
| JP2005513444A (en) | Measurements for microprocessor-based integrated circuit inspection. | |
| Appello et al. | System-level test: State of the art and challenges | |
| US6941243B1 (en) | Using conversion of high level descriptive hardware language into low level testing language format for building and testing complex computer products with contract manufacturers without proprietary information | |
| US8347260B2 (en) | Method of designing an integrated circuit based on a combination of manufacturability, test coverage and, optionally, diagnostic coverage | |
| JP6596374B2 (en) | Board inspection equipment | |
| US6536007B1 (en) | Models and technique for automated fault isolation of open defects in logic | |
| WO2017130533A1 (en) | Substrate inspection apparatus and substrate inspection method | |
| WO2017126210A1 (en) | Substrate inspection device and program | |
| TWI726114B (en) | Substrate inspection device | |
| KR100780849B1 (en) | Method for testing wafer per shot | |
| KR20080102827A (en) | Monitor burn-in system | |
| US7821254B2 (en) | Method and apparatus for improving load time for automated test equipment | |
| JP2008139137A (en) | Testing device and its debugging system | |
| Street | The integrated fabless manufacturer | |
| JPS58214866A (en) | Testing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 17819636 Country of ref document: EP Kind code of ref document: A1 |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 17819636 Country of ref document: EP Kind code of ref document: A1 |