WO2017221086A1

WO2017221086A1 - 表示装置及び移動体

Info

Publication number: WO2017221086A1
Application number: PCT/IB2017/052838
Authority: WO
Inventors: 黒川義元
Original assignee: 株式会社半導体エネルギー研究所
Priority date: 2016-06-20
Filing date: 2017-05-15
Publication date: 2017-12-28

Abstract

要約書外光の強度に表示品質が左右されにくい表示装置を提供表示装置の使用環境における外光の強度、表示装置への外光の入射角度、利用者の嗜好などの条件に応じて、コントローラにおいて画像データに補正をかけ、表示される画像の階調、色などを調整する。そして、上記画像データの補正に用いるパラメータの決定には、ニューロンを基本的な素子とする脳において実行されるアナログデータの情報処理と同様に、アナログ演算処理を行う機能を有する演算回路を用いる。上記構成を有する表示装置は、例えば、外光の強度が低い環境において、発光型表示素子を用いて画像の表示を行うことで画像の視認性を高めることができ、外光の強度が高い環境において反射型表示素子を用いて画像の表示を行うことで、消費電力を低く抑えることができる。

Description

表示装置及び移動体

本発明の一態様は表示装置に関する。また、本発明の一態様は半導体装置に関する。また、本発明の一態様は移動体に関する。

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。

液晶表示装置や電子ペーパーなどのバックライトや外光などを利用して表示を行う表示装置の場合、使用環境における外光の強度により表示品質が左右されやすい。下記の特許文献１には、表示時の照明状況下に被写体を置いて直接見たように表示できる、液晶表示装置を用いた画像表示装置および方法ならびに画像処理システムについて記載されている。

特開２００２−２２１９３１号公報

使用環境における外光の強度に表示品質が左右されにくい表示装置を提供するためには、使用環境に合わせて、階調の調整、調色などの補正が必要になる。また、階調の調整、調色の補正には、表示装置に入射する外光の角度や、利用者の嗜好なども反映させることが求められる。

また、表示装置の性能を評価する上で消費電力が低いこと、周辺回路の大きさが抑えられることは重要である。

上述したような技術的背景のもと、本発明の一態様は、使用環境に表示品質が左右されにくい表示装置の提供を課題とする。或いは、本発明の一態様は、消費電力を低く抑えることができる表示装置の提供を課題とする。

或いは、本発明の一態様は、消費電力を低く抑えることができる周辺回路などの半導体装置の提供を課題とする。或いは、本発明の一態様は、大きさを抑えられる周辺回路などの半導体装置の提供を課題とする。

なお、本発明の一態様は、新規な半導体装置などの提供を、課題の一つとする。なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はない。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。

本発明の一態様では、表示装置の使用環境における外光の強度、表示装置への外光の入射角度、利用者の嗜好などの条件に応じて、コントローラにおいて画像データに補正をかけ、表示される画像の階調、色などを調整する。そして、上記画像データの補正に用いるパラメータの決定には、ニューロンを基本的な素子とする脳において実行されるアナログデータの情報処理と同様に、アナログ演算処理を行う機能を有する演算回路を用いる。

また、本発明の一態様では、光の反射を利用して階調を表示する機能を有する表示素子（反射型表示素子）に加えて、発光の強度により階調を表示する機能を有する表示素子（発光型表示素子）を、表示装置に用いても良い。上記構成を有する表示装置は、例えば、外光の強度が低い環境において、発光型表示素子を用いて画像の表示を行うことで画像の視認性を高めることができ、外光の強度が高い環境において反射型表示素子を用いて画像の表示を行うことで、消費電力を低く抑えることができる。

さらに、上記表示装置では、反射型表示素子と発光型表示素子とを共に用いて画像の表示を行う機能を有していても良い。上記構成により、反射型表示素子と発光型表示素子とを用いて、表示される画像の階調、色などを相補的に調整することができる。そして、表示される画像の階調、色などを相補的に調整する場合、反射型表示素子に対応する画像データの補正と、発光型表示素子に対応する画像データの補正は、上記演算回路を用いて行うことができる。

具体的に、本発明の一態様に係る表示装置は、第１の表示素子と、第２の表示素子と、第１の回路と、第２の回路と、を有し、上記第１の回路は、第１の画像信号を第１のパラメータに従って補正する機能と、第２の画像信号を第２のパラメータに従って補正する機能と、を有し、上記第２の回路は、ニューラルネットワークを用いた演算処理により上記第１のパラメータを生成する機能と、上記ニューラルネットワークを用いた演算処理により上記第２のパラメータを生成する機能と、を有し、上記第１の表示素子は、上記第１の回路において補正された上記第１の画像信号を用い、かつ光の反射を利用して階調を表示する機能を有し、上記第２の表示素子は、上記第１の回路において補正された上記第２の画像信号を用い、かつ発光の強度により階調を表示する機能を有する。

具体的に、本発明の一態様に係る表示装置は、第１の表示素子と、第２の表示素子と、第１の回路と、第２の回路と、を有し、上記第１の回路は、第１の画像信号を第１のパラメータに従って補正する機能と、第２の画像信号を第２のパラメータに従って補正する機能と、を有し、上記第２の回路は、アナログ演算処理を用いて上記第１のパラメータを生成する機能と、上記アナログ演算処理を用いて上記第２のパラメータを生成する機能と、を有し、上記第１の表示素子は、上記第１の回路において補正された上記第１の画像信号を用い、かつ光の反射を利用して階調を表示する機能を有し、上記第２の表示素子は、上記第１の回路において補正された上記第２の画像信号を用い、かつ発光の強度により階調を表示する機能を有する。

本発明の一態様に係る表示装置では、上記第２の回路は、メモリセルと、参照用メモリセルと、第３の回路と、第４の回路と、を有し、上記メモリセルは、第１のアナログデータに応じた第１の電流を生成する機能と、上記第１のアナログデータ及び第２のアナログデータに応じた第２の電流を生成する機能と、を有し、上記参照用メモリセルは、参照データに応じた参照電流を生成する機能を有し、上記第３の回路は、上記第１の電流が上記参照電流より小さい場合に上記第１の電流と上記参照電流との差分に応じた第３の電流を生成する機能と、上記第３の電流を保持する機能と、を有し、上記第４の回路は、上記第１の電流が上記参照電流より大きい場合に上記第１の電流と上記参照電流との差分に応じた第４の電流を生成する機能と、上記第４の電流を保持する機能と、を有し、上記第３の回路または上記第４の回路は、上記第２の電流と、上記第３の電流または上記第４の電流のいずれか一とから、第５の電流を生成する機能を有する。

又は、本発明の一態様の電子機器は、表示装置と、表示装置を内包する筐体と、筐体に配置された複数の光センサとを有し、複数の光センサは、光強度の情報を取得する機能を有し、表示装置は、第１の回路と、第２の回路と、表示素子とを有し、第１の回路は、画像信号をパラメータに従って補正する機能を有し、第２の回路は、光強度の情報をもとに、ニューラルネットワークを用いた演算処理により上記パラメータを生成する機能を有し、表示素子は、第１の回路において補正された画像信号を用いて、画像を表示する機能を有する。

又は、本発明の一態様の電子機器は、表示装置と、表示装置を内包する筐体と、筐体に配置された複数の光センサとを有し、複数の光センサは、光強度の情報を取得する機能を有し、表示装置は、第１の表示素子と、第２の表示素子と、第１の回路と、第２の回路と、を有し、第１の回路は、第１の画像信号を第１のパラメータに従って補正する機能と、第２の画像信号を第２のパラメータに従って補正する機能と、を有し、第２の回路は、光強度の情報をもとに、ニューラルネットワークを用いた演算処理により第１のパラメータを生成する機能と、光強度の情報をもとに、上記ニューラルネットワークを用いた演算処理により第２のパラメータを生成する機能と、を有し、第１の表示素子は、第１の回路において補正された第１の画像信号を用い、かつ光の反射を利用して階調を表示する機能を有し、第２の表示素子は、第１の回路において補正された第２の画像信号を用い、かつ発光の強度により階調を表示する機能を有する。

本発明の一態様の電子機器は、複数の光センサとして、互いに異なる波長の光の光強度の情報を取得する機能を有する複数種類の光センサを有していてもよい。

又は、本発明の一態様の表示装置は、移動体に搭載される表示装置であって、第１の回路と、第２の回路と、表示素子と、第１の光センサを有し、第１の回路は、画像信号をパラメータに従って補正する機能を有し、第２の回路は、第１の光センサからの光強度の情報と、移動体に設けられた第２の光センサからの光強度の情報とをもとに、ニューラルネットワークを用いた演算処理により上記パラメータを生成する機能を有し、表示素子は、第１の回路において補正された画像信号を用いて、画像を表示する機能を有する。

又は、本願発明の一態様の表示装置は、移動体に搭載される表示装置であって、第１の表示素子と、第２の表示素子と、第１の回路と、第２の回路と、第１の光センサと、を有し、第１の回路は、第１の画像信号を第１のパラメータに従って補正する機能と、第２の画像信号を第２のパラメータに従って補正する機能と、を有し、第２の回路は、第１の光センサからの光強度の情報と、移動体に配置された第２の光センサからの光強度の情報とをもとに、ニューラルネットワークを用いた演算処理により第１のパラメータを生成する機能と、光強度の情報をもとに、上記ニューラルネットワークを用いた演算処理により第２のパラメータを生成する機能と、を有し、第１の表示素子は、第１の回路において補正された第１の画像信号を用い、かつ光の反射を利用して階調を表示する機能を有し、第２の表示素子は、第１の回路において補正された第２の画像信号を用い、かつ発光の強度により階調を表示する機能を有する。

本発明の一態様における第１の光センサと第２の光センサは、互いに異なる波長の光の光強度の情報を取得する機能を有していてもよい。

又は、本発明の一態様の移動体は、表示装置を有する移動体であって、表示装置は、第１の回路と、第２の回路と、表示素子と、第１の光センサと、を有し、移動体は第２の光センサを有し、第１の回路は、画像信号をパラメータに従って補正する機能を有し、第２の回路は、第１の光センサからの光強度の情報と第２の光センサからの光強度の情報とをもとに、ニューラルネットワークを用いた演算処理により上記パラメータを生成する機能を有し、表示素子は、第１の回路において補正された画像信号を用いて、画像を表示する機能を有する。

本発明の一態様では、上記構成により、使用環境に表示品質が左右されにくい表示装置を提供できる。或いは、本発明の一態様では、上記構成により、消費電力を低く抑えることができる表示装置を提供できる。

本発明の一態様では、上記構成により、消費電力を低く抑えることができる周辺回路などの半導体装置を提供できる。或いは、本発明の一態様では、上記構成により、大きさを抑えられる周辺回路などの半導体装置の提供を提供できる。

なお、本発明の一態様により、新規な半導体装置などを提供することができる。なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。

表示装置の構成例を示す。表示装置の構成例を示す。表示装置の構成例を示す。表示装置の構成例を示す。演算回路の構成を示す図。記憶回路と参照用記憶回路の具体的な構成を示す図。メモリセルＭＣとメモリセルＭＣＲとの具体的な回路構成と接続関係とを示す図。回路１３と回路１４と電流源回路の具体的な構成を示す図。タイミングチャート。多層パーセプトロンの模式図。多層パーセプトロンを用いた演算処理に用いる回路構成を示す図。表示装置の画素の構成例を示す図。表示装置の画素の構成例を示す図。表示装置の画素の構成例を示す図。表示装置の画素の構成例を示す図。表示装置の断面構造の一例を示す図。表示装置の外観の一例を示す図。光センサの断面構造の一例を示す図。電子機器の一例を示す図。電子機器の一例を示す図。回路の構成例を示す図。電子機器の一例を示す図。移動体の一例を示す図。移動体の一例を示す図。移動体の一例を示す図。移動体の一例を示す図。移動体の一例を示す図。移動体の一例を示す図。移動体の一例を示す図。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。

また、本明細書等において、半導体装置とは、半導体特性を利用した装置であり、半導体素子（トランジスタ、ダイオード等）を含む回路、同回路を有する装置等をいう。また、半導体特性を利用することで機能しうる装置全般をいう。例えば、集積回路、集積回路を備えたチップは、半導体装置の一例である。また、記憶装置、表示装置、発光装置、照明装置及び電子機器等は、それ自体が半導体装置である場合があり、又は半導体装置を有している場合がある。

また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。

トランジスタは、ゲート、ソース、およびドレインと呼ばれる３つの端子を有する。ゲートは、トランジスタの導通状態を制御する制御ノードとして機能するノードである。ソースまたはドレインとして機能する２つの入出力ノードは、トランジスタの型及び各端子に与えられる電位の高低によって、一方がソースとなり他方がドレインとなる。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。また、本明細書等では、ゲート以外の２つの端子を第１端子、第２端子と呼ぶ場合がある。

ノードは、回路構成やデバイス構造等に応じて、端子、配線、電極、導電層、導電体、不純物領域等と言い換えることが可能である。また、端子、配線等をノードと言い換えることが可能である。

電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。なお、電位とは、相対的なものである。よって、接地電位と記載されていても、必ずしも、０Ｖを意味しない場合もある。

本明細書等において、「膜」という言葉と「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を「導電膜」という用語に変更することが可能な場合がある。例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。

本明細書等において、“第１”、“第２”、“第３”という序数詞は構成要素の混同を避けるために付す場合があり、その場合は数的に限定するものではなく、また順序を限定するものでもない。

本明細書等において、金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）が、増幅作用、整流作用、及びスイッチ作用の少なくとも１つを有するトランジスタを構成し得る場合、ｍｅｔａｌ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ（略してＯＳ）又は酸化物半導体と表記する。

図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。

本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている場合がある。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。

図面に記載したブロック図の各回路ブロックの配置は、説明のため位置関係を特定するものであり、異なる回路ブロックで別々の機能を実現するよう示していても、実際の回路ブロックにおいては同じ回路ブロック内で別々の機能を実現しうるように設けられている場合もある。また各回路ブロックの機能は、説明のため機能を特定するものであり、一つの回路ブロックとして示していても、実際の回路ブロックにおいては一つの回路ブロックで行う処理を、複数の回路ブロックで行うよう設けられている場合もある。

（実施の形態１）
図１に、本発明の一態様に係る表示装置２００の構成を、ブロック図で示す。図１に示す表示装置２００は、液晶素子などの反射型表示素子１０１を有する表示部１０２と、ＥＬ素子などの発光型表示素子１０３を有する表示部１０４とを有する。表示部１０２は表示部１０４と重なる領域を有している。そして、上記重なる領域において、表示部１０４の発光型表示素子１０３から発せられた光が、表示部１０２を通過する構成を有している。或いは、上記重なる領域において、表示部１０４を通過した外光が表示部１０２に入射する構成を有している。

また、図１に示す表示装置２００は、表示部１０２への画像信号の入力を制御する機能を有する駆動回路（ＳＤ１０５ａ）と、表示部１０４への画像信号の入力を制御する機能を有する駆動回路（ＳＤ１０５ｂ）とを有する。ＳＤ１０５ａにより表示部１０２に入力された画像信号に従って、反射型表示素子１０１は階調が制御される。また、ＳＤ１０５ｂにより表示部１０４に入力された画像信号に従って、発光型表示素子１０３は階調が制御される。

そして、反射型表示素子１０１が階調を制御されることにより、表示部１０２は画像を表示することができる。また、発光型表示素子１０３が階調を制御されることにより、表示部１０４は画像を表示することができる。

本発明の一態様に係る表示装置２００では、表示部１０２と表示部１０４のうち、表示部１０２においてのみ画像を表示することができる。表示部１０２では反射型表示素子１０１を用いているため、画像を表示する際に光源として外光を利用することができる。外光を利用する場合、表示部１０２においてのみ画像の表示を行うことで、表示装置２００の消費電力を抑えることができる。また、表示部１０４では発光型表示素子１０３を用いているため、別途光源を用意する、或いは外光を利用することなく、画像の表示を行うことができる。よって、表示部１０２と表示部１０４のうち、表示部１０４においてのみ画像を表示することで、外光の強度が低い場合でも画像の表示品質を高くすることができる。すなわち、表示装置２００の使用環境に左右されずに高い表示品質を確保することができる。

また、本発明の一態様に係る表示装置２００では、表示部１０２と表示部１０４の両方を用いて画像を表示することも可能である。上記構成により、表示装置２００において表示できる画像の階調数を高めることができる。或いは、表示装置２００において表示できる画像の色域の範囲を広げることができる。

また、本発明の一態様に係る表示装置２００は、ＳＤ１０５ａに供給する画像信号と、ＳＤ１０５ｂに供給する画像信号とを、画像データＶｄａｔａから生成する機能を有するコントローラ（ＣＴＬ１０６）を有する。具体的に、ＣＴＬ１０６は、信号処理により、入力された画像データＶｄａｔａに各種の補正を施す機能も有する。画像データＶｄａｔａに各種の補正を施す機能とは、言い換えると、画像信号Ｖｓｉｇａと画像信号Ｖｓｉｇｂとに各種の補正を施す機能とも言える。ＣＴＬ１０６により生成された画像信号Ｖｓｉｇａは、ＳＤ１０５ａに供給される。また、ＣＴＬ１０６により生成された画像信号Ｖｓｉｇｂは、ＳＤ１０５ａに供給される。

なお、上記画像データＶｄａｔａに各種の補正として、反射型表示素子１０１の特性に合わせたガンマ補正、発光型表示素子１０３の劣化特性に合わせた輝度補正などを行うことができる。本発明の一態様に係る表示装置２００では、上記補正の他に、表示装置２００の使用環境における外光の強度、表示装置２００に入射する外光の入射角、利用者の嗜好などの使用条件に合わせて、色の調整、階調数の調整を行うこともできる。

本発明の一態様に係る表示装置２００は、ＣＴＬ１０６が信号処理回路（ＳＰＣ１０８）と、演算回路（ＡＩＣ１０７）とを有している。ＡＩＣ１０７は、上述した表示装置２００の使用環境における外光の強度、表示装置２００に入射する外光の入射角、利用者の嗜好などの使用条件を情報として含む信号Ｓｉｇ−ｌｄを用いて、画像信号Ｖｓｉｇａと画像信号Ｖｓｉｇｂに色の調整、階調数の調整を施すためのパラメータを算出する機能を有する。ＳＰＣ１０８は、ＡＩＣ１０７において算出されたパラメータを用いて、画像信号Ｖｓｉｇａと画像信号Ｖｓｉｇｂに色の調整、階調数の調整を施す機能を有する。

なお、上記使用条件などの情報は、アナログデータである場合が多い。本発明の一態様では、ＡＩＣ１０７が、ニューロンを基本的な素子とする脳において実行されるアナログデータの情報処理と同様に、アナログデータを用いてアナログ演算処理を行う機能を有する。上記構成により、アナログデータをデジタルデータに変換することなく、或いはアナログデータをデジタルデータに変換する頻度を極力抑えつつ、演算処理を行うことができる。よって、膨大な量の演算処理を実行する必要がなくなり、演算回路の規模を小さく抑えることができ、演算処理に要する時間を抑えることができる。したがって、ＣＴＬ１０６の回路規模を小さく抑え、消費電力を抑えつつ、使用条件に合わせた画像信号の色の調整、階調数の調整を実行することができる。

次いで、図２に、表示装置２００のより詳細な構成の一例を示す。具体的に、図２には、表示装置２００に加えて、使用条件の情報を表示装置２００に供給する機能を有する入力装置１０９と、ホスト１８５とを図示している。入力装置１０９は、表示装置２００に含まれていても良い。

ＣＴＬ１０６は、インターフェース１５０、フレームメモリ１５１、デコーダ１５２、センサコントローラ１５３、信号コントローラ１５４、クロック生成回路１５５、画像処理部１６０、メモリ１７０、タイミングコントローラ１７３、レジスタ１７５を有する。

また、入力装置１０９として、光センサ１４３、開閉センサ１４４、加速度センサ１４６などの各種センサを用いることができる。或いは、入力装置１０９として、タッチパネル１８１、キーボード１８２、ポインティングデバイス１８３などを用いることができる。入力装置１０９は、表示装置２００に供給する使用条件の種類に合わせて、適宜選択すれば良い。

例えば、表示装置２００の使用環境における外光の強度、または表示装置２００に入射する外光の入射角を使用条件として用いる場合、光センサ１４３で得られた情報を使用条件の情報として用いることができる。また、利用者の嗜好や利用者からの命令などを使用条件として用いる場合、入力装置１０９として、タッチパネル１８１、キーボード１８２、ポインティングデバイス１８３などで得られた情報を使用条件の情報として用いることができる。

また、インターフェース１５０は、ホスト１８５からの画像データＶｄａｔａや各種の制御信号ＳｉｇｃｏｎのＣＴＬ１０６への入力を制御する機能を有する。ホスト１８５は、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）またはＧＰＵ（Ｇｒａｐｈｉｃｓ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）などを有している。フレームメモリ１５１は、ＣＴＬ１０６に入力された画像データを格納する機能を有する。デコーダ１５２は、フレームメモリ１５１に格納された画像データが圧縮された状態である場合に、圧縮された画像データを伸長する機能を有する。なお、デコーダ１５２は、フレームメモリ１５１に格納される前の画像データを伸長するように、フレームメモリ１５１に電気的に接続されていてもよい。

画像処理部１６０は、画像データに対して各種の画像処理を行い、画像信号を生成する機能を有する。上記画像処理には、使用条件に合わせて色の調整、階調数の調整を行う補正も含まれる。なお、画像処理部１６０が行う各種の画像処理の他の例としては、ガンマ補正、発光型表示素子１０３の劣化に合わせた発光型表示素子１０３の輝度の調整などが挙げられる。

そして、画像処理部１６０は、ＳＰＣ１０８とＡＩＣ１０７とを有する。ＡＩＣ１０７は、使用条件の情報を用いて色の調整、階調数の調整を行うためのパラメータの値を算出する機能を有し、ＳＰＣ１０８は、上記パラメータの値を用いて色の調整、階調数の調整を画像データ或いは画像信号に施す機能を有する。

なお、補正にはテーブル方式、関数近似法などを用いることが可能であり、これらの方式を併用することも可能である。テーブル方式の場合、各テーブル値が上記パラメータに相当する。また、関数近似方式の場合、関数形を定義する値が上記パラメータに相当する。

そして、本発明の一態様では、ＡＩＣ１０７が、後述するニューラルネットワークを構成として有し、教師あり学習を行う機能を有していても良い。入力された使用条件の情報を教師データとしてＡＩＣ１０７が学習を行うことで、パラメータを最適化することができる。この場合、具体的に、センサで検知された外光の入射角、外光の強度、表示装置の角度などの使用条件の情報が、学習データに相当する。また、利用者が選んだ色、階調などの利用者の嗜好が反映されたパラメータが、教師データに相当する。ＡＩＣ１０７が学習した後は、利用時において、使用条件の情報に対してふさわしいと思われるパラメータを、ＡＩＣ１０７が出力できるようになる。出力された当該パラメータを用いて、ＳＰＣ１０８において画像処理を行えばよい。

メモリ１７０は、画像信号を一時的に格納する機能を有する。画像処理部１６０で生成された画像信号は、メモリ１７０を経て、ＳＤ１０５ａまたはＳＤ１０５ｂに供給される。タイミングコントローラ１７３は、ＳＤ１０５ａ、ＳＤ１０５ｂ、表示部１０２、表示部１０４の動作で使用するタイミング信号を生成する機能を有する。

クロック生成回路１５５は、ＣＴＬ１０６で使用されるクロック信号を生成する機能を有する。信号コントローラ１５４は、インターフェース１５０を介して入力される各種制御信号Ｓｉｇｃｏｎを用いて、ＣＴＬ１０６内の各種回路を制御する機能を有する。また、ＣＴＬ１０６は、ＣＴＬ１０６内の各種回路への電源供給を制御する機能を有する電源用のコントローラを有していても良い。以下、使われていない回路への電源供給を一時的に遮断することを、パワーゲーティングと呼ぶ。

レジスタ１７５は、ＣＴＬ１０６の動作に用いられるデータを格納する。レジスタ１７５が格納するデータには、画像処理部１６０が補正処理を行うために使用するパラメータ、タイミングコントローラ１７３が各種タイミング信号の波形生成に用いるパラメータなどがある。レジスタ１７５は、複数のレジスタで構成されるスキャンチェーンレジスタを備えていても良い。

センサコントローラ１５３は、光センサ１４３、開閉センサ１４４、または加速度センサ１４６で得られた情報を基に、使用条件の情報を含む信号を生成する。当該信号は、信号コントローラ１５４を介して、或いは信号コントローラ１５４を介さずに、画像処理部１６０に供給される。

なお、光センサ１４３は光の強度の情報を得る機能を有する。加速度センサ１４６は、表示装置２００の傾きの情報を得る機能を有する。なお、傾きの情報を得るモジュールとして、例えばジャイロセンサなどを用いてもよい。開閉センサ１４４は、表示装置２００が支持されている筐体と、別の筐体との間の角度の情報を得る機能を有する。或いは、表示装置２００が可撓性を有し、２つの筐体によって表示装置２００が支持されている場合に、筐体間の角度の情報を得る機能を有していても良い。

また、信号コントローラ１５４は、入力装置１０９において得られる使用条件の情報に従って、画像の表示に、表示部１０２及び表示部１０４のどちらか一つを用いるのか、或いは両方を用いるのかを、定める機能を有する。

例えば、外光の強度が高く、反射型表示素子を用いた表示部１０２で十分高いコントラストの画像が表示できる場合は、表示部１０２及び表示部１０４のうち表示部１０２において画像の表示を行うように、信号コントローラ１５４はＣＴＬ１０６内の各種回路を制御することができる。また、外光の強度が低く、反射型表示素子を用いた表示部１０２で十分高いコントラストの画像が表示できない場合は、表示部１０２及び表示部１０４のうち表示部１０４において画像の表示を行うように、信号コントローラ１５４はＣＴＬ１０６内の各種回路を制御することができる。

或いは、信号コントローラ１５４は、入力装置１０９において得られる使用条件の情報に従って、表示装置２００において表示できる画像の階調数を高める、或いは、表示装置２００において表示できる画像の色域の範囲を広げる場合は、表示部１０２及び表示部１０４の両方において画像の表示を行うように、信号コントローラ１５４はＣＴＬ１０６内の各種回路を制御することができる。

また、反射型表示素子を用いた表示部１０２と、発光型表示素子を用いた表示部１０４とは、互いに異なる画像を表示することもできる。一般に、反射型表示素子に適用できる液晶素子や電子ペーパー等は、動作速度が遅いものが多い（絵を表示するまでに時間を要する。）。そのため、反射型表示素子を用いた表示部１０２に背景となる静止画を表示し、発光型表示素子を用いた表示部１０４に動きのあるマウスポインタの画像等を表示することができる。この場合、表示部１０２においてＩＤＳ駆動を行うことで、表示装置２００は、なめらかな動画表示と低消費電力を両立することができる。この場合、フレームメモリ１５１には、反射型表示素子１０１と発光型表示素子１０３、それぞれに表示する画像データを保存する領域を設ければよい。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。

（実施の形態２）
本実施の形態では、反射型表示素子と発光型表示素子とを用いた表示装置の構成例について説明する。なお、本実施の形態では、反射型表示素子として液晶素子を用い、発光型表示素子としてＥＬ材料を用いた発光素子を用いる場合を例に挙げて、表示装置の構成例について説明する。

図３（Ａ）に、本発明の一態様に係る表示装置２００の断面の構造を一例として示す。図３（Ａ）に示す表示装置２００は、発光素子２０３と、液晶素子２０４と、発光素子２０３への電流の供給を制御する機能を有するトランジスタ２０５と、液晶素子２０４への電圧の供給を制御する機能を有するトランジスタ２０６とを有する。そして、発光素子２０３と、液晶素子２０４と、トランジスタ２０５と、トランジスタ２０６とは、基板２０１と基板２０２の間に位置する。

また、表示装置２００において液晶素子２０４は、画素電極２０７と、共通電極２０８と、液晶層２０９とを有する。画素電極２０７は、トランジスタ２０６に電気的に接続されている。そして、画素電極２０７と共通電極２０８の間に印加される電圧にしたがって液晶層２０９の配向が制御される。なお、図３（Ａ）では、画素電極２０７が可視光を反射する機能を有し、共通電極２０８が可視光を透過する機能を有する場合を例示しており、基板２０２側から入射した光が白抜きの矢印で示すように画素電極２０７において反射し、再び基板２０２側から放射される。

また、発光素子２０３は、トランジスタ２０５に電気的に接続されている。発光素子２０３から発せられる光は、基板２０２側に放射される。なお、図３（Ａ）では、画素電極２０７が可視光を反射する機能を有し、共通電極２０８が可視光を透過する機能を有する場合を例示しているため、発光素子２０３から発せられる光は、白抜きの矢印で示すように画素電極２０７と重ならない領域を通過し、共通電極２０８が位置する領域を通過して、基板２０２側から放射される。

そして、図３（Ａ）に示す表示装置２００では、トランジスタ２０５とトランジスタ２０６とが同一の層２１０に位置しており、トランジスタ２０５とトランジスタ２０６とが含まれる層２１０は、液晶素子２０４と発光素子２０３の間の領域を有する。なお、少なくとも、トランジスタ２０５が有する半導体層と、トランジスタ２０６が有する半導体層とが同一の絶縁層の表面上に位置している場合、トランジスタ２０５とトランジスタ２０６とが同一の層２１０に含まれていると言える。

上記構成により、トランジスタ２０５とトランジスタ２０６とを共通の作製工程で作製することができる。

次いで、図３（Ｂ）に、本発明の一態様に係る表示装置２００の別の構成について、断面の構造を一例として示す。図３（Ｂ）に示す表示装置２００は、トランジスタ２０５とトランジスタ２０６とが異なる層に含まれている点において、図３（Ａ）に示す表示装置２００と構成が異なる。

具体的に、図３（Ｂ）に示す表示装置２００では、トランジスタ２０５が含まれる層２１０ａと、トランジスタ２０６が含まれる層２１０ｂとを有し、層２１０ａと層２１０ｂとは、液晶素子２０４と発光素子２０３の間の領域を有する。そして、図３（Ｂ）に示す表示装置２００では、層２１０ａが層２１０ｂよりも発光素子２０３側に近い。なお、少なくとも、トランジスタ２０５が有する半導体層と、トランジスタ２０６が有する半導体層とが異なる絶縁層の表面上に位置している場合、トランジスタ２０５とトランジスタ２０６とが異なる層に含まれていると言える。

上記構成により、トランジスタ２０５と、トランジスタ２０５に電気的に接続される各種配線とを、トランジスタ２０６と、トランジスタ２０６に電気的に接続される各種配線とを、部分的に重ねることができるため、画素のサイズを小さく抑え、表示装置２００の高精細化を実現することができる。

次いで、図４（Ａ）に、本発明の一態様に係る表示装置２００の別の構成について、断面の構造を一例として示す。図４（Ａ）に示す表示装置２００は、トランジスタ２０５とトランジスタ２０６とが異なる層含まれている点において、図３（Ａ）に示す表示装置２００と構成が異なる。そして、図４（Ａ）に示す表示装置２００は、トランジスタ２０５が含まれる層２１０ａが、発光素子２０３よりも基板２０１側に近い点において、図３（Ｂ）に示す表示装置２００と構成が異なる。

具体的に、図４（Ａ）に示す表示装置２００では、トランジスタ２０５が含まれる層２１０ａと、トランジスタ２０６が含まれる層２１０ｂとを有する。そして、層２１０ａは、発光素子２０３と基板２０１との間の領域を有する。また、層２１０ｂは、液晶素子２０４と発光素子２０３の間の領域を有する。

上記構成により、トランジスタ２０５と、トランジスタ２０５に電気的に接続される各種配線とを、トランジスタ２０６と、トランジスタ２０６に電気的に接続される各種配線とを、図３（Ｂ）の場合よりもより多く重ねることができるため、画素のサイズを小さく抑え、表示装置２００の高精細化を実現することができる。

次いで、図４（Ｂ）に、本発明の一態様に係る表示装置２００の別の構成について、断面の構造を一例として示す。図４（Ｂ）に示す表示装置２００は、トランジスタ２０５とトランジスタ２０６とが同一の層に含まれている点では、図３（Ａ）に示す表示装置２００と構成は同じである。ただし、図４（Ｂ）に示す表示装置２００は、トランジスタ２０５とトランジスタ２０６とが含まれている層が、発光素子２０３よりも基板２０１側に近い点において、図３（Ａ）に示す表示装置２００と構成が異なる。

具体的に、図４（Ｂ）に示す表示装置２００では、トランジスタ２０５とトランジスタ２０６とが含まれる層２１０を有する。そして、層２１０は、発光素子２０３と基板２０１との間の領域を有する。また、液晶素子２０４は、発光素子２０３よりも基板２０２側に近い。

上記構成により、トランジスタ２０５とトランジスタ２０６とを共通の作製工程で作製することができる。また、液晶素子２０４とトランジスタ２０６の電気的な接続を行う配線と、発光素子２０３とトランジスタ２０５の電気的な接続を行う配線とが、層２１０に対して同一の側に設ければよい。具体的には、上記配線を、液晶素子２０４とトランジスタ２０６の電気的な接続を行う配線を、トランジスタ２０６の半導体層上に形成でき、なおかつ、発光素子２０３とトランジスタ２０５の電気的な接続を行う配線を、トランジスタ２０５の半導体層上に形成することができる。よって、図３（Ａ）に示す表示装置２００の場合に比べて作成工程を簡素化することができる。

なお、図３及び図４では、２つの液晶素子２０４に対して１つの発光素子２０３が対応している断面構造を例示しているが、本発明の一態様に係る表示装置は、１つの液晶素子２０４に対して１つの発光素子２０３が対応している断面構造を有していても良いし、１つの液晶素子２０４に対して複数の発光素子２０３が対応している断面構造を有していても良い。

また、図３及び図４では、液晶素子２０４が有する画素電極２０７が、可視光を反射する機能を有する場合を例示しているが、画素電極２０７は可視光を透過する機能を有していても良い。この場合、バックライトやフロントライトなどの光源を表示装置２００に設けても良いし、液晶素子２０４を用いて画像を表示する際に発光素子２０３を光源として用いても良い。

（実施の形態３）
次いで、ＡＩＣ１０７の構成の一例を図５に示す。図５に示すＡＩＣ１０７は、記憶回路１１（ＭＥＭ）と、参照用記憶回路１２（ＲＭＥＭ）と、回路１３と、回路１４と、を有する。ＡＩＣ１０７は、さらに電流源回路１５（ＣＲＥＦ）を有していても良い。

記憶回路１１（ＭＥＭ）は、メモリセルＭＣ［ｉ、ｊ］、メモリセルＭＣ［ｉ＋１、ｊ］で例示されるメモリセルＭＣを有する。また、各メモリセルＭＣは、入力された電位を電流に変換する機能を有する素子を有する。上記機能を有する素子として、例えばトランジスタなどの能動素子を用いることができる。図５では、各メモリセルＭＣがトランジスタＴｒ１を有する場合を例示している。

そして、メモリセルＭＣには、配線ＷＤから第１のアナログ電位が入力される。第１のアナログ電位は第１のアナログデータに対応する。そして、メモリセルＭＣは、第１のアナログ電位に応じた第１のアナログ電流を生成する機能を有する。具体的には、トランジスタＴｒ１のゲートに第１のアナログ電位を供給したときに得られるトランジスタＴｒ１のドレイン電流を、第１のアナログ電流とすることができる。なお、以下、メモリセルＭＣ［ｉ、ｊ］に流れる電流をＩ［ｉ、ｊ］とし、メモリセルＭＣ［ｉ＋１、ｊ］に流れる電流をＩ［ｉ＋１、ｊ］とする。

なお、トランジスタＴｒ１が飽和領域で動作する場合、そのドレイン電流はソースとドレイン間の電圧に依存せず、ゲート電圧と閾値電圧の差分によって制御される。よって、トランジスタＴｒ１は飽和領域で動作させることが望ましい。トランジスタＴｒ１を飽和領域で動作させるために、そのゲート電圧、ソースとドレイン間の電圧は、飽和領域で動作する範囲の電圧に適切に設定されているものとする。

具体的に、図５に示すＡＩＣ１０７では、メモリセルＭＣ［ｉ、ｊ］に配線ＷＤ［ｊ］から第１のアナログ電位Ｖｘ［ｉ、ｊ］が入力される。メモリセルＭＣ［ｉ、ｊ］は、第１のアナログ電位Ｖｘ［ｉ、ｊ］に応じた第１のアナログ電流を生成する機能を有する。すなわち、この場合、メモリセルＭＣ［ｉ、ｊ］の電流Ｉ［ｉ、ｊ］は、第１のアナログ電流に相当する。

また、具体的に、図５に示すＡＩＣ１０７では、メモリセルＭＣ［ｉ＋１、ｊ］に配線ＷＤ［ｊ］から第１のアナログ電位Ｖｘ［ｉ＋１、ｊ］が入力される。メモリセルＭＣ［ｉ＋１、ｊ］は、第１のアナログ電位Ｖｘ［ｉ＋１、ｊ］に応じた第１のアナログ電流を生成する機能を有する。すなわち、この場合、メモリセルＭＣ［ｉ＋１、ｊ］の電流Ｉ［ｉ＋１、ｊ］は、第１のアナログ電流に相当する。

そして、メモリセルＭＣは、第１のアナログ電位を保持する機能を有する。すなわち、メモリセルＭＣは、第１のアナログ電位を保持することで、第１のアナログ電位に応じた第１のアナログ電流を保持する機能を有すると言える。

また、メモリセルＭＣには、配線ＲＷから第２のアナログ電位が入力される。第２のアナログ電位は第２のアナログデータに対応する。メモリセルＭＣは、既に保持されている第１のアナログ電位に、第２のアナログ電位に応じた電位を加算する機能と、加算することで得られる第３のアナログ電位を保持する機能とを有する。そして、メモリセルＭＣは、第３のアナログ電位に応じた第２のアナログ電流を生成する機能を有する。すなわち、メモリセルＭＣは、第３のアナログ電位を保持することで、第３のアナログ電位に応じた第２のアナログ電流を保持する機能を有すると言える。メモリセルＭＣの詳細な説明は、図７で示す。

具体的に、図５に示すＡＩＣ１０７では、メモリセルＭＣ［ｉ、ｊ］に配線ＲＷ［ｉ］から第２のアナログ電位Ｖｗ［ｉ、ｊ］が入力される。そして、メモリセルＭＣ［ｉ、ｊ］は、第１のアナログ電位Ｖｘ［ｉ、ｊ］及び第２のアナログ電位Ｖｗ［ｉ、ｊ］に応じた第３のアナログ電位を保持する機能を有する。そして、メモリセルＭＣ［ｉ、ｊ］は、第３のアナログ電位に応じた第２のアナログ電流を生成する機能を有する。すなわち、この場合、メモリセルＭＣ［ｉ、ｊ］の電流Ｉ［ｉ、ｊ］は、第２のアナログ電流に相当する。

また、図５に示すＡＩＣ１０７では、メモリセルＭＣ［ｉ＋１、ｊ］に配線ＲＷ［ｉ＋１］から第２のアナログ電位Ｖｗ［ｉ＋１、ｊ］が入力される。そして、メモリセルＭＣ［ｉ＋１、ｊ］は、第１のアナログ電位Ｖｘ［ｉ＋１、ｊ］及び第２のアナログ電位Ｖｗ［ｉ＋１、ｊ］に応じた第３のアナログ電位を保持する機能を有する。そして、メモリセルＭＣ［ｉ＋１、ｊ］は、第３のアナログ電位に応じた第２のアナログ電流を生成する機能を有する。すなわち、この場合、メモリセルＭＣ［ｉ＋１、ｊ］の電流Ｉ［ｉ＋１、ｊ］は、第２のアナログ電流に相当する。

そして、電流Ｉ［ｉ、ｊ］は、メモリセルＭＣ［ｉ、ｊ］を介して配線ＢＬ［ｊ］と配線ＶＲ［ｊ］の間を流れる。電流Ｉ［ｉ＋１、ｊ］は、メモリセルＭＣ［ｉ＋１、ｊ］を介して配線ＢＬ［ｊ］と配線ＶＲ［ｊ］の間を流れる。よって、電流Ｉ［ｉ、ｊ］と電流Ｉ［ｉ＋１、ｊ］との和に相当する電流Ｉ［ｊ］が、メモリセルＭＣ［ｉ、ｊ］及びメモリセルＭＣ［ｉ＋１、ｊ］を介して配線ＢＬ［ｊ］と配線ＶＲ［ｊ］の間を流れることとなる。

参照用記憶回路１２（ＲＭＥＭ）は、メモリセルＭＣＲ［ｉ］、メモリセルＭＣＲ［ｉ＋１］で例示されるメモリセルＭＣＲを有する。メモリセルＭＣＲには、配線ＷＤＲＥＦから第１の参照電位ＶＰＲが入力される。そして、メモリセルＭＣＲは、第１の参照電位ＶＰＲに応じた第１の参照電流を生成する機能を有する。なお、以下、メモリセルＭＣＲ［ｉ］に流れる電流をＩＲＥＦ［ｉ］とし、メモリセルＭＣＲ［ｉ＋１］に流れる電流をＩＲＥＦ［ｉ＋１］とする。

そして、具体的に、図５に示すＡＩＣ１０７では、メモリセルＭＣＲ［ｉ］に配線ＷＤＲＥＦから第１の参照電位ＶＰＲが入力される。メモリセルＭＣＲ［ｉ］は、第１の参照電位ＶＰＲに応じた第１の参照電流を生成する機能を有する。すなわち、この場合、メモリセルＭＣＲ［ｉ］の電流ＩＲＥＦ［ｉ］は、第１の参照電流に相当する。

また、図５に示すＡＩＣ１０７では、メモリセルＭＣＲ［ｉ＋１］に配線ＷＤＲＥＦから第１の参照電位ＶＰＲが入力される。メモリセルＭＣＲ［ｉ＋１］は、第１の参照電位ＶＰＲに応じた第１の参照電流を生成する機能を有する。すなわち、この場合、メモリセルＭＣＲ［ｉ＋１］の電流ＩＲＥＦ［ｉ＋１］は、第１の参照電流に相当する。

そして、メモリセルＭＣＲは、第１の参照電位ＶＰＲを保持する機能を有する。すなわち、メモリセルＭＣＲは、第１の参照電位ＶＰＲを保持することで、第１の参照電位ＶＰＲに応じた第１の参照電流を保持する機能を有すると言える。

また、メモリセルＭＣＲには、配線ＲＷから第２のアナログ電位が入力される。メモリセルＭＣＲは、既に保持されている第１の参照電位ＶＰＲに、第２のアナログ電位或いは第２のアナログ電位に応じた電位を加算し、加算することで得られる第２の参照電位を保持する機能を有する。そして、メモリセルＭＣＲは、第２の参照電位に応じた第２の参照電流を生成する機能を有する。すなわち、メモリセルＭＣＲは、第２の参照電位を保持することで、第２の参照電位に応じた第２の参照電流を保持する機能を有すると言える。

具体的に、図５に示すＡＩＣ１０７では、メモリセルＭＣＲ［ｉ］に配線ＲＷ［ｉ］から第２のアナログ電位Ｖｗ［ｉ、ｊ］が入力される。そして、メモリセルＭＣＲ［ｉ］は、第１の参照電位ＶＰＲ及び第２のアナログ電位Ｖｗ［ｉ、ｊ］に応じた第２の参照電位を保持する機能を有する。そして、メモリセルＭＣＲ［ｉ］は、第２の参照電位に応じた第２の参照電流を生成する機能を有する。すなわち、この場合、メモリセルＭＣＲ［ｉ］の電流ＩＲＥＦ［ｉ］は、第２の参照電流に相当する。

また、図５に示すＡＩＣ１０７では、メモリセルＭＣＲ［ｉ＋１］に配線ＲＷ［ｉ＋１］から第２のアナログ電位Ｖｗ［ｉ＋１、ｊ］が入力される。そして、メモリセルＭＣＲ［ｉ＋１］は、第１の参照電位ＶＰＲ及び第２のアナログ電位Ｖｗ［ｉ＋１、ｊ］に応じた第２の参照電位を保持する機能を有する。そして、メモリセルＭＣＲ［ｉ＋１］は、第２の参照電位に応じた第２の参照電流を生成する機能を有する。すなわち、この場合、メモリセルＭＣＲ［ｉ＋１］の電流ＩＲＥＦ［ｉ＋１］は、第２の参照電流に相当する。

そして、電流ＩＲＥＦ［ｉ］は、メモリセルＭＣＲ［ｉ］を介して配線ＢＬＲＥＦと配線ＶＲＲＥＦの間を流れる。電流ＩＲＥＦ［ｉ＋１］は、メモリセルＭＣＲ［ｉ＋１］を介して配線ＢＬＲＥＦと配線ＶＲＲＥＦの間を流れる。よって、電流ＩＲＥＦ［ｉ］と電流ＩＲＥＦ［ｉ＋１］との和に相当する電流ＩＲＥＦが、メモリセルＭＣＲ［ｉ］及びメモリセルＭＣＲ［ｉ＋１］を介して配線ＢＬＲＥＦと配線ＶＲＲＥＦの間を流れることとなる。

電流源回路１５は、配線ＢＬＲＥＦに流れる電流ＩＲＥＦと同じ値の電流、もしくは電流ＩＲＥＦに対応する電流を、配線ＢＬに供給する機能を有する。そして、後述するオフセットの電流を設定する際には、メモリセルＭＣ［ｉ、ｊ］及びメモリセルＭＣ［ｉ＋１、ｊ］を介して配線ＢＬ［ｊ］と配線ＶＲ［ｊ］の間を流れる電流Ｉ［ｊ］が、メモリセルＭＣＲ［ｉ］及びメモリセルＭＣＲ［ｉ＋１］を介して配線ＢＬＲＥＦと配線ＶＲＲＥＦの間を流れる電流ＩＲＥＦと異なる場合、差分の電流は回路１３または回路１４に流れる。回路１３は電流ソース回路としての機能を有し、回路１４は電流シンク回路としての機能を有する。

具体的に、電流Ｉ［ｊ］が電流ＩＲＥＦよりも大きい場合、回路１３は、電流Ｉ［ｊ］と電流ＩＲＥＦの差分に相当する電流ΔＩ［ｊ］を生成する機能を有する。また、回路１３は、生成した電流ΔＩ［ｊ］を配線ＢＬ［ｊ］に供給する機能を有する。すなわち、回路１３は、電流ΔＩ［ｊ］を保持する機能を有すると言える。

また、電流Ｉ［ｊ］が電流ＩＲＥＦよりも小さい場合、回路１４は、電流Ｉ［ｊ］と電流ＩＲＥＦの差分に相当する電流ΔＩ［ｊ］を生成する機能を有する。また、回路１４は、生成した電流ΔＩ［ｊ］を配線ＢＬ［ｊ］から引き込む機能を有する。すなわち、回路１４は、電流ΔＩ［ｊ］を保持する機能を有すると言える。

次いで、図５に示すＡＩＣ１０７の動作の一例について説明する。

まず、メモリセルＭＣ［ｉ、ｊ］に第１のアナログ電位に応じた電位を格納する。具体的には、第１の参照電位ＶＰＲから第１のアナログ電位Ｖｘ［ｉ、ｊ］を差し引いた電位ＶＰＲ−Ｖｘ［ｉ、ｊ］が、配線ＷＤ［ｊ］を介してメモリセルＭＣ［ｉ、ｊ］に入力される。メモリセルＭＣ［ｉ、ｊ］では、電位ＶＰＲ−Ｖｘ［ｉ、ｊ］が保持される。また、メモリセルＭＣ［ｉ、ｊ］では、電位ＶＰＲ−Ｖｘ［ｉ、ｊ］に応じた電流Ｉ［ｉ、ｊ］が生成される。例えば第１の参照電位ＶＰＲは、接地電位よりも高いハイレベルの電位とする。具体的には、接地電位よりも高く、電流源回路１５に供給されるハイレベルの電位ＶＤＤと同程度か、それ以下の電位であることが望ましい。

また、メモリセルＭＣＲ［ｉ］に第１の参照電位ＶＰＲを格納する。具体的には、電位ＶＰＲが、配線ＷＤＲＥＦを介してメモリセルＭＣＲ［ｉ］に入力される。モリセルＭＣＲ［ｉ］では、電位ＶＰＲが保持される。また、メモリセルＭＣＲ［ｉ］では、電位ＶＰＲに応じた電流ＩＲＥＦ［ｉ］が生成される。

また、メモリセルＭＣ［ｉ＋１、ｊ］に第１のアナログ電位に応じた電位を格納する。具体的には、第１の参照電位ＶＰＲから第１のアナログ電位Ｖｘ［ｉ＋１、ｊ］を差し引いた電位ＶＰＲ−Ｖｘ［ｉ＋１、ｊ］が、配線ＷＤ［ｊ］を介してメモリセルＭＣ［ｉ＋１、ｊ］に入力される。メモリセルＭＣ［ｉ＋１、ｊ］では、電位ＶＰＲ−Ｖｘ［ｉ＋１、ｊ］が保持される。また、メモリセルＭＣ［ｉ＋１、ｊ］では、電位ＶＰＲ−Ｖｘ［ｉ＋１、ｊ］に応じた電流Ｉ［ｉ＋１、ｊ］が生成される。

また、メモリセルＭＣＲ［ｉ＋１］に第１の参照電位ＶＰＲを格納する。具体的には、電位ＶＰＲが、配線ＷＤＲＥＦを介してメモリセルＭＣＲ［ｉ＋１］に入力される。メモリセルＭＣＲ［ｉ＋１］では、電位ＶＰＲが保持される。また、メモリセルＭＣＲ［ｉ＋１］では、電位ＶＰＲに応じた電流ＩＲＥＦ［ｉ＋１］が生成される。

上記動作において、配線ＲＷ［ｉ］及び配線ＲＷ［ｉ＋１］は基準電位とする。例えば、基準電位として接地電位、基準電位よりも低いローレベルの電位ＶＳＳなどを用いることができる。或いは、基準電位として電位ＶＳＳと電位ＶＤＤの間の電位を用いると、第２のアナログ電位Ｖｗを正負にしても、配線ＲＷの電位を接地電位よりも高くできるので信号の生成を容易にすることができ、正負のアナログデータに対する積演算が可能になるので好ましい。

上記動作により、配線ＢＬ［ｊ］には、配線ＢＬ［ｊ］に電気的に接続されたメモリセルＭＣにおいてそれぞれ生成される電流を合わせた電流が、流れることとなる。具体的に図５では、メモリセルＭＣ［ｉ、ｊ］で生成される電流Ｉ［ｉ、ｊ］と、メモリセルＭＣ［ｉ＋１、ｊ］で生成される電流Ｉ［ｉ＋１、ｊ］とを合わせた電流Ｉ［ｊ］が流れる。また、上記動作により、配線ＢＬＲＥＦには、配線ＢＬＲＥＦに電気的に接続されたメモリセルＭＣＲにおいてそれぞれ生成される電流を合わせた電流が、流れることとなる。具体的に図５では、メモリセルＭＣＲ［ｉ］で生成される電流ＩＲＥＦ［ｉ］と、メモリセルＭＣＲ［ｉ＋１］で生成される電流ＩＲＥＦ［ｉ＋１］とを合わせた電流ＩＲＥＦが流れる。

次いで、配線ＲＷ［ｉ］及び配線ＲＷ［ｉ＋１］の電位を基準電位としたまま、第１のアナログ電位によって得られる電流Ｉ［ｊ］と第１の参照電位によって得られる電流ＩＲＥＦとの差分から得られるオフセット電流を、回路１３または回路１４において保持する。

具体的に、電流Ｉ［ｊ］が電流ＩＲＥＦよりも大きい場合、回路１３はオフセット電流を配線ＢＬ［ｊ］に供給する。すなわち、回路１３に流れる電流ＩＣＭ［ｊ］はオフセット電流に相当することとなる。そして、当該電流ＩＣＭ［ｊ］の値は回路１３において保持される。また、電流Ｉ［ｊ］が電流ＩＲＥＦよりも小さい場合、回路１４はオフセット電流を配線ＢＬ［ｊ］から引き込む。すなわち、回路１４に流れる電流ＩＣＰ［ｊ］はオフセット電流に相当することとなる。そして、当該電流ＩＣＰ［ｊ］の値は回路１４において保持される。

次いで、既にメモリセルＭＣ［ｉ、ｊ］において保持されている第１のアナログ電位または第１のアナログ電位に応じた電位に加算するように、第２のアナログ電位または第２のアナログ電位に応じた電位をメモリセルＭＣ［ｉ、ｊ］に格納する。具体的には、配線ＲＷ［ｉ］の電位を基準電位に対してＶｗ［ｉ］だけ高い電位とすることで、第２のアナログ電位Ｖｗ［ｉ］が、配線ＲＷ［ｉ］を介してメモリセルＭＣ［ｉ、ｊ］に入力される。メモリセルＭＣ［ｉ、ｊ］では、電位ＶＰＲ−Ｖｘ［ｉ、ｊ］＋Ｖｗ［ｉ］が保持される。また、メモリセルＭＣ［ｉ、ｊ］では、電位ＶＰＲ−Ｖｘ［ｉ、ｊ］＋Ｖｗ［ｉ］に応じた電流Ｉ［ｉ、ｊ］が生成される。

また、既にメモリセルＭＣ［ｉ＋１、ｊ］において保持されている第１のアナログ電位または第１のアナログ電位に応じた電位に加算するように、第２のアナログ電位または第２のアナログ電位に応じた電位をメモリセルＭＣ［ｉ＋１、ｊ］に格納する。具体的には、配線ＲＷ［ｉ＋１］の電位を基準電位に対してＶｗ［ｉ＋１］だけ高い電位とすることで、第２のアナログ電位Ｖｗ［ｉ＋１］が、配線ＲＷ［ｉ＋１］を介してメモリセルＭＣ［ｉ＋１、ｊ］に入力される。メモリセルＭＣ［ｉ＋１、ｊ］では、電位ＶＰＲ−Ｖｘ［ｉ＋１、ｊ］＋Ｖｗ［ｉ＋１］が保持される。また、メモリセルＭＣ［ｉ＋１、ｊ］では、電位ＶＰＲ−Ｖｘ［ｉ＋１、ｊ］＋Ｖｗ［ｉ＋１］に応じた電流Ｉ［ｉ＋１、ｊ］が生成される。

なお、電位を電流に変換する素子として飽和領域で動作するトランジスタＴｒ１を用いる場合、配線ＲＷ［ｉ］の電位がＶｗ［ｉ］であり、配線ＲＷ［ｉ＋１］の電位がＶｗ［ｉ＋１］であると仮定すると、メモリセルＭＣ［ｉ、ｊ］が有するトランジスタＴｒ１のドレイン電流が電流Ｉ［ｉ、ｊ］に相当するので、第２のアナログ電流は以下の式１で表される。なお、ｋは係数、ＶｔｈはトランジスタＴｒ１の閾値電圧である。

Ｉ［ｉ、ｊ］＝ｋ（Ｖｗ［ｉ］−Ｖｔｈ＋ＶＰＲ−Ｖｘ［ｉ、ｊ］）^２　　　（式１）

また、メモリセルＭＣＲ［ｉ］が有するトランジスタＴｒ１のドレイン電流が電流ＩＲＥＦ［ｉ］に相当するので、第２の参照電流は以下の式２で表される。

ＩＲＥＦ［ｉ］＝ｋ（Ｖｗ［ｉ］−Ｖｔｈ＋ＶＰＲ）^２　　　（式２）

そして、メモリセルＭＣ［ｉ、ｊ］に流れる電流Ｉ［ｉ、ｊ］と、メモリセルＭＣ［ｉ＋１、ｊ］に流れる電流Ｉ［ｉ＋１、ｊ］の和に相当する電流Ｉ［ｊ］は、Ｉ［ｊ］＝ΣｉＩ［ｉ、ｊ］であり、メモリセルＭＣＲ［ｉ］に流れる電流ＩＲＥＦ［ｉ］と、メモリセルＭＣＲ［ｉ＋１］に流れる電流ＩＲＥＦ［ｉ＋１］の和に相当する電流ＩＲＥＦは、ＩＲＥＦ＝ΣｉＩＲＥＦ［ｉ］となり、その差分に相当する電流ΔＩ［ｊ］は以下の式３で表される。

ΔＩ［ｊ］＝ＩＲＥＦ−Ｉ［ｊ］＝ΣｉＩＲＥＦ［ｉ］−ΣｉＩ［ｉ、ｊ］　　　（式３）

式１、式２、式３から、電流ΔＩ［ｊ］は以下の式４のように導き出される。

ΔＩ［ｊ］
＝Σｉ｛ｋ（Ｖｗ［ｉ］−Ｖｔｈ＋ＶＰＲ）^２−ｋ（Ｖｗ［ｉ］−Ｖｔｈ＋ＶＰＲ−Ｖｘ［ｉ、ｊ］）^２｝
＝２ｋΣｉ（Ｖｗ［ｉ］・Ｖｘ［ｉ、ｊ］）−２ｋΣｉ（Ｖｔｈ−ＶＰＲ）・Ｖｘ［ｉ、ｊ］−ｋΣｉＶｘ［ｉ、ｊ］^２　　　（式４）

式４において、２ｋΣｉ（Ｖｗ［ｉ］・Ｖｘ［ｉ、ｊ］）で示される項は、第１のアナログ電位Ｖｘ［ｉ、ｊ］及び第２のアナログ電位Ｖｗ［ｉ］の積と、第１のアナログ電位Ｖｘ［ｉ＋１、ｊ］及び第２のアナログ電位Ｖｗ［ｉ＋１］の積と、の和に相当する。

また、オフセット電流Ｉｏｆｆｓｅｔ［ｊ］は、配線ＲＷ［ｉ］の電位を全て基準電位としたとき、すなわち第２のアナログ電位Ｖｗ［ｉ］を０、第２のアナログ電位Ｖｗ［ｉ＋１］を０としたときの電流ΔＩ［ｊ］とすると、式４から、以下の式５が導き出される。

Ｉｏｆｆｓｅｔ［ｊ］＝−２ｋΣｉ（Ｖｔｈ−ＶＰＲ）・Ｖｘ［ｉ、ｊ］−ｋΣｉＶｘ［ｉ、ｊ］^２　　　（式５）

したがって、式３乃至式５から、第１のアナログデータと第２のアナログデータの積和値に相当する２ｋΣｉ（Ｖｗ［ｉ］・Ｖｘ［ｉ、ｊ］）は、以下の式６で表されることが分かる。

２ｋΣｉ（Ｖｗ［ｉ］・Ｖｘ［ｉ、ｊ］）＝ＩＲＥＦ−Ｉ［ｊ］−Ｉｏｆｆｓｅｔ［ｊ］　　　（式６）

そして、メモリセルＭＣに流れる電流の和を電流Ｉ［ｊ］、メモリセルＭＣＲに流れる電流の和を電流ＩＲＥＦ、回路１３または回路１４に流れる電流を電流Ｉｏｆｆｓｅｔ［ｊ］とすると、配線ＲＷ［ｉ］の電位をＶｗ［ｉ］、配線ＲＷ［ｉ＋１］の電位をＶｗ［ｉ＋１］としたときに配線ＢＬ［ｊ］から流れ出る電流Ｉｏｕｔ［ｊ］は、ＩＲＥＦ−Ｉ［ｊ］−Ｉｏｆｆｓｅｔ［ｊ］で表される。式６から、電流Ｉｏｕｔ［ｊ］は、２ｋΣｉ（Ｖｗ［ｉ］・Ｖｘ［ｉ、ｊ］）であり、第１のアナログ電位Ｖｘ［ｉ、ｊ］及び第２のアナログ電位Ｖｗ［ｉ］の積と、第２のアナログ電位Ｖｘ［ｉ＋１、ｊ］及び第２のアナログ電位Ｖｗ［ｉ＋１］の積と、の和に相当することが分かる。

なお、トランジスタＴｒ１は飽和領域で動作させることが望ましいが、トランジスタＴｒ１の動作領域が理想的な飽和領域と異なっていたとしても、第１のアナログ電位Ｖｘ［ｉ、ｊ］及び第２のアナログ電位Ｖｗ［ｉ］の積と、第２のアナログ電位Ｖｘ［ｉ＋１、ｊ］及び第２のアナログ電位Ｖｗ［ｉ＋１］の積との和に相当する電流を、所望の範囲内の精度で問題なく得ることができる場合は、トランジスタＴｒ１は飽和領域で動作しているものとみなせる。

本発明の一態様により、アナログデータの演算処理をデジタルデータに変換せずとも実行することができるので、演算回路の回路規模を小さく抑えることができる。或いは、本発明の一態様により、アナログデータの演算処理をデジタルデータに変換せずとも実行することができるので、アナログデータの演算処理に要する時間を抑えることができる。或いは、本発明の一態様により、アナログデータの演算処理に要する時間を抑えつつ、演算回路の低消費電力化を実現することができる。

次いで、記憶回路１１（ＭＥＭ）と、参照用記憶回路１２（ＲＭＥＭ）の具体的な構成の一例について、図６を用いて説明する。

図６では、記憶回路１１（ＭＥＭ）がｙ行ｘ列の複数のメモリセルＭＣを有し、参照用記憶回路１２（ＲＭＥＭ）がｙ行１列の複数のメモリセルＭＣＲを有する場合を例示している。

記憶回路１１は、配線ＲＷと、配線ＷＷと、配線ＷＤと、配線ＶＲと、配線ＢＬとに電気的に接続されている。図６では、配線ＲＷ［１］乃至配線ＲＷ［ｙ］が各行のメモリセルＭＣにそれぞれ電気的に接続され、配線ＷＷ［１］乃至配線ＷＷ［ｙ］が各行のメモリセルＭＣにそれぞれ電気的に接続され、配線ＷＤ［１］乃至配線ＷＤ［ｘ］が各列のメモリセルＭＣにそれぞれ電気的に接続されて、配線ＢＬ［１］乃至配線ＢＬ［ｘ］が各列のメモリセルＭＣにそれぞれ電気的に接続されている場合を例示している。また、図６では、配線ＶＲ［１］乃至配線ＶＲ［ｘ］が各列のメモリセルＭＣにそれぞれ電気的に接続されている場合を例示している。なお、配線ＶＲ［１］乃至配線ＶＲ［ｘ］は、互いに電気的に接続されていても良い。

そして、参照用記憶回路１２は、配線ＲＷと、配線ＷＷと、配線ＷＤＲＥＦと、配線ＶＲＲＥＦと、配線ＢＬＲＥＦとに電気的に接続されている。図６では、配線ＲＷ［１］乃至配線ＲＷ［ｙ］が各行のメモリセルＭＣＲにそれぞれ電気的に接続され、配線ＷＷ［１］乃至配線ＷＷ［ｙ］が各行のメモリセルＭＣＲにそれぞれ電気的に接続され、配線ＷＤＲＥＦが一列のメモリセルＭＣＲにそれぞれ電気的に接続され、配線ＢＬＲＥＦが一列のメモリセルＭＣＲにそれぞれ電気的に接続され、配線ＶＲＲＥＦが一列のメモリセルＭＣＲにそれぞれ電気的に接続されている場合を例示している。なお、配線ＶＲＲＥＦは、配線ＶＲ［１］乃至配線ＶＲ［ｘ］に電気的に接続されていても良い。

次いで、図６に示した複数のメモリセルＭＣのうち、任意の２行２列のメモリセルＭＣと、図６に示した複数のメモリセルＭＣＲのうち、任意の２行１列のメモリセルＭＣＲとの、具体的な回路構成と接続関係とを、一例として図７に示す。

具体的に図７では、ｉ行ｊ列目のメモリセルＭＣ［ｉ、ｊ］と、ｉ＋１行ｊ列目のメモリセルＭＣ［ｉ＋１、ｊ］と、ｉ行ｊ＋１列目のメモリセルＭＣ［ｉ、ｊ＋１］と、ｉ＋１行ｊ＋１列目のメモリセルＭＣ［ｉ＋１、ｊ＋１］とを図示している。また、具体的に図７では、ｉ行目のメモリセルＭＣＲ［ｉ］と、ｉ＋１行目のメモリセルＭＣＲ［ｉ＋１］とを図示している。なお、ｉは１からｙまでの任意の数で、ｊは１からｘまでの任意の数とする。

ｉ行目のメモリセルＭＣ［ｉ、ｊ］と、メモリセルＭＣ［ｉ、ｊ＋１］と、メモリセルＭＣＲ［ｉ］とは、配線ＲＷ［ｉ］及び配線ＷＷ［ｉ］に電気的に接続されている。また、ｉ＋１行目のメモリセルＭＣ［ｉ＋１、ｊ］と、メモリセルＭＣ［ｉ＋１、ｊ＋１］と、メモリセルＭＣＲ［ｉ＋１］とは、配線ＲＷ［ｉ＋１］及び配線ＷＷ［ｉ＋１］に電気的に接続されている。

ｊ列目のメモリセルＭＣ［ｉ、ｊ］と、メモリセルＭＣ［ｉ＋１、ｊ］とは、配線ＷＤ［ｊ］、配線ＶＲ［ｊ］、及び配線ＢＬ［ｊ］に電気的に接続されている。また、ｊ＋１列目のメモリセルＭＣ［ｉ、ｊ＋１］と、メモリセルＭＣ［ｉ＋１、ｊ＋１］とは、配線ＷＤ［ｊ＋１］、配線ＶＲ［ｊ＋１］、及び配線ＢＬ［ｊ＋１］に電気的に接続されている。また、メモリセルＭＣＲ［ｉ］と、ｉ＋１行目のメモリセルＭＣＲ［ｉ＋１］とは、配線ＷＤＲＥＦ、配線ＶＲＲＥＦ、及び配線ＢＬＲＥＦに電気的に接続されている。

そして、各メモリセルＭＣと各メモリセルＭＣＲとは、トランジスタＴｒ１と、トランジスタＴｒ２と、容量素子Ｃ１と、を有する。トランジスタＴｒ２は、メモリセルＭＣまたはメモリセルＭＣＲへの第１のアナログ電位の入力を制御する機能を有する。トランジスタＴｒ１は、ゲートに入力された電位に従って、アナログ電流を生成する機能を有する。容量素子Ｃ１は、メモリセルＭＣまたはメモリセルＭＣＲにおいて保持されている第１のアナログ電位または第１のアナログ電位に応じた電位に、第２のアナログ電位或いは第２のアナログ電位に応じた電位を加算する機能を有する。

具体的に、図７に示すメモリセルＭＣでは、トランジスタＴｒ２は、ゲートが配線ＷＷに電気的に接続され、ソース又はドレインの一方が配線ＷＤに電気的に接続され、ソース又はドレインの他方がトランジスタＴｒ１のゲートに電気的に接続されている。また、トランジスタＴｒ１は、ソース又はドレインの一方が配線ＶＲに電気的に接続され、ソース又はドレインの他方が配線ＢＬに電気的に接続されている。容量素子Ｃ１は、第１の電極が配線ＲＷに電気的に接続され、第２の電極がトランジスタＴｒ１のゲートに電気的に接続されている。

また、図７に示すメモリセルＭＣＲでは、トランジスタＴｒ２は、ゲートが配線ＷＷに電気的に接続され、ソース又はドレインの一方が配線ＷＤＲＥＦに電気的に接続され、ソース又はドレインの他方がトランジスタＴｒ１のゲートに電気的に接続されている。また、トランジスタＴｒ１は、ソース又はドレインの一方が配線ＶＲＲＥＦに電気的に接続され、ソース又はドレインの他方が配線ＢＬＲＥＦに電気的に接続されている。容量素子Ｃ１は、第１の電極が配線ＲＷに電気的に接続され、第２の電極がトランジスタＴｒ１のゲートに電気的に接続されている。

メモリセルＭＣにおいてトランジスタＴｒ１のゲートをノードＮとすると、メモリセルＭＣでは、トランジスタＴｒ２を介してノードＮに第１のアナログ電位が入力され、次いでトランジスタＴｒ２がオフになるとノードＮが浮遊状態になり、ノードＮにおいて第１のアナログ電位または第１のアナログ電位に応じた電位が保持される。また、メモリセルＭＣでは、ノードＮが浮遊状態になると、容量素子Ｃ１の第１の電極に入力された第２のアナログ電位がノードＮに与えられる。上記動作により、ノードＮは、第１のアナログ電位または第１のアナログ電位に応じた電位に、第２のアナログ電位または第２のアナログ電位に応じた電位が加算されることで得られる電位となる。

なお、容量素子Ｃ１の第１の電極の電位は容量素子Ｃ１を介してノードＮに与えられるため、実際には、第１の電極の電位の変化量がそのままノードＮの電位の変化量に反映されるわけではない。具体的には、容量素子Ｃ１の容量値と、トランジスタＴｒ１のゲート容量の容量値と、寄生容量の容量値とから一意に決まる結合係数を、第１の電極の電位の変化量に乗ずることで、ノードＮの電位の変化量を正確に算出することができる。以下、説明を分かり易くするために、第１の電極の電位の変化量がほぼノードＮの電位の変化量に反映されるものとして説明を行う。

トランジスタＴｒ１は、ノードＮの電位にしたがってそのドレイン電流が定まる。よって、トランジスタＴｒ２がオフになることでノードＮの電位が保持されると、トランジスタＴｒ１のドレイン電流の値も保持される。上記ドレイン電流には第１のアナログ電位と第２のアナログ電位が反映されている。

また、メモリセルＭＣＲにおいてトランジスタＴｒ１のゲートをノードＮＲＥＦとすると、メモリセルＭＣＲでは、トランジスタＴｒ２を介してノードＮＲＥＦに第１の参照電位または第１の参照電位に応じた電位が入力され、次いでトランジスタＴｒ２がオフになるとノードＮＲＥＦが浮遊状態になり、ノードＮＲＥＦにおいて第１の参照電位または第１の参照電位に応じた電位が保持される。また、メモリセルＭＣＲでは、ノードＮＲＥＦが浮遊状態になると、容量素子Ｃ１の第１の電極に入力された第２のアナログ電位がノードＮＲＥＦに与えられる。上記動作により、ノードＮＲＥＦは、第１の参照電位または第１の参照電位に応じた電位に、第２のアナログ電位または第２のアナログ電位に応じた電位が加算されることで得られる電位となる。

トランジスタＴｒ１は、ノードＮＲＥＦの電位にしたがってそのドレイン電流が定まる。よって、トランジスタＴｒ２がオフになることでノードＮＲＥＦの電位が保持されると、トランジスタＴｒ１のドレイン電流の値も保持される。上記ドレイン電流には第１の参照電位と第２のアナログ電位が反映されている。

メモリセルＭＣ［ｉ、ｊ］のトランジスタＴｒ１に流れるドレイン電流を電流Ｉ［ｉ、ｊ］とし、メモリセルＭＣ［ｉ＋１、ｊ］のトランジスタＴｒ１に流れるドレイン電流を電流Ｉ［ｉ＋１、ｊ］とすると、配線ＢＬ［ｊ］からメモリセルＭＣ［ｉ、ｊ］及びメモリセルＭＣ［ｉ＋１、ｊ］に供給される電流の和は、電流Ｉ［ｊ］となる。また、メモリセルＭＣ［ｉ、ｊ＋１］のトランジスタＴｒ１に流れるドレイン電流を電流Ｉ［ｉ、ｊ＋１］とし、メモリセルＭＣ［ｉ＋１、ｊ＋１］のトランジスタＴｒ１に流れるドレイン電流を電流Ｉ［ｉ＋１、ｊ＋１］とすると、配線ＢＬ［ｊ＋１］からメモリセルＭＣ［ｉ、ｊ＋１］及びメモリセルＭＣ［ｉ＋１、ｊ＋１］に供給される電流の和は、電流Ｉ［ｊ＋１］となる。また、メモリセルＭＣＲ［ｉ］のトランジスタＴｒ１に流れるドレイン電流を電流ＩＲＥＦ［ｉ］とし、メモリセルＭＣＲ［ｉ＋１］のトランジスタＴｒ１に流れるドレイン電流を電流ＩＲＥＦ［ｉ＋１］とすると、配線ＢＬＲＥＦからメモリセルＭＣＲ［ｉ］及びメモリセルＭＣＲ［ｉ＋１］に供給される電流の和は、電流ＩＲＥＦとなる。

次いで、回路１３と、回路１４と、電流源回路１５（ＣＲＥＦ）の具体的な構成の一例について、図８を用いて説明する。

図８では、図７に示すメモリセルＭＣとメモリセルＭＣＲに対応した、回路１３、回路１４、電流源回路１５の構成の一例を示している。具体的に、図８に示す回路１３は、ｊ列目のメモリセルＭＣに対応した回路１３［ｊ］と、ｊ＋１列目のメモリセルＭＣに対応した回路１３［ｊ＋１］とを有する。また、図８に示す回路１４は、ｊ列目のメモリセルＭＣに対応した回路１４［ｊ］と、ｊ＋１列目のメモリセルＭＣに対応した回路１４［ｊ＋１］とを有する。

そして、回路１３［ｊ］及び回路１４［ｊ］は、配線ＢＬ［ｊ］に電気的に接続されている。また、回路１３［ｊ＋１］及び回路１４［ｊ＋１］は、配線ＢＬ［ｊ＋１］に電気的に接続されている。

電流源回路１５は、配線ＢＬ［ｊ］、配線ＢＬ［ｊ＋１］、配線ＢＬＲＥＦに電気的に接続されている。そして、電流源回路１５は、配線ＢＬＲＥＦに電流ＩＲＥＦを供給する機能と、電流ＩＲＥＦと同じ電流または電流ＩＲＥＦに応じた電流を、配線ＢＬ［ｊ］及び配線ＢＬ［ｊ＋１］のそれぞれに供給する機能を有する。

具体的に、回路１３［ｊ］及び回路１３［ｊ＋１］は、トランジスタＴｒ７乃至Ｔｒ９と、容量素子Ｃ３とをそれぞれ有する。オフセットの電流を設定する際に、回路１３［ｊ］において、トランジスタＴｒ７は、電流Ｉ［ｊ］が電流ＩＲＥＦよりも大きい場合に、電流Ｉ［ｊ］と電流ＩＲＥＦの差分に相当する電流ＩＣＭ［ｊ］を生成する機能を有する。また、回路１３［ｊ＋１］において、トランジスタＴｒ７は、電流Ｉ［ｊ＋１］が電流ＩＲＥＦよりも大きい場合に、電流Ｉ［ｊ＋１］と電流ＩＲＥＦの差分に相当する電流ＩＣＭ［ｊ＋１］を生成する機能を有する。電流ＩＣＭ［ｊ］及び電流ＩＣＭ［ｊ＋１］は、回路１３［ｊ］及び回路１３［ｊ＋１］から配線ＢＬ［ｊ］及び配線ＢＬ［ｊ＋１］に供給される。

そして、回路１３［ｊ］及び回路１３［ｊ＋１］において、トランジスタＴｒ７は、ソース又はドレインの一方が対応する配線ＢＬに電気的に接続されており、ソース又はドレインの他方が所定の第１の電位が供給される配線に電気的に接続されている。トランジスタＴｒ８は、ソース又はドレインの一方が配線ＢＬに電気的に接続されており、ソース又はドレインの他方がトランジスタＴｒ７のゲートに電気的に接続されている。トランジスタＴｒ９は、ソース又はドレインの一方がトランジスタＴｒ７のゲートに電気的に接続されており、ソース又はドレインの他方が所定の第１の電位が供給される配線に電気的に接続されている。容量素子Ｃ３は、第１の電極がトランジスタＴｒ７のゲートに電気的に接続されており、第２の電極が所定の第１の電位が供給される配線に電気的に接続されている。

トランジスタＴｒ８のゲートは配線ＯＳＭに電気的に接続されており、トランジスタＴｒ９のゲートは配線ＯＲＭに電気的に接続されている。

なお、図８では、トランジスタＴｒ７がｐチャネル型であり、トランジスタＴｒ８及びＴｒ９がｎチャネル型である場合を例示している。

また、回路１４［ｊ］及び回路１４［ｊ＋１］は、トランジスタＴｒ４乃至Ｔｒ６と、容量素子Ｃ４とをそれぞれ有する。オフセットの電流を設定する際に、回路１４［ｊ］において、トランジスタＴｒ４は、電流Ｉ［ｊ］が電流ＩＲＥＦよりも小さい場合に、電流Ｉ［ｊ］と電流ＩＲＥＦの差分に相当する電流ＩＣＰ［ｊ］を生成する機能を有する。また、回路１４［ｊ＋１］において、トランジスタＴｒ４は、電流Ｉ［ｊ＋１］が電流ＩＲＥＦよりも小さい場合に、電流Ｉ［ｊ＋１］と電流ＩＲＥＦの差分に相当する電流ＩＣＰ［ｊ＋１］を生成する機能を有する。電流ＩＣＰ［ｊ］及び電流ＩＣＰ［ｊ＋１］は、配線ＢＬ［ｊ］及び配線ＢＬ［ｊ＋１］から回路１４［ｊ］及び回路１４［ｊ＋１］に引き込まれる。

なお、電流ＩＣＭ［ｊ］と電流ＩＣＰ［ｊ］とが、Ｉｏｆｆｓｅｔ［ｊ］に相当する。また、なお、電流ＩＣＭ［ｊ＋１］と電流ＩＣＰ［ｊ＋１］とが、Ｉｏｆｆｓｅｔ［ｊ＋１］に相当する。

そして、回路１４［ｊ］及び回路１４［ｊ＋１］において、トランジスタＴｒ４は、ソース又はドレインの一方が対応する配線ＢＬに電気的に接続されており、ソース又はドレインの他方が所定の第２の電位が供給される配線に電気的に接続されている。トランジスタＴｒ５は、ソース又はドレインの一方が配線ＢＬに電気的に接続されており、ソース又はドレインの他方がトランジスタＴｒ４のゲートに電気的に接続されている。トランジスタＴｒ６は、ソース又はドレインの一方がトランジスタＴｒ４のゲートに電気的に接続されており、ソース又はドレインの他方が所定の第２の電位が供給される配線に電気的に接続されている。容量素子Ｃ４は、第１の電極がトランジスタＴｒ４のゲートに電気的に接続されており、第２の電極が所定の第２の電位が供給される配線に電気的に接続されている。

トランジスタＴｒ５のゲートは配線ＯＳＰに電気的に接続されており、トランジスタＴｒ６のゲートは配線ＯＲＰに電気的に接続されている。

なお、図８では、トランジスタＴｒ４乃至Ｔｒ６がｎチャネル型チャネル型である場合を例示している。

また、電流源回路１５は、配線ＢＬに対応したトランジスタＴｒ１０と、配線ＢＬＲＥＦに対応したトランジスタＴｒ１１とを有する。具体的に、図８に示す電流源回路１５は、トランジスタＴｒ１０として、配線ＢＬ［ｊ］に対応したトランジスタＴｒ１０［ｊ］と、配線ＢＬ［ｊ＋１］に対応したトランジスタＴｒ１０［ｊ＋１］とを有する場合を例示している。

そして、トランジスタＴｒ１０のゲートは、トランジスタＴｒ１１のゲートに電気的に接続されている。また、トランジスタＴｒ１０は、ソース又はドレインの一方が対応する配線ＢＬに電気的に接続されており、ソース又はドレインの他方が所定の第３の電位が供給される配線に電気的に接続されている。トランジスタＴｒ１１は、ソース又はドレインの一方が配線ＢＬＲＥＦに電気的に接続されており、ソース又はドレインの他方が所定の第３の電位が供給される配線に電気的に接続されている。

トランジスタＴｒ１０とトランジスタＴｒ１１とは、同じ極性を有している。図８では、トランジスタＴｒ１０とトランジスタＴｒ１１とが、共にｐチャネル型を有する場合を例示している。

トランジスタＴｒ１１のドレイン電流は電流ＩＲＥＦに相当する。そして、トランジスタＴｒ１０とトランジスタＴｒ１１とはカレントミラー回路としての機能を有するため、トランジスタＴｒ１０のドレイン電流は、トランジスタＴｒ１１のドレイン電流とほぼ同じ値、またはトランジスタＴｒ１１のドレイン電流に応じた値となる。

なお、図８に示した回路１３［ｊ］と回路１４［ｊ］の間にスイッチを設けても良い。また、回路１３［ｊ＋１］と回路１４［ｊ］の間にスイッチを設けても良い。或いは、電流源回路１５が有するトランジスタＴｒ１１と、参照用記憶回路１２との間にスイッチを設けても良い。

図８には図示しないが、回路１３［ｊ］と回路１４［ｊ］の電気的な接続を制御するスイッチＳＷ［ｊ］と、回路１３［ｊ＋１］と回路１４［ｊ＋１］の電気的な接続を制御するスイッチＳＷ［ｊ＋１］とを設けても良い。

具体的に、スイッチＳＷ［ｊ］は、回路１３［ｊ］のトランジスタＴｒ７のソース又はドレインの一方と、回路１４［ｊ］のトランジスタＴｒ４のソース又はドレインの一方との間の電気的な接続を制御する機能を有する。また、スイッチＳＷ［ｊ＋１］は、回路１３［ｊ＋１］のトランジスタＴｒ７のソース又はドレインの一方と、回路１４［ｊ＋１］のトランジスタＴｒ４のソース又はドレインの一方との間の電気的な接続を制御する機能を有する。

スイッチＳＷ［ｊ］を設けることにより、メモリセルＭＣに第１のアナログ電位を書き込む際に、電流源回路１５或いは回路１３［ｊ］と、回路１４［ｊ］或いは記憶回路１１との間に電流が流れるのを防ぐことができる。また、スイッチＳＷ［ｊ＋１］を設けることにより、メモリセルＭＣに第１のアナログ電位を書き込む際に、電流源回路１５或いは回路１３［ｊ＋１］と、回路１４［ｊ＋１］或いは記憶回路１１との間に電流が流れるのを防ぐことができる。

次いで、図７乃至図９を用いて、本発明の一態様に係るＡＩＣ１０７の具体的な動作の一例について説明する。

図９は、図７に示すメモリセルＭＣ、メモリセルＭＣＲと、図８に示す回路１３、回路１４、電流源回路１５の動作を示すタイミングチャートの一例に相当する。図９では、時刻Ｔ０１乃至時刻Ｔ０４において、メモリセルＭＣ及びメモリセルＭＣＲに第１のアナログデータを格納する動作が行われる。時刻Ｔ０５乃至時刻Ｔ１０において、回路１３及び回路１４にオフセットの電流Ｉｏｆｆｓｅｔを設定する動作が行われる。時刻Ｔ１１乃至時刻Ｔ１６において、第１のアナログデータと第２のアナログデータとの積和値に対応したデータを取得する動作が行われる。

なお、配線ＶＲ［ｊ］及び配線ＶＲ［ｊ＋１］にはローレベルの電位が供給されるものとする。また、回路１３に電気的に接続される所定の第１の電位を有する配線は、全てハイレベルの電位ＶＤＤが供給されるものとする。また、回路１４に電気的に接続される所定の第２の電位を有する配線は、全てローレベルの電位ＶＳＳが供給されるものとする。また、電流源回路１５に電気的に接続される所定の第３の電位を有する配線は、全てハイレベルの電位ＶＤＤが供給されるものとする。

また、トランジスタＴｒ１、Ｔｒ４、Ｔｒ７、Ｔｒ１０［ｊ］、Ｔｒ１０［ｊ＋１］、Ｔｒ１１は飽和領域で動作するものとする。

まず、時刻Ｔ０１乃至時刻Ｔ０２において、配線ＷＷ［ｉ］にハイレベルの電位が与えられ、配線ＷＷ［ｉ＋１］にローレベルの電位が与えられる。上記動作により、図７に示すメモリセルＭＣ［ｉ、ｊ］、メモリセルＭＣ［ｉ、ｊ＋１］、メモリセルＭＣＲ［ｉ］においてトランジスタＴｒ２がオンになる。また、メモリセルＭＣ［ｉ＋１、ｊ］、メモリセルＭＣ［ｉ＋１、ｊ＋１］、メモリセルＭＣＲ［ｉ＋１］においてトランジスタＴｒ２がオフの状態を維持する。

また、時刻Ｔ０１乃至時刻Ｔ０２では、図７に示す配線ＷＤ［ｊ］と配線ＷＤ［ｊ＋１］とに、第１の参照電位ＶＰＲから第１のアナログ電位を差し引いた電位がそれぞれ与えられる。具体的に、配線ＷＤ［ｊ］には電位ＶＰＲ−Ｖｘ［ｉ、ｊ］が与えられ、配線ＷＤ［ｊ＋１］には電位ＶＰＲ−Ｖｘ［ｉ、ｊ＋１］が与えられる。また、配線ＷＤＲＥＦには第１の参照電位ＶＰＲが与えられ、配線ＲＷ［ｉ］及び配線ＲＷ［ｉ＋１］には基準電位として電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２が与えられる。

よって、図７に示すメモリセルＭＣ［ｉ、ｊ］のノードＮ［ｉ、ｊ］にはトランジスタＴｒ２を介して電位ＶＰＲ−Ｖｘ［ｉ、ｊ］が与えられ、メモリセルＭＣ［ｉ、ｊ＋１］のノードＮ［ｉ、ｊ＋１］にはトランジスタＴｒ２を介して電位ＶＰＲ−Ｖｘ［ｉ、ｊ＋１］が与えられ、メモリセルＭＣＲ［ｉ］のノードＮＲＥＦ［ｉ］にはトランジスタＴｒ２を介して電位ＶＰＲが与えられる。

時刻Ｔ０２が終了すると、図７に示す配線ＷＷ［ｉ］に与えられる電位はハイレベルからローレベルに変化し、メモリセルＭＣ［ｉ、ｊ］、メモリセルＭＣ［ｉ、ｊ＋１］、メモリセルＭＣＲ［ｉ］においてトランジスタＴｒ２がオフになる。上記動作により、ノードＮ［ｉ、ｊ］には電位ＶＰＲ−Ｖｘ［ｉ、ｊ］が保持され、ノードＮ［ｉ、ｊ＋１］には電位ＶＰＲ−Ｖｘ［ｉ、ｊ＋１］が保持され、ノードＮＲＥＦ［ｉ］には電位ＶＰＲが保持される。

次いで、時刻Ｔ０３乃至時刻Ｔ０４において、図７に示す配線ＷＷ［ｉ］の電位はローレベルに維持され、配線ＷＷ［ｉ＋１］にハイレベルの電位が与えられる。上記動作により、図７に示すメモリセルＭＣ［ｉ＋１、ｊ］、メモリセルＭＣ［ｉ＋１、ｊ＋１］、メモリセルＭＣＲ［ｉ＋１］においてトランジスタＴｒ２がオンになる。また、メモリセルＭＣ［ｉ、ｊ］、メモリセルＭＣ［ｉ、ｊ＋１］、メモリセルＭＣＲ［ｉ］においてトランジスタＴｒ２がオフの状態を維持する。

また、時刻Ｔ０３乃至時刻Ｔ０４では、図７に示す配線ＷＤ［ｊ］と配線ＷＤ［ｊ＋１］とに、第１の参照電位ＶＰＲから第１のアナログ電位を差し引いた電位がそれぞれ与えられる。具体的に、配線ＷＤ［ｊ］には電位ＶＰＲ−Ｖｘ［ｉ＋１、ｊ］が与えられ、配線ＷＤ［ｊ＋１］には電位ＶＰＲ−Ｖｘ［ｉ＋１、ｊ＋１］が与えられる。また、配線ＷＤＲＥＦには第１の参照電位ＶＰＲが与えられ、配線ＲＷ［ｉ］及び配線ＲＷ［ｉ＋１］には基準電位として電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２が与えられる。

よって、図７に示すメモリセルＭＣ［ｉ＋１、ｊ］のノードＮ［ｉ＋１、ｊ］にはトランジスタＴｒ２を介して電位ＶＰＲ−Ｖｘ［ｉ＋１、ｊ］が与えられ、メモリセルＭＣ［ｉ＋１、ｊ＋１］のノードＮ［ｉ＋１、ｊ＋１］にはトランジスタＴｒ２を介して電位ＶＰＲ−Ｖｘ［ｉ＋１、ｊ＋１］が与えられ、メモリセルＭＣＲ［ｉ＋１］のノードＮＲＥＦ［ｉ＋１］にはトランジスタＴｒ２を介して電位ＶＰＲが与えられる。

時刻Ｔ０４が終了すると、図７に示す配線ＷＷ［ｉ＋１］に与えられる電位はハイレベルからローレベルに変化し、メモリセルＭＣ［ｉ＋１、ｊ］、メモリセルＭＣ［ｉ＋１、ｊ＋１］、メモリセルＭＣＲ［ｉ＋１］においてトランジスタＴｒ２がオフになる。上記動作により、ノードＮ［ｉ＋１、ｊ］には電位ＶＰＲ−Ｖｘ［ｉ＋１、ｊ］が保持され、ノードＮ［ｉ＋１、ｊ＋１］には電位ＶＰＲ−Ｖｘ［ｉ＋１、ｊ＋１］が保持され、ノードＮＲＥＦ［ｉ＋１］には電位ＶＰＲが保持される。

次いで、時刻Ｔ０５乃至時刻Ｔ０６において、図８に示す配線ＯＲＰ及び配線ＯＲＭにハイレベルの電位が与えられる。図８に示す回路１３［ｊ］及び回路１３［ｊ＋１］では、配線ＯＲＭにハイレベルの電位が与えられることで、トランジスタＴｒ９がオンになり、トランジスタＴｒ７のゲートは電位ＶＤＤが与えられることでリセットされる。また、図８に示す回路１４［ｊ］及び回路１４［ｊ＋１］では、配線ＯＲＰにハイレベルの電位が与えられることで、トランジスタＴｒ６がオンになり、トランジスタＴｒ４のゲートは電位ＶＳＳが与えられることでリセットされる。

時刻Ｔ０６が終了すると、図７に示す配線ＯＲＰ及び配線ＯＲＭに与えられる電位はハイレベルからローレベルに変化し、回路１３［ｊ］及び回路１３［ｊ＋１］においてトランジスタＴｒ９がオフになり、回路１４［ｊ］及び回路１４［ｊ＋１］においてトランジスタＴｒ６がオフになる。上記動作により、回路１３［ｊ］及び回路１３［ｊ＋１］においてトランジスタＴｒ７のゲートに電位ＶＤＤが保持され、回路１４［ｊ］及び回路１４［ｊ＋１］においてトランジスタＴｒ４のゲートに電位ＶＳＳが保持される。

次いで、時刻Ｔ０７乃至時刻Ｔ０８において、図８に示す配線ＯＳＰにハイレベルの電位が与えられる。また、図７に示す配線ＲＷ［ｉ］及び配線ＲＷ［ｉ＋１］には基準電位として電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２が与えられる。配線ＯＳＰにハイレベルの電位が与えられることにより、回路１４［ｊ］及び回路１４［ｊ＋１］においてトランジスタＴｒ５がオンになる。

配線ＢＬ［ｊ］に流れるＩ［ｊ］が配線ＢＬＲＥＦに流れる電流ＩＲＥＦよりも小さい場合、すなわちΔＩ［ｊ］が正の場合、図７に示すメモリセルＭＣ［ｉ、ｊ］のトランジスタＴｒ１が引き込むことのできる電流と、メモリセルＭＣ［ｉ＋１、ｊ］のトランジスタＴｒ１が引き込むことのできる電流との和が、トランジスタＴｒ１０［ｊ］のドレイン電流より小さいことを意味する。よって、電流ΔＩ［ｊ］が正の場合、回路１４［ｊ］においてトランジスタＴｒ５がオンになると、トランジスタＴｒ１０［ｊ］のドレイン電流の一部がトランジスタＴｒ４のゲートに流れ込み、当該ゲートの電位が上昇し始める。そして、トランジスタＴｒ４のドレイン電流が電流ΔＩ［ｊ］とほぼ等しくなると、トランジスタＴｒ４のゲートの電位は所定の値に収束する。このときのトランジスタＴｒ４のゲートの電位は、トランジスタＴｒ４のドレイン電流が電流ΔＩ［ｊ］、すなわちＩｏｆｆｓｅｔ［ｊ］（＝ＩＣＰ［ｊ］）となる電位に相当する。つまり、回路１４［ｊ］のトランジスタＴｒ４は、電流ＩＣＰ［ｊ］を流し得る電流源に設定された状態であると言える。

同様に、配線ＢＬ［ｊ＋１］に流れるＩ［ｊ＋１］が配線ＢＬＲＥＦに流れる電流ＩＲＥＦよりも小さい場合、つまり電流ΔＩ［ｊ＋１］が正の場合、回路１４［ｊ＋１］においてトランジスタＴｒ５がオンになると、トランジスタＴｒ１０［ｊ＋１］のドレイン電流の一部がトランジスタＴｒ４のゲートに流れ込み、当該ゲートの電位が上昇し始める。そして、トランジスタＴｒ４のドレイン電流が電流ΔＩ［ｊ＋１］とほぼ等しくなると、トランジスタＴｒ４のゲートの電位は所定の値に収束する。このときのトランジスタＴｒ４のゲートの電位は、トランジスタＴｒ４のドレイン電流が電流ΔＩ［ｊ＋１］、すなわちＩｏｆｆｓｅｔ［ｊ＋１］（＝ＩＣＰ［ｊ＋１］）となる電位に相当する。つまり、回路１４［ｊ＋１］のトランジスタＴｒ４は、電流ＩＣＰ［ｊ＋１］を流し得る電流源に設定された状態であると言える。

時刻Ｔ０８が終了すると、図８に示す配線ＯＳＰに与えられる電位はハイレベルからローレベルに変化し、回路１４［ｊ］及び回路１４［ｊ＋１］においてトランジスタＴｒ５がオフになる。上記動作により、トランジスタＴｒ４のゲートの電位は保持される。よって、回路１４［ｊ］は電流ＩＣＰ［ｊ］を流し得る電流源に設定された状態を維持し、回路１４［ｊ＋１］は電流ＩＣＰ［ｊ＋１］を流し得る電流源に設定された状態を維持する。

次いで、時刻Ｔ０９乃至時刻Ｔ１０において、図８に示す配線ＯＳＭにハイレベルの電位が与えられる。また、図７に示す配線ＲＷ［ｉ］及び配線ＲＷ［ｉ＋１］には基準電位として電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２が与えられる。配線ＯＳＭにハイレベルの電位が与えられることにより、回路１３［ｊ］及び回路１３［ｊ＋１］においてトランジスタＴｒ８がオンになる。

配線ＢＬ［ｊ］に流れるＩ［ｊ］が配線ＢＬＲＥＦに流れる電流ＩＲＥＦよりも大きい場合、すなわちΔＩ［ｊ］が負の場合、図７に示すメモリセルＭＣ［ｉ、ｊ］のトランジスタＴｒ１が引き込むことのできる電流と、メモリセルＭＣ［ｉ＋１、ｊ］のトランジスタＴｒ１が引き込むことのできる電流との和が、トランジスタＴｒ１０［ｊ］のドレイン電流より大きいことを意味する。よって、電流ΔＩ［ｊ］が負の場合、回路１３［ｊ］においてトランジスタＴｒ８がオンになると、トランジスタＴｒ７のゲートから配線ＢＬ［ｊ］に電流が流れ出し、当該ゲートの電位が下降し始める。そして、トランジスタＴｒ７のドレイン電流が電流ΔＩ［ｊ］とほぼ等しくなると、トランジスタＴｒ７のゲートの電位は所定の値に収束する。このときのトランジスタＴｒ７のゲートの電位は、トランジスタＴｒ７のドレイン電流が電流ΔＩ［ｊ］、すなわちＩｏｆｆｓｅｔ［ｊ］（＝ＩＣＭ［ｊ］）となる電位に相当する。つまり、回路１３［ｊ］のトランジスタＴｒ７は、電流ＩＣＭ［ｊ］を流し得る電流源に設定された状態であると言える。

同様に、配線ＢＬ［ｊ＋１］に流れるＩ［ｊ＋１］が配線ＢＬＲＥＦに流れる電流ＩＲＥＦよりも大きい場合、つまり電流ΔＩ［ｊ＋１］が負の場合、回路１３［ｊ＋１］においてトランジスタＴｒ８がオンになると、トランジスタＴｒ７のゲートから配線ＢＬ［ｊ＋１］に電流が流れ出し、当該ゲートの電位が下降し始める。そして、トランジスタＴｒ７のドレイン電流が電流ΔＩ［ｊ＋１］の絶対値とほぼ等しくなると、トランジスタＴｒ７のゲートの電位は所定の値に収束する。このときのトランジスタＴｒ７のゲートの電位は、トランジスタＴｒ７のドレイン電流が電流ΔＩ［ｊ＋１］、すなわちＩｏｆｆｓｅｔ［ｊ＋１］（＝ＩＣＭ［ｊ＋１］）の絶対値に等しい電位に相当する。つまり、回路１３［ｊ＋１］のトランジスタＴｒ７は、電流ＩＣＭ［ｊ＋１］を流し得る電流源に設定された状態であると言える。

時刻Ｔ１０が終了すると、図８に示す配線ＯＳＭに与えられる電位はハイレベルからローレベルに変化し、回路１３［ｊ］及び回路１３［ｊ＋１］においてトランジスタＴｒ８がオフになる。上記動作により、トランジスタＴｒ７のゲートの電位は保持される。よって、回路１３［ｊ］は電流ＩＣＭ［ｊ］を流し得る電流源に設定された状態を維持し、回路１３［ｊ＋１］は電流ＩＣＭ［ｊ＋１］を流し得る電流源に設定された状態を維持する。

なお、回路１４［ｊ］及び回路１４［ｊ＋１］において、トランジスタＴｒ４は電流を引き込む機能を有する。そのため、時刻Ｔ０７乃至時刻Ｔ０８において配線ＢＬ［ｊ］に流れる電流Ｉ［ｊ］が配線ＢＬＲＥＦに流れる電流ＩＲＥＦよりも大きくΔＩ［ｊ］が負の場合、或いは、配線ＢＬ［ｊ＋１］に流れる電流Ｉ［ｊ＋１］が配線ＢＬＲＥＦに流れる電流ＩＲＥＦよりも大きくΔＩ［ｊ＋１］が負の場合、回路１４［ｊ］または回路１４［ｊ＋１］から過不足なく配線ＢＬ［ｊ］または配線ＢＬ［ｊ＋１］に電流を供給するのが難しくなる恐れがある。この場合、配線ＢＬ［ｊ］または配線ＢＬ［ｊ＋１］に流れる電流と、配線ＢＬＲＥＦに流れる電流とのバランスを取るために、メモリセルＭＣのトランジスタＴｒ１と、回路１４［ｊ］または回路１４［ｊ＋１］のトランジスタＴｒ４と、トランジスタＴｒ１０［ｊ］またはＴｒ１０［ｊ＋１］とが、共に飽和領域で動作することが困難になる可能性がある。

時刻Ｔ０７乃至時刻Ｔ０８においてΔＩ［ｊ］が負の場合でも、トランジスタＴｒ１、Ｔｒ４、Ｔｒ１０［ｊ］またはＴｒ１０［ｊ＋１］における飽和領域での動作を確保するために、時刻Ｔ０５乃至時刻Ｔ０６において、トランジスタＴｒ７のゲートを電位ＶＤＤにリセットするのではなく、トランジスタＴｒ７のゲートの電位を所定のドレイン電流が得られる程度の高さに設定しておいても良い。上記構成により、トランジスタＴｒ１０［ｊ］またはＴｒ１０［ｊ＋１］のドレイン電流に加えてトランジスタＴｒ７から電流が供給されるため、トランジスタＴｒ１において引き込めない分の電流を、トランジスタＴｒ４においてある程度引き込むことができるため、トランジスタＴｒ１、Ｔｒ４、Ｔｒ１０［ｊ］またはＴｒ１０［ｊ＋１］における飽和領域での動作を確保することができる。

なお、時刻Ｔ０９乃至時刻Ｔ１０において、配線ＢＬ［ｊ］に流れるＩ［ｊ］が配線ＢＬＲＥＦに流れる電流ＩＲＥＦよりも小さい場合、すなわちΔＩ［ｊ］が正の場合、時刻Ｔ０７乃至時刻Ｔ０８において回路１４［ｊ］が電流ＩＣＰ［ｊ］を流し得る電流源に既に設定されているため、回路１３［ｊ］においてトランジスタＴｒ７のゲートの電位はほぼ電位ＶＤＤのままとなる。同様に、配線ＢＬ［ｊ＋１］に流れるＩ［ｊ＋１］が配線ＢＬＲＥＦに流れる電流ＩＲＥＦよりも小さい場合、すなわちΔＩ［ｊ＋１］が正の場合、時刻Ｔ０７乃至時刻Ｔ０８において回路１４［ｊ＋１］が電流ＩＣＰ［ｊ＋１］を流し得る電流源に既に設定されているため、回路１３［ｊ＋１］においてトランジスタＴｒ７のゲートの電位はほぼ電位ＶＤＤのままとなる。

次いで、時刻Ｔ１１乃至時刻Ｔ１２において、図７に示す配線ＲＷ［ｉ］に第２のアナログ電位Ｖｗ［ｉ］が与えられる。また、配線ＲＷ［ｉ＋１］には、基準電位として電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２が与えられたままである。具体的に、配線ＲＷ［ｉ］の電位は、基準電位である電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２に対して電位差Ｖｗ［ｉ］だけ高い電位となるが、以下説明を分かり易くするために、配線ＲＷ［ｉ］の電位は電位Ｖｗ［ｉ］であると仮定する。

配線ＲＷ［ｉ］が電位Ｖｗ［ｉ］になると、容量素子Ｃ１の第１の電極の電位の変化量がほぼノードＮの電位の変化量に反映されるものと仮定すると、図７に示すメモリセルＭＣ［ｉ、ｊ］におけるノードＮの電位はＶＰＲ−Ｖｘ［ｉ、ｊ］＋Ｖｗ［ｉ］となり、メモリセルＭＣ［ｉ、ｊ＋１］におけるノードＮの電位はＶＰＲ−Ｖｘ［ｉ、ｊ＋１］＋Ｖｗ［ｉ］となる。そして、上記の式６から、メモリセルＭＣ［ｉ、ｊ］に対応する第１のアナログデータと第２のアナログデータの積和値は、電流ΔＩ［ｊ］からＩｏｆｆｓｅｔ［ｊ］を差し引いた電流、すなわち、配線ＢＬ［ｊ］から流れ出る電流Ｉｏｕｔ［ｊ］に反映されることが分かる。また、メモリセルＭＣ［ｉ、ｊ＋１］に対応する第１のアナログデータと第２のアナログデータの積和値は、電流ΔＩ［ｊ＋１］からＩｏｆｆｓｅｔ［ｊ＋１］を差し引いた電流、すなわち、配線ＢＬ［ｊ＋１］から流れ出る電流Ｉｏｕｔ［ｊ＋１］に反映されることが分かる。

時刻Ｔ１２が終了すると、配線ＲＷ［ｉ］には、再度、基準電位である電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２が与えられる。

次いで、時刻Ｔ１３乃至時刻Ｔ１４において、図７に示す配線ＲＷ［ｉ＋１］に第２のアナログ電位Ｖｗ［ｉ＋１］が与えられる。また、配線ＲＷ［ｉ］には、基準電位として電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２が与えられたままである。具体的に、配線ＲＷ［ｉ＋１］の電位は、基準電位である電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２に対して電位差Ｖｗ［ｉ＋１］だけ高い電位となるが、以下説明を分かり易くするために、配線ＲＷ［ｉ＋１］の電位は電位Ｖｗ［ｉ＋１］であると仮定する。

配線ＲＷ［ｉ＋１］が電位Ｖｗ［ｉ＋１］になると、容量素子Ｃ１の第１の電極の電位の変化量がほぼノードＮの電位の変化量に反映されるものと仮定すると、図７に示すメモリセルＭＣ［ｉ＋１、ｊ］におけるノードＮの電位はＶＰＲ−Ｖｘ［ｉ＋１、ｊ］＋Ｖｗ［ｉ＋１］となり、メモリセルＭＣ［ｉ＋１、ｊ＋１］におけるノードＮの電位はＶＰＲ−Ｖｘ［ｉ＋１、ｊ＋１］＋Ｖｗ［ｉ＋１］となる。そして、上記の式６から、メモリセルＭＣ［ｉ＋１、ｊ］に対応する第１のアナログデータと第２のアナログデータの積和値は、電流ΔＩ［ｊ］からＩｏｆｆｓｅｔ［ｊ］を差し引いた電流、すなわち、Ｉｏｕｔ［ｊ］に反映されることが分かる。また、メモリセルＭＣ［ｉ＋１、ｊ＋１］に対応する第１のアナログデータと第２のアナログデータの積和値は、電流ΔＩ［ｊ＋１］からＩｏｆｆｓｅｔ［ｊ＋１］を差し引いた電流、すなわち、Ｉｏｕｔ［ｊ＋１］に反映されることが分かる。

時刻Ｔ１２が終了すると、配線ＲＷ［ｉ＋１］には、再度、基準電位である電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２が与えられる。

次いで、時刻Ｔ１５乃至時刻Ｔ１６において、図７に示す配線ＲＷ［ｉ］に第２のアナログ電位Ｖｗ［ｉ］が与えられ、配線ＲＷ［ｉ＋１］に第２のアナログ電位Ｖｗ［ｉ＋１］が与えられる。具体的に、配線ＲＷ［ｉ］の電位は、基準電位である電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２に対して電位差Ｖｗ［ｉ］だけ高い電位となり、配線ＲＷ［ｉ＋１］の電位は、基準電位である電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２に対して電位差Ｖｗ［ｉ＋１］だけ高い電位となるが、以下説明を分かり易くするために、配線ＲＷ［ｉ］の電位は電位Ｖｗ［ｉ］であり、配線ＲＷ［ｉ＋１］の電位は電位Ｖｗ［ｉ＋１］であると仮定する。

配線ＲＷ［ｉ］が電位Ｖｗ［ｉ］になると、容量素子Ｃ１の第１の電極の電位の変化量がほぼノードＮの電位の変化量に反映されるものと仮定すると、図７に示すメモリセルＭＣ［ｉ、ｊ］におけるノードＮの電位はＶＰＲ−Ｖｘ［ｉ、ｊ］＋Ｖｗ［ｉ］となり、メモリセルＭＣ［ｉ、ｊ＋１］におけるノードＮの電位はＶＰＲ−Ｖｘ［ｉ、ｊ＋１］＋Ｖｗ［ｉ］となる。また、配線ＲＷ［ｉ＋１］が電位Ｖｗ［ｉ＋１］になると、容量素子Ｃ１の第１の電極の電位の変化量がほぼノードＮの電位の変化量に反映されるものと仮定すると、図７に示すメモリセルＭＣ［ｉ＋１、ｊ］におけるノードＮの電位はＶＰＲ−Ｖｘ［ｉ＋１、ｊ］＋Ｖｗ［ｉ＋１］となり、メモリセルＭＣ［ｉ＋１、ｊ＋１］におけるノードＮの電位はＶＰＲ−Ｖｘ［ｉ＋１、ｊ＋１］＋Ｖｗ［ｉ＋１］となる。

そして、上記の式６から、メモリセルＭＣ［ｉ、ｊ］とメモリセルＭＣ［ｉ＋１、ｊ］とに対応する第１のアナログデータと第２のアナログデータの積和値は、電流ΔＩ［ｊ］からＩｏｆｆｓｅｔ［ｊ］を差し引いた電流、すなわち、電流Ｉｏｕｔ［ｊ］に反映されることが分かる。また、メモリセルＭＣ［ｉ、ｊ＋１］とメモリセルＭＣ［ｉ＋１、ｊ＋１］とに対応する第１のアナログデータと第２のアナログデータの積和値は、電流ΔＩ［ｊ＋１］からＩｏｆｆｓｅｔ［ｊ＋１］を差し引いた電流、すなわち、電流Ｉｏｕｔ［ｊ＋１］に反映されることが分かる。

時刻Ｔ１６が終了すると、配線ＲＷ［ｉ］及び配線ＲＷ［ｉ＋１］には、再度、基準電位である電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２が与えられる。

上記構成により、積和演算を小さな回路規模で行うことができる。また、上記構成により、積和演算を高速で行うことができる。また、上記構成により、低消費電力で積和演算を行うことができる。

なお、トランジスタＴｒ２、Ｔｒ５、Ｔｒ６、Ｔｒ８、またはＴｒ９は、オフ電流の著しく低いトランジスタを用いることが望ましい。トランジスタＴｒ２にオフ電流の著しく低いトランジスタを用いることにより、ノードＮの電位の保持を長時間に渡って行うことができる。また、トランジスタＴｒ５及びＴｒ６にオフ電流の著しく低いトランジスタを用いることにより、トランジスタＴｒ４のゲートの電位の保持を、長時間に渡って行うことができる。また、トランジスタＴｒ８及びＴｒ９にオフ電流の著しく低いトランジスタを用いることにより、トランジスタＴｒ７のゲートの電位の保持を、長時間に渡って行うことができる。

トランジスタのオフ電流を下げるには、例えば、チャネル形成領域をエネルギーギャップが広い半導体で形成すればよい。半導体のエネルギーギャップは、２．５ｅＶ以上、または２．７ｅＶ以上、または３ｅＶ以上であることが好ましい。このような半導体材料として酸化物半導体が挙げられる。トランジスタＴｒ２、Ｔｒ５、Ｔｒ６、Ｔｒ８、またはＴｒ９として、チャネル形成領域に酸化物半導体を含むトランジスタを用いればよい。チャネル幅で規格化したＯＳトランジスタのリーク電流は、ソースドレイン電圧が１０Ｖ、室温（２５℃程度）の状態で１０×１０^−２１Ａ／μｍ（１０ゼプトＡ／μｍ）以下とすることが可能である。トランジスタＴｒ２、Ｔｒ５、Ｔｒ６、Ｔｒ８、またはＴｒ９に適用されるＯＳトランジスタのリーク電流は、室温（２５℃程度）にて１×１０^−１８Ａ以下、または、１×１０^−２１Ａ以下、または１×１０^−２４Ａ以下が好ましい。または、リーク電流は８５℃にて１×１０^−１５Ａ以下、または１×１０^−１８Ａ以下、または１×１０^−２１Ａ以下であることが好ましい。

酸化物半導体はエネルギーギャップが大きく、電子が励起されにくく、ホールの有効質量が大きい半導体である。このため、チャネル形成領域に酸化物半導体を含むトランジスタは、シリコン等を用いた一般的なトランジスタと比較して、アバランシェ崩壊等が生じにくい場合がある。アバランシェ崩壊に起因するホットキャリア劣化等が抑制されることで、チャネル形成領域に酸化物半導体を含むトランジスタは高いドレイン耐圧を有することとなり、高いドレイン電圧で駆動することが可能である。

トランジスタのチャネル形成領域に含まれる酸化物半導体は、インジウム（Ｉｎ）および亜鉛（Ｚｎ）の少なくとも一方を含む酸化物半導体であることが好ましい。このような酸化物半導体としては、Ｉｎ酸化物、Ｚｎ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆ）が代表的である。これら酸化物半導体は、電子供与体（ドナー）となる水素などの不純物を低減し、かつ酸素欠損も低減することで、酸化物半導体をｉ型半導体（真性半導体）にする、あるいはｉ型半導体に限りなく近づけることができる。このような酸化物半導体は、高純度化された酸化物半導体と呼ぶことができる。

チャネル形成領域を、キャリア密度の低い酸化物半導体で形成することが好ましい。酸化物半導体のキャリア密度は、例えば、キャリア密度は８×１０^１１／ｃｍ^３未満１×１０^−９／ｃｍ^３以上であるとよい。キャリア密度は、１×１０^１１／ｃｍ^３未満が好ましく、１×１０^１０／ｃｍ^３未満がさらに好ましい。

高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性である酸化物は、欠陥準位密度が低いため、トラップ準位密度も低くい場合がある。酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、チャネル形成領域がトラップ準位密度の高い酸化物半導体である場合、トランジスタの電気特性は不安定になる場合がある。

従って、チャネル形成領域に酸化物半導体を含むトランジスタの電気特性を安定にするためには、チャネル形成領域の不純物濃度を低減することが有効である。チャネル形成領域の不純物濃度を低減するためには、チャネル形成領域に近接する領域の不純物濃度も低いことが好ましい。酸化物半導体の不純物は、水素、アルカリ金属、アルカリ土類金属等である。

（実施の形態４）
本実施の形態では、本発明の一態様に係る演算回路を畳み込み演算の特徴抽出フィルターもしくは全結合演算回路として適用することで、ニューラルネットワークによる特徴量の抽出を行うことができる。ニューラルネットワークにはＣＮＮ（Ｃｏｎｖｏｌｕｔｉｏｎａｌ　Ｎｅｕｒａｌ　Ｎｅｔｗｏｒｋ）等がある。具体的には、本発明の一態様に係る演算回路をパーセプトロンとしてニューラルネットワークに用いることで、画像データの補正に用いるパラメータを機械学習により決定することができる。

図１０（Ａ）に、多層パーセプトロンの模式図を一例として示す。図１０（Ａ）では、各層のニューロンを丸で示している。そして、図１０（Ａ）では、入力層としての機能を有する第（Ｌ−１）層と、中間層（隠れ層）としての機能を有する第Ｌ層と、出力層としての機能を有する第（Ｌ＋１）層の３層に分けられたニューロン（形式ニューロン）を有する多層パーセプトロンの構成を例示している（Ｌは２以上の整数）。そして、第（Ｌ−１）層が有するニューロンをＭ個（Ｍは２以上の整数）、第Ｌ層が有するニューロンをＮ個（Ｎは２以上の整数）、第（Ｌ＋１）層が有するニューロンをＫ個（Ｋは２以上の整数）とする。

なお、図１０（Ａ）では、第（Ｌ−１）層が有する複数のニューロンのうち、５つのニューロンを図示しており、第Ｌ層が有する複数のニューロンのうち、４つのニューロンを図示しており、第（Ｌ−１）層が有する複数のニューロンのうち、３つのニューロンを図示している。

また、図１０（Ａ）では、中間層が一層で構成されている多層パーセプトロンの構成を例示しているが、中間層が複数の層で構成されていても良い。中間層が複数の層で構成されている多層パーセプトロンの場合、第１層が入力層に相当し、第２層乃至第Ｌ層が中間層に相当し、第（Ｌ＋１）層が出力層に相当する。

図１０（Ａ）において、第（Ｌ−１）層のニューロンのうちｍ番目（ｍは１以上Ｍ以下の整数）の第ｍのニューロンの出力ｚ_ｍ ^{（Ｌ−１）}が、第Ｌ層のニューロンのうちｎ番目（ｎは１以上Ｎ以下の整数）の第ｎのニューロンに入力されるものとする。また、第ｎのニューロンの出力ｚ_ｎ ^（Ｌ）が、第（Ｌ＋１）層のニューロンのうちｋ番目（ｋは１以上Ｋ以下の整数）の第ｋのニューロンに入力されるものとする。また、第ｋのニューロンの出力をｚ_ｋ ^{（Ｌ＋１）}とする。そして、第Ｌ層の第ｎのニューロンの重み係数をｗ_ｎｍ ^（Ｌ）、第（Ｌ＋１）層の第ｋのニューロンの重み係数をｗ_ｋｎ ^{（Ｌ＋１）}とする。

上記条件のもと、第Ｌ層の第ｎのニューロンへの入力の総和（ネット値）は、以下の式７で表される。

ｕ_ｎ ^（Ｌ）＝Σ_ｍ　ｗ_ｎｍ ^（Ｌ）・ｚ_ｍ ^{（Ｌ−１）}　　　　　　　　（式７）

式７の演算は、実施の形態３に示す演算回路を用いて実行することができる。例えば、ｊ列目のメモリセルＭＣ［１、ｊ］乃至［Ｎ、ｊ］に第Ｌ層の各ニューロンの重み係数ｗ_ｎ１ ^（Ｌ）乃至ｗ_ｎＭ ^（Ｌ）を第１のアナログデータとしてそれぞれ格納し、配線ＲＷ［１］乃至［Ｍ］を介して第（Ｌ−１）層のニューロンの出力ｚ１^{（Ｌ−１）}乃至ｚＭ^{（Ｌ−１）}をメモリセルＭＣ［１、ｊ］乃至［Ｍ、ｊ］に第２のアナログデータとしてそれぞれ入力する。上記動作により、第Ｌ層の第ｎのニューロンへの入力の総和（ネット値）ｕｎ^（Ｌ）を、電流ΔＩｏｕｔ［ｊ］から得ることができる。従って、実施の形態３に示す演算回路を用いることにより、式７の演算を行うことができる。

また、第Ｌ層の第ｎのニューロンの出力ｚ_ｎ ^（Ｌ）は、以下の式８で表される。

ｚ_ｎ ^（Ｌ）＝ｆ（ｕ_ｎ ^（Ｌ））　　　　　　　　　　　　　　（式８）

なお、ｆはニューロンの出力関数である。ニューロンの出力関数ｆとして、ステップ関数、線形ランプ関数、シグモイド関数などを用いることができる。例えば、式８の演算処理は、図１１（Ａ）に示す回路２７０を用いることで実行することができる。回路２７０において、出力関数ｆは、ＯＰアンプの出力特性に対応する。また、ＯＰアンプからの出力信号を用いて、所望の出力関数に対応した演算回路において演算処理を行うことで、式８の演算処理を実現することもできる。

同様に、第（Ｌ＋１）層の第ｋのニューロンへの入力の総和（ネット値）は、以下の式９で表される。

ｕ_ｋ ^{（Ｌ＋１）}＝Σ_ｎ　ｗ_ｋｎ ^{（Ｌ＋１）}・ｚ_ｎ ^（Ｌ）　　　　（式９）

式９の演算は、実施の形態３に示す演算回路を用いて実行することができる。例えば、ｊ列目のメモリセルＭＣ［ｉ、ｊ］乃至［Ｍ、ｊ］に第（Ｌ＋１）層の各ニューロンの重み係数ｗ_ｎ１ ^{（Ｌ＋１）}乃至ｗ_ｎＭ ^{（Ｌ＋１）}を第１のアナログデータとしてそれぞれ格納し、配線ＲＷ［１］乃至［Ｍ］を介して第Ｌ層のニューロンの出力ｚ１^Ｌ乃至ｚＭ^ＬをメモリセルＭＣ［１、ｊ］乃至［Ｍ、ｊ］に第２のアナログデータとしてそれぞれ入力する。上記動作により、第（Ｌ＋１）層の第ｋのニューロンへの入力の総和（ネット値）ｕｋ^{（Ｌ＋１）}を、電流ΔＩｏｕｔ［ｊ］から得ることができる。従って、実施の形態３に示す演算回路を用いることにより、式９の演算を行うことができる。

また、第（Ｌ＋１）層の第ｋのニューロンの出力ｚ_ｋ ^{（Ｌ＋１）}は、以下の式１０で表される。
ｚ_ｋ ^{（Ｌ＋１）}＝ｆ（ｕ_ｋ ^{（Ｌ＋１）}）　　　　　　　　（式１０）

例えば、式１０の演算処理は、図１１（Ｂ）に示す回路２７１を用いることで実行することができる。回路２７１において、出力関数ｆは、回路２７０と同様に、ＯＰアンプの出力特性に対応する。また、ＯＰアンプからの出力信号を用いて、所望の出力関数に対応した演算回路において演算処理を行うことで、式１０の演算処理を実現することもできる。

上記構成により、第ｋのニューロンの出力ｚ_ｋ ^{（Ｌ＋１）}を得ることができる。

なお、ニューロンの出力関数は、全てのニューロンで同一であっても良いし、異なっていても良い。また、層毎に同一でも良いし、異なっていても良い。

次いで、本発明の一態様に係る演算回路をパーセプトロンとして用いたニューラルネットワークの、誤差逆伝播方式による教師あり学習について説明する。図１０（Ｂ）に、誤差逆伝播方式を用いた多層パーセプトロンの模式図を示す。

誤差逆伝播方式は、ニューラルネットワークの出力と教師信号の誤差が小さくなるように、重み係数を変更する方式である。具体的に、誤差逆伝播方式は、出力層の出力ｚ_ｋ ^（Ｌ）と教師信号ｔ_ｋとで決まる誤差エネルギーＥに対して、第Ｌ層の重み係数ｗ_ｎｍ ^（Ｌ）の更新量を∂Ｅ／∂ｗ_ｎｍ ^（Ｌ）として重み係数を変更する。

例えば、第Ｌ層の誤差δ_ｎ ^（Ｌ）を、δ_ｎ ^（Ｌ）≡∂Ｅ／∂ｕ_ｎ ^（Ｌ）と定義すると、誤差δ_ｎ ^（Ｌ）は以下の式１１で表され、更新量∂Ｅ／∂ｗ_ｎｍ ^（Ｌ）は以下の式１２で表される。なお、ｆ’はニューロンの出力関数の導関数である。

δ_ｎ ^（Ｌ）＝Σ_ｋδ_ｋ ^{（Ｌ＋１）}・ｗ_ｋｎ ^{（Ｌ＋１）}・ｆ’（ｕ_ｎ ^（Ｌ））　　（式１１）
∂Ｅ／∂ｗ_ｎｍ ^（Ｌ）＝δ_ｎ ^（Ｌ）・ｚ_ｍ ^{（Ｌ−１）}　　　　　　（式１２）

例えば、式１１の演算処理は、図１１（Ｃ）に示す回路２７２を用いることで実行することができる。また、式１２の演算処理は、図１１（Ｄ）に示す回路２７３を用いることで実行することができる。なお、導関数は、例えば、ＯＰアンプからの出力信号を用いて、所望の導関数に対応した演算回路において演算処理を行うことも実現することができる。

なお、式１１におけるΣ_ｋδ_ｋ ^{（Ｌ＋１）}・ｗ_ｋｎ ^{（Ｌ＋１）}の演算は、実施の形態３に示す演算回路を用いて実行することができる。例えば、ｊ列目のメモリセルＭＣ［１、ｊ］乃至［Ｋ、ｊ］に第（Ｌ＋１）層の各ニューロンの重み係数ｗ_ｎ１ ^{（Ｌ＋１）}乃至ｗ_ｎＫ ^{（Ｌ＋１）}を第１のアナログデータとしてそれぞれ格納し、配線ＲＷ［１］乃至［Ｋ］を介して第（Ｌ＋１）層のニューロンの誤差δ_１ ^{（Ｌ＋１）}乃至δ_Ｋ ^{（Ｌ＋１）}をメモリセルＭＣ［１、ｊ］乃至［Ｋ、ｊ］に第２のアナログデータとしてそれぞれ入力する。上記動作により、式１１におけるΣ_ｋδ_ｋ ^{（Ｌ＋１）}・ｗ_ｋｎ ^{（Ｌ＋１）}の値を、電流ΔＩｏｕｔ［ｊ］から得ることができる。従って、実施の形態３に示す演算回路を用いることにより、式９の演算の一部を行うことができる。

また、出力層である第（Ｌ＋１）層の誤差δ_ｎ ^{（Ｌ＋１）}は以下の式１３で表され、更新量∂Ｅ／∂ｗ_ｎｍ ^{（Ｌ＋１）}は以下の式１４で表される。

δ_ｋ ^{（Ｌ＋１）}＝（ｚ_ｋ ^{（Ｌ＋１）}−ｔ_ｋ）・ｆ’（ｕ_ｋ ^{（Ｌ＋１）}）　　　　　（式１３）
∂Ｅ／∂ｗ_ｋｎ ^{（Ｌ＋１）}＝δ_ｋ ^{（Ｌ＋１）}・ｚ_ｎ ^（Ｌ）　　　　　（式１４）

例えば、式１３の演算処理は、図１１（Ｅ）に示す回路２７４を用いることで実行することができる。式１４の演算処理は、図１１（Ｄ）に示す回路２７４を用いることで実行することができる。

以上のように、本発明の一態様に係る演算回路を用いることで、ニューラルネットワークにおける重み付け和の演算と重み係数の更新量の演算を行うことができる。

なお、特徴抽出フィルターの各重み係数の値を、乱数を用いて設定することが可能である。例えば、外光の入射角をセンシングする場合、センサから得られるデータが必ずしも外光の入射角に応じたピークを示すデータではなくても、特徴量を抽出することが可能である。よって、センサに入射する外光の角度を制御するための遮光膜を形成する際、遮光膜のレイアウトの精度が高くない場合でも、ニューラルネットワークの機械学習によって最適なパラメータを設定しなおし、入射角の正確な値が得られるようにすることができる。したがって、遮光膜の作製コストを抑えつつ、入射角の正確な値を得ることができる。

当該ニューラルネットワークでの機械学習により得られた各種のパラメータは、コントローラのレジスタに格納することができる。

（実施の形態５）
本実施の形態では、反射型表示素子と発光型表示素子とを用いた表示装置が有する、画素の構成例について説明する。なお、本実施の形態では、反射型表示素子として液晶素子を用い、発光型表示素子としてＥＬ材料を用いた発光素子を用いる場合を例に挙げて、本発明の一態様に係る画素３００の構成例について説明する。

図１２（Ａ）に示す画素３００は、画素３５０と画素３５１とを有する。そして、画素３５０は液晶素子３０１を有し、画素３５１は発光素子３０２を有する。

具体的に、画素３５０は、液晶素子３０１と、液晶素子３０１に印加する電圧を制御する機能を有するトランジスタ３０３と、容量素子３０４とを有する。そして、トランジスタ３０３は、ゲートが配線ＧＬに電気的に接続され、ソース又はドレインの一方が配線ＳＬに電気的に接続され、ソース又はドレインの他方が液晶素子３０１の画素電極に電気的に接続されている。また、液晶素子３０１の共通電極は、所定の第４の電位が供給される配線または電極に電気的に接続されている。また、容量素子３０４は、一方の電極が、液晶素子３０１の画素電極に電気的に接続され、他方の電極が、所定の第５の電位が供給される配線または電極に電気的に接続されている。第４の電位と、第５の電位は、同じ電位が供給されてもよい。

また、具体的に、画素３５１は、発光素子３０２と、発光素子３０２に供給する電流を制御する機能を有するトランジスタ３０５と、トランジスタ３０５のゲートへの電位の供給を制御する機能を有するトランジスタ３０６と、容量素子３０７とを有する。そして、トランジスタ３０６は、ゲートが配線ＧＥに電気的に接続され、ソース又はドレインの一方が配線ＤＬに電気的に接続され、ソース又はドレインの他方がトランジスタ３０５のゲートに電気的に接続されている。トランジスタ３０５は、ソース又はドレインの一方が配線ＡＬに電気的に接続され、ソース又はドレインの他方が発光素子３０２に電気的に接続されている。容量素子３０７は、一方の電極が配線ＡＬに電気的に接続され、他方の電極がトランジスタ３０５のゲートに電気的に接続されている。

図１２（Ａ）に示す画素３００では、液晶素子３０１に対応した画像信号を配線ＳＬに供給し、発光素子３０２に対応した画像信号を配線ＤＬに供給することで、液晶素子３０１によって表示される階調と、発光素子３０２によって表示される階調とを個別に制御することができる。

なお、図１２（Ａ）では、液晶素子３０１を有する画素３５０と、発光素子３０２を有する画素３５１とを一つずつ有する画素３００の構成例を示したが、画素３００が複数の画素３５０を有していても良いし、或いは画素３００が複数の画素３５１を有していても良い。

図１２（Ｂ）に、画素３００が一の画素３５１と、４つの画素３５１を有している場合の、画素３００の構成例を示す。

具体的に図１２（Ｂ）に示す画素３００は、液晶素子３０１を有する画素３５１と、発光素子３０２をそれぞれ有する画素３５１ａ乃至画素３５１ｂとを有する。

図１２（Ｂ）に示す画素３５０の構成については、図１２（Ａ）に示す画素３５０の構成を参照することができる。

また、図１２（Ｂ）に示す画素３５１ａ乃至画素３５１ｂは、図１２（Ａ）に示す画素３５１と同様に、発光素子３０２と、発光素子３０２に供給する電流を制御する機能を有するトランジスタ３０５と、トランジスタ３０５のゲートへの電位の供給を制御する機能を有するトランジスタ３０６と、容量素子３０７とをそれぞれ有する。そして、画素３５１ａ乃至画素３５１ｂがそれぞれ有する発光素子３０２から発せられる光が、異なる領域の波長を有することで、表示装置においてカラーの画像を表示することが可能になる。

また、図１２（Ｂ）に示す画素３５１ａ乃至画素３５１ｂでは、画素３５１ａの有するトランジスタ３０６のゲートと、画素３５１ｃの有するトランジスタ３０６のゲートとが、配線ＧＥｂに電気的に接続されている。また、画素３５１ｂの有するトランジスタ３０６のゲートと、画素３５１ｄの有するトランジスタ３０６のゲートとが、配線ＧＥａに電気的に接続されている。

また、図１２（Ｂ）に示す画素３５１ａ乃至画素３５１ｂでは、画素３５１ａの有するトランジスタ３０６のソース又はドレインの一方と、画素３５１ｂの有するトランジスタ３０６のソース又はドレインの一方とが、配線ＤＬａに電気的に接続されている。また、画素３５１ｃの有するトランジスタ３０６のソース又はドレインの一方と、画素３５１ｄの有するトランジスタ３０６のソース又はドレインの一方とが、配線ＤＬｂに電気的に接続されている。

また、図１２（Ｂ）に示す画素３５１ａ乃至画素３５１ｂでは、全てのトランジスタ３０５のソース又はドレインの一方が、配線ＡＬに電気的に接続されている。

上述したように、図１２（Ｂ）に示す画素３５１ａ乃至画素３５１ｂでは、画素３５１ａと画素３５１ｃが配線ＧＥｂを共有し、画素３５１ｂと画素３５１ｄが配線ＧＥａを共有しているが、画素３５１ａ乃至画素３５１ｂの全てが一の配線ＧＥを共有していても良い。この場合、画素３５１ａ乃至画素３５１ｂは、互いに異なる４つの配線ＤＬに電気的に接続されるようにすることが望ましい。

次いで、図１３（Ａ）に、図１２（Ａ）とは異なる画素３００の構成例を示す。図１３（Ａ）に示す画素３００は、画素３５１が有するトランジスタ３０５がバックゲートを有する点において、図１２（Ａ）に示す画素３００と構成が異なる。

具体的に、図１３（Ａ）に示す画素３００では、トランジスタ３０５のバックゲートがゲート（フロントゲート）に電気的に接続されている。図１３（Ａ）に示す画素３００は、上記構成を有することにより、トランジスタ３０５の閾値電圧がシフトするのを抑えることができ、トランジスタ３０５の信頼性を高めることができる。また、図１３（Ａ）に示す画素３００は、上記構成を有することにより、トランジスタ３０５のサイズを小さく抑えつつ、トランジスタ３０５のオン電流を高めることができる。

なお、本発明の一態様に係る表示装置では、画素３００が、図１３（Ａ）に示す画素３５０を複数有していても良いし、或いは図１３（Ａ）に示す画素３５１を複数有していても良い。具体的には、図１２（Ｂ）に示した画素３００と同様に、図１３（Ａ）に示す１つの画素３５０と、４つの画素３５１とを有していても良い。その場合、各種配線と４つの画素３５１との接続関係は、図１２（Ｂ）に示した画素３００を参照することができる。

次いで、図１３（Ｂ）に、図１２（Ａ）とは異なる画素３００の構成例を示す。図１３（Ｂ）に示す画素３００は、画素３５１が有するトランジスタ３０５がバックゲートを有する点において、図１２（Ａ）に示す画素３００と構成が異なる。そして、図１３（Ｂ）に示す画素３００では、トランジスタ３０５のバックゲートがゲートではなく発光素子３０２に電気的に接続されている点において、図１３（Ａ）に示す画素３００と構成が異なる。

図１３（Ｂ）に示す画素３００は、上記構成を有することにより、トランジスタ３０５の閾値電圧がシフトするのを抑えることができ、トランジスタ３０５の信頼性を高めることができる。

なお、本発明の一態様に係る表示装置では、画素３００が、図１３（Ｂ）に示す画素３５０を複数有していても良いし、或いは図１３（Ｂ）に示す画素３５１を複数有していても良い。具体的には、図１２（Ｂ）に示した画素３００と同様に、図１３（Ｂ）に示す１つの画素３５０と、４つの画素３５１とを有していても良い。その場合、各種配線と４つの画素３５１との接続関係は、図１２（Ｂ）に示した画素３００を参照することができる。

次いで、図１４に、図１２（Ａ）とは異なる画素３００の構成例を示す。図１４に示す画素３００は、画素３５０と画素３５１とを有し、画素３５１の構成が図１２（Ａ）とは異なる。

具体的に、図１４に示す画素３５１は、発光素子３０２と、発光素子３０２に供給する電流を制御する機能を有するトランジスタ３０５と、トランジスタ３０５のゲートへの電位の供給を制御する機能を有するトランジスタ３０６と、発光素子３０２の画素電極に所定の電位を供給する機能を有するトランジスタ３０８と、容量素子３０７とを有する。また、トランジスタ３０５と、トランジスタ３０６と、トランジスタ３０８とは、それぞれバックゲートを有する。

そして、トランジスタ３０６は、ゲート（フロントゲート）が配線ＭＬに電気的に接続され、バックゲートが配線ＧＥに電気的に接続され、ソース又はドレインの一方が配線ＤＬに電気的に接続され、ソース又はドレインの他方がトランジスタ３０５のゲート及びフロントゲートに電気的に接続されている。トランジスタ３０５は、ソース又はドレインの一方が配線ＡＬに電気的に接続され、ソース又はドレインの他方が発光素子３０２に電気的に接続されている。
トランジスタ３０８は、ゲート（フロントゲート）が配線ＭＬに電気的に接続され、バックゲートが配線ＧＥに電気的に接続され、ソース又はドレインの一方が配線ＭＬに電気的に接続され、ソース又はドレインの他方が発光素子３０２に電気的に接続されている。容量素子３０７は、一方の電極が配線ＡＬに電気的に接続され、他方の電極がトランジスタ３０５のゲートに電気的に接続されている。

なお、図１４では、液晶素子３０１を有する画素３５０と、発光素子３０２を有する画素３５１とを一つずつ有する画素３００の構成例を示したが、画素３００が複数の画素３５０を有していても良いし、或いは画素３００が複数の画素３５１を有していても良い。

図１５に、画素３００が一の画素３５１と、４つの画素３５１を有している場合の、画素３００の構成例を示す。

具体的に図１５に示す画素３００は、液晶素子３０１を有する画素３５１と、発光素子３０２をそれぞれ有する画素３５１ａ乃至画素３５１ｂとを有する。

図１５に示す画素３５０の構成については、図１４に示す画素３５０の構成を参照することができる。

また、図１５に示す画素３５１ａ乃至画素３５１ｂは、図１４に示す画素３５１と同様に、発光素子３０２と、発光素子３０２に供給する電流を制御する機能を有するトランジスタ３０５と、トランジスタ３０５のゲートへの電位の供給を制御する機能を有するトランジスタ３０６と、発光素子３０２の画素電極に所定の電位を供給する機能を有するトランジスタ３０８と、容量素子３０７とをそれぞれ有する。そして、画素３５１ａ乃至画素３５１ｂがそれぞれ有する発光素子３０２から発せられる光が、異なる領域の波長を有することで、表示装置においてカラーの画像を表示することが可能になる。

また、図１５に示す画素３５１ａ乃至画素３５１ｂでは、画素３５１ａの有するトランジスタ３０６のゲートと、画素３５１ｂの有するトランジスタ３０６のゲートとが、配線ＭＬａに電気的に接続されている。また、画素３５１ｃの有するトランジスタ３０６のゲートと、画素３５１ｄの有するトランジスタ３０６のゲートとが、配線ＭＬｂに電気的に接続されている。

また、図１５に示す画素３５１ａ乃至画素３５１ｂでは、画素３５１ａの有するトランジスタ３０６のバックゲートと、画素３５１ｃの有するトランジスタ３０６のバックゲートとが、配線ＧＥｂに電気的に接続されている。また、画素３５１ｂの有するトランジスタ３０６のバックゲートと、画素３５１ｄの有するトランジスタ３０６のバシクゲートとが、配線ＧＥａに電気的に接続されている。

また、図１５に示す画素３５１ａ乃至画素３５１ｂでは、画素３５１ａの有するトランジスタ３０６のソース又はドレインの一方と、画素３５１ｂの有するトランジスタ３０６のソース又はドレインの一方とが、配線ＤＬａに電気的に接続されている。また、画素３５１ｃの有するトランジスタ３０６のソース又はドレインの一方と、画素３５１ｄの有するトランジスタ３０６のソース又はドレインの一方とが、配線ＤＬｂに電気的に接続されている。

また、図１５に示す画素３５１ａ乃至画素３５１ｂでは、画素３５１ａの有するトランジスタ３０８のバックゲートと、画素３５１ｃの有するトランジスタ３０８のバックゲートとが、配線ＧＥｂに電気的に接続されている。また、画素３５１ｂの有するトランジスタ３０８のバックゲートと、画素３５１ｄの有するトランジスタ３０８のバックゲートとが、配線ＧＥａに電気的に接続されている。

また、図１５に示す画素３５１ａ乃至画素３５１ｂでは、画素３５１ａの有するトランジスタ３０８のゲートとソース又はドレインの一方とが配線ＭＬａに電気的に接続され、画素３５１ｂの有するトランジスタ３０８のゲートとソース又はドレインの一方とが、配線ＭＬａに電気的に接続されている。また、画素３５１ｃの有するトランジスタ３０８のゲートとソース又はドレインの一方とが配線ＭＬｂに電気的に接続され、画素３５１ｂの有するトランジスタ３０８のゲートとソース又はドレインの一方とが、配線ＭＬｂに電気的に接続されている。

また、図１５に示す画素３５１ａ乃至画素３５１ｂでは、全てのトランジスタ３０５のソース又はドレインの一方が、配線ＡＬに電気的に接続されている。

上述したように、図１５に示す画素３５１ａ乃至画素３５１ｂでは、画素３５１ａと画素３５１ｃが配線ＧＥｂを共有し、画素３５１ｂと画素３５１ｄが配線ＧＥａを共有しているが、画素３５１ａ乃至画素３５１ｂの全てが一の配線ＧＥを共有していても良い。この場合、画素３５１ａ乃至画素３５１ｂは、互いに異なる４つの配線ＤＬに電気的に接続されるようにすることが望ましい。

なお、画素３５０に、オフ電流が低いトランジスタを用いることで、表示画面を書き換える必要がない場合（すなわち静止画を表示する場合）、一時的に駆動回路を停止することができる（以下、「アイドリングストップ」、もしくは「ＩＤＳ駆動」と呼ぶ。）。ＩＤＳ駆動によって、表示装置２００の消費電力を低減することができる。

（実施の形態６）
本実施の形態では、図４（Ａ）に示した表示装置２００を例に挙げて、反射型表示素子と発光型表示素子とを用いた表示装置２００の具体的な構成例について説明する。

図１６に、表示装置２００の断面構造の一例を示す。

図１６に示す表示装置２００は、基板２５０と基板２５１の間に、表示部１０２と、表示部１０４とが積層された構成を有する。具体的に図１６では、表示部１０２と表示部１０４とが接着層２５２により接着されている。

そして、図１６では、表示部１０２の画素が有する発光素子３０２、トランジスタ３０５、及び容量素子３０７と、表示部１０２の駆動回路が有するトランジスタ３０９とを図示している。また、図１６では、表示部１０４の画素が有する液晶素子３０１と、トランジスタ３０３と、容量素子３０４と、表示部１０４の駆動回路が有するトランジスタ３１０とを図示している。

トランジスタ３０５は、バックゲートとしての機能を有する導電層３１１と、導電層３１１上の絶縁層３１２と、絶縁層３１２上において導電層３１１と重なる半導体層３１３と、半導体層３１３上の絶縁層３１６と、絶縁層３１６上に位置し、ゲートとしての機能を有する導電層３１７と、導電層３１７上に位置する絶縁層３１８のさらに上に位置し、半導体層３１３と電気的に接続されている導電層３１４及び導電層３１５と、を有する。

また、導電層３１５は、導電層３１９と電気的に接続され、導電層３１９は導電層３２０に電気的に接続されている。導電層３１９は導電層３１７と同一の層に形成されており、導電層３２０は導電層３１１と同一の層に形成されている。

また、導電層３１１及び導電層３２０と同一の層に、トランジスタ３０６（図示せず）のバックゲートとしての機能を有する導電層３２１が位置している。導電層３２１上には絶縁層３１２が位置し、絶縁層３１２上には導電層３２１と重なる領域を有する半導体層３２２が位置する。半導体層３２２にはトランジスタ３０６（図示せず）のチャネル形成領域が含まれる。半導体層３２２上には絶縁層３１８が位置し、絶縁層３１８上には導電層３２３が位置する。導電層３２３は半導体層３２２に電気的に接続されており、導電層３２３はトランジスタ３０６（図示せず）のソース電極またはドレインとしての機能を有する。

トランジスタ３０９は、トランジスタ３０５と同様の構成を有するので、詳細な説明は割愛する。

トランジスタ３０５、導電層３２３、トランジスタ３０９上には、絶縁層３２４が位置し、絶縁層３２４上には絶縁層３２５が位置する。絶縁層３２５上には導電層３２６及び導電層３２７が位置する。導電層３２６は導電層３１４と電気的に接続されており、導電層３２７は導電層３２３と電気的に接続されている。導電層３２６及び導電層３２７上には絶縁層３２８が位置し、絶縁層３２８上には導電層３２９が位置する。導電層３２９は導電層３２６に電気的に接続されており、発光素子３０２の画素電極としての機能を有する。

導電層３２７と絶縁層３２８と導電層３２９とが重なる領域が、容量素子３０７として機能する。

導電層３２９上には絶縁層３３０が位置し、絶縁層３３０上にはＥＬ層３３１が位置し、ＥＬ層３３１上には対向電極としての機能を有する導電層３３２が位置する。導電層３２９とＥＬ層３３１と導電層３３２とは、絶縁層３３０の開口部において電気的に接続されており、導電層３２９とＥＬ層３３１と導電層３３２とが電気的に接続された領域が発光素子３０２として機能する。発光素子３０２は、導電層３３２側から破線の矢印で示す方向に光を放射する、トップエミッション構造を有する。

導電層３２９と導電層３３２とは、一方が陽極として機能し、他方が陰極として機能する。導電層３２９と導電層３３２の間に、発光素子３０２の閾値電圧より高い電圧を印加すると、ＥＬ層３３１に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はＥＬ層３３１において再結合し、ＥＬ層３３１に含まれる発光物質が発光する。

なお、半導体層３１３、３２２に酸化物半導体を用いる場合、表示装置の信頼性を高めるには、絶縁層３１８は酸素を含む絶縁材料を用いることが望ましく、絶縁層３２４には水又は水素などの不純物が拡散しにくい材料を用いることが望ましい。

絶縁層３２５または絶縁層３３０として有機材料を用いる場合、絶縁層３２５または絶縁層３３０が表示装置の端部に露出していると、絶縁層３２５または絶縁層３３０を介して発光素子３０２等に表示装置の外部から水分等の不純物が侵入する恐れがある。不純物の侵入により、発光素子３０２が劣化すると、表示装置の劣化につながる。そのため、図１６に示すように、絶縁層３２５及び絶縁層３３０が、表示装置の端部に位置しないことが好ましい。

発光素子３０２は、接着層３３３を介して着色層３３４と重なる。スペーサ３３５は、接着層３３３を介して遮光層３３６と重なる。図１６では、導電層３３２と遮光層３３６との間に隙間がある場合を示しているが、これらが接していてもよい。

着色層３３４は特定の波長域の光を透過する有色層である。例えば、赤色、緑色、青色、又は黄色の波長域の光を透過するカラーフィルタなどを用いることができる。

なお、本発明の一態様は、カラーフィルタ方式に限られず、塗り分け方式、色変換方式、又は量子ドット方式等を適用してもよい。

表示部１０４において、トランジスタ３０３は、バックゲートとしての機能を有する導電層３４０と、導電層３４０上の絶縁層３４１と、絶縁層３４１上において導電層３４０と重なる半導体層３４２と、半導体層３４２上の絶縁層３４３と、絶縁層３４３上に位置し、ゲートとしての機能を有する導電層３４４と、導電層３４４上に位置する絶縁層３４５のさらに上に位置し、半導体層３４２と電気的に接続されている導電層３４６及び導電層３４７と、を有する。

また、導電層３４０と同一の層に導電層３４８が位置する。導電層３４８上には絶縁層３４１が位置し、絶縁層３４１上には導電層３４８と重なる領域に導電層３４７が位置する。導電層３４７と絶縁層３４１と導電層３４８とが重なる領域が、容量素子３０４として機能する。

トランジスタ３１０は、トランジスタ３０３と同様の構成を有するので、詳細な説明は割愛する。

トランジスタ３０３、容量素子３０４、トランジスタ３１０上には、絶縁層３６０が位置し、絶縁層３６０上には導電層３４９が位置する。導電層３４９は導電層３４７と電気的に接続されており、液晶素子３０１の画素電極としての機能を有する。導電層３４９上には配向膜３６４が位置する。

基板２５１には、共通電極としての機能を有する導電層３６１が位置する。具体的に、図１６では、基板２５１上に接着層３６２を介して絶縁層３６３が接着されており、絶縁層３６３上に導電層３６１が位置する。そして、導電層３６１上には配向膜３６５が位置し、配向膜３６４と配向膜３６５の間には液晶層３６６が位置する。

図１６では、導電層３４９が可視光を反射する機能を有し、導電層３６１が可視光を透過する機能を有することで、破線の矢印で示すように基板２５１側から入射した光を、導電層３４９において反射させ、基板２５１側から放射させることができる。

可視光を透過する導電性材料としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。具体的には、酸化インジウム、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）、インジウム亜鉛酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化シリコンを含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛、ガリウムを含む酸化亜鉛などが挙げられる。なお、グラフェンを含む膜を用いることもできる。グラフェンを含む膜は、例えば膜状に形成された酸化グラフェンを含む膜を還元して形成することができる。

可視光を反射する導電性材料としては、例えば、アルミニウム、銀、またはこれらの金属材料を含む合金等が挙げられる。そのほか、金、白金、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、もしくはパラジウム等の金属材料、またはこれら金属材料を含む合金を用いることができる。また、上記金属材料または合金に、ランタン、ネオジム、またはゲルマニウム等が添加されていてもよい。アルミニウムとチタンの合金、アルミニウムとニッケルの合金、アルミニウムとネオジムの合金、アルミニウム、ニッケル、及びランタンの合金（Ａｌ−Ｎｉ−Ｌａ）等のアルミニウムを含む合金（アルミニウム合金）、銀と銅の合金、銀とパラジウムと銅の合金（Ａｇ−Ｐｄ−Ｃｕ、ＡＰＣとも記す）、銀とマグネシウムの合金等の銀を含む合金を用いてもよい。

なお、図１６では、バックゲートを有するトップゲート方のトランジスタを用いた表示装置の構成について説明したが、本発明の一態様に係る表示装置はバックゲートを有さないトランジスタを用いていても良いし、バックゲート型のトランジスタを用いていても良い。

トランジスタに用いる半導体材料の結晶性についても特に限定されず、非晶質半導体、結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、又は一部に結晶領域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制できるため好ましい。

また、トランジスタに用いる半導体材料としては、酸化物半導体を用いることができる。代表的には、インジウムを含む酸化物半導体などを適用できる。

特にシリコンよりもバンドギャップが広く、且つキャリア密度の小さい半導体材料を用いると、トランジスタのオフ状態における電流を低減できるため好ましい。

半導体層は、例えば少なくともインジウム、亜鉛及びＭ（アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム等の金属）を含むＩｎ−Ｍ−Ｚｎ系酸化物で表記される膜を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。

スタビライザーとしては、上記Ｍで記載の金属を含め、例えば、ガリウム、スズ、ハフニウム、アルミニウム、またはジルコニウム等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン、セリウム、プラセオジム、ネオジム、サマリウム、ユウロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、ルテチウム等がある。

半導体層を構成する酸化物半導体として、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。

なお、ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。

なお、本実施の形態では、反射型表示素子として液晶素子を用いた表示装置の構成を例示したが、反射型表示素子として、液晶素子のほかに、シャッター方式のＭＥＭＳ（Ｍｉｃｒｏ　Ｅｌｅｃｔｒｏ　Ｍｅｃｈａｎｉｃａｌ　Ｓｙｓｔｅｍ）素子、光干渉方式のＭＥＭＳ素子、マイクロカプセル方式、電気泳動方式、エレクトロウェッティング方式、電子粉流体（登録商標）方式等を適用した表示素子などを用いることができる。

また、発光型表示素子として、例えばＯＬＥＤ（Ｏｒｇａｎｉｃ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）、ＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）、ＱＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）、半導体レーザなどの自発光性の発光素子を用いることができる。

液晶素子としては、例えば垂直配向（ＶＡ：Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ）モードが適用された液晶素子を用いることができる。垂直配向モードとしては、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ　Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ　Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ　Ｓｕｐｅｒ　Ｖｉｅｗ）モードなどを用いることができる。

また、液晶素子には、様々なモードが適用された液晶素子を用いることができる。例えばＶＡモードのほかに、ＴＮ（Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ　Ｆｉｅｌｄ　Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ　Ｓｙｍｍｅｔｒｉｃ　ａｌｉｇｎｅｄ　Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ　Ｃｏｍｐｅｎｓａｔｅｄ　Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）モード等が適用された液晶素子を用いることができる。

なお、液晶素子に用いる液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ　Ｄｉｓｐｅｒｓｅｄ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。

また、液晶材料としては、ポジ型の液晶、またはネガ型の液晶のいずれを用いてもよく、適用するモードや設計に応じて最適な液晶材料を用いればよい。

また、液晶の配向を制御するため、配向膜を設けることができる。なお、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。

（実施の形態７）
次いで、図１７（Ａ）に、本発明の一態様に係る表示装置２００の、外観の一例を示す。図１７（Ａ）に示す表示装置２００は、基板５００上に画素部５０１と、反射型表示素子を有する画素用の走査線駆動回路５０２と、発光型表示素子を有する画素用の走査線駆動回路５０３と、を有する。また、ＩＣ５０４は反射型表示素子を有する画素用の信号線駆動回路を有し、配線５０６を介して画素部５０１に電気的に接続されている。また、ＩＣ５０５は発光型表示素子を有する画素用の信号線駆動回路を有し、配線５０７を介して画素部５０１に電気的に接続されている。

また、ＦＰＣ５０８はＩＣ５０４に電気的に接続されており、ＦＰＣ５０９はＩＣ５０５に電気的に接続されている。ＦＰＣ５１０は配線５１１を介して走査線駆動回路５０２に電気的に接続されている。また、ＦＰＣ５１０は配線５１２を介して走査線駆動回路５０３に電気的に接続されている。

次いで、反射型表示素子として液晶素子を用い、発光型表示素子として発光素子を用いる場合を例に挙げて、画素部５０１が有する画素５１３における、液晶素子の表示領域のレイアウトと、発光素子の表示領域のレイアウトとを、図１７（Ｂ）に示す。

具体的に図１７（Ｂ）では、画素５１３が、液晶素子の表示領域５１４と、黄色に対応する発光素子の表示領域５１５と、緑色に対応する発光素子の表示領域５１６と、赤色に対応する発光素子の表示領域５１７と、青色に対応する発光素子の表示領域５１８とを有する。

なお、緑色、青色、赤色、黄色にそれぞれ対応する発光素子を用いて色再現性の良い黒を表示する際、発光素子の面積あたりに流れる電流量は、黄色に対応する発光素子が最も小さいことが求められる。図１７（Ｂ）では、緑色に対応する発光素子の表示領域５１６と、赤色に対応する発光素子の表示領域５１７と、青色に対応する発光素子の表示領域５１８とが、ほぼ同等の面積を有し、それらに対して黄色に対応する発光素子の表示領域５１５の面積はやや小さいため、色再現性の良い黒を表示することが可能である。

（実施の形態８）
本実施の形態では、表示装置に入射する光の角度を検知するための、光センサの構成例について説明する。

上記光センサは、表示装置を構成する基板上に形成することもできるし、表示装置と別に用意した基板上に形成されていても良い。図１８に、光センサの断面構造を一例として示す。

図１８に示す光センサ６００は、同一の平面上において一の方向に並べられた、複数のフォトダイオードＰＤを有する。なお、図１８では、複数のフォトダイオードＰＤとしてフォトダイオードＰＤ１乃至ＰＤ１１が一方向に並んでいる構成を例示している。

そして、フォトダイオードＰＤ１乃至ＰＤ１１上には、開口部を有する遮光膜６０１が位置し、遮光膜６０１上には開口部を有する遮光膜６０２が位置する。開口部を有する遮光膜６０１と遮光膜６０２とを重ねることで、フォトダイオードＰＤ１乃至ＰＤ１１のそれぞれにおける光の入射角α１乃至α１１の値を制御することができる。

なお、本実施の形態では、遮光膜６０１と遮光膜６０２とを積層する場合を例示しているが、より多くの遮光膜を遮光膜６０１及び遮光膜６０２上に設けても良い。多くの遮光膜を遮光膜６０１及び遮光膜６０２上に設けることで、各フォトダイオードＰＤが感知できる光の入射角の範囲を狭めることができ、光センサ６００が感知できる光の入射角の精度を高めることができる。

また、図１８では、一の方向に並べられた複数のフォトダイオードＰＤと、それに対応する開口部を有する遮光膜６０１及び遮光膜６０２とを有する光センサ６００の構成例を示している。本発明の一態様では上記構成の他に、例えば、第１の方向に並べられた複数の第１のフォトダイオードＰＤと、第２の方向に並べられた複数の第２のフォトダイオードＰＤと、第１のフォトダイオードＰＤに対応する開口部及び第２のフォトダイオードＰＤに対応する開口部を有する遮光膜６０１及び遮光膜６０２とを有していても良い。

次いで、図１９（Ａ）に、本発明の一態様に係る表示装置を用いた電子機器の一例を示す。図１９（Ａ）は、タブレット型の情報端末６２００であり、筐体６２２１、表示装置６２２２、操作ボタン６２２３、スピーカ６２２４を有する。また、本発明の一態様に係る表示装置６２２２に、位置入力装置としての機能を付加しても良い。また、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。あるいは、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。また、操作ボタン６２２３に情報端末６２００を起動する電源スイッチ、情報端末６２００のアプリケーションを操作するボタン、音量調整ボタン、又は表示装置６２２２を点灯、あるいは消灯するスイッチなどのいずれかを備えることができる。また、図１９（Ａ）に示した情報端末６２００では、操作ボタン６２２３の数を４個示しているが、情報端末６２００の有する操作ボタンの数及び配置は、これに限定されない。

また、情報端末６２００は、外光の入射角度を測定する光センサ６２２５Ｘ及び光センサ６２２５Ｙを有する。光センサ６２２５Ｘ及び光センサ６２２５Ｙは、筐体６２２１のベゼルに配置されている。特に、光センサ６２２５Ｘは、筐体６２２１のベゼルにおいて２つある短辺の一方に配置され、光センサ６２２５Ｙは、筐体６２２１のベゼルにおいて２つある長辺の一方に配置されている。本発明の一態様では、光センサ６２２５Ｘ及び光センサ６２２５Ｙによって外光の入射角度、照度を測定して、それらのデータを基づいて、表示装置６２２２に表示する画像の色の調整と階調の調整を行うことができる。

また、光センサ６２２５Ｘ及び光センサ６２２５Ｙの配置箇所は、図１９（Ａ）に示した情報端末６２００に限定されない。例えば、図１９（Ｂ）に示す情報端末６２０１のように、光センサ６２２５Ｘは、筐体６２２１のベゼルにおいて２つある短辺の両方に配置され、光センサ６２２５Ｙは、筐体６２２１のベゼルにおいて２つある長辺の両方に配置されてもよい。

なお、光センサ６２２５Ｘ及び光センサ６２２５Ｙとして、図１８に示した構成を適用することができる。

また、図示していないが、図１９（Ａ）に示した情報端末６２００は、筐体６２２１の内部にセンサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線などを測定する機能を含むもの）を有する構成であってもよい。特に、ジャイロセンサ、加速度センサなどの傾きを測定するセンサを有する測定装置を設けることで、図１９（Ａ）に示す情報端末６２００の向き（鉛直方向に対して情報端末がどの向きに向いているか）を判断して、表示装置６２２２の画面表示を、情報端末６２００の向きに応じて自動的に切り替えるようにすることができる。

また、該傾きの情報と、先述した光センサ６２２５Ｘ及び光センサ６２２５Ｙから得た外光の入射角度、及び照度の情報を組み合わせることによって、より正確に表示装置６２２２に映す画像データの色の調整と階調の調整を行うことができる。この場合、筐体６２２１に撮像センサを設けて、情報端末６２００に対する使用者の眼の位置（あるいは視線の方向）の情報を取得し、該傾き、外光の入射角度、及び照度の情報を組み合わせることによって、より更に正確に、表示装置６２２２に表示する画像の色の調整と階調の調整を行うことができる。図１９（Ａ）に示した情報端末６２０１は、先述した光センサ６２２５Ｘ及び光センサ６２２５Ｙが、表示装置６２２２の向かい合う辺にそれぞれが配置されている。よって使用者が筐体６２２１を持つときに、光センサ６２２５Ｘ及び光センサ６２２５Ｙが指などに隠れて正しい照度の情報を得られないことを防止することができる。

また、自動的に色の調整と階調の調整を行う方法として、ニューラルネットワークを利用した方法がある。

また、図示していないが、図１９（Ａ）に示した情報端末６２００は、マイク及びスピーカを有する構成であってもよい。この構成により、例えば、情報端末６２００に携帯電話のような通話機能を付することができる。また、図示していないが、図１９（Ａ）に示した情報端末６２００は、カメラを有する構成であってもよい。また、図示していないが、図１９（Ａ）に示した情報端末６２００は、フラッシュライト、又は照明の用途として発光装置を有する構成であってもよい。

また、図示していないが、図１９（Ａ）に示した情報端末６２００は、指紋、静脈、虹彩、又は声紋など生体情報を取得する装置を有する構成であってもよい。この構成を適用することによって、生体認証機能を有する情報端末６２００を実現することができる。

また、図示していないが、図１９（Ａ）に示した情報端末６２００は、マイクを有する構成であってもよい。この構成を適用することによって、情報端末６２００に通話機能を付することができる。また、情報端末６２００に音声解読機能を付することができる場合がある。情報端末６２００に音声解読機能を設けることで、音声認識によって情報端末６２００を操作する機能、更には、音声や会話を判読して会話録を作成する機能、などを情報端末６２００に有することができる。これにより、例えば、会議などの議事録作成として活用することができる。

（実施の形態９）
図２０に、本発明の一態様に係る表示装置を用いた電子機器の具体例を示す。

図２０（Ａ）は携帯型ゲーム機であり、筐体５００１、筐体５００２、本発明の一態様に係る表示装置５００３、発明の一態様に係る表示装置５００４、マイクロホン５００５、スピーカ５００６、操作キー５００７、スタイラス５００８等を有する。なお、図２０（Ａ）に示した携帯型ゲーム機は、表示装置５００３と表示装置５００４とで示す二つの表示装置を有しているが、携帯型ゲーム機が有する表示装置の数は、これに限定されない。携帯型ゲーム機に本発明の一態様に係る表示装置５００３及び表示装置５００４を用いることで、使用環境における外光の強度に左右されずに、表示装置５００３及び表示装置５００４に表示品質の高い画像を表示することができ、消費電力も抑えることができる。

図２０（Ｂ）は腕時計型の携帯情報端末であり、筐体５２０１、本発明の一態様に係る表示装置５２０２、ベルト５２０３、光センサ５２０４、スイッチ５２０５等を有する。腕時計型の携帯情報端末に本発明の一態様に係る表示装置５２０２を用いることで、使用環境における外光の強度に左右されずに、表示装置５２０２に表示品質の高い画像を表示することができ、消費電力も抑えることができる。

図２０（Ｃ）はタブレット型のパーソナルコンピュータであり、筐体５３０１、筐体５３０２、本発明の一態様に係る表示装置５３０３、光センサ５３０４、光センサ５３０５、スイッチ５３０６等を有する。表示装置５３０３は、筐体５３０１及び筐体５３０２によって支持されている。そして、表示装置５３０３は可撓性を有する基板を用いて形成されているため形状をフレキシブルに曲げることができる機能を有する。筐体５３０１と筐体５３０２の間の角度をヒンジ５３０７及び５３０８において変更することで、筐体５３０１と筐体５３０２が重なるように、表示装置５３０３を折りたたむことができる。図示してはいないが、開閉センサを内蔵させ、上記角度の変化を表示装置５３０３において使用条件の情報として用いても良い。また、光センサ５３０４は筐体５３０１に付いており、光センサ５３０５は筐体５３０２に付いている。上記構成により、筐体５３０１に支持されている領域における表示装置５３０３への外光の入射角の情報と、筐体５３０２に支持されている領域における表示装置５３０３への外光の入射角の情報とを、共に表示装置５３０３における使用条件の情報として用いることができる。タブレット型のパーソナルコンピュータに本発明の一態様に係る表示装置５３０３を用いることで、使用環境における外光の強度に左右されずに、表示装置５３０３に表示品質の高い画像を表示することができ、消費電力も抑えることができる。

図２０（Ｄ）はビデオカメラであり、筐体５８０１、筐体５８０２、本発明の一態様に係る表示装置５８０３、操作キー５８０４、レンズ５８０５、接続部５８０６等を有する。操作キー５８０４及びレンズ５８０５は筐体５８０１に設けられており、表示装置５８０３は筐体５８０２に設けられている。そして、筐体５８０１と筐体５８０２とは、接続部５８０６により接続されており、筐体５８０１と筐体５８０２の間の角度は、接続部５８０６により変更が可能である。表示装置５８０３における映像を、接続部５８０６における筐体５８０１と筐体５８０２との間の角度に従って切り替える構成としても良い。ビデオカメラに本発明の一態様に係る表示装置５８０３を用いることで、使用環境における外光の強度に左右されずに、表示装置５８０３に表示品質の高い画像を表示することができ、消費電力も抑えることができる。

図２０（Ｅ）は腕時計型の携帯情報端末であり、曲面を有する筐体５７０１、本発明の一態様に係る表示装置５７０２等を有する。本発明の一態様に係る表示装置５７０２に可撓性を有する基板を用いることで、曲面を有する筐体５７０１に表示装置５７０２を支持させることができ、フレキシブルかつ軽くて使い勝手の良い腕時計型の携帯情報端末を提供することができる。そして、腕時計型の携帯情報端末に本発明の一態様に係る表示装置５７０２を用いることで、使用環境における外光の強度に左右されずに、表示装置５７０２に表示品質の高い画像を表示することができ、消費電力も抑えることができる。

図２０（Ｆ）は携帯電話であり、曲面を有する筐体５９０１に、本発明の一態様に係る表示装置５９０２、マイク５９０７、スピーカ５９０４、カメラ５９０３、外部接続部５９０６、操作用のボタン５９０５が設けられている。携帯電話に本発明の一態様に係る表示装置５９０２を用いることで、使用環境における外光の強度に左右されずに、表示装置５９０２に表示品質の高い画像を表示することができ、消費電力も抑えることができる。

（実施の形態１０）
本実施の形態では、ニューラルネットワークの構成の一例を説明する。特に、学習を行う機能（学習機能又は学習手段ともいう）を、装置に対してどのように搭載するかについて述べる。

図２１（Ａ）は、学習機能を画像処理部８００に搭載した例である。具体的には、画像処理部８００内に、ハードウェアＨＡＲＤとしてＡＩＣ１０７（図５）と図１１に示す回路とを搭載することで実現できる。なお、画像処理部８００の構成は、図２の画像処理部１６０の構成を適宜採用することができる。また、ＡＩＣ１０７内に、図１１に示す回路を設けても良い。画像処理部８００は、表示装置８０２の表示をすることができる。

＜図２１（Ａ）における学習の方法＞
学習を行う際は、画像処理部８００に、学習データＤ１（例えば、実施の形態１に示す光センサ１４３で検出された外光強度などに対応したデータ）及び教師データＤ２（例えば、利用者が選んだ色彩、輝度などに対応したデータ）が入力される。学習データ及び教師データを、それぞれを学習信号及び教師信号ともいう。

具体的な学習の方法は、図１０（Ａ）または図１０（Ｂ）を用いて説明したとおり、ニューラルネットワークによる計算（積和演算）を行い、出力と教師データＤ２との誤差が小さくなるよう重み係数を変更すればよい。重み係数の変更方法には、誤差逆伝播方式などの方法が利用できる。学習終了時、得られた重み係数は画像処理部８００のＡＩＣ１０７に保存される。

＜図２１（Ａ）における画像処理の方法＞
学習終了後に画像処理（画像補正）を行う際、すなわち通常動作時には、新たに取得した入力データＤ３（例えば、実施の形態１に示す光センサ１４３で検出された外光強度などに対応するデータ）が画像処理部８００に入力され、当該入力データＤ３及び重み係数を用いてニューラルネットワークによる計算を行い、画像処理に適したパラメータを取得する。計算は、図１０（Ａ）を用いて説明したとおり、ＡＩＣ１０７と図１１（Ａ）、（Ｂ）に示す回路とを用いて行う。

ここで、学習終了後にニューラルネットワークによる計算で得られたパラメータは、利用者の好みの色彩、輝度などに対応したデータに近い値となることが期待される。すなわち、当該パラメータに基づいて画像処理を行うことで、利用者の嗜好に合わせた表示画像を生成することができる。

図２１（Ａ）の構成を採用することで、画像処理部８００内に、学習機能を実現する回路をハードウェアＨＡＲＤとして設けることが可能である。その結果、学習を行う手段（ハードウェア又はソフトウェア）を別途設ける必要がなくなるため、ニューラルネットワークの簡略化又は高速化を実現することができる。

図２１（Ｂ）は、学習機能をホスト８０１に搭載した例である。この例では、ホスト８０１内に、学習機能をソフトウェアＳＯＦＴとして搭載する。そして、画像処理部８００内に、画像処理に適したパラメータを取得する機能を、ハードウェアＨＡＲＤとして搭載する。なお、ホスト８０１の構成は、図２のホスト１８５の構成を適宜採用することができる。

＜図２１（Ｂ）におけるホストの構成＞
ホスト８０１内には、ソフトウェアＳＯＦＴとして学習を行うためのプログラム（学習プログラムともいう）が格納されている。

学習を行うためのプログラムは、図１０（Ａ）または図１０（Ｂ）を用いて説明したニューラルネットワークによる計算を実現できるように構成されていることが好ましい。具体的には、ニューロンにおける入出力を行うための演算処理（図１０（Ａ））と、重み係数の変更を行うための演算処理（図１０（Ｂ））とが、プログラムされていればよい。

ここで、ニューロンにおける入出力を行うための演算処理は、図１０（Ａ）に関する複数の式の演算を行うことで実現できる。詳細には、ＡＩＣ１０７（図５）と図１１（Ａ）、（Ｂ）に示す回路とを用いて演算を行うことができる。そのため、プログラムとしては、当該複数の式及びこれらの回路に関する演算処理を実現できるように構成されていればよい。

また、重み係数の変更を行うための演算処理は、図１０（Ｂ）に関する複数の式の演算を行うことで実現できる。詳細には、ＡＩＣ１０７と図１１（Ｃ）乃至（Ｅ）に示す回路とを用いて演算を行うことができる。そのため、プログラムとしては、当該複数の式及びこれらの回路に関する演算処理を実現できるように構成されていればよい。

＜図２１（Ｂ）における画像処理部の構成＞
一方、画像処理部８００内には、ハードウェアＨＡＲＤとして、画像処理に適したパラメータを取得するための回路が設けられている。具体的には、ＡＩＣ１０７と図１１（Ａ）、（Ｂ）に示す回路とが設けられている。画像処理部８００内に学習機能を搭載しない点が、図２１（Ａ）の構成と異なる。

なお、ハードウェアＨＡＲＤとソフトウェアＳＯＦＴとにおいて、ニューラルネットワークの計算結果が対応していることが好ましい。具体的には、両者において、同一の入力に対して同一の出力が得られるように構成されているか、あるいは、要求される誤差の範囲内の出力が得られるように構成されていればよい。より具体的には、ハードウェアＨＡＲＤに与える入力（電圧）がソフトウェアＳＯＦＴに与える入力（デジタルデータ）に対応し、ハードウェアＨＡＲＤの出力（電圧もしくは電流）がソフトウェアＳＯＦＴの出力（デジタルデータ）に対応していればよい。

＜図２１（Ｂ）における学習の方法＞
学習を行う際は、図２１（Ａ）の構成とは異なり、ホスト８０１に、学習データＤ１（例えば、外光強度などに対応するデータ）及び教師データＤ２（例えば、利用者の選んだ色彩、輝度などに対応するデータ）が入力される。

具体的な学習の方法は、ソフトウェアＳＯＦＴにおける学習プログラムによって、図１０で示したニューラルネットワークによる計算（積和演算）を行い、重み係数の変更を行う。重み係数の変更方法には、誤差逆伝播方式などの方法が利用できる。学習終了時、得られた重み係数は、ホスト８０１から出力され、画像処理部８００のＡＩＣ１０７に保存される。学習をソフトウェアＳＯＦＴによって行う点が、図２１（Ａ）の構成と異なる。

＜図２１（Ｂ）おける画像処理の方法＞
学習終了後の画像処理（通常動作）は、図２１（Ａ）の構成と同様に行うことができる。すなわち、画像処理部８００内のハードウェアＨＡＲＤ（ＡＩＣ１０７と、図１１（Ａ）、（Ｂ）に示す回路）を用いて、新たに取得した入力データＤ３と重み係数によるニューラルネットワーク計算を行い、画像処理に適したパラメータを取得する。このように、ソフトウェアＳＯＦＴではなく、画像処理部８００においてハードウェアＨＡＲＤを用いて行うため、効率良く演算が行える。

このように、図２１（Ｂ）の構成では、通常動作時に必要のない学習機能を、ハードウェアＨＡＲＤから切り離し、プログラムとしてソフトウェアＳＯＦＴに搭載することで、通常動作時に効率的な演算が実行できる。

図２１（Ｂ）の構成を採用することで、画像処理を行う機能をハードウェアＨＡＲＤに搭載し、学習機能をソフトウェアＳＯＦＴに搭載するというように、両者において搭載する機能を切り分けることができる。その結果、ニューラルネットワークの効率化、又は、画像処理部８００の低消費電力化を実現することができる。

なお、学習機能は、ホスト８０１に搭載しなくてもよい。例えば、学習機能を、図２に示す他の回路に搭載しても良く、また、図２に示さない回路に搭載してもよい。また、学習機能は、ハードウェアに搭載しても良く、ソフトウェアとハードウェアの両方に搭載しても良い。

また、本実施の形態の構成は、画像処理に関するものに限定されず、幅広い分野に応用することが可能である。

例えば、空調における温度や風量の調整、照明における明るさや色合いの調整、椅子や机等の家具における高さや角度の調整、など様々な装置の調整を行う際に、本発明の一態様に係る学習機能を適用すること、又は、本実施の形態の構成を適用することができる。

（実施の形態１１）
本実施の形態では、本発明の一態様に係る表示装置を用いた電子機器の一例として、演算回路に入力される学習データを、表示装置の筐体に配置された複数の光センサによって取得する電子機器について、図２２を参照して説明する。

図２２に、電子機器の一例として携帯型の情報端末９００を示す。図２２（Ａ）は、情報端末９００の表示部を有する面（以下、表示面）を示す斜視図であり、図２２（Ｂ）は、情報端末９００の表示面と対向する裏面を示す斜視図である。

情報端末９００は、筐体９０２、表示装置９０４、操作ボタン９０６、スピーカー９１０を有する。表示装置９０４は、本発明の一態様に係る表示装置であり、上記実施の形態で示した演算回路を有する。表示装置９０４は、タッチパネルを搭載することで位置入力装置としての機能を有していてもよい。または、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることで、位置入力装置としての機能を有していてもよい。

情報端末９００は、操作ボタン９０６として、電源スイッチ、アプリケーションを操作するボタン、音量調整ボタン、又は、表示装置９０４を点灯又は消灯するスイッチ等のいずれかを備えることができる。なお、操作ボタン９０６の数及び配置は、図２２に限定されず、情報端末９００の機能及び／又はデザインに合わせて自由に変更することが可能である。

また、本実施の形態の情報端末９００は、筐体９０２の複数の光センサを有する。図２２に示す情報端末９００では、筐体９０２の表示面に配置された光センサ９０８ａ、光センサ９０８ｂと、筐体９０２の側面に配置された光センサ９０８ｃ、光センサ９０８ｄ、光センサ９０８ｅと、筐体９０２の表示面と対向する裏面に配置された光センサ９０８ｆ、９０８ｇと、を有する。

光センサ９０８ａ乃至光センサ９０８ｇは、波長毎の光強度の情報を取得する機能を有し、該情報は、学習データとして本発明の一態様に係る演算回路へと入力される。光センサ９０８ａ乃至光センサ９０８ｇとしては、例えばフォトトランジスタ、フォトセンサ、イメージセンサ等を用いることができる。また、光センサ９０８ａ乃至９０８ｇとして、図１８に示す光センサを適用してもよい。

本実施の形態に係る情報端末９００は、筐体９０２の表示面に配置された光センサ９０８ａ及び光センサ９０８ｂに加えて、筐体９０２の側面及び裏面に配置された光センサ９０８ｃ乃至９０８ｇを有する。これによって、表示面のみに光センサが配置される場合と比較して、より信頼性よく光の入射方向を検出することが可能となる。また、複数の面に配置された光センサを有することで、該光センサへ入射する光の相対的な強度の違いをもとに、光源の方向とともに、光源の種類（面光源、点光源等）を検出することができる。また、該光センサにレンズなどを設けることで、筐体から離れた位置における光の強度を検出することができる。このようにすることで、表示面の明るさだけでなく、利用者の手元のみ明るいか、部屋全体が明るいかなど、情報端末９００の使用環境に関する情報も取得することができる。

また、光センサ９０８ａ乃至光センサ９０８ｇとして、互いに異なる波長の光強度を検出可能な複数種類の光センサを設けることが好ましい。情報端末９００を太陽光の存在下で使用する場合、光源である太陽は、朝方、昼間、夕方で各々特有の異なる光のスペクトルを有する。また、情報端末９００を屋内や太陽光の存在しない屋外で使用する場合、光源となる蛍光灯、卓上スタンド、街灯、車のヘッドライト等の呈する光は、太陽光のスペクトルとは異なる波長を有する。そこで、光センサ９０８ａ乃至光センサ９０８ｇとして、互いに異なる波長の光を検出可能な複数種類の光センサを設けることで、より詳細に光源の情報を取得することができる。

本実施の形態の情報端末９００は、筐体９０２の二以上の面に配置された光センサを有することで、情報端末９００の使用される外光環境を精度よく測定することができる。情報端末９００の使用者は、使用時に表示面のみならず、情報端末９００の周囲も同時に視界に入るため、情報端末９００の周囲の外光環境を精度よく測定することは、情報端末９００の表示品質の向上及び／又は消費電力の削減に効果的である。

なお、光センサの配置箇所、配置個数、又は形状は、図２２に示す情報端末９００に限定されない。ただし、情報端末９００の使用される外光環境を精度よく測定するためには光センサを筐体９０２の二以上の面に配置することが好ましく、配置される面が多いほどより多くの外光環境の情報を取得することができる。また、筐体９０２のうち、表示面やその裏面等の、面積が大きい面においては一つの面に複数の光センサを配置することが好ましい。一方、光センサの配置個数を少なく抑えることで、電子機器を小型化、軽量化することが可能となる。

また、図示していないが、図２２に示した情報端末９００は、筐体９０２の内部に他のセンサ（力、変位、位置、速度、加速度、角速度、回転数、距離、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線などを測定する機能を含むもの）を有する構成であってもよい。特に、ジャイロセンサ、加速度センサなどの傾きを測定するセンサを有する測定装置を設けることで、図２２に示す情報端末９００の向き（鉛直方向に対して情報端末がどの向きに向いているか）を判断して、表示装置９０４の画面表示を、情報端末９００の向きに応じて自動的に切り替えるようにすることができる。

また、該傾きの情報と、先述した光センサ９０８ａ乃至光センサ９０８ｇが取得した外光環境の情報を組み合わせることによって、より正確に表示装置９０４に映す画像データの色の調整と階調の調整を行うことができる。この場合、筐体９０２に撮像センサを設けて、情報端末９００に対する使用者の眼の位置（あるいは視線の方向）の情報を取得し、傾きの情報、外光環境の情報を組み合わせることによって、より更に正確に、表示装置９０４に表示する画像の色の調整と階調の調整を行うことができる。また、自動的に色の調整と階調の調整を行う方法として、本発明の一態様に係る演算回路を用いてニューラルネットワークを利用することができる。

また、図示していないが、図２２に示す情報端末９００は、カメラ、フラッシュライト、又は照明の用途として発光装置を有する構成であってもよい。または、情報端末９００は、指紋、静脈、虹彩、又は声紋など生体情報を取得する装置を有する構成であってもよい。この構成を適用することによって、生体認証機能を有する情報端末９００を実現することができる。

なお、本発明の一態様に係る表示装置は、携帯型の情報端末（携帯電話、携帯型ゲーム機、音響再生装置、携帯型書籍等を含む。）に限らず、各種電子機器に搭載することが可能である。また、表示装置を建造物又は移動体（車、飛行機等）に搭載する場合には、光センサを設ける筐体として建造物又は移動体を適用してもよい。例えば、本発明の一態様に係る表示装置を壁掛け型のディスプレイとして用いる場合には、ディスプレイの設けられた壁面に複数の光センサを設け、該光センサが取得した情報を表示装置の演算回路へ入力してもよい。または、本発明の一態様に係る表示装置をユニットバスと一体型のディスプレイとして用いる場合には、ユニットバス内に複数のセンサを設けることもできる。

（実施の形態１２）
本発明の一態様に係る表示装置は、上述したものに限られず、様々な電子機器に搭載することが可能である。表示装置を建造物又は移動体（車、飛行機等）に搭載する場合には、センサを設ける筐体として建造物又は移動体を適用してもよい。

本実施の形態では、本発明の一態様に係る表示装置を用いた電子機器の一例として、演算回路に入力される学習データを、表示装置の筐体に配置された複数の光センサによって取得する電子機器について、図２３乃至図２９を参照して説明する。なお、本発明の一態様の表示装置は、各種電子機器に搭載することが可能である。また、電子機器の応用例として、本発明の一態様の表示装置を建造物や移動体等に搭載することも可能である。

本発明の一態様に係る表示装置を、移動体等に適用する場合、移動体は屋外等を移動することが多いため、屋内に比べて周辺の環境の変化が大きい。一方、使用者が認識すべき情報を表示する表示部が、周辺の環境の変化によって認識しにくくなってしまうと、安全性に大きな問題が生じてしまう。よって、周辺環境が変化しても、使用者の視認しやすい表示を行うことは非常に重要である。特に、今後増加すると予想されるカメラモニタリングシステム（サイドミラーやルームミラーの代わりにカメラとモニターを用いる）を採用したいわゆるミラーレスカーでは、モニターの視認性は非常に重要になる。

本発明の一態様に係る表示装置を移動体等に適用することにより、表示品質が高い表示装置を有する移動体を実現することができる。また、周辺環境が変化しても使用者が認識しやすい表示部を有する移動体を実現することができる。また、屋外は、突発的な環境の変化が発生する頻度も高い。一時的な変化が発生するたびに、表示装置の表示設定を変化させてしまうと、かえって利用者が視認しにくい場合もある。本発明の一対応に係る表示装置は、上述したニューラルネットワークを用いて、環境の変化を学習することにより、突発的な変化の影響を軽減し、利用者が視認しやすい表示を行うことができる。例えば、外光の変化を、光の方向、波長、経時変化等を含めて学習することにより、突発的に生じる光に対して表示設定の過度な変更を行うことがなくなり、突発的に生じる光の影響を軽減することができる。

図２３乃至図２７、図２９では、電子機器の応用例として、本発明の一態様に係る表示装置を自動車に搭載した例について図示している。

図２３には、車体１０００を上方からみた図を示す。車体１０００は、光センサを有する。光センサは、光の波長、光の強度、波長毎の光強度等の情報を取得する機能を有し、該情報は、学習データとして本発明の一態様に係る演算回路へと入力される。光センサとしては、例えばフォトトランジスタ、フォトセンサ、イメージセンサ等を用いることができる。例えば、図１８に示す光センサを適用することができる。図１８に示す光センサは、光の入射角度、照度等を検出することができる。

例えば図２３（Ａ）に示すように、光センサ１００４Ｌおよび光センサ１００４Ｒをフロントバンパーに設けることができる。また、例えば図２３（Ｂ）に示すようにサイドミラーに設けることができる。また、いわゆるミラーレスカーなどのサイドミラーを設けない車体の場合、サイドミラー用のカメラが設けられている箇所に設けることもできる。また、例えば図２３（Ｃ）に示すようにルーフに設けることができる。

光センサ１００４は、例えば外光を検出する機能を有するので、車体１０００の外側に設けることが好ましいが、光センサ１００４を車体１０００の内側に設けてもよい。光センサ１００４を車体１０００の内側に設ける場合、光センサ１００４を窓部１００２等に設けることができる。なお、光センサ１００４を窓部１００２に設ける場合、光センサの１００４の検出精度が低下しないように、光センサ１００４の正面およびその近傍の領域の窓部１００２は十分な光の透過率を有することが好ましい。

また、例えば、光センサ１００４をフロントバンパーに設け、他の光センサを窓部１００２に設けることができる。また、例えば光センサ１００４をルーフに設け、他の光センサをフロントバンパーに設けることができる。

光センサは複数設けることが好ましい。光センサを複数設けることにより、光源の位置や入射方向等を正確に検出することができるなど、検出精度を向上させることができる。また、光センサを複数設ける場合、対称的な場所に設けることにより、光センサが検出できる領域を大きくすることができ、安全性をより向上させることができる。

なお、光センサの配置箇所、配置個数、又は形状は、図２３に限定されない。外光環境を精度よく測定するためには光センサを車体１０００の二以上の面に配置することが好ましく、配置される面が多いほどより多くの外光環境の情報を取得することができる。また、車体１０００のうち、側面等の、面積が大きい面においては一つの面に複数の光センサを配置することが好ましい。一方、光センサの配置個数を少なく抑えることで、センサ用の電源配線や信号配線等の部品を少なくすることができ、車体を軽量化やコスト削減をすることが可能となる。

また、光センサ１００４として、互いに異なる波長の光強度を検出可能な複数種類の光センサを設けることが好ましい。自動車を太陽光の存在下で使用する場合、光源である太陽は、朝方、昼間、夕方で各々特有の異なる光のスペクトルを有する。また、自動車を屋内やトンネル内等の太陽光の存在しない屋外で使用する場合、光源となる蛍街灯、車のヘッドライト等の呈する光は、太陽光のスペクトルとは異なる波長を有する。そこで、光センサ１００４として、互いに異なる波長の光を検出可能な複数種類の光センサを設けることで、より詳細に光源の情報を取得することができる。得られた光源の情報を学習データとして上述したニューラルネットワークを用いて環境の経時変化を含めて学習することにより、突発的な変化の影響を軽減し、利用者が視認しやすい表示を行うことができる。

本実施の形態の車体１０００は、車体１０００の二以上の面に配置された光センサを有することで、車体の外光環境を精度よく測定することができる。車体の使用者は、使用時に表示面のみならず、表示部の周囲も同時に視界に入る。そのため、車体の周囲の外光環境を精度よく測定することにより、使用者の視認性の向上および表示品質の向上を実現することができる。また、車体の周囲の外光環境を精度よく測定することにより、使用者にとって最適な表示を行うことができるため、不必要な高い輝度の表示等を行うことがなくなり、消費電力の低減を実現できる。

このようにセンサ等によって得られた情報等を学習データとして、補正された表示を行う表示部について説明する。

例えば図２４は、自動車の室内におけるフロントガラス周辺を表す図である。図２４では、ダッシュボードに取り付けられた表示部１０５１Ａ、表示部１０５１Ｂ、表示部１０５１Ｃの他、ピラーに取り付けられた表示部１０５１Ｄを図示している。

表示部１０５１Ａ乃至表示部１０５１Ｃは、ナビゲーション情報、スピードメーターやタコメーター、走行距離、給油量、ギア状態、エアコンの設定など、その他様々な情報を含む表示画像を提供することができる。これらの表示画像は、上述したようにセンサ等によって得られた情報に基づき補正されたものであるので、外光等の周辺環境の影響によらず、自動車のデザイン性を高める自由な配置が可能であり、かつ、利用者が視認しやすい表示画像となっている。また、表示部に表示される表示項目やレイアウトなどは、使用者の好みに合わせて適宜変更することができ、デザイン性を高めることが可能である。表示部１０５１Ａ乃至表示部１０５１Ｃは、照明装置として用いることも可能である。

表示部１０５１Ｄには、車体に設けられたカメラ等からの映像を映し出すことによって、ピラーで遮られた視界（死角）を補完することができる。すなわち、自動車の外側に設けられたカメラ等の撮像画像を表示することによって、死角を補い、安全性を高めることができる。また、見えない部分を補完する映像を表示することによって、より自然に違和感なく安全確認を行うことができる。表示部１０５１Ｄは、照明装置として用いることも可能である。

また図２５は、運転席と助手席にベンチシートを採用した自動車の室内を示している。図２５では、ドア部に設けられた表示部１０５２Ａ、ハンドルに設けられた表示部１０５２Ｂ、ベンチシートの座面の中央部に設けられた表示部１０５２Ｃを図示している。

表示部１０５２Ａに、例えば、車体に設けられたカメラの撮像画像を表示することによって、ドアで遮られた視界を補完することができる。

表示部１０５２Ｂおよび表示部１０５２Ｃは、ナビゲーション情報、スピードメーターやタコメーター等のメーター、走行距離、給油量、ギア状態、エアコンの設定など、その他様々な情報を含む表示画像を提供することができる。これらの表示画像は、上述したようにセンサ等によって得られた情報に基づき補正されたものであるので、外光等の周辺環境の影響によらず、利用者が視認しやすい表示画像となっている。また、表示部に表示される表示項目やレイアウトなどは、使用者の好みに合わせて適宜変更することができる。表示部１０５２Ｂおよび表示部１０５２Ｃは、照明装置として用いることも可能である。

図２６、図２７に示すように自動車の室内のあらゆる場所に表示部を配置し、表示部を照明装置として用いる場合、車外への緊急信号を伝える手段とすることも有効である。例えば、使用者（運転者）の健康状態をセンサ等で検出した場合、表示部の輝度を最大として点滅させることも可能である。

上述した表示部は、湾曲した面に取り付けることが可能である。例えば、上述した表示部１０５１Ａ乃至表示部１０５１Ｃおよび表示部１０５２Ａ乃至表示部１０５２Ｃのように、自動車の室内のあらゆる場所に取り付けることが可能である。つまり図２６（Ａ）に示すダッシュボード１０１２やピラー１０１５のように、湾曲した面であっても取り付けることが可能である。そのため、図２６（Ｂ）に図示するように窓部１０６１以外の車体の内部の表面に表示部１０６０を設ける構成とすることも可能である。当該構成とすることで、窓部１０６１以外の自動車の外側の画像を表示できるため、死角を補い、安全性を高めることができる。

図２６（Ｂ）のように、窓部１０６１以外の車体の内部の表面に表示部を設ける構成とする場合、表示部の位置に応じて、図２７（Ａ）に図示するように車体の外側に複数のカメラ１０７１Ｌ、カメラ１０７２Ｌ、カメラ１０７３Ｌ、カメラ１０７１Ｒ、カメラ１０７２Ｒ、カメラ１０７３Ｒを設けることが好ましい。なおカメラは２以上並べて取り付けることで、対象物との距離に関する情報も得られるため好ましい。また、これらのカメラを設けることにより、上述した光センサの役割を兼ねることができ、部品数を削減することが可能となる。

図２６（Ｂ）および図２７（Ａ）の構成とすることで、図２７（Ｂ）に図示するように窓部１０６１以外の自動車の外側の画像を表示できる。そのため、ユーザの死角を補い、安全性を高められた移動体とすることができる。

また窓部１０６１以外の車体の内部の表面に表示部１０６０を設ける構成では、色々な場所に表示部を配置することで、メーターなどの表示位置を変更可能とすることができる。この場合、表示位置を自由に切り替えることができるため、外光等の周辺の環境に応じて、利用者が見えやすいように表示位置を変更することができる。また、利用者の好みや体格等によって最適な位置に表示位置を変更することができる。

また、表示装置に配置された光センサと、車体に配置された光センサとの両方からの情報に応じて学習することで、より効果的に画像補正を行うことができる。その具体例を説明する。

表示装置に配置する光センサは、配置できる数に制限がある場合がある。そのため、表示部付近の外光の強度を効果的に検出できる反面、外光の入射方向を識別するのが困難な可能性がある。例えば、他の車のライトや街灯など突発的に生じる光についても、入射方向が識別できない場合、表示設定の変更の要否を安定して判定できない可能性がある。そして、突発的に生じる光に対して過度に表示設定の変更を行った場合、かえって利用者が視認しにくくなるおそれがあることは、上述のとおりである。

そこで、車体に配置された光センサを用いることでこの問題を解決することができる。

例えば、車体の左右に配置された光センサを用い、左側を走る他の車のヘッドライトの光を検出する例を考えると、左側の光センサの方が右側の光センサより強い光を検出することになる。また、街灯の光が右側から照射される例を考えると、右側の光センサの方が左側の光センサより強い光を検出することになる。

このように、車体に配置された光センサは、表示装置に配置された光センサより、他の車のヘッドライトや街灯などの突発的に生じる光を精度よく検出することができる。

そして、表示装置及び車体に配置されたセンサからの情報を基づいて学習する際、車体に配置されたセンサが突発的に生じた光を検出した場合には画像補正を行わないというように学習させ、その結果を重み係数として保存することができる。

このように、表示装置に配置された光センサと、車体に配置された光センサとの両方からの情報に応じて学習を行うことで、表示装置に配置された光センサのみでは困難である高度な学習を行うことができる。

また、車体に配置された光センサと、表示装置に配置された光センサとにおいて異なる波長の光を検出できるように複数種類の光センサを設けてもよい。例えば、表示装置に配置された光センサで太陽光などの外光を検出し、車体に配置された光センサで突発的に生じる光を検出することも可能である。複数種類のセンサを用いることで、車体に配置された光センサからの情報を相補的に利用して学習することができる。

また、上記では、光センサについて説明したが、他のセンサ（力、変位、位置、速度、加速度、角速度、回転数、距離、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線などを測定する機能を含むもの）を有する構成であってもよい。例えば、外光は時間によって、波長や強度、入射角度などが大きく変化するので、光センサと時間センサとを組み合わせることにより、使用者にとってより適した表示を行うことができる。

また、専用のセンサを設置するだけでなく、車体における他のセンサ、カメラ、レーダ等を用いて、外光等の周辺環境を検出することも可能である。例えば、前方監視カメラ・レーダ、後方監視カメラ・レーダ、側方監視カメラ・レーダ、ドライバー監視カメラ、車両位置センサ、前方車間距離・障害物センサ、後方車間距離・障害物センサ、側方車間距離・障害物センサ、ドライブレコーダー等を用いることができる。特に、カメラを用いることでより多くの情報を得ることができ、好ましい。また、センサの機能をカメラが担うなど、機能を兼ねることにより、部品数を削減することができ、コスト削減が可能である。また、車体の軽量化を実現することができ、移動または輸送にかかるエネルギーやコストを削減することができる。例えば、カメラモニタリングシステムを採用したいわゆるミラーレスカーの場合、カメラを光センサとして用い、表示部に本発明の一態様に係る表示装置を用いることは、部品の増加を最小限に抑えることができ、好適である。

また、センサ、カメラ、レーダ、表示装置等の車体内の通信環境は、種々の通信規格を適用することができる。例えば、Ｅｔｈｅｒｎａｔ、ＣＡＮ、ＬＩＮ、ＭＯＳＴ、ＦｌｅｘＲａｙ等が挙げられる。特に、Ｅｔｈｅｒｎａｔは、高速通信を実現することができるため好適である。図２９は、車体における通信環境を示すブロック図である。図２９に示すように、カメラ１０３３Ｒ、カメラ１０３３Ｌ、光センサ１０３４、光センサ１０３５から得られた情報を演算回路１０３２へ出力し、演算回路１０３２から得られた情報を表示部１０３１に表示することが可能である。なお、センサ、回路、表示部等の配置箇所、配置個数、又は形状は、図２９に示す車体に限定されない。

また、車体における表示部の位置も種々の位置に設けることができる。車外であってもよいし、車内であってもよい。車外に設ける場合、車内に設ける場合よりも外光等の周辺環境の影響が大きいため、上述した表示装置を適用することにより得られる効果はより大きくなる。また、車内に設ける場合、車体は曲線が多いため、車体に沿った表示装置を設けることが好ましく、可撓性を有する表示装置を用いることが好ましい。

なお、表示部は、反射型表示素子と発光型表素子とを用いたハイブリッド（複合型）表示装置に限られず、種々の表示装置を適用することが可能である。例えば、液晶素子、シャッター方式のＭＥＭＳ（Ｍｉｃｒｏ　Ｅｌｅｃｔｒｏ　Ｍｅｃｈａｎｉｃａｌ　Ｓｙｓｔｅｍ）素子、光干渉式のＭＥＭＳ素子、マイクロカプセル方式、電気泳動方式、エレクトロウェッティング方式、電子粉流体（登録商標）方式等を適用した表示素子、ＯＬＥＤ（Ｏｒｇａｎｉｃ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）、ＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）、ＱＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）等を適用することができる。中でも、反射型表示素子と発光型表素子とを用いたハイブリッド（複合型）表示装置は、発光素子を光らせて画像を映す機能と、環境の光を反射して画像を映す機能とを有するため、周辺環境に合わせて表示性能を大きく変化させることができる。よって、利用者の視認性を好ましい状態に調整しやすく、移動体に好適に用いることができる。

＜移動体の例＞
移動体の例について説明する。

本発明の一態様に係る表示装置を適用可能な移動体は、表示部を設けることができる表面を有している移動体に用いることができる。これら移動体の具体例を図２８（Ａ）乃至（Ｄ）に示す。

図２８（Ａ）は自動車１３０１である。自動車１３０１は、窓部１３１１を有する。本発明の一態様に係る移動体は、窓部１３１１を有する自動車１３０１に用いることができる。自動車１３０１に設置された表示部は、センサ、カメラ等によって得られた周辺環境の情報に基づき補正された表示を行うことができるので、外光等の周辺環境の影響によらず、利用者が視認しやすい表示を実現することができる。また、カメラを用いる場合、自動車１３０１内の表示部に自動車１３０１の外の画像を表示させることができる。そのため、窓部１３１１以外での死角が低減された自動車１３０１とすることができる。

図２８（Ｂ）はバス１３０２である。バス１３０２は、窓部１３１１を有する。本発明の一態様に係る移動体は、窓部１３１１を有するバス１３０２に用いることができる。バス１３０２に設置された表示部は、センサ、カメラ等によって得られた周辺環境の情報に基づき補正された表示を行うことができるので、外光等の周辺環境の影響によらず、利用者が視認しやすい表示を実現することができる。また、カメラを用いる場合、バス１３０２内の表示部にバス１３０２の外の画像を表示させることができる。そのため、窓部１３１１以外での死角が低減されたバス１３０２とすることができる。

図２８（Ｃ）は電車１３０３である。電車１３０３は、窓部１３１１を有する。本発明の一態様に係る移動体は、窓部１３１１を有する電車１３０３に用いることができる。電車１３０３に設置された表示部は、センサ、カメラ等によって得られた周辺環境の情報に基づき補正された表示を行うことができるので、外光等の周辺環境の影響によらず、利用者が視認しやすい表示を実現することができる。また、カメラを用いる場合、電車１３０３内の表示部に電車１３０３の外の画像を表示させることができる。そのため、窓部１３１１以外での死角が低減された電車１３０３とすることができる。

図２８（Ｄ）は飛行機１３０４である。飛行機１３０４は、窓部１３１１を有する。本発明の一態様に係る移動体は、窓部１３１１を有する飛行機１３０４に用いることができる。飛行機１３０４に設置された表示部は、センサ、カメラ等によって得られた周辺環境の情報に基づき補正された表示を行うことができるので、外光等の周辺環境の影響によらず、利用者が視認しやすい表示を実現することができる。また、カメラを用いる場合、飛行機１３０４内の表示部に飛行機１３０４の外の画像を表示させることができる。そのため、窓部１３１１以外での死角が低減された飛行機１３０４とすることができる。

なお、本発明の一態様に係る表示装置は、上述した移動体に限らず、各種電子機器に搭載することが可能である。また、光センサを設ける筐体として建造物を適用してもよい。例えば、本発明の一態様に係る表示装置を壁掛け型のディスプレイとして用いる場合には、ディスプレイの設けられた壁面に複数の光センサを設け、該光センサが取得した情報を表示装置の演算回路へ入力してもよい。または、本発明の一態様に係る表示装置をユニットバスと一体型のディスプレイとして用いる場合には、ユニットバス内に複数のセンサを設けることもできる。

１１　　記憶回路
１２　　参照用記憶回路
１３　　回路
１４　　回路
１５　　電流源回路
１０１　　反射型表示素子
１０２　　表示部
１０３　　発光型表示素子
１０４　　表示部
１０５ａ　　ＳＤ
１０５ｂ　　ＳＤ
１０６　　ＣＴＬ
１０７　　ＡＩＣ
１０８　　ＳＰＣ
１０９　　入力装置
１４３　　光センサ
１４４　　開閉センサ
１４６　　加速度センサ
１５０　　インターフェース
１５１　　フレームメモリ
１５２　　デコーダ
１５３　　センサコントローラ
１５４　　信号コントローラ
１５５　　クロック生成回路
１６０　　画像処理部
１７０　　メモリ
１７３　　タイミングコントローラ
１７５　　レジスタ
１８１　　タッチパネル
１８２　　キーボード
１８３　　ポインティングデバイス
１８５　　ホスト
２００　　表示装置
２０１　　基板
２０２　　基板
２０３　　発光素子
２０４　　液晶素子
２０５　　トランジスタ
２０６　　トランジスタ
２０７　　画素電極
２０８　　共通電極
２０９　　液晶層
２１０　　層
２１０ａ　　層
２１０ｂ　　層
２５０　　基板
２５１　　基板
２５２　　接着層
２７０　　回路
２７１　　回路
２７２　　回路
２７３　　回路
２７４　　回路
３００　　画素
３０１　　液晶素子
３０２　　発光素子
３０３　　トランジスタ
３０４　　容量素子
３０５　　トランジスタ
３０６　　トランジスタ
３０７　　容量素子
３０８　　トランジスタ
３０９　　トランジスタ
３１０　　トランジスタ
３１１　　導電層
３１２　　絶縁層
３１３　　半導体層
３１４　　導電層
３１５　　導電層
３１６　　絶縁層
３１７　　導電層
３１８　　絶縁層
３１９　　導電層
３２０　　導電層
３２１　　導電層
３２２　　半導体層
３２３　　導電層
３２４　　絶縁層
３２５　　絶縁層
３２６　　導電層
３２７　　導電層
３２８　　絶縁層
３２９　　導電層
３３０　　絶縁層
３３１　　ＥＬ層
３３２　　導電層
３３３　　接着層
３３４　　着色層
３３５　　スペーサ
３３６　　遮光層
３４０　　導電層
３４１　　絶縁層
３４２　　半導体層
３４３　　絶縁層
３４４　　導電層
３４５　　絶縁層
３４６　　導電層
３４７　　導電層
３４８　　導電層
３４９　　導電層
３５０　　画素
３５１　　画素
３５１ａ　　画素
３５１ｂ　　画素
３５１ｃ　　画素
３５１ｄ　　画素
３６０　　絶縁層
３６１　　導電層
３６２　　接着層
３６３　　絶縁層
３６４　　配向膜
３６５　　配向膜
３６６　　液晶層
５００　　基板
５０１　　画素部
５０２　　走査線駆動回路
５０３　　走査線駆動回路
５０４　　ＩＣ
５０５　　ＩＣ
５０６　　配線
５０８　　ＦＰＣ
５０９　　ＦＰＣ
５１０　　ＦＰＣ
５１１　　配線
５１２　　配線
５１３　　画素
５１４　　表示領域
５１５　　表示領域
５１６　　表示領域
５１７　　表示領域
５１８　　表示領域
６００　　光センサ
６０１　　遮光膜
６０２　　遮光膜
８００　　画像処理部
８０１　　ホスト
９００　　情報端末
９０２　　筐体
９０４　　表示装置
９０６　　操作ボタン
９０８ａ　　光センサ
９０８ｂ　　光センサ
９０８ｃ　　光センサ
９０８ｄ　　光センサ
９０８ｅ　　光センサ
９０８ｆ　　光センサ
９０８ｇ　　光センサ
９１０　　スピーカー
１０００　　車体
１００２　　窓部
１００４　　光センサ
１００４Ｌ　　光センサ
１００４Ｒ　　光センサ
１０１２　　ダッシュボード
１０１５　　ピラー
１０３１　表示部
１０３２　演算回路
１０３３Ｌ　　カメラ
１０３３Ｒ　　カメラ
１０３４　　光センサ
１０３５　　光センサ
１０５１Ａ　　表示部
１０５１Ｂ　　表示部
１０５１Ｃ　　表示部
１０５１Ｄ　　表示部
１０５２Ａ　　表示部
１０５２Ｂ　　表示部
１０５２Ｃ　　表示部
１０６０　　表示部
１０６１　　窓部
１０７１Ｌ　　カメラ
１０７１Ｒ　　カメラ
１０７２Ｌ　　カメラ
１０７２Ｒ　　カメラ
１０７３Ｌ　　カメラ
１０７３Ｒ　　カメラ
１３０１　　自動車
１３０２　　バス
１３０３　　電車
１３０４　　飛行機
１３１１　　窓部
５００１　　筐体
５００２　　筐体
５００３　　表示装置
５００４　　表示装置
５００５　　マイクロホン
５００６　　スピーカ
５００７　　操作キー
５００８　　スタイラス
５２０１　　筐体
５２０２　　表示装置
５２０３　　ベルト
５２０４　　光センサ
５２０５　　スイッチ
５３０１　　筐体
５３０２　　筐体
５３０３　　表示装置
５３０４　　光センサ
５３０５　　光センサ
５３０６　　スイッチ
５３０７　　ヒンジ
５７０１　　筐体
５７０２　　表示装置
５８０１　　筐体
５８０２　　筐体
５８０３　　表示装置
５８０４　　操作キー
５８０５　　レンズ
５８０６　　接続部
５９０１　　筐体
５９０２　　表示装置
５９０３　　カメラ
５９０４　　スピーカ
５９０５　　ボタン
５９０６　　外部接続部
５９０７　　マイク
６２００　　情報端末
６２０１　　情報端末
６２２１　　筐体
６２２２　　表示装置
６２２３　　操作ボタン
６２２４　　スピーカ
６２２５Ｘ　　光センサ
６２２５Ｙ　　光センサ

Claims

　第１の表示素子と、第２の表示素子と、第１の回路と、第２の回路と、を有し、
　前記第１の回路は、第１の画像信号を第１のパラメータに従って補正する機能と、第２の画像信号を第２のパラメータに従って補正する機能と、を有し、
　前記第２の回路は、ニューラルネットワークを用いた演算処理により前記第１のパラメータを生成する機能と、前記ニューラルネットワークを用いた演算処理により前記第２のパラメータを生成する機能と、を有し、
　前記第１の表示素子は、前記第１の回路において補正された前記第１の画像信号を用い、かつ光の反射を利用して階調を表示する機能を有し、
　前記第２の表示素子は、前記第１の回路において補正された前記第２の画像信号を用い、かつ発光の強度により階調を表示する機能を有する表示装置。
　第１の表示素子と、第２の表示素子と、第１の回路と、第２の回路と、を有し、
　前記第１の回路は、第１の画像信号を第１のパラメータに従って補正する機能と、第２の画像信号を第２のパラメータに従って補正する機能と、を有し、
　前記第２の回路は、アナログ演算処理を用いて前記第１のパラメータを生成する機能と、前記アナログ演算処理を用いて前記第２のパラメータを生成する機能と、を有し、
　前記第１の表示素子は、前記第１の回路において補正された前記第１の画像信号を用い、かつ光の反射を利用して階調を表示する機能を有し、
　前記第２の表示素子は、前記第１の回路において補正された前記第２の画像信号を用い、かつ発光の強度により階調を表示する機能を有する表示装置。
　請求項１または請求項２において、
　前記第２の回路は、
　メモリセルと、参照用メモリセルと、第３の回路と、第４の回路と、を有し、
　前記メモリセルは、第１のアナログデータに応じた第１の電流を生成する機能と、前記第１のアナログデータ及び第２のアナログデータに応じた第２の電流を生成する機能と、を有し、
　前記参照用メモリセルは、参照データに応じた参照電流を生成する機能を有し、
　前記第３の回路は、前記第１の電流が前記参照電流より小さい場合に前記第１の電流と前記参照電流との差分に応じた第３の電流を生成する機能と、前記第３の電流を保持する機能と、を有し、
　前記第４の回路は、前記第１の電流が前記参照電流より大きい場合に前記第１の電流と前記参照電流との差分に応じた第４の電流を生成する機能と、前記第４の電流を保持する機能と、を有し、
　前記第３の回路または前記第４の回路は、前記第２の電流と、前記第３の電流または前記第４の電流のいずれか一とから、第５の電流を生成する機能を有する表示装置。
　表示装置と、前記表示装置を内包する筐体と、前記筐体に配置された複数の光センサとを有し、
　前記複数の光センサは、光強度の情報を取得する機能を有し、
　前記表示装置は、第１の回路と、第２の回路と、表示素子とを有し、
　前記第１の回路は、画像信号をパラメータに従って補正する機能を有し、
　前記第２の回路は、前記光強度の情報をもとに、前記ニューラルネットワークを用いた演算処理により前記パラメータを生成する機能を有し、
　前記表示素子は、前記第１の回路において補正された前記画像信号を用いて、画像を表示する機能を有する電子機器。
　表示装置と、前記表示装置を内包する筐体と、前記筐体に配置された複数の光センサとを有し、
　前記複数の光センサは、光強度の情報を取得する機能を有し、
　前記表示装置は、第１の表示素子と、第２の表示素子と、第１の回路と、第２の回路と、を有し、
　前記第１の回路は、第１の画像信号を第１のパラメータに従って補正する機能と、第２の画像信号を第２のパラメータに従って補正する機能と、を有し、
　前記第２の回路は、前記光強度の情報をもとに、ニューラルネットワークを用いた演算処理により前記第１のパラメータを生成する機能と、前記光強度の情報をもとに、前記ニューラルネットワークを用いた演算処理により前記第２のパラメータを生成する機能と、を有し、
　前記第１の表示素子は、前記第１の回路において補正された前記第１の画像信号を用い、かつ光の反射を利用して階調を表示する機能を有し、
　前記第２の表示素子は、前記第１の回路において補正された前記第２の画像信号を用い、かつ発光の強度により階調を表示する機能を有する電子機器。
　請求項４又は請求項５において、
　前記複数の光センサとして、互いに異なる波長の光の光強度の情報を取得する機能を有する複数種類の光センサを有する電子機器。
　移動体に搭載される表示装置であって、
　前記表示装置は、第１の回路と、第２の回路と、表示素子と、第１の光センサを有し、
　前記第１の回路は、画像信号をパラメータに従って補正する機能を有し、
　前記第２の回路は、前記第１の光センサからの光強度の情報と、前記移動体に設けられた第２の光センサからの光強度の情報とをもとに、前記ニューラルネットワークを用いた演算処理により前記パラメータを生成する機能を有し、
　前記表示素子は、前記第１の回路において補正された前記画像信号を用いて、画像を表示する機能を有する表示装置。
　移動体に搭載される表示装置であって、
　前記表示装置は、第１の表示素子と、第２の表示素子と、第１の回路と、第２の回路と、第１の光センサと、を有し、
　前記第１の回路は、第１の画像信号を第１のパラメータに従って補正する機能と、第２の画像信号を第２のパラメータに従って補正する機能と、を有し、
　前記第２の回路は、前記第１の光センサからの光強度の情報と、前記移動体に配置された第２の光センサからの光強度の情報をもとに、ニューラルネットワークを用いた演算処理により前記第１のパラメータを生成する機能と、前記光強度の情報をもとに、前記ニューラルネットワークを用いた演算処理により前記第２のパラメータを生成する機能と、を有し、
　前記第１の表示素子は、前記第１の回路において補正された前記第１の画像信号を用い、かつ光の反射を利用して階調を表示する機能を有し、
　前記第２の表示素子は、前記第１の回路において補正された前記第２の画像信号を用い、かつ発光の強度により階調を表示する機能を有する表示装置。
　請求項７又は請求項８において、
　前記第２の光センサを複数有し、
　前記複数の光センサとして、互いに異なる波長の光の光強度の情報を取得する機能を有する複数種類の光センサを有する表示装置。
　表示装置を有する移動体であって、
　前記表示装置は、第１の回路と、第２の回路と、表示素子と、第１の光センサと、を有し、
　前記移動体は第２の光センサを有し、
　前記第１の回路は、画像信号をパラメータに従って補正する機能を有し、
　前記第２の回路は、前記第１の光センサからの光強度の情報と前記第２の光センサからの光強度の情報をもとに、ニューラルネットワークを用いた演算処理により前記パラメータを生成する機能を有し、
　前記表示素子は、前記第１の回路において補正された前記画像信号を用いて、画像を表示する機能を有する移動体。