WO2017204390A1 - 디지털 전치왜곡 장치를 위한 샘플 유효성 판별 방법 및 장치 - Google Patents

디지털 전치왜곡 장치를 위한 샘플 유효성 판별 방법 및 장치 Download PDF

Info

Publication number
WO2017204390A1
WO2017204390A1 PCT/KR2016/005691 KR2016005691W WO2017204390A1 WO 2017204390 A1 WO2017204390 A1 WO 2017204390A1 KR 2016005691 W KR2016005691 W KR 2016005691W WO 2017204390 A1 WO2017204390 A1 WO 2017204390A1
Authority
WO
WIPO (PCT)
Prior art keywords
samples
input
sample
input samples
validity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2016/005691
Other languages
English (en)
French (fr)
Inventor
정배묵
윤민선
정의림
이광표
길행복
조성미
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industry Academic Cooperation Foundation of Hanbat National University
KMW Inc
Original Assignee
Industry Academic Cooperation Foundation of Hanbat National University
KMW Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industry Academic Cooperation Foundation of Hanbat National University, KMW Inc filed Critical Industry Academic Cooperation Foundation of Hanbat National University
Priority to JP2016538050A priority Critical patent/JP6523287B2/ja
Priority to US15/175,852 priority patent/US9787335B1/en
Publication of WO2017204390A1 publication Critical patent/WO2017204390A1/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2839—Fault-finding or characterising using signal generators, power supplies or circuit analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/16—Spectrum analysis; Fourier analysis
    • G01R23/20—Measurement of non-linear distortion
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2846—Fault-finding or characterising using hard- or software simulation or using knowledge-based systems, e.g. expert systems, artificial intelligence or interactive algorithms
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2849—Environmental or reliability testing, e.g. burn-in or validation tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/10—Monitoring; Testing of transmitters
    • H04B17/11—Monitoring; Testing of transmitters for calibration
    • H04B17/13—Monitoring; Testing of transmitters for calibration of power amplifiers, e.g. gain or non-linearity
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/321—Use of a microprocessor in an amplifier circuit or its control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/471—Indexing scheme relating to amplifiers the voltage being sensed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3206—Multiple channels are combined and amplified by only one amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3227—Adaptive predistortion based on amplitude, envelope or power level feedback from the output of the main amplifier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers

Definitions

  • the present embodiment relates to an apparatus and method for determining whether a sample stored in a memory is a valid sample for stably estimating a digital predistortion coefficient in a digital predistortion device for compensating for nonlinearity of a power amplifier. .
  • power amplifiers are an essential component for transmitting signals.
  • power amplifiers do not drive in saturated areas where many nonlinear characteristics are seen in consideration of signal quality and adjacent band interference.
  • the power amplifier is driven at a power lower than the saturation power, there is a problem that has a low efficiency of about 10-20%.
  • Digital pre-distortion one of the linearization techniques to improve the efficiency of power amplifiers, is attracting attention as a very effective technology because of its simple structure and low cost.
  • the digital predistortion linearizes the nonlinear power amplifier by finding the digital predistortion characteristic corresponding to the inverse function of the nonlinear power amplifier and implementing the same in the digital stage.
  • the digital predistortion apparatus calculates the predistortion parameters for the predistortion from the output signal of the transmission signal and the power amplifier.
  • the digital predistortion apparatus calculates the predistortion parameter by using the plurality of samples obtained from the transmission signal.
  • the digital predistortion apparatus calculates the predistortion parameter by using the plurality of samples obtained from the transmission signal.
  • a sufficient number of samples with various signal magnitudes are needed.
  • a large amount of memory is required to store them, which increases the load on the hardware and the cost.
  • TDD time division duplex
  • Embodiments of the present invention provide a digital predistortion device for compensating for the nonlinearity of a power amplifier.
  • the digital predistortion device can efficiently compensate for the nonlinearity of a power amplifier by accurately estimating the predistortion coefficient even with a low capacity memory.
  • the main object of the present invention is to provide a method and apparatus for determining sample validity.
  • N is a process of obtaining input samples of a natural number, classifying the input samples into a plurality of groups according to Magnitude, determining a validity of the input samples based on the distribution of the classified input samples, and If valid, the method provides a sample validity determination method comprising determining valid input samples as samples to be input to a predistortion algorithm for estimating a predistortion coefficient.
  • a predetermined number (N, N is N) from the input signal input to the power amplifier
  • Input unit for obtaining input samples of a natural number, classifying the input samples into a plurality of groups according to Magnitude and determining whether the input samples are effective for compensating for nonlinearity of the power amplifier based on the distribution of the classified input samples.
  • a sample validity determining unit including a sample validity determining unit for determining and a sample determination unit for determining valid input samples as samples to be input to a predistortion algorithm for estimating a predistortion coefficient is provided.
  • the low-capacity memory accurately estimates the predistortion coefficient to efficiently compensate for the nonlinearity of the power amplifier. It can work.
  • the predistortion device can be implemented using a low capacity memory, it is possible to reduce the cost of the entire system, reduce the complexity of the operation, and improve the reliability of the linearization performance of the power amplifier.
  • FIG. 1 is a schematic diagram of a digital predistortion system according to an exemplary embodiment of the present invention.
  • FIG. 2 is a flowchart illustrating a method for determining sample validity of a digital predistortion device according to an embodiment of the present invention.
  • FIG. 3 is a simulation result of a method for determining sample validity of a digital predistortion apparatus according to an exemplary embodiment of the present invention.
  • 4A and 4B are graphs showing the spectral performance of the digital predistortion apparatus according to the embodiment of the present invention.
  • FIG. 5 is a schematic structural diagram of a digital predistortion system for a multiband transmitter according to an embodiment of the present invention.
  • FIG. 6 is a flowchart illustrating a method for determining sample validity of a digital predistortion device for a multiband transmitter according to an exemplary embodiment of the present invention.
  • FIG. 7A and 7B are graphs showing the spectral performance of a digital predistortion apparatus for a multiband transmitter according to an embodiment of the present invention.
  • FIG. 1 is a schematic diagram of a digital predistortion system according to an exemplary embodiment of the present invention.
  • the digital predistortion (DPD) system includes a transmitter modem 200, a digital predistorter 100, a digital-to-analog converter 210, an analog device. It may include a digital converter 250, a frequency up-converter 220, a down-converter 240, and a power amplifier 230.
  • the digital predistortion device 100 includes a predistortion compensator 110, a sample validity determination device 120, and a predistortion control unit 130.
  • the predistortion control unit 130 includes a memory unit 132 and a predistortion engine. A portion 134 is included.
  • the digital predistortion system shown in FIG. 1 is according to an embodiment, and not all illustrated blocks are essential components, and some blocks may be added, changed, or deleted according to the embodiment.
  • the transmission modem 200 generates a transmission signal, that is, an input signal x (n) input to the power amplifier 230.
  • the predistortion compensator 110 predistorts the input signal x (n) using the predistortion coefficient. That is, the input signal x (n) is distorted by the inverse function of the power amplifier 230 characteristic.
  • the predistortion signal y (n) is converted into an analog signal through a digital-to-analog converter, and then converted into a radio frequency (RF) frequency by a frequency up-converter and then a power amplifier ( Amplified through 230). Since the input signal x (n) is distorted by the inverse function of the power amplifier 230 characteristic, the output signal a (n) of the power amplifier 230 is linearly amplified.
  • the power amplifier 230 needs to continuously update the predistortion coefficient because its characteristics change with time, power, and temperature. That is, the inverse function needs to be found again by continuously tracking the nonlinear characteristics of the power amplifier 230.
  • the digital predistortion system of the present embodiment includes a circuit for feeding back the output signal of the power amplifier 230.
  • the input signal and the output signal of the power amplifier 230 are required.
  • the input signal and the output signal of the power amplifier 230 may be stored in the memory unit 132 of the predistortion control unit 130.
  • the memory 132 may store samples of the input signal and the output signal.
  • the predistortion engine unit 134 of the predistortion controller 130 estimates the predistortion coefficient by performing an operation to find the predistortion characteristic from the input signal and the output signal of the power amplifier 230 by using the processor.
  • the predistortion coefficient for improving the linear characteristics of the power amplifier 230 is estimated by checking the degree of nonlinear distortion of the output signal relative to the input signal of the power amplifier 230.
  • the predistortion engine unit 134 may calculate or estimate the predistortion coefficient by using the predistortion algorithm.
  • the predistortion algorithm includes an adaptive algorithm that continuously updates the predistortion coefficient according to a signal that is changed using an input / output signal.
  • LMS Least Mean Square
  • RLS Recursive Least Square
  • the predistortion engine unit 134 may operate until it converges to the final predistortion coefficient by repeatedly updating the predistortion coefficient by applying an adaptive algorithm to the sample stored in the memory unit 132.
  • the final convergence value may be estimated as a predistortion coefficient and applied to the predistortion compensation unit 110.
  • the predistortion compensator 110 predistorts the input signal input to the power amplifier 230 using the predistortion coefficient estimated by the predistortion engine 134. However, the predistortion compensator 110 does not operate and the input signal x (n) is bypassed and stored in the memory unit 132 while tracking the characteristic change of the power amplifier and updating the predistortion coefficient.
  • the predistortion engine unit 134 As the length of the sample stored in the memory unit 132 is longer, the predistortion coefficient having better characteristics may be calculated, and the power amplifier 230 may be ideally linearized. However, when the length of the sample is long, a large amount of memory is required to store the sample, thereby increasing the load of hardware and increasing the cost.
  • a sample that is not suitable for calculating the predistortion coefficient is, for example, i) when samples of a constant magnitude (magnitude) are continuous, ii) when the size is large or small so that the predistortion reverse compensation is difficult, and iii) the size ' 0 'and the like.
  • the digital predistortion apparatus 100 may estimate the optimum predistortion coefficient even with a small amount of memory by determining the validity of the sample in order to solve the above problem.
  • the sample validity determining apparatus 120 includes an input unit (not shown), a sample validity determining unit (not shown), and a sample determining unit (not shown).
  • An input unit (not shown) of the sample validity determination device 120 obtains a predetermined number (N, N is a natural number) of input samples from the input signal.
  • the sample validity determining unit (not shown) classifies the input samples into a plurality of groups according to Magnitude and determines whether the input samples are effective for compensating for nonlinearity of the power amplifier 230 based on the distribution of the classified input samples. Determine whether or not.
  • the sample determiner determines valid input samples as samples to be input to the predistortion algorithm for estimating the predistortion coefficient, and transmits the determined samples to the predistortion control unit 130. Update the predistortion coefficients.
  • sample validity determining apparatus 120 will be described in detail with reference to FIG. 2.
  • FIG. 2 is a flowchart illustrating a method for determining sample validity of a digital predistortion device according to an embodiment of the present invention.
  • FIG. 2 processes S210 to S230 are sequentially executed, but the present disclosure is not limited thereto. In other words, since the steps described in FIG. 2 may be applied by changing or executing one or more steps in parallel, FIG. 2 is not limited to the time series order.
  • the plurality of groups in which the input samples are classified may include a first group in which the samples of which the sample size is less than or equal to the lower threshold and greater than or equal to the upper threshold are classified, and the interval between the aforementioned lower and upper thresholds according to the size, according to the size. It may include a second group.
  • the sample validity determining apparatus 120 may classify the input samples into a plurality of groups such as the first group and the second group in order to classify an unsuitable sample and extract samples of various sizes.
  • the first group may mean an invalid sample group and the second group may mean an effective sample group.
  • the sample validity determining apparatus 120 may determine the input samples as valid samples. Can be.
  • the first group may include Table 1
  • the second group may include Tables 2 through 5.
  • the number of tables described in Table 1 and the conditions corresponding to the tables are only examples, and are not necessarily limited thereto, and may be differently set according to a transmission system environment.
  • Table 1 of the first group shows the size condition of the invalid sample. That is, it indicates that the size of the input sample is '0' (the size of the sample is lower than the lower limit threshold) or the size is large enough that the predistortion reverse compensation is difficult (the size of the sample is higher than the upper limit threshold).
  • Tables 2 through 5 of the plurality of second groups represent valid sample size conditions.
  • the plurality of second groups divide the interval between the lower limit threshold (eg, 0) and the upper limit threshold (eg, 0.7) according to the size to determine how various sizes of input samples are distributed.
  • the tables are all set to '0', and the input samples may be classified according to the conditions of the tables, and the number of input samples corresponding to each table may be accumulated and stored.
  • the sample validity determination apparatus 120 primarily determines whether the number of input samples accumulated in Table 1 of the first group is equal to or less than a predetermined ratio. If the number of samples included in the first group is equal to or greater than a predetermined ratio, it may be determined that the input samples are invalid. In addition, the sample validity determination apparatus 120 may determine that the input samples are not valid when the input samples continue to be constant for the same size.
  • the sample validity determining apparatus 120 determines whether the number of samples of each of the plurality of second groups is within a preset ratio range (eg, 0.25%). Referring to Table 1 as an example, when the ratio of the total number N of input samples belonging to Tables 2 to 5 is 0.25% or more, the input samples are determined to be distributed in various sizes. can do.
  • a preset ratio range eg, 0.25%
  • the sample validity determining device 120 acquires an updated input sample from at least some of the input samples from the input signal, and then the updated input sample is the power amplifier 230. Can be used to compensate for nonlinearity of In order to reduce the amount of computation to be performed when determining the sample validity, only part of the input samples is deleted and distribution information of the remaining input samples is used as it is.
  • the input samples may be deleted, consecutive samples of the deleted number may be obtained from the input signal, and the additional input samples may be classified into a plurality of groups, and the classified input samples may be classified. The validity can be judged based on the distribution of these.
  • the deleted samples may be the first M (M is a natural number less than or equal to N) input samples among the input samples.
  • the sample validity determining apparatus 120 may determine the validity of the input samples using the average and the variance of the input samples. For example, the average of the size of a certain number of input samples is measured to determine whether it belongs to a section between a lower threshold value and an upper threshold value. This is to determine whether the input samples have an appropriate size to estimate the predistortion coefficient. If the average satisfies the condition, the sample validity determination apparatus 120 determines whether the upper limit threshold is exceeded by measuring the variance (or standard deviation) of the size of the input samples. This is to determine whether the input samples have various sizes.
  • the digital predistortion apparatus 100 may further include a controller (not shown) for activating operations of the sample validity determining apparatus 120 and the predistortion engine unit 134 at predetermined time periods.
  • FIG. 3 is a simulation result of a method for determining sample validity of a digital predistortion apparatus according to an exemplary embodiment of the present invention.
  • the simulation was performed to find 4000 samples of various sizes. This simulation was performed based on the values listed in [Table 1] and was designed to output a '1' value when it was determined to be a valid sample.
  • 1 denotes 2000 samples having a size of 0 to 0.2
  • 2 denotes 1000 samples having various sizes
  • 3 denotes 2000 samples having various sizes
  • 4 denotes 3000 samples having various sizes.
  • 6 represents 40000 samples of constant size of '0.5'
  • 7 represents 4000 samples of various sizes. Samples suitable for predistortion among the samples of 1 to 7 correspond to 7. The experimental results show that '1' is output from 7.
  • 4A and 4B are graphs showing the spectral performance of the digital predistortion apparatus according to the embodiment of the present invention.
  • FIGS. 4A and 4B show spectral performance in an embodiment of the present invention using an LTE-TDD signal having a 20 MHz bandwidth.
  • the left graphs of FIGS. 4A and 4B show the envelope magnitude over time of 4000 samples used for predistortion, and the right graph shows the power amplifier output spectrum.
  • 4A and 4B together show the spectra when predistortion is not applied and when predistortion is applied. Description of each spectrum of FIGS. 4A and 4B is as follows.
  • Figure 4A illustrates a case in which the sample validity determination algorithm of the present embodiment is not applied, and thus the degradation of the linearization performance of the power amplifier due to the invalid samples can be confirmed.
  • Figure 4b is a case of using a valid sample by applying the sample validity determination algorithm of the present embodiment shows excellent linearization performance compared to Figure 4a.
  • FIG. 5 is a schematic structural diagram of a digital predistortion system for a dual band transmitter according to an embodiment of the present invention.
  • FIG. 5 is an extension diagram of a digital predistortion system for a single band transmitter shown in FIG. 2 with respect to a multiband signal, and each component corresponds to the components described with reference to FIG. 2. Although FIG. 5 illustrates the case of the dual band, it may be similarly applied to the case of the multi band.
  • the digital predistortion device for multiband transmitters operates in the same way as the digital predistortion device for single band transmitters described above.However, all band signals must satisfy the conditions for valid samples to determine the samples suitable for multiband predistortion. There is a difference.
  • FIG. 6 is a flowchart illustrating a method for determining sample validity of a digital predistortion device for a multiband transmitter according to an exemplary embodiment of the present invention.
  • FIG. 6 processes S610 to S630 are sequentially described, but the present disclosure is not limited thereto. In other words, since the steps described in FIG. 6 may be applied by changing or executing one or more steps in parallel, FIG. 6 is not limited to the time series order.
  • FIG. 7A and 7B are graphs showing the spectral performance of a digital predistortion apparatus for a multiband transmitter according to an embodiment of the present invention.
  • FIGS. 7A and 7B show spectral performance in an embodiment of the present invention using an LTE-TDD signal having a 20 MHz bandwidth in a dual band transmission system.
  • the left graphs of FIGS. 7A and 7B show the envelope magnitude over time of 4000 samples used for predistortion, and the right graph shows the power amplifier output spectrum. Description of each spectrum of FIGS. 7A and 7B is as follows.
  • FIG. 7A illustrates a case in which the sample validity determination algorithm of the present embodiment is not used and the first band BAND 1 sample is a valid sample while the second band BAND 2 sample is an invalid sample. Looking at the spectrum, we can see the degradation of linearization performance due to invalid samples.
  • FIG. 7B when the sample validity determination algorithm of the present embodiment is applied, when the valid sample is used, the linearization performance is better than that in FIG. 7A.
  • each step of the flowcharts shown in FIGS. 2 and 6 may be embodied as computer readable codes on a computer readable recording medium.
  • the computer-readable recording medium includes all kinds of recording devices in which data that can be read by a computer system is stored. That is, the computer-readable recording medium may be a magnetic storage medium (for example, ROM, floppy disk, hard disk, etc.), an optical reading medium (for example, CD-ROM, DVD, etc.) and a carrier wave (for example, the Internet Storage medium).
  • the computer readable recording medium can also be distributed over network coupled computer systems so that the computer readable code is stored and executed in a distributed fashion.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Artificial Intelligence (AREA)
  • Evolutionary Computation (AREA)
  • Medical Informatics (AREA)
  • Electromagnetism (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

디지털 전치왜곡 장치를 위한 샘플 유효성 판별 방법 및 장치를 개시한다. 본 실시예에 의하면, 전력 증폭기의 비선형성을 보상하기 위한 디지털 전치왜곡 장치에 있어서, 저용량의 메모리로도 전치왜곡 계수를 정확히 추정하여 효율적으로 전력 증폭기의 비선형성을 보상할 수 있는 디지털 전치왜곡 장치를 위한 샘플 유효성 판별 방법 및 장치를 제공하는 데 주된 목적이 있다.

Description

디지털 전치왜곡 장치를 위한 샘플 유효성 판별 방법 및 장치
본 실시예는 전력 증폭기의 비선형성을 보상하기 위한 디지털 전치왜곡 장치에 있어, 메모리에 저장된 샘플이 디지털 전치왜곡 계수를 안정적으로 추정하기 위한 유효한 샘플인지 여부를 판단할 수 있는 장치 및 방법에 관한 것이다.
이 부분에 기술된 내용은 단순히 본 실시예에 대한 배경 정보를 제공할 뿐 종래기술을 구성하는 것은 아니다.
통신 시스템에서 전력 증폭기는 신호를 송신하기 위한 필수적인 부품이다. 일반적으로 전력 증폭기는 신호 품질 및 인접 대역 간섭을 고려하여 비선형 특성이 많이 보이는 포화 영역에서 구동하지 못 하고 선형특성으로 동작하는 낮은 전력에서 구동하게 된다. 그러나 전력 증폭기가 포화전력보다 낮은 전력으로 구동되면 10~20% 정도의 낮은 효율을 갖게 되는 문제점이 있다.
전력 증폭기의 효율을 개선하기 위한 선형화 기술 중 하나인 디지털 전치왜곡(Digital Pre-Distortion: DPD)은 간단한 구조와 저렴한 비용으로 구현 가능한 점에서 매우 효과적인 기술로 주목받고 있다. 구체적으로, 디지털 전치왜곡은 비선형 전력증폭기의 역함수에 해당하는 디지털 전치왜곡 특성을 찾아 디지털 단에 구현함으로써 비선형 전력증폭기를 선형화한다.
전력 증폭기의 특성은 시간, 전력 및 온도에 따라 변하기 때문에 비선형 특성을 지속적으로 추적하여 상응하는 역함수를 찾아야 한다. 이를 위해 디지털 전치왜곡 장치는 송신 신호 및 전력 증폭기의 출력 신호로부터 전치왜곡을 위한 전치왜곡 파라미터를 계산한다.
이 때, 디지털 전치왜곡 장치는 송신 신호로부터 획득한 복수의 샘플들을 이용하여 전치왜곡 파라미터를 계산한다. 정확한 전치왜곡 파라미터를 획득하기 위해서는 다양한 신호 크기를 가지는 충분히 많은 수의 샘플들이 필요하다. 그러나 많은 수의 샘플들을 수집할수록 이들을 저장하기 위한 대용량 메모리가 필요하여 하드웨어의 부하가 증가하고 비용 역시 증가하는 문제가 발생한다.
설령 대용량 메모리를 이용하여 충분히 많은 수의 샘플들을 수집한다고 하더라도 적절하지 않은 샘플들이 포함된 경우, 전치왜곡 특성을 찾는 데 오차가 커져 정확한 전치왜곡 계수를 구할 수 없다. 예를 들어, 시분할 복신(TDD: Time Division Duplex) 신호의 경우, 신호가 없는 샘플들까지 포함될 위험이 있다.
본 발명의 실시예들은 전력 증폭기의 비선형성을 보상하기 위한 디지털 전치왜곡 장치에 있어서, 저용량의 메모리로도 전치왜곡 계수를 정확히 추정하여 효율적으로 전력 증폭기의 비선형성을 보상할 수 있는 디지털 전치왜곡 장치를 위한 샘플 유효성 판별 방법 및 장치를 제공하는 데 주된 목적이 있다.
본 발명의 실시예에 의하면, 전력 증폭기의 비선형성을 보상하기 위한 디지털 전치왜곡 장치가 전치왜곡 계수 추정에 이용되는 샘플의 유효성을 판별하는 방법에 있어서, 전력 증폭기로 입력되는 입력 신호로부터 일정 개수(N, N은 자연수)의 입력 샘플들을 획득하는 과정, 입력 샘플들을 크기(Magnitude)에 따라 복수의 그룹으로 분류하고 분류된 입력 샘플들의 분포에 근거하여 입력 샘플들의 유효성을 판단하는 과정 및 입력 샘플들이 유효한 경우, 유효한 입력 샘플들을 전치왜곡 계수를 추정하는 전치왜곡 알고리즘에 입력될 샘플들로 결정하는 과정을 포함하는 샘플 유효성 판별 방법을 제공한다.
본 발명의 실시예에 의하면, 전력 증폭기의 비선형성을 보상하기 위한 디지털 전치왜곡 계수 추정에 이용되는 샘플의 유효성을 판별하는 장치에 있어서, 전력 증폭기로 입력되는 입력 신호로부터 일정 개수(N, N은 자연수)의 입력 샘플들을 획득하는 입력부, 입력 샘플들을 크기(Magnitude)에 따라 복수의 그룹으로 분류하고 분류된 입력 샘플들의 분포에 근거하여 입력 샘플들이 전력 증폭기의 비선형성을 보상하는 데 유효한지 여부를 판단하는 샘플 유효성 판별부 및 입력 샘플들이 유효한 경우, 유효한 입력 샘플들을 전치왜곡 계수를 추정하는 전치왜곡 알고리즘에 입력될 샘플들로 결정하는 샘플 결정부를 포함하는 샘플 유효성 판별 장치를 제공한다.
이상에서 설명한 바와 같이 본 발명의 실시예들에 의하면, 전력 증폭기의 비선형성을 보상하기 위한 디지털 전치왜곡에 있어서, 저용량의 메모리로도 전치왜곡 계수를 정확히 추정하여 효율적으로 전력 증폭기의 비선형성을 보상할 수 있는 효과가 있다.
본 발명의 실시예들에 의하면, 전치왜곡 알고리즘에 입력되는 샘플이 유효한 샘플인지를 사전에 판별함으로써 전치왜곡에 적합하지 않은 샘플들에 의한 선형화 성능 열화를 방지할 수 있는 효과가 있다.
본 발명의 실시예에 의하면, 저용량의 메모리를 이용하여 전치왜곡 장치를 구현할 수 있으므로 전체 시스템의 비용을 감소시키고 연산의 복잡도도 낮추되 전력 증폭기의 선형화 성능의 신뢰성은 향상시킬 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 따른 디지털 전치왜곡 시스템 개략적인 구성도이다.
도 2는 본 발명의 실시예에 따른 디지털 전치왜곡 장치의 샘플 유효성 판별 방법을 나타내는 흐름도이다.
도 3은 본 발명의 실시예에 따른 디지털 전치왜곡 장치의 샘플 유효성 판별 방법에 대한 모의실험 결과이다.
도 4a 및 도 4b는 본 발명의 실시예에 따른 디지털 전치왜곡 장치의 스펙트럼 성능을 나타내는 그래프이다.
도 5는 본 발명의 실시예에 따른 다중대역 송신기를 위한 디지털 전치왜곡 시스템의 개략적인 구성도이다.
도 6은 본 발명의 실시예에 따른 다중대역 송신기를 위한 디지털 전치왜곡 장치의 샘플 유효성 판별 방법을 나타내는 흐름도이다.
도 7a 및 도 7b는 본 발명의 실시예에 따른 다중대역 송신기를 위한 디지털 전치왜곡 장치의 스펙트럼 성능을 나타내는 그래프이다.
이하, 본 실시예를 첨부된 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 명세서 전체에서, 어떤 부분이 어떤 구성요소를 '포함', '구비'한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서에 기재된 '…부', '모듈' 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.
첨부된 도면과 함께 이하에 개시될 상세한 설명은 본 발명의 예시적인 실시형태를 설명하고자 하는 것이며, 본 발명이 실시될 수 있는 유일한 실시형태를 나타내고자 하는 것이 아니다.
도 1은 본 발명의 실시예에 따른 디지털 전치왜곡 시스템의 개략적인 구성도이다.
도 1을 참조하면 본 실시예에 따른 디지털 전치왜곡(Digital Presdistortion: DPD) 시스템은 송신모뎀(Transmitter Modem, 200), 디지털 전치왜곡 장치(Digital Predistorter, 100), 디지털-아날로그 변환기(210), 아날로그-디지털 변환기(250), 주파수 상향 변환기(Up-Converter, 220), 주파수 하향 변환기(Down-Converter, 240) 및 전력 증폭기(230)를 포함할 수 있다.
디지털 전치왜곡 장치(100)는 전치왜곡 보상부(110), 샘플 유효성 판별장치(120) 및 전치왜곡 제어부(130)를 포함하며, 전치왜곡 제어부(130)는 메모리부(132) 및 전치왜곡 엔진부(134)를 포함한다.
도 1에 도시된 디지털 전치왜곡 시스템은 일 실시예에 따른 것으로서, 도시된 모든 블록이 필수 구성요소는 아니며, 실시예에 따라 일부 블록이 추가, 변경 또는 삭제될 수 있다.
송신모뎀(200)은 송신 신호 즉, 전력 증폭기(230)로 입력되는 입력 신호 x(n)을 생성한다. 전치왜곡 보상부(110)는 전치왜곡 계수를 이용하여 입력 신호 x(n)을 전치왜곡한다. 즉, 입력신호 x(n)을 전력 증폭기(230) 특성의 역함수로 왜곡한다. 전치왜곡 신호 y(n)는 디지털-아날로그 변환기(Digital to Analog Converter)를 통해 아날로그 신호로 변환된 후, 주파수 상향 변환기(Up-Converter)를 통해 RF(Radio Frequency) 주파수로 변환된 후 전력 증폭기(230)를 통해 증폭된다. 입력신호 x(n)은 전력 증폭기(230) 특성의 역함수로 왜곡되기 때문에 전력 증폭기(230)의 출력 신호 a(n)는 선형 증폭된다.
전력 증폭기(230)는 전술한 바와 같이 시간, 전력 및 온도에 따라 그 특성이 변하기 때문에 지속적으로 전치왜곡 계수를 갱신할 필요가 있다. 즉, 전력 증폭기(230)의 비선형 특성을 지속적으로 추적하여 역함수를 다시 찾아야 한다. 이를 위해 본 실시예의 디지털 전치왜곡 시스템은 전력 증폭기(230)의 출력 신호를 다시 피드백(Feedback)하는 회로를 포함한다.
전력 증폭기(230)의 역함수 즉, 전치왜곡 특성을 찾기 위해서는 전력 증폭기(230)의 입력 신호 및 출력 신호가 필요하다. 전력 증폭기(230)의 입력 신호 및 출력 신호는 전치왜곡 제어부(130)의 메모리부(132)에 저장될 수 있다. 또한, 메모리부(132)에는 입력 신호 및 출력 신호의 샘플들이 저장될 수 있다.
전치왜곡 제어부(130)의 전치왜곡 엔진부(134)는 프로세서를 이용하여 전력 증폭기(230)의 입력 신호 및 출력 신호로부터 전치왜곡 특성을 찾기 위한 연산을 수행함으로써 전치왜곡 계수를 추정한다. 다시 말해, 전력 증폭기(230)의 입력 신호 대비 출력 신호의 비선형 왜곡 정도를 확인하여 전력 증폭기(230)에 대한 선형 특성을 개선시키기 위한 전치왜곡 계수를 추정한다.
구체적으로, 전치왜곡 엔진부(134)는 전치왜곡 알고리즘을 이용하여 전치왜곡 계수를 계산 내지 추정할 수 있다. 여기서 전치왜곡 알고리즘은 입출력 신호를 이용하여 변화되는 신호에 따라 계속적으로 전치왜곡 계수를 갱신해주는 적응형 알고리즘을 포함한다.
본 실시예에서 적응형 알고리즘으로 예컨대 LMS(Least Mean Square) 알고리즘 및 RLS(Recursive Least Square) 알고리즘이 이용될 수 있으나, 이에 한정되는 것은 아니며 그 밖의 다양한 적응형 알고리즘이 이용될 수 있다.
전치왜곡 엔진부(134)는 메모리부(132)에 저장된 샘플에 대하여 적응형 알고리즘을 적용하여 전치왜곡 계수를 반복적으로 갱신함으로써 최종적인 전치왜곡 계수에 수렴할 때까지 동작할 수 있다. 최종적인 수렴값은 전치왜곡 계수로 추정되어 전치왜곡 보상부(110)에 적용될 수 있다.
전치왜곡 보상부(110)는 전치왜곡 엔진부(134)에서 추정된 전치왜곡 계수를 이용하여 전력 증폭기(230)로 입력되는 입력 신호를 전치왜곡한다. 다만, 전력 증폭기의 특성 변화를 추적하여 전치왜곡 계수를 갱신하는 동안에는 전치왜곡 보상부(110)가 동작하지 않고 입력 신호 x(n)는 바이패스(bypass)하여 메모리부(132)에 저장된다.
전치왜곡 엔진부(134)에서는 메모리부(132)에 저장된 샘플의 길이가 길수록 더 좋은 특성의 전치왜곡 계수를 산출할 수 있고, 전력 증폭기(230)를 보다 이상적으로 선형화할 수 있다. 다만, 샘플의 길이가 길어지면 이를 저장하기 위해 대용량의 메모리가 요구되기 때문에 하드웨어의 부하가 증가하고 비용 역시 증가하게 되는 문제가 있다.
한편, 샘플의 길이가 충분히 길더라도 전치왜곡 계수 산출에 적합하지 않은 샘플들이 다수 포함되어 있으면 오히려 전치왜곡 특성에 오차가 커져 전력 증폭기(230)의 선형화가 적절히 이루어지지 않을 수 있는 문제점도 있다. 여기서 전치왜곡 계수 산출에 적합하지 않은 샘플이란 예를 들어, i)일정한 크기(Magnitude)의 샘플들이 연속되는 경우, ii)전치왜곡 역보상이 어려울 만큼 크기가 크거나 작은 경우 및 iii)크기가 '0'인 경우 등을 포함할 수 있다.
본 실시예에 따른 디지털 전치왜곡 장치(100)는 전술한 문제점을 해결하기 위하여 샘플의 유효성을 판단함으로써 적은 용량의 메모리로도 최적의 전치왜곡 계수를 추정할 수 있다.
샘플 유효성 판별장치(120)는 입력부(미도시), 샘플 유효성 판별부(미도시) 및 샘플 결정부(미도시)를 포함한다.
샘플 유효성 판별장치(120)의 입력부(미도시)는 입력 신호로부터 일정 개수(N, N은 자연수)의 입력 샘플들을 획득한다. 샘플 유효성 판별부(미도시)는 입력 샘플들을 크기(Magnitude)에 따라 복수의 그룹으로 분류하고 분류된 입력 샘플들의 분포에 근거하여 입력 샘플들이 전력 증폭기(230)의 비선형성을 보상하는 데 유효한지 여부를 판단한다. 판단 결과, 입력 샘플들이 유효한 경우 샘플 결정부(미도시)는 유효한 입력 샘플들을 전치왜곡 계수를 추정하는 전치왜곡 알고리즘에 입력될 샘플들로 결정하고, 결정된 샘플들을 전치왜곡 제어부(130)로 전송하여 전치왜곡 계수를 갱신하도록 한다.
이하, 도 2를 참조하여 샘플 유효성 판별장치(120)에 대하여 구체적으로 설명한다.
도 2는 본 발명의 실시예에 따른 디지털 전치왜곡 장치의 샘플 유효성 판단 방법을 나타내는 흐름도이다.
샘플 유효성 판별장치(120)는 우선 입력 신호로부터 일정 개수(N)의 입력 샘플(x(n), n=1, ... , N)을 획득한다(S210). 과정 S210 이후, 획득한 입력 샘플들을 크기에 따라 복수의 그룹으로 분류하고 분류된 입력 샘플들의 분포 정보를 생성한다(S220). 분포 정보에 근거해 입력 샘플들의 유효성을 판단한 결과 유효하지 않다고 판단되면(S230, 아니오), 과정 S210 내지 과정 S230을 반복한다.
즉, 입력 샘플들이 유효하지 않은 경우, 입력 신호로부터 일정 개수(N)의 입력 샘플들을 다시 획득하여 유효성을 판단하고, 입력 샘플들이 유효하다고 판단될 때까지 입력 샘플들을 다시 획득하여 유효성을 판단하는 과정을 반복 수행한다.
도 2에서는 과정 S210 내지 과정 S230을 순차적으로 실행하는 것으로 기재하고 있으나, 반드시 이에 한정되는 것은 아니다. 다시 말해, 도 2에 기재된 단계를 변경하여 실행하거나 하나 이상의 단계를 병렬적으로 실행하는 것으로 적용 가능할 것이므로, 도 2는 시계열적인 순서로 한정되는 것은 아니다.
입력 샘플들이 분류되는 복수의 그룹은 샘플의 크기가 하한 임계값 이하이고 상한 임계값 이상인 샘플들이 분류되는 제1그룹 및 전술한 하한 임계값과 상한 임계값 사이의 구간을 크기에 따라 분할한 복수의 제2그룹을 포함할 수 있다.
본 실시예의 샘플 유효성 판별장치(120)는 적절하지 않은 샘플을 분류하고 다양한 크기의 샘플을 추출하기 위하여 제1그룹 및 제2그룹과 같이 복수의 그룹으로 입력 샘플들을 분류할 수 있다. 여기서 제1그룹은 유효하지 않은 샘플 그룹, 제2그룹은 유효한 샘플 그룹을 의미할 수 있다.
샘플 유효성 판별장치(120)는 제1그룹에 속하는 샘플의 개수가 일정 비율 이하이고 복수의 제2그룹 각각에 속하는 샘플의 개수가 기 설정된 비율 범위 내에 있는 경우, 상기 입력 샘플들을 유효한 샘플로 판단할 수 있다.
이하, [표 1]을 참조하여 예를 들어 설명한다.
Figure PCTKR2016005691-appb-T000001
[표 1]을 참조하면 제1그룹은 테이블 1을 포함하고, 제2그룹은 테이블 2 내지 테이블 5를 포함할 수 있다. [표 1]에 기재된 테이블의 개수 및 각 테이블에 해당하는 조건은 예시에 불과하므로 반드시 이에 한정되는 것은 아니며, 송신 시스템 환경에 따라 다르게 설정될 수 있다.
제1그룹의 테이블 1은 유효하지 않은 샘플의 크기 조건을 나타낸다. 즉, 입력 샘플의 크기가 '0'(샘플의 크기가 하한 임계값 이하)이거나 전치왜곡 역보상이 어려울 만큼 크기가 큰 경우(샘플의 크기가 상한 임계값 이상)를 나타낸다.
복수의 제2그룹의 테이블 2 내지 테이블 5는 유효한 샘플의 크기 조건을 나타낸다. 복수의 제2그룹은 하한 임계값(예컨대, 0)과 상한 임계값(예컨대, 0.7) 사이의 구간을 크기에 따라 분할하여 입력 샘플들의 크기가 얼마나 다양한 크기로 분포되어 있는지를 판단하기 위함이다.
초기에 테이블들은 모두 '0'으로 설정되고 입력 샘플들을 각 테이블들의 조건에 따라 분류하여 각 테이블에 해당하는 입력 샘플들의 개수가 누적되어 저장될 수 있다.
샘플 유효성 판별장치(120)는 1차적으로 제1그룹의 테이블 1에 누적된 입력 샘플의 개수가 일정 비율 이하인지 판단한다. 제1그룹에 포함된 샘플의 개수가 일정 비율 이상인 경우에는 입력 샘플들을 유효하지 않은 것으로 판단할 수 있다. 또한 샘플 유효성 판별장치(120)는 입력 샘플들이 동일한 크기로 일정 구간 지속되는 경우, 입력 샘플들이 유효하지 않은 것으로 판단할 수 있다.
2차적으로 샘플 유효성 판별장치(120)는 복수의 제2그룹 각각의 샘플 개수가 기 설정된 비율 범위(예컨대, 0.25 %) 내에 있는지 판단한다. [표 1]을 예로 들어 설명하면, 테이블 2 내지 테이블 5에 속하는 입력 샘플들의 개수의 전체 입력 샘플들의 개수(N)에 대한 비율이 각각 0.25 % 이상인 경우, 입력 샘플들은 다양한 크기에 분포된 것으로 판단할 수 있다.
본 실시예에 따른 샘플 유효성 판별장치(120)는 입력 샘플들이 유효하지 않다고 판단한 경우, 입력 샘플들 중 적어도 일부가 갱신된 입력 샘플을 입력 신호로부터 획득한 후, 갱신된 입력 샘플이 전력 증폭기(230)의 비선형성을 보상하는 데 유효한지 여부를 판단할 수 있다. 이는 샘플 유효성 판단 시 수행해야 하는 계산량을 줄이기 위하여 입력 샘플들의 일부만을 삭제하고 나머지 입력 샘플들에 대한 분포 정보는 그대로 이용하는 것이다.
입력 샘플들이 유효하지 않다고 판단한 경우, 실시예에 따라 입력 샘플들 중 일부를 삭제하고 삭제된 개수만큼 연속하는 샘플들을 입력 신호로부터 획득하여 입력된 추가 입력 샘플들을 복수의 그룹으로 분류하고 분류된 입력 샘플들의 분포에 근거하여 유효성을 판단할 수 있다. 여기서, 삭제되는 샘플들은 입력 샘플들 중 최초 M(M은 N 이하의 자연수)개의 입력 샘플이 될 수 있다.
실시예에 따라 샘플 유효성 판별장치(120)는 입력 샘플들의 평균 및 분산을 이용하여 입력 샘플들의 유효성을 판단할 수 있다. 예를 들어, 일정 개수(N)의 입력 샘플들의 크기의 평균을 측정하여 하한 임계값과 상한 임계값 사이의 구간에 속하는 지 판단한다. 입력 샘플들이 전치왜곡 계수를 추정하는 데 적절한 크기를 갖는지 판단하기 위함이다. 평균이 조건을 만족하면, 샘플 유효성 판별장치(120)는 입력 샘플들의 크기의 분산(또는 표준편차)을 측정하여 상한 임계값을 초과하는지 판단한다. 입력 샘플들이 다양한 크기를 갖는지 판단하기 위함이다.
본 실시예에 따른 디지털 전치왜곡 장치(100)는 기 설정된 시간 주기마다 샘플 유효성 판별장치(120) 및 전치왜곡 엔진부(134)의 동작을 활성화시키는 제어부(미도시)를 더 포함할 수 있다.
도 3은 본 발명의 실시예에 따른 디지털 전치왜곡 장치의 샘플 유효성 판단 방법에 대한 모의실험 결과이다.
모의실험에서는 다양한 크기를 갖는 4000개의 샘플을 찾는 목적으로 수행되었다. 본 모의실험은 [표 1]에 기재된 값을 기준으로 수행되었으며 유효한 샘플로 판별되는 경우 '1'값이 출력되도록 설계되었다.
도 3의 ①은 0~0.2 크기를 갖는 2000개의 샘플, ②는 다양한 크기를 갖고 있는 1000개의 샘플, ③은 다양한 크기를 갖고 있는 2000개의 샘플, ④는 다양한 크기를 갖고 있는 3000개의 샘플, ⑤는 '0'과 '0.5'의 크기가 반복되는 4000개의 샘플, ⑥은 크기가 '0.5'로 일정한 40000개의 샘플, ⑦은 다양한 크기를 갖고 있는 4000개의 샘플을 나타낸다. ① 내지 ⑦의 샘플 중 전치왜곡에 적합한 샘플은 ⑦에 해당하는데 실험 결과를 보면 ⑦에서 '1'이 출력된 것을 알 수 있다.
도 4a 및 도 4b는 본 발명의 실시예에 따른 디지털 전치왜곡 장치의 스펙트럼 성능을 나타내는 그래프이다.
도 4a 및 도 4b는 20MHz 대역폭을 가지는 LTE-TDD 신호를 이용한 본 발명의 실시예에서의 스펙트럼 성능을 나타낸다. 도 4a 및 도 4b의 왼쪽 그래프는 전치왜곡에 사용되는 4000개의 샘플의 시간에 따른 포락선 크기를 나타내며, 오른쪽 그래프는 전력증폭기 출력 스펙트럼을 나타낸다. 도 4a 및 도 4b는 전치왜곡을 적용하지 않은 경우 및 전치왜곡을 적용한 경우의 스펙트럼을 함께 도시한다. 도 4a 및 도 4b의 각 스펙트럼에 대한 설명은 다음과 같다.
도 4a는 본 실시예의 샘플 유효성 판별 알고리즘을 적용하지 않은 경우로서, 유효하지 않은 샘플로 인한 전력 증폭기의 선형화 성능 열화를 확인할 수 있다. 반면, 도 4b는 본 실시예의 샘플 유효성 판별 알고리즘을 적용하여 유효한 샘플을 사용한 경우로서 도 4a에 비하여 우수한 선형화 성능을 보인다.
도 5는 본 발명의 실시예에 따른 이중대역 송신기를 위한 디지털 전치왜곡 시스템의 개략적인 구성도이다.
도 5는 도 2에 도시된 단일대역 송신기를 위한 디지털 전치왜곡 시스템의 구성도를 다중대역 신호에 대하여 확장한 것으로 각각의 구성요소는 도 2에서 설명한 구성요소들과 대응된다. 도 5는 이중대역의 경우를 예시하고 있으나 다중대역의 경우에도 유사하게 적용할 수 있다.
도 5와 같이 2 이상의 대역 신호에 대하여 하나의 전력 증폭기(330)를 사용하는 경우 2 이상의 대역이 비선형 증폭되면서 각 대역 신호들 사이에 교차 왜곡이 발생할 수 있다. 따라서, 각 대역의 신호를 선형화하기 위해서는 자기 대역의 신호만이 아닌 다른 대역의 신호도 이용하여 선형화를 해야 한다. 따라서 다중대역 송신기를 위한 디지털 전치왜곡 시스템에서는 모든 대역의 다양한 크기의 샘플들이 요구된다.
다중대역 송신기를 위한 디지털 전치왜곡 장치의 경우 전술한 단일대역 송신기를 위한 디지털 전치왜곡 장치와 동일하게 동작하나, 유효한 샘플에 대한 조건을 모든 대역 신호가 만족해야만 다중대역 전치왜곡에 적합한 샘플들로 판별된다는 차이가 있다.
도 6을 참조하여 설명하면 다음과 같다.
도 6은 본 발명의 실시예에 따른 다중대역 송신기를 위한 디지털 전치왜곡 장치의 샘플 유효성 판단 방법을 나타내는 흐름도이다.
다중대역 신호에 대한 샘플 유효성 판별장치(170)는 복수개 대역의 입력신호로부터 획득한 일정 개수(N)의 입력 샘플(x1(n) 및 x2(n), n=1, ... , N)을 획득한다(S610). 이후, 입력 샘플들을 크기에 따라 복수의 그룹으로 분류하고 분류된 입력 샘플들의 분포 정보를 생성하여(S620) 이를 근거로 복수개 대역의 입력 샘플들이 전력 증폭기(330)의 비선형성을 보상하는 데 유효한지 여부를 판단한다(S630). 과정 S610 내지 과정 S630은 유효한 샘플들을 획득할 때까지 반복적으로 수행될 수 있다.
도 6에서는 과정 S610 내지 과정 S630을 순차적으로 실행하는 것으로 기재하고 있으나, 반드시 이에 한정되는 것은 아니다. 다시 말해, 도 6에 기재된 단계를 변경하여 실행하거나 하나 이상의 단계를 병렬적으로 실행하는 것으로 적용 가능할 것이므로, 도 6은 시계열적인 순서로 한정되는 것은 아니다.
도 7a 및 도 7b는 본 발명의 실시예에 따른 다중대역 송신기를 위한 디지털 전치왜곡 장치의 스펙트럼 성능을 나타내는 그래프이다.
도 7a 및 도 7b는 이중대역 송신시스템에서 20MHz 대역폭을 가지는 LTE-TDD 신호를 이용한 본 발명의 실시예에서의 스펙트럼 성능을 나타낸다. 도 7a 및 도 7b의 왼쪽 그래프는 전치왜곡에 사용되는 4000개의 샘플의 시간에 따른 포락선 크기이며, 오른쪽 그래프는 전력증폭기 출력 스펙트럼을 나타낸다. 도 7a 및 도 7b의 각 스펙트럼에 대한 설명은 다음과 같다.
도 7a는 본 실시예의 샘플 유효성 판별 알고리즘을 사용하지 않은 경우로서 첫 번째 대역(BAND 1) 샘플은 유효한 샘플인 반면 두 번째 대역(BAND 2) 샘플은 유효하지 않은 샘플로 나타난다. 스펙트럼을 살펴보면, 유효하지 않은 샘플로 인한 선형화 성능 열화를 확인할 수 있다. 반면 도 7b에서는 본 실시예의 샘플 유효성 판별 알고리즘을 적용한 경우로서 유효한 샘플을 사용한 경우 도 7a 보다 더 우수한 선형화 성능을 보인다.
한편, 도 2 및 도 6에 도시된 흐름도의 각 단계는 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 즉, 컴퓨터가 읽을 수 있는 기록매체는 마그네틱 저장매체(예를 들면, 롬, 플로피 디스크, 하드디스크 등), 광학적 판독 매체(예를 들면, 시디롬, 디브이디 등) 및 캐리어 웨이브(예를 들면, 인터넷을 통한 전송)와 같은 저장매체를 포함한다. 또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.
이상의 설명은 본 실시예의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 실시예들은 본 실시예의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 실시예의 기술 사상의 범위가 한정되는 것은 아니다. 본 실시예의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 실시예의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
(부호의 설명)
100: 디지털 전치왜곡 장치 110: 전치왜곡 보상부
120: 샘플 유효성 판별장치 130: 전치왜곡 제어부
132: 메모리부 134: 전치왜곡 엔진부
230: 전력 증폭기
CROSS-REFERENCE TO RELATED APPLICATION
본 특허출원은 2016년 05월 23일 한국에 출원한 특허출원번호 제 10-2016-0062991 호에 대해 미국 특허법 119(a)조(35 U.S.C § 119(a))에 따라 우선권을 주장하면, 그 모든 내용은 참고문헌으로 본 특허출원에 병합된다. 아울러, 본 특허출원은 미국 이외에 국가에 대해서도 위와 동일한 이유로 우선권을 주장하면 그 모든 내용은 참고문헌으로 본 특허출원에 병합된다.

Claims (13)

  1. 전력 증폭기의 비선형성을 보상하기 위한 디지털 전치왜곡 장치가 전치왜곡 계수 추정에 이용되는 샘플의 유효성을 판별하는 방법에 있어서,
    상기 전력 증폭기로 입력되는 입력 신호로부터 일정 개수(N, N은 자연수)의 입력 샘플들을 획득하는 과정;
    상기 입력 샘플들을 크기(Magnitude)에 따라 복수의 그룹으로 분류하고 분류된 입력 샘플들의 분포에 근거하여 상기 입력 샘플들의 유효성을 판단하는 과정; 및
    상기 입력 샘플들이 유효한 경우, 유효한 상기 입력 샘플들을 상기 전치왜곡 계수를 추정하는 전치왜곡 알고리즘에 입력될 샘플들로 결정하는 과정
    을 포함하는 샘플 유효성 판별 방법.
  2. 제1항에 있어서,
    상기 입력 샘플들이 유효하지 않은 경우, 상기 입력 신호로부터 일정 개수(N, N은 자연수)의 입력 샘플들을 다시 획득하여 유효성을 판단하는 과정; 및
    상기 입력 샘플들이 유효하다고 판단할 때까지 상기 입력 샘플들을 다시 획득하여 유효성을 판단하는 과정을 반복 수행하는 과정
    을 포함하는 샘플 유효성 판별 방법.
  3. 제1항에 있어서,
    상기 복수의 그룹은,
    샘플의 크기가 하한 임계값 이하이고 상한 임계값 이상인 샘플들이 분류되는 제1그룹; 및
    상기 하한 임계값과 상기 상한 임계값 사이의 구간을 크기에 따라 분할한 복수의 제2그룹
    을 포함하는 것을 특징으로 하는 샘플 유효성 판별 방법.
  4. 제3항에 있어서,
    상기 유효성을 판단하는 과정은,
    상기 제1그룹에 속하는 입력 샘플의 개수가 일정 비율 이하이고 상기 복수의 제2그룹 각각의 샘플의 개수가 기 설정된 비율 범위 내에 있는 경우, 상기 입력 샘플들을 유효한 샘플로 판단하는 것을 특징으로 하는 샘플 유효성 판별 방법.
  5. 전력 증폭기의 비선형성을 보상하기 위한 디지털 전치왜곡 계수 추정에 이용되는 샘플의 유효성을 판별하는 장치에 있어서,
    상기 전력 증폭기로 입력되는 입력 신호로부터 일정 개수(N, N은 자연수)의 입력 샘플들을 획득하는 입력부;
    상기 입력 샘플들을 크기(Magnitude)에 따라 복수의 그룹으로 분류하고 분류된 입력 샘플들의 분포에 근거하여 상기 입력 샘플들이 상기 전력 증폭기의 비선형성을 보상하는 데 유효한지 여부를 판단하는 샘플 유효성 판별부; 및
    상기 입력 샘플들이 유효한 경우, 유효한 상기 입력 샘플들을 상기 전치왜곡 계수를 추정하는 전치왜곡 알고리즘에 입력될 샘플들로 결정하는 샘플 결정부
    를 포함하는 샘플 유효성 판별 장치.
  6. 제5항에 있어서,
    상기 샘플 유효성 판별부는,
    상기 입력 샘플들을 크기에 따라 복수의 그룹으로 분류하고 분류된 입력 샘플들의 분포에 근거하여 상기 입력 샘플들의 유효성을 판단하는 것을 특징으로 하는 샘플 유효성 판별 장치.
  7. 제6항에 있어서,
    상기 복수의 그룹은,
    샘플의 크기가 하한 임계값 이하이고 상한 임계값 이상인 샘플들이 분류되는 제1그룹; 및
    상기 하한 임계값과 상기 상한 임계값 사이의 구간을 크기에 따라 분할한 복수의 제2그룹
    을 포함하는 것을 특징으로 하는 샘플 유효성 판별 장치.
  8. 제7항에 있어서,
    상기 샘플 유효성 판별부는,
    상기 제1그룹에 속하는 샘플의 개수가 일정 비율 이하이고 상기 복수의 제2그룹 각각의 샘플의 개수가 기 설정된 비율 범위 내에 있는 경우, 상기 입력 샘플들을 유효한 샘플로 판단하는 것을 특징으로 하는 샘플 유효성 판별 장치.
  9. 제5항에 있어서,
    상기 샘플 유효성 판별부는,
    상기 입력 샘플들이 유효하지 않다고 판단한 경우, 상기 입력 샘플들 중 적어도 일부가 갱신된 입력 샘플을 상기 입력 신호로부터 획득한 후, 상기 갱신된 입력 샘플이 상기 전력 증폭기의 비선형성을 보상하는 데 유효한지 여부를 판단하는 것을 특징으로 하는 샘플 유효성 판별 장치.
  10. 제6항에 있어서,
    상기 샘플 유효성 판별부는,
    상기 입력 샘플들이 유효하지 않다고 판단한 경우, 상기 입력 샘플들 중 일부를 삭제하고 삭제된 개수만큼 연속하는 샘플들을 상기 입력 신호로부터 획득하여 입력된 추가 입력 샘플들을 상기 복수의 그룹으로 분류하는 것을 특징으로 하는 샘플 유효성 판별 장치.
  11. 제10항에 있어서,
    상기 샘플 유효성 판별부는,
    상기 입력 샘플들 중 최초 M (M은 N 이하의 자연수)개의 샘플을 삭제하는 것을 특징으로 하는 샘플 유효성 판별 장치.
  12. 제5항에 있어서,
    상기 샘플 유효성 판별부는,
    상기 입력 샘플들이 동일한 크기로 일정 구간 지속되는 경우, 상기 입력 샘플들이 유효하지 않은 것으로 판단하는 것을 특징으로 하는 샘플 유효성 판별 장치.
  13. 제5항에 있어서,
    상기 샘플 유효성 판별부는,
    상기 입력 샘플들의 평균 및 분산을 이용하여 상기 입력 샘플들의 유효성을 판단하는 것을 특징으로 하는 샘플 유효성 판별 장치.
PCT/KR2016/005691 2016-05-23 2016-05-30 디지털 전치왜곡 장치를 위한 샘플 유효성 판별 방법 및 장치 Ceased WO2017204390A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016538050A JP6523287B2 (ja) 2016-05-23 2016-05-30 デジタルプリディストーション装置のためのサンプル有効性の判別方法及び装置
US15/175,852 US9787335B1 (en) 2016-05-23 2016-06-07 Method and apparatus for determining validity of samples for digital pre-distortion apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160062991A KR101902943B1 (ko) 2016-05-23 2016-05-23 디지털 전치왜곡 장치를 위한 샘플 유효성 판별 방법 및 장치
KR10-2016-0062991 2016-05-23

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/175,852 Continuation US9787335B1 (en) 2016-05-23 2016-06-07 Method and apparatus for determining validity of samples for digital pre-distortion apparatus

Publications (1)

Publication Number Publication Date
WO2017204390A1 true WO2017204390A1 (ko) 2017-11-30

Family

ID=58772314

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2016/005691 Ceased WO2017204390A1 (ko) 2016-05-23 2016-05-30 디지털 전치왜곡 장치를 위한 샘플 유효성 판별 방법 및 장치

Country Status (5)

Country Link
EP (1) EP3249809B1 (ko)
JP (1) JP6523287B2 (ko)
KR (1) KR101902943B1 (ko)
CN (1) CN107425863B (ko)
WO (1) WO2017204390A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108919168B (zh) * 2018-05-11 2020-10-09 国网四川省电力公司电力科学研究院 基于数字补偿技术改善高压功率源失真度的方法
CN113885532B (zh) * 2021-11-11 2023-07-25 江苏昱博自动化设备有限公司 一种智能避障的无人搬运小车控制系统
WO2025004074A1 (en) * 2023-06-27 2025-01-02 Jio Platforms Limited System and method for monitoring hardware alarms in radio system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010012335A (ko) * 1997-05-07 2001-02-15 덴 에이치 케이스 선형 송신기에서의 주파수 선택성 전치보상
KR20120026527A (ko) * 2009-05-07 2012-03-19 노오텔 네트웍스 리미티드 무선 주파수 전력 증폭기에 대한 전치 왜곡
KR20120070057A (ko) * 2010-12-21 2012-06-29 한국전자통신연구원 전치왜곡장치 및 전치왜곡방법
KR20140096126A (ko) * 2011-11-17 2014-08-04 아나로그 디바이시즈 인코포레이티드 시스템 선형화
WO2015077479A1 (en) * 2013-11-22 2015-05-28 Xilinx, Inc. Multi-path digital pre-distortion

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4801074B2 (ja) * 2004-09-15 2011-10-26 テレフオンアクチーボラゲット エル エム エリクソン（パブル） 信号プリディストーションに関する装置と方法
US7288988B2 (en) * 2005-04-13 2007-10-30 Powerwave Technologies, Inc. Adaptive predistortion linearized amplifier system employing selective sampling
JP4323470B2 (ja) * 2005-08-08 2009-09-02 富士通株式会社 アドレス生成装置およびその方法
US7479828B2 (en) * 2005-11-15 2009-01-20 Alcatel-Lucent Usa Inc. Selecting samples for amplifier digital predistortion estimation
US8285770B1 (en) * 2008-08-29 2012-10-09 Xilinx, Inc. Method of and circuit for generating parameters for a predistortion circuit in an integrated circuit using a matrix
US8229025B1 (en) * 2008-08-29 2012-07-24 Xilinx, Inc. Method of and circuit for accepting a sample of an input signal to be used to calculate parameters for a predistortion circuit in an integrated circut
US7737779B2 (en) * 2008-08-29 2010-06-15 Xilinx, Inc. Method of and circuit for reducing distortion in a power amplifier
US7741906B1 (en) * 2008-08-29 2010-06-22 Xilinx, Inc. Method of and circuit for generating parameters for a predistortion circuit in an integrated circuit
DE102010038482B4 (de) * 2009-07-31 2014-07-24 Intel Mobile Communications GmbH Digitale Vorverzerrung und Kompensation einer Betriebsbedingungsauswirkung
JP2012175401A (ja) * 2011-02-22 2012-09-10 Nec Corp 非線形補償装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010012335A (ko) * 1997-05-07 2001-02-15 덴 에이치 케이스 선형 송신기에서의 주파수 선택성 전치보상
KR20120026527A (ko) * 2009-05-07 2012-03-19 노오텔 네트웍스 리미티드 무선 주파수 전력 증폭기에 대한 전치 왜곡
KR20120070057A (ko) * 2010-12-21 2012-06-29 한국전자통신연구원 전치왜곡장치 및 전치왜곡방법
KR20140096126A (ko) * 2011-11-17 2014-08-04 아나로그 디바이시즈 인코포레이티드 시스템 선형화
WO2015077479A1 (en) * 2013-11-22 2015-05-28 Xilinx, Inc. Multi-path digital pre-distortion

Also Published As

Publication number Publication date
KR101902943B1 (ko) 2018-10-02
KR20170132026A (ko) 2017-12-01
JP2018521517A (ja) 2018-08-02
CN107425863A (zh) 2017-12-01
JP6523287B2 (ja) 2019-05-29
CN107425863B (zh) 2020-04-03
EP3249809B1 (en) 2021-03-17
EP3249809A1 (en) 2017-11-29

Similar Documents

Publication Publication Date Title
US10305435B1 (en) Transceivers and systems having digital distortion compensation and methods thereof
WO2010071310A2 (en) Method and apparatus for enhancing performance of doherty power amplifier
CA2777469C (en) Pre-distortion for a radio frequency power amplifier
CN111901263B (zh) 无线信号补偿方法、数值确定方法及装置、设备、介质
JP5071370B2 (ja) 歪補償装置及び方法
US7733978B2 (en) Apparatus and method of dynamically adapting the LUT spacing for linearizing a power amplifier
WO2017204390A1 (ko) 디지털 전치왜곡 장치를 위한 샘플 유효성 판별 방법 및 장치
CN1291000A (zh) 用于在宽频带上线性化功率放大器的方法
US20100056082A1 (en) Communication system with frequency-adaptive predistorter design
WO2024005297A1 (ko) 무선 통신 시스템에서 디지털 사전 왜곡을 위한 전자 장치 및 방법
US9787335B1 (en) Method and apparatus for determining validity of samples for digital pre-distortion apparatus
US11664964B2 (en) PIM model adaptation
WO2018199580A1 (ko) 무선 통신 시스템에서 안테나의 정재파비 측정을 위한 장치 및 방법
CN104980384B (zh) Dpd mcpa的信号处理方法、系统、装置及mcpa设备
US9712193B1 (en) High power efficient amplifier through digital pre-distortion and machine learning in cable network environments
WO2014168369A1 (en) Apparatus and method for digital pre-distortion in wireless communication system
CN113572542A (zh) 一种高精度的射频拉远单元驻波比检测装置及方法
EP1473829A1 (en) Enhanced predistortion method and apparatus
CN105720931A (zh) 一种自适应前馈预失真系统及方法
JP2002135062A (ja) 歪み補償電力増幅装置
KR20190062750A (ko) 비선형 노이즈에 의한 광 신호의 왜곡을 방지하는 호스트 장치 및 상기 호스트 장치를 포함하는 분산형 안테나 시스템
WO2017171310A1 (ko) 무선 통신 시스템에서 신호 송신 장치 및 방법
WO2025101025A1 (en) Method and apparatus for determining subset of parameters from total parameters of digital predistortion in wireless communication system
JP2002026665A (ja) 歪補償装置および歪補償方法
KR101507923B1 (ko) 다중경로 ｒｆ 전력 증폭기를 갖는 무선통신 시스템용 행동모델링 방법 및 이를 활용한 분산형 전치 왜곡 장치

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2016538050

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16903238

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 16903238

Country of ref document: EP

Kind code of ref document: A1