WO2017154250A1 - 伝送装置 - Google Patents

伝送装置 Download PDF

Info

Publication number
WO2017154250A1
WO2017154250A1 PCT/JP2016/078784 JP2016078784W WO2017154250A1 WO 2017154250 A1 WO2017154250 A1 WO 2017154250A1 JP 2016078784 W JP2016078784 W JP 2016078784W WO 2017154250 A1 WO2017154250 A1 WO 2017154250A1
Authority
WO
WIPO (PCT)
Prior art keywords
transmission
frame
cpu clock
completion
master node
Prior art date
Application number
PCT/JP2016/078784
Other languages
English (en)
French (fr)
Inventor
克敏 中川
裕二 梅田
Original Assignee
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社東芝 filed Critical 株式会社東芝
Publication of WO2017154250A1 publication Critical patent/WO2017154250A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/407—Bus networks with decentralised control
    • H04L12/417—Bus networks with decentralised control with deterministic access, e.g. token passing

Definitions

  • Embodiments of the present invention relate to a transmission apparatus.
  • a transmission device that operates as a LAN communication function of a controller such as a PLC (Programmable Logic Controller) is typified by the IEEE 802.4 method in order to ensure real-time communication that completes communication between devices within a certain time.
  • a controller such as a PLC (Programmable Logic Controller)
  • PLC Programmable Logic Controller
  • the problem to be solved by the present invention is to provide a transmission device that can detect a communication delay when a communication failure occurs and easily narrow down the cause of the communication failure.
  • the transmission apparatus is a transmission apparatus constituting an implicit token passing network.
  • this transmission apparatus becomes a storage unit and a master node
  • a CPU clock frequency of the transmission apparatus that has become the master node and a CPU at the time of assembling the synchronization frame are added to the synchronization frame indicating the start timing of implicit token passing.
  • a CPU included in the synchronization frame Extracting CPU clock count information at the time of clock frequency and synchronization frame assembly, and holding the synchronization frame reception processing unit in the storage unit, a transmission processing unit for performing a predetermined transmission process according to the schedule when having a transmission right, After the completion of the transmission process, an acknowledgment frame is displayed in the completion frame indicating transfer of the transmission right to another transmission device.
  • a complete frame transmission processing unit that performs broadcast transmission processing including the identification information of the master node that is in progress and the CPU clock count at the time of assembly of the synchronization frame held in the storage unit, and processes the received completion frame A completion frame reception processing unit.
  • the time at each transmission device is standardized based on the time at the master node To do.
  • FIG. 1 is a diagram illustrating a configuration example of a LAN including the transmission apparatus according to the first embodiment and a hub on a communication path.
  • FIG. 2 is a diagram illustrating how a synchronization frame is transmitted in the configuration illustrated in FIG.
  • FIG. 3 is a diagram illustrating a transmission state of the completion frame in the configuration illustrated in FIG.
  • FIG. 4 is a diagram illustrating a functional configuration of the transmission apparatus according to the first embodiment.
  • FIG. 5 is a diagram showing an outline of the frame format of the synchronization frame.
  • FIG. 6 is a diagram illustrating an example of the own node CPU clock counter table.
  • FIG. 7 is a diagram illustrating an example of a communication delay map.
  • FIG. 8 is a diagram showing an outline of the frame format of the completion frame.
  • FIG. 9 is a diagram illustrating an example of a communication delay management table.
  • FIG. 10 is a diagram illustrating an example of a CPU clock counter correspondence table.
  • FIG. 11 is a diagram
  • the transmission apparatus of the embodiments described below is a transmission apparatus that operates as a LAN communication function of a controller such as a PLC used for plant control or the like. Such a transmission apparatus is required to have real-time characteristics in which communication between apparatuses is completed within a predetermined time.
  • the real-time communication function is implemented using IRT (Isochronous Real-Time) using dedicated hardware and SRT (SRT) implemented by software functions without using dedicated hardware, although real-time performance is inferior to IRT.
  • IRT Isochronous Real-Time
  • SRT SRT
  • the transmission apparatus according to this embodiment is based on SRT, and performs real-time communication using an OS provided in the transmission apparatus and software operating on the OS.
  • the transmission apparatus omits explicit token exchange in the token passing method, and performs transmission timing in an implicit token passing method (implicit token pass method) using a synchronization frame and a completion frame described later. It is assumed that scheduling is performed.
  • a synchronization frame is broadcast from a transmission device serving as a master node, and other transmission devices that receive the synchronization frame obtain transmission rights in order.
  • the transmission apparatus broadcasts the completion frame, and the next transmission apparatus that receives the completion frame obtains the transmission right.
  • the order of obtaining this transmission right is determined based on the node number (identification information), address, and the like of the transmission apparatus (for example, the order of the host part of the node number or the IP address is in ascending order).
  • Some OSs provide instructions that can obtain the CPU clock frequency and the CPU clock counter (CPU clock count value) from system startup. High-performance time measurement is possible using these instructions. It is. In the embodiments described below, it is assumed that time measurement is performed using the function of the OS. In addition, regarding time measurement, not only this method but arbitrary methods are employable.
  • FIG. 1 includes a transmission apparatus 11 (Node A, Node B,..., Node X, Node Y in the figure) and a hub 12 (HUB A, HUB B in the figure) on the communication path.
  • 1 is a diagram illustrating a configuration example of a LAN. As shown in the figure, the transmission apparatus 11 of the present embodiment is connected to other transmission apparatuses 11 and a hub 12 to constitute a LAN.
  • FIG. 2 is a diagram illustrating a transmission state of the synchronization frame in the configuration illustrated in FIG.
  • FIG. 3 is a diagram illustrating a transmission state of a completion frame in the configuration illustrated in FIG.
  • the transmission apparatus 11 constituting the LAN shown in FIG. 1, there is one transmission apparatus 11 serving as a master node 11-M that controls the LAN, as shown in FIG.
  • the transmission apparatus 11 that has become the master node 11-M schedules transmission timing by the implicit token passing method without the explicit token exchange in the conventional token passing method.
  • the transmission apparatus 11 serving as the master node 11-M broadcasts a synchronization frame 13 for synchronizing the start timing of bus-type implicit token passing within the LAN as shown in FIG.
  • the transmission apparatus 11-S (FIG. 3) that has obtained the transmission right performs a predetermined transmission process according to the schedule, and then, as shown in FIG. 14 is broadcast.
  • each transmission device 11 participating in the LAN obtains the transmission right in turn.
  • FIG. 4 is a diagram illustrating a functional configuration of the transmission apparatus 11 according to the present embodiment.
  • the transmission device 11 includes a control unit 100 and a storage unit 200.
  • the control unit 100 includes a synchronization frame transmission processing unit 101, a synchronization frame reception processing unit 102, a transmission / reception processing unit 103, a completion frame transmission processing unit 104, a completion frame reception processing unit 105, a system log processing unit 106, Is provided.
  • the synchronization frame transmission processing unit 101 When the transmission device 11 becomes the master node 11-M, the synchronization frame transmission processing unit 101 periodically synchronizes the start timing of bus-type implicit token passing (indicating the timing of the start of the transmission cycle). ) The synchronization frame 13 is created and broadcast transmission is performed (details will be described later).
  • the synchronization frame reception processing unit 102 When receiving the synchronization frame 13 transmitted from the transmission device 11 that has become the master node 11-M, the synchronization frame reception processing unit 102 extracts predetermined information included in the synchronization frame 13 and stores it in the storage unit 200. Record (details will be described later).
  • the transmission / reception processing unit 103 performs transmission processing according to a predetermined schedule when the transmission apparatus 11 obtains the transmission right after receiving the synchronization frame, and also transmits the synchronization frame 13 and the completion frame transmitted from the other transmission apparatuses 11. A message other than 14 is processed.
  • the transmission / reception processing unit 103 also creates a system log.
  • the system log processing unit 106 processes a system log recording and reading request.
  • the completion frame transmission processing unit 104 creates a completion frame 14 for transferring the transmission right to another transmission apparatus 11 when the transmission process is completed, and transmits the same. Processing is performed (details will be described later).
  • the completion frame reception processing unit 105 When the completion frame reception processing unit 105 receives the completion frame 14 transmitted from the transmission apparatus 11 having the transmission right, the completion frame reception processing unit 105 extracts predetermined information included in the completion frame 14 and records it in the storage unit 200. Further, when the completion frame 14 is not received within the effective period of the transmission right, information on delay is recorded in the storage unit 200 (both will be described later in detail).
  • the storage unit 200 stores an own node CPU clock counter table 201, a CPU clock counter correspondence table 202, a communication delay management table 203, a communication delay map 204, a system log table 205, an OS, a control program, and the like which will be described later.
  • the control unit 100 includes, as hardware, a CPU and a ROM (Read Only Memory) or a RAM serving as a main storage device.
  • Each processing unit of the control unit 100 includes the CPU, the OS, and the control program. Is implemented as a function of the control unit 100 by loading each program from a recording medium (such as the ROM or HDD) recorded in the main storage device.
  • the storage unit 200 includes a RAM, an HDD, and the like, and the storage unit 200 can store part or all of the OS and the control program.
  • FIG. 5 is a diagram showing an outline of the frame format of the synchronization frame 13 used by the transmission apparatus 11 of the present embodiment.
  • the frame format of the synchronization frame 13 is based on the configuration of the Ethernet (registered trademark) frame 21, and in the data portion thereof, the information of the IP packet 22 and the data of the IP packet 22 are the same as in the prior art.
  • the information of the UDP packet 23 is stored in the section.
  • the frame type 24 indicating the synchronous frame 13, the CPU clock frequency 25, and the CPU at the time of assembling the synchronous frame are characteristic in the present embodiment.
  • Information on the clock count (CPU clock count 26 at the time of synchronization frame assembly) is included.
  • the synchronization frame reception processing unit 102 of the transmission device 11 that has received the synchronization frame 13 from the master node indicates that the transmission source identified by the master node number is the master node recognized by the transmission device 11 as shown in FIG.
  • the local node CPU clock counter table 201 shown is set.
  • the synchronization frame reception processing unit 102 of the transmission device 11 that has received the synchronization frame 13 is the node number of the master node recognized by the own device in the master node number 31 of the own node CPU clock counter table.
  • the master node number is recorded, the CPU clock frequency 25 in the synchronization frame 13 is recorded in the master node CPU clock frequency 32, and the CPU clock count 33 in the master node synchronization frame assembly is recorded in the CPU clock count 33 in the synchronization frame 13
  • the clock count 26 is recorded, the CPU clock frequency acquired using the instruction provided by the OS of the transmission device 11 is recorded in the own node CPU clock frequency 34, and the CPU clock count 35 when receiving the synchronization frame is recorded in the CPU clock frequency 35. Life provided by the OS of the transmission device 11 To record the CPU clock count that was obtained using. Further, the synchronization frame reception processing unit 102 clears the pseudo completion flag 81 and the communication delay flag 83 for all the nodes in the communication delay management table shown in FIG. These flags will be cleared for each round of implicit token passing. Note that other settings of the communication delay management table shown in FIG. 9 will be described in the second embodiment.
  • the transmission device 11-S that has acquired the transmission right becomes a transmission node, and the transmission / reception processing unit 103 performs transmission processing according to the schedule.
  • the transmission / reception processing unit 103 of the transmission device 11-S serving as the transmission node when transmission of information registered in the schedule within the valid period for which the transmission right has been obtained is not completed,
  • the bit corresponding to the own node in the communication delay map shown in FIG. 7 is set to ON.
  • the communication delay map shown in FIG. 7 is held for each transmission apparatus 11 and represents a history of occurrence of communication delay in 1-bit information for each node, that is, in units of bits (in the example shown in the figure, 1).
  • the portions indicated by ⁇ 254 correspond to the bits). That is, this communication delay map indicates that a communication delay has occurred at the corresponding node if a certain bit is ON.
  • FIG. 8 is a diagram showing an outline of the frame format of the completion frame 14 used by the transmission apparatus 11 in the present embodiment.
  • the frame format of the completion frame 14 is based on the configuration of the Ethernet frame 51, and the data portion thereof includes the IP packet information 52 and the UDP packet in the data portion of the IP packet as in the prior art.
  • the frame type 54 indicating the completion frame 14 the master node number 61, the master node CPU clock frequency 62, and the master node synchronization frame are characteristic in the UDP data.
  • CPU clock count 63 at assembly node CPU clock frequency 64, CPU clock count 65 at reception of synchronous frame, previous transmission node number 66, previous transmission node CPU clock frequency 67, previous transmission node completion frame CPU clock count 68 at completion and completion frame CPU black when receiving And it has a click count 69 and a node complete frame assembly when CPU clock count 70 shall contain the information of the communication delay map 71.
  • the completion frame transmission processing unit 104 assembles the completion frame 14 when the transmission apparatus 11 -S hands over the transmission right to another transmission apparatus 11. Specifically, the completion frame transmission processing unit 104 of the transmission apparatus 11-S having the transmission right writes the master node number 31 of the own node CPU clock counter table (FIG. 6) to the master node number 61 of the completion frame 14. Then, the master node CPU clock frequency 32 of the own node CPU clock counter table is written to the master node CPU clock frequency 62, and the CPU clock count 63 when the master node synchronization frame is assembled is added to the CPU clock count 63 when the master node synchronization frame is assembled.
  • the master node CPU clock counter table FIG. 6
  • the count 33 is written, the own node CPU clock frequency 34 of the own node CPU clock counter table is written to the node CPU clock frequency 64, and the own node CPU is added to the CPU clock count 65 when receiving the synchronous frame.
  • the CPU clock count 35 is written, the previous transmission node number 36 is written in the previous transmission node number 66, and the previous transmission node completion frame is assembled in the CPU clock count 68.
  • the CPU clock count 37 at the time of assembling the previous transmission node completion frame in the own node CPU clock counter table is written, and the CPU clock count 38 at the completion frame reception in the own node CPU clock counter table is written into the CPU clock count 69 at the reception of the completion frame.
  • the completion frame 14 is received.
  • the completed frame reception processing unit 105 of the transmission apparatus 11 writes the node number of the transmission source of the completed frame 14 in the previous transmission node number 36 of its own node CPU clock counter table, and the CPU clock count 37 when the previous transmission node completion frame is assembled.
  • the CPU clock count 70 at the time of assembling the node completion frame of the completion frame 14 is written, and the CPU clock count 69 at the time of completion frame reception of the completion frame 14 is written to the CPU clock count 38 at the time of completion frame reception. .
  • the completion frame transmission processing unit 104 of the transmission device 11-S as the first transmission node assembles the completion frame 14
  • the completion frame 14 is not received (does not exist), so the previous transmission node number A predetermined value is written in 36 and the CPU clock count 37 at the time of assembling the previous transmission node completion frame and the CPU clock count 38 at the time of completion frame reception.
  • the completion frame reception processing unit 105 of the transmission device 11-S matches the previous transmission node number 36 in the CPU clock counter correspondence table shown in FIG. The information of the node CPU clock frequency 44 of the number is acquired and the information is written. Further, regarding the CPU clock count 70 at the time of assembling the node completion frame, the completion frame transmission processing unit 104 of the transmission device 11-S uses the instruction provided by the OS of the transmission device 11-S at the time of completion of the completion frame. Get the count and write the value. In the communication delay map 71, the completion frame transmission processing unit 104 of the transmission apparatus 11-S acquires and writes the value of the communication delay map of the transmission apparatus 11-S shown in FIG. The setting of the CPU clock counter correspondence table (FIG. 10) will be described in the second embodiment.
  • the completion frame transmission processing unit 104 of the transmission apparatus 11-S having the transmission right assembles the completion frame 14, and then broadcasts the completion frame 14.
  • all transmission apparatuses 11 other than the master node participating in the LAN recognize the information of the CPU clock frequency of the master node and the CPU clock count at the time of assembling the synchronization frame in the master node when receiving the synchronization frame. To do. Using this information and the CPU clock frequency and CPU clock count information at its own node when receiving the synchronization frame, all the transmission apparatuses 11 other than the master node use the time when the synchronization frame is assembled at the master node as a reference. Time (elapsed time) can be accurately measured. The master node can accurately measure the time from the information of its own CPU clock frequency and CPU clock count. That is, in this embodiment, all transmission apparatuses 11 can recognize a common time, which is helpful in determining various delay factors.
  • each transmission apparatus 11 has information indicated by the communication delay map shown in FIG. Based on the information, each transmission device 11 can detect a delay due to a transmission / reception process (software) in its own device. Therefore, it can be determined that the delay is caused by a failure in the communication path, such as when the frame is discarded.
  • the transmission apparatus 11 can recognize the communication delay detected by the other transmission apparatuses 11 in the network.
  • the other transmission apparatus 11 when the effective period of the transmission right of the transmission apparatus 11-S having the transmission right expires, the other transmission apparatus 11 receives the transmission right from the transmission apparatus 11-S having the transmission right.
  • the completion frame 14 When the completion frame 14 is not received, the completion frame reception processing unit 105 of the other transmission apparatus 11 sets the pseudo completion flag 81 of the communication delay management table in FIG. 9 to ON, and the pseudo completion counter 82 (initial value: 0) is incremented.
  • the completed frame reception processing unit 105 of the other transmission apparatus 11 also adds to the previous transmission node number 36 in its own node CPU clock counter table in FIG. 6 the transmission apparatus 11-S ( The node number of the transmitting node is written, and the CPU clock count 38 is obtained by using the instruction provided by the OS of the transmission apparatus 11 in the CPU clock count 38 when the completion frame is received, and the value is written.
  • the completion frame reception processing unit 105 of the transmission apparatus 11 receives the master node number 61 in the received completion frame 14 and the master node number 31 in the own node CPU clock counter table. And the master node synchronization frame assembly CPU clock count 63 in the completion frame 14 and the master node synchronization frame assembly CPU clock count 33 in the own node CPU clock counter table match.
  • the received completion frame 14 is determined to be the completion frame 14 of the current implicit token passing round. Otherwise, the completion frame reception processing unit 105 of the transmission device 11 determines that the received completion frame 14 is a past completion frame 14.
  • the unit 105 increments the communication delay counter 84 in the information matching the transmission source node number of the completion frame 14 from the communication delay management table of FIG. Further, the completion frame reception processing unit 105 sets the bit corresponding to the transmission source node number of the completion frame 14 of the communication delay map of FIG. 7 to ON.
  • the complete frame reception processing unit 105 of the transmission apparatus 11 that has received the complete frame 14 Referring to the pseudo completion flag 81 of the information that matches the node number of the transmission source of the completion frame 14 of the communication delay management table, if it is ON, that is, even if the completion frame 14 of the current lap is received, If there is a history received after the expiration of the valid period, it is determined that the completion frame 14 has been received with delay, and the communication delay flag 83 is turned on in the information that matches the transmission source node number of the completion frame 14. And the communication delay counter 84 is incremented. At this time, the completion frame reception processing unit 105 of the transmission apparatus 11 sets the bit corresponding to the transmission source node number of the completion frame 14 of the communication delay map in FIG. 7 to ON.
  • the completion frame reception processing unit 105 of the transmission apparatus 11 that has received the completion frame 14 performs the CPU clock counter correspondence table of FIG.
  • the master node number 61 of the completion frame 14 is written to the master node number 41
  • the master node CPU clock frequency of the completion frame 14 is written to the master node CPU clock frequency 42.
  • the master node synchronization frame assembly CPU clock count 63 of the completion frame 14 is written in the master node synchronization frame assembly CPU clock count 43
  • the node CPU clock frequency 64 of the completion frame 14 is written in the node CPU clock frequency 44.
  • the node completion frame assembly CPU clock count 70 of the completion frame 14 is written in the node completion frame assembly CPU clock count 45, and the completion frame 14 is added to the previous transmission node number 36 in the own node CPU clock counter table of FIG.
  • the node number (identified from the address of the transmission source) is written, and the CPU clock count 70 at the time of node completion frame assembly of the completion frame 14 is written in the CPU clock count 37 at the time of assembly of the previous transmission node completion frame.
  • the completion frame reception processing unit 105 of the transmission device 11 that has received the completion frame 14 at this time uses the instruction provided by the OS of the transmission device 11 for the CPU clock count 46 when the completion frame is received. And the value is written, and at the same time, the value is also written to the CPU clock count 38 at the time of completion frame reception in the own node CPU clock counter table of FIG.
  • the delay of the completion frame from each transmission node is detected, the detection result is recorded as a communication delay management table (communication delay management information) indicating the occurrence and frequency of the delay, and communication is performed.
  • a communication delay management table communication delay management information
  • each item of the system log table 205 shown in FIG. 11 is recorded as a log. If the time managed by the transmission device 11 is not synchronized between the transmission devices 11, the time series of event occurrence between the transmission devices 11 cannot be determined from the time recorded in the log. The determination can be made by comparing the master node number 93 of the system log table (FIG. 11) of the transmission apparatus 11 with the master node CPU clock count 95. In the example of FIG. 11, an event number assigned to each event that has occurred. 91, an occurrence time 92, a master node number 93, a master node CPU clock frequency 94, a master node CPU clock count 95, and incidental information 96 for recording the contents of the event that has occurred.
  • the transmission / reception processing unit 103 of the transmission apparatus 11 records the value of the master node number 31 of the own node CPU clock counter table in the master node number 93, and the master node CPU clock frequency In 94, the value of the master node CPU clock frequency 32 in the own node CPU clock counter table is recorded. In the master node CPU clock count 95, the transmission / reception processing unit 103 uses the following items to calculate and record the master node CPU clock count deemed value at the time of occurrence of the event.
  • the system log processing unit 106 of the transmission apparatus 11 acquires a CPU clock frequency and a CPU clock count using a command provided by the OS of the transmission apparatus 11. Then, the transmission / reception processing unit 103 of the transmission apparatus 11 determines the difference between the CPU clock count at the time of the event occurrence and the CPU clock count 35 at the time of receiving the synchronization frame of the own node CPU clock counter table (the event from the time of receiving the synchronization frame at the own node). CPU clock count difference until the occurrence) and the ratio of the own node CPU clock frequency 34 and the master node CPU clock frequency 32, the CPU clock count difference at the master node is calculated.
  • the transmission device 11 adds the CPU clock count difference at the master node calculated as described above to the CPU clock count 33 at the time of assembling the master node synchronization frame in its own node CPU clock counter table and the communication processing of the synchronization frame 13.
  • the value obtained by adding the CPU clock count of the master node (this value is acquired in advance) required for the master node is recorded as the value (deemed value) of the master node CPU clock count 95 when the event occurs.
  • the system log table as described above is created. Therefore, the master node CPU clock count 95 value can be used without synchronizing the time between the transmission apparatuses 11. It is possible to determine the time series of event occurrence. In addition, since the time series of the recording of the system log between the transmission apparatuses 11 can be understood, it is possible to contribute to shortening the trouble countermeasure time.
  • the time in each transmission device 11 can be shared, and at the time of communication failure, the software process It becomes easy to distinguish between a communication delay and a failure such as packet loss due to a hardware failure in the communication path.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)

Abstract

実施形態の伝送装置は、同期フレームと完了フレームを用いたインプリシット・トークンパッシング方式のネットワークを構成する伝送装置である。同期フレームに、マスタノードのＣＰＵクロック周波数およびマスタノードにおける同期フレーム組立時のＣＰＵクロックカウントの情報を含め、周回中の同期フレームから得られるマスタノードのＣＰＵクロック周波数およびマスタノードにおける同期フレーム組立時のＣＰＵクロックカウントの情報を基に、各伝送装置での時間を、マスタノードでの時間を基準に共通化する。また、送信権の有効期間内に送信処理を完了できなかった場合、自伝送装置における送信プロセスの遅延を伝送装置毎にビット単位で示す通信遅延マップを作成し保持する。

Description

伝送装置
　本発明の実施形態は、伝送装置に関する。
　従来より、ＰＬＣ（Programmable　Logic　Controller）等のコントローラのＬＡＮ通信機能として動作する伝送装置には、一定時間内に装置間の通信が完了するリアルタイム性を確保するためにＩＥＥＥ８０２．４方式に代表されるトークンパッシング方式やそれを改良した方式を実装した装置がある。トークンパッシング方式を改良した方式のものには、送信の終了時に送信の完了を通知するフレームを送信することにより、送信権を他の伝送装置に譲渡するものもある。
　また、従来技術においては、コントローラ用のＬＡＮにおいて通信障害が発生した場合、ＬＡＮ上の各装置のシステムログや通信エラーカウンタ等により障害の要因や異常箇所の特定を実施している。その対応の中で、通信障害の要因がハードウェア要因かソフトウェア要因かの切り分けは重要であり、この切り分けは、通信障害対応の中で優先される。
特開２０１２－０４４６２７号公報
　しかしながら、上記のように送信の完了を示すフレームを他装置に通知するような伝送装置を用いた通信システムでは、受信装置側の診断において、送信権の有効期間内に、送信権のある装置から上記フレームを受信しなかった場合はタイムアウトのエラーがカウントされるが、通信経路上の障害など受信装置側の物理層で検出されるエラーはカウントされない場合がある。この場合、ＨＵＢなどを含む通信経路で障害が発生したことによるものか、伝送装置内のソフトウェアプロセスの遅延等によるものか判断ができず、従来は、通信障害の要因がハードウェア要因かソフトウェア要因かの判別を行うことが困難であった。
　本発明が解決しようとする課題は、通信障害発生時の通信遅延の検出を可能とし、その通信障害の要因の絞り込みを容易とする伝送装置を提供することである。
　実施形態の伝送装置は、インプリシット・トークンパッシング方式のネットワークを構成する伝送装置である。この伝送装置は、記憶部と、マスタノードとなった場合、インプリシット・トークンパッシングの開始タイミングを示す同期フレームに、当該マスタノードとなった伝送装置のＣＰＵクロック周波数および当該同期フレーム組立時のＣＰＵクロックカウントの情報を含めて、周期的に同報送信する処理を行う同期フレーム送信処理部と、マスタノードとなった伝送装置から送信された同期フレームを受信した場合、該同期フレームに含まれるＣＰＵクロック周波数および同期フレーム組立時のＣＰＵクロックカウントの情報を抽出して、記憶部に保持する同期フレーム受信処理部と、送信権をもった場合、スケジュールに従って所定の送信処理を行う送信処理部と、送信処理の完了後、他の伝送装置へ送信権の譲渡を示す完了フレームに、認識しているマスタノードの識別情報と記憶部に保持している当該送信周回における同期フレーム組立時ＣＰＵクロックカウントと含めて同報送信する処理を行う完了フレーム送信処理部と、受信した完了フレームを処理する完了フレーム受信処理部と、を備える。周回中の同期フレームから得られるマスタノードのＣＰＵクロック周波数およびマスタノードにおける同期フレーム組立時のＣＰＵクロックカウントの情報を基に、各伝送装置での時間を、マスタノードでの時間を基準に共通化する。
図１は、第１の実施形態の伝送装置と、通信経路上にあるハブとを含んで構成されるＬＡＮの構成例を示す図である。 図２は、図１に示す構成における同期フレームの送信の様子を示す図である。 図３は、図１に示す構成における完了フレームの送信の様子を示す図である。 図４は、第１の実施形態の伝送装置の機能構成を示す図である。 図５は、同期フレームのフレームフォーマットの概略を示す図である。 図６は、自ノードＣＰＵクロックカウンタテーブルの一例を示す図である。 図７は、通信遅延マップの一例を示す図である。 図８は、完了フレームのフレームフォーマットの概略を示す図である。 図９は、通信遅延管理テーブルの一例を示す図である。 図１０は、ＣＰＵクロックカウンタ対応テーブルの一例を示す図である。 図１１は、システムログテーブルの一例を示す図である。
　以下、諸実施形態の伝送装置について説明する。
（概説）
　以下に説明する諸実施形態の伝送装置は、プラント制御用などに使用されるＰＬＣ等のコントローラのＬＡＮ通信機能として動作する伝送装置である。このような伝送装置は、一定時間内に装置間の通信が完了するリアルタイム性が要求される。リアルタイム通信機能の実現方法は、専用のハードウェアを使用するＩＲＴ（Isochronous　Real-Time）と、ＩＲＴに比べてリアルタイム性能は劣るものの、専用のハードウェアを使用しないでソフトウェア機能にて実現するＳＲＴ（Soft　Real-Time）の２種類がある。本実施形態の伝送装置は、ＳＲＴによるものとし、当該伝送装置に備わるＯＳとそのＯＳ上で動作するソフトウェアによりリアルタイム通信を行う。また、本実施形態の伝送装置は、トークンパッシング方式における明示的なトークンのやりとりを省き、後述の同期フレームおよび完了フレームを用いたインプリシット・トークンパッシング方式（インプリシット・トークンパス方式）で送信タイミングのスケジューリングを行うものとする。この方式では、マスタノードとなっている伝送装置から同期フレームが同報送信され、この同期フレームを受信した他の伝送装置が順に送信権を得る。送信権を得た伝送装置における送信処理が完了すると、この伝送装置は完了フレームを同報送信し、完了フレームを受信した次の順番の伝送装置が送信権を得る。この送信権を得る順番は、伝送装置のノード番号（識別情報）やアドレスなどを基に定められる（例えば、ノード番号やＩＰアドレスのホスト部の若い順の順番とする）。
　また、ＯＳにおいては、ＣＰＵクロック周波数やシステム起動時からのＣＰＵクロックカウンタ（ＣＰＵクロックのカウント値）を取得できる命令を提供しているものがあり、この命令を用いて高性能の時間計測が可能である。以下に説明する諸実施形態では、このＯＳの機能を利用し時間計測を行うものとして説明する。なお、時間計測に関しては、この手法に限らず、任意の手法を採用することができる。
（第１の実施形態）
　図１は、本実施形態の伝送装置１１（図中、ＮｏｄｅＡ、ＮｏｄｅＢ、…、ＮｏｄｅＸ、ＮｏｄｅＹ）と、通信経路上にあるハブ１２（図中、ＨＵＢ　Ａ、ＨＵＢ　Ｂ）とを含んで構成されるＬＡＮの構成例を示す図である。同図に示すように、本実施形態の伝送装置１１は、他の伝送装置１１およびハブ１２と接続されＬＡＮを構成する。
　図２は、図１に示す構成における同期フレームの送信の様子を示す図である。また、図３は、図１に示す構成における完了フレームの送信の様子を示す図である。
　図１に示したＬＡＮを構成する伝送装置１１の中には、図２に示すように、ＬＡＮの制御を司るマスタノード１１－Ｍとなっている伝送装置１１が１台存在している。本実施形態では、マスタノード１１－Ｍとなった伝送装置１１が、従来のトークンパッシング方式における明示的なトークンのやりとりを省いたインプリシット・トークンパッシング方式で送信タイミングのスケジュールを行う。マスタノード１１－Ｍとなっている伝送装置１１は、バス型のインプリシット・トークンパッシングの開始タイミングを同期させる同期フレーム１３を、図２に示すようにＬＡＮ内で同報送信する。この同期フレーム１３の受信後、送信権を得た伝送装置１１－Ｓ（図３）は、スケジュールに従って所定の送信処理を行った後、図３に示すように、送信権の譲渡を示す完了フレーム１４を同報送信する。この完了フレーム１４により送信権を譲渡することにより、ＬＡＮに参加している各伝送装置１１は順番に送信権を得ることになる。
　図４は、本実施形態の伝送装置１１の機能構成を示す図である。
　伝送装置１１は、制御部１００と記憶部２００を備える。制御部１００は、同期フレーム送信処理部１０１と、同期フレーム受信処理部１０２と、送受信処理部１０３と、完了フレーム送信処理部１０４と、完了フレーム受信処理部１０５と、システムログ処理部１０６と、を備える。
　同期フレーム送信処理部１０１は、当該伝送装置１１がマスタノード１１－Ｍとなった場合、周期的に、バス型のインプリシット・トークンパッシングの開始タイミングを同期させる（送信周期の開始のタイミングを示す）同期フレーム１３を作成し、同報送信する処理を行う（詳細は後述）。
　同期フレーム受信処理部１０２は、マスタノード１１－Ｍとなった伝送装置１１から送信された同期フレーム１３を受信した場合、この同期フレーム１３に含まれる所定の情報を抽出して、記憶部２００に記録する（詳細は後述）。
　送受信処理部１０３は、同期フレーム受信後、当該伝送装置１１が送信権を得た場合、所定のスケジュールに従って送信処理を行い、また、他の伝送装置１１から送信されてきた同期フレーム１３および完了フレーム１４以外の電文を処理する。また、送受信処理部１０３は、システムログの作成等も行う。システムログ処理部１０６は、システムログの記録及び読み出し要求の処理を行う。
　完了フレーム送信処理部１０４は、当該伝送装置１１が送信権をもつ場合、上記送信処理の完了時に、他の伝送装置１１に送信権を譲渡するための完了フレーム１４を作成し、同報送信する処理を行う（詳細は後述）。
　完了フレーム受信処理部１０５は、送信権をもつ伝送装置１１から送信された完了フレーム１４を受信した場合、この完了フレーム１４に含まれる所定の情報を抽出して、記憶部２００に記録する。また、送信権の有効期間内に完了フレーム１４を受信しなかった場合は、遅延に関する情報を記憶部２００に記録する（いずれも詳細は後述）。
　記憶部２００は、後述する自ノードＣＰＵクロックカウンタテーブル２０１、ＣＰＵクロックカウンタ対応テーブル２０２、通信遅延管理テーブル２０３、通信遅延マップ２０４、システムログテーブル２０５や、ＯＳおよび制御プログラム等を記憶する。
　なお、制御部１００は、ハードウェアとしては、ＣＰＵと、ＲＯＭ（Read　Only　Memory）や主記憶装置となるＲＡＭを含んで構成され、制御部１００の各処理部は、ＣＰＵが、ＯＳおよび制御プログラムを記録した記録媒体（上記ＲＯＭや、ＨＤＤ等）から各プログラムを主記憶装置にロードすることにより、制御部１００の機能として実現される。また、記憶部２００は、ＲＡＭやＨＤＤ等からなり、この記憶部２００に、ＯＳおよび制御プログラムの一部または全部を記憶することも可能である。
　図５は、本実施形態の伝送装置１１が用いる同期フレーム１３のフレームフォーマットの概略を示す図である。同図に示すように、同期フレーム１３のフレームフォーマットは、イーサネット（登録商標）・フレーム２１の構成を基本に、そのデータ部に、従来と同様にＩＰパケット２２の情報およびこのＩＰパケット２２のデータ部にＵＤＰパケット２３の情報が格納されるが、ＵＤＰデータ内に、本実施形態において特徴的な、同期フレーム１３であることを示すフレーム種別２４とＣＰＵクロック周波数２５と当該同期フレーム組立時のＣＰＵクロックカウント（同期フレーム組立時ＣＰＵクロックカウント２６）の情報を含むものとなっている。
　続いて、本実施形態における同期フレーム１３の送信・受信の際の伝送装置１１の動作について説明する。
（同期フレームの送信）
　マスタノードとなっている伝送装置１１－Ｍの同期フレーム送信処理部１０１は、同期フレーム１３を送信するため同期フレーム１３を組み立てる時に、ＣＰＵクロック周波数とこの同期フレーム組立時のＣＰＵクロックカウントの情報とを、当該伝送装置１１－ＭのＯＳにより提供される命令（ＡＰＩ：Application　Programming　Interface）を使用して取得する。そして、この伝送装置１１の同期フレーム送信処理部１０１は、取得したＣＰＵクロック周波数とＣＰＵクロックカウントを同期フレーム１３内のＣＰＵクロック周波数２５と同期フレーム組立時ＣＰＵクロックカウント２６に書き込んだ後に、同期フレーム１３の同報送信を行う。
（同期フレームの受信）
　マスタノードからの同期フレーム１３を受信した伝送装置１１の同期フレーム受信処理部１０２は、マスタノード番号で特定される送信元が当該伝送装置１１で認識しているマスタノードであれば、図６に示す自ノードＣＰＵクロックカウンタテーブル２０１の設定を行う。具体的には、同期フレーム１３を受信した伝送装置１１の同期フレーム受信処理部１０２は、自ノードＣＰＵクロックカウンタテーブルのマスタノード番号３１に、自装置で認識しているマスタノードのノード番号であるマスタノード番号を記録し、マスタノードＣＰＵクロック周波数３２に、同期フレーム１３内のＣＰＵクロック周波数２５を記録し、マスタノード同期フレーム組立時ＣＰＵクロックカウント３３に、同期フレーム１３内の同期フレーム組立時ＣＰＵクロックカウント２６を記録し、自ノードＣＰＵクロック周波数３４に、当該伝送装置１１のＯＳにより提供される命令を使用して取得したＣＰＵクロック周波数を記録し、同期フレーム受信時ＣＰＵクロックカウント３５に、当該伝送装置１１のＯＳにより提供される命令を使用して取得したＣＰＵクロックカウントを記録する。また、同期フレーム受信処理部１０２は、図９に示す通信遅延管理テーブル内の全ノードについての疑似完了フラグ８１および通信遅延フラグ８３をクリアする。これらのフラグは、インプリシット・トークンパッシングの周回ごとにクリアすることになる。なお、図９に示す通信遅延管理テーブルのその他の設定については、第２の実施形態にて説明する。
　同期フレーム１３を受信した後、送信権を獲得した伝送装置１１－Ｓは送信ノードとなり、送受信処理部１０３がスケジュールに従って送信処理を実施する。送信ノードとなっている伝送装置１１－Ｓの送受信処理部１０３は、送信権を得た有効期間内にスケジュール登録されている情報の送信が完了しなかったときは、送信プロセスの遅延発生として、図７に示す通信遅延マップの自ノードに該当するビットをＯＮに設定する。図７に示す通信遅延マップは、伝送装置１１毎に保有されており、ノード毎に１ビットの情報で、すなわちビット単位で通信遅延発生の履歴を表すものとなっている（図の例では１～２５４で示す部分がそれぞれビットに相当する）。つまり、この通信遅延マップは、あるビットがＯＮになっていれば、該当ノードにて通信遅延が発生したことを示す。
　図８は、本実施形態における伝送装置１１が用いる完了フレーム１４のフレームフォーマットの概略を示す図である。同図に示すように、完了フレーム１４のフレームフォーマットは、イーサネット・フレーム５１の構成を基本に、そのデータ部には、従来と同様にＩＰパケットの情報５２およびこのＩＰパケットのデータ部にＵＤＰパケットの情報５３が格納されるが、ＵＤＰデータ内に、本実施形態において特徴的な、完了フレーム１４であることを示すフレーム種別５４とマスタノード番号６１とマスタノードＣＰＵクロック周波数６２とマスタノード同期フレーム組立時ＣＰＵクロックカウント６３とノードＣＰＵクロック周波数６４と同期フレーム受信時ＣＰＵクロックカウント６５と前送信ノード番号６６と前送信ノードＣＰＵクロック周波数６７と前送信ノード完了フレーム組立時ＣＰＵクロックカウント６８と完了フレーム受信時ＣＰＵクロックカウント６９とノード完了フレーム組立時ＣＰＵクロックカウント７０と通信遅延マップ７１の情報を含むものとなっている。
（完了フレームの組み立ておよび送信）
　送信権をもつ伝送装置１１－Ｓ（送信ノード）は、この伝送装置１１－Ｓが送信権を他の伝送装置１１に譲る際、完了フレーム送信処理部１０４が、完了フレーム１４を組み立てる。具体的には、送信権をもつ伝送装置１１－Ｓの完了フレーム送信処理部１０４は、この完了フレーム１４のマスタノード番号６１に自ノードＣＰＵクロックカウンタテーブル（図６）のマスタノード番号３１を書き込み、マスタノードＣＰＵクロック周波数６２に自ノードＣＰＵクロックカウンタテーブルのマスタノードＣＰＵクロック周波数３２を書き込み、マスタノード同期フレーム組立時ＣＰＵクロックカウント６３に自ノードＣＰＵクロックカウンタテーブルのマスタノード同期フレーム組立時ＣＰＵクロックカウント３３を書き込み、ノードＣＰＵクロック周波数６４に自ノードＣＰＵクロックカウンタテーブルの自ノードＣＰＵクロック周波数３４を書き込み、同期フレーム受信時ＣＰＵクロックカウント６５に自ノードＣＰＵクロックカウンタテーブルの同期フレーム受信時ＣＰＵクロックカウント３５を書き込み、前送信ノード番号６６には自ノードＣＰＵクロックカウンタテーブルの前送信ノード番号３６を書き込み、前送信ノード完了フレーム組立時ＣＰＵクロックカウント６８には自ノードＣＰＵクロックカウンタテーブルの前送信ノード完了フレーム組立時ＣＰＵクロックカウント３７を書き込み、完了フレーム受信時ＣＰＵクロックカウント６９に自ノードＣＰＵクロックカウンタテーブルの完了フレーム受信時ＣＰＵクロックカウント３８を書き込む。
　なお、上記の設定で用いる、自ノードＣＰＵクロックカウンタテーブルの前送信ノード番号３６、前送信ノード完了フレーム組立時ＣＰＵクロックカウント３７、および完了フレーム受信時ＣＰＵクロックカウント３８については、完了フレーム１４を受信した伝送装置１１の完了フレーム受信処理部１０５が、自ノードＣＰＵクロックカウンタテーブルの前送信ノード番号３６に、完了フレーム１４の送信元のノード番号を書き込み、前送信ノード完了フレーム組立時ＣＰＵクロックカウント３７に、完了フレーム１４のノード完了フレーム組立時ＣＰＵクロックカウント７０を書き込み、完了フレーム受信時ＣＰＵクロックカウント３８に、完了フレーム１４の完了フレーム受信時ＣＰＵクロックカウント６９を書き込むようにしている。また、１番目の送信ノードとなる伝送装置１１－Ｓの完了フレーム送信処理部１０４が完了フレーム１４を組み立てる際は、完了フレーム１４を受信していない（存在していない）ので、前送信ノード番号３６および前送信ノード完了フレーム組立時ＣＰＵクロックカウント３７および完了フレーム受信時ＣＰＵクロックカウント３８には、事前に決められた値を書き込む。
　完了フレーム１４の前送信ノードＣＰＵクロック周波数６７については、伝送装置１１－Ｓの完了フレーム受信処理部１０５が、図１０に示すＣＰＵクロックカウンタ対応テーブルの中で、前送信ノード番号３６に一致するノード番号のノードＣＰＵクロック周波数４４の情報を取得し、その情報を書き込む。また、ノード完了フレーム組立時ＣＰＵクロックカウント７０については、伝送装置１１－Ｓの完了フレーム送信処理部１０４が、完了フレーム組立時に伝送装置１１－ＳのＯＳにより提供される命令を使用してＣＰＵクロックカウントを取得し、その値を書き込む。また、通信遅延マップ７１は、伝送装置１１－Ｓの完了フレーム送信処理部１０４が、図７に示す当該伝送装置１１－Ｓの通信遅延マップの値を取得し書き込む。なお、ＣＰＵクロックカウンタ対応テーブル（図１０）の設定については、第２の実施形態にて説明する。
　以上のようにして、送信権をもつ伝送装置１１－Ｓの完了フレーム送信処理部１０４は、完了フレーム１４を組み立てた後、この完了フレーム１４を同報送信する。
　本実施形態では、ＬＡＮ（ネットワーク）に参加している、マスタノード以外の全伝送装置１１が、同期フレーム受信時にマスタノードのＣＰＵクロック周波数およびマスタノードにおける同期フレーム組立時ＣＰＵクロックカウントの情報を認識する。この情報と、同期フレーム受信時の自ノードにおけるＣＰＵクロック周波数およびＣＰＵクロックカウントの情報とを利用して、マスタノード以外の全伝送装置１１は、マスタノードにおける同期フレーム組立時の時間を基準とした時間（経過時間）を正確に計時できるようになる。マスタノードは、自身のＣＰＵクロック周波数およびＣＰＵクロックカウントの情報から、時間を正確に計時できる。つまり、本実施形態では、全伝送装置１１が共通の時間を認識できるようになり、各種の遅延の要因を判別する際、助けとなる。
　また、本実施形態では、以上のように同期フレーム１３および完了フレーム１４の送受信を行い、各伝送装置１１は、図７に示す通信遅延マップで示される情報をそれぞれもつようになる。その情報を基に、各伝送装置１１にて、自装置における送受信プロセス（ソフトウェア）による遅延を検出することができ、また、送受信プロセス（ソフトウェア）による遅延でない遅延が発生した場合は、例えば異常のためフレームが捨てられた場合など、通信経路で障害が発生したことによる遅延であると判断することができる。
　また、伝送装置１１毎に保持されている図７の通信遅延マップは、各伝送装置１１の送信完了時に同報される完了フレーム１４内に組み込まれるので、ネットワークに参加している全伝送装置１１に通知することができる。これにより、本実施形態の伝送装置１１では、ネットワーク内の他の伝送装置１１で検出した通信遅延についても認識することが可能となる。
（第２の実施形態）
　次に、第２の実施形態について説明する。本実施形態における伝送装置における基本構成は、前述の第１の実施形態のものと同様である。ここでは、第１の実施形態のものと異なる点について説明する。
　第１の実施形態で上述した伝送装置１１において、送信権をもつ伝送装置１１－Ｓの送信権の有効期間満了時に、他の伝送装置１１が、この送信権をもつ伝送装置１１－Ｓからの完了フレーム１４を受信しなかった場合、他の伝送装置１１の完了フレーム受信処理部１０５は、図９の通信遅延管理テーブルの疑似完了フラグ８１をＯＮに設定し、疑似完了カウンタ８２（初期値：０）をインクリメントする。また、このとき、他の伝送装置１１の完了フレーム受信処理部１０５は、図６の自ノードＣＰＵクロックカウンタテーブルの前送信ノード番号３６に、送信権の有効期間が満了した伝送装置１１－Ｓ（送信ノード）のノード番号を書き込み、完了フレーム受信時ＣＰＵクロックカウント３８に、当該伝送装置１１のＯＳにより提供される命令を使用してＣＰＵクロックカウントを取得し、その値を書き込む。
　伝送装置１１－Ｓから完了フレーム１４を受信した時、伝送装置１１の完了フレーム受信処理部１０５は、受信した完了フレーム１４内のマスタノード番号６１と自ノードＣＰＵクロックカウンタテーブル内のマスタノード番号３１とが一致しており、かつ完了フレーム１４内のマスタノード同期フレーム組立時ＣＰＵクロックカウント６３と自ノードＣＰＵクロックカウンタテーブル内のマスタノード同期フレーム組立時ＣＰＵクロックカウント３３とが一致していれば、受信した完了フレーム１４は、現在のインプリシット・トークンパッシングの周回の完了フレーム１４であると判定する。そうでない場合は、伝送装置１１の完了フレーム受信処理部１０５は、受信した完了フレーム１４は、過去の周回の完了フレーム１４であると判定する。
　受信した完了フレーム１４が、過去の周回の完了フレーム１４であると判定された場合、つまり、過去の周回の完了フレーム１４を受信すると、この完了フレーム１４を受信した伝送装置１１の完了フレーム受信処理部１０５は、図９の通信遅延管理テーブルの中から、完了フレーム１４の送信元のノード番号に一致する情報の内、通信遅延カウンタ８４をインクリメントする。また、この完了フレーム受信処理部１０５は、図７の通信遅延マップの完了フレーム１４の送信元のノード番号に対応するビットをＯＮに設定する。
　一方、受信した完了フレーム１４が、現在のインプリシット・トークンパッシングの周回の完了フレーム１４であると判定した場合、この完了フレーム１４を受信した伝送装置１１の完了フレーム受信処理部１０５は、図９の通信遅延管理テーブルの完了フレーム１４の送信元のノード番号に一致する情報の疑似完了フラグ８１を参照し、ＯＮになっていれば、つまり、現在の周回の完了フレーム１４を受信しても、上記有効期間満了後に受信した履歴があった場合、この完了フレーム１４を遅延して受信したと判断し、この完了フレーム１４の送信元のノード番号に一致する情報の内、通信遅延フラグ８３をＯＮに設定し、通信遅延カウンタ８４をインクリメントする。また、このときこの伝送装置１１の完了フレーム受信処理部１０５は、図７の通信遅延マップの完了フレーム１４の送信元のノード番号に対応するビットをＯＮに設定する。
　他方、送信権をもつ伝送装置１１－Ｓから遅延なく完了フレーム１４を受信したときは、この完了フレーム１４を受信した伝送装置１１の完了フレーム受信処理部１０５は、図１０のＣＰＵクロックカウンタ対応テーブルの、完了フレーム１４の送信元のノード番号に一致する情報の内、マスタノード番号４１に完了フレーム１４のマスタノード番号６１を書き込み、マスタノードＣＰＵクロック周波数４２に完了フレーム１４のマスタノードＣＰＵクロック周波数６２を書き込み、マスタノード同期フレーム組立時ＣＰＵクロックカウント４３に完了フレーム１４のマスタノード同期フレーム組立時ＣＰＵクロックカウント６３を書き込み、ノードＣＰＵクロック周波数４４に完了フレーム１４のノードＣＰＵクロック周波数６４を書き込み、ノード完了フレーム組立時ＣＰＵクロックカウント４５に完了フレーム１４のノード完了フレーム組立時ＣＰＵクロックカウント７０を書き込み、また、図６の自ノードＣＰＵクロックカウンタテーブルの前送信ノード番号３６に、完了フレーム１４の送信元のノード番号（これは送信元のアドレスから識別される）を書き込み、前送信ノード完了フレーム組立時ＣＰＵクロックカウント３７には、完了フレーム１４のノード完了フレーム組立時ＣＰＵクロックカウント７０を書き込む。また、このとき完了フレーム１４を受信した伝送装置１１の完了フレーム受信処理部１０５は、完了フレーム受信時ＣＰＵクロックカウント４６については、伝送装置１１のＯＳにより提供される命令を使用してＣＰＵクロックカウントを取得し、その値を書き込み、同時に図６の自ノードＣＰＵクロックカウンタテーブルの完了フレーム受信時ＣＰＵクロックカウント３８にもその値を書き込む。
　本実施形態の伝送装置１１によれば、各送信ノードからの完了フレームの遅延を検出し、検出結果を遅延の発生およびその頻度を示す通信遅延管理テーブル（通信遅延管理情報）として記録し、通信遅延マップに加えて、その記録を利用することにより、通信障害の要因の絞り込みを容易にすることができる。
（第３の実施形態）
　ログとして記録するような事象が発生したとき、本実施形態では、ログとして図１１に示すシステムログテーブル２０５の各項目を記録する。伝送装置１１が管理する時刻を伝送装置１１間で同期していない場合、ログに記録された時刻から伝送装置１１間の事象発生の時系列を判別することができないが、本実施形態では、各伝送装置１１がもつシステムログテーブル（図１１）のマスタノード番号９３とマスタノードＣＰＵクロックカウント９５を比較することで判別が可能となる。なお、図１１の例では、発生した事象毎に割り振られるイベントＮｏ．９１、発生時刻９２、マスタノード番号９３、マスタノードＣＰＵクロック周波数９４、マスタノードＣＰＵクロックカウント９５、発生した事象の内容等を記録する付帯情報９６が記録されている。
　ログとして記録するような事象が発生したとき、伝送装置１１の送受信処理部１０３は、マスタノード番号９３に、自ノードＣＰＵクロックカウンタテーブルのマスタノード番号３１の値を記録し、マスタノードＣＰＵクロック周波数９４に、自ノードＣＰＵクロックカウンタテーブルのマスタノードＣＰＵクロック周波数３２の値を記録する。マスタノードＣＰＵクロックカウント９５には、送受信処理部１０３が、次の項目を使用して事象発生時のマスタノードのＣＰＵクロックカウントみなし値を算出して記録する。
　システムログに記録する事象が発生した時、伝送装置１１のシステムログ処理部１０６は、この伝送装置１１のＯＳにより提供される命令を使用してＣＰＵクロック周波数とＣＰＵクロックカウントを取得する。そして、この伝送装置１１の送受信処理部１０３は、事象発生時のＣＰＵクロックカウントと自ノードＣＰＵクロックカウンタテーブルの同期フレーム受信時ＣＰＵクロックカウント３５との差分（自ノードでの同期フレーム受信時から事象発生時までのＣＰＵクロックカウント差分）、および、自ノードＣＰＵクロック周波数３４とマスタノードＣＰＵクロック周波数３２の比率を基に、マスタノードでの同ＣＰＵクロックカウント差分を算出する。最後に、この伝送装置１１は、自ノードＣＰＵクロックカウンタテーブルのマスタノード同期フレーム組立時ＣＰＵクロックカウント３３に、上記のようにして算出したマスタノードでのＣＰＵクロックカウント差分と同期フレーム１３の通信処理に要するマスタノードのＣＰＵクロックカウント（この値は事前に取得しておく）とを加算した値を、事象発生時におけるマスタノードＣＰＵクロックカウント９５の値（みなし値）として記録する。
　本実施形態では、ログとして記録するような事象が発生した場合、上記のようなシステムログテーブルを作成するので、伝送装置１１間で時刻を同期させなくとも、マスタノードＣＰＵクロックカウント９５の値で事象発生の時系列を判別することが可能となる。また、伝送装置１１間のシステムログの記録の時系列が分かるようになることで、障害対策時間の短縮に貢献できる。
　以上説明したとおり、第１から第３の実施形態によれば、コントローラのＬＡＮ通信機能として動作する伝送装置１１において、各伝送装置１１における時間を共通化できるとともに、通信障害発生時に、ソフトウェアプロセスにおける通信遅延と、通信経路でのハードウェアの故障によるパケット喪失等の障害の区別が容易となる。
　本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、請求の範囲に記載された発明とその均等の範囲に含まれる。

Claims (7)

  1. 　インプリシット・トークンパッシング方式のネットワークを構成する伝送装置であって、
    　記憶部と、
    　マスタノードとなった場合、インプリシット・トークンパッシングの開始タイミングを示す同期フレームに、当該マスタノードとなった前記伝送装置のＣＰＵクロック周波数および当該同期フレーム組立時のＣＰＵクロックカウントの情報を含めて、周期的に同報送信する処理を行う同期フレーム送信処理部と、
    　マスタノードとなった前記伝送装置から送信された同期フレームを受信した場合、当該同期フレームに含まれる前記ＣＰＵクロック周波数および前記同期フレーム組立時のＣＰＵクロックカウントの情報を抽出して、前記記憶部に保持する同期フレーム受信処理部と、
    　送信権をもった場合、スケジュールに従って所定の送信処理を行う送受信処理部と、
    　前記送信処理の完了後、他の前記伝送装置へ前記送信権の譲渡を示す完了フレームに、認識しているマスタノードの識別情報と前記記憶部に保持している当該送信周回における前記同期フレーム組立時のＣＰＵクロックカウントと
    含めて同報送信する処理を行う完了フレーム送信処理部と、
    　受信した前記完了フレームを処理する完了フレーム受信処理部と、
    　を備え、
    　周回中の前記同期フレームから得られる前記マスタノードのＣＰＵクロック周波数および前記マスタノードにおける前記同期フレーム組立時のＣＰＵクロックカウントの情報を基に、各伝送装置での時間を、前記マスタノードでの時間を基準に共通化した、
    　伝送装置。
  2. 　前記送受信処理部は、前記送信権の有効期間内に前記送信処理を完了できなかった場合、自伝送装置における送受信プロセスの遅延を伝送装置毎にビット単位で示す通信遅延マップを作成し、前記記憶部に保持する、請求項１に記載の伝送装置。
  3. 　前記完了フレーム内の情報から、当該完了フレームが、インプリシット・トークンパッシングの過去の周回の完了フレームであると判別される場合、遅延の発生およびその頻度を示す通信遅延管理情報を作成し、前記記憶部に保持する請求項１または請求項２に記載の伝送装置。
  4. 　前記完了フレーム受信処理部は、前記送信権をもつ前記伝送装置から、送信権の有効期間満了時までに前記完了フレームを受信しなかった場合、遅延の発生およびその頻度を示す通信遅延管理情報を作成し、前記記憶部に保持する請求項１または請求項２に記載の伝送装置。
  5. 　前記完了フレーム受信処理部は、前記送信権の有効期間満了時までに前記完了フレームを受信しなかった場合、前記完了フレームを遅延して受信したことの履歴を、前記通信遅延マップに記録し、前記記憶部に保持する、請求項２に記載の伝送装置。
  6. 　前記送信権をもつ前記伝送装置の前記完了フレーム送信処理部は、当該伝送装置で保持している前記通信遅延マップの情報を前記完了フレームに含めて同報送信する、請求項５に記載の伝送装置。
  7. 　前記送受信処理部は、発生した事象を記録するためのシステムログを作成し、該システムログに、事象の発生時刻に加え、自伝送装置で得られる情報と、受信した前記同期フレーム内の前記同期フレーム組立時のＣＰＵクロックカウントの情報から算出した事象発生時のマスタノードのＣＰＵクロックカウントの情報を記録し、前記記憶部に保持するようにした、請求項１から請求項６のいずれか１項に記載の伝送装置。
PCT/JP2016/078784 2016-03-08 2016-09-29 伝送装置 WO2017154250A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016044953A JP2017163288A (ja) 2016-03-08 2016-03-08 伝送装置
JP2016-044953 2016-03-08

Publications (1)

Publication Number Publication Date
WO2017154250A1 true WO2017154250A1 (ja) 2017-09-14

Family

ID=59789137

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/078784 WO2017154250A1 (ja) 2016-03-08 2016-09-29 伝送装置

Country Status (2)

Country Link
JP (1) JP2017163288A (ja)
WO (1) WO2017154250A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102503186B1 (ko) * 2019-03-15 2023-02-23 가부시끼가이샤 도시바 전송 장치
JP6889204B2 (ja) * 2019-05-07 2021-06-18 株式会社東芝 コントローラ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000092089A (ja) * 1998-09-10 2000-03-31 Toshiba Corp データ伝送システム
JP2011205444A (ja) * 2010-03-26 2011-10-13 Renesas Electronics Corp ネットワークシステム及びその障害回復方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000092089A (ja) * 1998-09-10 2000-03-31 Toshiba Corp データ伝送システム
JP2011205444A (ja) * 2010-03-26 2011-10-13 Renesas Electronics Corp ネットワークシステム及びその障害回復方法

Also Published As

Publication number Publication date
JP2017163288A (ja) 2017-09-14

Similar Documents

Publication Publication Date Title
US10136403B2 (en) Communication control device with dynamic fragmenting of non-real-time data
JP5127482B2 (ja) タイミング同期方法、同期装置、同期システム及び同期プログラム
US9514073B2 (en) Device and method for global time information in event-controlled bus communication
US10505651B1 (en) Precision time synchronization over standardized networking protocols
JP2007517427A (ja) メービウス時間トリガ型通信
WO2017154250A1 (ja) 伝送装置
TWI613556B (zh) 對遠端分散式資料庫伺服器之選擇性資料同步及傳送
US8274374B2 (en) Synchronization method between reader and tag
CN104144047A (zh) 通信网络系统的同步方法、中间节点和从节点
JP6045950B2 (ja) 通信制御装置及び通信システム
JP6981175B2 (ja) ネットワーク装置の時刻同期方法、ネットワーク装置、及び、ネットワークシステム
WO2018135604A1 (ja) 抽出装置、抽出方法と記憶媒体、ならびに、異常検知装置、異常検知方法
JP2017168950A (ja) 通信制御装置、通信システム、および、通信制御方法
KR20160122601A (ko) 시간 동기화 방법 및 그 장치
JP2007237300A (ja) 制御装置、ロボット・システム及びロボット制御方法
JP2017228977A (ja) ログ情報作成装置、ログ情報作成方法、ログ情報作成プログラム、及び、情報処理システム
TW201737676A (zh) 通信裝置、通信系統及通信方法
JP2012133414A (ja) 試験装置、試験方法および試験プログラム
TWI719420B (zh) 資訊處理裝置、資訊處理方法及程式
WO2020255316A1 (ja) 通信システム
WO2020188703A1 (ja) 時刻同期装置、通信システム、時刻同期方法および時刻同期プログラム
US20220140992A1 (en) Transmission device
US20050172167A1 (en) Communication fault containment via indirect detection
TWI643472B (zh) Relay device, relay method, and relay program product
KR20060067712A (ko) 무선 1394 시스템의 사이클 타임 동기화 장치 및 그 방법

Legal Events

Date Code Title Description
NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16893574

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 16893574

Country of ref document: EP

Kind code of ref document: A1