WO2017105073A1 - 대기전력을 차단하는 컴퓨터 및 그 제어 방법 - Google Patents

대기전력을 차단하는 컴퓨터 및 그 제어 방법 Download PDF

Info

Publication number
WO2017105073A1
WO2017105073A1 PCT/KR2016/014630 KR2016014630W WO2017105073A1 WO 2017105073 A1 WO2017105073 A1 WO 2017105073A1 KR 2016014630 W KR2016014630 W KR 2016014630W WO 2017105073 A1 WO2017105073 A1 WO 2017105073A1
Authority
WO
WIPO (PCT)
Prior art keywords
power
computer
unit
transistor
power supply
Prior art date
Application number
PCT/KR2016/014630
Other languages
English (en)
French (fr)
Inventor
김창호
Original Assignee
김창호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김창호 filed Critical 김창호
Priority to KR1020187015771A priority Critical patent/KR20180084837A/ko
Publication of WO2017105073A1 publication Critical patent/WO2017105073A1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Definitions

  • the present invention relates to a technique for blocking standby power of a computer. More specifically, the present invention is not only possible to boot the system by pressing the power switch once in the existing method of use in the state of power off, but also to shut off the power automatically when the system is terminated when the use of the computer, standby, A computer that cuts power and a control method thereof. On the other hand, the present invention also relates to a computer and a method of controlling the standby power to shut off the power automatically when pressing the power switch once, as in the conventional method, even when forced termination during operation.
  • Korean Patent Publication No. 10-1633297 discloses a power supply and method for reducing standby power of an electronic device. This technology is designed to reduce standby power only by reducing standby power consumed through the motherboard in the main power off state of the electronic device, and is not designed to completely block such standby power.
  • the present invention has been made to improve the above-described problems in the related art, and provides a computer that automatically shuts off standby power when the computer is finished using the computer as it is.
  • a computer having a function of blocking standby power includes a power switch (SW) configured to turn on / off the computer power by manual operation, and a central portion.
  • SW power switch
  • a power supply unit for supplying various kinds of power required for the operation of the computer, wherein the power supply unit receives an AC power and generates and supplies various power voltages necessary for the operation of the computer, and the power voltages from the power unit.
  • a power management unit for performing a function of supplying or cutting off the motherboard through power ON / OFF control using switching elements, wherein the power management unit is configured to supply power 'ON' or 'OFF' to the T1 connector of the motherboard.
  • 0N / 0FF signal generating unit for giving a signal is configured to further control the overall management of the power management of the computer, and a switching unit for supplying / blocking the required power.
  • the control unit comprises at least one microprocessor or similar microcomputer.
  • the switching unit connected to the collector of the transistor and the transistor base is connected from the second output terminal of the controller relay, and the collector of the transistor and that "the transistor base is connected from the third output terminal of the control unit It includes a connected relay.
  • the switching unit comprises a second switching unit including a transistor connected to a base from a second output terminal of the control unit and a relay connected to a collector of the transistor, wherein the transistor and the relay are connected between a 5VSB power supply and a ground.
  • the present invention provides a computer that does not consume standby power even when not in use. As a result, it is possible to provide a computer that can be used in the same way as the computer currently being used, but can completely shut off standby power by automatically shutting off the power when the computer is shut down. Since the computer according to the present invention substantially does not have wasted standby power, it is possible to greatly reduce the overall power consumption due to the use of electronic products, in particular, the computer, thereby significantly saving electricity costs for individual consumers. In addition, the overall power consumption may be reduced at the national level, thus reducing the total amount of combustion gas (C0 2 etc.) generated during power generation and ultimately contributing to the prevention of environmental pollution. To provide.
  • C0 2 etc. combustion gas
  • FIG. 1 is a diagram illustrating a configuration of a computer circuit for blocking standby power according to an embodiment of the present invention.
  • 2 is a computer circuit for blocking standby power according to another embodiment of the present invention.
  • Figure 3 is a diagram illustrating yet another configuration of the ON / OFF signal generating circuit of the machine to block the standby power in accordance with one embodiment of the present invention.
  • FIG. 1 is a circuit diagram illustrating an example of a schematic circuit configuration of a computer 1 that cuts off standby power according to an embodiment of the present invention.
  • the computer 1 is configured to turn on / off the computer power by manual operation.
  • Power switch A motherboard (mother board or main board) 20 equipped with the functions of the basic components of the computer, such as a computer central processing unit (CPU), memory (ROM, RAM, etc.), clock generator, graphics processing unit, and input / output interface; And a power supply unit 40 for supplying power required for the computer 1.
  • the power supply 40 receives AC power and is required for the operation of the computer 1.
  • the power management unit 10 is a 0N / 0FF signal generator 50 for giving a power 'ON' or 'OFF' signal to the TK2 pin connector header of the motherboard 20, and manages overall power management of the computer.
  • the 0N / 0FF signal generator 50 includes a transistor Q1 connected to a base from the first output terminal 01 of the controller 70 and a relay Iil connected to a collector of the transistor Q1. It is composed.
  • the controller 70 may be configured as a conventional microprocessor or a microcomputer.
  • the switching unit 60 includes a transistor Q2 having a base connected from the second output terminal 02 of the control unit 70, a relay ⁇ 2 connected to a collector of the transistor Q2, and the control unit 70.
  • the transistor Q3 is connected to the base from the third output terminal 03, and the relay? 3 is connected to the collector of the transistor Q3.
  • a pair of transistor Q1 and a relay K1, a pair of transistor Q2 and a relay ⁇ 2, and a pair of transistors Q3 and a relay ⁇ 3 each have a 5VSB power supply. It is configured in parallel between and ground.
  • the 0N / 0FF signal generator 50 is configured to provide a power 0N / 0FF signal to Tl (2-pin connector header) of the motherboard 20 and includes a relay K1 and a transistor Q1.
  • FIG. 26 is a circuit diagram illustrating an example of a configuration of a computer circuit for interrupting standby power according to another embodiment (second embodiment) of the present invention.
  • the computer 1 may include a power switch SW1 configured to turn on / off the computer power by manual operation.
  • a motherboard (or main board) 20 having functions of basic computer components such as a computer central processing unit (CPU), memory (ROM, RAM, etc.), clock generator, graphics processing unit, and input / output interface;
  • a power supply unit 40 for supplying power to the computer 1.
  • FIG. 2 according to another embodiment of the present invention
  • the configuration of the computer 1 that cuts off standby power is the same as that of the circuit configuration of FIG. 1 except that the second switching unit 61 replaces the switching unit 60 of FIG. 1.
  • the second switching unit 61 is connected to the base from the second output terminal (02) of the control unit 70
  • FIG. 1 A pair of configurations of the relay K2 connected to the transistor Q2 and the collector of the transistor Q2 are connected between the 5VSB power supply and the ground, respectively.
  • Figure 3 according to another embodiment (third embodiment) of the present invention
  • Fig. 3 illustrates another configuration (51 in Fig. 3) of the 0N / 0FF signal generating circuit (50 in Fig. 1) of the computer that cuts off standby power.
  • the 0N / 0FF signal generator 51 of the computer 1 includes a pair of transistors Q4 and Q5 of a semiconductor device. As shown in FIG. 3, each base of the transistors Q4 and Q5 is configured such that the output 01 of the microprocessor of the control unit 70 is connected, and also the hint optimiser pair.
  • A. Power ON Control Referring to FIG. 1, when the power switch SW is pressed while the computer 1 is powered off, the contacts SW of the switch SW are connected, and the power management unit ( 10)
  • AC power is supplied to the input terminal (0, P) of the power supply unit 30 through the contacts (j, k) and the contacts (g, h) of the relay (K3) of the switching unit (60).
  • the power supply unit 30 When AC power is supplied, the power supply unit 30 generates various types of power required for the computer and supplies them to each circuit.
  • the computer 1 is in a standby state, and the power supply unit 30 is in a state in which only 5VSB power is output.
  • the microprocessor therein starts to operate to switch the transistor Q2 of the switch window unit 60 to the second output 02 of the microprocessor.
  • Control is carried out, and the contacts e and f are connected by allowing a current to flow in the coil of the relay K2. At this time, since the AC power is continuously supplied to the power supply unit 30 through the contacts e and f of the relay K2 even if the contacts a and b of the switch SW are separated, the power supply unit 30 maintains a standby state. do.
  • the control unit 70 is connected to the output of the microprocessor (03)
  • a high signal is input to the input I.
  • the switch contacts (a, b) are separated from the AC power line and converted into a DC signal line. That is, one switch can separate and operate the DC power level required for AC power supply and control.
  • the microprocessor of the control unit 70 controls the transistor Q1 of the ON / OFF signal generator 50 through its output 01 so that a current flows in the coil of the relay 0Q so that the contacts c, d). Connect it. Therefore, the terminals c and d of the Tl (2-pin connector header) of the motherboard 20 are also connected, and the transistor Q1 is again controlled through the output 01 of the control unit 70 to relay IQ.
  • the current is cut off at the coil of) and the contacts (c, d) are opened. Accordingly, the terminals c and d of the Tl (2-pin connector header) of the motherboard 20 are also opened, so that the motherboard 20 detects a power ON signal (pils).
  • the motherboard 20 converts the PS_0N signal, which was maintained at 'high', into 'low' in the standby mode. Therefore, when the signal PS_0N becomes 'low', the power supply unit 30 outputs and supplies the necessary power, and the computer is booted.
  • the power supply unit 30 Since it is supplied, the power supply unit 30 operates normally.
  • the microprocessor of the control unit 70 controls the transistor Q1 of the ON / OFF signal generator 50 through its output 01, so that a current flows in the coil of the relay K1, and the contact ( c, d), and the terminals c and d of the TK2 pin connector header of the motherboard 20 are also connected.
  • it is controlled again through the transistor Q1 " output (01) to cut off the current in the coil of the relay ( ⁇ ) to open the contacts (c, d), and the terminal of the TK2 pin connector header of the motherboard 20). (c, d) is also opened
  • Motherboard 20 senses the power ON signal (pulse).
  • the motherboard 20 converts the PS_0N signal, which was maintained at high in the standby mode, to low when receiving the power ON signal. PS_0N signal described above
  • the power supply unit 30 When low, the power supply unit 30 outputs and supplies the required power, and thus the computer 1 executes booting.
  • the process of controlling the power supply 0N of the apparatus of the computer 1 according to the present invention has been described with reference to FIGS. 1 and 2, but as shown in FIG.
  • the generation unit 51 may be constituted by transistors Q4 and Q5. Referring to FIG. 3, the power control operation associated with the 0N / 0FF signal generator 51 is performed.
  • the 0N / 0FF signal generator 51 is a microprocessor of the controller 70.
  • the point B and the point A are turned off, and the terminals c and d of the Tl (2-pin connector header) of the motherboard 20 are 'short-circuit' and then open.
  • the motherboard 20 converts the PS_0N signal of the power supply unit 30, which has been kept high in the standby mode, to low when receiving the power 0N signal. Therefore, when the PS_0N signal is 'low', the power supply unit 30 outputs and supplies the required power, and the computer executes booting.
  • the terminal c of the TK2-pin connector header of the motherboard 20 is connected to the ground and the terminal d is connected to the power supply (+ V)
  • the microprocessor of the control unit 70 controls the output (01) and sends a 'high' signal to the 0N / 0FF signal generation unit 51, this signal is
  • transistor Q5 is turned on and points B and A are switched. Subsequently, the microprocessor of the controller 70 again
  • the PS_0N signal After the software is parked, the PS_0N signal, which was kept in a low state, is converted to high.
  • this signal is input to the input (II) of the microprocessor 70 of the control unit 70 of the power management unit 10.
  • the microprocessor controls the output 02 to 'low' to turn off the transistor Q2 of the switching unit 60 to cut off the current flowing through the coil of the relay K2 so that the contact point e of the relay K2 Open the AC power supply by disconnecting it.
  • the current When the power supply is cut off, the current is also cut off in the coil of the relay K3.
  • the contacts i and h of the relay K3 are open and the contacts g and h are connected, and the contacts j and m are open and the contacts j and k are connected.
  • the microprocessor checks this signal and determines that the power is off when it changes to a 'low' state. Therefore, the 0N / 0FF signal generator 50
  • Transistor Q1 is controlled 'high' through output (01) to allow current to flow in coil of relay (K1), connect contacts (c, d), TK2 pin connector header of motherboard 20) Terminals (c, d) are also connected, and the transistor (Q1) is again controlled 'low' through the output (01) to cut off the current through the coil of the relay (K1), and the contacts (c, d). Open). Accordingly, the terminals c and d of the TK2 pin connector header) of the motherboard 20 are also opened to transmit the power OFF signal (pils) to the motherboard 20. In this case, when the computer 1 for blocking standby power according to the present invention is implemented in the configuration of FIG. 3, the control is performed by the 0N / 0FF signal generator 51.
  • the motherboard 20 parks the software and then converts the PS_0N signal, which was kept in the 'low' state, to 'high'.
  • this signal is input to the input (II) of the microprocessor of the control unit 70 of the power management unit 10, the microprocessor controls the output 02 to 'low', the transistor (Q2) of the switching unit 60 Turn off and cut off the current flowing in the coil of relay (K2). In doing so,

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)

Abstract

전원스위치(SW), 중앙처리장치(CPU), 메모리, 그래픽 처리부, 입출력 인터페이스 등을 포함하는 컴퓨터의 기본적인 구성요소들을 탑재한 마더보드(20) 및 컴퓨터의 동작에 필요한 각종 전원을 공급하는 전원 공급부(40)를 포함하는, 대기전력을 차단하는 컴퓨터(1)가 개시된다. 상기 전원 공급부(40)는 AC 전원을 입력받아 컴퓨터(1)의 동작에 필요한 각종 전원전압들올 발생하여 공급하는 전원부(30) 및 전원 ON/OFF 제어를 통해 마더보드(20)에 동작에 필요한 전원을 공급/차단하는 전원 관리부(10)를 포함한다. 전원관리부(10)는 또한 상기 마더보드(20)의 T1 커넥터에 전원 ON/OFF 신호를 주기 위한 ON/OFF 신호 발생부(50), 컴퓨터의 전원관리를 전반적으로 관장하는 제어부(70), 및 필요한 전원들을 공급/차단하는 스위칭부(60, 61)로써 구성된다. 본 발명은 기존의 컴퓨터와 사용방법은 실질적으로 동일하면서도 컴퓨터 종료 시 자동으로 전원을 차단하여 대기전력을 완전히 차단할 수 있는 컴퓨터를 제공한다.

Description

【명세서】
【발명의 명칭】 대기전력을 차단하는 컴퓨터 및 그 제어 방법 【기술분야】 본 발명은 컴퓨터의 대기전력을차단하는 기술에 관한 것이다. 더 상세하게는， 본 발명은 전원이 차단된 상태에서 기존의 사용방법 그대로 전원 스위치만 한번 누르면 시스템의 부팅이 가능할 뿐만 아니라， 컴퓨터의 사용 종료시 시스템 종료를 하면 자동으로 전원을 완전히 차단할수 있는, 대기전력을차단하는 컴퓨터 및 그 제어 방법에 관한 것이다. 한편으로는, 본 발명은 또한, 동작중 강제 종료 시에도 기존의 사용방법 그대로 전원 스위치만 한번 누르면 자동으로 전원을 완전히 차단할수 있도톡 하는， 대기전력을차단하는 컴퓨터 및 그 제어 방법에 관한 것이다.
[배경기술】 종래의 컴퓨터는사용자가 전원 스위치를눌러서 전원 OFF하여도, 보통은 대기전력이 상당히 낭비되고 있는데, 이로 인한 전 세계적으로 수많은 수의 컴퓨터에서의 전력의 낭비는 결코무시할수가 없을 것이다. 따라서， 세계 각국에서는 가정용 전자제품뿐만 아니라 컴퓨터에서도불필요한 대기전력을 최대한줄이거나 제거하도록 전자제품이나 컴퓨터의 사양을 규제함으로써 에너지 자원의 낭비를 회피하고 친환경적 생활의 구현을 위하여 상당히 많은 노력을 기울이고 있다. 특히, 친환경적 제품의 구현에 대해 매우 엄격한 기준을 설정하고 있는 유럽 각국의 경우는, 심지어는 별도로 기계식 스위치를
전자제품에 부착하여 매뉴얼로 전원을차단
1
대체용지 (규칙 제 26조) 할수 있도록 규제를 하고 있는실정이다. 그러나 단순히 대기전력만을 규제하고 있는 실정이어서, 그러한 대기전력을 줄이는 대신 무효전력을상웅하게 늘리도록 방치함으로써 실질적인 전력량은규제 전후에 별 차이가 없게 되므로， 이 또한 국가 전체적으로는， 실질적으로 불필요하게 전력을낭비하게 된다는 문제가 여전히 존재한다. 관련 참고문헌으로서 , 대한민국 등록특허공보 제 10— 1633297호는 전자 디바이스의 대기전력 감소를 위한 전원공급장치 및 방법을 개시한다. 이 기술은 전자 디바이스의 메인 전원 오프 상태에서 메인보드를 통해 소모되는 대기전력을 감소시켜 단지 대기전력을 감소시키기 위한 것으로서, 그러한 대기전력을 완전히 차단하도록 설계되어 있지는 않다.
【발명의 상세한 설명】
【기술적 과제】 따라서， 본 발명은 전술한종래기술상의 문제점을 개선하고자 안출 된 것으로서, 컴퓨터를 기존의 사용방법 그대로 사용하면서도 컴퓨터 사용 종료 시 자동으로 대기전력을차단하는 컴퓨터를 제공함에 있다.
【기술적 해결방법】 본 발명의 일 측면에 따르면, 대기전력을차단하는 기능을 갖는 컴퓨터가 제공되는바, 상기 컴퓨터는 수동 동작으로 컴퓨터 전원을 ON/OFF하도톡 구성된 전원스위치 (SW)와， 중앙처리장치 (CPU) , 메모리， 그래픽 처리부, 입출력 인터페이스를 포함하는 컴퓨터의 기본적인 구성요소들의 기능을 탑재한 마더보드 (주기판)와， 그
대체용지 (규칙 제 26조) 리고 컴퓨터의 동작에 필요한 각종 전원을 공급하는 전원 공급부를 포함하되， 상기 전원 공급부는, AC 전원을 입력받아 컴퓨터의 동작에 필요한각종 전원전압들을 발생하여 공급하는 전원부, 및 상기 전원부로부터의 전원전압들을 스위칭 소자들을 이용한 전원 ON/OFF 제어를 통해 상기 마더보드에 공급 또는 차단하는 기능을수행하기 위한 전원 관리부를 포함하고， 상기 전원관리부는, 상기 마더보드의 T1 커넥터에 전원 ' ON ' 또는 ' OFF ' 신호를주기 위한 0N/0FF신호 발생부 컴퓨터의 전원관리를 전반적으로 관장하는 제어부, 및 필요한 전원을 공급 /차단하는 스위칭부를 더 포함하여 구성된다. 바람직하게는, 상기 0N/0FF신호 발생부는상기 제어부의
저 11출력단으로부터 베이스가 접속된 트랜지스터와그 트랜지스터의 컬렉터에 접속된 릴레이를 포함한다. 바람직하게는, 상기 제어부는 적어도 하나의 마이크로프로세서 또는 그와 유사한 기능의 마이컴을 포함한다. 바람직하게는, 상기 스위칭부는상기 제어부의 제 2출력단으로부터 베이스가 접속된 트랜지스터와 그 트랜지스터의 컬렉터에 접속된 릴레이와, 그리고 상기 제어부의 제 3출력단으로부터 베이스가 접속된 트랜지스터와 그 '트랜지스터의 컬렉터에 접속된 릴레이를 포함한다. 선택적으로는ᅳ 상기 스위칭부는상기 제어부의 계 2출력단으로부터 베이스가 접속된 트랜지스터와상기 트랜지스터의 컬렉터에 접속된 릴레이를 포함하는 제 2스위칭부로 구성하되 , 상기 트랜지스터와 릴레이는 5VSB전원과 접지 사이에 접속된다.
대체용지 (규칙제 26조) 【발명의 효과】 본 발명은 사용중이 아닐 때에도 대기전력을 소비하지 않는 컴퓨터를 제공한다. 이로써， 현재 사용 중인 컴퓨터와사용방법은 동일하면서도 컴퓨터 종료 시 자동으로 전원을 차단하여 대기전력을 완전히 차단할수 있는 컴퓨터를 제공할수가 있게 된다. 본 발명에 따른 컴퓨터는 낭비되는 대기전력이 실질적으로 존재하지 않게 되므로， 전자제품， 특히 컴퓨터의 사용으로 인한 전체적인 전력소모를 크게 줄일 수 있게 되고, 이에 따라 개인 소비자에게는 전기료를상당하게 절약할수 있도톡 함과 아울러, 국가적인 차원에서는 전체 전력 소비량이 감소할 수도 있기 때문에， 발전 시 발생하는 연소가스 (C02등)의 총량을 저감하여, 궁극적으로는 환경오염을 방지하는 데에도 더욱 기여할수 있다는 효과를 제공한다.
【도면의 간단한설명】 본 발명의 전술한 그리고 다른특징들， 측면들， 및 이점들은 첨부한 도면들을 참조하여 후술하는상세한설명을 읽음으로써 더 잘 이해될 수 있을 것이다. 여기서 도면들중 같은 부호들은 그 도면들 전체에 걸쳐서 같은 부재 또는 구성요소를 나타내는 것으로 의도된다. 도 1은 본 발명의 일 실시 예에 따른 대기전력을차단하는 컴퓨터 회로의 구성을 예시한 도면이다. 도 2는본 발명의 또다른실시 예에 따른 대기전력을차단하는 컴퓨터 회로
4
대체용지 (규칙 제 26조) 의 구성을 예시한 도면이다. ' 도 3은 본 발명의 일실시 예에 따른 대기전력을차단하는 컴퓨터의 ON/OFF신호 발생 회로의 또다른구성을 예시한도면이다.
【발명의 실시를 위한 형태】 첨부한 도면을 참조하여 제공되는 하기의 설명은 청구범위에 의해 정의되는 본 발명의 예시적인 실시예 (들)과 그의 균등물에 대한포괄적인 이해에 도움을주기 위해 제공되는 것이다. 본설명은 그러한 이해에 도움되는 다양한 특정 세부사항들을 포함하고 있지만， 이것들은 단순히 예를 들어 설명하는 것으로서 간주 되어야할 것이다. 따라서， 당해 기술분야에서 통상적인 기술을 갖는사람이라면 여기에 기술된 실시예들의 여러 가지의 변경과 변형들이 본 발명의 영역과 개념으로부터 벗어나지 않고도 이루어질 수 있다는 것을 잘 인식할 수 있을 것이다. 아래의 설명 중 어느 구성요소또는 대상물이 단수형 표현으로 되어 있을지라도， 전후문맥상 명백하게 달리 지시하지 않는 한， 그것은 복수형 구성요소 또는 대상물들도포함하고 있는 것으로 이해되어야할 것이다. 본 개시에서 사용되고 있는 "대체로， 대략， 본질적으로" 등의 용어들은， 임의의 특성， 파라미터 또는 값 (들)이 정확하게 제공될 필요는 없지만, 예컨대， 당해 기술분야의 전문가들에게 알려진 어느 정도의 허용 오차 측정 공차또는 다소의 변동이 동일한특성, 파라미터， 값 (들)을 제공하도록 하는 효과를 배제하지 않는 양만큼 일어날 수도 있다는 것올 의미하도톡사용된다. 이하， 첨부된 도면들을 참조하여 본 발명의 바람직한실시예에 따른, 기존의
5
대체용지 (규칙제 26조) 전자제품을 사물인터넷을 이용하여 연결 가능하게 하는 제어장치 및 그 제어 방법에 대하여 상세히 설명한다. 다만, 여기서 본 발명의 여러
실시예 (들)에 대한 구성 및 동작 관계를 설명함에 있어 어떤 공지의 기능과 구성 요소 (들)에 관련한 세부적인 설명은 본 개시의 명료성과 간결성을 위해 편의상 생략될 수도 있을 것이다. 이하, 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할수 있는 바람직한실시 예를 상세히 설명한다. 다만， 본 발명의 바람직한실시 예에 대한동작원리를 상세하게 설명함에 있어 관련된 공지기능 또는 구성에 대한구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그상세한 설명을 생략한다. 이하, 본 발명에 따른 대기전력을 차단하는 컴퓨터 회로의 구성의 바람직한실시 예를 첨부한도면들을 참조하여 상세히 설명한다. 도 1은본 발명의 일 실시 예에 따른 대기전력을 차단하는 컴퓨터 (1)의 개략적인 회로 구성의 일례를 예시하는 회로도이다. 도 1을 참조하여， 본 발명의 구현 원리에 따른 대기전력을차단하는 컴퓨터 (1)의 구성을 설명하면, 상기 컴퓨터 (1)는， 수동 동작으로 컴퓨터 전원을 ON/OFF하도록 구성된
전원스위치 (SW) ; 컴퓨터의 중앙처리장치 (CPU) , 메모리 (ROM, RAM등)， Clock 제너레이터， 그래픽 처리부， 입출력 인터페이스 등의 컴퓨터의 기본적인 구성요소들의 기능을 탑재한마더보드 (mother board또는주기판 )(20) ; 및컴퓨혀 (1)에 필요한 전원을 공급하는 전원 공급부 (40)를 포함하여 구성된다. 또한， 상기 전원 공급부 (40)는 AC 전원을 입력 받아 컴퓨터 (1)의 동작에 필
6 대체용지 (규칙 제 26조) 요한 각종 전원전압을 공급하는 전원부 (30)와 전원 관리부 (10)를포함한다. 상기한 전원부 (30)에서 공급되는 각종 전원은 +5V, +12V1, +12V2, +3.3V, -12V, 5VSB등을 포함할수 있으나， 반드시 이들에만 한정되는 것은 아니며， 당해 기술분야에서 통상적인 컴퓨터의 동작에 필요한각종의 전원전압， 동작전압들의 일부 또는 전부를 포함하는 개념으로 인식하여야할 것이다. 상기 전원관리부 (10)는 상기 마더보드 (20)의 TK2핀 커넥터 헤더)에 전원 'ON' 또는 'OFF' 신호를주기 위한 0N/0FF신호 발생부 (50)， 컴퓨터의 전원관리를 전반적으로 관장하는 제어부 (70) (마이크로프로세서를 포함함)， 및 필요한 전원을 공급 /차단하는스위칭부 (60)를 포함한다. 상기 0N/0FF신호 발생부 (50)는상기 제어부 (70)의 제 1출력단 (01)으로부터 베이스가 접속된 트랜지스터 (Q1)와 그트랜지스터 (Q1)의 컬렉터에 접속된 릴레이 (Iil)를 포함하여 구성된다. 상기 제어부 (70)은 통상적인 마이크로프로세서 또는 마이컴으로 구성 가능하다. 상기 스위칭부 (60)는 상기 제어부 (70)의 제 2출력단 (02)으로부터 베이스가 접속된 트랜지스터 (Q2)와그 트랜지스터 (Q2)의 컬렉터에 접속된 릴레이 (Κ2)와， 그리고상기 제어부 (70)의 제 3출력단 (03)으로부터 베이스가 접속된 트랜지스터 (Q3)와 그 트랜지스터 (Q3)의 컬렉터에 접속된 릴레이 (Κ3)를 포함하여 구성된다. 도 1에 도시된 바와 같이, 트랜자스터 (Q1)와 릴레이 (K1)의 쌍， 트랜지스터 (Q2)와 릴레이 (Κ2)의 쌍， 및 트랜지스터 (Q3)와 릴레이 (Κ3)의 쌍은 각각 5VSB 전원과 접지 사이에 병렬로 구성된다.
0N/0FF신호 발생부 (50)는상기 마더보드 (20)의 Tl(2핀 커넥터 헤더)에 전원 0N/0FF 신호를주기 위해 것으로서， 릴레이 (K1) 및 트랜지스터 (Q1)를 포함하여 구성된다.
대체용지 (규칙제 26조) 도 2는 본 발명의 또 다른실시 예 (제 2실시 예)에 따른 대기전력을 차단하는 컴퓨터 회로의 구성의 일례를 예시하는 회로도이다. 도 2를 참조하여， 본 발명의 구현 원리에 따른 대기전력을 차단하는 컴퓨터 (1)의 구성을 설명하면， 상기 컴퓨터 (1)는， 수동 동작으로 컴퓨터 전원을 ON/OFF 하도록 구성된 전원스위치 (SW1) ; 컴퓨터의 중앙처리장치 (CPU) , 메모리 (ROM, RAM등)， Clock제너레이터， 그래픽 처리부, 입출력 인터페이스등의 컴퓨터의 기본적인 구성요소들의 기능을 탑재한 마더보드 (또는주기판 ) (20) ; 및 컴퓨터 (1)에 필요한 전원을 공급하는 전원 공급부 (40)를포함하여 구성된다.도 2에 도시된 바와 같은, 본 발명의 또 다른실시 예에 따른
대기전력을 차단하는 컴퓨터 (1)의 구성은， 도 1의 스위칭부 (60)를 대체하는 제 2의 스위칭부 (61)를 구비하는 것을 제외하고는 도 1의 회로 구성과
대동소이하므로， 여기서는 그상세한 구성 설명을 생략한다. 다만 상기 제 2 스위칭부 (61)는 제어부 (70)의 제 2출력단 (02)으로부터 베이스가접속된
트랜지스터 (Q2)와 그트랜지스터 (Q2)의 컬렉터에 접속된 릴레이 (K2)의 한 쌍의 구성이 각각 5VSB전원과 접지 사이에 접속된다. 또한， 도 3은 본 발명의 또 다른실시 예 (제 3 실시 예)에 따른
대기전력을 차단하는 컴퓨터의 0N/0FF신호 발생 회로 (도 1의 50)의 또 다른 구성 (도 3의 51)을 예시하는 도면이다. 도 3을 참조하면, 상기 컴퓨터 ( 1)의 0N/0FF 신호 발생부 (51)는 반도체소자의 한 쌍의 트랜지스터들 (Q4, Q5)을 포함하여 구성한다. 도 3에 도시된 바와 같이， 상기 트랜지스터들 (Q4, Q5)의 각각의 베이스는 제어부 (70)의 마이크로프로세서의 출력 (01)이 접속되도록 구성되며, 또한상기한트괜지스터 쌍
8
대체용지 (규칙제 26조) 의 컬렉터와 이미터의 공통 접속점들 (A또는 B)은상기 마더보드 (20)의 Tl(2핀 커넥터 헤더)의 접점들 (d또는 c)을 경유하여 +5V 전원전압에 각각 접속되도록 구성된다. 이하， 전술한 구성에 의거하여 본 발명의 바람직한실시 예들에 따른 대기전력을차단하는 컴퓨터 (1) 장치의 동작원리를 설명하면 다음과 같다.
A. 전원 ON제어 : 도 1을 참조하면， 컴퓨터 (1)에 전원이 차단된 상태에서 전원스위치 (SW)를 누르면， 스위치 (SW)의 접점들 (a, b)이 접속되어， 전원관리부 (10)의
스위칭부 (60)의 릴레이 (K3)의 접점 (j , k)과 접점 (g, h)을통해 AC전원이 전원부 (30)의 입력단 (0， P)에 공급된다. AC전원이 공급되면, 전원부 (30)는 컴퓨터에 필요한 각종 전원을 만들어 회로 각부에 공급한다. 이때, 컴퓨터 (1)는 대기상태이며, 전원부 (30)는 5VSB전원만출력 공급하고 있는상태가된다. 상기한 5VSB 전원이 전원관리부 (10)의 제어부 (70)에 공급되면， 그 내부의 마이크로프로세서가동작을 시작하여 스위창부 (60)의 트랜지스터 (Q2)를 마이크로프로세서의 제 2 출력 (02)을 통해 제어하고, 릴레이 (K2)의 코일에 전류가 흐르도록 함으로써 접점 (e, f )이 접속된다. 이때， AC 전원은 스위치 (SW)의 접점 (a, b)이 분리되어도 릴레이 (K2)의 접점 (e, f)을 통해서 전원부 (30)에 계속 공급되므로, 전원부 (30)는 대기상태를 유지한다. 또한, 제어부 (70)는마이크로프로세서의 출력 (03)을 통해
트랜지스터 (Q3)를 제어하여 릴레이 (K3)의 코일에 전류가흐르도록 함으로써 접속되어 있던 접점 (j , k)은 오픈 되고， 타접점 (j , m)이 접속되어 접지에 연결된다. 한편, 접속되어 있던
9
대체용지 (규칙제 26조) 접점 (h, g)은 오픈 되고， 타접점 (h, i )이 접속되어， 접점 ( 0과 연결된 저항 (R)을 통해서 +5V에 연결되고, 제어부 (70)의 마이크로프로세서의
입력 (I)에는 '하이 (high) ' 신호가 입력된다. 이렇게 스위치 접점 (a, b)은 AC 전원 라인과분리되고， DC 신호 라인으로 변환된다. 즉, 한 개의 스위치로 AC 전원공급과 제어시 필요한 DC전원 레벨을분리하여 동작시킬 수 있다. 한편， 제어부 (70)의 마이크로프로세서는 그의 출력 (01)을 통해 ON/OFF 신호 발생부 (50)의 트랜지스터 (Q1)를 제어하여 릴레이 0Q)의 코일에 전류가 흐르게 함으로써 접점 (c, d)을 접속시킨다. 따라서 , 마더보드 (20)의 Tl(2핀 커넥터 해더)의 단자 (c, d)도 접속이 되게 하고, 다시 트랜지스터 (Q1)를 제어부 (70)의 출력 (01)을통해 제어하여 릴레이 (IQ)의 코일에 전류를차단하고， 접점 (c, d)을 오픈시키게 된다. 이에 따라， 마더보드 (20)의 Tl(2핀 커넥터 헤더)의 단자 (c , d)도 오픈 됨으로써 마더보드 (20)는 전원 ON 신호 (필스)를 감지한다. 마더보드 (20)가상기 전원 ON신호를 받으면， 대기모드에서 '하이 '로 유지하던 PS_0N 신호를 '로우 '로 변환시킨다. 따라서 , PS_0N 신호가 '로우 '가 되면 전원부 (30)는 필요한 전원을 출력하여 공급하고 컴퓨터는 부팅 된다. 또한， 도 2를 참조하면， 전원이 차단된 상태에서 전원스위치 (SW1)를 누르면， 접점 (a, b)가 접속되어， AC 전원이 전원부 (30)의 단자 (0， P)에 공급되며， 그와동시에 전원스위치 (SW1)의 접점 (cl, dl)이 접속되었다가오픈 된다. 이때， AC 전원이 공급되면， 전원부 (30)는 컴퓨터에 필요한각종 전원을 만들어 공급한다. 이 시점에서 컴퓨터는 대기 상태로서 상기 전원부 (30)는 5VSB 전원만출력， 공급하고 있는상태가 된다.
10
대체용지 (규칙 제 26조) 일단상기 5VSB 전원이 전원관리부 (10)의 제어부 (70)에 공급되면， 마이크로프로세서는 동작을 시작하고， 스위칭부 (61)의 트랜지스터 (Q2)를 마이크로프로세서의 출력 (02)을 통해 제어하여 릴레이 (K2)의 코일에 전류가 흐르게 함으로써 접점 (e , f )이 접속된다. 이때， AC 전원은 스위치 (SW)의 접점 (a , b)이 분리되어도 릴레이 (K2)의 접점 (e, f )을 통해서 전원부 (30)에 계속
공급되므로 전원부 (30)는 정상동작을 한다. 한편， 제어부 (70)의 마이크로프로세서는 그의 출력 (01)을통해 ON/OFF 신호 발생부 (50)의 트랜지스터 (Q1)를 제어하는바， 릴레이 (K1)의 코일에 전류가 흐르게 하여， 접점 (c , d)을 접속시키고， 마더보드 (20)의 TK2핀 커넥터 헤더)의 단자 (c , d)도 접속이 되게 한다. 또한, 다시 트랜지스터 (Q1) " 출력 (01)을 통해 제어하여 릴레이 (Π)의 코일에 전류를 차단하여 접점 (c , d)을 오픈시켜, 마더보드 (20)의 TK2핀 커넥터 헤더)의 단자 (c , d)도 오픈 됨으로써
마더보드 (20)는 전원 ON 신호 (펄스)를 감지한다. 마더보드 (20)는상기한 전원 ON 신호를 받으면 대기모드에서 '하이 '로 유지하던 PS_0N 신호를 '로우 '로 변환시키게 된다. 상기한 PS_0N신호가
'로우 '가 되면， 전원부 (30)는 필요한 전원을 출력하여 공급하고， 따라서 컴퓨터 (1)는 부팅을 실행한다. 이상， 도 1 및 2를 참조하여 본 발명에 따른 컴퓨터 (1) 장치의 전원 0N 제어과정을설명하였지만， 도 3에서 설명한 구성과 같이 , 0N/0FF신호
발생부 (51)를 트랜지스터 (Q4, Q5)로 구성하여도무방하다. 도 3을 참조하여 상기 0N/0FF 신호 발생부 (51)와 관련한 전원 제어동작을 e
11
대체용지 (규칙제 26조) 명하면 다음과 같다. 여기서, 마더보드 (20)의 TK2핀 커넥터 해더)의 단자 (c)는 전원 (+5V)에 연결되는 한편， 단자 (d)는 접지에 연결되어 있다.
ON/OFF신호 발생부 (51) 제어:
0N/0FF 신호 발생부 (51)는, 제어부 (70)의 마이크로프로세서의
출력 (01)으로부터의 '하이' 신호를 트랜지스터 (Q4, Q5)의 베이스에 인가하면， 트랜지스터 (Q4)가 턴 0N 되어, 포인트 B와 점 A가스위칭 되었다가 다시 제어부 (70)의 마이크로프로세서가 이 출력 (01)을 제어하여ᅤ '로우' 신호를 트랜지스터 (Q4, Q5)의 베이스에 인가하면， 트랜지스터 (Q4)는 턴 OFF 된다.
그러면, 포인트 B와 점 A가 턴 오프 되어， 마더보드 (20)의 Tl(2핀 커넥터 헤더)의 단자 (c, d)는 '쇼트 (short-circuit ) '되었다가오픈 된다.
마더보드 (20)는, 이 전원 0N 신호를 받으면 , 대기모드에서 '하이 '로 유지하던 전원부 (30)의 PS_0N 신호를 '로우 '로 변환시킨다. 따라서 , 상기 PS_0N신호가 '로우 '가 되면， 전원부 (30)는 필요한 전원을출력하여 공급하고, 이에 따라 컴퓨터는 부팅을실행한다. 또한, 전술한 것과는 반대로， 마더보드 (20)의 TK2핀 커넥터 헤더)의 단자 c가 접지에 연결되고， 단자 d가 전원 (+V)에 연결되어 있는 경우 (점선으로 표시됨)를 설명하면 다음과 같다. 제어부 (70)의 마이크로프로세서가출력 (01)을 제어하여 0N/0FF신호 발생부 (51)에 '하이' 신호를 보내면, 이 신호는
트랜지스터 (Q4, Q5)의 베이스에 인가되고, 트랜지스터 (Q5)가 턴 온 되어， 포인트 B 및 A가 스위칭된다. 이어서， 다시 제어부 (70)의 마이크로프로세서가
출력 (01)을 제어하여, '로우' 신호를 트랜지스터 (Q4, Q5)의 베이스에 인가하면， 트랜지스터 (Q4)가 턴 OFF되어， 포인트 B와포인트 A가 턴 오프 됨으로써 마더보드 (20)의 Tl(2핀 커넥터 헤더)의 단
12 대체용지 (규칙제 26조) 자 (C , d)는 쇼트 되었다가오픈된다. 이때， 마더보드 (20)가상기한 전원 ON 신호를 받으면, 대기모드에서 '하이 ' 로 유지하던 전원부 (30)의 PS— ON신호를 '로우 '로 변환시킨다. 이어서， 상기 PS_0N 신호가 '로우 '가 되면， 전원부 (30)는 필요한 전원을 출력하여 공급하고， 컴퓨터는 부팅을실행한다. 이와 같이， 트랜지스터들 (Q4, Q5)은 마더보드 (20)의 Tl(2핀 커넥터 해더)의 회로 구성에 따라서, 한쪽 트랜지스터만동작을 하고， 다른 쪽 트€지스터는 오픈 상태를유지하므로 마더보드 (20)의 ΤΚ2핀 커넥터 헤더)의 극성과무관하게 연결 가능하다. 즉， 다시 말하면， 상기 ΤΚ2핀 커넥터 헤더)의 극성이 c가 +이고 d가 접지인 경우나， 또는 반대로， c가 접지이고 d가 +인 역 극성이더라도, 그 극성을 구별할 필요가 없이 역으로 연결하여도 동작이 가능할 것이다. 전원 OFF제어: 컴퓨터 (1) 사용이 끝나 시스템 종료를 하면, 마더보드 (20)는
소프트웨어를 파킹 한후， '로우 ' 상태를 유지하던 PS_0N신호를 '하이 '로 변환한다ᅳ 이 신호가 전원관리부 (10)의 제어부 (70)의 마이크로프로세서 (70)의 입력 (II)으로 입력되면， 마이크로프로세서는 출력 (02)을 '로우 '로 제어하여 스위칭부 (60)의 트랜지스터 (Q2)를 턴 OFF 시켜, 릴레이 (K2)의 코일에 흐르던 전류를 차단하여 상기 릴레이 (K2)의 접점 (e, f )를 오픈시김으로써 공급되고 있던 AC전원을 차단한다. 전원 공급이 차단되면 릴레이 (K3)의 코일에도 전류가차단된다. 따라서, 릴레이 (K3)의 접점 ( i , h)은 오픈 되고 접점 (g, h)이 접속되며， 또한 접점 (j , m)은 오픈 되고 접점 (j , k)이 접속된다.
13
대체용지 (규칙제 26조) 이에 따라서， 컴퓨터의 대기전력까지 완전히 차단됨을 이해할수 있다. 컴퓨터 강제종료: 컴퓨터 (1)에서 에러가 발생한 경우， 강제로 종료하기 위해 전원스위치 (도 1의 SW또는 도 2의 SW1)를 1초 이상 누르면， 스위치 (SW)의 접점 (a, b)이 접속되거나， 스위치 (SW1)의 접점 (cl, dl)아 접속된다. 이때 전원관리부 (10)의 제어부 (70)의 마이크로프로세서의 입력 (I)은 '하이 ' 를 유지하고 있다가
'로우 '로 바뀐다. 마이크로프로세서는 이 신호를 확인하여， 이것이 '로우' 상태로 바뀌면 전원을 OFF하는 것으로 판단한다. 따라서， 0N/0FF신호 발생부 (50)의
트랜지스터 (Q1)를출력 (01)을 통해 '하이 '로 제어하여 릴레이 (K1)의 코일에 전류가흐르게 하고， 접점 (c , d)을 접속시켜， 마더보드 (20)의 TK2핀 커넥터 헤더)의 단자 (c , d)도 접속이 되게 하고, 다시 트랜지스터 (Q1)를출력 (01)을 통해 '로우 '로 제어하여, 릴레이 (K1)의 코일에 통하는 전류를 차단하여, 접점 (c, d)을 오픈시킨다. 따라서, 마더보드 (20)의 TK2핀 커넥터 해더)의 단자 (c , d)도 오픈 됨으로써 전원 OFF신호 (필스)를 마더보드 (20)로 전송한다. 이때， 본 발명에 따른 대기전력을차단하는 컴퓨터 (1)를 도 3의 구성으로 구현한 경우에는, 상기 0N/0FF신호 발생부 (51)에 의해 제어를 수행한다. 이 경우， 마더보드 (20)는 소프트웨어를 파킹한후， '로우' 상태를 유지하던 PS_0N 신호를 '하이 '로 변환한다. 이 신호가 전원관리부 (10)의 제어부 (70)의 마이크로프로세서의 입력 (II)에 입력되면， 마이크로프로세서는 출력 (02)을 '로우 '로 제어하여， 스위칭부 (60)의 트랜지스터 (Q2)를 턴 OFF 시키고， 릴레이 (K2)의 코일에 흐르던 전류를 차단한다. 그럼으로써 ,
릴레이 (K2)의 접점 (e, f )을 오픈시켜서， AC 전
14
대체용지 (규칙제 26조) 원 공급을 차단하도록 제어한다 . 상기한 바와 같이, AC 전원공급이 차단되면， 릴레이 (K3)의 코일에도 전류가차단되어, 그 릴레이 (K3)의 접점 ( i , h)은 오픈 되고 접점 (g, h)은 접속되며， 이에 따라또한 접점 (j , m)이 오픈 되고 접점 (j , k)이 접속된다. 그 결과， 컴퓨터의 대기전력까지 완전히 차단되는 것이다. 이상 전술한상세한설명 및 후술하는 청구범위에 사용된 용어들과 단어들은, 그것의 서지학적 의미에만 한정되는 것이 아니라， 단지 본 발명에 대하여 명료하고 일관성 있는 이해를 가능하게 하기 위해 여기서 사용되고 있는 것이다. 따라서, 당해 기술분야의 전문가라면， 아래에 기술된 바람직한 실시예 (들)의 설명은 단지 예시의 목적을 위해 제공되는 것으로서, 본 발명을 한정하는목적으로 제공되는 것은 아니며, 따라서 본 발명의 보호범위는 후술하는 특허청구범위 및 그 균등물들에 의해서만 정의되는 것임을 명백하게 이해할 수 있을 것이다. 여러 실시예들중의 단지 임의의 특징들만이 여기서 예시되고
기술되었지만, 수많은 변형들과 변경들이 당해 기술분야의 전문가들에게 자명할 것이다. 따라서, 첨부된 청구범위들은 본 발명의 진정한 정신의 범위 내에서 있는 한그러한모든 변형과 변경들을 포괄하는 것으로 의도된다는 것을 이해할 것이다.
15
대체용지 (규칙 제 26조)

Claims

【청구의 범위】
【청구항 11 수동 동작으로 컴퓨터 전원을 ON/OFF하도록 구성된 전원스위치 (SW)와, 컴퓨터의 중앙처리장치 (CPU) , 메모리， Clock제너레이터， 그래픽 처리부, 입출력 인터페이스를 포함하는 컴퓨터의 기본적인 구성요소들의 기능을 탑재한
마더보드 (주기판) (20)와， 그리고 컴퓨터의 동작에 필요한 각종 전원을 공급하는 전원 공급부 (40)를 포함하는, 대기전력을차단하는 컴퓨터 (1)에 있어서， 상기 전원 공급부 (40)는,
AC 전원을 입력받아 컴퓨터 (1)의 동작에 필요한 각종 전원전압들을 발생하여 공급하는 전원부 (30) ; 및 상기 전원부 (30)로부터의 전원전압들을 스위칭 소자들을 이용한 전원 0N/0FF 제어를 통해 마더보드 (20)에 공급 또는 차단하는 기능을 수행하기 위한 전원 관리부 (10)를 포함하고; 상기 전원관리부 (10)는， 상기 마더보드 (20)의 T1 커넥터에 전원 '0N ' 또는 'OFF' 신호를 주기 위한 0N/0FF 신호 발생부 (50또는 51)， 컴퓨터의 전원관리를 전반적으로 관장하는 제어부 (70)， 및 필요한 전원을공급 /차단하는 스위칭부 (60또는 61)를포함하여 구성되는 전원 관리부 '(10)를포함하는 컴퓨터.
【청구항 2] 제 1항에 있어서， 상기 0N/0FF신호 발생부 (50)는 상기 제어부 (70)의 제 1출력단 (01)으로부터 베이스가 접속된 트랜지스터 (Q1)와 그 트랜지스터 (Q1)의 컬렉터에 접속된 릴레이 (K1)를 포함하는 것인 컴퓨터.
16 대체용지 (규칙 제 26조)
【청구항 3】 제 2항에 있어서, 상기 제어부 (70)는 적어도하나의
마이크로프로세서 또는 그와유사한 기능의 마이컴을 포함하는 것인 컴퓨터.
【청구항 4】
저 U항에 있어서， 상기 스위칭부 (60)는 상기 제어부 (70)의 제 2출력단 (02)으로부터 베이스가 접속된 트랜지스터 (Q2)와 그 트랜지스터 (Q2)의 컬렉터에 접속된 릴레이 (K2)와, 그리고 상기 제어부 (70)의 제 3출력단 (03)으로부터 베이스가 접속된 트랜지스터 (Q3)와 그 트랜지스터 (Q3)의 컬렉터에 접속된 릴레이 (K3)를 포함하는 것인 컴퓨터.
【청구항 5] 제 4항에 있어서， 상기 ON/OFF 신호 발생부 (50)의 상기 트랜지스터 (Q1)와 릴레이 (K1)의 쌍과, 그리고 상기 스위칭부 (60)의 상기 트랜지스터 (Q2)와 릴레이 (K2)의 쌍 및 트랜지스터 (Q3)와 릴레이 (K3)의 쌍은 각각 상기 전원부 (30)로부터 제공되는 5VSB 전원과 접지 사이에 병렬로 구성되는 것인 컴퓨터.
【청구항 6】 제 1항에 있어서， 상기 스위칭부는상기 제어부 (70)의
제 2출력단 (02)으로부터 베이스가 접속된 트랜지스터 (Q2)와상기
트랜지스터 (Q2)의 컬렉터에 접속된 릴레이 (K2)를 포함하는 제 2스위칭부 (61)로 구성하되， 상기 트랜지스터 (Q2)와 릴레이 (K2)의 구성은 5VSB 전원과 접지 사이에 접속되는 것인 컴퓨터.
【청구항 7】 제 1항에 있어서， 상기 스위칭부 (61)는상기 제어부 (7Θ)의
제 2출력단 (02)으로
17
대체용지 (규칙제 26조) 부터 베이스가 접속된 트랜지스터 (Q2)와 그 트랜지스터 (Q2)의 컬렉터에 접속된 릴레이 (K2)를 포함하되， 직렬로 접속된 상기 트랜지스터 (Q2)와 릴레이 (1(2)는 상기 전원부 (30)로부터 제공되는 5VSB 전원과 접지 사이에 병렬로 구성되는 것인 컴퓨터.
【청구항 8】 제 1항에 있어서， 상기 ON/OFF 신호 발생부 (51)는 각각의 베이스가 제어부 (70)의 마이크로프로세서의 출력 (01)이 접속된， 반도체소자의
트랜지스터들 (Q4, Q5)의 쌍을포함하되, 상기 트랜지스터들 (Q4, Q5) 간의 이미터 /컬렉터의 접속점들 (A또는 B)은마더보드 (20)의 T1 커넥터의 접점들에 각각 접속되도록 구성되어， T1의 극성에 관계없이 온 /오프 신호를 전달하도톡 구성한 것인 컴퓨터.
【청구항 9】 전원스위치 (SW) , 컴퓨터의 마더보드 (주기판) (20) , 및 컴퓨터의 동작에 필요한 각종 전원을 공급하는 전원 공급부 (40)를 포함하는 컴퓨터의 대기전력을 차단하는 장치에 있어서， 상기 전원 공급부 (40)는, AC전원을 입력받아 컴퓨터 (1)의 동작에 필요한 각종 전원전압들을 발생하여 공급하는 전원부 (30) 및 스위칭 소자들을 이용한 전원 0N/0FF 제어를 통해 마더보드 (20)에 전원을 공급 또는 차단하는 기능을 수행하기 위한 전원 관리부 ( 10)를 포함하고, 상기 전원관리부 (10)는， 상기 마더보드 (20)의 T1 커넥터에 전원 ' 0N ' 또는 'OFF ' 신호를 주기 위한 0N/0FF 신호 발생부 (50또는 51) 컴퓨터의 전원관리를 전반적으로 관장하는 제어부 (70) , 및 필요한 전원을 공급 /차단하는 스위칭부 (60 또는 61)를 포함하여 구성되는 전원 관리부 (10)를 포함하는 장치.
18
대체용지 (규칙 제 26조)
PCT/KR2016/014630 2015-12-14 2016-12-14 대기전력을 차단하는 컴퓨터 및 그 제어 방법 WO2017105073A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020187015771A KR20180084837A (ko) 2015-12-14 2016-12-14 대기전력을 차단하는 컴퓨터 및 그 제어방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0177942 2015-12-14
KR20150177942 2015-12-14

Publications (1)

Publication Number Publication Date
WO2017105073A1 true WO2017105073A1 (ko) 2017-06-22

Family

ID=59057120

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2016/014630 WO2017105073A1 (ko) 2015-12-14 2016-12-14 대기전력을 차단하는 컴퓨터 및 그 제어 방법

Country Status (2)

Country Link
KR (1) KR20180084837A (ko)
WO (1) WO2017105073A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100220506A1 (en) * 2009-03-02 2010-09-02 Hon Hai Precision Industry Co., Ltd. Control circuit for switching power supply
KR100999344B1 (ko) * 2009-09-14 2010-12-09 김정훈 전자제품의 대기전력 차단장치
KR20110047112A (ko) * 2010-01-12 2011-05-06 김창호 컴퓨터 주변기기의 대기전력 차단 장치
KR20120054427A (ko) * 2010-11-19 2012-05-30 삼성전자주식회사 전기기기의 전원 제어 장치 및 그 제어 방법
KR101530598B1 (ko) * 2014-06-12 2015-06-22 정연욱 대기 전력 차단 기능을 갖는 전원 스위치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100220506A1 (en) * 2009-03-02 2010-09-02 Hon Hai Precision Industry Co., Ltd. Control circuit for switching power supply
KR100999344B1 (ko) * 2009-09-14 2010-12-09 김정훈 전자제품의 대기전력 차단장치
KR20110047112A (ko) * 2010-01-12 2011-05-06 김창호 컴퓨터 주변기기의 대기전력 차단 장치
KR20120054427A (ko) * 2010-11-19 2012-05-30 삼성전자주식회사 전기기기의 전원 제어 장치 및 그 제어 방법
KR101530598B1 (ko) * 2014-06-12 2015-06-22 정연욱 대기 전력 차단 기능을 갖는 전원 스위치

Also Published As

Publication number Publication date
KR20180084837A (ko) 2018-07-25

Similar Documents

Publication Publication Date Title
EP2846437B1 (en) Uninterrupted power supply method and uninterrupted power supply
KR20110004394A (ko) Ｕｐｓ용 장치, 시스템, 및 방법
CN102890525A (zh) 功率控制电路和功率控制方法
CN105260002A (zh) 服务器电源供应系统及其控制方法
CN103901995A (zh) 计算机电源及其供电方法
CN103294159B (zh) 一种实现电子设备关机零功耗的方法和装置
CN104407950A (zh) 一种基于程控变频电源的新型断电式开关机测试方法
CN102930834B (zh) 降低待机功耗的方法
CN202261051U (zh) 一种开关电源
CN106774226A (zh) 一种家用电器检测系统
CN104698899B (zh) 一种洗碗机待机功耗控制方法与装置
KR20140075472A (ko) 계통 연계형 오프라인 교류 무정전 전원 장치
WO2017105073A1 (ko) 대기전력을 차단하는 컴퓨터 및 그 제어 방법
CN102012731A (zh) 零待机计算机电源
CN107203167A (zh) 电源模块
CN104238421A (zh) 一种实现电子产品零功耗待机的方法及电路
CN101359248A (zh) 具有变频功能的电源供应器及其计算机系统
WO2016192673A1 (zh) 一种供电电路及电子设备
CN108196481B (zh) 一种供电调节方法和电子设备
CN207081989U (zh) 电源模块
TWI423551B (zh) 智慧型電力系統操作模式切換器
CN200941186Y (zh) 电脑待机零耗电控制装置
CN201527620U (zh) 一种计算机关机自动切断电源设备
CN206133347U (zh) 直流对直流控制器
CN205921162U (zh) 智能插座

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16876015

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20187015771

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16876015

Country of ref document: EP

Kind code of ref document: A1