WO2017045367A1 - 一种阵列基板、显示面板及显示装置 - Google Patents

一种阵列基板、显示面板及显示装置 Download PDF

Info

Publication number
WO2017045367A1
WO2017045367A1 PCT/CN2016/074394 CN2016074394W WO2017045367A1 WO 2017045367 A1 WO2017045367 A1 WO 2017045367A1 CN 2016074394 W CN2016074394 W CN 2016074394W WO 2017045367 A1 WO2017045367 A1 WO 2017045367A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductive pattern
conductive
array substrate
conductive line
line segment
Prior art date
Application number
PCT/CN2016/074394
Other languages
English (en)
French (fr)
Inventor
徐敬义
杨波
任艳伟
刘宇
赵欣
赵艳艳
赵二鹏
王志强
张伟
Original Assignee
京东方科技集团股份有限公司
鄂尔多斯市源盛光电有限责任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司, 鄂尔多斯市源盛光电有限责任公司 filed Critical 京东方科技集团股份有限公司
Priority to US15/325,264 priority Critical patent/US10199400B2/en
Publication of WO2017045367A1 publication Critical patent/WO2017045367A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Definitions

  • the first conductive line segment is formed by using a transparent conductive layer.
  • 4A is a schematic diagram showing a manner in which a conductive pattern of a related art is disposed on an array substrate;
  • the second conductive pattern is made of a source/drain metal layer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种阵列基板、显示面板及显示装置。阵列基板包括组成GND保护电路的第一导电图形（102）和第二导电图形（103），第一导电图形（102）包括多个间隔设置的第一导电线段（1021），相邻第一导电线段（1021）之间通过第二导电图形（103）相连接，第一导电线段（1021）与所述第二导电图形（103）之间间隔有绝缘层（104），第一导电线段（1021）和第二导电图形（103）通过贯穿绝缘层（104）的过孔（105）连接。同时还提供了一种显示面板和一种显示装置，包括前述阵列基板。

Description

一种阵列基板、显示面板及显示装置
相关申请的交叉引用
本申请主张在2015年9月15日在中国提交的中国专利申请号No.201510587769.2的优先权，其全部内容通过引用包含于此。
技术领域
本公开涉及电子领域，尤其涉及一种阵列基板、显示面板及显示装置。
背景技术
ESD(Electro-Static Discharge，静电放电)对电子产品造成的破坏和损伤有突发性损伤和潜在性损伤两种。理论上讲，GND(接地点)位于IC(Integrated Circuit，集成电路)的位置，在GND处，ESD损伤Panel(显示面板)的概率最小。但是根据实际测试的结果，Panel不良的主要位置集中在GND附近，可以这样认为，虽然IC侧连接着GND，但ESD产生的电流过大，超过了GND的保护能力。所以推断边缘等效电阻越大，ESD越容易通过GND保护电路导出，越不容易造成Panel不良。
在电子产品上形成的静电，没有明确的释放途径，当静电达到一定程度时，会对电子产品造成损伤。相关技术中，在阵列基板上制造接地点，通过特定的电连接将基板上的静电进行释放；每一次静电释放，都会造成元器件损伤，但是没有造成不可恢复的破坏，故能继续工作。但是随着持续的ESD轰击，最终电子产品会产生永久性损伤。
发明内容
有鉴于此，本公开提供一种阵列基板、显示面板及显示装置，具有更好的静电防护效果。
基于上述目的本公开提供的阵列基板，包括组成GND保护电路的第一导电图形和第二导电图形，所述第一导电图形包括多个间隔设置的第一导电线段，相邻第一导电线段之间通过所述第二导电图形相连接，所述第一导电线段与所述第二导电图形之间设置有绝缘层，所述第一导电线段和所述第二导电图形通 过贯穿所述绝缘层的过孔连接。
可选的，所述第一导电线段为采用透明导电层形成。
可选的，所述第二导电图形为采用源漏金属层或栅金属层形成。
可选的，所述第二导电图形包括多个间隔设置的第二导电线段，所述第二导电线段对应相邻第一导电线段之间的间隙设置。
可选的，所述第一导电线段的宽度与所述第二导电图形的宽度不同。
可选的，所述第二导图形的宽度为所述第一导电线段宽度的一半。
可选的，所述第一导电线段的长度大于所述第一导电线段之间间隙的长度。
可选的，所述第二导电图形与阵列基板的衬底基板接触或与所述衬底基板间隔设置；
所述第一导电图形与所述绝缘层接触，设置于所述第二导电图形远离所述衬底基板一侧。
可选的，所述第一导电线段的长度是所述第一导电线段之间间隙的长度的两倍。
可选的，所述绝缘层为钝化层。
同时，本公开提供一种显示面板，包括本公开任意一项实施例所提供的阵列基板。
进一步，本公开还提供一种显示装置，包括本公开任意一项实施例所提供的阵列基板。
从上面所述可以看出，本公开提供的阵列基板、显示面板及显示装置，具有设置于阵列基板周边的特殊导电图形，该导电图形具有至少两层导电物质，这两层导电物质之间通过过孔形成电连接，由于两个膜层形成电连接的过孔处电阻较大，使得整个导电图形具有较大的电阻，从而能够具有更好的静电防护作用，达到了防止ESD损伤的技术效果，解决了产品信赖性中ESD测试NG的技术问题。本公开通过利用膜层间电阻差异，达到了在设置导电图形的基础上进一步增加接触电阻，加之过孔处电阻较大，进而解决了因导电图形的导线电阻过小，无法抵御ESD的技术问题。
此外，本公开实施例提供的阵列基板，利用透明导电层以及源漏金属层、或透明导电层以及栅金属层作为导电图形的膜层物质，能够利用显示面板本身的膜层，无需新增膜层，同时能够在显示面板中的膜层形成的过程中同时形成 导电图形的膜层，从而具有较为简单的制造工艺。本公开不用增加任何多余Mask，不用改变膜层厚度，不用增加工序，不会降低产能，达到了抗击ESD的效果本公开通过对ESD损伤机理的分析，确认了改善ESD的方法并提出了改善方案。
附图说明
图1为本公开的一些实施例的阵列基板结构示意图；
图2为本公开的一些实施例的阵列基板结构示意图；
图3为本公开的一些实施例的导电图形宽度设计示意图；
图4A为相关技术的导电图形在阵列基板上设置方式示意图；
图4B为相关技术的导电图形等效电路图；
图5为本公开的一些实施例的等效电路图。
具体实施方式
为使本公开要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
如图1所示，本公开首先提供一种阵列基板101，包括组成GND保护电路的第一导电图形102和第二导电图形103，所述第一导电图形102包括多个间隔设置的第一导电线段1021，相邻第一导电线段1021之间通过第二导电图形103相连接，所述第一导电线段1021与所述第二导电图形103之间设置有绝缘层104，所述第一导电线段1021和所述第二导电图形103通过贯穿所述绝缘层104的过孔105连接。
相关技术中常用的一种GND保护电路，结构如图4A所示，围绕阵列基板40设置导电图形41，通常采用连续的栅金属层和连续的源漏金属层形成导电图形的线路，线路的两端连接GND。在GND保护电路的各个位置电阻一致，图4B为相关技术的GND保护电路的等效电路，参照图4B：
在位置401：电阻R＝(2R1+2R2)×(2R1+2R2)/2(2R1+2R2)＝R1+R2＝2.8R1；
同理可得：
在位置402：电阻R＝2.7R1；位置407处的电阻与位置402处电阻相等；
在位置403：电阻R＝1.875R1；位置403处的电阻与位置406处的电阻相 等；
在位置404：电阻R＝0.91R1；位置405处的电阻与位置404处的电阻相等。
其中，GND保护电路围绕阵列基板设置，围绕形成具有开口的矩形，上述R1为图4A导电图形矩形短边等效电阻/2；R2为图4A导电图形长边等效电阻，上述电阻计算公式参照阵列基板长宽比为1.8∶1计算得到。
仍然参照图4B，理论上讲，GND(IC位置)ESD损伤Panel的概率最小，但是根据实际测试的结果以及计算结果，Panel不良的主要位置集中在，GND、位置404、位置405，因而可以认为，虽然IC侧连接着GND，但ESD产生的电流过大，超过了GND的保护能力。所以推断边缘等效电阻越大，ESD越容易通过GND保护电路导出，越不容易造成Panel不良，故新的想法是增大Panel GND保护电路电阻来保护Panel，增加Panel抗ESD能力。
本公开提供的阵列基板，包括两层导电图形，导电图形之间设置绝缘层，并通过贯穿绝缘层的过孔产生电连接，在过孔处可产生较大的电阻，从而增加整个GND保护电路的电阻。
具体的，第二导电图形与阵列基板的衬底基板接触设置或设置在与阵列基板的衬底基板较近的位置处；第一导电图形设置与绝缘层接触设置，位于与阵列基板的衬底基板较远的位置处。
在本公开的一些实施例中，所述第一导电线段为采用透明导电层形成。使用透明导电层作为第一导电线段，可利用显示面板中原有的透明导电层结构，并且在制作透明导电层时制作第一导电线段，从而无需另外设置新的层结构，提高电路电阻的同时，不会增加制造难度。
具体的，所述透明导电层为ITO(Indium Tin Oxide，氧化铟锡)。
在本公开的一些实施例中，所述第二导电图形为采用源漏金属层或栅金属层形成。使用源漏金属层或栅金属层作为第二导电图形，可利用显示面板中原有的源漏金属层或栅金属层，无需增设新的层结构，在提高电阻的同时，不会增加制造难度。
具体的，在较佳实施例中，所述第二导电图形采用源漏金属层制作。
在本公开的一些实施例中，所述第一导电图形采用ITO层制作形成，且所述第二导电图形采用源漏金属层制作，在ITO层和源漏金属层之间设置有PVX钝化层。SD与Gate间接触电阻小于ITO层与源漏金属层间电阻，在膜层间电 阻增大的基础上，通过PVX过孔增加纵向电阻负载，能够使得GND保护电路的整体电阻增大，消耗ESD产生的电荷的能力提高，有利于提高GND保护电路的整体电阻值。
在本公开的一些实施例中，如图2所示，阵列基板201上设有第一导电图形202、第二导电图形203、所述第二导电图形203包括多个间隔设置的第二导电线段2031，所述第二导电线段2031对应相邻第一导电线段2021之间的间隙设置，所述第一导电线段2021与所述第二导电图形203之间设置有绝缘层204，第一导电线段2021和第二导电线段2031通过贯穿绝缘层204的过孔205连接。
图1所示的实施例，相当于将第一导电图形和第二导电图形并联连接。而图2所示的实施例，相当于将第一导电图形和第二导电图形串联连接，进一步增加了GND保护电路的总电阻。与相关技术中的GND保护电路相比，本公开实施例的GND保护电路采用了电阻串联和过孔连接结合的方式，通过电阻串联增加了电阻，而过孔处电阻较大，进一步增加了整个GND保护电路的电阻。
在本公开的一些实施例中，参照图3所示的导电图形一个导线单元结构图，所述第一导电线段1021的宽度与所述第二导电图形103的宽度不同。导电图形由多个图3所示的导线单元连接而成。
在本公开的一些实施例中，所述第二导图形的宽度小于第一导电线段的宽度。具体的，所述第二导电图形的宽度为第一导电线段宽度的一半。
在本公开的一些实施例中，所述第一导电线段的长度大于第一导电线段之间间隙的长度。
相关技术中，GND保护电路的线宽往往是一致的，本公开的一些实施例所采用的GND保护电路，仍然参照图3，第一导电线段1021的宽度为第二导电图形103宽度的二倍；第一导电线段1021的长度是第一导电线段之间间隙长度的二倍。采用这种设计，有利于在电路的不同部位产生大小不同的电阻，相比相关技术中线路粗细均匀、电阻均匀分布的方案，本实施例能够更好的产生压降、释放静电。
本公开的一些实施例所提供的导电图形的等效电路图如图5所示，根据电阻率计算公式R＝L/S×r，若第一导电线段的宽度为第二导电图形宽度的二倍，第一导电线段的长度与第一导电线段之间间隙长度相等，第一导电线段的宽度 为相关技术中导电图形中线宽，膜厚不变，则可以得出：R3＝2R1；R2为图3所示导电图形宽边等效电阻/2；
在位置501处：电阻R＝(2R3+2R4)×(2R3+2R4)/2×(2R3+2R4)＝R3+R4＝5.6R1；
在位置502处：电阻R＝5.4R1；位置507处的电阻与位置502处相等；
在位置503处：电阻R＝3.75R1；位置503处的电阻与位置506处相等；
在位置504处：电阻R＝1.82R1；位置505处的电阻与位置504处相等；
其中R3为导电图形短边等效电阻/2；R4为导电图形长边等效电阻/2，根据基板长边与短边之比为1.8计算。
若第一导电线段的宽度为第二导电图形宽度的二倍，第一导电线段的长度是第一导电线段之间间隙长度的二倍，第一导电线段的宽度为相关技术中导电图形中线宽，则可以得出：R5＝4R1，R5为导电图形短边等效电阻/2；电阻值为初始值的4倍。若参照图5所示的等效电路图，在电阻最小的位置504和505处：
电阻R＝3.64R1。
在本公开的一些实施例中，所述绝缘层为PVX钝化层。
PVX钝化层过孔处电阻阻值较大，能够有效增加导电图形的整体电阻值。同时，在导电图形线宽一致的情况下，通过设置PVX过孔还能够在导电图形中不同位置形成不同的电阻率，有利于产生压降、释放静电。
同时，本公开提供一种显示面板，包括本公开任意一项实施例所述的阵列基板。
进一步，本公开提供一种显示装置，包括本公开任意一项实施例所提供的阵列基板。
从上面所述可以看出，本公开提供的阵列基板、显示面板及显示装置，具有设置于阵列基板周边的特殊导电图形，该导电图形具有至少两层导电物质，这两层导电物质之间通过过孔形成电连接，由于两个膜层形成电连接的过孔处电阻较大，使得整个导电图形具有较大的电阻，从而能够具有更好的静电防护作用，达到了防止ESD损伤的技术效果，解决了产品信赖性中ESD测试NG的技术问题。本公开通过利用膜层间电阻差异，达到了在设置导电图形的基础上进一步增加接触电阻，加之过孔处电阻较大，进而解决了因导电图形的导线电 阻过小，无法抵御ESD的技术问题。
此外，本公开的一些实施例提供的阵列基板，利用透明导电层以及源漏金属层、或透明导电层以及栅金属层作为导电图形的膜层物质，能够利用显示面板本身的膜层，无需新增膜层，同时能够在显示面板中的膜层形成的过程中同时形成导电图形的膜层，从而具有较为简单的制造工艺。本公开不用增加任何多余Mask，不用改变膜层厚度，不用增加工序，不会降低产能，达到了抗击ESD的效果本公开通过对ESD损伤机理的分析，确认了改善ESD的方法并提出了改善方案。
应当理解，本说明书所描述的多个实施例仅用于说明和解释本公开，并不用于限定本公开。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
显然，本领域的技术人员可以对本公开进行各种改动和变型而不脱离本公开的精神和范围。这样，倘若本公开的这些修改和变型属于本公开权利要求及其等同技术的范围之内，则本公开也意图包含这些改动和变型在内。

Claims (12)

  1. 一种阵列基板，包括组成接地点保护电路的第一导电图形和第二导电图形，所述第一导电图形包括多个间隔设置的第一导电线段，相邻第一导电线段之间通过所述第二导电图形相连接，所述第一导电线段与所述第二导电图形之间设置有绝缘层，所述第一导电线段和所述第二导电图形通过贯穿所述绝缘层的过孔连接。
  2. 根据权利要求1所述的阵列基板，其中，所述第一导电线段采用透明导电层形成。
  3. 根据权利要求1所述的阵列基板，其中，所述第二导电图形采用源漏金属层或栅金属层形成。
  4. 根据权利要求1所述的阵列基板，其中，所述第二导电图形包括多个间隔设置的第二导电线段，所述第二导电线段对应相邻第一导电线段之间的间隙设置。
  5. 根据权利要求1所述的阵列基板，其中，所述第一导电线段的宽度与所述第二导电图形的宽度不同。
  6. 根据权利要求5所述的阵列基板，其中，所述第二导图形的宽度为所述第一导电线段宽度的一半。
  7. 根据权利要求1所述的阵列基板，其中，所述第一导电线段的长度大于所述第一导电线段之间间隙的长度。
  8. 根据权利要求1所述的阵列基板，其中，所述第二导电图形与阵列基板的衬底基板接触或与所述衬底基板间隔设置；
    所述第一导电图形与所述绝缘层接触，设置于所述第二导电图形远离所述衬底基板一侧。
  9. 根据权利要求7所述的阵列基板，其中，所述第一导电线段的长度是所述第一导电线段之间间隙的长度的两倍。
  10. 根据权利要求1所述的阵列基板，其中，所述绝缘层为钝化层。
  11. 一种显示面板，包括权利要求1-10中任意一项所述的阵列基板。
  12. 一种显示装置，包括权利要求1-10中任意一项所述的阵列基板。
PCT/CN2016/074394 2015-09-15 2016-02-24 一种阵列基板、显示面板及显示装置 WO2017045367A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/325,264 US10199400B2 (en) 2015-09-15 2016-02-24 Array substrate, display panel and display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201510587769.2 2015-09-15
CN201510587769.2A CN105097847B (zh) 2015-09-15 2015-09-15 一种阵列基板、显示面板及显示装置

Publications (1)

Publication Number Publication Date
WO2017045367A1 true WO2017045367A1 (zh) 2017-03-23

Family

ID=54577912

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2016/074394 WO2017045367A1 (zh) 2015-09-15 2016-02-24 一种阵列基板、显示面板及显示装置

Country Status (3)

Country Link
US (1) US10199400B2 (zh)
CN (1) CN105097847B (zh)
WO (1) WO2017045367A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097847B (zh) * 2015-09-15 2018-10-23 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN106405959B (zh) * 2016-10-13 2019-09-27 武汉华星光电技术有限公司 一种液晶面板的静电防护结构
CN106653746B (zh) * 2016-12-15 2019-09-06 武汉华星光电技术有限公司 一种阵列基板和显示装置
CN108091679B (zh) * 2017-12-27 2020-09-18 武汉华星光电半导体显示技术有限公司 柔性oled显示面板弯折区的走线结构、柔性oled显示面板
CN109148487B (zh) * 2018-08-30 2021-02-05 上海天马微电子有限公司 一种显示面板
CN110379347B (zh) * 2019-07-25 2023-01-24 云谷（固安）科技有限公司 屏体虚设器件检测方法和装置
CN111857446B (zh) * 2020-07-13 2021-09-24 Tcl华星光电技术有限公司 掩膜板、显示面板及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6891258B1 (en) * 2002-12-06 2005-05-10 Xilinx, Inc. Interposer providing low-inductance decoupling capacitance for a packaged integrated circuit
CN102376723A (zh) * 2010-08-20 2012-03-14 三星电子株式会社 传感器阵列基板及其制造方法以及包括其的显示装置
CN202886795U (zh) * 2012-11-14 2013-04-17 京东方科技集团股份有限公司 一种阵列基板的外围电路、阵列基板及显示装置
CN103091922A (zh) * 2013-01-29 2013-05-08 北京京东方光电科技有限公司 一种阵列基板、显示面板及装置
CN103441119A (zh) * 2013-07-05 2013-12-11 京东方科技集团股份有限公司 一种制造esd器件的方法、esd器件和显示面板
CN105097847A (zh) * 2015-09-15 2015-11-25 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN204905256U (zh) * 2015-09-15 2015-12-23 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007328922A (ja) 2006-06-06 2007-12-20 Sharp Corp 電子機器
CN101231398A (zh) * 2007-01-24 2008-07-30 胜华科技股份有限公司 具静电抑制措施的液晶面板
US8431832B2 (en) * 2007-11-28 2013-04-30 Kyocera Corporation Circuit board, mounting structure, and method for manufacturing circuit board
TWI471642B (zh) * 2010-09-24 2015-02-01 Wintek Corp Touch panel structure and its touch display panel
CN103296021B (zh) * 2012-06-29 2016-12-07 上海天马微电子有限公司 Tft阵列基板
US10033093B2 (en) * 2013-12-27 2018-07-24 Intel Corporation mmWave antennas and transmission lines on standard substrate materials

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6891258B1 (en) * 2002-12-06 2005-05-10 Xilinx, Inc. Interposer providing low-inductance decoupling capacitance for a packaged integrated circuit
CN102376723A (zh) * 2010-08-20 2012-03-14 三星电子株式会社 传感器阵列基板及其制造方法以及包括其的显示装置
CN202886795U (zh) * 2012-11-14 2013-04-17 京东方科技集团股份有限公司 一种阵列基板的外围电路、阵列基板及显示装置
CN103091922A (zh) * 2013-01-29 2013-05-08 北京京东方光电科技有限公司 一种阵列基板、显示面板及装置
CN103441119A (zh) * 2013-07-05 2013-12-11 京东方科技集团股份有限公司 一种制造esd器件的方法、esd器件和显示面板
CN105097847A (zh) * 2015-09-15 2015-11-25 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN204905256U (zh) * 2015-09-15 2015-12-23 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置

Also Published As

Publication number Publication date
US10199400B2 (en) 2019-02-05
US20180219030A1 (en) 2018-08-02
CN105097847B (zh) 2018-10-23
CN105097847A (zh) 2015-11-25

Similar Documents

Publication Publication Date Title
WO2017045367A1 (zh) 一种阵列基板、显示面板及显示装置
US9046950B1 (en) Touch display panel with electrostatic protection unit
US20160306212A1 (en) Display device
WO2018126669A1 (zh) 静电保护电路、阵列基板、显示面板及显示装置
KR101945651B1 (ko) 디스플레이 및 터치 제어 기능을 구비하는 패널
US10921660B2 (en) Circuit board, display panel and display device
WO2017156874A1 (zh) 静电放电电路、具有静电放电电路的显示面板和静电放电方法
EP3333624B1 (en) Electrical connection structure, array substrate and display device
WO2016201741A1 (zh) 走线结构及阵列基板
TWI450163B (zh) 觸控面板
KR101842537B1 (ko) 액정 표시 장치 및 액정 표시 장치의 어레이 기판
US9891751B2 (en) Touch control device and method, and method for forming touch control device
KR102524346B1 (ko) 표시 장치 및 표시 장치 제조 방법
US11410596B2 (en) Display device preventing a flow of static electricity
CN110707065B (zh) 阵列基板及显示面板
JP6168927B2 (ja) 表示装置
WO2018214645A1 (zh) 一种阵列基板及其制造方法、显示装置
CN204905256U (zh) 一种阵列基板、显示面板及显示装置
US10757848B2 (en) Display device and manufacturing method thereof
US10593706B2 (en) Array substrate assembly, method of manufacturing array substrate assembly, display panel and display apparatus
US20130168147A1 (en) Electronic device
KR102200800B1 (ko) 액정표시장치
US10026355B1 (en) Display device and peripheral circuit structure thereof
KR101816666B1 (ko) 전극 접속부 및 이를 포함하는 전기 소자
TWI386720B (zh) 液晶顯示面板及其製程

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 15325264

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16845483

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16845483

Country of ref document: EP

Kind code of ref document: A1

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 24.08.2018)

122 Ep: pct application non-entry in european phase

Ref document number: 16845483

Country of ref document: EP

Kind code of ref document: A1