WO2017010656A1 - 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 - Google Patents

방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 Download PDF

Info

Publication number
WO2017010656A1
WO2017010656A1 PCT/KR2016/002778 KR2016002778W WO2017010656A1 WO 2017010656 A1 WO2017010656 A1 WO 2017010656A1 KR 2016002778 W KR2016002778 W KR 2016002778W WO 2017010656 A1 WO2017010656 A1 WO 2017010656A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
interleaving
frame
frequency
present
Prior art date
Application number
PCT/KR2016/002778
Other languages
English (en)
French (fr)
Inventor
백종섭
김재형
홍성룡
신종웅
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to US15/741,167 priority Critical patent/US10498489B2/en
Priority to CN201680040932.6A priority patent/CN107836119A/zh
Priority to KR1020187002368A priority patent/KR102096405B1/ko
Priority to KR1020207008793A priority patent/KR102225953B1/ko
Priority to EP16824574.4A priority patent/EP3324632A4/en
Publication of WO2017010656A1 publication Critical patent/WO2017010656A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H04L27/2627—Modulators
    • H04L27/2628—Inverse Fourier transform modulators, e.g. inverse fast Fourier transform [IFFT] or inverse discrete Fourier transform [IDFT] modulators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/0413—MIMO systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0075—Transmission of coding parameters to receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2649—Demodulators
    • H04L27/265—Fourier transform demodulators, e.g. fast Fourier transform [FFT] or discrete Fourier transform [DFT] demodulators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2689—Link with other circuits, i.e. special connections between synchronisation arrangements and other circuits for achieving synchronisation
    • H04L27/2692—Link with other circuits, i.e. special connections between synchronisation arrangements and other circuits for achieving synchronisation with preamble design, i.e. with negotiation of the synchronisation sequence with transmitter or sequence linked to the algorithm used at the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/0001—Arrangements for dividing the transmission path
    • H04L5/0003—Two-dimensional division
    • H04L5/0005—Time-frequency
    • H04L5/0007—Time-frequency the frequencies being orthogonal, e.g. OFDM(A), DMT
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L65/00—Network arrangements, protocols or services for supporting real-time applications in data packet communication
    • H04L65/60—Network streaming of media packets
    • H04L65/61—Network streaming of media packets for supporting one-way streaming services, e.g. Internet radio
    • H04L65/611—Network streaming of media packets for supporting one-way streaming services, e.g. Internet radio for multicast or broadcast
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L65/00—Network arrangements, protocols or services for supporting real-time applications in data packet communication
    • H04L65/60—Network streaming of media packets
    • H04L65/70—Media network packetisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L65/00—Network arrangements, protocols or services for supporting real-time applications in data packet communication
    • H04L65/80—Responding to QoS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/02—Arrangements for detecting or preventing errors in the information received by diversity reception
    • H04L1/04—Arrangements for detecting or preventing errors in the information received by diversity reception using frequency diversity
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L2001/0092—Error control systems characterised by the topology of the transmission link
    • H04L2001/0093—Point-to-multipoint
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2602—Signal structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2602—Signal structure
    • H04L27/26025—Numerology, i.e. varying one or more of symbol duration, subcarrier spacing, Fourier transform size, sampling rate or down-clocking
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0044—Arrangements for allocating sub-channels of the transmission path allocation of payload
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W72/00—Local resource management
    • H04W72/04—Wireless resource allocation
    • H04W72/044—Wireless resource allocation based on the type of the allocated resource
    • H04W72/0446—Resources in time domain, e.g. slots or frames

Definitions

  • the present invention relates to a broadcast signal transmission apparatus, a broadcast signal reception apparatus, and a broadcast signal transmission and reception method.
  • the digital broadcast signal may include a larger amount of video / audio data than the analog broadcast signal, and may further include various types of additional data as well as the video / audio data.
  • the digital broadcasting system may provide high definition (HD) images, multichannel audio, and various additional services.
  • HD high definition
  • data transmission efficiency for a large amount of data transmission, robustness of a transmission / reception network, and network flexibility in consideration of a mobile receiving device should be improved.
  • the broadcast signal transmission method encoding service data, generating at least one signal frame including the encoded service data, at least one Frequency interleaving the data in the signal frame using an interleaving sequence generated based on a basic interleaving sequence and a symbol offset value, modulating the frequency interleaved data in an orthogonal frequency division multiplex (OFDM) scheme, and modulating And transmitting broadcast signals including data.
  • OFDM orthogonal frequency division multiplex
  • the present invention can provide various broadcast services by processing data according to service characteristics to control a quality of service (QoS) for each service or service component.
  • QoS quality of service
  • the present invention can achieve transmission flexibility by transmitting various broadcast services through the same radio frequency (RF) signal bandwidth.
  • RF radio frequency
  • the present invention can improve data transmission efficiency and robustness of transmission and reception of broadcast signals using a multiple-input multiple-output (MIMO) system.
  • MIMO multiple-input multiple-output
  • the present invention it is possible to provide a broadcast signal transmission and reception method and apparatus capable of receiving a digital broadcast signal without errors even when using a mobile reception device or in an indoor environment.
  • FIG. 1 shows a structure of a broadcast signal transmission apparatus for a next generation broadcast service according to an embodiment of the present invention.
  • FIG 2 illustrates an input formatting block according to an embodiment of the present invention.
  • FIG 3 illustrates an input formatting block according to another embodiment of the present invention.
  • FIG 4 illustrates an input formatting block according to another embodiment of the present invention.
  • FIG. 5 illustrates a bit interleaved coding & modulation (BICM) block according to an embodiment of the present invention.
  • BICM bit interleaved coding & modulation
  • FIG. 6 illustrates a BICM block according to another embodiment of the present invention.
  • FIG. 7 illustrates a frame building block according to an embodiment of the present invention.
  • FIG 8 illustrates an orthogonal frequency division multiplexing (OFDM) generation block according to an embodiment of the present invention.
  • OFDM orthogonal frequency division multiplexing
  • FIG. 9 illustrates a structure of a broadcast signal receiving apparatus for a next generation broadcast service according to an embodiment of the present invention.
  • FIG. 10 shows a frame structure according to an embodiment of the present invention.
  • FIG. 11 illustrates a signaling hierarchy structure of a frame according to an embodiment of the present invention.
  • FIG 13 illustrates PLS1 data according to an embodiment of the present invention.
  • FIG 14 illustrates PLS2 data according to an embodiment of the present invention.
  • FIG. 16 illustrates a logical structure of a frame according to an embodiment of the present invention.
  • PLS physical layer signaling
  • FIG 19 illustrates FIC mapping according to an embodiment of the present invention.
  • FIG 20 illustrates a type of a data pipe (DP) according to an embodiment of the present invention.
  • FIG. 21 illustrates a data pipe (DP) mapping according to an embodiment of the present invention.
  • FEC 22 shows a forward error correction (FEC) structure according to an embodiment of the present invention.
  • 25 illustrates time interleaving according to an embodiment of the present invention.
  • Figure 26 illustrates the basic operation of a twisted row-column block interleaver according to one embodiment of the present invention.
  • FIG. 27 illustrates the operation of a twisted row-column block interleaver according to another embodiment of the present invention.
  • FIG. 28 illustrates a diagonal read pattern of a twisted row-column block interleaver according to an embodiment of the present invention.
  • FIG. 29 illustrates XFECBLOCKs interleaved from each interleaving array according to an embodiment of the present invention.
  • FIG. 30 illustrates a frequency deinterleaving process according to an embodiment of the present invention.
  • FIG. 31 illustrates single memory deinterleaving of data corresponding to input OFDM symbols.
  • 35 shows equations representing inputs and outputs of the frequency interleaver according to each FFT mode.
  • FIG. 36 illustrates a frequency interleaver in a 32K FFT mode according to another embodiment of the present invention.
  • FIG. 37 is a diagram illustrating a frequency interleaver in 16K FFT mode according to another embodiment of the present invention.
  • 40 is an equation illustrating operation of a basic interleaving sequence generator according to an embodiment of the present invention.
  • 41 is equations illustrating operation of a symbol offset generator according to an embodiment of the present invention.
  • FIG. 43 is an equation illustrating operation of a frequency interleaver in 16K FFT mode according to another embodiment of the present invention.
  • FIG. 44 illustrates equations for an operation of the frequency interleaver in the 8K FFT mode according to another embodiment of the present invention.
  • 49 illustrates a frequency interleaving process for preamble symbols according to an embodiment of the present invention.
  • 50 illustrates a frequency interleaving process for preamble symbols according to another embodiment of the present invention.
  • 51 shows a signaling structure in the logical structure of a signal frame according to an embodiment of the present invention.
  • FIG. 52 illustrates a payload data structure of a signal frame according to an embodiment of the present invention.
  • 53 is a diagram illustrating a process of processing signal frames of a single FFT mode in a broadcast signal receiving apparatus according to an embodiment of the present invention.
  • FIG. 54 illustrates a process of processing signal frames in a single FFT mode in a broadcast signal receiving apparatus according to another embodiment of the present invention.
  • 55 is a diagram illustrating a process of processing signal frames of a mixed FFT mode in a broadcast signal receiving apparatus according to an embodiment of the present invention.
  • 56 is a diagram illustrating a process of processing signal frames of a mixed FFT mode in a broadcast signal receiving apparatus according to another embodiment of the present invention.
  • FIG. 57 illustrates an operation of the frequency interleaver when the FFT sizes of the preamble and the first subframe are the same or different.
  • 58 is a diagram illustrating L1 basic information and L1 detail information according to an embodiment of the present invention.
  • 59 is a flowchart of a broadcast signal transmission method according to an embodiment of the present invention.
  • the present invention provides an apparatus and method for transmitting and receiving broadcast signals for next generation broadcast services.
  • the next generation broadcast service includes a terrestrial broadcast service, a mobile broadcast service, a UHDTV service, and the like.
  • a broadcast signal for a next generation broadcast service may be processed through a non-multiple input multiple output (MIMO) or MIMO scheme.
  • MIMO multiple input multiple output
  • the non-MIMO scheme may include a multiple input single output (MISO) scheme, a single input single output (SISO) scheme, and the like.
  • the MISO or MIMO scheme uses two antennas, but the present invention can be applied to a system using two or more antennas.
  • the present invention can define three physical profiles (base, handheld, advanced) that are optimized to minimize receiver complexity while achieving the performance required for a particular application. have.
  • the physical profile is a subset of all the structures that the corresponding receiver must implement.
  • the three physical profiles share most of the functional blocks, but differ slightly in certain blocks and / or parameters. Further physical profiles can be defined later.
  • a future profile may be multiplexed with a profile present in a single radio frequency (RF) channel through a future extension frame (FEF). Details of each physical profile will be described later.
  • RF radio frequency
  • FEF future extension frame
  • the base profile mainly indicates the main use of a fixed receiving device in connection with a roof-top antenna.
  • the base profile can be moved to any place but can also include portable devices that fall into a relatively stationary reception category.
  • the use of the base profile can be extended for handheld devices or vehicles with some improved implementation, but such use is not expected in base profile receiver operation.
  • the target signal-to-noise ratio range of reception is approximately 10-20 dB, which includes the 15 dB signal-to-noise ratio receiving capability of existing broadcast systems (eg, ATSC A / 53). Receiver complexity and power consumption are not as important as in battery powered handheld devices that will use the handheld profile. Key system parameters for the base profile are listed in Table 1 below.
  • the handheld profile is designed for use in battery powered handheld and in-vehicle devices.
  • the device may move at pedestrian or vehicle speed.
  • the power consumption as well as the receiver complexity is very important for the implementation of the device of the handheld profile.
  • the target signal-to-noise ratio range of the handheld profile is approximately 0-10 dB, but can be set to reach below 0 dB if intended for lower indoor reception.
  • the advance profile provides higher channel capability in exchange for greater execution complexity.
  • the profile requires the use of MIMO transmission and reception, and the UHDTV service is a target use, for which the profile is specifically designed.
  • the enhanced capability may also be used to allow for an increase in the number of services at a given bandwidth, for example multiple SDTV or HDTV services.
  • the target signal to noise ratio range of the advanced profile is approximately 20 to 30 dB.
  • MIMO transmissions initially use existing elliptic polarization transmission equipment and can later be extended to full power cross polarization transmissions. Key system parameters for the advance profile are listed in Table 3 below.
  • the base profile may be used as a profile for both terrestrial broadcast service and mobile broadcast service. That is, the base profile can be used to define the concept of a profile that includes a mobile profile. Also, the advanced profile can be divided into an advanced profile for the base profile with MIMO and an advanced profile for the handheld profile with MIMO. The three profiles can be changed according to the designer's intention.
  • Auxiliary stream A sequence of cells carrying data of an undefined modulation and coding that can be used as a future extension or as required by a broadcaster or network operator.
  • Base data pipe a data pipe that carries service signaling data
  • Baseband Frame (or BBFRAME): A set of Kbch bits that form the input for one FEC encoding process (BCH and LDPC encoding).
  • Coded block one of an LDPC encoded block of PLS1 data or an LDPC encoded block of PLS2 data
  • Data pipe a logical channel in the physical layer that carries service data or related metadata that can carry one or more services or service components
  • Data pipe unit A basic unit that can allocate data cells to data pipes in a frame
  • Data symbol OFDM symbol in a frame that is not a preamble symbol (frame signaling symbols and frame edge symbols are included in the data symbols)
  • DP_ID This 8-bit field uniquely identifies a data pipe within the system identified by SYSTEM_ID.
  • Dummy cell A cell that carries a pseudo-random value used to fill the remaining unused capacity for physical layer signaling (PLS) signaling, data pipes, or auxiliary streams.
  • PLS physical layer signaling
  • FAC Emergency alert channel
  • Frame A physical layer time slot starting with a preamble and ending with a frame edge symbol.
  • Frame repetition unit A set of frames belonging to the same or different physical profile that contains an FEF that is repeated eight times in a super-frame.
  • FEC Fast information channel
  • FECBLOCK set of LDPC encoded bits of data pipe data
  • FFT size The nominal FFT size used for a particular mode equal to the active symbol period Ts expressed in cycles of the fundamental period T.
  • Frame signaling symbol The higher pilot density used at the start of a frame in a particular combination of FFT size, guard interval, and scattered pilot pattern, which carries a portion of the PLS data. Having OFDM symbol
  • Frame edge symbol An OFDM symbol with a higher pilot density used at the end of the frame in a particular combination of FFT size, guard interval, and scatter pilot pattern.
  • Frame-group set of all frames with the same physical profile type in a superframe
  • Future extention frame A physical layer time slot within a super frame that can be used for future expansion, starting with a preamble.
  • Futurecast UTB system A proposed physical layer broadcast system whose input is one or more MPEG2-TS or IP (Internet protocol) or generic streams and the output is an RF signal.
  • Input stream A stream of data for the coordination of services delivered to the end user by the system.
  • Normal data symbols data symbols except frame signaling symbols and frame edge symbols
  • PHY profile A subset of all structures that the corresponding receiver must implement
  • PLS physical layer signaling data consisting of PLS1 and PLS2
  • PLS1 The first set of PLS data carried in a frame signaling symbol (FSS) with fixed size, coding, and modulation that conveys basic information about the system as well as the parameters needed to decode PLS2.
  • FSS frame signaling symbol
  • PLS2 The second set of PLS data sent to the FSS carrying more detailed PLS data about data pipes and systems.
  • PLS2 dynamic data PLS2 data that changes dynamically from frame to frame
  • PLS2 static data PLS2 data that is static during the duration of a frame group
  • Preamble signaling data signaling data carried by the preamble symbol and used to identify the basic mode of the system
  • Preamble symbol a fixed length pilot symbol carrying basic PLS data and positioned at the beginning of a frame
  • Preamble symbols are primarily used for fast initial band scans to detect system signals, their timings, frequency offsets, and FFT sizes.
  • Superframe set of eight frame repeat units
  • Time interleaving block A set of cells in which time interleaving is performed, corresponding to one use of time interleaver memory.
  • Time interleaving group A unit in which dynamic capacity allocation is performed for a particular data pipe, consisting of an integer, the number of XFECBLOCKs that change dynamically.
  • a time interleaving group can be directly mapped to one frame or mapped to multiple frames.
  • the time interleaving group may include one or more time interleaving blocks.
  • Type 1 DP A data pipe in a frame where all data pipes are mapped to frames in a time division multiplexing (TDM) manner.
  • Type 2 DPs Types of data pipes in a frame where all data pipes are mapped to frames in an FDM fashion.
  • XFECBLOCK set of N cells cells carrying all the bits of one LDPC FECBLOCK
  • FIG. 1 shows a structure of a broadcast signal transmission apparatus for a next generation broadcast service according to an embodiment of the present invention.
  • a broadcast signal transmission apparatus for a next generation broadcast service includes an input format block 1000, a bit interleaved coding & modulation (BICM) block 1010, and a frame building block 1020, orthogonal frequency division multiplexing (OFDM) generation block (OFDM generation block) 1030, and signaling generation block 1040. The operation of each block of the broadcast signal transmission apparatus will be described.
  • BICM bit interleaved coding & modulation
  • OFDM generation block orthogonal frequency division multiplexing
  • signaling generation block 1040 The operation of each block of the broadcast signal transmission apparatus will be described.
  • IP streams / packets and MPEG2-TS are the main input formats and other stream types are treated as general streams.
  • management information is input to control the scheduling and allocation of the corresponding bandwidth for each input stream.
  • One or multiple TS streams, IP streams and / or general stream inputs are allowed at the same time.
  • the input format block 1000 can demultiplex each input stream into one or multiple data pipes to which independent coding and modulation is applied.
  • the data pipe is the basic unit for controlling robustness, which affects the quality of service (QoS).
  • QoS quality of service
  • One or multiple services or service components may be delivered by one data pipe. Detailed operations of the input format block 1000 will be described later.
  • a data pipe is a logical channel at the physical layer that carries service data or related metadata that can carry one or multiple services or service components.
  • the data pipe unit is a basic unit for allocating data cells to data pipes in one frame.
  • parity data is added for error correction and the encoded bit stream is mapped to a complex value constellation symbol.
  • the symbols are interleaved over the specific interleaving depth used for that data pipe.
  • MIMO encoding is performed at BICM block 1010 and additional data paths are added to the output for MIMO transmission. Detailed operations of the BICM block 1010 will be described later.
  • the frame building block 1020 may map data cells of an input data pipe to OFDM solid balls within one frame. After mapping, frequency interleaving is used for frequency domain diversity, in particular to prevent frequency selective fading channels. Detailed operations of the frame building block 1020 will be described later.
  • the OFDM generation block 1030 can apply existing OFDM modulation having a cyclic prefix as the guard interval.
  • a distributed MISO scheme is applied across the transmitter.
  • a peak-to-average power ratio (PAPR) scheme is implemented in the time domain.
  • PAPR peak-to-average power ratio
  • the proposal provides a variety of FFT sizes, guard interval lengths, and sets of corresponding pilot patterns. Detailed operations of the OFDM generation block 1030 will be described later.
  • the signaling generation block 1040 may generate physical layer signaling information used for the operation of each functional block.
  • the signaling information is also transmitted such that the service of interest is properly recovered at the receiver side. Detailed operations of the signaling generation block 1040 will be described later.
  • 2 illustrates an input format block according to an embodiment of the present invention. 2 shows an input format block when the input signal is a single input stream.
  • the input format block illustrated in FIG. 2 corresponds to an embodiment of the input format block 1000 described with reference to FIG. 1.
  • Input to the physical layer may consist of one or multiple data streams. Each data stream is carried by one data pipe.
  • the mode adaptation module slices the input data stream into a data field of a baseband frame (BBF).
  • BBF baseband frame
  • the system supports three types of input data streams: MPEG2-TS, IP, and GS (generic stream).
  • MPEG2-TS features a fixed length (188 bytes) packet where the first byte is a sync byte (0x47).
  • An IP stream consists of variable length IP datagram packets signaled in IP packet headers.
  • the system supports both IPv4 and IPv6 for IP streams.
  • the GS may consist of variable length packets or constant length packets signaled in the encapsulation packet header.
  • (a) shows a mode adaptation block 2000 and a stream adaptation (stream adaptation) 2010 for a signal data pipe
  • PLS generation block 2020 and PLS scrambler 2030 are shown. The operation of each block will be described.
  • the input stream splitter splits the input TS, IP, GS streams into multiple service or service component (audio, video, etc.) streams.
  • the mode adaptation module 2010 is composed of a CRC encoder, a baseband (BB) frame slicer, and a BB frame header insertion block.
  • the CRC encoder provides three types of CRC encoding, CRC-8, CRC-16, and CRC-32, for error detection at the user packet (UP) level.
  • the calculated CRC byte is appended after the UP.
  • CRC-8 is used for the TS stream
  • CRC-32 is used for the IP stream. If the GS stream does not provide CRC encoding, then the proposed CRC encoding should be applied.
  • the BB Frame Slicer maps the input to an internal logical bit format.
  • the first receive bit is defined as MSB.
  • the BB frame slicer allocates the same number of input bits as the available data field capacity. In order to allocate the same number of input bits as the BBF payload, the UP stream is sliced to fit the data field of the BBF.
  • the BB frame header insertion block can insert a 2 bytes fixed length BBF header before the BB frame.
  • the BBF header consists of STUFFI (1 bit), SYNCD (13 bit), and RFU (2 bit).
  • the BBF may have an extension field (1 or 3 bytes) at the end of the 2-byte BBF header.
  • Stream adaptation 2010 consists of a stuffing insertion block and a BB scrambler.
  • the stuffing insertion block may insert the stuffing field into the payload of the BB frame. If the input data for the stream adaptation is sufficient to fill the BB frame, STUFFI is set to 0, and the BBF has no stuffing field. Otherwise, STUFFI is set to 1 and the stuffing field is inserted immediately after the BBF header.
  • the stuffing field includes a 2-byte stuffing field header and variable sized stuffing data.
  • the BB scrambler scrambles the complete BBF for energy dissipation.
  • the scrambling sequence is synchronized with the BBF.
  • the scrambling sequence is generated by the feedback shift register.
  • the PLS generation block 2020 may generate PLS data.
  • PLS provides a means by which a receiver can connect to a physical layer data pipe.
  • PLS data consists of PLS1 data and PLS2 data.
  • PLS1 data is the first set of PLS data delivered to the FSS in frames with fixed size, coding, and modulation that convey basic information about the system as well as the parameters needed to decode the PLS2 data.
  • PLS1 data provides basic transmission parameters including the parameters required to enable reception and decoding of PLS2 data.
  • the PLS1 data is constant during the duration of the frame group.
  • PLS2 data is the second set of PLS data sent to the FSS that carries more detailed PLS data about the data pipes and systems.
  • PLS2 contains parameters that provide enough information for the receiver to decode the desired data pipe.
  • PLS2 signaling further consists of two types of parameters: PLS2 static data (PLS2-STAT data) and PLS2 dynamic data (PLS2-DYN data).
  • PLS2 static data is PLS2 data that is static during the duration of a frame group
  • PLS2 dynamic data is PLS2 data that changes dynamically from frame to frame.
  • the PLS scrambler 2030 may scramble PLS data generated for energy distribution.
  • the aforementioned blocks may be omitted or may be replaced by blocks having similar or identical functions.
  • FIG 3 illustrates an input format block according to another embodiment of the present invention.
  • the input format block illustrated in FIG. 3 corresponds to an embodiment of the input format block 1000 described with reference to FIG. 1.
  • FIG. 3 illustrates a mode adaptation block of an input format block when the input signal corresponds to a multi input stream.
  • a mode adaptation block of an input format block for processing multi input streams may independently process multiple input streams.
  • a mode adaptation block for processing a multi input stream may be an input stream splitter 3000 or an input stream synchro.
  • Each block of the mode adaptation block will be described.
  • Operations of the CRC encoder 3050, the BB frame slicer 3060, and the BB header insertion block 3070 correspond to the operations of the CRC encoder, the BB frame slicer, and the BB header insertion block described with reference to FIG. Is omitted.
  • the input stream splitter 3000 splits the input TS, IP, and GS streams into a plurality of service or service component (audio, video, etc.) streams.
  • the input stream synchronizer 3010 may be called ISSY.
  • ISSY can provide suitable means to ensure constant bit rate (CBR) and constant end-to-end transmission delay for any input data format.
  • CBR constant bit rate
  • ISSY is always used in the case of multiple data pipes carrying TS, and optionally in multiple data pipes carrying GS streams.
  • Compensating delay block 3020 may delay the split TS packet stream following the insertion of ISSY information to allow TS packet recombination mechanisms without requiring additional memory at the receiver. have.
  • the null packet deletion block 3030 is used only for the TS input stream. Some TS input streams or split TS streams may have a large number of null packets present to accommodate variable bit-rate (VBR) services in the CBR TS stream. In this case, to avoid unnecessary transmission overhead, null packets may be acknowledged and not transmitted. At the receiver, the discarded null packet can be reinserted in the exact place it originally existed with reference to the deleted null-packet (DNP) counter inserted in the transmission, ensuring CBR and time stamp (PCR) updates. There is no need.
  • VBR variable bit-rate
  • the header compression block 3040 can provide packet header compression to increase transmission efficiency for the TS or IP input stream. Since the receiver may have a priori information for a particular portion of the header, this known information may be deleted at the transmitter.
  • the receiver may have a priori information about the sync byte configuration (0x47) and the packet length (188 bytes). If the input TS delivers content with only one PID, that is, one service component (video, audio, etc.) or service subcomponent (SVC base layer, SVC enhancement layer, MVC base view, or MVC dependent view) Only, TS packet header compression may (optionally) be applied to the TS. TS packet header compression is optionally used when the input stream is an IP stream. The block may be omitted or replaced with a block having similar or identical functions.
  • FIG 4 illustrates an input format block according to another embodiment of the present invention.
  • the input format block illustrated in FIG. 4 corresponds to an embodiment of the input format block 1000 described with reference to FIG. 1.
  • FIG. 4 illustrates a stream adaptation block of an input format block when the input signal corresponds to a multi input stream.
  • a mode adaptation block for processing a multi input stream includes a scheduler 4000 and a 1-frame delay block 4010. ), A stuffing insertion block 4020, an in-band signaling block 4030, a BB frame scrambler 4040, a PLS generation block 4050, and a PLS scrambler 4060.
  • a stuffing insertion block 4020 for processing a multi input stream (multiple input stream), respectively, includes a scheduler 4000 and a 1-frame delay block 4010.
  • a stuffing insertion block 4020 an in-band signaling block 4030, a BB frame scrambler 4040, a PLS generation block 4050, and a PLS scrambler 4060.
  • the operations of the stuffing insertion block 4020, the BB frame scrambler 4040, the PLS generation block 4050, and the PLS scrambler 4060 are described with reference to FIG. 2.
  • the scheduler 4000 may determine the overall cell allocation over the entire frame from the amount of FECBLOCK of each data pipe. Including the assignments for PLS, EAC and FIC, the scheduler generates values of PLS2-DYN data transmitted in PLS cells or in-band signaling of the FSS of the frame. Details of FECBLOCK, EAC, and FIC will be described later.
  • the 1-frame delay block 4010 transmits input data to one transmission frame so that scheduling information about the next frame can be transmitted through the current frame regarding the in-band signaling information to be inserted into the data pipe. You can delay it.
  • In-band signaling block 4030 may insert the non-delayed portion of the PLS2 data into the data pipe of the frame.
  • FIG. 5 illustrates a BICM block according to an embodiment of the present invention.
  • the BICM block illustrated in FIG. 5 corresponds to an embodiment of the BICM block 1010 described with reference to FIG. 1.
  • the broadcast signal transmission apparatus for the next generation broadcast service may provide a terrestrial broadcast service, a mobile broadcast service, a UHDTV service, and the like.
  • the BICM block according to an embodiment of the present invention can independently process each data pipe by independently applying the SISO, MISO, and MIMO schemes to the data pipes corresponding to the respective data paths.
  • the apparatus for transmitting broadcast signals for the next generation broadcast service according to an embodiment of the present invention may adjust QoS for each service or service component transmitted through each data pipe.
  • the BICM block shared by the base profile and the handheld profile and the BICM block of the advanced profile may include a plurality of processing blocks for processing each data pipe.
  • the processing block 5000 of the BICM block for the base profile and the handheld profile includes a data FEC encoder 5010, a bit interleaver 5020, a constellation mapper 5030, a signal space diversity (SSD) encoding block ( 5040, and a time interleaver 5050.
  • a data FEC encoder 5010 a bit interleaver 5020
  • a constellation mapper 5030 a signal space diversity (SSD) encoding block ( 5040, and a time interleaver 5050.
  • SSD signal space diversity
  • the data FEC encoder 5010 performs FEC encoding on the input BBF to generate the FECBLOCK procedure using outer coding (BCH) and inner coding (LDPC).
  • Outer coding (BCH) is an optional coding method. The detailed operation of the data FEC encoder 5010 will be described later.
  • the bit interleaver 5020 may interleave the output of the data FEC encoder 5010 while providing a structure that can be efficiently realized to achieve optimized performance by a combination of LDPC codes and modulation schemes. The detailed operation of the bit interleaver 5020 will be described later.
  • Constellation mapper 5030 can be QPSK, QAM-16, non-uniform QAM (NUQ-64, NUQ-256, NUQ-1024) or non-uniform constellation (NUC-16, NUC-64, NUC-256, NUC-1024)
  • NUQ-64, NUQ-256, NUQ-1024 non-uniform QAM
  • NUC-16, NUC-64, NUC-256, NUC-1024 A constellation point whose power is normalized by modulating each cell word from the bit interleaver 5020 in the base and handheld profiles or the cell word from the cell word demultiplexer 5010-1 in the advanced profile. e l can be provided.
  • the constellation mapping applies only to data pipes. It is observed that NUQ has any shape, while QAM-16 and NUQ have a square shape. If each constellation is rotated by a multiple of 90 degrees, the rotated constellation overlaps exactly with the original. Due to the rotational symmetry characteristic, the real and imaginary components have the same capacity and average power. Both NUQ and N
  • the SSD encoding block 5040 may pre-code cells in two, three, and four dimensions, thereby increasing reception robustness in difficult fading conditions.
  • the time interleaver 5050 may operate at the data pipe level.
  • the parameters of time interleaving can be set differently for each data pipe. The specific operation of the time interleaver 5050 will be described later.
  • the processing block 5000-1 of the BICM block for the advanced profile may include a data FEC encoder, a bit interleaver, a constellation mapper, and a time interleaver.
  • the processing block 5000-1 is distinguished from the processing block 5000 in that it further includes a cell word demultiplexer 5010-1 and a MIMO encoding block 5020-1.
  • operations of the data FEC encoder, the bit interleaver, the constellation mapper, and the time interleaver in the processing block 5000-1 may be performed by the data FEC encoder 5010, the bit interleaver 5020, and the constellation mapper 5030. Since this corresponds to the operation of the time interleaver 5050, the description thereof will be omitted.
  • Cell word demultiplexer 5010-1 is used by an advanced profile data pipe to separate a single cell word stream into a dual cell word stream for MIMO processing. A detailed operation of the cell word demultiplexer 5010-1 will be described later.
  • the MIMO encoding block 5020-1 may process the output of the cell word demultiplexer 5010-1 using the MIMO encoding scheme.
  • MIMO encoding scheme is optimized for broadcast signal transmission. MIMO technology is a promising way to gain capacity, but depends on the channel characteristics. Especially for broadcast, the difference in received signal power between two antennas due to different signal propagation characteristics or the strong LOS component of the channel makes it difficult to obtain capacity gains from MIMO.
  • the proposed MIMO encoding scheme overcomes this problem by using phase randomization and rotation based precoding of one of the MIMO output signals.
  • MIMO encoding is intended for a 2x2 MIMO system that requires at least two antennas at both the transmitter and the receiver.
  • Two MIMO encoding modes are defined in this proposal, full-rate spatial multiplexing (FR-SM) and full-rate full-diversity spatial multiplexing (FRFD-SM).
  • FR-SM encoding provides increased capacity with a relatively small complexity increase at the receiver side, while FRFD-SM encoding provides increased capacity and additional diversity gain with a larger complexity increase at the receiver side.
  • the proposed MIMO encoding scheme does not limit the antenna polarity arrangement.
  • MIMO processing is required for the advanced profile frame, which means that all data pipes in the advanced profile frame are processed by the MIMO encoder. MIMO processing is applied at the data pipe level. NUQ (e 1, i ), the pair of constellation mapper outputs And e 2, i ) are fed to the input of the MIMO encoder. MIMO encoder output pairs g1, i and g2, i are transmitted by the same carrier k and OFDM symbol l of each transmit antenna.
  • FIG. 6 illustrates a BICM block according to another embodiment of the present invention.
  • the BICM block illustrated in FIG. 6 corresponds to an embodiment of the BICM block 1010 described with reference to FIG. 1.
  • the EAC is part of a frame carrying EAS information data
  • the FIC is a logical channel in a frame carrying mapping information between a service and a corresponding base data pipe. Detailed description of the EAC and FIC will be described later.
  • a BICM block for protecting PLS, EAC, and FIC may include a PLS FEC encoder 6000, a bit interleaver 6010, and a constellation mapper 6020.
  • the PLS FEC encoder 6000 may include a scrambler, a BCH encoding / zero insertion block, an LDPC encoding block, and an LDPC parity puncturing block. Each block of the BICM block will be described.
  • the PLS FEC encoder 6000 may encode scrambled PLS 1/2 data, EAC and FIC sections.
  • the scrambler may scramble PLS1 data and PLS2 data before BCH encoding and shortening and punctured LDPC encoding.
  • the BCH encoding / zero insertion block may perform outer encoding on the scrambled PLS 1/2 data using the shortened BCH code for PLS protection, and insert zero bits after BCH encoding. For PLS1 data only, the output bits of zero insertion can be permutated before LDPC encoding.
  • the LDPC encoding block may encode the output of the BCH encoding / zero insertion block using the LDPC code.
  • C ldpc and parity bits P ldpc are encoded systematically from each zero-inserted PLS information block I ldpc and appended after it.
  • LDPC code parameters for PLS1 and PLS2 are shown in Table 4 below.
  • the LDPC parity puncturing block may perform puncturing on the PLS1 data and the PLS2 data.
  • LDPC parity bits are punctured after LDPC encoding.
  • the LDPC parity bits of PLS2 are punctured after LDPC encoding. These punctured bits are not transmitted.
  • the bit interleaver 6010 may interleave each shortened and punctured PLS1 data and PLS2 data.
  • the constellation mapper 6020 may map bit interleaved PLS1 data and PLS2 data to constellations.
  • FIG. 7 illustrates a frame building block according to an embodiment of the present invention.
  • the frame building block illustrated in FIG. 7 corresponds to an embodiment of the frame building block 1020 described with reference to FIG. 1.
  • the frame building block may include a delay compensation block 7000, a cell mapper 7010, and a frequency interleaver 7020. have. Each block of the frame building block will be described.
  • the delay compensation block 7000 adjusts the timing between the data pipes and the corresponding PLS data to ensure co-time between the data pipes and the corresponding PLS data at the transmitter. have.
  • PLS data is delayed by the data pipe.
  • the delay of the BICM block is mainly due to the time interleaver 5050.
  • In-band signaling data may cause information of the next time interleaving group to be delivered one frame ahead of the data pipe to be signaled.
  • the delay compensation block delays the in-band signaling data accordingly.
  • the cell mapper 7010 may map a PLS, an EAC, an FIC, a data pipe, an auxiliary stream, and a dummy cell to an active carrier of an OFDM symbol in a frame.
  • the basic function of the cell mapper 7010 is to activate the data cells generated by time interleaving for each data pipe, PLS cell, and EAC / FIC cell, if any, corresponding to each OFDM symbol in one frame. (active) mapping to an array of OFDM cells.
  • Service signaling data (such as program specific information (PSI) / SI) may be collected separately and sent by a data pipe.
  • PSI program specific information
  • SI program specific information
  • the frequency interleaver 7020 may provide frequency diversity by randomly interleaving data cells received from the cell mapper 7010.
  • the frequency interleaver 7020 may operate in an OFDM symbol pair consisting of two sequential OFDM symbols using different interleaving seed order to obtain the maximum interleaving gain in a single frame.
  • FIG 8 illustrates an OFDM generation block according to an embodiment of the present invention.
  • the OFDM generation block illustrated in FIG. 8 corresponds to an embodiment of the OFDM generation block 1030 described with reference to FIG. 1.
  • the OFDM generation block modulates the OFDM carrier by inserting a pilot by the cell generated by the frame building block, inserts a pilot, and generates a time domain signal for transmission.
  • the block sequentially inserts a guard interval and applies a PAPR reduction process to generate a final RF signal.
  • the OFDM generation block includes a pilot and reserved tone insertion block (8000), a 2D-single frequency network (eSFN) encoding block 8010, an inverse fast fourier transform (IFFT).
  • Block 8020 PAPR reduction block 8030, guard interval insertion block 8040, preamble insertion block 8050, other system insertion block 8060, and DAC block ( 8070).
  • eSFN 2D-single frequency network
  • IFFT inverse fast fourier transform
  • Block 8020 PAPR reduction block 8030
  • guard interval insertion block 8040 preamble insertion block 8050
  • other system insertion block 8060 other system insertion block 8060
  • DAC block 8070
  • the pilot and reserved tone insertion block 8000 may insert pilot and reserved tones.
  • the various cells in the OFDM symbol are modulated with reference information known as pilots having a transmitted value known a priori at the receiver.
  • the information of the pilot cell is composed of a distributed pilot, a continuous pilot, an edge pilot, a frame signaling symbol (FSS) pilot, and a frame edge symbol (FES) pilot.
  • Each pilot is transmitted at a specific incremental power level depending on pilot type and pilot pattern.
  • the value of pilot information is derived from a reference sequence corresponding to a series of values, one in each given carrier for a given symbol.
  • the pilot can be used for frame synchronization, frequency synchronization, time synchronization, channel estimation, transmission mode identification, and can also be used to track phase noise.
  • Reference information taken from the reference sequence is transmitted in the distributed pilot cell in all symbols except the preamble, FSS and FES of the frame. Successive pilots are inserted into every symbol of the frame. The number and location of consecutive pilots depends on both the FFT size and the distributed pilot pattern. Edge carriers are the same as edge pilots in all symbols except the preamble symbol. Edge carriers are inserted to allow frequency interpolation (interpolation) to the edge of the spectrum. FSS pilots are inserted in the FSS and FES pilots are inserted in the FES. FSS pilots and FES pilots are inserted to allow time interpolation to the edge of the frame.
  • the system according to an embodiment of the present invention supports SFN in which a distributed MISO scheme is selectively used to support a very robust transmission mode.
  • 2D-eSFN is a distributed MISO scheme using multiple transmit antennas, and each antenna may be located at a different transmitter in the SFN network.
  • the 2D-eSFN encoding block 8010 may distort the phase of signals transmitted from multiple transmitters by performing 2D-eSFN processing to generate time and frequency diversity in SFN configuration. Thus, burst errors due to long plane fading or deep fading for a long time can be alleviated.
  • the IFFT block 8020 can modulate the output from the 2D-eSFN encoding block 8010 using an OFDM modulation scheme. Every cell in a data symbol that is not designated as a pilot (or reserved tone) carries one of the data cells from the frequency interleaver. Cells are mapped to OFDM carriers.
  • the PAPR reduction block 8030 performs PAPR reduction on the input signal using various PAPR reduction algorithms in the time domain.
  • the guard interval insertion block 8040 may insert the guard interval, and the preamble insertion block 8050 may insert the preamble before the signal. Details of the structure of the preamble will be described later.
  • the other system insertion block 8060 may multiplex signals of a plurality of broadcast transmission / reception systems in a time domain so that data of two or more different broadcast transmission / reception systems providing a broadcast service may be simultaneously transmitted in the same RF signal band.
  • two or more different broadcast transmission / reception systems refer to a system that provides different broadcast services.
  • Different broadcast services may refer to terrestrial broadcast services or mobile broadcast services. Data related to each broadcast service may be transmitted through different frames.
  • the DAC block 8070 may convert the input digital signal into an analog signal and output the analog signal.
  • the signal output from the DAC block 8070 may be transmitted through a plurality of output antennas according to the physical layer profile.
  • a transmitting antenna according to an embodiment of the present invention may have a vertical or horizontal polarity.
  • FIG. 9 illustrates a structure of a broadcast signal receiving apparatus for a next generation broadcast service according to an embodiment of the present invention.
  • the broadcast signal receiving apparatus for the next generation broadcast service may correspond to the broadcast signal transmitting apparatus for the next generation broadcast service described with reference to FIG. 1.
  • An apparatus for receiving broadcast signals for a next generation broadcast service includes a synchronization & demodulation module 9000, a frame parsing module 9010, a demapping and decoding module a demapping & decoding module 9020, an output processor 9030, and a signaling decoding module 9040. The operation of each module of the broadcast signal receiving apparatus will be described.
  • the synchronization and demodulation module 9000 receives an input signal through m reception antennas, performs signal detection and synchronization on a system corresponding to the broadcast signal receiving apparatus, and performs a reverse process of the procedure performed by the broadcast signal transmitting apparatus. Demodulation can be performed.
  • the frame parsing module 9010 may parse an input signal frame and extract data in which a service selected by a user is transmitted.
  • the frame parsing module 9010 may execute deinterleaving corresponding to the reverse process of interleaving. In this case, positions of signals and data to be extracted are obtained by decoding the data output from the signaling decoding module 9040, so that the scheduling information generated by the broadcast signal transmission apparatus may be restored.
  • the demapping and decoding module 9020 may convert the input signal into bit region data and then deinterleave the bit region data as necessary.
  • the demapping and decoding module 9020 can perform demapping on the mapping applied for transmission efficiency, and correct an error generated in the transmission channel through decoding. In this case, the demapping and decoding module 9020 can obtain transmission parameters necessary for demapping and decoding by decoding the data output from the signaling decoding module 9040.
  • the output processor 9030 may perform a reverse process of various compression / signal processing procedures applied by the broadcast signal transmission apparatus to improve transmission efficiency.
  • the output processor 9030 may obtain necessary control information from the data output from the signaling decoding module 9040.
  • the output of the output processor 8300 corresponds to a signal input to the broadcast signal transmission apparatus and may be MPEG-TS, IP stream (v4 or v6), and GS.
  • the signaling decoding module 9040 may obtain PLS information from the signal demodulated by the synchronization and demodulation module 9000. As described above, the frame parsing module 9010, the demapping and decoding module 9200, and the output processor 9300 may execute the function using data output from the signaling decoding module 9040.
  • FIG. 10 shows a frame structure according to an embodiment of the present invention.
  • FIG. 10 shows a structural example of frame time and a frame repetition unit (FRU) in a super frame.
  • FRU frame repetition unit
  • (a) shows a super frame according to an embodiment of the present invention
  • (b) shows a FRU according to an embodiment of the present invention
  • (c) shows a frame of various physical profile (PHY profile) in the FRU
  • (D) shows the structure of the frame.
  • Super frame may consist of eight FRUs.
  • the FRU is the basic multiplexing unit for the TDM of the frame and is repeated eight times in the super frame.
  • Each frame in the FRU belongs to one of the physical profiles (base, handheld, advanced profile) or FEF.
  • the maximum allowable number of frames in a FRU is 4, and a given physical profile may appear any number of times from 0 to 4 times in the FRU (eg, base, base, handheld, advanced).
  • the physical profile definition may be extended using the reserved value of PHY_PROFILE in the preamble if necessary.
  • the FEF portion is inserted at the end of the FRU if included. If the FEF is included in the FRU, the maximum number of FEFs is 8 in a super frame. It is not recommended that the FEF parts be adjacent to each other.
  • One frame is further separated into multiple OFDM symbols and preambles. As shown in (d), the frame includes a preamble, one or more FSS, normal data symbols, and FES.
  • the preamble is a special symbol that enables fast Futurecast UTB system signal detection and provides a set of basic transmission parameters for efficient transmission and reception of the signal. Details of the preamble will be described later.
  • the main purpose of the FSS is to carry PLS data.
  • the FSS For fast synchronization and channel estimation, and hence for fast decoding of PLS data, the FSS has a higher density pilot pattern than normal data symbols.
  • the FES has a pilot that is exactly the same as the FSS, which allows frequency only interpolation and temporal interpolation within the FES without extrapolation for symbols immediately preceding the FES.
  • FIG. 11 illustrates a signaling hierarchy structure of a frame according to an embodiment of the present invention.
  • preamble signaling data 11000 PLS1 data 11010
  • PLS2 data 11020 The purpose of the preamble carried by the preamble signal every frame is to indicate the basic transmission parameters and transmission type of the frame.
  • PLS1 allows the receiver to access and decode PLS2 data that includes parameters for connecting to the data pipe of interest.
  • PLS2 is delivered every frame and divided into two main parts, PLS2-STAT data and PLS2-DYN data. The static and dynamic parts of the PLS2 data are followed by padding if necessary.
  • the preamble signaling data carries 21 bits of information needed to enable the receiver to access the PLS data and track the data pipes within the frame structure. Details of the preamble signaling data are as follows.
  • PHY_PROFILE This 3-bit field indicates the physical profile type of the current frame. The mapping of different physical profile types is given in Table 5 below.
  • FFT_SIZE This 2-bit field indicates the FFT size of the current frame in the frame group as described in Table 6 below.
  • GI_FRACTION This 3-bit field indicates a guard interval fraction value in the current super frame as described in Table 7 below.
  • EAC_FLAG This 1-bit field indicates whether EAC is provided in the current frame. If this field is set to 1, EAS is provided in the current frame. If this field is set to 0, EAS is not delivered in the current frame. This field may be converted to dynamic within a super frame.
  • PILOT_MODE This 1-bit field indicates whether the pilot mode is a mobile mode or a fixed mode for the current frame in the current frame group. If this field is set to 0, mobile pilot mode is used. If the field is set to '1', fixed pilot mode is used.
  • PAPR_FLAG This 1-bit field indicates whether PAPR reduction is used for the current frame in the current frame group. If this field is set to 1, tone reservation is used for PAPR reduction. If this field is set to 0, no PAPR reduction is used.
  • This 3-bit field indicates the physical profile type configuration of the FRU present in the current super frame. In the corresponding field in all preambles in the current super frame, all profile types carried in the current super frame are identified. The 3-bit field is defined differently for each profile as shown in Table 8 below.
  • FIG 13 illustrates PLS1 data according to an embodiment of the present invention.
  • PLS1 data provides basic transmission parameters including the parameters needed to enable the reception and decoding of PLS2. As mentioned above, the PLS1 data does not change during the entire duration of one frame group. A detailed definition of the signaling field of the PLS1 data is as follows.
  • PREAMBLE_DATA This 20-bit field is a copy of the preamble signaling data excluding EAC_FLAG.
  • NUM_FRAME_FRU This 2-bit field indicates the number of frames per FRU.
  • PAYLOAD_TYPE This 3-bit field indicates the format of payload data carried in the frame group. PAYLOAD_TYPE is signaled as shown in Table 9.
  • NUM_FSS This 2-bit field indicates the number of FSS in the current frame.
  • SYSTEM_VERSION This 8-bit field indicates the version of the signal format being transmitted. SYSTEM_VERSION is separated into two 4-bit fields: major and minor.
  • the 4-bit MSB in the SYSTEM_VERSION field indicates major version information. Changes in the major version field indicate incompatible changes. The default value is 0000. For the version described in that standard, the value is set to 0000.
  • Minor Version A 4-bit LSB in the SYSTEM_VERSION field indicates minor version information. Changes in the minor version field are compatible.
  • CELL_ID This is a 16-bit field that uniquely identifies a geographic cell in an ATSC network. ATSC cell coverage may consist of one or more frequencies depending on the number of frequencies used per Futurecast UTB system. If the value of CELL_ID is unknown or not specified, this field is set to zero.
  • NETWORK_ID This is a 16-bit field that uniquely identifies the current ATSC network.
  • SYSTEM_ID This 16-bit field uniquely identifies a Futurecast UTB system within an ATSC network.
  • Futurecast UTB systems are terrestrial broadcast systems whose input is one or more input streams (TS, IP, GS) and the output is an RF signal.
  • the Futurecast UTB system conveys the FEF and one or more physical profiles, if present.
  • the same Futurecast UTB system can carry different input streams and use different RFs in different geographic regions, allowing for local service insertion.
  • Frame structure and scheduling are controlled in one place and are the same for all transmissions within a Futurecast UTB system.
  • One or more Futurecast UTB systems may have the same SYSTEM_ID meaning that they all have the same physical structure and configuration.
  • the following loop is composed of FRU_PHY_PROFILE, FRU_FRAME_LENGTH, FRU_GI_FRACTION, and RESERVED indicating the length and FRU configuration of each frame type.
  • the loop size is fixed such that four physical profiles (including FFEs) are signaled within the FRU. If NUM_FRAME_FRU is less than 4, the unused fields are filled with zeros.
  • FRU_PHY_PROFILE This 3-bit field indicates the physical profile type of the (i + 1) th frame (i is a loop index) of the associated FRU. This field uses the same signaling format as shown in Table 8.
  • FRU_FRAME_LENGTH This 2-bit field indicates the length of the (i + 1) th frame of the associated FRU. Using FRU_FRAME_LENGTH with FRU_GI_FRACTION, the exact value of frame duration can be obtained.
  • FRU_GI_FRACTION This 3-bit field indicates the guard interval partial value of the (i + 1) th frame of the associated FRU.
  • FRU_GI_FRACTION is signaled according to Table 7.
  • the following fields provide parameters for decoding PLS2 data.
  • PLS2_FEC_TYPE This 2-bit field indicates the FEC type used by the PLS2 protection.
  • the FEC type is signaled according to Table 10. Details of the LDPC code will be described later.
  • PLS2_MOD This 3-bit field indicates the modulation type used by PLS2.
  • the modulation type is signaled according to Table 11.
  • PLS2_SIZE_CELL This 15-bit field indicates C total _partial_block which is the size (specified by the number of QAM cells) of all coding blocks for PLS2 carried in the current frame group. This value is constant for the entire duration of the current frame-group.
  • PLS2_STAT_SIZE_BIT This 14-bit field indicates the size, in bits, of the PLS2-STAT for the current frame-group. This value is constant for the entire duration of the current frame-group.
  • PLS2_DYN_SIZE_BIT This 14-bit field indicates the size, in bits, of the PLS2-DYN for the current frame-group. This value is constant for the entire duration of the current frame-group.
  • PLS2_REP_FLAG This 1-bit flag indicates whether the PLS2 repeat mode is used in the current frame group. If the value of this field is set to 1, PLS2 repeat mode is activated. If the value of this field is set to 0, PLS2 repeat mode is deactivated.
  • PLS2_REP_SIZE_CELL This 15-bit field indicates C total _partial_block , which is the size (specified by the number of QAM cells) of the partial coding block for PLS2 delivered every frame of the current frame group when PLS2 repetition is used. If iteration is not used, the value of this field is equal to zero. This value is constant for the entire duration of the current frame-group.
  • PLS2_NEXT_FEC_TYPE This 2-bit field indicates the FEC type used for PLS2 delivered in every frame of the next frame-group.
  • the FEC type is signaled according to Table 10.
  • PLS2_NEXT_MOD This 3-bit field indicates the modulation type used for PLS2 delivered in every frame of the next frame-group.
  • the modulation type is signaled according to Table 11.
  • PLS2_NEXT_REP_FLAG This 1-bit flag indicates whether the PLS2 repeat mode is used in the next frame group. If the value of this field is set to 1, PLS2 repeat mode is activated. If the value of this field is set to 0, PLS2 repeat mode is deactivated.
  • PLS2_NEXT_REP_SIZE_CELL This 15-bit field indicates C total _full_block , which is the size (specified by the number of QAM cells) of the entire coding block for PLS2 delivered every frame of the next frame-group when PLS2 repetition is used. If iteration is not used in the next frame-group, the value of this field is equal to zero. This value is constant for the entire duration of the current frame-group.
  • PLS2_NEXT_REP_STAT_SIZE_BIT This 14-bit field indicates the size, in bits, of the PLS2-STAT for the next frame-group. The value is constant in the current frame group.
  • PLS2_NEXT_REP_DYN_SIZE_BIT This 14-bit field indicates the size of the PLS2-DYN for the next frame-group, in bits. The value is constant in the current frame group.
  • PLS2_AP_MODE This 2-bit field indicates whether additional parity is provided for PLS2 in the current frame group. This value is constant for the entire duration of the current frame-group. Table 12 below provides the values for this field. If the value of this field is set to 00, no additional parity is used for PLS2 in the current frame group.
  • PLS2_AP_SIZE_CELL This 15-bit field indicates the size (specified by the number of QAM cells) of additional parity bits of PLS2. This value is constant for the entire duration of the current frame-group.
  • PLS2_NEXT_AP_MODE This 2-bit field indicates whether additional parity is provided for PLS2 signaling for every frame of the next frame-group. This value is constant for the entire duration of the current frame-group. Table 12 defines the values for this field.
  • PLS2_NEXT_AP_SIZE_CELL This 15-bit field indicates the size (specified by the number of QAM cells) of additional parity bits of PLS2 for every frame of the next frame-group. This value is constant for the entire duration of the current frame-group.
  • RESERVED This 32-bit field is reserved for future use.
  • FIG 14 illustrates PLS2 data according to an embodiment of the present invention.
  • PLS2-STAT data is the same within a frame group, while PLS2-DYN data provides specific information about the current frame.
  • FIC_FLAG This 1-bit field indicates whether the FIC is used in the current frame group. If the value of this field is set to 1, the FIC is provided in the current frame. If the value of this field is set to 0, FIC is not delivered in the current frame. This value is constant for the entire duration of the current frame-group.
  • AUX_FLAG This 1-bit field indicates whether the auxiliary stream is used in the current frame group. If the value of this field is set to 1, the auxiliary stream is provided in the current frame. If the value of this field is set to 0, the auxiliary frame is not transmitted in the current frame. This value is constant for the entire duration of the current frame-group.
  • NUM_DP This 6-bit field indicates the number of data pipes carried in the current frame. The value of this field is between 1 and 64, and the number of data pipes is NUM_DP + 1.
  • DP_ID This 6-bit field uniquely identifies within the physical profile.
  • DP_TYPE This 3-bit field indicates the type of data pipe. This is signaled according to Table 13 below.
  • DP_GROUP_ID This 8-bit field identifies the data pipe group with which the current data pipe is associated. This can be used to connect to the data pipe of the service component associated with a particular service that the receiver will have the same DP_GROUP_ID.
  • BASE_DP_ID This 6-bit field indicates a data pipe that carries service signaling data (such as PSI / SI) used in the management layer.
  • the data pipe indicated by BASE_DP_ID may be a normal data pipe for delivering service signaling data together with service data or a dedicated data pipe for delivering only service signaling data.
  • DP_FEC_TYPE This 2-bit field indicates the FEC type used by the associated data pipe.
  • the FEC type is signaled according to Table 14 below.
  • DP_COD This 4-bit field indicates the code rate used by the associated data pipe.
  • the code rate is signaled according to Table 15 below.
  • DP_MOD This 4-bit field indicates the modulation used by the associated data pipe. Modulation is signaled according to Table 16 below.
  • DP_SSD_FLAG This 1-bit field indicates whether the SSD mode is used in the associated data pipe. If the value of this field is set to 1, the SSD is used. If the value of this field is set to 0, the SSD is not used.
  • DP_MIMO This 3-bit field indicates what type of MIMO encoding processing is applied to the associated data pipe.
  • the type of MIMO encoding process is signaled according to Table 17 below.
  • DP_TI_TYPE This 1-bit field indicates the type of time interleaving. A value of 0 indicates that one time interleaving group corresponds to one frame and includes one or more time interleaving blocks. A value of 1 indicates that one time interleaving group is delivered in more than one frame and contains only one time interleaving block.
  • DP_TI_LENGTH The use of this 2-bit field (only allowed values are 1, 2, 4, 8) is determined by the value set in the DP_TI_TYPE field as follows.
  • N TI the number of time interleaving block per time interleaving group
  • DP_FRAME_INTERVAL This 2-bit field represents the frame interval (I JUMP ) within the frame group for the associated data pipe, and allowed values are 1, 2, 4, 8 (the corresponding 2-bit fields are 00, 01, 10, 11). For data pipes that do not appear in every frame of a frame group, the value of this field is equal to the interval between subsequent frames. For example, if a data pipe appears in frames 1, 5, 9, 13, etc., the value of this field is set to 4. For data pipes that appear in every frame, the value of this field is set to 1.
  • DP_TI_BYPASS This 1-bit field determines the availability of time interleaver 5050. If time interleaving is not used for the data pipe, this field value is set to 1. On the other hand, if time interleaving is used, the corresponding field value is set to zero.
  • DP_FIRST_FRAME_IDX This 5-bit field indicates the index of the first frame of the super frame in which the current data pipe occurs.
  • the value of DP_FIRST_FRAME_IDX is between 0 and 31.
  • DP_NUM_BLOCK_MAX This 10-bit field indicates the maximum value of DP_NUM_BLOCKS for the data pipe. The value of this field has the same range as DP_NUM_BLOCKS.
  • DP_PAYLOAD_TYPE This 2-bit field indicates the type of payload data carried by a given data pipe. DP_PAYLOAD_TYPE is signaled according to Table 19 below.
  • DP_INBAND_MODE This 2-bit field indicates whether the current data pipe carries in-band signaling information. In-band signaling type is signaled according to Table 20 below.
  • DP_PROTOCOL_TYPE This 2-bit field indicates the protocol type of the payload carried by the given data pipe.
  • the protocol type of payload is signaled according to Table 21 below when the input payload type is selected.
  • DP_CRC_MODE This 2-bit field indicates whether CRC encoding is used in the input format block. CRC mode is signaled according to Table 22 below.
  • DNP_MODE This 2-bit field indicates the null packet deletion mode used by the associated data pipe when DP_PAYLOAD_TYPE is set to TS ('00'). DNP_MODE is signaled according to Table 23 below. If DP_PAYLOAD_TYPE is not TS ('00'), DNP_MODE is set to a value of 00.
  • ISSY_MODE This 2-bit field indicates the ISSY mode used by the associated data pipe when DP_PAYLOAD_TYPE is set to TS ('00'). ISSY_MODE is signaled according to Table 24 below. If DP_PAYLOAD_TYPE is not TS ('00'), ISSY_MODE is set to a value of 00.
  • HC_MODE_TS This 2-bit field indicates the TS header compression mode used by the associated data pipe when DP_PAYLOAD_TYPE is set to TS ('00'). HC_MODE_TS is signaled according to Table 25 below.
  • HC_MODE_IP This 2-bit field indicates the IP header compression mode when DP_PAYLOAD_TYPE is set to IP ('01'). HC_MODE_IP is signaled according to Table 26 below.
  • PID This 13-bit field indicates the number of PIDs for TS header compression when DP_PAYLOAD_TYPE is set to TS ('00') and HC_MODE_TS is set to 01 or 10.
  • FIC_VERSION This 8-bit field indicates the version number of the FIC.
  • FIC_LENGTH_BYTE This 13-bit field indicates the length of the FIC in bytes.
  • NUM_AUX This 4-bit field indicates the number of auxiliary streams. Zero indicates that no auxiliary stream is used.
  • AUX_CONFIG_RFU This 8-bit field is reserved for future use.
  • AUX_STREAM_TYPE This 4 bits is reserved for future use to indicate the type of the current auxiliary stream.
  • AUX_PRIVATE_CONFIG This 28-bit field is reserved for future use for signaling the secondary stream.
  • PLS2-DYN of PLS2 data shows PLS2-DYN of PLS2 data.
  • the value of the PLS2-DYN data may change during the duration of one frame group, while the size of the field is constant.
  • FRAME_INDEX This 5-bit field indicates the frame index of the current frame within the super frame. The index of the first frame of the super frame is set to zero.
  • PLS_CHANGE_COUNTER This 4-bit field indicates the number of super frames before the configuration changes. The next super frame whose configuration changes is indicated by the value signaled in that field. If the value of this field is set to 0000, this means that no scheduled change is expected. For example, a value of 1 indicates that there is a change in the next super frame.
  • FIC_CHANGE_COUNTER This 4-bit field indicates the number of super frames before the configuration (i.e., the content of the FIC) changes. The next super frame whose configuration changes is indicated by the value signaled in that field. If the value of this field is set to 0000, this means that no scheduled change is expected. For example, a value of 0001 indicates that there is a change in the next super frame.
  • NUM_DP NUM_DP that describes the parameters related to the data pipe carried in the current frame.
  • DP_ID This 6-bit field uniquely represents a data pipe within the physical profile.
  • DP_START This 15-bit (or 13-bit) field indicates the first starting position of the data pipe using the DPU addressing technique.
  • the DP_START field has a length different according to the physical profile and the FFT size as shown in Table 27 below.
  • DP_NUM_BLOCK This 10-bit field indicates the number of FEC blocks in the current time interleaving group for the current data pipe.
  • the value of DP_NUM_BLOCK is between 0 and 1023.
  • the next field indicates the FIC parameter associated with the EAC.
  • EAC_FLAG This 1-bit field indicates the presence of an EAC in the current frame. This bit is equal to EAC_FLAG in the preamble.
  • EAS_WAKE_UP_VERSION_NUM This 8-bit field indicates the version number of the automatic activation indication.
  • EAC_FLAG field If the EAC_FLAG field is equal to 1, the next 12 bits are allocated to the EAC_LENGTH_BYTE field. If the EAC_FLAG field is equal to 0, the next 12 bits are allocated to EAC_COUNTER.
  • EAC_LENGTH_BYTE This 12-bit field indicates the length of the EAC in bytes.
  • EAC_COUNTER This 12-bit field indicates the number of frames before the frame in which the EAC arrives.
  • AUX_PRIVATE_DYN This 48-bit field is reserved for future use for signaling the secondary stream. The meaning of this field depends on the value of AUX_STREAM_TYPE in configurable PLS2-STAT.
  • CRC_32 32-bit error detection code that applies to the entire PLS2.
  • FIG. 16 illustrates a logical structure of a frame according to an embodiment of the present invention.
  • the PLS, EAC, FIC, data pipe, auxiliary stream, and dummy cell are mapped to the active carrier of the OFDM symbol in the frame.
  • PLS1 and PLS2 are initially mapped to one or more FSS. Then, if there is an EAC, the EAC cell is mapped to the immediately following PLS field. If there is an FIC next, the FIC cell is mapped.
  • the data pipes are mapped after the PLS or, if present, after the EAC or FIC. Type 1 data pipes are mapped first, and type 2 data pipes are mapped next. Details of the type of data pipe will be described later. In some cases, the data pipe may carry some special data or service signaling data for the EAS.
  • auxiliary stream or stream if present, is mapped to the data pipe next, followed by a dummy cell in turn. Mapping all together in the order described above, namely PLS, EAC, FIC, data pipe, auxiliary stream, and dummy cell, will correctly fill the cell capacity in the frame.
  • FIG 17 illustrates PLS mapping according to an embodiment of the present invention.
  • the PLS cell is mapped to an active carrier of the FSS. According to the number of cells occupied by the PLS, one or more symbols are designated as FSS, and the number of FSS NFSS is signaled by NUM_FSS in PLS1.
  • FSS is a special symbol that carries a PLS cell. Since alertness and latency are critical issues in PLS, the FSS has a high pilot density, enabling fast synchronization and interpolation only on frequencies within the FSS.
  • the PLS cell is mapped to an active carrier of the FSS from the top down as shown in the example of FIG.
  • PLS1 cells are initially mapped in ascending order of cell index from the first cell of the first FSS.
  • the PLS2 cell follows immediately after the last cell of PLS1 and the mapping continues downward until the last cell index of the first FSS. If the total number of required PLS cells exceeds the number of active carriers of one FSS, the mapping proceeds to the next FSS and continues in exactly the same way as the first FSS.
  • EAC, FIC or both are present in the current frame, EAC and FIC are placed between the PLS and the normal data pipe.
  • the EAC is a dedicated channel for delivering EAS messages and is connected to the data pipes for the EAS. EAS support is provided, but the EAC itself may or may not be present in every frame. If there is an EAC, the EAC is mapped immediately after the PLS2 cell. Except for PLS cells, none of the FIC, data pipes, auxiliary streams or dummy cells are located before the EAC. The mapping procedure of the EAC cell is exactly the same as the PLS.
  • EAC cells are mapped in ascending order of cell index from the next cell of PLS2 as shown in the example of FIG. Depending on the EAS message size, as shown in FIG. 18, an EAC cell may occupy fewer symbols.
  • the EAC cell follows immediately after the last cell of PLS2 and the mapping continues downward until the last cell index of the last FSS. If the total number of required EAC cells exceeds the number of remaining active carriers of the last FSS, the EAC mapping proceeds to the next symbol and continues in exactly the same way as the FSS. In this case, the next symbol to which the EAC is mapped is a normal data symbol, which has more active carriers than the FSS.
  • the FIC is passed next if present. If no FIC is sent (as signaling in the PLS2 field), the data pipe follows immediately after the last cell of the EAC.
  • FIG 19 illustrates FIC mapping according to an embodiment of the present invention.
  • FIC is a dedicated channel that carries cross-layer information to enable fast service acquisition and channel scan.
  • the information mainly includes channel binding information between data pipes and services of each broadcaster.
  • the receiver can decode the FIC and obtain information such as broadcaster ID, number of services, and BASE_DP_ID.
  • BASE_DP_ID For high-speed service acquisition, not only the FIC but also the base data pipe can be decoded using BASE_DP_ID. Except for the content that the base data pipe transmits, the base data pipe is encoded and mapped to the frame in exactly the same way as a normal data pipe. Thus, no further explanation of the base data pipe is needed.
  • FIC data is generated and consumed at the management layer. The content of the FIC data is as described in the management layer specification.
  • FIC data is optional and the use of FIC is signaled by the FIC_FLAG parameter in the static part of the PLS2. If FIC is used, FIC_FLAG is set to 1 and the signaling field for FIC is defined in the static part of PLS2. Signaled in this field is FIC_VERSION, FIC_LENGTH_BYTE. FIC uses the same modulation, coding, and time interleaving parameters as PLS2. The FIC shares the same signaling parameters as PLS2_MOD and PLS2_FEC. FIC data is mapped after PLS2 if present, or immediately after EAC if EAC is present. None of the normal data pipes, auxiliary streams, or dummy cells are located before the FIC. The method of mapping the FIC cells is exactly the same as the EAC, which in turn is identical to the PLS.
  • the FIC cells are mapped in ascending order of cell index from the next cell of PLS2 as shown in the example of (a).
  • FIC cells are mapped for several symbols.
  • the FIC cell follows immediately after the last cell of PLS2 and the mapping continues downward until the last cell index of the last FSS. If the total number of required FIC cells exceeds the number of remaining active carriers of the last FSS, the mapping of the remaining FIC cells proceeds to the next symbol, which continues in exactly the same way as the FSS. In this case, the next symbol to which the FIC is mapped is a normal data symbol, which has more active carriers than the FSS.
  • the EAC is mapped before the FIC and the FIC cells are mapped in ascending order of cell index from the next cell of the EAC as shown in (b).
  • one or more data pipes are mapped, followed by auxiliary streams and dummy cells if present.
  • Data pipes are classified into one of two types depending on the mapping method.
  • Type 1 data pipes Data pipes are mapped by TDM.
  • Type 2 data pipes Data pipes are mapped by FDM.
  • the type of data pipe is indicated by the DP_TYPE field in the static part of PLS2. 20 illustrates a mapping order of a type 1 data pipe and a type 2 data pipe.
  • Type 2 data pipes are first mapped in ascending order of symbol index, after reaching the last OFDM symbol of the frame, the cell index is incremented by 1, and the symbol index is returned to the first available symbol and then incremented from that symbol index. .
  • each type 2 data pipe is grouped with frequency, similar to the FDM of a data pipe.
  • Type 1 data pipes and type 2 data pipes can coexist in frames as needed, with the limitation that a type 1 data pipe always precedes a type 2 data pipe.
  • the total number of OFDM cells carrying Type 1 and Type 2 data pipes cannot exceed the total number of OFDM cells available for transmission of the data pipes.
  • D DP1 corresponds to the number of OFDM cells occupied by the type 1 data pipe
  • D DP2 corresponds to the number of cells occupied by the type 2 data pipe. Since PLS, EAC, and FIC are all mapped in the same way as Type 1 data pipes, PLS, EAC, and FIC all follow the "Type 1 mapping rule". Thus, in general, Type 1 mapping always precedes Type 2 mapping.
  • FIG 21 illustrates data pipe mapping according to an embodiment of the present invention.
  • the addressing of OFDM cells for mapping Type 1 data pipes (0, ..., DDP1-1) is defined for active data cells of Type 1 data pipes.
  • the addressing scheme defines the order in which cells from time interleaving for each Type 1 data pipe are assigned to active data cells.
  • the addressing scheme is also used to signal the position of the data pipes in the dynamic part of the PLS2.
  • address 0 refers to the cell immediately following the last cell carrying PLS in the last FSS. If the EAC is sent and the FIC is not in the corresponding frame, address 0 refers to the cell immediately following the last cell carrying the EAC. If the FIC is sent in the corresponding frame, address 0 refers to the cell immediately following the last cell carrying the FIC. Address 0 for a Type 1 data pipe may be calculated taking into account two different cases as shown in (a). In the example of (a), it is assumed that PLS, EAC, FIC are all transmitted. The extension to the case where one or both of the EAC and the FIC are omitted is obvious. If there are cells remaining in the FSS after mapping all cells to the FIC as shown on the left side of (a).
  • Addressing of OFDM cells for mapping Type 2 data pipes (0, ..., DDP2-1) is defined for active data cells of Type 2 data pipes.
  • the addressing scheme defines the order in which cells from time interleaving for each Type 2 data pipe are assigned to active data cells.
  • the addressing scheme is also used to signal the position of the data pipes in the dynamic part of the PLS2.
  • the cell in the last FSS can be used for type 2 data pipe mapping.
  • the FIC occupies a cell of a normal symbol, but the number of FIC cells in that symbol is not larger than C FSS .
  • the third case shown on the right side of (b) is the same as the second case except that the number of FIC cells mapped to the symbol exceeds C FSS .
  • the data pipe unit is a basic unit for allocating data cells to data pipes in a frame.
  • the DPU is defined as a signaling unit for locating a data pipe in a frame.
  • the cell mapper 7010 may map a cell generated by time interleaving for each data pipe.
  • Time interleaver 5050 outputs a series of time interleaving blocks, each time interleaving block containing a variable number of XFECBLOCKs, which in turn consists of a set of cells.
  • the number of cells in the XFECBLOCK to N cells is dependent on the number of bits FECBLOCK size, N ldpc, the constellation transmitted per symbol.
  • the DPU is defined as the greatest common divisor of all possible values of N cells in the number of cells in XFECBLOCK supported in a given physical profile.
  • the length of the DPU in the cell is defined as L DPU . Since each physical profile supports different combinations of FECBLOCK sizes and different bits per constellation symbol, the L DPU is defined based on the physical profile.
  • FIG 22 shows an FEC structure according to an embodiment of the present invention.
  • the data FEC encoder may perform FEC encoding on the input BBF to generate the FECBLOCK procedure using outer coding (BCH) and inner coding (LDPC).
  • BCH outer coding
  • LDPC inner coding
  • the illustrated FEC structure corresponds to FECBLOCK.
  • the FECBLOCK and FEC structures have the same value corresponding to the length of the LDPC codeword.
  • N ldpc 64800 bits (long FECBLOCK) or 16200 bits (short FECBLOCK).
  • Tables 28 and 29 below show the FEC encoding parameters for the long FECBLOCK and the short FECBLOCK, respectively.
  • a 12-error correcting BCH code is used for the outer encoding of the BBF.
  • the BBF-generated polynomials for short FECBLOCK and long FECBLOCK are obtained by multiplying all polynomials.
  • LDPC codes are used to encode the output of the outer BCH encoding.
  • P ldpc Parity bit
  • I ldpc BCH-encoded BBF
  • I ldpc I ldpc
  • x represents the address of the parity bit accumulator corresponding to the first bit i 0
  • Q ldpc is a code rate dependent constant specified in the address of the parity check matrix.
  • Equation 6 x represents the address of the parity bit accumulator corresponding to information bit i 360 , that is, the entry of the second row of the parity check matrix.
  • the final parity bits are obtained as follows.
  • the corresponding LDPC encoding procedure for short FECBLOCK is t LDPC for long FECBLOCK.
  • the output of the LDPC encoder is bit interleaved, consisting of parity interleaving followed by quasi-cyclic block (QCB) interleaving and internal group interleaving.
  • QBC quasi-cyclic block
  • FECBLOCK may be parity interleaved.
  • the LDPC codeword consists of 180 contiguous QCBs in long FECBLOCKs and 45 contiguous QCBs in short FECBLOCKs.
  • Each QCB in long or short FECBLOCK consists of 360 bits.
  • Parity interleaved LDPC codewords are interleaved by QCB interleaving.
  • the unit of QCB interleaving is QCB.
  • the QCB interleaving pattern is unique to each combination of modulation type and LDPC code rate.
  • inner group interleaving is determined by the modulation type and order (defined in Table 32 below). Is executed according to A number of QCB for the inner group is also defined N QCB _IG.
  • the inner group interleaving process is performed with N QCB _ IG QCBs of the QCB interleaving output.
  • Inner group interleaving involves writing and reading bits of an inner group using 360 columns and N QCB _ IG rows.
  • bits from the QCB interleaving output are written in the row direction.
  • the read operation is performed in the column direction to read m bits in each row. Where m is equal to 1 for NUC and equal to 2 for NUQ.
  • FIG. 24 shows cell-word demultiplexing for 8 and 12 bpcu MIMO, and (b) shows cell-word demultiplexing for 10 bpcu MIMO.
  • Each cell word (c 0, l , c 1, l ,..., c nmod - 1, l ) of the bit interleaving output is shown in (a), which describes the cell-word demultiplexing process for one XFECBLOCK.
  • bit interleaver for NUQ-1024 is reused.
  • Each cell word (c 0, l , c 1, l ,..., c 9, l ) of the bit interleaver output is represented by (d 1, 0, m , d 1 , 1, m ..., d 1 , 3, m ) and (d 2, 0, m , d 2 , 1, m ..., d 2 , 5, m ).
  • 25 illustrates time interleaving according to an embodiment of the present invention.
  • the time interleaver operates at the data pipe level.
  • the parameters of time interleaving can be set differently for each data pipe.
  • DP_TI_TYPE (allowed values: 0 or 1): Represents the time interleaving mode.
  • 0 indicates a mode with multiple time interleaving blocks (one or more time interleaving blocks) per time interleaving group. In this case, one time interleaving group is directly mapped to one frame (without interframe interleaving).
  • 1 indicates a mode having only one time interleaving block per time interleaving group. In this case, the time interleaving block is spread over one or more frames (interframe interleaving).
  • DP_NUM_BLOCK_MAX (allowed values: 0 to 1023): Represents the maximum number of XFECBLOCKs per time interleaving group.
  • DP_FRAME_INTERVAL (allowed values: 1, 2, 4, 8): Represents the number of frames I JUMP between two sequential frames carrying the same data pipe of a given physical profile.
  • DP_TI_BYPASS (allowed values: 0 or 1): If time interleaving is not used for the data frame, this parameter is set to one. If time interleaving is used, it is set to zero.
  • the parameter DP_NUM_BLOCK from the PLS2-DYN data indicates the number of XFECBLOCKs carried by one time interleaving group of the data group.
  • each time interleaving group is a set of integer number of XFECBLOCKs, and will contain a dynamically varying number of XFECBLOCKs.
  • N xBLOCK _ Group (n) The number of XFECBLOCKs in the time interleaving group at index n is represented by N xBLOCK _ Group (n) and signaled as DP_NUM_BLOCK in the PLS2-DYN data.
  • N xBLOCK _ Group (n) may vary from the minimum value 0 to the maximum value N xBLOCK _ Group_MAX (corresponding to DP_NUM_BLOCK_MAX ) with the largest value being 1023.
  • Each time interleaving group is either mapped directly to one frame or spread over P I frames.
  • Each time interleaving group is further divided into one or more (N TI ) time interleaving blocks.
  • each time interleaving block corresponds to one use of the time interleaver memory.
  • the time interleaving block in the time interleaving group may include some other number of XFECBLOCKs. If the time interleaving group is divided into multiple time interleaving blocks, the time interleaving group is directly mapped to only one frame. As shown in Table 33 below, there are three options for time interleaving (except for the additional option of omitting time interleaving).
  • the time interleaving memory stores the input XFECBLOCK (XFECBLOCK output from the SSD / MIMO encoding block).
  • XFECBLOCK entered is Assume that it is defined as. here, Is the q th cell of the r th XFECBLOCK in the s th time interleaving block of the n th time interleaving group, and represents the output of the following SSD and MIMO encoding.
  • the XFECBLOCK output from the time interleaver 5050 is Assume that it is defined as. here, Is i-th in the s-th time interleaving block of the n-th time interleaving group. ) Output cell.
  • the time interleaver will also act as a buffer for the data pipe data before the frame generation process. This is accomplished with two memory banks for each data pipe.
  • the first time interleaving block is written to the first bank.
  • the second time interleaving block is written to the second bank while reading from the first bank.
  • Time interleaving is a twisted row-column block interleaver.
  • Figure 26 illustrates the basic operation of a twisted row-column block interleaver according to one embodiment of the present invention.
  • Fig. 26A shows a write operation in the time interleaver
  • Fig. 26B shows a read operation in the time interleaver.
  • the first XFECBLOCK is written in the column direction to the first column of the time interleaving memory
  • the second XFECBLOCK is written to the next column, followed by this operation.
  • the cells are read diagonally.
  • Cells are read. Specifically, Assuming that this is a time interleaving memory cell position to be read sequentially, the read operation in this interleaving array is a row index as in the equation below. Column index Related twist parameters Is executed by calculating.
  • the cell position to be read is coordinate Calculated by
  • FIG. 27 illustrates the operation of a twisted row-column block interleaver according to another embodiment of the present invention.
  • FIG. 27 Denotes an interleaving array in the time interleaving memory for each time interleaving group including the virtual XFECBLOCK.
  • the interleaving array for twisted row-column block interleaver inserts a virtual XFECBLOCK into the time interleaving memory. It is set to the size of, and the reading process is made as follows.
  • the number of time interleaving groups is set to three.
  • the maximum number of XFECBLOCKs is signaled in PLS2-STAT data by NxBLOCK_Group_MAX, which Leads to.
  • Figure 28 illustrates a diagonal read pattern of a twisted row-column block interleaver according to one embodiment of the present invention.
  • 29 illustrates interleaved XFECBLOCKs from each interleaving array according to an embodiment of the present invention.
  • Frequency interleaver 7020 is to apply different interleaving sequences to cells corresponding to each OFDM symbol in order to improve frequency diversity performance in an OFDM symbol structure composed of a plurality of cells.
  • the above-described frequency interleaving method may be referred to as random frequency interleaving or random FI, which may be changed according to a designer's intention.
  • the frequency interleaver 7020 in the broadcast signal transmission apparatus or the broadcast signal transmission apparatus may be configured to symbols constituting at least one or more frames, that is, each symbol or two paired symbols. Since frequency interleaving is performed by applying different interleaving sequences to corresponding cells, frequency diversity can be obtained.
  • the at least one symbol described above is converted into at least one OFDM symbol, that is, each OFDM symbol or two paired OFDM symbols (pair-wise OFDM symbol or each OFDM symbol pair) in a later modulation process. Can be.
  • the frequency interleaver corresponds to OFDM symbols input using a frequency interleaving address generated based on a main interleaving sequence (or a basic interleaving sequence) and a symbol offset. Frequency interleaving may be performed on the cells.
  • FIG. 30 illustrates a frequency deinterleaving process according to an embodiment of the present invention.
  • the broadcast signal receiving apparatus may perform a reverse process of the above-described frequency interleaving process using a single memory.
  • FIG. 3 shows a frequency deinterleaving process using a single memory for data cells corresponding to consecutively inputted OFDM symbols.
  • frequency deinterleaving according to an embodiment of the present invention may be performed according to the reverse process of the above-described frequency interleaving.
  • the broadcast signal receiving apparatus writes the above-described frequency interleaving using a single memory for data cells corresponding to consecutively inputted OFDM symbols as shown on the left side of the drawing. And a reverse process of reading operation.
  • the memory usage efficiency can be increased by using only a single memory. This is an effect generated by the ping-pong interleaving operation used at the transmitting side.
  • FIG. 31 illustrates single memory deinterleaving of data corresponding to input OFDM symbols.
  • FIG. 31 is a frequency diagram of a broadcast signal receiving apparatus or a broadcast signal receiving apparatus performing deinterleaving by applying an interleaving sequence used in a broadcast signal transmitting apparatus (or frequency interleaver 7020) to a data symbol corresponding to every pair-wise OFDM symbol.
  • the apparatus for receiving broadcast signals may perform a reverse process of the above-described frequency interleaving process using a single memory.
  • FIG. 10 illustrates an operation of a broadcast signal receiving apparatus that performs single memory frequency deinterleaving on data symbols corresponding to input consecutive OFDM symbols.
  • the broadcast signal reception apparatus may perform an inverse process of the above-described operation of the frequency interleaver 7020. Therefore, the deinterleaving sequences correspond to the above-described interleaving sequence.
  • the random interleaving sequence generator may mean the frequency interleaver itself, and may be described as a block or a module included in the frequency interleaver.
  • the random interleaving sequence generator may be called an interleaving address generator or an interleaving sequence generator, which may be changed according to the designer's intention.
  • An interleaving sequence generator according to an embodiment of the present invention includes a basic interleaving sequence generator, a symbol offset generator, a modulo operator, and an address check block. can do.
  • the basic interleaving sequence generator according to an embodiment of the present invention may be called a random main sequence generator, and the address check block may be called a memory index check block. The name, location and function of each block can be changed according to the designer's intention.
  • the FFT mode or the FFT size according to an embodiment of the present invention may be 8K, 16K, 32K, or the like. This can be changed according to the designer's intention.
  • the frequency interleaver of the 32K FFT mode of the present invention may apply the same interleaving sequence or interleaving address to data (or data cells) corresponding to an OFDM symbol pair as described above.
  • the frequency interleaver in the 32K FFT mode according to an embodiment of the present invention may perform an operation of writing to memory using an interleaving sequence for data cells corresponding to even-numbered symbols of an OFDM symbol pair, and performing an OFDM symbol pair.
  • the data cells corresponding to the odd-numbered symbols of may be read from the memory using an interleaving sequence.
  • the write and read operations of the frequency interleaver according to an embodiment of the present invention may be performed continuously and simultaneously with respect to the input data cells.
  • the frequency interleaver performs an operation of randomly writing data cells corresponding to even-numbered symbols in a memory, and then inputs data cells corresponding to odd-numbered symbols to the written even-numbered symbols.
  • the data cells corresponding to the input odd-numbered symbols may be linearly written to the memory while the corresponding data cells are read linearly from the memory. Thereafter, data cells corresponding to odd-numbered symbols written to the memory may be randomly read.
  • the frequency interleaver according to an embodiment of the present invention operates on data cells corresponding to an OFDM symbol pair, the number of symbols corresponding to an OFDM symbol in a signal frame is always even.
  • the frequency interleaver of the 32K FFT mode of the present invention can maximize diversity performance by using different interleaving sequences for data cells corresponding to each OFDM symbol pair.
  • the frequency interleaver in the 32K FFT mode of the present invention may generate another interleaving sequence by rotating a basic interleaving sequence by a symbol offset for data cells corresponding to each OFDM symbol pair.
  • the symbol offset value may be generated differently for data cells corresponding to every OFDM symbol pair. Therefore, in the frequency interleaving process, data cells corresponding to even-numbered symbols of OFDM symbol pairs are read linearly and data cells corresponding to odd-numbered symbols are linearly written in the transmitting end, thereby broadcasting according to an embodiment of the present invention.
  • the frequency deinterleaver included in the signal receiving apparatus or the broadcast signal receiving apparatus may perform frequency deinterleaving using a single memory.
  • the maximum memory size required can be 32K.
  • the block shown in the figure is an equation representing frequency interleaving inputs and outputs for data cells corresponding to even-numbered symbols and data cells corresponding to odd-numbered symbols in an OFDM symbol pair.
  • the left side represents output data (interleaved vector) in which frequency interleaving is performed
  • the right side represents input data cells (interleaver input vector) in frequency interleaving.
  • Xm, l, p shown in the figure may mean a cell index p to be mapped to the l-th OFDM symbol of the m-th frame
  • Xm, l, H (p) is to be mapped to the l-th OFDM symbol of the m-th frame It means that the cell index p has been read according to the interleaving address (or interleaving sequence).
  • the equation shown in the figure indicates that data cells corresponding to even-numbered symbols of OFDM symbol pairs have been written to the memory using an interleaving sequence, and data cells corresponding to odd-numbered symbols have been read according to the interleaving sequence.
  • the frequency interleaver of the 16K FFT mode of the present invention may apply the same interleaving sequence to cells corresponding to an OFDM symbol pair.
  • the frequency interleaver in the 16K FFT mode according to an embodiment of the present invention writes to a memory using an interleaving sequence for data cells corresponding to even-numbered symbols of an OFDM symbol pair, similarly to the frequency interleaver in the 32K FFT mode.
  • the data cells corresponding to the odd-numbered symbols of the OFDM symbol pair may be read from the memory using an interleaving sequence. Since the operation of the frequency interleaver in the 16K FFT mode is the same as the operation of the frequency interleaver in the 32K FFT mode, a detailed description thereof will be omitted. As a result, the frequency interleaver of the 16K FFT mode of the present invention enables the receiver to perform frequency deinterleaving using a single memory, and the maximum memory size required may be 16K.
  • the frequency interleaver of the 16K FFT mode may perform frequency interleaving by applying different interleaving sequences to data cells corresponding to each OFDM symbol.
  • the frequency interleaver in the 16K FFT mode according to an embodiment of the present invention may apply an interleaving sequence to perform a random read operation of data cells corresponding to an input symbol from a memory.
  • the frequency interleaver of the 16K FFT mode of the present invention rotates a basic interleaving sequence by a symbol offset for each data cell corresponding to each OFDM symbol even when a different interleaving sequence is applied to data cells corresponding to each OFDM symbol.
  • An interleaving sequence can be generated.
  • the symbol offset value may be generated differently for each data cell corresponding to every OFDM symbol pair.
  • the receiving side may perform frequency deinterleaving using the double memory.
  • the maximum memory size required can be 32K.
  • (a) is an equation representing an operation when the frequency interleaver of the 16K FFT mode of the present invention applies the same interleaving sequence to data cells corresponding to an OFDM symbol pair, and the data corresponding to the even symbol in the OFDM symbol pair. Equation representing frequency interleaving inputs and outputs for cells and data cells corresponding to odd-numbered symbols.
  • (b) is an equation representing frequency interleaving input and output when the frequency interleaver in the 16K FFT mode of the present invention performs a read operation by applying a different interleaving sequence to each data cell corresponding to each OFDM symbol.
  • the left side of the equation represents output data (interleaved vector) in which frequency interleaving is performed, and the right side represents input data cells (interleaver input vector) of frequency interleaving.
  • Xm, l, p shown in the figure may mean a cell index p to be mapped to the l-th OFDM symbol of the m-th frame, Xm, l, H (p) is to be mapped to the l-th OFDM symbol of the m-th frame It means that the cell index p has been read according to the interleaving address (or interleaving sequence).
  • the equation shown in (a) indicates that data cells corresponding to even-numbered symbols of OFDM symbol pairs have been written to the memory using an interleaving sequence, and data cells corresponding to odd-numbered symbols have been read according to the interleaving sequence. Indicates.
  • equation shown in (b) represents a process of reading data cells corresponding to each OFDM symbol using an interleaving sequence.
  • the frequency interleaver of the 8K FFT mode of the present invention may apply different interleaving sequences to data cells corresponding to each OFDM symbol.
  • the frequency interleaver in the 8K FFT mode according to an embodiment of the present invention may apply an interleaving sequence to perform a random read operation of data cells corresponding to an input symbol from a memory.
  • the frequency interleaver of the 8K FFT mode of the present invention rotates a basic interleaving sequence by a symbol offset for each data cell corresponding to each OFDM symbol even when a different interleaving sequence is applied to data cells corresponding to each OFDM symbol.
  • An interleaving sequence can be generated.
  • the symbol offset value may be generated differently for each data cell corresponding to every OFDM symbol pair.
  • the receiving side may perform frequency deinterleaving using a double memory.
  • the maximum memory size required can be 16K.
  • Equation shown in the figure is a formula representing the frequency interleaving input and output when the frequency interleaver of the 8K FFT mode of the present invention performs a read operation by applying a different interleaving sequence for each data cell corresponding to each OFDM symbol.
  • the left side of the equation represents output data (interleaved vector) in which frequency interleaving is performed
  • the right side represents input data cells (interleaver input vector) of frequency interleaving.
  • Xm, l, H (p) shown in the figure means that the cell index p to be mapped to the l-th OFDM symbol of the m-th frame has been read according to the interleaving address (or interleaving sequence).
  • the equation shown in the figure represents a process of reading data cells corresponding to each OFDM symbol using an interleaving sequence.
  • 35 shows equations representing inputs and outputs of the frequency interleaver according to each FFT mode.
  • Equation in the block shown at the top of the figure is a relationship between the input and output of the frequency interleaver in the 32K FFT mode and the 16K FFT mode, and represents a case where one interleaving sequence is applied to data cells corresponding to one OFDM symbol pair.
  • Equation in the block shown at the bottom of the figure is a relationship between the input and output of the frequency interleaver in the 16K FFT mode and the 8K FFT mode, and represents a case where one interleaving sequence is applied to data cells corresponding to one OFDM symbol.
  • the left side represents interleaved vectors that are outputs of the frequency interleaver and the right side represents input data vectors (or input vectors) that are inputs of the frequency interleaver.
  • FIG. 36 illustrates a frequency interleaver in a 32K FFT mode according to another embodiment of the present invention.
  • the frequency interleaver in the 32K FFT mode may interleave an input OFDM symbol pair using an interleaving sequence or an interleaving address as described above.
  • the frequency interleaver of the 32K FFT mode illustrated in FIG. 36 may include a basic interleaving sequence generator, a symbol offset generator, a modulo operator, and an address check block to generate the above-described interleaving sequence or interleaving address. Each block will be described below.
  • the basic interleaving sequence generator may include a basic random address generator and a wire permutation block.
  • the basic random address generator may include a 1-bit toggle and a 14-bit PN generator and may operate to cause quasi-random upon interleaving.
  • the wire permutation block can use the value of the PRBS register to change the order of the bits when creating a decimal address. In this case, the wire permutation block may change the order of the bits using a predetermined wire permutation table.
  • the same wire permutation table may be used for data cells corresponding to each symbol constituting an OFDM symbol pair. Details will be described later.
  • the symbol offset generator operates in units of OFDM symbol pairs and generates and outputs a symbol offset value for cyclic shifting the basic interleaving sequence output from the generated basic interleaving sequence generator.
  • the modulo operator is operated when the output data exceeds Nmax.
  • the Nmax value can be 32768.
  • the address check block and the PRBS controller ignore the output value without using the output value if the output 15-bit Hl (p), that is, the interleaving sequence (or interleaving address) value is larger than the input data vector size (Ndata), and repeatedly
  • the operation of the interleaving sequence generator may be adjusted so that the interleaving address value does not exceed Nmax.
  • the modulo operator may operate before the address check block. This is to allow the receiver to perform deinterleaving using a single memory even when the data vectors (or data cells) have different sizes in the OFDM symbol pair.
  • FIG. 37 is a diagram illustrating a frequency interleaver in 16K FFT mode according to another embodiment of the present invention.
  • the frequency interleaver of the 16K FFT mode may interleave an input OFDM symbol pair or data cells corresponding to the input OFDM symbol using an interleaving sequence or an interleaving address.
  • the frequency interleaver of the 16K FFT mode illustrated in FIG. 37 may include a basic interleaving sequence generator, a symbol offset generator, a modulo operator, and an address check block to generate the above-described interleaving sequence or interleaving address. Each block will be described below.
  • the basic interleaving sequence generator may include a basic random address generator and a wire permutation block.
  • the basic random address generator may include a 1-bit toggle and a 13-bit PN generator and may operate to cause quasi-random upon interleaving.
  • the wire permutation block can use the value of the PRBS register to change the order of the bits when creating a decimal address. In this case, the wire permutation block may change the order of the bits using a predetermined wire permutation table. In the 16K FFT mode, the same wire permutation table may be used for data cells corresponding to each symbol constituting an OFDM symbol pair, and different wire permutation for each data cell corresponding to each symbol constituting an OFDM symbol pair. Tables can be used. Details will be described later.
  • the symbol offset generator operates in units of OFDM symbol pairs and generates and outputs a symbol offset value for cyclic shifting the basic interleaving sequence output from the generated basic interleaving sequence generator.
  • the modulo operator is operated when the output data exceeds Nmax, and for 16K, the Nmax value can be 16384.
  • the address check block and the PRBS controller ignore the output value without using the output value when the output 14-bit Hl (p), that is, the interleaving sequence (or interleaving address) value is larger than the input data vector size (Ndata).
  • the operation of the interleaving sequence generator may be adjusted so that the interleaving address value does not exceed Nmax.
  • the modulo operator may operate before the address check block. This is to allow the receiver to perform deinterleaving using a single memory even when the data vectors (data cells) have different sizes in the OFDM symbol pair.
  • the frequency interleaver of the 8K FFT mode may interleave an input symbol using an interleaving sequence or an interleaving address as described above.
  • the frequency interleaver of the 8K FFT mode illustrated in FIG. 38 may include a basic interleaving sequence generator, a symbol offset generator, a modulo operator, and an address check block to generate the above-described interleaving sequence or interleaving address.
  • the basic interleaving sequence generator may include a basic random address generator and a wire permutation block.
  • the basic random address generator may include a 1-bit toggle and a 12-bit PN generator and may operate to cause quasi-random upon interleaving.
  • the wire permutation block can use the value of the PRBS register to change the order of the bits when creating a decimal address. In this case, the wire permutation block may change the order of the bits using a predetermined wire permutation table. In the 8K FFT mode, a different wire permutation table may be used for data cells corresponding to each symbol constituting an OFDM symbol pair. Details will be described later.
  • the symbol offset generator operates in units of OFDM symbol pairs and generates and outputs a symbol offset value for cyclic shifting the basic interleaving sequence output from the generated basic interleaving sequence generator.
  • the modulo operator is operated when the output data exceeds Nmax.
  • the Nmax value can be 8192.
  • the address check block and the PRBS controller ignore the output value without using the output value when the output 13-bit Hl (p), that is, the interleaving sequence (or interleaving address) value is larger than the input data vector size (Ndata).
  • the operation of the interleaving sequence generator may be adjusted so that the interleaving address value does not exceed Nmax.
  • the modulo operator may operate before the address check block. This is to allow the receiver to perform deinterleaving using a single memory even when the data vectors have different sizes in the OFDM symbol pair.
  • the first row of each table represents the bit position of the input bit sequence, and the second and third rows represent the bit positions that are changed by permutation.
  • (a) shows an embodiment of the wire permutation table for the 32K FFT mode, in which the wire permutation table is equally applied to the data cells corresponding to the symbols constituting the input OFDM symbol pair.
  • (b) shows an embodiment of the wire permutation table for the 16K FFT mode, in which the wire permutation table is equally applied to the data cells corresponding to the symbols constituting the input OFDM symbol pair.
  • (c) is an embodiment of the wire permutation table for the 16K FFT mode, and shows a wire permutation table that is applied differently to data cells corresponding to each OFDM symbol pair.
  • the second row represents the changed bit position of the data cells corresponding to the even symbol of the input OFDM symbol pair
  • the third row represents the changed bit position of the data cells corresponding to the odd symbol of the input OFDM symbol pair.
  • (d) is an embodiment of the wire permutation table for the 8K FFT mode, and shows a wire permutation table that is applied differently to data cells corresponding to each OFDM symbol pair. Since the description of the table is the same as in (c), it is omitted. Each bit position can be changed according to the designer's intention.
  • 40 is an equation illustrating operation of a basic interleaving sequence generator according to an embodiment of the present invention.
  • the basic interleaving sequence generator may generate a binary word R 'having a different number of bits for each FFT mode. 40 is an equation showing a process of generating such a binary word. This can be changed to any PRBS.
  • the basic interleaving sequence generator according to an embodiment of the present invention may output the basic interleaving sequence by toggling the generated binary word R 'through wire permutation.
  • 41 is equations illustrating operation of a symbol offset generator according to an embodiment of the present invention.
  • the symbol offset generator may generate a symbol offset value for each OFDM symbol pair, and the generated symbol offset value corresponds to two symbols constituting the OFDM symbol pair. The same is true for data cells.
  • the symbol offset value may be generated based on the binary word Gk having a specific value for each FFT mode. This can be changed to any PRBS.
  • the frequency interleaver of the present invention can generate the interleaving address H1 (p) using the above-described basic interleaving sequence and symbol offset value.
  • Equation shown at the top of the figure represents a process of generating an interleaving address
  • equation shown at the bottom of the figure represents a symbol offset. This equation can be changed according to the designer's intention.
  • the frequency interleaver of the 16K FFT mode of the present invention may apply different interleaving sequences to data cells corresponding to each OFDM symbol.
  • the frequency interleaver in the 16K FFT mode according to an embodiment of the present invention may apply an interleaving sequence to perform a random read operation of data cells corresponding to an input symbol from a memory.
  • the frequency interleaver of the 16K FFT mode according to the present invention can generate another interleaving sequence by rotating a basic interleaving sequence by a symbol offset for each OFDM symbol.
  • the value of the symbol offset may be the same for cells corresponding to every OFDM symbol pair.
  • the frequency interleaver of the 16K FFT mode of the present invention enables the receiver to perform frequency deinterleaving using a single memory, and the maximum memory size required may be 16K.
  • FIG. 43 is an equation illustrating operation of a frequency interleaver in 16K FFT mode according to another embodiment of the present invention.
  • FIG. 43 corresponds to another embodiment of the operation of the frequency interleaver of 16K FFT mode described with reference to FIG. 33.
  • FIG. 7 illustrates equations representing frequency interleaving inputs and outputs when a 16K FFT mode frequency interleaver performs a random write operation to a memory by applying different interleaving sequences to data cells corresponding to respective OFDM symbols.
  • the left side of the equation represents output data (interleaved vector) in which frequency interleaving is performed, and the right side represents input data cells (interleaver input vector) of frequency interleaving.
  • Xm, l, p shown in the figure means the cell index p in the l-th OFDM symbol of the m-th frame.
  • the interleaving sequence may be calculated using the symbol offset and the Nmax value.
  • the magnitude of Nmax is the same as described above.
  • the receiving side may perform frequency deinterleaving using a double memory.
  • the maximum memory size required can be 32K.
  • the frequency interleaver of the 8K FFT mode of the present invention may apply the same interleaving sequence to data cells corresponding to an OFDM symbol pair.
  • the frequency interleaver in the 8K FFT mode according to the embodiment of the present invention like the frequency interleaver in the 32K FFT mode described above, interleaves to perform writing operations on data cells corresponding to even-numbered symbols of an OFDM symbol pair.
  • a sequence may be used, and an interleaving sequence may be used to perform a read operation on data cells corresponding to odd-numbered symbols of an OFDM symbol pair. Since the operation of the frequency interleaver in the 8K FFT mode is the same as that of the frequency interleaver in the 32K FFT mode, detailed description thereof will be omitted.
  • the frequency interleaver of the 8K FFT mode of the present invention allows the receiver to perform frequency deinterleaving using a single memory, and the maximum memory size required may be 8K.
  • the frequency interleaver in the 8K FFT mode may apply an interleaving sequence to perform an operation of randomly writing data cells corresponding to an input symbol into a memory, and a limitation on the number of OFDM symbols in a frame may be applied. none.
  • the 8K FFT mode frequency interleaver may generate a different interleaving sequence by rotating a basic interleaving sequence by a symbol offset for each OFDM symbol. In this case, the symbol offset may be generated differently for every OFDM symbol pair.
  • the receiver may perform frequency deinterleaving using a double memory, and the maximum memory size required may be 16K.
  • FIG. 44 illustrates equations for an operation of the frequency interleaver in the 8K FFT mode according to another embodiment of the present invention.
  • FIG. 44 corresponds to another embodiment of the operation of the frequency interleaver of the 8K FFT mode described with reference to FIG. 34.
  • (a) is an equation representing an operation when the frequency interleaver of the 8K FFT mode of the present invention applies the same interleaving sequence to data cells corresponding to an OFDM symbol pair, and data corresponding to an even symbol in an OFDM symbol pair Equation representing frequency interleaving inputs and outputs for cells and data cells corresponding to odd-numbered symbols.
  • (b) is an equation representing frequency interleaving inputs and outputs when the frequency interleaver in the 8K FFT mode of the present invention performs a write operation by applying a different interleaving sequence to each data cell corresponding to each OFDM symbol.
  • the left side of the equation represents output data (interleaved vector) in which frequency interleaving is performed, and the right side represents input data cells (interleaver input vector) of frequency interleaving.
  • Xm, l, p shown in the figure may mean a cell index p to be mapped to the l-th OFDM symbol of the m-th frame, Xm, l, H (p) is to be mapped to the l-th OFDM symbol of the m-th frame It means that the cell index p has been read according to the interleaving address (or interleaving sequence).
  • the equation shown in (a) indicates that data cells corresponding to even-numbered symbols of OFDM symbol pairs have been written to the memory using an interleaving sequence, and data cells corresponding to odd-numbered symbols have been read according to the interleaving sequence. Indicates.
  • Equation (b) also shows a process of writing data cells corresponding to each OFDM symbol using an interleaving sequence.
  • the equation in the block shown in the figure is a relationship between the input and output of the frequency interleaver in the 16K FFT mode and the 8K FFT mode, and represents a case where one interleaving sequence is applied to data cells corresponding to one OFDM symbol.
  • the left side represents interleaved vectors that are outputs of the frequency interleaver and the right side represents input data vectors (or input vectors) that are inputs of the frequency interleaver.
  • FIG. 46 illustrates a frequency deinterleaving process at the receiving side when the frequency interleaver in the 16K and 8K FFT modes applies different interleaving sequences to data cells corresponding to each OFDM symbol.
  • the receiving side may perform frequency deinterleaving using a double memory, and thus may perform frequency deinterleaving of a ping-pong structure.
  • the basic interleaving sequence used at this time is the same as that used at the transmitter.
  • the logical structure of the signal frame according to an embodiment of the present invention includes bootstrap, preamble symbols (L1 signaling), and payload data symbols. (Or data symbols).
  • the bootstrap illustrated in FIG. 47 may correspond to the preamble described above, the preamble symbols illustrated in FIG. 47 may correspond to the aforementioned FSS, and the payload data symbols may correspond to normal data symbols.
  • the L1 signaling may correspond to the above-described PLS1 and PLS2 signaling.
  • Bootstrap according to an embodiment of the present invention may be inserted in the front of the signal frame output after the IFFT, and compared to the preamble or payload data so that the broadcast signal receiving apparatus can detect the corresponding signal frame (robust) Can be processed to have.
  • the bootstrap according to an embodiment of the present invention may transmit essential broadcast system information and essential information for accessing the broadcast system.
  • Bootstrap according to an embodiment of the present invention may include EAS wake-up (Emergency Alert System wake-up) information, system information, preamble structure indicator information and information for future use of the extension.
  • the preamble structure indication information may include the FFT mode of the preamble, the number of active carrier (NOA) information of the preamble, and the number of OFDM symbols constituting the preamble.
  • frequency interleaving process is performed on preamble symbols and data symbols according to an embodiment of the present invention (FI ON), but frequency interleaving is not applied to bootstrap (FI OFF). .
  • Preamble symbols according to an embodiment of the present invention may be composed of at least one OFDM symbol according to the number of bits of the L1 signaling information to be transmitted.
  • the L1 signaling information to be transmitted through the preamble symbols may be mapped to an active carrier of an OFDM symbol and then subjected to frequency interleaving.
  • the input data of the frequency interleaver may be preamble cells corresponding to the OFDM symbol.
  • the parameters of the preamble symbols have any fixed value unlike the data symbols.
  • the apparatus for receiving broadcast signals can process preamble symbols without acquiring signaling information about the preamble from the bootstrap, and quickly detects L1 signaling information transmitted through the preamble symbols to perform a channel scan. It can reduce the acquisition time of the service included. In addition, the possibility of FFT / GI acquisition failure can be minimized even in a poor channel environment, thereby improving broadcast signal reception performance.
  • the smallest FFT mode (eg, 8K mode) may be applied to the preamble symbols in order to improve flexibility in operating a broadcast signal system.
  • the NoA of the preamble symbols may be fixed in order to detect the preamble symbols without signaling through the bootstrap at the receiver.
  • the number of preamble symbols may be determined in consideration of the relationship between the FFT mode of the preamble symbols and the FFT mode of the data symbols.
  • the number of preamble symbols is limited to an even number. This is for the broadcast signal receiving apparatus to continuously deinterleave data symbols using a single memory in the above-described frequency deinterleaving.
  • the number of preamble symbols is not limited. That is, odd or even preamble symbols may be used regardless of the data symbols.
  • 49 illustrates a frequency interleaving process for preamble symbols according to an embodiment of the present invention.
  • FIG. 49 illustrates a frequency interleaving process applied to preamble cells corresponding to preamble symbols when the FFT mode of the preamble symbols and the FFT mode of the data symbols are different.
  • the number of preamble symbols may be even.
  • the frequency interleaver according to an embodiment of the present invention may consider preamble cells corresponding to an OFDM symbol pair including two consecutive symbols as one group and perform frequency interleaving.
  • the frequency interleaver according to an embodiment of the present invention may perform an operation of writing to memory using an interleaving sequence for preamble cells corresponding to even-numbered symbols of an OFDM symbol pair,
  • the preamble cells corresponding to odd-numbered symbols of the pair may be read from memory using an interleaving sequence.
  • the write and read operations of the frequency interleaver according to an embodiment of the present invention may be performed continuously and simultaneously with respect to the input preamble cells.
  • the frequency interleaver performs an operation of randomly writing preamble cells corresponding to an even symbol (first symbol) into a memory, and then preamble cells corresponding to an odd symbol (second symbol)
  • the preamble cells corresponding to the written even-numbered symbols may be linearly read from the memory, and the preamble cells corresponding to the input odd-numbered symbols may be linearly written to the memory. Thereafter, preamble cells corresponding to odd-numbered symbols written in the memory may be randomly read.
  • the frequency deinterleaver included in the broadcast signal receiving apparatus or the broadcast signal receiving apparatus according to an embodiment of the present invention may perform frequency deinterleaving using a single memory. This is the same as frequency interleaving for data symbols.
  • 50 illustrates a frequency interleaving process for preamble symbols according to another embodiment of the present invention.
  • FIG. 50 illustrates a frequency interleaving process applied to preamble cells corresponding to preamble symbols when the FFT mode of the preamble symbols and the FFT mode of the data symbols are the same.
  • the preamble symbol uses the same parameters (FFT / GI / NoA) as the data symbol, and the broadcast signal receiving apparatus obtains the information about the parameter information and the number of preamble symbols from the bootstrap (preamble structure indication information). Assume In addition, as described with reference to FIG. 48, the number of preamble symbols may be even or odd.
  • the frequency interleaver may consider preamble cells corresponding to an OFDM symbol pair including two consecutive symbols as one group and perform frequency interleaving. Since the detailed operation is the same as described with reference to FIG. 49, it is omitted.
  • 51 shows a signaling structure in the logical structure of a signal frame according to an embodiment of the present invention.
  • FIG. 51 illustrates signaling information / content delivered in the order of bootstrap, preamble symbol, data symbol, and overall operation mechanism required for frequency interleaving and frequency deinterleaving according to an embodiment of the present invention.
  • a set of data symbols processed in the same FFT mode may be referred to as a partition.
  • the signal frame according to an embodiment of the present invention may include at least one partition, and the partition may be referred to as a sub frame. This can be changed according to the designer's intention.
  • FIG. 51 illustrates a logical structure of a signal frame including all cases in which FFT modes applied to data symbols are the same or different.
  • the bootstrap according to an embodiment of the present invention transmits information necessary for the broadcast signal receiving apparatus to obtain a preamble symbol as described above.
  • the bootstrap according to an embodiment of the present invention may transmit FFT mode information of a preamble symbol, NoA of a preamble symbol, information on the number of preamble symbols, and the like.
  • the preamble symbols according to an embodiment of the present invention may transmit information necessary for the broadcast signal receiving apparatus to detect data symbols.
  • the preamble symbols according to an embodiment of the present invention are information on the number of partitions, FFT mode information for each partition, NoA of data symbols included in each partition, the number of data symbols for each partition, and the start symbol (or cell for each partition). ) Information, and same FFT indicator indicating where (or when) the same FFT mode is present in the signal frame.
  • the above information may be changed dynamically every signal frame.
  • FIG. 52 illustrates a payload data structure of a signal frame according to an embodiment of the present invention.
  • the signal frame shown in (a) may be referred to as a single FFT signal frame, and the signal frame shown in (b) may be referred to as a mixed FFT signal frame. This can be changed according to the designer's intention.
  • data symbols in one signal frame have the same OFDM symbol structure and have the same parameters (FFT mode, GI length, NoA, pilot pattern, etc.).
  • the parameters for the data symbols are transmitted through the preamble symbols.
  • the number of data symbols must be defined as an even number. Accordingly, the number of data symbols may be defined as follows according to the relationship between the FFT mode of the preamble symbol and the FFT mode of the data symbol.
  • the FFT mode of the preamble symbols and the FFT mode of the data symbols are the same, the sum of the number of preamble symbols and the number of data symbols should be even. As a result, the number of data symbols may be even or odd number depending on the number of preamble symbols.
  • the data symbols in one signal frame have a plurality of OFDM symbol structures and have different parameters (FFT mode, GI length, NoA, pilot pattern, etc.) according to the symbol structure. Since a set of data symbols having the same OFDM structure in the mixed FFT frame may be defined as partitions, one mixed FFT frame may include a plurality of partitions.
  • independent parameters FFT mode, GI length, NoA, pilot pattern, etc.
  • partitions of various FFT modes may be transmitted through signal frames having a time division multiplexing (TDM), layered division multiplexing (LDM), or frequency division multiplexing (FDM) structure, and partitions of the respective FFT modes are OFDM symbols having a specific GI Can be defined as a set of
  • Different FFT modes may be defined to process broadcast services suitable for various broadcast signal receivers, for example, mobile broadcast signal receivers, fixed broadcast signal receivers, and the like. Therefore, when the target broadcast service or the target broadcast signal reception apparatus is determined for each FFT mode, the broadcast signal reception apparatus needs to acquire and process only a section (partition) in which a broadcast service suitable for itself is transmitted. Can be increased.
  • Frequency deinterleaving of the broadcast signal receiving apparatus is performed according to the relationship between the number of preamble symbols and the number of data symbols in each partition when the FFT mode of the preamble symbols and the FFT mode of the data symbols are different from each other. It can work as follows:
  • the broadcast signal receiving apparatus may continuously deinterleave the preamble symbols and the data symbols using a single memory (maximum value 32K).
  • the broadcast signal receiving apparatus can perform deinterleaving using a single memory even when the FFT mode is different for each partition, and thus, there is an advantage in that an efficient memory operation is possible.
  • the number of preamble symbols is odd and the number of data symbols in each partition is even or odd:
  • the broadcast signal receiving apparatus cannot continuously deinterleave partitions corresponding to different FFT modes using a single memory. Accordingly, since the broadcast signal receiving apparatus deinterleaves the preamble symbols and the data symbols using the double memory, memory efficiency may be reduced.
  • the broadcast signal receiving apparatus may continuously deinterleave the preamble symbols and the data symbols using a single memory (maximum value 32K).
  • the broadcast signal receiving apparatus can perform deinterleaving using a single memory even when the FFT mode is different for each partition, and thus, there is an advantage in that an efficient memory operation is possible.
  • the number of preamble symbols is odd and the number of data symbols in each partition is even or odd:
  • the broadcast signal receiving apparatus cannot continuously deinterleave partitions corresponding to different FFT modes using a single memory. Accordingly, since the broadcast signal receiving apparatus deinterleaves the preamble symbols and the data symbols using the double memory, memory efficiency may be reduced.
  • the FFT mode of the preamble symbol and the FFT mode of the first partition must be the same. Also, even when the broadcast signal receiving apparatus performs continuous frequency deinterleaving even when the FFT mode of each partition is different, the number of data symbols in each partition may have the following conditions.
  • the total sum of the number of preamble symbols and the number of data symbols in the first partition must be even. In addition, the number of data symbols included in the remaining partitions is even.
  • 53 is a diagram illustrating a process of processing signal frames of a single FFT mode in a broadcast signal receiving apparatus according to an embodiment of the present invention.
  • the FFT modes of the preamble symbol and the data symbol in one signal frame are the same, and the FFT mode of each signal frame may be different.
  • the figure shows an embodiment in which the first signal frame is 16K FFT mode, the second signal frame is 8K FFT mode, the third signal frame is 16K FFT mode, and the fourth and fifth signal frames are 32K FFT mode.
  • the sum of the number of preamble symbols and the number of data symbols adjacent to the preamble symbols in each signal frame is an even number, and each signal frame may include one partition.
  • Each signal frame may include a bootstrap, at least one preamble symbol, and data symbols.
  • Information transmitted through the bootstrap and preamble symbols is the same as described above.
  • the apparatus for receiving broadcast signals can decode the preamble symbol by using the bootstrap information and decode the data symbols by using the information transmitted through the preamble symbol.
  • the broadcast signal receiving apparatus may perform frequency deinterleaving on the received signal frames as shown in (a).
  • the broadcast signal receiving apparatus may perform frequency deinterleaving using information in the bootstrap and preamble symbols, and in this case, the maximum reception memory used may be 32K.
  • the apparatus for receiving broadcast signals according to an embodiment of the present invention may simultaneously perform a process of reading and writing input data corresponding to each OFDM symbol, and using a single memory to signal frames of different FFT modes. Continuous frequency deinterleaving can be performed.
  • the apparatus for receiving broadcast signals continuously receives signal frames 0 in 32K FFT mode, signal frames 1 in 16K FFT mode, and signal frames 2 in 8K FFT mode as shown in (b).
  • the input format of the frequency deinterleaver can be virtually changed to efficiently perform frequency deinterleaving using a 32K single memory.
  • (b) illustrates a process of changing the input format by using a method of rearranging positions of data symbols in each signal frame according to NoA of 32K FFT mode.
  • the input format may be changed according to a designer's intention or a method of implementing a receiving device.
  • the frequency deinterleaver may perform frequency deinterleaving using a single memory regardless of NoAs of signal frames of different FFT modes.
  • FIG. 54 illustrates a process of processing signal frames in a single FFT mode in a broadcast signal receiving apparatus according to another embodiment of the present invention.
  • FIG. 54 is a view illustrating another embodiment of FIG. 53 when a broadcast signal receiving apparatus performs frequency deinterleaving on only one FFT mode signal frame using a single memory.
  • the broadcast signal reception apparatus may selectively decode only 16K FFT mode signal frames.
  • the sum of the number of preamble symbols in each signal frame and the number of data symbols adjacent to the preamble symbols is an even number, and each signal frame may include one partition.
  • the broadcast signal receiving apparatus may detect signal frames of the same FFT mode by using the same FFT indication information transmitted through the preamble symbol.
  • the apparatus for receiving broadcast signals may deinterleave only 32K FFT mode signal frames using a single memory having a maximum size of 32K.
  • the apparatus for receiving broadcast signals includes signal frames 0 in 32K FFT mode, signal frames 1 in 16K FFT mode, signal frames 2 in 8K FFT mode, and 32K FFT as shown in (b).
  • signal frame 4 of the mode When the signal frame 4 of the mode is continuously received, only signal frames 0 and 4 of the 32K FFT mode may be detected and frequency deinterleaving may be performed.
  • (b) shows a process of changing the input format of the frequency deinterleaver by detecting only 32K FFT mode signal frames. Therefore, if the input format of the frequency deinterleaver is changed as shown in the right block of (b), the frequency deinterleaver may perform frequency deinterleaving using only a single memory for signal frames in the 32K FFT mode.
  • 55 is a diagram illustrating a process of processing signal frames of a mixed FFT mode in a broadcast signal receiving apparatus according to an embodiment of the present invention.
  • the preamble symbol in one signal frame and the FFT mode of the first partition are the same, and the number of preamble symbols and the data symbols of the partition adjacent to the preamble symbols
  • the sum of the numbers may be even.
  • the number of data symbols included in the remaining partitions may be an even number, and partitions having at least two or more different FFT modes may be included in the mixed FFT mode signal frame.
  • the first signal frame includes partitions of 8K, 16K FFT mode
  • the second signal frame includes partitions of 8K, 32K FFT mode
  • the third signal frame includes partitions of 8K, 16K, 32K FFT mode
  • the fourth signal frame includes partitions of 8K, 16K FFT mode
  • the fifth signal frame shows partitions of 8K, 32K FFT mode.
  • each signal frame may include a bootstrap, at least one preamble symbol, and data symbols.
  • Information transmitted through the bootstrap and preamble symbols is the same as described above.
  • the apparatus for receiving broadcast signals according to an embodiment of the present invention can decode the preamble symbol by using the bootstrap information and decode the data symbols by using the information transmitted through the preamble symbol.
  • the apparatus for receiving broadcast signals according to an embodiment of the present invention identifies the location and FFT mode of each partition in one signal frame by using the start symbol (or cell) information of each partition in the preamble symbol and the FFT mode information for each partition. Can be.
  • the broadcast signal receiving apparatus may perform frequency deinterleaving on the received signal frames as shown in (a).
  • the broadcast signal receiving apparatus may perform frequency deinterleaving using information in the bootstrap and preamble symbols, and in this case, the maximum reception memory used may be 32K.
  • the apparatus for receiving broadcast signals according to an embodiment of the present invention may simultaneously perform a process of reading and writing input data corresponding to each OFDM symbol, and using at least two signals included in one signal frame using a single memory. It is possible to successively deinterleave data corresponding to more than one FFT mode.
  • the broadcast signal receiving apparatus receives a mixed FFT signal frame including a partition of 32K FFT mode, a partition of 16K FFT mode, and partitions of 8K FFT mode, as shown in (b).
  • the input format of the frequency deinterleaver can be virtually changed to efficiently perform frequency deinterleaving using a 32K single memory.
  • (b) illustrates a process of changing an input format by using a method of rearranging positions of data symbols included in partitions in a mixed FFT signal frame according to NoA of 32K FFT mode.
  • the input format may be changed according to a designer's intention or a method of implementing a receiving device.
  • the frequency deinterleaver performs frequency deinterleaving using a single memory even for partitions of different FFT modes in one mixed FFT signal frame. can do.
  • 56 is a diagram illustrating a process of processing signal frames of a mixed FFT mode in a broadcast signal receiving apparatus according to another embodiment of the present invention.
  • FIG. 56 illustrates another embodiment of FIG. 55 in which the broadcast signal receiving apparatus performs frequency deinterleaving only on a specific FFT mode partition using a single memory.
  • (a) shows a process of detecting and processing only partitions of a specific FFT mode, that is, 16K FFT mode, included in mixed FFT mode signal frames of different FFT modes that are continuously input by the broadcast signal receiving apparatus.
  • b) shows a process of processing prior to frequency deinterleaving of partitions of 32K FFT mode included in mixed FFT mode signal frames continuously input in the broadcast signal receiving apparatus.
  • the apparatus for receiving broadcast signals can selectively decode only partitions of 16K FFT mode.
  • the preamble symbol in one signal frame and the FFT mode of the first partition are the same, and the sum of the number of preamble symbols and the number of data symbols of a partition adjacent to the preamble symbols may be an even number.
  • the number of data symbols included in the remaining partitions may be an even number, and partitions having at least two or more different FFT modes may be included in the mixed FFT mode signal frame.
  • the broadcast signal receiving apparatus may decode the preamble symbol by using the bootstrap information, and decode the data symbols by using the information transmitted through the preamble symbol.
  • the apparatus for receiving broadcast signals identifies the location and the FFT mode of each partition in the current signal frame by using the start symbol (or cell) information of each partition in the preamble symbol and FFT mode information for each partition Partitions of a desired FFT mode may be processed, and partitions of the same FFT mode transmitted through different signal frames may be detected using the same FFT indication information.
  • the broadcast signal reception apparatus may deinterleave only 32K FFT mode partitions using a single memory having a maximum size of 32K.
  • the broadcast signal receiving apparatus includes a signal frame 0 including partitions of 32K, 16K, and 8K FFT modes, and a partition of the 32K FFT mode and other FFTs as shown in (b).
  • signal frame 1 including the partitions in the mode is continuously received, only partitions of the 32K FFT mode may be detected and frequency deinterleaving may be performed in each signal frame.
  • (b) shows a process of changing the input format of the frequency deinterleaver by detecting only 32K FFT mode partitions. Therefore, if the input format of the frequency deinterleaver is changed as shown in the right block of (b), the frequency deinterleaver may perform frequency deinterleaving only partitions of the 32K FFT mode using a single memory.
  • the frame building block may receive data processed through independent physical paths (called DP or PLP, Physical Layer Pipe) and output frame symbols. Thereafter, the symbols constituting the frame may be converted into OFDM symbols in the time domain in an OFDM generation block and transmitted.
  • DP independent physical paths
  • PLP Physical Layer Pipe
  • the signal frame may include a bootstrap, a preamble (or preamble symbol) and at least one subframe.
  • the bootstrap according to an embodiment of the present invention is located at the front of the signal frame and may include at least one symbol, and has a fixed 2K FFT size.
  • the OFDM generation block according to an embodiment of the present invention may insert a bootstrap at the front of the signal frame after performing the IFFT and inserting the guard interval.
  • the preamble according to an embodiment of the present invention may include at least one symbol, which may be referred to as a preamble symbol.
  • the preamble according to an embodiment of the present invention may be located between the bootstrap and the first subframe, and the FFT size used for the preamble may be any one of 8K, 16K, and 32K.
  • the FFT size used for the preamble may be the same as or different from the FFT size used for the first subframe.
  • At least one subframe according to an embodiment of the present invention may be located after the preamble. As described above, at least one subframe may be included in the payload of the signal frame, and one subframe may include at least one data symbol.
  • the signal frame according to an embodiment of the present invention may have at least one or more subframes having the same or different FFT size, and the FFT size used for each subframe may be any one of 8K, 16K, and 32K.
  • frequency interleaving may be applied to each bootstrap, preamble, and subframe. Specifically, frequency interleaving is not applied to bootstrap, and frequency interleaving is always applied to the preamble. In the case of a subframe, frequency interleaving may or may not be applied to each subframe.
  • Signaling information indicating whether to apply frequency interleaving for each subframe may be included in the L1 signaling information transmitted through the preamble.
  • Signaling information indicating whether to apply frequency interleaving for each subframe may be defined in the form of a flag indicating on / off of frequency interleaving. This can be changed according to the designer's intention.
  • FIG. 57 illustrates an operation of the frequency interleaver when the FFT sizes of the preamble and the first subframe are the same or different.
  • (a) shows that the symbol offset value (or symbol offset) is set only at the beginning of the preamble (the first preamble symbol) when the FFT sizes of the preamble and the first subframe are the same and frequency interleaving is also applied to the first subframe (# 0). Indicates the operation of the frequency interleaver to reset.
  • the case of initializing to 0 is described, but this is simply a matter of change according to the intention of the designer.
  • one frequency interleaving according to the FFT size is applied to the preamble and the first subframe, and the symbol offset value may be continuously changed in the preamble and the first subframe.
  • (b) is a case where frequency interleaving is applied to the first subframe (# 0) regardless of the FFT size of the preamble and the first subframe, and the symbol offset value is set to the beginning of the preamble (the first preamble symbol) and the start of the first subframe.
  • frequency interleaving according to each FFT size may be applied to the preamble and the first subframe.
  • (c) is a case where frequency interleaving is not applied to the first subframe (# 0) regardless of the FFT size of the preamble and the first subframe, and the symbol offset value is reset only at the beginning of the preamble (the first preamble symbol).
  • the operation of the frequency interleaver is shown. As shown in the figure, the operation of the frequency interleaver may be turned off in the first subframe.
  • the broadcast signal receiving apparatus corresponding to the broadcast signal transmitting apparatus may perform frequency deinterleaving corresponding to the reverse process of the above-described frequency interleaver.
  • the broadcast signal receiving apparatus may perform frequency deinterleaving using a single memory. That is, since the FFT size can be set to perform the same operation regardless of the size without determining whether the FFT size is the same or different between the preamble and the first subframe, the unnecessary operation of the broadcast signal receiving apparatus can be eliminated. have.
  • the embodiment of the present invention described above may be applied at the boundaries of all subframes having different FFT sizes in the frame, which can be changed according to the designer's intention.
  • the signal frame may include at least one subframe.
  • each subframe may include at least one data symbol and may be configured with the same or different OFDM symbol structure. Accordingly, as described above, each subframe in the signal frame may have the same or different attributes, for example, FFT size, GI length, NoA, pilot pattern, and the like.
  • the preamble symbols according to an embodiment of the present invention may be located in front of a subframe in the time domain, and the broadcast signal receiving apparatus may transmit information necessary for detecting data symbols.
  • this information may be referred to as L1 signaling information.
  • the L1 signaling information may again include L1 basic information and L1 detail information.
  • L1 basic information may be mapped to the first preamble symbol
  • L1 detail information may be sequentially mapped to at least one preamble symbol after the mapped L1 basic information. If L1 basic information is mapped to the first preamble symbol and there are remaining cells, the L1 detail information may be mapped to corresponding cells of the first preamble symbol.
  • the L1 basic information may include basic information of a corresponding broadcast system, for example, version information such as L1 basic information for a current signal frame, PAPR information, frame length information, and the like. Also, since the broadcast signal receiving apparatus according to an embodiment of the present invention detects (decodes) L1 basic information first, the L1 basic information is information for detecting (decoding) L1 detail information, for example, a first pre-appable symbol. It may include information about the total number of preamble symbols, excluding the size information of the L1 detail information, FEC type information, and the like.
  • the L1 basic information may include information on the first subframe (partition) according to an embodiment of the present invention. Since the first subframe is located immediately after the preamble, when the information for processing the first subframe is signaled through the L1 basic information (or if the L1 basic information includes the information for processing the first subframe), the receiver may select L1 detail information.
  • the advantage is that the first subframe can be processed immediately without obtaining.
  • the information on the first subframe according to an embodiment of the present invention is information necessary for immediately processing the first subframe, and includes FFT mode information, GI information, start symbol (or cell) information of the first subframe, pilot pattern information, and the like. It may include. This can be changed according to the designer's intention.
  • the L1 detail information according to an embodiment of the present invention may include information on remaining subframes except the first subframe.
  • the information on the subframe according to an embodiment of the present invention may include FFT mode information, GI information, start symbol (or cell) information of the first subframe, pilot pattern information, and the like. This can be changed according to the designer's intention.
  • a subframe according to an embodiment of the present invention may include a plurality of data symbols.
  • the subframe according to an embodiment of the present invention may further include a subframe boundary symbol.
  • the subframe boundary symbol may or may not exist in the subframe.
  • the subframe boundary symbol is a symbol having a pilot density greater than that of the data symbol so that the broadcast signal receiver can perform more accurate channel estimation.
  • the subframe boundary symbol may be located at the beginning or end of the subframe.
  • the subframe boundary symbol in the first subframe exists at the beginning or end of the subframe is signaled through the above-described L1 basic information, and the subframe boundary symbol in the remaining subframe is located at the beginning or end of the subframe. Whether or not present may be signaled through the above-described L1 detail information.
  • a frequency interleaver interleaves data symbols corresponding to an OFDM symbol pair including two consecutive symbols or data symbols corresponding to each OFDM symbol in the frequency domain according to the FFT mode (frequency interleaving). can do.
  • frequency interleaving may or may not be applied to the preamble or each subframe.
  • a frequency interleaver may always perform frequency interleaving on preamble symbols. Accordingly, the receiver deinterleaver may deinterleave the preamble symbols as a reverse process of the frequency interleaving of the transmitter without receiving separate signaling information.
  • the broadcast signal receiver should receive information indicating whether to apply frequency interleaving of each subframe.
  • the apparatus for transmitting broadcast signals signals information indicating whether to apply frequency interleaving of all subframes through L1 detail information, or information indicating whether to apply frequency interleaving of first subframe to L1 basic information.
  • Information signaling and information indicating whether frequency interleaving is applied to the remaining subframes may be signaled through L1 detail information.
  • the L1 detail information may include information on remaining subframes except the first subframe.
  • the information indicating whether the frequency interleaving is applied to the first subframe may be signaled through the L1 detail together with the information indicating whether the frequency interleaving is applied to the remaining subframes.
  • the receiver may acquire frequency interleaving information for each subframe after decoding all L1 detail information. Accordingly, even if the receiver acquires information on the first subframe through the L1 basic information, the receiver cannot immediately perform frequency deinterleaving on the first subframe, which may cause additional memory and latency of the receiver.
  • the apparatus for transmitting a broadcast signal determines whether frequency interleaving of the first subframe is applied through L1 basic information.
  • the signal indicating information may be signaled, and the information indicating whether frequency interleaving is applied to the remaining subframes may be signaled through the L1 detail information.
  • the receiver can determine whether or not the frequency interleaving of the first sub-frame by decoding only the L1 basic information, it is possible to de-interleave the first sub-frame frequency while decoding the L1 detail information.
  • 58 is a diagram illustrating L1 basic information and L1 detail information according to an embodiment of the present invention.
  • FIG. 3 shows an embodiment of signaling information indicating whether frequency interleaving of a first subframe has been applied through L1 basic information and signaling information indicating whether frequency interleaving is applied to remaining subframes through L1 detail information.
  • the upper part of the figure shows the first subframe information included in the L1 basic information according to an embodiment of the present invention.
  • the first subframe information according to an embodiment of the present invention may include L1B_First_Sub_num_ofdm_symbols, L1B_First_Sub_scattered_pilot_pattern, L1B_First_Sub_scattered_pilot_boots, L1B_First_Sub_sbs_first, L1B_First_Sub_sbs_last, and L1B_First fields.
  • the L1B_First_Sub_num_ofdm_symbols field may indicate the number of OFDM symbols in the first subframe.
  • the L1B_First_Sub_scattered_pilot_pattern field may indicate a pattern of scattered pilot in the first subframe.
  • the L1B_First_Sub_scattered_pilot_boots field may indicate the power of the scattered pilot in the first subframe.
  • the L1B_First_Sub_sbs_first field may indicate whether the first symbol of the first subframe is a subframe boundary symbol. If the value of this field is 0, the first symbol of the first subframe is not a subframe boundary symbol, and if 1, the first symbol of the first subframe is a subframe boundary symbol.
  • the L1B_First_Sub_sbs_last field may indicate whether or not the last symbol of the first subframe is a subframe boundary symbol. If the value of this field is 0, the last symbol of the first subframe is not a subframe boundary symbol, and if 1, the last symbol of the first subframe is a subframe boundary symbol.
  • the L1B_First_Frequency_interleaver field is a field indicating whether frequency interleaving is applied to the first subframe. If the value of this field is 0, this indicates that frequency interleaving is not applied (or frequency interleaving bypass) for the first subframe, and if 1, frequency interleaving is applied for the first subframe.
  • Each subframe information includes L1D_mimo, L1D_miso, L1D_fft_size, L1D_reduced_carriers, L1D_guard_interval, L1D_num_ofdm_symbols, L1D_scattered_pilot_pattern, L1D_scatters_Dl_Defs_first_pilot_boos_first_pilot_boos_first_pilot_boos_first_pilot_boos_first_pilot_boos_first_pilot_boos_first_pilot_boos_first_pilot_boos_first_pilot_boos_firsts_boos_firsts_firsts_firsts_firsts_firsts_firsts_firsts_firsts_firsts_firsts_firsts_firsts_firsts_firsts_firsts_firsts_firsts_firsts_firsts_firsts_firsts_firsts_firsts_firsts_firsts_firsts_firsts_firsts_firsts_firsts_
  • L1D_num_ofdm_symbols, L1D_scattered_pilot_pattern, L1D_scattered_pilot_boost, L1D_sbs_first, L1D_sbs_last, and L1D_Frequency_interleaver fields are the same as the first subframe information described above, and thus the remaining fields will be described.
  • the L1D_mimo field represents whether data in the corresponding subframe has been MIMO processed.
  • the L1D_miso field represents whether data in the corresponding subframe has been MISO-processed.
  • the L1D_fft_size field indicates the FFT size (or mode) of the corresponding subframe.
  • the L1D_reduced_carriers field indicates the number of carriers adjusted from the maximum number of carriers for the FFT size used in the current subframe. The adjustment of the number of carriers can be applied to all symbols in the current subframe.
  • the L1D_guard_interval field indicates a guard interval length used for symbols of the current subframe.
  • the L1 basic information and the L1 detail information shown in this drawing are exemplary, and specific fields and field values may be changed according to a designer's intention.
  • 59 is a flowchart of a broadcast signal transmission method according to an embodiment of the present invention.
  • the broadcast signal transmission apparatus may encode service data (S59000).
  • each physical path may transmit at least one service or at least one service component.
  • Physical path according to an embodiment of the present invention is the same as the above-described DP, the name can be changed according to the intention of the designer.
  • a detailed encoding method is as described with reference to FIGS. 1 to 29.
  • the broadcast signal transmission apparatus may generate at least one signal frame including encoded service data (S59100).
  • S59100 encoded service data
  • a detailed encoding method is as described with reference to FIGS. 1 to 29.
  • the apparatus for transmitting broadcast signals may interleave the data in at least one or more signal frames using an interleaving sequence generated based on a basic interleaving sequence and a symbol offset value (S59200).
  • a specific frequency interleaving method is as described with reference to FIGS. 30 to 58.
  • the signal frame according to an embodiment of the present invention may include at least one preamble symbol and at least one subframe.
  • the at least one preamble symbol may include information indicating whether each subframe is frequency interleaved.
  • the information indicating whether the frequency interleaving of each subframe may be signaled through the L1 detail information, and the information indicating whether the frequency interleaving of the first subframe is signaled through the L1 basic information and the remaining subframes. Only information indicating whether or not frequency interleaving may be signaled through the L1 detail information. This can be changed according to the designer's intention.
  • the apparatus for transmitting broadcast signals may modulate the frequency interleaved data in an orthogonal frequency division multiplex (OFDM) scheme (S59300). Details are as described with reference to FIGS. 1 to 29.
  • OFDM orthogonal frequency division multiplex
  • the broadcast signal transmitting apparatus may transmit broadcast signals including modulated data (S59400). Details are as described with reference to FIGS. 1 and 8.
  • a module, unit, or block according to one embodiment of the present invention may be a processor / hardware that executes successive procedures stored in a memory (or storage unit). Each step or method of the above-described embodiment may be performed by hardware / processors.
  • the methods proposed by the present invention can be executed as code. The code may be written to a processor readable storage medium and read by a processor provided by an apparatus according to embodiments of the present invention.
  • the present invention can be used in the field of providing a series of broadcast signals.

Abstract

본 발명의 일 실시예에 따른 방송 신호 송신 장치는 서비스 데이터를 인코딩하는 인코더, 인코딩된 서비스 데이터를 포함하는 적어도 하나 이상의 신호 프레임을 생성하는 프레이밍 블록, 적어도 하나 이상의 신호 프레임 내의 데이터를 기본 인터리빙 시퀀스 및 심볼 오프셋 값을 기반으로 생성된 인터리빙 시퀀스를 사용하여 프리퀀시 인터리빙하는 프리퀀시 인터리버, 프리퀀시 인터리빙된 데이터를 OFDM (Orthogonal Frequency Division Multiplex) 방식으로 모듈레이팅하는 모듈레이터 및 모듈레이팅된 데이터를 포함하는 방송 신호들을 전송하는 전송부를 포함할 수 있다.

Description

방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
본 발명은 방송 신호 송신 장치, 방송 신호 수신 장치, 및 방송 신호 송수신 방법에 관한 것이다.
아날로그 방송 신호 송신이 종료됨에 따라, 디지털 방송 신호를 송수신하기 위한 다양한 기술이 개발되고 있다. 디지털 방송 신호는 아날로그 방송 신호에 비해 더 많은 양의 비디오/오디오 데이터를 포함할 수 있고, 비디오/오디오 데이터뿐만 아니라 다양한 종류의 부가 데이터를 더 포함할 수 있다.
즉, 디지털 방송 시스템은 HD(High Definition) 이미지, 멀티채널(multi channel, 다채널) 오디오, 및 다양한 부가 서비스를 제공할 수 있다. 그러나, 디지털 방송을 위해서는, 많은 양의 데이터 전송에 대한 데이터 전송 효율, 송수신 네트워크의 견고성(robustness), 및 모바일 수신 장치를 고려한 네트워크 유연성(flexibility)이 향상되어야 한다.
상술한 목적 및 다른 이점을 달성하기 위해, 본 발명의 일 실시예에 따른 방송 신호 송신 방법은 서비스 데이터를 인코딩하는 단계, 인코딩된 서비스 데이터를 포함하는 적어도 하나 이상의 신호 프레임을 생성하는 단계, 적어도 하나 이상의 신호 프레임 내의 데이터를 기본 인터리빙 시퀀스 및 심볼 오프셋 값을 기반으로 생성된 인터리빙 시퀀스를 사용하여 프리퀀시 인터리빙하는 단계, 프리퀀시 인터리빙된 데이터를 OFDM (Orthogonal Frequency Division Multiplex) 방식으로 모듈레이팅하는 단계 및 모듈레이팅된 데이터를 포함하는 방송 신호들을 전송하는 단계를 포함할 수 있다.
본 발명은 서비스 특성에 따라 데이터를 처리하여 각 서비스 또는 서비스 컴포넌트에 대한 QoS (Quality of Service)를 제어함으로써 다양한 방송 서비스를 제공할 수 있다.
본 발명은 동일한 RF (radio frequency) 신호 대역폭을 통해 다양한 방송 서비스를 전송함으로써 전송 유연성(flexibility)을 달성할 수 있다.
본 발명은 MIMO (Multiple-Input Multiple-Output) 시스템을 이용하여 데이터 전송 효율 및 방송 신호의 송수신 견고성(Robustness)을 향상시킬 수 있다.
본 발명에 따르면, 모바일 수신 장치를 사용하거나 실내 환경에 있더라도, 에러 없이 디지털 방송 신호를 수신할 수 있는 방송 신호 송신 및 수신 방법 및 장치를 제공할 수 있다.
본 발명에 대해 더욱 이해하기 위해 포함되며 본 출원에 포함되고 그 일부를 구성하는 첨부된 도면은 본 발명의 원리를 설명하는 상세한 설명과 함께 본 발명의 실시예를 나타낸다.
도 1은 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 송신 장치의 구조를 나타낸다.
도 2는 본 발명의 일 실시예에 따른 인풋 포맷팅(Input formatting, 입력 포맷) 블록을 나타낸다.
도 3은 본 발명의 다른 일 실시예에 따른 인풋 포맷팅(Input formatting, 입력 포맷) 블록을 나타낸다.
도 4는 본 발명의 다른 일 실시예에 따른 인풋 포맷팅(Input formatting, 입력 포맷) 블록을 나타낸다.
도 5는 본 발명의 일 실시예에 따른 BICM (bit interleaved coding & modulation) 블록을 나타낸다.
도 6은 본 발명의 다른 일 실시예에 따른 BICM 블록을 나타낸다.
도 7은 본 발명의 일 실시예에 따른 프레임 빌딩(Frame Building, 프레임 생성) 블록을 나타낸다.
도 8은 본 발명의 일 실시예에 따른 OFDM (orthogonal frequency division multiplexing) 제너레이션(generation, 생성) 블록을 나타낸다.
도 9는 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 수신 장치의 구조를 나타낸다.
도 10은 본 발명의 일 실시예에 따른 프레임 구조를 나타낸다.
도 11은 본 발명의 일 실시예에 따른 프레임의 시그널링 계층 구조를 나타낸다.
도 12는 본 발명의 일 실시예에 따른 프리앰블 시그널링 데이터를 나타낸다.
도 13은 본 발명의 일 실시예에 따른 PLS1 데이터를 나타낸다.
도 14는 본 발명의 일 실시예에 따른 PLS2 데이터를 나타낸다.
도 15는 본 발명의 다른 일 실시예에 따른 PLS2 데이터를 나타낸다.
도 16은 본 발명의 일 실시예에 따른 프레임의 로지컬(logical, 논리) 구조를 나타낸다.
도 17은 본 발명의 일 실시예에 따른 PLS (physical layer signalling) 매핑을 나타낸다.
도 18은 본 발명의 일 실시예에 따른 EAC (emergency alert channel) 매핑을 나타낸다.
도 19는 본 발명의 일 실시예에 따른 FIC (fast information channel) 매핑을 나타낸다.
도 20은 본 발명의 일 실시예에 따른 DP(data pipe, 데이터 파이프)의 타입을 나타낸다.
도 21은 본 발명의 일 실시예에 따른 DP(data pipe, 데이터 파이프) 매핑을 나타낸다.
도 22는 본 발명의 일 실시예에 따른 FEC (forward error correction) 구조를 나타낸다.
도 23은 본 발명의 일 실시예에 따른 비트 인터리빙을 나타낸다.
도 24는 본 발명의 일 실시예에 따른 셀-워드 디멀티플렉싱을 나타낸다.
도 25는 본 발명의 일 실시예에 따른 타임 인터리빙을 나타낸다.
도 26은 본 발명의 일 실시예에 따른 트위스트된 행-열 블록 인터리버의 기본 동작을 나타낸다.
도 27은 본 발명의 다른 일 실시예에 따른 트위스트된 행-열 블록 인터리버의 동작을 나타낸다.
도 28은 본 발명의 일 실시예에 따른 트위스트된 행-열 블록 인터리버의 대각선 방향 읽기 패턴을 나타낸다.
도 29는 본 발명의 일 실시예에 따른 각 인터리빙 어레이(array)로부터 인터리빙된 XFECBLOCK을 나타낸다.
도 30은 본 발명의 일 실시예에 따른 프리퀀시 디인터리빙 과정을 나타낸 도면이다.
도 31은 입력 OFDM 심볼들에 대응하는 데이터들에 대한 싱글 메모리 디인터리빙을 나타낸 도면이다.
도 32는 본 발명의 32K FFT 모드의 프리퀀시 인터리버의 동작을 나타내는 수학식이다.
도 33은 본 발명의 16K FFT 모드의 프리퀀시 인터리버의 동작을 나타내는 수학식이다.
도 34는 본 발명의 8K FFT 모드의 프리퀀시 인터리버의 동작을 나타내는 수학식이다.
도 35는 각 FFT 모드에 따른 프리퀀시 인터리버의 입력 및 출력을 나타내는 수학식이다.
도 36은 본 발명의 다른 실시예에 따른 32K FFT 모드의 프리퀀시 인터리버를 나타낸 도면이다.
도 37은 본 발명의 다른 실시예에 따른 16K FFT 모드의 프리퀀시 인터리버를 나타낸 도면이다.
도 38은 본 발명의 다른 실시예에 따른 8K FFT 모드의 프리퀀시 인터리버를 나타낸 도면이다.
도 39는 본 발명의 일 실시예에 따른 와이어 퍼뮤테이션 테이블을 나타낸 도면이다.
도 40은 본 발명의 일 실시예에 따른 기본 인터리빙 시퀀스 제너레이터의 동작을 나타낸 수학식이다.
도 41은 본 발명의 일 실시예에 따른 심볼 오프셋 제너레이터의 동작을 나타낸 수학식이다.
도 42는 본 발명의 일 실시예에 따른 인터리빙 어드레스를 나타내는 수학식이다.
도 43은 본 발명의 다른 실시예에 따른 16K FFT 모드의 프리퀀시 인터리버의 동작을 나타내는 수학식이다.
도 44는 본 발명의 다른 실시예에 따른 8K FFT 모드의 프리퀀시 인터리버의 동작을 나타내는 수학식이다.
도 45는 각 FFT 모드에 따른 프리퀀시 인터리버의 입력 및 출력을 나타내는 수학식이다.
도 46은 본 발명의 일 실시예에 따른 프리퀀시 디인터리빙 과정을 나타낸다.
도 47은 본 발명의 일 실시예에 따른 신호 프레임의 로지컬 구조를 나타낸다.
도 48은 본 발명의 일 실시예에 따른 프리앰블 심볼들의 구조를 나타낸다.
도 49는 본 발명의 일 실시예에 따른 프리앰블 심볼들에 대한 프리퀀시 인터리빙 과정을 나타낸다.
도 50은 본 발명의 다른 실시예에 따른 프리앰블 심볼들에 대한 프리퀀시 인터리빙 과정을 나타낸다.
도 51은 본 발명의 일 실시예에 따른 신호 프레임의 로지컬 구조에서의 시그널링 구조를 나타낸다.
도 52는 본 발명의 일 실시예에 따른 신호 프레임의 페이로드 데이터 구조를 나타낸다.
도 53은 본 발명의 일 실시예에 따른 방송 신호 수신 장치에서 싱글 FFT 모드의 신호 프레임들을 처리하는 과정을 나타낸다.
도 54는 본 발명의 다른 실시예에 따른 방송 신호 수신 장치에서 싱글 FFT 모드의 신호 프레임들을 처리하는 과정을 나타낸다.
도 55는 본 발명의 일 실시예에 따른 방송 신호 수신 장치에서 믹스드 FFT 모드의 신호 프레임들을 처리하는 과정을 나타낸다.
도 56은 본 발명의 다른 실시예에 따른 방송 신호 수신 장치에서 믹스드 FFT 모드의 신호 프레임들을 처리하는 과정을 나타낸다.
도 57은 프리앰블 및 첫번째 서브 프레임의 FFT 사이즈가 같거나 다른 경우의 프리퀀시 인터리버의 동작을 나타낸 도면이다.
도 58은 본 발명의 일 실시예에 따른 L1 베이직 정보 및 L1 디테일 정보를 나타낸 도면이다.
도 59는 본 발명의 일 실시예에 따른 방송 신호 송신 방법의 플로우 차트이다.
본 발명의 바람직한 실시예에 대해 구체적으로 설명하며, 그 예는 첨부된 도면에 나타낸다. 첨부된 도면을 참조한 아래의 상세한 설명은 본 발명의 실시예에 따라 구현될 수 있는 실시예만을 나타내기보다는 본 발명의 바람직한 실시예를 설명하기 위한 것이다. 다음의 상세한 설명은 본 발명에 대한 철저한 이해를 제공하기 위해 세부 사항을 포함한다. 그러나 본 발명이 이러한 세부 사항 없이 실행될 수 있다는 것은 당업자에게 자명하다.
본 발명에서 사용되는 대부분의 용어는 해당 분야에서 널리 사용되는 일반적인 것들에서 선택되지만, 일부 용어는 출원인에 의해 임의로 선택되며 그 의미는 필요에 따라 다음 설명에서 자세히 서술한다. 따라서 본 발명은 용어의 단순한 명칭이나 의미가 아닌 용어의 의도된 의미에 근거하여 이해되어야 한다.
본 발명은 차세대 방송 서비스에 대한 방송 신호 송신 및 수신 장치 및 방법을 제공한다. 본 발명의 일 실시예에 따른 차세대 방송 서비스는 지상파 방송 서비스, 모바일 방송 서비스, UHDTV 서비스 등을 포함한다. 본 발명은 일 실시예에 따라 비-MIMO (non-Multiple Input Multiple Output) 또는 MIMO 방식을 통해 차세대 방송 서비스에 대한 방송 신호를 처리할 수 있다. 본 발명의 일 실시예에 따른 비-MIMO 방식은 MISO (Multiple Input Single Output) 방식, SISO (Single Input Single Output) 방식 등을 포함할 수 있다.
이하에서는 설명의 편의를 위해 MISO 또는 MIMO 방식은 두 개의 안테나를 사용하지만, 본 발명은 두 개 이상의 안테나를 사용하는 시스템에 적용될 수 있다. 본 발명은 특정 용도에 요구되는 성능을 달성하면서 수신기 복잡도를 최소화하기 위해 최적화된 세 개의 피지컬 프로파일(PHY profile) (베이스(base), 핸드헬드(handheld), 어드벤스(advanced) 프로파일)을 정의할 수 있다. 피지컬 프로파일은 해당하는 수신기가 구현해야 하는 모든 구조의 서브셋이다.
세 개의 피지컬 프로파일은 대부분의 기능 블록을 공유하지만, 특정 블록 및/또는 파라미터에서는 약간 다르다. 추후에 추가로 피지컬 프로파일이 정의될 수 있다. 시스템 발전을 위해, 퓨처 프로파일은 FEF (future extension frame)을 통해 단일 RF (radio frequency) 채널에 존재하는 프로파일과 멀티플렉싱 될 수도 있다. 각 피지컬 프로파일에 대한 자세한 내용은 후술한다.
1. 베이스 프로파일
베이스 프로파일은 주로 루프 톱(roof-top) 안테나와 연결되는 고정된 수신 장치의 주된 용도를 나타낸다. 베이스 프로파일은 어떤 장소로 이동될 수 있지만 비교적 정지된 수신 범주에 속하는 휴대용 장치도 포함할 수 있다. 베이스 프로파일의 용도는 약간의 개선된 실행에 의해 핸드헬드 장치 또는 차량용으로 확장될 수 있지만, 이러한 사용 용도는 베이스 프로파일 수신기 동작에서는 기대되지 않는다.
수신의 타겟 신호 대 잡음비 범위는 대략 10 내지 20 dB인데, 이는 기존 방송 시스템(예를 들면, ATSC A/53)의 15 dB 신호 대 잡음비 수신 능력을 포함한다. 수신기 복잡도 및 소비 전력은 핸드헬드 프로파일을 사용할 배터리로 구동되는 핸드헬드 장치에서만큼 중요하지 않다. 베이스 프로파일에 대한 중요 시스템 파라미터가 아래 표 1에 기재되어 있다.
Figure PCTKR2016002778-appb-T000001
2. 핸드헬드 프로파일
2. 핸드헬드 프로파일
핸드헬드 프로파일은 배터리 전원으로 구동되는 핸드헬드 및 차량용 장치에서의 사용을 위해 설계된다. 해당 장치는 보행자 또는 차량 속도로 이동할 수 있다. 수신기 복잡도뿐만 아니라 소비 전력은 핸드헬드 프로파일의 장치의 구현을 위해 매우 중요하다. 핸드헬드 프로파일의 타겟 신호 대 잡음비 범위는 대략 0 내지 10 dB이지만, 더 낮은 실내 수신을 위해 의도된 경우 0 dB 아래에 달하도록 설정될 수 있다.
저 신호 대 잡음비 능력뿐만 아니라, 수신기 이동성에 의해 나타난 도플러 효과에 대한 복원력은 핸드헬드 프로파일의 가장 중요한 성능 속성이다. 핸드헬드 프로파일에 대한 중요 시스템 파라미터가 아래 표 2에 기재되어 있다.
Figure PCTKR2016002778-appb-T000002
3. 어드벤스 프로파일
어드벤스 프로파일은 더 큰 실행 복잡도에 대한 대가로 더 높은 채널 능력을 제공한다. 해당 프로파일은 MIMO 송신 및 수신을 사용할 것을 요구하며, UHDTV 서비스는 타겟 용도이고, 이를 위해 해당 프로파일이 특별히 설계된다. 향상된 능력은 주어진 대역폭에서 서비스 수의 증가, 예를 들면, 다수의 SDTV 또는 HDTV 서비스를 허용하는 데도 사용될 수 있다.
어드벤스 프로파일의 타겟 신호 대 잡음비 범위는 대략 20 내지 30 dB이다. MIMO 전송은 초기에는 기존의 타원 분극 전송 장비를 사용하고, 추후에 전출력 교차 분극 전송으로 확장될 수 있다. 어드벤스 프로파일에 대한 중요 시스템 파라미터가 아래 표 3에 기재되어 있다.
Figure PCTKR2016002778-appb-T000003
이 경우, 베이스 프로파일은 지상파 방송 서비스 및 모바일 방송 서비스 모두에 대한 프로파일로 사용될 수 있다. 즉, 베이스 프로파일은 모바일 프로파일을 포함하는 프로파일의 개념을 정의하기 위해 사용될 수 있다. 또한, 어드벤스 프로파일은 MIMO을 갖는 베이스 프로파일에 대한 어드벤스 프로파일 및 MIMO을 갖는 핸드헬드 프로파일에 대한 어드벤스 프로파일로 구분될 수 있다. 그리고 해당 세 프로파일은 설계자의 의도에 따라 변경될 수 있다.
다음의 용어 및 정의는 본 발명에 적용될 수 있다. 다음의 용어 및 정의는 설계에 따라 변경될 수 있다.
보조 스트림: 퓨처 익스텐션(future extension, 추후 확장) 또는 방송사나 네트워크 운영자에 의해 요구됨에 따라 사용될 수 있는 아직 정의되지 않은 변조 및 코딩의 데이터를 전달하는 셀의 시퀀스
베이스 데이터 파이프(base data pipe): 서비스 시그널링 데이터를 전달하는 데이터 파이프
베이스밴드 프레임 (또는 BBFRAME): 하나의 FEC 인코딩 과정 (BCH 및 LDPC 인코딩)에 대한 입력을 형성하는 Kbch 비트의 집합
셀(cell): OFDM 전송의 하나의 캐리어에 의해 전달되는 변조값
코딩 블록(coded block): PLS1 데이터의 LDPC 인코딩된 블록 또는 PLS2 데이터의 LDPC 인코딩된 블록들 중 하나
데이터 파이프(data pipe): 하나 또는 다수의 서비스 또는 서비스 컴포넌트를 전달할 수 있는 서비스 데이터 또는 관련된 메타데이터를 전달하는 물리 계층(physical layer)에서의 로지컬 채널
데이터 파이프 유닛(DPU, data pipe unit): 데이터 셀을 프레임에서의 데이터 파이프에 할당할 수 있는 기본 유닛
데이터 심볼(data symbol): 프리앰블 심볼이 아닌 프레임에서의 OFDM 심볼 (프레임 시그널링 심볼 및 프레임 엣지(edge) 심볼은 데이터 심볼에 포함된다.)
DP_ID: 해당 8비트 필드는 SYSTEM_ID에 의해 식별된 시스템 내에서 데이터 파이프를 유일하게 식별한다.
더미 셀(dummy cell): PLS (physical layer signalling) 시그널링, 데이터 파이프, 또는 보조 스트림을 위해 사용되지 않은 남아 있는 용량을 채우는 데 사용되는 의사 랜덤값을 전달하는 셀
FAC (emergency alert channel, 비상 경보 채널): EAS 정보 데이터를 전달하는 프레임 중 일부
프레임(frame): 프리앰블로 시작해서 프레임 엣지 심볼로 종료되는 물리 계층(physical layer) 타임 슬롯
프레임 리피티션 유닛(frame repetition unit, 프레임 반복 단위): 슈퍼 프레임(super-frame)에서 8회 반복되는 FEF를 포함하는 동일한 또는 다른 피지컬 프로파일에 속하는 프레임의 집합
FIC (fast information channel, 고속 정보 채널): 서비스와 해당 베이스 데이터 파이프 사이에서의 매핑 정보를 전달하는 프레임에서 로지컬 채널
FECBLOCK: 데이터 파이프 데이터의 LDPC 인코딩된 비트의 집합
FFT 사이즈: 기본 주기 T의 사이클로 표현된 액티브 심볼 주기 Ts와 동일한 특정 모드에 사용되는 명목상의 FFT 사이즈
프레임 시그널링 심볼(frame signaling symbol): PLS 데이터의 일부를 전달하는, FFT 사이즈, 가드 인터벌(guard interval), 및 스캐터(scattered) 파일럿 패턴의 특정 조합에서 프레임의 시작에서 사용되는 더 높은 파일럿 밀도를 갖는 OFDM 심볼
프레임 엣지 심볼(frame edge symbol): FFT 사이즈, 가드 인터벌, 및 스캐터 파일럿 패턴의 특정 조합에서 프레임의 끝에서 사용되는 더 높은 파일럿 밀도를 갖는 OFDM 심볼
프레임 그룹(frame-group): 슈퍼 프레임에서 동일한 피지컬 프로파일 타입을 갖는 모든 프레임의 집합
퓨쳐 익스텐션 프레임(future extention frame, 추후 확장 프레임): 프리앰블로 시작하는, 추후 확장에 사용될 수 있는 슈퍼 프레임 내에서 물리 계층(physical layer) 타임 슬롯
퓨처캐스트(futurecast) UTB 시스템: 입력이 하나 이상의 MPEG2-TS 또는 IP (Internet protocol) 또는 일반 스트림이고 출력이 RF 시그널인 제안된 물리 계층(physical layer) 방송 시스템
인풋 스트림(input stream, 입력 스트림): 시스템에 의해 최종 사용자에게 전달되는 서비스의 조화(ensemble)를 위한 데이터의 스트림
노멀(normal) 데이터 심볼: 프레임 시그널링 심볼 및 프레임 엣지 심볼을 제외한 데이터 심볼
피지컬 프로파일(PHY profile): 해당하는 수신기가 구현해야 하는 모든 구조의 서브셋
PLS: PLS1 및 PLS2로 구성된 물리 계층(physical layer) 시그널링 데이터
PLS1: PLS2를 디코딩하는 데 필요한 파라미터뿐만 아니라 시스템에 관한 기본 정보를 전달하는 고정된 사이즈, 코딩, 변조를 갖는 FSS (frame signalling symbol)로 전달되는 PLS 데이터의 첫 번째 집합
NOTE: PLS1 데이터는 프레임 그룹의 듀레이션(duration) 동안 일정하다.
PLS2: 데이터 파이프 및 시스템에 관한 더욱 상세한 PLS 데이터를 전달하는 FSS로 전송되는 PLS 데이터의 두 번째 집합
PLS2 다이나믹(dynamic, 동적) 데이터: 프레임마다 다이나믹(dynamic, 동적)으로 변화하는 PLS2 데이터
PLS2 스태틱(static, 정적) 데이터: 프레임 그룹의 듀레이션 동안 스태틱(static, 정적)인 PLS2 데이터
프리앰블 시그널링 데이터(preamble signaling data): 프리앰블 심볼에 의해 전달되고 시스템의 기본 모드를 확인하는 데 사용되는 시그널링 데이터
프리앰블 심볼(preamble symbol): 기본 PLS 데이터를 전달하고 프레임의 시작에 위치하는 고정된 길이의 파일럿 심볼
NOTE: 프리앰블 심볼은 시스템 신호, 그 타이밍, 주파수 오프셋, 및 FFT 사이즈를 검출하기 위해 고속 초기 밴드 스캔에 주로 사용된다.
추후 사용(future use)을 위해 리저브드(reserved): 현재 문서에서 정의되지 않지만 추후에 정의될 수 있음
슈퍼 프레임(superframe): 8개의 프레임 반복 단위의 집합
타임 인터리빙 블록(time interleaving block, TI block): 타임 인터리버 메모리의 하나의 용도에 해당하는, 타임 인터리빙이 실행되는 셀의 집합
타임 인터리빙 그룹(time interleaving group, TI group): 정수, 다이나믹(dynamic, 동적)으로 변화하는 XFECBLOCK의 수로 이루어진, 특정 데이터 파이프에 대한 다이나믹(dynamic, 동적) 용량 할당이 실행되는 단위
NOTE: 타임 인터리빙 그룹은 하나의 프레임에 직접 매핑되거나 다수의 프레임에 매핑될 수 있다. 타임 인터리빙 그룹은 하나 이상의 타임 인터리빙 블록을 포함할 수 있다.
타입 1 데이터 파이프(Type 1 DP): 모든 데이터 파이프가 프레임에 TDM (time division multiplexing) 방식으로 매핑되는 프레임의 데이터 파이프
타입 2 데이터 파이프(Type 2 DP): 모든 데이터 파이프가 프레임에 FDM 방식으로 매핑되는 프레임의 데이터 파이프
XFECBLOCK: 하나의 LDPC FECBLOCK의 모든 비트를 전달하는 Ncells 셀들의 집합
도 1은 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 송신 장치의 구조를 나타낸다.
본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 송신 장치는 인풋 포맷 블록 (Input Format block) (1000), BICM (bit interleaved coding & modulation) 블록(1010), 프레임 빌딩 블록 (Frame building block) (1020), OFDM (orthogonal frequency division multiplexing) 제너레이션 블록 (OFDM generation block)(1030), 및 시그널링 생성 블록(1040)을 포함할 수 있다. 방송 신호 송신 장치의 각 블록의 동작에 대해 설명한다.
IP 스트림/패킷 및 MPEG2-TS은 주요 입력 포맷이고, 다른 스트림 타입은 일반 스트림으로 다루어진다. 이들 데이터 입력에 추가로, 관리 정보가 입력되어 각 입력 스트림에 대한 해당 대역폭의 스케줄링 및 할당을 제어한다. 하나 또는 다수의 TS 스트림, IP 스트림 및/또는 일반 스트림 입력이 동시에 허용된다.
인풋 포맷 블록(1000)은 각각의 입력 스트림을 독립적인 코딩 및 변조가 적용되는 하나 또는 다수의 데이터 파이프로 디멀티플렉싱 할 수 있다. 데이터 파이프는 견고성(robustness) 제어를 위한 기본 단위이며, 이는 QoS (Quality of Service)에 영향을 미친다. 하나 또는 다수의 서비스 또는 서비스 컴포넌트가 하나의 데이터 파이프에 의해 전달될 수 있다. 인풋 포맷 블록(1000)의 자세한 동작은 후술한다.
데이터 파이프는 하나 또는 다수의 서비스 또는 서비스 컴포넌트를 전달할 수 있는 서비스 데이터 또는 관련 메타데이터를 전달하는 물리 계층(physical layer)에서의 로지컬 채널이다.
또한, 데이터 파이프 유닛은 하나의 프레임에서 데이터 셀을 데이터 파이프에 할당하기 위한 기본 유닛이다.
인풋 포맷 블록(1000)에서, 패리티(parity) 데이터는 에러 정정을 위해 추가되고, 인코딩된 비트 스트림은 복소수값 컨스텔레이션 심볼에 매핑된다. 해당 심볼은 해당 데이터 파이프에 사용되는 특정 인터리빙 깊이에 걸쳐 인터리빙 된다. 어드벤스 프로파일에 있어서, BICM 블록(1010)에서 MIMO 인코딩이 실행되고 추가 데이터 경로가 MIMO 전송을 위해 출력에 추가된다. BICM 블록(1010)의 자세한 동작은 후술한다.
프레임 빌딩 블록(1020)은 하나의 프레임 내에서 입력 데이터 파이프의 데이터 셀을 OFDM 실볼로 매핑할 수 있다. 매핑 후, 주파수 영역 다이버시티를 위해, 특히 주파수 선택적 페이딩 채널을 방지하기 위해 주파수 인터리빙이 이용된다. 프레임 빌딩 블록(1020)의 자세한 동작은 후술한다.
프리앰블을 각 프레임의 시작에 삽입한 후, OFDM 제너레이션 블록(1030)은 사이클릭 프리픽스(cyclic prefix)을 가드 인터벌로 갖는 기존의 OFDM 변조를 적용할 수 있다. 안테나 스페이스 다이버시티를 위해, 분산된(distributed) MISO 방식이 송신기에 걸쳐 적용된다. 또한, PAPR (peak-to-average power ratio) 방식이 시간 영역에서 실행된다. 유연한 네트워크 방식을 위해, 해당 제안은 다양한 FFT 사이즈, 가드 인터벌 길이, 해당 파일럿 패턴의 집합을 제공한다. OFDM 제너레이션 블록(1030)의 자세한 동작은 후술한다.
시그널링 생성 블록(1040)은 각 기능 블록의 동작에 사용되는 물리 계층(physical layer) 시그널링 정보를 생성할 수 있다. 해당 시그널링 정보는 또한 관심 있는 서비스가 수신기 측에서 적절히 복구되도록 전송된다. 시그널링 생성 블록(1040)의 자세한 동작은 후술한다.
도 2, 3, 4는 본 발명의 실시예에 따른 인풋 포맷 블록(1000)을 나타낸다. 각 도면에 대해 설명한다.
도 2는 본 발명의 일 실시예에 따른 인풋 포맷 블록을 나타낸다. 도 2는 입력 신호가 단일 입력 스트림(single input stream)일 때의 인풋 포맷 블록을 나타낸다.
도 2에 도시된 인풋 포맷 블록은 도 1을 참조하여 설명한 인풋 포맷 블록(1000)의 일 실시예에 해당한다.
물리 계층(physical layer)으로의 입력은 하나 또는 다수의 데이터 스트림으로 구성될 수 있다. 각각의 데이터 스트림은 하나의 데이터 파이프에 의해 전달된다. 모드 어댑테이션(mode adaptaion, 모드 적응) 모듈은 입력되는 데이터 스트림을 BBF (baseband frame)의 데이터 필드로 슬라이스한다. 해당 시스템은 세 가지 종류의 입력 데이터 스트림, 즉 MPEG2-TS, IP, GS (generic stream)을 지원한다. MPEG2-TS는 첫 번째 바이트가 동기 바이트(0x47)인 고정된 길이(188 바이트)의 패킷을 특징으로 한다. IP 스트림은 IP 패킷 헤더 내에서 시그널링 되는 가변 길이 IP 데이터그램 패킷으로 구성된다. 해당 시스템은 IP 스트림에 대해 IPv4와 IPv6을 모두 지원한다. GS는 캡슐화 패킷 헤더 내에서 시그널링되는 가변 길이 패킷 또는 일정 길이 패킷으로 구성될 수 있다.
(a)는 신호 데이터 파이프에 대한 모드 어댑테이션(mode adaptaion, 모드 적응) 블록(2000) 및 스트림 어댑테이션(stream adaptation, 스트림 적응)(2010)을 나타내고, (b)는 PLS 데이터를 생성 및 처리하기 위한 PLS 생성 블록(2020) 및 PLS 스크램블러(2030)를 나타낸다. 각 블록의 동작에 대해 설명한다.
입력 스트림 스플리터는 입력된 TS, IP, GS 스트림을 다수의 서비스 또는 서비스 컴포넌트(오디오, 비디오 등) 스트림으로 분할한다. 모드 어댑테이션(mode adaptaion, 모드 적응) 모듈(2010)은 CRC 인코더, BB (baseband) 프레임 슬라이서, 및 BB 프레임 헤더 삽입 블록으로 구성된다.
CRC 인코더는 유저 패킷 (user packet, UP)레벨에서의 에러 검출을 위한 세 종류의 CRC 인코딩, 즉 CRC-8, CRC-16, CRC-32를 제공한다. 산출된 CRC 바이트는 UP 뒤에 첨부된다. CRC-8은 TS 스트림에 사용되고, CRC-32는 IP 스트림에 사용된다. GS 스트림이 CRC 인코딩을 제공하지 않으면, 제안된 CRC 인코딩이 적용되어야 한다.
BB 프레임 슬라이서는 입력을 내부 로지컬 비트 포맷에 매핑한다. 첫 번째 수신 비트는 MSB라고 정의한다. BB 프레임 슬라이서는 가용 데이터 필드 용량과 동일한 수의 입력 비트를 할당한다. BBF 페이로드와 동일한 수의 입력 비트를 할당하기 위해, UP 스트림이 BBF의 데이터 필드에 맞게 슬라이스된다.
BB 프레임 헤더 삽입 블록은 2바이트의 고정된 길이의 BBF 헤더를 BB 프레임의 앞에 삽입할 수 있다. BBF 헤더는 STUFFI (1비트), SYNCD (13비트), 및 RFU (2비트)로 구성된다. 고정된 2바이트 BBF 헤더뿐만 아니라, BBF는 2바이트 BBF 헤더 끝에 확장 필드(1 또는 3바이트)를 가질 수 있다.
스트림 어댑테이션(stream adaptation, 스트림 적응)(2010)은 스터핑(stuffing) 삽입 블록 및 BB 스크램블러로 구성된다. 스터핑 삽입 블록은 스터핑 필드를 BB 프레임의 페이로드에 삽입할 수 있다. 스트림 어댑테이션(stream adaptation, 스트림 적응)에 대한 입력 데이터가 BB 프레임을 채우기에 충분하면, STUFFI는 0으로 설정되고, BBF는 스터핑 필드를 갖지 않는다. 그렇지 않으면, STUFFI는 1로 설정되고, 스터핑 필드는 BBF 헤더 직후에 삽입된다. 스터핑 필드는 2바이트의 스터핑 필드 헤더 및 가변 사이즈의 스터핑 데이터를 포함한다.
BB 스크램블러는 에너지 분산을 위해 완전한 BBF를 스크램블링한다. 스크램블링 시퀀스는 BBF와 동기화된다. 스크램블링 시퀀스는 피드백 시프트 레지스터에 의해 생성된다.
PLS 생성 블록(2020)은 PLS 데이터를 생성할 수 있다. PLS는 수신기에서 피지컬 레이어(physical layer) 데이터 파이프에 접속할 수 있는 수단을 제공한다. PLS 데이터는 PLS1 데이터 및 PLS2 데이터로 구성된다.
PLS1 데이터는 PLS2 데이터를 디코딩하는 데 필요한 파라미터뿐만 아니라 시스템에 관한 기본 정보를 전달하는 고정된 사이즈, 코딩, 변조를 갖는 프레임에서 FSS로 전달되는 PLS 데이터의 첫 번째 집합이다. PLS1 데이터는 PLS2 데이터의 수신 및 디코딩을 가능하게 하는 데 요구되는 파라미터를 포함하는 기본 송신 파라미터를 제공한다. 또한, PLS1 데이터는 프레임 그룹의 듀레이션 동안 일정하다.
PLS2 데이터는 데이터 파이프 및 시스템에 관한 더욱 상세한 PLS 데이터를 전달하는 FSS로 전송되는 PLS 데이터의 두 번째 집합이다. PLS2는 수신기가 원하는 데이터 파이프를 디코딩하는 데 충분한 정보를 제공하는 파라미터를 포함한다. PLS2 시그널링은 PLS2 스태틱(static, 정적) 데이터(PLS2-STAT 데이터) 및 PLS2 다이나믹(dynamic, 동적) 데이터(PLS2-DYN 데이터)의 두 종류의 파라미터로 더 구성된다. PLS2 스태틱(static, 정적) 데이터는 프레임 그룹의 듀레이션 동안 스태틱(static, 정적)인 PLS2 데이터이고, PLS2 다이나믹(dynamic, 동적) 데이터는 프레임마다 다이나믹(dynamic, 동적)으로 변화하는 PLS2 데이터이다.
PLS 데이터에 대한 자세한 내용은 후술한다.
PLS 스크램블러(2030)는 에너지 분산을 위해 생성된 PLS 데이터를 스크램블링 할 수 있다.
전술한 블록은 생략될 수도 있고 유사 또는 동일 기능을 갖는 블록에 의해 대체될 수도 있다.
도 3은 본 발명의 다른 일 실시예에 따른 인풋 포맷 블록을 나타낸다.
도 3에 도시된 인풋 포맷 블록은 도 1을 참조하여 설명한 인풋 포맷 블록(1000)의 일 실시예에 해당한다.
도 3은 입력 신호가 멀티 인풋 스트림(multi input stream, 다수의 입력 스트림)에 해당하는 경우 인풋 포맷 블록의 모드 어댑테이션(mode adaptaion, 모드 적응) 블록을 나타낸다.
멀티 인풋 스트림(multi input stream, 다수의 입력 스트림)을 처리하기 위한 인풋 포맷 블록의 모드 어댑테이션(mode adaptaion, 모드 적응) 블록은 다수 입력 스트림을 독립적으로 처리할 수 있다.
도 3을 참조하면, 멀티 인풋 스트림(multi input stream, 다수의 입력 스트림)을 각각 처리하기 위한 모드 어댑테이션(mode adaptaion, 모드 적응) 블록은 인풋 스트림 스플리터 (input stream splitter) (3000), 인풋 스트림 싱크로나이저 (input stream synchronizer) (3010), 컴펜세이팅 딜레이(compensatin delay, 보상 지연) 블록(3020), 널 패킷 딜리션 블록 (null packet deletion block) (3030), 헤더 컴프레션 블록 (header compression block) (3040), CRC 인코더 (CRC encoder) (3050), BB 프레임 슬라이서(BB frame slicer) (3060), 및 BB 헤더 삽입 블록 (BB header insertion block) (3070)을 포함할 수 있다. 모드 어댑테이션(mode adaptaion, 모드 적응) 블록의 각 블록에 대해 설명한다.
CRC 인코더(3050), BB 프레임 슬라이서(3060), 및 BB 헤더 삽입 블록(3070)의 동작은 도 2를 참조하여 설명한 CRC 인코더, BB 프레임 슬라이서, 및 BB 헤더 삽입 블록의 동작에 해당하므로, 그 설명은 생략한다.
인풋 스트림 스플리터(3000)는 입력된 TS, IP, GS 스트림을 다수의 서비스 또는 서비스 컴포넌트(오디오, 비디오 등) 스트림으로 분할한다.
인풋 스트림 싱크로나이저(3010)는 ISSY라 불릴 수 있다. ISSY는 어떠한 입력 데이터 포맷에 대해서도 CBR (constant bit rate) 및 일정한 종단간 전송(end-to-end transmission) 지연을 보장하는 적합한 수단을 제공할 수 있다. ISSY는 TS를 전달하는 다수의 데이터 파이프의 경우에 항상 이용되고, GS 스트림을 전달하는 다수의 데이터 파이프에 선택적으로 이용된다.
컴펜세이팅 딜레이(compensatin delay, 보상 지연) 블록(3020)은 수신기에서 추가로 메모리를 필요로 하지 않고 TS 패킷 재결합 메커니즘을 허용하기 위해 ISSY 정보의 삽입에 뒤따르는 분할된 TS 패킷 스트림을 지연시킬 수 있다.
널 패킷 딜리션 블록(3030)은 TS 입력 스트림 경우에만 사용된다. 일부 TS 입력 스트림 또는 분할된 TS 스트림은 VBR (variable bit-rate) 서비스를 CBR TS 스트림에 수용하기 위해 존재하는 많은 수의 널 패킷을 가질 수 있다. 이 경우, 불필요한 전송 오버헤드를 피하기 위해, 널 패킷은 확인되어 전송되지 않을 수 있다. 수신기에서, 제거된 널 패킷은 전송에 삽입된 DNP(deleted null-packet, 삭제된 널 패킷) 카운터를 참조하여 원래 존재했던 정확한 장소에 재삽입될 수 있어, CBR이 보장되고 타임 스탬프(PCR) 갱신의 필요가 없어진다.
헤더 컴프레션 블록(3040)은 TS 또는 IP 입력 스트림에 대한 전송 효율을 증가시키기 위해 패킷 헤더 압축을 제공할 수 있다. 수신기는 헤더의 특정 부분에 대한 선험적인(a priori) 정보를 가질 수 있기 때문에, 이 알려진 정보(known information)는 송신기에서 삭제될 수 있다.
TS에 대해, 수신기는 동기 바이트 구성(0x47) 및 패킷 길이(188 바이트)에 관한 선험적인 정보를 가질 수 있다. 입력된 TS가 하나의 PID만을 갖는 콘텐트를 전달하면, 즉, 하나의 서비스 컴포넌트(비디오, 오디오 등) 또는 서비스 서브 컴포넌트(SVC 베이스 레이어, SVC 인헨스먼트 레이어, MVC 베이스 뷰, 또는 MVC 의존 뷰)에 대해서만, TS 패킷 헤더 압축이 TS에 (선택적으로) 적용될 수 있다. TS 패킷 헤더 압축은 입력 스트림이 IP 스트림인 경우 선택적으로 사용된다. 상기 블록은 생략되거나 유사 또는 동일 기능을 갖는 블록으로 대체될 수 있다.
도 4는 본 발명의 다른 실시예에 따른 인풋 포맷 블록을 나타낸다.
도 4에 도시된 인풋 포맷 블록은 도 1을 참조하여 설명한 인풋 포맷 블록(1000)의 일 실시예에 해당한다.
도 4는 입력 신호가 멀티 인풋 스트림(multi input stream, 다수의 입력 스트림)에 해당하는 경우 인풋 포맷 블록의 스트림 어댑테이션(stream adaptation, 스트림 적응) 블록을 나타낸다.
도 4를 참조하면, 멀티 인풋 스트림(multi input stream, 다수의 입력 스트림)을 각각 처리하기 위한 모드 어댑테이션(mode adaptaion, 모드 적응) 블록은 스케줄러(4000), 1-프레임 딜레이(delay) 블록(4010), 스터핑 삽입 블록(4020), 인 밴드(In-band) 시그널링 블록(4030), BB 프레임 스크램블러(4040), PLS 생성 블록(4050), PLS 스크램블러(4060)를 포함할 수 있다. 스트림 어댑테이션(stream adaptation, 스트림 적응) 블록의 각 블록에 대해 설명한다.
스터핑 삽입 블록(4020), BB 프레임 스크램블러(4040), PLS 생성 블록(4050), PLS 스크램블러(4060)의 동작은 도 2를 참조하여 설명한 스터핑 삽입 블록, BB 스크램블러, PLS 생성 블록, PLS 스크램블러(4060)의 동작에 해당하므로 그 설명은 생략한다.
스케줄러(4000)는 각 데이터 파이프의 FECBLOCK의 양으로부터 전체 프레임에 걸쳐 전체의 셀 할당을 결정할 수 있다. PLS, EAC 및 FIC에 대한 할당을 포함해서, 스케줄러는 프레임의 FSS의 PLS 셀 또는 인 밴드(In-band) 시그널링으로 전송되는 PLS2-DYN 데이터의 값을 생성한다. FECBLOCK, EAC, FIC에 대한 상세한 내용은 후술한다.
1-프레임 딜레이(delay) 블록(4010)은 다음 프레임에 관한 스케줄링 정보가 데이터 파이프에 삽입될 인 밴드(In-band) 시그널링 정보에 관한 현 프레임을 통해 전송될 수 있도록 입력 데이터를 하나의 전송 프레임만큼 지연시킬 수 있다.
인 밴드(In-band) 시그널링 블록(4030)은 PLS2 데이터의 지연되지 않은 부분을 프레임의 데이터 파이프에 삽입할 수 있다.
전술한 블록은 생략되거나 유사 또는 동일 기능을 갖는 블록으로 대체될 수 있다.
도 5는 본 발명의 일 실시예에 따른 BICM 블록을 나타낸다.
도 5에 도시된 BICM 블록은 도 1을 참조하여 설명한 BICM 블록(1010)의 일 실시예에 해당한다.
전술한 바와 같이, 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 송신 장치는 지상파 방송 서비스, 모바일 방송 서비스, UHDTV 서비스 등을 제공할 수 있다.
QoS가 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 송신 장치에 의해 제공되는 서비스의 특성에 의존하므로, 각각의 서비스에 해당하는 데이터는 서로 다른 방식을 통해 처리되어야 한다. 따라서, 본 발명의 일 실시예에 따른 BICM 블록은 SISO, MISO, MIMO 방식을 각각의 데이터 경로에 해당하는 데이터 파이프에 독립적으로 적용함으로써 각데이터 파이프를 독립적으로 처리할 수 있다. 결과적으로, 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 송신 장치는 각각의 데이터 파이프를 통해 전송되는 각 서비스 또는 서비스 컴포넌트에 대한 QoS를 조절할 수 있다.
(a)는 베이스 프로파일 및 핸드헬드 프로파일에 의해 공유되는 BICM 블록을 나타내고, (b)는 어드벤스 프로파일의 BICM 블록을 나타낸다.
베이스 프로파일 및 핸드헬드 프로파일에 의해 공유되는 BICM 블록 및 어드벤스 프로파일의 BICM 블록은 각각의 데이터 파이프를 처리하기 위한 복수의 처리 블록을 포함할 수 있다.
베이스 프로파일 및 핸드헬드 프로파일에 대한 BICM 블록 및 어드벤스 프로파일에 대한 BICM 블록의 각각의 처리 블록에 대해 설명한다.
베이스 프로파일 및 핸드헬드 프로파일에 대한 BICM 블록의 처리 블록(5000)은 데이터 FEC 인코더(5010), 비트 인터리버(5020), 컨스텔레이션 매퍼(mapper)(5030), SSD (signal space diversity) 인코딩 블록(5040), 타임 인터리버(5050)를 포함할 수 있다.
데이터 FEC 인코더(5010)는 외부 코딩(BCH) 및 내부 코딩(LDPC)을 이용하여 FECBLOCK 절차를 생성하기 위해 입력 BBF에 FEC 인코딩을 실행한다. 외부 코딩(BCH)은 선택적인 코딩 방법이다. 데이터 FEC 인코더(5010)의 구체적인 동작에 대해서는 후술한다.
비트 인터리버(5020)는 효율적으로 실현 가능한 구조를 제공하면서 데이터 FEC 인코더(5010)의 출력을 인터리빙하여 LDPC 코드 및 변조 방식의 조합으로 최적화된 성능을 달성할 수 있다. 비트 인터리버(5020)의 구체적인 동작에 대해서는 후술한다.
컨스텔레이션 매퍼(5030)는 QPSK, QAM-16, 불균일 QAM (NUQ-64, NUQ-256, NUQ-1024) 또는 불균일 컨스텔레이션 (NUC-16, NUC-64, NUC-256, NUC-1024)을 이용해서 베이스 및 핸드헬드 프로파일에서 비트 인터리버(5020)로부터의 각각의 셀 워드를 변조하거나 어드벤스 프로파일에서 셀 워드 디멀티플렉서(5010-1)로부터의 셀 워드를 변조하여 파워가 정규화된 컨스텔레이션 포인트 el을 제공할 수 있다. 해당 컨스텔레이션 매핑은 데이터 파이프에 대해서만 적용된다. NUQ가 임의의 형태를 갖는 반면, QAM-16 및 NUQ는 정사각형 모양을 갖는 것이 관찰된다. 각각의 컨스텔레이션이 90도의 배수만큼 회전되면, 회전된 컨스텔레이션은 원래의 것과 정확히 겹쳐진다. 회전 대칭 특성으로 인해 실수 및 허수 컴포넌트의 용량 및 평균 파워가 서로 동일해진다. NUQ 및 NUC는 모두 각 코드 레이트(code rate)에 대해 특별히 정의되고, 사용되는 특정 하나는 PLS2 데이터에 보관된 파라미터 DP_MOD에 의해 시그널링 된다.
SSD 인코딩 블록(5040)은 2차원, 3차원, 4차원에서 셀을 프리코딩하여, 어려운 페이딩 조건에서 수신 견고성(robustness)을 증가시킬 수 있다.
타임 인터리버(5050)는 데이터 파이프 레벨에서 동작할 수 있다. 타임 인터리빙의 파라미터는 각각의 데이터 파이프에 대해 다르게 설정될 수 있다. 타임 인터리버(5050)의 구체적인 동작에 관해서는 후술한다.
어드벤스 프로파일에 대한 BICM 블록의 처리 블록(5000-1)은 데이터 FEC 인코더, 비트 인터리버, 컨스텔레이션 매퍼, 및 타임 인터리버를 포함할 수 있다.
단, 처리 블록(5000-1)은 셀 워드 디멀티플렉서(5010-1) 및 MIMO 인코딩 블록(5020-1)을 더 포함한다는 점에서 처리 블록(5000)과 구별된다.
또한, 처리 블록(5000-1)에서의 데이터 FEC 인코더, 비트 인터리버, 컨스텔레이션 매퍼, 타임 인터리버의 동작은 전술한 데이터 FEC 인코더(5010), 비트 인터리버(5020), 컨스텔레이션 매퍼(5030), 타임 인터리버(5050)의 동작에 해당하므로, 그 설명은 생략한다.
셀 워드 디멀티플렉서(5010-1)는 어드벤스 프로파일의 데이터 파이프가 MIMO 처리를 위해 단일 셀 워드 스트림을 이중 셀 워드 스트림으로 분리하는 데 사용된다. 셀 워드 디멀티플렉서(5010-1)의 구체적인 동작에 관해서는 후술한다.
MIMO 인코딩 블록(5020-1)은 MIMO 인코딩 방식을 이용해서 셀 워드 디멀티플렉서(5010-1)의 출력을 처리할 수 있다. MIMO 인코딩 방식은 방송 신호 송신을 위해 최적화되었다. MIMO 기술은 용량 증가를 얻기 위한 유망한 방식이지만, 채널 특성에 의존한다. 특별히 방송에 대해서, 서로 다른 신호 전파 특성으로 인한 두 안테나 사이의 수신 신호 파워 차이 또는 채널의 강한 LOS 컴포넌트는 MIMO로부터 용량 이득을 얻는 것을 어렵게 한다. 제안된 MIMO 인코딩 방식은 MIMO 출력 신호 중 하나의 위상 랜덤화 및 회전 기반 프리코딩을 이용하여 이 문제를 극복한다.
MIMO 인코딩은 송신기 및 수신기 모두에서 적어도 두 개의 안테나를 필요로 하는 2x2 MIMO 시스템을 위해 의도된다. 두 개의 MIMO 인코딩 모드는 본 제안인 FR-SM (full-rate spatial multiplexing) 및 FRFD-SM (full-rate full-diversity spatial multiplexing)에서 정의된다. FR-SM 인코딩은 수신기 측에서의 비교적 작은 복잡도 증가로 용량 증가를 제공하는 반면, FRFD-SM 인코딩은 수신기 측에서의 큰 복잡도 증가로 용량 증가 및 추가적인 다이버시티 이득을 제공한다. 제안된 MIMO 인코딩 방식은 안테나 극성 배치를 제한하지 않는다.
MIMO 처리는 어드벤스 프로파일 프레임에 요구되는데, 이는 어드벤스 프로파일 프레임에서의 모든 데이터 파이프가 MIMO 인코더에 의해 처리된다는 것을 의미한다. MIMO 처리는 데이터 파이프 레벨에서 적용된다. 컨스텔레이션 매퍼 출력의 페어(pair, 쌍)인 NUQ (e1,i 및 e2,i)는 MIMO 인코더의 입력으로 공급된다. MIMO 인코더 출력 페어(pair, 쌍)(g1,i 및 g2,i)은 각각의 송신 안테나의 동일한 캐리어 k 및 OFDM 심볼 l에 의해 전송된다.
전술한 블록은 생략되거나 유사 또는 동일 기능을 갖는 블록으로 대체될 수 있다.
도 6은 본 발명의 다른 실시예에 따른 BICM 블록을 나타낸다.
도 6에 도시된 BICM 블록은 도 1을 참조하여 설명한 BICM 블록(1010)의 일 실시예에 해당한다.
도 6은 PLS, EAC, 및 FIC의 보호를 위한 BICM 블록을 나타낸다. EAC는 EAS 정보 데이터를 전달하는 프레임의 일부이고, FIC는 서비스와 해당하는 베이스 데이터 파이프 사이에서 매핑 정보를 전달하는 프레임에서의 로지컬 채널이다. EAC 및 FIC에 대한 상세한 설명은 후술한다.
도 6을 참조하면, PLS, EAC, 및 FIC의 보호를 위한 BICM 블록은 PLS FEC 인코더(6000), 비트 인터리버(6010), 및 컨스텔레이션 매퍼(6020)를 포함할 수 있다.
또한, PLS FEC 인코더(6000)는 스크램블러, BCH 인코딩/제로 삽입 블록, LDPC 인코딩 블록, 및 LDPC 패리티 펑처링(puncturing) 블록을 포함할 수 있다. BICM 블록의 각 블록에 대해 설명한다.
PLS FEC 인코더(6000)는 스크램블링된 PLS 1/2 데이터, EAC 및 FIC 섹션을 인코딩할 수 있다.
스크램블러는 BCH 인코딩 및 쇼트닝(shortening) 및 펑처링된 LDPC 인코딩 전에 PLS1 데이터 및 PLS2 데이터를 스크램블링 할 수 있다.
BCH 인코딩/제로 삽입 블록은 PLS 보호를 위한 쇼트닝된 BCH 코드를 이용하여 스크램블링된 PLS 1/2 데이터에 외부 인코딩을 수행하고, BCH 인코딩 후에 제로 비트를 삽입할 수 있다. PLS1 데이터에 대해서만, 제로 삽입의 출력 비트가 LDPC 인코딩 전에 퍼뮤테이션(permutation) 될 수 있다.
LDPC 인코딩 블록은 LDPC 코드를 이용하여 BCH 인코딩/제로 삽입 블록의 출력을 인코딩할 수 있다. 완전한 코딩 블록을 생성하기 위해, Cldpc 및 패리티 비트 Pldpc는 각각의 제로가 삽입된 PLS 정보 블록 Ildpc로부터 조직적으로 인코딩되고, 그 뒤에 첨부된다.
Figure PCTKR2016002778-appb-M000001
PLS1 및 PLS2에 대한 LDPC 코드 파라미터는 다음의 표 4와 같다.
Figure PCTKR2016002778-appb-T000004
LDPC 패리티 펑처링 블록은 PLS1 데이터 및 PLS2 데이터에 대해 펑처링을 수행할 수 있다.
쇼트닝이 PLS1 데이터 보호에 적용되면, 일부 LDPC 패리티 비트는 LDPC 인코딩 후에 펑처링된다. 또한, PLS2 데이터 보호를 위해, PLS2의 LDPC 패리티 비트가 LDPC 인코딩 후에 펑처링된다. 이들 펑처링된 비트는 전송되지 않는다.
비트 인터리버(6010)는 각각의 쇼트닝 및 펑처링된 PLS1 데이터 및 PLS2 데이터를 인터리빙할 수 있다.
컨스텔레이션 매퍼(6020)는 비트 인터리빙된 PLS1 데이터 및 PLS2 데이터를 컨스텔레이션에 매핑할 수 있다.
전술한 블록은 생략되거나 유사 또는 동일 기능을 갖는 블록으로 대체될 수 있다.
도 7은 본 발명의 일 실시예에 따른 프레임 빌딩 블록(frame building block)을 나타낸다.
도 7에 도시한 프레임 빌딩 블록은 도 1을 참조하여 설명한 프레임 빌딩 블록(1020)의 일 실시예에 해당한다.
도 7을 참조하면, 프레임 빌딩 블록은 딜레이 컴펜세이션(delay compensation, 지연보상) 블록(7000), 셀 매퍼 (cell mapper) (7010), 및 프리퀀시 인터리버 (frequency interleaver) (7020)를 포함할 수 있다. 프레임 빌딩 블록의 각 블록에 관해 설명한다.
딜레이 컴펜세이션(delay compensation, 지연보상) 블록(7000)은 데이터 파이프와 해당하는 PLS 데이터 사이의 타이밍을 조절하여 송신기 측에서 데이터 파이프와 해당하는 PLS 데이터 간의 동시성(co-time)을 보장할 수 있다. 인풋 포맷 블록 및 BICM 블록으로 인한 데이터 파이프의 지연을 다룸으로써 PLS 데이터는 데이터 파이프만큼 지연된다. BICM 블록의 지연은 주로 타임 인터리버(5050)로 인한 것이다. 인 밴드(In-band) 시그널링 데이터는 다음 타임 인터리빙 그룹의 정보를 시그널링될 데이터 파이프보다 하나의 프레임 앞서 전달되도록 할 수 있다. 딜레이 컴펜세이션(delay compensation, 지연보상) 블록은 그에 맞추어 인 밴드(In-band) 시그널링 데이터를 지연시킨다.
셀 매퍼(7010)는 PLS, EAC, FIC, 데이터 파이프, 보조 스트림, 및 더미 셀을 프레임 내에서 OFDM 심볼의 액티브(active) 캐리어에 매핑할 수 있다. 셀 매퍼(7010)의 기본 기능은 각각의 데이터 파이프, PLS 셀, 및 EAC/FIC 셀에 대한 타임 인터리빙에 의해 생성된 데이터 셀을, 존재한다면, 하나의 프레임 내에서 각각의 OFDM 심볼에 해당하는 액티브(active) OFDM 셀의 어레이에 매핑하는 것이다. (PSI(program specific information)/SI와 같은) 서비스 시그널링 데이터는 개별적으로 수집되어 데이터 파이프에 의해 보내질 수 있다. 셀 매퍼는 프레임 구조의 구성 및 스케줄러에 의해 생성된 다이나믹 인포메이션(dynamic information, 동적 정보)에 따라 동작한다. 프레임에 관한 자세한 내용은 후술한다.
주파수 인터리버(7020)는 셀 매퍼(7010)로부터 의해 수신된 데이터 셀을 랜덤하게 인터리빙하여 주파수 다이버시티를 제공할 수 있다. 또한, 주파수 인터리버(7020)는 단일 프레임에서 최대의 인터리빙 이득을 얻기 위해 다른 인터리빙 시드(seed) 순서를 이용하여 두 개의 순차적인 OFDM 심볼로 구성된 OFDM 심볼 페어(pair, 쌍)에서 동작할 수 있다.
전술한 블록은 생략되거나 유사 또는 동일 기능을 갖는 블록으로 대체될 수 있다.
도 8은 본 발명의 일 실시예에 따른 OFDM 제너레이션 블록을 나타낸다.
도 8에 도시된 OFDM 제너레이션 블록은 도 1을 참조하여 설명한 OFDM 제너레이션 블록(1030)의 일 실시예에 해당한다.
OFDM 제너레이션 블록은 프레임 빌딩 블록에 의해 생성된 셀에 의해 OFDM 캐리어를 변조하고, 파일럿을 삽입하고, 전송을 위한 시간 영역 신호를 생성한다. 또한, 해당 블록은 순차적으로 가드 인터벌을 삽입하고, PAPR 감소 처리를 적용하여 최종 RF 신호를 생성한다.
도 8을 참조하면, OFDM 제너레이션 블록은 파일럿 및 리저브드 톤 삽입 블록 (pilot and revserved tone insertion block) (8000), 2D-eSFN (single frequency network) 인코딩 블록(8010), IFFT (inverse fast Fourier transform) 블록(8020), PAPR 감소 블록(8030), 가드 인터벌 삽입 블록 (guard interval insertion block)(8040), 프리앰블 삽입 블록 (preamble insertion block)(8050), 기타 시스템 삽입 블록(8060), 및 DAC 블록(8070)을 포함할 수 있다. OFDM 제너레이션 블록의 각 블록에 대해 설명한다.
파일럿 및 리저브드 톤 삽입 블록(8000)은 파일럿 및 리저브드 톤을 삽입할 수 있다.
OFDM 심볼 내의 다양한 셀은 수신기에서 선험적으로 알려진 전송된 값을 갖는 파일럿으로 알려진 참조 정보로 변조된다. 파일럿 셀의 정보는 분산 파일럿, 연속 파일럿, 엣지 파일럿, FSS (frame signalling symbol) 파일럿, 및 FES (frame edge symbol) 파일럿으로 구성된다. 각 파일럿은 파일럿 타입 및 파일럿 패턴에 따라 특정 증가 파워 레벨에서 전송된다. 파일럿 정보의 값은 주어진 심볼에서 하나가 각각의 전송 캐리어에 대한 것인 일련의 값들에 해당하는 참조 시퀀스에서 유도된다. 파일럿은 프레임 동기화, 주파수 동기화, 시간 동기화, 채널 추정, 전송 모드 식별을 위해 사용될 수 있고, 또한 위상 잡음을 추적하기 위해 사용될 수 있다.
참조 시퀀스로부터 취한 참조 정보는 프레임의 프리앰블, FSS 및 FES를 제외한 모든 심볼에서 분산 파일럿 셀에서 전송된다. 연속 파일럿은 프레임의 모든 심볼에 삽입된다. 연속 파일럿의 수 및 위치는 FFT 사이즈 및 분산 파일럿 패턴에 모두 의존한다. 엣지 캐리어들은 프리앰블 심볼을 제외한 모든 심볼 내의 엣지 파일럿들과 동일하다. 엣지 캐리어들은 스펙트럼의 엣지까지 주파수 인터폴레이션(interpolation, 보간)을 허용하기 위해 삽입된다. FSS 파일럿들은 FSS에 삽입되고, FES 파일럿들은 FES에 삽입된다. FSS 파일럿들 및 FES 파일럿들은 프레임의 엣지까지 시간 인터폴레이션(interpolation, 보간)을 허용하기 위해 삽입된다.
본 발명의 일 실시예에 따른 시스템은 매우 견고한 전송 모드를 지원하기 위해 분산 MISO 방식이 선택적으로 사용되는 SFN을 지원한다. 2D-eSFN은 다수의 송신 안테나를 사용하는 분산 MISO 방식으로서, 각 안테나는 SFN 네트워크에서 각각 다른 송신기에 위치할 수 있다.
2D-eSFN 인코딩 블록(8010)은 SFN 구성에서 시간 및 주파수 다이버시티를 생성하기 위해 2D-eSFN 처리를 하여 다수의 송신기로부터 전송된 신호의 위상을 왜곡시킬 수 있다. 따라서, 장시간 동안의 낮은 평면 페이딩 또는 깊은 페이딩으로 인한 버스트 오류가 경감될 수 있다.
IFFT 블록(8020)은 OFDM 변조 방식을 이용하여 2D-eSFN 인코딩 블록(8010)으로부터의 출력을 변조할 수 있다. 파일럿 (또는 리저브드 톤)으로 지정되지 않은 데이터 심볼에서의 모든 셀은 주파수 인터리버로부터의 데이터 셀 중 하나를 전달한다. 셀들은 OFDM 캐리어에 매핑된다.
PAPR 감소 블록(8030)은 시간 영역에서 다양한 PAPR 감소 알고리즘을 이용하여 입력 신호에 PAPR 감소를 실행한다.
가드 인터벌 삽입블록(8040)은 가드 인터벌을 삽입할 수 있고, 프리앰블 삽입 블록(8050)은 신호 앞에 프리앰블을 삽입할 수 있다. 프리앰블의 구조에 대한 자세한 내용은 후술한다.
기타 시스템 삽입 블록(8060)은 방송 서비스를 제공하는 둘 이상의 서로 다른 방송 송신/수신 시스템의 데이터가 동일한 RF 신호 대역에서 동시에 전송될 수 있도록 시간 영역에서 복수의 방송 송신/수신 시스템의 신호를 멀티플렉싱 할 수 있다. 이 경우, 둘 이상의 서로 다른 방송 송신/수신 시스템은 서로 다른 방송 서비스를 제공하는 시스템을 말한다. 서로 다른 방송 서비스는 지상파 방송 서비스, 모바일 방송 서비스 등을 의미할 수 있다. 각각의 방송 서비스에 관련된 데이터는 서로 다른 프레임을 통해 전송될 수 있다.
DAC 블록(8070)은 입력된 디지털 신호를 아날로그 신호로 변환하여 출력할 수 있다. DAC 블록(8070)으로부터 출력된 신호는 물리 계층 프로파일에 따라 다수의 출력 안테나를 통해 전송될 수 있다. 본 발명의 일 실시예에 따른 송신 안테나는 수직 또는 수평 극성을 가질 수 있다.
전술한 블록은 설계에 따라 생략되거나 유사 또는 동일한 기능을 갖는 블록으로 대체될 수 있다.
도 9는 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 수신 장치의 구조를 나타낸다.
본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 수신 장치는 도 1을 참조하여 설명한 차세대 방송 서비스에 대한 방송 신호 송신 장치에 대응할 수 있다.
본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 수신 장치는 동기 및 복조 모듈 (synchronization & demodulation module) (9000), 프레임 파싱 모듈 (frame parsing module) (9010), 디매핑 및 디코딩 모듈 (demapping & decoding module) (9020), 출력 프로세서 (output processor) (9030), 및 시그널링 디코딩 모듈 (signaling decoding module) (9040)을 포함할 수 있다. 방송 신호 수신 장치의 각 모듈의 동작에 대해 설명한다.
동기 및 복조 모듈(9000)은 m개의 수신 안테나를 통해 입력 신호를 수신하고, 방송 신호 수신 장치에 해당하는 시스템에 대해 신호 검출 및 동기화를 실행하고, 방송 신호 송신 장치에 의해 실행되는 절차의 역과정에 해당하는 복조를 실행할 수 있다.
프레임 파싱 모듈(9010)은 입력 신호 프레임을 파싱하고, 사용자에 의해 선택된 서비스가 전송되는 데이터를 추출할 수 있다. 방송 신호 송신 장치가 인터리빙을 실행하면, 프레임 파싱 모듈(9010)은 인터리빙의 역과정에 해당하는 디인터리빙을 실행할 수 있다. 이 경우, 추출되어야 하는 신호 및 데이터의 위치가 시그널링 디코딩 모듈(9040)로부터 출력된 데이터를 디코딩함으로써 획득되어, 방송 신호 송신 장치에 의해 생성된 스케줄링 정보가 복원될 수 있다.
디매핑 및 디코딩 모듈(9020)은 입력 신호를 비트 영역 데이터로 변환한 후, 필요에 따라 비트 영역 데이터들을 디인터리빙할 수 있다. 디매핑 및 디코딩 모듈(9020)은 전송 효율을 위해 적용된 매핑에 대한 디매핑을 실행하고, 디코딩을 통해 전송 채널에서 발생한 에러를 정정할 수 있다. 이 경우, 디매핑 및 디코딩 모듈(9020)은 시그널링 디코딩 모듈(9040)로부터 출력된 데이터를 디코딩함으로써 디매핑 및 디코딩을 위해 필요한 전송 파라미터를 획득할 수 있다.
출력 프로세서(9030)는 전송 효율을 향상시키기 위해 방송 신호 송신 장치에 의해 적용되는 다양한 압축/신호 처리 절차의 역과정을 실행할 수 있다. 이 경우, 출력 프로세서(9030)는 시그널링 디코딩 모듈(9040)로부터 출력된 데이터에서 필요한 제어 정보를 획득할 수 있다. 출력 프로세서(8300)의 출력은 방송 신호 송신 장치에 입력되는 신호에 해당하고, MPEG-TS, IP 스트림 (v4 또는 v6) 및 GS일 수 있다.
시그널링 디코딩 모듈(9040)은 동기 및 복조 모듈(9000)에 의해 복조된 신호로부터 PLS 정보를 획득할 수 있다. 전술한 바와 같이, 프레임 파싱 모듈(9010), 디매핑 및 디코딩 모듈(9200), 출력 프로세서(9300)는 시그널링 디코딩 모듈(9040)로부터 출력된 데이터를 이용하여 그 기능을 실행할 수 있다.
도 10은 본 발명의 일 실시예에 따른 프레임 구조를 나타낸다.
도 10은 프레임 타임의 구성예 및 슈퍼 프레임에서의 FRU (frame repetition unit, 프레임 반복 단위)를 나타낸다. (a)는 본 발명의 일 실시예에 따른 슈퍼 프레임을 나타내고, (b)는 본 발명의 일 실시예에 따른 FRU를 나타내고, (c)는 FRU에서의 다양한 피지컬 프로파일(PHY profile)의 프레임을 나타내고, (d)는 프레임의 구조를 나타낸다.
슈퍼 프레임은 8개의 FRU로 구성될 수 있다. FRU는 프레임의 TDM에 대한 기본 멀티플렉싱 단위이고, 슈퍼 프레임에서 8회 반복된다.
FRU에서 각 프레임은 피지컬 프로파일(베이스, 핸드헬드, 어드벤스 프로파일) 중 하나 또는 FEF에 속한다. FRU에서 프레임의 최대 허용수는 4이고, 주어진 피지컬 프로파일은 FRU에서 0회 내지 4회 중 어느 횟수만큼 나타날 수 있다(예를 들면, 베이스, 베이스, 핸드헬드, 어드벤스). 피지컬 프로파일 정의는 필요시 프리앰블에서의 PHY_PROFILE의 리저브드 값을 이용하여 확장될 수 있다.
FEF 부분은 포함된다면 FRU의 끝에 삽입된다. FEF가 FRU에 포함되는 경우, FEF의 최대수는 슈퍼 프레임에서 8이다. FEF 부분들이 서로 인접할 것이 권장되지 않는다.
하나의 프레임은 다수의 OFDM 심볼 및 프리앰블로 더 분리된다. (d)에 도시한 바와 같이, 프레임은 프리앰블, 하나 이상의 FSS, 노멀 데이터 심볼, FES를 포함한다.
프리앰블은 고속 퓨처캐스트 UTB 시스템 신호 검출을 가능하게 하고, 신호의 효율적인 송신 및 수신을 위한 기본 전송 파라미터의 집합을 제공하는 특별한 심볼이다. 프리앰블에 대한 자세한 내용은 후술한다.
FSS의 주된 목적은 PLS 데이터를 전달하는 것이다. 고속 동기화 및 채널 추정을 위해, 이에 따른 PLS 데이터의 고속 디코딩을 위해, FSS는 노멀 데이터 심볼보다 고밀도의 파일럿 패턴을 갖는다. FES는 FSS와 완전히 동일한 파일럿을 갖는데, 이는 FES에 바로 앞서는 심볼에 대해 외삽(extrapolation) 없이 FES 내에서의 주파수만의 인터폴레이션(interpolation, 보간) 및 시간적 보간(temporal interpolation)을 가능하게 한다.
도 11은 본 발명의 일 실시예에 따른 프레임의 시그널링 계층 구조(signaling hierarchy structure) 를 나타낸다.
도 11은 시그널링 계층 구조를 나타내는데, 이는 세 개의 주요 부분인 프리앰블 시그널링 데이터(11000), PLS1 데이터(11010), 및 PLS2 데이터(11020)로 분할된다. 매 프레임마다 프리앰블 신호에 의해 전달되는 프리앰블의 목적은 프레임의 기본 전송 파라미터 및 전송 타입을 나타내는 것이다. PLS1은 수신기가 관심 있는 데이터 파이프에 접속하기 위한 파라미터를 포함하는 PLS2 데이터에 접속하여 디코딩할 수 있게 한다. PLS2는 매 프레임마다 전달되고, 두 개의 주요 부분인 PLS2-STAT 데이터와 PLS2-DYN 데이터로 분할된다. PLS2 데이터의 스태틱(static, 정적) 및 다이나믹(dynamic, 동적) 부분에는 필요시 패딩이 뒤따른다.
도 12는 본 발명의 일 실시예에 따른 프리앰블 시그널링 데이터를 나타낸다.
프리앰블 시그널링 데이터는 수신기가 프레임 구조 내에서 PLS 데이터에 접속하고 데이터 파이프를 추적할 수 있게 하기 위해 필요한 21비트의 정보를 전달한다. 프리앰블 시그널링 데이터에 대한 자세한 내용은 다음과 같다.
PHY_PROFILE: 해당 3비트 필드는 현 프레임의 피지컬 프로파일 타입을 나타낸다. 서로 다른 피지컬 프로파일 타입의 매핑은 아래 표 5에 주어진다.
Figure PCTKR2016002778-appb-T000005
FFT_SIZE: 해당 2비트 필드는 아래 표 6에서 설명한 바와 같이 프레임 그룹 내에서 현 프레임의 FFT 사이즈를 나타낸다.
Figure PCTKR2016002778-appb-T000006
GI_FRACTION: 해당 3비트 필드는 아래 표 7에서 설명한 바와 같이 현 슈퍼 프레임에서의 가드 인터벌 일부(fraction) 값을 나타낸다.
Figure PCTKR2016002778-appb-T000007
EAC_FLAG: 해당 1비트 필드는 EAC가 현 프레임에 제공되는지 여부를 나타낸다. 해당 필드가 1로 설정되면, EAS가 현 프레임에 제공된다. 해당 필드가 0으로 설정되면, EAS가 현 프레임에서 전달되지 않는다. 해당 필드는 슈퍼 프레임 내에서 다이나믹(dynamic, 동적)으로 전환될 수 있다.
PILOT_MODE: 해당 1비트 필드는 현 프레임 그룹에서 현 프레임에 대해 파일럿 모드가 모바일 모드인지 또는 고정 모드인지 여부를 나타낸다. 해당 필드가 0으로 설정되면, 모바일 파일럿 모드가 사용된다. 해당 필드가 1로 설정되면, 고정 파일럿 모드가 사용된다.
PAPR_FLAG: 해당 1비트 필드는 현 프레임 그룹에서 현 프레임에 대해 PAPR 감소가 사용되는지 여부를 나타낸다. 해당 필드가 1로 설정되면, 톤 예약(tone reservation)이 PAPR 감소를 위해 사용된다. 해당 필드가 0으로 설정되면, PAPR 감소가 사용되지 않는다.
FRU_CONFIGURE: 해당 3비트 필드는 현 슈퍼 프레임에서 존재하는 FRU의 피지컬 프로파일 타입 구성을 나타낸다. 현 슈퍼 프레임에서 모든 프리앰블에서의 해당 필드에서, 현 슈퍼 프레임에서 전달되는 모든 프로파일 타입이 식별된다. 해당 3비트 필드는 아래 표 8에 나타낸 바와 같이 각각의 프로파일에 대해 다르게 정의된다.
Figure PCTKR2016002778-appb-T000008
RESERVED: 해당 7비트 필드는 추후 사용을 위해 리저브드(reserved)된다.
도 13은 본 발명의 일 실시예에 따른 PLS1 데이터를 나타낸다.
PLS1 데이터는 PLS2의 수신 및 디코딩을 가능하게 하기 위해 필요한 파라미터를 포함한 기본 전송 파라미터를 제공한다. 전술한 바와 같이, PLS1 데이터는 하나의 프레임 그룹의 전체 듀레이션 동안 변화하지 않는다. PLS1 데이터의 시그널링 필드의 구체적인 정의는 다음과 같다.
PREAMBLE_DATA: 해당 20비트 필드는 EAC_FLAG를 제외한 프리앰블 시그널링 데이터의 카피이다.
NUM_FRAME_FRU: 해당 2비트 필드는 FRU당 프레임 수를 나타낸다.
PAYLOAD_TYPE: 해당 3비트 필드는 프레임 그룹에서 전달되는 페이로드 데이터의 포맷을 나타낸다. PAYLOAD_TYPE은 표 9에 나타낸 바와 같이 시그널링 된다.
Figure PCTKR2016002778-appb-T000009
NUM_FSS: 해당 2비트 필드는 현 프레임에서 FSS의 수를 나타낸다.
SYSTEM_VERSION: 해당 8비트 필드는 전송되는 신호 포맷의 버전을 나타낸다. SYSTEM_VERSION은 주 버전 및 부 버전의 두 개의 4비트 필드로 분리된다.
주 버전: SYSTEM_VERSION 필드의 MSB인 4비트는 주 버전 정보를 나타낸다. 주 버전 필드에서의 변화는 호환이 불가능한 변화를 나타낸다. 디폴트 값은 0000이다. 해당 표준에서 서술된 버전에 대해, 값이 0000으로 설정된다.
부 버전: SYSTEM_VERSION 필드의 LSB인 4비트는 부 버전 정보를 나타낸다. 부 버전 필드에서의 변화는 호환이 가능하다.
CELL_ID: 이는 ATSC 네트워크에서 지리적 셀을 유일하게 식별하는 16비트 필드이다. ATSC 셀 커버리지는 퓨처캐스트 UTB 시스템당 사용되는 주파수 수에 따라 하나 이상의 주파수로 구성될 수 있다. CELL_ID의 값이 알려지지 않거나 특정되지 않으면, 해당 필드는 0으로 설정된다.
NETWORK_ID: 이는 현 ATSC 네트워크를 유일하게 식별하는 16비트 필드이다.
SYSTEM_ID: 해당 16비트 필드는 ATSC 네트워크 내에서 퓨처캐스트 UTB 시스템을 유일하게 식별한다. 퓨처캐스트 UTB 시스템은 입력이 하나 이상의 입력 스트림(TS, IP, GS)이고 출력이 RF 신호인 지상파 방송 시스템이다. 퓨처캐스트 UTB 시스템은 존재한다면 FEF 및 하나 이상의 피지컬 프로파일을 전달한다. 동일한 퓨처캐스트 UTB 시스템은 서로 다른 입력 스트림을 전달하고 서로 다른 지리적 영역에서 서로 다른 RF를 사용할 수 있어, 로컬 서비스 삽입을 허용한다. 프레임 구조 및 스케줄링은 하나의 장소에서 제어되고, 퓨처캐스트 UTB 시스템 내에서 모든 전송에 대해 동일하다. 하나 이상의 퓨처캐스트 UTB 시스템은 모두 동일한 피지컬 구조 및 구성을 갖는다는 동일한 SYSTEM_ID 의미를 가질 수 있다.
다음의 루프(loop)는 각 프레임 타입의 길이 및 FRU 구성을 나타내는 FRU_PHY_PROFILE, FRU_FRAME_LENGTH, FRU_GI_FRACTION, RESERVED로 구성된다. 루프(loop) 사이즈는 FRU 내에서 4개의 피지컬 프로파일(FEF 포함)이 시그널링되도록 고정된다. NUM_FRAME_FRU가 4보다 작으면, 사용되지 않는 필드는 제로로 채워진다.
FRU_PHY_PROFILE: 해당 3비트 필드는 관련된 FRU의 (i+1)번째 프레임(i는 루프(loop) 인덱스)의 피지컬 프로파일 타입을 나타낸다. 해당 필드는 표 8에 나타낸 것과 동일한 시그널링 포맷을 사용한다.
FRU_FRAME_LENGTH: 해당 2비트 필드는 관련된 FRU의 (i+1)번째 프레임의 길이를 나타낸다. FRU_GI_FRACTION와 함께 FRU_FRAME_LENGTH를 사용하면, 프레임 듀레이션의 정확한 값이 얻어질 수 있다.
FRU_GI_FRACTION: 해당 3비트 필드는 관련된 FRU의 (i+1)번째 프레임의 가드 인터벌 일부 값을 나타낸다. FRU_GI_FRACTION은 표 7에 따라 시그널링 된다.
RESERVED: 해당 4비트 필드는 추후 사용을 위해 리저브드(reserved)된다.
다음의 필드는 PLS2 데이터를 디코딩하기 위한 파라미터를 제공한다.
PLS2_FEC_TYPE: 해당 2비트 필드는 PLS2 보호에 의해 사용되는 FEC 타입을 나타낸다. FEC 타입은 표 10에 따라 시그널링 된다. LDPC 코드에 대한 자세한 내용은 후술한다.
Figure PCTKR2016002778-appb-T000010
PLS2_MOD: 해당 3비트 필드는 PLS2에 의해 사용되는 변조 타입을 나타낸다. 변조 타입은 표 11에 따라 시그널링 된다.
Figure PCTKR2016002778-appb-T000011
PLS2_SIZE_CELL: 해당 15비트 필드는 현 프레임 그룹에서 전달되는 PLS2에 대한 모든 코딩 블록의 사이즈(QAM 셀의 수로 특정됨)인 Ctotal _partial_block를 나타낸다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
PLS2_STAT_SIZE_BIT: 해당 14비트 필드는 현 프레임 그룹에 대한 PLS2-STAT의 사이즈를 비트수로 나타낸다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
PLS2_DYN_SIZE_BIT: 해당 14비트 필드는 현 프레임 그룹에 대한 PLS2-DYN의 사이즈를 비트수로 나타낸다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
PLS2_REP_FLAG: 해당 1비트 플래그는 PLS2 반복 모드가 현 프레임 그룹에서 사용되는지 여부를 나타낸다. 해당 필드의 값이 1로 설정되면, PLS2 반복 모드는 활성화된다. 해당 필드의 값이 0으로 설정되면, PLS2 반복 모드는 비활성화된다.
PLS2_REP_SIZE_CELL: 해당 15비트 필드는 PLS2 반복이 사용되는 경우 현 프레임 그룹의 매 프레임마다 전달되는 PLS2에 대한 부분 코딩 블록의 사이즈(QAM 셀의 수로 특정됨)인 Ctotal _partial_block를 나타낸다. 반복이 사용되지 않는 경우, 해당 필드의 값은 0과 동일하다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
PLS2_NEXT_FEC_TYPE: 해당 2비트 필드는 다음 프레임 그룹의 매 프레임에서 전달되는 PLS2에 사용되는 FEC 타입을 나타낸다. FEC 타입은 표 10에 따라 시그널링 된다.
PLS2_NEXT_MOD: 해당 3비트 필드는 다음 프레임 그룹의 매 프레임에서 전달되는 PLS2에 사용되는 변조 타입을 나타낸다. 변조 타입은 표 11에 따라 시그널링 된다.
PLS2_NEXT_REP_FLAG: 해당 1비트 플래그는 PLS2 반복 모드가 다음 프레임 그룹에서 사용되는지 여부를 나타낸다. 해당 필드의 값이 1로 설정되면, PLS2 반복 모드는 활성화된다. 해당 필드의 값이 0으로 설정되면, PLS2 반복 모드는 비활성화된다.
PLS2_NEXT_REP_SIZE_CELL: 해당 15비트 필드는 PLS2 반복이 사용되는 경우 다음 프레임 그룹의 매 프레임마다 전달되는 PLS2에 대한 전체 코딩 블록의 사이즈(QAM 셀의 수로 특정됨)인 Ctotal _full_block를 나타낸다. 다음 프레임 그룹에서 반복이 사용되지 않는 경우, 해당 필드의 값은 0과 동일하다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
PLS2_NEXT_REP_STAT_SIZE_BIT: 해당 14비트 필드는 다음 프레임 그룹에 대한 PLS2-STAT의 사이즈를 비트수로 나타낸다. 해당 값은 현 프레임 그룹에서 일정하다.
PLS2_NEXT_REP_DYN_SIZE_BIT: 해당 14비트 필드는 다음 프레임 그룹에 대한 PLS2-DYN의 사이즈를 비트수로 나타낸다. 해당 값은 현 프레임 그룹에서 일정하다.
PLS2_AP_MODE: 해당 2비트 필드는 현 프레임 그룹에서 PLS2에 대해 추가 패리티가 제공되는지 여부를 나타낸다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다. 아래의 표 12는 해당 필드의 값을 제공한다. 해당 필드의 값이 00으로 설정되면, 현 프레임 그룹에서 추가 패리티가 PLS2에 대해 사용되지 않는다.
Figure PCTKR2016002778-appb-T000012
PLS2_AP_SIZE_CELL: 해당 15비트 필드는 PLS2의 추가 패리티 비트의 사이즈(QAM 셀의 수로 특정됨)를 나타낸다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
PLS2_NEXT_AP_MODE: 해당 2비트 필드는 다음 프레임 그룹의 매 프레임마다 PLS2 시그널링에 대해 추가 패리티가 제공되는지 여부를 나타낸다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다. 표 12는 해당 필드의 값을 정의한다.`
PLS2_NEXT_AP_SIZE_CELL: 해당 15비트 필드는 다음 프레임 그룹의 매 프레임마다 PLS2의 추가 패리티 비트의 사이즈(QAM 셀의 수로 특정됨)를 나타낸다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
RESERVED: 해당 32비트 필드는 추후 사용을 위해 리저브드(reserved)된다.
CRC_32: 전체 PLS1 시그널링에 적용되는 32비트 에러 검출 코드
도 14는 본 발명의 일 실시예에 따른 PLS2 데이터를 나타낸다.
도 14는 PLS2 데이터의 PLS2-STAT 데이터를 나타낸다. PLS2-STAT 데이터는 프레임 그룹 내에서 동일한 반면, PLS2-DYN 데이터는 현 프레임에 대해 특정한 정보를 제공한다.
PLS2-STAT 데이터의 필드에 대해 다음에 구체적으로 설명한다.
FIC_FLAG: 해당 1비트 필드는 FIC가 현 프레임 그룹에서 사용되는지 여부를 나타낸다. 해당 필드의 값이 1로 설정되면, FIC는 현 프레임에서 제공된다. 해당 필드의 값이 0으로 설정되면, FIC는 현 프레임에서 전달되지 않는다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
AUX_FLAG: 해당 1비트 필드는 보조 스트림이 현 프레임 그룹에서 사용되는지 여부를 나타낸다. 해당 필드의 값이 1로 설정되면, 보조 스트림은 현 프레임에서 제공된다. 해당 필드의 값이 0으로 설정되면, 보조 프레임은 현 프레임에서 전달되지 않는다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
NUM_DP: 해당 6비트 필드는 현 프레임 내에서 전달되는 데이터 파이프의 수를 나타낸다. 해당 필드의 값은 1에서 64 사이이고, 데이터 파이프의 수는 NUM_DP+1이다.
DP_ID: 해당 6비트 필드는 피지컬 프로파일 내에서 유일하게 식별한다.
DP_TYPE: 해당 3비트 필드는 데이터 파이프의 타입을 나타낸다. 이는 아래의 표 13에 따라 시그널링 된다.
Figure PCTKR2016002778-appb-T000013
DP_GROUP_ID: 해당 8비트 필드는 현 데이터 파이프가 관련되어 있는 데이터 파이프 그룹을 식별한다. 이는 수신기가 동일한 DP_GROUP_ID를 갖게 되는 특정 서비스와 관련되어 있는 서비스 컴포넌트의 데이터 파이프에 접속하는 데 사용될 수 있다.
BASE_DP_ID: 해당 6비트 필드는 관리 계층에서 사용되는 (PSI/SI와 같은) 서비스 시그널링 데이터를 전달하는 데이터 파이프를 나타낸다. BASE_DP_ID에 의해 나타내는 데이터 파이프는 서비스 데이터와 함께 서비스 시그널링 데이터를 전달하는 노멀 데이터 파이프이거나, 서비스 시그널링 데이터만을 전달하는 전용 데이터 파이프일 수 있다.
DP_FEC_TYPE: 해당 2비트 필드는 관련된 데이터 파이프에 의해 사용되는 FEC 타입을 나타낸다. FEC 타입은 아래의 표 14에 따라 시그널링 된다.
Figure PCTKR2016002778-appb-T000014
DP_COD: 해당 4비트 필드는 관련된 데이터 파이프에 의해 사용되는 코드 레이트(code rate)을 나타낸다. 코드 레이트(code rate)은 아래의 표 15에 따라 시그널링 된다.
Figure PCTKR2016002778-appb-T000015
DP_MOD: 해당 4비트 필드는 관련된 데이터 파이프에 의해 사용되는 변조를 나타낸다. 변조는 아래의 표 16에 따라 시그널링 된다.
Figure PCTKR2016002778-appb-T000016
DP_SSD_FLAG: 해당 1비트 필드는 SSD 모드가 관련된 데이터 파이프에서 사용되는지 여부를 나타낸다. 해당 필드의 값이 1로 설정되면, SSD는 사용된다. 해당 필드의 값이 0으로 설정되면, SSD는 사용되지 않는다.
다음의 필드는 PHY_PROFILE가 어드벤스 프로파일을 나타내는 010과 동일할 때에만 나타난다.
DP_MIMO: 해당 3비트 필드는 어떤 타입의 MIMO 인코딩 처리가 관련된 데이터 파이프에 적용되는지 나타낸다. MIMO 인코딩 처리의 타입은 아래의 표 17에 따라 시그널링 된다.
Figure PCTKR2016002778-appb-T000017
DP_TI_TYPE: 해당 1비트 필드는 타임 인터리빙의 타입을 나타낸다. 0의 값은 하나의 타임 인터리빙 그룹이 하나의 프레임에 해당하고 하나 이상의 타임 인터리빙 블록을 포함하는 것을 나타낸다. 1의 값은 하나의 타임 인터리빙 그룹이 하나보다 많은 프레임으로 전달되고 하나의 타임 인터리빙 블록만을 포함하는 것을 나타낸다.
DP_TI_LENGTH: 해당 2비트 필드(허용된 값은 1, 2, 4, 8뿐이다)의 사용은 다음과 같은 DP_TI_TYPE 필드 내에서 설정되는 값에 의해 결정된다.
DP_TI_TYPE의 값이 1로 설정되면, 해당 필드는 각각의 타임 인터리빙 그룹이 매핑되는 프레임의 수인 PI를 나타내고, 타임 인터리빙 그룹당 하나의 타임 인터리빙 블록이 존재한다 (NTI=1). 해당 2비트 필드로 허용되는 PI의 값은 아래의 표 18에 정의된다.
DP_TI_TYPE의 값이 0으로 설정되면, 해당 필드는 타임 인터리빙 그룹당 타임 인터리빙 블록의 수 NTI를 나타내고, 프레임당 하나의 타임 인터리빙 그룹이 존재한다 (PI=1). 해당 2비트 필드로 허용되는 PI의 값은 아래의 표 18에 정의된다.
Figure PCTKR2016002778-appb-T000018
DP_FRAME_INTERVAL: 해당 2비트 필드는 관련된 데이터 파이프에 대한 프레임 그룹 내에서 프레임 간격(IJUMP)을 나타내고, 허용된 값은 1, 2, 4, 8 (해당하는 2비트 필드는 각각 00, 01, 10, 11)이다. 프레임 그룹의 모든 프레임에 나타나지 않는 데이터 파이프에 대해, 해당 필드의 값은 순차적인 프레임 사이의 간격과 동일하다. 예를 들면, 데이터 파이프가 1, 5, 9, 13 등의 프레임에 나타나면, 해당 필드의 값은 4로 설정된다. 모든 프레임에 나타나는 데이터 파이프에 대해, 해당 필드의 값은 1로 설정된다.
DP_TI_BYPASS: 해당 1비트 필드는 타임 인터리버(5050)의 가용성을 결정한다. 데이터 파이프에 대해 타임 인터리빙이 사용되지 않으면, 해당 필드 값은 1로 설정된다. 반면, 타임 인터리빙이 사용되면, 해당 필드 값은 0으로 설정된다.
DP_FIRST_FRAME_IDX: 해당 5비트 필드는 현 데이터 파이프가 발생하는 슈퍼 프레임의 첫 번째 프레임의 인덱스를 나타낸다. DP_FIRST_FRAME_IDX의 값은 0에서 31 사이다.
DP_NUM_BLOCK_MAX: 해당 10비트 필드는 해당 데이터 파이프에 대한 DP_NUM_BLOCKS의 최대값을 나타낸다. 해당 필드의 값은 DP_NUM_BLOCKS와 동일한 범위를 갖는다.
DP_PAYLOAD_TYPE: 해당 2비트 필드는 주어진 데이터 파이프에 의해 전달되는 페이로드 데이터의 타입을 나타낸다. DP_PAYLOAD_TYPE은 아래의 표 19에 따라 시그널링 된다.
Figure PCTKR2016002778-appb-T000019
DP_INBAND_MODE: 해당 2비트 필드는 현 데이터 파이프가 인 밴드(In-band) 시그널링 정보를 전달하는지 여부를 나타낸다. 인 밴드(In-band) 시그널링 타입은 아래의 표 20에 따라 시그널링 된다.
Figure PCTKR2016002778-appb-T000020
DP_PROTOCOL_TYPE: 해당 2비트 필드는 주어진 데이터 파이프에 의해 전달되는 페이로드의 프로토콜 타입을 나타낸다. 페이로드의 프로토콜 타입은 입력 페이로드 타입이 선택되면 아래의 표 21에 따라 시그널링 된다.
Figure PCTKR2016002778-appb-T000021
DP_CRC_MODE: 해당 2비트 필드는 CRC 인코딩이 인풋 포맷 블록에서 사용되는지 여부를 나타낸다. CRC 모드는 아래의 표 22에 따라 시그널링 된다.
Figure PCTKR2016002778-appb-T000022
DNP_MODE: 해당 2비트 필드는 DP_PAYLOAD_TYPE이 TS ('00')로 설정되는 경우에 관련된 데이터 파이프에 의해 사용되는 널 패킷 삭제 모드를 나타낸다. DNP_MODE는 아래의 표 23에 따라 시그널링 된다. DP_PAYLOAD_TYPE이 TS ('00')가 아니면, DNP_MODE는 00의 값으로 설정된다.
Figure PCTKR2016002778-appb-T000023
ISSY_MODE: 해당 2비트 필드는 DP_PAYLOAD_TYPE이 TS ('00')로 설정되는 경우에 관련된 데이터 파이프에 의해 사용되는 ISSY 모드를 나타낸다. ISSY_MODE는 아래의 표 24에 따라 시그널링 된다. DP_PAYLOAD_TYPE이 TS ('00')가 아니면, ISSY_MODE는 00의 값으로 설정된다.
Figure PCTKR2016002778-appb-T000024
HC_MODE_TS: 해당 2비트 필드는 DP_PAYLOAD_TYPE이 TS ('00')로 설정되는 경우에 관련된 데이터 파이프에 의해 사용되는 TS 헤더 압축 모드를 나타낸다. HC_MODE_TS는 아래의 표 25에 따라 시그널링 된다.
Figure PCTKR2016002778-appb-T000025
HC_MODE_IP: 해당 2비트 필드는 DP_PAYLOAD_TYPE이 IP ('01')로 설정되는 경우에 IP 헤더 압축 모드를 나타낸다. HC_MODE_IP는 아래의 표 26에 따라 시그널링 된다.
Figure PCTKR2016002778-appb-T000026
PID: 해당 13비트 필드는 DP_PAYLOAD_TYPE이 TS ('00')로 설정되고 HC_MODE_TS가 01 또는 10으로 설정되는 경우에 TS 헤더 압축을 위한 PID 수를 나타낸다.
RESERVED: 해당 8비트 필드는 추후 사용을 위해 리저브드(reserved)된다.
다음 필드는 FIC_FLAG가 1과 동일할 때만 나타난다.
FIC_VERSION: 해당 8비트 필드는 FIC의 버전 넘버를 나타낸다.
FIC_LENGTH_BYTE: 해당 13비트 필드는 FIC의 길이를 바이트 단위로 나타낸다.
RESERVED: 해당 8비트 필드는 추후 사용을 위해 리저브드(reserved)된다.
다음 필드는 AUX_FLAG가 1과 동일할 때만 나타난다.
NUM_AUX: 해당 4비트 필드는 보조 스트림의 수를 나타낸다. 제로는 보조 스트림이 사용되지 않는 것을 나타낸다.
AUX_CONFIG_RFU: 해당 8비트 필드는 추후 사용을 위해 리저브드(reserved)된다.
AUX_STREAM_TYPE: 해당 4비트는 현 보조 스트림의 타입을 나타내기 위한 추후 사용을 위해 리저브드(reserved)된다.
AUX_PRIVATE_CONFIG: 해당 28비트 필드는 보조 스트림을 시그널링 하기 위한 추후 사용을 위해 리저브드(reserved)된다.
도 15는 본 발명의 다른 일 실시예에 따른 PLS2 데이터를 나타낸다.
도 15는 PLS2 데이터의 PLS2-DYN을 나타낸다. PLS2-DYN 데이터의 값은 하나의 프레임 그룹의 듀레이션 동안 변화할 수 있는 반면, 필드의 사이즈는 일정하다.
PLS2-DYN 데이터의 필드의 구체적인 내용은 다음과 같다.
FRAME_INDEX: 해당 5비트 필드는 슈퍼 프레임 내에서 현 프레임의 프레임 인덱스를 나타낸다. 슈퍼 프레임의 첫 번째 프레임의 인덱스는 0으로 설정된다.
PLS_CHANGE_COUNTER: 해당 4비트 필드는 구성이 변화하기 전의 슈퍼 프레임의 수를 나타낸다. 구성이 변화하는 다음 슈퍼 프레임은 해당 필드 내에서 시그널링 되는 값에 의해 나타낸다. 해당 필드의 값이 0000으로 설정되면, 이는 어떠한 예정된 변화도 예측되지 않는 것을 의미한다. 예를 들면, 1의 값은 다음 슈퍼 프레임에 변화가 있다는 것을 나타낸다.
FIC_CHANGE_COUNTER: 해당 4비트 필드는 구성(즉, FIC의 콘텐츠)이 변화하기 전의 슈퍼 프레임의 수를 나타낸다. 구성이 변화하는 다음 슈퍼 프레임은 해당 필드 내에서 시그널링 되는 값에 의해 나타낸다. 해당 필드의 값이 0000으로 설정되면, 이는 어떠한 예정된 변화도 예측되지 않는 것을 의미한다. 예를 들면, 0001의 값은 다음 슈퍼 프레임에 변화가 있다는 것을 나타낸다.
RESERVED: 해당 16비트 필드는 추후 사용을 위해 리저브드(reserved)된다.
다음 필드는 현 프레임에서 전달되는 데이터 파이프와 관련된 파라미터를 설명하는 NUM_DP에서의 루프(loop)에 나타난다.
DP_ID: 해당 6비트 필드는 피지컬 프로파일 내에서 데이터 파이프를 유일하게 나타낸다.
DP_START: 해당 15비트 (또는 13비트) 필드는 DPU 어드레싱(addressing) 기법을 사용하여 데이터 파이프의 첫 번째의 시작 위치를 나타낸다. DP_START 필드는 아래의 표 27에 나타낸 바와 같이 피지컬 프로파일 및 FFT 사이즈에 따라 다른 길이를 갖는다.
Figure PCTKR2016002778-appb-T000027
DP_NUM_BLOCK: 해당 10비트 필드는 현 데이터 파이프에 대한 현 타임 인터리빙 그룹에서 FEC 블록의 수를 나타낸다. DP_NUM_BLOCK의 값은 0에서 1023 사이에 있다.
RESERVED: 해당 8비트 필드는 추후 사용을 위해 리저브드(reserved)된다.
다음의 필드는 EAC와 관련된 FIC 파라미터를 나타낸다.
EAC_FLAG: 해당 1비트 필드는 현 프레임에서 EAC의 존재를 나타낸다. 해당 비트는 프리앰블에서 EAC_FLAG와 같은 값이다.
EAS_WAKE_UP_VERSION_NUM: 해당 8비트 필드는 자동 활성화 지시의 버전 넘버를 나타낸다.
EAC_FLAG 필드가 1과 동일하면, 다음의 12비트가 EAC_LENGTH_BYTE 필드에 할당된다. EAC_FLAG 필드가 0과 동일하면, 다음의 12비트가 EAC_COUNTER에 할당된다.
EAC_LENGTH_BYTE: 해당 12비트 필드는 EAC의 길이를 바이트로 나타낸다.
EAC_COUNTER: 해당 12비트 필드는 EAC가 도달하는 프레임 전의 프레임의 수를 나타낸다.
다음 필드는 AUX_FLAG 필드가 1과 동일한 경우에만 나타난다.
AUX_PRIVATE_DYN: 해당 48비트 필드는 보조 스트림을 시그널링 하기 위한 추후 사용을 위해 리저브드(reserved)된다. 해당 필드의 의미는 설정 가능한 PLS2-STAT에서 AUX_STREAM_TYPE의 값에 의존한다.
CRC_32: 전체 PLS2에 적용되는 32비트 에러 검출 코드.
도 16은 본 발명의 일 실시예에 따른 프레임의 로지컬(logical) 구조를 나타낸다.
전술한 바와 같이, PLS, EAC, FIC, 데이터 파이프, 보조 스트림, 더미 셀은 프레임에서 OFDM 심볼의 액티브(active) 캐리어에 매핑된다. PLS1 및 PLS2는 처음에 하나 이상의 FSS에 매핑된다. 그 후, EAC가 존재한다면 EAC 셀은 바로 뒤따르는 PLS 필드에 매핑된다. 다음에 FIC가 존재한다면 FIC 셀이 매핑된다. 데이터 파이프는 PLS 다음에 매핑되거나, EAC 또는 FIC가 존재하는 경우, EAC 또는 FIC 이후에 매핑된다. 타입 1 데이터 파이프가 처음에 매핑되고, 타입 2 데이터 파이프가 다음에 매핑된다. 데이터 파이프의 타입의 구체적인 내용은 후술한다. 일부 경우, 데이터 파이프는 EAS에 대한 일부 특수 데이터 또는 서비스 시그널링 데이터를 전달할 수 있다. 보조 스트림 또는 스트림은 존재한다면 데이터 파이프를 다음에 매핑되고 여기에는 차례로 더미 셀이 뒤따른다. 전술한 순서, 즉, PLS, EAC, FIC, 데이터 파이프, 보조 스트림, 및 더미 셀의 순서로 모두 함께 매핑하면 프레임에서 셀 용량을 정확히 채운다.
도 17은 본 발명의 일 실시예에 따른 PLS 매핑을 나타낸다.
PLS 셀은 FSS의 액티브(active) 캐리어에 매핑된다. PLS가 차지하는 셀의 수에 따라, 하나 이상의 심볼이 FSS로 지정되고, FSS의 수 NFSS는 PLS1에서의 NUM_FSS에 의해 시그널링된다. FSS는 PLS 셀을 전달하는 특수한 심볼이다. 경고성 및 지연 시간(latency)은 PLS에서 중대한 사안이므로, FSS는 높은 파일럿 밀도를 가지고 있어 고속 동기화 및 FSS 내에서의 주파수만의 인터폴레이션(interpoloation, 보간)을 가능하게 한다.
PLS 셀은 도 17의 예에 나타낸 바와 같이 하향식으로 FSS의 액티브(active) 캐리어에 매핑된다. PLS1 셀은 처음에 첫 FSS의 첫 셀부터 셀 인덱스의 오름차순으로 매핑된다. PLS2 셀은 PLS1의 마지막 셀 직후에 뒤따르고, 매핑은 첫 FSS의 마지막 셀 인덱스까지 아래방향으로 계속된다. 필요한 PLS 셀의 총 수가 하나의 FSS의 액티브(active) 캐리어의 수를 초과하면, 매핑은 다음 FSS로 진행되고 첫 FSS와 완전히 동일한 방식으로 계속된다.
PLS 매핑이 완료된 후, 데이터 파이프가 다음에 전달된다. EAC, FIC 또는 둘 다 현 프레임에 존재하면, EAC 및 FIC는PLS와 노멀 데이터 파이프 사이에 배치된다.
도 18은 본 발명의 일 실시예에 따른 EAC 매핑을 나타낸다.
EAC는 EAS 메시지를 전달하는 전용 채널이고 EAS에 대한 데이터 파이프에 연결된다. EAS 지원은 제공되지만, EAC 자체는 모든 프레임에 존재할 수도 있고 존재하지 않을 수도 있다. EAC가 존재하는 경우, EAC는 PLS2 셀의 직후에 매핑된다. PLS 셀을 제외하고 FIC, 데이터 파이프, 보조 스트림 또는 더미 셀 중 어느 것도 EAC 앞에 위치하지 않는다. EAC 셀의 매핑 절차는 PLS와 완전히 동일하다.
EAC 셀은 도 18의 예에 나타낸 바와 같이 PLS2의 다음 셀부터 셀 인덱스의 오름차순으로 매핑된다. EAS 메시지 크기에 따라, 도 18에 나타낸 바와 같이 EAC 셀은 적은 심볼을 차지할 수 있다.
EAC 셀은 PLS2의 마지막 셀 직후에 뒤따르고, 매핑은 마지막 FSS의 마지막 셀 인덱스까지 아래방향으로 계속된다. 필요한 EAC 셀의 총 수가 마지막 FSS의 남아 있는 액티브(active) 캐리어의 수를 초과하면, EAC 매핑은 다음 심볼로 진행되며, FSS와 완전히 동일한 방식으로 계속된다. 이 경우 EAC의 매핑이 이루어지는 다음 심볼은 노멀 데이터 심볼이고, 이는 FSS보다 더 많은 액티브(active) 캐리어를 갖는다.
EAC 매핑이 완료된 후, 존재한다면 FIC가 다음에 전달된다. FIC가 전송되지 않으면(PLS2 필드에서 시그널링으로), 데이터 파이프가 EAC의 마지막 셀 직후에 뒤따른다.
도 19는 본 발명의 일 실시예에 따른 FIC 매핑을 나타낸다.
(a)는 EAC 없이 FIC 셀의 매핑의 예를 나타내고, (b)는 EAC와 함께 FIC 셀의 매핑의 예를 나타낸다.
FIC는 고속 서비스 획득 및 채널 스캔을 가능하게 하기 위해 계층간 정보(cross-layer information)를 전달하는 전용 채널이다. 해당 정보는 주로 데이터 파이프 사이의 채널 바인딩 (channel binding) 정보 및 각 방송사의 서비스를 포함한다. 고속 스캔을 위해, 수신기는 FIC를 디코딩하고 방송사 ID, 서비스 수, BASE_DP_ID와 같은 정보를 획득할 수 있다. 고속 서비스 획득을 위해, FIC뿐만 아니라 베이스 데이터 파이프도 BASE_DP_ID를 이용해서 디코딩 될 수 있다. 베이스 데이터 파이프가 전송하는 콘텐트를 제외하고, 베이스 데이터 파이프는 노멀 데이터 파이프와 정확히 동일한 방식으로 인코딩되어 프레임에 매핑된다. 따라서, 베이스 데이터 파이프에 대한 추가 설명이 필요하지 않다. FIC 데이터가 생성되어 관리 계층에서 소비된다. FIC 데이터의 콘텐트는 관리 계층 사양에 설명된 바와 같다.
FIC 데이터는 선택적이고, FIC의 사용은 PLS2의 스태틱(static, 정적)인 부분에서 FIC_FLAG 파라미터에 의해 시그널링 된다. FIC가 사용되면, FIC_FLAG는 1로 설정되고, FIC에 대한 시그널링 필드는 PLS2의 스태틱(static, 정적)인 부분에서 정의된다. 해당 필드에서 시그널링되는 것은 FIC_VERSION이고, FIC_LENGTH_BYTE. FIC는 PLS2와 동일한 변조, 코딩, 타임 인터리빙 파라미터를 사용한다. FIC는 PLS2_MOD 및 PLS2_FEC와 같은 동일한 시그널링 파라미터를 공유한다. FIC 데이터는 존재한다면 PLS2 후에 매핑되거나, EAC가 존재하는 경우 EAC 직후에 매핑된다. 노멀 데이터 파이프, 보조 스트림, 또는 더미 셀 중 어느 것도 FIC 앞에 위치하지 않는다. FIC 셀을 매핑하는 방법은 EAC와 완전히 동일하고, 이는 다시 PLS와 동일하다.
PLS 후의 EAC가 존재하지 않는 경우, FIC 셀은 (a)의 예에 나타낸 바와 같이 PLS2의 다음 셀부터 셀 인덱스의 오름차순으로 매핑된다. FIC 데이터 사이즈에 따라, (b)에 나타낸 바와 같이, FIC 셀은 수 개의 심볼에 대해서 매핑된다.
FIC 셀은 PLS2의 마지막 셀 직후에 뒤따르고, 매핑은 마지막 FSS의 마지막 셀 인덱스까지 아래방향으로 계속된다. 필요한 FIC 셀의 총 수가 마지막 FSS의 남아 있는 액티브(active) 캐리어의 수를 초과하면, 나머지 FIC 셀의 매핑은 다음 심볼로 진행되며 이는 FSS와 완전히 동일한 방식으로 계속된다. 이 경우, FIC가 매핑되는 다음 심볼은 노멀 데이터 심볼이며, 이는 FSS보다 더 많은 액티브(active) 캐리어를 갖는다.
EAS 메시지가 현 프레임에서 전송되면, EAC는 FIC 보다 먼저 매핑되고 (b)에 나타낸 바와 같이 EAC의 다음 셀부터 FIC 셀은 셀 인덱스의 오름차순으로 매핑된다.
FIC 매핑이 완료된 후, 하나 이상의 데이터 파이프가 매핑되고, 이후 존재한다면 보조 스트림, 더미 셀이 뒤따른다.
도 20은 본 발명의 일 실시예에 따른 데이터 파이프의 타입을 나타낸다.
(a)는 타입 1 데이터 파이프를 나타내고, (b)는 타입 2 데이터 파이프를 나타낸다.
선행하는 채널, 즉 PLS, EAC, FIC가 매핑된 후, 데이터 파이프의 셀이 매핑된다. 데이터 파이프는 매핑 방법에 따라 두 타입 중 하나로 분류된다.
타입 1 데이터 파이프: 데이터 파이프가 TDM에 의해 매핑된다.
타입 2 데이터 파이프: 데이터 파이프가 FDM에 의해 매핑된다.
데이터 파이프의 타입은 PLS2의 스태틱(static, 정적)인 부분에서 DP_TYPE 필드에 의해 나타낸다. 도 20은 타입 1 데이터 파이프 및 타입 2 데이터 파이프의 매핑 순서를 나타낸다. 타입 1 데이터 파이프는 우선 셀 인덱스의 오름차순으로 매핑된 후, 마지막 셀 인덱스에 도달한 후, 심볼 인덱스가 1씩 증가된다. 다음 심볼 내에서, 데이터 파이프는 p = 0을 시작으로 셀 인덱스의 오름차순으로 계속 매핑된다. 하나의 프레임에서 함께 매핑되는 다수의 데이터 파이프와 함께, 각각의 타입 1 데이터 파이프는 데이터 파이프의 TDM과 유사하게 시간으로 그루핑된다.
타입 2 데이터 파이프는 우선 심볼 인덱스의 오름차순으로 매핑되고, 프레임의 마지막 OFDM 심볼에 도달한 후, 셀 인덱스는 1씩 증가하고, 심볼 인덱스는 첫 번째 가용 심볼로 되돌아 간 후, 그 심볼 인덱스부터 증가한다. 하나의 프레임에서 다수의 데이터 파이프를 매핑한 후, 각각의 타입 2 데이터 파이프는 데이터 파이프의 FDM과 유사하게 주파수로 그루핑된다.
타입 1 데이터 파이프 및 타입 2 데이터 파이프는 필요시 프레임에서 공존할 수 있는데, 타입 1 데이터 파이프가 항상 타입 2 데이터 파이프에 선행한다는 제한이 있다. 타입 1 및 타입 2 데이터 파이프를 전달하는 OFDM 셀의 총 수는 데이터 파이프의 전송에 사용할 수 있는 OFDM 셀의 총 수를 초과할 수 없다.
Figure PCTKR2016002778-appb-M000002
이때, DDP1는 타입 1 데이터 파이프가 차지하는 OFDM 셀의 수에 해당하고, DDP2는 타입 2 데이터 파이프가 차지하는 셀의 수에 해당한다. PLS, EAC, FIC가 모두 타입 1 데이터 파이프와 마찬가지 방식으로 매핑되므로, PLS, EAC, FIC는 모두 "타입 1 매핑 규칙"에 따른다. 따라서, 대체로 타입 1 매핑이 항상 타입 2 매핑에 선행한다.
도 21은 본 발명의 일 실시예에 따른 데이터 파이프 매핑을 나타낸다.
(a)는 타입 1 데이터 파이프를 매핑하기 위한 OFDM 셀의 어드레싱을 나타내고, (b)는 타입 2 데이터 파이프를 매핑하기 위한 OFDM 셀의 어드레싱을 나타낸다.
타입 1 데이터 파이프(0, …, DDP1-1)를 매핑하기 위한 OFDM 셀의 어드레싱은 타입 1 데이터 파이프의 액티브(active) 데이터 셀에 대해 정의된다. 어드레싱 방식은 각각의 타입 1 데이터 파이프에 대한 타임 인터리빙으로부터의 셀이 액티브(active) 데이터 셀에 할당되는 순서를 정의한다. 어드레싱 방식은 또한 PLS2의 다이나믹(dynamic, 동적) 부분에서 데이터 파이프의 위치를 시그널링 하는 데 사용된다.
EAC 및 FIC 없이, 어드레스 0은 마지막 FSS에서 PLS를 전달하는 마지막 셀에 바로 뒤따르는 셀을 말한다. EAC가 전송되고, FIC가 해당하는 프레임에 없으면, 어드레스 0은 EAC를 전달하는 마지막 셀에 바로 뒤따르는 셀을 말한다. FIC가 해당하는 프레임에서 전송되면, 어드레스 0은 FIC를 전달하는 마지막 셀에 바로 뒤따르는 셀을 말한다. 타입 1 데이터 파이프에 대한 어드레스 0은 (a)에 나타낸 바와 같은 두 가지 서로 다른 경우를 고려해서 산출될 수 있다. (a)의 예에서, PLS, EAC, FIC는 모두 전송된다고 가정한다. EAC와 FIC 중 하나 또는 모두가 생략되는 경우로의 확장은 자명하다. (a)의 좌측에 나타낸 바와 같이 FIC까지 모든 셀을 매핑한 후에 FSS에 남아 있는 셀이 있으면.
타입 2 데이터 파이프(0, …, DDP2-1)를 매핑하기 위한 OFDM 셀의 어드레싱은 타입 2 데이터 파이프의 액티브(active) 데이터 셀에 대해 정의된다. 어드레싱 방식은 각각의 타입 2 데이터 파이프에 대한 타임 인터리빙으로부터의 셀이 액티브(active) 데이터 셀에 할당되는 순서를 정의한다. 어드레싱 방식은 또한 PLS2의 다이나믹(dynamic, 동적) 부분에서 데이터 파이프의 위치를 시그널링 하는 데 사용된다.
(b)에 나타낸 바와 같이, 세 가지 약간 다른 경우가 가능하다. (b)의 좌측에 나타낸 첫 번째 경우에, 마지막 FSS에 있는 셀은 타입 2 데이터 파이프 매핑에 사용될 수 있다. 중앙에 나타낸 두 번째 경우에, FIC는 노멀 심볼의 셀을 차지하지만, 해당 심볼에서의 FIC 셀의 수는 CFSS보다 크지 않다. (b)의 우측에 나타낸 세 번째 경우는 해당 심볼에 매핑된 FIC 셀의 수가 CFSS를 초과한다는 점을 제외하고 두 번째 경우와 동일하다.
PLS, EAC, FIC가 타입 1 데이터 파이프와 동일한 "타입 1 매핑 규칙"에 따르므로, 타입 1 데이터 파이프가 타입 2 데이터 파이프에 선행하는 경우로의 확장은 자명하다.
데이터 파이프 유닛(DPU)은 프레임에서 데이터 셀을 데이터 파이프에 할당하는 기본 단위이다.
DPU는 프레임에서 데이터 파이프의 위치를 찾아내기 위한 시그널링 단위로 정의된다. 셀 매퍼(7010)는 각각의 데이터 파이프에 대해 타임 인터리빙에 의해 생성된 셀을 매핑할 수 있다. 타임 인터리버(5050)는 일련의 타임 인터리빙 블록을 출력하고, 각각의 타임 인터리빙 블록은 XFECBLOCK의 가변 수를 포함하고, 이는 결국 셀의 집합으로 구성된다. XFECBLOCK에서의 셀의 수 Ncells는 FECBLOCK 사이즈, Nldpc, 컨스텔레이션 심볼당 전송되는 비트 수에 의존한다. DPU는 주어진 피지컬 프로파일에서 지원되는 XFECBLOCK에서의 셀의 수 Ncells의 모든 가능한 값의 최대 공약수로 정의된다. 셀에서의 DPU의 길이는 LDPU로 정의된다. 각각의 피지컬 프로파일은 FECBLOCK 사이즈의 서로 다른 조합 및 컨스텔레이션 심볼당 다른 비트 수를 지원하므로, LDPU는 피지컬 프로파일을 기초로 정의된다.
도 22는 본 발명의 일 실시예에 따른 FEC 구조를 나타낸다.
도 22는 비트 인터리빙 전의 본 발명의 일 실시예에 따른 FEC 구조를 나타낸다. 전술한 바와 같이, 데이터 FEC 인코더는 외부 코딩(BCH) 및 내부 코딩(LDPC)을 이용하여 FECBLOCK 절차를 생성하기 위해 입력 BBF에 FEC 인코딩을 실행할 수 있다. 도시된 FEC 구조는 FECBLOCK에 해당한다. 또한, FECBLOCK 및 FEC 구조는 LDPC 코드워드의 길이에 해당하는 동일한 값을 갖는다.
도 22에 도시된 바와 같이, BCH 인코딩이 각각의 BBF(Kbch 비트)에 적용된 후, LDPC 인코딩이 BCH - 인코딩된 BBF(Kldpc 비트 = Nbch 비트)에 적용된다.
Nldpc의 값은 64800 비트 (롱 FECBLOCK) 또는 16200 비트 (쇼트 FECBLOCK)이다.
아래의 표 28 및 표 29는 롱 FECBLOCK 및 쇼트 FECBLOCK 각각에 대한 FEC 인코딩 파라미터를 나타낸다.
Figure PCTKR2016002778-appb-T000028
Figure PCTKR2016002778-appb-T000029
BCH 인코딩 및 LDPC 인코딩의 구체적인 동작은 다음과 같다.
12-에러 정정 BCH 코드가 BBF의 외부 인코딩에 사용된다. 쇼트 FECBLOCK 및 롱 FECBLOCK에 대한 BBF 생성 다항식은 모든 다항식을 곱함으로써 얻어진다.
LDPC 코드는 외부 BCH 인코딩의 출력을 인코딩하는 데 사용된다. 완성된 Bldpc (FECBLOCK)를 생성하기 위해, Pldpc (패리티 비트)가 각각의 Ildpc (BCH - 인코딩된 BBF)로부터 조직적으로 인코딩되고, Ildpc에 첨부된다. 완성된 Bldpc (FECBLOCK)는 다음의 수학식으로 표현된다.
Figure PCTKR2016002778-appb-M000003
롱 FECBLOCK 및 쇼트 FECBLOCK에 대한 파라미터는 위의 표 28 및 29에 각각 주어진다.
롱 FECBLOCK에 대해 Nldpc - Kldpc 패리티 비트를 계산하는 구체적인 절차는 다음과 같다.
1) 패리티 비트 초기화
Figure PCTKR2016002778-appb-M000004
2) 패리티 체크 매트릭스의 어드레스의 첫 번째 행에서 특정된 패리티 비트 어드레스에서 첫 번째 정보 비트 i0 누산(accumulate). 패리티 체크 매트릭스의 어드레스의 상세한 내용은 후술한다. 예를 들면, 비율 13/15에 대해,
Figure PCTKR2016002778-appb-M000005
3) 다음 359개의 정보 비트 is, s=1, 2, …, 359에 대해, 다음의 수학식을 이용하여 패리티 비트 어드레스에서 is 누산(accumulate).
Figure PCTKR2016002778-appb-M000006
여기서, x는 첫 번째 비트 i0에 해당하는 패리티 비트 누산기의 어드레스를 나타내고, Qldpc는 패리티 체크 매트릭스의 어드레서에서 특정된 코드 레이트(code rate) 의존 상수이다. 상기 예인, 비율 13/15에 대한, 따라서 정보 비트 i1에 대한 Qldpc = 24에 계속해서, 다음 동작이 실행된다.
Figure PCTKR2016002778-appb-M000007
4) 361번째 정보 비트 i360에 대해, 패리티 비트 누산기의 어드레스는 패리티 체크 매트릭스의 어드레스의 두 번째 행에 주어진다. 마찬가지 방식으로, 다음 359개의 정보 비트 is, s= 361, 362, …, 719에 대한 패리티 비트 누산기의 어드레스는 수학식 6을 이용하여 얻어진다. 여기서, x는 정보 비트 i360에 해당하는 패리티 비트 누산기의 어드레스, 즉 패리티 체크 매트릭스의 두 번째 행의 엔트리를 나타낸다.
5) 마찬가지 방식으로, 360개의 새로운 정보 비트의 모든 그룹에 대해, 패리티 체크 매트릭스의 어드레스로부터의 새로운 행은 패리티 비트 누산기의 어드레스를 구하는 데 사용된다.
모든 정보 비트가 이용된 후, 최종 패리티 비트가 다음과 같이 얻어진다.
6) i=1로 시작해서 다음 동작을 순차적으로 실행
Figure PCTKR2016002778-appb-M000008
여기서 pi, i=0,1,...Nldpc - Kldpc - 1의 최종 콘텐트는 패리티 비트 pi와 동일하다.
Figure PCTKR2016002778-appb-T000030
표 30을 표 31로 대체하고, 롱 FECBLOCK에 대한 패리티 체크 매트릭스의 어드레스를 쇼트 FECBLOCK에 대한 패리티 체크 매트릭스의 어드레스로 대체하는 것을 제외하고, 쇼트 FECBLOCK에 대한 해당 LDPC 인코딩 절차는 롱 FECBLOCK에 대한 t LDPC 인코딩 절차에 따른다.
Figure PCTKR2016002778-appb-T000031
도 23은 본 발명의 일 실시예에 따른 비트 인터리빙을 나타낸다.
LDPC 인코더의 출력은 비트 인터리빙되는데, 이는 QCB (quasi-cyclic block) 인터리빙 및 내부 그룹 인터리빙이 뒤따르는 패리티 인터리빙으로 구성된다.
(a)는 QCB 인터리빙을 나타내고, (b)는 내부 그룹 인터리빙을 나타낸다.
FECBLOCK은 패리티 인터리빙될 수 있다. 패리티 인터리빙의 출력에서, LDPC 코드워드는 롱 FECBLOCK에서 180개의 인접하는 QCB으로 구성되고, 쇼트 FECBLOCK에서 45개의 인접하는 QCB으로 구성된다. 롱 또는 쇼트 FECBLOCK에서의 각각의 QCB는 360비트로 구성된다. 패리티 인터리빙된 LDPC 코드워드는 QCB 인터리빙에 의해 인터리빙된다. QCB 인터리빙의 단위는 QCB이다. 패리티 인터리빙의 출력에서의 QCB는 도 23에 나타낸 바와 같이 QCB 인터리빙에 의해 퍼뮤테이션되는데, 여기서 FECBLOCK 길이에 따라 Ncells = 64800/
Figure PCTKR2016002778-appb-I000001
또는 16200/
Figure PCTKR2016002778-appb-I000002
이다. QCB 인터리빙 패턴은 변조 타입 및 LDPC 코드 레이트(code rate)의 각 조합에 고유하다.
QCB 인터리빙 후에, 내부 그룹 인터리빙이 아래의 표 32에 정의된 변조 타입 및 차수(
Figure PCTKR2016002778-appb-I000003
)에 따라 실행된다. 하나의 내부 그룹에 대한 QCB의 수 NQCB _IG도 정의된다.
Figure PCTKR2016002778-appb-T000032
내부 그룹 인터리빙 과정은 QCB 인터리빙 출력의 NQCB _ IG개의 QCB로 실행된다. 내부 그룹 인터리빙은 360개의 열 및 NQCB _ IG개의 행을 이용해서 내부 그룹의 비트를 기입하고 판독하는 과정을 포함한다. 기입 동작에서, QCB 인터리빙 출력으로부터의 비트가 행 방향으로 기입된다. 판독 동작은 열 방향으로 실행되어 각 행에서 m개의 비트를 판독한다. 여기서 m은 NUC의 경우 1과 같고 NUQ의 경우 2와 같다.
도 24는 본 발명의 일 실시예에 따른 셀-워드 디멀티플렉싱을 나타낸다.
도 24에서, (a)는 8 및 12 bpcu MIMO에 대한 셀-워드 디멀티플렉싱을 나타내고, (b)는 10 bpcu MIMO에 대한 셀-워드 디멀티플렉싱을 나타낸다.
비트 인터리빙 출력의 각각의 셀 워드(c0,l, c1,l, …, cnmod - 1,l)는 하나의 XFECBLOCK에 대한 셀-워드 디멀티플렉싱 과정을 설명하는 (a)에 나타낸 바와 같이 (d1,0,m, d1,1,m…, d1,nmod - 1,m) 및 (d2, 0,m, d2,1,m…, d2,nmod - 1,m)로 디멀티플렉싱된다.
MIMO 인코딩을 위해 다른 타입의 NUQ를 이용하는 10 bpcu MIMO 경우에, NUQ-1024에 대한 비트 인터리버가 재사용된다. 비트 인터리버 출력의 각각의 셀 워드 (c0,l, c1,l, …, c9,l)는 (b)에 나타낸 바와 같이 (d1, 0,m, d1,1,m…, d1,3,m) 및 (d2, 0,m, d2,1,m…, d2,5,m)로 디멀티플렉싱된다.
도 25는 본 발명의 일 실시예에 따른 타임 인터리빙을 나타낸다.
(a) 내지 (c)는 타임 인터리빙 모드의 예를 나타낸다.
타임 인터리버는 데이터 파이프 레벨에서 동작한다. 타임 인터리빙의 파라미터는 각각의 데이터 파이프에 대해 다르게 설정될 수 있다.
PLS2-STAT 데이터의 일부에 나타나는 다음의 파라미터는 타임 인터리빙을 구성한다.
DP_TI_TYPE (허용된 값: 0 또는 1): 타임 인터리빙 모드를 나타낸다. 0은 타임 인터리빙 그룹당 다수의 타임 인터리빙 블록(하나 이상의 타임 인터리빙 블록)을 갖는 모드를 나타낸다. 이 경우, 하나의 타임 인터리빙 그룹은 하나의 프레임에 (프레임간 인터리빙 없이) 직접 매핑된다. 1은 타임 인터리빙 그룹당 하나의 타임 인터리빙 블록만을 갖는 모드를 나타낸다. 이 경우, 타임 인터리빙 블록은 하나 이상의 프레임에 걸쳐 확산된다(프레임간 인터리빙).
DP_TI_LENGTH: DP_TI_TYPE = '0'이면, 해당 파라미터는 타임 인터리빙 그룹당 타임 인터리빙 블록의 수 NTI이다. DP_TI_TYPE = '1'인 경우, 해당 파라미터는 하나의 타임 인터리빙 그룹으로부터 확산되는 프레임의 수 PI이다.
DP_NUM_BLOCK_MAX (허용된 값: 0 내지 1023): 타임 인터리빙 그룹당 XFECBLOCK의 최대 수를 나타낸다.
DP_FRAME_INTERVAL (허용된 값: 1, 2, 4, 8): 주어진 피지컬 프로파일의 동일한 데이터 파이프를 전달하는 두 개의 순차적인 프레임 사이의 프레임의 수 IJUMP를 나타낸다.
DP_TI_BYPASS (허용된 값: 0 또는 1): 타임 인터리빙이 데이터 프레임에 이용되지 않으면, 해당 파라미터는 1로 설정된다. 타임 인터리빙이 이용되면, 0으로 설정된다.
추가로, PLS2-DYN 데이터로부터의 파라미터 DP_NUM_BLOCK은 데이터 그룹의 하나의 타임 인터리빙 그룹에 의해 전달되는 XFECBLOCK의 수를 나타낸다.
타임 인터리빙이 데이터 프레임에 이용되지 않으면, 다음의 타임 인터리빙 그룹, 타임 인터리빙 동작, 타임 인터리빙 모드는 고려되지 않는다. 그러나 스케줄러부터의 다이나믹(dynamic, 동적) 구성 정보를 위한 딜레이 컴펜세이션(delay compensation, 지연보상) 블록은 여전히 필요하다. 각각의 데이터 파이프에서, SSD/MIMO 인코딩으로부터 수신한 XFECBLOCK은 타임 인터리빙 그룹으로 그루핑된다. 즉, 각각의 타임 인터리빙 그룹은 정수 개의 XFECBLOCK의 집합이고, 다이나믹(dynamic, 동적)으로 변화하는 수의 XFECBLOCK을 포함할 것이다. 인덱스 n의 타임 인터리빙 그룹에 있는 XFECBLOCK의 수는 NxBLOCK _Group(n)로 나타내고, PLS2-DYN 데이터에서 DP_NUM_BLOCK으로 시그널링된다. 이때, NxBLOCK _Group(n)은 최소값 0에서 가장 큰 값이 1023인 최대값 NxBLOCK _Group_MAX (DP_NUM_BLOCK_MAX에 해당)까지 변화할 수 있다.
각각의 타임 인터리빙 그룹은 하나의 프레임에 직접 매핑되거나 PI개의 프레임에 걸쳐 확산된다. 또한 각각의 타임 인터리빙 그룹은 하나 이상(NTI개)의 타임 인터리빙 블록으로 분리된다. 여기서 각각의 타임 인터리빙 블록은 타임 인터리버 메모리의 하나의 사용에 해당한다. 타임 인터리빙 그룹 내의 타임 인터리빙 블록은 약간의 다른 수의 XFECBLOCK을 포함할 수 있다. 타임 인터리빙 그룹이 다수의 타임 인터리빙 블록으로 분리되면, 타임 인터리빙 그룹은 하나의 프레임에만 직접 매핑된다. 아래의 표 33에 나타낸 바와 같이, 타임 인터리빙에는 세 가지 옵션이 있다(타임 인터리빙을 생략하는 추가 옵션 제외).
Figure PCTKR2016002778-appb-T000033
각각의 데이터 파이프에서, 타임 인터리빙 메모리는 입력된 XFECBLOCK (SSD/MIMO 인코딩 블록으로부터 출력된 XFECBLOCK)을 저장한다. 입력된 XFECBLOCK은
Figure PCTKR2016002778-appb-I000004
로 정의된다고 가정한다. 여기서,
Figure PCTKR2016002778-appb-I000005
는 n번째 타임 인터리빙 그룹의 s번째 타임 인터리빙 블록에서 r번째 XFECBLOCK의 q번째 셀이고, 다음과 같은 SSD 및 MIMO 인코딩의 출력을 나타낸다.
Figure PCTKR2016002778-appb-I000006
또한, 타임 인터리버(5050)로부터 출력된 XFECBLOCK은
Figure PCTKR2016002778-appb-I000007
로 정의된다고 가정한다. 여기서,
Figure PCTKR2016002778-appb-I000008
는 n번째 타임 인터리빙 그룹의 s번째 타임 인터리빙 블록에서 i번째(
Figure PCTKR2016002778-appb-I000009
) 출력 셀이다.
일반적으로, 타임 인터리버는 프레임 생성 과정 이전에 데이터 파이프 데이터에 대한 버퍼로도 작용할 것이다. 이는 각각의 데이터 파이프에 대해 2개의 메모리 뱅크로 달성된다. 첫 번째 타임 인터리빙 블록은 첫 번째 뱅크에 기입된다. 첫 번째 뱅크에서 판독되는 동안 두 번째 타임 인터리빙 블록이 두 번째 뱅크에 기입된다.
타임 인터리빙은 트위스트된 행-열 블록 인터리버이다. n번째 타임 인터리빙 그룹의 s번째 타임 인터리빙 블록에 대해, 열의 수 Nc가
Figure PCTKR2016002778-appb-I000010
와 동일한 반면, 타임 인터리빙 메모리의 행의 수 Nr는 셀의 수 Ncell와 동일하다(즉, Nr=Ncell).
도 26은 본 발명의 일 실시예에 따른 트위스트된 행-열 블록 인터리버의 기본 동작을 나타낸다.
도 26(a)는 타임 인터리버에서 기입 동작을 나타내고, 도 26(b)는 타임 인터리버에서 판독 동작을 나타낸다. (a)에 나타낸 바와 같이, 첫 번째 XFECBLOCK은 타임 인터리빙 메모리의 첫 번째 열에 열 방향으로 기입되고, 두 번째 XFECBLOCK은 다음 열에 기입되고, 이러한 동작이 이어진다. 그리고 인터리빙 어레이에서, 셀이 대각선 방향으로 판독된다. (b)에 나타낸 바와 같이 첫 번째 행으로부터 (가장 왼쪽 열을 시작으로 행을 따라 오른쪽으로) 마지막 행까지 대각선 방향 판독이 진행되는 동안,
Figure PCTKR2016002778-appb-I000011
개의 셀이 판독된다. 구체적으로,
Figure PCTKR2016002778-appb-I000012
이 순차적으로 판독될 타임 인터리빙 메모리 셀 위치라고 가정하면, 이러한 인터리빙 어레이에서의 판독 동작은 아래 식에서와 같이 행 인덱스
Figure PCTKR2016002778-appb-I000013
, 열 인덱스
Figure PCTKR2016002778-appb-I000014
, 관련된 트위스트 파라미터
Figure PCTKR2016002778-appb-I000015
를 산출함으로써 실행된다.
Figure PCTKR2016002778-appb-M000009
여기서,
Figure PCTKR2016002778-appb-I000016
는
Figure PCTKR2016002778-appb-I000017
에 상관없이 대각선 방향 판독 과정에 대한 공통 시프트 값이고, 시프트 값은 아래 식에서와 같이 PLS2-STAT에서 주어진
Figure PCTKR2016002778-appb-I000018
에 의해 결정된다.
Figure PCTKR2016002778-appb-M000010
결과적으로, 판독될 셀 위치는 좌표
Figure PCTKR2016002778-appb-I000019
에 의해 산출된다.
도 27은 본 발명의 다른 일 실시예에 따른 트위스트된 행-열 블록 인터리버의 동작을 나타낸다.
더 구체적으로, 도 27은
Figure PCTKR2016002778-appb-I000020
,
Figure PCTKR2016002778-appb-I000021
,
Figure PCTKR2016002778-appb-I000022
일 때 가상 XFECBLOCK을 포함하는 각각의 타임 인터리빙 그룹에 대한 타임 인터리빙 메모리에서 인터리빙 어레이를 나타낸다.
변수
Figure PCTKR2016002778-appb-I000023
는
Figure PCTKR2016002778-appb-I000024
보다 작거나 같을 것이다. 따라서,
Figure PCTKR2016002778-appb-I000025
에 상관없이 수신기 측에서 단일 메모리 디인터리빙을 달성하기 위해, 트위스트된 행-열 블록 인터리버용 인터리빙 어레이는 가상 XFECBLOCK을 타임 인터리빙 메모리에 삽입함으로써
Figure PCTKR2016002778-appb-I000026
의 크기로 설정되고, 판독 과정은 다음 식과 같이 이루어진다.
Figure PCTKR2016002778-appb-M000011
타임 인터리빙 그룹의 수는 3으로 설정된다. 타임 인터리버의 옵션은 DP_TI_TYPE='0', DP_FRAME_INTERVAL='1', DP_TI_LENGTH='1', 즉 NTI=1, IJUMP=1, PI=1에 의해 PLS2-STAT 데이터에서 시그널링된다. 각각 Ncells = 30인 XFECBLOCK의 타임 인터리빙 그룹당 수는 각각의 NxBLOCK_TI(0,0) = 3, NxBLOCK_TI(1,0) = 6, NxBLOCK_TI(2,0) = 5에 의해 PLS2-DYN 데이터에서 시그널링된다. XFECBLOCK의 최대 수는 NxBLOCK_Group_MAX에 의해 PLS2-STAT 데이터에서 시그널링 되고, 이는
Figure PCTKR2016002778-appb-I000027
로 이어진다.
도 28은 본 발명의 일 실시예에 따른 트위스트된 행-열 블록 인터리버의 대각선 방향 판독 패턴을 나타낸다.
더 구체적으로, 도 28은 파라미터
Figure PCTKR2016002778-appb-I000028
및 Sshift=(7-1)/2=3을 갖는 각각의 인터리빙 어레이로부터의 대각선 방향 판독 패턴을 나타낸다. 이때 위에 유사 코드로 나타낸 판독 과정에서,
Figure PCTKR2016002778-appb-I000029
이면, Vi의 값이 생략되고, Vi의 다음 계산값이 사용된다.
도 29는 본 발명의 일 실시예에 따른 각각의 인터리빙 어레이로부터의 인터리빙된 XFECBLOCK을 나타낸다.
도 29는 파라미터
Figure PCTKR2016002778-appb-I000030
및 Sshift=3을 갖는 각각의 인터리빙 어레이로부터 인터리빙된 XFECBLOCK을 나타낸다.
이하에서는 본 발명의 일 실시예에 따른 프리퀀시 인터리빙 과정에 대해 설명한다.
본 발명의 일 실시예에 따른 프리퀀시 인터리버 7020은 다수의 셀들로 구성된 OFDM 심볼 구조에서 주파수 다이버시티 (diversity) 성능 향상을 위해 매 OFDM 심볼에 대응하는 셀들에 대해 서로 다른 인터리빙 시퀀스를 적용하기 위한 것이다.
본 발명에서는 상술한 프리퀀시 인터리빙 방법을 랜덤 프리퀀스 인터리빙 (random frequency interleaving) 또는 랜덤 FI(random FI)이라 호칭할 수 있으며 이는 설계자의 의도에 따라 변경가능하다.
상술한 바와 같이 본 발명의 일 실시예에 따른 방송 신호 송신 장치 또는 방송 신호 송신 장치 내의 프리퀀시 인터리버 7020는 적어도 하나 이상의 프레임을 구성하는 심볼들, 즉 각 심볼 또는 페어(pair)된 두 개의 심볼들에 대응하는 셀들에 대해 서로 다른 인터리빙 시퀀스를 적용하여 프리퀀시 인터리빙을 수행하므로, 프리퀀시 다이버시티를 획득할 수 있다. 상술한 적어도 하나 이상의 심볼들은 추후 모듈레이션 과정에서 적어도 하나 이상의 OFDM 심볼, 즉, 각 OFDM 심볼 또는 페어(pair)된 두 개의 OFDM 심볼 (페어 와이즈 (pair-wise) OFDM 심볼 또는 각 OFDM 심볼 페어)로 변환될 수 있다.
본 발명의 일 실시예에 따른 프리퀀시 인터리버는 메인 인터리빙 시퀀스 (또는 기본 인터리빙 시퀀스)와 심볼 오프셋 (symbol offset)을 기반으로 생성된 프리퀀시 인터리빙 어드레스(frequency interleaving address)를 이용하여 입력된 OFDM 심볼들에 대응하는 셀들에 대해 프리퀀시 인터리빙을 수행할 수 있다.
도 30은 본 발명의 일 실시예에 따른 프리퀀시 디인터리빙 과정을 나타낸 도면이다.
본 발명의 일 실시예에 따른 방송 신호 수신 장치는 싱글 메모리를 이용하여 상술한 프리퀀시 인터리빙 과정의 역과정을 수행할 수 있다.
본 도면은 연속적으로 입력된 OFDM 심볼들에 대응하는 데이터 셀들에 대하여 싱글 메모리를 사용한 프리퀀시 디인터리빙 과정을 나타낸다.
기본적으로 본 발명의 일 실시예에 따른 프리퀀시 디인터리빙은 상술한 프리퀀시 인터리빙의 역과정에 따라 수행될 수 있다.
즉, 도면의 좌측에 도시된 바와 같이 연속적으로 입력되는 OFDM 심볼들에 대응하는 데이터 셀들에 대하여, 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 싱글 메모리를 이용하여 상술한 프리퀀시 인터리빙의 쓰는 동작 및 읽는 동작의 역과정을 수행할 수 있다. 이 경우, 싱글 메모리만을 사용함으로써 메모리 사용 효율성이 증가될 수 있다. 이는 송신측에서 사용된 핑-퐁 인터리빙 동작에 따라 발생된 효과이다.
도 31은 입력 OFDM 심볼들에 대응하는 데이터들에 대한 싱글 메모리 디인터리빙을 나타낸 도면이다.
도 31은 방송 신호 송신 장치 (또는 프리퀀시 인터리버 7020)에서 사용된 인터리빙 시퀀스를 매 페어-와이즈 OFDM 심볼에 대응하는 데이터 심볼에 적용하여 디인터리빙을 수행하는 방송 신호 수신 장치 또는 방송 신호 수신 장치의 프리퀀시 디인터리버의 동작을 개념화시켜 나타낸 도면이다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 싱글 메모리를 이용하여 상술한 프리퀀시 인터리빙 과정의 역과정을 수행할 수 있다. 본 도면은 입력된 연속적인 OFDM 심볼들에 대응하는 데이터 심볼들에 대한 싱글 메모리 프리퀀시 디인터리빙을 수행하는 방송 신호 수신 장치의 동작을 나타낸다.
본 발명의 일 실시예에 따른 방송 신호 수신 장치는 상술한 프리퀀시 인터리버 7020의 동작의 역과정을 수행할 수 있다. 따라서 디인터리빙 시퀀스들은 상술한 인터리빙 시퀀스에 대응된다.
이하에서는 랜덤 인터리빙 시퀀스를 생성하는 프리퀀시 인터리버 (7020)의 동작을 설명한다.
랜덤 인터리빙 시퀀스 제너레이터는 프리퀀시 인터리버 자체를 의미할 수도 있고, 프리퀀시 인터리버에 포함되는 블록 또는 모듈로 설명될 수 있다.
랜덤 인터리빙 시퀀스 제너레이터는 인터리빙 어드레스 제너레이터 또는 인터리빙 시퀀스 제너레이터라고 호칭될 수 있으며, 이는 설계자의 의도에 따라 변경 가능하다. 본 발명의 일 실시예에 따른 인터리빙 시퀀스 제너레이터는 기본 인터리빙 시퀀스 제너레이터 (basic interleaving sequence generator), 심볼 오프셋 제너레이터 (symbol offset generator), 모듈로 오퍼레이터(modulo operator), 어드레스 체크 블록 (address check block)을 포함할 수 있다. 본 발명의 일 실시예에 따른 기본 인터리빙 시퀀스 제너레이터는 랜덤 메인 시퀀스 제너레이터라고 호칭될 수 있으며, 어드레스 체크 블록은 메모리 인덱스 체크 블록라고 호칭될 수 있다. 각 블록의 명칭 또는 위치, 기능등은 설계자의 의도에 따라 변경 가능한 사항이다.
상술한 바와 같이 본 발명의 일 실시예에 따른 FFT 모드 또는 FFT 사이즈는 8K, 16K, 32K 등이 될 수 있다. 이는 설계자의 의도에 따라 변경가능한 사항이다.
이하에서는 본 발명의 32K FFT 모드의 프리퀀시 인터리버의 일 실시예를 설명한다.
본 발명의 32K FFT 모드의 프리퀀시 인터리버는 상술한 바와 같이 OFDM 심볼 페어에 대응하는 데이터 (또는 데이터 셀들)에 대해 동일한 인터리빙 시퀀스 또는 인터리빙 어드레스를 적용할 수 있다. 이 경우, 본 발명의 일 실시예에 따른 32K FFT 모드의 프리퀀시 인터리버는 OFDM 심볼 페어의 짝수번째 심볼에 대응하는 데이터 셀들에 대해서 인터리빙 시퀀스를 사용하여 메모리에 쓰는 동작을 수행할 수 있으며, OFDM 심볼 페어의 홀수번째 심볼에 대응하는 데이터 셀들에 대해서는 인터리빙 시퀀스를 사용하여 메모리로부터 읽는 동작을 수행할 수 있다. 또한 본 발명의 일 실시예에 따른 프리퀀시 인터리버의 쓰는 동작 및 읽는 동작은 입력 데이터 셀들에 대해 연속적으로 이루어지며 동시에 수행될 수 있다. 즉, 본 발명의 일 실시예에 따른 프리퀀시 인터리버는 짝수 번째 심볼에 대응하는 데이터 셀들을 메모리에 랜덤하게 쓰는 동작을 수행한 뒤, 홀수 번째 심볼에 대응하는 데이터 셀들이 입력되면, 쓰여진 짝수번째 심볼에 대응하는 데이터 셀들을 메모리로부터 선형적으로 (linear) 읽어나가는 동시에 입력된 홀수번째 심볼에 대응하는 데이터 셀들을 메모리에 선형적으로 쓸 수 있다. 이후 메모리에 쓰여진 홀수 번째 심볼에 대응하는 데이터 셀들은 랜덤하게 읽힐 수 있다. 또한, 본 발명의 일 실시예에 따른 프리퀀시 인터리버는 OFDM 심볼 페어에 대응하는 데이터 셀들에 대해 동작하므로, 신호 프레임내의 OFDM 심볼에 대응하는 심볼들의 개수는 항상 짝수가 된다.
본 발명의 32K FFT 모드의 프리퀀시 인터리버는 매 OFDM 심볼 페어에 대응하는 데이터 셀들마다 다른 인터리빙 시퀀스를 사용하여 랜덤 성질을 향상 시켜 다이버시티 성능을 최대화 할 수 있다. 구체적으로 본 발명의 32K FFT 모드의 프리퀀시 인터리버는 매 OFDM 심볼 페어에 대응하는 데이터 셀들에 대해 기본 인터리빙 시퀀스를 심볼 오프셋만큼 회전시켜 다른 인터리빙 시퀀스를 생성할 수 있다. 이 경우, 심볼 오프셋 값은 매 OFDM 심볼 페어에 대응하는 데이터 셀들에 대해 다르게 생성될 수 있다. 따라서 송신단에서 프리퀀시 인터리빙 과정에서 OFDM 심볼 페어의 짝수 번째 심볼에 대응하는 데이터 셀들이 선형적으로 읽혀지고, 홀수 번째 심볼에 대응하는 데이터 셀들이 선형적으로 쓰여지므로, 본 발명의 일 실시예에 따른 방송 신호 수신 장치 또는 방송 신호 수신 장치에 포함된 프리퀀시 디인터리버는 싱글 메모리를 사용한 프리퀀시 디인터리빙을 수행할 수 있다. 이 때 요구되는 최대 메모리 크기는 32K가 될 수 있다.
도 32는 본 발명의 32K FFT 모드의 프리퀀시 인터리버의 동작을 나타내는 수학식이다.
도면에 도시된 블록은 OFDM 심볼 페어에서 짝수번째 심볼에 대응하는 데이터 셀들과 홀수번째 심볼에 대응하는 데이터 셀들에 대한 프리퀀시 인터리빙 입력 및 출력을 나타내는 수학식이다.
좌측은 프리퀀시 인터리빙이 인터리빙이 수행된 출력 데이터 (인터리브드 벡터)를 나타내며 오른쪽은 프리퀀시 인터리빙의 입력 데이터 셀들(인터리버 인풋 벡터)을 나타낸다. 도면에 도시된 Xm,l,p는 m번째 프레임의 l번째 OFDM 심볼에 매핑될 셀 인덱스 p를 의미할 수 있으며, Xm,l,H(p)는 m번째 프레임의 l번째 OFDM 심볼에 매핑될 셀 인덱스 p가 인터리빙 어드레스 (또는 인터리빙 시퀀스)에 따라 읽혀졌음을 의미한다.
즉, 도면에 도시된 수학식은 OFDM 심볼 페어 중 짝수번째 심볼에 대응하는 데이터 셀들은 인터리빙 시퀀스를 사용하여 메모리에 쓰여졌음을 나타내며, 홀수번째 심볼에 대응하는 데이터 셀들은 인터리빙 시퀀스에 따라 읽혀졌음을 나타낸다
이하에서는 본 발명의 16K FFT 모드의 프리퀀시 인터리버의 일 실시예를 설명한다.
본 발명의 16K FFT 모드의 프리퀀시 인터리버는 OFDM 심볼 페어에 대응하는 셀들에 대해 동일한 인터리빙 시퀀스를 적용할 수 있다. 이 경우, 본 발명의 일 실시예에 따른 16K FFT 모드의 프리퀀시 인터리버는 32K FFT 모드의 프리퀀시 인터리버와 마찬가지로, OFDM 심볼 페어의 짝수번째 심볼에 대응하는 데이터 셀들에 대해서 인터리빙 시퀀스를 사용하여 메모리에 쓰는 동작을 수행할 수 있으며, OFDM 심볼 페어의 홀수번째 심볼에 대응하는 데이터 셀들에 대해서는 인터리빙 시퀀스를 사용하여 메모리로부터 읽는 동작을 수행할 수 있다. 16K FFT 모드의 프리퀀시 인터리버의 동작은 32K FFT 모드의 프리퀀시 인터리버의 동작과 동일하므로 구체적인 설명은 생략한다. 결과적으로, 본 발명의 16K FFT 모드의 프리퀀시 인터리버는 수신측에서 싱글 메모리를 사용한 프리퀀시 디인터리빙을 수행할 수 있도록 하며, 이 때 요구되는 최대 메모리 크기는 16K가 될 수 있다.
또한 본 발명의 일 실시예에 따른 16K FFT 모드의 프리퀀시 인터리버는 각 OFDM 심볼에 대응하는 데이터 셀들에 대해 서로 다른 인터리빙 시퀀스를 적용하여 프리퀀시 인터리빙을 수행할 수 있다. 이 경우, 본 발명의 일 실시예에 따른 16K FFT 모드의 프리퀀시 인터리버는 입력 심볼에 대응하는 데이터 셀들을 메모리로부터 랜덤으로 읽는 동작을 수행하기 위해 인터리빙 시퀀스를 적용될 수 있으며, 프레임 내의 OFDM 심볼 개수에 대하여 제약이 없다. 또한 본 발명의 16K FFT 모드의 프리퀀시 인터리버는 각 OFDM 심볼에 대응하는 데이터 셀들에 대해 서로 다른 인터리빙 시퀀스를 적용하는 경우에도, 각 OFDM 심볼에 대응하는 데이터 셀들마다 기본 인터리빙 시퀀스를 심볼 오프셋만큼 회전시켜 다른 인터리빙 시퀀스를 생성할 수 있다. 이 경우, 심볼 오프셋 값은 매 OFDM 심볼 페어에 대응하는 데이터 셀들마다 다르게 생성될 수 있다.
이 경우, 수신측은 더블 메모리를 사용한 프리퀀시 디인터리빙을 수행할 수 있다. 이 때 요구되는 최대 메모리 크기는 32K가 될 수 있다.
도 33은 본 발명의 16K FFT 모드의 프리퀀시 인터리버의 동작을 나타내는 수학식이다.
(a)는 본 발명의 16K FFT 모드의 프리퀀시 인터리버가 OFDM 심볼 페어에 대응하는 데이터 셀들에 대해 동일한 인터리빙 시퀀스를 적용하는 경우의 동작을 나타내는 수학식으로, OFDM 심볼 페어에서 짝수번째 심볼에 대응하는 데이터 셀들과 홀수번째 심볼에 대응하는 데이터 셀들에 대한 프리퀀시 인터리빙 입력 및 출력을 나타내는 수학식이다.
(b)는 본 발명의 16K FFT 모드의 프리퀀시 인터리버가 각 OFDM 심볼에 대응하는 데이터 셀들마다 다른 인터리빙 시퀀스를 적용하여 읽는 동작을 수행하는 경우의 프리퀀시 인터리빙 입력 및 출력을 나타내는 수학식이다.
구체적으로 수학식의 좌측은 프리퀀시 인터리빙이 인터리빙이 수행된 출력 데이터 (인터리브드 벡터)를 나타내며 오른쪽은 프리퀀시 인터리빙의 입력 데이터 셀들(인터리버 인풋 벡터)을 나타낸다.
도면에 도시된 Xm,l,p는 m번째 프레임의 l번째 OFDM 심볼에 매핑될 셀 인덱스 p를 의미할 수 있으며, Xm,l,H(p)는 m번째 프레임의 l번째 OFDM 심볼에 매핑될 셀 인덱스 p가 인터리빙 어드레스 (또는 인터리빙 시퀀스)에 따라 읽혀졌음을 의미한다.
따라서 (a)에 도시된 수학식은 OFDM 심볼 페어 중 짝수번째 심볼에 대응하는 데이터 셀들은 인터리빙 시퀀스를 사용하여 메모리에 쓰여졌음을 나타내며, 홀수번째 심볼에 대응하는 데이터 셀들은 인터리빙 시퀀스에 따라 읽혀졌음을 나타낸다.
또한 (b)에 도시된 수학식은 각 OFDM 심볼에 대응하는 데이터 셀들을 인터리빙 시퀀스를 사용하여 읽는 과정을 나타낸다.
이하에서는 본 발명의 8K FFT 모드의 프리퀀시 인터리버의 다른 실시예를 설명한다.
본 발명의 8K FFT 모드의 프리퀀시 인터리버는 각 OFDM 심볼에 대응하는 데이터 셀들 마다 서로 다른 인터리빙 시퀀스를 적용할 수 있다. 이 경우, 본 발명의 일 실시예에 따른 8K FFT 모드의 프리퀀시 인터리버는 입력 심볼에 대응하는 데이터 셀들을 메모리로부터 랜덤으로 읽는 동작을 수행하기 위해 인터리빙 시퀀스를 적용될 수 있으며, 프레임 내의 OFDM 심볼 개수에 대하여 제약이 없다. 또한 본 발명의 8K FFT 모드의 프리퀀시 인터리버는 각 OFDM 심볼에 대응하는 데이터 셀들에 대해 서로 다른 인터리빙 시퀀스를 적용하는 경우에도, 각 OFDM 심볼에 대응하는 데이터 셀들마다 기본 인터리빙 시퀀스를 심볼 오프셋만큼 회전시켜 다른 인터리빙 시퀀스를 생성할 수 있다. 이 경우, 심볼 오프셋 값은 매 OFDM 심볼 페어에 대응하는 데이터 셀들마다 다르게 생성될 수 있다.
또한, 수신측은 더블 메모리를 사용한 프리퀀시 디인터리빙을 수행할 수 있다. 이 때 요구되는 최대 메모리 크기는 16K가 될 수 있다.
도 34는 본 발명의 8K FFT 모드의 프리퀀시 인터리버의 동작을 나타내는 수학식이다.
도면에 도시된 수학식은 본 발명의 8K FFT 모드의 프리퀀시 인터리버가 각 OFDM 심볼에 대응하는 데이터 셀들마다 다른 인터리빙 시퀀스를 적용하여 읽는 동작을 수행하는 경우의 프리퀀시 인터리빙 입력 및 출력을 나타내는 수학식이다. 구체적으로 수학식의 좌측은 프리퀀시 인터리빙이 인터리빙이 수행된 출력 데이터 (인터리브드 벡터)를 나타내며 오른쪽은 프리퀀시 인터리빙의 입력 데이터 셀들(인터리버 인풋 벡터)을 나타낸다.
도면에 도시된 Xm,l,H(p)는 m번째 프레임의 l번째 OFDM 심볼에 매핑될 셀 인덱스 p가 인터리빙 어드레스 (또는 인터리빙 시퀀스)에 따라 읽혀졌음을 의미한다.
따라서 도면에 도시된 수학식은 각 OFDM 심볼에 대응하는 데이터 셀들을 인터리빙 시퀀스를 사용하여 읽는 과정을 나타낸다.
도 35는 각 FFT 모드에 따른 프리퀀시 인터리버의 입력 및 출력을 나타내는 수학식이다.
도면 상단에 도시된 블록 내의 수학식은 32K FFT 모드 및 16K FFT 모드의 프리퀀시 인터리버의 입력 및 출력의 관계로서, 하나의 인터리빙 시퀀스를 하나의 OFDM 심볼 페어에 대응하는 데이터 셀들에적용하는 경우를 나타낸다.
도면 하단에 도시된 블록내의 수학식은 16K FFT 모드 및 8K FFT 모드의 프리퀀시 인터리버의 입력 및 출력의 관계로서, 하나의 인터리빙 시퀀스를 하나의 OFDM 심볼에 대응하는 데이터 셀들에 적용하는 경우를 나타낸다.
상술한 바와 같이 좌측은 프리퀀시 인터리버의 출력인 인터리빙된 벡터들을 의미하고 오른쪽은 프리퀀시 인터리버의 입력인 인풋 데이터 벡터 (또는 인풋 벡터)를 의미한다.
도 36은 본 발명의 다른 실시예에 따른 32K FFT 모드의 프리퀀시 인터리버를 나타낸 도면이다.
32K FFT 모드의 프리퀀시 인터리버는 상술한 바와 같이 입력 OFDM 심볼 페어에 대하여 인터리빙 시퀀스 또는 인터리빙 어드레스를 사용하여 인터리빙 할 수 있다. 도 36에 도시된 32K FFT 모드의 프리퀀시 인터리버는 상술한 인터리빙 시퀀스 또는 인터리빙 어드레스를 생성하기 위하여 기본 인터리빙 시퀀스 제너레이터, 심볼 오프셋 제너레이터, 모듈로 오퍼레이터 및 어드레스 체크 블록을 포함할 수 있다. 이하 각 블록에 대해 설명한다.
기본 인터리빙 시퀀스 제너레이터는 기본 랜덤 어드레스 제너레이터 (basic random address generator) 및 와이어 퍼뮤테이션 (wire permutation) 블록을 포함할 수 있다. 기본 렌덤 어드레스 제너레이터는 1비트 토글링 및 14 비트 PN 제너레이터를 포함할 수 있으며 인터리빙시 준임의성(quasi-random)이 발생하도록 동작할 수 있다. 와이어 퍼뮤테이션 블록은 PRBS 레지스터의 값을 이용하여 10진수의 어드레스를 만들 때 비트들의 순서를 바꿀 수 있다. 이 경우, 와이어 퍼뮤테이션 블록은 기설정된 와이어 퍼뮤테이션 테이블을 사용하여 비트들의 순서를 바꿀 수 있다.
32K FFT 모드의 경우, OFDM 심볼 페어를 구성하는 각 심볼들에 대응하는 데이터 셀들에 대해 동일한 와이어 퍼뮤테이션 테이블이 사용될 수 있다. 구체적인 내용은 후술한다.
심볼 오프셋 제너레이터는 OFDM 심볼 페어 단위로 동작하며 생성된 기본 인터리빙 시퀀스 제너레이터에서 출력된 기본 인터리빙 시퀀스를 사이클릭 쉬프트 (cyclic shift)하기 위한 심볼 오프셋 값을 생성하여 출력할 수 있다.
모듈로 오퍼레이터는 출력된 데이터가 Nmax를 초과하는 경우 동작되며, 32K의 경우, Nmax 값은 32768이 될 수 있다.
어드레스 체크 블록과 PRBS 콘트롤러는 출력된 15 비트의 Hl(p), 즉, 인터리빙 시퀀스(또는 인터리빙 어드레스) 값이 입력 데이터 벡터 크기 (Ndata)보다 클 경우 출력 값을 사용하지 않고 무시하며, 반복적으로 기본 인터리빙 시퀀스 제너레이터의 동작을 조절하여 인터리빙 어드레스 값이 Nmax를 초과하지 않도록 할 수 있다.
상술한 바와 같이 모듈로 오퍼레이터는 어드레스 체크 블록 보다 먼저 동작할 수 있다. 이는 OFDM 심볼 페어에서 데이터 벡터 (또는 데이터 셀들)의 크기가 서로 다른 경우에도 수신기가 싱글 메모리를 사용하여 디인터리빙을 수행할 수 있도록 하기 위함이다.
도 37은 본 발명의 다른 실시예에 따른 16K FFT 모드의 프리퀀시 인터리버를 나타낸 도면이다.
16K FFT 모드의 프리퀀시 인터리버는 상술한 바와 같이 입력 OFDM 심볼 페어 또는 입력 OFDM 심볼에 대응하는 데이터 셀들에 대해 인터리빙 시퀀스 또는 인터리빙 어드레스를 사용하여 인터리빙 할 수 있다. 도 37에 도시된 16K FFT 모드의 프리퀀시 인터리버는 상술한 인터리빙 시퀀스 또는 인터리빙 어드레스를 생성하기 위하여 기본 인터리빙 시퀀스 제너레이터, 심볼 오프셋 제너레이터, 모듈로 오퍼레이터 및 어드레스 체크 블록을 포함할 수 있다. 이하 각 블록에 대해 설명한다.
기본 인터리빙 시퀀스 제너레이터는 기본 랜덤 어드레스 제너레이터 (basic random address generator) 및 와이어 퍼뮤테이션 (wire permutation) 블록을 포함할 수 있다. 기본 렌덤 어드레스 제너레이터는 1비트 토글링 및 13 비트 PN 제너레이터를 포함할 수 있으며 인터리빙시 준임의성(quasi-random)이 발생하도록 동작할 수 있다. 와이어 퍼뮤테이션 블록은 PRBS 레지스터의 값을 이용하여 10진수의 어드레스를 만들 때 비트들의 순서를 바꿀 수 있다. 이 경우, 와이어 퍼뮤테이션 블록은 기설정된 와이어 퍼뮤테이션 테이블을 사용하여 비트들의 순서를 바꿀 수 있다. 16K FFT 모드의 경우, OFDM 심볼 페어를 구성하는 각 심볼들에 대응하는 데이터 셀들에 대해 동일한 와이어 퍼뮤테이션 테이블이 사용될 수 있으며, OFDM 심볼 페어를 구성하는 각 심볼에 대응하는 데이터 셀들마다 다른 와이어 퍼뮤테이션 테이블이 사용될 수 있다. 구체적인 내용은 후술한다.
심볼 오프셋 제너레이터는 OFDM 심볼 페어 단위로 동작하며 생성된 기본 인터리빙 시퀀스 제너레이터에서 출력된 기본 인터리빙 시퀀스를 사이클릭 쉬프트 (cyclic shift)하기 위한 심볼 오프셋 값을 생성하여 출력할 수 있다.
모듈로 오퍼레이터는 출력된 데이터가 Nmax를 초과하는 경우 동작되며, 16K의 경우, Nmax 값은 16384가 될 수 있다.
어드레스 체크 블록과 PRBS 콘트롤러는 출력된 14 비트의 Hl(p), 즉, 인터리빙 시퀀스(또는 인터리빙 어드레스) 값이 입력 데이터 벡터 크기 (Ndata)보다 클 경우 출력 값을 사용하지 않고 무시하며, 반복적으로 기본 인터리빙 시퀀스 제너레이터의 동작을 조절하여 인터리빙 어드레스 값이 Nmax를 초과하지 않도록 할 수 있다.
상술한 바와 같이 모듈로 오퍼레이터는 어드레스 체크 블록보다 먼저 동작할 수 있다. 이는 OFDM 심볼 페어에서 데이터 벡터 (데이터 셀들)의 크기가 서로 다른 경우에도 수신기가 싱글 메모리를 사용하여 디인터리빙을 수행할 수 있도록 하기 위함이다.
도 38은 본 발명의 다른 실시예에 따른 8K FFT 모드의 프리퀀시 인터리버를 나타낸 도면이다.
8K FFT 모드의 프리퀀시 인터리버는 상술한 바와 같이 입력 심볼에 대하여 인터리빙 시퀀스 또는 인터리빙 어드레스를 사용하여 인터리빙 할 수 있다. 도 38에 도시된 8K FFT 모드의 프리퀀시 인터리버는 상술한 인터리빙 시퀀스 또는 인터리빙 어드레스를 생성하기 위하여 기본 인터리빙 시퀀스 제너레이터, 심볼 오프셋 제너레이터, 모듈로 오퍼레이터 및 어드레스 체크 블록을 포함할 수 있다.
기본 인터리빙 시퀀스 제너레이터는 기본 랜덤 어드레스 제너레이터 (basic random address generator) 및 와이어 퍼뮤테이션 (wire permutation) 블록을 포함할 수 있다. 기본 렌덤 어드레스 제너레이터는 1비트 토글링 및 12 비트 PN 제너레이터를 포함할 수 있으며 인터리빙시 준임의성(quasi-random)이 발생하도록 동작할 수 있다. 와이어 퍼뮤테이션 블록은 PRBS 레지스터의 값을 이용하여 10진수의 어드레스를 만들 때 비트들의 순서를 바꿀 수 있다. 이 경우, 와이어 퍼뮤테이션 블록은 기설정된 와이어 퍼뮤테이션 테이블을 사용하여 비트들의 순서를 바꿀 수 있다. 8K FFT 모드의 경우, OFDM 심볼 페어를 구성하는 각 심볼에 대응하는 데이터 셀들마다 다른 와이어 퍼뮤테이션 테이블이 사용될 수 있다. 구체적인 내용은 후술한다.
심볼 오프셋 제너레이터는 OFDM 심볼 페어 단위로 동작하며 생성된 기본 인터리빙 시퀀스 제너레이터에서 출력된 기본 인터리빙 시퀀스를 사이클릭 쉬프트 (cyclic shift)하기 위한 심볼 오프셋 값을 생성하여 출력할 수 있다.
모듈로 오퍼레이터는 출력된 데이터가 Nmax를 초과하는 경우 동작되며, 8K의 경우, Nmax 값은 8192가 될 수 있다.
어드레스 체크 블록과 PRBS 콘트롤러는 출력된 13 비트의 Hl(p), 즉, 인터리빙 시퀀스(또는 인터리빙 어드레스) 값이 입력 데이터 벡터 크기 (Ndata)보다 클 경우 출력 값을 사용하지 않고 무시하며, 반복적으로 기본 인터리빙 시퀀스 제너레이터의 동작을 조절하여 인터리빙 어드레스 값이 Nmax를 초과하지 않도록 할 수 있다.
상술한 바와 같이 모듈로 오퍼레이터는 어드레스 체크 블록 보다 먼저 동작할 수 있다. 이는 OFDM 심볼 페어에서 데이터 벡터의 크기가 서로 다른 경우에도 수신기가 싱글 메모리를 사용하여 디인터리빙을 수행할 수 있도록 하기 위함이다.
도 39는 본 발명의 일 실시예에 따른 와이어 퍼뮤테이션 테이블을 나타낸 도면이다.
각 테이블의 첫번째 행은 입력된 비트 시퀀스의 비트 포지션을 나타내며, 두번째 및 세번째 행은 퍼뮤테이션에 의해 변경되는 비트 포지션을 나타낸다.
(a)는 32K FFT 모드에 대한 와이어 퍼뮤테이션 테이블의 실시예로서, 입력 OFDM 심볼 페어를 구성하는 심볼들에 대응하는 데이터 셀들에 대하여 동일하게 적용되는 와이어 퍼뮤테이션 테이블을 나타낸다.
(b)는 16K FFT 모드에 대한 와이어 퍼뮤테이션 테이블의 실시예로서, 입력 OFDM 심볼 페어를 구성하는 심볼들에 대응하는 데이터 셀들에 대해 동일하게 적용되는 와이어 퍼뮤테이션 테이블을 나타낸다.
(c)는 16K FFT 모드에 대한 와이어 퍼뮤테이션 테이블의 실시예로서, 각 OFDM 심볼 페어에 대응하는 데이터 셀들마다 다르게 적용되는 와이어 퍼뮤테이션 테이블을 나타낸다. 도면에 도시된 바와 같이 두번째 행은 입력 OFDM 심볼 페어의 짝수번째 심볼에 대응하는 데이터 셀들의 변경된 비트 포지션을 나타내며, 세번째 행은 입력 OFDM 심볼 페어의 홀수번째 심볼에 대응하는 데이터 셀들의 변경된 비트 포지션을 나타낸다.
(d)는 8K FFT 모드에 대한 와이어 퍼뮤테이션 테이블의 실시예로서, 각 OFDM 심볼 페어에 대응하는 데이터 셀들마다 다르게 적용되는 와이어 퍼뮤테이션 테이블을 나타낸다. 테이블에 대한 설명은 (c)와 동일하므로 생략한다. 각 비트 포지션은 설계자의 의도에 따라 변경가능하다.
도 40은 본 발명의 일 실시예에 따른 기본 인터리빙 시퀀스 제너레이터의 동작을 나타낸 수학식이다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 기본 인터리빙 시퀀스 제너레이터는 각 FFT 모드마다 서로 다른 크기의 비트수를 갖는 바이너리 워드 R’를 생성할 수 있다. 도 40은 이러한 바이너리 워드를 생성하는 과정을 나타내는 수학식이다. 이는 임의의 PRBS로 변경 가능하다. 본 발명의 일 실시예에 따른 기본 인터리빙 시퀀스 제너레이터는 생성된 바이너리 워드 R’에 대해 와이어 퍼뮤테이션을 거쳐 토글링을 수행하여 기본 인터리빙 시퀀스를 출력할 수 있다.
도 41은 본 발명의 일 실시예에 따른 심볼 오프셋 제너레이터의 동작을 나타낸 수학식이다.
상술한 바와 같이 본 발명의 일 실시예에 따른 심볼 오프셋 제너레이터는 각 OFDM 심볼 페어에 대해 심볼 오프셋 값을 생성할 수 있으며, 생성된 심볼 오프셋 값은 OFDM 심볼 페어를 구성하는 두 개의 심볼들에 대응하는 데이터 셀들에 대해 동일하다. 또한 심볼 오프셋 값은 FFT 모드마다 특정 값을 갖는 바이너리 워드 Gk를 기반으로 생성될 수 있다. 이는 임의의 PRBS로 변경 가능하다.
도 42는 본 발명의 일 실시예에 따른 인터리빙 어드레스를 나타내는 수학식이다.
본 발명의 프리퀀시 인터리버는 상술한 기본 인터리빙 시퀀스 및 심볼 오프셋 값을 이용하여 인터리빙 어드레스 Hl(p)를 생성할 수 있다.
도면의 상단에 도시된 수학식은 인터리빙 어드레스를 생성하는 과정을 나타내며 도면 하단에 도시된 수학식은 심볼 오프셋을 나타낸다. 본 수학식은 설계자의 의도에 따라 변경 가능하다.
이하에서는 본 발명의 16K FFT 모드의 프리퀀시 인터리버의 다른 실시예를 설명한다.
본 발명의 16K FFT 모드의 프리퀀시 인터리버는 각 OFDM 심볼에 대응하는 데이터 셀들 마다 서로 다른 인터리빙 시퀀스를 적용할 수 있다. 이 경우, 본 발명의 일 실시예에 따른 16K FFT 모드의 프리퀀시 인터리버는 입력 심볼에 대응하는 데이터 셀들을 메모리로부터 랜덤으로 읽는 동작을 수행하기 위해 인터리빙 시퀀스를 적용될 수 있으며, 프레임 내의 OFDM 심볼 개수에 대하여 제약이 없다. 또한 본 발명의 16K FFT 모드의 프리퀀시 인터리버는 각 OFDM 심볼 마다 서로 다른 인터리빙 시퀀스를 적용하는 경우에도, 각 OFDM 심볼 마다 기본 인터리빙 시퀀스를 심볼 오프셋만큼 회전시켜 다른 인터리빙 시퀀스를 생성할 수 있다. 이 경우, 심볼 오프셋의 값은 매 OFDM 심볼 페어에 대응하는 셀들에 대해서는 동일할 수 있다.
결과적으로, 본 발명의 16K FFT 모드의 프리퀀시 인터리버는 수신측에서 싱글 메모리를 사용한 프리퀀시 디인터리빙을 수행할 수 있도록 하며, 이 때 요구되는 최대 메모리 크기는 16K가 될 수 있다.
도 43은 본 발명의 다른 실시예에 따른 16K FFT 모드의 프리퀀시 인터리버의 동작을 나타내는 수학식이다.
도 43은 도 33에서 설명한 16K FFT 모드의 프리퀀시 인터리버의 동작의 다른 실시예에 해당한다. 본 도면은 본 발명의 16K FFT 모드의 프리퀀시 인터리버가 각 OFDM 심볼에 대응하는 데이터 셀들마다 다른 인터리빙 시퀀스를 적용하여 메모리에 랜덤하게 쓰는 동작을 수행하는 경우의 프리퀀시 인터리빙 입력 및 출력을 나타내는 수학식이다.
구체적으로 수학식의 좌측은 프리퀀시 인터리빙이 인터리빙이 수행된 출력 데이터 (인터리브드 벡터)를 나타내며 오른쪽은 프리퀀시 인터리빙의 입력 데이터 셀들(인터리버 인풋 벡터)을 나타낸다.
도면에 도시된 Xm,l,p는 m번째 프레임의 l번째 OFDM 심볼내의 셀 인덱스 p를 의미한다.
도면에 도시된 바와 같이 인터리빙 시퀀스는 심볼 오프셋과 Nmax 값을 이용하여 계산될 수 있다. Nmax의 크기는 상술한 바와 동일하다.
또한, 수신측은 더블 메모리를 사용한 프리퀀시 디인터리빙을 수행할 수 있다. 이 때 요구되는 최대 메모리 크기는 32K가 될 수 있다.
이하에서는 본 발명의 8K FFT 모드의 프리퀀시 인터리버의 다른 실시예를 설명한다.
본 발명의 8K FFT 모드의 프리퀀시 인터리버는 OFDM 심볼 페어에 대응하는 데이터 셀들에 대해 동일한 인터리빙 시퀀스를 적용할 수 있다. 이 경우, 본 발명의 일 실시예에 따른 8K FFT 모드의 프리퀀시 인터리버는 상술한 32K FFT 모드의 프리퀀시 인터리버와 마찬가지로, OFDM 심볼 페어의 짝수번째 심볼에 대응하는 데이터 셀들에 대해서는 쓰는 동작을 수행하기 위하여 인터리빙 시퀀스를 사용할 수 있으며, OFDM 심볼 페어의 홀수번째 심볼에 대응하는 데이터 셀들에 대해서는 읽는 동작을 수행하기 위하여 인터리빙 시퀀스를 사용할 수 있다. 8K FFT 모드의 프리퀀시 인터리버의 동작은 32K FFT 모드의 프리퀀시 인터리버의 동작과 동일하므로 구체적인 설명은 생략한다. 결과적으로, 본 발명의 8K FFT 모드의 프리퀀시 인터리버는 수신측에서 싱글 메모리를 사용한 프리퀀시 디인터리빙을 수행할 수 있도록 하며, 이 때 요구되는 최대 메모리 크기는 8K가 될 수 있다.
또한 본 발명의 일 실시예에 따른 8K FFT 모드의 프리퀀시 인터리버는 입력 심볼에 대응하는 데이터 셀들을 메모리에 랜덤하게 쓰는 동작을 수행하기 위해 인터리빙 시퀀스를 적용될 수 있으며, 프레임 내의 OFDM 심볼 개수에 대하여 제약이 없다. 또한 본 발명의 8K FFT 모드의 프리퀀시 인터리버는 각 OFDM 심볼 마다 서로 다른 인터리빙 시퀀스를 적용하는 경우에도, 각 OFDM 심볼 마다 기본 인터리빙 시퀀스를 심볼 오프셋만큼 회전시켜 다른 인터리빙 시퀀스를 생성할 수 있다. 이 경우, 심볼 오프셋은 매 OFDM 심볼 페어마다 다르게 생성될 수 있다.
이 경우, 수신측에는 더블 메모리를 사용한 프리퀀시 디인터리빙을 수행할 수 있으며, 이 때 요구되는 최대 메모리 크기는 16K가 될 수 있다.
도 44는 본 발명의 다른 실시예에 따른 8K FFT 모드의 프리퀀시 인터리버의 동작을 나타내는 수학식이다.
도 44는 도 34에서 설명한 8K FFT 모드의 프리퀀시 인터리버의 동작의 다른 실시예에 해당한다.
(a)는 본 발명의 8K FFT 모드의 프리퀀시 인터리버가 OFDM 심볼 페어에 대응하는 데이터 셀들에 대해 동일한 인터리빙 시퀀스를 적용하는 경우의 동작을 나타내는 수학식으로, OFDM 심볼 페어에서 짝수번째 심볼에 대응하는 데이터 셀들과 홀수번째 심볼에 대응하는 데이터 셀들에 대한 프리퀀시 인터리빙 입력 및 출력을 나타내는 수학식이다.
(b)는 본 발명의 8K FFT 모드의 프리퀀시 인터리버가 각 OFDM 심볼에 대응하는 데이터 셀들마다 다른 인터리빙 시퀀스를 적용하여 쓰는 동작을 수행하는 경우의 프리퀀시 인터리빙 입력 및 출력을 나타내는 수학식이다.
구체적으로 수학식의 좌측은 프리퀀시 인터리빙이 인터리빙이 수행된 출력 데이터 (인터리브드 벡터)를 나타내며 오른쪽은 프리퀀시 인터리빙의 입력 데이터 셀들(인터리버 인풋 벡터)을 나타낸다.
도면에 도시된 Xm,l,p는 m번째 프레임의 l번째 OFDM 심볼에 매핑될 셀 인덱스 p를 의미할 수 있으며, Xm,l,H(p)는 m번째 프레임의 l번째 OFDM 심볼에 매핑될 셀 인덱스 p가 인터리빙 어드레스 (또는 인터리빙 시퀀스)에 따라 읽혀졌음을 의미한다.
따라서 (a)에 도시된 수학식은 OFDM 심볼 페어 중 짝수번째 심볼에 대응하는 데이터 셀들은 인터리빙 시퀀스를 사용하여 메모리에 쓰여졌음을 나타내며, 홀수번째 심볼에 대응하는 데이터 셀들은 인터리빙 시퀀스에 따라 읽혀졌음을 나타낸다.
또한 (b)에 도시된 수학식은 각 OFDM 심볼에 대응하는 데이터 셀들을 인터리빙 시퀀스를 사용하여 쓰는 과정을 나타낸다.
도 45는 각 FFT 모드에 따른 프리퀀시 인터리버의 입력 및 출력을 나타내는 수학식이다.
도면에 도시된 블록내의 수학식은 16K FFT 모드 및 8K FFT 모드의 프리퀀시 인터리버의 입력 및 출력의 관계로서, 하나의 인터리빙 시퀀스를 하나의 OFDM 심볼에 대응하는 데이터 셀들에 적용하는 경우를 나타낸다. 상술한 바와 같이 좌측은 프리퀀시 인터리버의 출력인 인터리빙된 벡터들을 의미하고 오른쪽은 프리퀀시 인터리버의 입력인 인풋 데이터 벡터 (또는 인풋 벡터)를 의미한다.
도 46은 본 발명의 일 실시예에 따른 프리퀀시 디인터리빙 과정을 나타낸다.
구체적으로 도 46은 16K 및 8K FFT 모드의 프리퀀시 인터리버가 각 OFDM 심볼에 대응하는 데이터 셀들에 대해 서로 다른 인터리빙 시퀀스를 적용하여 프리퀀시 인터리빙을 수행하는 경우의 수신측의 프리퀀시 디인터리빙 과정을 나타낸다. 이 경우, 상술한 바와 같이 수신측은 더블 메모리를 사용한 프리퀀시 디인터리빙을 수행할 수 있으므로 핑퐁 구조의 프리퀀시 디인터리빙을 수행할 수 있다. 이 때 사용되는 기본 인터리빙 시퀀스는 송신부에서 사용된 것과 동일하다.
이하에서는 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 송/수신 장치의 신호 프레임의 구조를 설명한다.
도 47은 본 발명의 일 실시예에 따른 신호 프레임의 로지컬 구조를 나타낸다.
도 47은 도 1 내지 도 29에서 설명한 프레임의 다른 실시예로서, 본 발명의 일 실시예에 따른 신호 프레임의 로지컬 구조는 부트스트랩(bootstrap), 프리앰블 심볼들 (L1 시그널링) 및 페이로드 데이터 심볼들(또는 데이터 심볼들)을 포함할 수 있다.
도 47에 도시된 부트스트랩은 상술한 프리앰블에 대응할 수 있으며, 도 47에 도시된 프리앰블 심볼들은 상술한 FSS에 대응할 수 있고, 페이로드 데이터 심볼들은 노멀 데이터 심볼들에 대응할 수 있다. 또한 L1 시그널링은 상술한 PLS1, PLS2 시그널링에 대응할 수 있다.
본 발명의 일 실시예에 따른 부트스트랩은 IFFT 이후 출력되는 신호 프레임의 앞부분에 삽입될 수 있으며, 방송 신호 수신 장치가 해당 신호 프레임을 검출 할 수 있도록 프리앰블이나 페이로드 데이터에 비해 강건성(robust)을 가지도록 처리될 수 있다. 또한 본 발명의 일 실시예에 따른 부트스트랩은 필수 방송 시스템 정보 및 해당 방송 시스템에 접근하기 위한 필수 정보를 전송할 수 있다. 본 발명의 일 실시예에 따른 부트스트랩은 EAS 웨이크 업 (Emergency Alert System wake-up) 정보, 시스템 정보, 프리앰블 구조 지시 (Preamble structure indicator) 정보 및 추후 확장 사용을 위한 정보 등을 포함할 수 있다.
본 발명의 일 실시예에 따른 프리앰블 구조 지시 정보는 프리앰블의 FFT 모드, 프리앰블의 NOA (Number Of Active carrier) 정보 및 프리앰블을 구성하는 OFDM 심볼 개수 등을 포함할 수 있다.
도면에 도시된 바와 같이 본 발명의 일 실시에에 따른 프리앰블 심볼들 및 데이터 심볼들에 대해서는 상술한 프리퀀시 인터리빙 처리가 수행되나 (FI ON), 부트스트랩에 대해서는 프리퀀시 인터리빙이 적용되지 않는다 (FI OFF).
이하에서는 본 발명의 프리앰블 심볼들에 대한 프리퀀시 인터리빙의 실시예를 설명한다.
도 48은 본 발명의 일 실시예에 따른 프리앰블 심볼들의 구조를 나타낸다.
본 발명의 일 실시예에 따른 프리앰블 심볼들은 전송될 L1 시그널링 정보의 비트수에 따라 적어도 하나 이상의 OFDM 심볼로 구성될 수 있다. 프리앰블 심볼들을 통해 전송될 L1 시그널링 정보는 OFDM 심볼의 액티브 캐리어에 매핑된 뒤, 프리퀀시 인터리빙 처리가 될 수 있다. 이 경우, 프리퀀시 인터리버의 입력 데이터는 OFDM 심볼에 대응하는 프리앰블 셀들이 될 수 있다.
프리앰블 심볼들의 파라미터는 데이터 심볼들과 달리 임의의 고정된 값을 가진다.
따라서 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 부트스트랩으로부터 프리앰블에 대한 시그널링 정보를 획득하지 않고도 프리앰블 심볼들을 처리할 수 있으며, 프리앰블 심볼들을 통해 전송되는 L1 시그널링 정보를 빠르게 파악하여 채널 스캔을 포함한 서비스 획득시간을 줄 일 수 있다. 또한, 열악한 채널 환경에서도 FFT/GI 획득 실패 가능성을 최소화 할 수 있으므로 방송 신호 수신 성능을 향상시킬 수 있다.
본 발명의 일 실시예에 따른 프리앰블 심볼들의 파라미터 및 파라미터 사용을 위한 전제 조건은 다음과 같다.
우선, 방송 신호 시스템을 운영에 있어서 유연성 (flexibility)를 향상시키기 위하여 프리앰블 심볼들에는 가장 작은 FFT 모드 (예를 들면 8K 모드)가 적용될 수 있다. 또한, 수신기에서 부트스트랩을 통한 시그널링 없이도 프리앰블 심볼들을 디텍팅하기 위하여 프리앰블 심볼들의 NoA는 고정될 수 있다. 또한 프리앰블 심볼들의 개수는 프리앰블 심볼들의 FFT 모드 및 데이터 심볼들의 FFT 모드간의 관계를 고려하여 결정될 수 있다.
프리앰블 심볼들의 FFT 모드와 데이터 심볼들의 FFT 모드가 다른 경우, 프리앰블 심볼들의 개수는 짝수개로 한정된다. 이는, 상술한 프리퀀시 디인터리빙에 있어서 방송 신호 수신 장치가 싱글 메모리를 사용하여 데이터 심볼들을 연속적으로 디인터리빙 하기 위함이다.
프리앰블 심볼들의 FFT 모드와 데이터 심볼들의 FFT 모드가 같은 경우, 프리앰블 심볼들의 개수는 한정되지 않는다. 즉, 데이터 심볼들과 관계없이 홀수 또는 짝수개의 프리앰블 심볼들이 사용될 수 있다.
도 49는 본 발명의 일 실시예에 따른 프리앰블 심볼들에 대한 프리퀀시 인터리빙 과정을 나타낸다.
구체적으로 도 49는 프리앰블 심볼들의 FFT 모드와 데이터 심볼들의 FFT 모드가 다른 경우의 프리앰블 심볼들에 대응하는 프리앰블 셀들에 적용되는 프리퀀시 인터리빙 과정을 나타낸다.
이 경우, 도 48에서 설명한 바와 같이 프리앰블 심볼은 짝수개가 될 수 있다. 본 발명의 일 실시예에 따른 프리퀀시 인터리버는 연속된 두 개의 심볼들을 포함하는 OFDM 심볼 페어에 대응하는 프리앰블 셀들을 하나의 그룹으로 간주하고 프리퀀시 인터리빙을 수행할 수 있다.
도면 하단에 도시된 바와 같이, 본 발명의 일 실시예에 따른 프리퀀시 인터리버는 OFDM 심볼 페어의 짝수번째 심볼에 대응하는 프리앰블 셀들에 대해서 인터리빙 시퀀스를 사용하여 메모리에 쓰는 동작을 수행할 수 있으며, OFDM 심볼 페어의 홀수 번째 심볼에 대응하는 프리앰블 셀들에 대해서는 인터리빙 시퀀스를 사용하여 메모리로부터 읽는 동작을 수행할 수 있다. 또한 본 발명의 일 실시예에 따른 프리퀀시 인터리버의 쓰는 동작 및 읽는 동작은 입력 프리앰블 셀들에 대해 연속적으로 이루어지며 동시에 수행될 수 있다.
즉, 본 발명의 일 실시예에 따른 프리퀀시 인터리버는 짝수 번째 심볼 (첫번째 심볼)에 대응하는 프리앰블 셀들을 메모리에 랜덤하게 쓰는 동작을 수행한 뒤, 홀수 번째 심볼 (두번째 심볼)에 대응하는 프리앰블 셀들이 입력되면, 쓰여진 짝수 번째 심볼에 대응하는 프리앰블 셀들을 메모리로부터 선형적으로 (linear) 읽어나가는 동시에 입력된 홀수 번째 심볼에 대응하는 프리앰블 셀들을 메모리에 선형적으로 쓸 수 있다. 이후 메모리에 쓰여진 홀수 번째 심볼에 대응하는 프리앰블 셀들은 랜덤하게 읽힐 수 있다.
결과적으로 본 발명의 일 실시예에 따른 방송 신호 수신 장치 또는 방송 신호 수신 장치에 포함된 프리퀀시 디인터리버는 싱글 메모리를 사용한 프리퀀시 디인터리빙을 수행할 수 있다. 이는 데이터 심볼들에 대한 프리퀀시 인터리빙과 동일하다.
도 50은 본 발명의 다른 실시예에 따른 프리앰블 심볼들에 대한 프리퀀시 인터리빙 과정을 나타낸다.
구체적으로 도 50은 프리앰블 심볼들의 FFT 모드와 데이터 심볼들의 FFT 모드가 같은 경우의 프리앰블 심볼들에 대응하는 프리앰블 셀들에 적용되는 프리퀀시 인터리빙 과정을 나타낸다.
이 경우, 프리앰블 심볼은 데이터 심볼과 동일한 파라미터 (FFT/GI/NoA)를 사용하고, 방송 신호 수신 장치는 부트스트랩(프리앰블 구조 지시 정보)으로부터 프리앰블 심볼의 파라미터 정보 및 프리앰블 개수에 대한 정보를 획득한다고 가정한다. 또한, 도 48에서 설명한 바와 같이 프리앰블 심볼은 짝수개 또는 홀수개가 될 수 있다.
도 50은 프리앰블 심볼의 개수가 짝수개인 경우의 프리퀀시 인터리빙 과정을 나타낸다. 따라서 본 발명의 일 실시예에 따른 프리퀀시 인터리버는 연속된 두 개의 심볼들을 포함하는 OFDM 심볼 페어에 대응하는 프리앰블 셀들을 하나의 그룹으로 간주하고 프리퀀시 인터리빙을 수행할 수 있다. 구체적인 동작은 도 49에서 설명한 바와 동일하므로 생략한다.
도 51은 본 발명의 일 실시예에 따른 신호 프레임의 로지컬 구조에서의 시그널링 구조를 나타낸다.
구체적으로 도 51은 본 발명의 일 실시예에 따른 프리퀀시 인터리빙 및 프리퀀시 디인터리빙을 위해 요구되는 부트스트랩, 프리앰블 심볼, 데이터 심볼의 순서로 전달되는 시그널링 정보/컨텐츠 및 전체 동작 매커니즘을 나타낸다. 본 발명의 데이터 심볼들에 적용되는 FFT 모드가 다른 경우, 동일한 FFT 모드로 처리되는 데이터 심볼들의 집합을 파티션 (partition)이라 호칭할 수 있다.
본 발명의 일 실시예에 따른 신호 프레임은 적어도 하나 이상의 파티션을 포함할 수 있으며, 파티션은 서브 프레임 (sub frame)으로 호칭될 수 있다. 이는 설계자의 의도에 따라 변경 가능한 사항이다.
도 51은 데이터 심볼들에 적용되는 FFT 모드가 같거나 다른 경우를 모두 포함하는 신호 프레임의 로지컬 구조를 나타낸다.
본 발명의 일 실시예에 따른 부트스트랩은 상술한 바와 같이 방송 신호 수신 장치가 프리앰블 심볼을 획득하는데 필요한 정보를 전송한다. 구체적으로 본 발명의 일 실시예에 따른 부트스트랩은 프리앰블 심볼의 FFT 모드 정보, 프리앰블 심볼의 NoA, 프리앰블 심볼들의 개수 정보 등을 전송할 수 있다.
본 발명의 일 실시예에 따른 프리앰블 심볼들은 방송 신호 수신 장치가 데이터 심볼들을 디텍팅하기 위해 필요한 정보를 전송할 수 있다. 구체적으로 본 발명의 일 실시예에 따른 프리앰블 심볼들은 파티션의 개수 정보, 파티션별 FFT 모드 정보, 각 파티션에 포함된 데이터 심볼들의 NoA, 각 파티션별 데이터 심볼들의 개수, 각 파티션의 시작 심볼 (또는 셀) 정보, 동일한 FFT 모드가 신호 프레임 내에서 어디에 있는지 (또는 언제 나타나는지)를 지시하는 동일 FFT 지시 정보 (same FFT indicator)등을 포함할 수 있다. 상술한 정보들은 매 신호 프레임마다 다이나믹하게 변경될 수 있다.
도 52는 본 발명의 일 실시예에 따른 신호 프레임의 페이로드 데이터 구조를 나타낸다.
(a)는 페이로드 데이터, 즉, 데이터 심볼들에 동일한 FFT 모드가 적용되는 경우의 페이로드 데이터 구조를 나타내며, (b)는 데이터 심볼들에 다양한 FFT 모드가 적용되는 경우의 페이로드 데이터 구조를 나타낸다.
본 발명에서는 (a)에 도시된 신호 프레임을 싱글 FFT 신호 프레임라고 호칭할 수 있으며, (b)에 도시된 신호 프레임을 믹스드(mixed) FFT 신호 프레임이라고 호칭할 수 있다. 이는 설계자의 의도에 따라 변경가능한 사항이다.
(a)의 경우, 하나의 신호 프레임 내 데이터 심볼들은 동일한 OFDM 심볼 구조를 가지며, 동일한 파라미터 (FFT 모드, GI 길이, NoA, 파일럿 패턴 등)를 갖는다. 상술한 바와 같이 데이터 심볼들에 대한 파라미터는 프리앰블 심볼들을 통해 전송된다.
본 발명의 일 실시예에 따른 프리퀀시 인터리버가 OFDM 심볼 페어에 대응하는 데이터 셀들에 대해 동작하는 경우, 데이터 심볼의 개수는 반드시 짝수로 정의되어야 한다. 따라서 프리앰블 심볼의 FFT 모드와 데이터 심볼의 FFT 모드의 관계에 따라 데이터 심볼들의 개수는 다음과 같이 정의 될 수 있다.
프리앰블 심볼들의 FFT 모드와 데이터 심볼들의 FFT 모드가 다른 경우, 데이터 심볼들의 개수는 짝수가 되어야 한다.
프리앰블 심볼들의 FFT 모드와 데이터 심볼들의 FFT 모드가 같은 경우, 프리앰블 심볼들의 개수와 데이터 심볼들의 개수의 합은 짝수개가 되어야 한다. 결과적으로 프리앰블 심볼들의 개수에 따라 데이터 심볼들의 개수는 짝수 또는 홀수가 될 수 있다.
(b)의 경우, 하나의 신호 프레임 내 데이터 심볼들은 복수의 OFDM 심볼 구조를 가지며, 심볼 구조에 따라 서로 다른 파라미터 (FFT 모드, GI 길이, NoA, 파일럿 패턴 등)를 갖는다. 믹스드 FFT 프레임 내 동일한 OFDM 구조를 갖는 데이터 심볼들의 집합은 파티션으로 정의 될 수 있으므로 하나의 믹스드 FFT 프레임은 복수개의 파티션들을 포함할 수 있다.
따라서 도면에 도시된 바와 같이 각 파티션에 대해 독립적인 파라미터 (FFT 모드, GI 길이, NoA, 파일럿 패턴 등) 설정이 가능하며, 프리앰블 심볼들은 각 파티션의 위치, 구조에 관한 정보, 데이터 심볼 개수에 대한 정보 등을 포함할 수 있다. 또한 다양한 FFT 모드의 파티션들은 TDM (Time Division Multiplexing), LDM (Layered Division Multiplexing) 또는 FDM (Frequency Division Multiplexing) 구조의 신호 프레임을 통해 전송될 수 있으며, 각 FFT 모드들의 파티션들은 특정 GI를 갖는 OFDM 심볼들의 세트로 정의될 수 있다.
서로 다른 FFT 모드는 다양한 방송 신호 수신 장치, 예를 들면 모바일용 방송 신호 수신 장치, 고정형 방송 신호 수신 장치 등에 적합한 방송 서비스를 처리하기 위해 정의 될 수 있다. 따라서 FFT 모드별로 타겟 방송 서비스 또는 타겟 방송 신호 수신 장치가 결정되면, 방송 신호 수신 장치는 자신에게 적합한 방송 서비스가 전송되는 구간 (파티션)만 획득하여 처리하면 되므로, 수신기의 절전 (power saving) 효과를 증가시킬 수 있다.
본 발명의 일 실시예에 따른 방송 신호 수신 장치의 프리퀀시 디인터리빙은 프리앰블 심볼들의 FFT 모드와 데이터 심볼들의 FFT 모드가 같은 경우와 다른 경우에 따른 각 파티션의 데이터 심볼 개수와 프리앰블 심볼 개수의 관계에 따라 다음과 같이 동작할 수 있다.
프리앰블 심볼들의 FFT 모드와 첫번째 파티션의 데이터 심볼들의 FFT 모드가 같은 경우로서, 프리앰블 심볼들의 개수와 각 파티션의 데이터 심볼들의 개수가 모두 짝수인 경우:
방송 신호 수신 장치는 싱글 메모리를 사용하여 (최대값 32K) 프리앰블 심볼들과 데이터 심볼들을 연속적으로 디인터리빙할 수 있다. 특히 방송 신호 수신 장치는 각 파티션별로 FFT 모드가 다른 경우에도 싱글 메모리를 사용하여 디인터리빙을 수행 할 수 있으므로, 효율적인 메모리 운용이 가능하다는 장점이 있다.
프리앰블 심볼들의 FFT 모드와 첫번째 파티션의 데이터 심볼들의 FFT 모드가 같은 경우로서, 프리앰블 심볼들의 개수는 홀수이고 각 파티션의 데이터 심볼들의 개수는 짝수 또는 홀수인 경우:
이 경우, 방송 신호 수신 장치는 싱글 메모리를 사용하여 서로 다른 FFT 모드에 대응하는 파티션들을 연속적으로 디인터리빙 할 수 없다. 따라서 방송 신호 수신 장치는 더블 메모리를 사용하여 프리앰블 심볼들과 데이터 심볼들을 디인터리빙을 수행하므로 메모리 효율이 떨어질 수 있다.
프리앰블 심볼들의 FFT 모드와 첫번째 파티션의 데이터 심볼들의 FFT 모드가 다른 경우로서, 프리앰블 심볼들의 개수와 각 파티션의 데이터 심볼들의 개수가 모두 짝수인 경우:
방송 신호 수신 장치는 싱글 메모리를 사용하여 (최대값 32K) 프리앰블 심볼들과 데이터 심볼들을 연속적으로 디인터리빙할 수 있다. 특히 방송 신호 수신 장치는 각 파티션별로 FFT 모드가 다른 경우에도 싱글 메모리를 사용하여 디인터리빙을 수행 할 수 있으므로, 효율적인 메모리 운용이 가능하다는 장점이 있다.
프리앰블 심볼들의 FFT 모드와 첫번째 파티션의 데이터 심볼들의 FFT 모드가 다른 경우로서, 프리앰블 심볼들의 개수는 홀수이고 각 파티션의 데이터 심볼들의 개수는 짝수 또는 홀수인 경우:
이 경우, 방송 신호 수신 장치는 싱글 메모리를 사용하여 서로 다른 FFT 모드에 대응하는 파티션들을 연속적으로 디인터리빙 할 수 없다. 따라서 방송 신호 수신 장치는 더블 메모리를 사용하여 프리앰블 심볼들과 데이터 심볼들을 디인터리빙을 수행하므로 메모리 효율이 떨어질 수 있다.
따라서, 방송 신호 수신 장치가 싱글 메모리를 사용하여 효율적인 프리퀀시 디인터리빙을 수행하기 위해서는, 프리앰블 심볼의 FFT 모드와 첫번째 파티션의 FFT 모드가 동일해야 한다. 또한, 방송 신호 수신 장치가 각 파티션의 FFT 모드가 다른 경우에도 연속적인 프리퀀시 디인터리빙을 수행하기 위해서 각 파티션 내 데이터 심볼들의 개수는 다음과 같은 조건을 가질 수 있다.
프리앰블 심볼들의 개수와 첫번째 파티션내 데이터 심볼들의 개수의 총 합은 짝수여야 한다. 또한 나머지 파티션들에 포함된 데이터 심볼들의 개수는 짝수이다.
도 53은 본 발명의 일 실시예에 따른 방송 신호 수신 장치에서 싱글 FFT 모드의 신호 프레임들을 처리하는 과정을 나타낸다.
(a)는 방송 신호 수신 장치에서 연속적으로 입력되는 서로 다른 FFT 모드의 싱글 FFT 모드 신호 프레임들을 처리하는 과정을 나타내며, (b)는 방송 신호 수신 장치에서 연속적으로 입력된 싱글 FFT 모드 신호 프레임들을 프리퀀시 디인터리빙하기 전에 처리하는 과정을 나타낸다.
구체적으로 (a)에 도시된 바와 같이 싱글 FFT 모드 신호 프레임의 경우, 하나의 신호 프레임 내 프리앰블 심볼 및 데이터 심볼의 FFT 모드는 동일하며, 각 신호 프레임의 FFT 모드는 다를 수 있다. 본 도면은 첫번째 신호 프레임은 16K FFT 모드, 두번째 신호 프레임은 8K FFT 모드, 세번째 신호 프레임은 16K FFT 모드, 네번째 및 다섯번째 신호 프레임은 32K FFT 모드인 실시예를 나타낸다. 또한, 각 신호 프레임 내의 프리앰블 심볼들의 개수와 프리앰블 심볼들과 인접한 데이터 심볼들의 개수의 합은 짝수이며, 각 신호 프레임은 하나의 파티션을 포함할 수 있다.
각 신호 프레임은 부트스트랩, 적어도 하나 이상의 프리앰블 심볼, 데이터 심볼들을 포함할 수 있다. 부트스트랩 및 프리앰블 심볼을 통해 전송되는 정보는 상술한 바와 동일하다.
따라서 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 부트스트랩 정보를 이용하여 프리앰블 심볼을 디코딩하고, 프리앰블 심볼을 통해 전송되는 정보를 이용하여 데이터 심볼들을 디코딩할 수 있다.
(b)에 도시된 바와 같이 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 (a)와 같이 수신한 신호 프레임들에 대해 프리퀀시 디인터리빙을 수행할 수 있다. 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 부트스트랩 및 프리앰블 심볼 내의 정보를 이용하여 프리퀀시 디인터리빙을 수행할 수 있으며, 이 경우 사용되는 최대 수신 메모리의 크기는 32K가 될 수 있다. 또한 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 각 OFDM 심볼에 대응하는 입력 데이터에 대해 읽는 과정 및 쓰는 과정을 동시에 수행할 수 있으며, 싱글 메모리를 사용하여 서로 다른 FFT 모드의 신호 프레임들에 대해 연속적인 프리퀀시 디인터리빙을 수행할 수 있다.
따라서 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 (b)에 도시된 바와 같이 32K FFT 모드의 신호 프레임 0, 16K FFT 모드의 신호 프레임 1 및 8K FFT 모드의 신호 프레임 2들을 연속적으로 수신한 경우, 32K 싱글 메모리를 사용하여 효율적으로 프리퀀시 디인터리빙을 하기 위해 프리퀀시 디인터리버의 입력 포맷을 가상적으로 변경할 수 있다. (b)는 32K FFT 모드의 NoA에 맞춰 각 신호 프레임내의 데이터 심볼들의 위치를 재배치하는 방법을 이용하여 입력 포맷을 변경하는 과정을 나타낸다. 이 경우, 입력 포맷은 설계자의 의도 또는 수신 장치 구현 방법에 따라 변경 가능하다.
따라서 (b)의 오른쪽 블록과 같이 프리퀀시 디인터리버의 입력 포맷이 변경되면, 프리퀀시 디인터리버는 서로 다른 FFT 모드의 신호 프레임들의 NoA와 관계없이 싱글 메모리를 사용하여 프리퀀시 디인터리빙을 수행할 수 있다.
도 54는 본 발명의 다른 실시예에 따른 방송 신호 수신 장치에서 싱글 FFT 모드의 신호 프레임들을 처리하는 과정을 나타낸다.
도 54는 도 53의 다른 실시예로서, 방송 신호 수신 장치가 싱글 메모리를 사용하여 하나의 FFT 모드 신호 프레임에 대해서만 프리퀀시 디인터리빙을 수행하는 경우를 나타낸다.
(a)는 방송 신호 송신 장치가 연속적으로 입력된 싱글 FFT 모드 신호 프레임들 중 16K FFT 모드 신호 프레임만을 디텍팅하여 처리하는 과정을 나타내며, (b)는 방송 신호 수신 장치가 연속적으로 입력된 싱글 FFT 모드 신호 프레임들 중 32K FFT 모드 신호 프레임만을 선택적으로 프리퀀시 디인터리빙하는 과정을 나타낸다.
(a)에 도시된 바와 같이 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 16K FFT 모드 신호 프레임만을 선택적으로 디코딩할 수 있다. (a)의 경우, 각 신호 프레임 내의 프리앰블 심볼들의 개수와 프리앰블 심볼들과 인접한 데이터 심볼들의 개수의 합은 짝수이며, 각 신호 프레임은 하나의 파티션을 포함할 수 있다. 또한, 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 프리앰블 심볼을 통해 전송되는 동일 FFT 지시 정보를 이용하여 동일한 FFT 모드의 신호 프레임들을 디텍팅할 수 있다.
또한 (b)에 도시된 바와 같이 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 최대 32K 크기의 싱글 메모리를 사용하여 32K FFT 모드 신호 프레임들만을 프리퀀시 디인터리빙 할 수 있다.
구체적으로, 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 (b)에 도시된 바와 같이 32K FFT 모드의 신호 프레임 0, 16K FFT 모드의 신호 프레임 1, 8K FFT 모드의 신호 프레임 2, 32K FFT 모드의 신호 프레임 4를 연속적으로 수신한 경우, 32K FFT 모드의 신호 프레임 0, 4 만을 디텍팅하고 프리퀀시 디인터리빙을 수행할 수 있다.
(b)는 32K FFT 모드 신호 프레임들만을 디텍팅하여 프리퀀시 디인터리버의 입력 포맷을 변경하는 과정을 나타낸다. 따라서 (b)의 오른쪽 블록과 같이 프리퀀시 디인터리버의 입력 포맷이 변경되면, 프리퀀시 디인터리버는 32K FFT 모드의 신호 프레임들만을 싱글 메모리를 사용하여 프리퀀시 디인터리빙을 수행할 수 있다.
도 55는 본 발명의 일 실시예에 따른 방송 신호 수신 장치에서 믹스드 FFT 모드의 신호 프레임들을 처리하는 과정을 나타낸다.
(a)는 방송 신호 수신 장치에서 연속적으로 입력되는 서로 다른 FFT 모드의 믹스드 FFT 모드 신호 프레임들을 처리하는 과정을 나타내며, (b)는 방송 신호 수신 장치에서 연속적으로 입력된 믹스드 FFT 모드 신호 프레임들을 프리퀀시 디인터리빙하기 전에 처리하는 과정을 나타낸다.
구체적으로 (a)에 도시된 바와 같이 믹스드 FFT 모드 신호 프레임의 경우, 하나의 신호 프레임 내 프리앰블 심볼 및 첫번째 파티션의 FFT 모드는 동일하며, 프리앰블 심볼의 개수와 프리앰블 심볼들과 인접한 파티션의 데이터 심볼들의 개수의 총합은 짝수가 될 수 있다. 또한, 나머지 파티션들에 포함된 데이터 심볼들의 개수는 짝수가 될 수 있으며, 믹스드 FFT 모드 신호 프레임 내에는 적어도 두 개 이상의 서로 다른 FFT 모드를 갖는 파티션들이 포함될 수 있다.
본 도면은 첫번째 신호 프레임은 8K, 16K FFT 모드의 파티션들을 포함하고, 두번째 신호 프레임은 8K, 32K FFT 모드의 파티션들을 포함하고, 세번째 신호 프레임은 8K, 16K, 32K FFT 모드의 파티션들을 포함하고, 네번째 신호 프레임은 8K, 16K FFT 모드의 파티션들을 포함하고, 다섯번째 신호 프레임은 8K, 32K FFT 모드의 파티션들을 포함하는 실시예를 나타낸다.
또한 각 신호 프레임은 부트스트랩, 적어도 하나 이상의 프리앰블 심볼, 데이터 심볼들을 포함할 수 있다. 부트스트랩 및 프리앰블 심볼을 통해 전송되는 정보는 상술한 바와 동일하다.
따라서 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 부트스트랩 정보를 이용하여 프리앰블 심볼을 디코딩하고, 프리앰블 심볼을 통해 전송되는 정보를 이용하여 데이터 심볼들을 디코딩할 수 있다. 특히 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 프리앰블 심볼 내의 각 파티션의 시작 심볼 (또는 셀) 정보 및 파티션별 FFT 모드 정보를 이용하여 하나의 신호 프레임 내의 각 파티션의 위치 및 FFT 모드를 확인할 수 있다.
(b)에 도시된 바와 같이 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 (a)와 같이 수신한 신호 프레임들에 대해 프리퀀시 디인터리빙을 수행할 수 있다. 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 부트스트랩 및 프리앰블 심볼 내의 정보를 이용하여 프리퀀시 디인터리빙을 수행할 수 있으며, 이 경우 사용되는 최대 수신 메모리의 크기는 32K가 될 수 있다. 또한 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 각 OFDM 심볼에 대응하는 입력 데이터에 대해 읽는 과정 및 쓰는 과정을 동시에 수행할 수 있으며, 싱글 메모리를 사용하여 하나의 신호 프레임에 포함된 적어도 두 개 이상의 FFT 모드에 대응하는 데이터들을 연속적으로 프리퀀시 디인터리빙할 수 있다.
따라서 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 (b)에 도시된 바와 같이 32K FFT 모드의 파티션, 16K FFT 모드의 파티션 및 8K FFT 모드의 파티션들을 포함하는 믹스드 FFT 신호 프레임을 수신한 경우, 32K 싱글 메모리를 사용하여 효율적으로 프리퀀시 디인터리빙을 하기 위해 프리퀀시 디인터리버의 입력 포맷을 가상적으로 변경할 수 있다. (b)는 32K FFT 모드의 NoA에 맞춰 믹스드 FFT 신호 프레임내의 파티션들에 포함된 데이터 심볼들의 위치를 재배치하는 방법을 이용하여 입력 포맷을 변경하는 과정을 나타낸다. 이 경우, 입력 포맷은 설계자의 의도 또는 수신 장치 구현 방법에 따라 변경 가능하다.
따라서 (b)의 오른쪽 블록과 같이 프리퀀시 디인터리버의 입력 포맷이 변경되면, 프리퀀시 디인터리버는 하나의 믹스드 FFT 신호 프레임내의 서로 다른 FFT 모드의 파티션들에 대해서도 싱글 메모리를 사용하여 프리퀀시 디인터리빙을 수행할 수 있다.
도 56은 본 발명의 다른 실시예에 따른 방송 신호 수신 장치에서 믹스드 FFT 모드의 신호 프레임들을 처리하는 과정을 나타낸다.
도 56은 도 55의 다른 실시예로서, 방송 신호 수신 장치가 싱글 메모리를 사용하여 특정 FFT 모드 파티션에 대해서만 프리퀀시 디인터리빙을 수행하는 경우를 나타낸다.
(a)는 방송 신호 수신 장치에서 연속적으로 입력되는 서로 다른 FFT 모드의 믹스드 FFT 모드 신호 프레임들에 포함된 특정 FFT 모드 즉, 16K FFT 모드의 파티션들만을 디텍팅하여 처리하는 과정을 나타내며, (b)는 방송 신호 수신 장치에서 연속적으로 입력된 믹스드 FFT 모드 신호 프레임들에 포함된 32K FFT 모드의 파티션들에 대해 프리퀀시 디인터리빙하기 전에 처리하는 과정을 나타낸다.
(a)에 도시된 바와 같이 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 16K FFT 모드의 파티션들만을 선택적으로 디코딩할 수 있다. 하나의 신호 프레임 내 프리앰블 심볼 및 첫번째 파티션의 FFT 모드는 동일하며, 프리앰블 심볼의 개수와 프리앰블 심볼들과 인접한 파티션의 데이터 심볼들의 개수의 총합은 짝수가 될 수 있다. 또한, 나머지 파티션들에 포함된 데이터 심볼들의 개수는 짝수가 될 수 있으며, 믹스드 FFT 모드 신호 프레임 내에는 적어도 두 개 이상의 서로 다른 FFT 모드를 갖는 파티션들이 포함될 수 있다.
본 발명의 일 실시예에 따른 방송 신호 수신 장치는 부트스트랩 정보를 이용하여 프리앰블 심볼을 디코딩하고, 프리앰블 심볼을 통해 전송되는 정보를 이용하여 데이터 심볼들을 디코딩할 수 있다. 특히 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 프리앰블 심볼 내의 각 파티션의 시작 심볼 (또는 셀) 정보 및 파티션별 FFT 모드 정보를 이용하여 현재 신호 프레임 내의 각 파티션의 위치 및 FFT 모드를 확인하고 원하는 FFT 모드의 파티션을 처리할 수 있으며, 동일 FFT 지시 정보를 이용하여 다른 신호 프레임을 통해 전송되는 동일한 FFT 모드의 파티션들을 디텍팅할 수 있다.
(b)에 도시된 바와 같이 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 최대 32K 크기의 싱글 메모리를 사용하여 32K FFT 모드 파티션들만을 프리퀀시 디인터리빙 할 수 있다.
구체적으로, 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 (b)에 도시된 바와 같이 32K, 16K, 8K FFT 모드의 파티션들을 포함하는 신호 프레임 0, 및 32K FFT 모드의 파티션과 그외 다른 FFT 모드의 파티션들을 포함하는 신호 프레임 1을 연속적으로 수신한 경우, 각 신호 프레임 내에서 32K FFT 모드의 파티션들만을 디텍팅하고 프리퀀시 디인터리빙을 수행할 수 있다.
(b)는 32K FFT 모드 파티션들만을 디텍팅하여 프리퀀시 디인터리버의 입력 포맷을 변경하는 과정을 나타낸다. 따라서 (b)의 오른쪽 블록과 같이 프리퀀시 디인터리버의 입력 포맷이 변경되면, 프리퀀시 디인터리버는 싱글 메모리를 사용하여 32K FFT 모드의 파티션들만을 프리퀀시 디인터리빙을 수행할 수 있다.
이하에서는 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 송/수신 장치의 신호 프레임의 구조와 프리퀀시 인터리버의 동작에 대해 설명한다.
상술한 바와 같이 본 발명의 일 실시예에 따른 프레임 빌딩 블록은 독립된 물리적 경로(DP 또는 PLP, Physical Layer Pipe라 호칭)를 통해 처리된 데이터들을 입력받고 프레임 심볼들을 출력할 수 있다. 이후, 프레임을 구성하는 심볼들은 OFDM 제너레이션 블록에서 시간 도메인 상의 OFDM 심볼들로 변환되어 전송될 수 있다.
본 발명의 일 실시예에 따른 신호 프레임은 부트스트랩, 프리앰블 (또는 프리앰블 심볼) 및 적어도 하나 이상의 서브 프레임을 포함할 수 있다.
본 발명의 일 실시예에 따른 부트스트랩은 신호 프레임의 가장 앞에 위치하며 적어도 하나 이상의 심볼을 포함할 수 있으며, 고정된 2K FFT 사이즈를 갖는다. 본 발명의 일 실시예에 따른 OFDM 제너레이션 블록은 IFFT 수행 및 가드 인터벌 삽입 이후 부트스트랩을 신호 프레임의 가장 앞 부분에 삽입할 수 있다.
또한 본 발명의 일 실시예에 따른 프리앰블은 적어도 하나 이상의 심볼을 포함할 수 있으며, 이를 프리앰블 심볼이라 호칭할 수 있다. 본 발명의 일 실시예에 따른 프리앰블은 부트스트랩과 첫번째 서브 프레임 사이에 위치할 수 있으며, 프리앰블에 사용되는 FFT 사이즈는 8K, 16K, 32K 중 어느 하나가 될 수 있다. 또한 프리앰블에 사용되는 FFT 사이즈는 첫번째 서브 프레임에 사용된 FFT 사이즈와 같거나 다를 수 있다.
본 발명의 일 실시예에 따른 적어도 하나 이상의 서브 프레임은 프리앰블 뒤에 위치할 수 있다. 상술한 바와 같이 적어도 하나 이상의 서브 프레임은 신호 프레임의 페이로드에 포함되며, 하나의 서브 프레임은 적어도 하나 이상의 데이터 심볼을 포함할 수 있다. 본 발명의 일 실시예에 따른 신호 프레임은 같거나 다른 FFT 사이즈를 갖는 적어도 하나 이상의 서브 프레임을 가질 수 있으며, 각 서브 프레임에 사용되는 FFT 사이즈는 8K, 16K, 32K 중 어느 하나가 될 수 있다.
또한 본 발명의 일 실시예에 따른 프리퀀시 인터리빙은 부트스트랩, 프리앰블 및 서브 프레임마다 적용여부가 달라질 수 있다. 구체적으로, 부트스트랩에 대해서는 프리퀀시 인터리빙이 적용되지 않으며, 프리앰블에 대해서는 언제나 프리퀀시 인터리빙이 적용된다. 서브 프레임의 경우, 각 서브 프레임별로 프리퀀시 인터리빙이 적용될 수도 있고, 적용되지 않을 수도 있다.
서브 프레임별 프리퀀시 인터리빙 적용여부를 지시하는 시그널링 정보는 프리앰블을 통해 전송되는 L1 시그널링 정보에 포함될 수 있다. 서브 프레임별 프리퀀시 인터리빙 적용여부를 지시하는 시그널링 정보는 프리퀀시 인터리빙의 on/off를 지시하는 플래그 형태로 정의될 수 있다. 이는 설계자의 의도에 따라 변경 가능하다.
이하에서는 프리앰블과 첫번째 서브 프레임의 FFT 사이즈가 같은 경우 또는 다른 경우에 있어서, 본 발명의 일 실시예에 따른 프리퀀시 인터리버의 동작에 대해 설명한다.
도 57은 프리앰블 및 첫번째 서브 프레임의 FFT 사이즈가 같거나 다른 경우의 프리퀀시 인터리버의 동작을 나타낸 도면이다.
(a)는 프리앰블 및 첫번째 서브 프레임의 FFT 사이즈가 동일하고, 첫번째 서브 프레임(#0)에도 프리퀀시 인터리빙이 적용되는 경우, 심볼 오프셋 값 (또는 심볼 오프셋)을 프리앰블의 시작 부분(첫번째 프리앰블 심볼)에서만 초기화(reset)하는 프리퀀시 인터리버의 동작을 나타낸다. 본 발명에서는 0으로 초기화되는 경우를 설명하고 있으나, 이는 설계자의 의도에 따라 변경 간으한 사항이다. 이 경우, 프리앰블과 첫번째 서브 프레임에 대해서는 FFT 사이즈에 따른 하나의 프리퀀시 인터리빙이 적용되며, 심볼 오프셋 값은 프리앰블 및 첫번째 서브 프레임 내에서 연속적으로 변경될 수 있다.
(b)는 프리앰블 및 첫번째 서브 프레임의 FFT 사이즈에 관계없이 첫번째 서브 프레임(#0)에 프리퀀시 인터리빙이 적용되는 경우로서, 심볼 오프셋 값을 프리앰블의 시작 부분 (첫번째 프리앰블 심볼) 및 첫번째 서브 프레임의 시작 부분(첫번째 데이터 심볼 또는 첫번째 심볼)에서 각각 초기화(reset)하는 프리퀀시 인터리버의 동작을 나타낸다.
프리앰블과 첫번째 서브 프레임이 동일한 FFT 사이즈를 갖는 경우, 프리앰블 및 첫번째 서브 프레임에 대하여 서로 다른 프리퀀시 인터리빙이 적용될 수 있다. 따라서 개념적으로는 동일한 FFT 사이즈에 대한 두 개의 프리퀀시 인터리빙이 사용되는 것으로 해석된다.
프리앰블과 첫번째 서브 프레임이 다른 FFT 사이즈를 갖는 경우, 프리앰블 및 첫번째 서브 프레임에 대하여 각 FFT 사이즈에 따른 프리퀀시 인터리빙이 적용될 수 있다.
(c)는 프리앰블 및 첫번째 서브 프레임의 FFT 사이즈에 관계없이 첫번째 서브 프레임(#0)에 프리퀀시 인터리빙이 적용되지 않는 경우로서, 심볼 오프셋 값을 프리앰블의 시작 부분 (첫번째 프리앰블 심볼)에서만 초기화(reset)하는 프리퀀시 인터리버의 동작을 나타낸다. 도면에 도시된 바와 같이 프리퀀시 인터리버의 동작은 첫번째 서브 프레임에서 오프(off) 될 수 있다.
본 발명의 일 실시예에 따른 방송 신호 송신 장치에 대응하는 방송 신호 수신 장치는 상술한 프리퀀시 인터리버의 역과정에 해당하는 프리퀀시 디인터리빙을 수행할 수 있다.
심볼 오프셋 값이 프리앰블 및 첫번째 서브 프레임에서 초기화되는 경우, 방송 신호 수신 장치가 싱글 메모리를 사용하여 프리퀀시 디인터리빙을 수행할 수 있다는 장점을 갖는다. 즉, 프리앰블과 첫번째 서브 프레임간의 FFT 사이즈가 같은지 다른지 여부를 판단할 필요없이 FFT 사이즈에 사이즈에 관없이 동일한 동작을 하도록 설정이 될 수 있으므로, 방송 신호 수신 장치의 불필요한 동작을 제거할 수 있다는 장점이 있다. 상술한 본 발명의 실시예는 프레임 내에서 FFT 사이즈가 다른 모든 서브 프레임의 경계에서 적용될 수 있으며 이는 설계자의 의도에 따라 변경 가능하다.
이하에서는 본 발명의 일 실시예에 따른 프리퀀시 인터리빙 시그널링 방법에 대해 설명한다.
상술한 바와 같이 본 발명의 일 실시예에 따른 신호 프레임은 적어도 하나 이상의 서브 프레임을 포함할 수 있다. 또한 각 서브 프레임은 적어도 하나 이상의 데이터 심볼을 포함할 수 있으며, 서로 같거나 다른 OFDM 심볼 구조로 구성될 수 있다. 따라서 상술한 바와 같이 신호 프레임 내의 각 서브 프레임은 서로 같거나 다른 속성, 예를 들면, FFT 사이즈, GI 길이, NoA, 파일럿 패턴등의 속성을 가질 수 있다.
또한, 본 발명의 일 실시예에 따른 프리앰블 심볼들은 타임 도메인 상에서 서브 프레임 앞에 위치할 수 있으며, 방송 신호 수신 장치가 데이터 심볼들을 디텍팅하기 위해 필요한 정보를 전송할 수 있다. 본 발명에서는 해당 정보를 L1 시그널링 정보라고 호칭할 수 있다.
본 발명의 일 실시예에 따른 L1 시그널링 정보는 다시 L1 베이직 (L1 basic) 정보 및 L1 디테일 (L1 detail) 정보를 포함할 수 있다. 타임 디비전 (division) 상에서 L1 베이직 정보는 가장 첫번째 프리앰블 심볼에 매핑될 수 있으며, L1 디테일 정보는 매핑된 L1 베이직 정보 이후에 순차적으로 적어도 하나 이상의 프리앰블 심볼에 매핑될 수 있다. 만약 첫번째 프리앰블 심볼에 L1 베이직 정보가 매핑되고 남은 셀들이 있으면, L1 디테일 정보는 첫번째 프리앰블 심볼의 해당 셀들에 매핑될 수 있다.
본 발명의 일 실시예에 따른 L1 베이직 정보는 해당 방송 시스템의 기본적인 정보, 예를 들면 현재 신호 프레임을 위한 L1 베이직 정보 등의 버전 정보, PAPR 정보, 프레임 길이 정보 등을 포함할 수 있다. 또한 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 L1 베이직 정보를 먼저 디텍팅(디코딩)하므로, L1 베이직 정보는 L1 디테일 정보를 디텍팅(디코딩)하기 위한 정보, 예를 들면 첫번째 프리앱블 심볼을 뺀 전체 프리앰블 심볼의 개수 정보, L1 디테일 정보의 크기 정보, FEC 타입 정보 등을 포함할 수 있다.
또한 L1 베이직 정보는 본 발명의 일 실시예에 따른 첫번째 서브 프레임 (파티션)에 대한 정보를 포함할 수 있다. 첫번째 서브 프레임은 프리앰블 바로 뒤에 위치하므로, L1 베이직 정보를 통해 첫번째 서브 프레임을 처리하기 위한 정보가 시그널링 되면 (혹은 L1 베이직 정보가 첫번째 서브 프레임을 처리하기 위한 정보를 포함하면), 수신기가 L1 디테일 정보를 획득하지 않고도 곧바로 첫번째 서브 프레임을 처리할 수 있다는 장점이 있다. 본 발명의 일 실시예에 따른 첫번째 서브 프레임에 대한 정보는 첫번째 서브 프레임을 곧바로 처리하기 위해 필요한 정보로서, FFT 모드 정보, GI 정보, 첫번째 서브 프레임의 시작 심볼 (또는 셀) 정보, 파일럿 패턴 정보 등을 포함할 수 있다. 이는 설계자의 의도에 따라 변경 가능하다.
본 발명의 일 실시예에 따른 L1 디테일 정보는 첫번째 서브 프레임을 제외한 나머지 서브 프레임에 대한 정보를 포함할 수 있다. 본 발명의 일 실시예에 따른 서브 프레임에 대한 정보는 FFT 모드 정보, GI 정보, 첫번째 서브 프레임의 시작 심볼 (또는 셀) 정보, 파일럿 패턴 정보 등을 포함할 수 있다. 이는 설계자의 의도에 따라 변경 가능하다.
본 발명의 일 실시예에 따른 서브 프레임은 복수개의 데이터 심볼들을 포함할 수 있다. 본 발명의 일 실시예에 따른 서브 프레임은 서브 프레임 바운더리 심볼(Subframe boundary symbol)을 더 포함할 수 있다. 서브 프레임 바운더리 심볼은 서브 프레임 내에 존재할 수도 있고, 존재하지 않을 수도 있다. 서브 프레임 바운더리 심볼은 방송 신호 수신기에서 보다 정확한 채널 추정을 수행할 수 있도록 데이터 심볼보다 큰 파일럿 덴시티 (density)를 갖는 심볼로서, 서브 프레임의 시작 부분 또는 끝부분에 위치할 수 있다.
첫번째 서브 프레임 내의 서브 프레임 바운더리 심볼이 서브 프레임의 시작 부분 또는 끝부분에 존재하는지 여부는 상술한 L1 베이직 정보를 통해 시그널링 되며, 나머지 서브 프레임 내의 서브 프레임 바운더리 심볼이 서브 프레임의 시작 부분 또는 끝부분에 존재하는지 여부는 상술한 L1 디테일 정보를 통해 시그널링 될 수 있다.
이하에서는 본 발명의 일 실시예에 따른 첫번째 서브 프레임과 나머지 서브 프레임의 프리퀀시 인터리빙 정보가 시그널링되는 방식에 대해 설명한다.
본 발명의 일 실시예에 따른 프리퀀시 인터리버는 FFT 모드에 따라 두 개의 연속한 심볼들을 포함하는 OFDM 심볼 페어에 대응하는 데이터 심볼들 또는 각 OFDM 심볼에 대응하는 데이터 심볼들을 주파수 도메인에서 인터리빙(프리퀀시 인터리빙)할 수 있다. 상술한 바와 같이, 프리앰블 심볼들, 각 서브 프레임은 FFT 모드가 같거나 다를 수 있으므로, 프리퀀시 인터리빙은 프리앰블 또는 각 서브 프레임마다 같거나 다르게 적용되거나, 적용되지 않을 수도 있다.
본 발명의 일 실시예에 따른 프리퀀시 인터리버는 프리앰블 심볼들에 대해서는 항상 프리퀀시 인터리빙을 수행할 수 있다. 따라서 수신측의 프리퀀시 디인터리버는 별도의 시그널링 정보를 수신할 필요 없이 송신 측의 프리퀀시 인터리빙의 역과정으로서 프리앰블 심볼들을 디인터리빙할 수 있다.
하지만 본 발명의 일 실시예에 따른 프리퀀시 인터리버는 각 서브 프레임들을 선택적으로 프리퀀시 인터리빙할 수 있으므로 방송 신호 수신기는 각 서브 프레임의 프리퀀시 인터리빙의 적용 여부를 지시하는 정보를 수신해야 한다. 따라서 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 모든 서브 프레임의 프리퀀시 인터리빙 적용여부를 지시하는 정보를 L1 디테일 정보를 통해 시그널링하거나, 첫번째 서브 프레임의 프리퀀시 인터리빙 적용여부를 지시하는 정보는 L1 베이직 정보를 통해 시그널링하고 나머지 서브 프레임의 프리퀀시 인터리빙 적용여부를 지시하는 정보는 L1 디테일 정보를 통해 시그널링할 수 있다.
상술한 바와 같이 본 발명의 일 실시예에 따른 L1 디테일 정보는 첫번째 서브 프레임을 제외한 나머지 서브 프레임들에 대한 정보를 포함할 수 있다. 이 경우, 첫번째 서브 프레임의 프리퀀시 인터리빙 적용 여부를 지시하는 정보는 나머지 서브 프레임의 프리퀀시 인터리빙 적용여부를 지시하는 정보와 함께 L1 디테일을 통해 시그널링 될 수 있다. 다만, 수신기는 L1 디테일 정보를 전부 디코딩한 뒤에 각 서브 프레임 별 프리퀀시 인터리빙 정보를 획득할 수 있다. 따라서 수신기는 L1 베이직 정보를 통해 첫번째 서브 프레임에 대한 정보를 획득하더라도 곧바로 첫번째 서브 프레임에 대한 프리퀀시 디인터리빙을 수행할 수 없으므로, 수신기의 추가 메모리 및 지연 (latency)을 야기할 수 있다는 단점이 있다.
따라서 수신기가 L1 디테일 정보를 획득하지 않고도 곧바로 첫번째 서브 프레임을 처리할 수 있도록 하기 위하여, 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 L1 베이직 정보를 통해 첫번째 서브 프레임의 프리퀀시 인터리빙이 적용되었는지 여부를 지시하는 정보를 시그널링 하고, L1 디테일 정보를 통해 나머지 서브 프레임들의 프리퀀시 인터리빙 적용여부를 지시하는 정보를 시그널링 할 수 있다.
따라서 수신기는 L1 베이직 정보만 디코딩하여 첫번째 서브 프레임의 프리퀀시 인터리빙 여부를 확인할 수 있으므로, L1 디테일 정보를 디코딩하는 동시에 첫번째 서브 프레임을 프리퀀시 디인터리빙할 수 있다. 또한, 수신기에서의 데이터 디코딩 지연 및 메모리 용량을 줄일 수 있다는 장점이 있다.
도 58은 본 발명의 일 실시예에 따른 L1 베이직 정보 및 L1 디테일 정보를 나타낸 도면이다.
본 도면은 L1 베이직 정보를 통해 첫번째 서브 프레임의 프리퀀시 인터리빙이 적용되었는지 여부를 지시하는 정보를 시그널링 하고, L1 디테일 정보를 통해 나머지 서브 프레임들의 프리퀀시 인터리빙 적용여부를 지시하는 정보를 시그널링하는 실시예를 나타낸 도면이다.
도면 상단은 본 발명의 일 실시예에 따른 L1 베이직 정보에 포함된 첫번째 서브 프레임 정보를 나타낸다. 본 발명의 일 실시예에 따른 첫번째 서브 프레임 정보는 L1B_First_Sub_num_ofdm_symbols, L1B_First_Sub_scattered_pilot_pattern, L1B_First_Sub_scattered_pilot_boots, L1B_First_Sub_sbs_first, L1B_First_Sub_sbs_last 및 L1B_First_Frequency_interleaver 필드들을 포함할 수 있다.
이하 각 필드에 대해 설명한다.
L1B_First_Sub_num_ofdm_symbols 필드는 첫번째 서브 프레임 내의 OFDM 심볼 개수를 지시할 수 있다.
L1B_First_Sub_scattered_pilot_pattern 필드는 첫번째 서브 프레임 내의 스캐터드 파일럿의 패턴을 지시할 수 있다.
L1B_First_Sub_scattered_pilot_boots 필드는 첫번째 서브 프레임 내의 스캐터드 파일럿의 파워를 지시할 수 있다.
L1B_First_Sub_sbs_first 필드는 첫번째 서브 프레임의 첫번째 심볼이 서브 프레임 바운더리 심볼인지 아닌지 여부를 지시할 수 있다. 본 필드의 값이 0인 경우, 첫번째 서브 프레임의 첫번째 심볼은 서브 프레임 바운더리 심볼이 아님을 의미하며, 1인 경우에는 첫번째 서브 프레임의 첫번째 심볼이 서브 프레임 바운더리 심볼임을 의미한다.
L1B_First_Sub_sbs_last 필드는 첫번째 서브 프레임의 마지막 심볼이 서브 프레임 바운더리 심볼인지 아닌지 여부를 지시할 수 있다. 본 필드의 값이 0인 경우, 첫번째 서브 프레임의 마지막 심볼은 서브 프레임 바운더리 심볼이 아님을 의미하며, 1인 경우에는 첫번째 서브 프레임의 마지막 심볼이 서브 프레임 바운더리 심볼임을 의미한다.
L1B_First_Frequency_interleaver 필드는 첫번째 서브 프레임의 프리퀀시 인터리빙 적용여부를 나타내는 필드이다. 본 필드의 값이 0 인 경우, 첫번째 서브 프레임에 대하여 프리퀀시 인터리빙이 적용되지 않음 (혹은 프리퀀시 인터리빙 바이패스)을 나타내며, 1인 경우에는 첫번째 서브 프레임에 대하여 프리퀀시 인터리빙이 적용됨을 나타낸다.
도면 하단은 L1 디테일 정보에 포함된 적어도 하나 이상의 서브 프레임 정보를 나타낸다. 도면에 도시된 i는 서브 프레임의 번호를 의미하며, 첫번째 서브 프레임 (0번째 서브 프레임)을 제외한 나머지 서브 프레임에 대한 정보를 루프(loop) 형식으로 나타낼 수 있다. 본 발명의 일 실시예에 따른 각 서브 프레임 정보는 L1D_mimo, L1D_miso, L1D_fft_size, L1D_reduced_carriers, L1D_guard_interval, L1D_num_ofdm_symbols, L1D_scattered_pilot_pattern, L1D_scattered_pilot_boost, L1D_sbs_first, L1D_sbs_last, L1D_Frequency_interleaver 필드들을 포함할 수 있다.
L1D_num_ofdm_symbols, L1D_scattered_pilot_pattern, L1D_scattered_pilot_boost, L1D_sbs_first, L1D_sbs_last, L1D_Frequency_interleaver 필드는 상술한 첫번째 서브 프레임 정보와 동일하므로 구체적인 설명은 생략하고 나머지 필드에 대해 설명한다.
L1D_mimo필드는 해당 서브 프레임 내의 데이터가 MIMO 처리되었는지를 나타낸다.
L1D_miso 필드는 해당 서브 프레임 내의 데이터가 MISO 처리되었는지 여부를 나타낸다. L1D_fft_size 필드는 해당 서브 프레임의 FFT 사이즈 (또는 모드)를 나타낸다.
L1D_reduced_carriers 필드는 현재 서브 프레임에 사용된 FFT 사이즈를 위한 캐리어들의 최대 개수에서 조정되는 캐리어 개수를 나타낸다. 캐리어 개수의 조정은 현재 서브 프레임 내의 모든 심볼들에 적용될 수 있다.
L1D_guard_interval 필드는 현재 서브 프레임의 심볼들에 사용되는 가드 인터벌 길이를 나타낸다.
본 도면에 도시된 L1 베이직 정보 및 L1 디테일 정보은 일 실시예로서, 구체적인 필드 및 필드 값은 설계자의 의도에 따라 변경가능하다.
도 59는 본 발명의 일 실시예에 따른 방송 신호 송신 방법의 플로우 차트이다.
본 발명의 일 실시예에 따른 방송 신호 송신 장치는 서비스 데이터를 인코딩할 수 있다(S59000).
상술한 바와 같이 각 피지컬 경로는 적어도 하나 이상의 서비스 또는 적어도 하나 이상의 서비스 컴포넌트를 전송할 수 있다. 본 발명의 일 실시예에 따른 피지컬 경로는 상술한 DP와 동일하며, 호칭은 설계자의 의도에 따라 변경 가능하다. 구체적인 인코딩 방법은 도 1 내지 도 29에서 설명한 바와 같다.
이 경우, 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 인코딩된 서비스 데이터를 포함하는 적어도 하나 이상의 신호 프레임을 생성할 수 있다(S59100). 구체적인 인코딩 방법은 도 1 내지 도 29에서 설명한 바와 같다.
이후, 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 적어도 하나 이상의 신호 프레임 내의 데이터를 기본 인터리빙 시퀀스 및 심볼 오프셋 값을 기반으로 생성된 인터리빙 시퀀스를 사용하여 프리퀀시 인터리빙할 수 있다(S59200). 구체적인 프리퀀시 인터리빙 방법은 도 30 내지 도 58에서 설명한 바와 같다. 또한 본 발명의 일 실시예에 따른 신호 프레임은 적어도 하나 이상의 프리앰블 심볼 및 적어도 하나 이상의 서브 프레임을 포함할 수 있다. 이 경우, 적어도 하나 이상의 프리앰블 심볼은 각 서브 프레임이 프리퀀시 인터리빙되었는지 여부를 지시하는 정보를 포함할 수 있다. 상술한 바와 같이, 각 서브 프레임의 프리퀀시 인터리빙 여부를 지시하는 정보는 L1 디테일 정보를 통해 시그널링 될 수도 있고, 첫번째 서브 프레임의 프리퀀시 인터리빙 여부를 지시하는 정보는 L1 베이직 정보를 통해 시그널링 되고, 나머지 서브 프레임들의 프리퀀시 인터리빙 여부를 지시하는 정보만 L1 디테일 정보를 통해 시그널링 될 수도 있다. 이는 설계자의 의도에 따라 변경 가능하다.
이후 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 프리퀀시 인터리빙된 데이터를 OFDM (Orthogonal Frequency Division Multiplex) 방식으로 모듈레이팅할 수 있다(S59300). 구체적인 내용은 도 1 내지 도 29에서 설명한 바와 같다.
이후 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 모듈레이팅된 데이터를 포함하는 방송 신호들을 전송할 수 있다(S59400). 구체적인 내용은 도 1 및 도 8에서 설명한 바와 같다.
본 발명의 사상이나 범위를 벗어나지 않고 본 발명에서 다양한 변경 및 변형이 가능함은 당업자에게 이해된다. 따라서, 본 발명은 첨부된 청구항 및 그 동등 범위 내에서 제공되는 본 발명의 변경 및 변형을 포함하는 것으로 의도된다.
본 명세서에서 장치 및 방법 발명이 모두 언급되고, 장치 및 방법 발명 모두의 설명은 서로 보완하여 적용될 수 있다.
본 발명의 일 실시예들에 따른 모듈, 유닛 또는 블락은 메모리(또는 저장 유닛)에 저장된 연속된 수행과정들을 실행하는 프로세서/하드웨어일 수 있다. 상술한 실시예의 각 단계 또는 방법들은 하드웨어/프로세서들에 의해 수행될 수 있다. 또한, 본 발명이 제시하는 방법들은 코드로서 실행될 수 있다. 이 코드는 프로세서가 읽을 수 있는 저장매체에 쓰여질 수 있고, 본 발명의 실시예들에 따른 장치가 제공하는 프로세서에 의해 읽혀질 수 있다.
다양한 실시예가 본 발명을 실시하기 위한 최선의 형태에서 설명되었다.
본 발명은 일련의 방송 신호 제공 분야에서 이용될 수 있다.
본 발명의 사상이나 범위를 벗어나지 않고 본 발명에서 다양한 변경 및 변형이 가능함은 당업자에게 자명하다. 따라서, 본 발명은 첨부된 청구항 및 그 동등 범위 내에서 제공되는 본 발명의 변경 및 변형을 포함하는 것으로 의도된다.

Claims (4)

  1. 서비스 데이터를 인코딩하는 단계;
    상기 인코딩된 서비스 데이터를 포함하는 적어도 하나 이상의 신호 프레임을 생성하는 단계;
    상기 적어도 하나 이상의 신호 프레임 내의 데이터를 기본 인터리빙 시퀀스 및 심볼 오프셋 값을 기반으로 생성된 인터리빙 시퀀스를 사용하여 프리퀀시 인터리빙하는 단계;
    상기 프리퀀시 인터리빙된 데이터를 OFDM (Orthogonal Frequency Division Multiplex) 방식으로 모듈레이팅하는 단계; 및
    상기 모듈레이팅된 데이터를 포함하는 방송 신호들을 전송하는 단계를 포함하는 방송 신호 송신 방법.
  2. 제 1 항에 있어서,
    상기 신호 프레임은 적어도 하나 이상의 프리앰블 심볼 및 적어도 하나 이상의 서브 프레임을 포함하고, 상기 적어도 하나 이상의 프리앰블 심볼은 각 서브 프레임이 프리퀀시 인터리빙되었는지 여부를 지시하는 정보를 포함하는 방송 신호 송신 방법.
  3. 서비스 데이터를 인코딩하는 인코더;
    상기 인코딩된 서비스 데이터를 포함하는 적어도 하나 이상의 신호 프레임을 생성하는 프레이밍 블록;
    상기 적어도 하나 이상의 신호 프레임 내의 데이터를 기본 인터리빙 시퀀스 및 심볼 오프셋 값을 기반으로 생성된 인터리빙 시퀀스를 사용하여 프리퀀시 인터리빙하는 프리퀀시 인터리버;
    상기 프리퀀시 인터리빙된 데이터를 OFDM (Orthogonal Frequency Division Multiplex) 방식으로 모듈레이팅하는 모듈레이터; 및
    상기 모듈레이팅된 데이터를 포함하는 방송 신호들을 전송하는 전송부를 포함하는 방송 신호 송신 장치.
  4. 제 3항에 있어서,
    상기 신호 프레임은 적어도 하나 이상의 프리앰블 심볼 및 적어도 하나 이상의 서브 프레임을 포함하고, 상기 적어도 하나 이상의 프리앰블 심볼은 각 서브 프레임이 프리퀀시 인터리빙되었는지 여부를 지시하는 정보를 포함하는 방송 신호 송신 장치.
PCT/KR2016/002778 2015-07-16 2016-03-18 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 WO2017010656A1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US15/741,167 US10498489B2 (en) 2015-07-16 2016-03-18 Broadcast signal transmitting device, broadcast signal receiving device, broadcast signal transmitting method, and broadcast signal receiving method
CN201680040932.6A CN107836119A (zh) 2015-07-16 2016-03-18 广播信号发送装置、广播信号接收装置、广播信号发送方法和广播信号接收方法
KR1020187002368A KR102096405B1 (ko) 2015-07-16 2016-03-18 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
KR1020207008793A KR102225953B1 (ko) 2015-07-16 2016-03-18 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
EP16824574.4A EP3324632A4 (en) 2015-07-16 2016-03-18 DIFFUSION SIGNAL TRANSMITTING DEVICE, DIFFUSION SIGNAL RECEIVING DEVICE, DIFFUSION SIGNAL TRANSMITTING METHOD, AND DIFFUSION SIGNAL RECEIVING METHOD

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562193580P 2015-07-16 2015-07-16
US62/193,580 2015-07-16

Publications (1)

Publication Number Publication Date
WO2017010656A1 true WO2017010656A1 (ko) 2017-01-19

Family

ID=57757019

Family Applications (4)

Application Number Title Priority Date Filing Date
PCT/KR2016/000891 WO2017010640A1 (ko) 2015-07-16 2016-01-27 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
PCT/KR2016/000893 WO2017010641A1 (ko) 2015-07-16 2016-01-27 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송신호 수신 방법
PCT/KR2016/002778 WO2017010656A1 (ko) 2015-07-16 2016-03-18 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
PCT/KR2016/002773 WO2017010655A1 (ko) 2015-07-16 2016-03-18 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법

Family Applications Before (2)

Application Number Title Priority Date Filing Date
PCT/KR2016/000891 WO2017010640A1 (ko) 2015-07-16 2016-01-27 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
PCT/KR2016/000893 WO2017010641A1 (ko) 2015-07-16 2016-01-27 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송신호 수신 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
PCT/KR2016/002773 WO2017010655A1 (ko) 2015-07-16 2016-03-18 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법

Country Status (7)

Country Link
US (6) US10033442B2 (ko)
EP (4) EP3324593A4 (ko)
JP (2) JP6640982B2 (ko)
KR (6) KR102065426B1 (ko)
CN (4) CN107836091B (ko)
TW (1) TWI603598B (ko)
WO (4) WO2017010640A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3104540B1 (en) * 2014-02-07 2021-09-15 Panasonic Intellectual Property Corporation of America Transmission device, transmission method, receiving device and receiving method
GB2539662A (en) * 2015-06-22 2016-12-28 Sony Corp Transmitter and Receiver and Methods of Trasmitting and Receiving
EP3324593A4 (en) * 2015-07-16 2019-03-20 LG Electronics Inc. BROADCAST SIGNAL DEVICE, BROADCAST SIGNAL RECEIVER, BROADCAST SENDING METHOD AND BROADCAST SIGNAL RECEPTION PROCEDURE
WO2017014356A1 (ko) 2015-07-17 2017-01-26 엘지전자(주) 방송 신호 송수신 장치 및 방법
GB2540593A (en) * 2015-07-22 2017-01-25 Sony Corp Receiver and method of receiving
CN107667490B (zh) * 2015-07-27 2019-10-25 Lg电子株式会社 用于发送和接收广播信号的设备和方法
EP3570578B1 (en) * 2018-05-15 2021-12-22 Volkswagen Aktiengesellschaft Apparatus, method and computer program for determining information related to an authenticity of a wireless message in a wireless group communication among vehicles of a group of vehicles
WO2020087501A1 (en) * 2018-11-02 2020-05-07 Nokia Shanghai Bell Co., Ltd. Interleaving pattern based noma technology
CN114365529B (zh) * 2019-07-08 2023-11-14 Lg电子株式会社 用于确定iab节点的链路可用性的方法和使用该方法的节点
US20230135780A1 (en) * 2021-11-03 2023-05-04 Qualcomm Incorporated Techniques for signaling symbol format for guard interval based waveforms
CN114598419B (zh) * 2021-11-12 2023-08-01 北京智芯微电子科技有限公司 交织器、解交织器、及其执行的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008147053A1 (en) * 2007-06-01 2008-12-04 Samsung Electronics Co., Ltd. Orthogonal frequency-division multiplexing (ofdm) transmitting and receiving device for transmismitting and receiving an ofdm symbol having symbols interleaved variably, and methods thereof
WO2010058891A1 (en) * 2008-11-18 2010-05-27 Lg Electronics Inc. Apparatus for transmitting and receiving a signal and method of transmitting and receiving a signal
WO2012171854A1 (en) * 2011-06-16 2012-12-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Transmitter and receiver using non-adjacent component interleaving
US20130039397A1 (en) * 2010-03-08 2013-02-14 Sony Corporation Communications system using adaptive orthogonal frequency division multiplexing
US20150146804A1 (en) * 2013-11-25 2015-05-28 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast, signals, method for transmitting broadcast signals and method for receiving broadcast signals

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63133355A (ja) * 1986-11-25 1988-06-06 Victor Co Of Japan Ltd 情報信号記録方式及び情報信号記録媒体
US5387941A (en) * 1991-06-14 1995-02-07 Wavephore, Inc. Data with video transmitter
US7769097B2 (en) * 2003-09-15 2010-08-03 Intel Corporation Methods and apparatus to control transmission of a multicarrier wireless communication channel through multiple antennas
KR100640935B1 (ko) 2003-09-16 2006-11-02 엘지전자 주식회사 디지털 ｔｖ 수신기 및 자기 진단 방법
US7570695B2 (en) * 2003-12-18 2009-08-04 Intel Corporation Method and adaptive bit interleaver for wideband systems using adaptive bit loading
JP2006128801A (ja) * 2004-10-26 2006-05-18 Okano Electric Wire Co Ltd データ通信装置
KR100917201B1 (ko) 2007-12-11 2009-09-16 엘지전자 주식회사 신호 송수신 방법 및 신호 송수신 장치
KR101388794B1 (ko) 2008-03-03 2014-04-23 삼성전자주식회사 무선 방송 시스템에서 인-밴드 시그널링 정보 송수신 방법 및 장치
TWI458301B (zh) * 2008-03-11 2014-10-21 Koninkl Philips Electronics Nv 用於多重次載波聯合調變正交分頻多工傳輸器的彈性結構
GB2460459B (en) 2008-05-30 2012-07-11 Sony Corp Data processing apparatus and method
CN102246516B (zh) * 2008-12-12 2014-08-27 Lg电子株式会社 用于发送和接收信号的装置以及用于发送和接收信号的方法
US9172572B2 (en) * 2009-01-30 2015-10-27 Samsung Electronics Co., Ltd. Digital video broadcasting-cable system and method for processing reserved tone
CN102308577B (zh) * 2009-02-11 2015-07-01 Lg电子株式会社 用于发送和接收信号的装置以及用于发送和接收信号的方法
US8787497B2 (en) * 2009-02-12 2014-07-22 Lg Electronics Inc. Apparatus for transmitting and receiving a signal and method of transmitting and receiving a signal
US8503551B2 (en) * 2009-02-13 2013-08-06 Lg Electronics Inc. Apparatus for transmitting and receiving a signal and method of transmitting and receiving a signal
US8902858B2 (en) 2009-07-15 2014-12-02 Qualcomm Incorporated Low reuse preamble
US8958490B2 (en) * 2009-12-31 2015-02-17 Allen LeRoy Limberg COFDM broadcasting with single-time retransmission of COFDM symbols
WO2011105750A2 (ko) * 2010-02-23 2011-09-01 엘지전자 주식회사 방송 신호 송/수신기 및 방송 신호 송/수신 방법
US9456234B2 (en) * 2010-02-23 2016-09-27 Lg Electronics Inc. Broadcasting signal transmission device, broadcasting signal reception device, and method for transmitting/receiving broadcasting signal using same
WO2011105759A2 (ko) * 2010-02-23 2011-09-01 엘지전자 주식회사 방송 신호 송/수신기 및 방송 신호 송/수신 방법
EP2555510A4 (en) 2010-04-01 2015-04-01 Lg Electronics Inc DEVICE FOR TRANSMITTING BROADCAST SIGNALS, DEVICE FOR RECEIVING BROADCAST SIGNALS, AND METHOD FOR SENDING AND RECEIVING A BROADCAST SIGNAL IN A DEVICE FOR SENDING AND RECEIVING BROADCAST SIGNALS
EP2566156A4 (en) * 2010-04-28 2015-04-29 Lg Electronics Inc BROADCAST TRANSMITTER, BROADCAST RECEIVER AND METHOD FOR SENDING AND RECEIVING BROADCAST SIGNALS WITH DEVICES FOR TRANSMITTING AND RECEIVING BROADCAST SIGNALS
US8638761B2 (en) * 2010-10-06 2014-01-28 Qualcomm Incorporated Low-latency interleaving for low-density parity-check (LDPC) coding
WO2012067362A2 (ko) * 2010-11-17 2012-05-24 엘지전자 주식회사 방송 신호 송/수신기 및 방송 신호 송/수신 방법
KR101844229B1 (ko) * 2010-11-23 2018-04-02 엘지전자 주식회사 방송 신호 송/수신기 및 방송 신호 송/수신 방법
US9203670B2 (en) 2012-06-01 2015-12-01 Electronics And Telecommunications Research Institute Frame structure for terrestrial cloud broadcast and a method of receiving the same
US9432153B2 (en) * 2013-06-12 2016-08-30 Samsung Electronics Co., Ltd. Mapping cells to symbols
WO2014204181A1 (en) 2013-06-19 2014-12-24 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
EP3033880A4 (en) 2013-08-14 2017-04-26 LG Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
CN105453555B (zh) * 2013-08-14 2019-07-12 Lg电子株式会社 传输广播信号的装置、传输广播信号的方法和接收广播信号的方法
CA2919834C (en) * 2013-08-23 2018-10-23 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
KR101871730B1 (ko) * 2013-09-27 2018-06-27 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법
US9363026B2 (en) 2013-10-11 2016-06-07 Dell Products L.P. Systems and methods for measurement of electrical channel loss
EP3069515B1 (en) * 2013-11-11 2020-07-15 LG Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
KR101765022B1 (ko) 2013-11-13 2017-08-03 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법
US9379928B2 (en) * 2013-11-17 2016-06-28 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
GB2533308A (en) 2014-12-15 2016-06-22 Sony Corp Transmitter and method of transmitting and receiver and method of receiving
CA2972953C (en) 2015-01-05 2020-02-18 Lg Electronics Inc. Broadcast signal transmission apparatus, broadcast signal reception apparatus, broadcast signal transmission method, and broadcast signal reception method
KR101889796B1 (ko) * 2015-01-26 2018-09-20 엘지전자 주식회사 방송 신호 송수신 장치 및 방법
CN107113088B (zh) * 2015-02-04 2020-10-20 Lg 电子株式会社 收发广播信号的装置和方法
WO2016125968A1 (ko) * 2015-02-06 2016-08-11 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
WO2016144004A1 (ko) * 2015-03-09 2016-09-15 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
CN107431562B (zh) * 2015-04-06 2021-06-18 Lg电子株式会社 用于发送和接收广播信号的设备和方法
CN106664157B (zh) * 2015-06-29 2020-03-10 Lg电子株式会社 用于发送和接收广播信号的设备和方法
EP3324593A4 (en) * 2015-07-16 2019-03-20 LG Electronics Inc. BROADCAST SIGNAL DEVICE, BROADCAST SIGNAL RECEIVER, BROADCAST SENDING METHOD AND BROADCAST SIGNAL RECEPTION PROCEDURE
WO2017014356A1 (ko) * 2015-07-17 2017-01-26 엘지전자(주) 방송 신호 송수신 장치 및 방법
CN111786924B (zh) * 2015-09-10 2023-03-28 Lg 电子株式会社 广播信号发送装置和方法以及广播信号接收装置和方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008147053A1 (en) * 2007-06-01 2008-12-04 Samsung Electronics Co., Ltd. Orthogonal frequency-division multiplexing (ofdm) transmitting and receiving device for transmismitting and receiving an ofdm symbol having symbols interleaved variably, and methods thereof
WO2010058891A1 (en) * 2008-11-18 2010-05-27 Lg Electronics Inc. Apparatus for transmitting and receiving a signal and method of transmitting and receiving a signal
US20130039397A1 (en) * 2010-03-08 2013-02-14 Sony Corporation Communications system using adaptive orthogonal frequency division multiplexing
WO2012171854A1 (en) * 2011-06-16 2012-12-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Transmitter and receiver using non-adjacent component interleaving
US20150146804A1 (en) * 2013-11-25 2015-05-28 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast, signals, method for transmitting broadcast signals and method for receiving broadcast signals

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3324632A4 *

Also Published As

Publication number Publication date
US20180191464A1 (en) 2018-07-05
WO2017010641A1 (ko) 2017-01-19
US10291357B2 (en) 2019-05-14
KR102088024B1 (ko) 2020-04-20
WO2017010655A1 (ko) 2017-01-19
EP3324632A4 (en) 2019-03-13
CN113114425A (zh) 2021-07-13
CN113114425B (zh) 2023-06-20
CN113114424B (zh) 2023-06-20
EP3324563A4 (en) 2019-03-13
EP3324594A4 (en) 2019-03-20
CN107836091B (zh) 2021-05-11
EP3324632A1 (en) 2018-05-23
JP2018529247A (ja) 2018-10-04
WO2017010640A1 (ko) 2017-01-19
US10491332B2 (en) 2019-11-26
EP3324593A1 (en) 2018-05-23
CN107836091A (zh) 2018-03-23
CN113114424A (zh) 2021-07-13
EP3324593A4 (en) 2019-03-20
KR102065426B1 (ko) 2020-01-13
KR102225953B1 (ko) 2021-03-10
US10498489B2 (en) 2019-12-03
KR20200035489A (ko) 2020-04-03
KR102065425B1 (ko) 2020-02-11
JP2018520610A (ja) 2018-07-26
TWI603598B (zh) 2017-10-21
KR20180026471A (ko) 2018-03-12
TW201705705A (zh) 2017-02-01
KR20180026473A (ko) 2018-03-12
JP6640982B2 (ja) 2020-02-05
US10505675B2 (en) 2019-12-10
US10033442B2 (en) 2018-07-24
KR20180026467A (ko) 2018-03-12
US11012189B2 (en) 2021-05-18
US20180302185A1 (en) 2018-10-18
KR20180026466A (ko) 2018-03-12
US20200106556A1 (en) 2020-04-02
KR102096405B1 (ko) 2020-05-27
US20180227160A1 (en) 2018-08-09
EP3324594A1 (en) 2018-05-23
KR102202339B1 (ko) 2021-01-13
KR20200027062A (ko) 2020-03-11
EP3324563A1 (en) 2018-05-23
CN107836119A (zh) 2018-03-23
US20170019221A1 (en) 2017-01-19
US20170019440A1 (en) 2017-01-19

Similar Documents

Publication Publication Date Title
WO2015163597A1 (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
WO2016163621A1 (ko) 방송 신호 송수신 장치 및 방법
WO2016122060A1 (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
WO2016125989A1 (ko) 방송 신호 송수신 장치 및 방법
WO2016093468A1 (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
WO2016125991A1 (ko) 방송 신호 송수신 장치 및 방법
WO2016144004A1 (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
WO2017010656A1 (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
WO2015156569A1 (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
WO2016060354A1 (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
WO2015182901A1 (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
WO2017014355A1 (ko) 방송 신호 송수신 장치 및 방법
WO2015190694A1 (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
WO2016153127A1 (ko) 방송 신호 송수신 장치 및 방법
WO2016027965A1 (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
WO2016122063A1 (ko) 방송 신호 송수신 장치 및 방법
EP3092760A1 (en) Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
WO2016153142A1 (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
WO2017003038A1 (ko) 방송 신호 송수신 장치 및 방법
WO2016085083A1 (ko) 방송 신호 송수신 장치 및 방법
WO2017003027A1 (ko) 방송 신호 송수신 장치 및 방법
WO2015186942A1 (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
WO2016125970A1 (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
WO2017073853A1 (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
WO2016153118A1 (ko) 방송 신호 송수신 장치 및 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16824574

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20187002368

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2016824574

Country of ref document: EP