WO2016206980A1 - Vorrichtung und ein verfahren zur simulation von fehlerzuständen in einer leitung - Google Patents

Vorrichtung und ein verfahren zur simulation von fehlerzuständen in einer leitung Download PDF

Info

Publication number
WO2016206980A1
WO2016206980A1 PCT/EP2016/063050 EP2016063050W WO2016206980A1 WO 2016206980 A1 WO2016206980 A1 WO 2016206980A1 EP 2016063050 W EP2016063050 W EP 2016063050W WO 2016206980 A1 WO2016206980 A1 WO 2016206980A1
Authority
WO
WIPO (PCT)
Prior art keywords
fault
relay
circuit
signal lines
line
Prior art date
Application number
PCT/EP2016/063050
Other languages
English (en)
French (fr)
Inventor
Michael ZADE
Jan-Henning GAUS
Original Assignee
Volkswagen Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Volkswagen Aktiengesellschaft filed Critical Volkswagen Aktiengesellschaft
Publication of WO2016206980A1 publication Critical patent/WO2016206980A1/de

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/005—Testing of electric installations on transport means
    • G01R31/006—Testing of electric installations on transport means on road vehicles, e.g. automobiles or trucks
    • G01R31/007—Testing of electric installations on transport means on road vehicles, e.g. automobiles or trucks using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/58—Testing of lines, cables or conductors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/46—Monitoring; Testing

Definitions

  • the invention relates to an apparatus and a method for simulating fault conditions in a line with two high-frequency signal lines, such as a
  • High-frequency signal lines such as Ethernet, for example, in vehicles, the need for test equipment for the simulation of fault conditions in the line also grows.
  • US 2006/0268898 A1 discloses a further apparatus of a test environment, namely an error detection in an Ethernet terminal, which is effectively a counterpart to the present invention.
  • EP 1 989 560 B1 discloses a general error circuit without reference to high-frequency lines or signals.
  • the Ethernet standard is only used to control the
  • the invention is based on the object, the testing of high frequency capable
  • the inventive circuit arrangement for simulating fault conditions in a line with two high-frequency signal lines, with two terminals for a first signal line and two terminals for a second signal line, wherein the two terminals are each connected by means of a line section comprises that in each
  • a fault circuit relay is arranged to provide a fault, wherein an output of each fault circuit relay is connected to the line section and another output is connected to a first fault selection relay, that the outputs of the first fault selection relay each with second Starbucksausuß- Relay are connected.
  • the circuit arrangement according to the invention has the advantage that in addition to the possibility of simulating numerous errors, only a single relay in each signal line, that is, in the waveform, is arranged. Thus, the signal quality in the error-free case of
  • Circuit arrangement only slightly influenced.
  • the circuitry is capable of generating physical faults in the line. This allows the testing of components connected to this line in response to the error simulated in the line.
  • the relays and signal paths are symmetrical.
  • Signal line outputs are made.
  • a circuit board of the circuit stub lines preferably short against the frequency or the
  • Wavelength of the signal to be executed Wavelength of the signal to be executed.
  • Signal frequencies or transmission frequencies used in the error simulation are within the range of up to a few MHz, such as 31, 25 MHz for 100 Mbit Ethernet.
  • the circuit arrangement can be in different
  • Test environments can be used to perform, for example, component tests, composite tests and integration tests.
  • the fault circuit relay may be a normally open relay. This can easily be ensured that normally no error is simulated, since it is de-energized at rest.
  • a short circuit fault selection relay may be configured to short-circuit one
  • Signal line to ground or to simulate a battery voltage.
  • the consideration of this error case is important in the vehicle sector.
  • such a relay is provided for each signal line.
  • At least one attenuation fault selection relay may be configured to simulate balanced attenuation of both signal lines. This relay enables fault simulation, especially in the high-frequency range. Two other relays and a resistance circuit may be provided between the damping fault selection relay and the two signal lines so as to simulate one of two attenuation values. This allows a simple and symmetrical design for providing two attenuation values, for example 3 and 10 dB. With the damping, for example, an incorrect contact of a plug can be simulated.
  • a floating fault selection relay may be configured to simulate an interruption of one or both signal lines or a short circuit between the two signal lines. This is a common error in the vehicle sector, which can now also be simulated for high-frequency signals.
  • a first fault selection relay of one of the two signal lines can be connected to two second
  • Error selection relay may be connected in the form of a short-circuit fault selection relay and a floating fault selection relay. This cascaded arrangement allows a simple circuit design with optimized signal path.
  • a first fault selection relay of one of the two signal lines can be connected to two second
  • Fault selection relay in the form of a damping fault selection relay and a
  • Error selection relay can be connected and the error selection relay can with a
  • the inventive method for simulating fault conditions in a line having two high frequency signal lines comprises arranging in each signal line a fault switching relay for providing a fault, each fault circuit relay having at least one cascaded one behind the fault circuit relay,
  • Error selection relay is connected to select one of several error types. The same advantages and modifications apply as described above.
  • An interruption of one or both signal lines or a short circuit between the two signal lines can be simulated. This is a common error in the vehicle sector, which can now also be simulated for high-frequency signals.
  • a symmetrical damping of both signal lines can be simulated.
  • two attenuation values may be provided, for example, 3 and 10 dB.
  • the damping for example, an incorrect contact of a plug can be simulated.
  • Figure 1 is a block diagram of a circuit arrangement according to a
  • FIG. 2 shows a board layout of a circuit arrangement according to FIG.
  • FIG. 1 shows a block diagram of a circuit arrangement 10 for simulating
  • the circuit arrangement 10 includes a first line section 12 and a second line section 14.
  • the first line section 12 is located between the terminals 12a and 12b and connects them.
  • the second line section 14 is located between the terminals 14a and 14b and connects them.
  • the connections do not have to exist permanently, but can be separated to simulate fault conditions or changed in their physical properties such as resistance, reflection behavior or the like.
  • the circuit arrangement 10 can be subdivided into a plurality of blocks or functional areas.
  • a circuit section 16 determines whether an error or no error is simulated.
  • Another circuit area 18 determines whether a damping, short circuit / floating or a short circuit to ground / battery is simulated.
  • a circuit area 20 determines whether the short to ground or battery is simulated.
  • To implement the decision switches are provided in each circuit area. Here the switches are designed as relays. Relays are electromechanical components and have the advantage of a high
  • Insulation resistance and a high reverse voltage of the switching path Insulation resistance and a high reverse voltage of the switching path.
  • electronic switches with transistors can be used.
  • a first fault circuit relay 24 is arranged.
  • the fault circuit relay 24 is designed, for example, as a normally open relay and connects the two terminals 12a and 12b with one another in its rest position. This is the case that no error is simulated. In this case, the signal path passes only through this one relay, so that the signal quality is reduced only slightly compared to a standard line. In a working position, the fault circuit relay 24 is connected to a first fault selection relay 26.
  • the first fault selection relay 26 is connected to an output with a second fault selection relay 28.
  • An output of the second fault selection relay 28 is connected to a
  • Short-circuit fault selection relay 30 is connected, which is adapted to simulate a short circuit of the first line section 12 and the connected signal line to ground (terminal 31) or against a battery voltage (terminal 30). For this fault simulation, the signal path from the terminal 12a passes through the relays 24, 26, 28 and 30.
  • An attenuation error selection relay 32 is connected to the other output of the first one
  • Error selection relay 26 connected and adapted to simulate a symmetrical damping of both signal lines or line sections 12 and 14.
  • two further relays 34 and 36 and a resistance circuit 38 are provided between the damping fault selection relay 32 and the two line sections 12 and 14 or signal lines so as to simulate one of two attenuation values.
  • the Attenuation values can be set via the resistor circuit 38 and are for example 3 and 10 dB.
  • the two relays 34 and 36 are in this schematic
  • FIG. 1 Representation of Figure 1 each shown as two simultaneously actuated relay.
  • two relays are used, which are connected between the line sections 12 and 14.
  • a first part of the resistance circuit 38 is switched and thus set a first damping.
  • a second part of the resistance circuit 38 is switched and thus set a second damping.
  • the signal path from the terminal 12a is through the relays 24, 26, 32 and 34 or 36 to the terminal 12b.
  • a floating fault selection relay 40 is connected to the other output of the second fault selection relay 28 and configured to interrupt one or both signal lines or the two line sections 12 and 14 or a short circuit between the two signal lines or the two
  • the wiring of the second line section 14 is similar and largely symmetrical to that of the first line section 12. Only the attenuation is switched completely over the first line section 12 and finds no correspondence in the second
  • a second fault circuit relay 42 is arranged in the second line section 14 analogous to the first fault circuit relay 24 and performs the same function.
  • the two fault circuit relays 24 and 42 can be switched synchronously or independently of each other.
  • Another first fault selection relay 44 is connected to an output of the second
  • the further first fault selection relay 44 is connected to a further short-circuit fault selection relay 46, which is identical to the short-circuit fault selection relay 30 and performs the same function, short-circuiting the second line section 14 or the signal line connected to ground ( Terminal 31) or against one
  • the second output of the further first fault selection relay 44 is connected to the floating fault selection relay 40.
  • the line sections 12 and 14 or the signal lines connected thereto can be short-circuited via the relays 24, 26, 28, 40, 44 and 42.
  • the floating fault selection relay 40 enables a break in the line.
  • the two relays 40 and 46 connected to the first fault selecting relay 44 may also be referred to as second fault selecting relays because the two relays 40 and 46 allow further fault selection.
  • FIG. 2 shows an exemplary representation of a board layout of the circuit arrangement 10.
  • the two line sections 12 and 14 are arranged between two contacts or connectors 48, wherein the terminals 12 a, b and 14 a, b are designed, for example, as contacts on the board 50.
  • the two fault circuit relays 24 and 42 or their signal paths are arranged symmetrically to the line sections 12 and 14. Equally symmetrical, the relays 28 and 30 are arranged to the relays 44 and 46. The two relays 34 and 36 are arranged symmetrically between the two line sections 12 and 14. Overall, the relays are arranged such that a total symmetrical signal line guide is provided on the board 50 and as short stub lines are available.
  • a controller is provided to control the individual relays based on the particular fault program selected.
  • a socket 52 may be provided on the board 50 to provide control or conduction to the controller
  • the controller may be part of the circuit 10 or be formed externally to the circuit 10.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Dc Digital Transmission (AREA)

Abstract

Die Erfindung betrifft eine Schaltungsanordnung (10) zur Simulation von Fehlerzuständen in einer Leitung mit zwei hochfrequenzfähigen Signalleitungen, mit zwei Anschlüssen (12a, b) für eine erste Signalleitung und zwei Anschlüssen (14a, b) für eine zweite Signalleitung, wobei die zwei Anschlüsse (12a, b; 14a, b) jeweils mittels eines Leitungsabschnitts (12, 14) verbunden sind. Es ist vorgesehen, dass in jedem Leitungsabschnitt (12, 14) ein Fehlerschaltungs-Relais (24, 42) zum Bereitstellen eines Fehlers angeordnet ist, wobei ein Ausgang jedes Fehlerschaltungs- Relais (24, 42) mit dem Leitungsabschnitt (12, 14) verbunden ist und ein weiterer Ausgang mit einem ersten Fehlerauswahl-Relais (26, 44) verbunden ist, so dass die Ausgänge der ersten Fehlerauswahl-Relais (26, 44) jeweils mit zweiten Fehlerauswahl-Relais (28, 40, 46) verbunden sind.

Description

Beschreibung
Vornchtung und ein Verfahren zur Simulation von Fehlerzuständen in einer Leitung
Die Erfindung betrifft eine Vorrichtung und ein Verfahren zur Simulation von Fehlerzuständen in einer Leitung mit zwei hochfrequenzfähigen Signalleitungen, wie zum Beispiel einer
Ethernetleitung.
Mit zunehmender Verbreitung hochfrequenter Kommunikation beziehungsweise
hochfrequenzfähigen Signalleitungen, wie Ethernet zum Beispiel auch in Fahrzeugen, wächst auch das Bedürfnis nach Testgeräten zur Simulation von Fehlerzuständen in der Leitung.
Im Automobilbereich ist die Absicherung der Kommunikationsfähigkeit von einzelnen
Steuergeräten wichtig. Diese Überprüfung erfolgt unter anderem im Einzelsteuergerätetest. Im Rahmen des Einzelsteuergerätetests ist es üblich, eine Überprüfung der physikalischen Übertragungseigenschaften sowie der Reaktion auf physikalische Fehler vorzunehmen. Hierfür werden Fehlerschaltungen verwendet, die eine Simulation von Fehlern, wie sie im Fahrzeug eintreten, erlauben. Hierzu zählen unter anderem Kurzschlüsse zur Masse, zur
Batteriespannung oder auch zwischen den einzelnen Signalleitungen.
US 2006/0268898 A1 offenbart eine weitere Vorrichtung einer Testumgebung, nämlich eine Fehlerdetektion in einem Ethernet-Endgerät, die gewissermaßen ein Gegenstück zu der vorliegenden Erfindung ist.
EP 1 989 560 B1 offenbart eine allgemeine Fehlerschaltung ohne Bezug zu hochfrequenten Leitungen oder Signalen. Der Ethernet-Standard wird lediglich zur Steuerung der
Fehlerszenarien verwendet.
Der Erfindung liegt nun die Aufgabe zugrunde, das Testen von hochfrequenzfähigen
Signalleitungen zu verbessern.
Diese Aufgabe wir gelöst mit einer Vorrichtung gemäß Anspruch 1 beziehungsweise einem Verfahren gemäß Anspruch 9. Die erfindungsgemäße Schaltungsanordnung zur Simulation von Fehlerzuständen in einer Leitung mit zwei hochfrequenzfähigen Signalleitungen, mit zwei Anschlüssen für eine erste Signalleitung und zwei Anschlüssen für eine zweite Signalleitung, wobei die zwei Anschlüsse jeweils mittels eines Leitungsabschnitts verbunden sind, umfasst dass in jedem
Leitungsabschnitt ein Fehlerschaltungs-Relais zum Bereitstellen eines Fehlers angeordnet ist, wobei ein Ausgang jedes Fehlerschaltungs-Relais mit dem Leitungsabschnitt verbunden ist und ein weiterer Ausgang mit einem ersten Fehlerauswahl-Relais verbunden ist, dass die Ausgänge der ersten Fehlerauswahl-Relais jeweils mit zweiten Fehlerauswahl-Relais verbunden sind.
Die erfindungsgemäße Schaltungsanordnung hat den Vorteil, dass neben der Möglichkeit zahlreiche Fehler zu simulieren, lediglich ein einziges Relais in jeder Signalleitung, das heißt im Signalverlauf, angeordnet ist. Somit wird die Signalqualität im fehlerfreien Fall der
Schaltungsanordnung nur geringfügig beeinflusst. Die Schaltungsanordnung ist in der Lage, physikalische Fehler in der Leitung zu erzeugen. Dies ermöglicht den Test von Komponenten, welche an diese Leitung angeschlossen sind, in Reaktion auf den in der Leitung simulierten Fehler. Vorzugsweise sind die Relais und Signalwege symmetrisch aufgebaut. Weiterhin kann eine Leitungsanpassung der Anschlüsse beziehungsweise Signalleitungseingänge und
Signalleitungsausgänge vorgenommen werden. Auf einer Platine der Schaltungsanordnung können Stichleitungen vorzugsweise kurz gegen die Frequenz beziehungsweise die
Wellenlänge des Signals ausgeführt sein. In der Fehlersimulation verwendete Signalfrequenzen oder Übertragungsfrequenzen liegen hier im Rahmen von bis zu einigen MHz, wie zum Beispiel 31 ,25 MHz für 100 Mbit Ethernet. Die Schaltungsanordnung kann in verschiedenen
Testumgebungen eingesetzt werden, um zum Beispiel Komponententests, Verbundtests und Integrationstests durchzuführen.
Das Fehlerschaltungs-Relais kann ein Arbeitsstromrelais sein. Damit kann einfach sichergestellt werden, dass im Normalfall kein Fehler simuliert wird, da es im Ruhezustand stromlos ist.
Ein Kurzschluss-Fehlerauswahl-Relais kann eingerichtet sein, einen Kurzschluss einer
Signalleitung gegen Masse oder gegen eine Batteriespannung zu simulieren. Die Betrachtung dieses Fehlerfalls ist im Fahrzeugbereich wichtig. Vorzugsweise ist für jede Signalleitung ein derartiges Relais vorgesehen.
Mindestens ein Dämpfungs-Fehlerauswahl-Relais kann eingerichtet sein, eine symmetrische Dämpfung beider Signalleitungen zu simulieren. Dieses Relais ermöglicht eine Fehlersimulation insbesondere im hochfrequenten Bereich. Zwei weitere Relais und eine Widerstandsschaltung können zwischen dem Dämpfungs- Fehlerauswahl-Relais und den beiden Signalleitungen derart vorgesehen sein, um einen von zwei Dämpfungswerten zu simulieren. Dies ermöglicht einen einfachen und symmetrischen Aufbau für die Bereitstellung von zwei Dämpfungswerten, zum Beispiel von 3 und 10 dB. Mit der Dämpfung kann zum Beispiel ein nicht korrekter Kontakt eines Steckers simuliert werden.
Ein Floating-Fehlerauswahl-Relais kann eingerichtet sein, eine Unterbrechung einer oder beider Signalleitungen oder einen Kurzschluss zwischen den beiden Signalleitungen zu simulieren. Dies ist im Fahrzeugbereich ein häufiger Fehlerfall, der nun auch für hochfrequente Signale simuliert werden kann.
Ein erstes Fehlerauswahl-Relais einer der zwei Signalleitungen kann mit zwei zweiten
Fehlerauswahl-Relais in Form eines Kurzschluss-Fehlerauswahl-Relais und eines Floating- Fehlerauswahl-Relais verbunden sein. Diese kaskadierte Anordnung erlaubt einen einfachen Schaltungsaufbau bei optimiertem Signalweg.
Ein erstes Fehlerauswahl-Relais einer der zwei Signalleitungen kann mit zwei zweiten
Fehlerauswahl-Relais in Form eines Dämpfungs-Fehlerauswahl-Relais und eines
Fehlerauswahl-Relais verbunden sein und das Fehlerauswahl-Relais kann mit einem
Kurzschluss-Fehlerauswahl-Relais und einem Floating-Fehlerauswahl-Relais verbunden sein. Auch diese, noch eine Stufe weiter kaskadierte, Anordnung erlaubt einen einfachen
Schaltungsaufbau bei optimierten Signalweg.
Das erfindungsgemäße Verfahren zur Simulation von Fehlerzuständen in einer Leitung mit zwei hochfrequenzfähigen Signalleitungen umfasst, dass in jeder Signalleitung ein Fehlerschaltungs- Relais zum Bereitstellen eines Fehlers angeordnet wird, wobei jedes Fehlerschaltungs-Relais mit mindestens einem, kaskadiert hinter dem Fehlerschaltungs-Relais angeordneten,
Fehlerauswahl-Relais verbunden wird, um einen von mehreren Fehlertypen auszuwählen. Es gelten die gleichen Vorteile und Modifikationen wie zuvor beschrieben.
Wenn kein Fehler simuliert wird, kann lediglich ein Fehlerschaltungs-Relais in jeder
Signalleitung angeordnet sein. Dieses eine Bauelement in der Leitung verringert die
Signalqualität im Signalpfad nur unwesentlich. Ein Kurzschluss einer oder beider Signalleitungen gegen Masse oder gegen eine Batteriespannung kann simuliert werden. Die Betrachtung dieses Fehlerfalls ist im
Fahrzeugbereich wichtig.
Eine Unterbrechung einer oder beider Signalleitungen oder ein Kurzschluss zwischen den beiden Signalleitungen kann simuliert werden. Dies ist im Fahrzeugbereich ein häufiger Fehlerfall, der nun auch für hochfrequente Signale simuliert werden kann.
Eine symmetrische Dämpfung beider Signalleitungen kann simuliert werden. Es können zum Beispiel zwei Dämpfungswerte bereitgestellt werden, zum Beispiel von 3 und 10 dB. Mit der Dämpfung kann zum Beispiel ein nicht korrekter Kontakt eines Steckers simuliert werden.
Die verschiedenen in dieser Anmeldung genannten Ausführungsformen der Erfindung sind, sofern im Einzelfall nicht anders ausgeführt, mit Vorteil miteinander kombinierbar.
Die Erfindung wird nachfolgend in Ausführungsbeispielen anhand der zugehörigen
Zeichnungen erläutert. Es zeigen:
Figur 1 ein Blockschaltbild einer Schaltungsanordnung gemäß einem
Ausführungsbeispiel der Erfindung; und
Figur 2 ein Platinenlayout einer Schaltungsanordnung gemäß einem
Ausführungsbeispiel der Erfindung.
Figur 1 zeigt ein Blockschaltbild einer Schaltungsanordnung 10 zur Simulation von
Fehlerzuständen in einer Leitung mit zwei hochfrequenzfähigen Signalleitungen. Die
Signalleitungen sind zum Beispiel kompatibel mit Ethernet-Standard.
Die Schaltungsanordnung 10 enthält einen ersten Leitungsabschnitt 12 und einen zweiten Leitungsabschnitt 14. Der erste Leitungsabschnitt 12 befindet sich zwischen den Anschlüssen 12a und 12b und verbindet diese. Der zweite Leitungsabschnitt 14 befindet sich zwischen den Anschlüssen 14a und 14b und verbindet diese. Die Verbindungen müssen nicht dauerhaft bestehen, sondern können zur Simulation von Fehlerzuständen aufgetrennt oder in ihren physikalischen Eigenschaften wie zum Beispiel Widerstand, Reflexionsverhalten oder Ähnliches verändert werden. Die Schaltungsanordnung 10 kann in mehrere Blöcke oder Funktionsbereiche unterteilt werden. Ein Schaltungsbereich 16 legt fest, ob ein Fehler oder kein Fehler simuliert wird. Ein weiterer Schaltungsbereich 18 legt fest, ob eine Dämpfung, Kurzschluss/Floating oder ein Kurzschluss gegen Masse/Batterie simuliert wird. Ein Schaltungsbereich 20 legt fest, ob der Kurzschluss gegen Masse oder Batterie simuliert wird. Zur Umsetzung der Entscheidung sind in jedem Schaltungsbereich Schalter vorgesehen. Hier sind die Schalter als Relais ausgeführt. Relais sind elektromechanische Bauelemente und haben den Vorteil eines hohen
Isolationswiderstandes und einer hohen Sperrspannung der Schaltstrecke. Alternativ können elektronische Schalter mit Transistoren eingesetzt werden.
Zunächst wird der Signalpfad des ersten Leitungsabschnitts 12 beschrieben. Je nach
Konfiguration beziehungsweise gewünschtem Fehlerfall werden sich unterschiedliche
Signalpfade zwischen den Anschlüssen 12a und 12b ergeben.
Direkt in dem ersten Leitungsabschnitt 12 ist ein erstes Fehlerschaltungs-Relais 24 angeordnet. Das Fehlerschaltungs-Relais 24 ist zum Beispiel als Arbeitsstromrelais ausgeführt und verbindet in seiner Ruheposition die beiden Anschlüsse 12a und 12b miteinander. Dies ist der Fall, dass kein Fehler simuliert wird. In diesem Fall verläuft der Signalweg nur über dieses eine Relais, so dass die Signalqualität im Vergleich zu einer Standardleitung nur geringfügig verringert wird. In einer Arbeitsstellung ist das Fehlerschaltungs-Relais 24 zu einem ersten Fehlerauswahl-Relais 26 geschaltet.
Das erste Fehlerauswahl-Relais 26 ist mit einem Ausgang mit einem zweiten Fehlerauswahl- Relais 28 verbunden. Ein Ausgang des zweiten Fehlerauswahl-Relais 28 ist mit einem
Kurzschluss-Fehlerauswahl-Relais 30 verbunden, das eingerichtet ist, einen Kurzschluss des ersten Leitungsabschnitts 12 beziehungsweise der daran angeschlossenen Signalleitung gegen Masse (Klemme 31 ) oder gegen eine Batteriespannung (Klemme 30) zu simulieren. Für diese Fehlersimulation verläuft der Signalweg von dem Anschluss 12a über die Relais 24, 26, 28 und 30.
Ein Dämpfungs-Fehlerauswahl-Relais 32 ist mit dem anderen Ausgang des ersten
Fehlerauswahl-Relais 26 verbunden und eingerichtet, eine symmetrische Dämpfung beider Signalleitungen beziehungsweise Leitungsabschnitte 12 und 14 zu simulieren. Dazu sind zwei weitere Relais 34 und 36 und eine Widerstandsschaltung 38 zwischen dem Dämpfungs- Fehlerauswahl-Relais 32 und den beiden Leitungsabschnitten 12 und 14 beziehungsweise Signalleitungen derart vorgesehen, um einen von zwei Dämpfungswerten zu simulieren. Die Dämpfungswerte können über die Widerstandsschaltung 38 eingestellt werden und betragen zum Beispiel 3 und 10 dB. Die beiden Relais 34 und 36 sind in dieser schematischen
Darstellung von Figur 1 jeweils als zwei gleichzeitig betätigte Relais dargestellt. Tatsächlich werden zwei Relais verwendet, die zwischen die Leitungsabschnitte 12 und 14 geschaltet sind. Über das Relais 34 wird ein erster Teil der Widerstandsschaltung 38 geschaltet und damit eine erste Dämpfung eingestellt. Über das Relais 36 wird ein zweiter Teil der Widerstandsschaltung 38 geschaltet und damit eine zweite Dämpfung eingestellt. Für diese Fehlersimulation verläuft der Signalweg von dem Anschluss 12a über die Relais 24, 26, 32 und 34 oder 36 zu dem Anschluss 12b.
Ein Floating-Fehlerauswahl-Relais 40 ist an dem anderen Ausgang des zweiten Fehlerauswahl- Relais 28 angeschlossen und eingerichtet, um eine Unterbrechung (Floating) einer oder beider Signalleitungen beziehungsweise den beiden Leitungsabschnitten 12 und 14 oder einen Kurzschluss zwischen den beiden Signalleitungen beziehungsweise den beiden
Leitungsabschnitten 12 und 14 zu simulieren. Je nach Stellung des Floating-Fehlerauswahl- Relais 40 wird ein Kurzschluss oder eine offene Leitung simuliert. Für diese Fehlersimulation verläuft der Signalweg von dem Anschluss 12a über die Relais 24, 26, 28 und 40.
Die Beschaltung des zweiten Leitungsabschnitts 14 ist ähnlich und weitestgehend symmetrisch zu der des ersten Leitungsabschnitts 12. Lediglich die Dämpfung wird vollständig über den ersten Leitungsabschnitt 12 geschaltet und findet keine Korrespondenz in dem zweiten
Leitungsabschnitt 14.
Ein zweites Fehlerschaltungs-Relais 42 ist in dem zweiten Leitungsabschnitt 14 analog zu dem ersten Fehlerschaltungs-Relais 24 angeordnet und übernimmt die gleiche Funktion. Die beiden Fehlerschaltungs-Relais 24 und 42 können synchron oder unabhängig voneinander geschaltet werden.
Ein weiteres erstes Fehlerauswahl-Relais 44 ist mit einem Ausgang des zweiten
Fehlerschaltungs-Relais 42 verbunden und ermöglicht die Auswahl von Fehlern. Dazu ist das weitere erste Fehlerauswahl-Relais 44 mit einem weiteren Kurzschluss-Fehlerauswahl-Relais 46 verbunden, das identisch zu dem Kurzschluss-Fehlerauswahl-Relais 30 ist und die gleiche Funktion übernimmt, einen Kurzschluss des zweiten Leitungsabschnitts 14 beziehungsweise daran angeschlossenen Signalleitung gegen Masse (Klemme 31 ) oder gegen eine
Batteriespannung (Klemme 30) zu simulieren. Der zweite Ausgang des weiteren ersten Fehlerauswahl-Relais 44 ist mit dem Floating- Fehlerauswahl-Relais 40 verbunden. Dadurch können die Leitungsabschnitte 12 und 14 beziehungsweise die daran angeschlossenen Signalleitungen über die Relais 24, 26, 28, 40, 44 und 42 kurzgeschlossen werden. Andererseits ermöglicht das Floating-Fehlerauswahl-Relais 40 eine Unterbrechung der Leitung.
Die beiden Relais 40 und 46, die an das erste Fehlerauswahl-Relais 44 angeschlossen sind, können auch als zweite Fehlerauswahl-Relais bezeichnet werden, da die beiden Relais 40 und 46 eine weitere Fehlerauswahl ermöglichen.
Figur 2 zeigt eine beispielhafte Darstellung eines Platinenlayouts der Schaltungsanordnung 10. Die beiden Leitungsabschnitte 12 und 14 sind zwischen zwei Kontakten oder Steckverbindern 48 angeordnet, wobei die Anschlüsse 12 a, b und 14 a, b zum Beispiel als Kontaktierungen auf der Platine 50 ausgeführt sind.
Die beiden Fehlerschaltungs-Relais 24 und 42 beziehungsweise deren Signalpfade sind symmetrisch zu den Leitungsabschnitten 12 und 14 angeordnet. Ebenso symmetrisch sind die Relais 28 und 30 zu den Relais 44 und 46 angeordnet. Die beiden Relais 34 und 36 sind symmetrisch zwischen den beiden Leitungsabschnitten 12 und 14 angeordnet. Insgesamt sind die Relais derart angeordnet, dass eine insgesamt symmetrische Signalleitungsführung auf der Platine 50 vorgesehen ist und möglichst kurze Stichleitungen vorhanden sind.
Eine Steuerung ist vorgesehen, die einzelnen Relais basierend auf dem jeweils ausgewählten Fehlerprogramm zu steuern. Statt einer Steuerung kann auf der Platine 50, wie dargestellt, ein Sockel 52 vorgesehen sein, um eine Steuerung oder eine Leitung zu der Steuerung
aufzunehmen. Die Steuerung kann Bestandteil der Schaltungsanordnung 10 sein oder extern zu der Schaltungsanordnung 10 ausgebildet sein.
Bezugszeichenliste
Schaltungsanordnung
erster Leitungsabschnitt
a,b Anschlüsse
zweiten Leitungsabschnitt
a,b Anschlüsse
Schaltungsbereich
Schaltungsbereich
Schaltungsbereich
Schaltungsbereich
erstes Fehlerschaltungs-Relais
erstes Fehlerauswahl-Relais
zweites Fehlerauswahl-Relais
Kurzschluss-Fehlerauswahl-Relais
Dämpfungs-Fehlerauswahl-Relais
Relais
Relais
Widerstandsschaltung
Floating-Fehlerauswahl-Relais
zweites Fehlerschaltungs-Relais
erstes Fehlerauswahl-Relais
Kurzschluss-Fehlerauswahl-Relais
Kontakt
Platine
Sockel

Claims

Patentansprüche
1 . Schaltungsanordnung (10) zur Simulation von Fehlerzuständen in einer Leitung mit zwei hochfrequenzfähigen Signalleitungen, mit zwei Anschlüssen (12a, b) für eine erste Signalleitung und zwei Anschlüssen (14a, b) für eine zweite Signalleitung, wobei die zwei Anschlüsse (12a, b; 14a, b) jeweils mittels eines Leitungsabschnitts (12, 14) verbunden sind, dadurch gekennzeichnet, dass in jedem Leitungsabschnitt (12, 14) ein
Fehlerschaltungs-Relais (24, 42) zum Bereitstellen eines Fehlers angeordnet ist, wobei ein Ausgang jedes Fehlerschaltungs-Relais (24, 42) mit dem Leitungsabschnitt (12, 14) verbunden ist und ein weiterer Ausgang mit einem ersten Fehlerauswahl-Relais (26, 44) verbunden ist, so dass die Ausgänge der ersten Fehlerauswahl-Relais (26, 44) jeweils mit zweiten Fehlerauswahl-Relais (28, 40, 46) verbunden sind.
2. Schaltungsanordnung nach Anspruch 1 , dadurch gekennzeichnet, dass das
Fehlerschaltungs-Relais (24, 42) ein Arbeitsstromrelais ist.
3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass ein
Kurzschluss-Fehlerauswahl-Relais (30, 46) eingerichtet ist, einen Kurzschluss einer Signalleitung gegen Masse oder gegen eine Batteriespannung zu simulieren.
4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass mindestens ein Dämpfungs-Fehlerauswahl-Relais (32) eingerichtet ist, eine symmetrische Dämpfung beider Signalleitungen zu simulieren.
5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, dass zwei weitere Relais (34, 36) und eine Widerstandsschaltung (38) zwischen dem Dämpfungs- Fehlerauswahl-Relais (32) und den beiden Signalleitungen derart vorgesehen sind, um einen von zwei Dämpfungswerten zu simulieren.
6. Schaltungsanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass ein Floating-Fehlerauswahl-Relais (40) eingerichtet ist, eine Unterbrechung einer oder beider Signalleitungen oder einen Kurzschluss zwischen den beiden Signalleitungen zu simulieren.
7. Schaltungsanordnung nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, dass ein erstes Fehlerauswahl-Relais (42) einer der zwei Signalleitungen mit zwei zweiten Fehlerauswahl-Relais in Form eines Kurzschluss-Fehlerauswahl-Relais (46) und eines Floating-Fehlerauswahl-Relais (40) verbunden ist.
8. Schaltungsanordnung nach einem der Ansprüche 3 bis 7, dadurch gekennzeichnet, dass ein erstes Fehlerauswahl-Relais (24) einer der zwei Signalleitungen mit zwei zweiten Fehlerauswahl-Relais in Form eines Dämpfungs-Fehlerauswahl-Relais (32) und eines Fehlerauswahl-Relais (28) verbunden ist und dass das Fehlerauswahl-Relais (28) mit einem Kurzschluss-Fehlerauswahl-Relais (30) und einem Floating-Fehlerauswahl-Relais (40) verbunden ist.
9. Verfahren zur Simulation von Fehlerzuständen in einer Leitung mit zwei
hochfrequenzfähigen Signalleitungen, dadurch gekennzeichnet, dass in jeder
Signalleitung ein Fehlerschaltungs-Relais (24, 42) zum Bereitstellen eines Fehlers angeordnet wird, wobei jedes Fehlerschaltungs-Relais (24, 42) mit mindestens einem, kaskadiert hinter dem Fehlerschaltungs-Relais (24, 42) angeordneten, Fehlerauswahl- Relais (26, 44) verbunden wird, um einen von mehreren Fehlertypen auszuwählen.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass wenn kein Fehler simuliert wird, lediglich ein Fehlerschaltungs-Relais (24, 42) in jeder Signalleitung angeordnet ist.
1 1. Verfahren nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass ein Kurzschluss einer oder beider Signalleitungen gegen Masse oder gegen eine Batteriespannung simuliert wird.
12. Verfahren nach einem der Ansprüche 9 bis 1 1 , dadurch gekennzeichnet, dass eine
Unterbrechung einer oder beider Signalleitungen oder ein Kurzschluss zwischen den beiden Signalleitungen simuliert wird.
13. Verfahren nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, dass
symmetrische Dämpfung beider Signalleitungen simuliert wird.
PCT/EP2016/063050 2015-06-25 2016-06-08 Vorrichtung und ein verfahren zur simulation von fehlerzuständen in einer leitung WO2016206980A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015211844.4A DE102015211844A1 (de) 2015-06-25 2015-06-25 Vorrichtung und Verfahren zur Simulation von Fehlerzuständen in einer Leitung
DE102015211844.4 2015-06-25

Publications (1)

Publication Number Publication Date
WO2016206980A1 true WO2016206980A1 (de) 2016-12-29

Family

ID=56263658

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2016/063050 WO2016206980A1 (de) 2015-06-25 2016-06-08 Vorrichtung und ein verfahren zur simulation von fehlerzuständen in einer leitung

Country Status (2)

Country Link
DE (1) DE102015211844A1 (de)
WO (1) WO2016206980A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111586131A (zh) * 2020-04-29 2020-08-25 上汽大众汽车有限公司 车载以太网故障注入试验装置及试验方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5661776A (en) * 1992-11-20 1997-08-26 Atlas Telecom International Ltd. Method and apparatus for performing impedance measurements on a communication line
US5798647A (en) * 1996-05-06 1998-08-25 Chrysler Corporation Diagnostic test controller apparatus
US20060268898A1 (en) 2005-05-25 2006-11-30 Cisco Technology, Inc. Method and apparatus for detecting and fixing faults in an inline-power capable ethernet system
US20090160458A1 (en) * 2007-12-20 2009-06-25 Ruediger Maestle Network analyzer calibrator having electrical and electrooptical components
US20120242357A1 (en) * 2011-03-23 2012-09-27 Hamilton Sundstrand Corporation Automatic fault insertion, calibration and test system
US20140015555A1 (en) * 2012-07-16 2014-01-16 Clemson University Hardware-in-the-loop grid simulator system and method
EP1989560B1 (de) 2006-02-22 2014-03-12 Robert Bosch GmbH Verfahren und schaltungsanordnung zur simulation von fehlerzuständen in einem steuergerät
CN203535156U (zh) * 2013-10-18 2014-04-09 西安科技大学 一种电缆短路故障模拟装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10001484C1 (de) * 2000-01-15 2001-09-27 Daimler Chrysler Ag Vorrichtung zur Nachbildung elektrischer Komponenten
DE102012104778A1 (de) * 2012-06-01 2013-12-05 Dspace Digital Signal Processing And Control Engineering Gmbh Vorrichtung zum Testen einer elektrischen Komponente

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5661776A (en) * 1992-11-20 1997-08-26 Atlas Telecom International Ltd. Method and apparatus for performing impedance measurements on a communication line
US5798647A (en) * 1996-05-06 1998-08-25 Chrysler Corporation Diagnostic test controller apparatus
US20060268898A1 (en) 2005-05-25 2006-11-30 Cisco Technology, Inc. Method and apparatus for detecting and fixing faults in an inline-power capable ethernet system
EP1989560B1 (de) 2006-02-22 2014-03-12 Robert Bosch GmbH Verfahren und schaltungsanordnung zur simulation von fehlerzuständen in einem steuergerät
US20090160458A1 (en) * 2007-12-20 2009-06-25 Ruediger Maestle Network analyzer calibrator having electrical and electrooptical components
US20120242357A1 (en) * 2011-03-23 2012-09-27 Hamilton Sundstrand Corporation Automatic fault insertion, calibration and test system
US20140015555A1 (en) * 2012-07-16 2014-01-16 Clemson University Hardware-in-the-loop grid simulator system and method
CN203535156U (zh) * 2013-10-18 2014-04-09 西安科技大学 一种电缆短路故障模拟装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111586131A (zh) * 2020-04-29 2020-08-25 上汽大众汽车有限公司 车载以太网故障注入试验装置及试验方法

Also Published As

Publication number Publication date
DE102015211844A1 (de) 2016-12-29

Similar Documents

Publication Publication Date Title
EP2801873B1 (de) Testeinrichtung zum Test eines virtuellen Steuergeräts
DE19525430C2 (de) Schaltungsnetzwerk-Meßeinrichtung und Verfahren zum Kalibrieren
DE102011054370A1 (de) Batteriesimulationsvorrichtung
DE102012019996A1 (de) Leitungsnetz, insbesondere Gleichspannungs-Bordnetz für ein Kraftfahrzeug sowie Verfahren zur Überwachung eines Leitungsnetzes auf das Entstehen eines Lichtbogens
DE102009048981B4 (de) Vorrichtung zum Testen einer elektrischen Komponente
EP3832324B1 (de) Schaltungsanordnung mit aktiver messspannung zur bestimmung eines isolationswiderstands gegen erdpotential in einem ungeerdeten stromversorgungssystem
EP2007077A1 (de) Verfahren zum Ermitteln der Position von Slavegeräten in einer Reihenschaltung und Slavegerät für Reihenschaltung
DE102012002367A1 (de) Hochspannungssystem und entsprechendes Überwachungsverfahren
DE102014101321A1 (de) Testeinrichtung zum Test eines virtuellen Steuergeräts
WO2016206980A1 (de) Vorrichtung und ein verfahren zur simulation von fehlerzuständen in einer leitung
DE102018208073B3 (de) Verfahren zum Testen eines Audiokommunikationssystems eines Luftfahrzeugs sowie Luftfahrzeug mit einem Audiokommunikationssystem
EP3417300B1 (de) Prüfgerät und verfahren zum prüfen einer steuereinheit einer schaltvorrichtung einer schaltanlage
DE102013111888A1 (de) Sicherheitsvorrichtung zum mehrkanaligen Verarbeiten eines analogen Eingangssignals
EP3480609B1 (de) Modifizieren von test-messsignalen für schutzeinrichtungen für elektrische stromnetze
EP3825700A1 (de) Verfahren und vorrichtung zum überprüfen einer funktionsfähigkeit eines als systemwiderstand dienenden widerstands eines batteriesystems
WO2020125996A1 (de) Verfahren und prüfvorrichtung
DE19813952C1 (de) Signalisierungsendstufe zur Erzeugung digitaler Spannungssignale auf einem Bussystem
DE102022102506A1 (de) Vorrichtung und Verfahren zum Schalten von Fehlerzuständen in einer Simulationsumgebung
WO2023117214A1 (de) Vorrichtung und verfahren zum schalten von fehlerzuständen in einer simulationsumgebung
EP3186648B1 (de) Kabeltester und verfahren zum testen eines n-poligen kabels
DE2905220C2 (de) Prüfsystem zur Prüfung von Elektronik-Anlagen
WO2022175180A1 (de) Testen mindestens eines fahrzeug-steuergeräts
DE102018118236A1 (de) Kontrollsystem für ein Kraftfahrzeug und Verfahren zur Fehlerdiagnose bei einem Kontrollsystem
DE19622009A1 (de) Testverfahren zur Prüfung von Baugruppenverbindungen
DE102015000290A1 (de) Datenleitungssimulationsvorrichtung sowie Testanordnung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16732485

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 16732485

Country of ref document: EP

Kind code of ref document: A1