WO2016206529A1 - Procédé et dispositif de commande de mémoire et support de stockage informatique - Google Patents

Procédé et dispositif de commande de mémoire et support de stockage informatique Download PDF

Info

Publication number
WO2016206529A1
WO2016206529A1 PCT/CN2016/084587 CN2016084587W WO2016206529A1 WO 2016206529 A1 WO2016206529 A1 WO 2016206529A1 CN 2016084587 W CN2016084587 W CN 2016084587W WO 2016206529 A1 WO2016206529 A1 WO 2016206529A1
Authority
WO
WIPO (PCT)
Prior art keywords
refresh
time
policy
read
write
Prior art date
Application number
PCT/CN2016/084587
Other languages
English (en)
Chinese (zh)
Inventor
付行双
Original Assignee
深圳市中兴微电子技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 深圳市中兴微电子技术有限公司 filed Critical 深圳市中兴微电子技术有限公司
Publication of WO2016206529A1 publication Critical patent/WO2016206529A1/fr

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems

Definitions

  • the method before the identifying the conflict processing mode identifier configured in the first policy, the method further includes:
  • the conflicting read operation and the write operation in the write operation are preferentially performed;

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

L'invention concerne un procédé et un dispositif de commande de mémoire, ainsi qu'un support de stockage informatique. Le procédé consiste à : lors de l'obtention d'adresses d'opération effectives de différents types d'opération en même temps, comparer les adresses d'opération effectives obtenues des différents types d'opération en même temps, de façon à déterminer si les différents types d'opération ayant la même adresse d'opération effective sont ou non présents (101) ; et s'il est déterminé que les différents types d'opération ayant la même adresse d'opération effective sont présents, alors déterminer qu'un conflit d'opération est présent, sélectionner une politique de résolution de conflit correspondante selon les types d'opération ayant la même adresse d'opération effective, et exécuter la politique de résolution de conflit (102).
PCT/CN2016/084587 2015-06-26 2016-06-02 Procédé et dispositif de commande de mémoire et support de stockage informatique WO2016206529A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201510362628.0 2015-06-26
CN201510362628.0A CN106326145A (zh) 2015-06-26 2015-06-26 一种存储器的控制方法和装置

Publications (1)

Publication Number Publication Date
WO2016206529A1 true WO2016206529A1 (fr) 2016-12-29

Family

ID=57584647

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2016/084587 WO2016206529A1 (fr) 2015-06-26 2016-06-02 Procédé et dispositif de commande de mémoire et support de stockage informatique

Country Status (2)

Country Link
CN (1) CN106326145A (fr)
WO (1) WO2016206529A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018121740A1 (fr) * 2016-12-30 2018-07-05 北京奇虎科技有限公司 Procédé et dispositif de lecture et d'écriture simultanées de données de flux

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106933512B (zh) * 2017-02-27 2020-03-27 深圳怡化电脑股份有限公司 一种数据读写的方法及其设备
US10380024B2 (en) * 2017-12-05 2019-08-13 Nanya Technology Corporation DRAM and method of operating the same in an hierarchical memory system
CN109491926B (zh) * 2018-10-26 2023-03-28 浙江工商大学 基于延长写时间的优化非易失性存储器写寿命的内存管理方法
CN112905368A (zh) * 2019-11-19 2021-06-04 杭州海康威视数字技术股份有限公司 数据修复方法、装置及设备、存储介质
CN111490906B (zh) * 2020-06-29 2020-09-25 武汉思普崚技术有限公司 一种网关设备策略的分析方法、装置及可读存储介质
CN112068776A (zh) * 2020-09-02 2020-12-11 深圳市硅格半导体有限公司 存储器管理算法的自适应调整方法、系统、设备及介质
CN113157606A (zh) * 2021-04-21 2021-07-23 上海燧原科技有限公司 一种缓存器实现方法、装置和数据处理设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060056258A1 (en) * 2003-08-18 2006-03-16 Fujitsu Limited Semiconductor memory and method for operating the same
CN101625892A (zh) * 2009-08-07 2010-01-13 杭州华三通信技术有限公司 动态随机访问存储器的控制器及用户指令处理方法
CN102024490A (zh) * 2009-09-23 2011-04-20 北京芯技佳易微电子科技有限公司 伪静态存储器及其读操作与刷新操作的控制方法
CN102024492A (zh) * 2009-09-23 2011-04-20 北京芯技佳易微电子科技有限公司 伪静态存储器及其写操作与刷新操作的控制方法
CN102567243A (zh) * 2011-12-12 2012-07-11 华为技术有限公司 存储设备的刷新处理方法和存储设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102081964B (zh) * 2009-11-30 2014-12-10 国际商业机器公司 动态随机访问存储器刷新的方法和系统
CN101872299B (zh) * 2010-07-06 2013-05-01 浙江大学 冲突预测实现方法及所用冲突预测处理装置事务存储器
CN103777894A (zh) * 2012-10-25 2014-05-07 深圳市中兴微电子技术有限公司 解决存储器读写冲突的方法及装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060056258A1 (en) * 2003-08-18 2006-03-16 Fujitsu Limited Semiconductor memory and method for operating the same
CN101625892A (zh) * 2009-08-07 2010-01-13 杭州华三通信技术有限公司 动态随机访问存储器的控制器及用户指令处理方法
CN102024490A (zh) * 2009-09-23 2011-04-20 北京芯技佳易微电子科技有限公司 伪静态存储器及其读操作与刷新操作的控制方法
CN102024492A (zh) * 2009-09-23 2011-04-20 北京芯技佳易微电子科技有限公司 伪静态存储器及其写操作与刷新操作的控制方法
CN102567243A (zh) * 2011-12-12 2012-07-11 华为技术有限公司 存储设备的刷新处理方法和存储设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018121740A1 (fr) * 2016-12-30 2018-07-05 北京奇虎科技有限公司 Procédé et dispositif de lecture et d'écriture simultanées de données de flux

Also Published As

Publication number Publication date
CN106326145A (zh) 2017-01-11

Similar Documents

Publication Publication Date Title
WO2016206529A1 (fr) Procédé et dispositif de commande de mémoire et support de stockage informatique
US20160085585A1 (en) Memory System, Method for Processing Memory Access Request and Computer System
KR101665611B1 (ko) 컴퓨터 시스템 및 메모리 관리의 방법
KR100700156B1 (ko) 다이나믹 메모리의 리프레쉬 컨트롤러, 이를 포함하는반도체 시스템 및 다이나믹 메모리의 리프레쉬 제어 방법.
US8397100B2 (en) Managing memory refreshes
US8082437B2 (en) Computer having flash memory and method of operating flash memory
US20160062803A1 (en) Selecting a resource from a set of resources for performing an operation
KR20090071672A (ko) 휘발성 메모리 성능에 대한 리프레쉬 동작들의 영향을 최소화하기 위한 방법 및 시스템
CN106856098B (zh) 一种用于DRAM或eDRAM刷新的装置及其方法
JP5751354B1 (ja) メモリ制御装置、情報処理装置、メモリ制御方法、および、コンピュータ・プログラム
CN112506823B (zh) 一种fpga数据读写方法、装置、设备及可读存储介质
JP2018198107A (ja) ディスターブ・ロウをケアするメモリ装置及びその動作方法
JP5591969B1 (ja) マルチコアプロセッサおよび制御方法
WO2018103472A1 (fr) Procédé et dispositif d'optimisation de tampon dans un réseau d'apprentissage profond
JP2018511111A (ja) ビクティムキャッシュモードを向上させるためのプロセススケジューリング
CN105612505A (zh) Cpu调度的方法和装置
JP2018536230A (ja) キャッシュへのアクセス
US10592163B2 (en) Controlling write pulse width to non-volatile memory based on free space of a storage
US9817767B2 (en) Semiconductor apparatus and operating method thereof
TWI757741B (zh) 安全任務處理方法和電子設備
US10579519B2 (en) Interleaved access of memory
JP2008009702A (ja) 演算処理システム
US9857864B1 (en) Systems and methods for reducing power consumption in a memory architecture
US8478970B2 (en) Accessing value for local variable from function call stack upon offset matching with instruction extracted stack pointer offset or from cache
US11749332B2 (en) Effective DRAM interleaving for asymmetric size channels or ranks while supporting improved partial array self-refresh

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16813645

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16813645

Country of ref document: EP

Kind code of ref document: A1