CN109491926B - 基于延长写时间的优化非易失性存储器写寿命的内存管理方法 - Google Patents
基于延长写时间的优化非易失性存储器写寿命的内存管理方法 Download PDFInfo
- Publication number
- CN109491926B CN109491926B CN201811254634.4A CN201811254634A CN109491926B CN 109491926 B CN109491926 B CN 109491926B CN 201811254634 A CN201811254634 A CN 201811254634A CN 109491926 B CN109491926 B CN 109491926B
- Authority
- CN
- China
- Prior art keywords
- write
- bank
- memory
- write data
- data request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
- G06F2212/1036—Life time enhancement
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明公开一种基于延长写时间的优化非易失性存储器写寿命的内存管理方法。针对新型非易失性内存写寿命短的问题,利用内存Bank的空闲状态,采用延长写时间方式处理写数据请求,达到优化存储器写寿命的目标;进一步改进内存Bank的结构,将Bank划分为多个能同时独立工作的子块,提升Bank并行处理读写数据请求的能力,减少不同读写数据请求的冲突,创造更多可采用延长写时间处理写数据请求的机会,从而避免对内存性能的不利影响,最大限度地改善易失性内存写寿命短的问题。
Description
所属技术领域
本发明涉及一种计算机系统的内存管理方法。
背景技术
当前计算机的内存主要是DRAM存储技术,但是DRAM技术的发展受到其自身特点的制约,比如周期性消耗能量来刷新电容维持数据、断电后数据丢失等。因此人们提出采用新型的非易失性,比如非易失性随机存储器(ReRAM)和相变储存器(Phase Change Memroy,PCM)来代替DRAM作为新一代的计算机内存。这些新型存储器具有密度高、可扩展性强、非易失和静态功耗低等优势。但是新型存储器具有一个共性的缺点:写寿命短。相比于DRAM,新型存储器的存储单元可被写次数较少,一旦频繁被写以至于超出可写次数的上限,该存储单元就失效,不能继续正确地存储数据。因此新型存储器要代替DRAM称为下一代内存技术,有待解决的首要问题就是写寿命短。
一般的内存系统从逻辑上组织为通道(Channel)、内存组(Rank)、内存块(Bank)、内存行(Row)和存储单元(Cell)。多个Bank共享某个Channel与处理器相连。每个Rank包含一组同步工作的Bank。Bank是最小的可以独立并行工作的物理单元,即同时可有多个Bank独立地读/写数据。但是如果两个数据访问请求的目标数据在同一个Bank中,那么两个请求只能串行处理,不能并行服务。一个Bank包含大量的Cell,所有Cell横向为Row纵向为Column排列成二维矩阵。每列的Cell与一纵向的位线(Bitline)相联,横向的字线(Wordline)选中目标行的数据与位线联通后,将数据读取到Bank下部的行缓存器(RowBuffer)。数据访问请求到达Bank后,要完成数据访问需要经历三个步骤:1)激活:将二维存储阵列中的目标行数据读取到行缓存器;2)读写:读写行缓存器中的数据;3)写回:将行缓存器中的数据写回到二维存储阵列。写数据时间主要就耗费在写回步骤。
将数据写到存储单元时,需要耗费一定的写时间和写能耗去改变存储单元的状态,达到更新数据的目的。如果压缩写时间、提升写数据的速度,就要增大写能耗;反之,延长写时间,就可以降低写能耗。而越大的写能耗则会越快地消耗存储单元的写寿命。写寿命的公式如下:
其中tWL表示写延时,而t0是一个与器件相关的常数。UW是存储单元切换的阈值能耗,US是存储单元的写数据能耗。如果取UW/US-1=2,则写时间延长后,对应的写寿命按平方关系增长;UW/US-1的值越大,写寿命则会有更高比例的增长。显然地,延长写寿命的一种方式是在存储数据时尽量延长写时间,但是延长写时间会对内存的存储性能不利。
内存中的控制器包含读和写两个数据请求队列,负责将数据请求分发到各个目标Bank,因为读数据请求的优先级高于写数据请求,所以数据请求队列中针对某个Bank的读访问请求会优先于写数据请求处理。同一目标Bank的两个数据请求称为冲突请求。通常情况下,读写数据访问请求队列的长度大于内存Bank数。因此写数据队列中的每个写数据请求,很大可能与读数据队列中的某个数据请求冲突。如果写请求队列中待处理的写数据请求数量突破限值,则触发写清空操作,内存总线只能服务写操作,造成额外的开销,降低性能,所以要保证写数据请求队列中的数据请求的数量,避免写清空。
盲目延长写数据时间的不利影响包括:1)延长数据的写时间,使得写数据请求队列的处理效率降低,更可能造成写数据请求数量突破限值,引发写清空;2)读数据请求优先级高于写数据请求,如果写时间延长,有可能造成后续到达的同一目标Bank的读数据请求等待,影响性能。
发明内容
本发明要克服现有技术的上述缺陷,提出基于延长写时间的优化非易失性存储器写寿命的内存管理方法。
本发明的内容和特征就是:利用内存Bank的空闲状态,采用Bank级延长写时间策略,优化存储器的写寿命;将Bank划分为多个能够独立工作的子块结构,提升Bank并行处理读写数据请求的能力,创造更多可采用延长写时间处理写数据请求的机会;在Bank级延长写时间策略失效的情况下,利用Bank子块的并行服务能力,采用子块级延长写时间策略,进一步优化存储器的写寿命。
本发明的一种基于延长写时间的优化非易失性存储器写寿命的内存管理方法,包含以下的技术步骤:
1)Bank级延长写时间策略;
内存包含多个Bank,每个Bank一个时刻只能处理一个读或者写数据请求,不同的读写数据请求对应不同的目标Bank,依次扫描写数据队列WQ中的每个写数据请求,如果其目标Bank与读数据队列RQ中的任一个读数据请求的目标Bank都不是同一个,则采用延长写时间方式处理当前写数据请求;否则,根据当前WQ的长度作相应处理;
2)Bank细粒度结构优化;
对Bank进行细粒度结构改进,提升Bank的并行服务能力。将一个Bank沿垂直方向等分为多个相同大小的二维存储阵列子块,每个子块包含局部行缓存器、地址缓存器和地址解析器。每个局部行缓存器都有1位的connected使能信号控制,使得每个时刻只有一个局部行缓存器与全局行缓存器相连,与外界进行数据交换。每个子块的激活和写存储阵列两个阶段可以独立完成,提升并行处理读写数据请求能力。
3)子块级延长写时间策略;
在Bank级延长写时间策略的基础上,进一步采用子块级延长写时间策略。依次扫描写数据队列WQ中的每个写数据请求时,如果发现当前写数据请求的目标Bank与读数据队列RQ中的某个读数据请求的目标Bank相同,则进一步检视两者的目标子块,如果目标子块不同,则依然可采用延长写时间方式处理写数据请求;否则,再根据当前WQ的长度作相应处理。
本发明针对新型易失性存储器写寿命短的问题,提出利用内存Bank的空闲状态,采用延长写时间方式处理写数据请求,达到优化存储器写寿命的目标。并且改进内存Bank的结构,提升Bank并行处理读写数据请求的能力,创造更多可采用延长写时间处理写数据请求的机会,最大限度地改善易失性内存写寿命短的问题。
本发明的优点:不仅可以利用Bank级的延长写时间策略,优化存储器的写寿命,还可以在Bank级延长写策略失效的情况下,利用子块级的延长写时间策略进一步提升存储器的写寿命。
附图说明
图1是本发明方法的读写数据请求处理图。
图2是本发明方法的Bank结构图。
具体实施方式
下面结合附图,进一步说明本发明方法的技术方案。
图1是读写数据请求处理图,内存控制器中包含读数据请求队列和写数据请求队列,内存系统基本的工作单位是Bank,每个数据请求根据地址信息分派到目标Bank依次处理。图2是Bank结构图,图(a)是原始的Bank结构图,图(b)是细粒度结构优化后的Bank结构图。
本发明的一种基于延长写时间的优化非易失性存储器写寿命的内存管理方法,包含以下的技术步骤:
1.Bank级延长写时间策略;
应用程序的读写数据请求到达内存控制器的读写请求队列后,再被分发到各自的目标Bank进行处理。各个Bank分配到的数据请求数呈现不均匀状态,即个别Bank的数据请求数少而导致大部分时间处于空闲状态,为延长写时间处理些写请求提供机会。在不影响性能的前提下,采用延长写时间优化存储单元写寿命的必要条件是一个写数据请求发往内存Bank处理之前,读写数据请求队列中没有其他的写数据和读数据请求,等待发往同一个内存Bank。图1所示一个4Bank的内存,内存控制器中的读写数据请求队列的容量为4,写数据请求队列WQ={w11,w12,w21},读数据请求队列RQ={r11,r31,r41},其中的wij表示目标为Bank[i]的第j个写数据请求,而rij表示目标为Bank[i]的第j个读数据请求。写数据队列中的w21是现有队列中唯一发往Bank[2]的写访问请求,因此w21可以采用延长写时间处理。Bank级延长写时间策略的具体描述如下:
Step 1:初始化i=1,扫描当前WQ中的第i个写数据请求wi,确定wi的目标Bank[wi];
Step 2:扫描当前RQ中的每个读数据请求rj,对比每个rj的目标Bank[rj]与Step1中的Bank[wi],如果没有出现冲突,则采用延长写数据时间的方式完成wi;否则,如果当前WQ的长度大于总长度的1/2,则以正常写时间的方式完成wi;若WQ长度小于1/2,则暂时不对wi处理;
Step 3:递增i,直到处理完WQ中所有的写数据请求;
2.Bank细粒度结构优化;
为提升Bank的并行服务能力,即Bank同时处理多个读写数据请求,需对Bank进行细粒度结构优化。图2所示,将一个Bank沿垂直方向,等分为多个相同大小的二维存储阵列子块。每个子块包含局部行缓存器(Local Row Buffer),以及Wordline驱动电路,Bank的GlobalWordline的信号强化后连接到子块的Wordline。所有子块可以同步读写数据,每个子块中的数据行共享一局部行缓存器。每个子行拥有自己的地址缓存器和地址解析器,地址缓存器用于暂存来自全局地址缓存器的数据访问请求地址信息,而地址解析器在接收到激活命令时,开始解析地址信息。
虽然每个子块可以独立地激活和访问数据,但数据还是要经由全局的行缓存器传输。而全局row buffer每个时刻只能与一个子行的局部行暂存器相连,因此每个子块都有独立的一位connected使能信号,值为"1"的时候,表示与全局的行缓存器连通,局部行缓存器与全局行缓存器之间进行数据访问;反之connected使能信号值为"0",则表示该子块没有与全局行缓存器相连。内存控制器会根据数据访问请求的地址信息,将目标子行的connected使能信号设置为1,并且将其他子行的使能信号清零。
数据访问请求到达结构优化后的Bank,数据访问经历如下三个步骤:1)激活:将二维存储阵列中的目标行数据读取到目标子块的局部行缓存器;2)设置目标子块的connected使能信号,连接局部行缓存器与全局行缓存器,完成数据在两者之间的传输;3)将局部行缓存器中的数据写回到目标子块。因为不同子块的步骤1)和3)可以并行操作,提升Bank的并行服务能力。
3.Bank子块延长写时间策略;
通过延长写数据时间来延长存储单元的写寿命,必要条件是一个写数据请求发往内存Bank处理之前,读数据请求队列中没有冲突请求。因为读写数据访问请求队列的长度大于内存Bank数。写数据队列中的每个写数据请求,大概率与读数据队列中的某个数据请求冲突。Bank级延长写时间的策略在这种情况下失效,因此提出基于Bank子块空闲时间延长写时间策略。根据读写队列中每个数据请求的地址,确定访问的目标Bank子块,类似于冲突请求,目标为同一Bank子块的两个数据请求称为子块冲突访问。
以某4Banks内存系统为例,经过细粒度结构优化,每个Bank被划分为4个子块,读写数据请求队列的容量为4。假设写数据请求队列WQ={w11,w12,w21},读数据请求队列RQ={r11,r31,r21},其中wij表示目标为Bank[i]的第j个写数据请求,而rij表示目标为Bank[i]的第j个读数据请求。写数据队列中的w21与r21发生冲突,因为目标Bank均为Bank[2],Bank级延长写时间策略失效。但是,检查w21与r21的目标地址,发现两者落在Bank[2]的不同子块,而不同子块可以并行工作,所以可对w21进行延长写时间操作,这就是子块延长写时间策略。策略的具体描述如下:
Step1:初始化i=1,扫描当前WQ中的第i个写数据请求wi,确定wi的目标Bank[wi];
Step2:扫描当前RQ中的每个读数据请求rj,对比每个rj的目标Bank[rj]与Step1中的Bank[wi],如果没有出现冲突,则采用延长写数据时间的方式完成wi,转Step 4;否则,转Step 3;
Step3:检查访问冲突的rj和wi数据请求中的目标地址,确定是否存在子块冲突,如果不存在,则采用延长写数据时间的方式完成wi,否则如果当前WQ的长度大于总长度的1/2,则以正常写时间的方式完成wi;若WQ长度小于1/2,则暂时不对wi处理;
Step4:递增i,直到处理完WQ中所有的写数据请求。
本说明书实施例所述的内容仅仅是对发明构思的实现形式的列举,本发明的保护范围不应当被视为仅限于实施例所陈述的具体形式,本发明的保护范围也及于本领域技术人员根据本发明构思所能够想到的等同技术手段。
Claims (1)
1.一种基于延长写时间的优化非易失性存储器写寿命的内存管理方法,包括以下步骤:
1)内存块Bank级延长写时间策略;
内存包含多个内存块Bank,每个内存块Bank一个时刻只能处理一个读或者写数据请求,不同的读写数据请求对应不同的目标内存块Bank,依次扫描写数据队列WQ中的每个写数据请求,如果其目标内存块Bank与读数据队列RQ中的任一个读数据请求的目标内存块Bank都不是同一个,则采用延长写时间方式处理当前写数据请求;否则,根据当前WQ的长度作相应处理;如果当前WQ的长度大于总长度的1/2,则以正常写时间的方式完成写数据请求;若WQ长度小于1/2,则暂时不处理;扫描下一个写数据请求,直到处理完WQ中所有的写数据请求;
2)内存块Bank细粒度结构优化;
对内存块Bank进行细粒度结构改进,提升内存块Bank的并行服务能力;将一个内存块Bank沿垂直方向等分为多个相同大小的二维存储阵列子块,每个子块包含局部行缓存器、地址缓存器和地址解析器;每个局部行缓存器都有1位的connected使能信号控制,使得每个时刻只有一个局部行缓存器与全局行缓存器相连,与外界进行数据交换;每个子块的激活和写存储阵列两个阶段可以独立完成,提升并行处理读写数据请求能力;
3)子块级延长写时间策略;
在内存块Bank级延长写时间策略的基础上,进一步采用子块级延长写时间策略;依次扫描写数据队列WQ中的每个写数据请求时,如果发现当前写数据请求的目标内存块Bank与读数据队列RQ中的某个读数据请求的目标内存块Bank相同,则进一步检视两者的目标子块,如果目标子块不同,则依然可采用延长写时间方式处理写数据请求;否则,再根据当前WQ的长度作相应处理;如果当前WQ的长度大于总长度的1/2,则以正常写时间的方式完成写数据请求;若WQ长度小于1/2,则暂时不处理;扫描下一个写数据请求,直到处理完WQ中所有的写数据请求。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811254634.4A CN109491926B (zh) | 2018-10-26 | 2018-10-26 | 基于延长写时间的优化非易失性存储器写寿命的内存管理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811254634.4A CN109491926B (zh) | 2018-10-26 | 2018-10-26 | 基于延长写时间的优化非易失性存储器写寿命的内存管理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109491926A CN109491926A (zh) | 2019-03-19 |
CN109491926B true CN109491926B (zh) | 2023-03-28 |
Family
ID=65692671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811254634.4A Active CN109491926B (zh) | 2018-10-26 | 2018-10-26 | 基于延长写时间的优化非易失性存储器写寿命的内存管理方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109491926B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112114738B (zh) * | 2019-06-20 | 2024-02-20 | 杭州海康威视数字技术股份有限公司 | 一种存储数据的方法及存储设备 |
CN111880726B (zh) * | 2020-06-19 | 2022-05-10 | 浙江工商大学 | 一种提升cnfet缓存性能的方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1983439A (zh) * | 2006-05-16 | 2007-06-20 | 华为技术有限公司 | 一种提高ram读写效率的方法 |
CN101043289A (zh) * | 2006-06-16 | 2007-09-26 | 华为技术有限公司 | 一种解除存储器读写冲突的方法和装置 |
CN101681305A (zh) * | 2007-03-29 | 2010-03-24 | 提琴存储器公司 | 存储管理系统和方法 |
CN101848135A (zh) * | 2009-03-24 | 2010-09-29 | 华为技术有限公司 | 芯片的统计数据的管理方法和装置 |
US7856528B1 (en) * | 2009-08-11 | 2010-12-21 | Texas Memory Systems, Inc. | Method and apparatus for protecting data using variable size page stripes in a FLASH-based storage system |
CN102436429A (zh) * | 2011-11-14 | 2012-05-02 | 盛科网络(苏州)有限公司 | Dram存储器及提升dram数据访问带宽的方法 |
CN102591814A (zh) * | 2011-12-16 | 2012-07-18 | 中国科学院自动化研究所 | 支持多bank访问模式的dram访问控制装置和控制方法 |
CN106326145A (zh) * | 2015-06-26 | 2017-01-11 | 深圳市中兴微电子技术有限公司 | 一种存储器的控制方法和装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9349433B2 (en) * | 2013-03-13 | 2016-05-24 | Inphi Corporation | Hidden refresh of weak memory storage cells in semiconductor memory |
-
2018
- 2018-10-26 CN CN201811254634.4A patent/CN109491926B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1983439A (zh) * | 2006-05-16 | 2007-06-20 | 华为技术有限公司 | 一种提高ram读写效率的方法 |
CN101043289A (zh) * | 2006-06-16 | 2007-09-26 | 华为技术有限公司 | 一种解除存储器读写冲突的方法和装置 |
CN101681305A (zh) * | 2007-03-29 | 2010-03-24 | 提琴存储器公司 | 存储管理系统和方法 |
CN101848135A (zh) * | 2009-03-24 | 2010-09-29 | 华为技术有限公司 | 芯片的统计数据的管理方法和装置 |
US7856528B1 (en) * | 2009-08-11 | 2010-12-21 | Texas Memory Systems, Inc. | Method and apparatus for protecting data using variable size page stripes in a FLASH-based storage system |
CN102436429A (zh) * | 2011-11-14 | 2012-05-02 | 盛科网络(苏州)有限公司 | Dram存储器及提升dram数据访问带宽的方法 |
CN102591814A (zh) * | 2011-12-16 | 2012-07-18 | 中国科学院自动化研究所 | 支持多bank访问模式的dram访问控制装置和控制方法 |
CN106326145A (zh) * | 2015-06-26 | 2017-01-11 | 深圳市中兴微电子技术有限公司 | 一种存储器的控制方法和装置 |
Also Published As
Publication number | Publication date |
---|---|
CN109491926A (zh) | 2019-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8069300B2 (en) | Solid state storage device controller with expansion mode | |
US8725927B2 (en) | Hot memory block table in a solid state storage device | |
US8589639B2 (en) | Memory management unit and memory management method for controlling a nonvolatile memory and a volatile memory | |
US9025376B2 (en) | Nonvolatile memory device and related method of operation | |
US8437190B2 (en) | Interleaved flash storage system and method | |
US20050055493A1 (en) | [method for accessing large block flash memory] | |
US20170060439A1 (en) | Memory system that buffers data before writing to nonvolatile memory | |
JP2010152962A (ja) | 半導体記憶装置 | |
US10846220B2 (en) | Memory system and operation method thereof | |
CN111399757B (zh) | 存储器系统及其操作方法 | |
CN109491926B (zh) | 基于延长写时间的优化非易失性存储器写寿命的内存管理方法 | |
US20160283157A1 (en) | Memory device | |
US20100325342A1 (en) | Memory controller and nonvolatile storage device using same | |
US7350018B2 (en) | Method and system for using dynamic random access memory as cache memory | |
US8370564B2 (en) | Access control device, information processing device, access control program and access control method | |
KR20140088725A (ko) | 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치 및 그 선택적 리프레쉬 방법 | |
CN111462793B (zh) | 数据存储系统及其预充电策略设置方法 | |
JP2019185350A (ja) | メモリシステム及びメモリシステムの制御方法 | |
TW201908958A (zh) | 用來於一記憶裝置中進行編程管理之方法以及記憶裝置及其控制器 | |
CN107195321B (zh) | 一种交叉开关结构阻变式存储器性能优化方法及系统 | |
US11295801B1 (en) | Method for managing flash memory module and associated flash memory controller and memory device | |
EP4213150A1 (en) | Memory and data migration method | |
US20210217461A1 (en) | Memory devices, memory modules, and operating methods of memory devices | |
CN112558879A (zh) | 一种提高固态盘内3D-flash性能的方法 | |
US20220222008A1 (en) | Method for managing flash memory module and associated flash memory controller and memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |