CN111880726B - 一种提升cnfet缓存性能的方法 - Google Patents

一种提升cnfet缓存性能的方法 Download PDF

Info

Publication number
CN111880726B
CN111880726B CN202010567436.4A CN202010567436A CN111880726B CN 111880726 B CN111880726 B CN 111880726B CN 202010567436 A CN202010567436 A CN 202010567436A CN 111880726 B CN111880726 B CN 111880726B
Authority
CN
China
Prior art keywords
delay
cache block
group
cache
replacement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN202010567436.4A
Other languages
English (en)
Other versions
CN111880726A (zh
Inventor
章铁飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Gongshang University
Original Assignee
Zhejiang Gongshang University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Gongshang University filed Critical Zhejiang Gongshang University
Priority to CN202010567436.4A priority Critical patent/CN111880726B/zh
Publication of CN111880726A publication Critical patent/CN111880726A/zh
Application granted granted Critical
Publication of CN111880726B publication Critical patent/CN111880726B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明提供一种提升CNFET缓存性能的方法，将访问频繁的数据置于延时短的缓存块，将访问不频繁的数据至于延时长的缓存块，提升了性能，降低了能耗。本发明包括如下步骤：将同一缓存组的缓存块分为短延时组和长延时组；采用二进制表示缓存块的实际延时与基本延时单位比值的整数部分；缓存块的命中信号到达延时存储器时，则延时存储器将对应缓存块的延时二进制数值发送到延时控制器，延时控制器将输入的延时二进制数值保存于本地的计时寄存器，以基本延时单位为周期按1递减计时寄存器；加载新数据到缓存时，如果短延时组存在空闲的缓存块，则新数据加载到该空闲的缓存块中；如果短延时组无空闲缓存块，则新数据加载到长延时组的空闲块中。

Description

一种提升CNFET缓存性能的方法
技术领域
本发明涉及一种提升CNFET缓存性能的方法。
背景技术
碳纳米管晶体管(CNFET)是基于碳纳米管构建的晶体管，相比于传统的硅基CMOS晶体管，碳纳米管晶体管尺寸更小、速度更快、静态能耗更低。已有研究显示碳纳米管构成的电路相比于同等技术节点的硅基CMOS晶体管最多具有50倍的速度功效比(EDP)。因此，碳纳米管晶体管很可能是后摩尔时代的主要晶体管技术之一。基于碳纳米管晶体管的优势，人们利用它构建计算机中的主要部件，比如缓存。缓存位于处理器与片外内存之间，用于暂存来自内存的数据，加速处理器访问数据的速度。
缓存中大量的晶体管存储单元构成二维阵列结构，横向的单元由字线(Wordline)连接，而纵向的单元由位线(Bitline)连接。数据存储在每个单元中，一定数量的单元构成缓存块，每个缓存块存储512位的数据，横向的缓存块再构成缓存组。数据按缓存块为基本读写单位，每个缓存块包括标签段和数据段两部分。读写数据时，首先根据目标数据地址，确定缓存组，激活横向的字线，组中所有缓存块的标签段并与目标数据地址的对比，标签对比一致的缓存块，就是目标缓存块，其存储单元的数据通过位线传输到数据缓冲器，再经过I/O电路输出到缓存外。
基于碳纳米管晶体管的缓存，其性能会明显受到碳纳米管的布局和制程变异(process variation)的影响。碳纳米管会沿着特定的方向按路制备，由于制程变异，不同路的碳纳米管的数量呈现明显的差异，这种差异又导致驱动电流大小不同、电路的延时不同。而碳纳米管晶体管沿着每一路的碳纳米管方向制备，所以不同路的碳纳米管晶体管存在着不同的延时，而同一路的碳纳米管晶体管的延时则基本一致。当缓存中不同路的碳纳米管沿着位线方向制备，意味着缓存块中每一位数据所在的单元都位于不同路的碳纳米管，而不同路的碳纳米管晶体管电路的延时不同，则一个缓存块的传输速度由512位缓存块数据中延时最长的存储单元决定。同一缓存组中的不同缓存块呈现不同的访问延时，差别可以达到2～3倍。
相比于传统的CMOS硅基晶体管，碳纳米管的受制程变异影响更加明显，导致缓存中的不同缓存块的访问时延的差异，如果不能得到有效解决，将严重影响缓存的性能和能耗。
发明内容
本发明的目的在于克服现有技术中存在的上述不足，而提供一种设计合理的提升CNFET缓存性能的方法，将访问频繁的数据置于延时短的缓存块，将访问不频繁的数据至于延时长的缓存块，提升了性能，降低了能耗。
本发明解决上述问题所采用的技术方案是：一种提升CNFET缓存性能的方法，其特征在于：包括如下步骤：
S1、CNFET缓存同一缓存组中的不同缓存块的延时不同，将同一缓存组的缓存块按延时从短到长排序，分为为短延时组和长延时组；每个缓存块的标签段增加类型标志位，每个缓存块所属的组别由其标签段的类型标志位的值区分；
S2、采用二进制表示缓存块的实际延时与基本延时单位比值的整数部分，将其作为延时二进制数值存储于延时存储器中；
S3、缓存块的命中信号到达延时存储器时，则延时存储器将对应缓存块的延时二进制数值发送到延时控制器，延时控制器将输入的延时二进制数值保存于本地的计时寄存器，以基本延时单位为周期递减计时寄存器，直到计时寄存器为零，延时控制器发出数据缓冲器的使能信号，使能数据缓冲器；
S4、加载新数据到缓存时，如果短延时组存在空闲的缓存块，则新数据加载到该空闲的缓存块中，并且将访问不频繁的数据迁移到长延时组；如果短延时组无空闲缓存块，但长延时组有空闲缓存块，则新数据加载到长延时组的空闲块中；
如果当前缓存组不存在空闲缓存块，则根据最近最少使用策略将缓存组中最近最少使用的缓存块作为替换缓存块；读取替换缓存块标签段的类型标志位；
如果替换缓存块位于长延时组，则再次根据最近最少使用策略在缓存组中找到次级替换缓存块；如果次级替换缓存块位于长延时组，则写回替换缓存块的数据到下一级存储器，同时将新数据加载到替换缓存块；如果次级替换缓存块位于短延时组，则写回替换缓存块的数据到下一级存储器，然后将次级替换缓存块的数据迁移到替换缓存块，同时将新数据加载到次级替换缓存块；
如果替换缓存块位于短延时组，则写回替换缓存块数据到下一级存储器，同时将新数据加载到替换缓存块。
本发明步骤S1中，以将
Figure BDA0002548351550000021
的缓存块归为短延时组，剩余的
Figure BDA0002548351550000022
缓存块归为长延时组，其中n为同一缓存组中缓存块的数量，e为自然常数。
本发明步骤S1中，隶属于短延时组的缓存块的类型标志位设置为1，隶属于长延时组的缓存块类型标志位设置为0。
本发明步骤S2中，取缓存块延时最大值的0.1倍作为基本延时单位。
本发明读取缓存块数据时，目的地址的标签部分与缓存块中的标签相比较，如果两者相等，则输出的命中信号值为1。
本发明步骤S4中，如果替换缓存块标签段的类型标志位值为0，表示替换缓存块位于长延时组；如果替换缓存块的类型标志位为1，表示替换缓存块位于短延时组。
本发明步骤S4中，如果次级替换缓存块标签段的类型标志位值为0，表示次级替换缓存块位于长延时组；如果次级替换缓存块标签段的类型标志位值为1，表示次级替换缓存块位于短延时组。
本发明步骤S3中，以基本延时单位为周期按1递减计时寄存器。
本发明与现有技术相比，具有以下优点和效果：本发明针对CNFET缓存的延时问题，利用CNFET缓存中不同缓存块因为碳纳米管制程变异导致的延时差异，将访问频繁的数据置于延时短的缓存块，将访问不频繁的数据至于延时长的缓存块，缩短数据访问的平均延时，提升了性能，降低了能耗，从而克服碳纳米管制程变异带来的不利影响。
附图说明
图1是本发明实施例的缓存的结构示意图。
图2是本发明实施例步骤S3的流程图。
图3是本发明实施例步骤S4的流程图。
具体实施方式
下面结合附图并通过实施例对本发明作进一步的详细说明，以下实施例是对本发明的解释而本发明并不局限于以下实施例。
参见图1-图3，本发明实施例包括如下步骤：
S1、由于碳纳米管的制程变异，同一缓存块中的不同存储单元具有不同的延时，缓存块的访问延时按延时最长的存储单元为准，因此，同一缓存组中的不同缓存块呈现明显的访问延时差异，即CNFET缓存同一缓存组中的不同缓存块的延时不同；测试每个缓存块的延时并暂存，将同一缓存组的缓存块按延时从短到长排序，前
Figure BDA0002548351550000031
的缓存块归为短延时组，短延时组的访问延时较短，剩余的
Figure BDA0002548351550000032
缓存块归为长延时组，长延时组的访问延时较长，其中n为同一缓存组中缓存块的数量，e为自然常数，缓存组大小固定，包含n个缓存块，短延时组占据缓存组的比例为1/e。
每个缓存块所属的组别由其标签段的类型标志位的值区分。每个缓存块包括标签段(Tag)和数据段(Data)两部分，其中，标签段增加类型标志位，隶属于短延时组的缓存块的类型标志位设置为1，隶属于长延时组的缓存块类型标志位设置为0。
S2、采用二进制表示缓存块的实际延时与基本延时单位比值的整数部分，将其作为延时二进制数值存储于延时存储器中。
不同缓存块的最大延时和最小延时的比值在2-3之间，取缓存块延时最大值的0.1倍作为基本延时单位，不同缓存块的延时与基本延时单位的比值取整，数值在30以内，因此可以采用5位二进制数表示取整后的比值，并且将每个缓存块对应的延时二进制数存储于延时存储器中。
不同缓存组中沿着相同位线的缓存块的延时相同，因为沿着相同位线的碳纳米管布局的存储单元的延时相同。每个缓存组包含n个缓存块，则延时存储器所需的存储空间为4n位，即延时存储器中保存n个延时信息。
S3、命中信号到达延时存储器时，如果命中信号为1，则延时存储器将对应缓存块的延时二进制数值发送到延时控制器，延时控制器将输入的延时二进制数值保存于本地的计时寄存器，以基本延时单位为周期按1递减计时寄存器，直到计时寄存器为零，然后使能缓存的数据缓冲器，从而以不同的延时读取数据；如果命中信号不为1，则等待新的输入命中信号。
读取缓存块数据时，目的地址的标签部分与缓存块中的标签相比较，如果两者相等，则输出命中信号1。命中信号作为输入信号，同时到达延时存储器和延时控制器。
S4、缓存访问缺失，加载新数据到缓存时，如果短延时组存在空闲的缓存块，则新数据加载到该空闲的缓存块中，并且将访问不频繁的数据迁移到长延时组；如果短延时组无空闲缓存块，但长延时组有空闲缓存块，则新数据加载到长延时组的空闲块中；
如果当前缓存组不存在空闲缓存块，则根据最近最少使用策略(LRU)将缓存组中最近最少使用的缓存块作为替换缓存块；读取替换缓存块标签段的类型标志位；
如果替换缓存块标签段的类型标志位值为0，表示替换缓存块位于长延时组，则再次根据最近最少使用策略在缓存组中找到次级替换缓存块，读取次级替换缓存块标签段的类型标志位；如果次级替换缓存块标签段的类型标志位值为0，表示次级替换缓存块位于长延时组，则写回替换缓存块的数据到下一级存储器，同时将新数据加载到替换缓存块；如果次级替换缓存块标签段的类型标志位值为1，表示次级替换缓存块位于短延时组，则写回替换缓存块的数据到下一级存储器，然后将次级替换缓存块的数据迁移到替换缓存块，同时将新数据加载到次级替换缓存块。
如果替换缓存块的类型标志位为1，表示替换缓存块位于短延时组，则写回替换缓存块数据到下一级存储器，同时将新数据加载到替换缓存块。
如此将访问频繁的数据置于延时短的缓存块，将访问不频繁的数据置于延时长的缓存块，保证短延时缓存组中是频繁被访问的数据。
此外，需要说明的是，本说明书中所描述的具体实施例，其零、部件的形状、所取名称等可以不同，本说明书中所描述的以上内容仅仅是对本发明结构所作的举例说明。本发明所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，只要不偏离本发明的结构或者超越本权利要求书所定义的范围，均应属于本发明的保护范围。

Claims (8)

1.一种提升CNFET缓存性能的方法，其特征在于：包括如下步骤：
S1、CNFET缓存同一缓存组中的不同缓存块的延时不同，将同一缓存组的缓存块按延时从短到长排序，分为短延时组和长延时组；每个缓存块的标签段增加类型标志位，每个缓存块所属的组别由其标签段的类型标志位的值区分；
S2、采用二进制表示缓存块的实际延时与基本延时单位比值的整数部分，将其作为延时二进制数值存储于延时存储器中；
S3、缓存块的命中信号到达延时存储器时，则延时存储器将对应缓存块的延时二进制数值发送到延时控制器，延时控制器将输入的延时二进制数值保存于本地的计时寄存器，以基本延时单位为周期递减计时寄存器，直到计时寄存器为零，延时控制器发出数据缓冲器的使能信号，使能数据缓冲器；
S4、加载新数据到缓存时，如果短延时组存在空闲的缓存块，则新数据加载到该空闲的缓存块中，并且将访问不频繁的数据迁移到长延时组；如果短延时组无空闲缓存块，但长延时组有空闲缓存块，则新数据加载到长延时组的空闲块中；
如果当前缓存组不存在空闲缓存块，则根据最近最少使用策略将缓存组中最近最少使用的缓存块作为替换缓存块；读取替换缓存块标签段的类型标志位；
如果替换缓存块位于长延时组，则再次根据最近最少使用策略在缓存组中找到次级替换缓存块；如果次级替换缓存块位于长延时组，则写回替换缓存块的数据到下一级存储器，同时将新数据加载到替换缓存块；如果次级替换缓存块位于短延时组，则写回替换缓存块的数据到下一级存储器，然后将次级替换缓存块的数据迁移到替换缓存块，同时将新数据加载到次级替换缓存块；
如果替换缓存块位于短延时组，则写回替换缓存块数据到下一级存储器，同时将新数据加载到替换缓存块。
2.根据权利要求1所述的提升CNFET缓存性能的方法，其特征在于：步骤S1中，以将
Figure FDA0002548351540000011
的缓存块归为短延时组，剩余的
Figure FDA0002548351540000012
缓存块归为长延时组，其中n为同一缓存组中缓存块的数量，e为自然常数。
3.根据权利要求1所述的提升CNFET缓存性能的方法，其特征在于：步骤S1中，隶属于短延时组的缓存块的类型标志位设置为1，隶属于长延时组的缓存块类型标志位设置为0。
4.根据权利要求1所述的提升CNFET缓存性能的方法，其特征在于：步骤S2中，取缓存块延时最大值的0.1倍作为基本延时单位。
5.根据权利要求1所述的提升CNFET缓存性能的方法，其特征在于：读取缓存块数据时，目的地址的标签部分与缓存块中的标签相比较，如果两者相等，则输出的命中信号值为1。
6.根据权利要求1所述的提升CNFET缓存性能的方法，其特征在于：步骤S4中，如果替换缓存块标签段的类型标志位值为0，表示替换缓存块位于长延时组；如果替换缓存块的类型标志位为1，表示替换缓存块位于短延时组。
7.根据权利要求1所述的提升CNFET缓存性能的方法，其特征在于：步骤S4中，如果次级替换缓存块标签段的类型标志位值为0，表示次级替换缓存块位于长延时组；如果次级替换缓存块标签段的类型标志位值为1，表示次级替换缓存块位于短延时组。
8.根据权利要求1所述的提升CNFET缓存性能的方法，其特征在于：步骤S3中，以基本延时单位为周期按1递减计时寄存器。
CN202010567436.4A 2020-06-19 2020-06-19 一种提升cnfet缓存性能的方法 Expired - Fee Related CN111880726B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010567436.4A CN111880726B (zh) 2020-06-19 2020-06-19 一种提升cnfet缓存性能的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010567436.4A CN111880726B (zh) 2020-06-19 2020-06-19 一种提升cnfet缓存性能的方法

Publications (2)

Publication Number Publication Date
CN111880726A CN111880726A (zh) 2020-11-03
CN111880726B true CN111880726B (zh) 2022-05-10

Family

ID=73157994

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010567436.4A Expired - Fee Related CN111880726B (zh) 2020-06-19 2020-06-19 一种提升cnfet缓存性能的方法

Country Status (1)

Country Link
CN (1) CN111880726B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102843294A (zh) * 2012-08-21 2012-12-26 重庆邮电大学 一种基于fdl环的反馈共享光缓存装置和缓存方法
CN103731359A (zh) * 2013-12-11 2014-04-16 南京大学 基于光纤延时线的fifo共享缓存路由器及其工作方法
WO2015035928A1 (zh) * 2013-09-16 2015-03-19 华为技术有限公司 划分高速缓存的方法及装置
CN106484539A (zh) * 2016-10-13 2017-03-08 东北大学 一种处理器缓存特性的检测分析方法
CN109117088A (zh) * 2018-07-24 2019-01-01 联想(北京)有限公司 一种数据处理方法及系统
CN109408411A (zh) * 2018-09-25 2019-03-01 浙江工商大学 基于数据访问次数的GPGPU的L1 Cache管理方法
CN109491926A (zh) * 2018-10-26 2019-03-19 浙江工商大学 基于延长写时间的优化非易失性存储器写寿命的内存管理方法
WO2020063593A1 (zh) * 2018-09-26 2020-04-02 中兴通讯股份有限公司 一种时延对称性测量方法、装置和系统

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102843294A (zh) * 2012-08-21 2012-12-26 重庆邮电大学 一种基于fdl环的反馈共享光缓存装置和缓存方法
WO2015035928A1 (zh) * 2013-09-16 2015-03-19 华为技术有限公司 划分高速缓存的方法及装置
CN103731359A (zh) * 2013-12-11 2014-04-16 南京大学 基于光纤延时线的fifo共享缓存路由器及其工作方法
CN106484539A (zh) * 2016-10-13 2017-03-08 东北大学 一种处理器缓存特性的检测分析方法
CN109117088A (zh) * 2018-07-24 2019-01-01 联想(北京)有限公司 一种数据处理方法及系统
CN109408411A (zh) * 2018-09-25 2019-03-01 浙江工商大学 基于数据访问次数的GPGPU的L1 Cache管理方法
WO2020063593A1 (zh) * 2018-09-26 2020-04-02 中兴通讯股份有限公司 一种时延对称性测量方法、装置和系统
CN109491926A (zh) * 2018-10-26 2019-03-19 浙江工商大学 基于延长写时间的优化非易失性存储器写寿命的内存管理方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于程序访存模式的低功耗存储技术;章铁飞;《软件学报》;20140215;全文 *

Also Published As

Publication number Publication date
CN111880726A (zh) 2020-11-03

Similar Documents

Publication Publication Date Title
KR940005684B1 (ko) 캐시(cash)내장 반도체 장치 및 그 동작방법
TWI382426B (zh) 預測快取記憶體之存取位置的方法及系統
JPH0594698A (ja) 半導体記憶装置
CN109952565B (zh) 内存访问技术
US7457917B2 (en) Reducing power consumption in a sequential cache
US8495286B2 (en) Write buffer for improved DRAM write access patterns
CN109219850B (zh) 存储器中的延迟回写
CN112639748A (zh) 异步正向缓存存储器系统和方法
CN100377118C (zh) 基于sram的嵌入式文件系统的实现方法
US7649764B2 (en) Memory with shared write bit line(s)
CN108763106B (zh) 一种基于交叉存储的Cache实现方法
CN111880726B (zh) 一种提升cnfet缓存性能的方法
CN114121112A (zh) 半导体装置中的气泡破裂寄存器
CN111143313B (zh) 一种提高混合映射算法的日志块读写性能的方法
CN109491926B (zh) 基于延长写时间的优化非易失性存储器写寿命的内存管理方法
CN107506139A (zh) 一种面向相变存储器的写请求优化装置
CN106326135B (zh) 一种平移非易失性存储器nvm的数据的方法及装置
TWI635391B (zh) 快閃記憶體以及其管理方法
US6839807B2 (en) Multi-way set associative cache memory
CN118215964A (zh) 使用复位-置位锁存器的具有单端感测的存储器
Farahani et al. Performance and power solutions for caches using 8T SRAM cells
CN105426130B (zh) 邮件快速处理方法
CN105260261B (zh) 一种邮件恢复方法
CN1450457A (zh) 采用改进时序的低功耗组相联高速缓冲存储器
Gupta et al. 16Kb hybrid TFET/CMOS reconfigurable CAM/SRAM array based on 9T-TFET bitcell

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20220510