WO2016197318A1 - 一种嵌入式电路板贴片结构 - Google Patents

一种嵌入式电路板贴片结构 Download PDF

Info

Publication number
WO2016197318A1
WO2016197318A1 PCT/CN2015/081052 CN2015081052W WO2016197318A1 WO 2016197318 A1 WO2016197318 A1 WO 2016197318A1 CN 2015081052 W CN2015081052 W CN 2015081052W WO 2016197318 A1 WO2016197318 A1 WO 2016197318A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
electronic device
board body
pad
thickness
Prior art date
Application number
PCT/CN2015/081052
Other languages
English (en)
French (fr)
Inventor
方丽文
林梓梁
Original Assignee
方丽文
林梓梁
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 方丽文, 林梓梁 filed Critical 方丽文
Priority to PCT/CN2015/081052 priority Critical patent/WO2016197318A1/zh
Publication of WO2016197318A1 publication Critical patent/WO2016197318A1/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

一种嵌入式电路板贴片结构,包括作为载体的电路板本体(20),以及与所述电路板本体(20)相连的电子器件(10),所述电路板本体(20)具有可容纳所述电子器件(10)的纵向厚度或部分厚度的安放空间,所述电路板本体(20)安放空间大于所述电子器件(10),所述电路板本体(20)的安放空间底面还设有本体焊盘(40),所述电子器件(10)上表面设有器件焊盘(30),所述本体焊盘(40)与所述器件焊盘(30)之间利用导电材料(50)导通。通过将所述电子器件(10)置入预先设置的所述安放空间后,大幅减小了电子器件(10)的厚度,相当于是向电路板(20)的厚度要空间,将电路板(20)及其负载电子器件(10)的综合厚度做出了最大限度的降低,甚至可以做到所述电子器件(10)上表面与所述电路板(20)表面平齐的零厚度,对于进一步实现超薄化电路板带来了优选方案。

Description

一种嵌入式电路板贴片结构 技术领域
本实用新型属于电路板贴片工艺及结构设计,尤其涉及一种嵌入式的贴片结构。
背景技术
电路板贴片技术已经是目前电子产品中电路器件连接普遍应用的一种技术,通常是将电路板根据电路需要在镀层上进行蚀刻加工,然后电子器件通过粘贴等贴合方式固定在电路板相应位置,通过焊接或者搭线连接等连接方式与电路板上电路进行连通,而目前的电子设备在不断的追求占用空间小、超薄,同时又要求灵敏度高,寿命高,请参照图 1 所示,通常做法是将电子器件超薄化,并且将电子器件 1 的焊点 3 置于电子器件 1 的上方,然后通过搭导线 5 的方式与电路板 2 上的焊点 4 进行焊接连通,最后在所述电子器件 1 上覆盖一层环氧树脂或其它材料保护层,而所覆盖的环氧树脂的高度必须高于焊点 3 、 4 之间的连线 5 ,由于工艺原因连线 5 高于电子器件 1 上表面,那么势必会使电子器件 1 表面所覆盖的环氧树脂保护层更厚,例如电子器件 1 如果是指纹感应芯片,那么其表面保护层的厚度会决定其灵敏度,其他器件也会增加整体电路板表面厚度的,但如果表面厚度太薄,又容易致使连线 5 长期使用后受损而报废,目前为了解决此技术问题,市场上出现一种台阶式的电子器件,如图 2 所示,该电子器件 1a 需要与电路板 2a 焊点连接处设有台阶,台阶上设有焊点 3a ,然后通过搭线连接电路板 2a 上的焊点 4a ,再进行覆盖保护层处理,连线 5a 由于处于台阶上,低于电子器件 1a 上表面,这样设计即可保护连线 5a 不受压迫损害,电子器件 1a 上表面的覆盖保护层又可以做到最薄,保证其灵敏度。
但上述贴合设计均存在无法更进一步使电路板及其负载电子器件超薄的问题,而且本身搭线连接的方式需要高精密的设备才能完成,电子器件与电路板的焊盘连接存在高度差,无法选择其他连通方案,所以生产成本相对来说比较高。
申请人在本申请之前提出过一份申请,通过两层电路板贴合后并在上层电路板上表面设置本体焊盘然后与所述电子器件表面的焊盘进行导通,线路板上焊盘与下方基板需要打孔连接导引到线路板的下表面,这种方案经过实际操作检验,发现以现有技术操作时上下线路板对孔容易存在偏差,而且对孔的工序增加了生产成本,故此亟需在对孔作业成本仍未有更廉价的解决办法之前采用更为低成本的方案进行设计贴片结构。
技术问题
本实用新型提供 一种嵌入式电路板贴片结构 ,旨在解决现有技术中电路板及其负载器件无法进一步超薄以及导通连接方式成本过高的问题。
技术解决方案
为了解决上述问题,本实用新型提供 一种嵌入式电路板贴片结构,包括作为载体的电路板本体,以及与所述电路板本体相连的电子器件,所述电路板本体具有可容纳所述电子器件的纵向厚度或部分厚度的安放空间,所述电路板本体安放空间大于所述电子器件,所述电路板本体的安放空间底面还设有本体焊盘,所述电子器件上表面设有器件焊盘,所述本体焊盘与所述器件焊盘之间利用导电材料导通。
优选地,所述电路板本体由两部分构成,上部分为具有贯穿式安放空间的上板,下部分为普通平面基板,所述上板与基板贴合为一体,所述本体焊盘位于所述基板表面。
优选地,所述基板表面位于所述安放空间下部的区域设有可与所述电子器件连接的粘接材料。
优选地,所述电子器件上表面与所述电路板本体上表面平齐。
优选地,所述电路板本体上方采用上盖对所述电子器件及电路板本体进行覆盖贴合保护,所述上盖材料采用蓝宝石或玻璃或微晶锆或塑胶或陶瓷;亦或者所述上盖材料采用环氧树脂对所述电子器件及电路板本体进行覆盖封装保护;亦或者所述上盖材料采用滴胶,所述滴胶在所述电子器件及电路板本体表面形成保护层从而实现对所述电子器件及电路板本体的保护;亦或者所述上盖材料采用防护材料通过喷涂方式在所述电子器件及电路板本体表面形成保护层进行保护。
优选地,所述电路板本体上表面设有多个与所述上盖边缘相对应的凸起式支点,所述支点高度一致且高于所述本体焊盘与所述器件焊盘之间连通的导电材料。
依借上述技术方案,通过将所述电子器件置入预先设置的所述安放空间后,大幅减小了电子器件的厚度,相当于是向电路板的厚度要空间,将电路板及其负载电子器件的综合厚度做出了最大限度的降低,甚至可以做到所述电子器件上表面与所述电路板表面平齐的零厚度,对于进一步实现超薄化电路板带来了优选方案。
本实用新型另外还提供了 一种嵌入式电路板贴片生产方法,采用上述权利要求所述结构,具体生产步骤为,
S1 ,按照所述电子器件形状在所述电路板本体进行铣孔作业,形成所述安放空间,在所述电路板上表面采用多层堆漆印刷或者贴合实体材料的方式设立支点;
S2 ,将所述绝缘胶纸贴覆于所述电路板背面;
S3 ,将所述电子器件置于所述安放空间中,所述电子器件底部与所述绝缘胶纸粘合;
S4 ,利用导电材料将所述电子器件上的器件焊盘和所述电路板本体上的本体焊盘导通连接;
S5 ,通过采用蓝宝石或玻璃或微晶锆或塑胶或陶瓷对所述电子器件覆盖的贴合技术保护所述电子器件完成成型工作,亦或者通过采用环氧树脂塑封成型技术对所述电子器件进行保护,亦或者通过采用在所述电子器件表面滴胶成型技术对所述电子器件进行保护,亦或者通过采用在所述电子器件表面喷涂防护材料的技术对所述电子器件进行保护。
优选地,所述导电材料选用金属导线或者导电排线或者导电胶。
上述方法采用的是将所述电路板铣孔作业后,嵌入所述电子器件的方法,此方法是在电路板下表面不需要太多电路的情形下采用的一种方式,当然了,此方法中,如果所述电子器件上表面与所述电路板上表面平齐的情况下,也可以采用钢网导通方式,步骤 4 的具体方式可以采用在所述电路板本体上方铺设预先刻画好的钢网或丝网,所述钢网或丝网上的开孔对应连通所述器件焊盘和所述本体焊盘,在所述钢网上进行刮金属膏作业,使金属膏通过所述钢网的开孔覆盖所述器件焊盘和所述本体焊盘,将所述电子器件上的器件焊盘和所述电路板本体上的本体焊盘导通连接。在该步骤之前需要将所述电子器件与安放空间之间的缝隙进行填充并打磨平整。
本实用新型还提供了另外 一种嵌入式电路板贴片生产方法,采用上述权利要求所述结构,具体生产步骤为,
S1 ,按照所述电子器件形状对所述电路板本体的上板进行铣孔作业,形成所述安放空间,在所述电路板上表面采用多层堆漆印刷或者贴合实体材料的方式设立支点;
S2 ,将所述基板贴覆于所述上板背面形成所述电路板本体,并在所述基板对应所述安放空间区域设置胶水或者贴片膜或者粘接材料;
S3 ,将所述电子器件置于所述安放空间中,所述电子器件底部与所述基板上表面粘合;
S4 ,向所述电子器件与所述安放空间之间的缝隙内注入填充料,所述填充料的填充高度需要高于所述电子器件和所述电路板本体上表面;
S5 ,待所述填充料干燥硬化后对其进行表面打磨,经过打磨使所述填充料与所述电子器件和所述电路板本体上表面平齐;
S6 ,在所述电路板本体上方铺设预先刻画好的钢网或丝网,所述钢网或丝网上的开孔对应连通所述器件焊盘和所述本体焊盘,在所述钢网上进行刮金属膏作业,使金属膏通过所述钢网的开孔覆盖所述器件焊盘和所述本体焊盘,将所述电子器件上的器件焊盘和所述电路板本体上的本体焊盘导通连接;
S7 ,通过采用蓝宝石或玻璃或微晶锆或塑胶或陶瓷对所述电子器件覆盖的贴合技术保护所述电子器件完成成型工作,亦或者通过采用环氧树脂塑封成型技术对所述电子器件进行保护,亦或者通过采用在所述电子器件表面滴胶成型技术对所述电子器件进行保护,亦或者通过采用在所述电子器件表面喷涂防护材料的技术对所述电子器件进行保护。
有益效果
通过上述生产方法,可以将电路板及其负载电子器件的整体厚度进一步降低,实现超薄化电路板结构,另外,由于可以将所述电子器件上表面与所述电路板上表面设置到平齐状态,故此,可以采用更为廉价的焊盘导通连接方案,也就是钢网印刷或者称之为刮金属膏作业,大大降低了生产成本,解决了现有技术中连线易断且成本高的技术问题。
附图说明
图 1 是现有技术提供的电路板贴片侧视图
图 2 是现有技术 提供的特殊电子器件与电路板贴合后的侧视图;
图 3 是实施例一所提供的产品侧视图;
图 4 是实施例一所提供的另一中连接结构侧视图;
图 5 是实施例二所提供的产品侧视图;
图 6 是实施例二所提供的另一中连接结构侧视图;
图 7 是实施例二所提供的产品厚度数据展示示意图;
图 8 是圆形产品俯视图;
图 9 是方形产品俯视图;
图 10 是钢网示意图;
图 11 是实施例三所提供的连接结构侧视图。
本发明的实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本实用新型进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本实用新型,并不用于限定本实用新型。
实施例一,
参照图 3 并结合图 8 到 10 所示,本实施例提供一种嵌入式电路板贴片结构,包括作为载体的电路板本体 20 ,以及与所述电路板本体 20 相连的电子器件 10 ,所述电路板本体 20 具有可容纳所述电子器件的纵向厚度或部分厚度的安放空间,所述电路板本体 20 设有本体焊盘 40 ,所述电子器件 10 上表面设有器件焊盘 30 ,所述本体焊盘 40 与所述器件焊盘 30 之间利用导电材料 50 导通。所述安放空间纵向贯穿所述电路板本体 20 。所述电路板本体底部设有一层绝缘胶纸 60 。所述电子器件 10 上表面与所述电路板本体 20 上表面平齐,所述本体焊盘 40 与所述器件焊盘 30 在同一平面上。所述电路板本体 20 安放空间大于所述电子器件 10 ,所述电子器件 10 边缘与所述安放空间边缘之间的缝隙设有填充材料,所述填充材料与所述电子器件 10 上表面、电路板本体 20 上表面平齐,目的是防止在使用钢网或者丝网进行刮金属膏时金属膏漏入缝隙中。参照图 4 ,如果采用搭金属导线或者导电排线或者导电胶连接所述本体焊盘 40 与所述器件焊盘 30 的方式,那么则并不需要对所述缝隙进行填充。焊盘之间导通完毕后,所述电子器 ,10 和电路板本体 20 上表面覆盖一层保护层,具体地,保护层可由环氧树脂覆盖或采用滴胶覆盖或者采用喷涂保护材料覆盖来形成,还可以由保护板 80 (或称为上盖)充当保护层进行覆盖保护,所述保护板 80 可由蓝宝石或玻璃或微晶锆或塑胶或陶瓷直接覆盖在所述电路板本体 20 及其负载电子器件 10 表面,所述电路板本体 20 上的本体焊盘 40 外侧设有支点 70 ,所述支点 70 高于所述本体焊盘 40 和器件焊盘 30 之间的金属导电材料 50 ,所述支点 70 用来支撑所述保护板 80 的边缘防止保护板 80 压迫到两焊盘之间的导电材料 50 ,避免影响其连接效果。
实施例二,
参照图 5 所示,本实施例提供一种嵌入式电路板贴片结构,包括作为载体的电路板本体 20 ,以及与所述电路板本体 20 相连的电子器件 10 ,所述电路板本体 20 具有可容纳所述电子器件 10 的纵向厚度或部分厚度的安放空间,所述电路板本体 20 设有本体焊盘 40 ,所述电子器件 10 上表面设有器件焊盘 30 ,所述本体焊盘 40 与所述器件焊盘 30 之间利用导电材料 50 导通。所述电路板本体 20 由两部分构成,上部分为具有贯穿式安放空间的上板 21 ,下部分为普通平面基板 22 ,(所述基板与实施例一中所述的绝缘胶纸不同,因为基板 22 的上下两面还是可以设置电路连接的)所述上板 21 与基板 22 贴合为一体。所述基板 22 表面位于所述安放空间下部的区域设有可与所述电子器件 10 连接的粘接材料 60 ,所述粘接材料 60 的作用是固定所述电子器件 10 ,也可以省略此粘接材料,参照图 6 所示,而是直接将所述电子器件 10 置入所述安放空间后对所述电子器件 10 与安放空间之间所存在的缝隙利用填充材料 90 进行填充,填充材料 90 中具有一定凝固粘接的材料成分可将所述电子器件 10 进行固定。如果导电材料 50 选用金属导线或者导电排线或者导电胶,那么为了减少工作复杂度,就选用粘接材料 60 从所述电子器件 10 底部进行粘接,如果导电材料 50 选用金属膏,用刮金属膏的方式导通的话,那么必须要对所述电子器件 10 与安放空间之间的缝隙进行填充,以免金属膏流入所述缝隙中,同时也对所述电子器件 10 进行了固定处理。但如果采用刮金属膏进行导通连接的方式就必须保证所述电子器件 10 上表面与所述电路板本体 20 上表面平齐,所述本体焊盘 40 与所述器件焊盘 30 在同一平面上。而采用粘接材料 60 固定所述电子器件 10 ,则不要求所述电子器件 10 的表面高度,其可以略高于所述电路板本体 20 上表面,也可以略低于所述电路板本体 20 上表面,也不用进行填充缝隙的作业,但这样做会导致生产成本增高。所述电子器件 10 和电路板本体 20 上表面覆盖一层保护层,具体地,保护层可由环氧树脂覆盖或采用滴胶覆盖或者采用喷涂保护材料覆盖来形成,还可以由保护板 80 (或称为上盖)充当保护层进行覆盖保护,所述保护板 80 可由蓝宝石或玻璃或微晶锆或塑胶或陶瓷直接覆盖在所述电路板本体 20 及其负载电子器件 10 表面,所述电路板本体 20 上本体焊盘 40 外侧设有支点 70 ,所述支点 70 高于所述本体焊盘 40 和器件焊盘 30 之间的金属导电材料 50 ,所述支点 70 用来支撑所述保护板 80 的边缘防止保护板 80 压迫到两焊盘之间的导电材料 50 ,避免影响其连接效果。
实施例三,
参照图 11 所示,本实施例提供一种嵌入式电路板贴片结构,包括作为载体的电路板本体 20 ,以及与所述电路板本体 20 相连的电子器件 10 ,所述电路板本体 20 具有可容纳所述电子器件 10 的纵向厚度或部分厚度的安放空间,所述电路板本体 20 安放空间大于所述电子器件 10 ,所述电路板本体 20 的安放空间底面还设有本体焊盘 40 ,所述电子器件 10 上表面设有器件焊盘 30 ,所述本体焊盘 40 与所述器件焊盘 30 之间利用导电材料 50 导通。所述电路板本体 20 由两部分构成,上部分为具有贯穿式安放空间的上板 21 ,下部分为普通平面基板 22 ,所述上板 21 与基板 22 贴合为一体,所述本体焊盘 40 位于所述基板 22 表面。所述基板 22 表面位于所述安放空间下部的区域设有可与所述器件 10 连接的粘接材料 60 。所述电子器件 10 上表面与所述电路板本体 20 上表面平齐。所述电路板本体 20 上方采用上盖 80 对所述电子器件 10 及电路板本体 20 进行覆盖贴合保护,所述上盖 80 材料采用蓝宝石或玻璃或微晶锆或塑胶或陶瓷;亦或者所述上盖 80 材料采用环氧树脂对所述电子器件 10 及电路板本体 20 进行覆盖封装保护;亦或者所述上盖 80 材料采用滴胶,所述滴胶在所述电子器件 10 及电路板本体 20 表面形成保护层从而实现对所述电子器件 10 及电路板本体 20 的保护;亦或者所述上盖 80 材料采用防护材料通过喷涂方式在所述电子器件 10 及电路板本体 20 表面形成保护层进行保护。所述电路板本体 20 上表面设有多个与所述上盖 80 边缘相对应的凸起式支点 70 ,所述支点 70 高度一致且高于所述本体焊盘 40 与所述器件焊盘 30 之间连通的导电材料 50 。依借上述技术方案,通过将所述电子器件 10 置入预先设置的所述安放空间后,大幅减小了电子器件 10 的厚度,相当于是向电路板 20 的厚度要空间,将电路板 20 及其负载电子器件 10 的综合厚度做出了最大限度的降低,甚至可以做到所述电子器件 10 上表面与所述电路板 20 表面平齐的零厚度,对于进一步实现超薄化电路板带来了优选方案。把所述本体焊盘 40 设置在所述基板 22 上对应的安放空间内所述电子器件 10 的一侧,这样只需要通过所述基板 22 上进行通孔将所述本体焊盘 40 向所述基板 22 下表面进行导引通电,不需要两版对孔,减少生产成本。
实施例四,
参照图 3 、 4 以及 8-10 所示,本实施例提供一种嵌入式电路板贴片生产方法,采用上述实施例一所述结构,具体生产步骤为,
S1 ,按照所述电子器件 10 形状在所述电路板本体 20 上进行铣孔作业,形成所述安放空间,在所述电路板本体 20 上表面采用多层堆漆印刷或者贴合实体材料的方式设立支点 70 ;
S2 ,将所述绝缘胶纸 60 贴覆于所述电路板 20 背面;
S3 ,将所述电子器件 10 置于所述安放空间中,所述电子器件 10 底部与所述绝缘胶纸 60 粘合;
S4 ,利用导电材料 50 将所述电子器件 10 上的器件焊盘 30 和所述电路板本体 20 上的本体焊盘 40 导通连接;
S5 ,通过采用蓝宝石或玻璃或微晶锆或塑胶或陶瓷对所述电子器件覆盖的贴合技术保护所述电子器件 10 完成成型工作,亦或者通过采用环氧树脂塑封成型技术对所述电子器件 10 进行保护,亦或者通过采用在所述电子器件 10 表面滴胶成型技术对所述电子器件 10 进行保护,亦或者通过采用在所述电子器件 10 表面喷涂防护材料的技术对所述电子器件 10 进行保护。
本实施例中所述导电材料 50 选用金属导线或者导电排线或者导电胶。
上述方法采用的是将所述电路板 20 铣孔作业后,嵌入所述电子器件 10 的方法,此方法是在电路板 20 下表面不需要太多电路的情形下采用的一种方式,当然了,此方法中,如果所述电子器件 10 上表面与所述电路板 20 上表面平齐的情况下,也可以采用钢网 9 印刷金属导电材料的导通方式,步骤 4 的具体方式可以采用在所述电路板本体 20 上方铺设预先刻画好的具有开孔 91 的钢网或丝网,所述钢网 9 或丝网上的开孔 91 对应连通所述器件焊盘 30 和所述本体焊盘 40 ,在所述钢网 9 上进行刮金属膏作业,使金属膏通过所述钢网 9 的开孔 91 覆盖所述器件焊盘 30 和所述本体焊盘 40 ,将所述电子器件 10 上的器件焊盘 30 和所述电路板本体 20 上的本体焊盘 40 导通连接。在该步骤之前需要将所述电子器件 10 与安放空间之间的缝隙进行填充并打磨平整。
实施例四,
参照图 5-10 所示,本实施例提供了另外 一种嵌入式电路板贴片生产方法,采用上述实施例二所述结构,具体生产步骤为,
S1 ,按照所述电子器件 10 形状对所述电路板本体 20 的上板 21 进行铣孔作业,形成所述安放空间,在所述电路板 20 上表面采用多层堆漆印刷或者贴合实体材料的方式设立支点 70 ;
S2 ,将所述基板 22 贴覆于所述上板 21 背面形成所述电路板本体 20 ,并在所述基板 22 对应所述安放空间区域设置胶水或者贴片膜或者粘接材料 60 ;
S3 ,将所述电子器件 10 置于所述安放空间中,所述电子器件 10 底部与所述基板 22 上表面粘合;
S4 ,向所述电子器件 10 与所述安放空间之间的缝隙内注入填充料 90 ,所述填充料 90 的填充高度需要高于或平齐所述电子器件 10 和所述电路板本体 20 上表面;
S5 ,待所述填充料 90 干燥硬化后对其进行表面打磨,经过打磨使所述填充料 90 与所述电子器件 10 和所述电路板本体 20 上表面平齐;
S6 ,在所述电路板本体 20 上方铺设预先刻画好的钢网 9 或丝网,所述钢网 9 或丝网上的开孔 91 对应连通所述器件焊盘 30 和所述本体焊盘 40 ,在所述钢网 9 上进行刮金属膏作业,使金属膏通过所述钢网 9 的开孔 91 覆盖所述器件焊盘 30 和所述本体焊盘 40 ,将所述电子器件 10 上的器件焊盘 30 和所述电路板本体 20 上的本体焊盘 40 导通连接;
S7 ,通过采用蓝宝石或玻璃或微晶锆或塑胶或陶瓷对所述电子器件覆盖的贴合技术保护所述电子器件 10 完成成型工作,亦或者通过采用环氧树脂塑封成型技术对所述电子器件 10 进行保护,亦或者通过采用在所述电子器件 10 表面滴胶成型技术对所述电子器件 10 进行保护,亦或者通过采用在所述电子器件 10 表面喷涂防护材料的技术对所述电子器件 10 进行保护。
通过上述生产方法,可以将电路板本体 20 及其负载电子器件 10 的整体厚度进一步降低,实现超薄化电路板结构,另外,由于可以将所述电子器件 10 上表面与所述电路板 20 上表面设置到平齐状态,故此,可以采用更为廉价的焊盘导通连接方案,也就是钢网印刷或者称之为刮金属膏作业,大大降低了生产成本,解决了现有技术中连线易断且成本高的技术问题。
以上所述仅为本实用新型的较佳实施例而已,并不用以限制本实用新型,凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本实用新型的保护范围之内。

Claims (6)

  1. 一种嵌入式电路板贴片结构,包括作为载体的电路板本体,以及与所述电路板本体相连的电子器件,其特征在于,所述电路板本体具有可容纳所述电子器件的纵向厚度或部分厚度的安放空间,所述电路板本体安放空间大于所述电子器件,所述电路板本体的安放空间底面还设有本体焊盘,所述电子器件上表面设有器件焊盘,所述本体焊盘与所述器件焊盘之间利用导电材料导通。
  2. 如权利要求 1 所述的结构,其特征在于,所述电路板本体由两部分构成,上部分为具有贯穿式安放空间的上板,下部分为普通平面基板,所述上板与基板贴合为一体,所述本体焊盘位于所述基板表面。
  3. 如权利要求 2 所述的结构,其特征在于,所述基板表面位于所述安放空间下部的区域设有可与所述电子器件连接的粘接材料。
  4. 如权利要求 3 所述的结构,其特征在于,所述电子器件上表面与所述电路板本体上表面平齐。
  5. 如权利要求 1 所述的结构,其特征在于,所述电路板本体上方采用上盖对所述电子器件及电路板本体进行覆盖贴合保护,所述上盖材料采用蓝宝石或玻璃或微晶锆或塑胶或陶瓷;亦或者所述上盖材料采用环氧树脂对所述电子器件及电路板本体进行覆盖封装保护;亦或者所述上盖材料采用滴胶,所述滴胶在所述电子器件及电路板本体表面形成保护层从而实现对所述电子器件及电路板本体的保护;亦或者所述上盖材料采用防护材料通过喷涂方式在所述电子器件及电路板本体表面形成保护层进行保护。
  6. 如权利要求 2 所述的结构,其特征在于,所述电路板本体上表面设有多个与所述上盖边缘相对应的凸起式支点,所述支点高度一致且高于所述本体焊盘与所述器件焊盘之间连通的导电材料。
PCT/CN2015/081052 2015-06-09 2015-06-09 一种嵌入式电路板贴片结构 WO2016197318A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/CN2015/081052 WO2016197318A1 (zh) 2015-06-09 2015-06-09 一种嵌入式电路板贴片结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2015/081052 WO2016197318A1 (zh) 2015-06-09 2015-06-09 一种嵌入式电路板贴片结构

Publications (1)

Publication Number Publication Date
WO2016197318A1 true WO2016197318A1 (zh) 2016-12-15

Family

ID=57502777

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2015/081052 WO2016197318A1 (zh) 2015-06-09 2015-06-09 一种嵌入式电路板贴片结构

Country Status (1)

Country Link
WO (1) WO2016197318A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0823151A (ja) * 1994-07-06 1996-01-23 Tanaka Kikinzoku Kogyo Kk チップオンボード及びその製造方法
KR20050078148A (ko) * 2004-01-31 2005-08-04 서울반도체 주식회사 칩 발광다이오드
US20080023722A1 (en) * 2006-07-28 2008-01-31 Delta Electronics, Inc. Light-emitting heat-dissipating device and packaging method thereof
CN201075390Y (zh) * 2007-08-07 2008-06-18 瀜海光电(深圳)有限公司 感光晶片封装模块
CN201733516U (zh) * 2010-05-31 2011-02-02 深圳市新国都技术股份有限公司 具有三个或三个以上焊接面的pcb板结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0823151A (ja) * 1994-07-06 1996-01-23 Tanaka Kikinzoku Kogyo Kk チップオンボード及びその製造方法
KR20050078148A (ko) * 2004-01-31 2005-08-04 서울반도체 주식회사 칩 발광다이오드
US20080023722A1 (en) * 2006-07-28 2008-01-31 Delta Electronics, Inc. Light-emitting heat-dissipating device and packaging method thereof
CN201075390Y (zh) * 2007-08-07 2008-06-18 瀜海光电(深圳)有限公司 感光晶片封装模块
CN201733516U (zh) * 2010-05-31 2011-02-02 深圳市新国都技术股份有限公司 具有三个或三个以上焊接面的pcb板结构

Similar Documents

Publication Publication Date Title
TWI247398B (en) Thermally and electrically enhanced ball grid array packaging
US6628526B1 (en) Electronic device manufacturing method, electronic device and resin filling method
CN105027691B (zh) 印刷电路板及其制造方法
JP3168253B2 (ja) プラスチック枠部材で囲んだ柔軟性材料で電子デバイスを封入したパッケージ
KR101015651B1 (ko) 칩 내장 인쇄회로기판 및 그 제조방법
TWI454199B (zh) 印刷電路板之製造方法
US7129572B2 (en) Submember mounted on a chip of electrical device for electrical connection
JP2017050315A (ja) プリント配線板及びプリント配線板の製造方法
TW200539359A (en) Semiconductor device and manufacturing method thereof, and liquid crystal module and semiconductor module having the same
WO2017176020A1 (ko) 반도체 패키지 및 그 제조방법
CN102119588A (zh) 元器件内置模块的制造方法及元器件内置模块
WO2011081428A2 (ko) Pop 패키지 및 그 제조 방법
CN101803007A (zh) 元件搭载用基板及其制造方法、电路装置及其制造方法、便携式设备
KR20150095473A (ko) 전자소자 내장 기판 및 그 제조 방법
WO2015083345A1 (ja) 部品内蔵配線基板及びその製造方法
KR20200031322A (ko) 전자 소자 모듈 및 그 제조 방법
WO2016197318A1 (zh) 一种嵌入式电路板贴片结构
WO2016179753A1 (zh) 一种嵌入式电路板贴片结构及其生产方法
US11690173B2 (en) Circuit board structure
CN204634155U (zh) 一种嵌入式电路板贴片结构
KR20130140321A (ko) 임베디드 패키지 및 제조 방법
KR101862004B1 (ko) 임베디드 몰드형 코어리스 기판 제조방법
KR20040056437A (ko) 적층형 반도체 패키지 및 그 제조방법
KR20140027800A (ko) 전자 소자의 적층 패키지 및 제조 방법
US9443830B1 (en) Printed circuits with embedded semiconductor dies

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15894588

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15894588

Country of ref document: EP

Kind code of ref document: A1