WO2016167450A1 - 수평형 접합을 갖는 웨이퍼 구조물의 제조방법 - Google Patents

수평형 접합을 갖는 웨이퍼 구조물의 제조방법 Download PDF

Info

Publication number
WO2016167450A1
WO2016167450A1 PCT/KR2016/000755 KR2016000755W WO2016167450A1 WO 2016167450 A1 WO2016167450 A1 WO 2016167450A1 KR 2016000755 W KR2016000755 W KR 2016000755W WO 2016167450 A1 WO2016167450 A1 WO 2016167450A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer structure
manufacturing
substrate
quantum
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2016/000755
Other languages
English (en)
French (fr)
Inventor
조용훈
김세정
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Korea Advanced Institute of Science and Technology KAIST
Original Assignee
Korea Advanced Institute of Science and Technology KAIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Korea Advanced Institute of Science and Technology KAIST filed Critical Korea Advanced Institute of Science and Technology KAIST
Publication of WO2016167450A1 publication Critical patent/WO2016167450A1/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions

Definitions

  • the present invention relates to a method of manufacturing a wafer structure having a horizontal junction, a method of manufacturing a light emitting device using the same, and a light emitting device.
  • the wafer structure may include a junction consisting of two or more of a p-type layer, an n-type layer, and an i-type layer.
  • the step of transferring, combining the stamp with the vertical wafer structure; Positioning the wafer structure on a second substrate after the bonding step; Separating the wafer structure from the stamp; It may include.
  • the transferring may include: laying the vertical wafer structure horizontally; Coupling a stamp with the lying wafer structure; Positioning the wafer structure on a second substrate after the bonding step; Separating the wafer structure from the stamp; It may include.
  • 2B-2D illustrate cross-sectional views of a wafer structure, in accordance with one embodiment of the present invention.
  • the semiconductor thin film crystals are epitaxially grown on the first substrate 10 to form the wafer structure 20.
  • the wafer structure 20 may include a singular or plural junction consisting of two or more of a p-type layer, an n-type layer, and an i-type layer (intrinsic layer).
  • FIGS. 2B-2D illustrate a wafer structure, in accordance with one embodiment of the present invention.
  • the wafer structure 20 is a pin (FIG. 2b), pip (FIG. 2C) or nip junction structure (FIG. 2D).
  • the wafer After forming a patterned mask etching layer on the InP wafer, the wafer was exposed to a temperature of 300 ° C., Ar 3.5 sccm, and Cl 2 6.0 sccm, and then etched by chemically assisted ion beam etcning (CAIBE) for 5 minutes to manufacture a vertical InP wafer. It was.
  • CAIBE chemically assisted ion beam etcning
  • the horizontal InP wafer was etched by Chemically Assisted Ion Beam Etching, cut into three horizontal InP wafers, and then patterned by electron beam lithography to produce a light emitting device having a one-dimensional stick-like resonator structure. .

Landscapes

  • Led Devices (AREA)

Abstract

본 발명은, 수평형 접합을 갖는 웨이퍼 구조물의 제조방법에 관한 것으로, 제1 기판 상에 웨이퍼 구조물을 형성하는 단계; 상기 웨이퍼 구조물을 절단하여 판형의 수직형 웨이퍼 구조물을 형성하는 단계; 및 상기 수직형 웨이퍼 구조물을 제2 기판의 평면 상으로 전사하는 단계; 를 포함하고, 상기 전사하는 단계에서 상기 수직형 웨이퍼 구조물은 상기 제2 기판의 평면 상으로 수평형 웨이퍼 구조물로 전사되는, 수평형 접합을 갖는 웨이퍼 구조물의 제조방법에 관한 것이다. 본 발명의 제조방법은, 기계적 안정성이 향상되고, 공정상의 오차 발생을 낮출 수 있다.

Description

수평형 접합을 갖는 웨이퍼 구조물의 제조방법
본 발명은, 수평형 접합을 갖는 웨이퍼 구조물의 제조방법, 이를 이용한 발광 소자의 제조방법 및 발광 소자에 관한 것이다.
전자회로에서 집적도를 높이는데 근본적인 한계가 발생함에 따라 광자를 이용한 광집적회로에 대한 관심이 높아지고 있다. 예를 들어, 양자컴퓨터의 구현을 위해서는 광 프로세싱이 필수적이고, 광 프로세싱의 성능을 향상시키기 위해서는 광원을 효율적으로 전기 구동할 수 있는 장치가 필요하다. 이러한 장치의 예로, 전류로 구동되는 광결정 레이저가 있다.
전류로 구동되는 광결정 레이저의 제조방법은, 프리 스탠딩 구조(free-standing)를 이용하는 방법이 있다. 예를 들어, 전류 구동을 위해서 전류가 흐를 수 있는 전류 기둥을 형성하는 방식을 이용할 수 있고, 구체적으로 전자빔 리쏘그래피로 반도체 웨이퍼의 상단 표면에 패턴을 형성한 이후 희생층의 일부를 화학적 식각하여 전류 기둥을 형성하고, 일부 남겨진 희생층으로 전류가 흐르도록 하여 공진기 영역에 전류가 주입된다. 전류 기둥 형성 시 화학적 식각 시간을 조절하여 희생층의 일부를 식각하고 있으나, 이러한 화학적 식각 시간으로 전류 기둥의 두께를 미세하게 조절하는 것이 어렵고, 화학적 식각은 비용면에서 저렴하지만, 공정의 재현성이 낮은 단점이 있다. 또한, 전류 기둥에 의해 광결정 모드의 품위값이 떨어질 수 있다.
다른 제조방법으로, 미국 등록 특허 제8569739호는, 양자 우물 층의 화학적 식각을 통해 공진기 영역에만 전류가 흐르는 구조를 개시한다. 이러한 구조는 전류 기둥이 필요 없으나, 양자우물과 슬랩을 이루는 물질 사이의 선택성이 좋지 않고, 양자 우물층의 크기를 미세하게 조절하는 것이 어려우며, 양자우물이 제거되면서 위아래 층이 서로 들러붙기 쉽다.
다른 제조방법으로, 전류로 구동되는 광결정 레이저를 제조하기 위해서 lateral p-i-n 접합을 구현하는 방식(Nature Photonics, vol 5, p297-300, 2011)이 있다. 이러한 방식은, 화학적 식각을 통한 제어가 필요하지 않고, 전류 기둥이 없기 때문에 높은 품위값을 유지할 수 있으나, p-형 도핑 및 n-형 도핑을 원하는 위치에 도입하기 위해서 후도핑(post-doping)공정이 이루어져야 하므로 공정비용이 증가되고, 이러한 후 도핑 공정에 사용되는 이온주입법(ion implantation)에 의해 결정의 손상이 발생할 수 있다.
본 발명은 전술한 바와 같은 문제점을 해결하기 위한 것으로, 제조공정을 간소화하고, 공정 재현성이 향상된 수평형 접합을 갖는 웨이퍼 구조물의 제조방법을 제공하는 것이다.
또한, 본 발명은, 수평형 접합을 갖는 웨이퍼 구조물의 제조방법을 이용한 발광소자의 제조방법을 제공하는 것이다.
또한, 본 발명은, 상기 제조방법에 의해 제조된 발광소자를 제공하는 것이다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
본 발명의 하나의 양상은,
제1 기판 상에 웨이퍼 구조물을 형성하는 단계; 상기 웨이퍼 구조물을 절단하여 판형의 수직형 웨이퍼 구조물을 형성하는 단계; 및 상기 수직형 웨이퍼 구조물을 제2 기판의 평면 상으로 전사하는 단계; 를 포함하고, 상기 전사하는 단계에서 상기 수직형 웨이퍼 구조물은, 상기 제2 기판의 평면 상에 수평형 웨이퍼 구조물로 전사되는, 수평형 접합을 갖는 웨이퍼 구조물의 제조방법에 관한 것이다.
본 발명의 일 실시예에 따라, 상기 수직형 웨이퍼 구조물은, 2:1 내지 20:1 종횡비를 가질 수 있다.
본 발명의 일 실시예에 따라, 상기 웨이퍼 구조물은, 양자구조층을 포함하고, 상기 양자구조층은, 양자점, 양자우물, 양자섬, 양자선 및 양자디스크 중 1종 이상을 포함할 수 있다.
본 발명의 일 실시예에 따라, 상기 웨이퍼 구조물은, p-형 층, n-형 층 및 i-형 층 중 2종 이상으로 이루어진 접합을 포함할 수 있다.
본 발명의 일 실시예에 따라, 상기 제1 기판 상에 웨이퍼 구조물을 형성하는 단계는, 에피텍셜 성장일 수 있다.
본 발명의 일 실시예에 따라, 상기 수직형 웨이퍼 구조물을 형성하는 단계는, 상기 웨이퍼 구조물 상에 패턴화된 마스크 층을 형성하는 단계; 및 상기 웨이퍼 구조물을 식각하는 단계; 를 포함할 수 있다.
본 발명의 일 실시예에 따라, 상기 제1 기판 및 제2 기판은, 서로 상이한 기판일 수 있다.
본 발명의 일 실시예에 따라, 상기 전사하는 단계는, 상기 수직형 웨이퍼 구조물과 스탬프를 결합하는 단계; 상기 결합하는 단계 이후에 상기 웨이퍼 구조물을 제2 기판 상에 위치시키는 단계; 및 상기 웨이퍼 구조물과 스탬프를 분리하는 단계; 를 포함할 수 있다.
본 발명의 일 실시예에 따라, 상기 전사하는 단계는, 상기 수직형 웨이퍼 구조물을 수평으로 눕히는 단계; 상기 눕혀진 웨이퍼 구조물과 스탬프를 결합하는 단계; 상기 결합하는 단계 이후에 상기 웨이퍼 구조물을 제2 기판 상에 위치시키는 단계; 및 상기 웨이퍼 구조물과 스탬프를 분리하는 단계; 를 포함할 수 있다.
본 발명의 일 실시예에 따라, 상기 스탬프는, 레진 스탬프일 수 있다.
본 발명의 다른 양상은,
본 발명에 의한 수평형 접합을 갖는 웨이퍼 구조물의 제조방법을 포함하는 발광 소자의 제조방법에 관한 것이다.
본 발명의 일 실시예에 따라, 상기 발광 소자의 제조방법은, 수평형 접합을 갖는 웨이퍼 구조물을 패터닝하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따라, 수평형 접합을 갖는 웨이퍼 구조물에 광 공진기 구조를 형성할 수 있다.
본 발명의 다른 양상은,
기판; 및 상기 기판 상에 하나 이상의 수평형 접합을 갖는 웨이퍼 구조물; 을 포함하고, 상기 수평형 접합은, 양자구조를 포함하는, 발광 소자에 관한 것이다.
본 발명의 일 실시예에 따라, 수평형 웨이퍼 구조물은, 상기 구조를 패터닝하여 형성된 광 공진기 구조를 포함하고, 상기 광 공진기 구조 내에 양자구조를 포함할 수 있다.
본 발명의 제조방법은, 공정단계를 간소화시켜 공정의 효율성 및 경제성을 향상시킬 수 있다.
또한, 본 발명의 제조방법은, 후 공정에서 후 도핑(post-doping)의 도입 없이 수평형(lateral) 반도체 접합을 제조할 수 있고, 후 도핑에 따른 반도체 결정의 손상을 줄일 수 있다.
또한, 본 발명의 제조방법은, 공정상의 오차 발생이 낮아 공정의 재현성을 향상시킬 수 있다.
또한, 본 발명의 제조방법은, 종래 전류 기둥을 도입한 발광 소자와는 달리, 양자구조가 슬랩 평면의 일부에 존재하므로, 양자구조를 광 공진기 내부에만 위치시키는 것이 가능하다.
또한, 본 발명의 제조방법은, 기계적 안정성 및 성능이 향상되고, 전류 구동이 가능한 발광 소자를 제공할 수 있고, 상기 방법은, 전류 구동이 가능한 광결정 소자의 제조에 적용할 수 있다.
도 1은, 본 발명의 일 실시예에 따른, 수평형 접합을 갖는 웨이퍼 구조물의 제조방법의 흐름도를 예시적으로 나타낸 것이다.
도 2a는, 본 발명의 일 실시예에 따른, 수평형 접합을 갖는 웨이퍼 구조물의 제조방법의 공정 단면도를 예시적으로 나타낸 것이다.
도 2b 내지 도 2d는, 본 발명의 일 실시예에 따른, 웨이퍼 구조물의 단면도를 예시적으로 나타낸 것이다.
도 2e는, 본 발명의 일 실시예에 따른, 수직형 웨이퍼 구조물을 형성하는 단계(S2)의 공정 단면도를 예시적으로 나타낸 것이다.
도 2f는, 본 발명의 일 실시예에 따른, 평면 상으로 전사하는 단계(S3)의 공정 단면도를 예시적으로 나타낸 것이다.
도 2g는, 본 발명의 일 실시예에 따른, 평면 상으로 전사하는 단계(S3)의 공정 단면도를 예시적으로 나타낸 것이다.
도 3은, 본 발명의 일 실시예에 따른, 발광소자의 제조방법의 흐름도를 예시적으로 나타낸 것이다.
도 4는, 본 발명의 일 실시예에 따른, 발광소자의 제조방법의 공정 단면도를 예시적으로 나타낸 것이다.
이하 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 또한, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
본 발명은, 수평형 접합을 갖는 웨이퍼 구조물의 제조방법에 관한 것이다.
도 1 내지 도 2g를 참조하여 본 발명에 따른 수평형 접합을 갖는 웨이퍼 구조물의 제조방법을 설명한다.
본 발명의 일 실시예에 따라, 도 1은, 본 발명의 일 실시예에 따른 수평형 접합을 갖는 웨이퍼 구조물의 제조방법의 흐름도를 예시적으로 나타낸 것으로, 도 1을 참조하면, 상기 제조방법은, 웨이퍼 구조물을 형성하는 단계(S1), 수직형 웨이퍼 구조물을 형성하는 단계(S2), 및 평면 상으로 전사하는 단계(S3)를 포함할 수 있다.
상기 제조방법은, 도 2a 내지 도 2g를 참조하여 보다 구체적으로 설명하며, 도 2a 내지 도 2g는, 본 발명의 일 실시예에 따른, 수평형 접합을 갖는 웨이퍼 구조물의 제조방법의 공정 단면도를 예시적으로 나타낸 것이다.
웨이퍼 구조물을 형성하는 단계(S1)
웨이퍼 구조물을 형성하는 단계(S1)는, 제1 기판(10) 상에 에피택셜적으로 반도체 박막 결정체를 성장시켜 웨이퍼 구조물(20)을 형성하는 단계이다.
단계(S1)는, CVD(chemical vapor deposition), PVD(physical vapor deposition), MOCVD(metal-organic chemical vapour deposition), MBE(Molecular Beam Epitaxy), HVPE(Hydride Vapour Phase Epitaxy) 등의 기상 성장 방법을 이용하여 웨이퍼 구조물(20)을 형성할 수 있다. 상기 기상 성장 방법은, 원하는 웨이퍼 구조물에 따라 공정 조건을 적절하게 선택할 수 있으며, 본 출원서에서 구체적으로 제시하지 않는다.
제1 기판(10)은, 무기계, 유기계 또는 이 둘로 이루어진 비정질 또는 결정질 기판이며, 제1 기판(10)의 예로는, 다이아몬드, InP, AlGaN, LiAlO2, InN, GaP, Ge, InAs, AlAs, SiO2, Si, SiC, GaN, GaAs, Al 등일 수 있으나, 이에 제한하는 것은 아니다.
웨이퍼 구조물(20)은, p-형 층, n-형 층 및 i-형 층(intrinsic layer, 진성층) 중 2종 이상으로 이루어진 단수 또는 복수의 접합을 포함할 수 있다. 예를 들어, 도 2b를 참조하면, 도 2b 내지 도 2d는 본 발명의 일 실시예에 따른, 웨이퍼 구조물을 예시적으로 나타낸 것으로, 도 2b 내지 도 2d에서 웨이퍼 구조물(20)은, p-i-n(도 2b), p-i-p(도 2c) 또는 n-i-p 접합 구조(도 2d)를 포함할 수 있다.
웨이퍼 구조물(20)은, 양자구조층을 포함할 수 있고, 예를 들어, p-형 층, n-형 층, i-형 층 또는 이들 모두에 양자구조층을 포함할 수 있고, 바람직하게는 i-형 층에 포함될 수 있다. 상기 양자구조층은, 양자점, 양자우물, 양자섬, 양자선 및 양자디스크 중 1종 이상을 포함할 수 있고, 바람직하게는 양자점일 수 있다.
상기 양자구조층은, 상기 i-형 층에 사용되는 반도체 물질을 포함하거나 또는, Ⅱ-Ⅵ족 화합물, Ⅱ-Ⅴ족 화합물, Ⅲ-Ⅵ족 화합물, Ⅲ-Ⅴ족 화합물, Ⅳ-Ⅵ족 화합물, Ⅰ-Ⅲ-Ⅵ족 화합물, Ⅱ-Ⅳ-Ⅵ족 화합물, Ⅱ-Ⅳ-Ⅴ족 화합물 중 1종 이상을 포함할 수 있고, 상기 화합물의 예로는, CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InP, InAs, InSb 등 일 수 있으나, 이에 제한하는 것은 아니다.
상기 n-형 층은, 가시광 영역 내지 통신광 영역, 예를 들어 350 nm 내지 2 ㎛ 파장 영역에서 발광하는 n-형 반도체 물질을 포함할 수 있고, 상기 n-형 반도체 물질의 예로는, GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb, BNP, BNAs, BPAs, GaAs, GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, AlGaN, AlGaAs, InGaN, InNP, InGaAs, InNAs, InNSb, InPAs, InPSb, BAlGaN, BAlInN, BGaInN, GaAlNP, GaAlNAs, InAlGaN, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb,InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb, InGaAsP 등 일 수 있으나, 이에 제한하는 것은 아니다.
본 발명의 일 실시예에 따라, 상기 n-형 반도체 물질은, 바람직하게는 가시광 영역에서 발광하는 GaN, GaNP, GaNAs, GaNSb, AlGaN, InGaN, BAlGaN, GaAlNP, GaAlNAs, InAlGaN, GaAlNSb, GaInNP, GaInNAs, GaInNSb; 및 통신 파장영역에서 발광하는 InP, InGaAsP, GaAs, InGaAs, AlGaAs 등 일 수 있으나, 이에 제한하는 것은 아니다.
상기 p-형 층은, 가시광 영역 내지 통신광 영역, 예를 들어 350 nm 내지 2 ㎛ 파장 영역에서 발광하는 p-형 반도체 물질을 포함하며, 상기 p-형 반도체 물질의 예로는, GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb, BNP, BNAs, BPAs, GaAs, GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, AlGaN, AlGaAs, InGaN, InNP, InGaAs, InNAs, InNSb, InPAs, InPSb, BAlGaN, BAlInN, BGaInN, GaAlNP, GaAlNAs, InAlGaN, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb,InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb, InGaAsP 등 일 수 있으나, 이에 제한하는 것은 아니다.
본 발명의 일 실시예에 따라, 상기 p-형 반도체 물질은, 바람직하게는, 가시광 영역에서 발광하는 GaN, GaNP, GaNAs, GaNSb, AlGaN, InGaN, BAlGaN, GaAlNP, GaAlNAs, InAlGaN, GaAlNSb, GaInNP, GaInNAs, GaInNSb; 및 통신 파장영역에서 발광하는 InP, InGaAsP, GaAs, InGaAs, AlGaAs 등 일 수 있으나, 이에 제한하는 것은 아니다.
상기 i-형 층은, 진성층이며, 가시광 영역 내지 통신광 영역, 예를 들어 350 nm 내지 2 ㎛ 파장 영역에서 발광하는 i-형 반도체 물질을 포함하며, 상기 i-형 반도체 물질의 예로는, GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb, BNP, BNAs, BPAs, GaAs, GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, AlGaN, AlGaAs, InGaN, InNP, InGaAs, InNAs, InNSb, InPAs, InPSb, BAlGaN, BAlInN, BGaInN, GaAlNP, GaAlNAs, InAlGaN, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb,InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb, InGaAsP 등 일 수 있으나, 이에 제한하는 것은 아니다.
본 발명의 일 실시예에 따라, 상기 i-형 반도체 물질은, 바람직하게는, 가시광 영역에서 발광하는 GaN, GaNP, GaNAs, GaNSb, AlGaN, InGaN, BAlGaN, GaAlNP, GaAlNAs, InAlGaN, GaAlNSb, GaInNP, GaInNAs, GaInNSb; 및 통신 파장영역에서 발광하는 InP, InGaAsP, GaAs, InGaAs, AlGaAs 등 일 수 있으나, 이에 제한하는 것은 아니다.
수직형 웨이퍼 구조물을 형성하는 단계(S2)
수직형 웨이퍼 구조물을 형성하는 단계(S2)는, 단계(S1)에서 형성된 웨이퍼 구조물(20)을 절단하여 판형의 수직형 웨이퍼 구조물(20')을 형성하는 단계이다. 단계(S2)에서 판형의 수직형 웨이퍼 구조물(20')은, 단일 또는 복수개로 형성될 수 있고, 본 출원서의 도 2a는, 복수개로 절단된 판형의 수직형 웨이퍼 구조물(20')에 대한 예를 제시한다.
도 2e를 참조하면, 도 2e는 본 발명의 일 실시예에 따른, 수직형 웨이퍼 구조물을 형성하는 단계(S2)의 공정 단면도를 예시적으로 나타낸 것으로, 도 2e에서 단계(S2)는, 마스크 층을 형성하는 단계(S2a), 웨이퍼 구조물을 식각하는 단계(S2b)를 포함할 수 있다.
단계(S2a)는, 웨이퍼 구조물(20) 상에 패턴화된 마스크 층(30)을 형성하는 단계이며, 마스크 층(30)은 에칭 마스크층이며, 상기 에칭 마스크층은, 하드 마스크, 소프트 마스크, 또는 이 둘을 포함할 수 있다. 상기 하드 마스크의 예로는, 금속 마스크, Si, SiN, SiO2 등일 수 있고, 상기 금속 마스크의 예로는, 알루미늄, 카드뮴, 구리, 크롬, 갈륨, 인듐, 철, 마그네슘, 망간, 니켈 등을 포함하는 금속 마스크일 수 있으나 이에 제한하는 것은 아니다.
상기 소프트 마스크의 예로는, 포토레지스트 마스크 등 일 수 있으나, 이에 제한하는 것은 아니다.
웨이퍼 구조물을 식각하는 단계(S2b)는, 단계(S2a) 이후에 웨이퍼 구조물(20)을 식각하는 단계이며, 단계(S2b)는 습식 식각, 건식 식각 또는 전기 식각을 이용할 수 있고, 바람직하게는 건식 식각을 이용할 수 있다.
단계(S2)는, 마스크 층을 제거하는 단계(S2c)를 선택적으로 더 포함할 수 있고, 단계(S2c)는 단계(S2b) 이후에 에칭 마스크 층을 제거하는 단계이다(미도시).
수직형 웨이퍼 구조물(20')은, 0.5 ㎛ 이상, 바람직하게는 1 ㎛ 내지 10 mm 두께를 가질 수 있다. 수직형 웨이퍼 구조물(20')은, 2:1 내지 20:1 종횡비, 바람직하게는 5:1 내지 10:1 종횡비를 가질 수 있다.
평면 상으로 전사하는 단계(S3)
평면 상으로 전사하는 단계(S3)는, 수직형 웨이퍼 구조물을 형성하는 단계(S2)에서 형성된 수직형 웨이퍼 구조물(20')을 제2 기판(10')의 평면 상으로 전사하는 단계이며, 수직형 웨이퍼 구조물(20')은, 제2 기판(10')의 평면 상으로 눕혀진 수평형 웨이퍼 구조물(20'')로 전사된다.
본 발명의 일 실시예에 따라, 단계(S3)는, 전사 인쇄법(transfer printing)을 이용하여 수직형 웨이퍼 구조물(20')을 전사할 수 있다.
평면 상으로 전사하는 단계(S3)에서 상기 전사 인쇄법(transfer printing)은, 도 2f 및 도 2g를 참조하여 구체적으로 설명한다.
본 발명의 일 실시예에 따라, 전사 인쇄법의 하나의 예로, 도 2f를 참조하면, 도 2f는 본 발명의 일 실시예에 따른, 평면 상으로 전사하는 단계(S3)의 공정 단면도를 예시적으로 나타낸 것으로, 도 2f에서 단계(S3)는, 기판 상으로 눕히는 단계(S3a), 스탬프를 결합하는 단계(S3b), 제2 기판 상에 위치시키는 단계(S3c) 및 스탬프를 분리하는 단계(S3d)를 포함할 수 있다.
기판 상으로 눕히는 단계(S3a)는, 수직형 웨이퍼 구조물(20')을 기판(10)의 평면 상으로 눕혀서 수평형 웨이퍼 구조물(20a')을 형성하는 단계이다.
스탬프를 결합하는 단계(S3b)는, 스탬프(40)로 눕혀진 웨이퍼 구조물(20a')을 압인(imprint)하여 수직형 웨이퍼 구조물(20a')과 스탬프(40)를 결합하는 단계이다.
스탬프(40)는, 레진 스탬프이며, 상기 레진은, 탄성중합체 레진, 자외선 경화성 레진, 열경화성 레진 중 1종 이상을 포함할 수 있고, 바람직하게는 탄성 중합체 레진일 수 있다. 상기 탄성 중합체 레진의 예로는 실록산계 탄성 중합체, 예를 들어, PDMS(polydimethylsiloxane)이고, 자외선 경화성 레진의 예로는 염화비닐(PVC)이며, 열경화성 레진의 예로는 폴리에틸렌테레프탈레이트(PET) 등일 수 있으나, 이에 제한하는 것은 아니다.
제2 기판 상에 위치시키는 단계(S3c)는, 단계(S3b) 이후에 스탬프(40)에 압인된 수평형 웨이퍼 구조물(20a')을 제2 기판(10') 상에 위치시키는 단계이며, 수평형 웨이퍼 구조물(20a')은 제2 기판 상에 눕혀진 수평형 웨이퍼 구조물(20'')로 전사될 수 있다.
스탬프를 분리하는 단계(S3d)는, 수평형 웨이퍼 구조물(20'')과 스탬프(40)를 분리하는 단계이다.
제2 기판(10')은, 제1 기판(10)과 서로 상이하고, 무기계, 유기계 또는 이 둘로 이루어진 비정질 또는 결정질 기판이며, 예를 들어, 다이아몬드, InP, AlGaN, LiAlO2, InN, GaP, Ge, InAs, AlAs, SiO2, Si, SiC, GaN, GaAs, Al 등일 수 있으나, 이에 제한하는 것은 아니다.
본 발명의 일 실시예에 따라, 상기 전사 인쇄법의 다른 예로, 도 2g를 참조하면, 도 2g는 본 발명의 일 실시예에 따른, 평면 상으로 전사하는 단계(S3)의 공정 단면도를 예시적으로 나타낸 것으로, 도 2g에서 단계(S3)는, 스탬프를 결합하는 단계(S3a'), 제2 기판 상에 위치시키는 단계(S3b') 및 스탬프를 분리하는 단계(S3c')를 포함할 수 있다.
스탬프를 결합하는 단계(S3a')는, 스탬프(40)로 수직형 웨이퍼 구조물(20')을 압인(imprint)하여 수직형 웨이퍼 구조물(20')과 스탬프(40)를 결합하는 단계이다. 스탬프(40)는, 상기 언급한 바와 같고, 레진 스탬프이다.
제2 기판 상에 위치시키는 단계(S3b')는, 단계(S3a') 이후에 스탬프(40)에 압인된 수직형 웨이퍼 구조물(20')을 제2 기판(10') 상에 위치시키는 단계이며, 수직형 웨이퍼 구조물(20')은 제2 기판 상에 눕혀진 수평형 웨이퍼 구조물(20'')로 전사된다.
스탬프를 분리하는 단계(S3c')는, 수평형 웨이퍼 구조물(20'')과 스탬프(40)를 분리하는 단계이다. 제2 기판(10')은, 상기 언급한 바와 같고, 제1 기판(10)과 서로 상이한 기판이다.
본 발명의 일 실시예에 따라, 본 발명에 의한 수평형 접합을 갖는 웨이퍼 구조물의 제조방법은, 웨이퍼 구조물의 구성, 웨이퍼 구조물의 용도 등에 따라 필요한 공정을 더 포함할 수 있다.
본 발명의 일 실시예에 따라, 본 발명에 의한 수평형 접합을 갖는 웨이퍼 구조물의 제조방법은, 발광 소자의 제조방법에 적용될 수 있다.
본 발명의 일 실시예에 따라, 도 3 내지 도 4를 참조하여 본 발명에 따른 발광소자의 제조방법을 설명한다.
도 3을 참조하면, 도 3은, 본 발명의 일 실시예에 따른, 발광소자의 제조방법의 흐름도를 예시적으로 나타낸 것으로, 도 3의 제조방법은, 본 발명에 의한 수평형 접합을 갖는 웨이퍼 구조물의 제조방법에서 제시한 단계(S1 내지 S3)를 포함하고, 패터닝하는 단계(S4)를 더 포함할 수 있다.
본 발명의 일 실시예에 따라, 도 4를 참조하면, 도 4는 발광소자(100)의 제조방법의 공정 단면도를 예시적으로 나타낸 것으로, 단계(S1 내지 S3)는 상기 언급한 바와 같고, 단계(S1 내지 S3)에 의해 수평형 웨이퍼 구조물(20'')을 형성한다.
패터닝하는 단계(S4)는, 평면 상으로 전사하는 단계(S3) 이후 수평형 웨이퍼 구조물(20'')을 패터닝하여 발광소자(100)를 제조하는 단계이다. 단계(S4)는 발광 소자의 기능에 따라 구조(20'')를 다양한 형태로 패터닝할 수 있고, 예를 들어, 단일 또는 복수의 웨이퍼 구조물(20'')로 절단되도록 패터닝하거나 또는 복수의 광 공진기 구조가 형성된 단일 또는 복수의 웨이퍼 구조물(20'')로 패터닝할 수 있다.
패터닝하는 단계 (S4)는, FIB(Focused Ion Beam), 전자빔 에너지를 이용하는 리쏘그래피(E-beam lithograpy), 포토리쏘그래피, 나노임프린트 등을 이용하여 패터닝할 수 있다.
본 발명의 일 실시예에 따라, 도 4에서 제조된 발광 소자(100)는, 광결정 구조일 수 있고, 웨이퍼 구조물(20, 20' 20'')은, p-형 층(21), i-형 층(22) 및 n-형 층(23)으로 이루어진 p-i-n형 수평형 접합을 포함하고, i-형 층(22)은 양자구조층을 포함할 수 있다.
본 발명의 일 실시예에 따라, 본 발명에 의한 발광 소자의 제조방법은, 발광 소자의 구성, 발광 소자의 용도 등에 따라 필요한 공정을 더 포함할 수 있다.
본 발명은, 본 발명에 의한 제조방법으로 제조된 발광 소자에 관한 것이다.
상기 발광 소자는, 기판; 및 상기 기판 상에 하나 이상의 수평형 접합을 갖는 웨이퍼 구조물을 포함하고, 발광 소자의 전류 구동을 위해서 전극을 더 포함할 수 있다.
상기 기판은, 상기 언급한 바와 같고, 상기 웨이퍼 구조물은 수평형 접합을 포함하는 슬랩을 포함하고, 상기 웨이퍼 구조물에 양자구조를 포함할 수 있다. 예를 들어, p-형 층, n-형 층 및 i-형 층(intrinsic layer, 진성층) 중 2종 이상으로 이루어진 수평형 접합을 포함하고, 바람직하게는 i-형 층에 양자구조 층을 포함하는, (a) p-i-n, (b) p-i-p 또는 (c) n-i-p 수평형 접합일 수 있다.
본 발명의 일 실시예에 따라, 상기 발광 소자는 광결정 구조이며, (a) p-i-n 수평형 접합을 포함할 수 있다. 상기 수평형 접합을 갖는 웨이퍼 구조물은, 상기 구조물을 패터닝하여 형성된 광 공진기 구조를 포함할 수 있고, 상기 수평형 접합에서 양자구조를 포함하는 i형 층이 슬랩 평면의 일부에 존재하므로, 상기 광 공진기 구조 내부에 양자구조가 위치될 수 있다.
상기 발광 소자는, 레이저, LED 등과 같은 광결정 능동 소자에 적용될 수 있다.
본 발명의 바람직한 실시예를 참조하여 설명하지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
실시예 1
(1) 반도체 박막 웨이퍼의 제조
InP 기판 상에 MOCVD를 이용하여 5 ㎛ 두께의 p-i-n 접합을 갖는 InP 웨이퍼를 제조하였고, 상기 InP 웨이퍼는, InP(p-type)-InGaAsP(InGaAsP barrier/InGaAsP 양자점/InGaAsP barrier)- InP(n-type)로 이루어진다.
(2) 반도체 박막 웨이퍼의 에칭
상기 InP 웨이퍼에 패턴화된 마스크 에칭층을 형성한 이후, 온도 300 ℃ 및 Ar 3.5 sccm, Cl2 6.0 sccm 에 노출시켜 5분 동안 CAIBE(chemically assisted ion beam etcning)으로 에칭하여 수직형 InP 웨이퍼를 제조하였다.
(3) 반도체 박막 웨이퍼의 전사
상기 수직형 InP 웨이퍼는 PDMS(polydimethylsiloxane) 스탬퍼를 이용하여 실리콘 옥사이드 기판 상으로 전사되어 수평형 InP 웨이퍼를 형성하였다.
(4) 패턴화된 발광 소자의 완성
상기 수평형 InP 웨이퍼는 Chemically Assisted Ion Beam Etching으로 에칭되어 3개의 수평형 InP 웨이퍼로 절단되고, 다음으로, 전자빔 리쏘그래피로 패터닝하여 일차원 막대기 공진기 (stick-like resonator) 구조를 갖는 발광 소자를 제조하였다.

Claims (15)

  1. 제1 기판 상에 웨이퍼 구조물을 형성하는 단계;
    상기 웨이퍼 구조물을 절단하여 판형의 수직형 웨이퍼 구조물을 형성하는 단계; 및
    상기 수직형 웨이퍼 구조물을 제2 기판의 평면 상으로 전사하는 단계;
    를 포함하고,
    상기 전사하는 단계에서 상기 수직형 웨이퍼 구조물은, 상기 제2 기판의 평면 상에 수평형 웨이퍼 구조물로 전사되는,
    수평형 접합을 갖는 웨이퍼 구조물의 제조방법.
  2. 제1항에 있어서,
    상기 수직형 웨이퍼 구조물은, 2:1 내지 20:1 종횡비를 갖는 것인, 제조방법.
  3. 제1항에 있어서,
    상기 웨이퍼 구조물은, 양자구조층을 포함하고,
    상기 양자구조층은 양자점, 양자우물, 양자섬, 양자선 및 양자디스크 중 1종 이상을 포함하는 것인, 제조방법.
  4. 제1항에 있어서,
    상기 웨이퍼 구조물은, p-형 층, n-형 층 및 i-형 층 중 2종 이상으로 이루어진 접합을 포함하는 것인, 제조방법.
  5. 제1항에 있어서,
    상기 제1 기판 상에 웨이퍼 구조물을 형성하는 단계는, 에피텍셜 성장인 것인, 제조방법.
  6. 제1항에 있어서,
    상기 수직형 웨이퍼 구조물을 형성하는 단계는:
    상기 웨이퍼 구조물 상에 패턴화된 마스크 층을 형성하는 단계; 및
    상기 웨이퍼 구조물을 식각하는 단계;
    를 포함하는 것인, 제조방법.
  7. 제1항에 있어서,
    상기 제1 기판 및 제2 기판은, 서로 상이한 기판인 것인, 제조방법.
  8. 제1항에 있어서,
    상기 전사하는 단계는:
    상기 수직형 웨이퍼 구조물과 스탬프를 결합하는 단계;
    상기 결합하는 단계 이후에 상기 웨이퍼 구조물을 제2 기판 상에 위치시키는 단계; 및
    상기 웨이퍼 구조물과 스탬프를 분리하는 단계;
    를 포함하는 것인, 제조방법.
  9. 제1항에 있어서,
    상기 전사하는 단계는:
    상기 수직형 웨이퍼 구조물을 수평으로 눕히는 단계;
    상기 눕혀진 웨이퍼 구조물과 스탬프를 결합하는 단계;
    상기 결합하는 단계 이후에 상기 웨이퍼 구조물을 제2 기판 상에 위치시키는 단계; 및
    상기 웨이퍼 구조물과 스탬프를 분리하는 단계;
    를 포함하는 것인, 제조방법.
  10. 제8항 또는 제9항에 있어서,
    상기 스탬프는, 레진 스탬프인 것인, 제조방법.
  11. 제1항의 수평형 접합을 갖는 웨이퍼 구조물의 제조방법을 포함하는, 발광 소자의 제조방법.
  12. 제11항에 있어서,
    상기 발광 소자의 제조방법은, 수평형 접합을 갖는 웨이퍼 구조물을 패터닝하는 단계를 포함하는 것인, 제조방법.
  13. 제12항에 있어서,
    상기 패터닝하는 단계는, 수평형 접합을 갖는 웨이퍼 구조물에 광 공진기 구조를 형성하는 것인, 제조방법.
  14. 기판; 및
    상기 기판 상에 하나 이상의 수평형 접합을 갖는 웨이퍼 구조물;
    을 포함하고,
    상기 수평형 접합은, 양자구조를 포함하는,
    발광 소자.
  15. 제14항에 있어서,
    상기 수평형 접합을 갖는 웨이퍼 구조물은, 상기 구조물을 패터닝하여 형성된 광 공진기 구조를 포함하고, 상기 광 공진기 구조 내에 양자구조를 포함하는, 발광 소자.
PCT/KR2016/000755 2015-04-15 2016-01-25 수평형 접합을 갖는 웨이퍼 구조물의 제조방법 Ceased WO2016167450A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150052990A KR101605655B1 (ko) 2015-04-15 2015-04-15 수평형 접합을 갖는 웨이퍼 구조물의 제조방법
KR10-2015-0052990 2015-04-15

Publications (1)

Publication Number Publication Date
WO2016167450A1 true WO2016167450A1 (ko) 2016-10-20

Family

ID=55644981

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2016/000755 Ceased WO2016167450A1 (ko) 2015-04-15 2016-01-25 수평형 접합을 갖는 웨이퍼 구조물의 제조방법

Country Status (2)

Country Link
KR (1) KR101605655B1 (ko)
WO (1) WO2016167450A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100098237A (ko) * 2009-02-27 2010-09-06 고려대학교 산학협력단 나노선 패턴 전이 방법 및 나노선 패턴 전이 장치
KR20120135528A (ko) * 2004-06-04 2012-12-14 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 인쇄가능한 반도체소자들의 제조 및 조립방법과 장치
KR101345456B1 (ko) * 2007-08-29 2013-12-27 재단법인서울대학교산학협력재단 위치 선택적 수평형 나노와이어의 성장방법, 그에 의해형성된 나노와이어 및 이를 포함하는 나노소자
KR101352958B1 (ko) * 2012-11-22 2014-01-21 전북대학교산학협력단 나노와이어의 제조방법 및 이를 이용하여 제조된 나노와이어를 포함하는 다이오드
JP2014522119A (ja) * 2011-08-05 2014-08-28 ウォステック・インコーポレイテッド ナノ構造層を有する発光ダイオードならびに製造方法および使用方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120135528A (ko) * 2004-06-04 2012-12-14 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 인쇄가능한 반도체소자들의 제조 및 조립방법과 장치
KR101345456B1 (ko) * 2007-08-29 2013-12-27 재단법인서울대학교산학협력재단 위치 선택적 수평형 나노와이어의 성장방법, 그에 의해형성된 나노와이어 및 이를 포함하는 나노소자
KR20100098237A (ko) * 2009-02-27 2010-09-06 고려대학교 산학협력단 나노선 패턴 전이 방법 및 나노선 패턴 전이 장치
JP2014522119A (ja) * 2011-08-05 2014-08-28 ウォステック・インコーポレイテッド ナノ構造層を有する発光ダイオードならびに製造方法および使用方法
KR101352958B1 (ko) * 2012-11-22 2014-01-21 전북대학교산학협력단 나노와이어의 제조방법 및 이를 이용하여 제조된 나노와이어를 포함하는 다이오드

Also Published As

Publication number Publication date
KR101605655B1 (ko) 2016-03-22

Similar Documents

Publication Publication Date Title
US9455299B2 (en) Methods for semiconductor sensor structures with reduced dislocation defect densities
KR102531884B1 (ko) 디스플레이 장치 및 디스플레이 장치 형성 방법
JP5243256B2 (ja) モノリシックに集積化された半導体材料およびデバイス
US10517155B2 (en) Methods and apparatus for vertically stacked multicolor light-emitting diode (LED) display
EP2302681B1 (en) Improved semiconductor sensor structures with reduced dislocation defect densities
JP6245767B2 (ja) 印刷ベースの組立により製作される光学システム
WO2020157811A1 (ja) マイクロｌｅｄデバイスおよびその製造方法
EP2846353B1 (en) Method of manufacturing a complementary metal oxide semiconductor device
JPWO2014017063A1 (ja) 半導体基板、半導体基板の製造方法及び複合基板の製造方法
CN113396480B (zh) 多色电致发光显示装置及其制造方法
Ou et al. P‐125: Monochromatic Active Matrix Micro‐LED Micro‐displays with> 5,000 dpi Pixel Density Fabricated using Monolithic Hybrid Integration Process
WO2014104688A1 (ko) 질화물 반도체 발광 소자 및 그 제조 방법
WO2017150848A1 (ko) 나노 로드 제조방법 및 이에 의해 제조된 나노 로드
EP4000093A1 (en) Led arrays
WO2010147357A2 (ko) 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
WO2013157875A1 (ko) 고효율 발광다이오드 제조방법
US9053930B2 (en) Heterogeneous integration of group III nitride on silicon for advanced integrated circuits
WO2016167450A1 (ko) 수평형 접합을 갖는 웨이퍼 구조물의 제조방법
Loi et al. Micro-transfer printing for advanced scalable hybrid photonic integration
US20240079525A1 (en) Efficient group iii-nitride led devices and method of fabrication
KR102243109B1 (ko) 웨이퍼 레벨 전사를 이용한 중/소형 디스플레이의 대량 제조방법 및 대형 디스플레이 제조 방법
CN116995129A (zh) 用于制造光电子设备的方法
WO2024111875A1 (ko) 디스플레이 장치의 제조방법 및 그 디스플레이 장치
WO2024111876A1 (ko) 발광 장치의 제조방법 및 그에 의한 발광 장치
CN120283464A (zh) 制造单片显示器的方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16780173

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16780173

Country of ref document: EP

Kind code of ref document: A1