WO2016162970A1 - 回路設計支援装置及び回路設計支援方法及び回路設計支援プログラム - Google Patents

回路設計支援装置及び回路設計支援方法及び回路設計支援プログラム Download PDF

Info

Publication number
WO2016162970A1
WO2016162970A1 PCT/JP2015/060955 JP2015060955W WO2016162970A1 WO 2016162970 A1 WO2016162970 A1 WO 2016162970A1 JP 2015060955 W JP2015060955 W JP 2015060955W WO 2016162970 A1 WO2016162970 A1 WO 2016162970A1
Authority
WO
WIPO (PCT)
Prior art keywords
external memory
memory module
circuit
binding data
latency
Prior art date
Application number
PCT/JP2015/060955
Other languages
English (en)
French (fr)
Inventor
尚也 岡田
山本　亮
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to US15/556,180 priority Critical patent/US10311188B2/en
Priority to JP2017511392A priority patent/JP6342065B2/ja
Priority to PCT/JP2015/060955 priority patent/WO2016162970A1/ja
Publication of WO2016162970A1 publication Critical patent/WO2016162970A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/04—Constraint-based CAD

Definitions

  • the present invention relates to a technique for supporting circuit design.
  • the behavioral description only the behavioral specification is described, and the implementation specification is not described. However, due to general restrictions in high-level synthesis, the behavioral description may affect the implementation obtained as a result of the behavioral description depending on the description method.
  • an array variable in a behavioral description is generally assigned to a function module of a storage element such as a memory or a register (hereinafter, the function module of the storage element is referred to as a memory module) in high-level synthesis.
  • Array variables are often described with a large size. For this reason, even in high-level synthesis, an array variable is assigned to a memory module with a large size. Allocation to a large-sized memory module in high-level synthesis may allocate a large-sized memory (hardware) and increase the area of the LSI to be designed. Usually, such a large memory is realized by an external memory outside the LSI to be designed. However, the current high-level synthesis tool cannot automatically assign a specific memory module to an external memory. Therefore, in order to achieve an architecture in which a specific memory module is realized by an external memory, the designer himself has to modify the operation description and describe the communication interface between the LSI and the external memory.
  • Patent Document 1 configuration information of hardware to be designed (presence / absence of external memory) and mapping information (designation of allocation to an external memory for an array variable in the behavior description) are given to the behavior description created by the designer.
  • mapping information designation of allocation to an external memory for an array variable in the behavior description
  • Patent Document 1 it is necessary for the designer himself to select which memory the array variable in the behavioral description is assigned to. That is, the method of Patent Document 1 has a problem that the designer himself has to select a memory module to which an external memory is allocated, which is not efficient.
  • the main object of the present invention is to solve the above-described problems, and a main object is to obtain a configuration that can improve the efficiency of the circuit design procedure.
  • a circuit design support apparatus includes: A binding data acquisition unit that acquires binding data in which a plurality of memory modules are described as functional modules of the design target circuit; A memory module selection unit that selects an external memory module to be mounted as an external memory outside the design target circuit, from among the plurality of memory modules described in the binding data, based on constraints on the design target circuit; Have
  • the circuit design support device selects a memory module to be mounted as an external memory, it is not necessary for the designer to consider a memory module to be mounted as an external memory, and the circuit design procedure can be made efficient. .
  • FIG. 3 is a diagram illustrating a functional configuration example of a high-level synthesis system according to Embodiment 1.
  • FIG. 3 is a diagram illustrating an example of a functional configuration of a circuit design support apparatus according to Embodiment 1.
  • FIG. 3 is a flowchart showing an operation example of the circuit design support apparatus in the first embodiment.
  • 6 is a diagram illustrating an example of constraint information in the first embodiment.
  • FIG. 6 is a diagram illustrating an example of binding data according to Embodiment 1.
  • FIG. 6 is a diagram showing an example of write access timing and read access timing in the first embodiment.
  • FIG. 6 is a diagram illustrating an example of determining an external memory module candidate based on the write data holding cycle time in the first embodiment.
  • FIG. 6 is a diagram illustrating an example of a memory module that is a target of an external memory module candidate determination process based on a read access waiting time according to the first embodiment.
  • FIG. 6 is a diagram illustrating an example of determining external memory module candidates based on the read access waiting time according to the first embodiment.
  • FIG. 6 is a diagram illustrating an example of determining external memory module candidates based on the read access waiting time according to the first embodiment.
  • FIG. 6 is a diagram illustrating an example of external memory module candidates in the first embodiment.
  • FIG. FIG. 10 is a diagram showing an example of a procedure for selecting an external memory module in the first embodiment.
  • 2 is a diagram illustrating a hardware configuration example of a circuit design support device according to Embodiment 1.
  • FIG. *** Explanation of configuration *** FIG. 1 shows a functional configuration example of a high-level synthesis system 100 according to the first embodiment.
  • a functional configuration of the high-level synthesis system 100 according to Embodiment 1 will be described with reference to FIG.
  • the configuration of the high-level synthesis system 100 may be different from that shown in FIG.
  • the high-level synthesis device 110 and the circuit design support device 200 may be configured as a single device.
  • the high-level synthesis system 100 is a system that performs high-level synthesis for circuit design of a semiconductor integrated circuit or the like.
  • a design target circuit for which high-level synthesis is performed in the high-level synthesis system 100 is referred to as a design target circuit.
  • High-level synthesis generates an RTL description that describes the operation of the circuit under design at the register transfer level (RTL) from the operation description that describes the operation of the circuit under design using a high-level language such as C language, C ++ language, or SystemC language. Technology.
  • the high-level synthesis system 100 includes a high-level synthesis device 110 that performs high-level synthesis and a circuit design support device 200 that supports the execution of high-level synthesis.
  • the high-level synthesis device 110 includes a CDFG generation unit 111, a scheduling unit 112, a binding unit 113, an RTL description generation unit 114, and a high-level synthesis device storage unit 120.
  • the CDFG generation unit 111 generates CDFG data 122 including CDFG (Control Data Flow Graph) from the operation description file 121 including the operation description of the circuit to be designed.
  • CDFG represents a calculation order of a plurality of calculations performed by the circuit to be designed.
  • CDFG includes a control flow graph (CFG) and a data flow graph (DFG).
  • the scheduling unit 112 generates scheduling data 123 based on the CDFG data 122.
  • the scheduling data 123 is data indicating an execution time zone of each calculation included in the CDFG.
  • a method for generating the scheduling data 123 may be the same as the scheduling method in the conventional high-level synthesis.
  • the binding unit 113 generates binding data 124 based on the CDFG data 122 and the scheduling data 123.
  • the binding data 124 describes the functional module of the circuit to be designed.
  • a plurality of calculation modules (calculation resources) assigned to each calculation included in the CDFG are described as functional modules.
  • the calculation module includes a calculator and a register.
  • the binding data 124 describes a plurality of memory modules that are modules of storage elements used by the arithmetic module. Details of the binding data 124 will be described later.
  • the method for generating the binding data 124 may be the same as the binding method in the conventional high-level synthesis.
  • the RTL description generation unit 114 generates an RTL description file 125 indicating the RTL description based on the CDFG data 122, the scheduling data 123, and the binding data 124.
  • the method for generating the RTL description file 125 may be the same as the RTL description generation method in the conventional high-level synthesis.
  • the high-level synthesis device storage unit 120 stores data used, generated, or input / output by the high-level synthesis device 110. Specifically, the high-level synthesis device storage unit 120 stores an operation description file 121, CDFG data 122, scheduling data 123, binding data 124, and an RTL description file 125.
  • FIG. 2 shows a functional configuration example of the circuit design support apparatus 200 according to the first embodiment.
  • a functional configuration of the circuit design support apparatus 200 according to the first embodiment will be described with reference to FIG.
  • the functional configuration of the circuit design support apparatus 200 may be different from that shown in FIG.
  • the circuit design support apparatus 200 includes a constraint information input reception unit 210, a binding data acquisition unit 220, an external memory determination unit 230, an external memory selection unit 240, a CDFG data acquisition unit 280, and an external memory interface generation unit 250.
  • the support data providing unit 260 and the support device storage unit 270 are provided.
  • the constraint information input receiving unit 210 receives constraint information 271 in which constraint conditions and the like related to the design target circuit are defined.
  • the user who uses the circuit design support apparatus 200 inputs the constraint information 271.
  • the binding data acquisition unit 220 acquires the binding data 124 from the high-level synthesis device 110.
  • the process performed by the binding data acquisition unit 220 corresponds to an example of the binding data acquisition process.
  • the external memory determination unit 230 analyzes the read cycle time and the write cycle time of the memory module from the constraint information 271 and the binding data 124. Then, the external memory determination unit 230 extracts external memory module candidates that are candidates for an external memory module that is a memory module to be mounted as an external memory outside the design target circuit. Then, the external memory determination unit 230 generates an external memory determination result 272 indicating the extracted external memory module candidate.
  • the external memory selection unit 240 searches for a memory architecture that satisfies the constraint conditions from the constraint information 271, the binding data 124, and the external memory determination result 272. That is, the external memory selection unit 240 selects a memory module that satisfies the constraint condition from the external memory module candidates as an external memory module. More specifically, the external memory selection unit 240 selects an external memory module from the external memory module candidates based on at least one of a circuit scale constraint condition and a latency constraint condition. Then, the external memory selection unit 240 generates an external memory selection result 273 indicating the selected external memory module.
  • the external memory determination unit 230 and the external memory selection unit 240 constitute a memory module selection unit 2000.
  • the processing performed by the external memory determination unit 230 and the external memory selection unit 240 corresponds to an example of the memory module selection processing.
  • the CDFG data acquisition unit 280 acquires the CDFG data 122 from the high-level synthesis apparatus 110.
  • the external memory interface generation unit 250 generates a description of a communication interface module used for the circuit to be designed to communicate with the external memory from the external memory selection result 273. Then, the external memory interface generation unit 250 generates the converted CDFG data 274 by replacing the description of the memory module corresponding to the external memory module in the CDFG data 122 with the description of the module of the communication interface.
  • the support data providing unit 260 provides the converted CDFG data 274 to the high-level synthesis apparatus 110.
  • the scheduling unit 112 of the high-level synthesis apparatus 110 regenerates the scheduling data 123 based on the provided converted CDFG data 274. Then, the binding unit 113 and the RTL description generation unit 114 regenerate the binding data 124 and the RTL description file 125 based on the regenerated scheduling data 123 and the converted CDFG data 274.
  • FIG. 3 is a flowchart of a circuit design support process executed by the circuit design support apparatus 200 according to the first embodiment.
  • a circuit design support process executed by the circuit design support apparatus 200 according to the first embodiment will be described with reference to FIG.
  • the circuit design support processing may be realized by a processing procedure different from that in FIG. 3 corresponds to an example of the circuit design support method and the circuit design support program of the present application.
  • the constraint information input receiving unit 210 receives the constraint information 271 necessary for operating the circuit design support device 200 from the user, and stores the acquired (received) constraint information 271 in the support device storage unit 270.
  • the following five values are defined in the constraint information.
  • E External memory configuration information Info in external memory selection and external memory interface generation
  • the cycle time threshold Tth in the external memory determination is a threshold serving as a reference for extracting external memory module candidates.
  • the cycle time threshold value Tth in the external memory determination is used in S132 and S134.
  • the cycle time threshold Tth in the external memory determination is also simply referred to as the cycle time threshold Tth.
  • the latency constraint Lmax in external memory selection is a constraint condition regarding latency that is referred to when an external memory module is selected from external memory module candidates.
  • the external memory selection unit 240 searches for a memory architecture that satisfies the latency constraint Lmax in external memory selection.
  • the latency constraint Lmax in the external memory selection is used in S140.
  • the latency constraint Lmax in external memory selection is also simply referred to as the latency constraint Lmax.
  • circuit scale constraint Smax in external memory selection is a constraint condition regarding the circuit scale that is referred to when an external memory module is selected from external memory module candidates.
  • the external memory selection unit 240 searches for a memory architecture that satisfies the circuit scale constraint Smax in external memory selection.
  • the circuit scale constraint Smax in external memory selection is used in S140.
  • the circuit scale constraint Smax in external memory selection is also simply referred to as a circuit scale constraint Smax.
  • optimization policy information P in external memory selection is an optimization guideline that is referred to when an external memory module is selected from external memory module candidates. Circuit size optimization and latency optimization are selected as optimization policy information P in external memory selection.
  • the optimization policy information P in the external memory selection is circuit scale optimization
  • the external memory selection unit 240 satisfies the latency constraint Lmax in the external memory selection and the circuit scale constraint Smax in the external memory selection, and the circuit scale is minimum.
  • the external memory selection unit 240 satisfies the latency constraint Lmax in the external memory selection and the circuit size constraint Smax in the external memory selection, and minimizes the latency. Explore the memory architecture.
  • the optimization policy information P in the external memory selection is used in S140.
  • the optimization policy information P in the external memory selection is also simply referred to as optimization policy information P.
  • the external memory configuration information Info in external memory selection and external memory interface generation is information indicating what kind of hardware the external memory module selected in S135 is mounted on.
  • the external memory configuration information Info in external memory selection and external memory interface generation indicates the type of external memory (DRAM, DDR-SDRAM, QDR-SDRAM, etc.) and the like.
  • External memory configuration information Info in external memory selection and external memory interface generation is used in S140 and S160.
  • the external memory configuration information Info in external memory selection and external memory interface generation is also simply referred to as external memory configuration information Info.
  • the constraint information input receiving unit 210 acquires constraint information 271 as illustrated in FIG. 4. After S110, the process proceeds to S120.
  • the binding data acquisition unit 220 of the circuit design support device 200 acquires (receives) the binding data 124 generated by the binding unit 113 of the high-level synthesis device 110 from the high-level synthesis device 110. After S120, the process proceeds to S130.
  • FIG. 5 is a diagram illustrating an example of the binding data 124 according to the first embodiment. The first embodiment will be described based on the binding data shown in FIG.
  • the binding data describes a plurality of functional modules included in the circuit to be designed.
  • a square described as “func” in FIG. 5 is an arithmetic module of the circuit to be designed.
  • the arithmetic module represents an arithmetic unit and a register that perform arithmetic operations.
  • a rectangle described as mem in FIG. 5 is a memory module of the circuit to be designed.
  • the memory module represents a storage element as described above.
  • the arrows in FIG. 5 represent the data flow.
  • the binding data indicates which memory module each arithmetic module performs read access (which memory reads data) and which memory module performs write access (which memory stores the operation result). .
  • the binding data includes read access timing (cycle time) generated in each memory module, a calculation block (read access calculation block) that performs read access, and a write access timing (cycle). Time) and a calculation block (referred to as a write access calculation block) for performing write access is described.
  • the binding data acquisition unit 220 acquires the binding data 124 of FIG. Returning to FIG. 3, the description will be continued from S130.
  • the external memory determination unit 230 selects an arbitrary memory module from the plurality of memory modules described in the binding data 124.
  • the memory module selected in S130 is referred to as a determination target memory module. After S130, the process proceeds to S131.
  • the external memory determination unit 230 analyzes the life cycle of the determination target memory module, and acquires the following two cycle times. (1) Cycle time when write access is completed for the determination target memory module (2) Cycle time when last read access to write data is started for the determination target memory module Next, the external memory determination unit 230 , “(1) cycle time ⁇ (2) cycle time” is calculated, and the write data holding cycle time Ts of the determination target memory module is calculated. In the write data holding cycle time Ts, as shown in the above equation, after the write access to the memory module is completed, the last read access to the write data written in the memory module by the write access starts. It is time until. After S131, the process proceeds to S132.
  • the external memory determination unit 230 compares the write data holding cycle time Ts of the determination target memory module obtained in S131 with the cycle time threshold Tth in the external memory determination in the constraint information 271, and determines the determination target memory module. It is determined whether or not to be an external memory module candidate.
  • Ts ⁇ Tth the external memory determination unit 230 determines that the determination target memory module is an external memory module candidate (YES), and the process proceeds to S135.
  • Ts ⁇ Tth the external memory determination unit 230 does not set the determination target memory module as an external memory module candidate (NO), and the process proceeds to S133.
  • FIG. 6 shows an example of a life cycle analysis result of each memory module in the first embodiment.
  • FIG. 7 shows an example of an external memory module candidate extraction determination result based on the lifetime cycle analysis result of each memory module in the first embodiment. Specific examples of S131 and S132 will be described with reference to FIGS.
  • FIG. 6 shows the result of analyzing the write access cycle time and the read access cycle time for each memory module in the binding data 124. From this analysis result, the external memory determination unit 230 acquires, for each memory module, the cycle time when the write access is completed and the cycle time when the last read access to the write data is started.
  • FIG. 7 shows the cycle time when the write access is completed and the cycle time when the last read access to the write data is started for each memory module acquired by the external memory determination unit 230 from FIG.
  • the external memory determination unit 230 calculates a write data holding cycle time Ts for each memory module, and determines whether each memory module is an external memory module candidate by comparing Ts and Tth.
  • Tth is 1500.
  • Ts of mem1 is 9000, and Ts of mem4 is 2200.
  • mem1 becomes the design target circuit as the internal memory. It does not have to be placed inside. For this reason, mem1 is extracted as an external memory module candidate. Based on the same idea, mem4 does not have to be placed in the design target circuit as an internal memory, and is extracted as an external memory module candidate. However, since mem1 is also used by func2, it is necessary to separately mount a small-capacity internal memory. This will be described later. Returning to FIG. 3, the description will be continued from S133.
  • the external memory determination unit 230 determines that “data necessary for starting the operation of the arithmetic module that requires the determination target memory module is The criterion of “whether the cycle time is within the threshold Tth” is applied. That is, the external memory determination unit 230 determines whether or not to determine the determination target memory module as an external memory module candidate based on the determination criterion.
  • the external memory determination unit 230 analyzes the determination target memory module and acquires the following two pieces of information.
  • Cycle time Tg required until the data of (1) above is prepared After obtaining the above two pieces of information, the process proceeds to S134.
  • the external memory determination unit 230 compares the cycle time Tg obtained in S133 with the cycle time threshold Tth at the time of external memory determination in the constraint information 271, and extracts a determination target memory module as an external memory module candidate. It is determined whether or not.
  • Tg ⁇ Tth the determination target memory module is determined as an external memory module candidate (YES), and the process proceeds to S135.
  • Tg ⁇ Tth the determination target memory module is determined as a candidate for the internal memory module to be mounted as the internal memory (NO), and the process proceeds to S136.
  • FIG. 8 is a diagram illustrating an example of a memory module that is a target of external memory determination in S133.
  • memory modules other than mem1 and mem4 are memory modules to be subjected to external memory determination in S133.
  • FIG. 9 shows an example of determination of external memory module candidates targeting mem5.
  • FIG. 10 shows an example of determination of external memory module candidates targeting mem3. Specific examples of S131 and S132 will be described with reference to FIG. 8, FIG. 9, and FIG.
  • mem1 and mem4 have already been determined as external memory module candidates. Therefore, as shown in FIG. 8, mem2, mem3, mem5, and mem6 are the targets of external memory determination in S133 and S134.
  • FIG. 9 shows the result of determining whether or not mem5 is an external memory module candidate.
  • the external memory determination unit 230 calculates at which timing mem5 [0] and mem5 [N] are aligned.
  • the cycle time Tg from when func 5 starts to operate until func 6 can start operating is 2000. Therefore, “Tg ⁇ Tth” and mem5 is determined as an external memory module candidate.
  • mem5 becomes the design target circuit as the internal memory. It does not have to be placed inside. Therefore, mem5 is extracted as an external memory module candidate.
  • FIG. 10 shows the result of determining whether or not mem3 is an external memory module candidate.
  • the external memory determination unit 230 extracts read access to mem3.
  • the external memory determination unit 230 analyzes which element of mem3 is accessed in the first iteration of the loop.
  • mem3 [0], mem3 [1], and mem3 [2] from mem3 [i], mem3 [i + 1], and mem3 [i + 2]. And are being accessed. That is, if the data of mem3 [0], mem3 [1], and mem3 [2] are aligned, func5 can start operation.
  • the external memory determination unit 230 extracts write access to mem3. Then, the external memory determination unit 230 calculates at which timing mem3 [0], mem3 [1], and mem3 [2] are aligned.
  • func5 cannot start operation until a write access to mem3 [2] occurs.
  • the cycle time Tg from when func3 starts to operate until func5 can start operating is 100. Therefore, “Tg ⁇ Tth” and mem3 is determined to be realized by the internal memory.
  • the external memory determination unit 230 performs the write access timing described in the binding data 124 and the write access calculation block (write access calculation block) and the read access timing and read access for each memory module. Analyzes the calculation block (read access calculation block). Further, in the external memory determination unit 230, a write access calculation block (for example, func5 in FIG. 9) that performs write access to the operation data used for calculation by the read access calculation block (for example, func6 in FIG. 9) starts operation. After that, a read access waiting time (for example, cycle time Tg in FIG. 9), which is a time from when the read access calculation block (for example, func 6 in FIG. 9) can start the read access of the operation target data, is calculated. Then, the external memory determination unit 230 extracts a memory module (for example, mem5 in FIG. 9) whose calculated read access waiting time is equal to or greater than a threshold value as an external memory module candidate.
  • a read access waiting time for example, cycle time Tg in FIG. 9
  • the external memory determination unit 230 checks whether or not all the memory modules in the binding data 124 have been analyzed. If there is a memory module that has not been analyzed (NO), the process returns to S130. If all the memory modules have been analyzed (YES), the process proceeds to S140.
  • the external memory selection unit 240 selects an external memory module from the external memory module candidates in the external memory determination result 272 based on the constraint information 271. After S140, the process proceeds to S150.
  • FIG. 11 shows an example of the external memory determination result 272 in the first embodiment.
  • FIG. 12 shows an example of a memory architecture search result in the first embodiment. A specific example of S140 will be described with reference to FIGS.
  • FIG. 11 shows a list of memory modules determined as external memory module candidates as a result of executing external memory module determination on the memory modules described in the binding data 124 by the external memory determination unit 230.
  • mem1, mem4, mem5, and mem6 are external memory module candidates. Therefore, the external memory selection unit 240 searches which memory module is the external memory module from mem1, mem4, mem5, and mem6.
  • the memory inside the LSI an external memory
  • the memory can be omitted from the LSI, and the circuit scale of the LSI is reduced.
  • the cycle time required to acquire data from the external memory is longer than that when acquiring data from the memory inside the LSI.
  • the conversion of LSI internal memory to external memory involves a tradeoff between circuit scale and processing latency. Therefore, it is not always an optimal solution to realize all the memories determined as external memory module candidates shown in FIG. 11 as external memories. Therefore, it is necessary to search which memory module should be realized as the external memory among the memory modules determined as the external memory module candidates shown in FIG.
  • the external memory selection unit 240 generates all combinations of a plurality of external memory module candidates. Then, for each combination of external memory module candidates, the circuit scale and latency when the external memory module candidates included in the combination are mounted as external memory are calculated based on the binding data 124. Furthermore, the external memory selection unit 240 selects any combination from a plurality of combinations of external memory module candidates based on the calculated circuit scale and latency, and selects external memory module candidates included in the selected combination. Select as external memory module. More specifically, the external memory selection unit 240 determines that the calculated circuit scale matches the circuit scale constraint condition from among a plurality of combinations of external memory module candidates, and the calculated latency becomes the latency constraint condition. Select a matching combination.
  • the external memory selection unit 240 determines that the calculated circuit scale is the smallest. Select a combination. Alternatively, the external memory selection unit 240 may select a combination having the minimum calculated latency.
  • FIG. 12 shows the circuit scale and latency for each combination of external memory module candidates calculated by the external memory selection unit 240.
  • the circuit scale of the entire LSI in FIG. 12 is a circuit scale that combines the circuit scale of the circuit to be designed and the circuit scale of the peripheral circuit when an arbitrary memory module is realized as an external memory from among a plurality of memory modules. is there.
  • the processing latency of the entire LSI in FIG. 12 is processing latency generated in a circuit to be designed when an arbitrary memory module is realized as an external memory from among a plurality of memory modules.
  • circuit scale of the entire LSI is calculated as follows.
  • Circuit scale of the entire LSI Circuit scale of the circuit to be designed when all memory modules are internal memories-Circuit scale of a memory module to be external memory + Circuit scale of a communication interface with an external memory
  • the external memory selection unit 240 is These three circuit scales are calculated, and the above calculation using the three circuit scales is performed.
  • the first “circuit scale of the design target circuit when all the memory modules are internal memories” is the design when all the memory modules described in the binding data 124 are mounted as internal memories in the design target circuit. This is the circuit scale of the target circuit.
  • the second “circuit scale of the memory module to be converted into an external memory” is the circuit scale of the external memory when the external memory module candidate included in the combination is mounted as the external memory.
  • the third “circuit scale of the communication interface with the external memory” is the circuit of the communication interface used for the design target circuit to communicate with the external memory when the external memory module candidate included in the combination is mounted as the external memory. It is a scale.
  • the external memory selection unit 240 calculates these two processing latencies. The above calculation using two processing latencies is performed.
  • the first “processing latency of the design target circuit when all the memory modules are internal memories” occurs when all the memory modules described in the binding data are mounted as internal memories in the design target circuit. This is latency and corresponds to the first latency.
  • the second “processing latency when acquiring data from the external memory” is that the circuit to be designed acquires data from the external memory when the external memory module candidate included in the combination is mounted as the external memory. This is the latency required for the above, and corresponds to the second latency.
  • the external memory selection unit 240 calculates a cycle time necessary for acquiring data from the external memory based on the external memory configuration information Info. In the case of the example of FIG. 4, since the external memory is DDR_SDRAM, a cycle time necessary for acquiring data from the external memory is calculated according to this.
  • the external memory selection unit 240 selects a combination that satisfies the condition from the results of FIG. 12 based on the latency constraint Lmax, the circuit scale constraint Smax, and the optimization policy information P in the constraint information 271.
  • a memory architecture (combination of external memory modules) that satisfies the latency constraint Lmax and the circuit scale constraint Smax and has the smallest circuit scale. Select.
  • the external memory selection unit 240 generates an external memory selection result 273 in which the selection result is described. Returning to FIG. 3, the description will be continued from S150.
  • the CDFG data acquisition unit 280 of the circuit design support device 200 acquires (receives) the CDFG data 122 generated by the CDFG generation unit 111 of the high-level synthesis device 110 from the high-level synthesis device 110. After S150, the process proceeds to S160.
  • the external memory interface generation unit 250 of the circuit design support device 200 automatically generates an external memory interface based on the external memory selection result 273.
  • the external memory interface generation unit 250 converts the description of the memory module selected as the external memory module in the CDFG data 122 into the automatically generated description of the external interface, and generates the converted CDFG data 274.
  • the external memory interface generation unit 250 generates the converted CDFG data 274 using an interface generation device disclosed in Patent Document 1.
  • the support data providing unit 260 provides (transmits) the converted CDFG data 274 to the high-level synthesis apparatus 110. Then, the scheduling unit 112, the binding unit 113, and the RTL description generation unit 114 of the high-level synthesis apparatus 110 generate the scheduling data 123, the binding data 124, and the RTL description file 125 based on the provided converted CDFG data 274. .
  • the circuit design support apparatus extracts a memory module to be mounted as an external memory from the memory modules that are functional modules of the storage element (memory) in the operation description.
  • a circuit necessary for mounting the memory module as an external memory can be automatically generated by high-level synthesis.
  • a circuit design support device that performs high-level synthesis (behavior synthesis) processing with an operation description as an input and outputs an RTL description, From the binding result, which is the result of the high-level synthesis, the write data holding cycle time of each memory module and the cycle time until the data necessary to start each function that requires each memory module are calculated.
  • An external memory determination unit that determines whether each memory module should be an external memory;
  • An external memory selection unit that searches for a memory architecture that satisfies the constraint conditions from among the memory modules that are candidates for the external memory module,
  • the circuit design support apparatus including the external memory interface generation unit that automatically generates the communication interface with the external memory from the selection result of the external memory selection unit has been described.
  • the circuit design support apparatus 200 is a computer.
  • the circuit design support apparatus 200 includes hardware such as a processor 901, an auxiliary storage device 902, a memory 903, a communication device 904, an input interface 905, and a display interface 906.
  • the processor 901 is connected to other hardware via the signal line 910, and controls these other hardware.
  • the input interface 905 is connected to the input device 907.
  • the display interface 906 is connected to the display 908.
  • the processor 901 is an IC (Integrated Circuit) that performs processing.
  • the processor 901 is, for example, a CPU (Central Processing Unit), a DSP (Digital Signal Processor), or a GPU (Graphics Processing Unit).
  • the auxiliary storage device 902 is, for example, a ROM (Read Only Memory), a flash memory, or an HDD (Hard Disk Drive).
  • the memory 903 is, for example, a RAM (Random Access Memory).
  • the communication device 904 includes a receiver 9041 that receives data and a transmitter 9042 that transmits data.
  • the communication device 904 is, for example, a communication chip or a NIC (Network Interface Card).
  • the input interface 905 is a port to which the cable 911 of the input device 907 is connected.
  • the input interface 905 is, for example, a USB (Universal Serial Bus) terminal.
  • the display interface 906 is a port to which the cable 912 of the display 908 is connected.
  • the display interface 906 is, for example, a USB terminal or an HDMI (registered trademark) (High Definition Multimedia Interface) terminal.
  • the input device 907 is, for example, a mouse, a keyboard, or a touch panel.
  • the display 908 is, for example, an LCD (Liquid Crystal Display).
  • the auxiliary storage device 902 includes the constraint information input reception unit 210, the binding data acquisition unit 220, the external memory determination unit 230, the external memory selection unit 240, the external memory interface generation unit 250, the support data provision unit 260, and the CDFG shown in FIG.
  • a program for realizing the function of the data acquisition unit 280 (hereinafter collectively referred to as “part”) is stored. This program is loaded into the memory 903, read into the processor 901, and executed by the processor 901. Further, the auxiliary storage device 902 also stores an OS (Operating System). Then, at least a part of the OS is loaded into the memory 903, and the processor 901 executes a program that realizes the function of “unit” while executing the OS. Although one processor 901 is illustrated in FIG.
  • the circuit design support apparatus 200 may include a plurality of processors 901.
  • a plurality of processors 901 may execute a program for realizing the function of “unit” in cooperation with each other.
  • information, data, signal values, and variable values indicating the processing results of “unit” are stored in the memory 903, the auxiliary storage device 902, or a register or cache memory in the processor 901.
  • circuitry may be provided as “circuitry”. Further, “part” may be read as “circuit”, “process”, “procedure”, or “processing”. “Circuit” and “Circuitry” include not only the processor 901 but also other types of processing circuits such as a logic IC or GA (Gate Array) or ASIC (Application Specific Integrated Circuit) or FPGA (Field-Programmable Gate Array). It is a concept to include.
  • GA Gate Array
  • ASIC Application Specific Integrated Circuit
  • FPGA Field-Programmable Gate Array
  • 100 high-level synthesis system 110 high-level synthesis device, 111 CDFG generation unit, 112 scheduling unit, 113 binding unit, 114 RTL description generation unit, 120 high-level synthesis device storage unit, 121 behavior description file, 122 CDFG data, 123 scheduling data, 124 Binding data, 125 RTL description file, 200 Circuit design support device, 210 Constraint information input reception unit, 220 Binding data acquisition unit, 230 External memory determination unit, 240 External memory selection unit, 250 External memory interface generation unit, 260 Support data provision Part, 270 support device storage part, 271 constraint information, 272 external memory determination result, 273 external memory selection result, 274 CDFG data after conversion, 28 CDFG data acquisition unit, 2000 memory module selection unit.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

　バインディングデータ取得部（２２０）は、設計対象回路の機能モジュールとして複数のメモリモジュールが記述されるバインディングデータ（１２４）を取得する。メモリモジュール選択部（２０００）は、設計対象回路に関する制約条件に基づいて、バインディングデータ（１２４）に記述される複数のメモリモジュールの中から、設計対象回路外の外部メモリとして実装される外部メモリモジュールを選択する。

Description

回路設計支援装置及び回路設計支援方法及び回路設計支援プログラム
　本発明は、回路設計を支援する技術に関する。
　従来より、半導体集積回路（以下、ＬＳＩ（Ｌａｒｇｅ　Ｓｃａｌｅ　Ｉｎｔｅｇｒａｔｉｏｎ）ともいう）の設計に関して、ハードウェア記述言語を用いて、レジスタ（フリップフロップ）間の組み合わせ回路の動作を記述したＲＴＬ（Ｒｅｇｉｓｔｅｒ　Ｔｒａｎｓｆｅｒ　Ｌｅｖｅｌ）を生成する技術が存在する。
　近年では集積回路の回路規模が増大しており、ＲＴＬの生成に多大な時間を要するようになっていた。
　そこで、ＲＴＬよりも抽象度が高いＣ言語、Ｃ＋＋言語、ＳｙｓｔｅｍＣ言語などの高級言語を用いて、自動的にＲＴＬを生成する技術が提唱されている。
　そして、高級言語からＲＴＬを生成するツールが高位合成ツールとして市販されている。
　動作記述では、動作の仕様のみが記述され、実装についての仕様は記述されない。
　しかし、高位合成における一般的な制約から、動作記述は、記述方法によっては、動作記述の結果として得られる実装に影響を与える場合がある。
　例えば、動作記述中の配列変数は、高位合成において、一般的にメモリやレジスタなどの記憶素子の機能モジュール（以下、記憶素子の機能モジュールをメモリモジュールという）へ割り当てられる。
　配列変数は大きなサイズで記述されることが多く、このため、高位合成においても配列変数は大きなサイズのメモリモジュールへ割り当てられる。
　高位合成における大きなサイズのメモリモジュールへの割り当てによって、サイズの大きなメモリ（ハードウェア）が割り当てられ、設計対象のＬＳＩの面積が増大する可能性がある。
　通常、このような大きなメモリは、設計対象のＬＳＩの外部にある外部メモリにて実現する。
　しかし、今の高位合成ツールでは、特定のメモリモジュールを、自動的に外部メモリへ割り当てることができない。
　このため、特定のメモリモジュールを外部メモリで実現するアーキテクチャとなるようにするためには、設計者自身が動作記述を修正し、ＬＳＩと外部メモリとの通信インターフェイスを記述しなければならない。
　例えば特許文献１では、設計者が作成した動作記述に、設計するハードウェアの構成情報（外部メモリの有無）、マッピング情報（動作記述中の配列変数に対する、外部メモリへの割り当て指定）を与えることで、設計者が動作記述を修正せずとも、自動的にＬＳＩと外部メモリとの通信インターフェイスを自動生成する方法が開示されている。
特開２００８－２０４３４１号公報
　しかしながら、特許文献１では、動作記述中の配列変数をどのメモリに割り当てるかについては、設計者自身が選択する必要がある。
　つまり、特許文献１の方法では、外部メモリを割り当てるメモリモジュールを設計者自身が選択しなければならず、効率的でないという課題がある。
　本発明は上記のような課題を解決することを主な目的としており、回路設計手順を効率化できる構成を得ることを主な目的とする。
　本発明に係る回路設計支援装置は、
　設計対象回路の機能モジュールとして複数のメモリモジュールが記述されるバインディングデータを取得するバインディングデータ取得部と、
　前記設計対象回路に関する制約条件に基づいて、前記バインディングデータに記述される前記複数のメモリモジュールの中から、前記設計対象回路外の外部メモリとして実装すべき外部メモリモジュールを選択するメモリモジュール選択部とを有する。
　本発明によれば、回路設計支援装置が、外部メモリとして実装すべきメモリモジュールを選択するため、設計者が外部メモリとして実装すべきメモリモジュールを検討する必要がなく、回路設計手順を効率化できる。
実施の形態１における高位合成システムの機能構成例を示す図である。 実施の形態１における回路設計支援装置の機能構成例を示す図である。 実施の形態１における回路設計支援装置の動作例を示すフローチャート図。 実施の形態１における制約情報の例を示す図である。 実施の形態１におけるバインディングデータの例を示す図である。 実施の形態１におけるライトアクセスタイミングとリードアクセスタイミングの例を示す図である。 実施の形態１におけるライトデータ保持サイクル時間に基づく外部メモリモジュール候補の判定例を示す図である。 実施の形態１におけるリードアクセス待ち時間に基づく外部メモリモジュール候補の判定処理の対象となるメモリモジュールの例を示す図である。 実施の形態１におけるリードアクセス待ち時間に基づく外部メモリモジュール候補の判定例を示す図である。 実施の形態１におけるリードアクセス待ち時間に基づく外部メモリモジュール候補の判定例を示す図である。 実施の形態１における外部メモリモジュール候補の例を示す図である。 実施の形態１における外部メモリモジュールの選択手順の例を示す図である。 実施の形態１における回路設計支援装置のハードウェア構成例を示す図である。
　実施の形態１．
＊＊＊構成の説明＊＊＊
　図１は、実施の形態１における高位合成システム１００の機能構成例を示す。
　実施の形態１における高位合成システム１００の機能構成を、図１に基づいて説明する。
　但し、高位合成システム１００の構成は図１と異なる構成であっても構わない。
　例えば、高位合成装置１１０および回路設計支援装置２００を１台の装置で構成しても構わない。
　高位合成システム１００は、半導体集積回路等の回路設計のために、高位合成を行うシステムである。
　以下では、高位合成システム１００において高位合成が行われる、設計対象の回路を設計対象回路という。
　高位合成は、Ｃ言語、Ｃ＋＋言語、ＳｙｓｔｅｍＣ言語などの高級言語を用いた設計対象回路の動作を記述した動作記述から、レジスタ転送レベル（ＲＴＬ）で設計対象回路の動作を記述したＲＴＬ記述を生成する技術である。
　高位合成システム１００は、高位合成を実行する高位合成装置１１０と、高位合成の実行を支援する回路設計支援装置２００とを備える。
　高位合成装置１１０は、ＣＤＦＧ生成部１１１と、スケジューリング部１１２と、バインディング部１１３と、ＲＴＬ記述生成部１１４と、高位合成装置記憶部１２０とを備える。
　　ＣＤＦＧ生成部１１１は、設計対象回路の動作記述を含む動作記述ファイル１２１からＣＤＦＧ（Ｃｏｎｔｒｏｌ　Ｄａｔａ　Ｆｌｏｗ　Ｇｒａｐｈ）を含むＣＤＦＧデータ１２２を生成する。
　ＣＤＦＧは設計対象回路が行う複数の演算の演算順序を表す。
　ＣＤＦＧは、コントロールフローグラフ（ＣＦＧ）とデータフローグラフ（ＤＦＧ）とを含む。
　スケジューリング部１１２は、ＣＤＦＧデータ１２２に基づいて、スケジューリングデータ１２３を生成する。
　スケジューリングデータ１２３は、ＣＤＦＧに含まれる各演算の実行時間帯を示すデータである。
　スケジューリングデータ１２３を生成する方法は、従来の高位合成におけるスケジューリング方法と同様でよい。
　バインディング部１１３は、ＣＤＦＧデータ１２２とスケジューリングデータ１２３とに基づいて、バインディングデータ１２４を生成する。
　バインディングデータ１２４には、設計対象回路の機能モジュールが記述される。
　バインディングデータ１２４には、機能モジュールとして、ＣＤＦＧに含まれる各演算に割り当てられる演算モジュール（演算リソース）が複数記述される。
　演算モジュールは、演算器およびレジスタなどである。
　また、バインディングデータ１２４には、演算モジュールが利用する記憶素子のモジュールであるメモリモジュールが複数記述される。
　バインディングデータ１２４の詳細は後述する。
　なお、バインディングデータ１２４を生成する方法は、従来の高位合成におけるバインディング方法と同様でよい。
　ＲＴＬ記述生成部１１４は、ＣＤＦＧデータ１２２とスケジューリングデータ１２３とバインディングデータ１２４とに基づいて、ＲＴＬ記述を示すＲＴＬ記述ファイル１２５を生成する。
　ＲＴＬ記述ファイル１２５を生成する方法は、従来の高位合成におけるＲＴＬ記述生成方法と同様でよい。
　高位合成装置記憶部１２０は、高位合成装置１１０が使用、生成または入出力するデータを記憶する。
　具体的には、高位合成装置記憶部１２０は、動作記述ファイル１２１、ＣＤＦＧデータ１２２、スケジューリングデータ１２３、バインディングデータ１２４およびＲＴＬ記述ファイル１２５を記憶する。
　図２は、実施の形態１における回路設計支援装置２００の機能構成例を示す。
　実施の形態１における回路設計支援装置２００の機能構成を、図２に基づいて説明する。
　但し、回路設計支援装置２００の機能構成は図２と異なる機能構成であっても構わない。
　回路設計支援装置２００は、制約情報入力受付部２１０と、バインディングデータ取得部２２０と、外部メモリ判定部２３０と、外部メモリ選択部２４０と、ＣＤＦＧデータ取得部２８０と、外部メモリインターフェイス生成部２５０と、支援データ提供部２６０と、支援装置記憶部２７０とを備える。
　制約情報入力受付部２１０は、設計対象回路に関する制約条件等が定義される制約情報２７１を受け付ける。
　制約情報２７１の入力は、回路設計支援装置２００を使用するユーザーが実施する。
　バインディングデータ取得部２２０は、高位合成装置１１０からバインディングデータ１２４を取得する。
　なお、バインディングデータ取得部２２０により行われる処理が、バインディングデータ取得処理の例に相当する。
　外部メモリ判定部２３０は、制約情報２７１と、バインディングデータ１２４より、メモリモジュールのリードサイクル時間及びライトサイクル時間を解析する。
　そして、外部メモリ判定部２３０は、設計対象回路外の外部メモリとして実装すべきメモリモジュールである外部メモリモジュールの候補となる外部メモリモジュール候補を抽出する。
　そして、外部メモリ判定部２３０は、抽出した外部メモリモジュール候補が示される外部メモリ判定結果２７２を生成する。
　外部メモリ選択部２４０は、制約情報２７１と、バインディングデータ１２４と、外部メモリ判定結果２７２より、制約条件を満たすメモリアーキテクチャを探索する。
　すなわち、外部メモリ選択部２４０は、外部メモリモジュール候補の中から、制約条件を満たすメモリモジュールを外部メモリモジュールとして選択する。
　より具体的には、外部メモリ選択部２４０は、回路規模の制約条件及びレイテンシの制約条件の少なくともいずれかに基づいて、外部メモリモジュール候補の中から、外部メモリモジュールを選択する。
　そして、外部メモリ選択部２４０は、選択した外部メモリモジュールが示される外部メモリ選択結果２７３を生成する。
　外部メモリ判定部２３０と外部メモリ選択部２４０は、メモリモジュール選択部２０００を構成する。
　また、外部メモリ判定部２３０と外部メモリ選択部２４０により行われる処理が、メモリモジュール選択処理の例に相当する。
　ＣＤＦＧデータ取得部２８０は、高位合成装置１１０からＣＤＦＧデータ１２２を取得する。
　外部メモリインターフェイス生成部２５０は、外部メモリ選択結果２７３より、設計対象回路が外部メモリと通信するために用いる通信インターフェイスのモジュールの記述を生成する。
　そして、外部メモリインターフェイス生成部２５０は、ＣＤＦＧデータ１２２内の外部メモリモジュールに対応するメモリモジュールの記述を、通信インターフェイスのモジュールの記述に置き換えることによって、変換後のＣＤＦＧデータ２７４を生成する。
　支援データ提供部２６０は、変換後のＣＤＦＧデータ２７４を高位合成装置１１０に提供する。
　高位合成装置１１０のスケジューリング部１１２は、提供された変換後のＣＤＦＧデータ２７４に基づいて、スケジューリングデータ１２３を再生成する。
　そして、バインディング部１１３およびＲＴＬ記述生成部１１４は、再生成されたスケジューリングデータ１２３と変換後のＣＤＦＧデータ２７４とに基づいて、バインディングデータ１２４およびＲＴＬ記述ファイル１２５を再生成する。
＊＊＊動作の説明＊＊＊
　図３は、実施の形態１における回路設計支援装置２００が実行する回路設計支援処理のフローチャートである。
　実施の形態１における回路設計支援装置２００が実行する回路設計支援処理を、図３に基づいて説明する。
　但し、回路設計支援処理は図３と異なる処理手順により実現されてもよい。
　なお、図３に示す回路設計支援処理が、本願の回路設計支援方法及び回路設計支援プログラムの例に相当する。
　Ｓ１１０において、制約情報入力受付部２１０は、回路設計支援装置２００を動作させるために必要な制約情報２７１をユーザーから受け付け、取得（受信）した制約情報２７１を支援装置記憶部２７０に格納する。
　制約情報には、以下の５つ値が定義されている。
（ａ）外部メモリ判定におけるサイクル時間閾値Ｔｔｈ
（ｂ）外部メモリ選択におけるレイテンシ制約Ｌｍａｘ
（ｃ）外部メモリ選択における回路規模制約Ｓｍａｘ
（ｄ）外部メモリ選択における最適化方針情報Ｐ
（ｅ）外部メモリ選択および外部メモリインターフェイス生成における外部メモリ構成情報Ｍｉｎｆｏ
　まず、（ａ）外部メモリ判定におけるサイクル時間閾値Ｔｔｈについて説明する。
　外部メモリ判定におけるサイクル時間閾値Ｔｔｈは、外部メモリモジュール候補を抽出するための基準となる閾値である。
　外部メモリ判定におけるサイクル時間閾値Ｔｔｈは、Ｓ１３２とＳ１３４で使用される。
　以下、外部メモリ判定におけるサイクル時間閾値Ｔｔｈは、単にサイクル時間閾値Ｔｔｈともいう。
　次に、（ｂ）外部メモリ選択におけるレイテンシ制約Ｌｍａｘについて説明する。
　外部メモリ選択におけるレイテンシ制約Ｌｍａｘとは、外部メモリモジュール候補から外部メモリモジュールを選択する際に参照される、レイテンシについての制約条件である。
　外部メモリ選択部２４０は、外部メモリ選択におけるレイテンシ制約Ｌｍａｘを満たすメモリアーキテクチャを探索する。
　外部メモリ選択におけるレイテンシ制約Ｌｍａｘは、Ｓ１４０で使用される。
　以下、外部メモリ選択におけるレイテンシ制約Ｌｍａｘは、単にレイテンシ制約Ｌｍａｘともいう。
　次に、（ｃ）外部メモリ選択における回路規模制約Ｓｍａｘについて説明する。
　外部メモリ選択における回路規模制約Ｓｍａｘとは、外部メモリモジュール候補から外部メモリモジュールを選択する際に参照される、回路規模についての制約条件である。
　外部メモリ選択部２４０は、外部メモリ選択における回路規模制約Ｓｍａｘを満たすメモリアーキテクチャを探索する。
　外部メモリ選択における回路規模制約Ｓｍａｘは、Ｓ１４０で使用される。
　以下、外部メモリ選択における回路規模制約Ｓｍａｘは、単に回路規模制約Ｓｍａｘともいう。
　次に、（ｄ）外部メモリ選択における最適化方針情報Ｐについて説明する。
　外部メモリ選択における最適化方針情報Ｐは、外部メモリモジュール候補から外部メモリモジュールを選択する際に参照される、最適化の指針である。
　外部メモリ選択における最適化方針情報Ｐとして、回路規模最適化と、レイテンシ最適化とが選択される。
　外部メモリ選択における最適化方針情報Ｐが回路規模最適化の場合は、外部メモリ選択部２４０は、外部メモリ選択におけるレイテンシ制約Ｌｍａｘと外部メモリ選択における回路規模制約Ｓｍａｘとを満たしつつ、回路規模が最小となるメモリアーキテクチャを探索する。
　外部メモリ選択における最適化方針情報Ｐがレイテンシ最適化の場合は、外部メモリ選択部２４０は、外部メモリ選択におけるレイテンシ制約Ｌｍａｘと外部メモリ選択における回路規模制約Ｓｍａｘとを満たしつつ、レイテンシが最小となるメモリアーキテクチャを探索する。
　外部メモリ選択における最適化方針情報Ｐは、Ｓ１４０で使用される。
　以下、外部メモリ選択における最適化方針情報Ｐは、単に最適化方針情報Ｐともいう。
　次に、（ｅ）外部メモリ選択および外部メモリインターフェイス生成における外部メモリ構成情報Ｍｉｎｆｏについて説明する。
　外部メモリ選択および外部メモリインターフェイス生成における外部メモリ構成情報Ｍｉｎｆｏは、Ｓ１３５で選択された外部メモリモジュールが、どのようなハードウェアに実装されるのかを示す情報である。
　例えば、外部メモリ選択および外部メモリインターフェイス生成における外部メモリ構成情報Ｍｉｎｆｏには、外部メモリの種類（ＤＲＡＭなのか、ＤＤＲ－ＳＤＲＡＭなのか、ＱＤＲ－ＳＤＲＡＭなのか等）等が示される。
　外部メモリ選択および外部メモリインターフェイス生成における外部メモリ構成情報Ｍｉｎｆｏは、Ｓ１４０とＳ１６０で使用される。
　以下、外部メモリ選択および外部メモリインターフェイス生成における外部メモリ構成情報Ｍｉｎｆｏは、単に外部メモリ構成情報Ｍｉｎｆｏともいう。
　制約情報入力受付部２１０は、例えば、図４に示すような制約情報２７１を取得する。
　Ｓ１１０の後、処理はＳ１２０に進む。
　Ｓ１２０において、回路設計支援装置２００のバインディングデータ取得部２２０は、高位合成装置１１０のバインディング部１１３によって生成されたバインディングデータ１２４を高位合成装置１１０から取得（受信）する。
　Ｓ１２０の後、処理はＳ１３０に進む。
　図５は、実施の形態１におけるバインディングデータ１２４の一例を示す図である。
　実施の形態１は、図５に示すバインディングデータに基づいて説明する。
　バインディングデータは、図５に示すように、設計対象回路に含まれる複数の機能モジュールが記述されている。
　図５のｆｕｎｃと記載された四角形は、設計対象回路の演算モジュールである。
　演算モジュールは、前述のように、演算を行う演算器、レジスタを表す。
　図５のｍｅｍと記載された四角形は、設計対象回路のメモリモジュールである。
　メモリモジュールは、前述のように、記憶素子を表す。
　図５の矢印はデータの流れを表している。
　バインディングデータでは、各演算モジュールがどのメモリモジュールにリードアクセスを行うか（どのメモリからデータを読み出すか）、どのメモリモジュールにライトアクセスを行うか（演算結果をどのメモリに格納するか）が示される。
　また、図５では図示されていないが、バインディングデータには、各メモリモジュールで発生するリードアクセスのタイミング（サイクル時間）とリードアクセスを行う演算ブロック（リードアクセス演算ブロック）、ライトアクセスのタイミング（サイクル時間）とライトアクセスを行う演算ブロック（ライトアクセス演算ブロックという）とが記述されている。
　本実施の形態では、バインディングデータ取得部２２０は、図５のバインディングデータ１２４を取得する。
　図３に戻り、Ｓ１３０から説明を続ける。
　Ｓ１３０において、外部メモリ判定部２３０は、バインディングデータ１２４に記述されている複数のメモリモジュールから、任意のメモリモジュールを選択する。
　以下、Ｓ１３０で選択されたメモリモジュールを、判定対象メモリモジュールという。
　Ｓ１３０の後、処理はＳ１３１に進む。
　Ｓ１３１において、外部メモリ判定部２３０は、判定対象メモリモジュールのライフサイクルを解析し、以下２つのサイクル時間を取得する。
（１）判定対象メモリモジュールについて、ライトアクセスが終了した時のサイクル時間
（２）判定対象メモリモジュールについて、ライトデータに対する最後のリードアクセスが開始した時のサイクル時間
　次に、外部メモリ判定部２３０は、「（１）のサイクル時間－（２）のサイクル時間」を計算し、判定対象メモリモジュールのライトデータ保持サイクル時間Ｔｓを算出する。
　ライトデータ保持サイクル時間Ｔｓは、上記の式に示されるように、メモリモジュールへのライトアクセスが終了してから、当該ライトアクセスでメモリモジュールに書き込まれたライトデータへの最後のリードアクセスが開始するまでの時間である。
　Ｓ１３１の後、処理はＳ１３２に進む。
　Ｓ１３２において、外部メモリ判定部２３０は、Ｓ１３１で求めた判定対象メモリモジュールのライトデータ保持サイクル時間Ｔｓと、制約情報２７１中の外部メモリ判定におけるサイクル時間閾値Ｔｔｈとを比較し、判定対象メモリモジュールを外部メモリモジュール候補とするか否かを判定する。
　Ｔｓ≧Ｔｔｈの場合、外部メモリ判定部２３０は、判定対象メモリモジュールを外部メモリモジュール候補とすると判定し（ＹＥＳ）、処理はＳ１３５に進む。
　Ｔｓ＜Ｔｔｈの場合、外部メモリ判定部２３０は、判定対象メモリモジュールを外部メモリモジュール候補とせず（ＮＯ）、処理はＳ１３３に進む。
　図６は、実施の形態１における各メモリモジュールのライフタイムサイクル解析結果の一例を示す。
　図７は、実施の形態１における各メモリモジュールのライフタイムサイクル解析結果に基づいた外部メモリモジュール候補の抽出判定結果の一例を示す。
　Ｓ１３１及びＳ１３２の具体例を、図６および図７に基づいて説明する。
　図６は、バインディングデータ１２４中の各メモリモジュールについて、ライトアクセスサイクル時間、及びリードアクセスサイクル時間を解析した結果を示す。
　この解析結果より、外部メモリ判定部２３０は、メモリモジュールごとに、ライトアクセスが終了した時のサイクル時間と、ライトデータに対する最後のリードアクセスが開始した時のサイクル時間とを取得する。
　図７は、外部メモリ判定部２３０が図６より取得した、メモリモジュールごとに、ライトアクセスが終了した時のサイクル時間と、ライトデータに対する最後のリードアクセスが開始した時のサイクル時間とを示す。
　また、外部メモリ判定部２３０は、メモリモジュールごとに、ライトデータの保持サイクル時間Ｔｓを算出し、ＴｓとＴｔｈとの比較により各メモリモジュールを外部メモリモジュール候補とするか否かを判定する。
　図４に示すようにＴｔｈは１５００であり、図７に示すようにｍｅｍ１のＴｓは９０００であり、ｍｅｍ４のＴｓは２２００である。
　このように、ｍｅｍ１とｍｅｍ４は、Ｔｓ＞Ｔｔｈであるため、図７の例では、ｍｅｍ１とｍｅｍ４が外部メモリモジュール候補として抽出される。
　図５のバインディングデータ及び図６のサイクル時間では、ｆｕｎｃ１の計算結果を外部メモリに蓄え、ｆｕｎｃ７が動作開始する際に外部メモリからデータを取得するようにすれば、ｍｅｍ１は内部メモリとして設計対象回路の内部に置かなくてもよい。
　このため、ｍｅｍ１は、外部メモリモジュール候補として抽出される。
　同様の考えにより、ｍｅｍ４も内部メモリとして設計対象回路の内部に置かなくてもよいため、外部メモリモジュール候補として抽出される。
　ただし、ｍｅｍ１については、ｆｕｎｃ２でも利用するため、別途小容量の内部メモリを実装する必要がある。これについては後述する。
　図３に戻り、Ｓ１３３から説明を続ける。
　Ｓ１３２の結果、外部メモリモジュール候補では無いと判定された判定対象メモリモジュールに対し、外部メモリ判定部２３０は、「判定対象メモリモジュールを必要とする演算モジュールを動作開始させるために必要なデータが、閾値Ｔｔｈ以内のサイクル時間で揃うか」という判定基準を適用する。
　つまり、外部メモリ判定部２３０は、上記の判定基準に基づき、判定対象メモリモジュールを外部メモリモジュール候補とするか否かを判定する。
　Ｓ１３３では、外部メモリ判定部２３０は、判定対象メモリモジュールを解析して以下の２つの情報を取得する。
（１）判定対象メモリモジュールを必要とする機能の１イタレーションに必要な判定対象メモリモジュール格納データ
（２）上記の（１）のデータが揃うまでに必要なサイクル時間Ｔｇ
　上記の２つの情報の取得後、処理はＳ１３４に進む。
　Ｓ１３４において、外部メモリ判定部２３０は、Ｓ１３３で求めたサイクル時間Ｔｇと、制約情報２７１中の外部メモリ判定時におけるサイクル時間閾値Ｔｔｈとを比較し、判定対象メモリモジュールを外部メモリモジュール候補として抽出するか否かを判定する。
　Ｔｇ≧Ｔｔｈの場合、判定対象メモリモジュールは外部メモリモジュール候補と判定し（ＹＥＳ）、処理はＳ１３５に進む。
　Ｔｇ＜Ｔｔｈの場合、判定対象メモリモジュールは内部メモリとして実装する内部メモリモジュールの候補と判定し（ＮＯ）、処理はＳ１３６に進む。
　図８は、Ｓ１３３の外部メモリ判定の対象となるメモリモジュールの例を示す図である。
　図８において、ｍｅｍ１及びｍｅｍ４以外のメモリモジュール（矢印が差しているメモリモジュール）がＳ１３３の外部メモリ判定の対象となるメモリモジュールである。
　図９は、ｍｅｍ５を対象とする外部メモリモジュール候補の判定例を示す。
　図１０は、ｍｅｍ３を対象とする外部メモリモジュール候補の判定例を示す。
　Ｓ１３１及びＳ１３２の具体例を、図８、図９および図１０に基づいて説明する。
　Ｓ１３１及びＳ１３２において、ｍｅｍ１およびｍｅｍ４については、既に外部メモリモジュール候補として確定している。
　従って、図８に示すように、ｍｅｍ２、ｍｅｍ３、ｍｅｍ５、ｍｅｍ６が、Ｓ１３３およびＳ１３４における外部メモリ判定の対象となる。
　図９は、ｍｅｍ５を対象に外部メモリモジュール候補とするか否かの判定を実施した結果を示す。
　まず、外部メモリ判定部２３０は、ｍｅｍ５へのリードアクセスを抽出する。
　抽出した結果、ｍｅｍ５がループ内でリードされているのであれば、外部メモリ判定部２３０は、ループの１回目のイタレーションで、ｍｅｍ５のどの要素がアクセスされているかを解析する。
　図９の例の場合、ループの１回目では、ｉ＝０であるため、ｍｅｍ５［ｉ］及びｍｅｍ５［Ｎ－ｉ］より、ｍｅｍ５［０］とｍｅｍ５［Ｎ］とがアクセスされている。
　即ち、ｍｅｍ５［０］とｍｅｍ５［Ｎ］のデータが揃えば、ｆｕｎｃ６は動作開始可能である。
　次に、外部メモリ判定部２３０は、ｍｅｍ５へのライトアクセスを抽出する。
　そして、外部メモリ判定部２３０は、ｍｅｍ５［０］とｍｅｍ５［Ｎ］が、どのタイミングで揃うかを算出する。
　図９の例の場合、ｍｅｍ５［Ｎ］へのライトアクセスが発生するまで、即ち、ｆｕｎｃ５の動作が終了するまで、ｆｕｎｃ６は動作を開始することができない。
　図９の例では、ｆｕｎｃ５が動作を開始してから、ｆｕｎｃ６が動作を開始できるようになるまで（ｍｅｍ５［Ｎ］へのライトアクセスが発生するまで）のサイクル時間Ｔｇは２０００である。
　このため、「Ｔｇ≧Ｔｔｈ」となり、ｍｅｍ５は外部メモリモジュール候補と判定される。
　図５のバインディングデータ及び図６のサイクル時間では、ｆｕｎｃ５の計算結果を外部メモリに蓄え、ｆｕｎｃ６が動作開始する際に外部メモリからデータを取得するようにすれば、ｍｅｍ５は内部メモリとして設計対象回路の内部に置かなくてもよい。
　したがって、ｍｅｍ５は外部メモリモジュール候補として抽出される。
　図１０は、ｍｅｍ３を対象に外部メモリモジュール候補とするか否かの判定をした結果を示す。
　まず、外部メモリ判定部２３０は、ｍｅｍ３へのリードアクセスを抽出する。
　抽出した結果、ｍｅｍ３がループ内でリードされているのであれば、外部メモリ判定部２３０は、ループの１回目のイタレーションで、ｍｅｍ３のどの要素がアクセスされているかを解析する。
　図１０の例の場合、ループの１回目では、ｉ＝０であるため、ｍｅｍ３［ｉ］、ｍｅｍ３［ｉ＋１］及びｍｅｍ３［ｉ＋２］より、ｍｅｍ３［０］とｍｅｍ３［１］とｍｅｍ３［２］とがアクセスされている。
　即ち、ｍｅｍ３［０］とｍｅｍ３［１］とｍｅｍ３［２］のデータが揃えば、ｆｕｎｃ５は動作開始可能である。
　次に、外部メモリ判定部２３０は、ｍｅｍ３へのライトアクセスを抽出する。
　そして、外部メモリ判定部２３０は、ｍｅｍ３［０］とｍｅｍ３［１］とｍｅｍ３［２］が、どのタイミングで揃うかを算出する。
　図１０の例の場合、ｍｅｍ３［２］へのライトアクセスが発生するまでｆｕｎｃ５は動作開始できない。
　しかし、ｆｕｎｃ３の動作終了を待たずとも、ｍｅｍ３［２］にはデータが書き込まれるので、ｆｕｎｃ５を動作開始することができる。
　図１０の例では、ｆｕｎｃ３が動作を開始してから、ｆｕｎｃ５が動作を開始できるようになるまで（ｍｅｍ３［２］へのライトアクセスが発生するまで）のサイクル時間Ｔｇは１００である。
　このため、「Ｔｇ＜Ｔｔｈ」となり、ｍｅｍ３は内部メモリで実現すると判定される。
　このように、外部メモリ判定部２３０は、メモリモジュールごとに、バインディングデータ１２４に記述されるライトアクセスのタイミング及びライトアクセスを行う演算ブロック（ライトアクセス演算ブロック）とリードアクセスのタイミング及びリードアクセスを行う演算ブロック（リードアクセス演算ブロック）とを解析する。
　また、外部メモリ判定部２３０は、リードアクセス演算ブロック（例えば、図９のｆｕｎｃ６）が演算に用いる被演算データのライトアクセスを行うライトアクセス演算ブロック（例えば、図９のｆｕｎｃ５）が動作を開始してからリードアクセス演算ブロック（例えば、図９のｆｕｎｃ６）が被演算データのリードアクセスを開始できるまでの時間であるリードアクセス待ち時間（例えば、図９のサイクル時間Ｔｇ）を算出する。
　そして、外部メモリ判定部２３０は、算出したリードアクセス待ち時間が閾値以上であるメモリモジュール（例えば、図９のｍｅｍ５）を外部メモリモジュール候補として抽出する。
　図３に戻り、Ｓ１３５から説明を続ける。
　Ｓ１３５において、外部メモリ判定部２３０は、Ｓ１３２とＳ１３４の結果、Ｓ１３１で選択された判定対象メモリモジュールが外部メモリモジュール候補と判定された場合に、判定対象メモリモジュールの情報を外部メモリ判定結果２７２に書き込む。
　Ｓ１３５の後、処理はＳ１３６に進む。
　Ｓ１３６において、外部メモリ判定部２３０は、バインディングデータ１２４中の全てのメモリモジュールを解析済みかどうかをチェックする。
　解析していないメモリモジュールがある場合（ＮＯ）は、処理はＳ１３０に戻る。
　全てのメモリモジュールが解析済みである場合（ＹＥＳ）は、処理はＳ１４０に進む。
　Ｓ１４０において、外部メモリ選択部２４０は、制約情報２７１に基づいて、外部メモリ判定結果２７２中の外部メモリモジュール候補の中から、外部メモリモジュールを選択する。
　Ｓ１４０の後、処理はＳ１５０に進む。
　図１１は、実施の形態１における外部メモリ判定結果２７２の例を示す。
　図１２は、実施の形態１におけるメモリアーキテクチャ探索結果の例を示す。
　Ｓ１４０の具体例を、図１１および図１２に基づいて説明する。
　図１１は、外部メモリ判定部２３０でバインディングデータ１２４に記述されているメモリモジュールについて外部メモリモジュール判定を実行した結果、外部メモリモジュール候補と判定されたメモリモジュールの一覧を示す。
　図１１の例の場合、ｍｅｍ１、ｍｅｍ４、ｍｅｍ５、ｍｅｍ６が外部メモリモジュール候補である。
　従って、外部メモリ選択部２４０は、ｍｅｍ１、ｍｅｍ４、ｍｅｍ５、ｍｅｍ６の中から、どのメモリモジュールを外部メモリモジュールとするかを探索する。
　一般的に、ＬＳＩ内部のメモリを外部メモリにすることによって、ＬＳＩからメモリを省くことができるため、ＬＳＩの回路規模は小さくなる。
　しかし、外部メモリからデータを取得するために必要なサイクル時間は、ＬＳＩ内部のメモリからデータを取得する場合と比べると長くなる。
　即ち、ＬＳＩ内部メモリの外部メモリ化には、回路規模と処理レイテンシのトレードオフが伴う。
　従って、図１１に示す外部メモリモジュール候補と判定されたメモリを、全て外部メモリとして実現することが最適解であるとは限らない。
　そのため、図１１に示す外部メモリモジュール候補と判定されたメモリモジュールのうち、どのメモリモジュールを外部メモリとして実現するべきか探索する必要がある。
　本実施の形態では、外部メモリ選択部２４０は、複数の外部メモリモジュール候補の全ての組合せを生成する。
　そして、外部メモリモジュール候補の組合せごとに、組合せに含まれる外部メモリモジュール候補が外部メモリとして実装される場合の回路規模及びレイテンシを、バインディングデータ１２４に基づき算出する。
　更に、外部メモリ選択部２４０は、算出した回路規模及びレイテンシに基づき、外部メモリモジュール候補の複数の組合せの中から、いずれかの組合せを選択し、選択した組合せに含まれる外部メモリモジュール候補を、外部メモリモジュールとして選択する。
　より具体的には、外部メモリ選択部２４０は、外部メモリモジュール候補の複数の組合せの中から、算出された回路規模が回路規模の制約条件に合致し、算出されたレイテンシがレイテンシの制約条件に合致する組合せを選択する。
　算出された回路規模が回路規模の制約条件に合致し、算出されたレイテンシがレイテンシの制約条件に合致する組合せが複数存在する場合は、外部メモリ選択部２４０は、算出された回路規模が最小である組合せを選択する。
　もしくは、外部メモリ選択部２４０は、算出されたレイテンシが最小である組合せを選択するようにしてもよい。
　図１２は、外部メモリ選択部２４０が算出した、外部メモリモジュール候補の組合せごとの回路規模とレイテンシを示す。
　図１２のＬＳＩ全体の回路規模とは、複数のメモリモジュールの中から、任意のメモリモジュールを外部メモリとして実現した場合の設計対象回路の回路規模と周辺回路の回路規模とを合わせた回路規模である。
　また、図１２のＬＳＩ全体の処理レイテンシとは、複数のメモリモジュールの中から、任意のメモリモジュールを外部メモリとして実現した場合の設計対象回路で発生する処理レイテンシである。
　ＬＳＩ全体の回路規模は、具体的には、以下で計算される。
　ＬＳＩ全体の回路規模
　＝　全メモリモジュールを内部メモリとした場合の設計対象回路の回路規模
　－　外部メモリ化するメモリモジュールの回路規模
　＋　外部メモリとの通信インターフェイスの回路規模
　つまり、外部メモリ選択部２４０は、これら３つの回路規模を算出し、３つの回路規模を用いた上記の計算を行う。
　１つ目の「全メモリモジュールを内部メモリとした場合の設計対象回路の回路規模」は、バインディングデータ１２４に記述される全てのメモリモジュールが設計対象回路内の内部メモリとして実装される場合の設計対象回路の回路規模である。
　２つ目の「外部メモリ化するメモリモジュールの回路規模」は、組合せに含まれる外部メモリモジュール候補が外部メモリとして実装される場合の外部メモリの回路規模である。
　３つ目の「外部メモリとの通信インターフェイスの回路規模」は、組合せに含まれる外部メモリモジュール候補が外部メモリとして実装される場合に設計対象回路が外部メモリと通信するために用いる通信インターフェイスの回路規模である。
　ＬＳＩ全体の処理レイテンシは、具体的には、以下で計算される。
　ＬＳＩ全体の処理レイテンシ
　＝　全メモリモジュールを内部メモリとした場合の設計対象回路の処理レイテンシ
　＋　外部メモリからデータを取得する際の処理レイテンシ
　つまり、外部メモリ選択部２４０は、これら２つの処理レイテンシを算出し、２つの処理レイテンシを用いた上記の計算を行う。
　１つ目の「全メモリモジュールを内部メモリとした場合の設計対象回路の処理レイテンシ」は、バインディングデータに記述される全てのメモリモジュールが設計対象回路内の内部メモリとして実装される場合に発生するレイテンシであり、第１のレイテンシに相当する。
　また、２つ目の「外部メモリからデータを取得する際の処理レイテンシ」は、組合せに含まれる外部メモリモジュール候補が外部メモリとして実装される場合に設計対象回路が外部メモリからデータを取得するために要するレイテンシであり、第２のレイテンシに相当する。
　なお、外部メモリ選択部２４０は、外部メモリからデータを取得するために必要なサイクル時間を、外部メモリ構成情報Ｍｉｎｆｏを元に計算する。
　図４の例の場合、外部メモリはＤＤＲ＿ＳＤＲＡＭであるため、これに従って外部メモリからデータを取得するために必要なサイクル時間を計算する。
　外部メモリ選択部２４０は、制約情報２７１中のレイテンシ制約Ｌｍａｘ、回路規模制約Ｓｍａｘ、最適化方針情報Ｐを元に、図１２の結果の中から、条件を満たす組合せを選択する。
　図４の例の場合、最適化方針情報Ｐは回路規模優先となっているため、レイテンシ制約Ｌｍａｘ、回路規模制約Ｓｍａｘを満たし、且つ、回路規模が最小となるメモリアーキテクチャ（外部メモリモジュールの組合せ）を選択する。
　そして、外部メモリ選択部２４０は、選択結果が記述される外部メモリ選択結果２７３を生成する。
　図３に戻り、Ｓ１５０から説明を続ける。
　Ｓ１５０において、回路設計支援装置２００のＣＤＦＧデータ取得部２８０は、高位合成装置１１０のＣＤＦＧ生成部１１１によって生成されたＣＤＦＧデータ１２２を高位合成装置１１０から取得（受信）する。
　Ｓ１５０の後、処理はＳ１６０に進む。
　Ｓ１６０において、回路設計支援装置２００の外部メモリインターフェイス生成部２５０は、外部メモリ選択結果２７３に基づいて外部メモリインターフェイスを自動生成する。
　外部メモリインターフェイス生成部２５０は、ＣＤＦＧデータ１２２中の外部メモリモジュールとして選択されたメモリモジュールの記述を、自動生成された外部インターフェイスの記述に変換して、変換後のＣＤＦＧデータ２７４を生成する。
　例えば、外部メモリインターフェイス生成部２５０は、特許文献１に開示されているインターフェイス生成装置などを用いて、変換後のＣＤＦＧデータ２７４を生成する。
　Ｓ１６０の後、処理はＳ１７０に進む。
　Ｓ１７０において、支援データ提供部２６０は、変換後のＣＤＦＧデータ２７４を高位合成装置１１０に提供（送信）する。
　そして、高位合成装置１１０のスケジューリング部１１２、バインディング部１１３およびＲＴＬ記述生成部１１４は、提供された変換後のＣＤＦＧデータ２７４に基づいて、スケジューリングデータ１２３、バインディングデータ１２４およびＲＴＬ記述ファイル１２５を生成する。
＊＊＊実施の形態の効果の説明＊＊＊
　以上のように、本実施の形態によれば、回路設計支援装置が、動作記述中の記憶素子（メモリ）の機能モジュールであるメモリモジュールの中から、外部メモリとして実装すべきメモリモジュールを抽出し、また、メモリモジュールを外部メモリとして実装する際に必要な回路を高位合成で自動生成できるという効果がある。
＊＊＊まとめ＊＊＊
　以上、本実施の形態では、
　動作記述を入力として高位合成（動作合成）処理を行いＲＴＬ記述を出力する回路設計支援装置であって、
　前記高位合成された結果であるバインディング結果から、各メモリモジュールのライトデータの保持サイクル時間と、各メモリモジュールを必要とする各機能を動作開始させるために必要なデータが揃うまでのサイクル時間を算出し、各メモリモジュールを外部メモリ化すべきかを判定する外部メモリ判定部と、
　外部メモリモジュール候補となったメモリモジュールの中から、制約条件を満たすメモリアーキテクチャを探索する外部メモリ選択部と、
　外部メモリ選択部の選択結果から、外部メモリとの通信インターフェイスを自動生成する外部メモリインターフェイス生成部を備える回路設計支援装置を説明した。
　また、本実施の形態では、
　動作記述を入力として高位合成（動作合成）処理を行いＲＴＬ記述を出力する回路設計支援方法であって、
　前記高位合成された結果であるバインディング結果から、各メモリモジュールのライトデータの保持サイクル時間と、各メモリモジュールを必要とする各機能を動作開始させるために必要なデータが揃うまでのサイクル時間を算出し、各メモリモジュールを外部メモリ化すべきかを判定する外部メモリ判定工程と、
　外部メモリモジュール候補となったメモリモジュールの中から、制約条件を満たすメモリアーキテクチャを探索する外部メモリ選択工程と、
　外部メモリ選択工程の選択結果から、外部メモリとの通信インターフェイスを自動生成する外部メモリインターフェイス生成工程を含む回路設計支援方法を説明した。
＊＊＊ハードウェア構成の説明＊＊＊
　最後に、回路設計支援装置２００のハードウェア構成例を図１３を参照して説明する。
　回路設計支援装置２００はコンピュータである。
　回路設計支援装置２００は、プロセッサ９０１、補助記憶装置９０２、メモリ９０３、通信装置９０４、入力インターフェイス９０５、ディスプレイインターフェイス９０６といったハードウェアを備える。
　プロセッサ９０１は、信号線９１０を介して他のハードウェアと接続され、これら他のハードウェアを制御する。
　入力インターフェイス９０５は、入力装置９０７に接続されている。
　ディスプレイインターフェイス９０６は、ディスプレイ９０８に接続されている。
　プロセッサ９０１は、プロセッシングを行うＩＣ（Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）である。
　プロセッサ９０１は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）、ＤＳＰ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｏｒ）、ＧＰＵ（Ｇｒａｐｈｉｃｓ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）である。
　補助記憶装置９０２は、例えば、ＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）、フラッシュメモリ、ＨＤＤ（Ｈａｒｄ　Ｄｉｓｋ　Ｄｒｉｖｅ）である。
　メモリ９０３は、例えば、ＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）である。
　通信装置９０４は、データを受信するレシーバー９０４１及びデータを送信するトランスミッター９０４２を含む。
　通信装置９０４は、例えば、通信チップ又はＮＩＣ（Ｎｅｔｗｏｒｋ　Ｉｎｔｅｒｆａｃｅ　Ｃａｒｄ）である。
　入力インターフェイス９０５は、入力装置９０７のケーブル９１１が接続されるポートである。
　入力インターフェイス９０５は、例えば、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ　Ｓｅｒｉａｌ　Ｂｕｓ）端子である。
　ディスプレイインターフェイス９０６は、ディスプレイ９０８のケーブル９１２が接続されるポートである。
　ディスプレイインターフェイス９０６は、例えば、ＵＳＢ端子又はＨＤＭＩ（登録商標）（Ｈｉｇｈ　Ｄｅｆｉｎｉｔｉｏｎ　Ｍｕｌｔｉｍｅｄｉａ　Ｉｎｔｅｒｆａｃｅ）端子である。
　入力装置９０７は、例えば、マウス、キーボード又はタッチパネルである。
　ディスプレイ９０８は、例えば、ＬＣＤ（Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ　Ｄｉｓｐｌａｙ）である。
　補助記憶装置９０２には、図２に示す制約情報入力受付部２１０、バインディングデータ取得部２２０、外部メモリ判定部２３０、外部メモリ選択部２４０、外部メモリインターフェイス生成部２５０、支援データ提供部２６０、ＣＤＦＧデータ取得部２８０（以下、これらをまとめて「部」と表記する）の機能を実現するプログラムが記憶されている。
　このプログラムは、メモリ９０３にロードされ、プロセッサ９０１に読み込まれ、プロセッサ９０１によって実行される。
　更に、補助記憶装置９０２には、ＯＳ（Ｏｐｅｒａｔｉｎｇ　Ｓｙｓｔｅｍ）も記憶されている。
　そして、ＯＳの少なくとも一部がメモリ９０３にロードされ、プロセッサ９０１はＯＳを実行しながら、「部」の機能を実現するプログラムを実行する。
　図１３では、１つのプロセッサ９０１が図示されているが、回路設計支援装置２００が複数のプロセッサ９０１を備えていてもよい。
　そして、複数のプロセッサ９０１が「部」の機能を実現するプログラムを連携して実行してもよい。
　また、「部」の処理の結果を示す情報やデータや信号値や変数値が、メモリ９０３、補助記憶装置９０２、又は、プロセッサ９０１内のレジスタ又はキャッシュメモリに記憶される。
　「部」を「サーキットリー」で提供してもよい。
　また、「部」を「回路」又は「工程」又は「手順」又は「処理」に読み替えてもよい。
　「回路」及び「サーキットリー」は、プロセッサ９０１だけでなく、ロジックＩＣ又はＧＡ（Ｇａｔｅ　Ａｒｒａｙ）又はＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ　Ｓｐｅｃｉｆｉｃ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）又はＦＰＧＡ（Ｆｉｅｌｄ－Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）といった他の種類の処理回路をも包含する概念である。
　１００　高位合成システム、１１０　高位合成装置、１１１　ＣＤＦＧ生成部、１１２　スケジューリング部、１１３　バインディング部、１１４　ＲＴＬ記述生成部、１２０　高位合成装置記憶部、１２１　動作記述ファイル、１２２　ＣＤＦＧデータ、１２３　スケジューリングデータ、１２４　バインディングデータ、１２５　ＲＴＬ記述ファイル、２００　回路設計支援装置、２１０　制約情報入力受付部、２２０　バインディングデータ取得部、２３０　外部メモリ判定部、２４０　外部メモリ選択部、２５０　外部メモリインターフェイス生成部、２６０　支援データ提供部、２７０　支援装置記憶部、２７１　制約情報、２７２　外部メモリ判定結果、２７３　外部メモリ選択結果、２７４　変換後のＣＤＦＧデータ、２８０　ＣＤＦＧデータ取得部、２０００　メモリモジュール選択部。

Claims (13)

  1. 　設計対象回路の機能モジュールとして複数のメモリモジュールが記述されるバインディングデータを取得するバインディングデータ取得部と、
    　前記設計対象回路に関する制約条件に基づいて、前記バインディングデータに記述される前記複数のメモリモジュールの中から、前記設計対象回路外の外部メモリとして実装すべき外部メモリモジュールを選択するメモリモジュール選択部とを有する回路設計支援装置。
  2. 　前記メモリモジュール選択部は、
    　回路規模の制約条件及びレイテンシの制約条件の少なくともいずれかに基づいて、前記複数のメモリモジュールの中から、前記外部メモリモジュールを選択する請求項１に記載の回路設計支援装置。
  3. 　前記バインディングデータ取得部は、
    　メモリモジュールごとに、メモリモジュールへのライトアクセスのタイミングとリードアクセスのタイミングが記述されるバインディングデータを取得し、
    　前記メモリモジュール選択部は
    　メモリモジュールごとに、前記バインディングデータに記述されるライトアクセスのタイミングとリードアクセスのタイミングとを解析して、前記複数のメモリモジュールの中から、前記外部メモリモジュールの候補である外部メモリモジュール候補を抽出し、
    　抽出した外部メモリモジュール候補の中から、前記制約条件に基づいて、前記外部メモリモジュールを選択する請求項１に記載の回路設計支援装置。
  4. 　前記バインディングデータ取得部は、
    　前記設計対象回路の機能モジュールとして、前記複数のメモリモジュールが記述されるとともに、演算を行う複数の演算ブロックが記述されるバインディングデータを取得し、
    　前記メモリモジュール選択部は、
    　複数の外部メモリモジュール候補を抽出した場合に、
    　外部メモリモジュール候補の組合せを複数生成し、
    　外部メモリモジュール候補の組合せごとに、組合せに含まれる外部メモリモジュール候補が前記外部メモリとして実装される場合の回路規模及びレイテンシを、前記バインディングデータに基づき算出し、
    　算出した回路規模及びレイテンシに基づき、外部メモリモジュール候補の複数の組合せの中から、いずれかの組合せを選択し、
    　選択した組合せに含まれる外部メモリモジュール候補を、前記外部メモリモジュールとして選択する請求項３に記載の回路設計支援装置。
  5. 　前記メモリモジュール選択部は、
    　外部メモリモジュール候補の複数の組合せの中から、算出された回路規模が回路規模の制約条件に合致し、算出されたレイテンシがレイテンシの制約条件に合致する組合せを選択する請求項４に記載の回路設計支援装置。
  6. 　前記メモリモジュール選択部は、
    　算出された回路規模が回路規模の制約条件に合致し、算出されたレイテンシがレイテンシの制約条件に合致する組合せの中から、算出された回路規模が最小である組合せを選択する請求項５に記載の回路設計支援装置。
  7. 　前記メモリモジュール選択部は、
    　算出された回路規模が回路規模の制約条件に合致し、算出されたレイテンシがレイテンシの制約条件に合致する組合せの中から、算出されたレイテンシが最小である組合せを選択する請求項５に記載の回路設計支援装置。
  8. 　前記メモリモジュール選択部は、
    　外部メモリモジュール候補の組合せごとに、
    　前記バインディングデータに記述される全てのメモリモジュールが前記設計対象回路内の内部メモリとして実装される場合の前記設計対象回路の回路規模と、組合せに含まれる外部メモリモジュール候補が前記外部メモリとして実装される場合の前記外部メモリの回路規模と、組合せに含まれる外部メモリモジュール候補が前記外部メモリとして実装される場合に前記設計対象回路が前記外部メモリと通信するために用いる通信インターフェイスの回路規模とを算出し、
    　前記設計対象回路の回路規模から前記外部メモリの回路規模を減算し、減算値に前記通信インターフェイスの回路規模を加算して得られる回路規模が回路規模の制約条件に合致するか否かを判断し、
    　前記バインディングデータに記述される全てのメモリモジュールが前記設計対象回路内の内部メモリとして実装される場合に発生する第１のレイテンシと、組合せに含まれる外部メモリモジュール候補が前記外部メモリとして実装される場合に前記設計対象回路が前記外部メモリからデータを取得するために要する第２のレイテンシとを算出し、
    　前記第１のレイテンシに前記第２のレイテンシを加算して得られるレイテンシが、レイテンシの制約条件に合致するか否かを判断する請求項５に記載の回路設計支援装置。
  9. 　前記メモリモジュール選択部は、
    　メモリモジュールごとに、前記バインディングデータに記述されるライトアクセスのタイミングとリードアクセスのタイミングとを解析して、メモリモジュールへのライトアクセスが終了してから、当該ライトアクセスでメモリモジュールに書き込まれたデータへの最後のリードアクセスが開始するまでの時間であるライトデータ保持時間を算出し、
    　算出したライトデータ保持時間が閾値以上であるメモリモジュールを前記外部メモリモジュール候補として抽出する請求項３に記載の回路設計支援装置。
  10. 　前記バインディングデータ取得部は、
    　前記設計対象回路の機能モジュールとして、前記複数のメモリモジュールが記述されるとともに、演算を行う複数の演算ブロックが記述され、更に、メモリモジュールごとに、メモリモジュールへのライトアクセスのタイミング及びライトアクセスを行うライトアクセス演算ブロックと、メモリモジュールへのリードアクセスのタイミング及びリードアクセスを行うリードアクセス演算ブロックとが記述されるバインディングデータを取得し、
    　前記メモリモジュール選択部は、
    　メモリモジュールごとに、前記バインディングデータに記述されるライトアクセスのタイミング及びライトアクセス演算ブロックとリードアクセスのタイミング及びリードアクセス演算ブロックとを解析して、リードアクセス演算ブロックが演算に用いる被演算データのライトアクセスを行うライトアクセス演算ブロックが動作を開始してから前記リードアクセス演算ブロックが前記被演算データのリードアクセスを開始できるまでの時間であるリードアクセス待ち時間を算出し、
    　算出したリードアクセス待ち時間が閾値以上であるメモリモジュールを前記外部メモリモジュール候補として抽出する請求項３に記載の回路設計支援装置。
  11. 　前記回路設計支援装置は、更に、
    　　前記バインディングデータに記述される前記複数のメモリモジュールが記述されるＣＤＦＧ（Ｃｏｎｔｒｏｌ　Ｄａｔａ　Ｆｌｏｗ　Ｇｒａｐｈ）データを取得するＣＤＦＧデータ取得部と、
    　前記ＣＤＦＧデータ内の前記外部メモリモジュールに対応するメモリモジュールの記述を、前記設計対象回路が前記外部メモリと通信するために用いる通信インターフェイスのモジュールの記述に置換する外部メモリインターフェイス生成部とを有する請求項１に記載の回路設計支援装置。
  12. 　コンピュータが、設計対象回路の機能モジュールとして複数のメモリモジュールが記述されるバインディングデータを取得し、
    　前記コンピュータが、前記設計対象回路に関する制約条件に基づいて、前記バインディングデータに記述される前記複数のメモリモジュールの中から、前記設計対象回路外の外部メモリとして実装すべき外部メモリモジュールを選択する回路設計支援方法。
  13. 　設計対象回路の機能モジュールとして複数のメモリモジュールが記述されるバインディングデータを取得するバインディングデータ取得処理と、
    　前記設計対象回路に関する制約条件に基づいて、前記バインディングデータに記述される前記複数のメモリモジュールの中から、前記設計対象回路外の外部メモリとして実装すべき外部メモリモジュールを選択するメモリモジュール選択処理とをコンピュータに実行させる回路設計支援プログラム。
PCT/JP2015/060955 2015-04-08 2015-04-08 回路設計支援装置及び回路設計支援方法及び回路設計支援プログラム WO2016162970A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US15/556,180 US10311188B2 (en) 2015-04-08 2015-04-08 Circuit design support apparatus, circuit design support method, and computer readable medium
JP2017511392A JP6342065B2 (ja) 2015-04-08 2015-04-08 回路設計支援装置及び回路設計支援方法及び回路設計支援プログラム
PCT/JP2015/060955 WO2016162970A1 (ja) 2015-04-08 2015-04-08 回路設計支援装置及び回路設計支援方法及び回路設計支援プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/060955 WO2016162970A1 (ja) 2015-04-08 2015-04-08 回路設計支援装置及び回路設計支援方法及び回路設計支援プログラム

Publications (1)

Publication Number Publication Date
WO2016162970A1 true WO2016162970A1 (ja) 2016-10-13

Family

ID=57072604

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/060955 WO2016162970A1 (ja) 2015-04-08 2015-04-08 回路設計支援装置及び回路設計支援方法及び回路設計支援プログラム

Country Status (3)

Country Link
US (1) US10311188B2 (ja)
JP (1) JP6342065B2 (ja)
WO (1) WO2016162970A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10192014B2 (en) * 2015-08-27 2019-01-29 Mitsubishi Electric Corporation Circuit design support apparatus and computer readable medium

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11184895A (ja) * 1997-12-19 1999-07-09 Nec Corp 回路設計方法および装置、情報記憶媒体
JP2011134308A (ja) * 2009-11-25 2011-07-07 Ricoh Co Ltd 高位合成装置、高位合成方法および高位合成プログラム

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6862563B1 (en) * 1998-10-14 2005-03-01 Arc International Method and apparatus for managing the configuration and functionality of a semiconductor design
DE69926084T2 (de) * 1998-12-15 2006-05-04 Matsushita Electric Industrial Co., Ltd., Kadoma Taktphasenregelsystem, integrierte schaltung und entwurfsverfahren dafür
JP2002230065A (ja) * 2001-02-02 2002-08-16 Toshiba Corp システムｌｓｉ開発装置およびシステムｌｓｉ開発方法
JP4007483B2 (ja) * 2001-07-16 2007-11-14 シャープ株式会社 高位合成装置および高位合成方法
JP2007034584A (ja) * 2005-07-26 2007-02-08 Toshiba Corp 高位合成装置、自動高位合成方法、高位合成プログラム及びゲートネットリスト自動検証方法
US8291396B1 (en) * 2006-01-17 2012-10-16 Altera Corporation Scheduling optimization of aliased pointers for implementation on programmable chips
JP4853312B2 (ja) * 2007-01-30 2012-01-11 日本電気株式会社 テストベンチ生成機能を有する動作合成装置と方法及びプログラム
JP2008204341A (ja) 2007-02-22 2008-09-04 Nec Corp インタフェース合成装置
US7904850B2 (en) * 2007-11-30 2011-03-08 Cebatech System and method for converting software to a register transfer (RTL) design
JP2011022863A (ja) 2009-07-16 2011-02-03 Renesas Electronics Corp 動作合成装置及び動作合成方法
US8621414B2 (en) * 2010-04-21 2013-12-31 National Cheng Kung University Method and algorithm analyzer for determining a design framework
JP5751669B2 (ja) * 2011-07-08 2015-07-22 ルネサスエレクトロニクス株式会社 言語変換処理方法及び言語変換処理プログラム
KR20130019082A (ko) * 2011-08-16 2013-02-26 삼성전자주식회사 비휘발성 메모리 장치의 설계 방법
US9852250B2 (en) * 2015-02-20 2017-12-26 Esilicon Corporation Memory optimization in VLSI design using generic memory models
US9477807B1 (en) * 2015-06-11 2016-10-25 International Business Machines Corporation Automating system on a chip customized design integration, specification, and verification through a single, integrated service

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11184895A (ja) * 1997-12-19 1999-07-09 Nec Corp 回路設計方法および装置、情報記憶媒体
JP2011134308A (ja) * 2009-11-25 2011-07-07 Ricoh Co Ltd 高位合成装置、高位合成方法および高位合成プログラム

Also Published As

Publication number Publication date
US20180039722A1 (en) 2018-02-08
JP6342065B2 (ja) 2018-06-13
JPWO2016162970A1 (ja) 2017-07-13
US10311188B2 (en) 2019-06-04

Similar Documents

Publication Publication Date Title
Da Silva et al. Performance Modeling for FPGAs: Extending the Roofline Model with High‐Level Synthesis Tools
US10817353B1 (en) Adaptable dynamic region for hardware acceleration
US8850371B2 (en) Enhanced clock gating in retimed modules
US10216217B1 (en) Adaptive compilation and execution for hardware acceleration
US10387600B2 (en) Dynamic power reduction in circuit designs and circuits
US10579303B1 (en) Memory controller having command queue with entries merging
US20210350216A1 (en) Architecture estimation device, architecture estimation method, and computer readable medium
JP6342065B2 (ja) 回路設計支援装置及び回路設計支援方法及び回路設計支援プログラム
US10963613B1 (en) Partial reconfiguration of integrated circuits using shell representation of platform design with extended routing region
US10671779B1 (en) Function calls in high level synthesis
US20190034562A1 (en) High-level synthesis device, high-level synthesis method, and computer readable medium
JP6567215B2 (ja) アーキテクチャ選定装置、アーキテクチャ選定方法およびアーキテクチャ選定プログラム
US8522175B2 (en) Semiconductor circuit design supporting apparatus and method, and non-transitory computer-readable medium
KR102350941B1 (ko) 집적 회로 설계 방법 및 이를 수행하는 집적 회로 설계 시스템
US10599803B2 (en) High level synthesis apparatus, high level synthesis method, and computer readable medium
WO2017135219A1 (ja) 設計支援装置、設計支援方法、および設計支援プログラムを格納した記録媒体
US20200410149A1 (en) High-level synthesis apparatus, high-level synthesis method, and computer readable medium
JP6091140B2 (ja) 情報処理装置及び情報処理方法及びプログラム
US10684862B2 (en) Processor synthesis device, processor synthesis method, and computer readable medium
JP6305644B2 (ja) アーキテクチャ生成装置およびアーキテクチャ生成プログラム
CN106650033B (zh) 一种输入输出端口的工艺映射方法
JP6545406B2 (ja) 高位合成装置、高位合成方法および高位合成プログラム
US20160004797A1 (en) Circuit designing support apparatus and program
JP2011090518A (ja) 高位合成装置、高位合成方法、及び高位合成プログラム
JP6257421B2 (ja) 回路設計支援装置および回路設計支援プログラム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15888463

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017511392

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15556180

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15888463

Country of ref document: EP

Kind code of ref document: A1