JP5751669B2 - 言語変換処理方法及び言語変換処理プログラム - Google Patents
言語変換処理方法及び言語変換処理プログラム Download PDFInfo
- Publication number
- JP5751669B2 JP5751669B2 JP2011151529A JP2011151529A JP5751669B2 JP 5751669 B2 JP5751669 B2 JP 5751669B2 JP 2011151529 A JP2011151529 A JP 2011151529A JP 2011151529 A JP2011151529 A JP 2011151529A JP 5751669 B2 JP5751669 B2 JP 5751669B2
- Authority
- JP
- Japan
- Prior art keywords
- description
- data
- language
- algorithm
- parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Devices For Executing Special Programs (AREA)
- Debugging And Monitoring (AREA)
Description
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
本発明の代表的な実施の形態に係る言語変換処理方法は、所定の記述制約の下でプログラム記述言語を用いてハードウェアのアルゴリズムを記述したアルゴリズム記述のデータ(10)をコンピュータ装置(1)が入力する第1処理と、前記アルゴリズム記述のデータに含まれるハードウェア要素としてのパラメータを指示するハードウェア要素指示データ(20)を前記コンピュータ装置が入力する第2処理と、前記コンピュータ装置が前記アルゴリズム記述のデータをシステムレベル記述によるハードウェアモデルのデータに変換する第3処理(S3)とを含む。前記第3処理において、前記コンピュータ装置は前記ハードウェア要素指示データで指示されたパラメータに関する前記アルゴリズム記述上でのデータ依存関係を前記ハードウェアモデル上において維持する、データ依存関係維持記述(42)を生成する(図1、図6、図7参照、が必要?)。
項1の言語変換処理方法において、前記記述制約は、システムレベル記述言語によるプロセスがクロック同期プロセスであるとき、プログラム記述の関数による操作は一定のクロックサイクル内で完了される、という制約を含む。
項1又は2の言語変換処理方法において、前記データ依存関係維持記述は、パラメータに対する代入と参照の順序を維持し、且つ、代入された値をその代入操作から前記一定のクロックサイクル内で参照することを保証する記述である(図8、図9参照)。
項1乃至3の何れかの言語変換処理方法において、前記データ依存関係維持記述は、アルゴリズム記述のデータにおいて代入されてから参照されるパラメータについて中間パラメータ(_out1)を定義し、前記パラメータに代入される値を前記中間パラメータに代入してから当該中間パラメータの値を当該パラメータに書き込む記述と、その値の参照先を前記中間パラメータとする記述とを含む。
項1乃至4の何れかの言語変換処理方法において、前記第3処理は、前記アルゴリズム記述上における記述行の順番によって参照が先か代入が先かを示すデータ依存関係テーブル(41)を生成し、当該テーブルを用いて前記データ依存関係維持記述を生成する。
項1乃至5の何れかの言語変換処理方法において、ハードウェア要素指示データは、入力ポートになるパラメータ(in1)を指示する情報と、出力ポートになるパラメータ(out1)を指示する情報と、信号(レジスタ)になるパラメータ(sig1,sig2)を指示する情報とを含む。
項1乃至6の何れかの言語変換処理方法において、前記ハードウェア要素指示データは更に並行処理を行うプロセス(th_1,th_2)を指示する。
項1乃至7の何れかの言語変換処理方法において、前記アルゴリズム記述のデータは、前記プログラム記述言語ではサポートしない記述を//タイプのコメントとして有し、前記第3処理は前記//タイプの記述をシステムレベル記述に反映する。
項1乃至8の何れかの言語変換処理方法において、前記第3処理は、前記アルゴリズム記述のデータに含まれる”{ } { }”の記述をクロック境界の記述に変換する。
項1乃至9の何れかの言語変換処理方法において、前記第3処理は、変換したハードウェアモデルの機能及び動作タイミングを検証するためのテストベンチを前記コンピュータ装置が生成するテストベンチ生成処理(S124)を含む。
項1乃至10の何れかの言語変換処理方法において、前記プログラム記述言語は並行処理及び時間の概念を持たないC言語であり、前記システムレベル記述言語は並行処理及び時間の概念を持つSystemC言語などである。
本発明の別の実施の形態に係る言語変換処理方法は、所定の記述制約の下でプログラム記述言語を用いてハードウェアのアルゴリズムを記述したアルゴリズム記述のデータ(10)をコンピュータ装置(1)が入力する第1処理と、前記コンピュータ装置が前記アルゴリズム記述のデータに含まれるハードウェア要素としてのパラメータをパラメータの命名規則(inで始まる変数は入力ポート、outで始まる変数は出力ポート、sigで始まる変数は信号、thで始まる関数は並行処理プロセス)に従って判別して、前記コンピュータ装置が前記アルゴリズム記述のデータをシステムレベル記述によるハードウェアモデルのデータに変換する第2処理とを含む。前記第2処理において、前記コンピュータ装置は、判別したパラメータに関するアルゴリズム記述上でのデータ依存関係を前記ハードウェアモデル上において維持する、データ依存関係維持記述(42)を生成する。
項12の言語変換処理方法において、前記所定の記述制約は、システムレベル記述言語によるプロセスがクロック同期プロセスであるとき、プログラム記述の関数による操作は一定のクロックサイクル内で完了される、という制約を含む。
項12の言語変換処理方法において、前記データ依存関係維持記述は、パラメータに対する代入と参照の順序を維持し、且つ、代入された値をその代入操作から前記一定のクロックサイクル内で参照することを保証する記述である。
項12乃至14の何れかの言語変換処理方法において、前記データ依存関係維持記述は、アルゴリズム記述のデータにおいて代入されてから参照されるパラメータについて中間パラメータ(_out1)を定義し、前記パラメータに代入される値を前記中間パラメータに代入してから当該中間パラメータの値を当該パラメータに書き込む記述と、その値の参照先を前記中間パラメータとする記述とを含む。
項12乃至15の何れかの言語変換処理方法において、前記第2処理は、前記アルゴリズム記述上における記述行の順番によって参照が先か代入が先かを示すデータ依存関係テーブル(41)を生成し、当該テーブルを用いて前記データ依存関係維持記述を生成する。
項12乃至16の何れかの言語変換処理方法において、前記ハードウェア要素としての前記命名規則に従ったパラメータは、入力ポートになる第1のパラメータ(in1)、出力ポートになる第2のパラメータ(our1)、及び信号(レジスタ)になる第3のパラメータ(sig1,sig2)を含む。
項12乃至17の何れかの言語変換処理方法において、前記第2処理は更に前記アルゴリズム記述データに含まれる並行処理を行うプロセス(th_1,th_2)をプロセスの命名規則によって判別する処理を含む。
項12乃至18の何れかの言語変換処理方法において、前記アルゴリズム記述データは、前記プログラム記述言語ではサポートしない記述を//タイプのコメントとして有し、前記第2処理は前記//タイプの記述をシステムレベル記述に反映する。
項12乃至19の何れかの言語変換処理方法において、前記第2処理は、前記アルゴリズム記述に含まれる”{ } { }”の記述をクロック境界の記述に変換する。
項12乃至20の何れかの言語変換処理方法において、前記第2処理は変換したハードウェアモデルの機能及び動作タイミングを検証するためのテストベンチを前記コンピュータ装置が生成するテストベンチ生成処理(S124)を更に含む。
請求項12乃至21の何れかの言語変換処理方法において、前記プログラム記述言語は並行処理及び時間の概念を持たないC言語であり、前記システムレベル記述言語は並行処理及び時間の概念を持つSystemC言語などである。
本発明の更に別の実施の形態に係る言語変換処理プログラム(PGM)は、コンピュータ装置(1)が実行することにより、所定の記述制約の下でプログラム記述言語を用いてハードウェアのアルゴリズムを記述したアルゴリズム記述のデータ(10)を入力する第1処理と、前記アルゴリズム記述のデータに含まれるハードウェア要素としてのパラメータを指示するハードウェア要素指示データを入力する第2処理と、前記第2処理で入力したハードウェア要素指示データで指示されたパラメータに関する前記アルゴリズム記述上でのデータ依存関係を特定するためのデータ依存関係維持記述を生成する第3処理(S32,S33)と、前記アルゴリズム記述のデータをシステムレベル記述によるハードウェアモデルのデータに変換すると共に、前記データ依存関係維持記述で特定されたデータ依存関係を前記ハードウェアモデルに反映する第4処理(S34)と、を制御する。
本発明の更に別の実施の形態に係る言語変換処理プログラム(PGM)は、コンピュータ装置(1)が実行することにより、所定の記述制約の下でプログラム記述言語を用いてハードウェアのアルゴリズムを記述したアルゴリズム記述のデータ(10)を入力する第1処理と、前記アルゴリズム記述に含まれるハードウェア要素としてのパラメータをパラメータの命名規則(inで始まる変数は入力ポート、outで始まる変数は出力ポート、sigで始まる変数は信号、thで始まる関数は並行処理プロセス)に従って判別する第2処理(S31)と、前記第2処理で判別されたパラメータに関する前記アルゴリズム記述上でのデータ依存関係を特定するためのデータ依存関係維持記述を生成する第3処理(S32,S33)と、前記アルゴリズム記述のデータをシステムレベル記述によるハードウェアモデルのデータに変換すると共に、前記データ依存関係維持記述で特定されたデータ依存関係を前記ハードウェアモデルに反映する第4処理(S34)と、を制御する。
実施の形態について更に詳述する。
《Cアルゴリズムからハードウェアモデルへの自動変換》
ソフトウェアプログラミング言語として例えばC言語を用いて所用のハードウェアアルゴリズムを記述したCアルゴリズム記述をシステムレベル記述言語によるハードウェアモデルに変換する処理(言語変換処理)について図1を参照しながら全体的に説明する。ソフトウェアプログラミング言語は並行処理及び時間の概念がない。これに対してシステムレベル記述言語は並行処理及び時間の概念を持つ。
[1].IBM Rational Purify http://www-01.ibm.com/software/awdtools/purify/
[2].CBMC http://www.cprover.org/cbmc/
[3].Edmund Clarke, Daniel Kroening, and Flavio Lerda, "A Tool for Checking ANSI-C Programs," TACAS2004, LNCS Vol.2988, pp.168-176, 2004.
以下、等価性を保証する自動変換の処理について詳述する。
次にデータ依存関係維持変換処理について具体的に説明する。
上記SystemC言語によって記述されるハードウェアモデルにおいて、そのプロセスがメソッドプロセスSC_METHODか、同期スレッドプロセスSC_CTHREADか、等に応じて、上述のデータ依存関係維持変換処理の前後で機能の等価性を保障するために、入力となるCアルゴリズム記述に対して所定の記述制約を設けることが得策となる。
制約2:読み出し・書き込み両方の操作が行われることになる内部信号となる変数が存在していないこと、
制約3:出力ポートとなる変数への読み出し操作が全くないか、読み出し操作を行う場合は、他の並行プロセスとなる関数から当該変数への書き込みが一切ないこと。すなわち出力ポートとなる変数を入出力変数として用いていないこと、
制約4:入力ベクタがサイクル同期していること、
制約5:1クロックで動作を終了する記述となっていること、である。
次にシステムレベル変換処理S34について詳述する。
図16乃至図23に基づいて上述の言語変換処理方法による処理の更なる具体例について説明する。
実施の形態2ではハードウェア要素指示データ20を不要とする言語処理変換方法について説明する。ハードウェア要素指示データ20を不要とする場合には、Cアルゴリズムで用いる変数名、構造体名、関数名への命名規則によって、入出力属性や並行プロセスに関するハードウェア要素の意味付けを行う。例えば以下の命名規則を採用する。
(1)in/out/sigで始まる整数型のグローバル変数は、それぞれ入力ポート・出力ポート・信号とする。
(2)thで始まるグローバル関数は、並行プロセスとする。
上述した自動変換処理S3を制御する言語変換処理プログラムは、特に制限されないが、図7のDVD9dに格納されて提供される。DVD9dはDVDドライブ9装置を介してワークステーション1によって読み取り可能な情報記録媒体である。特に図示はしないが、言語変換処理プログラムは通信ネットワークを介してワークステーションン1がダウンロードしてもよい。言語変換処理プログラムはワークステーション1の機械語に対応したオブジェクトプログラムとして提供される。言語変換処理プログラムによる制御機能については図1乃至図24に基づいて説明した上述の自動変換処理S3を実現すればよい。例えば図6の入出力アクセス解析処理S31、データ依存解析処理S32、データ依存関係維持変換処理S33、及びシステムレベル記述変換処理S34を制御する機能を備えればよく、その詳細な説明を重ねて行うことは省略する。
PGM 言語変換処理プログラム
2 中央処理装置(CPU)
3 ワークメモリ
4 補助記憶装置
9 DVDドライブ
9d DVDディスク
10 Cアルゴリズム記述データ
20 ハードウェア指示データ
30 ハードウェアモデルデータ
S3 自動変換処理
S31 入出力アクセス解析処理
S32 データ依存解析処理
S33 データ依存関係維持変換処理
S34 システムレベル記述変換処理
40 入出力変数解析結果のデータベース
41 データ依存関係テーブル
42 データ依存関係保存済コードのデータベース
Claims (22)
- プログラム記述言語を用いて所定の記述制約の下でハードウェアのアルゴリズムを記述したアルゴリズム記述のデータをコンピュータ装置が入力する第1処理と、
前記アルゴリズム記述のデータに含まれるハードウェア要素としてのパラメータを指示するハードウェア要素指示データを前記コンピュータ装置が入力する第2処理と、
前記コンピュータ装置が前記アルゴリズム記述のデータを、システムレベル記述言語によるハードウェアモデルのデータに変換する第3処理とを含み、
前記第3処理において、前記コンピュータ装置は前記ハードウェア要素指示データで指示されたパラメータに関する前記アルゴリズム記述上でのデータ依存関係を前記ハードウェアモデル上において維持するデータ依存関係維持記述を生成し、
前記記述制約は、システムレベル記述言語によるプロセスがクロック同期プロセスであるとき、プログラム記述の関数による操作は一定のクロックサイクル内で完了される、という制約を含む、言語変換処理方法。 - 前記データ依存関係維持記述は、パラメータに対する代入と参照の順序を維持し、且つ、代入された値をその代入操作から前記一定のクロックサイクル内で参照することを保証する記述である、請求項1記載の言語変換処理方法。
- 前記データ依存関係維持記述は、アルゴリズム記述において代入されてから参照されるパラメータについて中間パラメータを定義し、前記パラメータに代入される値を前記中間パラメータに代入してから当該中間パラメータの値を当該パラメータに書き込む記述と、その値の参照先を前記中間パラメータとする記述とを含む、請求項2記載の言語変換処理方法。
- プログラム記述言語を用いて所定の記述制約の下でハードウェアのアルゴリズムを記述したアルゴリズム記述のデータをコンピュータ装置が入力する第1処理と、
前記アルゴリズム記述のデータに含まれるハードウェア要素としてのパラメータを指示するハードウェア要素指示データを前記コンピュータ装置が入力する第2処理と、
前記コンピュータ装置が前記アルゴリズム記述のデータを、システムレベル記述言語によるハードウェアモデルのデータに変換する第3処理とを含み、
前記第3処理において、前記コンピュータ装置は前記ハードウェア要素指示データで指示されたパラメータに関する前記アルゴリズム記述上でのデータ依存関係を前記ハードウェアモデル上において維持するデータ依存関係維持記述を生成し、
前記第3処理は、前記アルゴリズム記述上における記述行の順番によって参照が先か代入が先かを示すデータ依存関係テーブルを生成し、当該テーブルを用いて前記データ依存関係維持記述を生成する、言語変換処理方法。 - ハードウェア要素指示データは、入力ポートになるパラメータを指示する情報と、出力ポートになるパラメータを指示する情報と、レジスタになるパラメータを指示する情報とを含む、請求項1または4記載の言語変換処理方法。
- 前記ハードウェア要素指示データは更に並行処理を行うプロセスを指示する請求項1または4記載の言語変換処理方法。
- 前記アルゴリズム記述は、前記プログラム記述言語ではサポートしない記述を//タイプのコメントとして有し、
前記第3処理は前記//タイプの記述をシステムレベル記述に反映する、請求項1または4記載の言語変換処理方法。 - 前記第3処理は、前記アルゴリズム記述に含まれる”{ } { }”の記述をクロック境界の記述に変換する、請求項1または4記載の言語変換処理方法。
- 前記第3処理は、変換したハードウェアモデルのデータによる機能及び動作タイミングを検証するためのテストベンチを前記コンピュータ装置が生成するテストベンチ生成処理を更に含む、請求項1または4記載の言語変換処理方法。
- 前記プログラム記述言語は並行処理及び時間の概念を持たないC言語であり、
前記システムレベル記述言語は並行処理及び時間の概念を持つSystemC言語である、請求項1または4記載の言語変換処理方法。 - プログラム記述言語を用いて所定の記述制約の下でハードウェアのアルゴリズムを記述したアルゴリズム記述のデータをコンピュータ装置が入力する第1処理と、
前記コンピュータ装置が前記アルゴリズム記述のデータに含まれるハードウェア要素としてのパラメータをパラメータの命名規則に従って判別して、前記コンピュータ装置が前記アルゴリズム記述のデータをシステムレベル記述言語によるハードウェアモデルのデータに変換する第2処理とを含み、
前記第2処理において、前記コンピュータ装置は、判別したパラメータに関するアルゴリズム記述上でのデータ依存関係を前記ハードウェアモデル上において維持する、データ依存関係維持記述を生成する、言語変換処理方法。 - 前記所定の記述制約は、システムレベル記述言語によるプロセスがクロック同期プロセスであるとき、プログラム記述の関数による操作は一定のクロックサイクル内で完了される、という制約を含む、請求項11記載の言語変換処理方法。
- 前記データ依存関係維持記述は、パラメータに対する代入と参照の順序を維持し、且つ、代入された値をその代入操作から前記一定のクロックサイクル内で参照することを保証する記述である、請求項12記載の言語変換処理方法。
- 前記データ依存関係維持記述は、アルゴリズム記述のデータにおいて代入されてから参照されるパラメータについて中間パラメータを定義し、前記パラメータに代入される値を前記中間パラメータに代入してから当該中間パラメータの値を当該パラメータに書き込む記述と、その値の参照先を前記中間パラメータとする記述とを含む、請求項13記載の言語変換処理方法。
- 前記第2処理は、前記アルゴリズム記述上における記述行の順番によって参照が先か代入が先かを示すデータ依存関係テーブルを生成し、当該テーブルを用いて前記データ依存関係維持記述を生成する、請求項11記載の言語変換処理方法。
- 前記ハードウェア要素としての前記命名規則に従ったパラメータは、入力ポートになる第1のパラメータ、出力ポートになる第2のパラメータ、及びレジスタになる第3のパラメータを含む、請求項11記載の言語変換処理方法。
- 前記第2処理は更に前記アルゴリズム記述データに含まれる並行処理を行うプロセスをプロセスの命名規則によって判別する処理を含む、請求項11記載の言語変換処理方法。
- 前記アルゴリズム記述データは、前記プログラム記述言語ではサポートしない記述を//タイプのコメントとして有し、
前記第2処理は前記//タイプの記述をシステムレベル記述に反映する、請求項11記載の言語変換処理方法。 - 前記第2処理は、前記アルゴリズム記述データに含まれる”{ } { }”の記述をクロック境界の記述に変換する、請求項11記載の言語変換処理方法。
- 前記第2処理は変換したハードウェアモデルデータによる機能及び動作タイミングを検証するためのテストベンチを前記コンピュータ装置が生成するテストベンチ生成処理を更に含む、請求項11記載の言語変換処理方法。
- 前記プログラム記述言語は並行処理及び時間の概念を持たないC言語であり、
前記システムレベル記述言語は並行処理及び時間の概念を持つSystemC言語である、請求項11記載の言語変換処理方法。 - コンピュータ装置が実行することにより、
プログラム記述言語を用いて所定の記述制約の下でハードウェアのアルゴリズムを記述したアルゴリズム記述のデータを入力する第1処理と、
前記アルゴリズム記述に含まれるハードウェア要素としてのパラメータをパラメータの命名規則に従って判別する第2処理と、
前記第2処理で判別されたパラメータに関する前記アルゴリズム記述上でのデータ依存関係を特定するためのデータ依存関係維持記述を生成する第3処理と、
前記アルゴリズム記述のデータをシステムレベル記述言語によるハードウェアモデルのデータに変換すると共に、前記データ依存関係維持記述で特定されたデータ依存関係を前記ハードウェアモデルに反映する第4処理と、を制御する言語変換処理プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011151529A JP5751669B2 (ja) | 2011-07-08 | 2011-07-08 | 言語変換処理方法及び言語変換処理プログラム |
US13/492,077 US8719744B2 (en) | 2011-07-08 | 2012-06-08 | Language conversion method and language conversion program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011151529A JP5751669B2 (ja) | 2011-07-08 | 2011-07-08 | 言語変換処理方法及び言語変換処理プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013020329A JP2013020329A (ja) | 2013-01-31 |
JP5751669B2 true JP5751669B2 (ja) | 2015-07-22 |
Family
ID=47439441
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011151529A Active JP5751669B2 (ja) | 2011-07-08 | 2011-07-08 | 言語変換処理方法及び言語変換処理プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8719744B2 (ja) |
JP (1) | JP5751669B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8555226B1 (en) * | 2012-09-04 | 2013-10-08 | Freescale Semiconductor, Inc. | Automatic verification of dependency |
JP6342065B2 (ja) * | 2015-04-08 | 2018-06-13 | 三菱電機株式会社 | 回路設計支援装置及び回路設計支援方法及び回路設計支援プログラム |
US10545739B2 (en) * | 2016-04-05 | 2020-01-28 | International Business Machines Corporation | LLVM-based system C compiler for architecture synthesis |
JP2018200634A (ja) | 2017-05-29 | 2018-12-20 | 富士通株式会社 | SystemCモデル生成方法およびSystemCモデル生成プログラム |
CN111831285B (zh) * | 2020-06-23 | 2023-03-14 | 西安电子科技大学 | 一种面向内存计算平台的代码转换方法、系统及应用 |
CN115993955B (zh) * | 2023-03-23 | 2023-06-23 | 山东大学 | 对称密码算法的源代码生成和测试方法及系统 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2317245A (en) | 1996-09-12 | 1998-03-18 | Sharp Kk | Re-timing compiler integrated circuit design |
US5999734A (en) * | 1997-10-21 | 1999-12-07 | Ftl Systems, Inc. | Compiler-oriented apparatus for parallel compilation, simulation and execution of computer programs and hardware models |
US20020152061A1 (en) * | 2001-04-06 | 2002-10-17 | Shintaro Shimogori | Data processing system and design system |
JP3803561B2 (ja) * | 2001-06-29 | 2006-08-02 | 松下電器産業株式会社 | 論理回路設計方法 |
AU2003265891A1 (en) * | 2002-09-04 | 2004-03-29 | Mentor Graphics (Holdings) Ltd. | Polymorphic computational system and method in signals intelligence analysis |
US8127113B1 (en) * | 2006-12-01 | 2012-02-28 | Synopsys, Inc. | Generating hardware accelerators and processor offloads |
US7904850B2 (en) * | 2007-11-30 | 2011-03-08 | Cebatech | System and method for converting software to a register transfer (RTL) design |
GB0811943D0 (en) * | 2008-06-30 | 2008-07-30 | Symbian Software Ltd | Computing device |
JP5056644B2 (ja) * | 2008-07-18 | 2012-10-24 | 富士通セミコンダクター株式会社 | データ変換装置、データ変換方法及びプログラム |
EP2438545A2 (en) * | 2009-06-02 | 2012-04-11 | Vector Fabrics B.V. | Improvements in embedded system development |
-
2011
- 2011-07-08 JP JP2011151529A patent/JP5751669B2/ja active Active
-
2012
- 2012-06-08 US US13/492,077 patent/US8719744B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8719744B2 (en) | 2014-05-06 |
JP2013020329A (ja) | 2013-01-31 |
US20130014091A1 (en) | 2013-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11914933B2 (en) | Generation of dynamic design flows for integrated circuits | |
US7962886B1 (en) | Method and system for generating design constraints | |
JP5751669B2 (ja) | 言語変換処理方法及び言語変換処理プログラム | |
Cerny et al. | SVA: the power of assertions in systemVerilog | |
US9501269B2 (en) | Automatic source code generation for accelerated function calls | |
US9665674B2 (en) | Automating a microarchitecture design exploration environment | |
JP5039698B2 (ja) | 複製されたロジックを使用するデバッグ及びテスト方法並びにシステム | |
US9235669B2 (en) | Method and an apparatus for automatic processor design and verification | |
Schmidt et al. | A new formal verification approach for hardware-dependent embedded system software | |
US10296673B1 (en) | Mixed-language simulation | |
US7370312B1 (en) | System and method for controlling simulation of hardware in a hardware development process | |
US9235670B2 (en) | Method and an apparatus for automatic generation of verification environment for processor design and verification | |
JP5403835B2 (ja) | 中間値を用いて動作コンストラクトをシミュレーションするための方法および装置 | |
JP2009230451A (ja) | 等価性検証方法、等価性検証プログラム及び等価性検証プログラムの生成方法 | |
Ecker et al. | Introducing model-of-things (mot) and model-of-design (mod) for simpler and more efficient hardware generators | |
US11513818B1 (en) | Method, product, and system for integrating a hardware accelerator with an extensible processor | |
JP2006285333A (ja) | 動作合成装置及び方法 | |
US8881074B2 (en) | Device and method for refactoring hardware code | |
Dobis et al. | Chiselverify: An open-source hardware verification library for chisel and scala | |
US20070271080A1 (en) | Model generation method for software/hardware collaboration design | |
Goeders et al. | Allowing software developers to debug HLS hardware | |
Ebeid et al. | HDL code generation from UML/MARTE sequence diagrams for verification and synthesis | |
KR20190070960A (ko) | 디버깅 시스템 및 방법 | |
Lund | Design and Application of a Co-Simulation Framework for Chisel | |
Loitz et al. | Complete verification of weakly programmable ips against their operational isa model |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140502 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150319 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150407 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150514 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150515 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5751669 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |