JP6567215B2 - アーキテクチャ選定装置、アーキテクチャ選定方法およびアーキテクチャ選定プログラム - Google Patents
アーキテクチャ選定装置、アーキテクチャ選定方法およびアーキテクチャ選定プログラム Download PDFInfo
- Publication number
- JP6567215B2 JP6567215B2 JP2019504175A JP2019504175A JP6567215B2 JP 6567215 B2 JP6567215 B2 JP 6567215B2 JP 2019504175 A JP2019504175 A JP 2019504175A JP 2019504175 A JP2019504175 A JP 2019504175A JP 6567215 B2 JP6567215 B2 JP 6567215B2
- Authority
- JP
- Japan
- Prior art keywords
- cost
- architecture
- combination
- unit
- selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/04—Constraint-based CAD
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/20—Configuration CAD, e.g. designing by assembling or positioning modules selected from libraries of predesigned modules
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
Description
設計対象のシステムに組み入れられるハードウェア部品のうち処理を実行するハードウェア部品であるプロセッシング部品の組み合わせの候補ごとに性能を評価する評価部と、
個別のハードウェア部品のコストを定義する部品情報をメモリから取得し、取得した部品情報に基づいて、前記システムに組み入れられるハードウェア部品の組み合わせの候補ごとにコストを集計する集計部と、
前記システムに組み入れられるハードウェア部品の組み合わせの候補の中から、前記評価部により評価された性能が前記システムに与えられた性能の制約条件を満たすプロセッシング部品の組み合わせを含み、かつ、前記集計部により集計されたコストが前記システムに与えられたコストの制約条件を満たすハードウェア部品の組み合わせの候補を前記システムのアーキテクチャとして選定する選定部とを備える。
本実施の形態について、図1から図17を用いて説明する。
図1を参照して、本実施の形態に係る設計支援システム100の構成を説明する。
図2を参照して、本実施の形態に係るアーキテクチャ選定装置200の動作を説明する。アーキテクチャ選定装置200の動作は、本実施の形態に係るアーキテクチャ選定方法に相当する。
本実施の形態によれば、システム設計者に頼らずに、性能およびコストの制約条件を満たす部品の組み合わせをシステムのアーキテクチャとして選定することができる。
本実施の形態では、第1解析部201、第2解析部202、評価部203、第1選定部204、集計部205および第2選定部206の機能がソフトウェアにより実現されるが、変形例として、第1解析部201、第2解析部202、評価部203、第1選定部204、集計部205および第2選定部206の機能がソフトウェアとハードウェアとの組み合わせにより実現されてもよい。すなわち、第1解析部201、第2解析部202、評価部203、第1選定部204、集計部205および第2選定部206の機能の一部が専用の電子回路により実現され、残りがソフトウェアにより実現されてもよい。
Claims (8)
- 設計対象のシステムに組み入れられるハードウェア部品のうち処理を実行するハードウェア部品であるプロセッシング部品の組み合わせの候補ごとに性能を評価する評価部と、
個別のハードウェア部品のコストを定義する部品情報をメモリから取得し、取得した部品情報に基づいて、前記システムに組み入れられるハードウェア部品の組み合わせの候補ごとにコストを集計する集計部と、
前記システムに組み入れられるハードウェア部品の組み合わせの候補の中から、前記評価部により評価された性能が前記システムに与えられた性能の制約条件を満たすプロセッシング部品の組み合わせを含み、かつ、前記集計部により集計されたコストが前記システムに与えられたコストの制約条件を満たすハードウェア部品の組み合わせの候補を前記システムのアーキテクチャとして選定する選定部と
を備えるアーキテクチャ選定装置。 - 前記部品情報は、前記個別のハードウェア部品のコストとして、イニシャルコストである費用と、ランニングコストである消費電力と、スペースコストである面積とのうち少なくとも1種類のコストを定義する情報である請求項1に記載のアーキテクチャ選定装置。
- 前記選定部は、優先順位が高い制約条件から順番に適用して、前記システムに組み入れられるハードウェア部品の組み合わせの候補を絞り込む請求項1または2に記載のアーキテクチャ選定装置。
- 性能の制約条件の優先順位がコストの制約条件よりも高く設定されている請求項3に記載のアーキテクチャ選定装置。
- 前記システムに要求される機能を定義する機能モデルを解析して、前記機能を発揮するために前記システムが実行する処理を特定する解析部をさらに備え、
前記評価部は、前記システムに組み入れられるプロセッシング部品の組み合わせの候補ごとに、性能の評価値として、前記解析部により特定された処理の実行にかかる時間の指標値を算出し、
前記選定部は、前記システムに組み入れられるハードウェア部品の組み合わせの候補の中から、前記評価部により算出された時間の指標値が、前記システムに与えられた性能の制約条件として決められた上限値以下であるプロセッシング部品の組み合わせを含むハードウェア部品の組み合わせの候補を選定し、選定したハードウェア部品の組み合わせの候補の中から、前記集計部により集計されたコストが前記システムに与えられたコストの制約条件を満たすハードウェア部品の組み合わせを前記システムのアーキテクチャとして選定する請求項4に記載のアーキテクチャ選定装置。 - 前記解析部は、特定した処理を2つ以上の処理に分割し、
前記評価部は、前記システムに組み入れられるプロセッシング部品の組み合わせの候補ごとに、前記2つ以上の処理それぞれの実行にかかる時間の指標値を算出し、性能の評価値として、算出した時間の指標値の合計を算出する請求項5に記載のアーキテクチャ選定装置。 - 評価部が、設計対象のシステムに組み入れられるハードウェア部品のうち処理を実行するハードウェア部品であるプロセッシング部品の組み合わせの候補ごとに性能を評価し、
集計部が、個別のハードウェア部品のコストを定義する部品情報をメモリから取得し、取得した部品情報に基づいて、前記システムに組み入れられるハードウェア部品の組み合わせの候補ごとにコストを集計し、
選定部が、前記システムに組み入れられるハードウェア部品の組み合わせの候補の中から、前記評価部により評価された性能が前記システムに与えられた性能の制約条件を満たすプロセッシング部品の組み合わせを含み、かつ、前記集計部により集計されたコストが前記システムに与えられたコストの制約条件を満たすハードウェア部品の組み合わせの候補を前記システムのアーキテクチャとして選定するアーキテクチャ選定方法。 - コンピュータに、
設計対象のシステムに組み入れられるハードウェア部品のうち処理を実行するハードウェア部品であるプロセッシング部品の組み合わせの候補ごとに性能を評価する評価手順と、
個別のハードウェア部品のコストを定義する部品情報をメモリから取得し、取得した部品情報に基づいて、前記システムに組み入れられるハードウェア部品の組み合わせの候補ごとにコストを集計する集計手順と、
前記システムに組み入れられるハードウェア部品の組み合わせの候補の中から、前記評価手順により評価された性能が前記システムに与えられた性能の制約条件を満たすプロセッシング部品の組み合わせを含み、かつ、前記集計手順により集計されたコストが前記システムに与えられたコストの制約条件を満たすハードウェア部品の組み合わせの候補を前記システムのアーキテクチャとして選定する選定手順と
を実行させるアーキテクチャ選定プログラム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2017/009039 WO2018163291A1 (ja) | 2017-03-07 | 2017-03-07 | アーキテクチャ選定装置、アーキテクチャ選定方法およびアーキテクチャ選定プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2018163291A1 JPWO2018163291A1 (ja) | 2019-07-18 |
JP6567215B2 true JP6567215B2 (ja) | 2019-08-28 |
Family
ID=63448385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019504175A Active JP6567215B2 (ja) | 2017-03-07 | 2017-03-07 | アーキテクチャ選定装置、アーキテクチャ選定方法およびアーキテクチャ選定プログラム |
Country Status (3)
Country | Link |
---|---|
US (1) | US20200034502A1 (ja) |
JP (1) | JP6567215B2 (ja) |
WO (1) | WO2018163291A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021100122A1 (ja) | 2019-11-19 | 2021-05-27 | 三菱電機株式会社 | 設計支援システムおよび設計支援プログラム |
CN115935723B (zh) * | 2023-03-10 | 2023-05-30 | 广东仁懋电子有限公司 | 用于实现氮化镓制备场景下的设备组合分析方法及系统 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3907398B2 (ja) * | 2000-11-16 | 2007-04-18 | 松下電器産業株式会社 | 半導体集積回路装置の設計方法 |
JP2006202330A (ja) * | 2006-03-31 | 2006-08-03 | Nec Electronics Corp | システムlsiの設計方法及びこれを記憶した記録媒体 |
JP4531715B2 (ja) * | 2006-03-31 | 2010-08-25 | ルネサスエレクトロニクス株式会社 | システムlsiの設計方法及びこれを記憶した記録媒体 |
-
2017
- 2017-03-07 WO PCT/JP2017/009039 patent/WO2018163291A1/ja active Application Filing
- 2017-03-07 US US16/477,288 patent/US20200034502A1/en not_active Abandoned
- 2017-03-07 JP JP2019504175A patent/JP6567215B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
US20200034502A1 (en) | 2020-01-30 |
JPWO2018163291A1 (ja) | 2019-07-18 |
WO2018163291A1 (ja) | 2018-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Da Silva et al. | Performance Modeling for FPGAs: Extending the Roofline Model with High‐Level Synthesis Tools | |
US11789734B2 (en) | Padded vectorization with compile time known masks | |
JP6952138B2 (ja) | チップに基づく計算機能を生成する方法、装置、デバイス、および記憶媒体 | |
US20200192994A1 (en) | Performance modeling and analysis of microprocessors using dependency graphs | |
US9830731B2 (en) | Methods of a graphics-processing unit for tile-based rendering of a display area and graphics-processing apparatus | |
JP6567215B2 (ja) | アーキテクチャ選定装置、アーキテクチャ選定方法およびアーキテクチャ選定プログラム | |
US10990073B2 (en) | Program editing device, program editing method, and computer readable medium | |
CN112464599B (zh) | 应用在电路的静态时序分析中确定电源电压数据的方法 | |
US20140172344A1 (en) | Method, system and apparatus for testing multiple identical components of multi-component integrated circuits | |
US20150160274A1 (en) | Method and apparatus for power estimation | |
JP5936135B2 (ja) | 情報処理装置、情報処理方法、及び、プログラム | |
CN112445855A (zh) | 用于图形处理器芯片的可视化分析方法和可视化分析装置 | |
US20190034562A1 (en) | High-level synthesis device, high-level synthesis method, and computer readable medium | |
US9639644B1 (en) | Method and apparatus for master-clone optimization during circuit analysis | |
US8522175B2 (en) | Semiconductor circuit design supporting apparatus and method, and non-transitory computer-readable medium | |
US10909021B2 (en) | Assistance device, design assistance method, and recording medium storing design assistance program | |
WO2022142595A1 (zh) | 程序检测方法及装置 | |
US20190369997A1 (en) | Simulation device, simulation method, and computer readable medium | |
US8959467B2 (en) | Structural rule analysis with TCL scripts in synthesis or STA tools and integrated circuit design tools | |
US20210056241A1 (en) | Design support device and computer readable medium | |
US8627260B1 (en) | Bit-level simplification of word-level models | |
US10311188B2 (en) | Circuit design support apparatus, circuit design support method, and computer readable medium | |
JP2014194746A (ja) | シミュレーション装置及びシミュレーション方法及びプログラム | |
US20190384687A1 (en) | Information processing device, information processing method, and computer readable medium | |
US20200004503A1 (en) | Information processing device, information processing method, and computer readable medium |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190318 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20190318 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20190627 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190730 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6567215 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |