WO2016152518A1 - Wiring board, method for manufacturing wiring board, and capacitive sensor provided with wiring board - Google Patents

Wiring board, method for manufacturing wiring board, and capacitive sensor provided with wiring board Download PDF

Info

Publication number
WO2016152518A1
WO2016152518A1 PCT/JP2016/057320 JP2016057320W WO2016152518A1 WO 2016152518 A1 WO2016152518 A1 WO 2016152518A1 JP 2016057320 W JP2016057320 W JP 2016057320W WO 2016152518 A1 WO2016152518 A1 WO 2016152518A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
conductor
wiring board
transparent conductive
forming
Prior art date
Application number
PCT/JP2016/057320
Other languages
French (fr)
Japanese (ja)
Inventor
努 清
座間　宏芳
遠藤　俊哉
Original Assignee
アルプス電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アルプス電気株式会社 filed Critical アルプス電気株式会社
Priority to JP2017508191A priority Critical patent/JP6297745B2/en
Publication of WO2016152518A1 publication Critical patent/WO2016152518A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes

Abstract

Provided, as a wiring board that is not susceptible to the influence of the humidity, is a wiring board 101 which is provided with a base 19, a plurality of electrodes 11 and conductor wiring lines 13, and a plurality of lead-out wiring lines 15 that are connected to the plurality of electrodes 11 and conductor wiring lines 13, and which has a view area VA that is provided with a conductor pattern C2 having the plurality of electrodes 11 and conductor wiring lines 13 and a wiring line area LA that is provided with the plurality of lead-out wiring lines 15. This wiring board 101 is provided with a non-conductor part NC, which is obtained by converting a part of a transparent conductive polymer into a non-conductor, and a conductor part CD which is composed of the transparent conductive polymer that is divided by the non-conductor part NC. In the view area VA, the conductor pattern C2 is formed of the conductor part CD. In the wiring line area LA, the lead-out wiring lines 15 are arranged so as not to overlap the conductor part CD and the non-conductor part NC. Also provided is a capacitive sensor which is provided with this wiring board 101.

Description

配線基板、配線基板の製造方法、及び配線基板を備えた静電容量センサWIRING BOARD, WIRING BOARD MANUFACTURING METHOD, AND CAPACITANCE SENSOR HAVING WIRING BOARD
　本発明は、透明導電性高分子を用いた配線基板、この配線基板の製造方法、及びこの配線基板を用いた静電容量センサに関する。 The present invention relates to a wiring board using a transparent conductive polymer, a method for manufacturing the wiring board, and a capacitance sensor using the wiring board.
　透明導電性高分子を用いた配線基板は、パーソナルコンピュータ、携帯情報端末（ＰＤＡ）、現金自動預払機（ＡＴＭ）等の表示装置を備えた電子機器において、操作パネル表面の所望位置に操作者がペンや指を触接させることにより、表示装置における二次元座標データを指示する入力装置に用いられている。特に、ＬＣＤ（液晶ディスプレイ）等の表示装置の画面に重ねて設置可能な、それ自体透明な構造を有する入力装置は、タッチパネルの呼称で広く利用されており、近年、携帯電話機能を有する携帯型端末装置への搭載も実現されている。 A wiring board using a transparent conductive polymer is an electronic device equipped with a display device such as a personal computer, a personal digital assistant (PDA), or an automatic teller machine (ATM). It is used in an input device that indicates two-dimensional coordinate data in a display device by touching a pen or a finger. In particular, an input device having a transparent structure, which can be installed on a screen of a display device such as an LCD (Liquid Crystal Display), has been widely used as a touch panel, and in recent years, a portable type having a mobile phone function. Installation on terminal devices has also been realized.
　このような透明導電性高分子を用いた配線基板が適用された従来例として、特許文献１では、図１６に示すようなパネル型入力装置９１０が提案されている。図１６は、従来例のパネル型入力装置９１０を説明する分解斜視図である。 As a conventional example to which a wiring substrate using such a transparent conductive polymer is applied, Patent Document 1 proposes a panel type input device 910 as shown in FIG. FIG. 16 is an exploded perspective view illustrating a conventional panel type input device 910.
　図１６に示すパネル型入力装置９１０は、矩形平板の形状をしており、絶縁性の第１基板９１２及び絶縁性の第１基板９１２に形成された第１導電膜９１４を有する第１電極板９６２と、絶縁性の第２基板９２０及び第２基板９２０に形成された第２導電膜９１８を有する第２電極板９６４と、から構成されている。そして、第１電極板９６２と第２電極板９６４とは、スペーサを挟んで、第１導電膜９１４と第２導電膜９１８とが対向するように配設されている。 A panel-type input device 910 shown in FIG. 16 has a rectangular flat plate shape, and includes a first electrode plate having an insulating first substrate 912 and a first conductive film 914 formed on the insulating first substrate 912. 962 and an insulating second substrate 920 and a second electrode plate 964 having a second conductive film 918 formed on the second substrate 920. The first electrode plate 962 and the second electrode plate 964 are disposed so that the first conductive film 914 and the second conductive film 918 are opposed to each other with a spacer interposed therebetween.
　また、第１電極板９６２の第１導電膜９１４は、導電性ポリマーを用いて形成されており、図１６に示すように、矩形輪郭の一対の対向辺に沿って並んで配設された複数の検出領域９６６と、それら検出領域９６６に隣接して配置され、複数の検出領域９６６の表面抵抗率よりも高い表面抵抗率を有する非動作領域９６８と、を備えている。同様にして、第２電極板９６４の第２導電膜９１８は、導電性ポリマーを用いて形成されており、図１６に示すように、第１導電膜９１４の検出領域９６６と直交した方向に配設された複数の検出領域９６６と、それら検出領域９６６に隣接して配置され、複数の検出領域９６６の表面抵抗率よりも高い表面抵抗率を有する非動作領域９６８と、を備えている。 Further, the first conductive film 914 of the first electrode plate 962 is formed using a conductive polymer, and as shown in FIG. 16, a plurality of first conductive films 914 arranged side by side along a pair of opposing sides of a rectangular outline. Detection regions 966, and a non-operation region 968 having a surface resistivity higher than the surface resistivity of the plurality of detection regions 966. Similarly, the second conductive film 918 of the second electrode plate 964 is formed using a conductive polymer, and is arranged in a direction orthogonal to the detection region 966 of the first conductive film 914 as shown in FIG. A plurality of detection regions 966 provided, and a non-operation region 968 that is disposed adjacent to the detection regions 966 and has a surface resistivity higher than the surface resistivity of the plurality of detection regions 966 is provided.
　また、第１導電膜９１４及び第２導電膜９１８における非動作領域９６８の矩形枠状部分には、個々の検出領域９６６に個別に接続される複数の導線９７０及び導線９７２が形成されており、この複数の導線９７０及び導線９７２から検出領域９６６が受ける静電容量の変化を取り出している。 In addition, a plurality of conducting wires 970 and conducting wires 972 that are individually connected to the individual detection regions 966 are formed in the rectangular frame-shaped portion of the non-operation region 968 in the first conductive film 914 and the second conductive film 918, The change in capacitance received by the detection region 966 is extracted from the plurality of conductors 970 and 972.
特開２００９－２１１６８０号公報JP 2009-21680 A
　しかしながら、従来例のような構成の配線基板（第１電極板９６２または第２電極板９６４）を用いた場合、パネル型入力装置９１０が湿度環境下に晒された際に、応答性や検出感度に変化が見られるという課題があった。 However, when a wiring board (first electrode plate 962 or second electrode plate 964) configured as in the conventional example is used, responsiveness and detection sensitivity when the panel-type input device 910 is exposed to a humidity environment. There was a problem that changes were seen.
　本発明は、上述した課題を解決するもので、湿度の影響を受けにくい配線基板、配線基板の製造方法、及び配線基板を備えた静電容量センサを提供することを目的とする。 The present invention solves the above-described problems, and an object thereof is to provide a wiring board that is not easily affected by humidity, a method of manufacturing the wiring board, and a capacitance sensor including the wiring board.
　この課題を解決するために、本発明の配線基板は、基材と、該基材の表面に形成された複数の電極と、該電極と接続された導体配線と、該導体配線と接続された複数の取出し配線と、を具備し、前記複数の電極と前記導体配線とを有した導体パターンが設けられたビューエリアと、前記複数の取出し配線が設けられた配線エリアと、を有した配線基板において、透明導電性高分子の一部が不導体化されてなる不導体部と、前記不導体部で区切られた前記透明導電性高分子からなる導体部と、を備え、前記ビューエリアにおいては、前記導体パターンが前記導体部から形成されており、前記配線エリアにおいては、前記取出し配線が前記透明導電性高分子よりも低い比抵抗を有する材質からなり、前記取出し配線が前記導体部及び前記不導体部と重ならないように配置されていることを特徴としている。 In order to solve this problem, the wiring board of the present invention is connected to a base material, a plurality of electrodes formed on the surface of the base material, a conductor wiring connected to the electrode, and the conductor wiring. A wiring board comprising: a plurality of extraction wirings; a view area provided with a conductor pattern having the plurality of electrodes and the conductor wiring; and a wiring area provided with the plurality of extraction wirings. A portion of the transparent conductive polymer is made non-conductive, and a conductor portion made of the transparent conductive polymer divided by the non-conductive portion, in the view area The conductor pattern is formed from the conductor portion, and in the wiring area, the lead-out wiring is made of a material having a specific resistance lower than that of the transparent conductive polymer, and the lead-out wiring is composed of the conductor portion and the conductor portion. Nonconductor It is characterized by being arranged so as not to overlap with the.
　これによれば、本発明の配線基板は、取出し配線と基材との間に導体部及び不導体部が存在しないこととなり、導体部及び不導体部による影響を受けることがない。このため、湿度環境下において、導体部及び不導体部に水分が吸湿されて、導体部及び不導体部の抵抗値が変化し、取出し配線と基材との間の浮遊容量が変化するということがない。このことにより、湿度の影響を受けにくい配線基板を提供することができる。 According to this, the wiring board of the present invention does not have a conductor part and a non-conductor part between the lead-out wiring and the base material, and is not affected by the conductor part and the non-conductor part. For this reason, in a humidity environment, moisture is absorbed by the conductor part and the non-conductor part, the resistance value of the conductor part and the non-conductor part changes, and the stray capacitance between the extraction wiring and the base material changes. There is no. As a result, it is possible to provide a wiring board that is not easily affected by humidity.
　また、本発明の配線基板は、前記ビューエリアの前記導体パターン間に、前記不導体部の一部が形成されていないトリミング部が設けられていることを特徴としている。 The wiring board according to the present invention is characterized in that a trimming portion in which a part of the non-conductor portion is not formed is provided between the conductor patterns in the view area.
　これによれば、このトリミング部が不導体部を区切る絶縁体となり、電極間或いは電極と導体配線間における絶縁耐圧を向上させることができる。このため、所望の絶縁耐圧を確保しながら、電極間或いは電極と導体配線間を狭くすることができる。このことにより、導体パターンのレイアウトを小さくすることができ、配線基板の小型化を図ることができる。 According to this, the trimming portion becomes an insulator that separates the non-conductor portion, and the withstand voltage between the electrodes or between the electrode and the conductor wiring can be improved. For this reason, it is possible to narrow the gap between the electrodes or between the electrode and the conductor wiring while ensuring a desired withstand voltage. As a result, the layout of the conductor pattern can be reduced, and the wiring board can be miniaturized.
　また、本発明の静電容量センサは、上記に記載の配線基板と、該配線基板の複数の電極と指等の指示体との静電容量を検出する検出部と、該検出部の検出値に基づいて信号を出力する制御部と、を備えたことを特徴としている。 In addition, the capacitance sensor of the present invention includes a wiring board described above, a detection unit that detects a capacitance between a plurality of electrodes of the wiring board and an indicator such as a finger, and a detection value of the detection unit. And a controller for outputting a signal based on the above.
　これによれば、本発明の静電容量センサは、湿度の影響を受けにくい静電容量センサを提供することができる。 According to this, the capacitance sensor of the present invention can provide a capacitance sensor that is not easily affected by humidity.
　また、本発明の配線基板の製造方法は、基材と、該基材の表面に形成された複数の電極と、該電極と接続された導体配線と、該導体配線と接続された複数の取出し配線と、を具備し、前記複数の電極と前記導体配線とを有した導体パターンが設けられたビューエリアと、前記複数の取出し配線が設けられた配線エリアと、を有した配線基板の製造方法において、前記基材上に透明導電性高分子からなる透明導電層を形成する層形成工程と、前記透明導電層をパターニングするパターニング工程と、前記パターニング工程の後、前記複数の取出し配線を形成する配線形成工程と、を備え、前記パターニング工程は、前記透明導電層上にパターンニングされたレジスト膜を形成する膜形成工程と、前記透明導電層が晒された部分の前記透明導電性高分子を不導体化して不導体部を形成する不導体化工程と、前記配線エリアにおける前記不導体部を除去するエッチング工程と、を有することを特徴としている。 In addition, the method for manufacturing a wiring board according to the present invention includes a base material, a plurality of electrodes formed on the surface of the base material, a conductor wiring connected to the electrode, and a plurality of extractions connected to the conductor wiring. And a wiring area provided with a conductor pattern including the plurality of electrodes and the conductor wiring, and a wiring area provided with the plurality of lead-out wirings. In the method, a layer forming step of forming a transparent conductive layer made of a transparent conductive polymer on the substrate, a patterning step of patterning the transparent conductive layer, and forming the plurality of lead-out wirings after the patterning step A wiring forming step, wherein the patterning step includes a film forming step of forming a patterned resist film on the transparent conductive layer, and a portion of the transparent conductive layer to which the transparent conductive layer is exposed. And passivated forming a nonconductor by nonconductive polymer is characterized by having, an etching step of removing the non-conductor portion of the wire area.
　これによれば、本発明の配線基板の製造方法は、複数の取出し配線が設けられる配線エリアに不導体部が存在しない配線基板を得ることができる。このため、湿度環境下において、不導体部に水分が吸湿されて、不導体部の抵抗値が変化し、取出し配線と基材との間の浮遊容量が変化するということがない配線基板を得ることができる。このことにより、湿度の影響を受けにくい配線基板を提供することができる。 According to this, the method for manufacturing a wiring board according to the present invention can obtain a wiring board in which a non-conductive portion does not exist in a wiring area where a plurality of lead-out wirings are provided. For this reason, in a humidity environment, moisture is absorbed by the non-conductor portion, the resistance value of the non-conductor portion changes, and the floating substrate between the extraction wiring and the base material is not changed. be able to. As a result, it is possible to provide a wiring board that is not easily affected by humidity.
　また、本発明の配線基板の製造方法は、基材と、該基材の表面に形成された複数の電極と、該電極と接続された導体配線と、該導体配線と接続された複数の取出し配線と、を具備し、前記複数の電極と前記導体配線とを有した導体パターンが設けられたビューエリアと、前記複数の取出し配線が設けられた配線エリアと、を有した配線基板の製造方法において、前記基材上の前記ビューエリアに透明導電性高分子からなる透明導電層を形成する層形成工程と、前記透明導電層をパターニングするパターニング工程と、前記パターニング工程の後、前記複数の取出し配線を形成する配線形成工程と、を備え、前記パターニング工程は、前記透明導電層上にパターンニングされたレジスト膜を形成する膜形成工程と、
前記透明導電層が晒された部分の前記透明導電性高分子を不導体化し、不導体化された不導体部と、前記不導体部で区切られた前記透明導電性高分子からなる導体部と、を形成するパターン化工程と、を有することを特徴としている。 In addition, the method for manufacturing a wiring board according to the present invention includes a base material, a plurality of electrodes formed on the surface of the base material, a conductor wiring connected to the electrode, and a plurality of extractions connected to the conductor wiring. And a wiring area provided with a conductor pattern including the plurality of electrodes and the conductor wiring, and a wiring area provided with the plurality of lead-out wirings. A layer forming step of forming a transparent conductive layer made of a transparent conductive polymer in the view area on the substrate, a patterning step of patterning the transparent conductive layer, and the plurality of extractions after the patterning step A wiring forming step of forming wiring, and the patterning step includes a film forming step of forming a resist film patterned on the transparent conductive layer,
The transparent conductive polymer in the exposed portion of the transparent conductive layer is made nonconductive, a nonconductive portion made nonconductive, and a conductive portion made of the transparent conductive polymer divided by the nonconductive portion, , And a patterning step for forming.
　これによれば、本発明の配線基板の製造方法は、複数の取出し配線が設けられる配線エリアに透明導電性高分子からなる導体部が存在しない配線基板を得ることができる。このため、湿度環境下において、導体部に水分が吸湿されて、導体部の抵抗値が変化し、取出し配線と基材との間の浮遊容量が変化するということがない配線基板を得ることができる。このことにより、湿度の影響を受けにくい配線基板を提供することができる。 According to this, the method for manufacturing a wiring board of the present invention can obtain a wiring board in which a conductor portion made of a transparent conductive polymer does not exist in a wiring area where a plurality of lead-out wirings are provided. For this reason, in a humidity environment, it is possible to obtain a wiring board in which moisture is absorbed by the conductor portion, the resistance value of the conductor portion changes, and the stray capacitance between the extraction wiring and the base material does not change. it can. As a result, it is possible to provide a wiring board that is not easily affected by humidity.
　また、本発明の配線基板の製造方法は、レーザ光を用いて、前記ビューエリアの前記導体パターン間に、前記不導体部の一部が形成されていないトリミング部を形成するレーザ加工工程を有していることを特徴としている。 In addition, the method for manufacturing a wiring board according to the present invention includes a laser processing step of forming a trimming portion in which a part of the non-conductor portion is not formed between the conductor patterns in the view area using a laser beam. It is characterized by that.
　これによれば、電極間或いは電極と導体配線間における絶縁耐圧を向上させることができる配線基板を容易に作製することができる。更に、トリミング部の幅を狭くして作製することができるとともに、所望の絶縁耐圧を確保しながら、電極間或いは電極と導体配線間を狭くしたレイアウトすることができる。このことにより、導体パターンの全体のレイアウトを小さくすることができ、小型化が図れた配線基板を提供することができる。 According to this, it is possible to easily manufacture a wiring board capable of improving the withstand voltage between the electrodes or between the electrode and the conductor wiring. Further, the trimming portion can be manufactured with a narrow width, and a layout with a narrow space between electrodes or between an electrode and a conductor wiring can be achieved while ensuring a desired dielectric strength. As a result, the overall layout of the conductor pattern can be reduced, and a wiring board with a reduced size can be provided.
　本発明の配線基板は、取出し配線と基材との間に導体部及び不導体部が存在しないこととなり、導体部及び不導体部による影響を受けることがない。このため、湿度環境下において、導体部及び不導体部に水分が吸湿されて、導体部及び不導体部の抵抗値が変化し、取出し配線と基材との間の浮遊容量が変化するということがない。このことにより、湿度の影響を受けにくい配線基板を提供することができる。 In the wiring board of the present invention, the conductor portion and the non-conductor portion do not exist between the lead-out wiring and the base material, and are not affected by the conductor portion and the non-conductor portion. For this reason, in a humidity environment, moisture is absorbed by the conductor part and the non-conductor part, the resistance value of the conductor part and the non-conductor part changes, and the stray capacitance between the extraction wiring and the base material changes. There is no. As a result, it is possible to provide a wiring board that is not easily affected by humidity.
　また、本発明の配線基板の製造方法は、複数の取出し配線が設けられる配線エリアに導体部及び不導体部が存在しない配線基板を得ることができる。このため、湿度環境下において、導体部及び不導体部に水分が吸湿されて、導体部及び不導体部の抵抗値が変化し、取出し配線と基材との間の浮遊容量が変化するということがない配線基板を得ることができる。このことにより、湿度の影響を受けにくい配線基板を提供することができる。 In addition, the method for manufacturing a wiring board according to the present invention can provide a wiring board in which a conductor portion and a non-conductor portion do not exist in a wiring area where a plurality of lead-out wirings are provided. For this reason, in a humidity environment, moisture is absorbed by the conductor part and the non-conductor part, the resistance value of the conductor part and the non-conductor part changes, and the stray capacitance between the extraction wiring and the base material changes. It is possible to obtain a wiring board having no. As a result, it is possible to provide a wiring board that is not easily affected by humidity.
　また、本発明の静電容量センサは、湿度の影響を受けにくい静電容量センサを提供することができる。 Also, the capacitance sensor of the present invention can provide a capacitance sensor that is not easily affected by humidity.
本発明の第１実施形態の配線基板を説明する上面図である。It is a top view explaining the wiring board of the first embodiment of the present invention. 本発明の第１実施形態の配線基板を説明する構成図であって、図１に示すＩＩ－ＩＩ線における断面図である。It is a block diagram explaining the wiring board of 1st Embodiment of this invention, Comprising: It is sectional drawing in the II-II line | wire shown in FIG. 本発明の第１実施形態の配線基板を説明する上面図であって、図１において、オーバーコートを省略した図である。FIG. 2 is a top view for explaining the wiring board according to the first embodiment of the present invention, in which the overcoat is omitted in FIG. 1. 本発明の第１実施形態の配線基板を説明する上面図であって、図３に示すＰ部分の拡大図である。It is a top view explaining the wiring board of the first embodiment of the present invention, and is an enlarged view of a P portion shown in FIG. 本発明の第１実施形態に係わる配線基板の効果を説明する図であって、図５（ａ）は、本案の実験サンプルの構成断面図であり、図５（ｂ）は、比較として用いた比較サンプルの構成断面図である。It is a figure explaining the effect of the wiring board concerning 1st Embodiment of this invention, Comprising: Fig.5 (a) is a structure sectional drawing of the experimental sample of this plan, FIG.5 (b) was used as a comparison. It is a composition sectional view of a comparative sample. 本発明の第１実施形態に係わる配線基板の効果を説明するグラフであって、図６（ａ）は、本案の実験サンプルの結果であり、図６（ｂ）は、比較サンプルの結果である。6A and 6B are graphs for explaining the effect of the wiring board according to the first embodiment of the present invention, in which FIG. 6A shows the result of the experimental sample of the present proposal and FIG. 6B shows the result of the comparative sample. . 本発明の第１実施形態に係わる配線基板の効果を説明するグラフであって、図７（ａ）は、第１実施形態のトリミング部を有した配線基板の結果であり、図７（ｂ）は、トリミング部を有しない比較サンプルの結果である。FIG. 7A is a graph for explaining the effect of the wiring board according to the first embodiment of the present invention, and FIG. 7A is a result of the wiring board having the trimming portion of the first embodiment, and FIG. Is the result of the comparative sample without the trimming part. 本発明の第１実施形態に係わる配線基板の製造工程を説明する工程図ＡＡである。It is process drawing AA explaining the manufacturing process of the wiring board concerning 1st Embodiment of this invention. 本発明の第１実施形態に係わる配線基板の製造工程を説明する工程図であって、図８の工程図ＡＡに続く工程図ＢＢである。FIG. 9A is a process diagram for explaining the manufacturing process of the wiring board according to the first embodiment of the present invention, and is a process diagram BB following the process diagram AA of FIG. 8; 本発明の第２実施形態の配線基板を説明する分解斜視図である。It is a disassembled perspective view explaining the wiring board of 2nd Embodiment of this invention. 本発明の第２実施形態の配線基板を説明する構成断面図である。It is a composition sectional view explaining the wiring board of a 2nd embodiment of the present invention. 本発明の第２実施形態に係わる配線基板の製造工程を説明する工程図ＣＣである。It is process drawing CC explaining the manufacturing process of the wiring board concerning 2nd Embodiment of this invention. 本発明の第２実施形態に係わる配線基板の製造工程を説明する工程図であって、図１２の工程図ＣＣに続く工程図ＤＤである。FIG. 13A is a process diagram for explaining a manufacturing process of a wiring board according to the second embodiment of the present invention, and is a process diagram DD subsequent to the process diagram CC of FIG. 12; 本発明の第３実施形態の静電容量センサを説明する分解斜視図である。It is a disassembled perspective view explaining the electrostatic capacitance sensor of 3rd Embodiment of this invention. 本発明の第３実施形態の静電容量センサを説明する構成断面図である。It is a composition sectional view explaining the electrostatic capacity sensor of a 3rd embodiment of the present invention. 従来例のパネル型入力装置を説明する分解斜視図である。It is a disassembled perspective view explaining the panel type input device of a prior art example.
　以下、本発明の実施の形態について図面を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
　［第１実施形態］
　図１は、本発明の第１実施形態の配線基板１０１を説明する上面図である。なお、図１には、電極１１に２点鎖線で“Ａ”から“Ｏ”まで付番を付けているが、１５個の電極１１を区別するため便宜上表記したものであって、電極１１にそのようなパターンがあるわけではない。図２は、本発明の第１実施形態の配線基板１０１を説明する構成図であって、図１に示すＩＩ－ＩＩ線における断面図である。なお、説明を分かり易くするため、図２の構成図は、実際のサイズとは異なって示している。図３は、本発明の第１実施形態の配線基板１０１を説明する上面図であって、図１において、オーバーコート５８を省略した図である。図４は、図３に示すＰ部分の拡大図である。なお、図４では、基材１９が露出している部分にハッチングを施している。 [First Embodiment]
FIG. 1 is a top view illustrating a wiring board 101 according to the first embodiment of the present invention. In FIG. 1, the electrodes 11 are numbered from “A” to “O” with a two-dot chain line, but are shown for convenience in order to distinguish the 15 electrodes 11. There is no such pattern. FIG. 2 is a configuration diagram illustrating the wiring board 101 according to the first embodiment of the present invention, and is a cross-sectional view taken along the line II-II shown in FIG. For the sake of easy understanding, the configuration diagram of FIG. 2 is shown different from the actual size. FIG. 3 is a top view illustrating the wiring board 101 according to the first embodiment of the present invention, in which the overcoat 58 is omitted from FIG. FIG. 4 is an enlarged view of a portion P shown in FIG. In FIG. 4, the portion where the base material 19 is exposed is hatched.
　本発明の第１実施形態の配線基板１０１は、図１及び図３に示すような矩形の外形を呈しており、図２及び図３に示すように、基材１９と、基材１９の表面に形成された複数の電極１１と、複数の電極１１と接続された複数の導体配線１３と、複数の電極１１或いは複数の導体配線１３と接続された複数の取出し配線１５と、を備えて構成されている。そして、配線基板１０１は、図３に示すように、複数の電極１１と複数の導体配線１３とを有した導体パターンＣ２が設けられたビューエリアＶＡと、複数の取出し配線１５が設けられた配線エリアＬＡと、で区切られたエリアを有している。また、第１実施形態の配線基板１０１には、図２に示すように、取出し配線１５の下層に設けられたアンダーコート５６と、取出し配線１５を覆うカバレッジコート５７と、電極１１、導体配線１３及び取出し配線１５が形成された領域を覆う絶縁性のオーバーコート５８と、を有している。この第１実施形態の配線基板１０１は、ＬＣＤ（液晶ディスプレイ）等の表示装置の画面に重ねて設置され、複数の電極１１のいずれかにユーザの手指等が近接または接触した際に、その電極１１に対応した入力操作が行えるためのセンサ基板として用いられる。 The wiring board 101 according to the first embodiment of the present invention has a rectangular outer shape as shown in FIGS. 1 and 3, and as shown in FIGS. 2 and 3, the base 19 and the surface of the base 19 A plurality of electrodes 11, a plurality of conductor wirings 13 connected to the plurality of electrodes 11, and a plurality of lead-out wirings 15 connected to the plurality of electrodes 11 or the plurality of conductor wirings 13. Has been. Then, as shown in FIG. 3, the wiring board 101 includes a view area VA provided with a conductor pattern C2 having a plurality of electrodes 11 and a plurality of conductor wirings 13, and a wiring provided with a plurality of extraction wirings 15. The area is divided into areas LA. Further, in the wiring substrate 101 of the first embodiment, as shown in FIG. 2, an undercoat 56 provided in a lower layer of the extraction wiring 15, a coverage coat 57 covering the extraction wiring 15, the electrode 11, and the conductor wiring 13. And an insulating overcoat 58 covering the region where the extraction wiring 15 is formed. The wiring substrate 101 according to the first embodiment is placed on a screen of a display device such as an LCD (Liquid Crystal Display), and when a user's finger or the like approaches or contacts any one of the plurality of electrodes 11, the electrode 11 is used as a sensor board for performing an input operation corresponding to No. 11.
　また、本発明の配線基板１０１は、図３に示すように、ビューエリアＶＡにおいて、透明導電性高分子の一部が不導体化されてなる不導体部ＮＣと、不導体部ＮＣで区切られた透明導電性高分子からなる導体部ＣＤと、を備えており、上述した導体パターンＣ２がこの導体部ＣＤから形成されている。 Further, as shown in FIG. 3, the wiring board 101 of the present invention is divided in the view area VA by a non-conductive portion NC in which a part of the transparent conductive polymer is made non-conductive and a non-conductive portion NC. A conductor portion CD made of a transparent conductive polymer, and the conductor pattern C2 described above is formed from the conductor portion CD.
　また、本発明の配線基板１０１は、図３に示すように、配線エリアＬＡにおいて、複数の取出し配線１５が導体部ＣＤ及び不導体部ＮＣと重ならないように配置されている。つまり、図２に示すように、複数の取出し配線１５の下層側に、導体部ＣＤ及び不導体部ＮＣが設けられていなく、取出し配線１５と基材１９との間に導体部ＣＤ及び不導体部ＮＣが存在しないこととなる。なお、複数の取出し配線１５と複数の電極１１或いは複数の導体配線１３とが接続している部分（図３に例示しているＱ）は、複数の取出し配線１５と導体部ＣＤとが重なって配置されているとは云わない。 Further, as shown in FIG. 3, the wiring board 101 of the present invention is arranged in the wiring area LA so that the plurality of lead-out wirings 15 do not overlap the conductor portion CD and the non-conductor portion NC. That is, as shown in FIG. 2, the conductor portion CD and the nonconductor portion NC are not provided on the lower layer side of the plurality of lead wires 15, and the conductor portion CD and the nonconductor are provided between the lead wires 15 and the base material 19. The part NC does not exist. In addition, in the portion (Q illustrated in FIG. 3) where the plurality of extraction wirings 15 and the plurality of electrodes 11 or the plurality of conductor wirings 13 are connected, the plurality of extraction wirings 15 and the conductor portion CD overlap. It is not said that it is arranged.
　次に、配線基板１０１の基材１９は、透明なポリエチレンテレフタレート（ＰＥＴ、Polyethylene terephthalate）やポリエチレンナフタレート（ＰＥＮ、Polyethylene naphthalate)等のフィルムを用いており、矩形の外形に加工されている。 Next, the base material 19 of the wiring board 101 uses a film such as transparent polyethylene terephthalate (PET) or polyethylene naphthalate (PEN), and is processed into a rectangular outer shape.
　次に、配線基板１０１の電極１１は、基材１９の片面側に形成され（図２を参照）、透明導電性高分子である、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）とポリスチレンスルホン酸（ＰＳＳ）の混合体（以下、ＰＥＤＯＴ：ＰＳＳと表記する）を用いている。このＰＥＤＯＴ：ＰＳＳは、透明であり、しかも充分な透明性を確保しつつ所望の導電性を得ることができる材料である。また、ＰＥＤＯＴ：ＰＳＳは、水分散性であるので、容易に塗布することができるとともに、乾燥、硬化させることにより容易に成膜を行うことができる。 Next, the electrode 11 of the wiring board 101 is formed on one side of the base material 19 (see FIG. 2), and is made of polyethylenedioxythiophene (PEDOT) and polystyrene sulfonic acid (PSS), which are transparent conductive polymers. A mixture (hereinafter referred to as PEDOT: PSS) is used. This PEDOT: PSS is a material that is transparent and can obtain desired conductivity while ensuring sufficient transparency. Moreover, since PEDOT: PSS is water-dispersible, it can be easily applied, and can be easily formed by drying and curing.
　次に、配線基板１０１の導体配線１３は、電極１１と同様に、透明導電性高分子であるＰＥＤＯＴ：ＰＳＳを用いて形成されている。この導体配線１３と電極１１は、図３に示すように、導体パターンＣ２としてビューエリアＶＡに設けられている。また、導体配線１３と電極１１は、図２に示すように、透明導電性高分子の一部を不導体化して不導体部ＮＣとすることで、不導体部ＮＣで区切られた透明導電性高分子からなる導体部ＣＤが形成され、導体パターンＣ２としている。また、ビューエリアＶＡに設けられた導体パターンＣ２と前述した基材１９とが透明なので、配線基板１０１の背面に配設される表示装置の画面を容易にユーザが視認できる。 Next, the conductor wiring 13 of the wiring substrate 101 is formed using PEDOT: PSS, which is a transparent conductive polymer, like the electrode 11. As shown in FIG. 3, the conductor wiring 13 and the electrode 11 are provided in the view area VA as a conductor pattern C2. Further, as shown in FIG. 2, the conductor wiring 13 and the electrode 11 are made of a transparent conductive polymer separated by a non-conductor portion NC by making a portion of the transparent conductive polymer non-conductive to form a non-conductor portion NC. A conductor portion CD made of a polymer is formed as a conductor pattern C2. Moreover, since the conductor pattern C2 provided in the view area VA and the base material 19 described above are transparent, the user can easily see the screen of the display device disposed on the back surface of the wiring board 101.
　また、本発明の第１実施形態では、図４に示すように、ビューエリアＶＡの導体パターンＣ２間に、不導体部ＮＣの一部が形成されていないトリミング部ＴＭが設けられている。このトリミング部ＴＭは、不導体部ＮＣが形成されていないので、基材１９が露出している（図４に示すハッチングの部分）。これにより、このトリミング部ＴＭが不導体部ＮＣを区切る絶縁体となり、電極１１間或いは電極１１と導体配線１３間における絶縁耐圧を向上させることができる。このため、所望の絶縁耐圧を確保しながら、電極１１間或いは電極１１と導体配線１３間を狭くすることができる。このことにより、導体パターンＣ２のレイアウトを小さくすることができ、配線基板１０１の小型化を図ることができる。なお、本発明の第１実施形態では、オーバーコート５８が上層に形成されて、このトリミング部ＴＭにオーバーコート５８が充填されることとなるが、オーバーコート５８が絶縁性なので、絶縁耐圧に関して何等問題は発生しない。 Further, in the first embodiment of the present invention, as shown in FIG. 4, a trimming portion TM in which a part of the non-conductor portion NC is not formed is provided between the conductor patterns C2 of the view area VA. Since the non-conductor portion NC is not formed in the trimming portion TM, the base material 19 is exposed (hatched portion shown in FIG. 4). Thereby, this trimming part TM becomes an insulator which divides the non-conductor part NC, and the withstand voltage between the electrodes 11 or between the electrode 11 and the conductor wiring 13 can be improved. For this reason, between the electrodes 11 or between the electrode 11 and the conductor wiring 13 can be made narrow, ensuring a desired withstand voltage. As a result, the layout of the conductor pattern C2 can be reduced, and the wiring board 101 can be reduced in size. In the first embodiment of the present invention, the overcoat 58 is formed in the upper layer and the trimming part TM is filled with the overcoat 58. However, since the overcoat 58 is insulative, there is nothing regarding the withstand voltage. There is no problem.
　次に、配線基板１０１の取出し配線１５は、図２に示すように、アクリル樹脂等の合成樹脂であるアンダーコート５６上に、銀粉がバインダー中に分散された銀層１５ａと、カーボン粉がバインダー中に分散されたカーボン層１５ｃと、が順に形成されて構成されている。つまり、図３に示す配線エリアＬＡに設けられた取出し配線１５が基材１９上に形成されたアンダーコート５６上に設けられているので、配線エリアＬＡに設けられた取出し配線１５が導体部ＣＤ及び不導体部ＮＣと重ならないような構成となっている。このため、取出し配線１５と基材１９との間に導体部ＣＤ及び不導体部ＮＣが存在しないこととなり、導体部ＣＤ及び不導体部ＮＣによる影響を受けることがない。これにより、湿度環境下において、導体部ＣＤ及び不導体部ＮＣに水分が吸湿されて、導体部ＣＤ及び不導体部ＮＣの抵抗値が変化し、取出し配線１５と基材１９との間の浮遊容量が変化するということがない。このことにより、湿度の影響を受けにくい配線基板１０１を提供することができる。 Next, as shown in FIG. 2, the lead-out wiring 15 of the wiring substrate 101 has a silver layer 15 a in which silver powder is dispersed in a binder on an undercoat 56 that is a synthetic resin such as acrylic resin, and carbon powder is a binder. A carbon layer 15c dispersed therein is formed in order. That is, since the extraction wiring 15 provided in the wiring area LA shown in FIG. 3 is provided on the undercoat 56 formed on the base material 19, the extraction wiring 15 provided in the wiring area LA becomes the conductor portion CD. And it is the structure which does not overlap with the nonconductor part NC. For this reason, the conductor portion CD and the nonconductor portion NC do not exist between the lead-out wiring 15 and the base material 19 and are not affected by the conductor portion CD and the nonconductor portion NC. Accordingly, moisture is absorbed by the conductor portion CD and the nonconductor portion NC in a humidity environment, and the resistance values of the conductor portion CD and the nonconductor portion NC change, and the floating between the take-out wiring 15 and the base material 19 occurs. The capacity never changes. As a result, it is possible to provide the wiring board 101 that is not easily affected by humidity.
　また、取出し配線１５は、銀層１５ａを備えているので、透明導電性高分子よりも低い比抵抗を有している。この取出し配線１５は、ユーザが視認しない配線エリアＬＡに設けられているので、透明性が要求されず、より低い比抵抗を有した材質を利用することができる。そして、直接或いは導体配線１３を介して各電極１１に電気的に接続された取出し配線１５は、図３に示すように、配線エリアＬＡに敷設されてまとめられ、基材１９の取出し部１９ｔからコネクタ（図示していない）を介して、外部機器に接続される。 Further, since the extraction wiring 15 includes the silver layer 15a, it has a specific resistance lower than that of the transparent conductive polymer. Since the extraction wiring 15 is provided in the wiring area LA that is not visually recognized by the user, transparency is not required, and a material having a lower specific resistance can be used. Then, as shown in FIG. 3, the extraction wiring 15 electrically connected to each electrode 11 directly or through the conductor wiring 13 is laid and gathered in the wiring area LA, and is taken out from the extraction portion 19 t of the base material 19. It is connected to an external device via a connector (not shown).
　また、図２に示すように、取出し配線１５上には、アクリル樹脂等の合成樹脂からなるカバレッジコート５７が形成されている。 Further, as shown in FIG. 2, a coverage coat 57 made of a synthetic resin such as an acrylic resin is formed on the lead-out wiring 15.
　最後に、配線基板１０１のオーバーコート５８は、アクリル樹脂等の透明な合成樹脂を用い、電極１１、導体配線１３及び取出し配線１５が形成された領域を覆うように形成されている。このオーバーコート５８は、配線基板１０１の耐環境性の向上をはかるために用いている。 Finally, the overcoat 58 of the wiring board 101 is formed using a transparent synthetic resin such as an acrylic resin so as to cover a region where the electrode 11, the conductor wiring 13 and the extraction wiring 15 are formed. This overcoat 58 is used to improve the environmental resistance of the wiring board 101.
　以上のように構成された本発明の第１実施形態の配線基板１０１における、効果について、検証結果を交えながら、以下に纏めて説明する。 The effects of the wiring board 101 according to the first embodiment of the present invention configured as described above will be described below together with verification results.
　図５（ａ）は、本案の実験サンプルＳ１１の構成断面図であり、図５（ｂ）は、比較として用いた比較サンプルＨ６６の構成断面図である。実験サンプルＳ１１と比較サンプルＨ６６との違いは、比較サンプルＨ６６には、取出し配線１５の下層に不導体部ＮＣが形成されており、取出し配線１５と不導体部ＮＣとが重なって配置されている所である。図６（ａ）は、本案の実験サンプルＳ１１の結果のグラフであり、図６（ｂ）は、比較サンプルＨ６６の結果のグラフである。図６の横軸は、図３に示す１５個の電極１１を示し、縦軸は、アナログ／デジタル変換における周波数に対する応答性の変化を数値化した値である。変化が小さい（小さい値）方が良いと云う基準である。また、図６中のデータは、湿度環境に３０分間曝露したデータで、白丸のデータは湿度６０％、黒三角のデータは湿度６５％、白四角のデータは湿度７２％、黒菱形のデータは湿度７８％のデータである。 FIG. 5A is a structural cross-sectional view of the experimental sample S11 of the present proposal, and FIG. 5B is a structural cross-sectional view of a comparative sample H66 used as a comparison. The difference between the experimental sample S11 and the comparative sample H66 is that, in the comparative sample H66, the non-conductor portion NC is formed in the lower layer of the lead-out wiring 15, and the lead-out wiring 15 and the non-conductor portion NC are overlapped. It is a place. FIG. 6A is a graph of the result of the experimental sample S11 of the present proposal, and FIG. 6B is a graph of the result of the comparative sample H66. The horizontal axis of FIG. 6 shows the 15 electrodes 11 shown in FIG. 3, and the vertical axis is a value obtained by quantifying the change in responsiveness to the frequency in the analog / digital conversion. It is a criterion that a smaller change (smaller value) is better. The data in FIG. 6 is data exposed to a humidity environment for 30 minutes. The white circle data is 60% humidity, the black triangle data is 65% humidity, the white square data is 72% humidity, and the black diamond data is It is data of humidity 78%.
　図７（ａ）は、第１実施形態のトリミング部ＴＭを有した配線基板１０１の実験サンプルＳ２２の結果であり、図７（ｂ）は、トリミング部ＴＭを有しない比較サンプルＨ７７の結果である。この実験サンプルＳ２２は、導体パターンＣ２間の距離を極端に狭くした（具体的には５０μｍのスペース）サンプルである。また、図７の横軸は、図３に示す１５個の電極１１を示し、縦軸は、各電極１１が出力した値を示している。各電極１１での変化が少ない方が良いと云う基準である。また、図７中のデータは、初期値と湿度環境に３０分間曝露したデータで、破線で接続したデータは初期値にデータであり、白菱形のデータは湿度７６％、黒丸のデータは湿度８４％、白三角のデータは湿度９０％、黒四角のデータは湿度９５％のデータである。 FIG. 7A shows the result of the experimental sample S22 of the wiring board 101 having the trimming part TM of the first embodiment, and FIG. 7B shows the result of the comparative sample H77 having no trimming part TM. . This experimental sample S22 is a sample in which the distance between the conductor patterns C2 is extremely narrow (specifically, a space of 50 μm). Further, the horizontal axis of FIG. 7 shows the 15 electrodes 11 shown in FIG. 3, and the vertical axis shows the value output by each electrode 11. This is a criterion that it is better to have less change in each electrode 11. The data in FIG. 7 is data exposed to an initial value and a humidity environment for 30 minutes, data connected by a broken line is data to an initial value, white rhombus data is humidity 76%, and black circle data is humidity 84. %, White triangle data is 90% humidity, and black square data is 95% humidity.
　本発明の第１実施形態の配線基板１０１は、配線エリアＬＡに設けられた取出し配線１５が導体部ＣＤ及び不導体部ＮＣと重ならないように配置する構成とした。図５（ａ）に示す実験サンプルＳ１１は、この構成で作製されている。このため、図５（ｂ）に示す比較サンプルＨ６６とは違い、取出し配線１５と基材１９との間に導体部ＣＤ及び不導体部ＮＣが存在しないこととなり、実験サンプルＳ１１は、導体部ＣＤ及び不導体部ＮＣによる影響を受けることがない。これにより、図６（ｂ）で、湿度７２％（白四角のデータ）や湿度７８％（黒菱形のデータ）に曝露されると、電極１１によっては、応答性の変化値が大きくなるのと比較して、図６（ａ）で、いずれの電極１１においても、応答性の変化値は小さいものとなっている。これは、湿度環境下において、導体部ＣＤ及び不導体部ＮＣに水分が吸湿されて、不導体部ＮＣの抵抗値が変化し、取出し配線１５と基材１９との間の浮遊容量が変化するということがないためと考えられる。このことは、取出し配線１５と基材１９との間に不導体部ＮＣがより多く存在する、取出し部１９ｔから遠い電極１１（例えば“Ｏ”、“Ｎ”、“Ｍ”等）に、応答性の変化値が大きくなる傾向が見られることからも言える。以上のことにより、湿度の影響を受けにくい配線基板１０１を提供することができる。 The wiring substrate 101 according to the first embodiment of the present invention has a configuration in which the extraction wiring 15 provided in the wiring area LA is arranged so as not to overlap the conductor portion CD and the non-conductor portion NC. The experimental sample S11 shown in FIG. 5A is produced with this configuration. For this reason, unlike the comparative sample H66 shown in FIG. 5B, the conductor portion CD and the nonconductor portion NC do not exist between the lead-out wiring 15 and the base material 19, and the experimental sample S11 has the conductor portion CD. And is not affected by the non-conductor portion NC. Thus, in FIG. 6B, when exposed to humidity 72% (white square data) and humidity 78% (black diamond data), the responsiveness change value increases depending on the electrode 11. In comparison, in FIG. 6A, the responsiveness change value is small in any of the electrodes 11. This is because moisture is absorbed by the conductor portion CD and the nonconductor portion NC in a humidity environment, the resistance value of the nonconductor portion NC changes, and the stray capacitance between the extraction wiring 15 and the base material 19 changes. This is probably because there is no such thing. This responds to the electrode 11 (for example, “O”, “N”, “M”, etc.) far from the extraction portion 19t where there are more non-conductor portions NC between the extraction wiring 15 and the base material 19. This can also be said from the tendency of the sex change value to increase. As described above, it is possible to provide the wiring board 101 that is not easily affected by humidity.
　また、本発明の第１実施形態では、ビューエリアＶＡの導体パターンＣ２間に、不導体の一部が除去されたトリミング部ＴＭを設けるように、好適に構成した。このため、図７（ａ）に示すように、導体パターンＣ２間の距離を極端に狭くした実験サンプルＳ２２でも、湿度環境に曝露された前後で出力値の変化が小さく、安定した出力が得られている。一方、比較サンプルＨ７７では、導体パターンＣ２間の距離を極端に狭くしたため、図７（ｂ）に示すように、湿度環境に曝露された前後での出力値の変化が大きいものとなっている。これは、このトリミング部ＴＭが不導体部ＮＣを区切る絶縁体となり、不導体部ＮＣに水分が吸湿されることによる影響を低減していると考えられる。以上のことにより、所望の絶縁耐圧を確保しながら、電極１１間或いは電極１１と導体配線１３間を狭くすることができる。このことにより、導体パターンＣ２のレイアウトを小さくすることができ、配線基板１０１の小型化を図ることができる。 In the first embodiment of the present invention, the trimming part TM from which a part of the non-conductor is removed is preferably provided between the conductor patterns C2 in the view area VA. For this reason, as shown in FIG. 7A, even in the experimental sample S22 in which the distance between the conductor patterns C2 is extremely narrow, the change in the output value is small before and after being exposed to the humidity environment, and a stable output is obtained. ing. On the other hand, in the comparative sample H77, since the distance between the conductor patterns C2 is extremely narrow, as shown in FIG. 7B, the change in the output value before and after being exposed to the humidity environment is large. This is considered that the trimming part TM becomes an insulator that separates the non-conductor part NC, and the influence of moisture absorbed by the non-conductor part NC is considered to be reduced. As described above, it is possible to narrow the space between the electrodes 11 or between the electrode 11 and the conductor wiring 13 while ensuring a desired withstand voltage. As a result, the layout of the conductor pattern C2 can be reduced, and the wiring board 101 can be reduced in size.
　次に、本発明の第１実施形態に係わる配線基板１０１の製造方法について説明する。図８は、本発明の第１実施形態に係わる配線基板の製造工程を説明する工程図ＡＡであり、図８（ａ）は、層形成工程Ｐ１１終了後を示した図であり、図８（ｂ）は、レーザ加工工程ＰＬ２終了後を示した図であり、図８（ｃ）は、膜形成工程Ｐ３１終了後を示した図であり、図８（ｄ）は、不導体化工程Ｐ３２終了後を示した図であり、図８（ｅ）は、レジスト印刷終了後を示した図であり、図８（ｆ）は、エッチング工程Ｐ３３終了後を示した図である。図９は、図８の工程図ＡＡに続く工程図ＢＢであり、図９（ａ）は、平坦化工程Ｐ４１終了後を示した図であり、図９（ｂ）は、導電層形成工程Ｐ４２終了後を示した図であり、図９（ｃ）は、被覆工程Ｐ４３終了後を示した図であり、図９（ｄ）は、カバー層工程ＰＣ終了後を示した図であり、図９（ｅ）は、外形加工工程ＰＥ終了後を示した図である。 Next, a method for manufacturing the wiring board 101 according to the first embodiment of the present invention will be described. FIG. 8 is a process diagram AA for explaining the manufacturing process of the wiring board according to the first embodiment of the present invention, and FIG. 8A is a diagram showing a state after the layer formation process P11 is completed, and FIG. FIG. 8B is a view showing the end of the laser processing step PL2, FIG. 8C is a view showing the end of the film forming step P31, and FIG. 8D is the end of the non-conducting step P32. FIG. 8 (e) is a view showing after the resist printing is finished, and FIG. 8 (f) is a view showing after the etching process P33 is finished. FIG. 9 is a process diagram BB following the process diagram AA of FIG. 8, FIG. 9A is a diagram showing the end of the planarization process P41, and FIG. 9B is a conductive layer formation process P42. FIG. 9C is a diagram showing after the end of the covering step P43, FIG. 9D is a diagram showing after the end of the cover layer step PC, and FIG. (E) is the figure which showed the outer shape process PE after completion | finish.
　本発明の配線基板１０１の製造方法は、図８及び図９に示すように、基材１９上に透明導電性高分子からなる透明導電層Ｔ２を形成する層形成工程Ｐ１１と、トリミング部ＴＭを形成するレーザ加工工程ＰＬ２と、透明導電層Ｔ２をパターニングするパターニング工程Ｐ３と、複数の取出し配線１５を形成する配線形成工程Ｐ４と、を有して構成されている。他に、配線基板１０１の製造方法には、オーバーコート５８を形成するカバー層工程ＰＣと、基材１９を切断して外形を形成する外形加工工程ＰＥと、を備えている。 As shown in FIGS. 8 and 9, the method for manufacturing the wiring substrate 101 of the present invention includes a layer forming step P11 for forming a transparent conductive layer T2 made of a transparent conductive polymer on a base material 19, and a trimming portion TM. It has a laser processing step PL2 to be formed, a patterning step P3 for patterning the transparent conductive layer T2, and a wiring formation step P4 for forming a plurality of extraction wirings 15. In addition, the method for manufacturing the wiring board 101 includes a cover layer process PC for forming the overcoat 58 and an outer shape processing process PE for cutting the base material 19 to form an outer shape.
　配線基板１０１の製造方法は、先ず、平坦な基材１９を準備し、図８（ａ）に示すように、基材１９の表面に透明導電性高分子からなる透明導電層Ｔ２を形成する層形成工程Ｐ１１を行う。層形成工程Ｐ１１における透明導電層Ｔ２の形成は、水溶液中に分散されたＰＥＤＯＴ：ＰＳＳを基材１９上の全面に塗布し、乾燥／硬化することにより行われる。 In the method of manufacturing the wiring substrate 101, first, a flat base 19 is prepared, and a layer for forming a transparent conductive layer T2 made of a transparent conductive polymer on the surface of the base 19 as shown in FIG. The formation process P11 is performed. The formation of the transparent conductive layer T2 in the layer forming step P11 is performed by applying PEDOT: PSS dispersed in an aqueous solution to the entire surface of the substrate 19 and drying / curing.
　次に、トリミング部ＴＭを形成するレーザ加工工程ＰＬ２を行う。レーザ加工工程ＰＬ２は、ＹＡＧレーザ装置を用い、透明導電層Ｔ２にレーザ光を照射し、照射した部分の透明導電層Ｔ２を除去することにより、図８（ｂ）に示すように、この除去された部分にトリミング部ＴＭを形成している。このため、透明導電層Ｔ２が除去されているので、後の工程で、透明導電性高分子である透明導電層Ｔ２を不導体化して得られる不導体部ＮＣがこのトリミング部ＴＭに形成されることはない。これにより、電極１１間或いは電極１１と導体配線１３間における絶縁耐圧を向上させることができる。また、レーザ光を用いているので、狭い幅のトリミング部ＴＭを容易に作製することができる。 Next, a laser processing step PL2 for forming the trimming portion TM is performed. In the laser processing step PL2, by using a YAG laser device, the transparent conductive layer T2 is irradiated with laser light, and the irradiated portion of the transparent conductive layer T2 is removed, as shown in FIG. 8B. The trimming part TM is formed in the part. For this reason, since the transparent conductive layer T2 is removed, a non-conductive portion NC obtained by making the transparent conductive layer T2 which is a transparent conductive polymer non-conductive in the subsequent process is formed in the trimming portion TM. There is nothing. Thereby, the withstand voltage between the electrodes 11 or between the electrode 11 and the conductor wiring 13 can be improved. Moreover, since the laser beam is used, the trimming part TM having a narrow width can be easily manufactured.
　また、このトリミング部ＴＭは、図３に示すビューエリアＶＡの導体パターンＣ２間に
相当する部分に形成されている。これにより、所望の絶縁耐圧を確保しながら、電極１１
間或いは電極１１と導体配線１３間を狭くしたレイアウトすることができる。 Further, the trimming portion TM is formed in a portion corresponding to the space between the conductor patterns C2 in the view area VA shown in FIG. Thereby, the electrode 11 is secured while ensuring a desired withstand voltage.
A layout in which the space between the electrodes 11 and the conductor wiring 13 is narrow can be achieved.
　次に、透明導電層Ｔ２をパターニングするパターニング工程Ｐ３を行う。パターニング工程Ｐ３は、図８（ｃ）ないし図８（ｆ）に示すように、レジスト膜Ｒ３１を形成する膜形成工程Ｐ３１と、不導体部ＮＣを形成する不導体化工程Ｐ３２と、配線エリアＬＡにおける不導体部ＮＣを除去するエッチング工程Ｐ３３と、を有している。 Next, a patterning step P3 for patterning the transparent conductive layer T2 is performed. As shown in FIGS. 8C to 8F, the patterning step P3 includes a film formation step P31 for forming a resist film R31, a non-conductor step P32 for forming a non-conductor portion NC, and a wiring area LA. And an etching step P33 for removing the non-conductor portion NC.
　先ず、図８（ｃ）に示すように、パターニング工程Ｐ３の膜形成工程Ｐ３１で、透明導電層Ｔ２上に、パターンニングされたレジスト膜Ｒ３１を形成する。このレジスト膜Ｒ３１の形成は、スクリーン印刷でレジストインクを塗布し、乾燥／硬化することにより行われる。 First, as shown in FIG. 8C, a patterned resist film R31 is formed on the transparent conductive layer T2 in the film forming process P31 of the patterning process P3. The resist film R31 is formed by applying a resist ink by screen printing and drying / curing.
　次に、図８（ｄ）に示すように、パターニング工程Ｐ３の不導体化工程Ｐ３２で、透明導電層Ｔ２が晒された部分の透明導電性高分子を不導体化して不導体部ＮＣを形成する。不導体部ＮＣの形成は、酸化剤が含有されたエッチング液を用い、このエッチング液を透明導電性高分子に晒して、その部分の透明導電性高分子を酸化することにより行われる。この不導体部ＮＣを形成することにより、レジスト膜Ｒ３１で保護された透明導電性高分子が導体部ＣＤとなり、複数の電極１１と複数の導体配線１３とを有した導体パターンＣ２が形成される。その後、レジスト膜Ｒ３１を剥離して、洗浄／乾燥をする工程を行う。　 Next, as shown in FIG. 8D, in the non-conductive step P32 of the patterning step P3, the transparent conductive polymer in the portion where the transparent conductive layer T2 is exposed is made non-conductive to form a non-conductive portion NC. To do. The nonconductor portion NC is formed by using an etching solution containing an oxidizing agent, exposing the etching solution to a transparent conductive polymer, and oxidizing the transparent conductive polymer in that portion. By forming this non-conductor portion NC, the transparent conductive polymer protected by the resist film R31 becomes the conductor portion CD, and a conductor pattern C2 having a plurality of electrodes 11 and a plurality of conductor wirings 13 is formed. . Thereafter, the resist film R31 is peeled off and cleaning / drying is performed. *
　次に、パターニング工程Ｐ３のエッチング工程Ｐ３３を行う。先ず、図８（ｅ）に示すように、図３に示すビューエリアＶＡの全体を覆うようにして、パターンニングされたエッチングレジスト膜Ｒ３３を形成する。このエッチングレジスト膜Ｒ３３の形成は、スクリーン印刷でレジストインクを塗布し、乾燥／硬化することにより行われる。その際に、図３に示す配線エリアＬＡにおける不導体部ＮＣが晒される。 Next, the etching process P33 of the patterning process P3 is performed. First, as shown in FIG. 8E, a patterned etching resist film R33 is formed so as to cover the entire view area VA shown in FIG. The etching resist film R33 is formed by applying a resist ink by screen printing and drying / curing. At that time, the non-conductor portion NC in the wiring area LA shown in FIG. 3 is exposed.
　次に、エッチング工程Ｐ３３は、酸化剤が含有されたエッチング液を用い、配線エリアＬＡの不導体部ＮＣをエッチングして除去する。その後、エッチングレジスト膜Ｒ３３を剥離した後、洗浄／乾燥して、図８（ｆ）に示す状態とする。 Next, in the etching step P33, the non-conductive portion NC of the wiring area LA is etched and removed using an etching solution containing an oxidizing agent. Thereafter, the etching resist film R33 is peeled off, and then washed / dried to obtain the state shown in FIG.
　パターニング工程Ｐ３が終了した後、次に、複数の取出し配線１５を形成する配線形成工程Ｐ４を行う。配線形成工程Ｐ４は、図９（ａ）ないし図９（ｃ）に示すように、アンダーコート５６を形成する平坦化工程Ｐ４１と、取出し配線１５を形成する導電層形成工程Ｐ４２と、カバレッジコート５７を形成する被覆工程Ｐ４３と、を有している。 After the patterning process P3 is completed, a wiring forming process P4 for forming a plurality of lead-out wirings 15 is performed next. 9A to 9C, the wiring formation process P4 includes a planarization process P41 for forming the undercoat 56, a conductive layer formation process P42 for forming the extraction wiring 15, and a coverage coat 57. Covering step P43 for forming
　先ず、図９（ａ）に示すように、配線形成工程Ｐ４の平坦化工程Ｐ４１で、不導体部ＮＣが除去された部分の基材１９上に、アンダーコート５６を形成する。このアンダーコート５６の形成は、スクリーン印刷でアンダーコート用インクを塗布し、乾燥／硬化することにより行われる。 First, as shown in FIG. 9A, an undercoat 56 is formed on the base material 19 where the non-conductor portion NC has been removed in the planarization step P41 of the wiring formation step P4. The undercoat 56 is formed by applying an undercoat ink by screen printing and drying / curing.
　次に、図９（ｂ）に示すように、配線形成工程Ｐ４の導電層形成工程Ｐ４２で、銀層１５ａとカーボン層１５ｃを形成する。先ず、銀粉がバインダー中に分散された銀ペーストを用い、スクリーン印刷でアンダーコート５６上に銀ペーストを塗布し、乾燥／硬化することにより銀層１５ａを形成する。次に、カーボン粉がバインダー中に分散されたカーボンペーストを用い、スクリーン印刷で銀層１５ａにカーボンペーストを塗布し、乾燥／硬化することによりカーボン層１５ｃを形成する。このようにして、基材１９上に複数の取出し配線１５が形成される。なお、このカーボン層１５ｃは、銀層１５ａの耐環境性を向上させるために用いている。 Next, as shown in FIG. 9B, the silver layer 15a and the carbon layer 15c are formed in the conductive layer forming step P42 of the wiring forming step P4. First, using a silver paste in which silver powder is dispersed in a binder, the silver paste is applied on the undercoat 56 by screen printing, and dried / cured to form the silver layer 15a. Next, using a carbon paste in which carbon powder is dispersed in a binder, the carbon paste is applied to the silver layer 15a by screen printing, and dried / cured to form the carbon layer 15c. In this way, a plurality of extraction wirings 15 are formed on the base material 19. The carbon layer 15c is used to improve the environmental resistance of the silver layer 15a.
　次に、図９（ｃ）に示すように、配線形成工程Ｐ４の被覆工程Ｐ４３で、取出し配線１５を覆うカバレッジコート５７を形成する。このカバレッジコート５７の形成は、スクリーン印刷でカバレッジコート用インクを塗布し、乾燥／硬化することにより行われる。 Next, as shown in FIG. 9C, a coverage coat 57 that covers the extraction wiring 15 is formed in the covering process P43 of the wiring forming process P4. The coverage coat 57 is formed by applying coverage coat ink by screen printing and drying / curing.
　以上のようにして、図８（ｃ）ないし図８（ｆ）に示すパターニング工程Ｐ３と、図９（ａ）ないし図９（ｃ）に示す配線形成工程Ｐ４と、を行うことによって、複数の取出し配線１５が設けられる配線エリアＬＡに不導体部ＮＣが存在しない配線基板１０１を得ることができる。このため、湿度環境下において、不導体部ＮＣに水分が吸湿されて、不導体部ＮＣの抵抗値が変化し、取出し配線１５と基材１９との間の浮遊容量が変化するということがない配線基板１０１を得ることができる。 By performing the patterning process P3 shown in FIGS. 8C to 8F and the wiring formation process P4 shown in FIGS. 9A to 9C as described above, a plurality of processes are performed. It is possible to obtain the wiring board 101 in which the nonconductor portion NC does not exist in the wiring area LA where the extraction wiring 15 is provided. For this reason, in the humidity environment, moisture is absorbed by the non-conductor portion NC, the resistance value of the non-conductor portion NC changes, and the stray capacitance between the extraction wiring 15 and the base material 19 does not change. The wiring board 101 can be obtained.
　次に、図９（ｄ）に示すように、オーバーコート５８を形成するカバー層工程ＰＣを行う。カバー層工程ＰＣは、オーバーコート用インクを用い、電極１１、導体配線１３及び取出し配線１５が形成された領域にスクリーン印刷でオーバーコート用インクを塗布し、乾燥／硬化することにより行われる。 Next, as shown in FIG. 9D, a cover layer process PC for forming the overcoat 58 is performed. The cover layer process PC is performed by using an overcoat ink, applying the overcoat ink to the region where the electrode 11, the conductor wiring 13 and the extraction wiring 15 are formed by screen printing and drying / curing.
　最後に、ビク型を用いて、外形加工工程ＰＥを行い（図９（ｅ）を参照）、図１に示すような外形にする。 Finally, the outer shape processing step PE is performed using the big die (see FIG. 9 (e)) to obtain the outer shape as shown in FIG.
　以上のように行われる本発明の第１実施形態に係わる配線基板１０１の製造方法における、効果について、以下に纏めて説明する。 The effects of the method for manufacturing the wiring board 101 according to the first embodiment of the present invention performed as described above will be described below.
　本発明の第１実施形態に係わる配線基板１０１の製造方法は、パターニング工程Ｐ３には、レジスト膜Ｒ３１を形成する膜形成工程Ｐ３１と、不導体部ＮＣを形成する不導体化工程Ｐ３２と、配線エリアＬＡにおける不導体部ＮＣを除去するエッチング工程Ｐ３３と、を有している。これにより、複数の取出し配線１５が設けられる配線エリアＬＡに不導体部ＮＣが存在しない配線基板１０１を得ることができる。このため、湿度環境下において、不導体部ＮＣに水分が吸湿されて、不導体部ＮＣの抵抗値が変化し、取出し配線１５と基材１９との間の浮遊容量が変化するということがない配線基板１０１を得ることができる。このことにより、湿度の影響を受けにくい配線基板１０１を提供することができる。 In the method for manufacturing the wiring substrate 101 according to the first embodiment of the present invention, the patterning step P3 includes a film forming step P31 for forming the resist film R31, a non-conductor step P32 for forming the non-conductor portion NC, and a wiring. And an etching step P33 for removing the non-conductor portion NC in the area LA. Thereby, it is possible to obtain the wiring substrate 101 in which the non-conductor portion NC does not exist in the wiring area LA where the plurality of lead-out wirings 15 are provided. For this reason, in the humidity environment, moisture is absorbed by the non-conductor portion NC, the resistance value of the non-conductor portion NC changes, and the stray capacitance between the extraction wiring 15 and the base material 19 does not change. The wiring board 101 can be obtained. As a result, it is possible to provide the wiring board 101 that is not easily affected by humidity.
　また、トリミング部ＴＭを形成するレーザ加工工程ＰＬ２を有しているので、電極１１間或いは電極１１と導体配線１３間における絶縁耐圧を向上させることができる配線基板１０１を容易に作製することができる。更に、トリミング部ＴＭの幅を狭くして作製することができるとともに、所望の絶縁耐圧を確保しながら、電極１１間或いは電極１１と導体配線１３間を狭くレイアウトすることができる。このことにより、導体パターンＣ２の全体のレイアウトを小さくすることができ、小型化が図れた配線基板１０１を提供することができる。 In addition, since the laser processing step PL2 for forming the trimming portion TM is included, the wiring substrate 101 that can improve the withstand voltage between the electrodes 11 or between the electrodes 11 and the conductor wiring 13 can be easily manufactured. . Further, the trimming portion TM can be manufactured with a narrow width, and a layout between the electrodes 11 or between the electrodes 11 and the conductor wiring 13 can be narrowed while ensuring a desired withstand voltage. As a result, the overall layout of the conductor pattern C2 can be reduced, and the wiring board 101 that can be miniaturized can be provided.
　［第２実施形態］
　図１０は、本発明の第２実施形態の配線基板１０２を説明する分解斜視図である。図１０では、導体パターンＣ２と取出し配線２５の一部を省略している。図１１は、本発明の第２実施形態の配線基板１０２を説明する構成断面図である。なお、図１１の構成断面図は、説明を分かり易くするため、任意の箇所における断面の構成を実際のサイズとは異なって示している。また、第２実施形態の配線基板１０２は、第１実施形態に対し、２つの基材２９（２９Ａ、２９Ｂ）を設けている構成が主に異なる。なお、第１実施形態と同一構成については、同一符号を付して詳細な説明は省略する。 [Second Embodiment]
FIG. 10 is an exploded perspective view illustrating the wiring board 102 according to the second embodiment of the present invention. In FIG. 10, the conductor pattern C2 and a part of the extraction wiring 25 are omitted. FIG. 11 is a structural cross-sectional view illustrating a wiring board 102 according to the second embodiment of the present invention. Note that the configuration cross-sectional view of FIG. 11 shows a cross-sectional configuration at an arbitrary location different from the actual size for easy understanding. Further, the wiring board 102 of the second embodiment is mainly different from the first embodiment in that two base materials 29 (29A, 29B) are provided. In addition, about the same structure as 1st Embodiment, the same code | symbol is attached | subjected and detailed description is abbreviate | omitted.
　本発明の第２実施形態の配線基板１０２は、図１０に示すような矩形の外形を呈しており、図１０及び図１１に示すように、２つの基材２９（２９Ａ、２９Ｂ）と、それぞれの基材２９の表面に形成された複数の電極２１（２１Ａ、２１Ｂ）と、複数の電極２１と接続された複数の導体配線２３（２３Ａ、２３Ｂ）（図１１のみ図示）と、それぞれの複数の電極２１（２１Ａ、２１Ｂ）或いは複数の導体配線２３（２３Ａ、２３Ｂ）と接続された複数の取出し配線２５（２５Ａ、２５Ｂ）と、を備えて構成されている。そして、配線基板１０２は、図１０に示すように、複数の電極２１と複数の導体配線（図示していない）とを有した導体パターンＣ２が設けられたビューエリアＶＡと、複数の取出し配線２５が設けられた配線エリアＬＡと、で区切られたエリアを有している。また、第２実施形態の配線基板１０２には、図１０及び図１１に示すように、基材２９Ａと基材２９Ｂとを接着する接着層６６と、基材２９Ｂの下方側（図１０に示すＺ２側）に配設される成形体８８と、成形体８８と基材２９と接着する接着層７７と、を有している。この第２実施形態の配線基板１０２は、基材２９Ａの上方側（図１０に示すＺ１側）に図示していない表示パネルが配設され、この表示パネルにユーザの手指等が近接または接触した際に、配線基板１０２がユーザの手指等を検知し、表示パネルに対応した入力操作が行えるためのセンサ基板として用いられる。 The wiring board 102 of the second embodiment of the present invention has a rectangular outer shape as shown in FIG. 10, and as shown in FIGS. 10 and 11, two base materials 29 (29A, 29B), and A plurality of electrodes 21 (21A, 21B) formed on the surface of the substrate 29, a plurality of conductor wirings 23 (23A, 23B) connected to the plurality of electrodes 21 (only shown in FIG. 11), and a plurality of each Electrode 21 (21A, 21B) or a plurality of lead wires 25 (25A, 25B) connected to a plurality of conductor wires 23 (23A, 23B). As shown in FIG. 10, the wiring board 102 includes a view area VA provided with a conductor pattern C <b> 2 having a plurality of electrodes 21 and a plurality of conductor wirings (not shown), and a plurality of extraction wirings 25. And an area divided by a wiring area LA. Further, as shown in FIGS. 10 and 11, the wiring substrate 102 of the second embodiment has an adhesive layer 66 for bonding the base material 29A and the base material 29B, and a lower side of the base material 29B (shown in FIG. 10). A molded body 88 disposed on the Z2 side), and an adhesive layer 77 that adheres to the molded body 88 and the base material 29. In the wiring board 102 of the second embodiment, a display panel (not shown) is disposed on the upper side (Z1 side shown in FIG. 10) of the base material 29A, and a user's finger or the like is in proximity to or in contact with the display panel. At this time, the wiring board 102 is used as a sensor board for detecting a user's fingers and the like and performing an input operation corresponding to the display panel.
　また、本発明の配線基板１０２は、図１１に示すように、ビューエリアＶＡにおいて、透明導電性高分子の一部が不導体化されてなる不導体部ＮＣと、不導体部ＮＣで区切られた透明導電性高分子からなる導体部ＣＤと、を備えており、上述した導体パターンＣ２がこの導体部ＣＤから形成されている。 Further, as shown in FIG. 11, the wiring board 102 of the present invention is divided in the view area VA by a non-conductive portion NC in which a part of the transparent conductive polymer is made non-conductive and a non-conductive portion NC. A conductor portion CD made of a transparent conductive polymer, and the conductor pattern C2 described above is formed from the conductor portion CD.
　また、本発明の配線基板１０２は、図１１に示すように、配線エリアＬＡにおいて、複数の取出し配線２５が導体部ＣＤ及び不導体部ＮＣと重ならないように配置されている。つまり、図１１に示すように、複数の取出し配線２５Ａの上層側或いは複数の取出し配線２５Ｂの下層側に、導体部ＣＤ及び不導体部ＮＣが設けられていなく、取出し配線２５と基材２９との間に導体部ＣＤ及び不導体部ＮＣが存在しないこととなる。なお、第１実施形態と同様に、複数の取出し配線２５と複数の電極２１或いは複数の導体配線２３とが接続している部分は、複数の取出し配線２５と導体部ＣＤとが重なって配置されているとは云わない。 Further, as shown in FIG. 11, the wiring board 102 of the present invention is arranged in the wiring area LA so that the plurality of extraction wirings 25 do not overlap with the conductor portion CD and the non-conductor portion NC. That is, as shown in FIG. 11, the conductor portion CD and the non-conductor portion NC are not provided on the upper layer side of the plurality of extraction wires 25A or the lower layer side of the plurality of extraction wires 25B. The conductor portion CD and the nonconductor portion NC do not exist between the two. As in the first embodiment, the portion where the plurality of extraction wirings 25 and the plurality of electrodes 21 or the plurality of conductor wirings 23 are connected is arranged such that the plurality of extraction wirings 25 and the conductor portion CD overlap. I'm not saying that.
　次に、配線基板１０２の基材２９Ａ及び基材２９Ｂは、透明なポリエチレンテレフタレート（ＰＥＴ）やポリエチレンナフタレート（ＰＥＮ)等のフィルムを用いており、矩形の外形に加工されている。 Next, the base material 29A and the base material 29B of the wiring board 102 are made of a transparent film such as polyethylene terephthalate (PET) or polyethylene naphthalate (PEN), and are processed into a rectangular outer shape.
　次に、配線基板１０２の電極２１Ａ及び電極２１Ｂは、基材２９の片面側に形成され（図１１を参照）、透明導電性高分子である、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）とポリスチレンスルホン酸（ＰＳＳ）の混合体（以下、ＰＥＤＯＴ：ＰＳＳと表記する）を用いている。このＰＥＤＯＴ：ＰＳＳは、透明であり、しかも充分な透明性を確保しつつ所望の導電性を得ることができる材料である。また、ＰＥＤＯＴ：ＰＳＳは、水分散性であるので、容易に塗布することができるとともに、乾燥、硬化させることにより容易に成膜を行うことができる。 Next, the electrode 21A and the electrode 21B of the wiring board 102 are formed on one side of the base material 29 (see FIG. 11), and are transparent conductive polymers such as polyethylene dioxythiophene (PEDOT) and polystyrene sulfonic acid ( A mixture of PSS) (hereinafter referred to as PEDOT: PSS) is used. This PEDOT: PSS is a material that is transparent and can obtain desired conductivity while ensuring sufficient transparency. Moreover, since PEDOT: PSS is water-dispersible, it can be easily applied, and can be easily formed by drying and curing.
　次に、配線基板１０２の導体配線２３Ａ及び導体配線２３Ｂは、電極２１と同様に、透明導電性高分子であるＰＥＤＯＴ：ＰＳＳを用いて形成されている。この導体配線２３と電極２１は、図１１に示すように、導体パターンＣ２としてビューエリアＶＡに設けられている。また、導体配線２３と電極２１は、図１１に示すように、透明導電性高分子の一部を不導体化して不導体部ＮＣとすることで、不導体部ＮＣで区切られた透明導電性高分子からなる導体部ＣＤが形成され、導体パターンＣ２としている。 Next, similarly to the electrode 21, the conductor wiring 23A and the conductor wiring 23B of the wiring substrate 102 are formed using PEDOT: PSS which is a transparent conductive polymer. As shown in FIG. 11, the conductor wiring 23 and the electrode 21 are provided in the view area VA as a conductor pattern C2. Further, as shown in FIG. 11, the conductor wiring 23 and the electrode 21 are made of a transparent conductive polymer separated by a non-conductive portion NC by making a part of the transparent conductive polymer non-conductive to form a non-conductive portion NC. A conductor portion CD made of a polymer is formed as a conductor pattern C2.
　また、本発明の第２実施形態では、図１１に示すように、ビューエリアＶＡの導体パターンＣ２間に、不導体部ＮＣの一部が形成されていないトリミング部ＴＭが設けられている。このトリミング部ＴＭは、不導体部ＮＣが形成されていないので、基材２９が露出している。そして、電極２１Ａ及び導体配線２３Ａと電極２１Ｂ及び導体配線２３Ｂとが対向するように基材２９Ａと基材２９Ｂとが接着された際には、このトリミング部ＴＭが接着層６６で充填される。これにより、このトリミング部ＴＭが不導体部ＮＣを区切る絶縁体となり、電極２１間或いは電極２１と導体配線２３間における絶縁耐圧を向上させることができる。このため、所望の絶縁耐圧を確保しながら、電極２１間或いは電極２１と導体配線２３間を狭くすることができる。このことにより、導体パターンＣ２のレイアウトを小さくすることができ、配線基板１０２の小型化を図ることができる。なお、本発明の第２実施形態では、接着層６６が絶縁性なので、絶縁耐圧に関して何等問題は発生しない。 In the second embodiment of the present invention, as shown in FIG. 11, a trimming portion TM in which a part of the non-conductor portion NC is not formed is provided between the conductor patterns C2 of the view area VA. Since the non-conductor portion NC is not formed in the trimming portion TM, the base material 29 is exposed. When the base material 29A and the base material 29B are bonded so that the electrode 21A and the conductor wiring 23A and the electrode 21B and the conductor wiring 23B face each other, the trimming portion TM is filled with the adhesive layer 66. Thereby, this trimming part TM becomes an insulator which divides the non-conductor part NC, and the withstand voltage between the electrodes 21 or between the electrode 21 and the conductor wiring 23 can be improved. For this reason, between the electrodes 21 or between the electrode 21 and the conductor wiring 23 can be made narrow, ensuring a desired withstand voltage. As a result, the layout of the conductor pattern C2 can be reduced, and the wiring board 102 can be reduced in size. In the second embodiment of the present invention, since the adhesive layer 66 is insulative, no problem occurs with respect to the withstand voltage.
　次に、配線基板１０２の取出し配線２５Ａ及び取出し配線２５Ｂは、図１１に示すように、それぞれの基材２９上に銀粉がバインダー中に分散された銀層２５ａと、カーボン粉がバインダー中に分散されたカーボン層２５ｃと、が順に形成されて構成されている。つまり、図１１に示す配線エリアＬＡに設けられた取出し配線２５が基材２９上に設けられているので、配線エリアＬＡに設けられた取出し配線２５が導体部ＣＤ及び不導体部ＮＣと重ならないような構成となっている。このため、取出し配線２５と基材２９との間に導体部ＣＤ及び不導体部ＮＣが存在しないこととなり、導体部ＣＤ及び不導体部ＮＣによる影響を受けることがない。これにより、湿度環境下において、導体部ＣＤ及び不導体部ＮＣに水分が吸湿されて、導体部ＣＤ及び不導体部ＮＣの抵抗値が変化し、取出し配線２５と基材２９との間の浮遊容量が変化するということがない。このことにより、湿度の影響を受けにくい配線基板１０２を提供することができる。 Next, as shown in FIG. 11, the extraction wiring 25A and the extraction wiring 25B of the wiring board 102 have a silver layer 25a in which silver powder is dispersed in a binder on each base material 29, and carbon powder is dispersed in the binder. The formed carbon layer 25c is formed in order. That is, since the extraction wiring 25 provided in the wiring area LA shown in FIG. 11 is provided on the base material 29, the extraction wiring 25 provided in the wiring area LA does not overlap the conductor portion CD and the non-conductor portion NC. It has a configuration like this. For this reason, the conductor portion CD and the nonconductor portion NC do not exist between the take-out wiring 25 and the base material 29, and are not affected by the conductor portion CD and the nonconductor portion NC. Accordingly, moisture is absorbed by the conductor portion CD and the nonconductor portion NC in a humidity environment, and the resistance values of the conductor portion CD and the nonconductor portion NC change, and the floating between the take-out wiring 25 and the base material 29 is caused. The capacity never changes. As a result, it is possible to provide the wiring board 102 that is not easily affected by humidity.
　また、取出し配線２５は、銀層２５ａを備えているので、透明導電性高分子よりも低い比抵抗を有している。この取出し配線２５は、ユーザが視認しない配線エリアＬＡに設けられているので、透明性が要求されず、より低い比抵抗を有した材質を利用することができる。そして、直接或いは導体配線２３を介して各電極２１に電気的に接続された取出し配線２５は、図１０に示すように、配線エリアＬＡに敷設されて引き回され、基材２９の取出し部２９ｔからコネクタ（図示していない）を介して、外部機器に接続される。 Further, since the extraction wiring 25 includes the silver layer 25a, it has a specific resistance lower than that of the transparent conductive polymer. Since the extraction wiring 25 is provided in the wiring area LA that is not visually recognized by the user, transparency is not required, and a material having a lower specific resistance can be used. Then, the extraction wiring 25 electrically connected to each electrode 21 directly or via the conductor wiring 23 is laid and routed in the wiring area LA as shown in FIG. To an external device via a connector (not shown).
　次に、配線基板１０２の成形体８８は、ポリエチレンテレフタレート（ＰＥＴ）やポリカーボネート（ＰＣ、polycarbonate）等の透明な合成樹脂を用いて、射出成形を行って成形されている。この成形体８８と基材２９Ａ及び基材２９Ｂが接着された基板とは、図１１に示すように、接着層７７で接着されている。なお、ビューエリアＶＡに設けられた導体パターンＣ２と前述した基材２９とこの成形体８８とが透明なので、例えば配線基板１０２の背面（図１１に示すＺ２側）に照光部材が配設された場合、表示パネルを視認するユーザに対して、照光により視認させやすくすることができる。 Next, the molded body 88 of the wiring substrate 102 is molded by injection molding using a transparent synthetic resin such as polyethylene terephthalate (PET) or polycarbonate (PC). The molded body 88 and the substrate to which the base material 29A and the base material 29B are bonded are bonded by an adhesive layer 77 as shown in FIG. Since the conductor pattern C2 provided in the view area VA, the base material 29 and the molded body 88 described above are transparent, for example, an illumination member is disposed on the back surface (Z2 side shown in FIG. 11) of the wiring board 102. In this case, the user who visually recognizes the display panel can easily be visually recognized by illumination.
　最後に、配線基板１０２の接着層６６及び接着層７７は、アクリル樹脂等の透明な合成樹脂を用いて形成され、ビューエリアＶＡにおける透明性を確保している。 Finally, the adhesive layer 66 and the adhesive layer 77 of the wiring board 102 are formed using a transparent synthetic resin such as an acrylic resin, and ensure transparency in the view area VA.
　以上のように構成された本発明の第２実施形態の配線基板１０２における、効果について、以下に纏めて説明する。 The effects of the wiring board 102 according to the second embodiment of the present invention configured as described above will be described below.
　本発明の第２実施形態の配線基板１０２は、配線エリアＬＡに設けられた取出し配線２５が導体部ＣＤ及び不導体部ＮＣと重ならないように配置する構成とした。このため、取出し配線２５（２５Ａ、２５Ｂ）と基材２９（２９Ａ、２９Ｂ）との間に導体部ＣＤ及び不導体部ＮＣが存在しないこととなり、導体部ＣＤ及び不導体部ＮＣによる影響を受けることがない。つまり、湿度環境下において、導体部ＣＤ及び不導体部ＮＣに水分が吸湿されて、不導体部ＮＣの抵抗値が変化し、取出し配線２５と基材２９との間の浮遊容量が変化するということがないためと考えられる。このことにより、湿度の影響を受けにくい配線基板１０２を提供することができる。 The wiring board 102 according to the second embodiment of the present invention is arranged so that the extraction wiring 25 provided in the wiring area LA does not overlap the conductor portion CD and the non-conductor portion NC. For this reason, the conductor portion CD and the nonconductor portion NC do not exist between the take-out wiring 25 (25A, 25B) and the base material 29 (29A, 29B), and are affected by the conductor portion CD and the nonconductor portion NC. There is nothing. That is, in a humidity environment, moisture is absorbed by the conductor portion CD and the nonconductor portion NC, the resistance value of the nonconductor portion NC changes, and the stray capacitance between the extraction wiring 25 and the base material 29 changes. This is probably because there is nothing. As a result, it is possible to provide the wiring board 102 that is not easily affected by humidity.
　また、本発明の第２実施形態では、ビューエリアＶＡの導体パターンＣ２間に、不導体の一部が除去されたトリミング部ＴＭを設けるように、好適に構成した。このため、このトリミング部ＴＭが不導体部ＮＣを区切る絶縁体となり、不導体部ＮＣに水分が吸湿されることによる影響を低減していると考えられる。このことにより、所望の絶縁耐圧を確保しながら、電極２１（２１Ａ、２１Ｂ）間或いは電極２１と導体配線２３（２３Ａ、２３Ｂ）間を狭くすることができる。このことにより、導体パターンＣ２のレイアウトを小さくすることができ、配線基板１０２の小型化を図ることができる。 In the second embodiment of the present invention, the trimming part TM from which a part of the non-conductor is removed is preferably provided between the conductor patterns C2 in the view area VA. For this reason, this trimming part TM becomes an insulator which divides the nonconductor part NC, and it is thought that the influence by moisture being absorbed by the nonconductor part NC is reduced. This makes it possible to narrow the gap between the electrodes 21 (21A, 21B) or the gap between the electrode 21 and the conductor wiring 23 (23A, 23B) while ensuring a desired withstand voltage. As a result, the layout of the conductor pattern C2 can be reduced, and the wiring board 102 can be reduced in size.
　次に、本発明の第２実施形態に係わる配線基板１０２の製造方法について説明する。図１２は、本発明の第２実施形態に係わる配線基板の製造工程を説明する工程図ＣＣであり、図１２（ａ）は、層形成工程Ｐ２１終了後を示した図であり、図１２（ｂ）は、膜形成工程Ｐ３１終了後を示した図であり、図１２（ｃ）は、パターン化工程ＰＡ３２終了後を示した図であり、図１２（ｄ）は、レーザ加工工程ＰＬ４終了後を示した図であり、図１２（ｅ）は、配線形成工程Ｐ４終了後を示した図である。図１３は、図１２の工程図ＣＣに続く工程図ＤＤであり、図１３（ｂ）は、基材２９Ａと基材２９Ｂとを対向させた状態を示した図であり、図１３（ｂ）は、貼合せ工程ＰＢ終了後を示した図であり、図１３（ｃ）は、外形加工工程ＰＥ終了後を示した図であり、図１３（ｄ）は、成形工程ＰＦ終了後を示した図である。 Next, a method for manufacturing the wiring board 102 according to the second embodiment of the present invention will be described. FIG. 12 is a process diagram CC for explaining a manufacturing process of a wiring board according to the second embodiment of the present invention, and FIG. 12 (a) is a diagram showing the end of the layer forming process P21, and FIG. FIG. 12B is a view showing the end of the film forming process P31, FIG. 12C is a view showing the end of the patterning process PA32, and FIG. 12D is the view after the end of the laser processing process PL4. FIG. 12E is a diagram illustrating the state after the end of the wiring formation process P4. FIG. 13 is a process diagram DD following the process diagram CC of FIG. 12, and FIG. 13B is a diagram showing a state in which the base material 29A and the base material 29B are opposed to each other, and FIG. Fig. 13 (c) is a view showing the end of the bonding step PB, Fig. 13 (c) is a view showing the end of the outer shape processing step PE, and Fig. 13 (d) is showing the end of the forming step PF. FIG.
　本発明の配線基板１０２の製造方法は、図１２及び図１３に示すように、基材２９上に透明導電性高分子からなる透明導電層Ｔ２を形成する層形成工程Ｐ２１と、透明導電層Ｔ２をパターニングするパターニング工程Ｐ３と、トリミング部ＴＭを形成するレーザ加工工程ＰＬ４と、複数の取出し配線２５を形成する配線形成工程Ｐ４と、を有して構成されている。他に、配線基板１０２の製造方法には、２枚の基材２９（２９Ａ、２９Ｂ）を貼り合わせる貼合せ工程ＰＢと、基材２９を切断して外形を形成する外形加工工程ＰＥと、基材２９を成形体８８に貼り付ける成形工程ＰＦと、を備えている。 As shown in FIGS. 12 and 13, the method of manufacturing the wiring board 102 of the present invention includes a layer forming step P21 for forming a transparent conductive layer T2 made of a transparent conductive polymer on a base material 29, and a transparent conductive layer T2. A patterning step P3 for patterning, a laser processing step PL4 for forming the trimming portion TM, and a wiring formation step P4 for forming a plurality of lead-out wirings 25. In addition, the manufacturing method of the wiring substrate 102 includes a bonding process PB for bonding two base materials 29 (29A and 29B), an outer shape processing step PE for cutting the base material 29 to form an outer shape, And a molding step PF for attaching the material 29 to the molded body 88.
　配線基板１０２の製造方法は、先ず、平坦な基材２９Ａを準備し、図１２（ａ）に示すように、基材２９Ａの表面に透明導電性高分子からなる透明導電層Ｔ２を形成する層形成工程Ｐ２１を行う。層形成工程Ｐ２１における透明導電層Ｔ２の形成は、マスクを用いて、水溶液中に分散されたＰＥＤＯＴ：ＰＳＳを基材２９Ａ上に塗布し、その後、乾燥／硬化することにより行われる。なお、ＰＥＤＯＴ：ＰＳＳを塗布する範囲は、ビューエリアＶＡと一致させる。 In the method of manufacturing the wiring substrate 102, first, a flat base material 29A is prepared, and a layer for forming a transparent conductive layer T2 made of a transparent conductive polymer on the surface of the base material 29A as shown in FIG. Formation process P21 is performed. Formation of the transparent conductive layer T2 in the layer forming step P21 is performed by applying PEDOT: PSS dispersed in an aqueous solution onto the base material 29A using a mask, and then drying / curing. Note that the range in which PEDOT: PSS is applied is matched with the view area VA.
　次に、透明導電層Ｔ２をパターニングするパターニング工程Ｐ３を行う。パターニング工程Ｐ３は、図１２（ｂ）または図１２（ｃ）に示すように、レジスト膜Ｒ３１を形成する膜形成工程Ｐ３１と、不導体化により導体部ＣＤと不導体部ＮＣとを形成するパターン化工程ＰＡ３２と、を有している。 Next, a patterning step P3 for patterning the transparent conductive layer T2 is performed. As shown in FIG. 12B or FIG. 12C, the patterning step P3 includes a film forming step P31 for forming the resist film R31, and a pattern for forming the conductor portion CD and the nonconductor portion NC by making the conductor non-conductive. Process PA32.
　先ず、図１２（ｂ）に示すように、パターニング工程Ｐ３の膜形成工程Ｐ３１で、透明導電層Ｔ２上に、パターンニングされたレジスト膜Ｒ３１を形成する。このレジスト膜Ｒ３１の形成は、スクリーン印刷でレジストインクを塗布し、乾燥／硬化することにより行われる。 First, as shown in FIG. 12B, a patterned resist film R31 is formed on the transparent conductive layer T2 in the film forming process P31 of the patterning process P3. The resist film R31 is formed by applying a resist ink by screen printing and drying / curing.
　次に、図１２（ｃ）に示すように、パターニング工程Ｐ３のパターン化工程ＰＡ３２で、透明導電層Ｔ２が晒された部分の透明導電性高分子を不導体化して不導体部ＮＣを形成し、それ以外の部分の透明導電性高分子を残して導体部ＣＤを形成する。この不導体部ＮＣの形成は、酸化剤が含有されたエッチング液を用い、このエッチング液を透明導電性高分子に晒して、その部分の透明導電性高分子を酸化することにより行われる。この不導体部ＮＣを形成することにより、レジスト膜Ｒ３１で保護された透明導電性高分子が導体部ＣＤとなり、複数の電極２１Ａと複数の導体配線２３Ａとを有した導体パターンＣ２が形成される。その後、レジスト膜Ｒ３１を剥離して、洗浄／乾燥をする工程を行う。 Next, as shown in FIG. 12C, in the patterning step PA32 of the patterning step P3, the portion of the transparent conductive polymer to which the transparent conductive layer T2 is exposed is made nonconductive to form a nonconductive portion NC. The conductor portion CD is formed while leaving the transparent conductive polymer in other portions. The nonconductor portion NC is formed by using an etching solution containing an oxidizing agent, exposing the etching solution to a transparent conductive polymer, and oxidizing the transparent conductive polymer in that portion. By forming this non-conductor portion NC, the transparent conductive polymer protected by the resist film R31 becomes the conductor portion CD, and a conductor pattern C2 having a plurality of electrodes 21A and a plurality of conductor wirings 23A is formed. . Thereafter, the resist film R31 is peeled off and cleaning / drying is performed.
　パターニング工程Ｐ３が終了した後、次に、トリミング部ＴＭを形成するレーザ加工工程ＰＬ４を行う。レーザ加工工程ＰＬ４は、ＹＡＧレーザ装置を用い、不導体部ＮＣにレーザ光を照射し、照射した部分の不導体部ＮＣを除去することにより、図１２（ｄ）に示すように、この除去された部分にトリミング部ＴＭを形成している。これにより、電極２１Ａ間或いは電極２１Ａと導体配線２３Ａ間における絶縁耐圧を向上させることができる。また、レーザ光を用いているので、狭い幅のトリミング部ＴＭを容易に作製することができる。 After the patterning step P3 is completed, a laser processing step PL4 for forming the trimming portion TM is performed next. In the laser processing step PL4, a YAG laser device is used to irradiate the non-conductor portion NC with laser light, and the irradiated non-conductor portion NC is removed, as shown in FIG. The trimming part TM is formed in the part. Thereby, the withstand voltage between the electrodes 21A or between the electrodes 21A and the conductor wiring 23A can be improved. Moreover, since the laser beam is used, the trimming part TM having a narrow width can be easily manufactured.
　また、このトリミング部ＴＭは、図１１に示すビューエリアＶＡの導体パターンＣ２間に相当する部分に形成されている。これにより、所望の絶縁耐圧を確保しながら、電極２１Ａ間或いは電極２１Ａと導体配線２３Ａ間を狭くしたレイアウトすることができる。 Further, the trimming portion TM is formed in a portion corresponding to the space between the conductor patterns C2 in the view area VA shown in FIG. Accordingly, a layout in which the space between the electrodes 21A or the space between the electrodes 21A and the conductor wiring 23A is narrowed can be achieved while ensuring a desired withstand voltage.
　次に、複数の取出し配線２５Ａを形成する配線形成工程Ｐ４を行う。配線形成工程Ｐ４は、図１２（ｅ）に示すように、基材２９Ａ上に、銀層２５ａとカーボン層２５ｃを形成する。先ず、銀粉がバインダー中に分散された銀ペーストを用い、スクリーン印刷で基材２９Ａ上に銀ペーストを塗布し、乾燥／硬化することにより銀層２５ａを形成する。次に、カーボン粉がバインダー中に分散されたカーボンペーストを用い、スクリーン印刷で銀層２５ａ上にカーボンペーストを塗布し、乾燥／硬化することによりカーボン層２５ｃを形成する。このようにして、基材２９Ａ上に複数の取出し配線２５Ａが形成される。なお、このカーボン層２５ｃは、銀層２５ａの耐環境性を向上させるために用いている。 Next, a wiring formation process P4 for forming a plurality of extraction wirings 25A is performed. In the wiring formation step P4, as shown in FIG. 12E, a silver layer 25a and a carbon layer 25c are formed on the base material 29A. First, using a silver paste in which silver powder is dispersed in a binder, the silver paste is applied onto the substrate 29A by screen printing, and dried / cured to form the silver layer 25a. Next, using a carbon paste in which carbon powder is dispersed in a binder, the carbon paste is applied onto the silver layer 25a by screen printing, and dried / cured to form the carbon layer 25c. In this way, a plurality of extraction wirings 25A are formed on the base material 29A. The carbon layer 25c is used to improve the environmental resistance of the silver layer 25a.
　以上のようにして、図１２（ａ）に示す層形成工程Ｐ２１と、図１２（ｂ）及び図１２（ｃ）に示すパターニング工程Ｐ３と、図１２（ｅ）に示す配線形成工程Ｐ４と、を行うことによって、複数の取出し配線２５Ａが設けられる配線エリアＬＡに不導体部ＮＣが存在しない配線基板１０２を得ることができる。 As described above, the layer forming step P21 shown in FIG. 12A, the patterning step P3 shown in FIGS. 12B and 12C, the wiring forming step P4 shown in FIG. By performing the above, it is possible to obtain the wiring substrate 102 in which the non-conductor portion NC does not exist in the wiring area LA where the plurality of extraction wirings 25A are provided.
　また、上記の同様な工程を用いて、基材２９Ｂに導体パターンＣ２と取出し配線２５Ｂとが形成された基板を作製する（図１３（ａ）を参照）。この基板においても、複数の取出し配線２５Ｂが設けられる配線エリアＬＡに不導体部ＮＣが存在しない配線基板１０２を得ることができる。これらのことにより、湿度環境下において、不導体部ＮＣに水分が吸湿されて、不導体部ＮＣの抵抗値が変化し、取出し配線２５（２５Ａ、２５Ｂ）と基材２９（２９Ａ、２９Ｂ）との間の浮遊容量が変化するということがない配線基板１０２を得ることができる。 Further, using the same process as described above, a substrate having the base material 29B on which the conductor pattern C2 and the extraction wiring 25B are formed is manufactured (see FIG. 13A). Also in this substrate, it is possible to obtain the wiring substrate 102 in which the non-conductor portion NC does not exist in the wiring area LA where the plurality of extraction wirings 25B are provided. As a result, moisture is absorbed by the non-conductor portion NC in a humidity environment, and the resistance value of the non-conductor portion NC changes, and the extraction wiring 25 (25A, 25B) and the base material 29 (29A, 29B) The wiring board 102 can be obtained in which the stray capacitance between them does not change.
　次に、２枚の基材２９（２９Ａ、２９Ｂ）を貼り合わせる貼合せ工程ＰＢを行う。貼合せ工程ＰＢは、先ず、図１３（ａ）に示すように、基材２９Ａの電極２１Ａ及び導体配線２３Ａと基材２９Ｂの電極２１Ｂ及び導体配線２３Ｂとが対向するように、基材２９Ａと基材２９Ｂとを配設する。そして、間に設けられた接着層６６により、図１３（ｂ）に示すように、基材２９Ａと基材２９Ｂとを接着する。 Next, a bonding step PB for bonding the two base materials 29 (29A, 29B) is performed. In the bonding step PB, first, as shown in FIG. 13A, the base material 29A and the conductor wiring 23A are opposed to the base material 29A so that the electrode 21B and the conductive wiring 23B of the base material 29B face each other. A base material 29B is disposed. Then, as shown in FIG. 13B, the base material 29A and the base material 29B are bonded by the adhesive layer 66 provided therebetween.
　次に、ビク型を用いて、外形加工工程ＰＥを行い（図１３（ｃ）を参照）、図１０に示すような外形にする。 Next, the outer shape processing step PE is performed using the Bic die (see FIG. 13C) to obtain an outer shape as shown in FIG.
　最後に、基材２９Ａと基材２９Ｂを貼り合わせた基板を成形体８８に貼り付ける成形工程ＰＦを行う。成形工程ＰＦは、基材２９Ｂの裏側面（基材２９Ａと対向した面の反対側面）に接着層７７を塗布し、この基板を型に挟み込んでインサート成形を行う。これにより、基材２９Ａと基材２９Ｂを貼り合わせた基板が一体に形成された配線基板１０２を得ることができる。 Finally, a forming step PF is performed in which the substrate on which the base material 29A and the base material 29B are bonded is attached to the formed body 88. In the molding step PF, the adhesive layer 77 is applied to the back side surface of the base material 29B (the side surface opposite to the surface facing the base material 29A), and this substrate is sandwiched between molds to perform insert molding. As a result, it is possible to obtain the wiring substrate 102 in which the substrate on which the base material 29A and the base material 29B are bonded is integrally formed.
　以上のように行われる本発明の第２実施形態に係わる配線基板１０２の製造方法における、効果について、以下に纏めて説明する。 The effects of the method for manufacturing the wiring board 102 according to the second embodiment of the present invention performed as described above will be described below.
　本発明の第２実施形態に係わる配線基板１０２の製造方法は、基材２９（２９Ａ、２９Ｂ）上のビューエリアＶＡに透明導電性高分子からなる透明導電層Ｔ２を形成する層形成工程Ｐ２１を有しているので、複数の取出し配線２５（２５Ａ、２５Ｂ）が設けられる配線エリアＬＡに透明導電性高分子からなる導体部ＣＤ、ひいては不導体部ＮＣが存在しない配線基板１０２を得ることができる。このため、湿度環境下において、導体部ＣＤ及び不導体部ＮＣに水分が吸湿されて、導体部ＣＤ及び不導体部ＮＣの抵抗値が変化し、取出し配線２５と基材２９との間の浮遊容量が変化するということがない配線基板１０２を得ることができる。このことにより、湿度の影響を受けにくい配線基板１０２を提供することができる。 The manufacturing method of the wiring board 102 according to the second embodiment of the present invention includes a layer forming step P21 for forming a transparent conductive layer T2 made of a transparent conductive polymer in the view area VA on the base material 29 (29A, 29B). Therefore, it is possible to obtain the wiring substrate 102 in which the conductor portion CD made of a transparent conductive polymer and thus the non-conductor portion NC does not exist in the wiring area LA where the plurality of lead-out wirings 25 (25A, 25B) are provided. . For this reason, moisture is absorbed by the conductor part CD and the non-conductor part NC in a humidity environment, the resistance values of the conductor part CD and the non-conductor part NC change, and the floating between the take-out wiring 25 and the base material 29 occurs. A wiring substrate 102 whose capacitance does not change can be obtained. As a result, it is possible to provide the wiring board 102 that is not easily affected by humidity.
　また、トリミング部ＴＭを形成するレーザ加工工程ＰＬ４を有しているので、電極２１（２１Ａ、２１Ｂ）間或いは電極２１と導体配線２３（２３Ａ、２３Ｂ）間における絶縁耐圧を向上させることができる配線基板１０２を容易に作製することができる。更に、トリミング部ＴＭの幅を狭くして作製することができるとともに、所望の絶縁耐圧を確保しながら、電極２１間或いは電極２１と導体配線２３間を狭くレイアウトすることができる。このことにより、導体パターンＣ２の全体のレイアウトを小さくすることができ、小型化が図れた配線基板１０２を提供することができる。 Further, since the laser processing step PL4 for forming the trimming portion TM is included, the wiring capable of improving the withstand voltage between the electrodes 21 (21A, 21B) or between the electrode 21 and the conductor wiring 23 (23A, 23B). The substrate 102 can be easily manufactured. Further, the trimming portion TM can be manufactured with a narrow width, and a layout between the electrodes 21 or between the electrodes 21 and the conductor wirings 23 can be narrowed while ensuring a desired withstand voltage. As a result, the overall layout of the conductor pattern C2 can be reduced, and the wiring board 102 that can be miniaturized can be provided.
　［第３実施形態］
　図１４は、本発明の第３実施形態の静電容量センサＣＳ３を説明する分解斜視図である。図１４では、導体パターンＣ２と取出し配線１５の一部を省略している。図１５は、本発明の第３実施形態の静電容量センサＣＳ３を説明する構成断面図である。なお、図１５の構成断面図は、説明を分かり易くするため、任意の箇所における断面の構成を実際のサイズとは異なって示している。なお、第１実施形態と同一構成については、同一符号を付して詳細な説明は省略する。 [Third Embodiment]
FIG. 14 is an exploded perspective view illustrating a capacitance sensor CS3 according to the third embodiment of the present invention. In FIG. 14, the conductor pattern C2 and a part of the extraction wiring 15 are omitted. FIG. 15 is a structural cross-sectional view illustrating a capacitance sensor CS3 according to the third embodiment of the present invention. Note that the configuration cross-sectional view of FIG. 15 shows a cross-sectional configuration at an arbitrary location different from the actual size for easy understanding. In addition, about the same structure as 1st Embodiment, the same code | symbol is attached | subjected and detailed description is abbreviate | omitted.
　本発明の第３実施形態の静電容量センサＣＳ３は、図１４及び図１５に示すように、第１実施形態の配線基板１０１と、配線基板１０１に設けられた複数の電極１１と指等の指示体との静電容量を検出する検出部Ｓ７と、検出部Ｓ７の検出値に基づいて信号を出力する制御部Ｓ８と、を備えて構成されている。他に、静電容量センサＣＳ３には、配線基板１０１の上面側（図１４に示すＺ１側）を覆うカバー部材Ｋ４４と、静電容量センサＣＳ３と外部機器とを接続するためのコネクタＣＮと、検出部Ｓ７、制御部Ｓ８及びコネクタＣＮを搭載する回路基板Ｓ９と、を備えている。 As shown in FIGS. 14 and 15, the capacitance sensor CS3 of the third embodiment of the present invention includes the wiring substrate 101 of the first embodiment, a plurality of electrodes 11 provided on the wiring substrate 101, fingers, and the like. It comprises a detection unit S7 that detects the capacitance with the indicator, and a control unit S8 that outputs a signal based on the detection value of the detection unit S7. In addition, the capacitance sensor CS3 includes a cover member K44 that covers the upper surface side (Z1 side shown in FIG. 14) of the wiring board 101, a connector CN for connecting the capacitance sensor CS3 and an external device, And a circuit board S9 on which the detection unit S7, the control unit S8, and the connector CN are mounted.
　ここで、静電容量センサＣＳ３の配線基板１０１が第１実施形態の配線基板１０１なので、詳細な説明は省略する。なお、配線基板１０１の上面側には、透明なポリエチレンテレフタレートのフィルムなるカバー部材Ｋ４４が設けられており、指等の指示体が摺接されても配線基板１０１へのダメージが防止できるように構成されている。 Here, since the wiring board 101 of the capacitance sensor CS3 is the wiring board 101 of the first embodiment, detailed description thereof is omitted. Note that a cover member K44 made of a transparent polyethylene terephthalate film is provided on the upper surface side of the wiring board 101 so that damage to the wiring board 101 can be prevented even if an indicator such as a finger is slid in contact therewith. Has been.
　先ず、静電容量センサＣＳ３の検出部Ｓ７は、集積回路（ＩＣ、Integrated Circuit）等を用いて構成されており、回路基板Ｓ９に搭載されている。そして、検出部Ｓ７は、取出し配線１５と電気的に接続されて、電極１１に生じる静電容量を検出している。例えば、ユーザの指等の支持体が電極１１ａ（図１４を参照）上に存在した場合、検出部Ｓ７は、支持体と電極１１ａ間に生じる静電容量値を検出し、この検出値を制御部Ｓ８に出力している。また、取出し配線１５と検出部Ｓ７との電気的な接続は、基材１９の取出し部１９ｔから図示していないフレキシブルプリント基板（ＦＰＣ、Flexible printed circuits）を介して、回路基板Ｓ９に接続されて行われる。 First, the detection unit S7 of the capacitance sensor CS3 is configured by using an integrated circuit (IC, Integrated Circuit) or the like, and is mounted on the circuit board S9. The detection unit S <b> 7 is electrically connected to the extraction wiring 15 and detects the electrostatic capacitance generated in the electrode 11. For example, when a support body such as a user's finger is present on the electrode 11a (see FIG. 14), the detection unit S7 detects a capacitance value generated between the support body and the electrode 11a and controls the detected value. To the part S8. Further, the electrical connection between the extraction wiring 15 and the detection unit S7 is connected to the circuit board S9 from the extraction unit 19t of the base material 19 via a flexible printed circuit board (FPC, Flexible printed circuit) (not shown). Done.
　次に、静電容量センサＣＳ３の制御部Ｓ８は、集積回路（ＩＣ、Integrated Circuit）を用いて構成されており、回路基板Ｓ９に搭載されている。そして、制御部Ｓ８は、検出部Ｓ７からの検出値に基づいて、ユーザの指等の支持体を検知し、コネクタＣＮを介して回路基板Ｓ９に接続されている外部機器に対して信号を出力している。 Next, the control unit S8 of the capacitance sensor CS3 is configured using an integrated circuit (IC, IntegratedIntegrCircuit) and is mounted on the circuit board S9. And control part S8 detects a support body, such as a user's finger, based on a detection value from detection part S7, and outputs a signal to external equipment connected to circuit board S9 via connector CN. is doing.
　最後に、静電容量センサＣＳ３の回路基板Ｓ９は、片面Ｓ９ａに銅または銅合金の配線パターン（図示していない）が形成されたプリント配線板(ＰＷＢ、printed wiring board)を用いており、この回路基板Ｓ９には、前述した検出部Ｓ７及び制御部Ｓ８が搭載されているとともに、静電容量センサＣＳ３と外部機器とを接続するためのコネクタＣＮが搭載されている。また、図示はしていないが、配線基板１０１と接続されたフレキシブルプリント基板が接続されている。なお、回路基板Ｓ９としてプリント配線板を用いたが、これに限るものではない。 Finally, the circuit board S9 of the capacitance sensor CS3 uses a printed wiring board (PWB, printed wiring board) in which a wiring pattern (not shown) of copper or copper alloy is formed on one surface S9a. On the circuit board S9, the detection unit S7 and the control unit S8 described above are mounted, and a connector CN for connecting the capacitance sensor CS3 and an external device is mounted. Further, although not shown, a flexible printed board connected to the wiring board 101 is connected. In addition, although the printed wiring board was used as the circuit board S9, it is not restricted to this.
　以上のように構成された第１実施形態の本発明の静電容量センサＣＳ３は、第１実施形態の配線基板１０１を用いているので、湿度の影響を受けにくい静電容量センサである。 The capacitance sensor CS3 of the first embodiment of the present invention configured as described above is a capacitance sensor that is less susceptible to humidity because the wiring board 101 of the first embodiment is used.
　なお、本発明は上記実施形態に限定されるものではなく、例えば次のように変形して実施することができ、これらの実施形態も本発明の技術的範囲に属する。 It should be noted that the present invention is not limited to the above-described embodiment, and can be implemented by being modified as follows, for example, and these embodiments also belong to the technical scope of the present invention.
　＜変形例１＞
　上記第１実施形態の配線基板１０１では、電極１１及び導体配線１３が片面側に形成された基材１９を用いて構成したが、第２実施形態のように、１組の基材を用いて構成しても良い。 <Modification 1>
In the wiring substrate 101 of the first embodiment, the electrode 11 and the conductor wiring 13 are configured using the base material 19 formed on one side. However, as in the second embodiment, a set of base materials is used. It may be configured.
　＜変形例２＞
　上記第１実施形態の配線基板１０１では、図４に示す例には、電極１１間に３個のトリミング部ＴＭを例示しているが、この数に限るものではない。 <Modification 2>
In the wiring substrate 101 of the first embodiment, three trimming portions TM are illustrated between the electrodes 11 in the example illustrated in FIG. 4, but the number is not limited thereto.
　＜変形例３＞
　上記第１実施形態の配線基板１０１では、取出し配線１５が設けられた配線エリアＬＡにアンダーコート５６とカバレッジコート５７とを設けた構成としたが、第２実施形態のように、アンダーコート５６とカバレッジコート５７とを設けない構成でも良い。 <Modification 3>
In the wiring substrate 101 of the first embodiment, the undercoat 56 and the coverage coat 57 are provided in the wiring area LA where the extraction wiring 15 is provided. However, as in the second embodiment, A configuration in which the coverage coat 57 is not provided is also possible.
　＜変形例４＞
　上記第１実施形態の配線基板１０１の製造方法では、層形成工程Ｐ１１の後にレーザ加工工程ＰＬ２を行い、透明導電性高分子である透明導電層Ｔ２の一部を除去してトリミング部ＴＭを形成したが、第２実施形態のような工程の順であっても良い。つまり、パターニング工程Ｐ３が終了した後にレーザ加工工程ＰＬ４を行い、不導体化された不導体部ＮＣの一部を除去してトリミング部ＴＭを形成しても良い。 <Modification 4>
In the manufacturing method of the wiring substrate 101 of the first embodiment, the laser processing step PL2 is performed after the layer formation step P11, and a part of the transparent conductive layer T2 that is a transparent conductive polymer is removed to form the trimming portion TM. However, the order of steps as in the second embodiment may be used. That is, after the patterning step P3 is completed, the trimming portion TM may be formed by performing the laser processing step PL4 and removing a part of the nonconductor portion NC that has been made nonconductive.
　＜変形例５＞
　上記第１実施形態及び第２実施形態では、取出し配線（１５、２５）として、銀層（１５ａ、２５ａ）及びカーボン層（１５ｃ、２５ｃ）の２層で構成したが、これに限るものではなく、銀層（１５ａ、２５ａ）のみの構成でも良いし、銀層（１５ａ、２５ａ）に限らず、透明導電性高分子よりも低い比抵抗を有する材質から構成されても良い。 <Modification 5>
In the first embodiment and the second embodiment, the extraction wiring (15, 25) is composed of two layers of the silver layer (15a, 25a) and the carbon layer (15c, 25c). However, the present invention is not limited to this. The silver layer (15a, 25a) alone may be used, or the silver layer (15a, 25a) may be used instead of a material having a specific resistance lower than that of the transparent conductive polymer.
　＜変形例６＞
　上記第３実施形態の静電容量センサＣＳ３では、第１実施形態の配線基板１０１を用いて構成したが、これに限らず、第２実施形態の配線基板１０２を用いても良いし、他の本発明に係わる実施形態を用いても良い。 <Modification 6>
The capacitance sensor CS3 of the third embodiment is configured using the wiring board 101 of the first embodiment. However, the invention is not limited thereto, and the wiring board 102 of the second embodiment may be used. Embodiments according to the present invention may be used.
　本発明は上記実施の形態に限定されず、本発明の目的の範囲を逸脱しない限りにおいて適宜変更することが可能である。 The present invention is not limited to the above-described embodiment, and can be changed as appropriate without departing from the scope of the object of the present invention.
　　１１、１１ａ、２１、２１Ａ、２１Ｂ　電極
　　１３、２３、２３Ａ、２３Ｂ　導体配線
　　１５、２５、２５Ａ、２５Ｂ　取出し配線
　　Ｒ３１　レジスト膜
　　１９、２９、２９Ａ、２９Ｂ　基材
　　Ｃ２　　導体パターン
　　ＣＤ　　導体部
　　ＮＣ　　不導体部
　　Ｔ２　　透明導電層
　　ＴＭ　　トリミング部
　　ＬＡ　　配線エリア
　　ＶＡ　　ビューエリア
　　１０１、１０２　配線基板
　　ＣＳ３　静電容量センサ
　　Ｓ７　　検出部
　　Ｓ８　　制御部
　　Ｐ１１、Ｐ２１　層形成工程
　　Ｐ３　　パターニング工程
　　Ｐ３１　膜形成工程
　　Ｐ３２　不導体化工程
　　Ｐ３３　エッチング工程
　　ＰＡ３２　パターン化工程
　　Ｐ４　　配線形成工程
　　ＰＬ２、ＰＬ４　レーザ加工工程 11, 11a, 21, 21A, 21B Electrode 13, 23, 23A, 23B Conductor wiring 15, 25, 25A, 25B Extraction wiring R31 Resist film 19, 29, 29A, 29B Base material C2 Conductor pattern CD Conductor part NC Non-conductor part T2 Transparent conductive layer TM Trimming part LA Wiring area VA View area 101, 102 Wiring board CS3 Capacitance sensor S7 Detection part S8 Control part P11, P21 Layer forming process P3 Patterning process P31 Film forming process P32 Deconducting process P33 Etching process PA32 Patterning process P4 Wiring formation process PL2, PL4 Laser processing process

Claims (6)

  1. 　基材と、該基材の表面に形成された複数の電極と、該電極と接続された導体配線と、該導体配線と接続された複数の取出し配線と、を具備し、
    　前記複数の電極と前記導体配線とを有した導体パターンが設けられたビューエリアと、
    前記複数の取出し配線が設けられた配線エリアと、を有した配線基板において、
    　透明導電性高分子の一部が不導体化されてなる不導体部と、前記不導体部で区切られた前記透明導電性高分子からなる導体部と、を備え、
    　前記ビューエリアにおいては、前記導体パターンが前記導体部から形成されており、
    　前記配線エリアにおいては、前記取出し配線が前記透明導電性高分子よりも低い比抵抗を有する材質からなり、
    前記取出し配線が前記導体部及び前記不導体部と重ならないように配置されていることを特徴とする配線基板。     A substrate, a plurality of electrodes formed on the surface of the substrate, a conductor wiring connected to the electrode, and a plurality of extraction wirings connected to the conductor wiring,
    A view area provided with a conductor pattern having the plurality of electrodes and the conductor wiring;
    In a wiring board having a wiring area provided with the plurality of extraction wirings,
    A non-conductive portion in which a part of the transparent conductive polymer is made non-conductive, and a conductive portion made of the transparent conductive polymer divided by the non-conductive portion,
    In the view area, the conductor pattern is formed from the conductor portion,
    In the wiring area, the lead-out wiring is made of a material having a specific resistance lower than that of the transparent conductive polymer,
    The wiring board, wherein the lead-out wiring is disposed so as not to overlap the conductor portion and the non-conductor portion.
  2. 　前記ビューエリアの前記導体パターン間に、前記不導体部の一部が形成されていないトリミング部が設けられていることを特徴とする請求項１に記載の配線基板。 2. The wiring board according to claim 1, wherein a trimming portion in which a part of the non-conductor portion is not formed is provided between the conductor patterns in the view area.
  3. 　請求項１または請求項２に記載の配線基板と、
    該配線基板の複数の電極と指等の指示体との静電容量を検出する検出部と、
    該検出部の検出値に基づいて信号を出力する制御部と、を備えたことを特徴とする静電容量センサ。     The wiring board according to claim 1 or 2,
    A detection unit for detecting capacitance between a plurality of electrodes of the wiring board and an indicator such as a finger;
    And a control unit that outputs a signal based on a detection value of the detection unit.
  4. 　基材と、該基材の表面に形成された複数の電極と、該電極と接続された導体配線と、該導体配線と接続された複数の取出し配線と、を具備し、
    　前記複数の電極と前記導体配線とを有した導体パターンが設けられたビューエリアと、前記複数の取出し配線が設けられた配線エリアと、を有した配線基板の製造方法において、
    　前記基材上に透明導電性高分子からなる透明導電層を形成する層形成工程と、
    　前記透明導電層をパターニングするパターニング工程と、
    　前記パターニング工程の後、前記複数の取出し配線を形成する配線形成工程と、を備え、
    　前記パターニング工程は、前記透明導電層上にパターンニングされたレジスト膜を形成する膜形成工程と、
    前記透明導電層が晒された部分の前記透明導電性高分子を不導体化して不導体部を形成する不導体化工程と、
    前記配線エリアにおける前記不導体部を除去するエッチング工程と、を有することを特徴とする配線基板の製造方法。     A substrate, a plurality of electrodes formed on the surface of the substrate, a conductor wiring connected to the electrode, and a plurality of extraction wirings connected to the conductor wiring,
    In a manufacturing method of a wiring board having a view area provided with a conductor pattern having the plurality of electrodes and the conductor wiring, and a wiring area provided with the plurality of lead-out wirings,
    A layer forming step of forming a transparent conductive layer made of a transparent conductive polymer on the substrate;
    A patterning step of patterning the transparent conductive layer;
    A wiring forming step of forming the plurality of lead-out wirings after the patterning step;
    The patterning step includes a film forming step of forming a patterned resist film on the transparent conductive layer;
    A non-conductor step for forming a non-conductor part by de-conducting the transparent conductive polymer of the exposed portion of the transparent conductive layer;
    And an etching process for removing the non-conductor portion in the wiring area.
  5. 　基材と、該基材の表面に形成された複数の電極と、該電極と接続された導体配線と、該導体配線と接続された複数の取出し配線と、を具備し、
    　前記複数の電極と前記導体配線とを有した導体パターンが設けられたビューエリアと、
    前記複数の取出し配線が設けられた配線エリアと、を有した配線基板の製造方法において、
    　前記基材上の前記ビューエリアに透明導電性高分子からなる透明導電層を形成する層形成工程と、
    　前記透明導電層をパターニングするパターニング工程と、
    　前記パターニング工程の後、前記複数の取出し配線を形成する配線形成工程と、を備え、
    　前記パターニング工程は、前記透明導電層上にパターンニングされたレジスト膜を形成する膜形成工程と、
    前記透明導電層が晒された部分の前記透明導電性高分子を不導体化し、不導体化された不導体部と、前記不導体部で区切られた前記透明導電性高分子からなる導体部と、を形成するパターン化工程と、を有することを特徴とする配線基板の製造方法。     A substrate, a plurality of electrodes formed on the surface of the substrate, a conductor wiring connected to the electrode, and a plurality of extraction wirings connected to the conductor wiring,
    A view area provided with a conductor pattern having the plurality of electrodes and the conductor wiring;
    In a method for manufacturing a wiring board having a wiring area provided with the plurality of lead-out wirings,
    A layer forming step of forming a transparent conductive layer made of a transparent conductive polymer in the view area on the substrate;
    A patterning step of patterning the transparent conductive layer;
    A wiring forming step of forming the plurality of lead-out wirings after the patterning step;
    The patterning step includes a film forming step of forming a patterned resist film on the transparent conductive layer;
    The transparent conductive polymer in the exposed portion of the transparent conductive layer is made nonconductive, a nonconductive portion made nonconductive, and a conductive portion made of the transparent conductive polymer divided by the nonconductive portion, And a patterning step for forming a wiring board.
  6. 　レーザ光を用いて、前記ビューエリアの前記導体パターン間に、前記不導体部の一部が形成されていないトリミング部を形成するレーザ加工工程を有していることを特徴とする請求項４または請求項５に記載の配線基板の製造方法。 5. A laser processing step of forming a trimming portion in which a part of the non-conductor portion is not formed between the conductor patterns in the view area by using laser light. The manufacturing method of the wiring board of Claim 5.
PCT/JP2016/057320 2015-03-25 2016-03-09 Wiring board, method for manufacturing wiring board, and capacitive sensor provided with wiring board WO2016152518A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017508191A JP6297745B2 (en) 2015-03-25 2016-03-09 WIRING BOARD, WIRING BOARD MANUFACTURING METHOD, AND CAPACITANCE SENSOR HAVING WIRING BOARD

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015063085 2015-03-25
JP2015-063085 2015-03-25

Publications (1)

Publication Number Publication Date
WO2016152518A1 true WO2016152518A1 (en) 2016-09-29

Family

ID=56978000

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/057320 WO2016152518A1 (en) 2015-03-25 2016-03-09 Wiring board, method for manufacturing wiring board, and capacitive sensor provided with wiring board

Country Status (2)

Country Link
JP (1) JP6297745B2 (en)
WO (1) WO2016152518A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022093264A (en) * 2020-12-11 2022-06-23 エルジー ディスプレイ カンパニー リミテッド Display device including touch sensor and method for manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07192790A (en) * 1993-12-27 1995-07-28 Showa Denko Kk Anisotropic conductive connection material
JP2009211680A (en) * 2008-02-08 2009-09-17 Fujitsu Component Ltd Panel-type input device, method of manufacturing panel-type input device, and electronic device having panel-type input device
WO2014045562A1 (en) * 2012-09-19 2014-03-27 アルプス電気株式会社 Capacitance sensor
JP2014179234A (en) * 2013-03-14 2014-09-25 Hitachi Maxell Ltd Method for forming conductive pattern, and transparent conductive sheet

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07192790A (en) * 1993-12-27 1995-07-28 Showa Denko Kk Anisotropic conductive connection material
JP2009211680A (en) * 2008-02-08 2009-09-17 Fujitsu Component Ltd Panel-type input device, method of manufacturing panel-type input device, and electronic device having panel-type input device
WO2014045562A1 (en) * 2012-09-19 2014-03-27 アルプス電気株式会社 Capacitance sensor
JP2014179234A (en) * 2013-03-14 2014-09-25 Hitachi Maxell Ltd Method for forming conductive pattern, and transparent conductive sheet

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022093264A (en) * 2020-12-11 2022-06-23 エルジー ディスプレイ カンパニー リミテッド Display device including touch sensor and method for manufacturing the same
JP7206349B2 (en) 2020-12-11 2023-01-17 エルジー ディスプレイ カンパニー リミテッド Display device including touch sensor and manufacturing method thereof
US11930655B2 (en) 2020-12-11 2024-03-12 Lg Display Co., Ltd. Display device including touch sensor and manufacturing method for the same
US11943951B2 (en) 2020-12-11 2024-03-26 Lg Display Co., Ltd. Display device including touch sensor

Also Published As

Publication number Publication date
JPWO2016152518A1 (en) 2017-08-10
JP6297745B2 (en) 2018-03-20

Similar Documents

Publication Publication Date Title
CN205068342U (en) Touch input device
KR101179530B1 (en) Touch panel stackup
KR101140997B1 (en) One-Layer Type Touch Screen And Method of Manufacturing The Same
US9229591B2 (en) Touch panel
US10606425B2 (en) Touch panel and method for making same
EP3080685B1 (en) Method for fabricating touch panel, touch panel, and electronic device having the touch panel
JP6233075B2 (en) Touch panel sensor and input / output device including touch panel sensor
US20130285980A1 (en) Coordinate input device
JP2012089102A (en) Capacitive touch screen and method for manufacturing the same
KR102297892B1 (en) Touch panel and method for detecting pressed position on touch panel
US20150193066A1 (en) Touch panel and manufacturing method thereof
KR101628466B1 (en) Input device
JP2008290354A (en) Electroconductive sheet and method for manufacturing the same
KR20190041962A (en) Method for obtaining data from resistive film touch panel
JP2014071863A (en) Touch panel
TWM354119U (en) Improved capacitance touch sensor structure
CN207458013U (en) Touch-control film, touch control component, touch-screen and electronic equipment
CN104461101A (en) Touch panel with conductive protection layer and manufacturing method thereof
JP6297745B2 (en) WIRING BOARD, WIRING BOARD MANUFACTURING METHOD, AND CAPACITANCE SENSOR HAVING WIRING BOARD
US20120056844A1 (en) Capacitive touch screen
US20150116265A1 (en) Touch panel and touch electrode structure thereof
CN103885649A (en) Touch module
KR20140078881A (en) Touch panel using crystalline ito and amorphous ito
JP2014071865A (en) Touch panel
CN103576951A (en) Touch panel, manufacturing method and display device of touch panel

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16768421

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017508191

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16768421

Country of ref document: EP

Kind code of ref document: A1