WO2016150587A1 - Transistor mit integriertem gate-source-widerstand - Google Patents

Transistor mit integriertem gate-source-widerstand Download PDF

Info

Publication number
WO2016150587A1
WO2016150587A1 PCT/EP2016/051301 EP2016051301W WO2016150587A1 WO 2016150587 A1 WO2016150587 A1 WO 2016150587A1 EP 2016051301 W EP2016051301 W EP 2016051301W WO 2016150587 A1 WO2016150587 A1 WO 2016150587A1
Authority
WO
WIPO (PCT)
Prior art keywords
integrated
gate
resistor
source
integrated resistor
Prior art date
Application number
PCT/EP2016/051301
Other languages
English (en)
French (fr)
Inventor
Juergen WOLTERING
Neil Davies
Walter Von Emden
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Publication of WO2016150587A1 publication Critical patent/WO2016150587A1/de

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52—Testing for short-circuits, leakage current or ground faults
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch

Definitions

  • the invention relates to a device with a transistor and a
  • Electric power output stages have semiconductor switches that turn off a system or parts of a system in certain critical conditions.
  • the task of the semiconductor switch is thus to switch the complete system reliable power failure in case of failure or partial failure of the control transistors.
  • Controllability may be partially or completely suspended. To prevent this, gate-source and gate-emitter resistors are monolithically integrated into the power semiconductor.
  • gate leakage currents are measured to determine faulty semiconductor switches.
  • the disadvantage here is that gate leakage currents can not be detected with integrated resistors, since the values of the gate leakage currents are many times lower than the value of the transverse current through the monolithically integrated resistor.
  • the object of the invention is to determine defective semiconductor switches. Disclosure of the invention
  • the device has a transistor and an integrated gate-source resistor.
  • the integrated gate-source resistor as a series circuit of two integrated resistors, d. H. a first integrated resistor and a second integrated resistor, wherein the two integrated resistors are connected to each other via an electrical connection.
  • a measurement pad is electrically connected to this connection, wherein the measurement pad is arranged outside the series connection of the two integrated resistors on a substrate of the device.
  • integrated here means that the gate-source resistor is applied directly to the substrate, so that the gate-source resistor is monolithic.
  • the advantage here is that the gate oxide of the transistor is made accessible in a simple manner, for example for a current measurement.
  • the first integrated resistor and the second integrated resistor are buried, in particular in the substrate of the device.
  • the advantage here is that the arrangement is space-saving.
  • the resistors have substantially the same resistance values.
  • the term essentially means here that the resistance values are the same except for manufacturing defects or manufacturing tolerances.
  • the first integrated resistor has a lower resistance value than the second integrated resistor.
  • the advantage here is that the device by the choice of this
  • Resistance values have a high resistance to electrostatic
  • the measuring pad has an area larger than one
  • the measuring pad is easy to contact.
  • the measuring pad is square.
  • the measuring pad comprises copper.
  • the device is used with a transistor and an integrated gate-source resistor for gate leakage current measurement.
  • Figure 1 shows a device with a transistor and an integrated
  • Gate-source resistor which is designed as a series circuit of two integrated resistors
  • FIG. 2 shows a circuit arrangement for measuring a gate leakage current
  • Figure 3 shows a device of the prior art with a
  • FIG. 4 shows a diagram which shows the gate current Ig as a function of the gate
  • Source voltage Ugs for the circuit arrangements of Figures 1 to 3 shows.
  • the integrated gate-source resistor 3 is designed as a series connection of two integrated resistors 4 and 5.
  • the transistor 2 has a first tap 8, which represents the drain connection. Furthermore, the transistor 2 has a second tap 7, which acts as a gate terminal and a third tap 9, which acts as a source terminal. Between the gate and the
  • the gate-source resistor 3 comprises two integrated resistors 4 and 5 which are connected in series with each other, i. H. between the two integrated resistors 4 and 5, a connection is provided which has a tap 6.
  • the first integrated resistor 4 is between the
  • the tap 6 is electrically connected to a measuring pad.
  • the transistor 2 may be configured, for example, as a MOSFET or as an IGBT.
  • the device 1 is arranged, for example, on a silicon substrate.
  • the two integrated resistors 4 and 5 are buried in the substrate.
  • the two integrated resistors 4 and 5 optionally have the same resistance values.
  • An application of the device 1 are, for example, electrical steering.
  • FIG. 2 shows a circuit arrangement 20 for gate leakage current measurement.
  • the circuit arrangement 20 comprises the device 1 from FIG. 1.
  • the device 1 is connected directly to a voltage source via the second tap 7, the gate connection.
  • an operational amplifier 21 is arranged between the voltage source and the tap 6 or the measuring pad.
  • the operational amplifier 21 in this case has a low offset, which causes a direct current error, wherein the current error from the quotient of Offset voltage and the product of gate resistance and area of
  • the operational amplifier 21 functions in the circuit arrangement 20 as an impedance converter or as a voltage follower. That is, the output of the operational amplifier 21 is fed back to the negative input of the operational amplifier 21.
  • the operational amplifier 21 can impress a gate oxide test voltage Ugtest on the measuring pad.
  • the gate-source integrated resistor is floating, meaning that it is not connected to the ground of transistor 2 during the gate leakage current measurement. After the test of the gate oxide is performed, the gate-source integrated resistor is connected by means of a bonding wire to the third tap 9, the source terminal. This variant further simplifies the gate current measurement, since no operational amplifier is needed.
  • circuit arrangement 20 in addition to the leakage currents and threshold voltages, in particular of transistors, can be determined.
  • Figure 3 shows a prior art device with a transistor 30 and a gate-source integrated resistor 31 consisting of a single integrated resistor.
  • Figure 4 shows a diagram 40 with gate currents Ig for the
  • the gate-source voltage Ugs is plotted on the x-axis and the gate current Ig on the y-axis.
  • the curve 41 shows the total gate current of the third circuit arrangement, which has an integrated resistor as a gate-source resistor and shows the state of the art.
  • the gate leakage current is contained in the entire gate current, since it can not be detected separately.
  • the curve 42 shows the gate leakage current of the first circuit arrangement and the curve 43 the
  • Circuit arrangement of the prior art is thus an abnormal change in the gate leakage current characteristic not visible.
  • an abnormal increase in the gate leakage current can be easily detected, so that defective semiconductor switches are detected and

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

Vorrichtung (1) mit einem Transistor (2) und einem integrierten Gate-Source Widerstand (3), dadurch gekennzeichnet, dass der integrierte Gate-Source- Widerstand (3) als Reihenschaltung eines ersten integrierten Widerstands (4) und eines zweiten integrierten Widerstands (5) ausgestaltet ist und ein Messpad, das über eine Verbindung, die zwischen dem ersten integrierten Widerstand (4) und dem zweiten integrierten Widerstand (5) angeordnet ist, elektrisch angebunden ist, wobei das Messpad außerhalb der Reihenschaltung des ersten integrierten Widerstands (4) und des zweiten integrierten Widerstands (5) auf einem Substrat der Vorrichtung (1) angeordnet ist.

Description

Beschreibung Titel
Transistor mit integriertem Gate-Source-Widerstand Stand der Technik
Die Erfindung betrifft eine Vorrichtung mit einem Transistor und einem
integrierten Gate-Source-Widerstand, sowie eine Verwendung dieser Vorrichtung zur Gateleckstrommessung.
Elektrische Leistungsendstufen weisen Halbleiterschalter auf, die in bestimmten kritischen Zuständen ein System oder Teile eines Systems abschalten. Die Aufgabe der Halbleiterschalter ist es somit beim Ausfall bzw. Teilausfall der Steuerungstransistoren das komplette System zuverlässig stromfrei zu schalten.
Halbleiterschalter können jedoch auch fehlerhaft sein, so dass ihre
Ansteuerbarkeit teilweise oder vollständig aufgehoben sein kann. Um dies zu verhindern, werden Gate-Source- bzw. Gate- Emitter- Widerstände monolithisch in den Leistungshalbleiter integriert.
Zur Bestimmung von fehlerhaften Halbleiterschaltern werden im Allgemeinen Gateleckströme gemessen. Nachteilig ist hierbei, dass Gateleckströme bei integrierten Widerständen nicht erfasst werden können, da die Werte der Gateleckströme um ein Vielfaches unterhalb des Werts des Querstroms durch den monolithisch integrierten Widerstand liegen.
Die Aufgabe der Erfindung ist es fehlerhafte Halbleiterschalter zu ermitteln. Offenbarung der Erfindung
Die Vorrichtung weist einen Transistor und einen integrierten Gate-Source- Widerstand auf. Erfindungsgemäß ist der integrierte Gate-Source-Widerstand als Reihenschaltung zweier integrierter Widerstände, d. h. eines ersten integrierten Widerstands und eines zweiten integrierten Widerstands ausgestaltet, wobei die zwei integrierten Widerstände über eine elektrische Verbindung miteinander verbunden sind. Ein Messpad ist an diese Verbindung elektrisch angebunden, wobei das Messpad außerhalb der Reihenschaltung der zwei integrierten Widerstände auf einem Substrat der Vorrichtung angeordnet ist. Der Begriff integriert bedeutet hierbei, dass der Gate-Source-Widerstand direkt auf dem Substrat aufgebracht ist, sodass der Gate-Source-Widerstand monolithisch ausgestaltet ist.
Der Vorteil ist hierbei, dass das Gateoxid des Transistors auf einfache Weise zugänglich gemacht ist, beispielsweise für eine Strommessung.
In einer Weiterbildung sind der erste integrierte Widerstand und der zweite integrierte Widerstand vergraben, insbesondere in dem Substrat der Vorrichtung.
Vorteilhaft ist hierbei, dass die Anordnung platzsparend ist.
In einer weiteren Ausgestaltung weisen die Widerstände im Wesentlichen gleiche Widerstandswerte auf. Der Begriff im Wesentlichen bedeutet hierbei, dass die Widerstandswerte bis auf Fertigungsfehler bzw. Fertigungstoleranzen gleich groß sind.
In einer Weiterbildung weist der erste integrierte Widerstand einen geringeren Widerstandswert auf als der zweite integrierte Widerstand. Vorteilhaft ist hierbei, dass die Vorrichtung durch die Wahl dieser
Widerstandswerte eine hohe Robustheit gegenüber elektrostatischen
Entladungen (ESD) aufweist.
In einer Weiterbildung weist das Messpad eine Fläche größer als einen
Quadratmikrometer auf.
Vorteilhaft ist hierbei, dass das Messpad einfach kontaktierbar ist.
In einer weiteren Ausgestaltung ist das Messpad quadratisch.
In einer Weiterbildung umfasst das Messpad Kupfer.
Erfindungsgemäß wird die Vorrichtung mit einem Transistor und einem integrierten Gate-Source-Widerstand zur Gateleckstrommessung verwendet.
Weitere Vorteile ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen bzw. aus den abhängigen Patentansprüchen.
Kurze Beschreibung der Zeichnungen
Die vorliegende Erfindung wird nachfolgend anhand bevorzugter
Ausführungsformen und beigefügter Zeichnungen erläutert. Es zeigen:
Figur 1 eine Vorrichtung mit einem Transistor und einem integrierten
Gate-Source Widerstand, der als Reihenschaltung zweier integrierter Widerstände ausgestaltet ist,
Figur 2 eine Schaltungsanordnung zur Messung eines Gateleckstroms,
Figur 3 eine Vorrichtung aus dem Stand der Technik mit einem
Transistor und einem integrierten Gate-Source-Widerstand, der aus einem integrierten Widerstand besteht, und Figur 4 ein Diagramm das den Gatestrom Ig in Abhängigkeit der Gate-
Source-Spannung Ugs für die Schaltungsanordnungen der Figuren 1 bis 3 zeigt.
Figur 1 zeigt ein Ersatzschaltbild einer Vorrichtung 1 mit einem Transistor 2 und einem integrierten Gate-Source-Widerstand 3. Der integrierte Gate-Source- Widerstand 3 ist dabei als Reihenschaltung zweier integrierter Widerstände 4 und 5 ausgestaltet. Der Transistor 2 weist einen ersten Abgriff 8 auf, der den Drainanschluss repräsentiert. Weiterhin weist der Transistor 2 einen zweiten Abgriff 7 auf, der als Gateanschluss fungiert und einen dritten Abgriff 9, der als Sourceanschluss fungiert. Zwischen dem Gateanschluss und dem
Sourceanschluss ist der integrierte Gate-Source-Widerstand 3 angeordnet. Der Gate-Source-Widerstand 3 umfasst zwei integrierte Widerstände 4 und 5, die in Reihe zueinander geschaltet sind, d. h. zwischen den beiden integrierten Widerständen 4 und 5 ist eine Verbindung vorgesehen, die einen Abgriff 6 aufweist. Somit ist der erste integrierte Widerstand 4 zwischen dem
Gateanschluss und dem Abgriff 6 angeordnet und der zweite Widerstand 5 zwischen dem Abgriff 6 und dem Sourceanschluss angeordnet. Der Abgriff 6 ist mit einem Messpad elektrisch verbunden.
Der Transistor 2 kann beispielsweise als MOSFET oder als IGBT ausgestaltet sein. Die Vorrichtung 1 ist beispielsweise auf einem Siliziumsubstrat angeordnet. Optional sind die zwei integrierten Widerstände 4 und 5 in dem Substrat vergraben. Des Weiteren weisen die beiden integrierten Widerstände 4 und 5 optional gleiche Widerstandswerte auf. Ein Anwendungsgebiet der Vorrichtung 1 sind beispielsweise elektrische Lenkungen.
Figur 2 zeigt eine Schaltungsanordnung 20 zur Gateleckstrommessung. Die Schaltungsanordnung 20 umfasst dabei die Vorrichtung 1 aus Figur 1. Die Vorrichtung 1 ist über den zweiten Abgriff 7, den Gateanschluss, direkt an eine Spannungsquelle angeschlossen. Zwischen der Spannungsquelle und dem Abgriff 6 bzw. dem Messpad ist ein Operationsverstärker 21 angeordnet. Der Operationsverstärker 21 weist dabei einen geringen Offset auf, der einen direkten Stromfehler bewirkt, wobei sich der Stromfehler aus dem Quotienten der Offsetspannung und dem Produkt aus Gatewiderstand und Fläche des
Messpads ergibt. Daher ist der maximale Offset und der Gatewiderstand so zu wählen, dass der resultierende mögliche Gesamtstromfehler kleiner ist als der zu detektierende Gateleckstrom. Der Operationsverstärker 21 fungiert in der Schaltungsanordnung 20 als Impedanzwandler bzw. als Spannungsfolger. Das bedeutet, der Ausgang des Operationsverstärkers 21 ist auf den negativen Eingang des Operationsverstärkers 21 zurückgekoppelt. Der Eingang des Operationsverstärkers 21 ist hochimpedant, sodass kein Eingangsstrom fließt (Strom I i n = 0) . Dadurch kann der Operationsverstärker 21 am Messpad eine Gateoxid-Testspannung Ugtest einprägen. Dadurch ergibt sich am Messpad die gleiche Spannung wie am Eingang des Operationsverstärkers 21. Durch diese Potentialgleichheit ist der parasitäre Strom vom Gate zum Messpad null (lr=0), sodass die Erzeugung eines parasitären Stroms durch den Gate-Source- Widerstand verhindert wird, d. h. durch die auf den Abgriff 6 eingeprägte
Spannung wird ein Strom durch die Gate-Source Widerstandsstruktur unterdrückt. Der Teststrom Itest ist daher mit dem Gatestrom gleichzusetzen, der über das Gateoxid fließt.
In einem Ausführungsbeispiel ist der integrierte Gate-Source-Widerstand floatend angeschlossen, das bedeutet er ist während der Gateleckstrommessung nicht mit der Masse des Transistors 2 verbunden. Nachdem der Test des Gateoxids durchgeführt ist, wird der integrierte Gate-Source-Widerstand mit Hilfe eines Bonddrahts an den dritten Abgriff 9, den Sourceanschluss, angeschlossen. Diese Variante vereinfacht die Gatestrommessung weiter, da kein Operationsverstärker benötigt wird.
Mit Hilfe der Schaltungsanordnung 20 können neben den Leckströmen auch Einsatzspannungen, insbesondere von Transistoren, ermittelt werden.
Figur 3 zeigt eine Vorrichtung aus dem Stand der Technik mit einem Transistor 30 und einem integrierten Gate-Source-Widerstand 31, der aus einem einzigen integrierten Widerstand besteht. Figur 4 zeigt ein Diagramm 40 mit Gateströmen Ig für die
Schaltungsanordnungen der Figuren 1 bis 3. Die Gateströme Ig sind in
Abhängigkeit einer Gate-Source-Spannung Ugs gezeigt. Die Gate-Source- Spannung Ugs ist dabei auf der x-Achse und der Gatestrom Ig auf der y-Achse aufgetragen. Der Gate-Source-Widerstand weist in allen drei
Schaltungsanordnungen den gleichen Widerstandswert auf, z. B. 200 kO. In der ersten Schaltungsanordnung aus Figur 1 und in der zweiten
Schaltungsanordnung aus Figur 2 ist dieser Widerstandswert auf die beiden Widerstände verteilt, sodass die beiden Widerstände in Summe den
Widerstandswert aufweisen. In der zweiten Schaltungsanordnung ist ein Operationsverstärker beispielsweise des Typs LT1012 verwendet worden. Es können aber auch andere Operationsverstärker mit sehr niedrigen
Eingangsströmen und/ oder sehr niedrigem Ausgangsoffset Verwendung finden. Die Kurve 41 zeigt den gesamten Gatestrom der dritten Schaltungsanordnung, die einen integrierten Widerstand als Gate-Source-Widerstand aufweist und den Stand der Technik zeigt. Der Gateleckstrom ist dabei im gesamten Gatestrom enthalten, da er nicht gesondert erfasst werden kann. Die Kurve 42 zeigt den Gateleckstrom der ersten Schaltungsanordnung und die Kurve 43 den
Gateleckstrom der zweiten Schaltungsanordnung. Mit Hilfe der
Schaltungsanordnung aus dem Stand der Technik ist somit eine anomale Änderung der Gateleckstromcharakteristik nicht erkennbar. Mit der ersten und zweiten Schaltungsanordnung ist eine anomale Erhöhung des Gateleckstroms leicht erfassbar, sodass fehlerhafte Halbleiterschalter detektiert und
gegebenenfalls aussortiert werden können.

Claims

Ansprüche
1. Vorrichtung (1) mit einem Transistor (2) und einem integrierten Gate-Source Widerstand (3),
dadurch gekennzeichnet, dass
der integrierte Gate-Source-Widerstand (3) als Reihenschaltung eines ersten integrierten Widerstands (4) und eines zweiten integrierten Widerstands (5) ausgestaltet ist und ein Messpad, das über eine Verbindung, die zwischen dem ersten integrierten Widerstand (4) und dem zweiten integrierten Widerstand (5) angeordnet ist, elektrisch angebunden ist, wobei das Messpad außerhalb der Reihenschaltung des ersten integrierten Widerstands (4) und des zweiten integrierten Widerstands (5) auf einem Substrat der Vorrichtung (1) angeordnet ist.
2. Vorrichtung (1) nach Anspruch 1, dadurch gekennzeichnet, dass der erste integrierte Widerstand (4) und der zweite integrierte Widerstand (5) vergraben sind, insbesondere in dem Substrat der Vorrichtung (1).
3. Vorrichtung (1) nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass der erste integrierte Widerstand (4) und der zweite integrierte Widerstand (5) im Wesentlichen gleiche Widerstandswerte aufweisen.
4. Vorrichtung (1) nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass der erste integrierte Widerstand (4) einen kleineren Widerstandswert aufweist als der zweite integrierte Widerstand (5).
5. Vorrichtung (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Messpad eine Fläche größer als einen
Quadratmikrometer aufweist.
6. Vorrichtung (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Messpad quadratisch ist.
7. Vorrichtung (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Messpad Kupfer umfasst.
8. Verwendung der Vorrichtung (1) nach einem der vorhergehenden Ansprüche zur Gateleckstrommessung, wobei zwischen einem Gateanschluss des Transistors (2) und dem Messpad ein Operationsverstärker (21) angeordnet ist.
PCT/EP2016/051301 2015-03-26 2016-01-22 Transistor mit integriertem gate-source-widerstand WO2016150587A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015205527.2A DE102015205527B3 (de) 2015-03-26 2015-03-26 Transistor mit integriertem Gate-Source-Widerstand
DE102015205527.2 2015-03-26

Publications (1)

Publication Number Publication Date
WO2016150587A1 true WO2016150587A1 (de) 2016-09-29

Family

ID=55182343

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2016/051301 WO2016150587A1 (de) 2015-03-26 2016-01-22 Transistor mit integriertem gate-source-widerstand

Country Status (2)

Country Link
DE (1) DE102015205527B3 (de)
WO (1) WO2016150587A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0083699A2 (de) * 1982-01-11 1983-07-20 International Business Machines Corporation Schutzschaltung für Halbleitervorrichtungen
EP1681719A2 (de) * 2005-01-13 2006-07-19 Delphi Technologies, Inc. Halbleiterelement mit geteilter Anschlußfläche
DE102009047670A1 (de) * 2009-12-08 2011-06-09 Robert Bosch Gmbh Schaltungseinrichtung mit einem Halbleiter-Bauelement

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2937906A1 (de) * 2014-04-24 2015-10-28 Nxp B.V. Halbleiter ESD-Vorrichtung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0083699A2 (de) * 1982-01-11 1983-07-20 International Business Machines Corporation Schutzschaltung für Halbleitervorrichtungen
EP1681719A2 (de) * 2005-01-13 2006-07-19 Delphi Technologies, Inc. Halbleiterelement mit geteilter Anschlußfläche
DE102009047670A1 (de) * 2009-12-08 2011-06-09 Robert Bosch Gmbh Schaltungseinrichtung mit einem Halbleiter-Bauelement

Also Published As

Publication number Publication date
DE102015205527B3 (de) 2016-09-29

Similar Documents

Publication Publication Date Title
DE102015121568B4 (de) System und verfahren für eine kontaktmessschaltung
DE102009061841B3 (de) Halbleiterchip
DE102008059853B4 (de) Schaltungsanordnung mit einem Lasttransistor und einem Messtransistor
DE19706946A1 (de) Battierüberwachungseinheit
DE102020105094A1 (de) Intelligenter halbleiterschalter
DE102009028217A1 (de) Schaltungsanordnung mit einem Lasttransistor und einem Messtransistor
EP0648019B1 (de) CMOS-Schaltung mit erhöhter Spannungsfestigkeit
DE102017111410A1 (de) Messungen in Schaltvorrichtungen
DE102015108412A1 (de) Integrierter Temperatursensor
DE10133736A1 (de) Anordnung zum Messen der Temperatur einer elektronischen Schaltung
DE102017126060B4 (de) Ansteuerschaltung für ein transistorbauelement
DE2061943C3 (de) Differenzverstärker
DE102015110102A1 (de) Strommessung in einer Leistungshalbleiter-Anordnung
DE2635218A1 (de) Anordnung zum schutz eines transistors
DE102009039966A1 (de) Leistungstransistor und Verfahren zum Steuern eines Leistungstransistors
DE102015205527B3 (de) Transistor mit integriertem Gate-Source-Widerstand
DE10008180C2 (de) Elektronische Gebereinrichtung
WO2015197230A1 (de) Verfahren und vorrichtung zur stromsensierung von kleinen strömen
EP0704902B1 (de) Verwendung eines Leistungshalbleiterbauelements mit monolithisch integrierter Sensoranordnung
EP1069407B1 (de) Elektronische Gebereinrichtung
DE4020187A1 (de) Ansteuerschaltung fuer eine transistorvorrichtung
EP0735351B1 (de) Schaltungsanordnung zum Erfassen der Temperatur eines Leistungs-Halbleiterbauelements
DE2505479A1 (de) Phasenkomparator und verfahren zu seinem betrieb
DE102016102248A1 (de) Massebrucherkennung
EP1285483B1 (de) Halbleiter-bauelement

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16701178

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16701178

Country of ref document: EP

Kind code of ref document: A1