WO2016137095A1 - 인터포저 패키지 및 이를 구비하는 전자 모듈 - Google Patents

인터포저 패키지 및 이를 구비하는 전자 모듈 Download PDF

Info

Publication number
WO2016137095A1
WO2016137095A1 PCT/KR2015/013345 KR2015013345W WO2016137095A1 WO 2016137095 A1 WO2016137095 A1 WO 2016137095A1 KR 2015013345 W KR2015013345 W KR 2015013345W WO 2016137095 A1 WO2016137095 A1 WO 2016137095A1
Authority
WO
WIPO (PCT)
Prior art keywords
interposer
power
terminals
printed circuit
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2015/013345
Other languages
English (en)
French (fr)
Inventor
김철호
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of WO2016137095A1 publication Critical patent/WO2016137095A1/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Definitions

  • the present invention relates to an interposer, and more particularly, to an interposer package capable of improving solder joint quality with a printed circuit board by reducing the number of power supply terminals including a bypass capacitor and an electronic module having the same. .
  • an electronic module is formed by mounting an electronic component on a printed circuit board, and a surface mount technology (SMT) method is used to mount the electronic component on a printed circuit board.
  • SMT surface mount technology
  • the solder ball formed in the electronic component and the solder paste printed on the base substrate undergo a reflow process to connect the electronic component and the base substrate. ).
  • an electronic component and a printed circuit board are connected between an electronic component and a printed circuit board through an interposer having a low coefficient of thermal expansion such as silicon, glass, or ceramic.
  • an interposer having a low coefficient of thermal expansion such as silicon, glass, or ceramic.
  • An electronic module having a conventional interposer includes a printed circuit board, an electronic component, and an interposer interposed between the printed circuit board and the electronic component to connect the printed circuit board and the electronic component.
  • the interposer includes a power supply terminal for supplying power to the electronic component by receiving power transmitted through the printed circuit board, and typically includes a plurality of power supply terminals for supplying the same power supply.
  • the interposer is provided with a plurality of power terminals for supplying the same power to the electronic components, and the plurality of power terminals for supplying the same power to the electronic components occupies a large area, thereby reducing the mounting efficiency. Acts as.
  • the present invention has been made to solve the problems of the prior art as described above, the object of the present invention is to improve the solder joint quality with the printed circuit board by reducing the number of power supply terminals, including the bypass capacitor.
  • the present invention relates to an interposer package and an electronic module having the same.
  • An interposer package for achieving the above object includes a first power supply terminal to receive power from the first electronic device on one surface, and to supply power to the second electronic device on the other surface
  • An interposer comprising a plurality of second power supply terminals; And a bypass capacitor mounted on the interposer and connected between one of the plurality of second power terminals and the first power terminal.
  • the sum of the number of the first power terminals and the number of the bypass capacitors is equal to the number of the second power terminals.
  • a power terminal except for a power terminal connected to the bypass among the plurality of second power terminals is connected to the first power terminal.
  • a plurality of terminals connected to the first electronic device are formed on one surface of the interposer, and a plurality of terminals connected to the second electronic device are formed on the other surface of the interposer, and connected to the first electronic device.
  • a plurality of terminals are distributed in all areas of one surface of the interposer, and a plurality of terminals connected to the second electronic device are densely located in a predetermined area of the other surface of the interposer.
  • a plurality of terminals connected to the first electronic device are arranged in a land grid array.
  • An electronic module a printed circuit board including a power supply terminal; An electronic component including a plurality of power receiver terminals; And an interposer package disposed between the printed circuit board and the electronic component to electrically connect the printed circuit board and the electronic component, wherein the interposer package has a power supply terminal of the printed circuit board at a lower surface thereof.
  • An interposer including a first power terminal connected to a second power supply terminal, and a second power terminal connected to a plurality of power receiver terminals of the electronic component on an upper surface thereof; And a bypass capacitor mounted on the interposer and connected between one of the plurality of second power terminals and the first power terminal.
  • the sum of the number of the lower power supply terminals and the number of the bypass capacitors is equal to the number of the upper power supply terminals.
  • a power terminal except for a power terminal connected to the bypass among the plurality of upper power terminals is connected to the lower power terminal.
  • the lower surface of the interposer is formed with a plurality of lower terminals connected to the printed circuit board
  • the upper surface of the interposer is formed with a plurality of upper terminals connected with the electronic component
  • the plurality of upper terminals are the interposer Densely located in a predetermined area of the upper surface of the
  • the plurality of lower terminals are located in the entire area of the lower surface of the interposer.
  • a plurality of lower terminals connected to the printed circuit board are arranged in a land grid array.
  • the electronic component and the interposer package are formed as one module.
  • the bypass capacitor is mounted on the interposer, and since the power charged in the bypass capacitor can be supplied to the electronic component, a power source for receiving power supplied from the outside in comparison with the prior art.
  • the number of terminals can be reduced.
  • the mounting space in the interposer can be secured by the reduced number of power supply terminals, and thus the size of the terminals can be increased, thereby improving the solder joint quality and reliability by increasing the contact area with the printed circuit board.
  • the distance between the terminals formed on the interposer can be widened, it is possible to prevent short between adjacent terminals to improve safety and reliability, and to improve heat dissipation performance.
  • FIG. 1 is a side view illustrating a structure of an electronic module including an interposer package according to an embodiment of the present invention.
  • FIG. 2 is a diagram illustrating an electrical connection of an electronic module having an interposer package according to an embodiment of the present invention.
  • FIG 3 is a plan view illustrating the top and bottom surfaces of an interposer package according to an embodiment of the present invention.
  • FIG. 1 is a side view illustrating a structure of an electronic module including an interposer package according to an embodiment of the present invention
  • FIG. 2 is a diagram illustrating electrical connection of an electronic module including an interposer package according to an embodiment of the present invention.
  • an electronic module 100 may include an printed circuit board 110, an electronic component 120, an interposer 130, and a bypass capacitor 140.
  • a poser package 150 is included.
  • the electronic component 120 and the interposer package 150 are preferably formed as one module.
  • the printed circuit board 110 forms the basis of the electronic module 100 is provided on the lowest layer of the electronic module 100, the printed circuit The interposer 130 is stacked on the substrate 110, the electronic component 120 is stacked on the interposer 130, and the bypass capacitor 140 is mounted on the interposer 130.
  • the electronic module 100 has a structure in which the printed circuit board 110, the interposer 130, and the electronic component 120 are sequentially stacked.
  • connection of the printed circuit board 110 and the interposer 130 and the connection of the interposer 130 and the electronic component 120 may be made by various methods, for example, a surface mount technology (SMT) method. Can be made by.
  • SMT surface mount technology
  • connection between the interposer 230 and the bypass capacitor 140 may also be made by the SMT method.
  • the electronic component 120 operates by receiving power applied from the outside through the printed circuit board 110, and a terminal ('power terminal') for supplying power to the electronic component 120 is a printed circuit board. 110, the electronic component 120, and the interposer 130, respectively.
  • the printed circuit board 110, the electronic component 120 and the interposer 130 is provided with a plurality of input and output terminals for the transmission of data signals, control signals in addition to the power supply terminal, terminals unnecessary for the description of the present invention The description of these fields is omitted.
  • 1 and 2 is a structure for supplying power to two terminals of the electronic component 120, but the present invention is not limited thereto, and the number of power terminals can be extended.
  • the printed circuit board 110 includes one power supply terminal 111
  • the electronic component 120 includes first and second power receiving terminals 121 and 122.
  • the interposer 130 may include a first power terminal 131 connected to the power supply terminal 111 and a second power terminal 121 connected to the first power receiving terminal 121 of the two power receiving terminals 121 and 122.
  • the power supply terminal 132 includes a third power supply terminal 133 connected to the second power supply receiving terminal 122 among the two power receiving terminals 121 and 122.
  • bypass capacitor 140 is connected between the first power terminal 131 and the third power terminal 133. That is, one end of the bypass capacitor 140 is connected to the first power terminal 131, and the other end of the bypass capacitor 140 is connected to the third power terminal 133.
  • connection of the first power terminal 131 and the second power terminal 132, the connection of the first power terminal 131 and the bypass capacitor 140, and the third power terminal 133 and the bypass capacitor 140 ) Is connected by internal wirings L1, L2, and L3 of the interposer 130.
  • the electronic component 120 has a path consisting of a power supply terminal 111-a first power terminal 131-a second power terminal 132-a first power receiving terminal 121. Powered through
  • the electronic component 120 may be referred to as a 'power supply terminal 111-a first power terminal 131-a bypass capacitor 140-a third power terminal 133-a second power receiver terminal 122'. The power is supplied through the path made.
  • bypass capacitor 140 since the bypass capacitor 140 is mounted on the interposer 130, it is possible to supply power to the electronic component 120 using the bypass capacitor 140.
  • the sum of the number of the power terminals 131 connected to the power supply terminal 111 of the printed circuit board 110 and the number of the bypass capacitor 140 is connected to the electronic component 120. It is equal to the number of power supply terminals.
  • the interposer should have two power terminals connected to the printed circuit board.
  • the interposer is a printed circuit board. Only one power terminal is connected to the.
  • FIG 3 is a plan view illustrating the top and bottom surfaces of an interposer package according to an embodiment of the present invention.
  • FIG. 3A is a plan view illustrating an upper surface of an interposer package according to an exemplary embodiment of the present invention. As shown in FIG. 3A, a capacitor 140 and a plurality of capacitors are disposed on an upper surface of the interposer 130. Top terminals are formed, the plurality of top terminals comprising power terminals 132, 133. 3A illustrates a structure in which a plurality of upper terminals are densely formed in a predetermined region of an upper surface of an interposer according to an arrangement of electronic components.
  • FIG. 3B is a plan view illustrating a lower surface of the interposer package according to an embodiment of the present invention, in which a plurality of lower terminals are formed, and the plurality of lower terminals include a power terminal 131.
  • the plurality of upper terminals are densely formed in a predetermined area of the upper surface of the interposer in FIG. 3 (a)
  • the plurality of lower terminals in FIG. may be arranged in a land grid array (LGA).
  • the lower terminal is formed in a larger area than the upper electrode, and the gap between the lower terminals is wider than the gap between the upper terminals.
  • the bypass capacitor is mounted on the interposer, and since the power charged in the bypass capacitor can be supplied to the electronic component, a power source for receiving power supplied from the outside in comparison with the prior art.
  • the number of terminals can be reduced.
  • the mounting space in the interposer can be secured by the reduced number of power supply terminals, and thus the size of the terminals can be increased, thereby improving the solder joint quality and reliability by increasing the contact area with the printed circuit board.
  • the distance between the terminals formed on the interposer can be widened, it is possible to prevent short between adjacent terminals to improve safety and reliability, and to improve heat dissipation performance.
  • the present invention can be applied to various electronic products in which an interposer is used.

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 발명은 바이패스 캐패시터를 포함하여 전원 단자의 개수를 줄임으로써 인쇄회로기판과의 솔더 조인트 품질을 향상시킬 수 있는 인터포저 패키지 및 이를 구비하는 전자 모듈에 관한 것이다. 본 발명의 일 측면에 따른 인터포저 패키지는, 일면에 제 1 전자 장치로부터 전원을 공급받는 제 1 전원 단자를 포함하고, 타면에 제 2 전자 장치로 전원을 공급하는 다수의 제 2 전원 단자를 포함하는 인터포저; 및 상기 인터포저에 실장되며, 상기 다수의 제 2 전원 단자 중 하나와 상기 제 1 전원 단자 사이에 연결되는 바이패스 캐패시터를 포함한다.

Description

인터포저 패키지 및 이를 구비하는 전자 모듈
본 발명은 인터포저에 관한 것으로, 상세하게는 바이패스 캐패시터를 포함하여 전원 단자의 개수를 줄임으로써 인쇄회로기판과의 솔더 조인트 품질을 향상시킬 수 있는 인터포저 패키지 및 이를 구비하는 전자 모듈에 관한 것이다.
통상적으로 전자 모듈은 인쇄회로기판에 전자 부품을 실장하여 형성되는 것으로, 전자 부품을 인쇄회로기판에 실장하기 위해 SMT(Surface Mount Technology) 방식이 사용된다.
SMT 방식의 경우, 전자 부품에 형성된 솔더 볼(Solder Ball)과 베이스 기판에 인쇄된 솔더 페이스트(Solder Paste)가 리플로우(Reflow) 공정을 거치면서 전자 부품과 베이스 기판을 연결하는 솔더 조인트(Solder Joint)를 형성하게 된다.
최근에는 전자 부품과 인쇄회로기판 사이에, 실리콘(Si), 유리(Glass) 또는 세라믹(Ceramic) 등 낮은 열팽창 계수를 갖는 인터포저(interposer)를 개재하여, 전자 부품과 인쇄회로기판을 연결하여 전자 모듈을 형성하는 방법이 사용되고 있다.
종래 인터포저를 구비하는 전자 모듈은 인쇄회로기판, 전자 부품, 그리고 인쇄회로기판과 전자 부품 사이에 개재되어 인쇄회로기판과 전자 부품을 연결하는 인터포저를 구비한다.
이때, 상기 인터포저는 인쇄회로기판을 통해 전달되는 전원을 인가받아 전자 부품으로 공급하기 위하여 전원 단자를 포함하는데, 통상적으로 동일한 전원을 공급하는 다수의 전원 단자를 포함한다.
따라서, 상기 인터포저에는 전자 부품으로 동일한 전원을 공급하기 위한 다수의 전원 단자가 구비되어 있고, 이러한 동일한 전원을 전자 부품으로 공급하기 위한 다수의 전원 단자는 많은 면적을 차지하여 실장 효율을 저하시키는 요인으로 작용한다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은, 바이패스 캐패시터를 포함하여 전원 단자의 개수를 줄임으로써 인쇄회로기판과의 솔더 조인트 품질을 향상시킬 수 있는 인터포저 패키지 및 이를 구비하는 전자 모듈에 관한 것이다.
상기와 같은 목적을 달성하기 위한 본 발명의 일 측면에 따른 인터포저 패키지는, 일면에 제 1 전자 장치로부터 전원을 공급받는 제 1 전원 단자를 포함하고, 타면에 제 2 전자 장치로 전원을 공급하는 다수의 제 2 전원 단자를 포함하는 인터포저; 및 상기 인터포저에 실장되며, 상기 다수의 제 2 전원 단자 중 하나와 상기 제 1 전원 단자 사이에 연결되는 바이패스 캐패시터를 포함한다.
상기 제 1 전원 단자의 개수와 상기 바이패스 캐패시터의 개수의 합은 상기 제 2 전원 단자의 개수와 동일하다.
상기 다수의 제 2 전원 단자 중 상기 바이패스와 연결된 전원 단자를 제외한 전원 단자는 상기 제 1 전원 단자와 연결된다.
상기 인터포저의 일면에는 상기 제 1 전자 장치와 연결되는 다수의 단자들이 형성되고, 상기 인터포저의 타면에는 상기 제 2 전자 장치와 연결되는 다수의 단자들이 형성되며, 상기 제 1 전자 장치와 연결되는 다수의 단자들은 상기 인터포저의 일면의 전 영역에 분포하여 위치하고, 상기 제 2 전자 장치와 연결되는 다수의 단자들은 상기 인터포저의 타면의 일정 영역에 밀집하여 위치한다.
상기 제 1 전자 장치와 연결되는 다수의 단자들은 랜드 그리드 배열(Land Grid Array)로 배치된다.
본 발명의 다른 측면에 따른 전자 모듈은, 전원공급단자를 포함하는 인쇄회로기판; 다수의 전원수신단자를 포함하는 전자 부품; 및 상기 인쇄회로기판과 상기 전자 부품 사이에 위치하여, 상기 인쇄회로기판과 상기 전자 부품을 전기적으로 연결하는 인터포저 패키지를 포함하고, 상기 인터포저 패키지는, 하면에 상기 인쇄회로기판의 전원공급단자와 연결되는 제 1 전원 단자를 포하고, 상면에 상기 전자 부품의 다수의 전원수신단자와 각각 연결되는 제 2 전원 단자를 포함하는 인터포저; 및 상기 인터포저에 실장되며, 상기 다수의 제 2 전원 단자 중 하나와 상기 제 1 전원 단자 사이에 연결되는 바이패스 캐패시터를 포함한다.
상기 하부 전원 단자의 개수와 상기 바이패스 캐패시터의 개수의 합은 상기 상부 전원 단자의 개수와 동일하다.
상기 다수의 상부 전원 단자 중 상기 바이패스와 연결된 전원 단자를 제외한 전원 단자는 상기 하부 전원 단자와 연결된다.
상기 인터포저의 하면에는 상기 인쇄회로기판과 연결되는 다수의 하부 단자들이 형성되고, 상기 인터포저의 상면에는 상기 전자 부품과 연결되는 다수의 상부 단자들이 형성되며, 상기 다수의 상부 단자들은 상기 인터포저의 상면의 일정 영역에 밀집하여 위치하고, 상기 다수의 하부 단자들은 상기 인터포저의 하면의 전 영역에 분포하여 위치한다.
상기 인쇄회로기판과 연결되는 다수의 하부 단자들은 랜드 그리드 배열(Land Grid Array)로 배치된다.
상기 전자 부품과 상기 인터포저 패키지는 하나의 모듈로 형성된다.
상기와 같은 구성에 따르면, 인터포저에 바이패스 캐패시터가 실장되어 있고, 바이패스 캐패시터에 충전된 전원을 전자 부품으로 공급하는 것이 가능하기 때문에, 종래에 대비하여 외부로부터 공급되는 전원을 인가받기 위한 전원 단자의 개수를 줄일 수 있다.
따라서, 전원 단자의 줄어드는 개수만큼 인터포저 내 실장 공간을 확보할 수 있고, 따라서 단자의 크기를 증가시킬 수 있으므로, 인쇄회로기판과의 접촉 면적을 넓혀 솔더 조인트 품질 및 신뢰성을 향상시킬 수 있다.
또한, 인터포저에 형성되는 단자 사이의 간격을 넓게 할 수 있으므로, 인접 단자 간의 쇼트를 방지하여 안전성 및 신뢰성을 향상시킬 수 있으며, 방열 성능을 향상시킬 수 있다.
도 1은 본 발명의 실시 예에 따른 인터포저 패키지를 구비하는 전자 모듈의 구조를 도시한 측면도이다.
도 2는 본 발명의 실시 예에 따른 인터포저 패키지를 구비하는 전자 모듈의 전기적 연결을 도시한 도면이다.
도 3은 본 발명의 실시 예에 따른 인터포저 패키지의 상면과 하면을 도시한 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 도면부호는 동일 구성 요소를 지칭한다.
본 발명의 실시 예들을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명의 실시 예에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
이하, 본 발명의 실시 예에 따른 인터포저 패키지 및 이를 구비하는 전자 모듈의 구조에 대해서 첨부한 도면을 참조하여 상세하게 설명해 보기로 한다.
도 1은 본 발명의 실시 예에 따른 인터포저 패키지를 구비하는 전자 모듈의 구조를 도시한 측면도이고, 도 2는 본 발명의 실시 예에 따른 인터포저 패키지를 구비하는 전자 모듈의 전기적 연결을 도시한 도면이다.
도 1 및 2를 참조하면, 본 발명의 실시 예에 따른 전자 모듈(100)은 인쇄회로기판(110), 전자 부품(120)과, 인터포저(130)와 바이패스 캐패시터(140)로 이루어지는 인터포저 패키지(150)를 포함한다. 이때, 상기 전자 부품(120)와 인터포저 패키지(150)는 하나의 모듈로 형성되는 것이 바람직하다.
한편, 본 발명의 실시 예에 따른 전자 모듈(100)의 구조에 따르면, 상기 인쇄회로기판(110)은 전자 모듈(100)의 기저를 이루는 것으로 전자 모듈(100)의 최하위층에 마련되고, 인쇄회로기판(110) 상에 인터포저(130)가 적층되고, 인터포저(130) 상에 전자 부품(120)이 적층되며, 상기 바이패스 캐패시터(140)는 인터포저(130) 상에 실장된다.
따라서, 본 발명의 실시 예에 따른 전자 모듈(100)은 인쇄회로기판(110), 인터포저(130) 및 전자 부품(120)이 순차적으로 적층된 구조로 이루어진다.
이때, 상기 인쇄회로기판(110)과 인터포저(130)의 접속 및 인터포저(130)와 전자 부품(120)의 접속은 다양한 방식에 의해서 이루어질 수 있으며, 예를 들어 SMT(Surface Mount Technology) 방식에 의해 이루어질 수 있다.
또한, 상기 인터포저(230)와 바이패스 캐패시터(140) 사이의 연결 역시 SMT 방식에 의해 이루어질 수 있다.
한편, 상기 전자 부품(120)은 인쇄회로기판(110)을 통해 외부로부터 인가되는 전원을 공급받아 동작하는데, 전자 부품(120)으로의 전원 공급을 위한 단자(‘전원 단자’)가 인쇄회로기판(110), 전자 부품(120) 및 인터포저(130)에 각각 구비된다.
물론, 상기 인쇄회로기판(110), 전자 부품(120) 및 인터포저(130)에는 전원 단자 이외에도 데이터 신호, 제어 신호의 전송을 위한 다수의 입출력 단자들이 구비되나, 본 발명의 설명에 있어 불필요한 단자들에 대한 설명은 생략하도록 한다.
도 1 및 도 2에 도시된 실시 예는 전자 부품(120)의 두 단자로 전원을 공급하기 위한 구조이나, 본 발명이 이에 한정되는 것은 아니며, 전원 단자의 개수는 얼마든지 확장 가능하다.
이때, 상기 인쇄회로기판(110)은 하나의 전원공급단자(111)를 포함하고, 상기 전자 부품(120)은 제 1 및 제 2 전원수신단자(121, 122)를 포함한다.
또한, 상기 인터포저(130)는 전원공급단자(111)와 연결되는 제 1 전원 단자(131), 2개의 전원수신단자(121, 122) 중 제 1 전원수신단자(121)와 연결되는 제 2 전원 단자(132), 2개의 전원수신단자(121, 122) 중 제 2 전원수신단자(122)와 연결되는 제 3 전원 단자(133)을 포함한다.
한편, 상기 바이패스 캐패시터(140)는 제 1 전원 단자(131) 및 제 3 전원 단자(133) 사이에 연결된다. 즉, 상기 바이패스 캐패시터(140)의 일단은 제 1 전원 단자(131)과 연결되고, 상기 바이패스 캐패시터(140)의 타단은 제 3 전원 단자(133)와 연결된다.
이때, 제 1 전원 단자(131)와 제 2 전원 단자(132)의 연결, 제 1 전원 단자(131)와 바이패스 캐패시터(140)의 연결 및 제 3 전원 단자(133)와 바이스패 캐패시터(140)의 연결은 인터포저(130)의 내부 배선(L1, L2, L3)에 의해 이루어진다.
이와 같은 구성에 따르면, 상기 전자 부품(120)은 ‘전원공급단자(111) - 제 1 전원 단자(131) - 제 2 전원 단자(132) - 제 1 전원수신단자(121)’로 이루어지는 경로를 통해 전원을 공급받는다.
또한, 상기 전자 부품(120)은 ‘전원공급단자(111) - 제 1 전원 단자(131) - 바이패스 캐패시터(140) - 제 3 전원 단자(133) - 제 2 전원수신단자(122)’로 이루어지는 경로를 통해 전원을 공급받는다.
본 발명의 실시 예에 따르면, 상기 인터포저(130)에 바이패스 캐패시터(140)가 실장되기 때문에, 바이패스 캐패시터(140)를 이용하여 전자 부품(120)으로 전원을 공급하는 것이 가능하다.
이와 같은 구성에 따르면, 인쇄회로기판(110)의 전원공급단자(111)와 연결되는 전원 단자(131)의 개수와 바이패스 캐패시터(140)의 개수를 합한 값은 전자 부품(120)과 연결되는 전원 단자의 개수와 같게 된다.
따라서, 종래의 기술에 따라 전자 모듈의 2개의 전원수신단자로 전원을 공급하기 위해서는 인터포저가 인쇄회로기판과 연결되는 2개의 전원 단자를 구비하여야 하나, 본 발명에 따르면, 인터포저가 인쇄회로기판과 연결되는 하나의 전원 단자만을 구비한다.
도 3은 본 발명의 실시 예에 따른 인터포저 패키지의 상면과 하면을 도시한 평면도이다.
도 3(a)는 본 발명의 실시 예에 따른 인터포저 패키지의 상면을 도시한 평면도로서, 도 3(a)에서 확인할 수 있는 바와 같이, 인터포저(130)의 상면에 캐패시터(140)와 다수의 상부 단자들이 형성되는데, 다수의 상부 단자들은 전원 단자(132, 133)를 포함한다. 이때, 도 3(a)에는 다수의 상부 단자들이 전자 부품의 배치에 따라 인터포저의 상면 일정 영역 내에 밀집하여 형성되는 구조가 예로 도시되어 있다.
한편, 도 3(b)는 본 발명의 실시 예에 따른 인터포저 패키지의 하면을 도시한 평면도로도서, 다수의 하부 단자들이 형성되는데, 다수의 하부 단자들은 전원 단자(131)를 포함한다.
이때, 도 3(a)에서 다수의 상부 단자들이 인터포저의 상면 일정 영역 내에 밀집하여 형성되는 것에 반해, 도 3(b)에서의 다수의 하부 단자들은 인터포저 하면의 전 영역에 분포되어 형성된다. 상기 다수의 하부 단자들은 랜드 그리드 배열(Land Grid Array, LGA)로 배치될 수 있다.
따라서, 상기 하부 단자는 상부 전극에 비하여 넓은 면적으로 형성되며, 또한, 하부 단자의 간격은 상부 단자의 간격보다 넓게 형성된다.
상기와 같은 구성에 따르면, 인터포저에 바이패스 캐패시터가 실장되어 있고, 바이패스 캐패시터에 충전된 전원을 전자 부품으로 공급하는 것이 가능하기 때문에, 종래에 대비하여 외부로부터 공급되는 전원을 인가받기 위한 전원 단자의 개수를 줄일 수 있다.
따라서, 전원 단자의 줄어드는 개수만큼 인터포저 내 실장 공간을 확보할 수 있고, 따라서 단자의 크기를 증가시킬 수 있으므로, 인쇄회로기판과의 접촉 면적을 넓혀 솔더 조인트 품질 및 신뢰성을 향상시킬 수 있다.
또한, 인터포저에 형성되는 단자 사이의 간격을 넓게 할 수 있으므로, 인접 단자 간의 쇼트를 방지하여 안전성 및 신뢰성을 향상시킬 수 있으며, 방열 성능을 향상시킬 수 있다.
한편, 본 발명에 따른 인터포저 패키지 및 이를 구비하는 전자 모듈을 실시 예에 따라 설명하였지만, 본 발명의 범위는 특정 실시 예에 한정되는 것은 아니며, 본 발명과 관련하여 통상의 지식을 가진 자에게 자명한 범위 내에서 여러 가지의 대안, 수정 및 변경하여 실시할 수 있다.
따라서, 본 발명에 기재된 실시 예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
본 발명은 인터포저가 이용되는 다양한 전자제품에 적용될 수 있다.

Claims (11)

  1. 일면에 제 1 전자 장치로부터 전원을 공급받는 제 1 전원 단자를 포함하고, 타면에 제 2 전자 장치로 전원을 공급하는 다수의 제 2 전원 단자를 포함하는 인터포저; 및
    상기 인터포저에 실장되며, 상기 다수의 제 2 전원 단자 중 하나와 상기 제 1 전원 단자 사이에 연결되는 바이패스 캐패시터를 포함하는 인터포저 패키지.
  2. 제 1 항에 있어서,
    상기 제 1 전원 단자의 개수와 상기 바이패스 캐패시터의 개수의 합은 상기 제 2 전원 단자의 개수와 동일한 인터포저 패키지.
  3. 제 1 항에 있어서,
    상기 다수의 제 2 전원 단자 중 상기 바이패스와 연결된 전원 단자를 제외한 전원 단자는 상기 제 1 전원 단자와 연결되는 인터포저 패키지.
  4. 제 1 항에 있어서,
    상기 인터포저의 일면에는 상기 제 1 전자 장치와 연결되는 다수의 단자들이 형성되고, 상기 인터포저의 타면에는 상기 제 2 전자 장치와 연결되는 다수의 단자들이 형성되며,
    상기 제 1 전자 장치와 연결되는 다수의 단자들은 상기 인터포저의 일면의 전 영역에 분포하여 위치하고, 상기 제 2 전자 장치와 연결되는 다수의 단자들은 상기 인터포저의 타면의 일정 영역에 밀집하여 위치하는 인터포저 패키지.
  5. 제 4 항에 있어서,
    상기 제 1 전자 장치와 연결되는 다수의 단자들은 랜드 그리드 배열(Land Grid Array)로 배치되는 인터포저 패키지.
  6. 전원공급단자를 포함하는 인쇄회로기판;
    다수의 전원수신단자를 포함하는 전자 부품; 및
    상기 인쇄회로기판과 상기 전자 부품 사이에 위치하여, 상기 인쇄회로기판과 상기 전자 부품을 전기적으로 연결하는 인터포저 패키지를 포함하고,
    상기 인터포저 패키지는,
    하면에 상기 인쇄회로기판의 전원공급단자와 연결되는 하부 전원 단자를 포하고, 상면에 상기 전자 부품의 다수의 전원수신단자와 각각 연결되는 다수의 상부 전원 단자를 포함하는 인터포저; 및
    상기 인터포저에 실장되며, 상기 다수의 상부 전원 단자 중 하나와 상기 하부 전원 단자 사이에 연결되는 바이패스 캐패시터를 포함하는 전자 모듈.
  7. 제 6 항에 있어서,
    상기 하부 전원 단자의 개수와 상기 바이패스 캐패시터의 개수의 합은 상기 상부 전원 단자의 개수와 동일한 전자 모듈.
  8. 제 6 항에 있어서,
    상기 다수의 상부 전원 단자 중 상기 바이패스와 연결된 전원 단자를 제외한 전원 단자는 상기 하부 전원 단자와 연결되는 전자 모듈.
  9. 제 6 항에 있어서,
    상기 인터포저의 하면에는 상기 인쇄회로기판과 연결되는 다수의 하부 단자들이 형성되고, 상기 인터포저의 상면에는 상기 전자 부품과 연결되는 다수의 상부 단자들이 형성되며,
    상기 다수의 상부 단자들은 상기 인터포저의 상면의 일정 영역에 밀집하여 위치하고, 상기 다수의 하부 단자들은 상기 인터포저의 하면의 전 영역에 분포하여 위치하는 전자 모듈.
  10. 제 9 항에 있어서,
    상기 인쇄회로기판과 연결되는 다수의 하부 단자들은 랜드 그리드 배열(Land Grid Array)로 배치되는 전자 모듈.
  11. 제 6 항에 있어서,
    상기 전자 부품과 상기 인터포저 패키지는 하나의 모듈로 형성되는 전자 모듈.
PCT/KR2015/013345 2015-02-26 2015-12-08 인터포저 패키지 및 이를 구비하는 전자 모듈 Ceased WO2016137095A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0027163 2015-02-26
KR1020150027163A KR20160104322A (ko) 2015-02-26 2015-02-26 인터포저 패키지 및 이를 구비하는 전자 모듈

Publications (1)

Publication Number Publication Date
WO2016137095A1 true WO2016137095A1 (ko) 2016-09-01

Family

ID=56788863

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2015/013345 Ceased WO2016137095A1 (ko) 2015-02-26 2015-12-08 인터포저 패키지 및 이를 구비하는 전자 모듈

Country Status (2)

Country Link
KR (1) KR20160104322A (ko)
WO (1) WO2016137095A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305642A (ja) * 2006-05-09 2007-11-22 Murata Mfg Co Ltd 多層回路基板及び電子装置
JP2011146517A (ja) * 2010-01-14 2011-07-28 Murata Mfg Co Ltd バイパスコンデンサ実装構造
KR101222474B1 (ko) * 2011-07-01 2013-01-15 (주)에프씨아이 반도체 패키지 및 그 반도체 패키지 제조방법
KR20130038969A (ko) * 2011-10-11 2013-04-19 세미텍 주식회사 캐패시턴스 제공용 인터포져 및 이를 이용한 리드 프레임 타입 반도체 패키지
KR20140068690A (ko) * 2012-11-28 2014-06-09 전자부품연구원 3차원 패키징 모듈

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305642A (ja) * 2006-05-09 2007-11-22 Murata Mfg Co Ltd 多層回路基板及び電子装置
JP2011146517A (ja) * 2010-01-14 2011-07-28 Murata Mfg Co Ltd バイパスコンデンサ実装構造
KR101222474B1 (ko) * 2011-07-01 2013-01-15 (주)에프씨아이 반도체 패키지 및 그 반도체 패키지 제조방법
KR20130038969A (ko) * 2011-10-11 2013-04-19 세미텍 주식회사 캐패시턴스 제공용 인터포져 및 이를 이용한 리드 프레임 타입 반도체 패키지
KR20140068690A (ko) * 2012-11-28 2014-06-09 전자부품연구원 3차원 패키징 모듈

Also Published As

Publication number Publication date
KR20160104322A (ko) 2016-09-05

Similar Documents

Publication Publication Date Title
WO2018182379A1 (ko) 안테나 어셈블리 및 안테나 어셈블리를 포함하는 장치
WO2021091109A1 (en) Electronic device including interposer
US20050186807A1 (en) Apparatus inteconnecting circuit board and mezzanine card or cards
WO2017146394A1 (ko) 연성회로기판
WO2013089405A1 (en) Shielding system for mobile device and method for assembling the system
WO2016099011A1 (ko) 연성 회로 기판과 이를 포함하는 전자 장치 및 연성 회로 기판의 제조 방법
WO2017030336A1 (ko) 캐비티 필터
WO2020226277A1 (en) Flexible cable
WO2016153268A1 (ko) 효율적인 온도 검출이 가능한 구조를 갖는 배터리 팩 및 이에 적용되는 온도 소자 실장형 인쇄회로기판
WO2017138745A1 (ko) 연성회로기판
WO2014171621A1 (ko) 반도체 칩 테스트용 소켓 및 그 제조 방법
WO2010071304A2 (ko) 커플링을 이용한 전력 분배기
WO2011111888A1 (ko) 일체형 커플러-써큘레이터 및 그를 포함하는 전력 증폭기
WO2014088210A1 (en) Antenna apparatus
WO2019078408A1 (ko) Rf 패키지 모듈 및 rf 패키지 모듈을 포함하는 전자 장치
WO2016117760A1 (ko) 착탈형 전기 접속 구조와 이를 구비하는 전자기기
US7262974B2 (en) Techniques for alleviating the need for DC blocking capacitors in high-speed differential signal pairs
CN114079211B (zh) 通信设备
WO2016137095A1 (ko) 인터포저 패키지 및 이를 구비하는 전자 모듈
KR20230013636A (ko) 보드 레벨 아키텍처 및 통신 장치
WO2022045729A1 (ko) 인쇄회로기판 모듈 및 이를 포함하는 전자장치
WO2016093520A2 (ko) 배선용 인터포저 및 이를 구비하는 전자 모듈
WO2014003477A1 (ko) 중첩 모듈 패키지 및 그 제조 방법
WO2014126287A1 (ko) 분리형 인쇄회로기판의 솔더링 접합 구조
WO2016148429A1 (ko) 연성회로기판

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15883482

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15883482

Country of ref document: EP

Kind code of ref document: A1