WO2016092968A1 - 送信装置、受信装置、および通信システム - Google Patents

送信装置、受信装置、および通信システム Download PDF

Info

Publication number
WO2016092968A1
WO2016092968A1 PCT/JP2015/080516 JP2015080516W WO2016092968A1 WO 2016092968 A1 WO2016092968 A1 WO 2016092968A1 JP 2015080516 W JP2015080516 W JP 2015080516W WO 2016092968 A1 WO2016092968 A1 WO 2016092968A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
symbol
signals
transmission
transition
Prior art date
Application number
PCT/JP2015/080516
Other languages
English (en)
French (fr)
Inventor
横川 峰志
弘展 小西
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to CN201580065373.XA priority Critical patent/CN107005501B/zh
Priority to EP15868441.5A priority patent/EP3232624B1/en
Priority to US15/523,768 priority patent/US11233680B2/en
Priority to JP2016563567A priority patent/JP6631537B2/ja
Publication of WO2016092968A1 publication Critical patent/WO2016092968A1/ja
Priority to US17/507,154 priority patent/US11765004B2/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • H04L25/4908Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0272Arrangements for coupling to multiple lines, e.g. for differential transmission
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H04L25/4923Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/028Arrangements specific to the transmitter end
    • H04L25/0282Provision for current-mode coupling
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0292Arrangements specific to the receiver end
    • H04L25/0294Provision for current-mode coupling
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0298Arrangement for terminating transmission lines

Definitions

  • the present disclosure relates to a transmission device that transmits signals, a reception device that receives signals, and a communication system that transmits and receives signals.
  • Patent Documents 1 and 2 disclose communication systems that exchange data using three signals having three voltage levels.
  • the communication system is desired to have a high transmission capacity, and further increase of the transmission capacity is expected.
  • the first transmission device includes a generation unit, an output control unit, and a driver unit.
  • the generation unit generates a transmission symbol signal indicating a sequence of transmission symbols based on the control signal.
  • the output control unit generates an output control signal based on the transmission symbol signal.
  • the driver unit generates a first output signal, a second output signal, and a third output signal based on the output control signal.
  • the generation unit generates a transmission symbol signal based on the control signal so that the signal pattern is switched between the first output signal, the second output signal, and the third output signal. is there.
  • the second transmission device includes a symbol generation unit and an output unit.
  • the symbol generation unit is configured to generate a symbol signal based on a transition signal indicating a transition in the sequence of transmission symbols and to set the first transmission symbol in the sequence.
  • the output unit generates a first output signal, a second output signal, and a third output signal based on the symbol signal.
  • the receiving apparatus includes a receiver unit and a processing unit.
  • the receiver unit is configured to generate a first symbol signal indicating a symbol sequence based on the first input signal, the second input signal, and the third input signal.
  • the processing unit is generated when a signal pattern is exchanged among the first input signal, the second input signal, and the third input signal based on the control signal and the first symbol signal.
  • the first symbol signal that will be generated is generated as the second symbol signal.
  • the communication system includes a transmission device and a reception device.
  • the transmission device generates a plurality of sets of three output signals based on the control signal.
  • the receiving device receives a plurality of sets of output signals.
  • the transmission apparatus is configured to be able to exchange signal patterns among three output signals in each group based on a control signal.
  • a transmission symbol signal is generated based on the control signal, and the first output signal, the second output signal, and the first output signal are generated based on the transmission symbol signal. 3 output signals are generated.
  • the transmission symbol signal is generated so that the signal pattern is exchanged among the first output signal, the second output signal, and the third output signal.
  • the symbol generation unit generates a symbol signal based on the transition signal indicating the transition in the sequence of transmission symbols, and the output unit generates the symbol signal based on the symbol signal.
  • a first output signal, a second output signal, and a third output signal are generated.
  • the symbol generation unit is configured to be able to set the first transmission symbol in the sequence of transmission symbols.
  • a first symbol signal is generated based on the first input signal, the second input signal, and the third input signal, and the first symbol signal
  • a second symbol signal is generated based on the control signal.
  • the first symbol signal that will be generated when the signal pattern is exchanged among the first input signal, the second input signal, and the third input signal is the second input signal. Generated as a symbol signal.
  • a plurality of sets of transmission signals are generated and transmitted from the transmission device to the reception device.
  • the transmission apparatus is configured such that the signal patterns can be interchanged among the three output signals in each group based on the control signal.
  • the first transmission device, the first output signal, the second output signal, and the third output signal are switched so that the signal pattern is switched between the first output signal, the second output signal, and the third output signal. Since the transmission symbol signal is generated, the transmission capacity can be increased.
  • the first transmission symbol in the transmission symbol sequence can be set, so that the transmission capacity can be increased.
  • the signal is generated when the signal pattern is switched among the first input signal, the second input signal, and the third input signal. Since the wax first symbol signal is generated as the second symbol signal, the transmission capacity can be increased.
  • the transmission capacity can be increased because the signal patterns can be interchanged between the three output signals in each group based on the control signal.
  • FIG. 1 is a block diagram illustrating a configuration example of a communication system according to an embodiment of the present disclosure. It is explanatory drawing showing the voltage state of the signal which the communication system shown in FIG. 1 transmits / receives. It is a block diagram showing the example of 1 structure of the transmitter which concerns on 1st Embodiment. It is explanatory drawing showing the transition of a symbol.
  • FIG. 4 is a block diagram illustrating a configuration example of a transmission symbol generation unit illustrated in FIG. 3. 4 is a table illustrating an operation example of a transmission symbol generation unit illustrated in FIG. 3. It is a block diagram showing the example of 1 structure of the other communication system using the transmitter shown in FIG. It is a block diagram showing the example of 1 structure of the other communication system using the transmitter shown in FIG.
  • FIG. 4 is a block diagram illustrating a configuration example of a mode processing unit illustrated in FIG. 3. 4 is a table illustrating an operation example of a mode processing unit illustrated in FIG. 3.
  • FIG. 4 is a timing waveform diagram illustrating an operation example of the serializer illustrated in FIG. 3.
  • 4 is a table illustrating an operation example of the transmission apparatus illustrated in FIG. 3.
  • FIG. 2 is a block diagram illustrating a configuration example of a receiving device illustrated in FIG. 1.
  • FIG. 13 is an explanatory diagram illustrating an example of a reception operation of the reception device illustrated in FIG. 12. 4 is another table illustrating an operation example of the transmission device illustrated in FIG. 3. It is a table
  • 20 is a table illustrating an operation example of the mode processing unit illustrated in FIG. 19.
  • 20 is a table illustrating an operation example of the reception apparatus illustrated in FIG. 19.
  • It is a block diagram showing the example of 1 structure of the communication system which concerns on the other modification of 1st Embodiment.
  • It is a block diagram showing the example of 1 structure of the communication system which concerns on the other modification of 1st Embodiment.
  • It is a block diagram showing the example of 1 structure of the transmitter which concerns on 2nd Embodiment.
  • FIG. 25 is a block diagram illustrating a configuration example of a mode processing unit illustrated in FIG. 24.
  • FIG. 25 is a block diagram illustrating a configuration example of a transmission symbol generation unit illustrated in FIG. 24.
  • FIG. 25 is a table illustrating an operation example of the mode processing unit and the transmission symbol generation unit illustrated in FIG. 24. It is another block diagram showing the example of 1 structure of the transmitter which concerns on 2nd Embodiment.
  • FIG. 29 is a block diagram illustrating a configuration example of a mode processing unit illustrated in FIG. 28. 29 is a table illustrating an operation example of the mode processing unit and the transmission symbol generation unit illustrated in FIG. 28. FIG. 29 is a table illustrating another operation example of the mode processing unit and the transmission symbol generation unit illustrated in FIG. 28. FIG. FIG. 29 is a table illustrating another operation example of the mode processing unit and the transmission symbol generation unit illustrated in FIG. 28. FIG. It is a table
  • FIG. 1 is a perspective view illustrating an external configuration of a smartphone to which a communication system according to an embodiment is applied. It is a block diagram showing the example of 1 structure of the application processor to which the communication system which concerns on one Embodiment was applied. 1 is a block diagram illustrating a configuration example of an image sensor to which a communication system according to an embodiment is applied. It is a block diagram showing the example of 1 structure of the communication system which concerns on a modification.
  • FIG. 1 illustrates a configuration example of a communication system (communication system 1) to which the transmission device according to the first embodiment is applied.
  • the communication system 1 performs communication using signals having three voltage levels.
  • the communication system 1 includes a transmission device 10 and a reception device 50.
  • the transmitting device 10 has three output terminals P0 to P2, and the receiving device 50 has three input terminals PA to PC.
  • the output terminal P0 of the transmission device 10 and the input terminal PA of the reception device 50 are connected to each other via the transmission line 100, and the output terminal P1 of the transmission device 10 and the input terminal PB of the reception device 50 are connected to the transmission line 101.
  • the output terminal P2 of the transmission apparatus 10 and the input terminal PC of the reception apparatus 50 are connected to each other via the transmission path 102.
  • the transmitting device 10 outputs a signal SIG0 from the output terminal P0, outputs a signal SIG1 from the output terminal P1, and outputs a signal SIG2 from the output terminal P2.
  • the receiving device 50 receives the signal SIG0 through the input terminal PA, receives the signal SIG1 through the input terminal PB, and receives the signal SIG2 through the input terminal PC.
  • the characteristic impedance of the transmission lines 100 to 102 for transmitting these signals is 50 [ ⁇ ].
  • Signals SIG0, SIG1, and SIG2 each transition between three voltage levels (high level voltage VH, medium level voltage VM, and low level voltage VL).
  • the transmission device 10 is configured to be able to transmit signals to various reception devices 50 in which the order of the input terminals PA to PC is different.
  • FIG. 2 shows voltage states of the signals SIG0, SIG1, and SIG2 when the transmitter 10 and the receiver 50 are connected as shown in FIG.
  • the transmission apparatus 10 transmits six symbols “+ x”, “ ⁇ x”, “+ y”, “ ⁇ y”, “+ z”, and “ ⁇ z” using the three signals SIG0, SIG1, and SIG2. For example, when transmitting the symbol “+ x”, the transmission apparatus 10 sets the signal SIG0 to the high level voltage VH, the signal SIG1 to the low level voltage VL, and the signal SIG2 to the medium level voltage VM.
  • the transmitting apparatus 10 When transmitting the symbol “ ⁇ x”, the transmitting apparatus 10 sets the signal SIG0 to the low level voltage VL, the signal SIG1 to the high level voltage VH, and the signal SIG2 to the medium level voltage VM.
  • the transmitting apparatus 10 sets the signal SIG0 to the medium level voltage VM, the signal SIG1 to the high level voltage VH, and the signal SIG2 to the low level voltage VL.
  • the transmitter 10 sets the signal SIG0 to the medium level voltage VM, the signal SIG1 to the low level voltage VL, and the signal SIG2 to the high level voltage VH.
  • the transmitter 10 When transmitting the symbol “+ z”, the transmitter 10 sets the signal SIG0 to the low level voltage VL, the signal SIG1 to the medium level voltage VM, and the signal SIG2 to the high level voltage VH.
  • the transmitter 10 sets the signal SIG0 to the high level voltage VH, the signal SIG1 to the medium level voltage VM, and the signal SIG2 to the low level voltage VL.
  • FIG. 3 shows a configuration example of the transmission device 10.
  • the transmission apparatus 10 includes a clock generation unit 17, a frequency dividing circuit 18, a transition signal generation unit 20, a transmission symbol generation unit 30, a mode setting unit 19, a mode processing unit 40, serializers 11 to 13, and an output.
  • the control unit 14 includes pre-driver units 150 to 152 and driver units 160 to 162.
  • the clock generator 17 generates a clock TxCK.
  • the frequency of the clock TxCK is, for example, about 2 [GHz].
  • the clock generation unit 17 includes, for example, a PLL (Phase (Locked Loop), and generates a clock TxCK based on a reference clock (not shown) supplied from the outside of the transmission device 10, for example.
  • the clock generation unit 17 supplies the clock TxCK to the frequency dividing circuit 18, the serializers 11 to 13, and the output control unit 14.
  • the frequency dividing circuit 18 performs a frequency dividing operation based on the clock TxCK to generate the clock CK.
  • the transition signal generation unit 20 generates transition signals TxF0 to TxF6, TxR0 to TxR6, and TxP0 to TxP6 based on the input signal and the clock CK.
  • a set of transition signals TxF0, TxR0, and TxP0 indicate symbol transitions in a sequence of symbols transmitted by the transmission apparatus 10.
  • a set of transition signals TxF1, TxR1, and TxP1 indicate symbol transitions
  • a set of transition signals TxF2, TxR2, and TxP2 indicate symbol transitions
  • a set of transition signals TxF3, TxR3, and TxP3 indicate symbol transitions.
  • transition signal generation unit 20 generates seven sets of transition signals.
  • transition signals TxF, TxR, and TxP are used as appropriate to represent any one of the seven sets of transition signals.
  • FIG. 4 shows the relationship between the transition signals TxF, TxR, TxP and symbol transitions.
  • the three-digit numerical value attached to each transition indicates the values of the transition signals TxF, TxR, and TxP in this order.
  • the transition signal TxF (Flip) causes a symbol to transition between “+ x” and “ ⁇ x”, a symbol to transition between “+ y” and “ ⁇ y”, and “+ z” and “ ⁇ z”.
  • the symbol is transitioned between. Specifically, when the transition signal TxF is “1”, the transition is performed so as to change the polarity of the symbol (for example, from “+ x” to “ ⁇ x”), and the transition signal TxF is “0”. In such a case, such a transition is not performed.
  • the transition signals TxR (Rotation) and TxP (Polarity) are between “+ x” and other than “ ⁇ x” and between “+ y” and other than “ ⁇ y” when the transition signal TxF is “0”. , Symbol transition between “+ z” and other than “ ⁇ z”. Specifically, when the transition signals TxR and TxP are “1” and “0”, the transition is made clockwise (for example, from “+ x” to “+ y”) in FIG. 4 while maintaining the polarity of the symbol. When the transition signals TxR and TxP are “1” and “1”, the polarity of the symbol is changed and the transition is made clockwise (for example, from “+ x” to “ ⁇ y”) in FIG.
  • transition signals TxR and TxP are “0” and “0”, transition is made counterclockwise in FIG. 4 while maintaining the polarity of the symbol (for example, from “+ x” to “+ z”).
  • the signals TxR and TxP are “0” and “1”, the polarity of the symbol is changed, and the signal transitions counterclockwise in FIG. 4 (for example, from “+ x” to “ ⁇ z”).
  • the transition signal generator 20 generates seven sets of such transition signals TxF, TxR, and TxP.
  • the transition signal generator 20 supplies the seven sets of transition signals TxF, TxR, TxP (transition signals TxF0 to TxF6, TxR0 to TxR6, TxP0 to TxP6) to the transmission symbol generator 30.
  • the transmission symbol generator 30 generates symbol signals Tx10 to Tx16, Tx20 to Tx26, and Tx30 to Tx36 based on the transition signals TxF0 to TxF6, TxR0 to TxR6, TxP0 to TxP6 and the clock CK.
  • one set of symbol signals Tx10, Tx20, and Tx30 is one of six symbols “+ x”, “ ⁇ x”, “+ y”, “ ⁇ y”, “+ z”, and “ ⁇ z”. It shows one.
  • one set of symbol signals Tx11, Tx21, and Tx31 indicates any one of six symbols
  • one set of symbol signals Tx12, Tx22, and Tx32 indicate any one of six symbols.
  • a set of symbol signals Tx13, Tx23, and Tx33 indicates any one of the six symbols, and a set of symbol signals Tx14, Tx24, and Tx34 indicate any one of the six symbols.
  • the set of symbol signals Tx15, Tx25, and Tx35 indicates any one of the six symbols, and the set of symbol signals Tx16, Tx26, and Tx36 indicate any one of the six symbols. That is, the transmission symbol generation unit 30 generates seven sets of symbol signals based on the seven sets of transition signals.
  • FIG. 5 shows a configuration example of the transmission symbol generation unit 30.
  • the transmission symbol generation unit 30 includes seven signal generation units 31 to 37 and a flip-flop (F / F) 38.
  • the signal generator 31 generates a set of symbol signals Tx10, Tx20, Tx30 based on the set of transition signals TxF0, TxR0, TxP0 and the set of symbol signals D16, D26, D36. Specifically, as shown in FIG. 4, the signal generation unit 31 is based on the symbol NS7 indicated by the set of symbol signals D16, D26, and D36 and the set of transition signals TxF0, TxR0, and TxP0. The symbol NS0 after the transition is obtained. In other words, a set of transition signals TxF0, TxR0, TxP0 indicates a transition from the symbol NS7 to the symbol NS0. The signal generator 31 outputs the generated symbol NS0 as a set of symbol signals Tx10, Tx20, Tx30.
  • FIG. 6 shows a configuration example of the symbol signals Tx10, Tx20, and Tx30.
  • six symbols “+ x”, “ ⁇ x”, “+ y”, “ ⁇ y”, “+ z”, and “ ⁇ z” are three-bit symbol signals Tx10 and Tx20 as shown in FIG. , Tx30.
  • the signal generation unit 32 generates a set of symbol signals Tx11, Tx21, Tx31 (symbols) based on the set of transition signals TxF1, TxR1, TxP1 and the set of symbol signals Tx10, Tx20, Tx30 (symbol NS0). NS1).
  • the signal generation unit 33 generates a set of symbol signals Tx12, Tx22, Tx32 (symbol NS2) based on the set of transition signals TxF2, TxR2, TxP2 and the set of symbol signals Tx11, Tx21, Tx31 (symbol NS1). Is to be generated.
  • the signal generator 34 generates a set of symbol signals Tx13, Tx23, Tx33 (symbol NS3) based on the set of transition signals TxF3, TxR3, TxP3 and the set of symbol signals Tx12, Tx22, Tx32 (symbol NS2). Is to be generated.
  • the signal generation unit 35 Based on one set of transition signals TxF4, TxR4, TxP4 and one set of symbol signals Tx13, Tx23, Tx33 (symbol NS3), the signal generation unit 35 generates one set of symbol signals Tx14, Tx24, Tx34 (symbol NS4). Is to be generated.
  • the signal generator 36 Based on one set of transition signals TxF5, TxR5, TxP5 and one set of symbol signals Tx14, Tx24, Tx34 (symbol NS4), the signal generator 36 generates one set of symbol signals Tx15, Tx25, Tx35 (symbol NS5). Is to be generated.
  • the signal generator 37 generates a set of symbol signals Tx16, Tx26, Tx36 (symbol NS6) based on the set of transition signals TxF6, TxR6, TxP6 and the set of symbol signals Tx15, Tx25, Tx35 (symbol NS5). Is to be generated. In this way, the signal generators 31 to 37 are sequentially connected.
  • the flip-flop 38 samples a set of symbol signals Tx16, Tx26, Tx36 based on the clock CK, and outputs the sampling results as a set of symbol signals D16, D26, D36, respectively. That is, the flip-flop 38 delays the symbol NS6 indicated by the set of symbol signals Tx16, Tx26, and Tx36 by one clock CK and outputs it as a set of symbol signals D16, D26, and D36 (symbol NS7). It is.
  • the signal generation units 31 to 37 sequentially generate the symbols NS0 to NS6 in a certain cycle period of the clock CK.
  • the flip-flop 38 supplies the symbol NS6 generated by the signal generation unit 37 to the signal generation unit 31 as the symbol NS7 in the next cycle period.
  • the mode setting unit 19 sets the operation mode of the transmission device 10 by supplying the mode signal Smode to the mode processing unit 40.
  • the mode processing unit 40 generates symbol signals Tx110 to Tx116, Tx120 to Tx126, Tx130 to Tx136 based on the mode signal Smode and the symbol signals Tx10 to Tx16, Tx20 to Tx26, Tx30 to Tx36. Specifically, the mode processing unit 40 generates the symbol signals Tx110 to Tx116, Tx120 to Tx126, and Tx130 to Tx136 so that the signal patterns are switched between the signals SIG0, SIG1, and SIG2 according to the mode signal Smode. It has become.
  • the order of the output terminals P0 to P2 and the order of the input terminals PA to PC may not correspond to each other in this order. Further, for example, when the transmitter 10 is mounted on the front surface of the printed board and the receiver 50 is mounted on the back surface of the printed board, the order of the output terminals P0 to P2 and the order of the input terminals PA to PC are in this order. In some cases, it does not correspond.
  • the mode processing unit 40 uses the symbol signals Tx110 to Tx36 based on the symbol signals Tx10 to Tx16, Tx20 to Tx26, and Tx30 to Tx36 so that the signal patterns are switched between the signals SIG0, SIG1, and SIG2.
  • Tx116, Tx120 to Tx126, and Tx130 to Tx136 are generated.
  • the communication system 1 can transmit signals without crossing the wiring between the transmission device 10 and the reception device 50 regardless of the order of the input terminals PA to PC of the reception device 50. It has become.
  • the mode setting unit 19 includes, for example, a register, and sets the operation modes M1 to M6 of the mode processing unit 40 based on an instruction from a controller (not shown).
  • the operation mode M1 is a mode used when the input terminals of the receiving device 50 are arranged in the order of the input terminals PA, PB, and PC (FIG. 1).
  • the operation mode M2 is a mode used when the input terminals of the receiving device 50 are arranged in the order of the input terminals PC, PA, and PB (FIG. 7A).
  • the output terminal P0 of the transmission device 10 and the input terminal PC of the reception device 50 are connected to each other via the transmission line 100, and the output terminal P1 of the transmission device 10 and the input terminal PA of the reception device 50 are transmitted.
  • the output terminal P2 of the transmission device 10 and the input terminal PB of the reception device 50 are connected to each other via the transmission path 102.
  • the operation mode M3 is a mode used when the input terminals of the receiving device 50 are arranged in the order of the input terminals PB, PC, and PA (FIG. 7B).
  • the output terminal P0 of the transmission device 10 and the input terminal PB of the reception device 50 are connected to each other via the transmission line 100, and the output terminal P1 of the transmission device 10 and the input terminal PC of the reception device 50 are transmitted.
  • the output terminal P2 of the transmission device 10 and the input terminal PA of the reception device 50 are connected to each other via a transmission line 102.
  • the operation mode M4 is a mode used when the input terminals of the receiving device 50 are arranged in the order of the input terminals PB, PA, and PC (FIG. 7C).
  • the output terminal P0 of the transmission device 10 and the input terminal PB of the reception device 50 are connected to each other via the transmission line 100, and the output terminal P1 of the transmission device 10 and the input terminal PA of the reception device 50 are transmitted.
  • the output terminal P ⁇ b> 2 of the transmission device 10 and the input terminal PC of the reception device 50 are connected to each other via the transmission path 102.
  • the operation mode M5 is a mode used when the input terminals of the receiving device 50 are arranged in the order of the input terminals PC, PB, and PA (FIG. 7D).
  • the output terminal P0 of the transmission device 10 and the input terminal PC of the reception device 50 are connected to each other via the transmission line 100, and the output terminal P1 of the transmission device 10 and the input terminal PB of the reception device 50 are transmitted.
  • the output terminal P2 of the transmission device 10 and the input terminal PA of the reception device 50 are connected to each other via a transmission line 102.
  • the operation mode M6 is a mode used when the input terminals of the receiving device 50 are arranged in the order of the input terminals PA, PC, and PB (FIG. 7E).
  • the output terminal P0 of the transmission device 10 and the input terminal PA of the reception device 50 are connected to each other via the transmission line 100, and the output terminal P1 of the transmission device 10 and the input terminal PC of the reception device 50 are transmitted.
  • the output terminal P2 of the transmission device 10 and the input terminal PB of the reception device 50 are connected to each other via the transmission path 102.
  • the mode setting unit 19 selects an operation mode corresponding to the connection between the output terminals P0, P1, and P2 of the transmission device 10 and the input terminals PA, PB, and PC of the reception device 50.
  • a mode signal Smode is used to inform the mode processing unit 40.
  • FIG. 8 shows one configuration example of the mode processing unit 40.
  • the mode processing unit 40 has processing circuits 41 to 47.
  • the processing circuit 41 generates symbol signals Tx110, Tx120, Tx130 (symbol NS10) based on the symbol signals Tx10, Tx20, Tx30 (symbol NS0) and the mode signal Smode.
  • the processing circuit 42 generates symbol signals Tx111, Tx121, Tx131 (symbol NS11) based on the symbol signals Tx11, Tx21, Tx31 (symbol NS1) and the mode signal Smode.
  • the processing circuit 43 generates symbol signals Tx112, Tx122, Tx132 (symbol NS12) based on the symbol signals Tx12, Tx22, Tx32 (symbol NS2) and the mode signal Smode.
  • the processing circuit 44 generates symbol signals Tx113, Tx123, Tx133 (symbol NS13) based on the symbol signals Tx13, Tx23, Tx33 (symbol NS3) and the mode signal Smode.
  • the processing circuit 45 generates symbol signals Tx114, Tx124, Tx134 (symbol NS14) based on the symbol signals Tx14, Tx24, Tx34 (symbol NS4) and the mode signal Smode.
  • the processing circuit 46 generates symbol signals Tx115, Tx125, Tx135 (symbol NS15) based on the symbol signals Tx15, Tx25, Tx35 (symbol NS5) and the mode signal Smode.
  • the processing circuit 47 generates symbol signals Tx116, Tx126, Tx136 (symbol NS16) based on the symbol signals Tx16, Tx26, Tx36 (symbol NS6) and the mode signal Smode.
  • FIG. 9 shows an operation example of the processing circuit 41.
  • the processing circuit 41 outputs the symbol signal Tx10 as the symbol signal Tx110, outputs the symbol signal Tx20 as the symbol signal Tx120, and outputs the symbol signal Tx30 as the symbol signal Tx130.
  • the processing circuit 41 outputs the symbol signal Tx30 as the symbol signal Tx110, outputs the symbol signal Tx10 as the symbol signal Tx120, and outputs the symbol signal Tx20 as the symbol signal Tx130.
  • the processing circuit 41 outputs the symbol signal Tx20 as the symbol signal Tx110, outputs the symbol signal Tx30 as the symbol signal Tx120, and outputs the symbol signal Tx10 as the symbol signal Tx130.
  • the processing circuit 41 outputs the inverted signal of the symbol signal Tx10 as the symbol signal Tx110, outputs the inverted signal of the symbol signal Tx30 as the symbol signal Tx120, and outputs the inverted signal of the symbol signal Tx20 as the symbol signal Tx130. Output as. Further, in the operation mode M5, the processing circuit 41 outputs an inverted signal of the symbol signal Tx20 as the symbol signal Tx110, outputs an inverted signal of the symbol signal Tx10 as the symbol signal Tx120, and outputs an inverted signal of the symbol signal Tx30 as the symbol signal Tx130. Output as.
  • the processing circuit 41 outputs the inverted signal of the symbol signal Tx30 as the symbol signal Tx110, outputs the inverted signal of the symbol signal Tx20 as the symbol signal Tx120, and outputs the inverted signal of the symbol signal Tx10 as the symbol signal Tx130. As output.
  • the processing circuit 41 generates the symbol signals Tx110, Tx120, and Tx130 by replacing the symbol signals Tx10, Tx20, and Tx30 in the operation modes M1 to M3.
  • the processing circuit 41 generates the symbol signals Tx110, 120, and 130 by exchanging the inverted signal of the symbol signal Tx10, the inverted signal of the symbol signal Tx20, and the inverted signal of the symbol signal Tx30. It has become.
  • the serializer 11 (FIG. 3) serializes the symbol signals Tx110 to Tx116 in this order based on the symbol signals Tx110 to Tx116 and the clock TxCK to generate the symbol signal Tx1.
  • the serializer 12 serializes the symbol signals Tx120 to Tx126 in this order based on the symbol signals Tx120 to Tx126 and the clock TxCK to generate a symbol signal Tx2.
  • the serializer 13 serializes the symbol signals Tx130 to Tx136 in this order based on the symbol signals Tx130 to Tx136 and the clock TxCK to generate a symbol signal Tx3.
  • FIG. 10 shows operations of the serializers 11 to 13, where (A) shows the waveform of the symbol signal Tx1, (B) shows the waveform of the symbol signal Tx2, and (C) shows the waveform of the symbol signal Tx3. Show.
  • the serializer 11 repeatedly outputs the symbol signals Tx110 to Tx116 in this order, the serializer 12 repeatedly outputs the symbol signals Tx120 to Tx126 in this order, and the serializer 13 repeatedly outputs the symbol signals Tx130 to Tx136 in this order. Accordingly, the serializers 11 to 13 repeatedly output the symbols NS10 to NS16 in this order.
  • the output control unit 14 generates six signals PU0, PD0, PU1, PD1, PU2, and PD2 based on the symbol signals Tx1, Tx2, and Tx3 and the clock TxCK. Then, the output control unit 14 supplies the signals PU0 and PD0 to the pre-driver unit 150, supplies the signals PU1 and PD1 to the pre-driver unit 151, and supplies the signals PU2 and PD2 to the pre-driver unit 152. Yes.
  • the pre-driver unit 150 drives the driver unit 160 based on the signals PU0 and PD0, and the pre-driver unit 151 drives the driver unit 161 based on the signals PU1 and PD1, and the pre-driver unit 152 Is for driving the driver unit 162 based on the signals PU2 and PD2.
  • the pre-driver unit 150 includes pre-driver circuits DU and DD.
  • the pre-driver circuit DU drives a transistor MU (described later) of the driver unit 160 based on the signal PU0
  • the pre-driver circuit DD drives a transistor MD (described later) of the driver unit 160 based on the signal PD0. Is. The same applies to the pre-driver units 151 and 152.
  • the driver unit 160 generates a signal SIG0, the driver unit 161 generates a signal SIG1, and the driver unit 162 generates a signal SIG2.
  • the driver unit 160 includes transistors MU and MD and resistance elements RU and RD.
  • the transistors MU and MD are N-channel MOS (Metal Oxide Semiconductor) type FETs (Field Effect Transistors).
  • the power supply voltage VDD is supplied to the drain of the transistor MU, the output signal of the pre-driver circuit DU of the pre-driver unit 150 is supplied to the gate, and the source is connected to one end of the resistance element RU.
  • the drain of the transistor MD is connected to one end of the resistance element RD, the output signal of the pre-driver circuit DD of the pre-driver unit 150 is supplied to the gate, and the source is grounded.
  • the resistance elements RU and RD function as termination resistors, and are 50 [ ⁇ ] in this example.
  • One end of the resistance element RU is connected to the source of the transistor MU, and the other end is connected to the other end of the resistance element RD and to the output terminal P0.
  • One end of the resistance element RD is connected to the drain of the transistor MD, and the other end is connected to the other end of the resistance element RU and to the output terminal P0. The same applies to the driver units 161 and 162.
  • the output control unit 14, the pre-driver units 150 to 152, and the driver units 160 to 162 change the voltages of the output terminals P0 to P2 to three different voltages (high level) based on the symbol signals Tx1 to Tx3. Voltage VH, medium level voltage VM, and low level voltage VL).
  • FIG. 11 illustrates an operation example of the transmission device 10.
  • the output control unit 14 sets the signals PU0, PD0, PU1, PD1, PU2, and PD2 to “100100”.
  • the transistor MU is turned on and the transistor MD is turned off, so that the voltage (signal SIG0) of the output terminal P0 is set to the high level voltage VH.
  • the driver unit 161 since the transistor MU is turned off and the transistor MD is turned on, the voltage of the output terminal P1 (signal SIG1) is set to the low level voltage VL.
  • the driver unit 162 since both the transistors MU and MD are turned off, the voltage at the output terminal P2 (signal SIG2) is set to the medium level voltage VM by resistance elements 51A to 51C of the receiving device 50 described later. It is like that.
  • FIG. 12 shows a configuration example of the receiving device 50.
  • the receiving device 50 includes resistance elements 51A, 51B, and 51C, amplifiers 52A, 52B, and 52C, a clock generation unit 53, flip-flops 54 and 55, and a signal generation unit 56.
  • the resistance elements 51A, 51B, and 51C function as termination resistors in the communication system 1.
  • One end of the resistance element 51A is connected to the input terminal PA, and the other end is connected to the other ends of the resistance elements 51B and 51C.
  • One end of the resistance element 51B is connected to the input terminal PB, and the other end is connected to the other ends of the resistance elements 51A and 51C.
  • One end of the resistance element 51C is connected to the input terminal PC, and the other end is connected to the other ends of the resistance elements 51A and 51B.
  • the amplifiers 52A, 52B, and 52C each output a signal corresponding to the difference between the signal at the positive input terminal and the signal at the negative input terminal.
  • the positive input terminal of the amplifier 52A is connected to the negative input terminal of the amplifier 52C and one end of the resistance element 51A, and the negative input terminal is connected to the positive input terminal of the amplifier 52B and one end of the resistance element 51B.
  • the positive input terminal of the amplifier 52B is connected to the negative input terminal of the amplifier 52A and one end of the resistance element 51B, and the negative input terminal is connected to the positive input terminal of the amplifier 52C and one end of the resistance element 51C.
  • the positive input terminal of the amplifier 52C is connected to the negative input terminal of the amplifier 52B and one end of the resistance element 51C, and the negative input terminal is connected to the positive input terminal of the amplifier 52A and the resistance element 51A.
  • the amplifier 52A outputs a signal corresponding to the difference between the signal received by the input terminal PA and the signal received by the input terminal PB, and the amplifier 52B receives the signal received by the input terminal PB and the input terminal PC.
  • the amplifier 52C outputs a signal corresponding to the difference between the signal received by the input terminal PC and the signal received by the input terminal PA.
  • FIG. 13 shows an operation example of the amplifiers 52A, 52B, and 52C.
  • the signal received by the input terminal PA is the high level voltage VH
  • the signal received by the input terminal PB is the low level voltage VL.
  • the voltage of the input terminal PC is set to the middle level voltage VM by the resistance elements 51A to 51C.
  • the current Iin flows in the order of the input terminal PA, the resistive element 51A, the resistive element 51B, and the input terminal PB. Since the high level voltage VH is supplied to the positive input terminal of the amplifier 52A and the low level voltage VL is supplied to the negative input terminal, and the difference becomes positive, the amplifier 52A outputs “1”.
  • the low level voltage VL is supplied to the positive input terminal of the amplifier 52B and the intermediate level voltage VM is supplied to the negative input terminal, and the difference becomes negative. Therefore, the amplifier 52B outputs “0”. Further, since the intermediate level voltage VM is supplied to the positive input terminal of the amplifier 52C and the high level voltage VH is supplied to the negative input terminal, and the difference becomes negative, the amplifier 52C outputs “0”. It has become.
  • the clock generation unit 53 generates a clock RxCK based on output signals of the amplifiers 52A, 52B, and 52C.
  • the flip-flop 54 delays the output signals of the amplifiers 52A, 52B, and 52C by one clock RxCK and outputs the delayed signals.
  • the output signal of the flip-flop 54 indicates the symbol RS.
  • the symbol RS is one of six symbols “+ x”, “ ⁇ x”, “+ y”, “ ⁇ y”, “+ z”, and “ ⁇ z”, like the symbols NS0 to NS6. It shows one.
  • the flip-flop 55 delays the three output signals of the flip-flop 54 by one clock RxCK and outputs them. That is, the flip-flop 55 generates the symbol RS2 by delaying the symbol RS by one clock of the clock RxCK.
  • This symbol RS2 is a previously received symbol and, like the symbol RS, of the six symbols “+ x”, “ ⁇ x”, “+ y”, “ ⁇ y”, “+ z”, and “ ⁇ z”. One of these is shown.
  • the signal generator 56 generates transition signals RxF, RxR, RxP based on the output signals of the flip-flops 54, 55 and the clock RxCK.
  • the transition signals RxF, RxR, and RxP correspond to the transition signals TxF, TxR, and TxP in the transmission apparatus 10, respectively, and represent symbol transitions.
  • the signal generation unit 56 Based on the symbol RS indicated by the output signal of the flip-flop 54 and the previous symbol RS2 indicated by the output signal of the flip-flop 55, the signal generation unit 56 identifies the symbol transition (FIG. 4) and determines the transition signals RxF and RxR. , RxP are generated.
  • transition signal generation unit 20, the transmission symbol generation unit 30, the mode processing unit 40, and the serializers 11 to 13 correspond to a specific example of “generation unit” in the present disclosure.
  • the mode processing unit 40 corresponds to a specific example of “processing unit” in the present disclosure.
  • the transmission symbol generation unit 30 corresponds to a specific example of “symbol generation unit” in the present disclosure.
  • the symbol signals Tx1, Tx2, and Tx3 correspond to a specific example of “transmission symbol signal” in the present disclosure.
  • the signals PU0, PD0, PU1, PD1, PU2, and PD2 correspond to a specific example of “output control signal” in the present disclosure.
  • the clock generation unit 17 generates a clock TxCK.
  • the frequency dividing circuit 18 performs a frequency dividing operation based on the clock TxCK to generate the clock CK.
  • the transition signal generation unit 20 generates transition signals TxF0 to TxF6, TxR0 to TxR6, TxP0 to TxP6 based on the input signal and the clock CK.
  • the transmission symbol generator 30 generates symbol signals Tx10 to Tx16, Tx20 to Tx26, and Tx30 to Tx36 based on the transition signals TxF0 to TxF6, TxR0 to TxR6, TxP0 to TxP6 and the clock CK.
  • the mode setting unit 19 sets the operation mode of the transmission device 10 by supplying the mode signal Smode to the mode processing unit 40.
  • the mode processing unit 40 generates symbol signals Tx110 to Tx116, Tx120 to Tx126, and Tx130 to Tx136 based on the mode signal Smode and the symbol signals Tx10 to Tx16, Tx20 to Tx26, and Tx30 to Tx36.
  • the serializer 11 serializes the symbol signals Tx110 to Tx116 in this order based on the symbol signals Tx110 to Tx116 and the clock TxCK to generate a symbol signal Tx1.
  • the serializer 12 serializes the symbol signals Tx120 to Tx126 in this order based on the symbol signals Tx120 to Tx126 and the clock TxCK to generate a symbol signal Tx2.
  • the serializer 13 serializes the symbol signals Tx130 to Tx136 in this order based on the symbol signals Tx130 to Tx136 and the clock TxCK to generate a symbol signal Tx3.
  • the output control unit 14 generates six signals PU0, PD0, PU1, PD1, PU2, and PD2 based on the symbol signals Tx1, Tx2, and Tx3 and the clock TxCK.
  • the pre-driver unit 150 drives the driver unit 160 based on the signals PU0 and PD0, and the driver unit 160 generates a signal SIG0.
  • the pre-driver unit 151 drives the driver unit 161 based on the signals PU1 and PD1, and the driver unit 161 generates a signal SIG1.
  • the pre-driver unit 152 drives the driver unit 162 based on the signals PU2 and PD2, and the driver unit 162 generates a signal SIG2.
  • the amplifier 52A outputs a signal corresponding to the difference between the signal received by the input terminal PA and the signal received by the input terminal PB, and the amplifier 52B receives the signal received by the input terminal PB. And the signal corresponding to the difference between the signal received by the input terminal PC and the amplifier 52C outputs a signal corresponding to the difference between the signal received by the input terminal PC and the signal received by the input terminal PA.
  • the clock generation unit 53 generates a clock RxCK based on output signals from the amplifiers 52A, 52B, and 52C.
  • the flip-flop 54 delays the output signals of the amplifiers 52A, 52B, and 52C by one clock of the clock RxCK and outputs the delayed signals.
  • the flip-flop 55 delays the three output signals of the flip-flop 54 by one clock RxCK and outputs the delayed signals.
  • the signal generator 56 generates transition signals RxF, RxR, and RxP based on the output signals of the flip-flops 54 and 55 and the clock RxCK.
  • the transmission symbol generator 30 (FIG. 5) generates symbol signals Tx10 to Tx16, Tx20 to Tx26, and Tx30 to Tx36 based on the transition signals TxF0 to TxF6, TxR0 to TxR6, TxP0 to TxP6 and the clock CK. This operation will be described in detail below.
  • the signal generation unit 31 sets one set of transition signals TxF0, TxR0, TxP0 and one set of symbol signals D16, D26, D36 (symbol NS6 in the cycle period immediately before the clock CK). Based on the above, a set of symbol signals Tx10, Tx20, Tx30 (symbol NS0) is generated. Based on one set of transition signals TxF1, TxR1, TxP1 and one set of symbol signals Tx10, Tx20, Tx30 (symbol NS0), the signal generation unit 32 generates one set of symbol signals Tx11, Tx21, Tx31 (symbol NS1). Generate.
  • the signal generation unit 33 generates a set of symbol signals Tx12, Tx22, Tx32 (symbol NS2) based on the set of transition signals TxF2, TxR2, TxP2 and the set of symbol signals Tx11, Tx21, Tx31 (symbol NS1). Generate.
  • the signal generator 34 generates a set of symbol signals Tx13, Tx23, Tx33 (symbol NS3) based on the set of transition signals TxF3, TxR3, TxP3 and the set of symbol signals Tx12, Tx22, Tx32 (symbol NS2). Generate.
  • the signal generation unit 35 Based on one set of transition signals TxF4, TxR4, TxP4 and one set of symbol signals Tx13, Tx23, Tx33 (symbol NS3), the signal generation unit 35 generates one set of symbol signals Tx14, Tx24, Tx34 (symbol NS4). Generate. Based on one set of transition signals TxF5, TxR5, TxP5 and one set of symbol signals Tx14, Tx24, Tx34 (symbol NS4), the signal generator 36 generates one set of symbol signals Tx15, Tx25, Tx35 (symbol NS5). Generate.
  • the signal generator 37 generates a set of symbol signals Tx16, Tx26, Tx36 (symbol NS6) based on the set of transition signals TxF6, TxR6, TxP6 and the set of symbol signals Tx15, Tx25, Tx35 (symbol NS5). Generate.
  • the flip-flop 38 delays the set of symbol signals Tx16, Tx26, and Tx36 (symbol NS6) by one clock CK and outputs the delayed signal as a set of symbol signals D16, D26, and D36.
  • the signal generation units 31 to 37 sequentially generate the symbols NS0 to NS6 in a certain cycle period of the clock CK, and the flip-flop 38 generates the symbol NS6 generated by the signal generation unit 37.
  • the seven signal generation units 31 to 37 and one flip-flop 38 form a loop, and these circuits operate in each cycle period of the low-frequency clock CK.
  • the mode processing unit 40 generates symbol signals Tx110 to Tx116, Tx120 to Tx126, and Tx130 to Tx136 based on the mode signal Smode and the symbol signals Tx10 to Tx16, Tx20 to Tx26, and Tx30 to Tx36. Specifically, the mode processing unit 40 generates symbol signals Tx110 to Tx116, Tx120 to Tx126, and Tx130 to Tx136 so that the signal patterns are switched between the signals SIG0, SIG1, and SIG2 according to the mode signal Smode.
  • the serializer 11 serializes the symbol signals Tx110 to Tx116 in this order to generate the symbol signal Tx1, and the serializer 12 serializes the symbol signals Tx120 to Tx126 in this order to generate the symbol signal Tx2.
  • the serializer 13 serializes the symbol signals Tx130 to Tx136 in this order to generate the symbol signal Tx3.
  • the serializers 11, 12, and 13 use the symbol signals Tx110, Tx120, and Tx130 output from the mode processing unit 40 (processing circuit 41) as symbol signals Tx1, Tx2, respectively. , Tx3, respectively.
  • the output control unit 14, the pre-drivers 150 to 152, and the drivers 160 to 162 generate signals SIG0, SIG1, and SIG2 based on the symbol signals Tx1, Tx2, and Tx3.
  • FIG. 14 shows operations of the output control unit 14, the pre-drivers 150 to 152, and the drivers 160 to 162.
  • the high level voltage VH is set to “1”
  • the low level voltage VL is set to “0”
  • the middle level voltage VM is set to “1 ⁇ 2” in FIG.
  • the signals SIG0, SIG1, and SIG2 can be expressed by the following equations using the symbol signals Tx1, Tx2, and Tx3.
  • SIG0 ⁇ 1+ (Tx1-Tx3) ⁇ / 2
  • SIG1 ⁇ 1+ (Tx2-Tx1) ⁇ / 2
  • SIG2 ⁇ 1+ (Tx3-Tx2) ⁇ / 2
  • the symbol signals Tx1, Tx2, and Tx3 are the symbol signals Tx110, Tx120, and Tx130, respectively. Therefore, in this period PP, the signals SIG0, SIG1, and SIG2 can be expressed by the following equations using the symbol signals Tx110, Tx120, and Tx130.
  • SIG0 ⁇ 1+ (Tx110 ⁇ Tx130) ⁇ / 2
  • SIG1 ⁇ 1+ (Tx120 ⁇ Tx110) ⁇ / 2
  • SIG2 ⁇ 1+ (Tx130 ⁇ Tx120) ⁇ / 2
  • the processing circuit 41 of the mode processing unit 40 generates these symbol signals Tx110, Tx120, Tx130 (symbol NS10) based on the symbol signals Tx10, Tx20, Tx30 and the mode signal Smode.
  • symbol NS10 symbol signals
  • FIG. 15 shows an operation example of the communication system 1 in each operation mode.
  • signals SIGA, SIGB, and SIGC indicate signals received by the input terminals PA, PB, and PC, respectively.
  • the processing circuit 41 outputs the symbol signal Tx10 as the symbol signal Tx110, the symbol signal Tx20 as the symbol signal Tx120, and the symbol signal Tx30 as the symbol signal Tx130, as shown in FIG. . Therefore, the signals SIG0 to SIG2 can be expressed by the following equations using the symbol signals Tx10, Tx20, Tx30.
  • SIG0 ⁇ 1+ (Tx10 ⁇ Tx30) ⁇ / 2
  • SIG1 ⁇ 1+ (Tx20 ⁇ Tx10) ⁇ / 2
  • SIG2 ⁇ 1+ (Tx30 ⁇ Tx20) ⁇ / 2
  • this operation mode M1 as shown in FIG.
  • the processing circuit 41 outputs the symbol signal Tx30 as the symbol signal Tx110, outputs the symbol signal Tx10 as the symbol signal Tx120, and outputs the symbol signal Tx20 as the symbol signal Tx130.
  • the signals SIG0 to SIG2 can be expressed by the following equations using the symbol signals Tx10, Tx20, Tx30.
  • SIG0 ⁇ 1+ (Tx30 ⁇ Tx20) ⁇ / 2
  • SIG1 ⁇ 1+ (Tx10 ⁇ Tx30) ⁇ / 2
  • SIG2 ⁇ 1+ (Tx20 ⁇ Tx10) ⁇ / 2
  • this operation mode M2 as shown in FIG.
  • the signals SIGA, SIGB, received by the input terminals PA, PB, PC SIGC can be expressed by the following equation.
  • the processing circuit 41 outputs the symbol signal Tx20 as the symbol signal Tx110, outputs the symbol signal Tx30 as the symbol signal Tx120, and outputs the symbol signal Tx10 as the symbol signal Tx130.
  • the signals SIG0 to SIG2 can be expressed by the following equations using the symbol signals Tx10, Tx20, Tx30.
  • SIG0 ⁇ 1+ (Tx20 ⁇ Tx10) ⁇ / 2
  • SIG1 ⁇ 1+ (Tx30 ⁇ Tx20) ⁇ / 2
  • SIG2 ⁇ 1+ (Tx10 ⁇ Tx30) ⁇ / 2
  • this operation mode M3 as shown in FIG.
  • the input terminals of the receiving device 50 are arranged in the order of the input terminals PB, PC, PA, so that the input terminals PA, PB, PC receive them.
  • the signals SIGA, SIGB, SIGC can be expressed by the following equations.
  • the input terminals PA, PB, and PC of the reception device 50 can receive the same signals as in the operation mode M1 and the like.
  • the processing circuit 41 outputs an inverted signal of the symbol signal Tx10 as the symbol signal Tx110, outputs an inverted signal of the symbol signal Tx30 as the symbol signal Tx120, and outputs the symbol signal Tx20.
  • the processing circuit 41 outputs an inverted signal of the symbol signal Tx20 as the symbol signal Tx110, outputs an inverted signal of the symbol signal Tx10 as the symbol signal Tx120, and outputs the symbol signal Tx30.
  • the processing circuit 41 outputs an inverted signal of the symbol signal Tx30 as the symbol signal Tx110, outputs an inverted signal of the symbol signal Tx20 as the symbol signal Tx120, and outputs the symbol signal Tx10.
  • the transmission apparatus 10 since the mode processing unit 40 is provided and the signal patterns can be switched between the signals SIG0, SIG1, and SIG2, the transmission capacity can be increased.
  • the wiring between the transmission device 10 and the reception devices 50A to 50E (FIG. 7) may partially intersect each other, resulting in a complicated wiring pattern. is there. In this case, signal reflection or the like occurs, and the waveform quality may be deteriorated, which makes it difficult to increase the transmission capacity.
  • the mode processing unit 40 since the mode processing unit 40 is provided in the transmission device 10, signals can be transmitted without crossing the wiring between the transmission device 10 and the reception device 50. As a result, the communication system 1 can reduce the possibility that the waveform quality will be deteriorated due to signal reflection or the like, so that the transmission capacity can be increased.
  • the mode processing unit 40 is provided in front of the serializers 11 to 13.
  • a serializer such as a transmission device 10A shown in FIG. 11 may be followed by a mode processing unit 40A.
  • This transmitting apparatus 10A has a mode processing unit 40A.
  • the mode processing unit 40A generates symbol signals Tx1, Tx2, Tx3 based on the symbol signals Tx01, Tx02, Tx03 and the mode signal Smode output from the serializers 11 to 13.
  • the circuit scale of the mode processing unit can be reduced as compared with the case of the above embodiment (FIG. 8).
  • the symbol signal is serialized after the transmission symbol is generated, but the present invention is not limited to this.
  • a transmission symbol may be generated after serializing the transition signal as in the transmission device 10B illustrated in FIG. In FIG. 18, blocks after the output control unit 14 are omitted.
  • the transmission device 10B includes serializers 11B, 12B, and 13B, a transmission symbol generation unit 30B, and a mode processing unit 40A.
  • the serializer 11B serializes the transition signals TxF0 to TxF6 in this order based on the transition signals TxF0 to TxF6 and the clock TxCK to generate the transition signal TxF8.
  • the serializer 12B serializes the transition signals TxR0 to TxR6 in this order based on the transition signals TxR0 to TxR6 and the clock TxCK to generate the transition signal TxR8.
  • the serializer 13B serializes the transition signals TxP0 to TxP6 in this order based on the transition signals TxP0 to TxP6 and the clock TxCK to generate the transition signal TxP8.
  • the transmission symbol generator 30B generates symbol signals Tx01, Tx02, and Tx03 based on the transition signals TxF8, TxR8, TxP8, and the clock CK.
  • the transmission symbol generation unit 30B includes a signal generation unit 31B and a flip-flop (F / F) 38B.
  • the signal generation unit 31B generates symbol signals Tx01, Tx02, and Tx03 based on the transition signals TxF8, TxR8, TxP8 and the symbol signals D1, D2, and D3, similarly to the signal generation unit 31 and the like. Specifically, the signal generation unit 31B obtains the symbol after the transition as illustrated in FIG.
  • the signals Tx01, Tx02, and Tx03 are output.
  • the flip-flop 38B samples the symbol signals Tx01, Tx02, Tx03 based on the clock TxCK, and outputs the sampling results as symbol signals D1, D2, D3, respectively.
  • the mode processing unit 40A generates symbol signals Tx1, Tx2, Tx3 based on the symbol signals Tx01, Tx02, Tx03 and the mode signal Smode.
  • the transmission apparatus 10B is obtained by switching the order of the process for generating a transmission symbol and the serialization process in the transmission apparatus 10 (FIG. 3). That is, the serializers 11B to 13B correspond to the serializers 11 to 13 in the transmission device 10, and the mode processing unit 40A corresponds to the mode processing unit 40 in the transmission device 10.
  • the transmission symbol generation unit 30B corresponds to the transmission symbol generation unit 30 in the transmission device 10.
  • the circuit scale of the mode processing unit can be reduced as compared with the case of the above embodiment (FIG. 8).
  • the mode processing unit 40 is provided in the transmission device 10, but the present invention is not limited to this.
  • the mode processing unit 40 is provided in the reception device as in the reception device 50G illustrated in FIG. May be.
  • the receiving device 50G includes a mode setting unit 57 and a mode processing unit 58.
  • the mode setting unit 57 sets the operation mode of the receiving device 50G by supplying a mode signal Smode to the mode processing unit 58 based on an instruction from a controller (not shown).
  • the mode processing unit 58 has three signals Rx1 supplied from the amplifier 52A, the amplifiers 52B, and 52C in the operation modes M1 to M3, similarly to the processing circuit 41 according to the above embodiment.
  • Rx2, Rx3 are interchanged to generate three signals Rx11, Rx12, Rx13, which are supplied to the flip-flop 54.
  • the mode processing unit 58 In the operation modes M4 to M6, the mode processing unit 58 generates three signals Rx11, Rx12, and Rx13 by replacing inverted signals of the three signals Rx1, Rx2, and Rx3 supplied from the amplifiers 52A, 52B, and 52C. And supplied to the flip-flop 54.
  • FIG. 21 illustrates an operation example of the receiving device 50G in each operation mode.
  • SIG0-SIG1 indicates an output signal of the amplifier 52 when SIG0 is input to the positive input terminal of the amplifier 52 (52A, 52B, 52C) and SIG1 is input to the negative input terminal. Yes.
  • SIG1-SIG2 indicates an output signal of the amplifier 52 when SIG0 is input to the positive input terminal of the amplifier 52 (52A, 52B, 52C) and SIG1 is input to the negative input terminal.
  • the signal Rx1 is output as the signal Rx11
  • the signal Rx2 is output as the signal Rx12
  • the signal Rx3 is output as the signal Rx13. Therefore, the signals Rx11 to Rx13 can be expressed by the following equations.
  • Rx11 SIG0-SIG1
  • Rx12 SIG1-SIG2
  • Rx13 SIG2-SIG0
  • the output terminal P0 of the transmission device 10 and the input terminal PC of the reception device 50G are connected to each other, and the output terminal P1 of the transmission device 10 and the input terminal PA of the reception device 50G Are connected to each other, and the output terminal P2 of the transmission device 10 and the input terminal PB of the reception device 50G are connected to each other, so that the signals Rx1, Rx2, and Rx3 can be expressed by the following equations.
  • Rx1 SIG1-SIG2
  • Rx2 SIG2-SIG0
  • Rx3 SIG0-SIG1
  • the signal Rx3 is output as the signal Rx11
  • the signal Rx1 is output as the signal Rx12
  • the signal Rx2 is output as the signal Rx13. Therefore, the signals Rx11 to Rx13 can be expressed by the following equations.
  • Rx11 SIG0-SIG1
  • Rx12 SIG1-SIG2
  • Rx13 SIG2-SIG0
  • the mode processing unit 58 can output the same signals Rx11 to Rx13 as in the operation mode M1.
  • the mode setting unit 19 generates the mode signal Smode based on an instruction from a controller (not shown), but this controller may be provided in the transmission device 10 or the communication system 1F shown in FIG. As described above, it may be provided in the receiving apparatus.
  • the communication system 1F includes a transmission device 10F and a reception device 50F.
  • the receiving device 50F has a controller 59F.
  • the controller 59F supplies the control signal CTL to the mode setting unit 19 of the transmission device 10F, for example, when the communication system 1F is powered on.
  • the mode setting unit 19 generates a mode signal Smode based on the control signal CTL.
  • an interface for transmitting the control signal CTL for example, an I 2 C (Inter-Integrated Circuit) interface can be used.
  • a camera control interface CCI
  • CCI camera control interface
  • the mode processing unit 57 of the receiving device 50G generates the mode signal Smode based on an instruction from a controller (not shown), but this controller may be provided in the receiving device 50G.
  • the communication system 1G includes a transmission device 10G and a reception device 50G.
  • the transmission device 10G has a controller 19G.
  • the controller 19G supplies the control signal CTL to the mode setting unit 57 of the receiving device 50G, for example, when the communication system 1G is powered on.
  • the mode setting unit 57 generates a mode signal Smode based on the control signal CTL.
  • the communication system 2 includes a transmission device 60.
  • the transmission device 60 is configured to be able to exchange signal patterns among the signals SIG0, SIG1, and SIG2.
  • FIG. 24 illustrates a configuration example of the transmission device 60.
  • the transmission device 60 includes a mode setting unit 69, a mode processing unit 61, and a transmission symbol generation unit 70.
  • the mode setting unit 69 supplies the mode signal Smode1 to the mode processing unit 61 and also supplies the mode signal Smode2 to the transmission symbol generation unit 70.
  • the operation modes M1 to M6 of the transmission device 60 are set.
  • the mode processing unit 61 generates transition signals TxR10 to TxR16 based on the mode signal Smode1 and the transition signals TxR0 to TxR6.
  • FIG. 25 shows one configuration example of the mode processing unit 61.
  • the mode processing unit 61 includes inverters IV0 to IV6 and selectors SEL0 to SEL6.
  • the inverters IV0 to IV6 generate inverted signals of the transition signals TxR0 to TxR6, respectively.
  • the selector SEL0 selects one of the transition signal TxR0 and the output signal of the inverter IV0 (inversion signal of the transition signal TxR0) based on the mode signal Smode1, and outputs the selected signal as the transition signal TxR10. is there.
  • the selector SEL1 selects one of the transition signal TxR1 and the output signal of the inverter IV1 (inversion signal of the transition signal TxR1) based on the mode signal Smode1, and outputs the selected signal as the transition signal TxR11. is there.
  • the selector SEL2 selects one of the transition signal TxR2 and the output signal of the inverter IV2 (inversion signal of the transition signal TxR2) based on the mode signal Smode1, and outputs the selected signal as the transition signal TxR12. is there.
  • the selector SEL3 selects one of the transition signal TxR3 and the output signal of the inverter IV3 (inversion signal of the transition signal TxR3) based on the mode signal Smode1, and outputs the selected signal as the transition signal TxR13. is there.
  • the selector SEL4 selects one of the transition signal TxR4 and the output signal of the inverter IV4 (inversion signal of the transition signal TxR4) based on the mode signal Smode1, and outputs the selected signal as the transition signal TxR14. is there.
  • the selector SEL5 selects one of the transition signal TxR5 and the output signal of the inverter IV5 (inversion signal of the transition signal TxR5) based on the mode signal Smode1, and outputs the selected signal as the transition signal TxR15. is there.
  • the selector SEL6 selects one of the transition signal TxR6 and the output signal of the inverter IV6 (inversion signal of the transition signal TxR6) based on the mode signal Smode1, and outputs the selected signal as the transition signal TxR16. is there.
  • the transmission symbol generator 70 generates symbol signals Tx10 to Tx16, Tx20 to Tx26, and Tx30 to Tx36 based on the transition signals TxF0 to TxF6, TxR10 to TxR16, TxP0 to TxP6, and the clock CK.
  • FIG. 26 illustrates a configuration example of the transmission symbol generation unit 70.
  • the transmission symbol generation unit 70 includes a flip-flop (F / F) 78.
  • the flip-flop 78 samples one set of symbol signals Tx16, Tx26, Tx36 (symbol NS6) based on the clock CK, and sets the sampling result as one set.
  • the flip-flop 78 sets an initial value (initial symbol) of one set of symbol signals D16, D26, D36 (symbol NS7) based on the mode signal Smode2.
  • FIG. 27 shows an operation example of the selector SEL0 and the flip-flop 78.
  • the selector SEL0 outputs the transition signal TxR0 as the transition signal TxR10 in the operation modes M1 to M3.
  • the selector SEL0 outputs an inverted signal of the transition signal TxR0 as the transition signal TxR10.
  • the flip-flop 78 sets the initial symbol to the symbol “+ x” in the operation mode M1, sets the initial symbol to the symbol “+ y” in the operation mode M2, and sets the initial symbol to the symbol “+ z” in the operation mode M3. Set.
  • the flip-flop 78 sets the initial symbol to the symbol “ ⁇ x” in the operation mode M4, sets the initial symbol to the symbol “ ⁇ y” in the operation mode M5, and sets the initial symbol to the symbol “ ⁇ y” in the operation mode M6. It is set to “ ⁇ z”.
  • selector SEL0 has been described as an example, but the same applies to the selectors SEL1 to SEL6.
  • transition signal generation unit 20 corresponds to a specific example of “generation unit” in the present disclosure.
  • the mode processing unit 61 corresponds to a specific example of “processing unit” in the present disclosure.
  • the transmission symbol generation unit 70 corresponds to a specific example of “symbol generation unit” in the present disclosure.
  • FIG. 28 illustrates a configuration example of a main part of the transmission device 80. In FIG. 28, blocks after the output control unit 14 are omitted.
  • the transmission device 80 includes serializers 81 to 83, a mode processing unit 84, and a transmission symbol generation unit 90.
  • the serializer 81 serializes the transition signals TxF0 to TxF6 in this order based on the transition signals TxF0 to TxF6 and the clock TxCK to generate the transition signal TxF8.
  • the serializer 82 serializes the transition signals TxR0 to TxR6 in this order based on the transition signals TxR0 to TxR6 and the clock TxCK to generate the transition signal TxR8.
  • the serializer 83 serializes the transition signals TxP0 to TxP6 in this order based on the transition signals TxP0 to TxP6 and the clock TxCK to generate the transition signal TxP8.
  • the mode processing unit 84 generates the transition signal TxR9 based on the mode signal Smode1 and the transition signal TxR8.
  • FIG. 29 shows a configuration example of the mode processing unit 84.
  • the mode processing unit 84 includes an inverter 85 and a selector 86.
  • the inverter 85 generates an inverted signal of the transition signal TxR8.
  • the selector 86 selects one of the transition signal TxR8 and the output signal of the inverter 85 (inversion signal of the transition signal TxR8) based on the mode signal Smode1, and outputs the selected signal as the transition signal TxR9. is there.
  • the transmission symbol generator 90 generates symbol signals Tx1, Tx2, Tx3 based on the transition signals TxF8, TxR9, TxP8 and the clock CK.
  • the transmission symbol generation unit 90 includes a signal generation unit 91 and a flip-flop (F / F) 92.
  • the signal generation unit 91 generates the symbol signals Tx1, Tx2, Tx3 based on the transition signals TxF8, TxR9, TxP8 and the symbol signals D1, D2, D3, similarly to the signal generation unit 31 and the like. Specifically, the signal generation unit 91 obtains the symbol NS21 after the transition as illustrated in FIG.
  • the symbol signals Tx1, Tx2, and Tx3 are output.
  • the flip-flop 92 samples the symbol signals Tx1, Tx2, and Tx3 based on the clock TxCK, and outputs the sampling results as symbol signals D1, D2, and D3, respectively.
  • the flip-flop 92 sets an initial value (initial symbol) of the symbol signals D1, D2, D3 (symbol NS22) based on the mode signal Smode2.
  • the transmission device 80 is obtained by switching the order of the transmission symbol generation processing and the serialization processing in the transmission device 60 (FIG. 24). That is, the serializers 81 to 83 correspond to the serializers 11 to 13 in the transmission device 60, and the mode processing unit 84 corresponds to the mode processing unit 61 in the transmission device 60.
  • the transmission symbol generation unit 90 corresponds to the transmission symbol generation unit 70 in the transmission device 60, and the flip-flop 92 corresponds to the flip-flop 78 (FIG. 26) in the transmission device 60.
  • FIG. 30 shows an operation example of the selector 86 and the flip-flop 92.
  • FIG. 30 corresponds to FIG. 27 in the case of the transmission device 60.
  • the selector 86 outputs the transition signal TxR8 as the transition signal TxR9 in the operation modes M1 to M3, and outputs the inverted signal of the transition signal TxR8 as the transition signal TxR9 in the operation modes M4 to M6.
  • the flip-flop 92 sets the initial symbol to the symbol “+ x” in the operation mode M1, sets the initial symbol to the symbol “+ y” in the operation mode M2, and sets the initial symbol to the symbol “+ z” in the operation mode M3.
  • the initial symbol is set to the symbol “ ⁇ x”, in the operation mode M5, the initial symbol is set to the symbol “ ⁇ y”, and in the operation mode M6, the initial symbol is set to the symbol “ ⁇ z”. It is supposed to be set to.
  • FIG. 31A shows operations of mode processing unit 84 and transmission symbol generation unit 90 in operation modes M1 to M3, and FIG. 31B shows operations of mode processing unit 84 and transmission symbol generation unit 90 in operation modes M4 to M6.
  • 31A and 31B show a symbol NS21 (transmission symbol) generated based on the symbol NS22 indicated by the symbol signals D1, D2, and D3 and the transition signals TxF8, TxR8, and TxP8.
  • FIG. 31A corresponds to the state transition diagram shown in FIG. That is, in the operation modes M1 to M3, the mode processing unit 84 outputs the transition signal TxR8 as the transition signal TxR9. Therefore, the operation illustrated in FIG. 31A is the same as the operation of the transmission symbol generation unit 90.
  • FIG. 31A shows a symbol NS21 (transmission symbol) generated based on the symbol NS22 indicated by the symbol signals D1, D2, and D3 and the transition signals TxF8, TxR8, and TxP8.
  • FIG. 31A corresponds to
  • the mode processing unit 84 inverts the transition signal TxR8 in consideration of outputting the inverted signal of the transition signal TxR8 as the transition signal TxR9.
  • FIG. 32 shows an operation example of the communication system 2.
  • the “transmission side state” indicates the flow of current at the output terminals P0 to P2.
  • “P0toP1” indicates that a current flows from the output terminal P0 to the output terminal P1 via the receiving device 50
  • “P1toP0” indicates that the output terminal P1 passes through the receiving device 50 to the output terminal P0
  • “P1toP2” indicates that current flows from the output terminal P1 to the output terminal P2 via the receiving device 50
  • P2toP1 indicates that the current flows from the output terminal P2 to the output terminal 50 via the receiving device 50.
  • P2toP0 indicates that a current flows from the output terminal P2 to the output terminal P0 via the receiving device 50
  • P0toP2 indicates that the current flows from the output terminal P0 to the receiving device 50. It shows that a current flows through the output terminal P2.
  • the “reception side state” indicates the flow of current at the input terminals PA to PC.
  • AtoB indicates that a current flows from the input terminal PA to the input terminal PB
  • BtoA indicates that a current flows from the input terminal PB to the input terminal PA
  • BtoC input terminal
  • CtoB indicates that a current flows from the input terminal PC to the input terminal PB
  • CtoA indicates that a current flows from the input terminal PC to the input terminal PA
  • AtoC indicates that a current flows from the input terminal PA to the input terminal PC.
  • the transmitter 80 sets the signal SIG0 to the high level voltage VH, the signal SIG1 to the low level voltage VL, and the signal SIG2 to the medium level voltage VM. .
  • the state of the transmission device 80 is “P0toP1”.
  • the transmission side state is “P1toP0”, and when the transmission symbol is “+ y”, the transmission side state is “P1toP2”.
  • the transmission side state is “P2toP1”
  • the transmission symbol is “+ z”
  • the transmission side state is "P2toP0”
  • the transmission side status is “P0toP2”.
  • the receiving device 50 receives symbols (reception symbols) corresponding to the operation modes M1 to M6 and the transmission side state (transmission symbol).
  • FIG. 33 shows data transmission of the communication system 2 in the operation mode M1.
  • the transmission device 80 transmits 31 symbols to the reception device 50.
  • the flip-flop 92 of the transmission symbol generator 90 sets the initial value (initial symbol) of the transmission symbol (symbol NS21) to the symbol “+ x”. Thereafter, in this example, 30 sets of transition signals TxF8, TxR8, and TxP8 are sequentially supplied to the mode setting unit 84 and the transmission symbol generation unit 90.
  • the mode setting unit 84 and the transmission symbol generation unit 90 sequentially generate transmission symbols (symbol NS21) based on the transition signals TxF8, TxR8, TxP8 and the previous transmission symbol (symbol NS22).
  • the transmission symbol NS21 is “+ z”.
  • the transmission symbol NS21 is “+ z”.
  • the transmission symbol NS21 is “+ y”. The same applies hereinafter.
  • the transmission side state corresponds to the transmission symbol as shown in FIG.
  • the input terminals of the receiving device 50 are arranged in the order of the input terminals PA, PB, and PC. Therefore, as shown in FIG. 32, when the transmission side state is “P0toP1”, the reception side state is “AtoB” (reception symbol “+ x”), and when the transmission side state is “P1toP0”.
  • the reception side status is “BtoA” (reception symbol “ ⁇ x”).
  • the transmission side status is “P1toP2”
  • the reception side status is “BtoC” (reception symbol “+ y”).
  • the reception side state is “CtoB” (reception symbol “ ⁇ y”)
  • the transmission side state is “P2toP0”
  • the reception side state is “CtoA” (reception symbol). “+ Z”)
  • the transmission side state is “P0toP2”
  • the reception side state is “AtoC” (reception symbol “ ⁇ z”). Therefore, the reception side state (reception symbol) corresponds to the transmission side state (transmission symbol) as shown in FIG.
  • the transmission symbols are equal to the reception symbols.
  • FIG. 34 shows data transmission of the communication system 2 in the operation mode M2.
  • the flip-flop 92 of the transmission symbol generation unit 90 sets the initial value (initial symbol) of the transmission symbol (symbol NS21) to the symbol “+ y”. Thereafter, in this example, 30 sets of transition signals TxF8, TxR8, and TxP8 are sequentially supplied to the mode setting unit 84 and the transmission symbol generation unit 90.
  • the transition signals TxF8, TxR8, TxP8 are the same as in the operation mode M1 (FIG. 33).
  • the mode setting unit 84 and the transmission symbol generation unit 90 sequentially generate transmission symbols (symbol NS21) based on the transition signals TxF8, TxR8, TxP8 and the previous transmission symbol (symbol NS22).
  • the transmission symbol NS21 becomes “+ x”.
  • the transmission symbol NS21 is “+ z”.
  • the transmission side state is as shown in FIG. 34 corresponding to the transmission symbol.
  • the input terminals of the receiving device 50 are arranged in the order of the input terminals PC, PA, and PB. Therefore, as shown in FIG. 32, when the transmission side state is “P0toP1”, the reception side state is “CtoA” (reception symbol “+ z”), and when the transmission side state is “P1toP0”.
  • the reception side status is “AtoC” (reception symbol “ ⁇ z”).
  • the transmission side status is “P1toP2”
  • the reception side status is “AtoB” (reception symbol “+ x”).
  • the reception side state is “BtoA” (reception symbol “ ⁇ x”)
  • the transmission side state is “P2toP0”
  • the reception side state is “BtoC” (reception symbol). “+ Y”)
  • the transmission side state is “P0toP2”
  • the reception side state is “CtoB” (reception symbol “ ⁇ y”). Therefore, the reception side state (reception symbol) corresponds to the transmission side state (transmission symbol) as shown in FIG.
  • the received symbols are the same as the received symbols in the operation mode M1 (FIG. 33).
  • FIG. 35A to 35D show the operation in the operation mode M2 using a state transition diagram.
  • FIG. 35A is simplified from the state transition diagram shown in FIG.
  • FIG. 35A also shows the reception side state in addition to the symbols.
  • FIG. 35B is obtained by replacing the reception side state with the transmission side state in FIG. 35A in consideration of the order of the input terminals of the reception device 50 in the operation mode M1.
  • the symbol “+ x” is marked in FIG. 35B.
  • FIG. 35C is obtained by rotating FIG. 35B counterclockwise by 120 degrees. In FIG. 35C, the symbol “+ y” placed at the place where the symbol “+ x” was placed in FIG. 35B is marked.
  • 35D is obtained by replacing the transmission side state in FIG. 35C with the reception side state disposed at the corresponding location in FIG. 35A. This replacement means that the output terminal P0 corresponds to the input terminal PC, the output terminal P1 corresponds to the input terminal PA, and the output terminal P2 corresponds to the input terminal PB.
  • the initial symbol is “+ y”.
  • FIG. 36 shows data transmission of the communication system 2 in the operation mode M3.
  • the flip-flop 92 of the transmission symbol generation unit 90 sets the initial value (initial symbol) of the transmission symbol (symbol NS21) to the symbol “+ z”.
  • the mode setting unit 84 and the transmission symbol generation unit 90 sequentially generate transmission symbols (symbol NS21) based on the transition signals TxF8, TxR8, TxP8 and the previous transmission symbol (symbol NS22). Specifically, when the first set of transition signals is supplied, the symbol NS22 is “+ z”, and the transition signals TxF8, TxR8, TxP8 are “0”, “0”, “0”. As shown in FIG. 31A, the transmission symbol NS21 becomes “+ y”.
  • the symbol NS22 is “+ y”, and the transition signals TxF8, TxR8, TxP8 are “0”, “0”, “0”.
  • the transmission symbol NS21 is “+ x”.
  • the transmission side state is as shown in FIG. 36 corresponding to the transmission symbol.
  • the input terminals of the receiving device 50 are arranged in the order of the input terminals PB, PC, and PA. Therefore, as shown in FIG. 32, when the transmission side state is “P0toP1”, the reception side state is “BtoC” (reception symbol “+ y”), and when the transmission side state is “P1toP0”.
  • the reception side status is “CtoB” (reception symbol “ ⁇ y”).
  • the transmission side status is “P1toP2”
  • the reception side status is “CtoA” (reception symbol “+ z”).
  • the reception side status is “AtoC” (reception symbol “ ⁇ z”)
  • the transmission side status is “P2toP0”
  • the reception side status is “AtoB” (reception symbol). “+ X”)
  • the transmission side state is “P0toP2”
  • the reception side state is “BtoA” (reception symbol “ ⁇ x”). Therefore, the reception side state (reception symbol) corresponds to the transmission side state (transmission symbol) as shown in FIG.
  • the received symbols are the same as the received symbols in the operation mode M1 (FIG. 33).
  • FIG. 37 shows data transmission of the communication system 2 in the operation mode M4.
  • the flip-flop 92 of the transmission symbol generation unit 90 sets the initial value (initial symbol) of the transmission symbol (symbol NS21) to the symbol “ ⁇ x”.
  • the mode setting unit 84 and the transmission symbol generation unit 90 sequentially generate transmission symbols (symbol NS21) based on the transition signals TxF8, TxR8, TxP8 and the previous transmission symbol (symbol NS22). Specifically, when the first set of transition signals is supplied, the symbol NS22 is “ ⁇ x”, and the transition signals TxF8, TxR8, TxP8 are “0”, “0”, “0”. As shown in FIG. 31B, the transmission symbol NS21 becomes “ ⁇ y”.
  • the symbol NS22 is “ ⁇ y”, and the transition signals TxF8, TxR8, TxP8 are “0”, “0”, “0”.
  • the transmission symbol NS21 becomes “ ⁇ z”. The same applies hereinafter.
  • the transmission side state corresponds to the transmission symbol as shown in FIG.
  • the input terminals of the receiving device 50 are arranged in the order of the input terminals PB, PA, and PC. Therefore, as shown in FIG. 32, when the transmission side state is “P0toP1”, the reception side state is “BtoA” (reception symbol “ ⁇ x”), and the transmission side state is “P1toP0”.
  • the receiving side status is “AtoB” (received symbol “+ x”), and when the transmitting side status is “P1toP2”, the receiving side status is “AtoC” (received symbol “ ⁇ z”).
  • the reception side state is “CtoA” (reception symbol “+ z”)
  • the transmission side state is “P2toP0”
  • the reception side state is “CtoB” (reception symbol).
  • the transmission side state is “P0toP2”
  • the reception side state is “BtoC” (reception symbol “+ y”). Therefore, the reception side state (reception symbol) corresponds to the transmission side state (transmission symbol) as shown in FIG.
  • the received symbols are the same as the received symbols in the operation mode M1 (FIG. 33).
  • 38A to 38D show the operation in the operation mode M4 using a state transition diagram.
  • 38A and 38B are the same as FIGS. 35A and 35B.
  • symbols “+ x”, “+ y”, “+ z” and symbols “ ⁇ x”, “ ⁇ y”, “ ⁇ z” are replaced with symbols “+ y”, “ ⁇ y” in FIG. 38B.
  • symbols “+ z” and “ ⁇ z” are interchanged.
  • FIG. 38C the symbol “ ⁇ x” placed at the place where the symbol “+ x” was placed in FIG. 38B is marked.
  • FIG. 38D is obtained by replacing the transmission side state in FIG. 38C with the reception side state arranged at the corresponding location in FIG. 38A. This replacement means that the output terminal P0 corresponds to the input terminal PB, the output terminal P1 corresponds to the input terminal PA, and the output terminal P2 corresponds to the input terminal PC.
  • the initial symbol is “ ⁇ x”.
  • FIG. 39 shows data transmission of the communication system 2 in the operation mode M5.
  • the flip-flop 92 of the transmission symbol generation unit 90 sets the initial value (initial symbol) of the transmission symbol (symbol NS21) to the symbol “ ⁇ y”.
  • the mode setting unit 84 and the transmission symbol generation unit 90 sequentially generate transmission symbols (symbol NS21) based on the transition signals TxF8, TxR8, TxP8 and the previous transmission symbol (symbol NS22). Specifically, when the first set of transition signals is supplied, the symbol NS22 is “ ⁇ y”, and the transition signals TxF8, TxR8, TxP8 are “0”, “0”, “0”. As shown in FIG. 31B, the transmission symbol NS21 becomes “ ⁇ z”.
  • the symbol NS22 is “ ⁇ z”, and the transition signals TxF8, TxR8, and TxP8 are “0”, “0”, and “0”.
  • the transmission symbol NS21 is “ ⁇ x”. The same applies hereinafter.
  • the transmission side state corresponds to the transmission symbol as shown in FIG.
  • the input terminals of the receiving device 50 are arranged in the order of the input terminals PC, PB, and PA. Therefore, as shown in FIG. 32, when the transmission side state is “P0toP1”, the reception side state is “CtoB” (reception symbol “ ⁇ y”), and the transmission side state is “P1toP0”.
  • the receiver side status is “BtoC” (received symbol “+ y”), and when the transmitter side status is “P1toP2”, the receiver side status is “BtoA” (received symbol “ ⁇ x”)
  • the side state is “P2toP1”
  • the reception side state is “AtoB” (reception symbol “+ x”)
  • the transmission side state is “P2toP0”
  • the reception side state is “AtoC” (reception symbol). “ ⁇ z”)
  • the reception side state corresponds to the transmission side state (transmission symbol) as shown in FIG.
  • the received symbols are the same as the received symbols in the operation mode M1 (FIG. 33).
  • FIG. 40 shows data transmission of the communication system 2 in the operation mode M6.
  • the flip-flop 92 of the transmission symbol generator 90 sets the initial value (initial symbol) of the transmission symbol (symbol NS21) to the symbol “ ⁇ z”.
  • the mode setting unit 84 and the transmission symbol generation unit 90 sequentially generate transmission symbols (symbol NS21) based on the transition signals TxF8, TxR8, TxP8 and the previous transmission symbol (symbol NS22). Specifically, when the first set of transition signals is supplied, the symbol NS22 is “ ⁇ z”, and the transition signals TxF8, TxR8, and TxP8 are “0”, “0”, and “0”. As shown in FIG. 31B, the transmission symbol NS21 becomes “ ⁇ x”.
  • the symbol NS22 is “ ⁇ x”, and the transition signals TxF8, TxR8, TxP8 are “0”, “0”, “0”.
  • the transmission symbol NS21 becomes “ ⁇ y”. The same applies hereinafter.
  • the transmission side state corresponds to the transmission symbol as shown in FIG.
  • the input terminals of the receiving device 50 are arranged in the order of the input terminals PA, PC, and PB. Therefore, as shown in FIG. 32, when the transmission side state is “P0toP1”, the reception side state is “AtoC” (reception symbol “ ⁇ z”), and the transmission side state is “P1toP0”.
  • the receiving side status is “CtoA” (received symbol “+ z”), and when the transmitting side status is “P1toP2”, the receiving side status is “CtoB” (received symbol “ ⁇ y”).
  • the reception side state is “BtoC” (reception symbol “+ y”)
  • the transmission side state is “P2toP0”
  • the reception side state is “BtoA” (reception symbol).
  • the transmission side state is “P0toP2”
  • the reception side state is “AtoB” (reception symbol “+ x”). Therefore, the reception side state (reception symbol) corresponds to the transmission side state (transmission symbol) as shown in FIG.
  • the received symbols are the same as the received symbols in the operation mode M1 (FIG. 33).
  • the signal can be transmitted without crossing the wiring between the transmission device and the reception device, so that the transmission capacity can be increased.
  • the symbol signal is serialized after the transmission symbol is generated.
  • the present invention is not limited to this, and after the transition signal is serialized as shown in FIG. A transmission symbol may be generated.
  • Mode processing is performed in the transmission device 60 (transmission device 80), but the present invention is not limited to this, and mode processing may be performed in the reception device instead.
  • FIG. 41 shows the appearance of a smartphone 300 (multifunctional mobile phone) to which the communication system of the above-described embodiment and the like is applied.
  • Various devices are mounted on the smartphone 300, and the communication system according to the above-described embodiment is applied to a communication system that exchanges data between these devices.
  • FIG. 42 illustrates a configuration example of the application processor 310 used in the smartphone 300.
  • the application processor 310 includes a CPU (Central Processing Unit) 311, a memory control unit 312, a power supply control unit 313, an external interface 314, a GPU (Graphics Processing Unit) 315, a media processing unit 316, and a display control unit 317. And an MIPI (Mobile Industry Processor Interface) interface 318.
  • the CPU 311, the memory control unit 312, the power supply control unit 313, the external interface 314, the GPU 315, the media processing unit 316, and the display control unit 317 are connected to the system bus 319, and data is mutually transmitted via the system bus 319. Can be exchanged.
  • the CPU 311 processes various information handled by the smartphone 300 according to a program.
  • the memory control unit 312 controls the memory 501 used when the CPU 311 performs information processing.
  • the power supply control unit 313 controls the power supply of the smartphone 300.
  • the external interface 314 is an interface for communicating with an external device, and is connected to the wireless communication unit 502 and the image sensor 410 in this example.
  • the wireless communication unit 502 wirelessly communicates with a mobile phone base station, and includes, for example, a baseband unit, an RF (Radio Frequency) front end unit, and the like.
  • the image sensor 410 acquires an image and includes, for example, a CMOS sensor.
  • the GPU 315 performs image processing.
  • the media processing unit 316 processes information such as voice, characters, and graphics.
  • the display control unit 317 controls the display 504 via the MIPI interface 318.
  • the MIPI interface 318 transmits an image signal to the display 504.
  • As the image signal for example, a signal in YUV format or RGB format can be used.
  • FIG. 43 shows a configuration example of the image sensor 410.
  • the image sensor 410 includes a sensor unit 411, an ISP (Image Signal Processor) 412, a JPEG (Joint Photographic Experts Group) encoder 413, a CPU 414, a RAM (Random Access Memory) 415, and a ROM (Read Only Memory) 416.
  • Each of these blocks is connected to the system bus 420 in this example, and can exchange data with each other via the system bus 420.
  • the sensor unit 411 acquires an image and is configured by, for example, a CMOS sensor.
  • the ISP 412 performs predetermined processing on the image acquired by the sensor unit 411.
  • the JPEG encoder 413 encodes an image processed by the ISP 412 to generate a JPEG format image.
  • the CPU 414 controls each block of the image sensor 410 according to a program.
  • the RAM 415 is a memory used when the CPU 414 performs information processing.
  • the ROM 416 stores a program executed by the CPU 414.
  • the power supply control unit 417 controls the power supply of the image sensor 410.
  • the I 2 C interface 418 receives a control signal from the application processor 310.
  • the image sensor 410 receives a clock signal in addition to a control signal from the application processor 310. Specifically, the image sensor 410 is configured to operate based on clock signals having various frequencies.
  • the MIPI interface 419 transmits an image signal to the application processor 310.
  • the image signal for example, a signal in YUV format or RGB format can be used.
  • the communication system between the MIPI interface 419 and the application processor 310 for example, the communication system according to the above-described embodiment is applied.
  • the transition signal generation unit 20 generates seven sets of transition signals TxF, TxR, and TxP.
  • Transition signals may be generated, or eight or more sets of transition signals may be generated.
  • the frequency dividing circuit 18 generates a clock CK by performing a frequency division operation
  • the transmission symbol generation unit 30 generates the eight sets. It is desirable to generate eight sets of symbol signals based on the transition signals.
  • the transistors MU and MD are both turned off.
  • the present invention is not limited to this.
  • both the transistors MU and MD may be turned on. Thereby, the Thevenin termination is realized, and the voltage of the output terminal can be set to the medium level voltage VM.
  • the transmission apparatus transmits three signals to the reception apparatus.
  • the communication system 600 includes a transmission device 610 and a reception device 620.
  • the transmission device 610 transmits data to the reception device 620 via the four data lanes DL1 to DL4.
  • the transmission device 610 transmits three signals SIG0 to SIG2.
  • the transmission device 610 has a mode processing unit as in the transmission devices 10 and 60 (FIGS.
  • the receiving device 620 may include a mode processing unit as in the receiving device 50G (FIG. 19). Even in this case, since a signal can be transmitted without crossing the wiring between the transmission device 610 and the reception device 620, the transmission capacity can be increased. Furthermore, when the transmission device 610 includes a mode processing unit, for example, reception devices having various specifications with different pin arrangements can be used. Moreover, when designing a receiving apparatus, since it can design without worrying about pin arrangement, it is possible to increase design flexibility. The same applies to the case where the receiving device 620 includes a mode processing unit.
  • the generation unit A processing unit that generates the same number of second symbol signals as the predetermined number based on a predetermined number of first symbol signals and the control signal;
  • the transmission apparatus according to (1) further including: a serializer unit that serializes the predetermined number of second symbol signals to generate the transmission symbol signal.
  • the predetermined number of second symbol signals are respectively associated with the predetermined number of first symbol signals; Each of the predetermined number of first symbol signals includes three signals; Each of the predetermined number of second symbol signals includes three signals; The processing unit replaces three signals included in one first symbol signal of the predetermined number of first symbol signals based on the control signal, or the first first signal.
  • the transmission symbol signal includes three signals, The transmission apparatus according to (3), wherein the serializer unit generates three signals included in the transmission symbol signal by serializing three signals included in the predetermined number of second symbol signals, respectively. .
  • the generation unit further includes a symbol generation unit that generates the predetermined number of first symbol signals based on the same number of transition signals, each indicating a transition in the sequence of transmission symbols.
  • the transmission device according to any one of (2) to (4).
  • the generation unit includes a processing unit that generates the transmission symbol signal based on a first symbol signal and the control signal.
  • the first symbol signal includes three signals
  • the transmission symbol signal includes three signals
  • the processing unit replaces three signals included in the first symbol signal based on the control signal, or replaces inverted signals of the three signals included in the first symbol signal.
  • the generation unit further includes a serializer unit that serializes a predetermined number of second symbol signals to generate the first symbol signal.
  • the generation unit A serializer that serializes a predetermined number of first transition signals each indicating a transition in the sequence of transmission symbols to generate a second transition signal;
  • the transmission device according to (6) or (7), further including: a symbol generation unit configured to generate the first symbol signal based on the second transition signal.
  • the generation unit includes: Based on a predetermined number of first transition signals each indicating a transition in the sequence of transmission symbols, the same number of first symbol signals are generated, and on the basis of the control signal, A symbol generator configured to be able to set a transmission symbol of The transmission apparatus according to (1), further including: a serializer unit that serializes the predetermined number of first symbol signals to generate the transmission symbol signal.
  • the generation unit further includes a processing unit that generates the predetermined number of first transition signals based on the same number of second transition signals and the control signal as described in (10). Transmitter.
  • the predetermined number of first transition signals are respectively associated with the predetermined number of second transition signals, Each of the predetermined number of second transition signals includes three signals; Each of the predetermined number of first transition signals includes three signals; The processing unit controls whether to invert one of three signals included in one second transition signal of the predetermined number of second transition signals based on the control signal. By doing so, the first transition signal corresponding to the one second transition signal is generated, The transmitting apparatus according to (11).
  • the generation unit can generate the transmission symbol signal based on a first transition signal indicating a transition in the sequence of transmission symbols, and can set the first transmission symbol in the sequence based on the control signal
  • the generation unit includes: A serializer that serializes a predetermined number of second transition signals to generate a third transition signal;
  • a transmission device comprising: an output unit that generates a first output signal, a second output signal, and a third output signal based on the symbol signal.
  • a receiver unit that generates a first symbol signal indicating a sequence of symbols based on the first input signal, the second input signal, and the third input signal; Based on the control signal and the first symbol signal, it is generated when the signal pattern is switched among the first input signal, the second input signal, and the third input signal.
  • a processing unit that generates the first symbol signal as a second symbol signal.
  • the first symbol signal includes a first signal, a second signal, and a third signal
  • the second symbol signal includes a fourth signal, a fifth signal, and a sixth signal
  • the receiver section generates the first signal based on the first input signal and the second input signal, and the second input signal based on the second input signal and the third input signal.
  • the processing unit replaces the first signal, the second signal, and the third signal based on the control signal, or an inverted signal of the first signal
  • the fourth signal, the fifth signal, and the sixth signal are generated by switching an inverted signal of the second signal and an inverted signal of the third signal.
  • a transmission device that generates a plurality of sets of three output signals based on the control signal;
  • a receiving device for receiving the plurality of sets of output signals,
  • the transmission device is configured to be capable of exchanging signal patterns between the three output signals in each set based on the control signal.
  • the transmission device is an image sensor, The communication system according to (18) or (19), wherein the reception device is a processor that processes an image acquired by the image sensor.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

 本開示の送信装置は、制御信号に基づいて、送信シンボルのシーケンスを示す送信シンボル信号を生成する生成部と、送信シンボル信号に基づいて出力制御信号を生成する出力制御部と、出力制御信号に基づいて第1の出力信号、第2の出力信号、および第3の出力信号を生成するドライバ部とを備える。上記生成部は、制御信号に基づいて、第1の出力信号と、第2の出力信号と、第3の出力信号との間で、信号パターンを入れ替えるように、送信シンボル信号を生成する。

Description

送信装置、受信装置、および通信システム
 本開示は、信号を送信する送信装置、信号を受信する受信装置、および信号を送受信する通信システムに関する。
 近年の電子機器の高機能化および多機能化に伴い、電子機器には、半導体チップ、センサ、表示デバイスなどの様々なデバイスが搭載される。これらのデバイス間では、多くのデータのやり取りが行われ、そのデータ量は、電子機器の高機能化および多機能化に応じて多くなってきている。そこで、しばしば、例えば数Gbpsでデータを送受信可能な高速インタフェースを用いて、データのやりとりが行われる。
 より伝送容量を高める方法について、様々な技術が開示されている。例えば、特許文献1,2には、3つの電圧レベルを有する3つの信号を用いてデータのやりとりを行う通信システムが開示されている。
特表2011-517159号公報 特表2010-520715号公報
 このように、通信システムでは、伝送容量が高いことが望まれており、さらなる伝送容量の増加が期待されている。
 したがって、伝送容量を高めることができる送信装置、受信装置、および通信システムを提供することが望ましい。
 本開示の一実施の形態における第1の送信装置は、生成部と、出力制御部と、ドライバ部とを備えている。生成部は、制御信号に基づいて、送信シンボルのシーケンスを示す送信シンボル信号を生成するものである。出力制御部は、送信シンボル信号に基づいて出力制御信号を生成するものである。ドライバ部は、出力制御信号に基づいて第1の出力信号、第2の出力信号、および第3の出力信号を生成するものである。上記生成部は、制御信号に基づいて、第1の出力信号と、第2の出力信号と、第3の出力信号との間で、信号パターンを入れ替えるように、送信シンボル信号を生成するものである。
 本開示の一実施の形態における第2の送信装置は、シンボル生成部と、出力部とを備えている。シンボル生成部は、送信シンボルのシーケンスにおける遷移を示す遷移信号に基づいてシンボル信号を生成し、シーケンスにおける最初の送信シンボルを設定可能に構成されたものである。出力部は、シンボル信号に基づいて、第1の出力信号、第2の出力信号、および第3の出力信号を生成するものである。
 本開示の一実施の形態における受信装置は、レシーバ部と、処理部とを備えている。レシーバ部は、第1の入力信号、第2の入力信号、および第3の入力信号に基づいて、シンボルのシーケンスを示す第1のシンボル信号を生成するものである。処理部は、制御信号および第1のシンボル信号に基づいて、第1の入力信号と、第2の入力信号と、第3の入力信号との間で、信号パターンを入れ替えたときに生成されるであろう第1のシンボル信号を、第2のシンボル信号として生成するものである。
 本開示の一実施の形態における通信システムは、送信装置と、受信装置とを備えている。送信装置は、制御信号に基づいて、3つの出力信号を複数組生成するものである。受信装置は、複数組の出力信号を受信するものである。上記送信装置は、制御信号に基づいて、各組において、3つの出力信号間で信号パターンを入れ替え可能に構成されたものである。
 本開示の一実施の形態における第1の送信装置では、制御信号に基づいて、送信シンボル信号が生成され、この送信シンボル信号に基づいて、第1の出力信号、第2の出力信号、および第3の出力信号が生成される。この送信シンボル信号は、第1の出力信号と、第2の出力信号と、第3の出力信号との間で、信号パターンを入れ替えるように生成される。
 本開示の一実施の形態における第2の送信装置では、シンボル生成部において、送信シンボルのシーケンスにおける遷移を示す遷移信号に基づいてシンボル信号が生成され、出力部において、このシンボル信号に基づいて、第1の出力信号、第2の出力信号、および第3の出力信号が生成される。シンボル生成部は、送信シンボルのシーケンスにおける最初の送信シンボルを設定可能に構成されている。
 本開示の一実施の形態における受信装置では、第1の入力信号、第2の入力信号、および第3の入力信号に基づいて、第1のシンボル信号が生成され、その第1のシンボル信号と制御信号に基づいて、第2のシンボル信号が生成される。その際、第1の入力信号と、第2の入力信号と、第3の入力信号との間で、信号パターンを入れ替えたときに生成されるであろう第1のシンボル信号が、第2のシンボル信号として生成される。
 本開示の一実施の形態における通信システムでは、複数組の送信信号が生成され、送信装置から受信装置に送信される。その際、送信装置では、制御信号に基づいて、各組において、3つの出力信号間で信号パターンが入れ替え可能に構成されている。
 本開示の一実施の形態における第1の送信装置によれば、第1の出力信号と、第2の出力信号と、第3の出力信号との間で、信号パターンを入れ替えるように、第1の送信シンボル信号を生成するようにしたので、伝送容量を高めることができる。
 本開示の一実施の形態における第2の送信装置によれば、送信シンボルのシーケンスにおける最初の送信シンボルを設定可能に構成したので、伝送容量を高めることができる。
 本開示の一実施の形態における受信装置によれば、第1の入力信号と、第2の入力信号と、第3の入力信号との間で、信号パターンを入れ替えたときに生成されるであろう第1のシンボル信号を、第2のシンボル信号として生成するようにしたので、伝送容量を高めることができる。
 本開示の一実施の形態における通信システムによれば、制御信号に基づいて、各組において、3つの出力信号間で信号パターンを入れ替え可能に構成したので、伝送容量を高めることができる。
 なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果があってもよい。
本開示の一実施の形態に係る通信システムの一構成例を表すブロック図である。 図1に示した通信システムが送受信する信号の電圧状態を表す説明図である。 第1の実施の形態に係る送信装置の一構成例を表すブロック図である。 シンボルの遷移を表す説明図である。 図3に示した送信シンボル生成部の一構成例を表すブロック図である。 図3に示した送信シンボル生成部の一動作例を表す表である。 図3に示した送信装置を用いた他の通信システムの一構成例を表すブロック図である。 図3に示した送信装置を用いた他の通信システムの一構成例を表すブロック図である。 図3に示した送信装置を用いた他の通信システムの一構成例を表すブロック図である。 図3に示した送信装置を用いた他の通信システムの一構成例を表すブロック図である。 図3に示した送信装置を用いた他の通信システムの一構成例を表すブロック図である。 図3に示したモード処理部の一構成例を表すブロック図である。 図3に示したモード処理部の一動作例を表す表である。 図3に示したシリアライザの一動作例を表すタイミング波形図である。 図3に示した送信装置の一動作例を表す表である。 図1に示した受信装置の一構成例を表すブロック図である。 図12に示した受信装置の受信動作の一例を表す説明図である。 図3に示した送信装置の一動作例を表す他の表である。 通信システムの一動作例を表す表である。 第1の実施の形態の変形例に係る送信装置の一構成例を表すブロック図である。 図16に示したモード処理部の一動作例を表す表である。 第1の実施の形態の他の変形例に係る送信装置の要部の一構成例を表すブロック図である。 第1の実施の形態の他の変形例に係る受信装置の一構成例を表すブロック図である。 図19に示したモード処理部の一動作例を表す表である。 図19に示した受信装置の一動作例を表す表である。 第1の実施の形態の他の変形例に係る通信システムの一構成例を表すブロック図である。 第1の実施の形態の他の変形例に係る通信システムの一構成例を表すブロック図である。 第2の実施の形態に係る送信装置の一構成例を表すブロック図である。 図24に示したモード処理部の一構成例を表すブロック図である。 図24に示した送信シンボル生成部の一構成例を表すブロック図である。 図24に示したモード処理部および送信シンボル生成部の一動作例を表す表である。 第2の実施の形態に係る送信装置の一構成例を表す他のブロック図である。 図28に示したモード処理部の一構成例を表すブロック図である。 図28に示したモード処理部および送信シンボル生成部の一動作例を表す表である。 図28に示したモード処理部および送信シンボル生成部の他の動作例を表す表である。 図28に示したモード処理部および送信シンボル生成部の他の動作例を表す表である。 通信システムの一動作例を表す表である。 通信システムの他の動作例を表す表である。 通信システムの他の動作例を表す表である。 シンボルの遷移を表す説明図である。 シンボルの遷移を表す説明図である。 シンボルの遷移を表す説明図である。 シンボルの遷移を表す説明図である。 通信システムの他の動作例を表す表である。 通信システムの他の動作例を表す表である。 シンボルの遷移を表す説明図である。 シンボルの遷移を表す説明図である。 シンボルの遷移を表す説明図である。 シンボルの遷移を表す説明図である。 通信システムの他の動作例を表す表である。 通信システムの他の動作例を表す表である。 一実施の形態に係る通信システムが適用されたスマートフォンの外観構成を表す斜視図である。 一実施の形態に係る通信システムが適用されたアプリケーションプロセッサの一構成例を表すブロック図である。 一実施の形態に係る通信システムが適用されたイメージセンサの一構成例を表すブロック図である。 変形例に係る通信システムの一構成例を表すブロック図である。
 以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
1.第1の実施の形態
2.第2の実施の形態
3.適用例
<1.第1の実施の形態>
[構成例]
 図1は、第1の実施の形態に係る送信装置が適用された通信システム(通信システム1)の一構成例を表すものである。通信システム1は、3つの電圧レベルを有する信号を用いて通信を行うものである。
 通信システム1は、送信装置10と、受信装置50とを備えている。送信装置10は、3つの出力端子P0~P2を有し、受信装置50は、3つの入力端子PA~PCを有している。そして、送信装置10の出力端子P0および受信装置50の入力端子PAは、伝送路100を介して互いに接続され、送信装置10の出力端子P1および受信装置50の入力端子PBは、伝送路101を介して互いに接続され、送信装置10の出力端子P2および受信装置50の入力端子PCは、伝送路102を介して互いに接続されている。送信装置10は、出力端子P0から信号SIG0を出力し、出力端子P1から信号SIG1を出力し、出力端子P2から信号SIG2を出力する。そして、受信装置50は、入力端子PAを介して信号SIG0を受信し、入力端子PBを介して信号SIG1を受信し、入力端子PCを介して信号SIG2を受信するようになっている。これらの信号を伝送する伝送路100~102の特性インピーダンスは、この例では50[Ω]である。信号SIG0,SIG1,SIG2は、それぞれ3つの電圧レベル(高レベル電圧VH、中レベル電圧VM、および低レベル電圧VL)の間で遷移するものである。送信装置10は、後述するように、入力端子PA~PCの順番が異なる様々な受信装置50に対して信号を送信することができるように構成されたものである。
 図2は、図1のように送信装置10と受信装置50とを接続したときの、信号SIG0,SIG1,SIG2の電圧状態を表すものである。送信装置10は、3つの信号SIG0,SIG1,SIG2を用いて、6つのシンボル“+x”,“-x”,“+y”,“-y”,“+z”,“-z”を送信する。例えば、シンボル“+x”を送信する場合には、送信装置10は、信号SIG0を高レベル電圧VHにし、信号SIG1を低レベル電圧VLにし、信号SIG2を中レベル電圧VMにする。シンボル“-x”を送信する場合には、送信装置10は、信号SIG0を低レベル電圧VLにし、信号SIG1を高レベル電圧VHにし、信号SIG2を中レベル電圧VMにする。シンボル“+y”を送信する場合には、送信装置10は、信号SIG0を中レベル電圧VMにし、信号SIG1を高レベル電圧VHにし、信号SIG2を低レベル電圧VLにする。シンボル“-y”を送信する場合には、送信装置10は、信号SIG0を中レベル電圧VMにし、信号SIG1を低レベル電圧VLにし、信号SIG2を高レベル電圧VHにする。シンボル“+z”を送信する場合には、送信装置10は、信号SIG0を低レベル電圧VLにし、信号SIG1を中レベル電圧VMにし、信号SIG2を高レベル電圧VHにする。シンボル“-z”を送信する場合には、送信装置10は、信号SIG0を高レベル電圧VHにし、信号SIG1を中レベル電圧VMにし、信号SIG2を低レベル電圧VLにするようになっている。
 図3は、送信装置10の一構成例を表すものである。送信装置10は、クロック生成部17と、分周回路18と、遷移信号生成部20と、送信シンボル生成部30と、モード設定部19と、モード処理部40と、シリアライザ11~13と、出力制御部14と、プリドライバ部150~152と、ドライバ部160~162とを有している。
 クロック生成部17は、クロックTxCKを生成するものである。クロックTxCKの周波数は、例えば約2[GHz]である。クロック生成部17は、例えばPLL(Phase Locked Loop)により構成され、例えば送信装置10の外部から供給されるリファレンスクロック(図示せず)に基づいてクロックTxCKを生成する。そして、クロック生成部17は、このクロックTxCKを、分周回路18、シリアライザ11~13、および出力制御部14に供給するようになっている。
 分周回路18は、クロックTxCKに基づいて分周動作を行い、クロックCKを生成するものである。分周回路18は、この例では、7分周動作を行うものである。すなわち、クロックCKの周波数は、この例では、約285[MHz](=2[GHz]/7)である。そして、分周回路18は、このクロックCKを、遷移信号生成部20および送信シンボル生成部30に供給するようになっている。
 遷移信号生成部20は、入力された信号およびクロックCKに基づいて、遷移信号TxF0~TxF6,TxR0~TxR6,TxP0~TxP6を生成するものである。ここで、1組の遷移信号TxF0,TxR0,TxP0は、送信装置10が送信するシンボルのシーケンスにおけるシンボルの遷移を示すものである。同様に、1組の遷移信号TxF1,TxR1,TxP1はシンボルの遷移を示し、1組の遷移信号TxF2,TxR2,TxP2はシンボルの遷移を示し、1組の遷移信号TxF3,TxR3,TxP3はシンボルの遷移を示し、1組の遷移信号TxF4,TxR4,TxP4はシンボルの遷移を示し、1組の遷移信号TxF5,TxR5,TxP5はシンボルの遷移を示し、1組の遷移信号TxF6,TxR6,TxP6はシンボルの遷移を示すものである。すなわち、遷移信号生成部20は、7組の遷移信号を生成するものである。以下、7組の遷移信号のうちの任意の一組を表すものとして、遷移信号TxF,TxR,TxPを適宜用いる。
 図4は、遷移信号TxF,TxR,TxPとシンボルの遷移との関係を表すものである。各遷移に付した3桁の数値は、遷移信号TxF,TxR,TxPの値をこの順で示したものである。
 遷移信号TxF(Flip)は、“+x”と“-x”との間でシンボルを遷移させ、“+y”と“-y”との間でシンボルを遷移させ、“+z”と“-z”との間でシンボルを遷移させるものである。具体的には、遷移信号TxFが“1”である場合には、シンボルの極性を変更するように(例えば“+x”から“-x”へ)遷移し、遷移信号TxFが“0”である場合には、このような遷移を行わないようになっている。
 遷移信号TxR(Rotation),TxP(Polarity)は、遷移信号TxFが“0”である場合において、“+x”と“-x”以外との間、“+y”と“-y”以外との間、“+z”と“-z”以外との間でシンボルを遷移させるものである。具体的には、遷移信号TxR,TxPが“1”,“0”である場合には、シンボルの極性を保ったまま、図4において右回りに(例えば“+x”から“+y”へ)遷移し、遷移信号TxR,TxPが“1”,“1”である場合には、シンボルの極性を変更するとともに、図4において右回りに(例えば“+x”から“-y”へ)遷移する。また、遷移信号TxR,TxPが“0”,“0”である場合には、シンボルの極性を保ったまま、図4において左回りに(例えば“+x”から“+z”へ)遷移し、遷移信号TxR,TxPが“0”,“1”である場合には、シンボルの極性を変更するとともに、図4において左回りに(例えば“+x”から“-z”へ)遷移する。
 遷移信号生成部20は、このような遷移信号TxF,TxR,TxPを7組生成する。そして、遷移信号生成部20は、この7組の遷移信号TxF,TxR,TxP(遷移信号TxF0~TxF6,TxR0~TxR6,TxP0~TxP6)を送信シンボル生成部30に供給するようになっている。
 送信シンボル生成部30は、遷移信号TxF0~TxF6,TxR0~TxR6,TxP0~TxP6およびクロックCKに基づいて、シンボル信号Tx10~Tx16,Tx20~Tx26,Tx30~Tx36を生成するものである。ここで、1組のシンボル信号Tx10,Tx20,Tx30は、6つのシンボル“+x”,“-x”,“+y”,“-y”,“+z”,“-z”のうちのいずれか一つを示すものである。同様に、1組のシンボル信号Tx11,Tx21,Tx31は6つのシンボルのうちのいずれか一つを示し、1組のシンボル信号Tx12,Tx22,Tx32は6つのシンボルのうちのいずれか一つを示し、1組のシンボル信号Tx13,Tx23,Tx33は6つのシンボルのうちのいずれか一つを示し、1組のシンボル信号Tx14,Tx24,Tx34は6つのシンボルのうちのいずれか一つを示し、1組のシンボル信号Tx15,Tx25,Tx35は6つのシンボルのうちのいずれか一つを示し、1組のシンボル信号Tx16,Tx26,Tx36は6つのシンボルのうちのいずれか一つを示すものである。すなわち、送信シンボル生成部30は、7組の遷移信号に基づいて、7組のシンボル信号を生成するものである。
 図5は、送信シンボル生成部30の一構成例を表すものである。送信シンボル生成部30は、7つの信号生成部31~37と、フリップフロップ(F/F)38とを有している。
 信号生成部31は、1組の遷移信号TxF0,TxR0,TxP0および1組のシンボル信号D16,D26,D36に基づいて、1組のシンボル信号Tx10,Tx20,Tx30を生成するものである。具体的には、信号生成部31は、1組のシンボル信号D16,D26,D36が示すシンボルNS7と、1組の遷移信号TxF0,TxR0,TxP0とに基づいて、図4に示したように、遷移後のシンボルNS0を求める。言い換えれば、1組の遷移信号TxF0,TxR0,TxP0は、シンボルNS7からシンボルNS0への遷移を示している。そして、信号生成部31は、生成したシンボルNS0を、1組のシンボル信号Tx10,Tx20,Tx30として出力するようになっている。
 図6は、シンボル信号Tx10,Tx20,Tx30の一構成例を表すものである。この例では、6つのシンボル“+x”,“-x”,“+y”,“-y”,“+z”,“-z”は、図6に示すように、3ビットのシンボル信号Tx10,Tx20,Tx30と対応づけられている。
 同様に、信号生成部32は、1組の遷移信号TxF1,TxR1,TxP1および1組のシンボル信号Tx10,Tx20,Tx30(シンボルNS0)に基づいて、1組のシンボル信号Tx11,Tx21,Tx31(シンボルNS1)を生成するものである。信号生成部33は、1組の遷移信号TxF2,TxR2,TxP2および1組のシンボル信号Tx11,Tx21,Tx31(シンボルNS1)に基づいて、1組のシンボル信号Tx12,Tx22,Tx32(シンボルNS2)を生成するものである。信号生成部34は、1組の遷移信号TxF3,TxR3,TxP3および1組のシンボル信号Tx12,Tx22,Tx32(シンボルNS2)に基づいて、1組のシンボル信号Tx13,Tx23,Tx33(シンボルNS3)を生成するものである。信号生成部35は、1組の遷移信号TxF4,TxR4,TxP4および1組のシンボル信号Tx13,Tx23,Tx33(シンボルNS3)に基づいて、1組のシンボル信号Tx14,Tx24,Tx34(シンボルNS4)を生成するものである。信号生成部36は、1組の遷移信号TxF5,TxR5,TxP5および1組のシンボル信号Tx14,Tx24,Tx34(シンボルNS4)に基づいて、1組のシンボル信号Tx15,Tx25,Tx35(シンボルNS5)を生成するものである。信号生成部37は、1組の遷移信号TxF6,TxR6,TxP6および1組のシンボル信号Tx15,Tx25,Tx35(シンボルNS5)に基づいて、1組のシンボル信号Tx16,Tx26,Tx36(シンボルNS6)を生成するものである。このように、信号生成部31~37は、順次接続されている。
 フリップフロップ38は、クロックCKに基づいて1組のシンボル信号Tx16,Tx26,Tx36をサンプリングして、そのサンプリング結果を1組のシンボル信号D16,D26,D36としてそれぞれ出力するものである。すなわち、フリップフロップ38は、1組のシンボル信号Tx16,Tx26,Tx36が示すシンボルNS6を、クロックCKの1クロック分遅延させ、1組のシンボル信号D16,D26,D36(シンボルNS7)として出力するものである。
 この構成により、送信シンボル生成部30では、クロックCKのあるサイクル期間において、信号生成部31~37が、シンボルNS0~NS6を順次生成する。そして、フリップフロップ38は、信号生成部37が生成したシンボルNS6を、次のサイクル期間において、シンボルNS7として信号生成部31に供給するようになっている。
 モード設定部19(図3)は、モード信号Smodeをモード処理部40に供給することにより、送信装置10の動作モードを設定するものである。
 モード処理部40は、モード信号Smodeおよびシンボル信号Tx10~Tx16,Tx20~Tx26,Tx30~Tx36に基づいて、シンボル信号Tx110~Tx116,Tx120~Tx126,Tx130~Tx136を生成するものである。具体的には、モード処理部40は、モード信号Smodeに応じて信号SIG0,SIG1,SIG2の間で信号パターンが入れ替わるように、シンボル信号Tx110~Tx116,Tx120~Tx126,Tx130~Tx136を生成するようになっている。
 すなわち、送信装置10および受信装置50は、様々なベンダから供給されるため、出力端子P0~P2の順番と、入力端子PA~PCの順番とこの順でそれぞれ対応しない場合がある。また、例えば、送信装置10をプリント基板の表面に実装し、受信装置50をプリント基板の裏面に実装する場合において、出力端子P0~P2の順番と、入力端子PA~PCの順番とがこの順でそれぞれ対応しない場合もある。そこで、通信システム1では、モード処理部40が、信号SIG0,SIG1,SIG2の間で信号パターンが入れ替わるように、シンボル信号Tx10~Tx16,Tx20~Tx26,Tx30~Tx36に基づいて、シンボル信号Tx110~Tx116,Tx120~Tx126,Tx130~Tx136を生成する。これにより、通信システム1では、受信装置50の入力端子PA~PCの順番に依らず、送信装置10と受信装置50との間の配線が交差することなく、信号を伝送することができるようになっている。
 モード設定部19は、例えば、レジスタを含んで構成され、図示しないコントローラからの指示に基づいて、モード処理部40の動作モードM1~M6を設定する。
 動作モードM1は、受信装置50の入力端子が、入力端子PA,PB,PCの順に並んでいる場合(図1)に用いるモードである。
 動作モードM2は、受信装置50の入力端子が、入力端子PC,PA,PBの順に並んでいる場合(図7A)に用いるモードである。この場合には、送信装置10の出力端子P0および受信装置50の入力端子PCは、伝送路100を介して互いに接続され、送信装置10の出力端子P1および受信装置50の入力端子PAは、伝送路101を介して互いに接続され、送信装置10の出力端子P2および受信装置50の入力端子PBは、伝送路102を介して互いに接続されている。
 動作モードM3は、受信装置50の入力端子が、入力端子PB,PC,PAの順に並んでいる場合(図7B)に用いるモードである。この場合には、送信装置10の出力端子P0および受信装置50の入力端子PBは、伝送路100を介して互いに接続され、送信装置10の出力端子P1および受信装置50の入力端子PCは、伝送路101を介して互いに接続され、送信装置10の出力端子P2および受信装置50の入力端子PAは、伝送路102を介して互いに接続されている。
 動作モードM4は、受信装置50の入力端子が、入力端子PB,PA,PCの順に並んでいる場合(図7C)に用いるモードである。この場合には、送信装置10の出力端子P0および受信装置50の入力端子PBは、伝送路100を介して互いに接続され、送信装置10の出力端子P1および受信装置50の入力端子PAは、伝送路101を介して互いに接続され、送信装置10の出力端子P2および受信装置50の入力端子PCは、伝送路102を介して互いに接続されている。
 動作モードM5は、受信装置50の入力端子が、入力端子PC,PB,PAの順に並んでいる場合(図7D)に用いるモードである。この場合には、送信装置10の出力端子P0および受信装置50の入力端子PCは、伝送路100を介して互いに接続され、送信装置10の出力端子P1および受信装置50の入力端子PBは、伝送路101を介して互いに接続され、送信装置10の出力端子P2および受信装置50の入力端子PAは、伝送路102を介して互いに接続されている。
 動作モードM6は、受信装置50の入力端子が、入力端子PA,PC,PBの順に並んでいる場合(図7E)に用いるモードである。この場合には、送信装置10の出力端子P0および受信装置50の入力端子PAは、伝送路100を介して互いに接続され、送信装置10の出力端子P1および受信装置50の入力端子PCは、伝送路101を介して互いに接続され、送信装置10の出力端子P2および受信装置50の入力端子PBは、伝送路102を介して互いに接続されている。
 モード設定部19は、これらの動作モードM1~M6のうち、送信装置10の出力端子P0,P1,P2と、受信装置50の入力端子PA,PB,PCとの接続に応じた動作モードを、モード信号Smodeを用いてモード処理部40に伝えるようになっている。
 図8は、モード処理部40の一構成例を表すものである。モード処理部40は、処理回路41~47を有している。処理回路41は、シンボル信号Tx10,Tx20,Tx30(シンボルNS0)およびモード信号Smodeに基づいて、シンボル信号Tx110,Tx120,Tx130(シンボルNS10)を生成するものである。同様に、処理回路42は、シンボル信号Tx11,Tx21,Tx31(シンボルNS1)およびモード信号Smodeに基づいて、シンボル信号Tx111,Tx121,Tx131(シンボルNS11)を生成するものである。処理回路43は、シンボル信号Tx12,Tx22,Tx32(シンボルNS2)およびモード信号Smodeに基づいて、シンボル信号Tx112,Tx122,Tx132(シンボルNS12)を生成するものである。処理回路44は、シンボル信号Tx13,Tx23,Tx33(シンボルNS3)およびモード信号Smodeに基づいて、シンボル信号Tx113,Tx123,Tx133(シンボルNS13)を生成するものである。処理回路45は、シンボル信号Tx14,Tx24,Tx34(シンボルNS4)およびモード信号Smodeに基づいて、シンボル信号Tx114,Tx124,Tx134(シンボルNS14)を生成するものである。処理回路46は、シンボル信号Tx15,Tx25,Tx35(シンボルNS5)およびモード信号Smodeに基づいて、シンボル信号Tx115,Tx125,Tx135(シンボルNS15)を生成するものである。処理回路47は、シンボル信号Tx16,Tx26,Tx36(シンボルNS6)およびモード信号Smodeに基づいて、シンボル信号Tx116,Tx126,Tx136(シンボルNS16)を生成するものである。
 図9は、処理回路41の一動作例を表すものである。処理回路41は、動作モードM1では、シンボル信号Tx10をシンボル信号Tx110として出力し、シンボル信号Tx20をシンボル信号Tx120として出力し、シンボル信号Tx30をシンボル信号Tx130として出力する。また、処理回路41は、動作モードM2では、シンボル信号Tx30をシンボル信号Tx110として出力し、シンボル信号Tx10をシンボル信号Tx120として出力し、シンボル信号Tx20をシンボル信号Tx130として出力する。また、処理回路41は、動作モードM3では、シンボル信号Tx20をシンボル信号Tx110として出力し、シンボル信号Tx30をシンボル信号Tx120として出力し、シンボル信号Tx10をシンボル信号Tx130として出力する。また、処理回路41は、動作モードM4では、シンボル信号Tx10の反転信号をシンボル信号Tx110として出力し、シンボル信号Tx30の反転信号をシンボル信号Tx120として出力し、シンボル信号Tx20の反転信号をシンボル信号Tx130として出力する。また、処理回路41は、動作モードM5では、シンボル信号Tx20の反転信号をシンボル信号Tx110として出力し、シンボル信号Tx10の反転信号をシンボル信号Tx120として出力し、シンボル信号Tx30の反転信号をシンボル信号Tx130として出力する。また、処理回路41は、動作モードM6では、シンボル信号Tx30の反転信号をシンボル信号Tx110として出力し、シンボル信号Tx20の反転信号をシンボル信号Tx120として出力し、シンボル信号Tx10の反転信号をシンボル信号Tx130として出力するようになっている。
 このように、処理回路41は、動作モードM1~M3では、シンボル信号Tx10,Tx20,Tx30を入れ替えることにより、シンボル信号Tx110,Tx120,Tx130を生成する。また、処理回路41は、動作モードM4~M6では、シンボル信号Tx10の反転信号、シンボル信号Tx20の反転信号、シンボル信号Tx30の反転信号を入れ替えることにより、シンボル信号Tx110,120,130を生成するようになっている。
 なお、この例では、処理回路41の動作を例に説明したが、処理回路42~47についても同様である。
 シリアライザ11(図3)は、シンボル信号Tx110~Tx116およびクロックTxCKに基づいて、シンボル信号Tx110~Tx116をこの順にシリアライズして、シンボル信号Tx1を生成するものである。シリアライザ12は、シンボル信号Tx120~Tx126およびクロックTxCKに基づいて、シンボル信号Tx120~Tx126をこの順にシリアライズして、シンボル信号Tx2を生成するものである。シリアライザ13は、シンボル信号Tx130~Tx136およびクロックTxCKに基づいて、シンボル信号Tx130~Tx136をこの順にシリアライズして、シンボル信号Tx3を生成するものである。
 図10は、シリアライザ11~13の動作を表すものであり、(A)はシンボル信号Tx1の波形を示し、(B)はシンボル信号Tx2の波形を示し、(C)はシンボル信号Tx3の波形を示す。シリアライザ11は、シンボル信号Tx110~Tx116をこの順に繰り返し出力し、シリアライザ12は、シンボル信号Tx120~Tx126をこの順に繰り返し出力し、シリアライザ13は、シンボル信号Tx130~Tx136をこの順に繰り返し出力する。これにより、シリアライザ11~13は、シンボルNS10~NS16を、この順に繰り返し出力するようになっている。
 出力制御部14は、シンボル信号Tx1,Tx2,Tx3およびクロックTxCKに基づいて、6つの信号PU0,PD0,PU1,PD1,PU2,PD2を生成するものである。そして、出力制御部14は、信号PU0,PD0をプリドライバ部150に供給し、信号PU1,PD1をプリドライバ部151に供給し、信号PU2,PD2をプリドライバ部152に供給するようになっている。
 プリドライバ部150は、信号PU0,PD0に基づいてドライバ部160を駆動するものであり、プリドライバ部151は、信号PU1,PD1に基づいてドライバ部161を駆動するものであり、プリドライバ部152は、信号PU2,PD2に基づいてドライバ部162を駆動するものである。
 プリドライバ部150は、プリドライバ回路DU,DDを有している。プリドライバ回路DUは、信号PU0に基づいてドライバ部160のトランジスタMU(後述)を駆動するものであり、プリドライバ回路DDは、信号PD0に基づいてドライバ部160のトランジスタMD(後述)を駆動するものである。プリドライバ部151,152についても同様である。
 ドライバ部160は、信号SIG0を生成するものであり、ドライバ部161は、信号SIG1を生成するものであり、ドライバ部162は、信号SIG2を生成するものである。
 ドライバ部160は、トランジスタMU,MDと、抵抗素子RU,RDとを有している。トランジスタMU,MDは、NチャネルMOS(Metal Oxide Semiconductor)型のFET(Field Effect Transistor)である。トランジスタMUのドレインには電源電圧VDDが供給され、ゲートにはプリドライバ部150のプリドライバ回路DUの出力信号が供給され、ソースは抵抗素子RUの一端に接続されている。トランジスタMDのドレインは抵抗素子RDの一端に接続され、ゲートにはプリドライバ部150のプリドライバ回路DDの出力信号が供給され、ソースは接地されている。抵抗素子RU,RDは、終端抵抗として機能するものであり、この例ではそれぞれ50[Ω]である。抵抗素子RUの一端はトランジスタMUのソースに接続され、他端は抵抗素子RDの他端に接続されるとともに出力端子P0に接続されている。抵抗素子RDの一端はトランジスタMDのドレインに接続され、他端は抵抗素子RUの他端に接続されるとともに出力端子P0に接続されている。ドライバ部161,162についても同様である。
 この構成により、出力制御部14、プリドライバ部150~152、およびドライバ部160~162は、シンボル信号Tx1~Tx3に基づいて、出力端子P0~P2の電圧を、互いに異なる3つの電圧(高レベル電圧VH、中レベル電圧VM、および低レベル電圧VL)にそれぞれ設定するようになっている。
 図11は、送信装置10の一動作例を表すものである。例えば、シンボル信号Tx1,Tx2,Tx3が“100”である場合には、出力制御部14は、信号PU0,PD0,PU1,PD1,PU2,PD2を“100100”にする。これにより、ドライバ部160では、トランジスタMUがオン状態になるとともにトランジスタMDがオフ状態になるため、出力端子P0の電圧(信号SIG0)が高レベル電圧VHに設定される。また、ドライバ部161では、トランジスタMUがオフ状態になるとともにトランジスタMDがオン状態になるため、出力端子P1の電圧(信号SIG1)が低レベル電圧VLに設定される。そして、ドライバ部162では、トランジスタMU,MDともにオフ状態になるため、出力端子P2の電圧(信号SIG2)は、後述する受信装置50の抵抗素子51A~51Cにより、中レベル電圧VMに設定されるようになっている。
 図12は、受信装置50の一構成例を表すものである。受信装置50は、抵抗素子51A,51B,51Cと、アンプ52A,52B,52Cと、クロック生成部53と、フリップフロップ54,55と、信号生成部56とを有している。
 抵抗素子51A,51B,51Cは、通信システム1における終端抵抗として機能するものである。抵抗素子51Aの一端は入力端子PAに接続され、他端は抵抗素子51B,51Cの他端に接続されている。抵抗素子51Bの一端は入力端子PBに接続され、他端は抵抗素子51A,51Cの他端に接続されている。抵抗素子51Cの一端は入力端子PCに接続され、他端は抵抗素子51A,51Bの他端に接続されている。
 アンプ52A,52B,52Cは、それぞれ、正入力端子における信号と負入力端子における信号の差分に応じた信号を出力するものである。アンプ52Aの正入力端子は、アンプ52Cの負入力端子および抵抗素子51Aの一端に接続され、負入力端子は、アンプ52Bの正入力端子および抵抗素子51Bの一端に接続される。アンプ52Bの正入力端子は、アンプ52Aの負入力端子および抵抗素子51Bの一端に接続され、負入力端子は、アンプ52Cの正入力端子および抵抗素子51Cの一端に接続される。アンプ52Cの正入力端子は、アンプ52Bの負入力端子および抵抗素子51Cの一端に接続され、負入力端子は、アンプ52Aの正入力端子および抵抗素子51Aに接続される。
 この構成により、アンプ52Aは、入力端子PAが受け取った信号と入力端子PBが受け取った信号との差分に応じた信号を出力し、アンプ52Bは、入力端子PBが受け取った信号と入力端子PCが受け取った信号との差分に応じた信号を出力し、アンプ52Cは、入力端子PCが受け取った信号と入力端子PAが受け取った信号との差分に応じた信号を出力するようになっている。
 図13は、アンプ52A,52B,52Cの一動作例を表すものである。この例では、入力端子PAが受け取った信号は高レベル電圧VHであり、入力端子PBが受け取った信号は低レベル電圧VLである。このとき、入力端子PCの電圧は、抵抗素子51A~51Cにより、中レベル電圧VMに設定される。この場合には、入力端子PA、抵抗素子51A、抵抗素子51B、入力端子PBの順に電流Iinが流れる。そして、アンプ52Aの正入力端子には高レベル電圧VHが供給されるとともに負入力端子には低レベル電圧VLが供給され、差分は正になるため、アンプ52Aは“1”を出力する。また、アンプ52Bの正入力端子には低レベル電圧VLが供給されるとともに負入力端子には中レベル電圧VMが供給され、差分は負になるため、アンプ52Bは“0”を出力する。また、アンプ52Cの正入力端子には中レベル電圧VMが供給されるとともに負入力端子には高レベル電圧VHが供給され、差分は負になるため、アンプ52Cは“0”を出力するようになっている。
 クロック生成部53は、アンプ52A,52B,52Cの出力信号に基づいて、クロックRxCKを生成するものである。
 フリップフロップ54は、アンプ52A,52B,52Cの出力信号を、クロックRxCKの1クロック分遅延させ、それぞれ出力するものである。このフリップフロップ54の出力信号は、シンボルRSを示すものである。ここで、シンボルRSは、シンボルNS0~NS6と同様に、6つのシンボル“+x”,“-x”,“+y”,“-y”,“+z”,“-z”のうちのいずれか一つを示すものである。
 フリップフロップ55は、フリップフロップ54の3つの出力信号を、クロックRxCKの1クロック分遅延させ、それぞれ出力するものである。すなわち、フリップフロップ55は、シンボルRSをクロックRxCKの1クロック分遅延させることにより、シンボルRS2を生成している。このシンボルRS2は、前に受信したシンボルであり、シンボルRSと同様に、6つのシンボル“+x”,“-x”,“+y”,“-y”,“+z”,“-z”のうちのいずれか一つを示すものである。
 信号生成部56は、フリップフロップ54,55の出力信号、およびクロックRxCKに基づいて、遷移信号RxF,RxR,RxPを生成するものである。この遷移信号RxF,RxR,RxPは、送信装置10における遷移信号TxF,TxR,TxPにそれぞれ対応するものであり、シンボルの遷移を表すものである。信号生成部56は、フリップフロップ54の出力信号が示すシンボルRSと、フリップフロップ55の出力信号が示す前のシンボルRS2に基づいて、シンボルの遷移(図4)を特定し、遷移信号RxF,RxR,RxPを生成するようになっている。
 ここで、遷移信号生成部20、送信シンボル生成部30、モード処理部40、およびシリアライザ11~13は、本開示における「生成部」の一具体例に対応する。モード処理部40は、本開示における「処理部」の一具体例に対応する。送信シンボル生成部30は、本開示における「シンボル生成部」の一具体例に対応する。シンボル信号Tx1,Tx2,Tx3は、本開示における「送信シンボル信号」の一具体例に対応する。信号PU0,PD0,PU1,PD1,PU2,PD2は、本開示における「出力制御信号」の一具体例に対応する。
[動作および作用]
 続いて、本実施の形態の通信システム1の動作および作用について説明する。
(全体動作概要)
 まず、図3,12などを参照して、通信システム1の全体動作概要を説明する。送信装置10(図3)において、クロック生成部17は、クロックTxCKを生成する。分周回路18は、クロックTxCKに基づいて分周動作を行い、クロックCKを生成する。遷移信号生成部20は、入力された信号およびクロックCKに基づいて、遷移信号TxF0~TxF6,TxR0~TxR6,TxP0~TxP6を生成する。送信シンボル生成部30は、遷移信号TxF0~TxF6,TxR0~TxR6,TxP0~TxP6およびクロックCKに基づいて、シンボル信号Tx10~Tx16,Tx20~Tx26,Tx30~Tx36を生成する。モード設定部19は、モード信号Smodeをモード処理部40に供給することにより、送信装置10の動作モードを設定する。モード処理部40は、モード信号Smodeおよびシンボル信号Tx10~Tx16,Tx20~Tx26,Tx30~Tx36に基づいて、シンボル信号Tx110~Tx116,Tx120~Tx126,Tx130~Tx136を生成する。シリアライザ11は、シンボル信号Tx110~Tx116およびクロックTxCKに基づいて、シンボル信号Tx110~Tx116をこの順にシリアライズして、シンボル信号Tx1を生成する。シリアライザ12は、シンボル信号Tx120~Tx126およびクロックTxCKに基づいて、シンボル信号Tx120~Tx126をこの順にシリアライズして、シンボル信号Tx2を生成する。シリアライザ13は、シンボル信号Tx130~Tx136およびクロックTxCKに基づいて、シンボル信号Tx130~Tx136をこの順にシリアライズして、シンボル信号Tx3を生成する。出力制御部14は、シンボル信号Tx1,Tx2,Tx3およびクロックTxCKに基づいて、6つの信号PU0,PD0,PU1,PD1,PU2,PD2を生成する。プリドライバ部150は、信号PU0,PD0に基づいてドライバ部160を駆動し、ドライバ部160は、信号SIG0を生成する。プリドライバ部151は、信号PU1,PD1に基づいてドライバ部161を駆動し、ドライバ部161は、信号SIG1を生成する。プリドライバ部152は、信号PU2,PD2に基づいてドライバ部162を駆動し、ドライバ部162は、信号SIG2を生成する。
 受信装置50(図12)において、アンプ52Aは、入力端子PAが受け取った信号と入力端子PBが受け取った信号との差分に応じた信号を出力し、アンプ52Bは、入力端子PBが受け取った信号と入力端子PCが受け取った信号との差分に応じた信号を出力し、アンプ52Cは、入力端子PCが受け取った信号と入力端子PAが受け取った信号との差分に応じた信号を出力する。クロック生成部53は、アンプ52A,52B,52Cの出力信号に基づいて、クロックRxCKを生成する。フリップフロップ54は、アンプ52A,52B,52Cの出力信号を、クロックRxCKの1クロック分遅延させ、それぞれ出力する。フリップフロップ55は、フリップフロップ54の3つの出力信号を、クロックRxCKの1クロック分遅延させ、それぞれ出力する。信号生成部56は、フリップフロップ54,55の出力信号、およびクロックRxCKに基づいて、遷移信号RxF,RxR,RxPを生成する。
(送信シンボル生成部30の詳細動作)
 送信シンボル生成部30(図5)は、遷移信号TxF0~TxF6,TxR0~TxR6,TxP0~TxP6およびクロックCKに基づいて、シンボル信号Tx10~Tx16,Tx20~Tx26,Tx30~Tx36を生成する。以下に、この動作について、詳細に説明する。
 送信シンボル生成部30において、まず、信号生成部31は、1組の遷移信号TxF0,TxR0,TxP0および1組のシンボル信号D16,D26,D36(クロックCKの1つ前のサイクル期間におけるシンボルNS6)に基づいて、1組のシンボル信号Tx10,Tx20,Tx30(シンボルNS0)を生成する。信号生成部32は、1組の遷移信号TxF1,TxR1,TxP1および1組のシンボル信号Tx10,Tx20,Tx30(シンボルNS0)に基づいて、1組のシンボル信号Tx11,Tx21,Tx31(シンボルNS1)を生成する。信号生成部33は、1組の遷移信号TxF2,TxR2,TxP2および1組のシンボル信号Tx11,Tx21,Tx31(シンボルNS1)に基づいて、1組のシンボル信号Tx12,Tx22,Tx32(シンボルNS2)を生成する。信号生成部34は、1組の遷移信号TxF3,TxR3,TxP3および1組のシンボル信号Tx12,Tx22,Tx32(シンボルNS2)に基づいて、1組のシンボル信号Tx13,Tx23,Tx33(シンボルNS3)を生成する。信号生成部35は、1組の遷移信号TxF4,TxR4,TxP4および1組のシンボル信号Tx13,Tx23,Tx33(シンボルNS3)に基づいて、1組のシンボル信号Tx14,Tx24,Tx34(シンボルNS4)を生成する。信号生成部36は、1組の遷移信号TxF5,TxR5,TxP5および1組のシンボル信号Tx14,Tx24,Tx34(シンボルNS4)に基づいて、1組のシンボル信号Tx15,Tx25,Tx35(シンボルNS5)を生成する。信号生成部37は、1組の遷移信号TxF6,TxR6,TxP6および1組のシンボル信号Tx15,Tx25,Tx35(シンボルNS5)に基づいて、1組のシンボル信号Tx16,Tx26,Tx36(シンボルNS6)を生成する。
 そして、フリップフロップ38は、1組のシンボル信号Tx16,Tx26,Tx36(シンボルNS6)を、クロックCKの1クロック分遅延させ、1組のシンボル信号D16,D26,D36として出力する。
 このように、送信シンボル生成部30では、クロックCKのあるサイクル期間において、信号生成部31~37が、シンボルNS0~NS6を順次生成し、フリップフロップ38が、信号生成部37が生成したシンボルNS6を、次のサイクル期間において信号生成部31に供給する。すなわち、7つの信号生成部31~37および1つのフリップフロップ38がループを構成しており、低い周波数のクロックCKの各サイクル期間において、これらの回路が動作する。これにより、送信シンボル生成部30では、クロックCK(クロックTxCK)の周波数が高い場合でも、誤動作が生じるおそれを低減することができる。
(モード処理部40の詳細動作)
 モード処理部40は、モード信号Smodeおよびシンボル信号Tx10~Tx16,Tx20~Tx26,Tx30~Tx36に基づいて、シンボル信号Tx110~Tx116,Tx120~Tx126,Tx130~Tx136を生成する。具体的には、モード処理部40は、モード信号Smodeに応じて信号SIG0,SIG1,SIG2の間で信号パターンが入れ替わるように、シンボル信号Tx110~Tx116,Tx120~Tx126,Tx130~Tx136を生成する。
 図10に示したように、シリアライザ11は、シンボル信号Tx110~Tx116をこの順にシリアライズしてシンボル信号Tx1を生成し、シリアライザ12は、シンボル信号Tx120~Tx126をこの順にシリアライズしてシンボル信号Tx2を生成し、シリアライザ13は、シンボル信号Tx130~Tx136をこの順にシリアライズしてシンボル信号Tx3を生成する。具体的には、例えば、期間PP(図10)において、シリアライザ11,12,13は、モード処理部40(処理回路41)から出力されたシンボル信号Tx110,Tx120,Tx130を、シンボル信号Tx1,Tx2,Tx3としてそれぞれ出力する。出力制御部14、プリドライバ150~152、およびドライバ160~162は、このシンボル信号Tx1,Tx2,Tx3に基づいて、信号SIG0,SIG1,SIG2を生成する。
 図14は、出力制御部14、プリドライバ150~152、およびドライバ160~162の動作を表すものである。この図14は、図11において、高レベル電圧VHを“1”とし、低レベル電圧VLを“0”とし、中レベル電圧VMを“1/2”としたものである。この場合、信号SIG0,SIG1,SIG2は、シンボル信号Tx1,Tx2,Tx3を用いて、以下の式により表すことができる。
SIG0 = {1+(Tx1-Tx3)}/2
SIG1 = {1+(Tx2-Tx1)}/2
SIG2 = {1+(Tx3-Tx2)}/2
 上述したように、期間PP(図10)では、シンボル信号Tx1,Tx2,Tx3は、それぞれシンボル信号Tx110,Tx120,Tx130である。よって、この期間PPでは、信号SIG0,SIG1,SIG2は、シンボル信号Tx110,Tx120,Tx130を用いて、以下の式により表すことができる。
SIG0 = {1+(Tx110-Tx130)}/2
SIG1 = {1+(Tx120-Tx110)}/2
SIG2 = {1+(Tx130-Tx120)}/2
 モード処理部40の処理回路41は、図9に示したように、シンボル信号Tx10,Tx20,Tx30およびモード信号Smodeに基づいて、これらのシンボル信号Tx110,Tx120,Tx130(シンボルNS10)を生成する。以下に、各動作モードにおけるモード処理部40の動作を、処理回路41を例に説明する。
 図15は、各動作モードにおける通信システム1の一動作例を表すものである。ここで、信号SIGA,SIGB,SIGCは、入力端子PA,PB,PCが受け取る信号をそれぞれ示している。
 動作モードM1では、処理回路41は、図9に示したように、シンボル信号Tx10をシンボル信号Tx110として出力し、シンボル信号Tx20をシンボル信号Tx120として出力し、シンボル信号Tx30をシンボル信号Tx130として出力する。よって、信号SIG0~SIG2は、シンボル信号Tx10,Tx20,Tx30を用いて、以下の式により表すことができる。
SIG0 = {1+(Tx10-Tx30)}/2
SIG1 = {1+(Tx20-Tx10)}/2
SIG2 = {1+(Tx30-Tx20)}/2
この動作モードM1では、図1に示したように、受信装置50の入力端子が、入力端子PA,PB,PCの順に並んでいるので、入力端子PA,PB,PCが受け取る信号SIGA,SIGB,SIGCは、以下の式により表すことができる。
SIGA = SIG0 = {1+(Tx10-Tx30)}/2
SIGB = SIG1 = {1+(Tx20-Tx10)}/2
SIGC = SIG2 = {1+(Tx30-Tx20)}/2
 動作モードM2では、処理回路41は、図9に示したように、シンボル信号Tx30をシンボル信号Tx110として出力し、シンボル信号Tx10をシンボル信号Tx120として出力し、シンボル信号Tx20をシンボル信号Tx130として出力する。よって、信号SIG0~SIG2は、シンボル信号Tx10,Tx20,Tx30を用いて、以下の式により表すことができる。
SIG0 = {1+(Tx30-Tx20)}/2
SIG1 = {1+(Tx10-Tx30)}/2
SIG2 = {1+(Tx20-Tx10)}/2
この動作モードM2では、図7Aに示したように、受信装置50の入力端子が、入力端子PC,PA,PBの順に並んでいるので、入力端子PA,PB,PCが受け取る信号SIGA,SIGB,SIGCは、以下の式により表すことができる。
SIGA = SIG1 = {1+(Tx10-Tx30)}/2
SIGB = SIG2 = {1+(Tx20-Tx10)}/2
SIGC = SIG0 = {1+(Tx30-Tx20)}/2
このように、動作モードM2では、受信装置50(受信装置50A)の入力端子PA,PB,PCは、動作モードM1の場合と同じ信号を受け取ることができる。
 動作モードM3では、処理回路41は、図9に示したように、シンボル信号Tx20をシンボル信号Tx110として出力し、シンボル信号Tx30をシンボル信号Tx120として出力し、シンボル信号Tx10をシンボル信号Tx130として出力する。よって、信号SIG0~SIG2は、シンボル信号Tx10,Tx20,Tx30を用いて、以下の式により表すことができる。
SIG0 = {1+(Tx20-Tx10)}/2
SIG1 = {1+(Tx30-Tx20)}/2
SIG2 = {1+(Tx10-Tx30)}/2
この動作モードM3では、図7Bに示したように、受信装置50(受信装置50B)の入力端子が、入力端子PB,PC,PAの順に並んでいるので、入力端子PA,PB,PCが受け取る信号SIGA,SIGB,SIGCは、以下の式により表すことができる。
SIGA = SIG2 = {1+(Tx10-Tx30)}/2
SIGB = SIG0 = {1+(Tx20-Tx10)}/2
SIGC = SIG1 = {1+(Tx30-Tx20)}/2
このように、動作モードM3では、受信装置50(受信装置50B)の入力端子PA,PB,PCは、動作モードM1等の場合と同じ信号を受け取ることができる。
 動作モードM4では、処理回路41は、図9に示したように、シンボル信号Tx10の反転信号をシンボル信号Tx110として出力し、シンボル信号Tx30の反転信号をシンボル信号Tx120として出力し、シンボル信号Tx20の反転信号をシンボル信号Tx130として出力する。よって、信号SIG0~SIG2は、シンボル信号Tx10,Tx20,Tx30を用いて、以下の式により表すことができる。
SIG0 = {1+(Tx20-Tx10)}/2
SIG1 = {1+(Tx10-Tx30)}/2
SIG2 = {1+(Tx20-Tx30)}/2
この動作モードM4では、図7Cに示したように、受信装置50(受信装置50C)の入力端子が、入力端子PB,PA,PCの順に並んでいるので、入力端子PA,PB,PCが受け取る信号SIGA,SIGB,SIGCは、以下の式により表すことができる。
SIGA = SIG1 = {1+(Tx10-Tx30)}/2
SIGB = SIG0 = {1+(Tx20-Tx10)}/2
SIGC = SIG2 = {1+(Tx30-Tx20)}/2
このように、動作モードM4では、受信装置50(受信装置50C)の入力端子PA,PB,PCは、動作モードM1等の場合と同じ信号を受け取ることができる。
 動作モードM5では、処理回路41は、図9に示したように、シンボル信号Tx20の反転信号をシンボル信号Tx110として出力し、シンボル信号Tx10の反転信号をシンボル信号Tx120として出力し、シンボル信号Tx30の反転信号をシンボル信号Tx130として出力する。よって、信号SIG0~SIG2は、シンボル信号Tx10,Tx20,Tx30を用いて、以下の式により表すことができる。
SIG0 = {1+(Tx30-Tx20)}/2
SIG1 = {1+(Tx20-Tx10)}/2
SIG2 = {1+(Tx10-Tx30)}/2
この動作モードM5では、図7Dに示したように、受信装置50(受信装置50D)の入力端子が、入力端子PC,PB,PAの順に並んでいるので、入力端子PA,PB,PCが受け取る信号SIGA,SIGB,SIGCは、以下の式により表すことができる。
SIGA = SIG2 = {1+(Tx10-Tx30)}/2
SIGB = SIG1 = {1+(Tx20-Tx10)}/2
SIGC = SIG0 = {1+(Tx30-Tx20)}/2
このように、動作モードM5では、受信装置50(受信装置50D)の入力端子PA,PB,PCは、動作モードM1等の場合と同じ信号を受け取ることができる。
 動作モードM6では、処理回路41は、図9に示したように、シンボル信号Tx30の反転信号をシンボル信号Tx110として出力し、シンボル信号Tx20の反転信号をシンボル信号Tx120として出力し、シンボル信号Tx10の反転信号をシンボル信号Tx130として出力する。よって、信号SIG0~SIG2は、シンボル信号Tx10,Tx20,Tx30を用いて、以下の式により表すことができる。
SIG0 = {1+(Tx10-Tx30)}/2
SIG1 = {1+(Tx30-Tx20)}/2
SIG2 = {1+(Tx20-Tx10)}/2
この動作モードM6では、図7Eに示したように、受信装置50(受信装置50E)の入力端子が、入力端子PA,PC,PBの順に並んでいるので、入力端子PA,PB,PCが受け取る信号SIGA,SIGB,SIGCは、以下の式により表すことができる。
SIGA = SIG0 = {1+(Tx10-Tx30)}/2
SIGB = SIG2 = {1+(Tx20-Tx10)}/2
SIGC = SIG1 = {1+(Tx30-Tx20)}/2
このように、動作モードM6では、受信装置50(受信装置50E)の入力端子PA,PB,PCは、動作モードM1等の場合と同じ信号を受け取ることができる。
 このように、送信装置10では、モード処理部40を設け、信号SIG0,SIG1,SIG2の間で信号パターンを入れ替えることができるようにしたので、伝送容量を高めることができる。すなわち、仮に、モード処理部40を設けない場合には、送信装置10と受信装置50A~50E(図7)との間の配線は、一部が互いに交差し、配線パターンが複雑になるおそれがある。この場合には、信号の反射などが生じ、波形品質が低下するおそれがあり、伝送容量を高めにくくなる。一方、送信装置10では、モード処理部40を設けるようにしたので、送信装置10と受信装置50との間の配線を交差させることなく、信号を伝送することができる。その結果、通信システム1では、信号の反射などにより波形品質が低下するおそれを低減することができるため、伝送容量を高めることができる。
[効果]
 以上のように本実施の形態では、モード処理部を設けるようにしたので、送信装置と受信装置との間の配線を交差させることなく、信号を伝送することができるため、伝送容量を高めることができる。
[変形例1-1]
 上記実施の形態では、シリアライザ11~13の前にモード処理部40を設けたが、これに限定されるものではなく、これに代えて、例えば、図16に示す送信装置10Aのように、シリアライザ11の後にモード処理部40Aを設けてもよい。この送信装置10Aは、モード処理部40Aを有している。モード処理部40Aは、図17に示すように、シリアライザ11~13から出力されるシンボル信号Tx01,Tx02,Tx03およびモード信号Smodeに基づいて、シンボル信号Tx1,Tx2,Tx3を生成するものである。送信装置10Aでは、上記実施の形態の場合(図8)に比べて、モード処理部の回路規模を小さくすることができる。
[変形例1-2]
 上記実施の形態では、送信シンボルを生成した後にシンボル信号をシリアライズしたが、これに限定されるものではない。例えば、図18に示す送信装置10Bのように、遷移信号をシリアライズした後に送信シンボルを生成してもよい。なお、この図18では、出力制御部14以降のブロックを省略している。送信装置10Bは、シリアライザ11B,12B,13Bと、送信シンボル生成部30Bと、モード処理部40Aとを有している。
 シリアライザ11Bは、遷移信号TxF0~TxF6およびクロックTxCKに基づいて、遷移信号TxF0~TxF6をこの順にシリアライズして、遷移信号TxF8を生成するものである。シリアライザ12Bは、遷移信号TxR0~TxR6およびクロックTxCKに基づいて、遷移信号TxR0~TxR6をこの順にシリアライズして、遷移信号TxR8を生成するものである。シリアライザ13Bは、遷移信号TxP0~TxP6およびクロックTxCKに基づいて、遷移信号TxP0~TxP6をこの順にシリアライズして、遷移信号TxP8を生成するものである。
 送信シンボル生成部30Bは、遷移信号TxF8,TxR8,TxP8およびクロックCKに基づいて、シンボル信号Tx01,Tx02,Tx03を生成するものである。送信シンボル生成部30Bは、信号生成部31Bと、フリップフロップ(F/F)38Bとを有している。信号生成部31Bは、信号生成部31等と同様に、遷移信号TxF8,TxR8,TxP8およびシンボル信号D1,D2,D3に基づいて、シンボル信号Tx01,Tx02,Tx03を生成するものである。具体的には、信号生成部31Bは、シンボル信号D1,D2,D3が示すシンボルと、遷移信号TxF8,TxR8,TxP8とに基づいて、図4に示したように遷移後のシンボルを求め、シンボル信号Tx01,Tx02,Tx03として出力するようになっている。フリップフロップ38Bは、クロックTxCKに基づいてシンボル信号Tx01,Tx02,Tx03をサンプリングして、そのサンプリング結果をシンボル信号D1,D2,D3としてそれぞれ出力するものである。
 モード処理部40Aは、図18に示すように、シンボル信号Tx01,Tx02,Tx03およびモード信号Smodeに基づいて、シンボル信号Tx1,Tx2,Tx3を生成するものである。
 上述したように、送信装置10Bは、送信装置10(図3)における、送信シンボルを生成する処理と、シリアライズする処理との順番を入れ替えたものである。すなわち、シリアライザ11B~13Bは、送信装置10におけるシリアライザ11~13に対応するものであり、モード処理部40Aは、送信装置10におけるモード処理部40に対応するものである。また、送信シンボル生成部30Bは、送信装置10における送信シンボル生成部30に対応するものである。送信装置10Bでは、上記実施の形態の場合(図8)に比べて、モード処理部の回路規模を小さくすることができる。
[変形例1-3]
 上記実施の形態では、送信装置10にモード処理部40を設けたが、これに限定されるものではなく、これに代えて、例えば、図19に示す受信装置50Gのように、受信装置に設けてもよい。受信装置50Gは、モード設定部57と、モード処理部58とを有している。モード設定部57は、図示しないコントローラからの指示に基づいて、モード信号Smodeをモード処理部58に供給することにより、受信装置50Gの動作モードを設定するものである。モード処理部58は、図20に示したように、上記実施の形態に係る処理回路41等と同様に、動作モードM1~M3では、アンプ52A,アンプ52B,52Cから供給される3つの信号Rx1,Rx2,Rx3を入れ替えることにより3つの信号Rx11,Rx12,Rx13を生成し、フリップフロップ54に供給する。また、モード処理部58は、動作モードM4~M6では、アンプ52A,52B,52Cから供給される3つの信号Rx1,Rx2,Rx3の反転信号を入れ替えることにより3つの信号Rx11,Rx12,Rx13を生成し、フリップフロップ54に供給する。
 図21は、各動作モードにおける受信装置50Gの一動作例を表すものである。ここで、“SIG0-SIG1”は、アンプ52(52A,52B,52C)の正入力端子にSIG0が入力され、負入力端子にSIG1が入力されたときの、そのアンプ52の出力信号を示している。“SIG1-SIG2”,“SIG2-SIG0”,“SIG1-SIG0”,“SIG2-SIG1”,“SIG0-SIG2”についても同様である。
 動作モードM1では、図1に示したように、送信装置10の出力端子P0と受信装置50Gの入力端子PAとが互いに接続され、送信装置10の出力端子P1と受信装置50Gの入力端子PBとが互いに接続され、送信装置10の出力端子P2と受信装置50Gの入力端子PCとが互いに接続されているので、信号Rx1,Rx2,Rx3は、以下の式により表すことができる。
Rx1 = SIG0-SIG1
Rx2 = SIG1-SIG2
Rx3 = SIG2-SIG0
この動作モードM1では、図20に示したように、信号Rx1を信号Rx11として出力し、信号Rx2を信号Rx12として出力し、信号Rx3を信号Rx13として出力する。よって、信号Rx11~Rx13は、以下の式により表すことができる。
Rx11 = SIG0-SIG1
Rx12 = SIG1-SIG2
Rx13 = SIG2-SIG0
 動作モードM2では、図7Aに示したように、送信装置10の出力端子P0と受信装置50Gの入力端子PCとが互いに接続され、送信装置10の出力端子P1と受信装置50Gの入力端子PAとが互いに接続され、送信装置10の出力端子P2と受信装置50Gの入力端子PBとが互いに接続されているので、信号Rx1,Rx2,Rx3は、以下の式により表すことができる。
Rx1 = SIG1-SIG2
Rx2 = SIG2-SIG0
Rx3 = SIG0-SIG1
この動作モードM2では、図20に示したように、信号Rx3を信号Rx11として出力し、信号Rx1を信号Rx12として出力し、信号Rx2を信号Rx13として出力する。よって、信号Rx11~Rx13は、以下の式により表すことができる。
Rx11 = SIG0-SIG1
Rx12 = SIG1-SIG2
Rx13 = SIG2-SIG0
このように、動作モードM2では、モード処理部58は、動作モードM1の場合と同じ信号Rx11~Rx13を出力することができる。
 他の動作モードM3~M6についても同様である。このように構成しても、送信装置と受信装置との間の配線を交差させることなく、信号を伝送することができるため、伝送容量を高めることができる。
[変形例1-4]
 上記実施の形態では、モード設定部19は、図示しないコントローラからの指示に基づいてモード信号Smodeを生成したが、このコントローラは、送信装置10に設けてもよいし、図22に示す通信システム1Fのように、受信装置に設けてもよい。通信システム1Fは、送信装置10Fと、受信装置50Fとを備えている。受信装置50Fは、コントローラ59Fを有している。コントローラ59Fは、例えば通信システム1Fの電源起動時などにおいて、制御信号CTLを、送信装置10Fのモード設定部19に供給するものである。モード設定部19は、この制御信号CTLに基づいてモード信号Smodeを生成する。この制御信号CTLを伝えるインタフェースは、例えば、I2C(Inter-Integrated Circuit)インタフェースを用いることができる。また、例えば、イメージャデバイスに送信装置10Fを設けた場合には、カメラ制御インタフェース(CCI)を用いることができる。
 同様に、変形例1-2に係る受信装置50Gのモード処理部57は、図示しないコントローラからの指示に基づいてモード信号Smodeを生成したが、このコントローラは、受信装置50Gに設けてもよいし、図23に示す通信システム1Gのように、送信装置に設けてもよい。通信システム1Gは、送信装置10Gと、受信装置50Gとを備えている。送信装置10Gは、コントローラ19Gを有している。コントローラ19Gは、例えば通信システム1Gの電源起動時などにおいて、制御信号CTLを、受信装置50Gのモード設定部57に供給するものである。モード設定部57は、この制御信号CTLに基づいてモード信号Smodeを生成する。
[その他の変形例]
 また、これらの変形例のうちの2以上を組み合わせてもよい。
<2.第2の実施の形態>
 次に、第2の実施の形態に係る通信システム2について説明する。本実施の形態は、信号SIG0,SIG1,SIG2の間で信号パターンを入れ替える方法が、上記第1の実施の形態と異なるものである。なお、上記第1の実施の形態に係る通信システム1と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
 図1に示したように、通信システム2は、送信装置60を備えている。送信装置60は、信号SIG0,SIG1,SIG2の間で信号パターンを入れ替えることができるように構成されたものである。
 図24は、送信装置60の一構成例を表すものである。送信装置60は、モード設定部69と、モード処理部61と、送信シンボル生成部70とを有している。
 モード設定部69は、第1の実施の形態に係るモード設定部19と同様に、モード信号Smode1をモード処理部61に供給するとともに、モード信号Smode2を送信シンボル生成部70に供給することにより、送信装置60の動作モードM1~M6を設定するものである。
 モード処理部61は、モード信号Smode1および遷移信号TxR0~TxR6に基づいて、遷移信号TxR10~TxR16を生成するものである。
 図25は、モード処理部61の一構成例を表すものである。モード処理部61は、インバータIV0~IV6と、セレクタSEL0~SEL6とを有している。インバータIV0~IV6は、遷移信号TxR0~TxR6の反転信号をそれぞれ生成するものである。セレクタSEL0は、モード信号Smode1に基づいて、遷移信号TxR0およびインバータIV0の出力信号(遷移信号TxR0の反転信号)のうちの一方を選択して、その選択した信号を遷移信号TxR10として出力するものである。セレクタSEL1は、モード信号Smode1に基づいて、遷移信号TxR1およびインバータIV1の出力信号(遷移信号TxR1の反転信号)のうちの一方を選択して、その選択した信号を遷移信号TxR11として出力するものである。セレクタSEL2は、モード信号Smode1に基づいて、遷移信号TxR2およびインバータIV2の出力信号(遷移信号TxR2の反転信号)のうちの一方を選択して、その選択した信号を遷移信号TxR12として出力するものである。セレクタSEL3は、モード信号Smode1に基づいて、遷移信号TxR3およびインバータIV3の出力信号(遷移信号TxR3の反転信号)のうちの一方を選択して、その選択した信号を遷移信号TxR13として出力するものである。セレクタSEL4は、モード信号Smode1に基づいて、遷移信号TxR4およびインバータIV4の出力信号(遷移信号TxR4の反転信号)のうちの一方を選択して、その選択した信号を遷移信号TxR14として出力するものである。セレクタSEL5は、モード信号Smode1に基づいて、遷移信号TxR5およびインバータIV5の出力信号(遷移信号TxR5の反転信号)のうちの一方を選択して、その選択した信号を遷移信号TxR15として出力するものである。セレクタSEL6は、モード信号Smode1に基づいて、遷移信号TxR6およびインバータIV6の出力信号(遷移信号TxR6の反転信号)のうちの一方を選択して、その選択した信号を遷移信号TxR16として出力するものである。
 送信シンボル生成部70は、遷移信号TxF0~TxF6,TxR10~TxR16,TxP0~TxP6およびクロックCKに基づいて、シンボル信号Tx10~Tx16,Tx20~Tx26,Tx30~Tx36を生成するものである。
 図26は、送信シンボル生成部70の一構成例を表すものである。送信シンボル生成部70は、フリップフロップ(F/F)78を有している。フリップフロップ78は、第1の実施の形態に係るフリップフロップ38と同様に、クロックCKに基づいて1組のシンボル信号Tx16,Tx26,Tx36(シンボルNS6)をサンプリングして、そのサンプリング結果を1組のシンボル信号D16,D26,D36(シンボルNS7)としてそれぞれ出力するものである。また、フリップフロップ78は、モード信号Smode2に基づいて、1組のシンボル信号D16,D26,D36(シンボルNS7)の初期値(初期シンボル)を設定するようになっている。
 図27は、セレクタSEL0およびフリップフロップ78の一動作例を表すものである。セレクタSEL0は、動作モードM1~M3では、遷移信号TxR0を遷移信号TxR10として出力する。また、セレクタSEL0は、動作モードM4~M6では、遷移信号TxR0の反転信号を遷移信号TxR10として出力する。フリップフロップ78は、動作モードM1では、初期シンボルをシンボル“+x”に設定し、動作モードM2では、初期シンボルをシンボル“+y”に設定し、動作モードM3では、初期シンボルをシンボル“+z”に設定する。また、フリップフロップ78は、動作モードM4では、初期シンボルをシンボル“-x”に設定し、動作モードM5では、初期シンボルをシンボル“-y”に設定し、動作モードM6では、初期シンボルをシンボル“-z”に設定するようになっている。
 なお、この例では、セレクタSEL0の動作を例に説明したが、セレクタSEL1~SEL6についても同様である。
 ここで、遷移信号生成部20、モード処理部61、送信シンボル生成部70、およびシリアライザ11~13は、本開示における「生成部」の一具体例に対応する。モード処理部61は、本開示における「処理部」の一具体例に対応する。送信シンボル生成部70は、本開示における「シンボル生成部」の一具体例に対応する。
 次に、送信装置60の動作について詳細に説明する。以下、説明を容易にするために、送信装置60(図24)における、送信シンボルを生成する処理と、シリアライズする処理との順番を入れ替えた送信装置80を用いて説明を行う。
 図28は、送信装置80の要部の一構成例を表すものである。なお、この図28では、出力制御部14以降のブロックを省略している。送信装置80は、シリアライザ81~83と、モード処理部84と、送信シンボル生成部90とを有している。
 シリアライザ81は、遷移信号TxF0~TxF6およびクロックTxCKに基づいて、遷移信号TxF0~TxF6をこの順にシリアライズして、遷移信号TxF8を生成するものである。シリアライザ82は、遷移信号TxR0~TxR6およびクロックTxCKに基づいて、遷移信号TxR0~TxR6をこの順にシリアライズして、遷移信号TxR8を生成するものである。シリアライザ83は、遷移信号TxP0~TxP6およびクロックTxCKに基づいて、遷移信号TxP0~TxP6をこの順にシリアライズして、遷移信号TxP8を生成するものである。
 モード処理部84は、モード信号Smode1および遷移信号TxR8に基づいて、遷移信号TxR9を生成するものである。
 図29は、モード処理部84の一構成例を表すものである。モード処理部84は、インバータ85と、セレクタ86とを有している。インバータ85は、遷移信号TxR8の反転信号を生成するものである。セレクタ86は、モード信号Smode1に基づいて、遷移信号TxR8およびインバータ85の出力信号(遷移信号TxR8の反転信号)のうちの一方を選択して、その選択した信号を遷移信号TxR9として出力するものである。
 送信シンボル生成部90は、遷移信号TxF8,TxR9,TxP8およびクロックCKに基づいて、シンボル信号Tx1,Tx2,Tx3を生成するものである。送信シンボル生成部90は、信号生成部91と、フリップフロップ(F/F)92とを有している。信号生成部91は、信号生成部31等と同様に、遷移信号TxF8,TxR9,TxP8およびシンボル信号D1,D2,D3に基づいて、シンボル信号Tx1,Tx2,Tx3を生成するものである。具体的には、信号生成部91は、シンボル信号D1,D2,D3が示すシンボルNS22と、遷移信号TxF8,TxR9,TxP8とに基づいて、図4に示したように遷移後のシンボルNS21を求め、シンボル信号Tx1,Tx2,Tx3として出力するようになっている。フリップフロップ92は、クロックTxCKに基づいてシンボル信号Tx1,Tx2,Tx3をサンプリングして、そのサンプリング結果をシンボル信号D1,D2,D3としてそれぞれ出力するものである。また、フリップフロップ92は、モード信号Smode2に基づいて、シンボル信号D1,D2,D3(シンボルNS22)の初期値(初期シンボル)を設定するようになっている。
 上述したように、送信装置80は、送信装置60(図24)における、送信シンボルを生成する処理と、シリアライズする処理との順番を入れ替えたものである。すなわち、シリアライザ81~83は、送信装置60におけるシリアライザ11~13に対応するものであり、モード処理部84は、送信装置60におけるモード処理部61に対応するものである。また、送信シンボル生成部90は、送信装置60における送信シンボル生成部70に対応するものであり、フリップフロップ92は、送信装置60におけるフリップフロップ78(図26)に対応するものである。
 図30は、セレクタ86およびフリップフロップ92の一動作例を表すものである。この図30は、送信装置60の場合における図27に対応するものである。セレクタ86は、動作モードM1~M3では、遷移信号TxR8を遷移信号TxR9として出力し、動作モードM4~M6では、遷移信号TxR8の反転信号を遷移信号TxR9として出力する。フリップフロップ92は、動作モードM1では、初期シンボルをシンボル“+x”に設定し、動作モードM2では、初期シンボルをシンボル“+y”に設定し、動作モードM3では、初期シンボルをシンボル“+z”に設定し、動作モードM4では、初期シンボルをシンボル“-x”に設定し、動作モードM5では、初期シンボルをシンボル“-y”に設定し、動作モードM6では、初期シンボルをシンボル“-z”に設定するようになっている。
 図31Aは、動作モードM1~M3におけるモード処理部84および送信シンボル生成部90の動作を表すものであり、図31Bは、動作モードM4~M6におけるモード処理部84および送信シンボル生成部90の動作を表すものである。この図31A,31Bは、シンボル信号D1,D2,D3が示すシンボルNS22および遷移信号TxF8,TxR8,TxP8に基づいて生成されるシンボルNS21(送信シンボル)を示している。図31Aは、図4に示した状態遷移図に対応したものである。すなわち、動作モードM1~M3では、モード処理部84は、遷移信号TxR8を遷移信号TxR9として出力するため、図31Aに示した動作は、送信シンボル生成部90の動作と同じである。また、図31Bは、図31Aにおいて、遷移信号TxR8を反転させたものである。すなわち、動作モードM4~M6では、モード処理部84は、遷移信号TxR8の反転信号を遷移信号TxR9として出力することを考慮し、遷移信号TxR8を反転させている。
 図32は、通信システム2の一動作例を表すものである。この図32において、“送信側状態”は、出力端子P0~P2における電流の流れを示すものである。具体的には、“P0toP1”は、出力端子P0から受信装置50を介して出力端子P1に電流が流れることを示し、“P1toP0”は、出力端子P1から受信装置50を介して出力端子P0に電流が流れることを示し、“P1toP2”は、出力端子P1から受信装置50を介して出力端子P2に電流が流れることを示し、“P2toP1”は、出力端子P2から受信装置50を介して出力端子P1に電流が流れることを示し、“P2toP0”は、出力端子P2から受信装置50を介して出力端子P0に電流が流れることを示し、“P0toP2”は、出力端子P0から受信装置50を介して出力端子P2に電流が流れることを示す。また、“受信側状態”は、入力端子PA~PCにおける電流のながれを示すものである。具体的には、“AtoB”は、入力端子PAから入力端子PBに電流が流れることを示し、“BtoA”は、入力端子PBから入力端子PAに電流が流れることを示し、“BtoC”入力端子PBから入力端子PCに電流が流れることを示し、“CtoB”は、入力端子PCから入力端子PBに電流が流れることを示し、“CtoA”は、入力端子PCから入力端子PAに電流が流れることを示し、“AtoC”は、入力端子PAから入力端子PCに電流が流れることを示す。
 送信装置80は、例えば、送信シンボル(シンボルNS21)が“+x”である場合には、信号SIG0を高レベル電圧VHにし、信号SIG1を低レベル電圧VLにし、信号SIG2を中レベル電圧VMにする。このように、出力端子P0の電圧が高レベル電圧VHであり、出力端子P1の電圧が低レベル電圧VLであるため、送信装置80の状態(送信側状態)は“P0toP1”である。同様に、送信シンボルが“-x”である場合には送信側状態は“P1toP0”になり、送信シンボルが“+y”である場合には送信側状態は“P1toP2”になり、送信シンボルが“-y”である場合には送信側状態は“P2toP1”になり、送信シンボルが“+z”である場合には送信側状態は“P2toP0”になり、送信シンボルが“-z”である場合には送信側状態は“P0toP2”になる。
 受信装置50では、以下に説明するように、動作モードM1~M6および送信側状態(送信シンボル)に応じたシンボル(受信シンボル)を受け取る。
(動作モードM1)
 図33は、動作モードM1における通信システム2のデータ伝送を表すものである。この例では、送信装置80は、受信装置50に対して、31個のシンボルを伝送している。
 まず、送信シンボル生成部90のフリップフロップ92は、送信シンボル(シンボルNS21)の初期値(初期シンボル)をシンボル“+x”に設定する。その後、モード設定部84および送信シンボル生成部90には、この例では、遷移信号TxF8,TxR8,TxP8の組が30組、順次供給される。モード設定部84および送信シンボル生成部90は、遷移信号TxF8,TxR8,TxP8および一つ前の送信シンボル(シンボルNS22)に基づいて、送信シンボル(シンボルNS21)を順次生成する。具体的には、1組目の遷移信号が供給されたときは、シンボルNS22が“+x”であり、遷移信号TxF8,TxR8,TxP8が“0”,“0”,“0”であるので、図31Aに示したように、送信シンボルNS21は“+z”になる。また、2組目の遷移信号が供給されたときは、シンボルNS22が“+z”であり、遷移信号TxF8,TxR8,TxP8が“0”,“0”,“0”であるので、図31Aに示したように、送信シンボルNS21は“+y”になる。以下、同様である。送信側状態は、送信シンボルに対応して、図33に示したようになる。
 動作モードM1では、図1に示したように、受信装置50の入力端子が、入力端子PA,PB,PCの順に並んでいる。よって、図32に示したように、送信側状態が“P0toP1”である場合には受信側状態は“AtoB”(受信シンボル“+x”)になり、送信側状態が“P1toP0”である場合には受信側状態は“BtoA”(受信シンボル“-x”)になり、送信側状態が“P1toP2”である場合には受信側状態は“BtoC”(受信シンボル“+y”)になり、送信側状態が“P2toP1”である場合には受信側状態は“CtoB”(受信シンボル“-y”)になり、送信側状態が“P2toP0”である場合には受信側状態は“CtoA”(受信シンボル“+z”)になり、送信側状態が“P0toP2”である場合には受信側状態は“AtoC”(受信シンボル“-z”)になる。よって、受信側状態(受信シンボル)は、送信側状態(送信シンボル)に対応して、図33に示したようになる。その結果、図33に示したように、送信シンボルは、受信シンボルと互いに等しくなる。
(動作モードM2)
 図34は、動作モードM2における通信システム2のデータ伝送を表すものである。
 まず、送信シンボル生成部90のフリップフロップ92は、送信シンボル(シンボルNS21)の初期値(初期シンボル)をシンボル“+y”に設定する。その後、モード設定部84および送信シンボル生成部90には、この例では、遷移信号TxF8,TxR8,TxP8の組が30組、順次供給される。この遷移信号TxF8,TxR8,TxP8は、動作モードM1の場合(図33)と同じである。モード設定部84および送信シンボル生成部90は、遷移信号TxF8,TxR8,TxP8および一つ前の送信シンボル(シンボルNS22)に基づいて、送信シンボル(シンボルNS21)を順次生成する。具体的には、1組目の遷移信号が供給されたときは、シンボルNS22が“+y”であり、遷移信号TxF8,TxR8,TxP8が“0”,“0”,“0”であるので、図31Aに示したように、送信シンボルNS21は“+x”になる。また、2組目の遷移信号が供給されたときは、シンボルNS22が“+x”であり、遷移信号TxF8,TxR8,TxP8が“0”,“0”,“0”であるので、図31Aに示したように、送信シンボルNS21は“+z”になる。以下、同様である。送信側状態は、送信シンボルに対応して、図34に示したようになる。
 動作モードM2では、図7Aに示したように、受信装置50の入力端子が、入力端子PC,PA,PBの順に並んでいる。よって、図32に示したように、送信側状態が“P0toP1”である場合には受信側状態は“CtoA”(受信シンボル“+z”)になり、送信側状態が“P1toP0”である場合には受信側状態は“AtoC”(受信シンボル“-z”)になり、送信側状態が“P1toP2”である場合には受信側状態は“AtoB”(受信シンボル“+x”)になり、送信側状態が“P2toP1”である場合には受信側状態は“BtoA”(受信シンボル“-x”)になり、送信側状態が“P2toP0”である場合には受信側状態は“BtoC”(受信シンボル“+y”)になり、送信側状態が“P0toP2”である場合には受信側状態は“CtoB”(受信シンボル“-y”)になる。よって、受信側状態(受信シンボル)は、送信側状態(送信シンボル)に対応して、図34に示したようになる。その結果、図34に示したように、受信シンボルは、動作モードM1(図33)における受信シンボルと同じになる。
 図35A~35Dは、この動作モードM2における動作を、状態遷移図を用いて表したものである。図35Aは、図4に示した状態遷移図より簡略化して示したものである。また、この図35Aでは、シンボルに加えて受信側状態をも示している。図35Bは、動作モードM1における受信装置50の入力端子の順番を考慮して、図35Aにおいて、受信側状態を送信側状態で置き換えたものである。動作モードM1では、初期シンボルがシンボル“+x”であることを考慮して、図35Bでは、シンボル“+x”に印をつけている。図35Cは、図35Bを左回りに120度回転させたものである。この図35Cでは、図35Bにおいてシンボル“+x”が配置されていた場所に配置されたシンボル“+y”に印をつけている。図35Dは、図35Cにおいて、送信側状態を、図35Aにおける対応する場所に配置された受信側状態で置き換えたものである。この置き換えは、出力端子P0が入力端子PCに対応し、出力端子P1が入力端子PAに対応し、出力端子P2が入力端子PBに対応することを意味する。また、図35Dにおいて、初期シンボルは“+y”になる。
(動作モードM3)
 図36は、動作モードM3における通信システム2のデータ伝送を表すものである。
 まず、送信シンボル生成部90のフリップフロップ92は、送信シンボル(シンボルNS21)の初期値(初期シンボル)をシンボル“+z”に設定する。モード設定部84および送信シンボル生成部90は、遷移信号TxF8,TxR8,TxP8および一つ前の送信シンボル(シンボルNS22)に基づいて、送信シンボル(シンボルNS21)を順次生成する。具体的には、1組目の遷移信号が供給されたときは、シンボルNS22が“+z”であり、遷移信号TxF8,TxR8,TxP8が“0”,“0”,“0”であるので、図31Aに示したように、送信シンボルNS21は“+y”になる。また、2組目の遷移信号が供給されたときは、シンボルNS22が“+y”であり、遷移信号TxF8,TxR8,TxP8が“0”,“0”,“0”であるので、図31Aに示したように、送信シンボルNS21は“+x”になる。以下、同様である。送信側状態は、送信シンボルに対応して、図36に示したようになる。
 動作モードM3では、図7Bに示したように、受信装置50の入力端子が、入力端子PB,PC,PAの順に並んでいる。よって、図32に示したように、送信側状態が“P0toP1”である場合には受信側状態は“BtoC”(受信シンボル“+y")になり、送信側状態が“P1toP0”である場合には受信側状態は“CtoB”(受信シンボル“-y”)になり、送信側状態が“P1toP2”である場合には受信側状態は“CtoA”(受信シンボル“+z”)になり、送信側状態が“P2toP1”である場合には受信側状態は“AtoC”(受信シンボル“-z”)になり、送信側状態が“P2toP0”である場合には受信側状態は“AtoB”(受信シンボル“+x”)になり、送信側状態が“P0toP2”である場合には受信側状態は“BtoA”(受信シンボル“-x”)になる。よって、受信側状態(受信シンボル)は、送信側状態(送信シンボル)に対応して、図36に示したようになる。その結果、図36に示したように、受信シンボルは、動作モードM1(図33)における受信シンボルと同じになる。
(動作モードM4)
 図37は、動作モードM4における通信システム2のデータ伝送を表すものである。
 まず、送信シンボル生成部90のフリップフロップ92は、送信シンボル(シンボルNS21)の初期値(初期シンボル)をシンボル“-x”に設定する。モード設定部84および送信シンボル生成部90は、遷移信号TxF8,TxR8,TxP8および一つ前の送信シンボル(シンボルNS22)に基づいて、送信シンボル(シンボルNS21)を順次生成する。具体的には、1組目の遷移信号が供給されたときは、シンボルNS22が“-x”であり、遷移信号TxF8,TxR8,TxP8が“0”,“0”,“0”であるので、図31Bに示したように、送信シンボルNS21は“-y”になる。また、2組目の遷移信号が供給されたときは、シンボルNS22が“-y”であり、遷移信号TxF8,TxR8,TxP8が“0”,“0”,“0”であるので、図31Bに示したように、送信シンボルNS21は“-z”になる。以下、同様である。送信側状態は、送信シンボルに対応して、図37に示したようになる。
 動作モードM4では、図7Cに示したように、受信装置50の入力端子が、入力端子PB,PA,PCの順に並んでいる。よって、図32に示したように、送信側状態が“P0toP1”である場合には受信側状態は“BtoA”(受信シンボル“-x")になり、送信側状態が“P1toP0”である場合には受信側状態は“AtoB”(受信シンボル“+x”)になり、送信側状態が“P1toP2”である場合には受信側状態は“AtoC”(受信シンボル“-z”)になり、送信側状態が“P2toP1”である場合には受信側状態は“CtoA”(受信シンボル“+z”)になり、送信側状態が“P2toP0”である場合には受信側状態は“CtoB”(受信シンボル“-y”)になり、送信側状態が“P0toP2”である場合には受信側状態は“BtoC”(受信シンボル“+y”)になる。よって、受信側状態(受信シンボル)は、送信側状態(送信シンボル)に対応して、図37に示したようになる。その結果、図37に示したように、受信シンボルは、動作モードM1(図33)における受信シンボルと同じになる。
 図38A~38Dは、この動作モードM4における動作を、状態遷移図を用いて表したものである。図38A,38Bは、図35A,35Bと同様である。図38Cは、図38Bにおいて、シンボル“+x”,“+y”,“+z”とシンボル“-x”,“-y”,“-z”とを入れ替えるとともに、シンボル“+y”,“-y”とシンボル“+z”,“-z”とを入れ替えたものである。この図38Cでは、図38Bにおいてシンボル“+x”が配置されていた場所に配置されたシンボル“-x”に印をつけている。図38Dは、図38Cにおいて、送信側状態を、図38Aにおける対応する場所に配置された受信側状態で置き換えたものである。この置き換えは、出力端子P0が入力端子PBに対応し、出力端子P1が入力端子PAに対応し、出力端子P2が入力端子PCに対応することを意味する。また、図38Dにおいて、初期シンボルは“-x”になる。
(動作モードM5)
 図39は、動作モードM5における通信システム2のデータ伝送を表すものである。
 まず、送信シンボル生成部90のフリップフロップ92は、送信シンボル(シンボルNS21)の初期値(初期シンボル)をシンボル“-y”に設定する。モード設定部84および送信シンボル生成部90は、遷移信号TxF8,TxR8,TxP8および一つ前の送信シンボル(シンボルNS22)に基づいて、送信シンボル(シンボルNS21)を順次生成する。具体的には、1組目の遷移信号が供給されたときは、シンボルNS22が“-y”であり、遷移信号TxF8,TxR8,TxP8が“0”,“0”,“0”であるので、図31Bに示したように、送信シンボルNS21は“-z”になる。また、2組目の遷移信号が供給されたときは、シンボルNS22が“-z”であり、遷移信号TxF8,TxR8,TxP8が“0”,“0”,“0”であるので、図31Bに示したように、送信シンボルNS21は“-x”になる。以下、同様である。送信側状態は、送信シンボルに対応して、図39に示したようになる。
 動作モードM5では、図7Dに示したように、受信装置50の入力端子が、入力端子PC,PB,PAの順に並んでいる。よって、図32に示したように、送信側状態が“P0toP1”である場合には受信側状態は“CtoB”(受信シンボル“-y")になり、送信側状態が“P1toP0”である場合には受信側状態は“BtoC”(受信シンボル“+y”)になり、送信側状態が“P1toP2”である場合には受信側状態は“BtoA”(受信シンボル“-x”)になり、送信側状態が“P2toP1”である場合には受信側状態は“AtoB”(受信シンボル“+x”)になり、送信側状態が“P2toP0”である場合には受信側状態は“AtoC”(受信シンボル“-z”)になり、送信側状態が“P0toP2”である場合には受信側状態は“CtoA”(受信シンボル“+z”)になる。よって、受信側状態(受信シンボル)は、送信側状態(送信シンボル)に対応して、図39に示したようになる。その結果、図39に示したように、受信シンボルは、動作モードM1(図33)における受信シンボルと同じになる。
(動作モードM6)
 図40は、動作モードM6における通信システム2のデータ伝送を表すものである。
 まず、送信シンボル生成部90のフリップフロップ92は、送信シンボル(シンボルNS21)の初期値(初期シンボル)をシンボル“-z”に設定する。モード設定部84および送信シンボル生成部90は、遷移信号TxF8,TxR8,TxP8および一つ前の送信シンボル(シンボルNS22)に基づいて、送信シンボル(シンボルNS21)を順次生成する。具体的には、1組目の遷移信号が供給されたときは、シンボルNS22が“-z”であり、遷移信号TxF8,TxR8,TxP8が“0”,“0”,“0”であるので、図31Bに示したように、送信シンボルNS21は“-x”になる。また、2組目の遷移信号が供給されたときは、シンボルNS22が“-x”であり、遷移信号TxF8,TxR8,TxP8が“0”,“0”,“0”であるので、図31Bに示したように、送信シンボルNS21は“-y”になる。以下、同様である。送信側状態は、送信シンボルに対応して、図40に示したようになる。
 動作モードM6では、図7Eに示したように、受信装置50の入力端子が、入力端子PA,PC,PBの順に並んでいる。よって、図32に示したように、送信側状態が“P0toP1”である場合には受信側状態は“AtoC”(受信シンボル“-z")になり、送信側状態が“P1toP0”である場合には受信側状態は“CtoA”(受信シンボル“+z”)になり、送信側状態が“P1toP2”である場合には受信側状態は“CtoB”(受信シンボル“-y”)になり、送信側状態が“P2toP1”である場合には受信側状態は“BtoC”(受信シンボル“+y”)になり、送信側状態が“P2toP0”である場合には受信側状態は“BtoA”(受信シンボル“-x”)になり、送信側状態が“P0toP2”である場合には受信側状態は“AtoB”(受信シンボル“+x”)になる。よって、受信側状態(受信シンボル)は、送信側状態(送信シンボル)に対応して、図40に示したようになる。その結果、図40に示したように、受信シンボルは、動作モードM1(図33)における受信シンボルと同じになる。
 以上のように構成しても、送信装置と受信装置との間の配線を交差させることなく、信号を伝送することができるため、伝送容量を高めることができる。
[変形例2-1]
 上記実施の形態では、図24に示したように、送信シンボルを生成した後にシンボル信号をシリアライズしたが、これに限定されるものではなく、図28に示したように、遷移信号をシリアライズした後に送信シンボルを生成してもよい。
[変形例2-2]
 上記実施の形態では、送信装置60(送信装置80)においてモード処理を行ったが、これに限定されるものではなく、これに代えて、受信装置においてモード処理を行うようにしてもよい。
<3.適用例>
 次に、上記実施の形態および変形例で説明した通信システムの適用例について説明する。
 図41は、上記実施の形態等の通信システムが適用されるスマートフォン300(多機能携帯電話)の外観を表すものである。このスマートフォン300には、様々なデバイスが搭載されており、それらのデバイス間でデータのやり取りを行う通信システムにおいて、上記実施の形態等の通信システムが適用されている。
 図42は、スマートフォン300に用いられるアプリケーションプロセッサ310の一構成例を表すものである。アプリケーションプロセッサ310は、CPU(Central Processing Unit)311と、メモリ制御部312と、電源制御部313と、外部インタフェース314と、GPU(Graphics Processing Unit)315と、メディア処理部316と、ディスプレイ制御部317と、MIPI(Mobile Industry Processor Interface)インタフェース318とを有している。CPU311、メモリ制御部312、電源制御部313、外部インタフェース314、GPU315、メディア処理部316、ディスプレイ制御部317は、この例では、システムバス319に接続され、このシステムバス319を介して、互いにデータのやり取りをすることができるようになっている。
 CPU311は、プログラムに従って、スマートフォン300で扱われる様々な情報を処理するものである。メモリ制御部312は、CPU311が情報処理を行う際に使用するメモリ501を制御するものである。電源制御部313は、スマートフォン300の電源を制御するものである。
 外部インタフェース314は、外部デバイスと通信するためのインタフェースであり、この例では、無線通信部502およびイメージセンサ410と接続されている。無線通信部502は、携帯電話の基地局と無線通信をするものであり、例えば、ベースバンド部や、RF(Radio Frequency)フロントエンド部などを含んで構成される。イメージセンサ410は、画像を取得するものであり、例えばCMOSセンサを含んで構成される。
 GPU315は、画像処理を行うものである。メディア処理部316は、音声や、文字や、図形などの情報を処理するものである。ディスプレイ制御部317は、MIPIインタフェース318を介して、ディスプレイ504を制御するものである。MIPIインタフェース318は画像信号をディスプレイ504に送信するものである。画像信号としては、例えば、YUV形式やRGB形式などの信号を用いることができる。このMIPIインタフェース318とディスプレイ504との間の通信システムには、例えば、上記実施の形態等の通信システムが適用される。
 図43は、イメージセンサ410の一構成例を表すものである。イメージセンサ410は、センサ部411と、ISP(Image Signal Processor)412と、JPEG(Joint Photographic Experts Group)エンコーダ413と、CPU414と、RAM(Random Access Memory)415と、ROM(Read Only Memory)416と、電源制御部417と、I2C(Inter-Integrated Circuit)インタフェース418と、MIPIインタフェース419とを有している。これらの各ブロックは、この例では、システムバス420に接続され、このシステムバス420を介して、互いにデータのやり取りをすることができるようになっている。
 センサ部411は、画像を取得するものであり、例えばCMOSセンサにより構成されるものである。ISP412は、センサ部411が取得した画像に対して所定の処理を行うものである。JPEGエンコーダ413は、ISP412が処理した画像をエンコードしてJPEG形式の画像を生成するものである。CPU414は、プログラムに従ってイメージセンサ410の各ブロックを制御するものである。RAM415は、CPU414が情報処理を行う際に使用するメモリである。ROM416は、CPU414において実行されるプログラムを記憶するものである。電源制御部417は、イメージセンサ410の電源を制御するものである。I2Cインタフェース418は、アプリケーションプロセッサ310から制御信号を受け取るものである。また、図示していないが、イメージセンサ410は、アプリケーションプロセッサ310から、制御信号に加えてクロック信号をも受け取るようになっている。具体的には、イメージセンサ410は、様々な周波数のクロック信号に基づいて動作できるよう構成されている。MIPIインタフェース419は、画像信号をアプリケーションプロセッサ310に送信するものである。画像信号としては、例えば、YUV形式やRGB形式などの信号を用いることができる。このMIPIインタフェース419とアプリケーションプロセッサ310との間の通信システムには、例えば、上記実施の形態等の通信システムが適用される。
 以上、いくつかの実施の形態および変形例、ならびに電子機器への適用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。
 例えば、上記の各実施の形態等では、遷移信号生成部20は、7組の遷移信号TxF,TxR,TxPを生成したが、これに限定されるものではなく、例えば、6組以下の複数組の遷移信号を生成してもよいし、8組以上の遷移信号を生成してもよい。例えば、遷移信号生成部20が8組の遷移信号を生成した場合には、分周回路18は、8分周動作を行うことによりクロックCKを生成し、送信シンボル生成部30は、この8組の遷移信号に基づいて8組のシンボル信号を生成するのが望ましい。
 また、例えば、上記の各実施の形態等では、例えば出力端子の電圧を中レベル電圧VMに設定する場合には、トランジスタMU,MDをともにオフ状態にしたが、これに限定されるものではなく、これに代えて、トランジスタMU,MDをともにオン状態にしてもよい。これにより、テブナン終端が実現され、出力端子の電圧を中レベル電圧VMに設定することができる。
 また、例えば、上記の各実施の形態等では、送信装置は、受信装置に対して3つの信号を送信したが、これに限定されるものではなく、これに代えて、例えば、図44に示したように、このような3つの信号を複数組(この例では4組)送信するようにしてもよい。この通信システム600は、送信装置610と、受信装置620とを有している。送信装置610は、4つのデータレーンDL1~DL4を介して、受信装置620に対してデータを送信する。データレーンDL1~DL4のそれぞれにおいて、送信装置610は、3つの信号SIG0~SIG2を送信する。その際、例えば、送信装置610が、送信装置10,60(図3,24)のようにモード処理部を有し、データレーンDL1~DL4のそれぞれにおいて、3つの信号SIG0~SIG2の間で信号パターンを入れ替える。なお、これに限定されるものではなく、受信装置620が、受信装置50G(図19)のようにモード処理部を有してもよい。この場合でも、送信装置610と受信装置620との間の配線を交差させることなく、信号を伝送することができるため、伝送容量を高めることができる。さらに、送信装置610がモード処理部を有する場合には、例えばピン配置が異なる様々な仕様の受信装置を用いることができる。また、受信装置を設計する場合には、ピン配置を気にすることなく設計することができるため、設計自由度を高めることができる。受信装置620がモード処理部を有する場合についても同様である。
 なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
 なお、本技術は以下のような構成とすることができる。
(1)制御信号に基づいて、送信シンボルのシーケンスを示す送信シンボル信号を生成する生成部と、
 前記送信シンボル信号に基づいて出力制御信号を生成する出力制御部と、
 前記出力制御信号に基づいて第1の出力信号、第2の出力信号、および第3の出力信号を生成するドライバ部と
 を備え、
 前記生成部は、前記制御信号に基づいて、前記第1の出力信号と、前記第2の出力信号と、前記第3の出力信号との間で、信号パターンを入れ替えるように、前記送信シンボル信号を生成する
 送信装置。
(2)前記生成部は、
 所定数の第1のシンボル信号および前記制御信号に基づいて前記所定数と同じ数の第2のシンボル信号を生成する処理部と、
 前記所定数の第2のシンボル信号をシリアライズして、前記送信シンボル信号を生成するシリアライザ部と
 を有する
 前記(1)に記載の送信装置。
(3)前記所定数の第2のシンボル信号は、前記所定数の第1のシンボル信号とそれぞれ対応づけられ、
 前記所定数の第1のシンボル信号のそれぞれは、3つの信号を含み、
 前記所定数の第2のシンボル信号のそれぞれは、3つの信号を含み、
 前記処理部は、前記制御信号に基づいて、前記所定数の第1のシンボル信号のうちの一の第1のシンボル信号に含まれる3つの信号を入れ替えることにより、または、前記一の第1のシンボル信号に含まれる3つの信号の反転信号を入れ替えることにより、前記一の第1のシンボル信号に対応する一の第2のシンボル信号を生成する
 前記(2)に記載の送信装置。
(4)前記送信シンボル信号は3つの信号を含み、
 前記シリアライザ部は、前記所定数の第2のシンボル信号に含まれる3つの信号をそれぞれシリアライズすることにより、前記送信シンボル信号に含まれる3つの信号をそれぞれ生成する
 前記(3)に記載の送信装置。
(5)前記生成部は、それぞれが前記送信シンボルのシーケンスにおける遷移を示す前記所定数と同じ数の遷移信号に基づいて、前記所定数の第1のシンボル信号を生成するシンボル生成部をさらに有する
 前記(2)から(4)のいずれかに記載の送信装置。
(6)前記生成部は、第1のシンボル信号および前記制御信号に基づいて前記送信シンボル信号を生成する処理部を有する
 前記(1)に記載の送信装置。
(7)前記第1のシンボル信号は、3つの信号を含み、
 前記送信シンボル信号は、3つの信号を含み、
 前記処理部は、前記制御信号に基づいて、前記第1のシンボル信号に含まれる3つの信号を入れ替えることにより、または、前記第1のシンボル信号に含まれる3つの信号の反転信号を入れ替えることにより、前記送信シンボル信号を生成する
 前記(6)に記載の送信装置。
(8)前記生成部は、所定数の第2のシンボル信号をシリアライズして、前記第1のシンボル信号を生成するシリアライザ部をさらに有する
 前記(6)または(7)に記載の送信装置。
(9)前記生成部は、
 それぞれが前記送信シンボルのシーケンスにおける遷移を示す所定数の第1の遷移信号をシリアライズして、第2の遷移信号を生成するシリアライザ部と、
 前記第2の遷移信号に基づいて、前記第1のシンボル信号を生成するシンボル生成部と
 をさらに有する
 前記(6)または(7)に記載の送信装置。
(10)前記生成部は、
 それぞれが前記送信シンボルのシーケンスにおける遷移を示す所定数の第1の遷移信号に基づいて、前記所定数と同じ数の第1のシンボル信号を生成し、前記制御信号に基づいて、前記シーケンスにおける最初の送信シンボルを設定可能に構成されたシンボル生成部と、
 前記所定数の第1のシンボル信号をシリアライズして、前記送信シンボル信号を生成するシリアライザ部と
 を有する
 前記(1)に記載の送信装置。
(11)前記生成部は、前記所定数と同じ数の第2の遷移信号および前記制御信号に基づいて前記所定数の第1の遷移信号を生成する処理部をさらに有する
 前記(10)に記載の送信装置。
(12)前記所定数の第1の遷移信号は、前記所定数の第2の遷移信号とそれぞれ対応づけられ、
 前記所定数の第2の遷移信号のそれぞれは、3つの信号を含み、
 前記所定数の第1の遷移信号のそれぞれは、3つの信号を含み、
 前記処理部は、前記制御信号に基づいて、前記所定数の第2の遷移信号のうちの一の第2の遷移信号に含まれる3つの信号のうちの1つを反転するか否かを制御することにより、前記一の第2の遷移信号に対応する一の第1の遷移信号を生成する
 前記(11)に記載の送信装置。
(13)前記生成部は、前記送信シンボルのシーケンスにおける遷移を示す第1の遷移信号に基づいて前記送信シンボル信号を生成し、前記制御信号に基づいて、前記シーケンスにおける最初の送信シンボルを設定可能に構成されたシンボル生成部を有する
 前記(1)に記載の送信装置。
(14)前記生成部は、
 所定数の第2の遷移信号をシリアライズして、第3の遷移信号を生成するシリアライザ部と、
 前記第3の遷移信号および前記制御信号に基づいて前記所定数の第1の遷移信号を生成する処理部と
 をさらに有する
 前記(14)に記載の送信装置。
(15)送信シンボルのシーケンスにおける遷移を示す遷移信号に基づいてシンボル信号を生成し、前記シーケンスにおける最初の送信シンボルを設定可能に構成されたシンボル生成部と、
 前記シンボル信号に基づいて、第1の出力信号、第2の出力信号、および第3の出力信号を生成する出力部と
 を備えた送信装置。
(16)第1の入力信号、第2の入力信号、および第3の入力信号に基づいて、シンボルのシーケンスを示す第1のシンボル信号を生成するレシーバ部と、
 制御信号および前記第1のシンボル信号に基づいて、前記第1の入力信号と、前記第2の入力信号と、前記第3の入力信号との間で、信号パターンを入れ替えたときに生成されるであろう前記第1のシンボル信号を、第2のシンボル信号として生成する処理部と
 を備えた受信装置。
(17)前記第1のシンボル信号は、第1の信号、第2の信号、および第3の信号を含み、
 前記第2のシンボル信号は、第4の信号、第5の信号、および第6の信号を含み、
 前記レシーバ部は、前記第1の入力信号および前記第2の入力信号に基づいて前記第1の信号を生成し、前記第2の入力信号および前記第3の入力信号に基づいて前記第2の信号を生成し、前記第1の入力信号および前記第3の入力信号に基づいて前記第3の信号を生成し、
 前記処理部は、前記制御信号に基づいて、前記第1の信号と、前記第2の信号と、前記第3の信号とを入れ替えることにより、または、前記第1の信号の反転信号と、前記第2の信号の反転信号と、前記第3の信号の反転信号とを入れ替えることにより、前記第4の信号、前記第5の信号、および前記第6の信号を生成する
 前記(16)に記載の受信装置。
(18)制御信号に基づいて、3つの出力信号を複数組生成する送信装置と、
 前記複数組の出力信号を受信する受信装置と
 を備え、
 前記送信装置は、前記制御信号に基づいて、各組において、前記3つの出力信号間で信号パターンを入れ替え可能に構成された
 通信システム。
(19)前記受信装置は、前記制御信号を生成する
 前記(18)に記載の通信システム。
(20)前記送信装置は、イメージセンサであり、
 前記受信装置は、前記イメージセンサが取得した画像を処理するプロセッサである
 前記(18)または(19)に記載の通信システム。
 本出願は、日本国特許庁において2014年12月9日に出願された日本特許出願番号2014-249340号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
 当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (20)

  1.  制御信号に基づいて、送信シンボルのシーケンスを示す送信シンボル信号を生成する生成部と、
     前記送信シンボル信号に基づいて出力制御信号を生成する出力制御部と、
     前記出力制御信号に基づいて第1の出力信号、第2の出力信号、および第3の出力信号を生成するドライバ部と
     を備え、
     前記生成部は、前記制御信号に基づいて、前記第1の出力信号と、前記第2の出力信号と、前記第3の出力信号との間で、信号パターンを入れ替えるように、前記送信シンボル信号を生成する
     送信装置。
  2.  前記生成部は、
     所定数の第1のシンボル信号および前記制御信号に基づいて前記所定数と同じ数の第2のシンボル信号を生成する処理部と、
     前記所定数の第2のシンボル信号をシリアライズして、前記送信シンボル信号を生成するシリアライザ部と
     を有する
     請求項1に記載の送信装置。
  3.  前記所定数の第2のシンボル信号は、前記所定数の第1のシンボル信号とそれぞれ対応づけられ、
     前記所定数の第1のシンボル信号のそれぞれは、3つの信号を含み、
     前記所定数の第2のシンボル信号のそれぞれは、3つの信号を含み、
     前記処理部は、前記制御信号に基づいて、前記所定数の第1のシンボル信号のうちの一の第1のシンボル信号に含まれる3つの信号を入れ替えることにより、または、前記一の第1のシンボル信号に含まれる3つの信号の反転信号を入れ替えることにより、前記一の第1のシンボル信号に対応する一の第2のシンボル信号を生成する
     請求項2に記載の送信装置。
  4.  前記送信シンボル信号は3つの信号を含み、
     前記シリアライザ部は、前記所定数の第2のシンボル信号に含まれる3つの信号をそれぞれシリアライズすることにより、前記送信シンボル信号に含まれる3つの信号をそれぞれ生成する
     請求項3に記載の送信装置。
  5.  前記生成部は、それぞれが前記送信シンボルのシーケンスにおける遷移を示す前記所定数と同じ数の遷移信号に基づいて、前記所定数の第1のシンボル信号を生成するシンボル生成部をさらに有する
     請求項2に記載の送信装置。
  6.  前記生成部は、第1のシンボル信号および前記制御信号に基づいて前記送信シンボル信号を生成する処理部を有する
     請求項1に記載の送信装置。
  7.  前記第1のシンボル信号は、3つの信号を含み、
     前記送信シンボル信号は、3つの信号を含み、
     前記処理部は、前記制御信号に基づいて、前記第1のシンボル信号に含まれる3つの信号を入れ替えることにより、または、前記第1のシンボル信号に含まれる3つの信号の反転信号を入れ替えることにより、前記送信シンボル信号を生成する
     請求項6に記載の送信装置。
  8.  前記生成部は、所定数の第2のシンボル信号をシリアライズして、前記第1のシンボル信号を生成するシリアライザ部をさらに有する
     請求項6に記載の送信装置。
  9.  前記生成部は、
     それぞれが前記送信シンボルのシーケンスにおける遷移を示す所定数の第1の遷移信号をシリアライズして、第2の遷移信号を生成するシリアライザ部と、
     前記第2の遷移信号に基づいて、前記第1のシンボル信号を生成するシンボル生成部と
     をさらに有する
     請求項6に記載の送信装置。
  10.  前記生成部は、
     それぞれが前記送信シンボルのシーケンスにおける遷移を示す所定数の第1の遷移信号に基づいて、前記所定数と同じ数の第1のシンボル信号を生成し、前記制御信号に基づいて、前記シーケンスにおける最初の送信シンボルを設定可能に構成されたシンボル生成部と、
     前記所定数の第1のシンボル信号をシリアライズして、前記送信シンボル信号を生成するシリアライザ部と
     を有する
     請求項1に記載の送信装置。
  11.  前記生成部は、前記所定数と同じ数の第2の遷移信号および前記制御信号に基づいて前記所定数の第1の遷移信号を生成する処理部をさらに有する
     請求項10に記載の送信装置。
  12.  前記所定数の第1の遷移信号は、前記所定数の第2の遷移信号とそれぞれ対応づけられ、
     前記所定数の第2の遷移信号のそれぞれは、3つの信号を含み、
     前記所定数の第1の遷移信号のそれぞれは、3つの信号を含み、
     前記処理部は、前記制御信号に基づいて、前記所定数の第2の遷移信号のうちの一の第2の遷移信号に含まれる3つの信号のうちの1つを反転するか否かを制御することにより、前記一の第2の遷移信号に対応する一の第1の遷移信号を生成する
     請求項11に記載の送信装置。
  13.  前記生成部は、前記送信シンボルのシーケンスにおける遷移を示す第1の遷移信号に基づいて前記送信シンボル信号を生成し、前記制御信号に基づいて、前記シーケンスにおける最初の送信シンボルを設定可能に構成されたシンボル生成部を有する
     請求項1に記載の送信装置。
  14.  前記生成部は、
     所定数の第2の遷移信号をシリアライズして、第3の遷移信号を生成するシリアライザ部と、
     前記第3の遷移信号および前記制御信号に基づいて前記所定数の第1の遷移信号を生成する処理部と
     をさらに有する
     請求項13に記載の送信装置。
  15.  送信シンボルのシーケンスにおける遷移を示す遷移信号に基づいてシンボル信号を生成し、前記シーケンスにおける最初の送信シンボルを設定可能に構成されたシンボル生成部と、
     前記シンボル信号に基づいて、第1の出力信号、第2の出力信号、および第3の出力信号を生成する出力部と
     を備えた送信装置。
  16.  第1の入力信号、第2の入力信号、および第3の入力信号に基づいて、シンボルのシーケンスを示す第1のシンボル信号を生成するレシーバ部と、
     制御信号および前記第1のシンボル信号に基づいて、前記第1の入力信号と、前記第2の入力信号と、前記第3の入力信号との間で、信号パターンを入れ替えたときに生成されるであろう前記第1のシンボル信号を、第2のシンボル信号として生成する処理部と
     を備えた受信装置。
  17.  前記第1のシンボル信号は、第1の信号、第2の信号、および第3の信号を含み、
     前記第2のシンボル信号は、第4の信号、第5の信号、および第6の信号を含み、
     前記レシーバ部は、前記第1の入力信号および前記第2の入力信号に基づいて前記第1の信号を生成し、前記第2の入力信号および前記第3の入力信号に基づいて前記第2の信号を生成し、前記第1の入力信号および前記第3の入力信号に基づいて前記第3の信号を生成し、
     前記処理部は、前記制御信号に基づいて、前記第1の信号と、前記第2の信号と、前記第3の信号とを入れ替えることにより、または、前記第1の信号の反転信号と、前記第2の信号の反転信号と、前記第3の信号の反転信号とを入れ替えることにより、前記第4の信号、前記第5の信号、および前記第6の信号を生成する
     請求項16に記載の受信装置。
  18.  制御信号に基づいて、3つの出力信号を複数組生成する送信装置と、
     前記複数組の出力信号を受信する受信装置と
     を備え、
     前記送信装置は、前記制御信号に基づいて、各組において、前記3つの出力信号間で信号パターンを入れ替え可能に構成された
     通信システム。
  19.  前記受信装置は、前記制御信号を生成する
     請求項18に記載の通信システム。
  20.  前記送信装置は、イメージセンサであり、
     前記受信装置は、前記イメージセンサが取得した画像を処理するプロセッサである
     請求項18に記載の通信システム。
PCT/JP2015/080516 2014-12-09 2015-10-29 送信装置、受信装置、および通信システム WO2016092968A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201580065373.XA CN107005501B (zh) 2014-12-09 2015-10-29 发送装置、接收装置和通信系统
EP15868441.5A EP3232624B1 (en) 2014-12-09 2015-10-29 Transmission device, reception device, and communication system
US15/523,768 US11233680B2 (en) 2014-12-09 2015-10-29 Transmission device, reception device, and communication system
JP2016563567A JP6631537B2 (ja) 2014-12-09 2015-10-29 送信装置、受信装置、および通信システム
US17/507,154 US11765004B2 (en) 2014-12-09 2021-10-21 Transmission device, reception device, and communication system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-249340 2014-12-09
JP2014249340 2014-12-09

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US15/523,768 A-371-Of-International US11233680B2 (en) 2014-12-09 2015-10-29 Transmission device, reception device, and communication system
US17/507,154 Continuation US11765004B2 (en) 2014-12-09 2021-10-21 Transmission device, reception device, and communication system

Publications (1)

Publication Number Publication Date
WO2016092968A1 true WO2016092968A1 (ja) 2016-06-16

Family

ID=56107163

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/080516 WO2016092968A1 (ja) 2014-12-09 2015-10-29 送信装置、受信装置、および通信システム

Country Status (6)

Country Link
US (2) US11233680B2 (ja)
EP (1) EP3232624B1 (ja)
JP (1) JP6631537B2 (ja)
CN (1) CN107005501B (ja)
TW (1) TW201622362A (ja)
WO (1) WO2016092968A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110419202A (zh) * 2017-03-24 2019-11-05 索尼半导体解决方案公司 通信设备和通信系统

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201622362A (zh) * 2014-12-09 2016-06-16 Sony Corp 發送裝置、發送方法、及通訊系統
CN110334044B (zh) * 2019-05-29 2022-05-20 深圳市紫光同创电子有限公司 一种mipi dphy发送电路及设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010520715A (ja) * 2007-03-02 2010-06-10 クゥアルコム・インコーポレイテッド 3相及び極性符号化されたシリアルインタフェース
JP2013183242A (ja) * 2012-02-29 2013-09-12 Fujitsu Ltd データ伝送装置、データ伝送システムおよびデータ伝送方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6070085A (en) * 1997-08-12 2000-05-30 Qualcomm Inc. Method and apparatus for controlling transmit power thresholds based on classification of wireless communication subscribers
GB0108188D0 (en) * 2001-04-02 2001-08-15 Secr Defence Communication system for underwater use
US7416112B2 (en) 2006-04-05 2008-08-26 Diebold Self-Service Systems Division Of Diebold, Incorporated Automated banking machine system and method
CN101796747B (zh) * 2007-09-03 2013-03-06 三星电子株式会社 Sc-fdma通信系统中的序列跳跃
US8848810B2 (en) 2008-03-05 2014-09-30 Qualcomm Incorporated Multiple transmitter system and method
JP5440836B2 (ja) * 2009-03-24 2014-03-12 ソニー株式会社 受信装置及び方法、プログラム、並びに受信システム
US20140112401A1 (en) * 2012-06-15 2014-04-24 Qualcomm Incorporated 3dynamic configuration of an n-phase polarity data communications link
US8996740B2 (en) * 2012-06-29 2015-03-31 Qualcomm Incorporated N-phase polarity output pin mode multiplexer
WO2014124450A1 (en) * 2013-02-11 2014-08-14 Kandou Labs, S.A. Methods and systems for high bandwidth chip-to-chip communications interface
TW201622362A (zh) * 2014-12-09 2016-06-16 Sony Corp 發送裝置、發送方法、及通訊系統

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010520715A (ja) * 2007-03-02 2010-06-10 クゥアルコム・インコーポレイテッド 3相及び極性符号化されたシリアルインタフェース
JP2013183242A (ja) * 2012-02-29 2013-09-12 Fujitsu Ltd データ伝送装置、データ伝送システムおよびデータ伝送方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110419202A (zh) * 2017-03-24 2019-11-05 索尼半导体解决方案公司 通信设备和通信系统

Also Published As

Publication number Publication date
TW201622362A (zh) 2016-06-16
EP3232624A4 (en) 2018-08-22
US11233680B2 (en) 2022-01-25
JP6631537B2 (ja) 2020-01-15
US20220060357A1 (en) 2022-02-24
CN107005501B (zh) 2021-05-04
JPWO2016092968A1 (ja) 2017-09-21
CN107005501A (zh) 2017-08-01
EP3232624A1 (en) 2017-10-18
EP3232624B1 (en) 2021-03-31
US20170338982A1 (en) 2017-11-23
US11765004B2 (en) 2023-09-19

Similar Documents

Publication Publication Date Title
US11765004B2 (en) Transmission device, reception device, and communication system
US11115245B2 (en) Transmission device and communication system
US10523259B2 (en) Transmitter and communication system
CN111800355A (zh) 传输器、成像系统以及通信系统
CN107113259B (zh) 发送装置、发送方法及通信系统
WO2020241362A1 (ja) 送信装置および通信システム
JP6569682B2 (ja) 送信装置および通信システム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15868441

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016563567

Country of ref document: JP

Kind code of ref document: A

REEP Request for entry into the european phase

Ref document number: 2015868441

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE