WO2016027452A1 - 解析制御装置、解析制御方法及び記録媒体 - Google Patents

解析制御装置、解析制御方法及び記録媒体 Download PDF

Info

Publication number
WO2016027452A1
WO2016027452A1 PCT/JP2015/004091 JP2015004091W WO2016027452A1 WO 2016027452 A1 WO2016027452 A1 WO 2016027452A1 JP 2015004091 W JP2015004091 W JP 2015004091W WO 2016027452 A1 WO2016027452 A1 WO 2016027452A1
Authority
WO
WIPO (PCT)
Prior art keywords
analysis
processing
time width
time
processing device
Prior art date
Application number
PCT/JP2015/004091
Other languages
English (en)
French (fr)
Inventor
洋介 岩松
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP2016543812A priority Critical patent/JPWO2016027452A1/ja
Publication of WO2016027452A1 publication Critical patent/WO2016027452A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5061—Partitioning or combining of resources
    • G06F9/5077—Logical partitioning of resources; Management or configuration of virtualized resources
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/505—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the load
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5061—Partitioning or combining of resources
    • G06F9/5066—Algorithms for mapping a plurality of inter-dependent sub-tasks onto a plurality of physical CPUs

Definitions

  • the present invention relates to an analysis control device for analyzing data, an analysis control method, and a recording medium therefor.
  • a plurality of analysis means for analyzing data to be analyzed are arranged in a plurality of processing devices, and a predetermined analysis is executed in each processing device.
  • An analysis control apparatus is known as an apparatus that controls and determines the arrangement of a plurality of analysis units in a plurality of processing apparatuses.
  • the analysis control device determines an optimal arrangement pattern of the analysis means for the plurality of processing devices so that the load on the analysis processing is not concentrated locally on the specific processing device.
  • Patent Document 1 An example of this type of analysis control apparatus is described in Patent Document 1.
  • the analysis control apparatus described in Patent Document 1 divides a service operated by an overloaded computer cluster into a plurality of time slots at a predetermined time interval, and partially takes over the entire computer cluster system.
  • the analysis control apparatus prevents each computer cluster from being overloaded and efficiently uses the computing resources of the computer cluster.
  • the technique described in Patent Document 1 described above is based on the premise that a part of services executed in a certain computer cluster can be executed as a derived service in another computer cluster. Therefore, the technique described in Patent Document 1 has a problem that the program does not consider an analysis engine that cannot transfer an instance that is executing an analysis process to another processing apparatus. Furthermore, the technique described in Patent Document 1 described above does not include control of causing an intentional delay during service execution and temporarily reducing the load. Therefore, the technique described in Patent Document 1 has a problem that the arrangement cannot be determined in consideration of a load change that occurs when a delay is generated.
  • the first analysis control device includes a predicted load for each time width for one or more analysis means, an allowable delay time allowed by a user for each analysis means, and a plurality of processing devices.
  • An arrangement control means for determining an arrangement pattern, and an arrangement determined by the arrangement control means, each representing a combination of arranging the one or more analysis means to the plurality of processing devices based on each processing capability.
  • the analysis means is arranged in the processing device based on a pattern, and includes analysis control means for designating a delay time and a processing priority for each analysis means and instructing execution of the analysis.
  • a first recording medium includes a computer that includes a predicted load for each time width of one to a plurality of analysis units, a permissible delay time for each analysis unit allowed by a user, and a plurality of Based on the processing capability of each processing device, an arrangement pattern representing a combination of arranging the one or more analyzing means to the plurality of processing devices is determined, and the analyzing means is based on the determined arrangement pattern.
  • a delay time and a priority of processing are designated for each of the analyzing means, and processing for instructing execution of analysis is executed.
  • FIG. 1 is a block diagram showing a configuration of an analysis control device 100 according to the first embodiment of the present invention.
  • FIG. 2 is a schematic diagram illustrating an example of a load variation at the time of analysis on the time axis of the analysis control device 100 according to the first embodiment.
  • FIG. 3 is a schematic diagram illustrating an example of a relationship of the T-second maximum predicted load / T with respect to the time width T during analysis on the time axis of the analysis control device 100 according to the first embodiment.
  • FIG. 4 is a diagram illustrating a hardware configuration example when the analysis control device 100 according to the first embodiment of the present invention is realized by a computer device.
  • FIG. 1 is a block diagram showing a configuration of an analysis control device 100 according to the first embodiment of the present invention.
  • FIG. 2 is a schematic diagram illustrating an example of a load variation at the time of analysis on the time axis of the analysis control device 100 according to the first embodiment.
  • FIG. 3 is a schematic diagram illustrating an example of a
  • FIG. 5 is information stored in the load information storage unit 101 of the analysis control apparatus 100 according to the first embodiment, and is a diagram illustrating the value of the maximum predicted load / T for T seconds of each analysis unit.
  • FIG. 6 is information stored in the time information storage unit 102 of the analysis control apparatus 100 according to the first embodiment, and is a diagram illustrating the value of the allowable delay time of each analysis unit.
  • FIG. 7 is information that is stored in the resource information storage unit 103 of the analysis control apparatus 100 according to the first embodiment, and is a diagram illustrating the value of the processor processing capacity of each processing apparatus.
  • FIG. 8 is a flowchart showing an outline of the operation of analysis means placement control and analysis execution in the analysis control apparatus 100 according to the first embodiment.
  • FIG. 9 is a diagram illustrating a result of calculating an arrangement pattern that can be taken by the analysis unit in the analysis control apparatus 100 according to the first embodiment and a surplus ability score related to the processing apparatus for each of a plurality of time widths. It is.
  • FIG. 10 is a block diagram showing the configuration of the analysis control apparatus 300 according to the second embodiment of the present invention.
  • FIG. 11 is a flowchart showing an outline of the operation of the analysis unit arrangement and analysis execution in the analysis control apparatus 300 according to the second embodiment.
  • FIG. 12 is information stored in the load information storage unit 101 of the analysis control apparatus 300 according to the second embodiment, and is a diagram showing the value of the maximum predicted load / T for T seconds and the coefficient of variation of each analysis unit. .
  • FIG. 13 is a diagram illustrating a result of calculating an arrangement pattern that can be taken by the analysis unit in the analysis control device 300 according to the second embodiment and a surplus ability score related to the processing device for each of a plurality of time widths. It is.
  • FIG. 14 is a block diagram showing the configuration of the analysis control apparatus 400 according to the third embodiment of the present invention.
  • FIG. 15 is a flowchart showing an overview of the arrangement of the analysis means and the operation of the analysis execution in the analysis control apparatus 400 according to the third embodiment.
  • FIG. 16 is information stored in the resource information storage unit 103 of the analysis control apparatus 400 according to the third embodiment, and is a diagram illustrating the value of the processor processing capacity of each processing apparatus.
  • FIG. 17 is a diagram illustrating a result of calculating an arrangement pattern that can be taken by the analysis unit in the analysis control apparatus 400 according to the third embodiment and a surplus ability score related to the processing apparatus for each of a plurality of time widths. It is.
  • FIG. 18 is a block diagram showing a configuration of an analysis control device 500 according to the fourth embodiment of the present invention.
  • FIG. 19 is information stored in the analysis target number information storage unit 111 of the analysis control apparatus 500 according to the fourth embodiment, and is a diagram illustrating the value of the maximum predicted analysis target number / T for T seconds of each analysis unit. is there.
  • FIG. 20 is information stored in the analysis target number load information storage unit 112 of the analysis control device 500 according to the fourth embodiment, and is a diagram illustrating the value of the predicted second load for N analysis targets of each analysis unit. It is.
  • FIG. 21 is a flowchart showing an overview of the arrangement of the analysis means and the analysis execution operation in the analysis control apparatus 500 according to the fourth embodiment.
  • FIG. 22 is a block diagram showing a configuration of an analysis control device 600 according to the fifth embodiment of the present invention.
  • the analysis control device 100 executes the following process for an analysis that requires three analysis units A1, A2, and A3 (not shown). That is, the analysis control apparatus 100 determines how to arrange a maximum of three analysis means in a first processing apparatus (not shown) and a maximum of two analysis means (not shown) that can be arranged. Execute control to The number of processing devices connected to and controlled by the analysis control device 100, the number of analysis means that can be arranged in each processing device, and the number of analysis means required for analysis are not limited to these, and may be any number.
  • the load information storage unit 101 stores the predicted load for each time width related to the three analysis means.
  • FIG. 2 schematically shows the load fluctuation at the time of analysis with respect to the time axis.
  • FIG. 3 schematically shows how the value obtained by dividing the maximum predicted load for T seconds by T decreases as T increases when the time width is T seconds.
  • a data frame for transmitting an analysis processing target from a data distribution device (analysis source) (not shown) to a processing device (not shown).
  • the maximum predicted load is the peak load (P 1 in FIG. 2).
  • the processing device performs the analysis while buffering the data frame and delaying it by a time width of a maximum of 6 seconds. In this case, the processing device can distribute and execute the load at the peak time in the idle time other than the peak time.
  • the delay time width is 6 seconds at the maximum
  • the value obtained by dividing the maximum predicted load of 6 seconds by 6 is smaller than the peak load.
  • the free time other than the peak time increases. For this reason, the value obtained by dividing the maximum predicted load for 600 seconds by 600 is smaller than that when the time width is 6 seconds.
  • the load information storage unit 101 stores the function of the model.
  • the time information storage unit 102 stores a delay time allowed by the user from when the processing device receives analysis source data (analysis processing target) until each analysis unit outputs an analysis result. For example, when there is a user's request to obtain the analysis result of the analysis unit A1 within 6 seconds, the time information storage unit 102 stores the allowable delay time of the analysis unit A1 as 6 seconds.
  • the resource information storage unit 103 stores the processing capability of each processor in the first processing device and the second processing device described above.
  • FIG. 7 is a diagram illustrating an example of the processor processing capacity stored in the resource information storage unit 103.
  • the processor processing capacity of the processing device is stored as a time (milliseconds) in which processing can be executed by the entire processing device per unit time. For example, when the number of processors in the processing device is four, it is assumed that the time during which processing can be executed by the entire processing device per second is 4000 milliseconds. When the processing performance of the processing device is half that of the reference processor, the time that can be executed by the entire processing device per second is 2000 milliseconds. These values may be values calculated from the load values measured and executed, or may be values calculated from theoretical values or the like.
  • the arrangement control unit 104 determines an arrangement pattern representing a combination of arranging a plurality of (three in the present embodiment) analysis means to a plurality of processing apparatuses.
  • the analysis control unit 105 arranges three analysis units in the first processing device and the second processing unit based on the arrangement pattern determined by the arrangement control unit 104, and sets the delay time and processing for each analysis unit. Specify the priority and instruct the execution of the analysis.
  • the analysis control unit 105 may include a delay time control unit and a processing priority control unit (not shown), and these control units may manage the delay time and the processing priority, respectively.
  • FIG. 4 is a diagram illustrating a hardware configuration example when the analysis control device 100 according to the first embodiment of the present invention is realized by a computer device.
  • the computer device 1000 includes a communication interface 10, a CPU (Central Processing Unit) 11, an output device 12, an input device 13, a main storage device 14, and a secondary storage device 15.
  • a communication interface 10 a communication interface 10
  • a CPU Central Processing Unit
  • an output device 12 an input device 13
  • main storage device 14 main storage device 14
  • secondary storage device 15 secondary storage device 15.
  • the communication interface 10 constitutes an input / output interface for communication with the processing device and peripheral terminals.
  • the communication interface 10 also includes an interface for connection control with a network (not shown) connected to the analysis control apparatus 100.
  • the CPU 11 operates the operating system to control the entire computer apparatus 1000 according to the first embodiment of the present invention. Further, the CPU 11 reads a program or data from the secondary storage device 15 to the main storage device 14, for example. Specifically, the CPU 11 of the computer apparatus 1000 operates as the arrangement control unit 104 and the analysis control unit 105 in the first embodiment, and executes various processes based on program control. Further, the CPU 11 of the computer apparatus 1000 is not limited to one and may include two or more CPUs.
  • the output device 12 is realized by a display or a display, for example, and is used for confirming the output.
  • the input device 13 is realized by, for example, a mouse, a keyboard, a built-in key button, etc., and is used for an input operation.
  • the input device 13 is not limited to a mouse, a keyboard, and a built-in key button, and may be a touch panel, for example.
  • the main storage device 14 is a working memory based on the control of the CPU 11.
  • the secondary storage device 15 is, for example, an optical disk, a flexible disk, a magnetic optical disk, an external hard disk, a semiconductor memory, or the like, and records a computer program so that it can be read by a computer.
  • the secondary storage device 15 temporarily or non-temporarily stores a computer program to be executed by the computer device 1000. Therefore, the CPU 11 may read the computer program recorded in the secondary storage device 15 and operate as the arrangement control unit 104 and the analysis control unit 105 according to the program.
  • the computer program may be downloaded from an external computer (not shown) connected to the communication network.
  • the secondary storage device 15 of the computer apparatus 1000 functions as the load information storage unit 101, the time information storage unit 102, and the resource information storage unit 103 in the first embodiment.
  • FIG. 8 is a flowchart showing an outline of the operation of analysis means arrangement control and analysis execution in the analysis control apparatus 100 according to the first embodiment. Note that the processing according to this flowchart may be executed based on the program control by the CPU 11 described above. Further, the value of the maximum predicted load for T seconds / T stored in the load information storage unit 101, the value of the allowable delay time stored in the time information storage unit 102, and the value of the processor processing capacity stored in the resource information storage unit 103 are as described in FIGS. 5, 6, and 7, respectively. That is, each value is stored in association with information representing the analysis means or information representing the processing device.
  • the arrangement control unit 104 first sets a plurality of time widths with reference to the time information storage unit 102 (step S101).
  • the setting of the time width will be described with reference to FIG.
  • the arrangement control unit 104 sets a plurality of time widths to two types of 6 seconds and 600 seconds.
  • the arrangement control unit 104 may set the plurality of time widths by further subdividing the values stored in the time information storage unit 102. For example, the arrangement control unit 104 may set a plurality of time widths to 6 seconds, 60 seconds, and 600 seconds.
  • the placement control unit 104 obtains surplus ability scores related to the placement patterns that can be taken by the analysis means A1, A2, and A3 (not shown) and the processing devices (first and second processing devices) that are not shown (Step S101). Calculation is performed for each of the plurality of time widths set in (Step S102).
  • FIG. 9 is a diagram illustrating an example of a result of calculating surplus ability scores for the arrangement patterns P1, P2, P3, and P4.
  • the surplus capacity score is a numerical value obtained by predicting the surplus capacity of the processing apparatus.
  • the surplus ability score for the time span T is calculated as follows. First, the arrangement control unit 104 enumerates analysis means arranged in the corresponding processing apparatus, whose allowable delay time is equal to or less than the time width T. Next, the arrangement control unit 104 calculates a predicted load in the time span T for those analysis means, and calculates a total predicted load obtained by adding the predicted loads. The placement control unit 104 sets a value obtained by subtracting the total predicted load from the processing capability of the corresponding processing device as a surplus capability score.
  • step S102 the surplus ability score is calculated using the values described in FIG. 5, FIG. 6, and FIG.
  • the arrangement pattern P1 represents an arrangement pattern in which the analysis units A1, A2, and A3 are arranged in the first processing apparatus and the analysis unit is not arranged in the second processing apparatus.
  • the arrangement pattern P2 represents an arrangement pattern in which the analysis units A1 and A2 are arranged in the first processing device and the analysis unit A3 is arranged in the second processing device.
  • the arrangement pattern P3 represents an arrangement pattern in which the analysis units A1 and A3 are arranged in the first processing device and the analysis unit A2 is arranged in the second processing device.
  • the arrangement pattern P4 represents an arrangement pattern in which the analysis unit A1 is arranged in the first processing apparatus and the analysis units A2 and A3 are arranged in the second processing apparatus.
  • the calculation of the surplus capacity score of the first processing device in the arrangement pattern P1 will be described.
  • the time width is 6 seconds
  • the maximum predicted load / T for T seconds of the analyzing means A1 is 2000-100 ⁇ lnT
  • the maximum predicted load / T for T seconds of the analysis means A2 is 1800-100 ⁇ lnT It is.
  • the time width is 600 seconds
  • the maximum predicted load / T for T seconds of the analyzing means A1 is 2000-100 ⁇ lnT
  • the maximum predicted load / T for T seconds of the analysis means A2 is 1800-100 ⁇ lnT
  • the maximum predicted load / T for T seconds of the analysis means A3 is 4000-400 ⁇ lnT It is.
  • the arrangement control unit 104 calculates an arrangement pattern that can be taken by the analysis unit and a surplus ability score related to the processing apparatus for each of the plurality of time widths set in step S101.
  • the results of calculating surplus ability scores for the remaining arrangement patterns P2, P3, and P4 are as shown in the table of FIG.
  • the placement control unit 104 selects an optimum placement pattern based on the surplus ability score calculated in step S102 (step S103).
  • the arrangement control unit 104 extracts a minimum value for each arrangement pattern from the surplus ability scores calculated for each arrangement pattern, each processing device, and each time width.
  • the arrangement control unit 104 calculates the maximum value among the minimum values of the surplus ability scores for each of the arrangement patterns.
  • the arrangement control unit 104 selects an arrangement pattern having the maximum value as an optimum arrangement pattern.
  • the minimum value of the surplus ability score of the arrangement pattern P1 is 38.16.
  • the minimum value of the surplus ability score of the arrangement pattern P2 is 558.35
  • the minimum value of the surplus ability score of the arrangement pattern P3 is 1198.46
  • the minimum value of the surplus ability score of the arrangement pattern P4 is 1398.46.
  • the arrangement control unit 104 selects an arrangement pattern P4 that takes the maximum value of 1398.46 among the minimum values of the surplus ability scores for each of the arrangement patterns, as the optimum arrangement pattern.
  • the analysis control unit 105 arranges all analysis units in the first processing apparatus and the second processing apparatus based on the arrangement pattern determined by the arrangement control unit 104 in step S103. Then, the analysis control unit 105 designates the delay time and the processing priority shown in FIG. 6 for each analysis unit, and instructs the execution of the analysis (step S104).
  • the processing priority is a priority for scheduling to execute for a longer time among the analysis means A1, A2, and A3. Therefore, the analysis control unit 105 always controls the delay time and the processing priority for all the analyzing means arranged in the first processing device and the second processing device.
  • the delay time and the processing priority may be controlled by the control unit in the first processing device and the second processing device (not shown) instead of the analysis control unit 105.
  • the analysis control unit 105 designates the delay time and the processing priority to the control units in the first processing device and the second processing device (not shown). Further, control units in the first processing apparatus and the second processing apparatus (not shown) control the analyzing means arranged in the own apparatus based on the designated delay time and processing priority.
  • the analysis control apparatus 100 ends the arrangement of the analysis means and the analysis execution operation.
  • the above-described analysis control apparatus 100 can efficiently execute a plurality of analysis means by a plurality of processing apparatuses even when the instance being analyzed is not transferred to another processing apparatus.
  • the arrangement control unit 104 sets a plurality of time widths based on the allowable delay time information, and sums the predicted loads of the analysis means that are preferentially executed based on the predicted load information for each time width. To calculate the surplus capacity score for each time width of the processing device. Secondly, the arrangement control unit 104 selects, as an optimum arrangement pattern, an arrangement pattern having the smallest minimum value for the surplus ability score calculated for each arrangement pattern. Third, these processes are performed before the analysis process is executed. Thereby, the analysis control apparatus 100 can shift the peak of the load by delaying the analysis of the specific analysis means by a suitable time width.
  • the analysis control apparatus 100 performs the process of leveling the load among the plurality of processing apparatuses before executing the analysis process. For this reason, the analysis control apparatus 100 can obtain an effect that a plurality of analysis units can be efficiently executed by a plurality of processing apparatuses even when an instance being analyzed is not transferred to another processing apparatus.
  • FIG. 10 is a block diagram showing a configuration of an analysis control apparatus 300 according to the second embodiment of the present invention.
  • the analysis control apparatus 300 has a load information storage unit 106 instead of the load information storage unit 101 and a placement control instead of the placement control unit 104, as compared with that of the first embodiment.
  • Each unit 107 is provided.
  • the load information storage unit 106 stores the maximum predicted load / T and the coefficient of variation for T seconds for the analysis units A1, A2, and A3, respectively, in the first embodiment.
  • the coefficient of variation is a value obtained by dividing the standard deviation by the arithmetic average.
  • the variation coefficient is expressed as a relative variation using the maximum predicted load / T for T seconds as an arithmetic average.
  • the value of the coefficient of variation may be calculated from the load value measured by executing the analysis, or may be calculated from a theoretical value or the like.
  • the arrangement control unit 107 in the second embodiment calculates a surplus capacity score for the time span T as follows. First, the arrangement control unit 107 enumerates analysis means arranged in the corresponding processing apparatus, whose allowable delay time is equal to or less than the time width T. Next, the arrangement control unit 107 calculates the average and variance of the predicted loads in the time span T for those analysis means, and calculates the average and variance of the total predicted loads. From the processing capacity of the corresponding processing device and the average and variance of the total predicted load, the placement control unit 107 calculates a probability that the load does not exceed the processing capacity of the processing device, and sets it as a surplus capacity score.
  • FIG. 11 is a flowchart showing an outline of the arrangement of the analysis means and the operation of the analysis execution in the analysis control apparatus 300 according to the second embodiment. Note that the processing according to this flowchart may be executed based on the program control by the CPU 11 of the computer apparatus 1000 described above. Also, the value of T-second maximum predicted load / T and the coefficient of variation stored in the load information storage unit 106 are as shown in FIG. The value of the allowable delay time stored in the time information storage unit 102 and the value of the processor processing capacity stored in the resource information storage unit 103 are the same as those in the first embodiment, that is, as described in FIGS. And
  • the arrangement control unit 107 first sets a plurality of time widths with reference to the time information storage unit 102 (step S201).
  • the placement control unit 107 calculates a surplus ability score for each of the plurality of time widths set in step S201 in relation to the placement pattern that the analyzing means can take and the processing device (step S202).
  • step S202 the calculation of the surplus ability score in step S202 is actually calculated using the values described in FIG. 12, FIG. 6, and FIG.
  • the calculation of the surplus capacity score of the first processing device in the arrangement pattern P1 will be described.
  • the time width is 6 seconds
  • the average of the T-second maximum predicted load / T of the analysis means A1 is 2000-100 ⁇ lnT
  • the variation coefficient of the T-second maximum predicted load / T of the analysis unit A1 is 0.5
  • the variation coefficient of the T-second maximum predicted load / T of the analysis unit A1 is 0.5
  • the processor capacity of the first processing device is 4000. Assuming that the total predicted load follows a normal distribution, when the average is 3441.65 and the variance is 1485617.71, a probability not exceeding 4000 can be calculated, and the value is 0.677. Therefore, the surplus ability score is 0.677.
  • the surplus capability score is 4000 regardless of whether the time width is 6 seconds or 600 seconds, as in the first embodiment. Obviously.
  • the arrangement control unit 107 calculates an arrangement pattern that can be taken by the analysis unit and a surplus ability score related to the processing apparatus for each of the plurality of time widths set in step S201.
  • FIG. 13 is a diagram illustrating an example of a result of calculating surplus ability scores for the remaining arrangement patterns P2, P3, and P4.
  • the analysis control unit 105 selects an optimal arrangement pattern based on the calculated surplus ability score (step S203). Based on the arrangement pattern, the analysis control unit 105 arranges all the analysis means in the first processing apparatus and the second processing apparatus, designates the delay time and the processing priority for each analysis means, and performs analysis. Is instructed to execute (step S204). In the case of the surplus ability score of FIG. 13, the arrangement control unit 107 selects the arrangement pattern P4 that takes 0.951, which is the maximum value, among the minimum values of the surplus ability scores for each arrangement pattern as the optimum arrangement pattern. To do.
  • the analysis control apparatus 300 ends the operation of the analysis unit arrangement and analysis execution.
  • the above-described analysis control apparatus 300 according to the present embodiment can obtain the same effects as those of the first embodiment even when there is a variation in the predicted load of each analysis means.
  • the placement control unit 107 calculates a probability that the processing capacity of the first processing device and the second processing device does not exceed based on the average and variation coefficient of the predicted load of each analysis unit, and surplus capacity Use as a score. Therefore, the analysis control apparatus 300 can obtain the same effect as that of the first embodiment even when there is a variation in the predicted load of each analysis unit.
  • FIG. 14 is a block diagram showing a configuration of an analysis control apparatus 400 according to the third embodiment of the present invention.
  • the analysis control device 400 includes an arrangement control unit 109 instead of the arrangement control unit 104 as compared with that of the first embodiment.
  • the first is that the arrangement control unit 109 selects an optimal arrangement pattern based on the determination of whether the surplus ability score for each time width average and the surplus ability score includes a negative number. Different from the embodiment.
  • the arrangement control unit 109 calculates an optimal arrangement pattern as follows. First, the placement control unit 109 calculates an average of surplus ability scores related to the placement pattern and the processing device for each time width. Next, the arrangement control unit 109 determines whether the surplus ability score includes a negative number for each arrangement pattern. Furthermore, the arrangement control unit 109 calculates the maximum value among the averages of the surplus ability scores for each time width when the surplus ability score does not include a negative number. The placement control unit 109 selects the placement pattern having the maximum value as the optimum placement pattern.
  • FIG. 15 is a flowchart showing an overview of the arrangement of analysis means and the operation of analysis execution in the analysis control apparatus 400 according to the third embodiment. Note that the processing according to this flowchart may be executed based on the above-described program control by the CPU.
  • the processor processing capacity values stored in the resource information storage unit 103 in this embodiment are as shown in FIG.
  • the value of the maximum predicted load / T for T seconds stored in the load information storage unit 101 and the value of the allowable delay time stored in the time information storage unit 102 are the same as those in the first embodiment, that is, in FIGS. As stated.
  • the arrangement control unit 109 first sets a plurality of time widths with reference to the time information storage unit 102 (step S301).
  • the placement control unit 109 calculates a surplus ability score for each placement pattern that can be taken by the analysis means, for each processing device, and for each of the plurality of time widths set in step S301 (step S302).
  • the placement control unit 109 selects an optimum placement pattern based on the surplus ability score calculated in step S302 (step S303).
  • step S303 the selection of the optimum arrangement pattern in step S303 is actually selected based on the surplus ability score calculated using the values described in FIG. 5, FIG. 6, and FIG.
  • the arrangement pattern and the calculation method are the same as those in the first embodiment, and the calculated surplus ability score is as described in FIG.
  • the arrangement control unit 109 calculates an average of surplus ability scores for each time width related to all arrangement patterns and processing devices. In the second processing apparatus, the surplus ability score when the time width is 6 seconds is 3000, and the surplus ability score when the time width is 600 seconds is 3000. Therefore, the arrangement control unit 109 determines that the surplus ability score includes a negative number in the arrangement pattern P1.
  • the arrangement control unit 109 determines whether the surplus ability score includes a negative number for every arrangement pattern. Regarding the arrangement patterns P1, P2, P3, and P4, those whose surplus ability scores do not include a negative number are P3 and P4, and among these, the average maximum surplus ability score for each time width is 1609.43. The arrangement control unit 109 selects the arrangement pattern P3 having the maximum value.
  • the analysis control unit 105 arranges all analysis means in the first processing apparatus and the second processing apparatus.
  • the analysis control unit 105 designates a delay time and processing priority for each analysis unit, and instructs the execution of the analysis (step S304). These processes are the same as those in the first embodiment.
  • the analysis control device 400 finishes the arrangement of the analysis means and the analysis execution operation.
  • the above-described analysis control device 400 in the present embodiment can maximize the surplus capacity of one processing device within a range in which a plurality of processing devices are not overloaded.
  • the placement control unit 109 calculates an average of surplus ability scores for each time width related to the placement pattern and the processing device, and determines whether the surplus ability score includes a negative number for each placement pattern. To do. Secondly, the arrangement control unit 109 extracts only arrangement patterns whose surplus ability scores do not include negative numbers, and selects an arrangement pattern that maximizes the average of the surplus ability scores for each time width. Third, if the surplus score is a negative number, the total predicted load exceeds the processor processing capacity, which is an overload state. Therefore, since an arrangement pattern that is in an overload state can be excluded, the analysis control apparatus 300 has an effect that the surplus capacity of one processing apparatus can be maximized within a range in which a plurality of processing apparatuses do not become overloaded. It is done.
  • FIG. 18 is a block diagram showing a configuration of an analysis control apparatus 500 according to the fourth embodiment of the present invention.
  • the analysis control apparatus 500 includes an arrangement control unit 110 instead of the arrangement control unit 104 and the number of objects to be analyzed instead of the load information storage unit 101, as compared with that of the first embodiment.
  • An information storage unit 111 and an analysis target number load information storage unit 112 are provided.
  • the arrangement control unit 110 includes the analysis target number N stored in the analysis target number load information storage unit 112 and the maximum predicted analysis target number T / T seconds stored in the analysis target number information storage unit 111.
  • the first execution point is calculated in that a predicted load for each time width is calculated based on a second predicted load at the time, and a surplus capacity score is calculated for each arrangement pattern, for each processing device, and for each of a plurality of time widths. Different from form.
  • the analysis target number information storage unit 111 stores a predicted analysis target number for each time width included in data distributed to each analysis means by a data distribution device (not shown).
  • the maximum number of prediction analysis targets is the number of analysis targets at the peak.
  • data frames including the number of objects to be analyzed at peak time can be distributed and executed in free time other than peak time, so 6 seconds
  • the value obtained by dividing the maximum number of predicted analysis objects by 6 is smaller than the number of analysis objects at the peak time.
  • the time width is smaller than that in the case of 6 seconds. That is, when the time width is T seconds, the maximum number of prediction analysis targets / T for T seconds decreases as T increases.
  • modeling is performed when the maximum number of prediction analysis targets / T for T seconds decreases logarithmically as T increases, and the function is stored.
  • the value of the maximum number of prediction analysis targets / T for T seconds is not limited to the example illustrated in FIG. 19, and may be stored using another function or a table format.
  • the coefficients and tabular values of these functions may be calculated from the measured number of analysis targets, or may be calculated from theoretical values.
  • the analysis target number load information storage unit 112 stores the predicted load corresponding to the number of analysis targets included in the data for the execution of the analysis means A1, A2, and A3.
  • the analysis means A1, A2, and A3 perform a process of detecting a plurality of analysis objects included in the video data and extracting their features.
  • the load is the sum of the load for detecting the analysis target and the load for extracting the features for each number of analysis targets. That is, when the number of analysis objects included in the data is N, the analysis load increases according to N.
  • the analysis target number load information storage unit 112 models the second predicted load for N analysis targets linearly as N increases, and stores the function.
  • the value of the predicted second load at the time of N analysis targets is not limited to the example illustrated in FIG. 20, and may be stored using another function or a table format.
  • the coefficients and tabular values of these functions may be calculated from load values measured by executing analysis, or may be calculated from theoretical values or the like.
  • the placement control unit 110 calculates a surplus ability score as follows. First, the arrangement control unit 110 enumerates analysis means arranged in a corresponding processing apparatus, whose allowable delay time is equal to or less than the time width T. Next, the arrangement control unit 110 refers to the analysis target number information storage unit 111, and calculates the predicted analysis target number in the time span T for the connected data distribution apparatus for each analysis unit. Next, the arrangement control unit 110 refers to the analysis target number load information storage unit 112 and calculates a predicted load corresponding to the number of analysis targets for each of the analysis means. Furthermore, the arrangement control unit 110 calculates a total predicted load obtained by adding the predicted loads. The placement control unit 110 sets a value obtained by subtracting the total predicted load from the processing capability of the corresponding processing device as a surplus capability score.
  • FIG. 21 is a flowchart showing an overview of the arrangement of the analysis means and the operation of the analysis execution in the analysis control apparatus 500 according to the fourth embodiment. Note that the processing according to this flowchart may be executed based on the above-described program control by the CPU.
  • the value of the T-second maximum predicted analysis target number / T stored in the analysis target number information storage unit 111 in the present embodiment is as shown in FIG. 19, when N analysis targets are stored in the analysis target number load information storage unit 112.
  • the value of the predicted load per second is as described in FIG.
  • the value of the allowable delay time stored in the time information storage unit 102 and the value of the processor processing capacity stored in the resource information storage unit 103 are the same as those in the first embodiment, that is, as described in FIGS. And
  • the placement control unit 110 refers to the time information storage unit 102 and sets a plurality of time widths (step S401).
  • the placement control unit 110 predicts the number of analysis targets stored in the analysis target number information storage unit 111 for T seconds / T, and the second prediction for N analysis targets stored in the analysis target number load information storage unit 112. A predicted load for each time width is calculated based on the load. Further, the arrangement control unit 110 calculates an arrangement pattern that can be taken by the analysis unit and a surplus ability score related to the processing apparatus for each of the plurality of time widths set in step S401 (step S402).
  • step S402 the surplus ability score in step S402 is actually calculated using the values described in FIG. 19, FIG. 20, FIG. 6, and FIG.
  • the T-second maximum predicted analysis target number / T of data received by the analysis unit A1 from a data distribution device is 5-0.5 ⁇ lnT
  • the T-second maximum predicted analysis target number / T of data received by the analysis unit A2 from a data distribution device is 2-0.25 ⁇ lnT It is.
  • the predicted load per second when N analysis objects of the analysis means A1 are 1000 + 200 ⁇ N The predicted load for second when N analysis objects of the analysis means A2 are 1000 + 400 ⁇ N It is.
  • the arrangement control unit 110 calculates a surplus capacity score for every arrangement pattern, each processing device, and each time width.
  • the analysis control unit 105 selects an optimal arrangement pattern based on the calculated surplus ability score (step S403). Based on the selected arrangement pattern, the analysis control unit 105 arranges all analysis means in the first processing apparatus and the second processing apparatus. Furthermore, the analysis control unit 105 designates a delay time and a processing priority for each analysis unit, and instructs execution of the analysis (step S404). These processes are the same as those in the first embodiment.
  • the analysis control device 500 ends the arrangement of the analysis means and the analysis execution operation.
  • the above-described analysis control device 500 in the present embodiment can obtain the same effects as those of the first embodiment even when the prediction loads for each time width of the analysis means A1, A2, and A3 are not directly stored.
  • the analysis control device 500 stores the analysis target number information storage unit 111 that stores the maximum predicted analysis target number / T for T seconds and the analysis target number load information storage unit that stores the predicted prediction load for N analysis targets. 112. Therefore, since the prediction load for each time width of the analysis means A1, A2, A3 is indirectly calculated, the analysis control apparatus 500 does not directly store the prediction load for each time width of the analysis means A1, A2, A3. As a result, an effect similar to that of the first embodiment can be obtained.
  • FIG. 22 is a block diagram showing a configuration of an analysis control apparatus 600 according to the fifth embodiment of the present invention.
  • An analysis control device 600 according to the fifth embodiment corresponds to the basic configuration of the first to fourth embodiments described above.
  • the analysis control device 600 does not include the load information storage unit 101, the time information storage unit 102, and the resource information storage unit 103 as compared with that of the first embodiment.
  • the processing capacity for each of the plurality of processing devices stored in the time and resource information storage unit 103 is stored in an external or internal storage device (not shown).
  • the external or internal storage device may be a single storage device that stores all information, or may be a plurality of storage devices that store one or more pieces of each piece of information.
  • the operation of the analysis control device 600 is the same as that of the first embodiment, and the effect of the analysis control device 600 is also the same.
  • the analysis control device 600 includes an arrangement control unit 104 and an analysis control unit 105.
  • the arrangement control unit 104 determines an arrangement pattern representing a combination in which one or more analysis units are arranged in a plurality of processing devices.
  • the arrangement pattern is determined based on the predicted load for each time width for one or more analysis means, the allowable delay time allowed by the user for each analysis means, and the processing capability for each of the plurality of processing devices. Is done.
  • the analysis control unit 105 Based on the arrangement pattern determined by the arrangement control unit 104, the analysis control unit 105 arranges the analysis unit in the processing device, specifies the delay time and the processing priority for each analysis unit, and instructs the execution of the analysis. To do.
  • An arrangement control means for determining an arrangement pattern representing a combination of arranging one or more analysis means to the plurality of processing devices, and the analysis means based on the arrangement pattern determined by the arrangement control means.
  • An analysis control device comprising: an analysis control device disposed in the device, designating a delay time and a processing priority for each of the analysis devices, and instructing execution of the analysis.
  • the arrangement control means sets a plurality of time widths, calculates a predicted load for each analysis means only for the analysis means whose allowable delay time is shorter than the time width for each time width, and The analysis control device according to appendix 1, wherein the surplus capacity of the processing device for each time width is calculated based on the predicted load for each analysis means.
  • positioning control means subtracts the value which reduced the value of the total prediction load which totaled the prediction load for every time width for every said analysis means from the value of the processing capacity of the said said processing apparatus for every time width.
  • positioning control means calculates the minimum value of the surplus capability for every said processing apparatus and every time width for every arrangement pattern, and selects the arrangement pattern which maximizes the minimum value as an optimal arrangement pattern
  • the analysis control apparatus according to 1.
  • positioning control means calculates the probability which does not exceed the value of the processing capability of the said said processing apparatus from the average and dispersion
  • the analysis control device according to appendix 1 or 2, wherein the surplus capacity of the processing device is set.
  • positioning control means calculates the average of the surplus capacity for every time width for every said processing apparatus, calculates the maximum value of the average of surplus capacity for every arrangement pattern, and also for every arrangement pattern Note that it is determined whether or not the surplus capacity for each processing apparatus and each time width includes a negative number, and the surplus capacity does not include a negative number and the layout pattern that maximizes the average maximum surplus capacity is selected as an optimal layout pattern
  • the analysis control apparatus according to 1.
  • the surplus capacity of the said processing apparatus for every time width is obtained by subtracting the value of the total predicted load, which is the sum of the predicted loads for each time width of each analysis means, from the value of the processing capacity of the corresponding processing apparatus.
  • Additional remark 8 (Additional remark 11) The analysis control of Additional remark 8 which calculates the minimum value of the surplus capability for every said processing apparatus and every time width for every arrangement pattern, and selects the arrangement pattern which maximizes the minimum value as an optimal arrangement pattern Method.
  • a plurality of time widths are set, and for each time width, a predicted load for each analysis means is calculated only for the analysis means whose allowable delay time is shorter than the time width, and a predicted load for each analysis means
  • the surplus capacity of the said processing apparatus for every time width is obtained by subtracting the total predicted load value obtained by summing the predicted loads for each time width for each of the analysis means from the value of the processing capacity of the corresponding processing apparatus.
  • Supplementary note 18 causes a computer to execute a process of calculating a minimum value of surplus capacity for each processing device and each time width for each arrangement pattern and selecting an arrangement pattern that maximizes the minimum value as an optimum arrangement pattern 15.
  • Additional remark 21 The program of Additional remark 15 which makes a computer perform the process which calculates the prediction load for every time from the prediction analysis target number for every time width contained in data, and the prediction load for every analysis target number is a computer.
  • a readable recording medium A readable recording medium.
  • Analysis control device 101 100, 300, 400, 500, 600 Analysis control device 101, 106 Load information storage unit 102 Time information storage unit 103 Resource information storage unit 104, 107, 109, 110 Arrangement control unit 105 Analysis control unit 111 Analysis target number information storage unit 112 Number of Analyzed Objects Load Information Storage Unit 1000 Computer Device

Abstract

　解析処理実行中のインスタンスを他の処理装置に移行できない場合も複数の処理装置で複数の解析エンジンを効率的に実行させることが可能な解析制御装置を提供する。　１つ乃至複数の解析手段毎の時間幅毎の予測負荷と、利用者が許容する前記解析手段毎の許容遅延時間と、複数の処理装置毎の処理能力とに基づいて、前記１つ乃至複数の解析手段をそれぞれ前記複数の処理装置へと配置する組み合わせを表す、配置パターンを決定し、決定した配置パターンに基づき、前記解析手段を前記処理装置に配置し、それぞれの前記解析手段に対して遅延時間と処理の優先度を指定し、解析の実行を指示する。

Description

解析制御装置、解析制御方法及び記録媒体
　本発明は、データを解析するための解析制御装置、解析制御方法、及びそのための記録媒体に関する。
　解析対象となるデータの解析のための複数の解析手段は、複数の処理装置に配置され、それぞれの処理装置において所定の解析が実行される。解析制御装置は、複数の解析手段を複数の処理装置へ配置することを制御及び決定する装置として、知られている。しかしながら、解析処理対象となるデータの内容に応じて、それぞれの解析手段に掛かる負荷は、大きく変動する。このため、特定の処理装置に局所的に解析処理に掛かる負荷が集中しないよう、解析制御装置は、複数の処理装置に対する最適な解析手段の配置パターンを決定する。
　この種の解析制御装置の一例が特許文献１に記載されている。特許文献１に記載された解析制御装置は、過負荷の計算機クラスタが運用するサービスを所定の時間間隔で複数のタイムスロットに分割し、一部を計算機クラスタシステム全体で肩代わりする。これによって、解析制御装置は、各計算機クラスタが過負荷になることを防ぐとともに、計算機クラスタの計算資源を効率的に使用する。
特許第４２８６７０３号公報
　しかしながら、上述した特許文献１に記載された技術は、ある計算機クラスタで実行するサービスの一部を、派生サービスとして他の計算機クラスタで実行できることが前提となっている。したがって、特許文献１に記載された技術は、そのプログラムにおいては、解析処理実行中のインスタンスを他の処理装置に移行できない解析エンジンについては考慮していないという問題点がある。さらに、上述した特許文献１に記載された技術は、サービス実行中に意図的な遅延を発生させ、一時的に負荷を低減する、という制御を含まない。したがって、特許文献１に記載された技術は、遅延を発生させる場合に起こる負荷の変化を考慮して配置を決定することができないという問題点がある。
　本発明の目的の一例は、上述した問題点を解決できる解析制御装置、解析制御方法および記録媒体を提供することにある。
　本発明の一形態における第１の解析制御装置は、１つ乃至複数の解析手段毎の時間幅毎の予測負荷と、前記解析手段毎の利用者が許容する許容遅延時間と、複数の処理装置毎の処理能力とに基づいて、前記１つ乃至複数の解析手段をそれぞれ前記複数の処理装置へと配置する組み合わせを表す、配置パターンを決定する配置制御手段と、前記配置制御手段が決定した配置パターンに基づき、前記解析手段を前記処理装置に配置し、それぞれの前記解析手段に対して遅延時間と処理の優先度を指定し、解析の実行を指示する解析制御手段とを含む。
　本発明の一形態における第１の解析制御方法は、１つ乃至複数の解析手段毎の時間幅毎の予測負荷と、利用者が許容する前記解析手段毎の許容遅延時間と、複数の処理装置毎の処理能力とに基づいて、前記１つ乃至複数の解析手段をそれぞれ前記複数の処理装置へと配置する組み合わせを表す、配置パターンを決定し、決定した配置パターンに基づき、前記解析手段を前記処理装置に配置し、それぞれの前記解析手段に対して遅延時間と処理の優先度を指定し、解析の実行を指示する。
　本発明の一形態における第１の記録媒体は、コンピュータに、１つ乃至複数の解析手段毎の時間幅毎の予測負荷と、利用者が許容する前記解析手段毎の許容遅延時間と、複数の処理装置毎の処理能力とに基づいて、前記１つ乃至複数の解析手段をそれぞれ前記複数の処理装置へと配置する組み合わせを表す、配置パターンを決定し、決定した配置パターンに基づき、前記解析手段を前記処理装置に配置し、それぞれの前記解析手段に対して遅延時間と処理の優先度を指定し、解析の実行を指示する処理を実行させる。
　本発明によれば、解析処理実行中のインスタンスを他の処理装置に移行できない場合も複数の処理装置で複数の解析エンジンを効率的に実行させることが可能という効果が得られる。
図１は、本発明の第１の実施の形態における解析制御装置１００の構成を示すブロック図である。 図２は、第１の実施の形態における解析制御装置１００の時間軸での解析時における負荷変動の一例を示した模式図である。 図３は、第１の実施の形態における解析制御装置１００の時間軸での解析時において、時間幅Ｔに対するＴ秒間最大予測負荷／Ｔの関係の一例を示した模式図である。 図４は、本発明の第１の実施の形態における解析制御装置１００をコンピュータ装置で実現した場合のハードウェア構成例を示す図である。 図５は、第１の実施の形態における解析制御装置１００の負荷情報記憶部１０１に記憶される情報であり、各解析手段のＴ秒間最大予測負荷／Ｔの値を示す図である。 図６は、第１の実施の形態における解析制御装置１００の時間情報記憶部１０２に記憶される情報であり、各解析手段の許容遅延時間の値を示す図である。 図７は、第１の実施の形態における解析制御装置１００の資源情報記憶部１０３に記憶される情報であり、各処理装置のプロセッサ処理能力の値を示す図である。 図８は、第１の実施の形態における解析制御装置１００での解析手段の配置制御と解析実施の動作の概要を示すフローチャートである。 図９は、第１の実施の形態における解析制御装置１００での解析手段がとりうる配置パターンと、処理装置とに関連する余剰能力スコアを、複数の時間幅毎に、算出した結果を示す図である。 図１０は、本発明の第２の実施の形態における解析制御装置３００の構成を示すブロック図である。 図１１は、第２の実施の形態における解析制御装置３００での解析手段の配置と解析実施の動作の概要を示すフローチャートである。 図１２は、第２の実施の形態における解析制御装置３００の負荷情報記憶部１０１に記憶される情報であり、各解析手段のＴ秒間最大予測負荷／Ｔの値と変動係数を示す図である。 図１３は、第２の実施の形態における解析制御装置３００での解析手段がとりうる配置パターンと、処理装置とに関連する余剰能力スコアを、複数の時間幅毎に、算出した結果を示す図である。 図１４は、本発明の第３の実施の形態における解析制御装置４００の構成を示すブロック図である。 図１５は、第３の実施の形態における解析制御装置４００での解析手段の配置と解析実施の動作の概要を示すフローチャートである。 図１６は、第３の実施の形態における解析制御装置４００の資源情報記憶部１０３に記憶される情報であり、各処理装置のプロセッサ処理能力の値を示す図である。 図１７は、第３の実施の形態における解析制御装置４００での解析手段がとりうる配置パターンと、処理装置とに関連する余剰能力スコアを、複数の時間幅毎に、算出した結果を示す図である。 図１８は、本発明の第４の実施の形態における解析制御装置５００の構成を示すブロック図である。 図１９は、第４の実施の形態における解析制御装置５００の解析対象数情報記憶部１１１に記憶される情報であり、各解析手段のＴ秒間最大予測解析対象数／Ｔの値を示す図である。 図２０は、第４の実施の形態における解析制御装置５００の解析対象数負荷情報記憶部１１２に記憶される情報であり、各解析手段の解析対象Ｎ件時の秒間予測負荷の値を示す図である。 図２１は、第４の実施の形態における解析制御装置５００での解析手段の配置と解析実施の動作の概要を示すフローチャートである。 図２２は、本発明の第５の実施の形態における解析制御装置６００の構成を示すブロック図である。
　次に、本発明の実施形態について図面を参照して詳細に説明する。
　　［第１の実施の形態］
　図１は、本発明の第１の実施の形態における解析制御装置１００の構成を示すブロック図である。図１を参照すると、解析制御装置１００は、負荷情報記憶部１０１と時間情報記憶部１０２と資源情報記憶部１０３と配置制御部１０４と解析制御部１０５と、を備える。なお、配置制御部１０４は、一般的に配置制御手段、解析制御部１０５は、一般的に解析制御手段と呼ぶことができる。
　本実施形態では、図示しない解析手段Ａ１、Ａ２、Ａ３の３つの解析手段を必要とする解析に関して、解析制御装置１００は、次のような処理を実行する。すなわち、解析制御装置１００は、最大３つの解析手段を配置可能な図示されない第１の処理装置と最大２つの解析手段を配置可能な図示されない第２の処理装置にどのように配置するかを決定する制御を実行する。解析制御装置１００に接続され制御される処理装置の数やそれぞれの処理装置において配置可能な解析手段の数、解析で必要とする解析手段の数は、これらに限らず、いくつでもよい。
　次に、第１の実施の形態における解析制御装置１００の構成について説明する。
　負荷情報記憶部１０１は、３つの解析手段に関する、時間幅毎の予測負荷を記憶する。
　ここで、処理装置は、解析手段Ａ１、Ａ２、Ａ３における処理の実行を遅延させながら解析処理を実行する場合、図２及び図３に示すように、時間幅毎の予測負荷が変化する。その変化の例について、図２および図３を用いて詳しく説明する。
 図２は、時間軸に対する解析時の負荷変動を模式的に表す。
　図３は、時間幅をＴ秒とするとき、Ｔが増加するのに応じて、Ｔ秒間の最大の予測負荷をＴで除した値が減少する様子を模式的に表す。例えば、図示しないデータ配信装置（解析元）から解析処理対象を図示しない処理装置に送信するデータフレームが存在することを仮定する。データフレームが、処理装置でバッファリングされない場合、最大の予測負荷は、ピーク時の負荷（図２におけるＰ１）となる。処理装置は、データフレームをバッファリングすることによって、最大６秒間の時間幅で遅延させながら解析を実行する。この場合、処理装置は、ピーク時の負荷をピーク時以外の空き時間に分散して実行できる。たとえば、遅延の時間幅が最大６秒である場合、６秒間の最大の予測負荷を６で除した値は、ピーク時の負荷より小さくなる。また、データフレームをバッファリングによって、最大６００秒間の時間幅で遅延させながら解析を実行する場合、ピーク時以外の空き時間が増加する。このため、６００秒間の最大の予測負荷を６００で除した値は、時間幅が６秒間の場合より小さくなる。
　即ち、解析の実行を遅延させる時間幅をＴ秒とするとき、「Ｔ秒間の最大予測負荷／Ｔ」の値は、Ｔの増加に応じて減少する。図３の例は、「Ｔ秒間の最大予測負荷／Ｔ」がＴの増加に応じて対数的に減少する関数のモデルを示す。負荷情報記憶部１０１は、そのモデルの関数を記憶する。
　なお、「Ｔ秒間の最大予測負荷／Ｔ」の関数は、図３に示す例に限らず、他の関数や表形式を用いて記憶してもよい。また、それらの関数の係数や表形式の値は、解析を実行して計測された負荷の値から算出されてもよく、あるいは、理論値などから算出されてもよい。
　時間情報記憶部１０２は、処理装置が解析元のデータ（解析処理対象）を受信してから、各解析手段が解析結果を出力するまでの、ユーザが許容する遅延時間を記憶する。例えば、解析手段Ａ１の解析結果を６秒以内に入手したいというユーザの要求がある場合、時間情報記憶部１０２は、解析手段Ａ１の許容遅延時間を６秒として記憶する。
　資源情報記憶部１０３は、前述の第１の処理装置と第２の処理装置における各プロセッサの処理能力を記憶する。図７は、資源情報記憶部１０３が記憶するプロセッサ処理能力の一例を示す図である。図７では処理装置のプロセッサ処理能力を、単位時間に処理装置全体で処理を実行できる時間（ミリ秒）として記憶する。例えば、処理装置のプロセッサ数が４つの場合、一秒間に処理装置全体で処理を実行できる時間は４０００ミリ秒となるとする。処理装置のプロセッサ数が基準となるプロセッサに対して処理性能が２分の１である場合、一秒間に処理装置全体で処理を実行できる時間は２０００ミリ秒となる。これらの値は、実行して計測された負荷の値から算出された値であってもよく、あるいは理論値などから算出された値であってもよい。
　配置制御部１０４は、複数の（本実施形態では３つの）解析手段を複数の処理装置へと配置する組み合わせを表す、配置パターンを決定する。
　解析制御部１０５は、配置制御部１０４が決定した配置パターンに基づき、３つの解析手段を第１の処理装置と第２の処理装置に配置し、それぞれの解析手段に対して遅延時間と処理の優先度を指定し、解析の実行を指示する。解析制御部１０５は、図示しない遅延時間制御部、処理優先度制御部を備え、それら制御部がそれぞれ遅延時間と処理の優先度を管理してもよい。
　図４は、本発明の第１の実施の形態における解析制御装置１００をコンピュータ装置で実現した場合のハードウェア構成例を示す図である。図４に示されるように、コンピュータ装置１０００は、それぞれ通信インタフェース１０、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）１１、出力装置１２、入力装置１３、主記憶装置１４、および二次記憶装置１５を含む。
　通信インタフェース１０は、処理装置および周辺端末との通信のための入出力インタフェースを構成する。また通信インタフェース１０は、解析制御装置１００に接続する図示しないネットワークとの接続制御のためのインタフェースも含む。
　ＣＰＵ１１は、オペレーティングシステムを動作させて本発明の第１の実施の形態に係るコンピュータ装置１０００の全体を制御する。また、ＣＰＵ１１は、例えば二次記憶装置１５から主記憶装置１４にプログラムまたはデータを読み出す。具体的には、コンピュータ装置１０００のＣＰＵ１１は、第１の実施の形態における配置制御部１０４と解析制御部１０５として動作し、それぞれプログラム制御に基づいて各種の処理を実行する。また、コンピュータ装置１０００のＣＰＵ１１は、１つに限らず２つ以上備えていてもよい。
　出力装置１２は、例えばディスプレイ、表示器で実現され、出力を確認するために用いられる。
　入力装置１３は、例えばマウスやキーボード、内蔵のキーボタン等で実現され、入力操作に用いられる。入力装置１３は、マウスやキーボード、内蔵のキーボタンに限らず、例えばタッチパネルでもよい。
　主記憶装置１４は、ＣＰＵ１１の制御に基づく作業用メモリである。
　二次記憶装置１５は、例えば光ディスク、フレキシブルディスク、磁気光ディスク、外付けハードディスク、または半導体メモリ等であって、コンピュータプログラムをコンピュータ読み取り可能に記録する。二次記憶装置１５は、コンピュータ装置１０００が実行するためのコンピュータプログラムを一時的に記憶するまたは非一時的に記憶する。したがって、ＣＰＵ１１は、二次記憶装置１５に記録されているコンピュータプログラムを読み込み、そのプログラムにしたがって、配置制御部１０４と解析制御部１０５として動作してもよい。
　また、コンピュータプログラムは、通信網に接続されている図示しない外部コンピュータからダウンロードされてもよい。また、コンピュータ装置１０００の二次記憶装置１５は、第１の実施の形態における負荷情報記憶部１０１と時間情報記憶部１０２と資源情報記憶部１０３として機能する。
　なお、第１の実施の形態の説明において利用されるブロック図（図１）には、機能単位のブロックが示されている。これらの機能ブロックは、図４に示すコンピュータ装置に限らず、各部がハードウェア回路によって実現されてもよい。ただし、解析制御装置１００が備える各部の実現手段は特に限定されない。すなわち、解析制御装置１００は、物理的に結合した１つの装置により実現されてもよいし、物理的に分離した２つ以上の装置を有線または無線で接続し、これら複数の装置により実現されてもよい。
　以上のように構成された解析制御装置１００の動作について、図８のフローチャートを参照して説明する。
　図８は、第１の実施の形態における解析制御装置１００での解析手段の配置制御と解析実施の動作の概要を示すフローチャートである。尚、このフローチャートによる処理は、前述したＣＰＵ１１によるプログラム制御に基づいて、実行されても良い。また、負荷情報記憶部１０１に記憶されたＴ秒間最大予測負荷／Ｔの値、時間情報記憶部１０２に記憶された許容遅延時間の値、資源情報記憶部１０３に記憶されたプロセッサ処理能力の値は、それぞれ図５、図６、図７に記載された通りとする。すなわち、各値は、解析手段を表す情報または処理装置を表す情報に関連付けて記憶されている。
　図８に示すように、まず、配置制御部１０４は、時間情報記憶部１０２を参照し、複数の時間幅を設定する（ステップＳ１０１）。時間幅の設定については、図６を参照して説明する。図６において、許容遅延時間は６秒および６００秒の２つの値があるため、配置制御部１０４は、複数の時間幅を６秒および６００秒の２種類に設定する。配置制御部１０４は、複数の時間幅を、時間情報記憶部１０２に記憶する値よりさらに細分化して設定してもよい。例えば、配置制御部１０４は、複数の時間幅を６秒、６０秒、６００秒に設定してもよい。
　次に、配置制御部１０４は、図示されない解析手段Ａ１、Ａ２、Ａ３がとりうる配置パターンと、図示されない処理装置（第１、第２の処理装置）とに関連する余剰能力スコアを、ステップＳ１０１で設定した複数の時間幅毎に、算出する（ステップＳ１０２）。図９は配置パターンＰ１、Ｐ２、Ｐ３、Ｐ４について余剰能力スコアを算出した結果の一例を示す図である。
　ここで、余剰能力スコアは、処理装置の余剰能力の予測を数値化したものである。時間幅Ｔについての余剰能力スコアは、以下のように算出する。まず、配置制御部１０４は、該当する処理装置に配置されている解析手段のうち、許容遅延時間が時間幅Ｔ以下であるものを列挙する。次に、配置制御部１０４は、それらの解析手段について、時間幅Ｔにおける予測負荷を算出し、予測負荷を合計した合計予測負荷を算出する。配置制御部１０４は、該当する処理装置の処理能力から合計予測負荷を減じた値を、余剰能力スコアとする。
　ここでステップＳ１０２において、余剰能力スコアは、図５、図６、図７に記載された値を用いて算出される。図９において、仮に、配置パターンは、Ｐ１、Ｐ２、Ｐ３、Ｐ４の４通りとする。配置パターンＰ１は、第１の処理装置に解析手段Ａ１、Ａ２、Ａ３を配置し、第２の処理装置には解析手段を配置しないという配置パターンを表す。配置パターンＰ２は、第１の処理装置に解析手段Ａ１、Ａ２を配置し、第２の処理装置に解析手段Ａ３を配置するという配置パターンを表す。配置パターンＰ３は、第１の処理装置に解析手段Ａ１、Ａ３を配置し、第２の処理装置に解析手段Ａ２を配置するという配置パターンを表す。配置パターンＰ４は、第１の処理装置に解析手段Ａ１を配置し、第２の処理装置に解析手段Ａ２、Ａ３を配置するという配置パターンを表す。
　配置パターンＰ１における第１の処理装置の余剰能力スコアの算出について説明する。時間幅が６秒の場合、図６を参照すると、許容遅延時間が６秒以下である解析手段は解析手段Ａ１とＡ２の２つである。図５を参照すると、解析手段Ａ１のＴ秒間最大予測負荷／Ｔは、
　２０００－１００×ｌｎＴ
であり、解析手段Ａ２のＴ秒間最大予測負荷／Ｔは、
　１８００－１００×ｌｎＴ
である。時間幅が６秒の場合、合計予測負荷は、
　（２０００－１００×ｌｎ（６））＋（１８００－１００×ｌｎ（６））＝３４４１．６５（ミリ秒）
となる。図７を参照すると、第１の処理装置のプロセッサ処理能力は４０００（ミリ秒）であり、時間幅が６秒の場合、余剰能力スコアは、
　４０００－３４４１．６５＝５５８．３５
となる。
　次に、時間幅が６００秒の場合、図６を参照すると、許容遅延時間が６００秒以下である解析手段は解析手段Ａ１とＡ２とＡ３の３つである。図５を参照すると、解析手段Ａ１のＴ秒間最大予測負荷／Ｔは、
　２０００－１００×ｌｎＴ
であり、解析手段Ａ２のＴ秒間最大予測負荷／Ｔは、
　１８００－１００×ｌｎＴ
であり、解析手段Ａ３のＴ秒間最大予測負荷／Ｔは、
　４０００－４００×ｌｎＴ
である。時間幅が６００秒の場合、合計予測負荷は、
　（２０００－１００×ｌｎ（６００））＋（１８００－１００×ｌｎ（６００））＋（４０００－４００×ｌｎ（６００））＝３９６１．８４（ミリ秒）
となる。図７を参照すると、第１の処理装置のプロセッサ処理能力は４０００（ミリ秒）であり、時間幅が６００秒の場合、余剰能力スコアは、
　４０００－３９６１．８４＝３８．１６
となる。
　なお、配置パターンＰ１における第２の処理装置は解析を実行しないため、時間幅が６秒であっても６００秒であっても、余剰能力スコアは、
　４０００－０＝４０００
となる。
　このようにして配置制御部１０４は、解析手段がとりうる配置パターンと、処理装置とに関連する余剰能力スコアを、ステップＳ１０１で設定した複数の時間幅毎に、算出する。残りの配置パターンＰ２、Ｐ３、Ｐ４について余剰能力スコアを算出した結果は、図９に示す表の通りである。
　次に、配置制御部１０４は、ステップＳ１０２で算出した余剰能力スコアに基づいて、最適な配置パターンを選択する（ステップＳ１０３）。選択方法は、まず、配置パターン毎、処理装置毎、および時間幅毎に算出された余剰能力スコアの中から、配置制御部１０４は、配置パターン毎の最小値を抽出する。配置制御部１０４は、それらの配置パターン毎の余剰能力スコアの最小値のうち、最大値を算出する。その最大値を持つ配置パターンを、配置制御部１０４は、最適な配置パターンとして選択する。
　一例として図９に示す余剰能力スコアの場合、配置パターンＰ１の余剰能力スコアのうち、最小値は３８．１６である。同様にして、配置パターンＰ２の余剰能力スコアの最小値は５５８．３５、配置パターンＰ３の余剰能力スコアの最小値は１１９８．４６、配置パターンＰ４の余剰能力スコアの最小値は１３９８．４６となる。これらの配置パターン毎の余剰能力スコアの最小値のうち、最大値である１３９８．４６をとる配置パターンＰ４を、配置制御部１０４は、最適な配置パターンとして選択する。
　次に、解析制御部１０５は、ステップＳ１０３で配置制御部１０４が決定した配置パターンに基づき、全ての解析手段を第１の処理装置と第２の処理装置に配置する。そして、解析制御部１０５は、それぞれの解析手段に対して図６に示す遅延時間と処理の優先度を指定し、解析の実行を指示する（ステップＳ１０４）。処理の優先度とは、解析手段Ａ１、Ａ２、Ａ３のうち、より長く実行するようにスケジューリングする優先度である。したがって、解析制御部１０５は、常に第１の処理装置と第２の処理装置に配置した全ての解析手段に対して、遅延時間と処理の優先度を制御する。また、遅延時間と処理の優先度の制御を解析制御部１０５ではなく、図示しない第１の処理装置と第２の処理装置内の制御部が実施してもよい。この場合、解析制御部１０５は、図示しない第１の処理装置と第２の処理装置内の制御部に遅延時間と処理の優先度を指定する。さらに、図示しない第１の処理装置と第２の処理装置内の制御部が、指定された遅延時間と処理の優先度に基づいて自装置内に配置された解析手段を制御する。
　以上で、解析制御装置１００は、解析手段の配置と解析実施の動作を終了する。
　次に、本発明の第１の実施の形態の効果について説明する。
　上述した本実施形態における解析制御装置１００は、解析処理実行中のインスタンスを他の処理装置に移行できない場合も複数の処理装置で複数の解析手段を効率的に実行させることができる。
　その理由は、以下のような構成を含むからである。即ち、第１に配置制御部１０４は、許容遅延時間情報に基づいて、複数の時間幅を設定し、時間幅毎の予測負荷情報に基づいて、優先して実行する解析手段の予測負荷の合計から処理装置の時間幅毎の余剰能力スコアを算出する。第２に、配置制御部１０４は、配置パターン毎に算出した余剰能力スコアについて、その最小値が最大となる配置パターンを最適な配置パターンとして選択する。第３に、これらの処理は解析処理を実行する前に行われる。これにより、解析制御装置１００は、適した時間幅で特定の解析手段の解析を遅延させることで負荷のピークをシフトできる。また解析制御装置１００は、複数の処理装置の間で負荷を平準化する処理を、解析処理を実行する前に行う。このため、解析制御装置１００は、解析処理実行中のインスタンスを他の処理装置に移行できない場合も複数の処理装置で複数の解析手段を効率的に実行させることができるという効果が得られる。
　　［第２の実施形態］
　次に、本発明の第２の実施形態について図面を参照して詳細に説明する。以下、本実施形態の説明が不明確にならない範囲で、前述の説明と重複する内容については説明を省略する。
　図１０は、本発明の第２の実施形態に係る解析制御装置３００の構成を示すブロック図である。
　図１０を参照すると、本実施形態における解析制御装置３００は、第１の実施形態のそれと比べて、負荷情報記憶部１０１の代わりに負荷情報記憶部１０６を、配置制御部１０４の代わりに配置制御部１０７をそれぞれ備える。
　第２の実施の形態では、負荷情報記憶部１０６は、解析手段Ａ１、Ａ２、Ａ３について、それぞれＴ秒間最大予測負荷／Ｔおよび変動係数を記憶する、という点で、第１の実施の形態と異なる。ここで、変動係数は、標準偏差を算術平均で割った値である。Ｔ秒間最大予測負荷／Ｔの値にばらつきがあるとする場合、変動係数は、Ｔ秒間最大予測負荷／Ｔを算術平均とし、その相対的なばらつきとして表す。変動係数の値は、解析を実行して計測された負荷の値から算出してもよく、あるいは、理論値などから算出してもよい。
　第２の実施の形態における配置制御部１０７は、時間幅Ｔについての余剰能力スコアを、以下のように算出する。まず、配置制御部１０７は、該当する処理装置に配置されている解析手段のうち、許容遅延時間が時間幅Ｔ以下であるものを列挙する。次に、配置制御部１０７は、それらの解析手段について、時間幅Ｔにおける予測負荷の平均および分散を算出し、合計した合計予測負荷の平均および分散を算出する。該当する処理装置の処理能力、および合計予測負荷の平均および分散から、配置制御部１０７は、負荷が処理装置の処理能力を超えない確率を算出し、余剰能力スコアとする。
　次に、解析制御装置３００の動作について図１１に示すフローチャートを参照して説明する。第１の実施の形態と同様の動作については、詳細な説明を省略する。
　図１１は、第２の実施の形態における解析制御装置３００での解析手段の配置と解析実施の動作の概要を示すフローチャートである。尚、このフローチャートによる処理は、前述したコンピュータ装置１０００のＣＰＵ１１によるプログラム制御に基づいて、実行されても良い。また、負荷情報記憶部１０６に記憶されたＴ秒間最大予測負荷／Ｔの値と変動係数は図１２の通りとする。時間情報記憶部１０２に記憶された許容遅延時間の値、資源情報記憶部１０３に記憶されたプロセッサ処理能力の値はそれぞれ第１の実施形態と同じ値すなわち図６、図７に記載された通りとする。
　図１１に示すように、まず、配置制御部１０７は、時間情報記憶部１０２を参照し、複数の時間幅を設定する（ステップＳ２０１）。
　次に、配置制御部１０７は、解析手段がとりうる配置パターンと、処理装置とに関連して余剰能力スコアを、ステップＳ２０１で設定した複数の時間幅毎に、算出する（ステップＳ２０２）。
　ここでステップＳ２０２の余剰能力スコアの算出を図１２、図６、図７に記載された値を用いて実際に算出する。また、配置パターンは、第１の実施の形態と同じパターンであるＰ１、Ｐ２、Ｐ３、Ｐ４の４通りとする。
　配置パターンＰ１における第１の処理装置の余剰能力スコアの算出について説明する。時間幅が６秒の場合、図６を参照すると、許容遅延時間が６秒以下である解析手段は解析手段Ａ１とＡ２の２つである。図１２を参照すると、解析手段Ａ１のＴ秒間最大予測負荷／Ｔの平均は、
　２０００－１００×ｌｎＴ
であり、解析手段Ａ２のＴ秒間最大予測負荷／Ｔの平均は、
　１８００－１００×ｌｎＴ
である。時間幅が６秒の場合、合計予測負荷の平均は、
　（２０００－１００×ｌｎ（６））＋（１８００－１００×ｌｎ（６））＝３４４１．６５
となる。また、図１２を参照すると、解析手段Ａ１のＴ秒間最大予測負荷／Ｔの変動係数は０．５、解析手段Ａ１のＴ秒間最大予測負荷／Ｔの変動係数は０．５である。合計予測負荷の分散は、
　（（２０００－１００×ｌｎ（６））×０．５）＾２＋（（１８００－１００×ｌｎ（６））×０．５）＾２＝１４８５６１７．７１
となる。図７を参照すると、第１の処理装置のプロセッサ処理能力は４０００である。合計予測負荷が正規分布に従うと仮定すると、平均が３４４１．６５、分散が１４８５６１７．７１の場合に、４０００を超えない確率を算出することができ、その値は０．６７７となる。従って、余剰能力スコアは０．６７７となる。
　なお、配置パターンＰ１における第２の処理装置は解析を実行しないため、第１の実施の形態と同様に、時間幅が６秒であっても６００秒であっても、余剰能力スコアは４０００となる。
　このようにして配置制御部１０７は、解析手段がとりうる配置パターン及び処理装置に関連する余剰能力スコアを、ステップＳ２０１で設定した複数の時間幅毎に、算出する。図１３は残りの配置パターンＰ２、Ｐ３、Ｐ４について余剰能力スコアを算出した結果の一例を示す図である。
　以降の処理は第１の実施の形態と同様である。すなわち算出した余剰能力スコアに基づき解析制御部１０５が最適な配置パターンを選択する（ステップＳ２０３）。その配置パターンに基づき、解析制御部１０５が全ての解析手段を第１の処理装置と第２の処理装置に配置し、それぞれの解析手段に対して遅延時間と処理の優先度を指定し、解析の実行を指示する（ステップＳ２０４）。なお、図１３の余剰能力スコアの場合、配置パターン毎の余剰能力スコアの最小値のうち、最大値である０．９５１をとる配置パターンＰ４を、配置制御部１０７は、最適な配置パターンとして選択する。
　以上で、解析制御装置３００は、解析手段の配置と解析実施の動作を終了する。
　次に、本発明の第２の実施の形態の効果について説明する。
　上述した本実施形態における解析制御装置３００は、各解析手段の予測負荷にばらつきが存在する場合でも、第１の実施の形態と同様の効果を得ることができる。
　その理由は、以下のような構成を含むからである。即ち、第１に配置制御部１０７は、各解析手段の予測負荷の平均および変動係数に基づいて、第１の処理装置と第２の処理装置の処理能力を超えない確率を算出し、余剰能力スコアとして利用する。したがって、解析制御装置３００は、各解析手段の予測負荷にばらつきが存在する場合でも、第１の実施の形態と同様の効果を得ることができるという効果が得られる。
　　［第３の実施形態］
　次に、本発明の第３の実施形態について図面を参照して詳細に説明する。以下、本実施形態の説明が不明確にならない範囲で、前述の説明と重複する内容については説明を省略する。
　図１４は、本発明の第３の実施形態に係る解析制御装置４００の構成を示すブロック図である。
　図１４を参照すると、本実施形態における解析制御装置４００は、第１の実施形態のそれと比べて、配置制御部１０４の代わりに配置制御部１０９をそれぞれ備える。
　第３の実施の形態では、配置制御部１０９が、余剰能力スコアの時間幅毎平均、および余剰能力スコアが負数を含むかの判定に基づいて、最適な配置パターンを選択する点で第１の実施の形態と異なる。
　配置制御部１０９は、最適な配置パターンを、以下のように算出する。まず、配置制御部１０９は、配置パターンと、処理装置とに関連する余剰能力スコアの平均を、時間幅毎に算出する。次に、配置制御部１０９は、配置パターン毎に、余剰能力スコアが負数を含むかを判定する。さらに、配置制御部１０９は、余剰能力スコアが負数を含まない場合の、時間幅毎の余剰能力スコアの平均のうち、最大値を算出する。配置制御部１０９は、その最大値を持つ配置パターンを、最適な配置パターンとして選択する。
　次に、解析制御装置４００の動作について図１５に示すフローチャートを参照して説明する。
　本発明を実施するための第３の実施の形態における解析制御装置４００の動作の一例を、図１５を用いて説明する。第１の実施の形態と同様の動作については、詳細な説明を省略する。
　図１５は、第３の実施の形態における解析制御装置４００での解析手段の配置と解析実施の動作の概要を示すフローチャートである。尚、このフローチャートによる処理は、前述したＣＰＵによるプログラム制御に基づいて、実行されても良い。また、本実施形態における資源情報記憶部１０３に記憶されたプロセッサ処理能力の値は図１６の通りとする。負荷情報記憶部１０１に記憶されたＴ秒間最大予測負荷／Ｔの値、時間情報記憶部１０２に記憶された許容遅延時間の値はそれぞれ第１の実施形態と同じ値すなわち図５、図６に記載された通りとする。
　図１７に示すように、まず、配置制御部１０９は、時間情報記憶部１０２を参照し、複数の時間幅を設定する（ステップＳ３０１）。
　次に、配置制御部１０９は、解析手段がとりうる配置パターン毎、処理装置毎、ステップＳ３０１で設定した複数の時間幅毎に、余剰能力スコアを算出する（ステップＳ３０２）。
　次に、配置制御部１０９は、ステップＳ３０２で算出した余剰能力スコアに基づいて、最適な配置パターンを選択する（ステップＳ３０３）。
　ここでステップＳ３０３の最適な配置パターンの選択を図５、図６、図１６に記載された値を用いて算出された余剰能力スコアに基づいて実際に選択する。配置パターンおよび算出方法は第１の実施の形態と同じとし、算出された余剰能力スコアは図１７に記載された通りとする。
　一例として図１７の余剰能力スコアの場合、配置パターンＰ１における第１の処理装置の時間幅が６秒の場合の余剰能力スコアは－４４１．６５、時間幅が６００秒の場合の余剰能力スコアは－９６１．８４であり、時間幅毎の余剰能力スコアの平均は
　（（－４４１．６５）＋（－９６１．８４））／２＝－７０１．７５
となる。同様にして、配置制御部１０９は、全ての配置パターンと、処理装置とに関連する、時間幅毎の余剰能力スコアの平均を算出する。また、第２の処理装置における時間幅６秒の場合の余剰能力スコアは３０００、時間幅６００秒の場合の余剰能力スコアは３０００である。従って、配置制御部１０９は、配置パターンＰ１において、余剰能力スコアは負数を含むと判定する。同様にして、配置制御部１０９は、全ての配置パターン毎に、余剰能力スコアが負数を含むかを判定する。配置パターンＰ１、Ｐ２、Ｐ３、Ｐ４について、余剰能力スコアが負数を含まないものは、Ｐ３およびＰ４となり、そのうち、時間幅毎の余剰能力スコアの平均の最大値は１６０９．４３となる。配置制御部１０９は、その最大値を持つ配置パターンＰ３を選択する。
　以降の処理において、選択された配置パターンに基づき、解析制御部１０５が全ての解析手段を第１の処理装置と第２の処理装置に配置する。解析制御部１０５は、それぞれの解析手段に対して遅延時間と処理の優先度を指定し、解析の実行を指示する（ステップＳ３０４）。これらの処理は第１の実施の形態と同様である。
　以上で、解析制御装置４００は、解析手段の配置と解析実施の動作を終了する。
　次に、本発明の第３の実施の形態の効果について説明する。
　上述した本実施形態における解析制御装置４００は、複数の処理装置が過負荷にならない範囲で、１つの処理装置の余剰能力を最大にすることができる。
　その理由は、以下のような構成を含むからである。即ち、第１に配置制御部１０９が、配置パターンと、処理装置とに関連する、時間幅毎の余剰能力スコアの平均を算出し、配置パターン毎に、余剰能力スコアが負数を含むかを判定する。第２に配置制御部１０９は、余剰能力スコアが負数をふくまない配置パターンのみを抽出し、時間幅毎の余剰能力スコアの平均が最大となる配置パターンを選択する。第３に余剰スコアが負数であるということは合計予測負荷がプロセッサ処理能力を上回っており、過負荷状態である。したがって、過負荷状態となる配置パターンを除外できるので、解析制御装置３００は、複数の処理装置が過負荷にならない範囲で、１つの処理装置の余剰能力を最大にすることができるという効果が得られる。
　　［第４の実施形態］
　次に、本発明の第４の実施形態について図面を参照して詳細に説明する。以下、本実施形態の説明が不明確にならない範囲で、前述の説明と重複する内容については説明を省略する。
　図１８は、本発明の第４の実施形態に係る解析制御装置５００の構成を示すブロック図である。
　図１８を参照すると、本実施形態における解析制御装置５００は、第１の実施形態のそれと比べて、配置制御部１０４の代わりに配置制御部１１０を、負荷情報記憶部１０１の代わりに解析対象数情報記憶部１１１と解析対象数負荷情報記憶部１１２をそれぞれ備える。
　第４の実施の形態では、配置制御部１１０が、解析対象数情報記憶部１１１に記憶されたＴ秒間最大予測解析対象数／Ｔ、解析対象数負荷情報記憶部１１２に記憶された解析対象Ｎ件時の秒間予測負荷に基づいて時間幅毎予測負荷を算出し、その上で、配置パターン毎、処理装置毎、複数の時間幅毎に、余剰能力スコアを算出する点で第１の実施の形態と異なる。
　解析対象数情報記憶部１１１は、図示しないデータ配信装置が各解析手段に配信するデータに含まれる、時間幅毎の予測解析対象数を記憶する。
　ここで、時間幅毎の予測解析対象数の例について、詳しく説明する。例えば、図示しないデータ配信装置が処理装置へデータを配信すると考えると、データフレームには０乃至複数の解析対象が含まれる可能性がある。例えば、データフレームをバッファリングしない場合、最大の予測解析対象数は、ピーク時の解析対象数となる。データフレームをバッファリングし、最大６秒間の時間幅で遅延させながら解析を実行する場合、ピーク時の解析対象数を含むデータフレームをピーク時以外の空き時間に分散して実行できるため、６秒間の最大の予測解析対象数を６で除した値は、ピーク時の解析対象数より小さくなる。データフレームをバッファリングし、最大６００秒間の時間幅で遅延させながら解析を実行する場合、ピーク時以外の空き時間が増加するため、６００秒間の最大の予測解析対象数を６００で除した値は、時間幅が６秒間の場合より小さくなる。即ち、時間幅をＴ秒とするとき、Ｔ秒間最大予測解析対象数／Ｔは、Ｔの増加に応じて減少する。図１９の例では、Ｔ秒間最大予測解析対象数／ＴがＴの増加に応じて対数的に減少するとモデル化し、その関数を記憶する。
　なお、Ｔ秒間最大予測解析対象数／Ｔの値は、図１９に示す例に限らず、他の関数や表形式を用いて記憶してもよい。また、それらの関数の係数や表形式の値は、計測された解析対象数の値から算出してもよく、あるいは、理論値などから算出してもよい。
　解析対象数負荷情報記憶部１１２は、解析手段Ａ１、Ａ２、Ａ３の実行について、データに含まれる解析対象数に応じた予測負荷を記憶する。
　ここで、解析対象数に応じた予測負荷の例について、詳しく説明する。例えば、解析手段Ａ１、Ａ２、Ａ３が、映像データに含まれる複数の解析対象を検出し、それらの特徴を抽出する処理を行うと考える。その場合、負荷は、解析対象の検出にかかる負荷、解析対象数毎の特徴の抽出にかかる負荷を合計したものになる。即ち、データに含まれる解析対象数をＮとする場合、解析の負荷はＮに応じて増加する。図２０の例では、解析対象数負荷情報記憶部１１２は、解析対象Ｎ件時の秒間予測負荷がＮの増加に応じて線形に増加するとモデル化し、その関数を記憶する。
　なお、解析対象Ｎ件時の秒間予測負荷の値は、図２０に示す例に限らず、他の関数や表形式を用いて記憶してもよい。また、それらの関数の係数や表形式の値は、解析を実行して計測された負荷の値から算出してもよく、あるいは、理論値などから算出してもよい。
　配置制御部１１０は、以下のように、余剰能力スコアを算出する。まず、配置制御部１１０は、該当する処理装置に配置されている解析手段のうち、許容遅延時間が時間幅Ｔ以下であるものを列挙する。次に、配置制御部１１０は、解析対象数情報記憶部１１１を参照し、それらの解析手段毎に、接続されるデータ配信装置に関して、時間幅Ｔにおける予測解析対象数を算出する。次に、配置制御部１１０は、解析対象数負荷情報記憶部１１２を参照して、それらの解析手段毎に、解析対象数に応じた予測負荷を算出する。さらに、配置制御部１１０は、予測負荷を合計した合計予測負荷を算出する。配置制御部１１０は、該当する処理装置の処理能力から合計予測負荷を減じた値を、余剰能力スコアとする。
　次に、解析制御装置５００の動作について図２１に示すフローチャートを参照して説明する。
　本発明を実施するための第４の実施の形態における解析制御装置５００の動作の一例を、図２１を用いて説明する。第１の実施の形態と同様の動作については、詳細な説明を省略する。
　図２１は、第４の実施の形態における解析制御装置５００での解析手段の配置と解析実施の動作の概要を示すフローチャートである。尚、このフローチャートによる処理は、前述したＣＰＵによるプログラム制御に基づいて、実行されても良い。また、本実施形態における解析対象数情報記憶部１１１に記憶されたＴ秒間最大予測解析対象数／Ｔの値は図１９、解析対象数負荷情報記憶部１１２に記憶された解析対象Ｎ件時の秒間予測負荷の値は図２０に記載された通りとする。時間情報記憶部１０２に記憶された許容遅延時間の値、資源情報記憶部１０３に記憶されたプロセッサ処理能力の値はそれぞれ第１の実施形態と同じ値すなわち図６、図７に記載された通りとする。
　図１６に示すように、まず、配置制御部１１０は、時間情報記憶部１０２を参照し、複数の時間幅を設定する（ステップＳ４０１）。
　次に、配置制御部１１０は、解析対象数情報記憶部１１１に記憶されたＴ秒間最大予測解析対象数／Ｔ、解析対象数負荷情報記憶部１１２に記憶された解析対象Ｎ件時の秒間予測負荷に基づいて時間幅毎予測負荷を算出する。さらに、配置制御部１１０は、解析手段がとりうる配置パターンと、処理装置とに関連する余剰能力スコアを、ステップＳ４０１で設定した複数の時間幅毎に、算出する（ステップＳ４０２）。
　ここでステップＳ４０２の余剰能力スコアを図１９、図２０、図６、図７に記載された値を用いて実際に算出する。また、配置パターンは、第１の実施の形態と同じパターンであるＰ１、Ｐ２、Ｐ３、Ｐ４の４通りとする。
　配置パターンＰ１における第１の処理装置の余剰能力スコアの算出について説明する。時間幅が６秒の場合、図６を参照すると、許容遅延時間が６秒以下である解析手段は解析手段Ａ１とＡ２の２つである。図１９を参照すると、解析手段Ａ１が図示しないデータ配信装置から受信するデータのＴ秒間最大予測解析対象数／Ｔは、
　５－０．５×ｌｎＴ
であり、解析手段Ａ２が図示しないデータ配信装置から受信するデータのＴ秒間最大予測解析対象数／Ｔは、
　２－０．２５×ｌｎＴ
である。時間幅が６秒の場合、解析手段Ａ１が図示しないデータ配信装置から受信するデータの予測解析対象数は、
　５－０．５×ｌｎ（６）＝４．１０
であり、解析手段Ａ２が図示しないデータ配信装置から受信するデータの予測解析対象数は、
　２－０．２５×ｌｎ（６）＝１．５５
となる。解析手段Ａ１の解析対象Ｎ件時の秒間予測負荷は、
　１０００＋２００×Ｎ
であり、解析手段Ａ２の解析対象Ｎ件時の秒間予測負荷は、
　１０００＋４００×Ｎ
である。時間幅が６秒の場合、解析手段Ａ１の予測負荷は、
　１０００＋２００×４．１０＝１８２０．８２
であり、解析手段Ａ２の予測負荷は、
　１０００＋４００×１．５５＝１６２０．８２
となる。従って、合計予測負荷は、
　１８２０．８２＋１６２０．８２＝３４４１．６５
となる。図７を参照すると、第１の処理装置のプロセッサ処理能力は４０００であり、時間幅が６秒の場合、余剰能力スコアは、
　４０００－３４４１．６５＝５５８．３５
となる。同様にして、配置制御部１１０は、全ての配置パターン毎、処理装置毎、時間幅毎に、余剰能力スコアを算出する。
　以降の処理において、算出した余剰能力スコアに基づき、解析制御部１０５が最適な配置パターンを選択する（ステップＳ４０３）。その選択された配置パターンに基づき、解析制御部１０５が全ての解析手段を第１の処理装置と第２の処理装置に配置する。さらに、解析制御部１０５は、それぞれの解析手段に対して遅延時間と処理の優先度を指定し、解析の実行を指示する（ステップＳ４０４）。これらの処理は第１の実施の形態と同様である。
　以上で、解析制御装置５００は、解析手段の配置と解析実施の動作を終了する。
　次に、本発明の第４の実施の形態の効果について説明する。
　上述した本実施形態における解析制御装置５００は、解析手段Ａ１、Ａ２、Ａ３の時間幅毎予測負荷を直接的に記憶しない場合でも、第１の実施の形態と同様の効果を得ることができる。
　その理由は、以下のような構成を含むからである。即ち、第１に解析制御装置５００が、Ｔ秒間最大予測解析対象数／Ｔを記憶した解析対象数情報記憶部１１１および解析対象Ｎ件時の秒間予測負荷を記憶した解析対象数負荷情報記憶部１１２を備える。したがって、解析手段Ａ１、Ａ２、Ａ３の時間幅毎予測負荷を間接的に算出するので、解析制御装置５００は、解析手段Ａ１、Ａ２、Ａ３の時間幅毎予測負荷を直接的に記憶しない場合でも、第１の実施の形態と同様の効果を得ることができるという効果が得られる。
　　［第５の実施形態］
　次に、本発明の第５の実施形態について図面を参照して詳細に説明する。以下、本実施形態の説明が不明確にならない範囲で、前述の説明と重複する内容については説明を省略する。
　図２２は、本発明の第５の実施形態に係る解析制御装置６００の構成を示すブロック図である。第５の実施形態に係る解析制御装置６００は、前述した第１乃至第４の実施形態の基本となる構成に対応する。
　図２２を参照すると、本実施形態における解析制御装置６００は、第１の実施形態のそれと比べて、負荷情報記憶部１０１、時間情報記憶部１０２、資源情報記憶部１０３を備えない。第１の実施の形態において負荷情報記憶部１０１が記憶する１つ乃至複数の解析手段毎の時間幅毎の予測負荷、時間情報記憶部１０２が記憶する解析手段毎の利用者が許容する許容遅延時間、資源情報記憶部１０３が記憶する複数の処理装置毎の処理能力は、それぞれ図示しない外部または内部の記憶装置が記憶する。図示しない外部または内部の記憶装置は、全ての情報を記憶する単一の記憶装置でもよいし、それぞれの情報を１つ乃至複数記憶する複数の記憶装置でもよい。
　解析制御装置６００の動作は第１の実施の形態と同様であり、解析制御装置６００の効果も同様である。
　すなわち、解析制御装置６００は、配置制御部１０４と解析制御部１０５とを含む。配置制御部１０４は、１つ乃至複数の解析手段をそれぞれ複数の処理装置へと配置する組み合わせを表す、配置パターンを決定する。その配置パターンは、１つ乃至複数の解析手段毎の時間幅毎の予測負荷と、解析手段毎の利用者が許容する許容遅延時間と、複数の処理装置毎の処理能力とに基づいて、決定される。
　解析制御部１０５は、配置制御部１０４が決定した配置パターンに基づき、解析手段を処理装置に配置し、それぞれの解析手段に対して遅延時間と処理の優先度を指定し、解析の実行を指示する。
　これにより、解析処理実行中のインスタンスを他の処理装置に移行できない場合も複数の処理装置で複数の解析エンジンを効率的に実行させることが可能という効果が得られる。
　以上、各実施の形態を参照して本発明を説明したが、本発明は上記実施の形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しえる様々な変更をすることができる。
　上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
　（付記１）１つ乃至複数の解析手段毎の時間幅毎の予測負荷と、前記解析手段毎の利用者が許容する許容遅延時間と、複数の処理装置毎の処理能力とに基づいて、前記１つ乃至複数の解析手段をそれぞれ前記複数の処理装置へと配置する組み合わせを表す、配置パターンを決定する配置制御手段と、前記配置制御手段が決定した配置パターンに基づき、前記解析手段を前記処理装置に配置し、それぞれの前記解析手段に対して遅延時間と処理の優先度を指定し、解析の実行を指示する解析制御手段とを含む解析制御装置。
　（付記２）前記配置制御手段は、複数の時間幅を設定し、時間幅毎に、許容遅延時間が時間幅より短い前記解析手段のみを対象として前記解析手段毎の予測負荷を算出し、前記解析手段毎の予測負荷に基づいて時間幅毎の処理装置の余剰能力を算出する付記１記載の解析制御装置。
　（付記３）前記配置制御手段は、該当する前記処理装置の処理能力の値から、前記解析手段毎の時間幅毎の予測負荷を合計した合計予測負荷の値を減じた値を時間幅毎の前記処理装置の余剰能力とする付記１または２に記載の解析制御装置。
　（付記４）前記配置制御手段は、配置パターン毎に、前記処理装置毎、時間幅毎の余剰能力の最小値を算出し、最小値を最大にする配置パターンを最適な配置パターンとして選択する付記１に記載の解析制御装置。
　（付記５）前記配置制御手段は、前記解析手段毎の予測負荷を合計した合計予測負荷の平均および分散から、該当する前記処理装置の処理能力の値を超えない確率を算出し、時間幅毎の前記処理装置の余剰能力とする付記１または２に記載の解析制御装置。
　（付記６）前記配置制御手段は、前記処理装置毎に、時間幅毎の余剰能力の平均を算出し、配置パターン毎に、余剰能力の平均の最大値を算出し、また、配置パターン毎に、前記処理装置毎、時間幅毎の余剰能力が負数を含むかを判定し、余剰能力が負数を含まず余剰能力の平均の最大値を最大にする配置パターンを最適な配置パターンとして選択する付記１に記載の解析制御装置。
　（付記７）前記配置制御手段は、データに含まれる時間幅毎の予測解析対象数と、解析対象数毎の予測負荷とから、時間毎の予測負荷を算出する、付記１に記載の解析制御装置。
　（付記８）１つ乃至複数の解析手段毎の時間幅毎の予測負荷と、利用者が許容する前記解析手段毎の許容遅延時間と、複数の処理装置毎の処理能力とに基づいて、前記１つ乃至複数の解析手段をそれぞれ前記複数の処理装置へと配置する組み合わせを表す、配置パターンを決定し、決定した配置パターンに基づき、前記解析手段を前記処理装置に配置し、それぞれの前記解析手段に対して遅延時間と処理の優先度を指定し、解析の実行を指示する解析制御方法。
　（付記９）複数の時間幅を設定し、時間幅毎に、許容遅延時間が時間幅より短い前記解析手段のみを対象として前記解析手段毎の予測負荷を算出し、前記解析手段毎の予測負荷に基づいて時間幅毎の処理装置の余剰能力を算出する付記８記載の解析制御方法。
　（付記１０）該当する前記処理装置の処理能力の値から、前記解析手段毎の時間幅毎の予測負荷を合計した合計予測負荷の値を減じた値を時間幅毎の前記処理装置の余剰能力とする付記８または９に記載の解析制御方法。
　（付記１１）配置パターン毎に、前記処理装置毎、時間幅毎の余剰能力の最小値を算出し、最小値を最大にする配置パターンを最適な配置パターンとして選択する付記８に記載の解析制御方法。
　（付記１２）前記解析手段毎の予測負荷を合計した合計予測負荷の平均および分散から、該当する前記処理装置の処理能力の値を超えない確率を算出し、時間幅毎の前記処理装置の余剰能力とする付記８または９に記載の解析制御方法。
　（付記１３）前記処理装置毎に、時間幅毎の余剰能力の平均を算出し、配置パターン毎に、余剰能力の平均の最大値を算出し、また、配置パターン毎に、前記処理装置毎、時間幅毎の余剰能力が負数を含むかを判定し、余剰能力が負数を含まず余剰能力の平均の最大値を最大にする配置パターンを最適な配置パターンとして選択する付記８に記載の解析制御方法。
　（付記１４）データに含まれる時間幅毎の予測解析対象数と、解析対象数毎の予測負荷とから、時間毎の予測負荷を算出する、付記８に記載の解析制御方法。
　（付記１５）１つ乃至複数の解析手段毎の時間幅毎の予測負荷と、利用者が許容する前記解析手段毎の許容遅延時間と、複数の処理装置毎の処理能力とに基づいて、前記１つ乃至複数の解析手段をそれぞれ前記複数の処理装置へと配置する組み合わせを表す、配置パターンを決定し、決定した配置パターンに基づき、前記解析手段を前記処理装置に配置し、それぞれの前記解析手段に対して遅延時間と処理の優先度を指定し、解析の実行を指示する処理をコンピュータに実行させるプログラムをコンピュータ読み取り可能な記録媒体。
　（付記１６）複数の時間幅を設定し、時間幅毎に、許容遅延時間が時間幅より短い前記解析手段のみを対象として前記解析手段毎の予測負荷を算出し、前記解析手段毎の予測負荷に基づいて時間幅毎の処理装置の余剰能力を算出する処理をコンピュータに実行させる付記１５記載のプログラムをコンピュータ読み取り可能な記録媒体。
　（付記１７）該当する前記処理装置の処理能力の値から、前記解析手段毎の時間幅毎の予測負荷を合計した合計予測負荷の値を減じた値を時間幅毎の前記処理装置の余剰能力とする処理をコンピュータに実行させる付記１５または１６に記載のプログラムをコンピュータ読み取り可能な記録媒体。
　（付記１８）配置パターン毎に、前記処理装置毎、時間幅毎の余剰能力の最小値を算出し、最小値を最大にする配置パターンを最適な配置パターンとして選択する処理をコンピュータに実行させる付記１５に記載のプログラムをコンピュータ読み取り可能な記録媒体。
　（付記１９）前記解析手段毎の予測負荷を合計した合計予測負荷の平均および分散から、該当する前記処理装置の処理能力の値を超えない確率を算出し、時間幅毎の前記処理装置の余剰能力とする処理をコンピュータに実行させる付記１５または１６に記載のプログラムをコンピュータ読み取り可能な記録媒体。
　（付記２０）前記処理装置毎に、時間幅毎の余剰能力の平均を算出し、配置パターン毎に、余剰能力の平均の最大値を算出し、また、配置パターン毎に、前記処理装置毎、時間幅毎の余剰能力が負数を含むかを判定し、余剰能力が負数を含まず余剰能力の平均の最大値を最大にする配置パターンを最適な配置パターンとして選択する処理をコンピュータに実行させる付記１５に記載のプログラムをコンピュータ読み取り可能な記録媒体。
　（付記２１）データに含まれる時間幅毎の予測解析対象数と、解析対象数毎の予測負荷とから、時間毎の予測負荷を算出する処理をコンピュータに実行させる付記１５に記載のプログラムをコンピュータ読み取り可能な記録媒体。
　以上、上述した実施形態を模範的な例として本発明を説明した。しかしながら、本発明は、上述した実施形態には限定されない。即ち、本発明は、本発明のスコープ内において、当業者が理解し得る様々な態様を適用することができる。
　この出願は、２０１４年８月１９日に出願された日本出願特願２０１４－１６６６７６を基礎とする優先権を主張し、その開示の全てをここに取り込む。
　１００、３００、４００、５００、６００　　解析制御装置
　１０１、１０６　　負荷情報記憶部
　１０２　　時間情報記憶部
　１０３　　資源情報記憶部
　１０４、１０７、１０９、１１０　　配置制御部
　１０５　　解析制御部
　１１１　　解析対象数情報記憶部
　１１２　　解析対象数負荷情報記憶部
　１０００　　コンピュータ装置

Claims (20)

  1. 　１つ乃至複数の解析手段毎の時間幅毎の予測負荷と、前記解析手段毎の利用者が許容する許容遅延時間と、複数の処理装置毎の処理能力とに基づいて、前記１つ乃至複数の解析手段をそれぞれ前記複数の処理装置へと配置する組み合わせを表す、配置パターンを決定する配置制御手段と、
    　前記配置制御手段が決定した配置パターンに基づき、前記解析手段を前記処理装置に配置し、それぞれの前記解析手段に対して遅延時間と処理の優先度を指定し、解析の実行を指示する解析制御手段と
    　を含む解析制御装置。
  2. 　前記配置制御手段は、複数の時間幅を設定し、時間幅毎に、許容遅延時間が時間幅より短い前記解析手段のみを対象として前記解析手段毎の予測負荷を算出し、前記解析手段毎の予測負荷に基づいて時間幅毎の処理装置の余剰能力を算出する請求項１記載の解析制御装置。
  3. 　前記配置制御手段は、該当する前記処理装置の処理能力の値から、前記解析手段毎の時間幅毎の予測負荷を合計した合計予測負荷の値を減じた値を時間幅毎の前記処理装置の余剰能力とする請求項１または２に記載の解析制御装置。
  4. 　前記配置制御手段は、配置パターン毎に、前記処理装置毎、時間幅毎の余剰能力の最小値を算出し、最小値を最大にする配置パターンを最適な配置パターンとして選択する請求項１に記載の解析制御装置。
  5. 　前記配置制御手段は、前記解析手段毎の予測負荷を合計した合計予測負荷の平均および分散から、該当する前記処理装置の処理能力の値を超えない確率を算出し、時間幅毎の前記処理装置の余剰能力とする請求項１または２に記載の解析制御装置。
  6. 　前記配置制御手段は、前記処理装置毎に、時間幅毎の余剰能力の平均を算出し、配置パターン毎に、余剰能力の平均の最大値を算出し、また、配置パターン毎に、前記処理装置毎、時間幅毎の余剰能力が負数を含むかを判定し、余剰能力が負数を含まず余剰能力の平均の最大値を最大にする配置パターンを最適な配置パターンとして選択する請求項１に記載の解析制御装置。
  7. 　前記配置制御手段は、データに含まれる時間幅毎の予測解析対象数と、解析対象数毎の予測負荷とから、時間毎の予測負荷を算出する、
    　請求項１に記載の解析制御装置。
  8. 　１つ乃至複数の解析手段毎の時間幅毎の予測負荷と、利用者が許容する前記解析手段毎の許容遅延時間と、複数の処理装置毎の処理能力とに基づいて、前記１つ乃至複数の解析手段をそれぞれ前記複数の処理装置へと配置する組み合わせを表す、配置パターンを決定し、
    　決定した配置パターンに基づき、前記解析手段を前記処理装置に配置し、それぞれの前記解析手段に対して遅延時間と処理の優先度を指定し、解析の実行を指示する
    　解析制御方法。
  9. 　複数の時間幅を設定し、時間幅毎に、許容遅延時間が時間幅より短い前記解析手段のみを対象として前記解析手段毎の予測負荷を算出し、前記解析手段毎の予測負荷に基づいて時間幅毎の処理装置の余剰能力を算出する請求項８記載の解析制御方法。
  10. 　該当する前記処理装置の処理能力の値から、前記解析手段毎の時間幅毎の予測負荷を合計した合計予測負荷の値を減じた値を時間幅毎の前記処理装置の余剰能力とする請求項８または９に記載の解析制御方法。
  11. 　配置パターン毎に、前記処理装置毎、時間幅毎の余剰能力の最小値を算出し、最小値を最大にする配置パターンを最適な配置パターンとして選択する請求項８に記載の解析制御方法。
  12. 　前記解析手段毎の予測負荷を合計した合計予測負荷の平均および分散から、該当する前記処理装置の処理能力の値を超えない確率を算出し、時間幅毎の前記処理装置の余剰能力とする請求項８または９に記載の解析制御方法。
  13. 　前記処理装置毎に、時間幅毎の余剰能力の平均を算出し、配置パターン毎に、余剰能力の平均の最大値を算出し、また、配置パターン毎に、前記処理装置毎、時間幅毎の余剰能力が負数を含むかを判定し、余剰能力が負数を含まず余剰能力の平均の最大値を最大にする配置パターンを最適な配置パターンとして選択する請求項８に記載の解析制御方法。
  14. 　データに含まれる時間幅毎の予測解析対象数と、解析対象数毎の予測負荷とから、時間毎の予測負荷を算出する、請求項８に記載の解析制御方法。
  15. 　１つ乃至複数の解析手段毎の時間幅毎の予測負荷と、利用者が許容する前記解析手段毎の許容遅延時間と、複数の処理装置毎の処理能力とに基づいて、前記１つ乃至複数の解析手段をそれぞれ前記複数の処理装置へと配置する組み合わせを表す、配置パターンを決定し、決定した配置パターンに基づき、前記解析手段を前記処理装置に配置し、それぞれの前記解析手段に対して遅延時間と処理の優先度を指定し、解析の実行を指示する処理をコンピュータに実行させるプログラムをコンピュータ読み取り可能な記録媒体。
  16. 　複数の時間幅を設定し、時間幅毎に、許容遅延時間が時間幅より短い前記解析手段のみを対象として前記解析手段毎の予測負荷を算出し、前記解析手段毎の予測負荷に基づいて時間幅毎の処理装置の余剰能力を算出する処理をコンピュータに実行させる請求項１５記載のプログラムをコンピュータ読み取り可能な記録媒体。
  17. 　該当する前記処理装置の処理能力の値から、前記解析手段毎の時間幅毎の予測負荷を合計した合計予測負荷の値を減じた値を時間幅毎の前記処理装置の余剰能力とする処理をコンピュータに実行させる請求項１５または１６に記載のプログラムをコンピュータ読み取り可能な記録媒体。
  18. 　配置パターン毎に、前記処理装置毎、時間幅毎の余剰能力の最小値を算出し、最小値を最大にする配置パターンを最適な配置パターンとして選択する処理をコンピュータに実行させる請求項１５に記載のプログラムをコンピュータ読み取り可能な記録媒体。
  19. 　前記解析手段毎の予測負荷を合計した合計予測負荷の平均および分散から、該当する前記処理装置の処理能力の値を超えない確率を算出し、時間幅毎の前記処理装置の余剰能力とする処理をコンピュータに実行させる請求項１５または１６に記載のプログラムをコンピュータ読み取り可能な記録媒体。
  20. 　前記処理装置毎に、時間幅毎の余剰能力の平均を算出し、配置パターン毎に、余剰能力の平均の最大値を算出し、また、配置パターン毎に、前記処理装置毎、時間幅毎の余剰能力が負数を含むかを判定し、余剰能力が負数を含まず余剰能力の平均の最大値を最大にする配置パターンを最適な配置パターンとして選択する処理をコンピュータに実行させる請求項１５に記載のプログラムをコンピュータ読み取り可能な記録媒体。
PCT/JP2015/004091 2014-08-19 2015-08-18 解析制御装置、解析制御方法及び記録媒体 WO2016027452A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016543812A JPWO2016027452A1 (ja) 2014-08-19 2015-08-18 解析制御装置、解析制御方法及び記録媒体

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014166676 2014-08-19
JP2014-166676 2014-08-19

Publications (1)

Publication Number Publication Date
WO2016027452A1 true WO2016027452A1 (ja) 2016-02-25

Family

ID=55348401

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/004091 WO2016027452A1 (ja) 2014-08-19 2015-08-18 解析制御装置、解析制御方法及び記録媒体

Country Status (3)

Country Link
US (1) US9983911B2 (ja)
JP (1) JPWO2016027452A1 (ja)
WO (1) WO2016027452A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019098199A1 (ja) * 2017-11-17 2019-05-23 日本電気株式会社 情報処理装置、情報処理方法および記録媒体
JP2019128918A (ja) * 2018-01-26 2019-08-01 学校法人日本大学 演算装置、演算管理装置及びプログラム
KR20190102795A (ko) * 2018-02-27 2019-09-04 삼성전자주식회사 전자 장치, 전자 장치의 태스크 처리 방법 및 컴퓨터 판독 가능 매체
JPWO2020194735A1 (ja) * 2019-03-28 2020-10-01

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005056201A (ja) * 2003-08-05 2005-03-03 Hitachi Software Eng Co Ltd 異種混合計算機接続システム及びシステムにおける処理割り当て方法及び課金方法
JP2014115905A (ja) * 2012-12-11 2014-06-26 Canon Marketing Japan Inc 情報処理装置、情報処理方法、およびプログラム

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7082102B1 (en) * 2000-10-19 2006-07-25 Bellsouth Intellectual Property Corp. Systems and methods for policy-enabled communications networks
JP4286703B2 (ja) 2004-03-31 2009-07-01 富士通株式会社 資源計画作成プログラム
JP2006099579A (ja) * 2004-09-30 2006-04-13 Toshiba Corp 情報処理装置及び情報処理方法
WO2007007380A1 (ja) * 2005-07-08 2007-01-18 Fujitsu Limited 無線リソース割り当て方法、通信装置
KR101564481B1 (ko) * 2009-01-30 2015-10-29 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 용량 플래닝 및 작업부하 관리를 통합하기 위한 시스템 및 방법
US8595740B2 (en) * 2009-03-31 2013-11-26 Microsoft Corporation Priority-based management of system load level
US9043798B2 (en) * 2010-12-16 2015-05-26 International Business Machines Corporation Remediating gaps between usage allocation of hardware resource and capacity allocation of hardware resource

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005056201A (ja) * 2003-08-05 2005-03-03 Hitachi Software Eng Co Ltd 異種混合計算機接続システム及びシステムにおける処理割り当て方法及び課金方法
JP2014115905A (ja) * 2012-12-11 2014-06-26 Canon Marketing Japan Inc 情報処理装置、情報処理方法、およびプログラム

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019098199A1 (ja) * 2017-11-17 2019-05-23 日本電気株式会社 情報処理装置、情報処理方法および記録媒体
JPWO2019098199A1 (ja) * 2017-11-17 2020-09-17 日本電気株式会社 情報処理装置、情報処理方法およびプログラム
JP2019128918A (ja) * 2018-01-26 2019-08-01 学校法人日本大学 演算装置、演算管理装置及びプログラム
JP7149510B2 (ja) 2018-01-26 2022-10-07 進一郎 大貫 演算システム、演算装置及びプログラム
KR20190102795A (ko) * 2018-02-27 2019-09-04 삼성전자주식회사 전자 장치, 전자 장치의 태스크 처리 방법 및 컴퓨터 판독 가능 매체
WO2019168265A1 (ko) * 2018-02-27 2019-09-06 삼성전자주식회사 전자 장치, 전자 장치의 태스크 처리 방법 및 컴퓨터 판독 가능 매체
KR102520596B1 (ko) * 2018-02-27 2023-04-12 삼성전자주식회사 전자 장치, 전자 장치의 태스크 처리 방법 및 컴퓨터 판독 가능 매체
JPWO2020194735A1 (ja) * 2019-03-28 2020-10-01
WO2020194735A1 (ja) * 2019-03-28 2020-10-01 日本電気株式会社 情報処理装置、サーバ割当装置、方法、及びコンピュータ可読媒体
US20220182429A1 (en) * 2019-03-28 2022-06-09 Nec Corporation Information processing apparatus, server allocation apparatus, method, and computer readable medium
JP7294405B2 (ja) 2019-03-28 2023-06-20 日本電気株式会社 情報処理装置、サーバ割当装置、方法、及びプログラム
US11689594B2 (en) 2019-03-28 2023-06-27 Nec Corporation Information processing apparatus, server allocation apparatus, method, and computer readable medium

Also Published As

Publication number Publication date
US9983911B2 (en) 2018-05-29
US20160055037A1 (en) 2016-02-25
JPWO2016027452A1 (ja) 2017-06-01

Similar Documents

Publication Publication Date Title
US20200137151A1 (en) Load balancing engine, client, distributed computing system, and load balancing method
WO2016027452A1 (ja) 解析制御装置、解析制御方法及び記録媒体
JP5664098B2 (ja) 複合イベント分散装置、複合イベント分散方法および複合イベント分散プログラム
US9563585B2 (en) System and method for isolating I/O execution via compiler and OS support
US8756600B2 (en) Judging apparatus, method, and recording medium of program for estimating the effect of deployment of an application in a virtual machine environment
JP2013232207A (ja) コンピュータマイクロジョブを中断せずに実行するようスケジュールするための方法、システムおよび装置
KR20100070556A (ko) 실시간 스케쥴링 방법 및 이를 이용한 중앙처리장치
US7366814B2 (en) Heterogeneous multiprocessor system and OS configuration method thereof
US9104491B2 (en) Batch scheduler management of speculative and non-speculative tasks based on conditions of tasks and compute resources
KR20170139872A (ko) 멀티 테넌트 기반의 서비스 제공 시스템 및 방법
Yang et al. Rumr: Robust scheduling for divisible workloads
JP2008217332A (ja) 仮想マシン管理システム、その方法及びそのプログラム
CN112130963A (zh) 虚拟机任务的调度方法、装置、计算机设备及存储介质
WO2014045549A1 (ja) マシン配置計画を生成する情報処理装置及びマシン配置計画生成方法
KR20120019330A (ko) 멀티코어 시스템의 스케쥴링 장치 및 방법
KR102052964B1 (ko) 컴퓨팅 스케줄링 방법 및 시스템
JP2012181578A (ja) 更新制御装置及びプログラム
JP5321195B2 (ja) 監視制御システム、監視制御方法、監視制御サーバ及び監視制御プログラム
KR20130051076A (ko) 응용프로그램 스케줄링 방법 및 장치
JP6191361B2 (ja) 情報処理システム、情報処理システムの制御方法及び制御プログラム
JP6716730B2 (ja) 演算量分担機能付きコンピュータ入力システム及びそのコンピュータ入力方法
WO2015125453A1 (ja) 情報処理装置及び負荷制御方法
JP2013190888A (ja) コンピュータリソース管理方法
JP5500301B2 (ja) 監視制御システム、監視制御方法、監視制御サーバ及び監視制御プログラム
WO2010064394A1 (ja) データ処理システム、そのコンピュータプログラムおよびデータ処理方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15833441

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016543812

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15833441

Country of ref document: EP

Kind code of ref document: A1