WO2015176873A1 - Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip - Google Patents

Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip Download PDF

Info

Publication number
WO2015176873A1
WO2015176873A1 PCT/EP2015/058055 EP2015058055W WO2015176873A1 WO 2015176873 A1 WO2015176873 A1 WO 2015176873A1 EP 2015058055 W EP2015058055 W EP 2015058055W WO 2015176873 A1 WO2015176873 A1 WO 2015176873A1
Authority
WO
WIPO (PCT)
Prior art keywords
contact
layer
sequence
contact layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2015/058055
Other languages
English (en)
French (fr)
Inventor
Korbinian Perzlmaier
Björn MUERMANN
Fabian Kopp
Lutz Höppel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of WO2015176873A1 publication Critical patent/WO2015176873A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0116—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group III-V semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/833—Transparent materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/032—Manufacture or treatment of electrodes

Definitions

  • the method comprises the step of providing a
  • the semiconductor layer sequence is preferably based on a III-V
  • the semiconductor material is, for example, a nitride compound semiconductor material such as Al n In] __ n _ m Ga m N or a phosphide compound semiconductor material such as Al n In] __ n _ m Ga m P or an arsenide compound semiconductor material such as Al n In ] __ n _ m Ga m As, where each 0 ⁇ n ⁇ 1, 0 ⁇ m ⁇ 1 and n + m ⁇ 1.
  • the semiconductor layer sequence may have dopants and additional constituents.
  • the semiconductor layer sequence comprises at least one n-conducting layer and one or more p-conducting layers
  • At least one n-type layer and the at least one p-type layer there is an active zone for generating electromagnetic radiation, in particular for generating near ultraviolet, visible or near-infrared radiation. For example, blue light is generated during operation of the semiconductor layer sequence.
  • the method comprises the step of applying a first contact layer of a first type to the semiconductor layer sequence.
  • the first type means that the contact layer is a p-contact layer or an n-contact layer.
  • the method comprises the step of applying a second contact layer of a second type.
  • the second type is different from the first type. If the first contact layer is designed approximately as a p-contact layer, the second contact layer is an n-contact layer.
  • the first contact layer in places or over the entire surface over the first Contact layer applied. That is, the first contact layer is then located at least in places between the semiconductor layer sequence and the second
  • the semiconductor layer sequence can be completely covered at least temporarily by the second contact layer.
  • the method comprises the step of applying at least one
  • Contact metallizations are applied to the second contact layer.
  • first and the second electrical contact region are arranged for external electrical contacting of the semiconductor chip.
  • the first electrical contact region is an anode contact and the second electrical contact region is a cathode contact or vice versa.
  • the contact areas are configured, for example, as bond pads or as solder pads.
  • the first and second contact layers are each one or more
  • the first and the second contact layer can be based on the same TCO or on different TCOs based. It is possible for the first and / or the second contact layer to be composed of several partial layers, the partial layers preferably also each being based on a TCO.
  • Transparent conductive oxides English transparent conductive oxides, are transparent, electrically conductive materials, usually metal oxides, such as zinc oxide,
  • Tin oxide Tin oxide, cadmium oxide, titanium oxide, indium oxide or
  • ITO Indium tin oxide
  • Metal-oxygen compounds such as ZnO, Sn0 2 or ⁇ 2 ⁇ 3, ternary metal-oxygen compounds, such as Zn 2 Sn0 4, CdSn03, ZnSn03, Mgln 2 0 4, Galn03, ⁇ 2 ⁇ 2 ⁇ 5 or 4, Sn30i 2 or mixtures of different transparent conductive oxides to the group of TCOs.
  • TCOs do not necessarily correspond to one
  • the layers listed below follow one another indirectly or directly in the stated sequence: the semiconductor layer sequence, the first contact layer, the second contact layer and the contact metallization.
  • the following layers are in the stated order
  • the semiconductor layer sequence the second contact layer and the contact metallization. It is possible in each case for there to be no further, not mentioned, layers in the first and in the second electrical contact region in the finished optoelectronic semiconductor chip. In other words, only the contact metallization and the contact layers are then located in the electrical contact regions. This applies in particular to a mounting and electrical interconnection of the optoelectronic semiconductor chip. In at least one embodiment of the method, this is set up for producing an optoelectronic semiconductor chip, such as a light-emitting diode or a laser diode. The method comprises at least the following steps
  • Contact areas are set up for an external electrical contacting of the semiconductor chip.
  • the first and the second contact layer are each formed from at least one transparent conductive oxide.
  • the first electrical contact area follows the
  • a phototechnical step can be saved by applying the TCO contact layers to each other, so that a
  • the TCO contact layers are for achieving a low contact resistance as indicated on the respective
  • the two TCO contact layers may be stacked one above the other, in the direction away from the semiconductor layer sequence.
  • a resulting interface between the two TCO contact layers is relatively uncritical for the contact resistance, for example. Comparatively uncritical here means that the additional interface brings less efficiency losses with it than an increase in efficiency due to a reducible area occupancy with the
  • the same contact metallization can be used in both electrical contact regions, since in each case the same material of the corresponding contact layer as
  • a larger contact area, in particular at the n-type layer, can be achieved without an additional contact surface
  • Contact layer is a total reflection and a
  • the method comprises the step of structuring the semiconductor layer sequence.
  • structuring the semiconductor layer sequence in particular the n-conducting layer is exposed.
  • the p-type layer and the active area are then partially removed.
  • the n-type layer can be exposed in the first or in the second contact region.
  • the substrate is, for example, a GaN substrate, a sapphire substrate or a
  • Silicon carbide substrate It is possible that the substrate on which the semiconductor layer sequence has grown is still present in the finished optoelectronic semiconductor chip. In this case, therefore, the semiconductor layer sequence is not removed from the substrate. Alternatively, it is possible for the semiconductor layer sequence to be removed from the substrate and for another from a growth substrate
  • the contact metallization and the second contact layer are preferably formed congruent, in the context of
  • Contact metallization slightly surmount the second contact layer or vice versa. However, such deviations are preferably at most 20 ym or 10 ym or 2 ym or 0.5 ym or 0.1 ym.
  • the first contact layer and the second contact layer are patterned with a single, common photomask. In this case, the first contact layer and the second contact layer are then arranged congruently one above the other.
  • the first and / or the second contact layer there is between the first and / or the second contact layer and the
  • semiconductor layer sequence an electrical insulating layer.
  • an electrical insulating layer is present between the p-type layer of the semiconductor layer sequence and the associated contact layer.
  • the insulating layer has the same or a greater lateral extent than the associated contact layer and / or contact metallization.
  • the insulating layer projects beyond the corresponding contact layer and / or contact metallization by at least 2 ⁇ m or 5 ⁇ m and / or by at most 20 ⁇ m or 10 ⁇ m.
  • the electrical insulating layer is made of a radiation-transmissive material having a refractive index which is lower than that
  • the electrical insulating layer is made of an oxide such as silicon oxide or aluminum oxide or of a
  • Nitride shaped like silicon nitride Nitride shaped like silicon nitride. Also, the
  • Insulating layer have a substructure, for example a or several sub-layers of the materials mentioned.
  • a thickness of the insulating layer is preferably at least 20 nm or 50 nm and / or at most 500 nm or 300 nm or 150 nm.
  • Corresponding electrical insulating layers can be found, for example, in the document DE 10 2012 112 771 A1. The disclosure of this document
  • the first and second contact layers are different from one another
  • the first contact layer is composed of a first TCO and the second
  • first and the second contact layer formed from a second TCO. Furthermore, it is possible for the first and the second contact layer to be based on the same TCO, but a material composition of, for example, main components of the corresponding TCO can be based on one another in the first and the second contact layer
  • the contact layers may differ from one another in their grain structure and / or
  • a process gas such as Ar, Ne, Kr, Xe or 2.
  • a pretreatment gas such as Ar, Ne, Kr, Xe or 2.
  • the contact layers can be applied, for example during sputtering, such as DC-HF sputtering with different ion energies, and / or for different ones
  • Temperature treatments of the contact layers are carried out, for example, various annealing steps, English
  • Main components of the contact layer forming TCOs is present.
  • it is a
  • the dopant is Ag, Mg, Ti, Au, Ni, Pt, Ga, Zn, Sn, Si or Pd.
  • a concentration of the dopant is preferably at least 1 ⁇ 10 17 cm -3 or 1 ⁇ 10 18 cm -3 or 5 ⁇ 10 18 cm -3 .
  • the concentration of the dopant is preferably not more than 2 ⁇ 10 21 cm -3 or 5 ⁇ 10 20 cm -3 or 5 ⁇ 10 19 cm -3 .
  • one or both of the contact layers are free of a dopant, in particular free of a metallic dopant.
  • the TCO of the first and / or the second contact layer consists of the
  • a dopant may be present as indicated above.
  • Impurities have then preferably a concentration, based on a weight proportion of not more than 2.5 x 10 -3 or 10 ⁇ 3 or lO ⁇ .
  • the first and / or the second contact layer is designed to be at least two-ply.
  • the respective contact layer has a
  • Adhesion layer is preferably made thinner and has for example a thickness of at least 1 nm or 2 nm or 4 nm and / or a thickness of at most 50 nm or 30 nm or 15 nm.
  • the thickness of the transverse conductive layer is for example at least 15 nm or 50 nm and / or at most 700 nm or 300 nm or 150 nm.
  • Querleit Anlagen differ for example in an oxygen content and / or in a stoichiometry and / or in a particle size distribution of each other. For example, there is a difference in the proportion of oxygen between the
  • Adhesion layer and the transverse conductive layer at least 0.001 percentage points or 0.05 percentage points or 0.5
  • Adhesion layer is preferably a particularly low
  • Contact resistance achievable and through the transverse conduction layer is an efficient current spreading in a direction perpendicular to a growth direction of the semiconductor layer sequence
  • Querleit Anlagenn are given for example in the document DE 10 2013 101 981 AI.
  • the disclosure content with regard to the design of the contact layer is hereby incorporated by reference.
  • a pn junction is formed between the two contact layers, which preferably follow one another directly and directly.
  • the pn Transition between the contact layers is preferably oriented in the same way as a pn junction within the active zone between the p-type layer and the n-type layer.
  • Optoelectronic semiconductor chip the first contact layer, the second contact layer laterally partially or
  • the first contact layer which is located closer to the semiconductor layer sequence, may have a larger base area than the second contact layer, which is located farther away from the semiconductor layer sequence.
  • a lateral current spreading can be realized in particular via the first electrical contact layer, in particular at the p-conducting layer of the semiconductor layer sequence.
  • the contact metallization and / or the first and / or the second contact layer has a current-voltage behavior that is approximately linear at the temperature in question, unlike a current-voltage behavior of the semiconductor layer sequence with the active zone.
  • the semiconductor layer sequence is all around only in direct contact with non-metallic materials. In other words, the semiconductor layer sequence then does not touch any metallic materials.
  • the semiconductor layer sequence then does not touch any metallic materials.
  • Metallic here means one or more layers, which are formed only of a metal or a metal alloy. In particular, nitrogen, oxygen, carbon, silicon and germanium are not considered as metals.
  • the first contact region is, in particular, that region which is covered by the contact metallization, viewed in a top view of the semiconductor layer sequence. In other words, the first contact layer then does not project beyond the contact metallization in the first contact region. Alternatively, it is also possible for the first contact layer and / or the second contact layer to laterally project beyond the first and / or the second contact region, as seen in plan view.
  • the contact metallization then preferably projects beyond the first and / or the second contact layer, as seen in plan view.
  • an optoelectronic semiconductor chip is specified.
  • the optoelectronic semiconductor chip is
  • a first contact layer follows the semiconductor layer sequence.
  • the first contact layer in this case has a first type and is followed by a second contact layer of a second type.
  • Contact layer follows a contact metallization after. In a first electrical contact area is the
  • the contact metallizations in the first and in the second electrical contact area are each to an external one
  • the first and the second contact layer are each formed from at least one transparent conductive oxide.
  • Figures 1 and 2 are schematic sectional views of
  • FIGS. 3, 5 and 6 are schematic sectional views of
  • Figure 4 is a schematic sectional views of
  • Figure 1 is an embodiment of a
  • Semiconductor layer sequence 2 comprises an n-type layer 21 and a p-type layer 23. Between these layers 21, 23 there is an active zone 22 for generating radiation, in particular for generating
  • the semiconductor layer sequence 2 is preferably based on AlInGaN.
  • the semiconductor layer sequence 2 is epitaxially grown on a growth surface 60 of a substrate 6.
  • Substrate 6 is, for example, a sapphire substrate.
  • Wax surface 60 may be formed planar. On a side facing away from the substrate 6
  • Semiconductor layer sequence 2 is an etching mask 7, for example, a photoresist. With the aid of this etching mask 7, the semiconductor layer sequence 2 is patterned, see FIG. 1B. By this structuring, the n-type layer 21 is exposed in places and a mesa flank 24 is produced. Subsequently, the etching mask 7 is preferably removed. In the method step according to FIG.
  • the output layer 310 takes place, for example, by sputtering.
  • the output layer 310 is one or more TCO layers.
  • the output layer 310 is structured to form the first contact layer 31.
  • the first contact layer 31 is a p-type contact layer deposited on the p-type layer 23.
  • the first contact layer 31 is a p-type contact layer deposited on the p-type layer 23.
  • Contact layer 31 is thus a p-contact layer which is set up to impress electricity into the p-conducting layer 23.
  • the first contact layer 31 is designed as a double layer and has a comparatively thin adhesive layer directly on the p-type layer sequence 23 and a relatively thicker, subsequent transverse conductive layer. In Figure 1D, these sub-layers are not shown.
  • the second contact layer 32 and the Contact metallization 4 are applied either as continuous layers and then patterned or the second contact layer 32 and the
  • the second contact layer 32 like the first
  • Contact layer 31 projects beyond second contact layer 32 preferably in a lateral direction, that is to say in the direction perpendicular to a growth direction of
  • the second contact layer 32 and the contact metallization 4 are preferably deposited directly one after the other, for example by sputtering or by vapor deposition.
  • the contact metallization 4 is formed for example by a layer stack of several successive metal layers and comprises approximately one or more of the following materials: Pd, Pt, Ni, Au, Rh, Ti, Cr, Al, Ag, Cu, W, Ta, TiN, TiWN , TaWN, TaN and / or AuSn.
  • the two contact layers 31, 32 can therefore be based on the same material, in the present case therefore on ITO. Differences between the contact layers 31, 32 arise
  • Layer sequence 21 Likewise, the contact layers 31, 32 are produced differently.
  • the contact layer directly on the p-type layer sequence 23 is preferably produced, as described in the publication DE 10 2013 101 981 A1.
  • the semiconductor layer sequence 2 is in the first one
  • Contact area 51 which may be formed as an anode, in direct contact with the first contact layer 31.
  • the first contact layer 31 in turn, is in direct contact with the second contact layer 32, to which the
  • the second contact layer 32 is in direct contact with the n-type layer 21 of the semiconductor layer sequence 2 and the contact metallization 4.
  • the second contact layer 32 and the Maismetallmaschine 4 are preferably in the first and in the second electrical contact region 51, 52 identically formed, within the manufacturing tolerances. That is, in the two contact regions 51, 52, the second contact layer 32 and the contact metallization 4 may have the same material compositions and the same layer thicknesses.
  • a thickness of the semiconductor layer sequence 2 is, for example, at most 3 ym or 5 ym or 8 ym or 15 ym.
  • Contact layers 31, 32 preferably have thicknesses of at least 1 nm or 5 nm or 20 nm or 40 nm or 70 nm or 110 nm and / or at most 350 nm or 250 nm or 160 nm or 110 nm.
  • the contact metallization 4 shows, for example a thickness of at least 0.3 ym or 0.5 ym or 1 ym and / or of at most 8 ym or 5 ym or 2.5 ym. These values can also be used in all others
  • the contact layer located directly on the n-type layer sequence 21, that is to say according to FIG. IE, the second contact layer 32 has a smaller thickness than the contact layer directly on the p-type
  • Contact layer 31 is.
  • the contact layer directly on the n-type layer sequence 21 is at least a factor of two or four or ten thinner than that
  • Contact metallization 4 then has a greater lateral extent than the second contact layer 32 and is in places in direct contact with the first
  • the semiconductor layer sequence 2 is structured, for example, as shown in connection with FIGS. 1A and 1B. Subsequently, the
  • an output layer 320 for the second contact layer 32 is preferably applied over the whole area.
  • the output layer 320 thus covers the exposed one
  • This structuring of the contact layers 31, 32 preferably takes place with the same mask, which is not shown.
  • Output layer 310 for the contact layer directly on the n-type layer sequence 21 may also have or consist of a non-drawn metal layer.
  • a metal layer preferably has a thickness of at most 2 nm or 5 nm or 8 nm.
  • the second, p-contact layer 32 may, as explained in connection with Figure 1, be multi-layered and have an adhesive layer directly to the p-type layer sequence 23 and a Querleit harsh, as is preferably the case in all other embodiments.
  • n-contact layer 31 is preferably a single layer.
  • Semiconductor layer sequence 2 is formed, preferably exposed. In the region of the mesa flank 24, the active zone 22 is located
  • the region of the mesa flank 24 and thus the active zone 22 is freed from the output layers 310, 320 during structuring.
  • the contact layers 31, 32 are thus preferably exclusively in contact with only one of the layers 21, 23.
  • the second contact layer 32 on the p-type layer 23 is preferably set up for a lateral current widening and projects beyond the latter
  • Semiconductor layer sequence 2 can be reduced by the contact metallization 4 above the active region 22. Likewise, by the second contact layer 32 at the n-type
  • FIG. 3 shows a further exemplary embodiment of the optoelectronic semiconductor chip 1.
  • the growth surface 60 of the substrate 6 is structured to improve a Lichtauskoppeleffizienz. In particular, it is a structured sapphire substrate.
  • an insulating layer 9 is attached. Through the insulating layer 9, a direct current flow from the contact metallization 4 in the directly underlying region of the active zone 22 can be reduced or prevented.
  • the insulating layer 9 is preferably made of a material having a low refractive index such as
  • Silicon oxide shaped. Such an insulating layer may also be present on the n-type layer 21, however
  • Insulating layer present.
  • the semiconductor layer sequence 2 the contact layers 31, 32 and / or on the
  • the passivation layer 8 is formed, for example, from an oxide such as silicon oxide or aluminum oxide or from a nitride such as aluminum nitride or silicon nitride. Likewise, the passivation layer 8 may comprise or consist of a layer sequence of, for example, at least one silicon oxide layer and at least one aluminum oxide layer. According to FIG. 3, one of the semiconductor layer sequence 2 is
  • the passivation layer 8 is partially covered by the passivation layer 8.
  • the passivation layer 8 it is possible for the passivation layer 8 to be applied before the contact metallization 4, so that the contact metallization 4 of the passivation layer 8 is then uncovered. If the passivation layer 8 before the
  • FIG. 4 schematically shows beam paths of radiation R in the semiconductor layer sequence 2.
  • Semiconductor layer sequence 2 can increase out.
  • Passivation layer 8 The contact layers 31, 32 on the n-conducting layer sequence 21 terminate flush with one another in the lateral direction and project beyond the contact metallization 4. According to FIG. 6, the contact metallization 4 overmolds the

Landscapes

  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Verfahren zur Herstellung eines optoelektronischen Halbleiterchips (1) mit den Schritten: - Bereitstellen einer Halbleiterschichtenfolge (2) mit einer aktiven Zone (22), - Aufbringen einer ersten und einer zweiten Kontaktschicht (31, 32) auf die Halbleiterschichtenfolge (2), - Aufbringen einer Kontaktmetallisierung (4) auf die zweite Kontaktschicht (31, 32) in einem ersten und in einem zweiten elektrischen Kontaktbereich (51, 52), wobei - die erste und die zweite Kontaktschicht (31, 32) je aus einem transparenten leitfähigen Oxid gebildet sind, - im ersten elektrischen Kontaktbereich (51) folgende Schichten aufeinander folgen: die Halbleiterschichtenfolge (2), die erste Kontaktschicht (31, 32), die zweite Kontaktschicht (31, 32), die Kontaktmetallisierung (4), und - im zweiten elektrischen Kontaktbereich (52) folgende Schichten aufeinander folgen: eine dotierte Halbleiterschicht (21) der Halbleiterschichtenfolge (2), die zweite Kontaktschicht (31, 32), die Kontaktmetallisierung (4).

Description

Beschreibung
Verfahren zur Herstellung eines optoelektronischen
Halbleiterchips und optoelektronischer Halbleiterchip
Es wird ein Verfahren zur Herstellung eines
optoelektronischen Halbleiterchips angegeben. Darüber hinaus wird ein damit hergestellter optoelektronischer
Halbleiterchip angegeben.
Eine zu lösende Aufgabe besteht darin, einen
optoelektronischen Halbleiterchip anzugeben, der effizient elektrisch kontaktierbar ist. Diese Aufgabe wird unter anderem durch ein Verfahren mit den Merkmalen des unabhängigen Patentanspruchs gelöst. Bevorzugte Weiterbildungen sind Gegenstand der abhängigen Ansprüche.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Bereitstellens einer
Halbleiterschichtenfolge. Die Halbleiterschichtenfolge basiert bevorzugt auf einem III-V-
Verbindungshalbleitermaterial . Bei dem Halbleitermaterial handelt es sich zum Beispiel um ein Nitrid- Verbindungshalbleitermaterial wie AlnIn]__n_mGamN oder um ein Phosphid-Verbindungshalbleitermaterial wie AlnIn]__n_mGamP oder auch um ein Arsenid-Verbindungshalbleitermaterial wie AlnIn]__n_mGamAs, wobei jeweils 0 ^ n < 1, 0 ^ m < 1 und n + m ^ 1 ist. Dabei kann die Halbleiterschichtenfolge Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen Bestandteile des Kristallgitters der Halbleiterschichtenfolge, also AI, As, Ga, In, N oder P, angegeben, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können. Besonders bevorzugt basiert die
Halbleiterschichtenfolge auf AlnIn]__n_mGamN . Die Halbleiterschichtenfolge umfasst wenigstens eine n- leitende Schicht sowie eine oder mehrere p-leitende
Schichten. Zwischen der zumindest einen n-leitenden Schicht und der mindestens einen p-leitenden Schicht befindet sich eine aktive Zone zur Erzeugung einer elektromagnetischen Strahlung, insbesondere zur Erzeugung von nahultravioletter, sichtbarer oder nahinfraroter Strahlung. Beispielsweise wird im Betrieb der Halbleiterschichtenfolge blaues Licht erzeugt.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Aufbringens einer ersten Kontaktschicht eines ersten Typs auf die Halbleiterschichtenfolge. Erster Typ bedeutet dabei, dass es sich bei der Kontaktschicht um eine p-Kontaktschicht oder um eine n-Kontaktschicht handelt.
Beispielsweise im Falle einer p-Kontaktschicht ist die
Kontaktschicht dazu eingerichtet, Strom in die p-leitende
Schicht der Halbleiterschichtenfolge einzuprägen.
Entsprechend umgekehrtes gilt im Falle einer n-
Kontaktschicht . Gemäß zumindest einer Ausführungsform weist das Verfahren den Schritt des Aufbringens einer zweiten Kontaktschicht eines zweiten Typs auf. Der zweite Typ ist dabei von dem ersten Typ verschieden. Ist die erste Kontaktschicht etwa als p- Kontaktschicht gestaltet, so handelt es sich bei der zweiten Kontaktschicht um eine n-Kontaktschicht .
Gemäß zumindest einer Ausführungsform wird die zweite
Kontaktschicht stellenweise oder ganzflächig über der ersten Kontaktschicht aufgebracht. Das heißt, die erste Kontaktschicht befindet sich dann zumindest stellenweise zwischen der Halbleiterschichtenfolge und der zweiten
Kontaktschicht .
Gemäß zumindest einer Ausführungsform wird die zweite
Kontaktschicht stellenweise oder ganzflächig auf die
Halbleiterschichtenfolge aufgebracht. Das heißt, in
Draufsicht kann die Halbleiterschichtenfolge wenigstens zeitweise vollständig von der zweiten Kontaktschicht bedeckt sein .
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Aufbringens zumindest einer
Kontaktmetallisierung. Die eine oder die mehreren
Kontaktmetallisierungen werden auf die zweite Kontaktschicht aufgebracht. Insbesondere wird die mindestens eine
Kontaktmetallisierung in einem ersten und in einem zweiten elektrischen Kontaktbereich bevorzugt ausschließlich auf die zweite Kontaktschicht aufgebracht. Der erste und der zweite elektrische Kontaktbereich sind dabei zu einer externen elektrischen Kontaktierung des Halbleiterchips angerichtet. Beispielsweise handelt es sich bei dem ersten elektrischen Kontaktbereich um einen Anodenkontakt und bei dem zweiten elektrischen Kontaktbereich um einen Kathodenkontakt oder umgekehrt. Die Kontaktbereiche sind beispielsweise als Bondpads oder als Lötflächen eingerichtet.
Gemäß zumindest einer Ausführungsform sind die erste und die zweite Kontaktschicht je aus einem oder aus mehreren
transparenten leitfähigen Oxiden, kurz TCOs, gebildet. Die erste und die zweite Kontaktschicht können dabei auf demselben TCO basieren oder auch auf unterschiedlichen TCOs basieren. Es ist möglich, dass die erste und/oder die zweite Kontaktschicht aus mehreren Teilschichten zusammengesetzt sind, wobei die Teilschichten bevorzugt jeweils auch auf einem TCO basieren.
Transparente leitende Oxide, englisch transparent conductive oxides, sind transparente, elektrisch leitende Materialien, in der Regel Metalloxide, wie beispielsweise Zinkoxid,
Zinnoxid, Cadmiumoxid, Titanoxid, Indiumoxid oder
Indiumzinnoxid (ITO) . Neben binären
MetallsauerstoffVerbindungen, wie beispielsweise ZnO, Sn02 oder Ιη2θ3 gehören auch ternäre MetallsauerstoffVerbindungen, wie beispielsweise Zn2Sn04, CdSn03, ZnSn03, Mgln204, Galn03, Ζη2ΐη2θ5 oder In4Sn30i2 oder Mischungen unterschiedlicher transparenter leitender Oxide zu der Gruppe der TCOs .
Weiterhin entsprechen die TCOs nicht zwingend einer
stöchiometrischen Zusammensetzung und können auch p- oder n- dotiert sein. Gemäß zumindest einer Ausführungsform folgen in dem ersten elektrischen Kontaktbereich die nachfolgend angeführten Schichten in der angegebenen Reihenfolge mittelbar oder unmittelbar aufeinander: die Halbleiterschichtenfolge, die erste Kontaktschicht, die zweite Kontaktschicht und die Kontaktmetallisierung.
Gemäß zumindest einer Ausführungsform des Verfahrens werden in dem zweiten elektrischen Kontaktbereich die nachfolgend genannten Schichten in der angegebenen Reihenfolge
unmittelbar oder mittelbar aufeinander folgend aufgebracht: die Halbleiterschichtenfolge, die zweite Kontaktschicht und die Kontaktmetallisierung. Es ist jeweils möglich, dass in dem ersten und in dem zweiten elektrischen Kontaktbereich in dem fertig hergestellten optoelektronischen Halbleiterchip keine weiteren, nicht genannten Schichten vorhanden sind. Mit anderen Worten befinden sich in den elektrischen Kontaktbereichen dann nur die Kontaktmetallisierung und die Kontaktschichten. Dies gilt insbesondere vor einer Montage und elektrischen Verschaltung des optoelektronischen Halbleiterchips. In mindestens einer Ausführungsform des Verfahrens ist dieses zur Herstellung eines optoelektronischen Halbleiterchips wie einer Leuchtdiode oder einer Laserdiode eingerichtet. Das Verfahren umfasst mindestens die folgenden Schritte,
bevorzugt in der angegebenen Reihenfolge:
- Bereitstellen einer Halbleiterschichtenfolge mit einer n- leitenden Schicht, einer p-leitenden Schicht und einer dazwischen liegenden aktiven Zone,
- Aufbringen einer ersten Kontaktschicht eines ersten Typs auf die Halbleiterschichtenfolge,
- Aufbringen einer zweiten Kontaktschicht eines zweiten Typs auf die Halbleiterschichtenfolge und auf die erste
KontaktSchicht,
- Aufbringen zumindest einer Kontaktmetallisierung auf die zweite Kontaktschicht in einem ersten und in einem zweiten elektrischen Kontaktbereich, wobei die elektrischen
Kontaktbereiche zu einer externen elektrischen Kontaktierung des Halbleiterchips eingerichtet sind.
Dabei sind die erste und die zweite Kontaktschicht je aus zumindest einem transparenten leitfähigen Oxid gebildet. In dem ersten elektrischen Kontaktbereich folgt der
Halbleiterschichtenfolge die erste Kontaktschicht nach, der die zweite Kontaktschicht nachfolgt und die wiederum von der Kontaktmetallisierung bedeckt ist. Im zweiten elektrischen Kontaktbereich ist der Halbleiterschichtenfolge die zweite Kontaktschicht nachgeordnet, der wiederum die
Kontaktmetallisierung direkt oder über nicht genannte
Zwischenschichten nachfolgt.
Zur Realisierung eines effizienten optoelektronischen
Halbleiterchips ist insbesondere ein möglichst kleiner
Kontaktwiderstand und damit eine kleine Vorwärtsspannung einer Kontaktschicht hin zu einer Halbleiterschichtenfolge erwünscht. Dies ist beispielsweise durch n-seitig und p- seitig unterschiedliche und/oder unterschiedlich hergestellte TCO-Kontaktschichten realisierbar. Dabei sind die jeweiligen Kontaktschichten an das Halbleitermaterial, insbesondere auf die Dotierung des zugehörigen Halbleitermaterials,
anzupassen .
Bei Verwendung mehrerer unterschiedlicher TCO- Kontaktschichten ist jedoch in der Regel eine
kostenintensive, zusätzliche fototechnische Strukturierung erforderlich. Bei dem hier beschriebenen Verfahren sind einerseits zwei unterschiedliche TCO-Kontaktschichten
verwendbar, so dass eine effiziente Stromeinprägung in die Halbleiterschichtenfolge gewährleistbar ist. Andererseits ist durch das aufeinander Aufbringen der TCO-Kontaktschichten ein fototechnischer Schritt einsparbar, so dass eine
Kostenreduktion mit dem Verfahren einhergeht.
Die TCO-Kontaktschichten sind zur Erzielung eines niedrigen Kontaktwiderstands wie angegeben auf das jeweilige
Halbleitermaterial und dessen Dotierung anzupassen. Jedoch können die beiden TCO-Kontaktschichten übereinander gestapelt werden, in Richtung weg von der Halbleiterschichtenfolge. Eine hieraus resultierende Grenzfläche zwischen den beiden TCO-Kontaktschichten ist etwa für den Kontaktwiderstand vergleichsweise unkritisch. Vergleichsweise unkritisch bedeutet dabei, dass die zusätzliche Grenzfläche weniger Effizienzverluste mit sich bringt als ein Effizienzgewinn durch eine verringerbare Flächenbelegung mit der
Kontaktmetallisierung, erzielbar durch die Stromaufweitung durch die TCO-Kontaktschichten. In beiden elektrischen Kontaktbereichen ist dann insbesondere auch dasselbe TCO am weitesten von der
Halbleiterschichtenfolge entfernt und dazu eingerichtet, dass darauf die Kontaktmetallisierung aufgebracht wird.
Entsprechend kann in beiden elektrischen Kontaktbereichen dieselbe Kontaktmetallisierung Verwendung finden, da jeweils dasselbe Material der entsprechenden Kontaktschicht als
Grundlage für die Kontaktmetallisierung dient.
Weiterhin ist eine größere Kontaktfläche, insbesondere an der n-leitenden Schicht, erzielbar, ohne dass eine zusätzliche
Abschattung durch eine verbreiterte Kontaktmetallisierung zu entstehen braucht. Ferner ist eine Lichtauskopplung
insbesondere im Bereich der n-leitenden Schicht und/oder in einem Mesagraben verbessert, da an der zugehörigen
Kontaktschicht eine Totalreflexion erfolgt und ein
Brechungsindexsprung zwischen dem Material der
Halbleiterschichtenfolge und einer Umgebung, insbesondere Luft oder ein Verguss wie ein Silikon, durch die
Kontaktschicht reduziert ist, speziell im Bereich der
Kontaktmetallisierung.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Strukturierens der Halbleiterschichtenfolge. Bei dem Strukturieren der Halbleiterschichtenfolge wird insbesondere die n-leitende Schicht freigelegt. Mit anderen Worten werden die p-leitende Schicht und die aktive Zone dann stellenweise entfernt. Auf diese Weise kann die n-leitende Schicht in dem ersten oder in dem zweiten Kontaktbereich freigelegt werden.
Gemäß zumindest einer Ausführungsform wird die
Halbleiterschichtenfolge epitaktisch auf einem Substrat aufgewachsen. Bei dem Substrat handelt es sich beispielsweise um ein GaN-Substrat , um ein Saphirsubstrat oder um ein
Siliziumcarbidsubstrat . Es ist möglich, dass das Substrat, auf dem die Halbleiterschichtenfolge aufgewachsen ist, in dem fertigen optoelektronischen Halbleiterchip noch vorhanden ist. In diesem Falle wird also die Halbleiterschichtenfolge nicht von dem Substrat entfernt. Alternativ ist es möglich, dass die Halbleiterschichtenfolge von dem Substrat entfernt und auf einen weiteren, von einem Aufwachssubstrat
verschiedenen Träger angebracht wird.
Gemäß zumindest einer Ausführungsform erfolgt eine
Strukturierung der Kontaktmetallisierung und der zweiten Kontaktschicht mit einer einzigen Fotomaske. In diesem Fall sind die Kontaktmetallisierung und die zweite Kontaktschicht bevorzugt deckungsgleich ausgebildet, im Rahmen der
Herstellungstoleranzen. Je nach verwendeter
Strukturierungsmethode, Ätzmethode und/oder
Aufbringungsmethode kann jedoch beispielsweise die
Kontaktmetallisierung die zweite Kontaktschicht geringfügig überragen oder umgekehrt. Solche Abweichungen betragen bevorzugt jedoch höchstens 20 ym oder 10 ym oder 2 ym oder 0,5 ym oder 0,1 ym. Gemäß zumindest einer Ausführungsform erfolgt eine Strukturierung der ersten Kontaktschicht und der zweiten Kontaktschicht mit einer einzigen, gemeinsamen Fotomaske. In diesem Fall sind dann die erste Kontaktschicht und die zweite Kontaktschicht deckungsgleich übereinander angeordnet.
Gemäß zumindest einer Ausführungsform befindet sich zwischen der ersten und/oder der zweiten Kontaktschicht und der
Halbleiterschichtenfolge eine elektrische Isolierschicht. Insbesondere ist eine solche elektrische Isolierschicht zwischen der p-leitenden Schicht der Halbleiterschichtenfolge und der zugehörigen Kontaktschicht vorhanden. Durch eine solche elektrische Isolierschicht ist verhinderbar, dass im Betrieb des fertig hergestellten Halbleiterchips unmittelbar an der Kontaktmetallisierung Strom in die
Halbleiterschichtenfolge eingeprägt wird. Hierdurch ist eine Erzeugung von Strahlung in der aktiven Zone direkt unterhalb der Kontaktmetallisierung, in Draufsicht gesehen, reduzierbar oder verhinderbar. Zum Beispiel weist die Isolierschicht die gleiche oder eine größere laterale Ausdehnung auf als die zugehörige Kontaktschicht und/oder Kontaktmetallisierung. Beispielsweise überragt die Isolierschicht zu zugehörige Kontaktschicht und/oder Kontaktmetallisierung um mindestens 2 ym oder 5 ym und/oder um höchstens 20 ym oder 10 ym.
Gemäß zumindest einer Ausführungsform ist die elektrische Isolierschicht aus einem strahlungsdurchlässigen Material mit einem Brechungsindex, der niedriger ist als der
Brechungsindex der Halbleiterschichtenfolge, ausgebildet. Beispielsweise ist die elektrische Isolierschicht aus einem Oxid wie Siliziumoxid oder Aluminiumoxid oder aus einem
Nitrid wie Siliziumnitrid geformt. Auch kann die
Isolierschicht eine Substruktur aufweisen, zum Beispiel eine oder mehrere Teilschichten aus den genannten Materialien. Eine Dicke der Isolierschicht liegt bevorzugt bei mindestens 20 nm oder 50 nm und/oder bei höchstens 500 nm oder 300 nm oder 150 nm. Entsprechende elektrische Isolierschichten sind beispielsweise der Druckschrift DE 10 2012 112 771 AI zu entnehmen. Der Offenbarungsgehalt dieser Druckschrift
hinsichtlich der Isolierschicht und hinsichtlich der TCO- Kontaktschichten wird hiermit durch Rückbezug mit
aufgenommen .
Gemäß zumindest einer Ausführungsform sind die erste und die zweite Kontaktschicht aus voneinander verschiedenen
Materialzusammensetzungen und/oder aus voneinander
verschiedenen Materialien hergestellt. Beispielsweise ist die erste Kontaktschicht aus einem ersten TCO und die zweite
Kontaktschicht aus einem zweiten TCO geformt. Weiterhin ist es möglich, dass die erste und die zweite Kontaktschicht auf demselben TCO basieren, jedoch eine Materialzusammensetzung etwa von Hauptkomponenten des entsprechenden TCOs sich in der ersten und der zweiten Kontaktschicht voneinander
unterscheidet. Beispielsweise sind die erste und die
Kontaktschicht jeweils aus Indiumzinnoxid, kurz ITO,
hergestellt. Dann ist es möglich, dass die erste
Kontaktschicht etwa einen anderen Indiumgehalt, Zinngehalt und/oder Sauerstoffgehalt aufweist als die zweite
Kontaktschicht. Ebenso können sich die Kontaktschichten in ihrer Kornstruktur voneinander unterscheiden und/oder
verschiedene Einschlüsse etwa eines Prozessgases wie Ar, Ne, Kr, Xe oder 2 aufweisen. Auch können vor dem Aufbringen der Kontaktschichten unterschiedliche Vorbehandlungen wie
Reinigungsschritte der Halbleiterschichtenfolge erfolgen, sodass beispielsweise für die zweite Kontaktschicht eine nasschemische Reinigung und für die erste Kontaktschicht eine Plasmareinigung erfolgt, oder umgekehrt. Es ist zudem
möglich, dass die Kontaktschichten etwa bei einem Sputtern wie ein DC-HF-Sputtern mit unterschiedlichen Ionenenergien aufgebracht werden und/oder dass unterschiedliche
Temperaturbehandlungen der Kontaktschichten erfolgen, beispielsweise verschiedene Ausheilschritte, englisch
Annealing .
Gemäß zumindest einer Ausführungsform weist eine der
Kontaktschichten oder weisen beide der Kontaktschichten einen oder mehrere Dotierstoffe auf, der zusätzlich zu
Hauptbestandteilen des die Kontaktschicht bildenden TCOs vorhanden ist. Insbesondere handelt es sich um einen
metallischen Dotierstoff. Beispielsweise handelt es sich bei dem Dotierstoff um Ag, Mg, Ti, Au, Ni, Pt, Ga, Zn, Sn, Si oder Pd. Eine Konzentration des Dotierstoffs liegt bevorzugt bei mindestens 1 x 1017 cm-3 oder 1 x 1018 cm-3 oder 5 x 1018 cm-3. Alternativ oder zusätzlich liegt die Konzentration des Dotierstoffs bevorzugt bei höchstens 2 x 1021 cm-3 oder 5 x 1020 cm"3 oder 5 x 1019 cm"3.
Gemäß zumindest einer Ausführungsform ist eine oder sind beide der Kontaktschichten frei von einem Dotierstoff, insbesondere frei von einem metallischen Dotierstoff.
Gemäß zumindest einer Ausführungsform besteht das TCO der ersten und/oder der zweiten Kontaktschicht aus den
entsprechenden Hauptkomponenten, also zum Beispiel im Falle von ITO aus Sauerstoff, Indium und Zinn. Optional kann eine Dotierung vorhanden sein, wie oben angegeben.
Verunreinigungen haben dann bevorzugt eine Konzentration, bezogen auf einen Gewichtsanteil, von höchstens 2,5 x 10~3 oder 10~3 oder lO-^. Gemäß zumindest einer Ausführungsform ist die erste und/oder die zweite Kontaktschicht mindestens zweilagig gestaltet. Beispielsweise weist die jeweilige Kontaktschicht eine
Anhaftschicht direkt an der Halbleiterschichtenfolge und eine unmittelbar darauffolgende Querleitschicht auf. Die
Anhaftschicht ist bevorzugt dünner gestaltet und weist beispielsweise eine Dicke von mindestens 1 nm oder 2 nm oder 4 nm und/oder eine Dicke von höchstens 50 nm oder 30 nm oder 15 nm auf. Die Dicke der Querleitschicht liegt beispielsweise bei mindestens 15 nm oder 50 nm und/oder bei höchstens 700 nm oder 300 nm oder 150 nm. Die Anhaftschicht und die
Querleitschicht unterscheiden sich beispielsweise in einem Sauerstoffanteil und/oder in einer Stöchiometrie und/oder in einer Korngrößenverteilung voneinander. Beispielsweise liegt ein Unterschied in dem Sauerstoffanteil zwischen der
Anhaftschicht und der Querleitschicht bei mindestens 0,001 Prozentpunkten oder 0,05 Prozentpunkten oder 0,5
Prozentpunkten und/oder bei höchstens 10 Prozentpunkten oder 2 Prozentpunkten oder 0,1 Prozentpunkten. Durch die
Anhaftschicht ist bevorzugt ein besonders geringer
Kontaktwiderstand erzielbar und durch die Querleitschicht ist eine effiziente Stromaufweitung in eine Richtung senkrecht zu einer Wachstumsrichtung der Halbleiterschichtenfolge
erzielbar. Entsprechende Anhaftschichten und
Querleitschichten sind beispielsweise in der Druckschrift DE 10 2013 101 981 AI angegeben. Der Offenbarungsgehalt hinsichtlich der Gestaltung der Kontaktschicht wird hiermit durch Rückbezug mit aufgenommen.
Gemäß zumindest einer Ausführungsform ist zwischen den beiden Kontaktschichten, die bevorzugt unmittelbar und direkt aufeinanderfolgen, ein pn-Übergang ausgebildet. Der pn- Übergang zwischen den Kontaktschichten ist bevorzugt genauso orientiert wie etwa ein pn-Übergang innerhalb der aktiven Zone zwischen der p-leitenden Schicht und der n-leitenden Schicht .
Gemäß zumindest einer Ausführungsform überragt im ersten elektrischen Kontaktbereich in dem fertigen
optoelektronischen Halbleiterchip die erste Kontaktschicht die zweite Kontaktschicht seitlich teilweise oder
vollständig, zum Beispiel zu mindestens 50 % oder 75 % oder 90 % eines Umfangs oder ringsum, in Draufsicht gesehen.
Alternativ kann Gegenteiliges der Fall sein. Mit anderen Worten kann die erste Kontaktschicht, die sich näher an der Halbleiterschichtenfolge befindet, eine größere Grundfläche aufweisen als die zweite Kontaktschicht, die sich weiter von der Halbleiterschichtenfolge entfernt befindet. Hierdurch ist insbesondere über die erste elektrische Kontaktschicht eine laterale Stromaufweitung realisierbar, speziell an der p- leitenden Schicht der Halbleiterschichtenfolge.
Gemäß zumindest einer Ausführungsform sind die
Kontaktmetallisierung und die erste und/oder die zweite
Kontaktschicht bei Raumtemperatur und/oder bei
Betriebstemperatur des Halbleiterchips ohmsch leitend. Mit anderen Worten weist dann die Kontaktmetallisierung und/oder die erste und/oder die zweite Kontaktschicht ein Strom- Spannungsverhalten auf, das bei der betreffenden Temperatur näherungsweise linear ist, anders als ein Strom- Spannungsverhalten etwa der Halbleiterschichtenfolge mit der aktiven Zone.
Gemäß zumindest einer Ausführungsform ist in dem fertigen Halbleiterchip die Halbleiterschichtenfolge ringsum nur in direktem Kontakt zu nichtmetallischen Materialien. Mit anderen Worten berührt die Halbleiterschichtenfolge dann keine metallischen Materialien. Insbesondere ist die
Halbleiterschichtenfolge durch nichtmetallische Komponenten wie die erste und/oder die zweite Kontaktschicht von der
Kontaktmetallisierung getrennt. Metallisch bedeutet hierbei eine oder mehrere Schichten, die lediglich aus einem Metall oder einer Metalllegierung gebildet sind. Hierbei werden insbesondere Stickstoff, Sauerstoff, Kohlenstoff, Silizium und Germanium nicht als Metalle betrachtet.
Gemäß zumindest einer Ausführungsform ist die erste
Kontaktschicht, die sich näher an der
Halbleiterschichtenfolge befindet, auf den ersten
Kontaktbereich beschränkt, in Draufsicht gesehen. Der erste Kontaktbereich ist insbesondere derjenige Bereich, der von der Kontaktmetallisierung bedeckt ist, in Draufsicht auf die Halbleiterschichtenfolge gesehen. Mit anderen Worten überragt dann die erste Kontaktschicht die Kontaktmetallisierung in dem ersten Kontaktbereich nicht. Alternativ ist es auch möglich, dass die erste Kontaktschicht und/oder die zweite Kontaktschicht den ersten und/oder den zweiten Kontaktbereich lateral überragen, in Draufsicht gesehen. Die
Kontaktmetallisierung bedeckt dann die erste und/oder die zweite Kontaktschicht nur unvollständig. Es ist dabei möglich, dass die Kontaktmetallisierung in dem ersten
und/oder in dem zweiten Kontaktbereich stellenweise in direktem Kontakt zu der Halbleiterschichtenfolge steht. In diesem Fall überragt die Kontaktmetallisierung dann bevorzugt die erste und/oder die zweite Kontaktschicht, in Draufsicht gesehen . Darüber hinaus wird ein optoelektronischer Halbleiterchip angegeben. Der optoelektronische Halbleiterchip ist
insbesondere mit einem Verfahren hergestellt, wie in
Verbindung mit einer oder mehrerer der oben genannten
Ausführungsformen beschrieben. Merkmale des Verfahrens sind daher auch für den optoelektronischen Halbleiterchip
offenbart und umgekehrt.
In mindestens einer Ausführungsform weist der
optoelektronische Halbleiterchip eine
Halbleiterschichtenfolge auf, in der sich zwischen einer n- leitenden Schicht und einer p-leitenden Schicht eine aktive Zone zu einer Strahlungserzeugung befindet. In einem ersten elektrischen Kontaktbereich folgt eine erste Kontaktschicht auf die Halbleiterschichtenfolge. Die erste Kontaktschicht weist hierbei einen ersten Typ auf und ist von einer zweiten Kontaktschicht eines zweiten Typs gefolgt. Der zweiten
Kontaktschicht folgt eine Kontaktmetallisierung nach. In einem ersten elektrischen Kontaktbereich ist die
Halbleiterschichtenfolge von der zweiten Kontaktschicht gefolgt, die wiederum von der Kontaktmetallisierung gefolgt ist. Die Kontaktmetallisierungen im ersten und im zweiten elektrischen Kontaktbereich sind je zu einer externen
elektrischen Kontaktierung des Halbleiterchips eingerichtet und umfassen eine oder mehrere Metallschichten. Die erste und die zweite Kontaktschicht sind dabei je aus zumindest einem transparenten leitfähigen Oxid gebildet.
Nachfolgend werden ein hier beschriebenes Verfahren und ein hier beschriebener optoelektronischer Halbleiterchip unter
Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen näher erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei jedoch keine maßstäblichen Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein. Es zeigen:
Figuren 1 und 2 schematische Schnittdarstellungen von
Verfahrensschritten von hier beschriebenen Verfahren zur Herstellung von hier beschriebenen optoelektronischen Halbleiterchips,
Figuren 3, 5 und 6 schematische Schnittdarstellungen von
Ausführungsbeispielen von hier beschriebenen optoelektronischen Halbleiterchips, und
Figur 4 schematische Schnittdarstellungen von
exemplarischen Strahlengängen in Halbleiterchips.
In Figur 1 ist ein Ausführungsbeispiel eines
Herstellungsverfahrens für einen optoelektronischen
Halbleiterchip gezeigt. Gemäß Figur 1A wird eine
Halbleiterschichtenfolge 2 bereitgestellt. Die
Halbleiterschichtenfolge 2 umfasst eine n-leitende Schicht 21 sowie eine p-leitende Schicht 23. Zwischen diesen Schichten 21, 23 befindet sich eine aktive Zone 22 zu einer Erzeugung einer Strahlung, insbesondere zur Erzeugung von
nahultraviolettem, blauem oder grünem Licht. Bevorzugt basiert die Halbleiterschichtenfolge 2 auf AlInGaN.
Die Halbleiterschichtenfolge 2 ist epitaktisch auf einer Aufwachsfläche 60 eines Substrats 6 aufgewachsen. Das
Substrat 6 ist beispielsweise ein Saphirsubstrat. Die
Aufwachsfläche 60 kann planar geformt sein. An einer dem Substrat 6 abgewandten Seite der
Halbleiterschichtenfolge 2 befindet sich eine Ätzmaske 7, beispielsweise ein Fotolack. Mithilfe dieser Ätzmaske 7 wird die Halbleiterschichtenfolge 2 strukturiert, siehe Figur IB. Durch diese Strukturierung wird die n-leitende Schicht 21 stellenweise freigelegt und es wird eine Mesaflanke 24 erzeugt. Anschließend wird bevorzugt die Ätzmaske 7 entfernt. Beim Verfahrensschritt gemäß Figur IC wird auf die
Halbleiterschichtenfolge 2 eine Ausgangsschicht 310 für eine erste Kontaktschicht 31 durchgehend aufgebracht. Das
Aufbringen der Ausgangsschicht 310 erfolgt beispielsweise durch Sputtern. Bei der Ausgangsschicht 310 handelt es sich um eine oder um mehrere TCO-Schichten.
Gemäß Figur 1D wird die Ausgangsschicht 310 zu der ersten Kontaktschicht 31 strukturiert. Bei der ersten Kontaktschicht 31 handelt es sich um eine p-Kontaktschicht , die auf der p- leitenden Schicht 23 aufgebracht ist. Bei der ersten
Kontaktschicht 31 handelt es sich also um eine p- Kontaktschicht , die zu einer Stromeinprägung in die p- leitende Schicht 23 eingerichtet ist. Optional ist die erste Kontaktschicht 31 als Doppelschicht ausgeführt und weist eine vergleichsweise dünne Anhaftschicht unmittelbar an der p-leitenden Schichtenfolge 23 und eine relativ hierzu dickere, darauffolgende Querleitschicht auf. In Figur 1D sind diese Teilschichten nicht dargestellt.
Nachfolgend, siehe Figur IE, werden eine zweite
Kontaktschicht 32 sowie eine Kontaktmetallisierung 4
abgeschieden. Die zweite Kontaktschicht 32 sowie die Kontaktmetallisierung 4 werden entweder als durchgehende Schichten aufgebracht und anschließend strukturiert oder es werden die zweite Kontaktschicht 32 und die
Kontaktmetallisierung 4 nur lokal in den Öffnungen etwa einer nicht dargestellten Fotomaske aufgebracht.
Die zweite Kontaktschicht 32, die wie die erste
Kontaktschicht 31 auf zumindest einem transparenten
leitfähigen Oxid, kurz TCO, basiert, sowie die
Kontaktmetallisierung 4 sind hierdurch bevorzugt
deckungsgleich zueinander angeordnet. Die erste
Kontaktschicht 31 überragt die zweite Kontaktschicht 32 bevorzugt in einer lateralen Richtung, also in Richtung senkrecht zu einer Wachstumsrichtung der
Halbleiterschichtenfolge 2. Die zweite Kontaktschicht 32 und die Kontaktmetallisierung 4 werden bevorzugt unmittelbar nacheinander abgeschieden, etwa mittels Sputtern oder mittels Aufdampfen. Die Kontaktmetallisierung 4 ist beispielsweise durch einen Schichtenstapel mehrerer aufeinander folgender Metallschichten gebildet und umfasst etwa eines oder mehrerer der nachfolgenden Materialien: Pd, Pt, Ni, Au, Rh, Ti, Cr, AI, Ag, Cu, W, Ta, TiN, TiWN, TaWN, TaN und/oder AuSn.
Die beiden Kontaktschichten 31, 32 können also auf demselben Material basieren, vorliegend also auf ITO. Unterschiede zwischen den Kontaktschichten 31, 32 ergeben sich
insbesondere durch verschiedene Vorbehandlungen der p- leitenden Schichtenfolge 23 und der n-leitenden
Schichtenfolge 21. Ebenso werden die Kontaktschichten 31, 32 anders hergestellt. Die Kontaktschicht unmittelbar an der p- leitenden Schichtenfolge 23 wird bevorzugt erzeugt, wie in der Druckschrift DE 10 2013 101 981 AI beschrieben. Die
Kontaktschicht direkt an der n-leitenden Schichtenfolge 21 wird demgegenüber bevorzugt mit einer höheren Ionenenergie abgeschieden und es erfolgt eine andere Nasschemie zu einer Kontaktkonditionierung der n-leitenden Schichtenfolge 21. Die Halbleiterschichtenfolge 2 steht in dem ersten
Kontaktbereich 51, der als Anode ausgebildet sein kann, in direktem Kontakt zu der ersten Kontaktschicht 31. Die erste Kontaktschicht 31 wiederum steht in direktem Kontakt mit der zweiten Kontaktschicht 32, auf die unmittelbar die
Kontaktmetallisierung 4 angebracht ist. In dem zweiten
Kontaktbereich 52, beispielsweise ein Kathodenkontakt, steht die zweite Kontaktschicht 32 in unmittelbarem Kontakt zu der n-leitenden Schicht 21 der Halbleiterschichtenfolge 2 und zu der Kontaktmetallisierung 4. Die zweite Kontaktschicht 32 sowie die Kontaktmetallisierung 4 sind bevorzugt in dem ersten und in dem zweiten elektrischen Kontaktbereich 51, 52 identisch ausgebildet, im Rahmen der Herstellungstoleranzen. Das heißt, in den beiden Kontaktbereichen 51, 52 können die zweite Kontaktschicht 32 und die Kontaktmetallisierung 4 gleiche Materialzusammensetzungen und gleiche Schichtdicken aufweisen .
Eine Dicke der Halbleiterschichtenfolge 2 liegt zum Beispiel bei höchstens 3 ym oder 5 ym oder 8 ym oder 15 ym. Die
Kontaktschichten 31, 32 weisen bevorzugt je Dicken von mindestens 1 nm oder 5 nm oder 20 nm oder 40 nm oder 70 nm oder 110 nm auf und/oder von höchstens 350 nm oder 250 nm oder 160 nm oder 110 nm. Die Kontaktmetallisierung 4 zeigt beispielsweise eine Dicke von mindestens 0,3 ym oder 0,5 ym oder 1 ym und/oder von höchstens 8 ym oder 5 ym oder 2,5 ym auf. Diese Werte können auch in allen anderen
Ausführungsbeispielen gelten. Bevorzugt weist die sich direkt an der n-leitenden Schichtenfolge 21 befindliche Kontaktschicht, also gemäß Figur IE die zweite Kontaktschicht 32, eine kleinere Dicke auf als die Kontaktschicht direkt an der p-leitenden
Schichtenfolge 23, welches gemäß Figur IE die erste
Kontaktschicht 31 ist. Beispielsweise ist die Kontaktschicht direkt an der n-leitenden Schichtenfolge 21 um mindestens einen Faktor zwei oder vier oder zehn dünner als die
Kontaktschicht direkt an der p-leitenden Schichtenfolge 23. Dies gilt bevorzugt auch in allen anderen
Ausführungsbeispielen .
Anders als in Figur IE dargestellt kann die
Kontaktmetallisierung 4 die zweite Kontaktschicht 32 an der n-leitenden Schichtenfolge 21 und/oder an der p-leitenden Schichtenfolge 23 überformen. Das heißt, die
Kontaktmetallisierung 4 weist dann eine größere laterale Ausdehnung auf als die zweite Kontaktschicht 32 und steht stellenweise in direktem Kontakt mit der ersten
Kontaktschicht 31 und/oder mit der n-leitenden Schichtenfolge 21.
In Figur 2 ist ein weiteres Ausführungsbeispiel eines
Herstellungsverfahrens für den optoelektronischen
Halbleiterchip 1 dargestellt. Die Halbleiterschichtenfolge 2 wird beispielsweise strukturiert, wie in Verbindung mit den Figuren 1A und 1B gezeigt. Anschließend wird die
Ausgangsschicht 310 für die erste Kontaktschicht 31
aufgebracht, siehe Figur 2A. Hierbei befindet sich die
Ätzmaske 7 zur Strukturierung der Halbleiterschichtenfolge 2 bevorzugt noch an der Halbleiterschichtenfolge 2. Anschließend wird die Ätzmaske 7 zusammen mit den Teilen der Ausgangsschicht 310, die sich an der Ätzmaske 7 befinden, entfernt. Dieser Verfahrensschritt ist in den Figuren nicht separat gezeichnet.
Danach wird, siehe Figur 2B, eine Ausgangsschicht 320 für die zweite Kontaktschicht 32 bevorzugt ganzflächig aufgebracht. Die Ausgangsschicht 320 bedeckt somit die freigelegten
Bereiche der Halbleiterschichten 2 sowie die Ausgangsschicht 310 für die erste Kontaktschicht 31.
Beim Verfahrensschritt, wie in Figur 2C gezeigt, werden die Ausgangsschicht 310, 320 zu den ersten und zweiten
Kontaktschichten 31, 32 strukturiert. Diese Strukturierung der Kontaktschichten 31, 32 erfolgt bevorzugt mit derselben Maske, die nicht gezeichnet ist. Dem Strukturieren der
Kontaktschichten 31, 32 vorausgehend oder auch nachgehend erfolgt optional ein thermischer Ausheilschritt, englisch Annealing. Ein solcher Ausheilschritt kann auch direkt nach dem Aufbringen der ersten Ausgangsschicht 310 und/oder der zweiten Ausgangsschicht 320 erfolgen. Die erste
Ausgangsschicht 310 für die Kontaktschicht direkt an der n- leitenden Schichtenfolge 21 kann auch eine nicht gezeichnete Metallschicht aufweisen oder hieraus bestehen. Eine solche Metallschicht weist bevorzugt eine Dicke von höchstens 2 nm oder 5 nm oder 8 nm auf.
Die zweite, p-Kontaktschicht 32 kann, wie in Verbindung mit Figur 1 erläutert, mehrschichtig aufgebaut sein und eine Anhaftschicht direkt an der p-leitenden Schichtenfolge 23 sowie eine Querleitschicht aufweisen, wie dies bevorzugt auch in allen anderen Ausführungsbeispielen der Fall ist. Bei der ersten, n-Kontaktschicht 31 handelt es sich bevorzugt um eine einzige Schicht.
Beim Strukturieren der Kontaktschichten 31, 32 wird eine Mesaflanke 24, die durch das Ätzen der
Halbleiterschichtenfolge 2 entsteht, bevorzugt freigelegt. Im Bereich der Mesaflanke 24 liegt die aktive Zone 22
beispielsweise stellenweise offen. Der Bereich der Mesaflanke 24 und damit die aktive Zone 22 wird beim Strukturieren von den Ausgangsschichten 310, 320 befreit. Die Kontaktschichten 31, 32 sind damit bevorzugt ausschließlich in Kontakt mit nur einer der Schichten 21, 23.
Nachfolgend wird, siehe Figur 2D, die Kontaktmetallisierung 4 insbesondere mit einer einzigen, gemeinsamen Maske, die nicht gezeichnet ist, aufgebracht. Die zweite Kontaktschicht 32 an der p-leitenden Schicht 23 ist dabei bevorzugt zu einer lateralen Stromaufweitung eingerichtet und überragt die
Kontaktmetallisierung 4, in Draufsicht gesehen. Hierdurch ist eine besonders kleine Kontaktmetallisierung 4 erzielbar, in Draufsicht gesehen, wodurch eine Abschattung der
Halbleiterschichtenfolge 2 durch die Kontaktmetallisierung 4 oberhalb der aktiven Zone 22 reduzierbar ist. Ebenso ist durch die zweite Kontaktschicht 32 an der n-leitenden
Schichtenfolge 21 eine Größe der Kontaktmetallisierung 4 verringerbar, bei einer Beibehaltung der Größe des ersten elektrischen Kontaktbereichs 51 insgesamt, da auch an der n- leitenden Schichtenfolge 21 eine laterale Stromaufweitung durch die zweite Kontaktschicht 32 erreicht wird, bevor eine Stromeinprägung in die n-leitende Schichtenfolge 21 über die erste Kontaktschicht 31 erfolgt. In Figur 3 ist ein weiteres Ausführungsbeispiel des optoelektronischen Halbleiterchips 1 dargestellt. Wie auch in allen anderen Ausführungsbeispielen ist es möglich, dass die Aufwachsfläche 60 des Substrats 6 zu einer Verbesserung einer Lichtauskoppeleffizienz strukturiert ist. Insbesondere handelt es sich um ein strukturiertes Saphirsubstrat.
Ebenso wie auch in allen anderen Ausführungsbeispielen möglich ist insbesondere zwischen der zweiten Kontaktschicht 32 an der p-leitenden Schicht 23 eine Isolierschicht 9 angebracht. Durch die Isolierschicht 9 ist ein unmittelbarer Stromfluss von der Kontaktmetallisierung 4 in den direkt darunterliegenden Bereich der aktiven Zone 22 reduzierbar oder verhinderbar. Die Isolierschicht 9 ist bevorzugt aus einem Material mit einem niedrigen Brechungsindex wie
Siliziumoxid geformt. Eine solche Isolierschicht kann auch an der n-leitenden Schicht 21 vorhanden sein, jedoch ist
bevorzugt an der n-leitenden Schicht 21 keine solche
Isolierschicht vorhanden.
Wie in allen anderen Ausführungsbeispielen ist es zudem möglich, dass auf die Halbleiterschichtenfolge 2, auf die Kontaktschichten 31, 32 und/oder auf die
Kontaktmetallisierung 4 eine Passivierungsschicht 8
angebracht ist. Die Passivierungsschicht 8 ist beispielsweise aus einem Oxid wie Siliziumoxid oder Aluminiumoxid oder aus einem Nitrid wie Aluminiumnitrid oder Siliziumnitrid geformt. Ebenso kann die Passivierungsschicht 8 eine Schichtenfolge zum Beispiel aus zumindest einer Siliziumoxidschicht und zumindest einer Aluminiumoxidschicht aufweisen oder hieraus bestehen . Gemäß Figur 3 ist eine der Halbleiterschichtenfolge 2
abgewandte Seite der Kontaktmetallisierung 4 jeweils
teilweise von der Passivierungsschicht 8 bedeckt. Alternativ hierzu ist es möglich, dass die Passivierungsschicht 8 vor der Kontaktmetallisierung 4 aufgebracht wird, so dass die Kontaktmetallisierung 4 von der Passivierungsschicht 8 dann unbedeckt ist. Wird die Passivierungsschicht 8 vor der
Kontaktmetallisierung 4 aufgebracht, so erfolgt das
Aufbringen der Passivierungsschicht 8 bevorzugt durchgehend und ganzflächig und vor dem Abscheiden der
Kontaktmetallisierung 4 wird die Passivierungsschicht 8 stellenweise geöffnet.
In Figur 4 sind schematisch Strahlengänge von Strahlung R in der Halbleiterschichtenfolge 2 dargestellt.
Ist, siehe Figur 4A, keine TCO-Kontaktschicht 31, 32
vorhanden, so erfolgt eine Reflexion von Strahlung Rl direkt an der Kontaktmetallisierung 4. Da eine Reflektivität der Kontaktmetallisierung 4 relativ gering ist, ist diese Art der Reflexion vergleichsweise verlustbehaftet. Ferner erfolgt zu einem vergleichsweise großen Anteil eine Totalreflexion von Strahlung R2 an einer Grenzfläche der
Halbleiterschichtenfolge 2.
In Figur 4B dagegen wird die Strahlung Rl an der
Kontaktschicht 31, 32 totalreflektiert und gelangt nicht zu der Kontaktmetallisierung 4. Für diesen, totalreflektierten Strahlungsanteil sind Reflexionsverluste dann verringert, im Vergleich zu Figur 4A. Ferner wird ein Brechungsindexsprung an der Grenzfläche der Halbleiterschichtenfolge 2 durch die Kontaktschicht 31, 32 reduziert, wodurch sich eine Auskoppeleffizienz der Strahlung R2 aus der
Halbleiterschichtenfolge 2 heraus erhöhen kann.
Beim Ausführungsbeispiel gemäß Figur 5 befindet sich,
abweichend vom Ausführungsbeispiel gemäß Figur 3, die
Passivierungsschicht 8 stellenweise zwischen der
Kontaktmetallisierung 4 und der zweiten Kontaktschicht 32. Eine der Halbleiterschichtenfolge 2 abgewandte Seite der Kontaktmetallisierungen 4 ist damit frei von der
Passivierungsschicht 8. Die Kontaktschichten 31, 32 an der n- leitenden Schichtenfolge 21 schließen in seitlicher Richtung bündig miteinander ab und überragen die Kontaktmetallisierung 4. Gemäß Figur 6 überformt die Kontaktmetallisierung 4 die
Kontaktschichten 31, 32 an der n-leitenden Schichtenfolge 21. Anders als dargestellt kann dies alternativ oder zusätzlich bei der Kontaktmetallisierung 4 an der p-leitenden
Schichtenfolge 23 der Fall sein.
Die hier beschriebene Erfindung ist nicht durch die
Beschreibung anhand der Ausführungsbeispiele beschränkt.
Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist . Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2014 107 306.1, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird. Bezugs zeichenliste
1 optoelektronischer Halbleiterchip
2 Halbleiterschichtenfolge
21 n-leitende Schicht
22 aktive Zone
23 p-leitende Schicht
24 Mesaflanke
31 erste TCO-Kontaktschicht
310 Ausgangsschicht für die erste TCO-Kontaktschicht
32 zweite TCO-Kontaktschicht
320 Ausgangsschicht für die zweite TCO-Kontaktschicht
4 Kontaktmetallisierung
51 erster elektrischer Kontaktbereich mit beiden
Kontaktschichten
52 zweiter elektrischer Kontaktbereich mit nur einer KontaktSchicht
6 Substrat
60 Aufwachsfläche
7 Ätzmaske
8 Passivierungsschicht
9 Isolierschicht
R Strahlung

Claims

Patentansprüche
1. Verfahren zur Herstellung eines optoelektronischen
Halbleiterchips (1) mit den Schritten:
- Bereitstellen einer Halbleiterschichtenfolge (2) mit einer n-leitenden Schicht (21), einer p-leitenden
Schicht (23) und einer dazwischenliegenden aktiven Zone (22) ,
- Aufbringen einer ersten Kontaktschicht (31, 32) eines ersten Typs auf die Halbleiterschichtenfolge (2),
- Aufbringen einer zweiten Kontaktschicht (31, 32) eines zweiten Typs auf die Halbleiterschichtenfolge (2) und auf die erste Kontaktschicht (31, 32),
- Aufbringen zumindest einer Kontaktmetallisierung (4) auf die zweite Kontaktschicht (31, 32) in einem ersten und in einem zweiten elektrischen Kontaktbereich (51, 52) zur externen elektrischen Kontaktierung des
Halbleiterchips (1),
wobei
- die erste und die zweite Kontaktschicht (31, 32) je aus zumindest einem transparenten leitfähigen Oxid gebildet sind,
- im ersten elektrischen Kontaktbereich (51) folgende Schichten in der angegeben Reihenfolge aufeinander folgen: die Halbleiterschichtenfolge (2), die erste
Kontaktschicht (31, 32), die zweite Kontaktschicht (31, 32) und die Kontaktmetallisierung (4), und
- im zweiten elektrischen Kontaktbereich (52) folgende Schichten in der angegeben Reihenfolge aufeinander folgen: die Halbleiterschichtenfolge (2), die zweite
Kontaktschicht (31, 32) und die Kontaktmetallisierung (4) .
2. Verfahren nach dem vorhergehenden Anspruch,
aufweisend den zusätzlichen Schritt des Strukturierens der Halbleiterschichtenfolge (2) vor dem Aufbringen der Kontaktschichten (31, 32), sodass im zweiten
elektrischen Kontaktbereich (52) die n-leitende Schicht
(21) freigelegt wird,
wobei die erste Kontaktschicht (31) eine n- Kontaktschicht und die zweite Kontaktschicht (32) eine p-Kontaktschicht ist.
3. Verfahren nach Anspruch 1,
aufweisend den zusätzlichen Schritt des Strukturierens der Halbleiterschichtenfolge (2) vor dem Aufbringen der Kontaktschichten (31, 32), sodass im ersten
elektrischen Kontaktbereich (51) die n-leitende Schicht (21) freigelegt wird,
wobei die erste Kontaktschicht (31) eine p- Kontaktschicht und die zweite Kontaktschicht (32) eine n-Kontaktschicht ist.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem eine Strukturierung der Kontaktmetallisierung (4) und der zweiten Kontaktschicht (31, 32) oder eine Strukturierung der ersten Kontaktschicht (31, 32) und der zweiten Kontaktschicht (31, 32) mit einer einzigen Fotomaske erfolgt.
5. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem im ersten elektrischen Kontaktbereich (51) die Halbleiterschichtenfolge (2), die erste Kontaktschicht (31, 32), die zweite Kontaktschicht (31, 32) und die Kontaktmetallisierung (4) sowie im zweiten elektrischen Kontaktbereich (52) die Halbleiterschichtenfolge (2), die zweite Kontaktschicht (31, 32) und die Kontaktmetallisierung (4) direkt aufeinander folgend aufgebracht werden.
6. Verfahren nach einem der Ansprüche 1 bis 4,
bei dem zwischen der Halbleiterschichtenfolge (2) und der ersten und/oder der zweiten Kontaktschicht (31, 32) eine elektrische Isolierschicht (9) angebracht wird, sodass im Betrieb des fertig hergestellten
Halbleiterchips (1) unmittelbar an der
Kontaktmetallisierung (4) kein Strom in die
Halbleiterschichtenfolge (2) eingeprägt wird.
7. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem die erste und die zweite Kontaktschicht (31, 32) aus demselben Material hergestellt werden,
wobei dieses Material für die erste und die zweite Kontaktschicht mittels Sputtern mit unterschiedlichen Ionenenergien aufgebracht wird.
8. Verfahren nach dem vorhergehenden Anspruch,
bei dem die Halbleiterschichtenfolge auf AlInGaN basiert und die Kontaktschichten (31, 32) je aus
Indium-Zinn-Oxid hergestellt werden.
9. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem die Kontaktschichten (31, 32) unterschiedliche Korngrößen und/oder unterschiedliche gasförmige
Einschlüsse aufweisen.
10. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem im ersten elektrischen Kontaktbereich (52) zwischen der ersten und der zweiten Kontaktschicht (31, 32), die direkt aufeinander folgen, ein pn-Übergang ausgebildet wird. Verfahren nach einem der vorhergehenden Ansprüche, bei dem im fertigen Halbleiterchip (1) im ersten elektrischen Kontaktbereich (51) die erste
Kontaktschicht (31, 32) die zweite Kontaktschicht (32) stellenweise oder ringsum seitlich überragt, in
Draufsicht gesehen.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem im fertigen Halbleiterchip (1) die
Halbleiterschichtenfolge (2) ringsum nur in direktem Kontakt zu nichtmetallischen Materialien steht, wobei die erste Kontaktschicht (31, 32) auf den ersten Kontaktbereich (51) beschränkt ist.
Optoelektronischer Halbleiterchip (1), der mit einem Verfahren nach einem der vorhergehenden Ansprüche hergestellt ist, wobei
- der Halbleiterchip (1) eine Halbleiterschichtenfolge (2) mit einer n-leitenden Schicht (21), einer p- leitenden Schicht (23) und einer dazwischenliegenden aktiven Zone (22) umfasst,
- in einem ersten elektrischen Kontaktbereich (51) folgende Schichten in der angegeben Reihenfolge aufeinander folgen: die Halbleiterschichtenfolge (2), eine erste Kontaktschicht (31, 32) eines ersten Typs, eine zweite Kontaktschicht (31, 32) eines zweiten Typs und eine Kontaktmetallisierung (4),
- in einem zweiten elektrischen Kontaktbereich (52) folgende Schichten in der angegeben Reihenfolge aufeinander folgen: die Halbleiterschichtenfolge (2), die zweite Kontaktschicht (31, 32) und die
Kontaktmetallisierung (4),
- die Kontaktmetallisierung (4) im ersten und im zweiten elektrischen Kontaktbereich (51, 52) je zu einer externen elektrischen Kontaktierung des
Halbleiterchips (1) eingerichtet ist, und
- die erste und die zweite Kontaktschicht (31, 32) je aus zumindest einem transparenten leitfähigen Oxid gebildet sind.
PCT/EP2015/058055 2014-05-23 2015-04-14 Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip Ceased WO2015176873A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014107306.1 2014-05-23
DE102014107306.1A DE102014107306A1 (de) 2014-05-23 2014-05-23 Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip

Publications (1)

Publication Number Publication Date
WO2015176873A1 true WO2015176873A1 (de) 2015-11-26

Family

ID=52814127

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2015/058055 Ceased WO2015176873A1 (de) 2014-05-23 2015-04-14 Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip

Country Status (3)

Country Link
DE (1) DE102014107306A1 (de)
TW (1) TW201603320A (de)
WO (1) WO2015176873A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016112291A1 (de) * 2016-07-05 2018-01-11 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102017123154B4 (de) 2017-10-05 2025-07-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102018115225A1 (de) * 2018-06-25 2020-01-02 Otto-Von-Guericke-Universität Magdeburg Lichtemmitierendes Halbleiterbauelement oder Halbleiterbauelementmodul

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1523047A2 (de) * 2003-10-08 2005-04-13 Samsung Electronics Co. Ltd. Lichtemittierende Halbleitervorrichtung aus einer Nitridverbindung und dessen Herstellungsverfahren
US20120018765A1 (en) * 2010-07-20 2012-01-26 Sharp Kabushiki Kaisha Semiconductor light-emitting device and method of producing the same
US20120032214A1 (en) * 2010-08-06 2012-02-09 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005061797B4 (de) * 2005-12-23 2020-07-09 Osram Opto Semiconductors Gmbh Lumineszenzdiodenchip mit Stromaufweitungsschicht und Verfahren zu dessen Herstellung
JP2008034822A (ja) * 2006-06-28 2008-02-14 Nichia Chem Ind Ltd 半導体発光素子
KR101020945B1 (ko) * 2009-12-21 2011-03-09 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
DE102012112771A1 (de) 2012-12-20 2014-06-26 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1523047A2 (de) * 2003-10-08 2005-04-13 Samsung Electronics Co. Ltd. Lichtemittierende Halbleitervorrichtung aus einer Nitridverbindung und dessen Herstellungsverfahren
US20120018765A1 (en) * 2010-07-20 2012-01-26 Sharp Kabushiki Kaisha Semiconductor light-emitting device and method of producing the same
US20120032214A1 (en) * 2010-08-06 2012-02-09 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same

Also Published As

Publication number Publication date
DE102014107306A1 (de) 2015-11-26
TW201603320A (zh) 2016-01-16

Similar Documents

Publication Publication Date Title
DE102012101718B4 (de) Optoelektronischer Halbleiterchip
EP2011160B1 (de) Optoelektronischer halbleiterchip
EP1977457B1 (de) Optoelektronischer halbleiterchip
EP1709694B1 (de) Dünnfilm-led mit einer stromaufweitungsstruktur
DE112006001919T5 (de) Blaue LED mit aufgerauter Oberflächenschicht mit hohem Brechungsindex für eine hohe Lichtauskopplung
DE102007032555A1 (de) Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
DE112012005156B4 (de) Optoelektronischer Halbleiterchip
EP1906460A2 (de) Halbleiterkörper und Halbleiterchip mit einem Halbleiterkörper
DE102007029370A1 (de) Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
EP2415086B1 (de) Verfahren zur herstellung eines optoelektronischen bauelements, optoelektronisches bauelement und bauelementanordnung mit mehreren optoelektronischen bauelementen
EP2606511A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung von optoelektronischen halbleiterchips
EP2599131A1 (de) Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
DE102015120323A1 (de) Leuchtdiodenchip mit einer reflektierenden Schichtenfolge
EP2980864A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung einer kontaktstruktur für einen derartigen chip
WO2012028511A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2018114807A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2005024961A1 (de) Strahlungemittierendes halbleiterbauelement
DE102016113274B4 (de) Optoelektronischer Halbleiterchip
DE102014107306A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
EP1794816A2 (de) Verfahren zur herstellung eines d]nnfilmhalbleiterchips
WO2013045328A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2009149687A1 (de) Halbleiterkörper und verfahren zur herstellung eines halbleiterkörpers
WO2011070047A1 (de) Optoelektronischer halbleiterchip und verfahren zum herstellen eines optoelektronischen halbleiterchips
DE102012112771A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102011114380A1 (de) Strahlungsemittierender Halbleiterchip

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15714542

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15714542

Country of ref document: EP

Kind code of ref document: A1