WO2015176087A1 - Verfahren und vorrichtung zur durchführung einer symmetrischen stromverschlüsselung von daten - Google Patents

Verfahren und vorrichtung zur durchführung einer symmetrischen stromverschlüsselung von daten Download PDF

Info

Publication number
WO2015176087A1
WO2015176087A1 PCT/AT2015/000077 AT2015000077W WO2015176087A1 WO 2015176087 A1 WO2015176087 A1 WO 2015176087A1 AT 2015000077 W AT2015000077 W AT 2015000077W WO 2015176087 A1 WO2015176087 A1 WO 2015176087A1
Authority
WO
WIPO (PCT)
Prior art keywords
bit sequence
memory element
input
shift register
output
Prior art date
Application number
PCT/AT2015/000077
Other languages
English (en)
French (fr)
Inventor
Ernesto Schobesberger
René-Michael Cordes
Leszek A. KOTSCH
Original Assignee
Logodynamic Unit Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Logodynamic Unit Gmbh filed Critical Logodynamic Unit Gmbh
Publication of WO2015176087A1 publication Critical patent/WO2015176087A1/de

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
    • H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
    • H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
    • H04L9/0668—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator producing a non-linear pseudorandom sequence
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/12—Transmitting and receiving encryption devices synchronised or initially set up in a particular manner
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/582—Pseudo-random number generators
    • G06F7/584—Pseudo-random number generators using finite field arithmetic, e.g. using a linear feedback shift register
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2463/00—Additional details relating to network architectures or network communication protocols for network security covered by H04L63/00
    • H04L2463/121—Timestamp
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/04—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks
    • H04L63/0428—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks wherein the data content is protected, e.g. by encrypting or encapsulating the payload
    • H04L63/0457—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks wherein the data content is protected, e.g. by encrypting or encapsulating the payload wherein the sending and receiving network entities apply dynamic encryption, e.g. stream encryption

Definitions

  • the invention relates to a method for performing a symmetric stream encryption of data using a keystream and for transmitting the encrypted data, wherein the generation of the keystream using at least one feedback shift register, which is filled to its initialization with a defined bit sequence, wherein the encrypting data is divided into data packets and each data packet is encrypted separately, wherein the feedback shift register (s) for the encryption of each data packet is reinitialized, wherein at least one first for initializing the or each feedback shift register Bit Marsh and a second bit sequence is used, wherein the first bit sequence is added to the respective encrypted data packet in plain text or in coded form and the second bit sequence is a secret key that the encrypted rarely data packets is not added, and wherein the encrypted data packets are transmitted together with the respective added bit sequence and possibly header data packet-switched.
  • the invention further relates to a device for encrypting data by means of a symmetric stream encryption using a keystream, wherein for generating the keystream at least one feedback shift register is provided, which is filled to its initialization each with a defined bit sequence, the data in Data packets are distributed, wherein means are provided for generating and / or storing at least a first bit sequence and a second bit sequence, which cooperate with the or the shift register (s) such that at least the first bit string and the second bit string are used to initialize the feedback shift register (s), wherein the feedback shift register (s) are re-initialized for the encryption of each data packet, wherein data packet processing means are provided by which the means for Generating or storing the first and the second bit sequence in such a way that the first bit sequence is added to the respective encrypted data packet in plain text or in coded form and the second bit sequence represents a secret key which is not added to the encrypted data packets, and wherein data transmission means for packet-switched transmission of the encrypted data packets including the
  • a stream encryption is a cryptographic algorithm in which characters of the plaintext are linked individually with the characters of a key stream. In the case of power encryption of digital data - only the characters 0 and 1 are used - the clear text stream is linked to the keystream using the XOR function.
  • the keystream is a pseudo-random string. Most stream ciphers use a symmetric key. The key determines the initial state of the Sys tems ⁇ .
  • At least one feedback shift register is generally used. Linear feedback shift registers can be efficiently used both directly in hardware, such as FPGAs, and in software. be mented. Feedback shift registers are fast and produce pseudo-random sequences with good statistical properties.
  • a feedback shift register is implemented in digital technology as a shift register with n memory elements.
  • the individual memory elements are typically D flip-flops, which can each store one bit.
  • an XOR function is usually used in each case. Instead of the XOR link, however, an XNOR link can also be used.
  • the shift register with XOR feedback can be filled with arbitrary values that determine the key stream generated by the shift register in the sequence.
  • the feedback shift register also has a clock input: at each clock pulse, the sequence state is changed, ie when a bit is to be output, all bits in the shift register are shifted by one memory location; the new bit at the end of the shift register is calculated depending on the other bits. This process counts as one bar. For a complete run of all combinations 2 n_1 clock pulses are necessary.
  • linear feedback shift registers are generally used, which are usually of different lengths and have different feedback polynomials. This combines linear feedback shift registers to non-linear generators.
  • a functionally infinite code has the disadvantage that it can not be transmitted; it has to be generated.
  • a disadvantage of code generators in the form of conventional feedback shift registers is the fact that the structure of the generator can easily be deduced from the code sequence so that it can be regenerated with an identically constructed generator. A significant improvement is achieved in this regard by the known from WO 03/075507 AI code generator.
  • Another disadvantage of the conventional power encryption of data is the fact that it can be used in the case of packet-switched data transmission (eg, via the Internet via the IP protocol) only by reducing encryption security.
  • packet-switched data transmission each data packet must be encrypted separately and the key used for the encryption of each data packet must be known to the recipient for the purpose of decryption in order to enable decryption even if individual data packets are lost, packets arrive twice at the receiver, packets take different paths or packets arrive fragmented at the receiver.
  • the simplest way to ensure a clear assignment of data with the key or keystream even under the conditions of these malfunctions, is for each data packet the same ben key flow to use. This makes it easier to break the encryption.
  • WO 2012/071597 AI therefore, a method has been proposed, in which the key-flow generator is reinitialized for each data packet, wherein at least one first bit sequence and a second bit sequence is used to initialize the or the feedback shift register of the key-current generator, wherein the first bit sequence is added to the respective encrypted data packet in plain text or in coded form and the second bit sequence represents a secret key which is not added to the encrypted data packets. All information required for the decryption of each individual data packet with the exception of the secret key is carried in the respective package, so that the communication partners only need to exchange the secret key or the information required for the generation of the secret key before the data transmission.
  • each data packet contains the first bit sequence in plain text or in coded form, which was used to encrypt the respective data packet
  • this first bit sequence can be read by the receiver from the respective data packet and used for decrypting.
  • the present invention now aims to further improve the method according to WO 2012/071597 AI, in order to make it impossible to break the encryption.
  • the invention provides a method of the above mentioned type, that the first bit sequence is generated using a non-deterministic random number generator.
  • non-deterministic random number generator for example, a hardware-based physical random generator can be used.
  • the random source of information can also be unpredictable states in certain processes of the system.
  • the non-deterministic random number generator may comprise a pseudorandom generator generating a pseudo-random string from which a subsection is taken at random times and used as the first bit sequence.
  • a preferred embodiment in this context provides that the pseudorandom character string is written into a ring buffer and the first bit sequence is read from the ring buffer.
  • the ring buffer should have a storage capacity which corresponds to a multiple of the length of the first bit sequence.
  • the time of arrival or detection of a data packet to be encrypted is selected as a random time.
  • the first and second bit sequences are used in the context of encryption and decryption to initialize the feedback shift register (s).
  • the feedback shift register In the event that at least two interconnected feedback shift registers are used for the generation of the key stream, it is preferred that at least one first feedback shift register be added to it Initialization is filled with the first bit sequence and at least a second feedback shift register is filled to its initialization with the second bit sequence. This procedure makes it difficult to determine the structure of the key-current generator and / or the secret key on the basis of the first bit sequence communicated in plain text.
  • a further advantage of the method according to the invention is that the generation of the keystream can begin as soon as all the feedback shift registers are filled simultaneously with the respective bit sequence.
  • the structure of the key-current generator is preferably such that at least one XOR gate is used for the feedback of the sliding gate or registers.
  • the complexity of the generator can be increased in a simple manner in that the feedback shift registers are interconnected in such a way that depending on the state of a shift register, the at least one XOR gate of the other shift register on or off.
  • an encryption device is proposed.
  • the inventive apparatus for encrypting data by means of a symmetric stream encryption using a keystream wherein for generating the keystream at least one feedback shift register is provided, which is filled to its initialization each with a defined bit sequence, the data is divided into pa- kete present wherein means are provided for generating and / or storing at least a first bit string and a second bit string which cooperate with the shift register (s) such that at least the first bit string and the second bit string are used to initialize the feedback shift register (s) wherein the feedback shift register (s) for the encryption of each data packet is reinitialized, wherein data packet processing means are provided by which the means for generating the first and the second B so that the first bit sequence is added to the respective encrypted data packet in plain text or in coded form and the second bit sequence represents a secret key which is not added to the encrypted data packets, and data transmission means for packet-switching the encrypted data packets together with the respective added ones Bit sequence and header data if necessary, is characterized in that the means for
  • FIG. 2 shows an associated decryption device
  • FIGS. 3, 4 and 5 show various embodiments of a keystream generator used in the device
  • FIG. 6 shows a random number generator used in the encryption device.
  • a data packet to be encrypted is designated 1, wherein the data packet 1 comprises a plurality of bits in plain text.
  • the encryption takes place in principle such that the bits of the bit stream 2 of the plaintext are linked to the bits of a 0 keystream 3 individually by means of an XOR gate 4.
  • the generation of the key flow 3 is a code generator 5, which will be described in more detail with reference to FIGS. 3 to 6.
  • the code generator 5 generates the keystream 3 on the basis of the bit sequences 6 and 7 which are supplied to the code generator 5 as an initial value and a key.
  • a first bit sequence 6 is generated by a random number generator 9 for each data packet 1.
  • a packet detector 38 which detects an incoming data packet 1 and at the time of packet detection generates a trigger signal 39 0, which is supplied to the random number generator 9.
  • the time of arrival of a data packet 1 in this case represents a random event, which ensures that the random number generator 9 actually works non-deterministically.
  • tet The second bit sequence 7 is stored in a memory 10. Due to the use of the second bit sequence 7 as the key for the generation of the key stream 3, it is ensured that only the receiver, which must also be aware of the bit sequence 7, can decrypt the encrypted data packets.
  • the encrypted data of the data packet are now supplied to data packet processing means 15, with which the random number generator 9 cooperates in such a way that the first bit sequence 6 is added to the encrypted data packet in plain text.
  • the second bit string 7, on the other hand, is not added to the encrypted data packet, but represents secret keys known only to the sender and the receiver.
  • the data packet processing means 15 further ensure that the encrypted data packet is provided with the usual header data required for packet-switched transmission in a computer network.
  • the data packet prepared for the transmission thus consists of header data 16, the first bit sequence as packet identifier 17 and the encrypted user data 18.
  • the data transmission means for packet-switched transmission of the data packet are denoted by 19.
  • the device shown in Fig. 2 for decrypting the encrypted data packets is constructed essentially analog.
  • the header data 16, the first bit sequence as a packet identifier 17 and the encrypted user data 18 containing packet is supplied on arrival reading means 20, in which the first bit sequence 17 is read out and a memory 21 is supplied.
  • the encrypted user data 18 are subsequently fed to an XOR gate 22, in which the bits of the encrypted bit stream 23 and the bits of the key stream 3 are combined with one another. be linked in order to obtain the decrypted data packet 1 in this way.
  • the keystream 3 used to decrypt a particular data packet must be the same as the keystream used to encrypt that data packet.
  • the same bit strings 6 and 7 are supplied to the generator 5 as a key and the generator 5 used for the decryption is identical to the generator 5 used for the encryption.
  • the memory for the second bit sequence 7 is denoted by 24.
  • FIG. 3 shows a basic circuit of a key-current generator 5 with a shift register 27, which consists of a plurality of memory elements interconnected to form a code-producing row, namely flip-flops FF1, FF2,... FF9.
  • An XOR gate XORpl is connected so that one input of the XOR gate XORpl is connected to the output of the code producing memory element FF2, and the other input of the XOR gate XORpl is connected to the output of the code producing memory element FF5 and the output of the XOR gate XORpl is connected to the input of the memory element FF3 following in the flow direction to the memory element FF2 connected in series with the one input of the XOR gate XORpl, in other words recursively.
  • the last memory element FF9 is connected to the first memory element FF1 via an inverter INV.
  • the shift register 27 is filled with a bit sequence, a code sequence is obtained with this circuit. If, as is the case with the embodiment according to FIG. 3, only a single shift register is used, the bit sequences 6 and 7 are supplied to the shift register 27 in such a way that the bit sequences 6 and 7 are initially coupled by means of an XOR gate 28 - to be linked.
  • bit sequence generated from the bit sequences 6 and 7 and supplied to the shift register 27 is not longer than corresponds to the number of memory elements in the shift register 27, since the bit sequence is otherwise from that via the inverter INV from the memory element FF9 would be superimposed on coming bit sequence.
  • a total of two shift registers 30 and 31 are used.
  • the memory elements of the individual shift registers are interconnected recursively in this example in the same way as in FIG. 3.
  • the shift registers are further interconnected in such a way that the function of the XOR gate XORpl depends on the state of the second shift register 31. italic connection of the first shift register 30 is switched on and off.
  • the output of the flip-flop FFp2 of the shift register 31 is connected to the input of an AND gate ANDpl, which is inserted into the respective recursive function XORpl or the shift register 30.
  • the code generation is influenced at each level by initializing the respective shift register 30, 31 with the bit sequence 6 and 7.
  • the initialization can preferably take place such that the first bit sequence 6 is supplied to the shift register 30 of the first level and the second bit sequence 7 to the shift register 31 of the second level, wherein the bit sequences 6 and 7 are preferably defined as in FIGS 2 described.
  • the structure shown in FIG. 4 is made even more complex and in particular longer code-producing series and a plurality of recursive signals are shown.
  • ven interconnections provided.
  • a number of continuously connected in series memory elements in the form of shift registers SRG1, SRG2, ... realized that functionally together form a shift register 33 in the context of the invention. It doubles the length of the code per memory element added, so the length of the code is calculated as follows
  • Code generation clock frequency With less than 50 memory elements at a code generation clock frequency of 384,000 bps, the code runs for more than a year without repeating the sequence, so that a signal to be encrypted is sent encrypted over an equally long time ⁇ space via a leased line and can be decrypted so that live transmissions over a similar period of time are possible.
  • an XOR gate XORpl, p2, p3 is connected to a plurality of locations of this shift register 33 between a memory element FF1, 2, 3, 4 and the next in-line memory element FF2, 3, 4, 5 Inserting p4 and then feeding it with the signal from a third memory element FF8,15,20,23, so you changed each of the code generated thereby ( Figure 5).
  • FIG. 6 now shows the non-deterministic random number generator 9.
  • the random number generator comprises a code generator 40 which generates a pseudo-random string 41.
  • the code generator 40 can basically be configured as desired. It is preferably a code generator as described with reference to FIGS. 3, 4 or 5 or in WO 03/075507 A1.
  • the pseudo-random string 41 is continuously written in the ring buffer 42.
  • the ring buffer 42 is associated with a controller 43, which causes the reading of a random string 44.
  • the controller is supplied with a trigger signal 39 generated by the packet detector 38, which causes the controller 43 to send a gate opening command 45 to the ring buffer 42, whereupon the random string 44 is read out.
  • the random string 44 in this case has a non-deterministic character, because the frequency of the trigger signals 39 is determined by chance.
  • the partial buffer 44 which is randomly located in the ring buffer 42 at the time of the trigger signal 39 or the gate opening command 45 is thus read from the ring buffer 42, the storage capacity of the ring buffer 42 being substantially greater than the length of the random string 44 read from the ring buffer 42.
  • the controller 43 outputs the random string 44 as a binary random number which, as the first bit sequence 6, corresponds to the code gene. rator 5 is supplied as a key to initialize this.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Storage Device Security (AREA)

Abstract

Bei einem Verfahren zur Durchführung einer symmetrischen Stromverschlüsselung von Daten unter Verwendung eines Schlüsselstroms und zur Übertragung der verschlüsselten Daten, wobei die Generierung des Schlüsselstroms unter Verwendung wenigstens eines rückgekoppelten Schieberegisters erfolgt, das zu seiner Initialisierung mit einer definierten Bitfolge gefüllt wird, werden die zu verschlüsselnden Daten in Datenpakete aufgeteilt, wobei jedes Datenpaket gesondert verschlüsselt wird. Das bzw. die rückgekoppelte (n) Schieberegister wird bzw. werden für die Verschlüsselung jedes Datenpakets neu initialisiert, wobei zur Initialisierung des bzw. der rückgekoppelten Schieberegister jeweils wenigstens eine erste Bitfolge und eine zweite Bitfolge verwendet wird, wobei die erste Bitfolge dem jeweils verschlüsselten Datenpaket im Klartext oder in codierter Form hinzugefügt wird und die zweite Bitfolge einen geheimen Schlüssel darstellt, die den verschlüsselten Datenpaketen nicht hinzugefügt wird. Die verschlüsselten Datenpakete werden samt der jeweiligen hinzugefügten Bitfolge und ggf. Kopfdaten paketvermittelt übertragen. Die erste Bitfolge wird unter Verwendung eines nichtdeterministischen Zufallszahlengenerators generiert.

Description

Verfahren und Vorrichtung zur Durchführung einer symmetrischen Stromverschlüsselung von Daten
Die Erfindung betrifft ein Verfahren zur Durchführung einer symmetrischen Stromverschlüsselung von Daten unter Verwendung eines Schlüsselstroms und zur Übertragung der verschlüsselten Daten, wobei die Generierung des Schlüsselstroms unter Verwendung wenigstens eines rückgekoppelten Schieberegisters erfolgt, das zu seiner Initialisierung mit einer definierten Bitfolge gefüllt wird, wobei die zu verschlüsselnden Daten in Datenpakete aufgeteilt werden und jedes Datenpaket gesondert verschlüsselt wird, wobei das bzw. die rückgekoppelte (n) Schieberegister für die Verschlüsselung jedes Datenpakets neu initialisiert wird bzw. werden, wobei zur Initialisierung des bzw. der rück- gekoppelten Schieberegister jeweils wenigstens eine erste Bitfolge und eine zweite Bitfolge verwendet wird, wobei die erste Bitfolge dem jeweils verschlüsselten Datenpaket im Klartext oder in codierter Form hinzugefügt wird und die zweite Bitfolge einen geheimen Schlüssel darstellt, die den verschlüsselten Datenpaketen nicht hinzugefügt wird, und wobei die verschlüsselten Datenpakete samt der jeweiligen hinzugefügten Bitfolge und ggf. Kopfdaten paketvermittelt übertragen werden.
Die Erfindung betrifft weiters eine Vorrichtung zum Verschlüs- sein von Daten mit Hilfe einer symmetrischen Stromverschlüsselung unter Verwendung eines Schlüsselstroms, wobei zur Generierung des Schlüsselstroms wenigstens ein rückgekoppeltes Schieberegister vorgesehen ist, das zu seiner Initialisierung jeweils mit einer definierten Bitfolge gefüllt wird, wobei die Daten in Datenpakete aufgeteilt vorliegen, wobei Mittel zum Generieren und/oder Speichern wenigstens einer ersten Bitfolge und einer zweiten Bitfolge vorgesehen sind, die mit dem bzw. den Schieberegister (n) derart zusammenwirken, dass wenigstens die erste Bitfolge und die zweite Bitfolge zur Initialisierung des bzw. der rückgekoppelten Schieberegister verwendet werden, wobei das bzw. die rückgekoppelte (n) Schieberegister für die Verschlüsselung jedes Datenpakets neu initialisiert wird bzw. werden, wobei Datenpaketverarbeitungsmittel vorgesehen sind, mit denen die Mittel zum Generieren bzw. Speichern der ersten und der zweiten Bitfolge derart zusammenwirken, dass die erste Bitfolge dem jeweils verschlüsselten Datenpaket im Klartext oder in codierter Form hinzugefügt wird und die zweite Bitfolge einen geheimen Schlüssel darstellt, die den verschlüsselten Datenpaketen nicht hinzugefügt wird, und wobei Datenübertragungsmittel zum paketvermittelten Versenden der verschlüsselten Datenpakete samt der jeweiligen hinzugefügten Bitfolge und ggf. Kopfdaten vorgesehen sind.
Ein solches Verfahren und eine solche Vorrichtung sind in der WO 2012/071597 AI beschrieben.
Als Stromverschlüsselung bezeichnet man einen kryptographischen Algorithmus, bei dem Zeichen des Klartextes mit den Zeichen eines Schlüsselstroms einzeln verknüpft werden. Im Fall der Stromverschlüsselung von digitalen Daten - es kommen nur die Zeichen 0 und 1 zum Einsatz - erfolgt die Verknüpfung des Klartextstroms mit dem Schlüsselstrom mit Hilfe der XOR-Funktion . Der Schlüsselstrom ist eine pseudozufällige Zeichenfolge. Die meisten Stromchiffrierungen benutzen einen symmetrischen Schlüssel. Der Schlüssel bestimmt den Initialzustand des Sys¬ tems . Zur Erzeugung des Schlüsselstroms wird in der Regel wenigstens ein rückgekoppeltes Schieberegister verwendet. Linear rückgekoppelte Schieberegister können effizient sowohl direkt in Hardware, wie beispielsweise FPGAs, als auch in Software imple- mentiert werden. Rückgekoppelte Schieberegister sind schnell und produzieren Pseudozufallsfolgen mit guten statistischen Eigenschaften. Ein rückgekoppeltes Schieberegister ist in der Digitaltechnik als ein Schieberegister mit n Speicherelementen realisiert. Die einzelnen Speicherelemente sind typischerweise D-Flipflops, welche je ein Bit speichern können. Im Gegensatz zu einem herkömmlichen Schieberegister bestehen zwischen bestimmten D-Flipflops Abzweigungen, welche die Rückkopplungen darstellen. Zur Rückkoppelung wird in der Regel jeweils eine XOR-Funktion verwendet. Statt der XOR-Verknüpfung kann aber auch eine XNOR-Verknüpfung eingesetzt werden.
Zur Initialisierung kann das Schieberegister mit XOR-Rück- kopplung mit beliebigen Werten gefüllt werden, die den vom Schieberegister in der Folge generierten Schlüsselstrom bestimmen. Wie jedes andere Schieberegister verfügt auch das rückgekoppelte Schieberegister über einen Takteingang: Bei jedem Taktimpuls wird in den Folgezustand gewechselt, d.h. wenn ein Bit ausgegeben werden soll, werden alle Bits im Schieberegister um einen Speicherplatz verschoben; das neue Bit am Ende des Schieberegisters wird abhängig von den anderen Bits berechnet. Dieser Vorgang zählt als ein Takt. Für einen vollständigen Durchlauf aller Kombinationen sind 2n_1 Taktimpulse notwendig. Eine derartige Codesequenz hat somit eine Länge von 2n-1 bit (n = Anzahl der codegenerierenden in Reihe geschalteten Speicherelemente des Schieberegisters). Als Schlüsselstromgenerator werden in der Regel mehrere lineare rückgekoppelte Schieberegister eingesetzt, die meist unterschiedlich lang sind und unterschiedliche Rückkopplungspolynome haben. Damit kombiniert man lineare rückgekoppelte Schieberegister zu nichtlinearen Generatoren . Je größer die Länge der Codesequenz des Schlüsselstroms bzw. des Codes ist, desto schwerer ist dieser zu entschlüsseln. Beispielsweise brauchte ein unendlicher Code gar nicht versteckt zu werden, da er ja nie ganz bekannt ist. Funktionell ist jeder Code als unendlich anzusehen, der sich nicht vor dem Ende der zu verschlüsselnden Information wiederholt. Ein funktionell unendlicher Code hat den Nachteil, dass er nicht übertragen werden kann; er muss generiert werden.
Nachteilig bei Codegeneratoren in der Form von herkömmlichen rückgekoppelten Schieberegistern ist die Tatsache, dass von der Codesequenz leicht auf die Struktur des Generators geschlossen werden kann, so dass sie mit einem gleichgebauten Generator nachgeneriert werden kann. Eine wesentliche Verbesserung wird in dieser Hinsicht durch den aus der WO 03/075507 AI bekannten Codegenerator erzielt.
Ein weiterer Nachteil bei der herkömmlichen Stromverschlüsselung von Daten ist der Umstand, dass sie bei der paketvermittelten Datenübertragung (z.B. im Internet über das IP- Protokoll) nur unter Verringerung der Verschlüsselungssicherheit verwendet werden kann. Bei der paketvermittelten Datenübertragung muss jedes Datenpaket gesondert verschlüsselt werden und der für die Verschlüsselung jedes Datenpakets verwendete Schlüssel muss beim Empfänger zum Zwecke der Entschlüsselung bekannt sein, um eine Entschlüsselung auch dann zu ermöglichen, wenn einzelne Datenpakete verloren gehen, Pakete doppelt beim Empfänger ankommen, Pakete verschiedene Wege nehmen oder Pakete fragmentiert beim Empfänger ankommen. Die einfachste Möglichkeit, auch unter den Bedingungen dieser Fehlfunktionen eine eindeutige Zuordnung von Daten mit dem Schlüssel bzw. Schlüsselstrom zu gewährleisten, ist es für jedes Datenpaket densel- ben Schlüsselstrom zu verwenden. Dies erleichtert es aber, die Verschlüsselung zu brechen.
In der WO 2012/071597 AI wurde daher ein Verfahren vorgeschla- gen, bei dem der Schlüsselstromgenerator für jedes Datenpaket neu initialisiert wird, wobei zur Initialisierung des bzw. der rückgekoppelten Schieberegister des Schlüsselstromgenerators jeweils wenigstens eine erste Bitfolge und eine zweite Bitfolge verwendet wird, wobei die erste Bitfolge dem jeweils verschlüs- selten Datenpaket im Klartext oder in codierter Form hinzugefügt wird und die zweite Bitfolge einen geheimen Schlüssel darstellt, die den verschlüsselten Datenpaketen nicht hinzugefügt wird. Sämtliche für die Entschlüsselung jedes einzelnen Datenpakets erforderliche Information mit Ausnahme des geheimen Schlüssels wird im jeweiligen Paket mitgeführt, sodass die Kommunikationspartner lediglich den geheimen Schlüssel bzw. die für die Generierung des geheimen Schlüssels erforderlichen Informationen vor der Datenübermittlung austauschen müssen. Dadurch, dass jedes Datenpaket die erste Bitfolge im Klartext oder in codierter Form enthält, die zur Verschlüsselung des jeweiligen Datenpakets verwendet wurde, kann diese erste Bitfolge vom Empfänger aus dem jeweiligen Datenpaket ausgelesen und zum Entschlüsseln herangezogen werden. Dies ermöglicht es, jedes Datenpaket mit einem anderen Schlüssel zu verschlüsseln, sodass ein Brechen der Verschlüsselung erschwert wird. Zu diesem Zweck wurde in der WO 2012/071597 AI vorgeschlagen, als erste Bitfolge eine für das zu verschlüsselnde Paket eindeutige Paketnummer zu wählen. Die vorliegende Erfindung zielt nun darauf ab, das Verfahren gemäß WO 2012/071597 AI noch weiter zu verbessern, um das Brechen der Verschlüsselung zu verunmöglichen. Zur Lösung dieser Aufgabe sieht die Erfindung bei einem Verfahren der eingangs genannten Art vor, dass die erste Bitfolge unter Verwendung eines nichtdeterministischen Zufallszahlengenerators generiert wird. Als nichtdeterministischer Zufallszahlengenerator kann zum Beispiel ein hardwarebasierter, physikalischer Zufallsgene- rator zum Einsatz kommen. Die zufällige Informationsquelle kann aber auch nicht vorhersehbare Zustände in bestimmten Prozessen des Systems sein. In besonders einfacher Weise kann der nichtdeterministische Zufallszahlengenerator einen Pseudozufallsge- nerator umfassen, der eine pseudozufällige Zeichenfolge gene- riert, aus welcher zu zufälligen Zeitpunkten jeweils ein Teilabschnitt genommen und als erste Bitfolge verwendet wird.
Eine bevorzugte Ausbildung sieht in diesem Zusammenhang vor, dass die pseudozufällige Zeichenfolge in einen Ringpuffer ge- schrieben wird und die erste Bitfolge aus dem Ringpuffer ausgelesen wird. Hierbei sollte der Ringpuffer eine Speicherkapazität aufweisen, die einem Vielfachen der Länge der ersten Bitfolge entspricht. Besonders bevorzugt wird als zufälliger Zeitpunkt der Zeitpunkt des Eintreffens bzw. Detektierens eines zu verschlüsselnden Datenpakets gewählt.
Was die Codegenerierung selbst betrifft, können die folgenden bevorzugten Ausbildung zum Einsatz gelangen.
Wie erwähnt werden die erste und die zweite Bitfolge im Rahmen der Ver- bzw. Entschlüsselung dazu verwendet, das oder die rückgekoppelte (n) Schieberegister zu initialisieren. Für den Fall, dass wenigstens zwei miteinander verschaltete rückgekoppelte Schieberegister für die Generierung des Schlüsselstroms verwendet werden, wird dabei bevorzugt so vorgegangen, dass wenigstens ein erstes rückgekoppeltes Schieberegister zu seiner Initialisierung mit der ersten Bitfolge gefüllt wird und wenigstens ein zweites rückgekoppeltes Schieberegister zu seiner Initialisierung mit der zweiten Bitfolge gefüllt wird. Diese Vorgehensweise erschwert es, auf Grundlage der im Klartext mit- übermittelten ersten Bitfolge die Struktur des Schlüsselstromgenerators und/oder den geheimen Schlüssel zu ermitteln.
Ein weiterer Vorteil des erfindungsgemäßen Verfahrens ist, dass die Generierung des Schlüsselstroms beginnen kann, sobald alle rückgekoppelten Schieberegister gleichzeitig mit der jeweiligen Bitfolge gefüllt werden.
Die Struktur des Schlüsselstromgenerators ist wie an sich bekannt bevorzugt so, dass zur Rückkoppelung des bzw. der Schie- beregister wenigstens ein XOR-Gatter verwendet wird. Die Komplexität des Generators kann dabei in einfacher Weise dadurch erhöht werden, dass die rückgekoppelten Schieberegister derart miteinander verschaltet sind, dass in Abhängigkeit vom Zustand des einen Schieberegisters das wenigstens eine XOR-Gatter des anderen Schieberegister an- oder abgeschaltet wird.
Eine überaus bevorzugte Weiterbildung ergibt sich, wenn ein Codegenerator zum Einsatz gelangt, wie er in der WO 03/075507 AI beschrieben ist, wobei auf die Ansprüche 10 bis 12 sowie 22 bis 27 der vorliegenden Anmeldung verwiesen wird. Bei einem derartigen Codegenerator kann die Verschlüsselung nicht einmal dann gebrochen werden, wenn sowohl die Struktur des Codegenerators als auch der in ihm ablaufende Algorithmus bekannt sind. Die Struktur des Generators ist nämlich so geartet, dass sie eine derartig hohe Anzahl an unterschiedlichen Codes in einer derartig großen Länge zu generieren im Stande ist, dass die Entdeckung des gerade verwendeten Codes so wie die aktuell produzierte Stelle in der Codesequenz nur mit einer extrem gerin- gen Wahrscheinlichkeit möglich ist. Der Code kann dann nicht nachgeneriert werden, wenn der Generator so viele verschiedene Codes erstellen kann, dass von einem Abschnitt des einzelnen Codes nicht auf dessen Fortsetzung geschlossen werden kann.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird eine Verschlüsselungsvorrichtung vorgeschlagen.
Die erfindungsgemäße Vorrichtung zum Verschlüsseln von Daten mit Hilfe einer symmetrischen Stromverschlüsselung unter Verwendung eines Schlüsselstroms, wobei zur Generierung des Schlüsselstroms wenigstens ein rückgekoppeltes Schieberegister vorgesehen ist, das zu seiner Initialisierung jeweils mit einer definierten Bitfolge gefüllt wird, wobei die Daten in Datenpa- kete aufgeteilt vorliegen, wobei Mittel zum Generieren und/oder Speichern wenigstens einer ersten Bitfolge und einer zweiten Bitfolge vorgesehen sind, die mit dem bzw. den Schieberegisterin) derart zusammenwirken, dass wenigstens die erste Bitfolge und die zweite Bitfolge zur Initialisierung des bzw. der rückgekoppelten Schieberegister verwendet werden, wobei das bzw. die rückgekoppelte (n) Schieberegister für die Verschlüsselung jedes Datenpakets neu initialisiert wird bzw. werden, wobei Datenpaketverarbeitungsmittel vorgesehen sind, mit denen die Mittel zum Generieren bzw. Speichern der ersten und der zweiten Bitfolge derart zusammenwirken, dass die erste Bitfolge dem jeweils verschlüsselten Datenpaket im Klartext oder in codierter Form hinzugefügt wird und die zweite Bitfolge einen geheimen Schlüssel darstellt, die den verschlüsselten Datenpaketen nicht hinzugefügt wird, und wobei Datenübertragungsmittel zum paketvermittelten Versenden der verschlüsselten Datenpakete samt der jeweiligen hinzugefügten Bitfolge und ggf. Kopfdaten vorgesehen sind, ist dadurch gekennzeichnet, dass die Mittel zum Generieren der ersten Bitfolge einen nichtdeterministischen Zufallszahlengenerator umfassen.
Bevorzugte Weiterbildungen ergeben sich aus den Unteransprü- 5 chen .
Die Erfindung wird in der Folge anhand von in der Zeichnung schematisch dargestellten Ausführungsbeispielen näher erläutert. In dieser zeigen Fig.l eine erfindungsgemäße Verschlüssele) lungsvorrichtung, Fig.2 eine zugehörige Entschlüsselungsvorrichtung, Fig.3, Fig.4 und Fig.5 verschiedene Ausbildungen eines in der Vorrichtung verwendeten Schlüsselstromgenerators und Fig.6 einen in der Verschlüsselungsvorrichtung eingesetzten Zufalls zahlengenerator .
15
In Fig. 1 ist ein zu verschlüsselndes Datenpaket mit 1 bezeichnet, wobei das Datenpaket 1 eine Vielzahl von Bits im Klartext umfasst. Die Verschlüsselung erfolgt grundsätzlich derart, dass die Bits des Bitstroms 2 des Klartextes mit den Bits eines 0 Schlüsselstroms 3 einzeln mit Hilfe eines XOR-Gatters 4 verknüpft werden. Der Erzeugung des Schlüsselstroms 3 dient ein Codegenerator 5, der an Hand der Fig. 3 bis 6 noch näher beschrieben werden wird. Der Codegenerator 5 erzeugt den Schlüsselstrom 3 auf Grundlage der Bitfolgen 6 und 7, die dem Codege- 5 nerator 5 als Initialwert und Schlüssel zugeführt werden. Eine erste Bitfolge 6 wird von einem Zufallszahlengenerator 9 für jedes Datenpaket 1 erzeugt. Zu diesem Zweck ist ein Paketdetektor 38 vorgesehen, der ein eintreffendes Datenpaket 1 detek- tiert und zum Zeitpunkt der Paketdetektion ein Triggersignal 39 0 erzeugt, das dem Zufallszahlengenerator 9 zugeführt wird. Der Zeitpunkt des Eintreffens eines Datenpakets 1 stellt hierbei ein zufälliges Ereignis dar, das sicherstellt, dass der Zufallszahlengenerator 9 tatsächlich nicht-deterministisch arbei- tet. Die zweite Bitfolge 7 ist in einem Speicher 10 gespeichert. Auf Grund der Verwendung der zweiten Bitfolge 7 als Schlüssel für die Erzeugung des Schlüsselstroms 3 wird sichergestellt, dass nur der Empfänger, dem ebenfalls die Bitfolge 7 bekannt sein muss, die verschlüsselten Datenpakete entschlüsseln kann.
Die verschlüsselten Daten des Datenpakets werden nun Datenpa- ketverarbeitungsmitteln 15 zugeführt, mit denen der Zufallszah- lengenerator 9 derart zusammenwirkt, dass die erste Bitfolge 6 dem verschlüsselten Datenpaket im Klartext hinzugefügt wird. Die zweite Bitfolge 7 hingegen wird dem verschlüsselten Datenpaket nicht hinzugefügt, sondern stellt geheime Schlüssel dar, die nur dem Sender und dem Empfänger bekannt sind. Die Datenpa- ketverarbeitungsmittel 15 sorgen weiters dafür, dass das verschlüsselte Datenpaket mit den üblichen Köpfdaten versehen wird, die für die paketvermittelte Übertragung in einem Computernetzwerk erforderlich sind. Das für die Versendung vorbereitete Datenpaket besteht somit aus Kopfdaten 16, der ersten Bit- folge als Paketkennung 17 und den verschlüsselten Nutzdaten 18. Die Datenübertragungsmittel zum paketvermittelten Versenden des Datenpakets sind mit 19 bezeichnet.
Die in Fig. 2 dargestellte Vorrichtung zum Entschlüsseln der verschlüsselten Datenpakete ist im Wesentlichen analog aufgebaut. Das die Kopfdaten 16, die erste Bitfolge als Paketkennung 17 und die verschlüsselten Nutzdaten 18 enthaltende Paket wird beim Eintreffen Auslesemitteln 20 zugeführt, in denen die erste Bitfolge 17 ausgelesen und einem Speicher 21 zugeführt wird. Die verschlüsselten Nutzdaten 18 werden in der Folge einem XOR- Gatter 22 zugeführt, in dem die Bits des verschlüsselten Bitstroms 23 und die Bits des Schlüsselstroms 3 miteinander ver- knüpft werden, um auf diese Weise das entschlüsselte Datenpaket 1 zu erhalten.
Der Schlüsselstrom 3, der für die Entschlüsselung eines be- stimmten Datenpakets verwendet wird, muss der gleiche sein wie der Schlüsselstrom, der für die Verschlüsselung dieses Datenpakets verwendet wurde. Zu diesem Zweck werden dieselben Bitfolgen 6 und 7 dem Generator 5 als Schlüssel zugeführt und der für die Entschlüsselung verwendete Generator 5 ist baugleich mit dem für die Verschlüsselung verwendeten Generator 5. Der Speicher für die zweite Bitfolge 7 ist mit 24 bezeichnet.
Fig. 3 zeigt eine Prinzipschaltung eines Schlüsselstromgenerators 5 mit einem Schieberegister 27, das aus einer Mehrzahl von zu einer codeproduzierenden Reihe zusammengeschalteten Speicherelementen, nämlich Flip-Flops FF1, FF2, ... FF9 besteht. Ein XOR-Gatter XORpl ist so verschaltet, dass der eine Eingang des XOR-Gatters XORpl mit dem Ausgang des in der codeproduzierenden Reihe befindlichen Speicherelements FF2 und der andere Eingang des XOR-Gatters XORpl mit dem Ausgang des in der codeproduzierenden Reihe befindlichen Speicherelements FF5 und der Ausgang der XOR-Gatters XORpl mit dem Eingang des in Flussrichtung dem mit dem einen Eingang des XOR-Gatters XORpl verbundenen Speicherelements FF2 in der Reihe nachfolgenden Spei- cherelements FF3 - sohin rekursiv - verbunden ist. Weiters ist ersichtlich, dass das letzte Speicherelement FF9 über einen Inverter INV mit dem ersten Speicherelement FF1 verbunden ist. Sobald man das Schieberegister 27 mit einer Bitfolge befüllt, erhält man mit dieser Schaltung eine Codesequenz. Wenn, wie dies bei der Ausbildung gemäß Fig. 3 der Fall ist, nur ein einziges Schieberegister zum Einsatz gelangt, werden die Bitfolgen 6 und 7 dem Schieberegister 27 derart zugeführt, dass zunächst die Bitfolgen 6 und 7 mit Hilfe eines XOR-Gatters 28 miteinan- der verknüpft werden. Dabei ist es bevorzugt, dass die aus den Bitfolgen 6 und 7 generierte, dem Schieberegister 27 zugeführte Bitfolge nicht länger ist als dies der Anzahl der Speicherelemente im Schieberegister 27 entspricht, da die Bitfolge andern- falls von der über den Inverter INV aus dem Speicherelemente FF9 kommenden Bitfolge überlagert würde.
Bei der abgewandelten Ausbildung gemäß Fig. 4 gelangen insgesamt zwei Schieberegister 30 und 31 zum Einsatz. Die Spei- cherelemente der einzelnen Schieberegister sind in diesem Beispiel jeweils auf gleiche Weise rekursiv verschaltet wie in Fig. 3. Die Schieberegister sind weiters derart miteinander verschaltet, dass in Abhängigkeit vom Zustand des zweiten Schieberegisters 31 die Funktion des XOR-Gatters XORpl der re- kursiven Verschaltung des ersten Schieberegisters 30 an- und abgeschaltet wird. Zu diesem Zweck ist der Ausgang des Flip- Flops FFp2 des Schiebregisters 31 mit dem Eingang eines UND- Gatters UNDpl verbunden, das in die jeweilige rekursive Funktion XORpl bzw. der Schieberegister 30 eingefügt ist.
Es entsteht somit ein Codegenerator 5 mit zwei Ebenen, wobei die Codegenerierung auf jeder Ebene durch Initialisieren des jeweiligen Schieberegisters 30, 31 mit der Bitfolge 6 und 7 beeinflusst wird. Die Initialisierung kann dabei bevorzugt so erfolgen, dass dem Schieberegister 30 der ersten Ebene die erste Bitfolge 6 und dem Schieberegister 31 der zweiten Ebene die zweite Bitfolge 7 zugeführt wird, wobei die Bitfolgen 6 und 7 bevorzugt so definiert sind wie in den Fig. 1 und 2 beschrieben .
Bei der Ausbildung gemäß Fig. 5 ist die in Fig. 4 gezeigte Struktur noch komplexer ausgestaltet und es sind insbesondere längere codeproduzierende Reihen und eine Mehrzahl von rekursi- ven Verschaltungen vorgesehen. Dabei ist eine Anzahl ununterbrochen in Reihe geschalteter Speicherelemente in Form von Schieberegister SRG1, SRG2, ... verwirklicht, die funktionell gesehen gemeinsam ein Schieberegister 33 im Sinne der Erfindung bilden. Es verdoppelt sich die Länge des Codes pro hinzugefügtem Speicherelement, so dass sich die Länge des_ Codes wie folgt berechnet
Lc = 2n-l
(Lc = Länge der Codesequenz; n = Anzahl der
codegenerierenden in Reihe geschalteten
Speicherelemente) Wenn diese Einheit mit einem bestimmten Takt betrieben wird gilt für die Dauer des Codes:
2n - 1
Tc =
fc
(Tc = Dauer bis sich der Code wiederholt; fc =
Codegenerierungstaktfrequenz ) Mit weniger als 50 Speicherelementen bei einer Codegenerie- rungstaktfrequenz von 384.000 Bit/s läuft der Code länger als ein Jahr ohne dass sich die Sequenz wiederholt, so dass ein zu verschlüsselndes Signal simultan über einen ebenso langen Zeit¬ raum verschlüsselt über eine Standleitung übersendet und ent- schlüsselt werden kann, so dass Übertragungen live über einen ebenso langen Zeitraum möglich sind. Wenn man nun bei entsprechender Länge des Schieberegisters 33 an mehren Stellen dieses Schieberegisters 33 zwischen einem Speicherelement FF1,2,3,4 und dem nächsten in der Reihe befindlichen Speicherelement FF2,3,4,5 ein XOR-Gatter XORpl , p2 , p3, p4 einfügt und dieses dann mit dem Signal von einem dritten Speicherelement FF8,15,20,23 speist, so verändert man jeweils den dadurch erzeugten Code (Fig. 5) .
Bei einer Mehrzahl von codeverändernden XOR-Gattern XORpl, p2,p3,p4, siehe Fig. 5, soll sichergestellt sein, dass die verschiedenen codeverändernden XOR-Gatter XORpl , p2 , p3 , p , deren erster Eingang von einem Ausgang eines Speicherelements FF1,2,3,4 gespeist wird, ihren zweiten Eingang jeweils vom Ausgang eines Speicherelements FF8, 15,20,23 gespeist erhalten, welches eine Anzahl von Speicherelementen in Flussrichtung vom erstgenannten Speicherelement FF1,2,3,4 entfernt ist, welche jeweils einer unterschiedlichen Primzahl entspricht, die größer als 1 aber kein Teilbetrag der Gesamtzahl der in Reihe R geschalteten Speicherelemente ist, sodass es bei der Beeinflus- sung der Codesequenz zu keinen codesequenzverkürzenden Resonanzeffekten kommt. Zwischen den entsprechenden Speicherelementpaaren FF1,8; FF2,15; FF3,20; FF4,23 liegt also jeweils eine Anzahl von 7, 13, 17 und 19 (Primzahlen) Speicherelementen .
Wenn man an einen der beiden Eingänge des jeweiligen XOR- Gatters XORpl bzw. XORpl , p2 , p3 , p4 den Ausgang eines UND-Gatters UNDpl bzw. UNDpl,p2,p3,p4 dessen einer Eingang am Ausgang des Speicherelements FF3 bzw. FF8,15,20,23 hängt, anschließt, dann kann man dieses XOR-Gatter XORpl bzw. XORpl , p2 , p3 , p4 in seiner codeverändernden Wirkung über den zweiten Eingang des UND- Gatters UNDpl bzw. UNDpl , p2 , p3 , p4 an- und abschalten und wenn man daran jeweils ein weiteres Speicherelement FFpl bzw. FFpl,p2,p3,p4 anschließt, das An- und Abschalten der codebeeinflussenden Wirkung des XOR-Gatters XORpl bzw. XORpl , p2 , p3 , p4 programmierbar machen. Die codeprogrammierenden Speicherelemente FFpl , p2 , p3, p4 können dabei zu einem Schieberegister 34 zu- sammengeschaltet sein. In weiterer Folge können die codeprogrammierenden Speicherelemente FFpl , p2 , p3 , p4 des Schieberegisters 34 selbst wiederum mit Hilfe eines XOR-Gatters XORppl rekursiv verschaltet werden. In Fig. 6 ist nun der nicht-deterministische Zufallszahlengenerator 9 dargestellt. Der Zufallszahlengenerator umfasst einen Codegenerator 40, der eine pseudozufällige Zeichenfolge 41 generiert. Der Codegenerator 40 kann grundsätzlich beliebig ausgestaltet sein. Bevorzugt handelt es sich um einen Codegenera- tor wie anhand von Fig. 3, 4 oder 5 bzw. in der WO 03/075507 AI beschrieben. Die pseudozufällige Zeichenfolge 41 wird ununterbrochen in den Ringpuffer 42 geschrieben. Dem Ringpuffer 42 ist ein Controller 43 zugeordnet, der das Auslesen einer Zufallszeichenfolge 44 veranlasst. Zu diesem Zweck ist dem Controller ein von dem Paketdetektor 38 generiertes Triggersignal 39 zugeführt, das den Controller 43 veranlasst, einen Gateöffnungsbefehl 45 an den Ringpuffer 42 zu senden, worauf die Zufallszeichenfolge 44 ausgelesen wird. Die Zufallszeichenfolge 44 hat hierbei nicht-deterministischen Charakter, weil die Frequenz der Triggersignale 39 vom Zufall bestimmt ist. Aus dem Ringpuffer 42 wird somit diejenige Teilsequenz 44 ausgelesen, die sich zum Zeitpunkt des Triggersignals 39 bzw. des Gateöffnungsbefehls 45 zufällig im Ringpuffer 42 befindet, wobei die Speicherkapazität des Ringpuffers 42 wesentlich größer ist als die Länge der aus dem Ringpuffer 42 ausgelesenen Zufallszeichenfolge 44. Der Controller 43 gibt die Zufallszeichenfolge 44 als binäre Zufallszahl aus, die als erste Bitfolge 6 dem Codegene- rator 5 als Schlüssel zugeführt wird, um diesen zu initialisieren .

Claims

Patentansprüche :
1. Verfahren zur Durchführung einer symmetrischen Stromverschlüsselung von Daten unter Verwendung eines Schlüsselstroms und zur Übertragung der verschlüsselten Daten, wobei die Generierung des Schlüsselstroms unter Verwendung wenigstens eines rückgekoppelten Schieberegisters erfolgt, das zu seiner Initialisierung mit einer definierten Bitfolge gefüllt wird, wobei die zu verschlüsselnden Daten in Datenpakete aufgeteilt werden und jedes Datenpaket gesondert verschlüsselt wird, wobei das bzw. die rückgekoppelte (n) Schieberegister für die Verschlüsselung jedes Datenpakets neu initialisiert wird bzw. werden, wobei zur Initialisierung des bzw. der rückgekoppelten Schieberegister jeweils wenigstens eine erste Bitfolge und eine zweite Bitfolge verwendet wird, wobei die erste Bitfolge dem jeweils verschlüsselten Datenpaket im Klartext oder in codierter Form hinzugefügt wird und die zweite Bitfolge einen geheimen Schlüssel darstellt, die den verschlüsselten Datenpaketen nicht hinzugefügt wird, und wobei die verschlüsselten Datenpakete samt der jeweiligen hinzugefügten Bitfolge und ggf. Kopfdaten paketvermittelt übertragen werden, dadurch gekennzeichnet, dass die erste Bitfolge unter Verwendung eines nichtdeterministischen Zufallszahlengenerators generiert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der nichtdeterministische Zufallszahlengenerator einen Pseudo- zufallsgenerator umfasst, der eine pseudozufällige Zeichenfolge generiert, aus welcher zu zufälligen Zeitpunkten jeweils ein Teilabschnitt genommen und als erste Bitfolge verwendet wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die pseudozufällige Zeichenfolge in einen Ringpuffer geschrie- ben wird und die erste Bitfolge aus dem Ringpuffer ausgelesen wird .
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass der Ringpuffer eine Speicherkapazität aufweist, die einem Vielfachen der Länge der ersten Bitfolge entspricht.
5. Verfahren nach Anspruch 2, 3 oder 4, dadurch gekennzeichnet, dass als zufälliger Zeitpunkt der Zeitpunkt des Eintref- fens bzw. Detektierens eines zu verschlüsselnden Datenpakets gewählt wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass wenigstens ein erstes rückgekoppeltes Schie- beregister zu seiner Initialisierung mit der ersten Bitfolge gefüllt wird und wenigstens ein zweites rückgekoppeltes Schieberegister zu seiner Initialisierung mit der zweiten Bitfolge gefüllt wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Generierung des Schlüsselstroms beginnt, sobald alle rückgekoppelten Schieberegister mit jeweiligen Bitfolgen gefüllt sind.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass wenigstens zwei rückgekoppelte Schieberegister gleichzeitig mit der jeweiligen Bitfolge gefüllt werden.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch ge- kennzeichnet, dass zur Rückkoppelung des bzw. der Schieberegister wenigstens ein XOR-Gatter verwendet wird.
10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die rückgekoppelten Schieberegister derart miteinander verschaltet sind, dass in Abhängigkeit vom Zustand des einen Schieberegisters das wenigstens eine XOR-Gatter des anderen Schieberegister an- oder abgeschaltet wird.
11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass das wenigstens eine rückgekoppelte Schieberegister eine Mehrzahl von zu einer codeproduzierenden Reihe geschalteten Speicherelementen aufweist, wobei der Ausgang des in der Reihe letzten Speicherelements mit dem Eingang des in der Reihe ersten Speicherelements zu einem Kreis zusammengeschlossen ist, wobei die Rückkoppelung mit Hilfe des wenigstens einen XOR-Gatters derart erfolgt, dass der erste Eingang des XOR-Gatters mit dem Ausgang eines in der codeproduzierenden Reihe befindlichen Speicherelements, der zweite Eingang mit dem Ausgang eines weiteren in der codeproduzierenden Reihe befindlichen Speicherelements und der Ausgang mit dem Eingang des in der codeproduzierenden Reihe dem mit dem ersten Eingang des XOR-Gatters verbundenen Speicherelement nachfolgenden Speicherelements verbunden ist.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass in die den zweiten Eingang des wenigstens einen XOR-Gatters und den Ausgang des weiteren in der codeproduzierenden Reihe befindlichen Speicherelements verbindende Leitung ein UND-Gatter derart geschalten ist, dass der Ausgang des UND-Gatters mit dem zweiten Eingang des XOR-Gatters, der erste Eingang des UND- Gatters mit dem Ausgang des weiteren in der codeproduzierenden Reihe befindlichen Speicherelements und der zweite Eingang des UND-Gatters mit dem Ausgang eines codeprogrammierenden Speicherelements verbunden ist, wobei als codeprogrammierendes Speicherelement ein Speicherelement eines weiteren rückgekop- pelten Schieberegisters verwendet wird, und dass bevorzugt der Ausgang eines in der codeproduzierenden Reihe befindlichen Speicherelements mit dem Eingang eines Inverters und der Ausgang des Inverters mit dem Eingang eines anderen in der code- produzierenden Reihe angeordneten Speicherelements verbunden ist .
13. Vorrichtung zum Verschlüsseln von Daten mit Hilfe einer symmetrischen Stromverschlüsselung unter Verwendung eines Schlüsselstroms (3) , insbesondere zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 12, wobei zur Generierung des Schlüsselstroms (3) wenigstens ein rückgekoppeltes Schieberegister (27; 30,31; 33, 34) vorgesehen ist, das zu seiner Initialisierung jeweils mit einer definierten Bitfolge gefüllt wird, wobei die Daten in Datenpakete (1) aufgeteilt vorliegen, wobei Mittel (9,10) zum Speichern wenigstens einer ersten Bitfolge (6) und einer zweiten Bitfolge (7) vorgesehen sind, die mit dem bzw. den Schieberegister (n) (27; 30,31; 33, 34) derart zusammenwirken, dass wenigstens die erste Bitfolge (6) und die zweite Bitfolge (7) zur Initialisierung des bzw. der rückgekoppelten Schieberegister (27; 30,31; 33,34) verwendet werden, wobei das bzw. die rückgekoppelte (n) Schieberegister (27; 30,31; 33,34) für die Verschlüsselung jedes Datenpakets (1) neu initialisiert wird bzw. werden, wobei Datenpaketverarbeitungs- mittel (15) vorgesehen sind, mit denen die Mittel (9,10) zum Speichern der ersten (6) und der zweiten (7) Bitfolge derart zusammenwirken, dass die erste Bitfolge (6) dem jeweils verschlüsselten Datenpaket im Klartext (17) oder in codierter Form hinzugefügt wird und die zweite Bitfolge (7) einen geheimen Schlüssel darstellt, die den verschlüsselten Datenpaketen nicht hinzugefügt wird, und wobei Datenübertragungsmittel (19) zum paketvermittelten Versenden der verschlüsselten Datenpakete samt der jeweiligen hinzugefügten Bitfolge (17) und ggf. Kopf- daten (16) vorgesehen sind, dadurch gekennzeichnet, dass die Mittel zum Generieren der ersten Bitfolge einen nichtdeterministischen Zufallszahlengenerator (9) umfassen.
14. Vorrichtung nach Anspruch 13, dadurch gekennzeichnet, dass der nichtdeterministische Zufallszahlengenerator (9) einen Pseudozufallsgenerator (40) umfasst, der eine pseudozufällige Zeichenfolge (41) generiert, wobei Mittel zum Detektieren eines zufälligen Ereignisses vorgesehen sind, die mit der pseudozu- fälligen Zeichenfolge (41) derart zusammenwirken, dass bei De- tektion des zufälligen Ereignisses jeweils ein Teilabschnitt (44) aus der pseudozufälligen Zeichenfolge genommen und als erste Bitfolge (6) verwendet wird.
15. Vorrichtung nach Anspruch 14, dadurch gekennzeichnet, dass ein mit dem Pseudozufallsgenerator (40) verbundener Ringpuffer (42) vorgesehen ist, um die pseudozufällige Zeichenfolge (41) in den Ringpuffer (42) zu schreiben und dass Mittel zum Auslesen der ersten Bitfolge aus dem Ringpuffer vorgesehen sind.
16. Vorrichtung nach Anspruch 15, dadurch gekennzeichnet, dass der Ringpuffer (42) eine Speicherkapazität aufweist, die einem Vielfachen der Länge der ersten Bitfolge (6) entspricht.
17. Vorrichtung nach Anspruch 14, 15 oder 16, dadurch gekennzeichnet, dass die Mittel zum Detektieren eines zufälligen Ereignisses von einem Datenpaketdetektor (38) gebildet sind, der den Zeitpunkt des Eintreffens eines zu verschlüsselnden Datenpakets (1) detektiert.
18. Vorrichtung nach einem der Ansprüche 13 bis 17, dadurch gekennzeichnet, dass die Mittel (9,10; 20,21,24) zum Speichern bzw. Auslesen der ersten (6) und der zweiten (7) Bitfolge mit einem XOR-Gatter (28) derart zusammenwirken, dass die erste Bitfolge (6) und die zweite Bitfolge (7) mit Hilfe einer XOR-
Funktion verknüpft werden, wobei die sich aus der Verknüpfung ergebende Bitfolge zur Initialisierung dem rückgekoppelten Schieberegister (27) zugeführt ist.
19. Vorrichtung nach einem der Ansprüche 13 bis 18, dadurch gekennzeichnet, dass die erste Bitfolge (6) wenigstens einem ersten rückgekoppelten Schieberegister (30; 33) zu dessen Initi- alisierung zugeführt ist und die zweite Bitfolge (7) wenigstens einem zweiten rückgekoppelten Schieberegister (31;34) zu dessen Initialisierung zugeführt ist.
20. Vorrichtung nach einem der Ansprüche 13 bis 19, dadurch gekennzeichnet, dass die Generierung des Schlüsselstroms (3) beginnt, sobald alle rückgekoppelten Schieberegister (27; 30,31; 33,34) mit der jeweiligen Bitfolge gefüllt sind.
21. Vorrichtung nach einem der Ansprüche 13 bis 20, dadurch gekennzeichnet, dass wenigstens zwei rückgekoppelte Schieberegister (30,31; 33,34) gleichzeitig mit der jeweiligen Bitfolgen gefüllt werden.
22. Vorrichtung nach einem der Ansprüche 13 bis 21, dadurch gekennzeichnet, dass zur Rückkoppelung des bzw. der Schieberegister (27; 30,31; 33,34) wenigstens ein XOR-Gatter (XORpl, XORp2, XORp3, XORp4, XORppl, XORpppl) eingesetzt ist.
23. Vorrichtung nach einem der Ansprüche 13 bis 22, dadurch gekennzeichnet, dass die rückgekoppelten Schieberegister
(30,31; 33,34) derart miteinander verschaltet sind, dass in Abhängigkeit vom Zustand des einen Schieberegisters das wenigs- tens eine XOR-Gatter (XORpl, XORp2, XORp3, XORp4, XORppl) des anderen Schieberegister an- oder abgeschaltet wird.
24. Vorrichtung nach einem der Ansprüche 12 bis 23, dadurch gekennzeichnet, dass das wenigstens eine rückgekoppelte Schieberegister (30,31; 33,34) eine Mehrzahl von zu einer codeproduzierenden Reihe geschalteten Speicherelementen (FF1, FF2,...; FFpl, FFp2,...) aufweist, wobei der Ausgang des in der Reihe letzten Speicherelements mit dem Eingang des in der Reihe ers- ten Speicherelements zu einem Kreis zusammengeschlossen ist, wobei die Rückkoppelung mit Hilfe des wenigstens einen XOR- Gatters (XORpl, XORp2, XORp3, XORp4, XORppl) derart erfolgt, dass der erste Eingang des XOR-Gatters mit dem Ausgang eines in der codeproduzierenden Reihe befindlichen Speicherelements (FF2), der zweite Eingang mit dem Ausgang eines weiteren in der codeproduzierenden Reihe befindlichen Speicherelements (FF5) und der Ausgang mit dem Eingang des in der codeproduzierenden Reihe dem mit dem ersten Eingang des XOR-Gatters verbundenen Speicherelement nachfolgenden Speicherelements (FF3) verbunden ist.
25. Vorrichtung nach Anspruch 24, dadurch gekennzeichnet, dass in die den zweiten Eingang des wenigstens einen XOR-Gatters (XORpl) und den Ausgang des weiteren in der codeproduzierenden Reihe (30; 33) befindlichen Speicherelements (FF5) verbindende Leitung ein UND-Gatter (UNDpl) derart geschalten ist, dass der Ausgang des UND-Gatters (UNDpl) mit dem zweiten Eingang des XOR-Gatters (XORpl), der erste Eingang des UND-Gatters (UNDpl) mit dem Ausgang des weiteren in der codeproduzierenden Reihe (30; 33) befindlichen Speicherelements (FF5) und der zweite Ein¬ gang des UND-Gatters (UNDpl) mit dem Ausgang eines codeprogram¬ mierenden Speicherelements (FFp2) verbunden ist und dass bevor¬ zugt der Ausgang eines in der codeproduzierenden Reihe (30; 33) befindlichen Speicherelements (FF9) mit dem Eingang eines In- verters (INV) und der Ausgang des Inverters (INV) mit dem Eingang eines anderen in der codeproduzierenden Reihe (30; 33) angeordneten Speicherelements (FF1) verbunden ist, wobei als co- deprogrammierendes Speicherelement ein Speicherelement eines weiteren rückgekoppelten Schieberegisters (31; 34) verwendet wird.
26. Vorrichtung nach Anspruch 24 oder 25, dadurch gekennzeich- net, dass eine Mehrzahl von XOR-Gattern (XORpl , p2 , p3 , p4 ) vorgesehen ist, deren erster Eingang jeweils von einem Ausgang eines in der codeproduzierenden Reihe (30; 33) befindlichen Speicherelements (FF1,2,3,4) gespeist wird und deren zweiter Eingang jeweils vom Ausgang eines weiteren in der codeproduzieren- den Reihe (30; 33) befindlichen Speicherelements ( FF8 , 15 , 20 , 23 ) gespeist wird, welches eine Anzahl von Speicherelementen in Flussrichtung der Reihe (30; 33) von dem jeweils mit dem ersten Eingang verbundenen Speicherelement (FF1,2,3,4) entfernt ist, welche jeweils einer unterschiedlichen Primzahl entspricht, die größer als 1 und kein Teilbetrag der Gesamtzahl der in Reihe (30;33) geschalteten Speicherelemente (FFl,2,...n) ist.
27. Vorrichtung nach einem der Ansprüche 24 bis 26, dadurch gekennzeichnet, dass eine Mehrzahl von codeprogrammierenden, jeweils einem UND-Gatter (ÜNDpl , p2 , p3 , p4 ) und einem XOR-Gatter (XORpl , p2 , p3 , p4 ) zugeordneten Speicherelementen (FFpl,p2,p3, p4,...pn) vorgesehen und in einer zu einem Kreis geschlossenen Reihe (31; 34) geschalten ist und wenigstens ein XOR-Gatter (XORppl) angeordnet ist, dessen erster Eingang mit dem Ausgang eines in der codeprogrammierenden Reihe (31;34) befindlichen Speicherelements (FFp6), dessen zweiter Eingang mit dem Ausgang eines weiteren in der codeprogrammierenden Reihe (31;34) befindlichen Speicherelements (FFp5) und dessen Ausgang mit dem Eingang des in der codeprogrammierenden Reihe (31; 34) dem mit dem ersten Eingang des XOR-Gatters (XORppl) verbundenen Spei¬ cherelement (FFp6) nachfolgenden Speicherelements (FFpl) ver¬ bunden ist.
PCT/AT2015/000077 2014-05-20 2015-05-20 Verfahren und vorrichtung zur durchführung einer symmetrischen stromverschlüsselung von daten WO2015176087A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
ATA379/2014A AT515814A1 (de) 2014-05-20 2014-05-20 Verfahren und Vorrichtung zur Durchführung einer symmetrischen Stromverschlüsselung von Daten
ATA379/2014 2014-05-20

Publications (1)

Publication Number Publication Date
WO2015176087A1 true WO2015176087A1 (de) 2015-11-26

Family

ID=53385403

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/AT2015/000077 WO2015176087A1 (de) 2014-05-20 2015-05-20 Verfahren und vorrichtung zur durchführung einer symmetrischen stromverschlüsselung von daten

Country Status (2)

Country Link
AT (1) AT515814A1 (de)
WO (1) WO2015176087A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111615106A (zh) * 2019-02-25 2020-09-01 阿里巴巴集团控股有限公司 一种语音数据包的加密方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003075507A1 (de) 2002-03-05 2003-09-12 Cordes Rene-Michael Codegenerator und vorrichtung zur synchronen oder asynchronen sowie permanenten identikation oder ver- und entschlüsselung von daten beliebiger lange
US20040019619A1 (en) * 2002-07-29 2004-01-29 Buer Mark L. System and method for generating initial vectors
US20090110137A1 (en) * 2007-10-30 2009-04-30 Infineon Technologies Ag Feedback shift register control
WO2012071597A1 (de) 2010-12-02 2012-06-07 Cordes Rene-Michael Verfahren und vorrichtung zur durchführung einer symmetrischen stromverschlüsselung von daten

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365588A (en) * 1993-03-12 1994-11-15 Hughes Aircraft Company High speed encryption system and method
US5859912A (en) * 1996-03-22 1999-01-12 General Electric Company Digital information privacy system
WO2007059558A1 (en) * 2005-11-23 2007-05-31 The University Of Sydney Wireless protocol for privacy and authentication

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003075507A1 (de) 2002-03-05 2003-09-12 Cordes Rene-Michael Codegenerator und vorrichtung zur synchronen oder asynchronen sowie permanenten identikation oder ver- und entschlüsselung von daten beliebiger lange
US20040019619A1 (en) * 2002-07-29 2004-01-29 Buer Mark L. System and method for generating initial vectors
US20090110137A1 (en) * 2007-10-30 2009-04-30 Infineon Technologies Ag Feedback shift register control
WO2012071597A1 (de) 2010-12-02 2012-06-07 Cordes Rene-Michael Verfahren und vorrichtung zur durchführung einer symmetrischen stromverschlüsselung von daten

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111615106A (zh) * 2019-02-25 2020-09-01 阿里巴巴集团控股有限公司 一种语音数据包的加密方法及装置
CN111615106B (zh) * 2019-02-25 2023-09-26 阿里巴巴集团控股有限公司 一种语音数据包的加密方法及装置

Also Published As

Publication number Publication date
AT515814A1 (de) 2015-12-15

Similar Documents

Publication Publication Date Title
DE2715631C2 (de) Verschlüsselung und Absicherung von Daten
AT510730B1 (de) Verfahren und vorrichtung zur durchführung einer symmetrischen stromverschlüsselung von daten
EP2462717B1 (de) Echtzeitfähige quantencomputersichere verschlüsselung von daten aller art
EP2240848B1 (de) Schaltung und verfahren zur generierung einer echten, schaltungsspezifischen und zeitinvarianten zufallszahl
DE69938539T2 (de) Kryptographische Einrichtung mit parallel geschalteten Verschlüsselungsblöcken
EP0809905B1 (de) Verschlüsselungsvorrichtung
DE102004062825A1 (de) Kryptographische Einheit und Verfahren zum Betreiben einer kryptographischen Einheit
DE10129285A1 (de) Verschlüsselungsverfahren mit beliebig wählbaren Enmalschlüsseln
DE102009000869A1 (de) Verfahren und Vorrichtung zur manipulationssicheren Übertragung von Daten
DE19652256A1 (de) Verfahren zur Sicherung der Datenübertragung
DE102004042826B4 (de) Verfahren und Vorrichtung zur Datenverschlüsselung
EP2807788A2 (de) Verfahren zum schreiben und lesen von daten
WO2015176087A1 (de) Verfahren und vorrichtung zur durchführung einer symmetrischen stromverschlüsselung von daten
EP1683029B1 (de) Verfahren zur speicherung von daten in einem wahlzugriffspeicher und verschlüsselungs- und entschlüsselungsvorrichtung
DE102004038594B4 (de) Verschlüsselungsverfahren und -vorrichtung
EP1481509B1 (de) Kodegenerator und vorrichtung zur synchronen oder asynchronen sowie permanenten identifikation oder ver- und entschlüsselung von daten beliebiger länge
DE19757370C2 (de) Verfahren zur taktilen Erzeugung pseudo-zufälliger Datenworte
DE102004010666B4 (de) Schlüsselbitstromerzeugung
EP2288073B1 (de) Vorrichtung zur Verschlüsselung von Daten
DE2310654C1 (de) Einrichtung zum bitweisen Ver- und Entschlüsseln digitaler Information
DE2634353B1 (de) Nachrichtenuebertragungssystem fuer pulscodemodulation mit sendeseitigem verwuerfler und synchronisiertem empfangsseitigem entwuerfler
DE1803062C1 (de) Einrichtung zur Synchronisation von Zufallszeichengeneratoren
DE4420967C2 (de) Entschlüsselungseinrichtung von digitalen Informationen und Verfahren zur Durchführung der Ver- und Entschlüsselung dieser mit Hilfe der Entschlüsselungseinrichtung
DE10207966B4 (de) Vorrichtung und Verfahren zum Codieren eines Stroms von Informationseinheiten bzw. zum Decodieren von Codewörtern
DE10224473A1 (de) Symmetrische und asymmetrische Verschlüsselungsverfahren mit beliebig wählbaren Einmalschlüsseln

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15728378

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15728378

Country of ref document: EP

Kind code of ref document: A1