WO2015141349A1 - 位置検出装置 - Google Patents

位置検出装置 Download PDF

Info

Publication number
WO2015141349A1
WO2015141349A1 PCT/JP2015/054209 JP2015054209W WO2015141349A1 WO 2015141349 A1 WO2015141349 A1 WO 2015141349A1 JP 2015054209 W JP2015054209 W JP 2015054209W WO 2015141349 A1 WO2015141349 A1 WO 2015141349A1
Authority
WO
WIPO (PCT)
Prior art keywords
noise
pulse
circuit
output
generation circuit
Prior art date
Application number
PCT/JP2015/054209
Other languages
English (en)
French (fr)
Inventor
勇次 桂平
克 朝
Original Assignee
株式会社ワコム
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ワコム filed Critical 株式会社ワコム
Priority to JP2016508599A priority Critical patent/JP6180621B2/ja
Priority to EP15764878.3A priority patent/EP3121692A1/en
Priority to CN201580013703.0A priority patent/CN106104437A/zh
Publication of WO2015141349A1 publication Critical patent/WO2015141349A1/ja
Priority to US15/262,819 priority patent/US20160378265A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G06F3/04182—Filtering of noise external to the device and not generated by digitiser components
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/0354—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor with detection of 2D relative movements between the device, or an operating part thereof, and a plane or surface, e.g. 2D mice, trackballs, pens or pucks
    • G06F3/03545—Pens or stylus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/038—Control and interface arrangements therefor, e.g. drivers or device-embedded control circuitry
    • G06F3/0383—Signal control means within the pointing device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0442—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using active external devices, e.g. active pens, for transmitting changes in electrical potential to be received by the digitiser
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/046—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by electromagnetic means
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04102—Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04104—Multi-touch detection in digitiser, i.e. details about the simultaneous detection of a plurality of touching locations, e.g. multiple fingers or pen and finger
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04106—Multi-sensing digitiser, i.e. digitiser using at least two different sensing technologies simultaneously or alternatively, e.g. for detecting pen and finger, for saving power or for improving position detection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04107—Shielding in digitiser, i.e. guard or shielding arrangements, mostly for capacitive touchscreens, e.g. driven shields, driven grounds
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes

Definitions

  • the present invention relates to a transparent position detection device that can be placed on the front surface of a display device and can be input with a finger or a stylus.
  • a resonance circuit is provided in a position indicator, which is a stylus, and an indication position is detected by electromagnetic induction with the tablet.
  • a sensor plate constituting the tablet on the back surface of the display device. there were. This is because it is necessary to pass a certain amount of current through the loop coil constituting the sensor plate, so that the structure of the device becomes complicated, and it is easily affected by noise from the display device, and the coordinate position cannot be detected stably. There was a problem.
  • Patent Document 2 Japanese Patent Laid-Open No. 2007-164356 by the same applicant as Patent Document 1
  • an electric double layer capacitor is mounted on the stylus.
  • the tablet sensor can be made transparent and arranged on the entire surface of the display device.
  • the invention disclosed in Patent Document 2 is still affected by noise generated by the display device, and the coordinate position cannot be obtained stably.
  • Patent Document 3 Japanese Patent Publication No. 2005-537570 discloses a “transparent digitizer that obtains the indicated position of a stylus based on a signal from a differential amplifier arranged in association with each electrode of a transparent sensor disposed on a display device. Is disclosed. According to the transparent digitizer of Patent Document 3, two electrodes are simultaneously selected from the transparent sensor to detect a signal difference, and thus are not easily affected by external noise.
  • Patent Document 4 Japanese Patent Laid-Open No. 6-337752 is provided with an analog multiplexer that selects two from the electrode lines of the tablet, and the signals from the two selected thereby are differentially amplified.
  • an analog multiplexer that selects two from the electrode lines of the tablet, and the signals from the two selected thereby are differentially amplified.
  • the resistance value of the conductive material constituting the electrode is high, and the display device itself generates strong noise, so that it is difficult to stably determine the coordinate position of the stylus.
  • noise generated by a display device such as a liquid crystal panel is extremely strong compared to a signal transmitted from a stylus, it is difficult to sufficiently eliminate the influence of noise only by using a differential amplifier.
  • An object of the present invention is to use a transparent sensor arranged integrally with a display device, and to detect and input a finger or stylus coordinate position accurately without being affected by noise generated by the display device. To provide an apparatus.
  • noise is generated around the display device or its drive circuit.
  • a noise detection circuit that detects noise and outputs noise detection information when the noise detected by the noise sensor is equal to or higher than a predetermined level; and a period that is the same as a known period of the horizontal synchronization pulse of the display device
  • a pulse generation circuit for generating a pulse, and the pulse generation circuit so that a frequency at which noise detection information is output from the noise detection circuit within a predetermined time synchronized with a pulse output from the pulse generation circuit is equal to or greater than a predetermined value.
  • Phase control means for controlling the phase of the pulse output from the pulse generator, and the timing of the pulse output from the pulse generation circuit.
  • Suggest position detection apparatus characterized by comprising: a receiving circuit for receiving a signal with a finger or the stylus in synchronization with the grayed, the.
  • the phase control means is preferably configured as follows. That is, the phase control means outputs the advance information when the timing at which the noise detection information is output from the noise detection circuit appears earlier than the timing of the pulse output from the pulse generation circuit within a certain time.
  • the delay information is output when the timing at which the noise detection information is output from the noise detection circuit is delayed by a difference within a predetermined time with respect to the timing of the pulse output from the pulse generation circuit. If the frequency of appearance of advance information is high relative to the frequency of appearance of delay information, the period of the pulse generation circuit is adjusted slightly shorter, and if the frequency of appearance of delay information is high compared to the frequency of appearance of advance information The period of the pulse generation circuit is adjusted to be slightly longer.
  • the phase control means divides the predetermined time into two periods, a first half period and a second half period, and outputs forward information when the noise detection information is output from the noise detection circuit in the first half period, and the second half period
  • the delay information is output so that the phase of the pulse from the pulse generation circuit is controlled.
  • the pulse generation circuit outputs a pulse having the same time width at the same timing as the predetermined time
  • the phase control means detects noise detection information from the noise detection circuit at the rising edge of the pulse output from the pulse generation circuit.
  • the pulse generation circuit outputs forward information when the signal appears, and outputs delay information when noise detection information from the noise detection circuit appears at the falling edge of the pulse output from the pulse generation circuit. Is configured to perform phase control of the pulses.
  • a pulse generation circuit that detects noise generated by a display device and operates in a cycle corresponding to a horizontal synchronization frequency of a horizontal synchronization pulse of a display device that is known in advance. Control is performed so that the timing of the pulse generated and the timing of noise generated by the display device coincide with each other, and signal detection is performed in synchronization with the pulse output from the pulse generation circuit. It is possible to accurately detect and input a coordinate position by a stylus or a finger without being affected.
  • FIG. 4 is a diagram illustrating an example of a signal waveform of each part of the phase control circuit of the example of FIG. 3. It is the figure which showed a part of flowchart of the program in CPU27 which comprises 1st Embodiment of the position detection apparatus by this invention. It is the figure which showed the continuation of the flowchart of the program in CPU27 of FIG.
  • FIG. 8 is a diagram illustrating an example of a signal waveform of each unit in another example of the phase control circuit of the example of FIG. 7. It is the figure which showed a part of flowchart of the program in CPU27a of the example of FIG. It is the figure which showed the continuation of the flowchart of the program in CPU27a of FIG. It is a figure for demonstrating the other example of the noise sensor in the position detection apparatus by the 1st Embodiment of this invention. It is a block diagram of the position detection apparatus by the 2nd Embodiment of this invention.
  • FIG. 1 is a configuration diagram of a first embodiment of a position detection apparatus according to the present invention.
  • reference numeral 11 denotes a transparent sensor, an X electrode in which a plurality of ITO (Indium Tin Oxide) lines are arranged in the X-axis direction of the X and Y coordinates of the transparent sensor 11, and the ITO line has X and Y coordinates.
  • a plurality of Y electrodes arranged in the Y-axis direction are provided.
  • the transparent sensor 11 is disposed integrally with an LCD (Liquid Crystal Display) panel (not shown), and the position detection area of the transparent sensor 11 is exactly overlapped with the display area of the LCD panel.
  • the X electrode and the Y electrode on the transparent sensor 11 are connected to a printed board (not shown) via a flexible board (not shown) by ACF (Anisotropic Conductive Film) connection.
  • Numeral 12 is a noise detection electrode as an example of a noise sensor provided outside the position detection area of the transparent sensor 11, and is connected to the printed board via the flexible board described above.
  • the noise detection electrode 12 may be provided along the long side and the short side of the transparent sensor 11 as shown by a dotted line in FIG. 1, or may be extended in an L shape. In this case, one or both of the long side and the short side of the L-shaped extension of the noise detection electrode 12 may overlap the position detection region of the transparent sensor 11.
  • Numeral 13 is a noise detection circuit composed of an amplifier circuit and a comparator.
  • the noise detection circuit 13 is connected to the noise detection electrode 12 and outputs a high level when the noise voltage induced in the noise detection electrode 12 exceeds a predetermined level.
  • the high level output from the noise detection circuit 13 is mainly due to noise from the LCD panel. In many cases, strong noise is also generated in the X electrode and Y electrode of the transparent sensor 11 at the same timing as the noise detected from the noise detection circuit 13.
  • the pulse generating circuit 14 is a pulse generating circuit that continuously generates pulses having the same period as the horizontal synchronizing pulse period of the LCD panel. Most of the noise from the LCD panel is generated in the same period as the period of the horizontal synchronization pulse. In this embodiment, it is assumed that the period of the horizontal synchronization pulse (horizontal synchronization frequency) of the LCD panel is known in advance.
  • phase control circuit 15 is a phase control circuit that controls the phase of the pulse output from the pulse generation circuit 14 so that the pulse output from the pulse generation circuit 14 coincides with the noise timing detected by the noise detection circuit 13.
  • Reference numeral 16 denotes a stylus, and a signal with a constant frequency is supplied between the tip electrode and the outer peripheral electrode surrounding the tip electrode.
  • the electrostatic coupling between the stylus 16 and the transparent sensor 11 causes the X electrode of the transparent sensor 11 and A signal is generated on the Y electrode.
  • Reference numeral 17 denotes an X selection circuit which is connected to the X electrode of the transparent sensor 11 and selects two sets of electrodes from the X electrodes as a positive end and a negative end, and 18 is connected to the Y electrode of the transparent sensor 11 and is included in the Y electrode.
  • Y selection circuit for selecting two sets of electrodes as the + end and the ⁇ end.
  • the control signal a from the control circuit 21 is set to the low level “0”, and the X selection circuit 17 side is selected.
  • the control signal a is set to the high level “1” and the Y selection circuit 18 side is selected.
  • the + end side of the X selection circuit 17 or the Y selection circuit 18 is connected to the non-inverting input terminal (+ side) of the differential amplifier circuit 20, and the ⁇ end side of the X selection circuit 17 or the Y selection circuit 18. Are connected to the inverting input terminal ( ⁇ side) of the differential amplifier circuit 20.
  • the switch 22 is a band-pass filter circuit having a predetermined bandwidth centered on the signal frequency output from the stylus 16, and an output signal from the differential amplifier circuit 20 is supplied via the switch 23.
  • the switch 23 is controlled to be turned on or off by a control signal b from the control circuit 21. That is, when the control signal b is at the high level “1”, the switch 23 is turned on, the output signal from the differential amplifier circuit 20 is supplied to the band pass filter circuit 22, and when the control signal b is at the low level “0”. The switch 23 is turned off, and the output signal from the differential amplifier circuit 20 is not supplied to the bandpass filter circuit 22.
  • the output signal of the band pass filter circuit 22 is detected by the detection circuit 24 and converted into a digital value by an analog-digital conversion circuit (hereinafter abbreviated as an AD conversion circuit) 25 based on the control signal c from the control circuit 21.
  • the digital data d from the AD conversion circuit 25 is read and processed by a microprocessor 26 (MCU).
  • the control circuit 21 supplies the control signal e to the X selection circuit 17, so that the X selection circuit 17 selects two sets of X electrodes as + end and -end. Further, the control circuit 21 supplies the control signal f to the Y selection circuit 18, so that the Y selection circuit 18 selects two sets of Y electrodes as + end and -end.
  • MCU microprocessor
  • the microprocessor 26 includes a ROM (Read Only Memory) and a RAM (Random Access Memory), and operates according to a program stored in the ROM.
  • ROM Read Only Memory
  • RAM Random Access Memory
  • the microprocessor 26 controls the control circuit 21 by outputting a control signal g based on a program stored in the ROM so that the control circuit 21 outputs the control signals a to f at a predetermined timing.
  • FIG. 2 is a diagram showing the received signal waveform and the timing of the AD conversion operation when the X selection circuit 17 or the Y selection circuit 18 selects an electrode close to the stylus 16.
  • h, b, j, k, c, and d are signal waveforms at locations indicated by the same reference numerals in FIG.
  • j is an output signal waveform of the differential amplifier circuit
  • k is an output signal waveform of the detection circuit 24.
  • a feature of this embodiment is that signal detection (AD conversion) is performed while avoiding noise from the LCD panel.
  • the conversion result d by the AD conversion circuit 25 is the noise level. Not affected.
  • the electrodes selected by the X selection circuit 17 are sequentially switched at the timing of the pulse h described above to detect the signal, and the conversion result d of the AD conversion circuit 25 is converted.
  • the X coordinate of the position indicated by the stylus 16 is obtained from the distribution.
  • the electrodes selected by the Y selection circuit 18 are sequentially switched at the timing of the aforementioned pulse h to detect signals, and the stylus is determined from the distribution of the conversion result d by the AD conversion circuit 25. 16 to obtain the Y coordinate of the indicated position.
  • phase control circuit 15 matches the timing of the pulse output from the pulse generation circuit 14 and the noise detected by the noise detection circuit 13 will be described.
  • FIG. 3 is a diagram showing a specific circuit configuration of the phase control circuit 15 in FIG.
  • the noise detection circuit 13 and the pulse generation circuit 14 are the same as those in FIG. 27 is a CPU, and 28 and 29 are AND gates.
  • the output signal no from the noise detection circuit 13 is commonly supplied to one input terminal.
  • the other input terminal of the AND gate 28 is supplied with a signal ha that outputs a period corresponding to the first half of the pulse h output from the pulse generation circuit 14 as a high level.
  • the CPU 27 is provided with A, B, and C interrupt input terminals.
  • the interrupt input terminal A receives the output signal pa from the AND gate 28, the interrupt input terminal B receives the output signal pb from the AND gate 29, A pulse h output from the pulse generation circuit 14 is supplied to the interrupt input terminal C, and a predetermined interrupt processing operation is performed each time a rising edge of a signal input to each interrupt input terminal A, B, C occurs.
  • the CPU 27 is programmed so that FIG. 4 shows an example of the signal waveform of each part shown in the phase control circuit of FIG.
  • a horizontal period pulse h from the pulse generation circuit 14 a pulse ha having the first half period of the pulse width period of the pulse h as a pulse width period, and a second half period of the pulse width period of the pulse h.
  • a pulse hb having a pulse width period, an input signal ni of the noise detection circuit 13, an output signal no, an output signal pa of the AND gate 28, and an output signal pb of the AND gate 29 are shown.
  • FIG. 4A shows a case where the output signal (noise) no from the noise detection circuit 13 appears in a period other than the pulse width period of the output pulse h from the pulse generation circuit 14, and noise mainly activates the position detection device. Immediately after the operation, it appears before the operation of the phase control circuit becomes a steady state.
  • FIG. 4B shows a case where the output signal no from the noise detection circuit 13 appears in the first half of the pulse width period of the output pulse h from the pulse generation circuit 14 (pulse width period of the pulse ha).
  • FIG. 4C shows a case where the output signal no from the noise detection circuit 13 appears in the latter half of the pulse width period of the output pulse h from the pulse generation circuit 14 (pulse width period of the pulse hb). It is.
  • the CPU 27 outputs the output signal no (noise detection) from the noise detection circuit 13 within a predetermined time synchronized with the pulse h output from the pulse generation circuit 14, in this example, within the pulse width period of the pulse h.
  • the phase of the pulse h output from the pulse generation circuit 14 is controlled so that the frequency at which (information) is output exceeds a certain value.
  • the CPU 27 compares the timing at which the output signal no (noise detection information) from the noise detection circuit 13 is output within a certain time with respect to the timing of the pulse h output from the pulse generation circuit 14.
  • the forward information is output to the pulse generation circuit 14 as the control signal m
  • the timing at which the noise detection information from the noise detection circuit 13 is output with respect to the timing of the pulse h output by the pulse generation circuit 14 is Delay information is output to the pulse generation circuit 14 as a control signal m when it appears delayed by a difference within a certain time.
  • FIG. 5 and FIG. 6, which is a continuation thereof, show a flowchart of the program in the CPU 27.
  • the CPU 27 clears all the values of the interrupt occurrence number Nh by the interrupt input terminal C, the interrupt occurrence number Na by the interrupt input terminal A, and the interrupt occurrence number Nb by the interrupt input terminal B ( Step S1).
  • the CPU 27 waits until an interrupt is generated from the interrupt input terminal C (step S2), and when an interrupt is generated from the interrupt input terminal C, the CPU 27 adds 1 to the value of the number of occurrences of interrupt Nh (step S3).
  • the CPU 27 checks whether or not an interrupt has occurred at the interrupt input terminal A (step S4). If an interrupt has occurred at the interrupt input terminal A, the CPU 27 adds 1 to the value of the interrupt occurrence count Na (step S5). .
  • the CPU 27 checks whether or not an interrupt has occurred at the interrupt input terminal B (step S6). If an interrupt has occurred at the interrupt input terminal B, the CPU 27 adds 1 to the value of the interrupt occurrence count Nb (step S7). .
  • a predetermined value here, 50
  • the CPU 27 determines that the pulse timing output from the pulse generation circuit 14 is approximately equal to the noise timing detected by the noise detection circuit 13. The process moves to the next step S13 for determining that they match and performing detailed phase control.
  • step S11 described above the sum of the interrupt occurrence frequency Na and the interrupt occurrence frequency Nb does not reach the predetermined value only immediately after the power is turned on.
  • the sum of the interrupt occurrence frequency Na and the interrupt occurrence frequency Nb is always predetermined. More than the value.
  • the predetermined value is determined so as to be always equal to or higher than the predetermined value in a steady state.
  • This predetermined value is determined by the difference between the pulse generation period normally output by the pulse generation circuit 14 (when phase control described later is not performed) and the horizontal synchronization pulse period of the horizontal synchronization frequency of the LCD panel, and the noise detection circuit 13. It is determined by how accurately the detected noise corresponds to the timing of the horizontal sync pulse of the LCD panel. That is, immediately after the power is turned on, the pulse output from the pulse generation circuit 14 and the pulse output from the noise detection circuit 13 are greatly different from each other. ), A pulse width period of the pulse h output from the pulse generation circuit 14 is entered.
  • step S11 if the sum of the interrupt occurrence number Na and the interrupt occurrence number Nb is a predetermined value, the values of the interrupt occurrence number Na and the interrupt occurrence number Nb are compared to perform phase control.
  • step S13 it is determined whether or not the interrupt occurrence frequency Na is sufficiently larger than the interrupt occurrence frequency Nb (here, twice or more).
  • step S13 If it is determined in step S13 that the interrupt occurrence number Na is sufficiently larger than the interrupt occurrence number Nb, the CPU 27 performs control so that the cycle of the pulse h output from the pulse generation circuit 14 is slightly shortened only once.
  • the signal m is transmitted to control the pulse generation circuit 14. Further, the CPU 27 clears the values of the interrupt generation frequency Na and the interrupt generation frequency Nb (step S14). Then, the CPU 27 returns the process to step S2.
  • step S13 When it is determined in step S13 that the interrupt occurrence number Na is not larger than the interrupt occurrence number Nb, the CPU 27 conversely has the interrupt occurrence number Nb sufficiently larger than the interrupt occurrence number Na (here, twice or more). It is discriminate
  • the CPU 27 sends out a control signal m to slightly increase the cycle of the pulse generation circuit 14 only once, thereby generating a pulse generation circuit. 14 is controlled. Further, the CPU 27 clears the values of the interrupt generation frequency Na and the interrupt generation frequency Nb (step S16). Then, the CPU 27 returns the process to step S2.
  • step S15 When it is determined in step S15 that the interrupt occurrence number Nb is not larger than the interrupt occurrence number Na, that is, the ratio of the interrupt occurrence number Na and the interrupt occurrence number Nb is compared and the ratio is low (here, twice or less).
  • the CPU 27 does not control the phase because the pulse of the output no from the noise detection circuit 13 is just near the center of the pulse width period of the output pulse h from the pulse generation circuit 14, and the number of interrupt occurrences Na and The value of the interrupt occurrence count Nb is cleared (step S17), and the process returns to step S2.
  • step S13 the fact that the interrupt occurrence frequency Na is twice or more the interrupt occurrence frequency Nb indicates that the frequency of the state shown in FIG. 4B is high, and therefore the CPU 27 outputs from the pulse generation circuit 14.
  • the period of the pulse h is slightly shortened only once and the phase of the pulse h is advanced so that the values of the interrupt generation number Na and the interrupt generation number Nb are made equal.
  • step S15 the fact that the interrupt occurrence number Nb is twice or more the interrupt occurrence number Na indicates that the frequency of the state shown in FIG. 4C is high.
  • the period of the pulse h output from is slightly increased only once and the phase of the pulse h is delayed so that the values of the interrupt generation number Na and the interrupt generation number Nb are made equal.
  • the ratio of determination by comparing the interrupt generation number Na and the interrupt generation number Nb is the fineness of time when the period of the pulse h output from the pulse generation circuit 14 is slightly adjusted. It is preferable to determine correspondingly. That is, if the adjustment time is short, the determination ratio between the interrupt occurrence frequency Na and the interrupt occurrence frequency Nb may be reduced. However, if the adjustment time is rough, the interrupt occurrence frequency Na and the interrupt occurrence frequency Nb The judgment ratio must be increased.
  • the CPU 27 may be replaced by the MCU 26.
  • FIG. 7 is a diagram showing another example of the phase control circuit, and the same components as those in FIG. 3 are denoted by the same reference numerals.
  • 27a is a CPU, and 30 and 31 are flip-flops.
  • the output signal no from the noise detection circuit 13 is commonly supplied to the data terminals D of the flip-flop 30 and the flip-flop 31.
  • a pulse h from the pulse generation circuit 14 a is supplied to the clock input of the flip-flop 30, and an inverted signal of the pulse h from the pulse generation circuit 14 a is supplied to the clock input of the flip-flop 31.
  • the flip-flop 30 holds the value of the output no from the noise detection circuit 13 at the rising edge of the pulse h, and supplies the result as the signal sa to the input terminal A of the CPU 27a.
  • the flip-flop 31 holds the value of the output no from the noise detection circuit 13 at the falling edge of the pulse h, and supplies the result to the input terminal B of the CPU 27a as the signal sb.
  • FIG. 8 shows an example of the signal waveform of each part shown in the phase control circuit of FIG.
  • FIG. 8A shows a case where the output signal no from the noise detection circuit 13 appears in a pulse width period other than the output pulse h from the pulse generation circuit 14a, and the operation of the phase control circuit mainly immediately after starting the position detection device. Appears before it reaches a steady state.
  • FIG. 8B shows a case where the output signal no from the noise detection circuit 13 appears just in the middle of the pulse width period of the pulse h from the pulse generation circuit 14a. The operation shown in FIG. Many appear.
  • FIG. 8C shows a case where the output signal no from the noise detection circuit 13 becomes high level at the timing of the rising edge of the pulse h from the pulse generation circuit 14a.
  • FIG. 8D shows the pulse generation. This shows a case where the output signal no from the noise detection circuit 13 becomes high level at the timing of the falling edge of the pulse h from the circuit 14a.
  • the CPU 27a receives the signal from the noise detection circuit 13 within a predetermined time synchronized with the pulse h output from the pulse generation circuit 14, in this example, within the pulse width period of the pulse h.
  • the phase of the pulse h output from the pulse generation circuit 14 is controlled so that the frequency at which the output signal no (noise detection information) is output becomes a certain value or more.
  • FIG. 9 and FIG. 10, which is a continuation thereof, show a flowchart of the program in the CPU 27a.
  • the CPU 27a detects the number of interrupts Nh generated by the interrupt input terminal C, the number Na of times that the input terminal A is high when the interrupt input terminal C is interrupted, and the interrupt input terminal C. All the values of the number Nb of times when the input terminal B is at the high level when the interrupt occurs are cleared (step S21).
  • the CPU 27a waits until an interrupt is generated from the interrupt input terminal C (step S22).
  • the CPU 27a increments the value of the number of interrupts Nh by 1 and proceeds to the next step 24 (step 24). Step S23).
  • the CPU 27a checks whether or not the input terminal A is at a high level (step S24). If the input terminal A is at a high level, the CPU 27a adds 1 to the number of times Na (step S25).
  • the CPU 27a checks whether or not the input terminal B is at a high level (step S26). If the input terminal B is at a high level, the CPU 27a adds 1 to the number of times Nb (step S27).
  • step S28 the CPU 27a outputs a reset pulse r from the terminal R (step S28).
  • the reset pulse r clears the outputs (Qa and Qb) of the flip-flop 30 and the flip-flop 31.
  • step S29 When the CPU 27a determines in step S29 that the value of the interrupt occurrence number Nh has become 100, the CPU 27a clears the value of the interrupt occurrence number Nh (step S31 in FIG. 10).
  • the CPU 27a checks the values of the number Na and the number Nb and performs phase control. First, the CPU 27a determines whether or not the number of times Na is equal to or greater than a predetermined value (here, 10) (step S32), and if the number of times Na is equal to or greater than a predetermined value (here 10), the pulse h from the pulse generation circuit 14a. The pulse generator circuit 14a is controlled by sending out a control signal m so that the period is slightly shortened only once. Further, the values of the number of times Na and the number of times Nb are cleared (step S33). Then, the CPU 27a returns the process to step 22.
  • a predetermined value here, 10
  • step S34 determines whether or not the number of times Nb is greater than or equal to a predetermined value (here, 10) (step S34). If the number Nb is equal to or greater than a predetermined value (10 in this case), the control signal m is transmitted so as to slightly increase the cycle of the pulse h from the pulse generation circuit 14a only once, thereby controlling the pulse generation circuit 14a. Further, the values of the number of times Na and the number of times Nb are cleared (step S35). Then, the CPU 27a returns the process to step 22.
  • a predetermined value here, 10
  • step S32 The processing from step S32 to step S35 described above will be described in a little more detail.
  • the fact that the number of times Na is greater than or equal to the predetermined number (here 10) in step S32 means that the phase of the pulse h output from the pulse generation circuit 14a is delayed compared to the timing of the output pulse no from the noise detection circuit 13. Therefore, the period of the pulse h output from the pulse generation circuit 14a is slightly shortened only once and the phase of the output pulse h is advanced, so that the state shown in FIG. Can do.
  • step S34 indicates that the phase of the pulse h output from the pulse generation circuit 14a is compared with the timing of the output pulse no from the noise detection circuit 13. Since it indicates that the pulse is advanced, the period of the pulse generated by the pulse generation circuit 14a is slightly increased by one time to delay the phase of the output pulse h, thereby bringing the state closer to the state of FIG. 8B. Can do.
  • the value determined by the number Na and the number Nb in step S32 and step S34 is 10 here, but this value is a fine time when adjusting the period of the pulse h output from the pulse generation circuit 14a. It is preferable to determine in accordance with the noise level variation and frequency generated by the LCD panel.
  • the pulse generation circuit 14 and the pulse generation circuit 14a output the pulse 100 times
  • the processing is performed according to the frequency at which the above-described pa, sa, pb, and sb are output. Other times may be used.
  • the noise sensor is configured by the noise detection electrode 12, but for example, as shown in FIG. 11, the noise sensor is configured by a loop-shaped coil 12L surrounding the transparent sensor 11, and this coil 12L Thus, noise may be detected.
  • the indication position of the stylus 16 is obtained by electrostatic coupling with the transparent sensor 11, but a loop coil is provided in the transparent sensor and a coil is also provided in the stylus, and the indication position of the stylus is obtained by electromagnetic induction. It can also be applied to cases.
  • control circuit 21 is for avoiding the concentration of the processing of the microprocessor 26, and the control circuit 21 may be omitted.
  • coordinate detection on the X-axis side and coordinate detection on the Y-axis side are switched by the switching circuit 19, but a differential amplifier circuit, an AD conversion circuit, and the like are separately provided on the X-axis side and the Y-axis side.
  • the reception processing may be performed at the same time.
  • FIG. 12 is a configuration diagram of a position detection device according to the second embodiment of the present invention, and shows an example in the case of detecting and inputting a touch position by a finger.
  • 11 is a transparent sensor
  • 12 is a noise detection electrode
  • 13 is a noise detection circuit
  • 14 is a pulse generation circuit
  • 15 is a phase control circuit
  • 21 is a control circuit
  • 22 is a bandpass filter circuit
  • 23 is a switch
  • 24 is detection.
  • a circuit, 25 is an AD conversion circuit
  • 26 is a microprocessor.
  • a transmitter 34 generates and outputs a signal having a constant frequency. The output signal of the transmitter 34 is supplied to the Y selection circuit 33 and drives the Y electrode of the transparent sensor 11 selected by the Y selection circuit 33.
  • 35 is an amplifier circuit that is connected to the X selection circuit 32 and amplifies a signal generated at the X electrode of the transparent sensor 11 selected by the X selection circuit 32.
  • This second embodiment is a multi-touch sensor that obtains the finger touch position using the fact that the coupling capacitance at the cross point between the X electrode and the Y electrode changes when the finger approaches.
  • this type of position detecting device also has a problem that the drive voltage has to be increased because noise from the display device is mixed.
  • the signal waveforms shown in each part of FIG. 12 are the same as those in FIG. 2, and the signal detected from the X electrode of the transparent sensor 11 is detected while avoiding a period in which strong noise from the display device is generated. Therefore, it is possible to stably detect the touch position without increasing the output voltage of the transmitter 34 so much.
  • a pulse generation circuit that detects noise generated by a display device and operates in a cycle corresponding to a known horizontal synchronization frequency of the display device is provided, and a pulse timing output by the pulse generation circuit is provided. And the timing of the noise generated by the display device are controlled to coincide with each other, and the signal detection is performed in synchronization with the pulse output from the pulse generation circuit, so that it is affected by the noise generated by the display device. In addition, it is possible to accurately detect and input a coordinate position by a stylus or a finger.
  • the differential amplifier circuit 20 is used to cancel the noise superimposed on the two reception electrodes in the same manner.
  • the switch 23 since the switch 23 is turned off during the period in which the display device generates noise, it is not supplied to the band-pass filter 22, so that the amplifier circuit 20 does not use the differential amplifier circuit 17 as shown in FIG. ' May be used.
  • each of the X selection circuit 17 ′ and the Y selection circuit 18 ′ selects one X electrode and one Y electrode, and the switching circuit 19 ′ , One X electrode selected by the X selection circuit 17 ′ and one Y electrode selected by the Y selection circuit 18 ′ are selected.
  • noise sensors 12 and 12L are arranged around the LCD panel arranged integrally with the transparent sensor.
  • the noise sensors 12 and 12L are arranged around the LCD panel arranged integrally with the transparent sensor.
  • FIG. 14 is a diagram showing a specific configuration example of a liquid crystal unit including the transparent sensor 11 and the LCD panel 41.
  • This liquid crystal unit also constitutes a position detection device unit.
  • an LCD panel 41 is disposed below the transparent sensor 11, and a backlight 42 is disposed below the LCD panel 41 to constitute a liquid crystal unit.
  • the liquid crystal unit in this example is for a portable device such as a mobile phone terminal called a smartphone.
  • the transparent sensor 11, the LCD panel 41, and the backlight 42 constituting the liquid crystal unit are encased by a shield member 43 made of a conductive member such as copper foil or aluminum foil.
  • the shield member 43 has a role of blocking noise so that noise generated from the LCD panel 41 does not affect a circuit unit (not shown) of the mobile device body.
  • it is also used to block the heat of the LCD panel 41 against the heat generated by the backlight 42 and dissipate the heat to the circuit unit of the mobile device body.
  • the noise sensor is disposed around the LCD panel as in the embodiment shown in FIG. It can be arranged by twisting or the like.
  • the shield member 43 is configured not to leak external noise. Therefore, a device for arranging the noise sensor is required.
  • an opening 43 ⁇ / b> W is formed in a part of the bottom surface of the shield member 43.
  • the noise sensor 12C of this example is arranged on the outer surface (back side of the bottom surface) of the shield member 43 so as to be able to detect noise emitted from the LCD panel 41 through the opening 43W.
  • FIG. 15A shows a configuration example of the noise sensor 12C of this example.
  • the noise sensor 12C of this example is configured by forming a multi-turn coil pattern (antenna coil) 122 as a conductor pattern on a flexible substrate 121 made of a film-like insulator.
  • the coil pattern 122 is formed on the flexible substrate 121 in such a size that a part or all of the coil pattern 122 can be desired in the shield member 43 from the opening 43W according to the shape of the opening 43W. Is formed.
  • the flexible substrate 121 is attached to the outer surface (back side of the bottom surface) of the shield member 43 by attaching a part or all of the coil pattern 122 as desired from the opening 43W. Therefore, the opening 43W of the shield member 43 is closed by the flexible substrate 121 of the noise sensor 12C. Therefore, noise leaking to the outside through the opening 43W is reduced by the noise sensor 12C.
  • one end 122a and the other end 122b of the coil pattern 122 of the noise sensor 12C are connected to the noise detection circuit 13 in the internal circuit configuration of the position detection device shown in FIG.
  • the opening 43W is opened in a part of the shield material 43, and the noise sensor 12C is attached to the opening 43W.
  • the noise block by the shield member 43 is partially released, and the noise can be detected by the noise sensor 12C.
  • the position of the shield member 43 to which the noise sensor 12C is attached is a position where the noise from the LCD panel 41 can be efficiently detected by the noise sensor 12C. Is ideal.
  • the LCD panel 41 is different from the liquid crystal cell 410 constituting each of a plurality of vertical and horizontal pixels, as shown in FIG. FET (not shown in the figure) is arranged.
  • a plurality of horizontal bus lines (gate electrode lines) 411 and a plurality of vertical bus lines (source electrode lines) 412 are arranged.
  • the gates of the FETs of a plurality of liquid crystal cells are commonly connected to one gate electrode line 411, and the sources of the FETs of the plurality of liquid crystal cells in one column in the vertical direction are commonly connected to one source electrode line 412. It is connected.
  • the electrode of the liquid crystal cell 410 and a capacitor are connected to the drain of each FET.
  • the number of source electrode lines 412 is 1980 and the number of gate electrode lines 411 is 1020.
  • all the FETs for one row connected to the gate electrode line 411 are turned on by the voltage applied to the gate electrode line 411, and a current flows between the source and the drain.
  • each voltage applied to the source electrode line 412 is applied to the liquid crystal electrode, and charges corresponding to the voltage are accumulated in the capacitor.
  • a voltage to the gate electrode line 411 is switched every horizontal period by the gate driver IC 413.
  • a voltage corresponding to the density of each pixel is applied to each source electrode line 412 from the source driver IC 414.
  • an image is displayed on the display screen of the TFT liquid crystal device.
  • one gate driver IC 413 is provided for each of the plurality of gate electrode lines 411, and one source driver IC 414 is provided for each of the plurality of source electrode lines 412. .
  • the gate driver IC 413 generates noise synchronized with the horizontal synchronization signal in order to switch the gate electrode line 411 every horizontal period.
  • the source driver IC 414 also operates to supply different pixel voltages for each horizontal period, and thus generates noise synchronized with the horizontal synchronizing signal.
  • the noise can be efficiently detected by providing the opening 43W in the shield member 43 and disposing the noise sensor in the portion where these noises are easily detected.
  • FIG. 14 is a case where an opening 43W is provided in the vicinity of one source driver IC 414 as shown by being surrounded by a dotted line 43Wa in FIG.
  • an opening 43W is formed in the vicinity of one gate driver IC 413, and the noise sensor 12C is placed outside the shield member 43 so as to close the opening 43W. You may make it stick to.
  • the opening 43W may be formed so as to include the vicinity of all the gate driver ICs 413 and all the source driver ICs 414 instead of the vicinity of one of the gate driver ICs 413 and the source driver ICs 414.
  • the gate driver IC 413 and the source driver IC 414 arranged around the LCD panel 41 are covered with the metal bezel. In this case, noise cannot be detected even if a noise sensor is arranged in the vicinity of the gate driver IC 413 and the source driver IC 414.
  • FIG. 15B shows an example of the noise sensor 12C ′ provided for the opening 43W corresponding to a region including the entirety of the plurality of gate electrode lines 411 as indicated by a dotted line 43Wc.
  • the noise sensor 12C ′ in FIG. 15B includes a plurality of the noise sensors 12C ′ on the flexible substrate 121 ′ that is larger than or equal to the opening 43W corresponding to the region including the whole of the plurality of gate electrode lines 411.
  • a coil pattern 122 ′ having a plurality of turns formed so as to cover a region including the entire gate electrode line 411 is formed.
  • one end 122 a ′ and the other end 122 b ′ of the coil pattern 122 ′ are connected to the noise detection circuit 13.
  • the coil pattern 122 ′ is configured such that part or all of the coil pattern 122 ′ is exposed to the inside of the shield member 43 through the opening 43W.
  • noise is detected by providing an opening 43 W in the shield member 43 and arranging a noise sensor having a shape corresponding to the opening 43 W.
  • the shield member 43 is provided with an opening in the portion where the noise is most likely to be generated from the LCD panel 41 and the noise sensor is attached to the portion.
  • the noise sensor is provided outside the bottom surface of the shield member 43.
  • the noise sensor 43 You may make it provide in the wall part around a bottom face part.
  • the flexible substrates 121 and 121 ′ and the coil patterns 122 and 122 ′ are noise sensors made of a transparent material, not the back side of the LCD panel 41 or the outside of the bottom surface of the shield member 43, but the LCD panel 41. It may be arranged on the surface.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Position Input By Displaying (AREA)

Abstract

　一定周期毎に表示をリフレッシュ可能な表示装置が発するノイズに影響されることなくスタイラスの座標位置を正確に検出して入力することができる位置検出装置を提供する。　表示装置またはその駆動回路の周辺に配置したノイズセンサーと、このノイズセンサーに入力されるノイズが所定レベル以上であった際にノイズ検出情報を出力するノイズ検出回路と、表示装置の水平同期パルスの既知の周期と同一周期でパルスを発生するパルス発生回路と、パルス発生回路の出力パルスに同期した所定時間内にノイズ検出情報が出力される頻度が一定値以上となるようにパルス発生回路の出力パルスの位相を制御する位相制御手段と、パルス発生回路の出力パルスのタイミングに同期して指またはスタイラスによる信号を受信する受信回路とを備える。

Description

位置検出装置
　本発明は、表示装置の前面に配置して指またはスタイラスによる入力を行うことができる透明な位置検出装置に関するものである。
　近年、タッチパネルを搭載したタブレット型情報端末が多く用いられるようになってきた。この種の装置の中には、指では難しい手書き文字入力や絵やイラストなどの描画を容易に行うため、スタイラスによる入力ができるようにしたものがある。このためのペン入力技術としては、特許文献１（特開昭６３－７０３２６号公報）に開示された方法が広く用いられている。
　特許文献１の方法によれば、スタイラスである位置指示器に共振回路を設けて、タブレットとの電磁誘導によって指示位置を検出するが、タブレットを構成するセンサー板を表示装置の背面に設ける必要があった。これは、センサー板を構成するループコイルに、ある程度の電流を流す必要があるため、装置の構造が複雑になることや、表示装置からのノイズの影響を受けやすく座標位置を安定に検出できないという問題があった。
　特許文献１と同一出願人による特許文献２（特開２００７－１６４３５６号公報）に開示されている「位置入力装置、及び、コンピュータシステム」によれば、スタイラスに電気二重層キャパシタを搭載することにより、タブレットセンサーを透明化して表示装置の全面に配置することを可能としている。しかし、この特許文献２に開示されている発明では、表示装置が発するノイズの影響を受けることに変わりは無く、座標位置を安定に求めることができない。
　特許文献３（特表２００５－５３７５７０号公報）には、表示装置上に配置した透明センサーの各電極に関連付けして配列される差動増幅器からの信号により、スタイラスの指示位置を求める「透明デジタイザ」が開示されている。この特許文献３の透明デジタイザによれば、透明センサーの中から２本の電極を同時に選択して信号の差分を検出するようにしているため外来ノイズの影響を受け難い。
　また、特許文献４（特開平６－３３７７５２号公報）には、タブレットの電極線から２本を選択するアナログマルチプレクサを設けて、これにより選択された２本からの信号を差動増幅するようにして、外来ノイズの影響を排除するようにした「座標検出装置」が開示されている。
特開昭６３－７０３２６号公報 特開２００７－１６４３５６号公報 特表２００５－５３７５７０号公報 特開平６－３３７７５２号公報
　表示装置と一体かつ透明な入力装置では、電極を構成する導電材の抵抗値が高いことや表示装置自体が強いノイズを発生するため、スタイラスの座標位置を安定に求めることが難しかった。
　特許文献３および特許文献４に開示されている発明では、この問題を解決するために２本の電極を同時に選択するとともに差動増幅器を用いて信号の差分を検出するようにして外来ノイズをキャンセルするようにしている。
　しかし、液晶パネルなどの表示装置が発生するノイズは、スタイラスから送信される信号に比べて極めて強いため、差動増幅器を用いるだけではノイズの影響を十分に排除することは難しい。
　本発明の目的は、表示装置と一体に配置した透明なセンサーを用いて、表示装置が発するノイズに影響されることなく指やスタイラスの座標位置を正確に検出して入力することができる位置検出装置を提供することにある。
　本発明では前記目的を達成するため、一定周期毎に表示をリフレッシュ可能な表示装置上で指またはスタイラスによる指示位置を検出する位置検出装置において、前記表示装置周辺またはその駆動回路の周辺にノイズを検出するノイズセンサーを設けて当該ノイズセンサーにより検出されるノイズが所定レベル以上であった際にノイズ検出情報を出力するノイズ検出回路と、前記表示装置の水平同期パルスの既知の周期と同一周期でパルスを発生するパルス発生回路と、前記パルス発生回路が出力するパルスに同期した所定時間内に前記ノイズ検出回路からのノイズ検出情報が出力される頻度が一定値以上となるように前記パルス発生回路が出力するパルスの位相を制御する位相制御手段と、前記パルス発生回路が出力するパルスのタイミングに同期して指または前記スタイラスによる信号を受信する受信回路と、を設けたことを特徴とする位置検出装置を提案する。
　前述した位置検出装置において位相制御手段は次のように構成することが好ましい。即ち、位相制御手段は、前記パルス発生回路が出力するパルスのタイミングに対して前記ノイズ検出回路からのノイズ検出情報が出力されるタイミングが一定時間内の差で早く現れた際に前進情報を出力し、前記パルス発生回路が出力するパルスのタイミングに対して前記ノイズ検出回路からのノイズ検出情報が出力されるタイミングが一定時間内の差で遅れて現れた際に遅延情報を出力するようにして、遅延情報が現れる頻度に対して前進情報が現れる頻度が高い場合には前記パルス発生回路の周期を僅かに短く調整し、前進情報が現れる頻度に対して遅延情報が現れる頻度が高い場合には前記パルス発生回路の周期を僅かに長く調整するように構成する。
　また前述した位相制御手段として次のような構成を提案する。即ち、位相制御手段は、前記所定時間を前半期間および後半期間の２つの期間に分けて、前半期間に前記ノイズ検出回路からのノイズ検出情報が出力された際に前進情報を出力し、後半期間に前記ノイズ検出回路からのノイズ検出情報が出力された際に遅延情報を出力するようにすることにより前記パルス発生回路からのパルスの位相制御を行うように構成する。
　また位相制御手段の他の方法として次のような構成を提案する。即ち、前記パルス発生回路が前記所定時間と同一タイミングで同一時間幅のパルスを出力するとともに、位相制御手段は、前記パルス発生回路が出力するパルスの立ち上がりエッジで前記ノイズ検出回路からのノイズ検出情報が現れた際に前進情報を出力し、前記パルス発生回路が出力するパルスの立ち下がりエッジで前記ノイズ検出回路からのノイズ検出情報が現れた際に遅延情報を出力するようにして前記パルス発生回路からのパルスの位相制御を行うように構成する。
　本発明によれば、表示装置が発生するノイズを検出して、予め判っている表示装置の水平同期パルスの水平同期周波数に対応した周期で動作するパルス発生回路を設けて、パルス発生回路が出力するパルスのタイミングと表示装置が発生するノイズのタイミングとが一致するように制御するとともに、パルス発生回路が出力するパルスに同期して信号検出を行うようにしたので、表示装置が発生するノイズの影響を受けることなくスタイラスや指による座標位置を正確に検出して入力することができる。
本発明による位置検出装置の第１実施形態の構成図である。 図１における各部の受信信号波形とＡＤ変換動作のタイミングを示した図である。 本発明による位置検出装置の第１実施形態を構成する位相制御回路の具体的な回路構成について示した図である。 図３の例の位相制御回路の各部の信号波形の一例を示した図である。 本発明による位置検出装置の第１実施形態を構成するＣＰＵ２７におけるプログラムのフローチャートの一部を示した図である。 図５のＣＰＵ２７におけるプログラムのフローチャートの続きを示した図である。 本発明による位置検出装置の第１実施形態を構成する位相制御回路の他の例を示した図である。 図７の例の位相制御回路の他の例における各部の信号波形の一例を示した図である。 図７の例のＣＰＵ２７ａにおけるプログラムのフローチャートの一部を示した図である。 図９のＣＰＵ２７ａにおけるプログラムのフローチャートの続きを示した図である。 本発明の第１の実施形態による位置検出装置におけるノイズセンサーの他の例を説明するための図である。 本発明の第２の実施形態による位置検出装置の構成図である。 本発明による位置検出装置の第１の実施形態の他の構成例を示す図である。 本発明による位置検出装置の実施形態を含むユニットの構成例を示す図である。 本発明による位置検出装置の実施形態におけるノイズセンサーの構成例を示す図である。 図１４の例のユニットに用いられる表示装置の構成例を示す図である。
　［第１の実施形態］
　図１は本発明による位置検出装置の第１の実施形態の構成図である。図１において１１は透明センサーで、ＩＴＯ（Indium Tin Oxide）のラインが、透明センサー１１のＸ，Ｙ座標のＸ軸方向に複数配列してなるＸ電極と、ＩＴＯのラインがＸ，Ｙ座標のＹ軸方向に複数配列してなるＹ電極とが設けられている。透明センサー１１は図示しないＬＣＤ（Liquid Crystal Display；液晶ディスプレイ）パネルと一体に配置され、透明センサー１１の位置検出領域がＬＣＤパネルの表示領域とちょうど重なるようになっている。なお透明センサー１１上のＸ電極およびＹ電極はＡＣＦ（Anisotropic conductive film）接続により図示しないフレキシブル基板を経由して図示しないプリント基板に接続されている。
　１２は透明センサー１１の位置検出領域の外に設けられたノイズセンサーの例としてのノイズ検出電極で、前述したフレキシブル基板を経由してプリント基板に接続されている。ノイズ検出電極１２は、図１において点線で示すように、透明センサー１１の長辺および短辺に沿うように設けられてもよいし、またＬ字型に延長しておくようにしてもよい。この場合に、ノイズ検出電極１２のＬ字型の延長部分のうち、長辺および短辺の一方または両方が、透明センサー１１の位置検出領域と重なっていてもよい。
　１３は増幅回路およびコンパレータによって構成されるノイズ検出回路である。このノイズ検出回路１３はノイズ検出電極１２に接続されてノイズ検出電極１２に誘導されるノイズ電圧が所定のレベルを超えた際に出力をハイレベルとする。本実施形態では透明センサー１１がＬＣＤパネルと一体に構成されているので、ノイズ検出回路１３からハイレベルとして出力されるのは主にＬＣＤパネルからのノイズによるものである。また多くの場合、ノイズ検出回路１３から検出されるノイズと同一のタイミングに透明センサー１１のＸ電極およびＹ電極にも強いノイズが発生する。
　１４はパルス発生回路で、ＬＣＤパネルの水平同期パルスの周期と同一周期のパルスを継続的に発生させる回路である。ＬＣＤパネルからのノイズの多くは水平同期パルスの周期と同一周期にて発生するが、本実施形態ではＬＣＤパネルの水平同期パルスの周期（水平同期周波数）が予め既知であるものとする。
　１５は位相制御回路で、パルス発生回路１４から出力されるパルスがノイズ検出回路１３によって検出されるノイズのタイミングと一致するように、パルス発生回路１４から出力されるパルスの位相を制御する。
　１６はスタイラスで、一定周波数の信号が先端部の電極およびそれを取り囲む外周電極との間に供給されており、スタイラス１６と透明センサー１１との間の静電結合により透明センサー１１のＸ電極およびＹ電極には信号が発生するようになっている。
　１７は透明センサー１１のＸ電極に接続されてＸ電極の中から２組の電極を＋端および－端として選択するＸ選択回路、１８は透明センサー１１のＹ電極に接続されてＹ電極の中から２組の電極を＋端および－端として選択するＹ選択回路である。
　１９は切替回路で、Ｘ選択回路１７により選択された＋端および－端またはＹ選択回路１８により選択された＋端および－端、のどちらかを選択して差動増幅回路２０に接続する。即ち、スタイラス１６による指示位置のＸ軸座標を求めるときは、コントロール回路２１からの制御信号ａをロウレベル「０」として、Ｘ選択回路１７側を選択する。また、スタイラス１５による指示位置のＹ軸座標を求めるときは、制御信号ａをハイレベル「１」として、Ｙ選択回路１８側を選択する。この場合に、Ｘ選択回路１７またはＹ選択回路１８の＋端側は、差動増幅回路２０の非反転入力端子（＋側）に接続され、Ｘ選択回路１７またはＹ選択回路１８の－端側は、差動増幅回路２０の反転入力端子（－側）に接続される。
　２２はスタイラス１６が出力する信号周波数を中心とした所定の帯域幅を有するバンドパスフィルター回路で、スイッチ２３を介して差動増幅回路２０からの出力信号が供給される。スイッチ２３はコントロール回路２１からの制御信号ｂによってオンまたはオフ状態に制御される。即ち、制御信号ｂがハイレベル「１」のときにはスイッチ２３はオン状態とされ、差動増幅回路２０からの出力信号はバンドパスフィルター回路２２に供給され、制御信号ｂがロウレベル「０」のときには、スイッチ２３はオフ状態とされ、差動増幅回路２０からの出力信号はバンドパスフィルター回路２２に供給されない。
　バンドパスフィルター回路２２の出力信号は検波回路２４によって検波され、コントロール回路２１からの制御信号ｃに基づきアナログ－デジタル変換回路（以下、ＡＤ変換回路と略称する）２５によってデジタル値に変換される。このＡＤ変換回路２５からのデジタルデータｄはマイクロプロセッサ２６（ＭＣＵ）によって読み取られ処理される。
　コントロール回路２１は制御信号ｅをＸ選択回路１７に供給することにより、Ｘ選択回路１７は２組のＸ電極を＋端および－端として選択する。また、コントロール回路２１は制御信号ｆをＹ選択回路１８に供給することにより、Ｙ選択回路１８は２組のＹ電極を＋端および－端として選択する。
　２６はマイクロプロセッサ（ＭＣＵ）で、内部にＲＯＭおよびＲＡＭを備えるとともにＲＯＭに格納されたプログラムによって動作する。
　マイクロプロセッサ２６は、内部にＲＯＭ（Read Only Memory）およびＲＡＭ（Random Access Memory）を備えるとともにＲＯＭに格納されたプログラムによって動作する。
　マイクロプロセッサ２６は、コントロール回路２１が所定のタイミングに制御信号ａ～ｆを出力するように、ＲＯＭに格納されたプログラムに基づき制御信号ｇを出力してコントロール回路２１を制御する。
　パルス発生回路１４から出力されるパルスｈはコントロール回路２１およびマイクロプロセッサ２６に供給されており、全体の動作がパルスｈ、即ちＬＣＤパネルの水平同期パルス（水平同期周波数）の周期で行われる。図２はＸ選択回路１７またはＹ選択回路１８がスタイラス１６に近い電極を選択した状態での受信信号波形とＡＤ変換動作のタイミングを示した図である。図２において、ｈ、ｂ、ｊ、ｋ、ｃ、ｄは図１に同一符号で示した箇所の信号波形である。なお、ｊは差動増幅回路２０の出力信号波形、ｋは検波回路２４の出力信号波形である。差動増幅回路２０の出力ｊにはスタイラス１６から送信された信号が現れるが、パルス発生回路１４から出力されるパルスｈのタイミングでＬＣＤパネルからの強いノイズが発生する。このＬＣＤパネルからのノイズを避けて信号検出（ＡＤ変換）を行うことが本実施形態の特徴である。
　即ち、パルスｈに同期したタイミングでスイッチ２３をオフとすることにより差動増幅回路２０の出力に現れるノイズはバンドパスフィルター回路２２には入力されないため、ＡＤ変換回路２５による変換結果ｄはノイズの影響を受けない。
　本実施形態では、切替回路１９がＸ側を選択した状態でＸ選択回路１７により選択する電極を前述したパルスｈのタイミングで順次切替えて信号の検出を行い、ＡＤ変換回路２５による変換結果ｄの分布よりスタイラス１６による指示位置のＸ座標を求める。また、切替回路１９がＹ側を選択した状態でＹ選択回路１８により選択する電極を前述したパルスｈのタイミングで順次切替えて信号の検出を行い、ＡＤ変換回路２５による変換結果ｄの分布よりスタイラス１６による指示位置のＹ座標を求める。
　それでは前述した位相制御回路１５がどのようにしてパルス発生回路１４から出力されるパルスとノイズ検出回路１３によって検出されるノイズとのタイミングを一致させるのか、について説明する。
　図３は図１における位相制御回路１５の具体的な回路構成について示した図である。図３においてノイズ検出回路１３とパルス発生回路１４は図１と同じものである。２７はＣＰＵ、２８および２９はアンドゲートである。
　アンドゲート２８と２９は各１つの入力端子にノイズ検出回路１３からの出力信号ｎｏが共通に供給されている。アンドゲート２８のもう一方の入力端子にはパルス発生回路１４から出力される前述したパルスｈの前半に相当する期間をハイレベルとして出力する信号ｈａが供給され、アンドゲート２９のもう一方の入力端子にはパルス発生回路１４から出力されるパルスｈの後半に相当する期間をハイレベルとして出力する信号ｈｂが供給されている。
　ＣＰＵ２７にはＡ、Ｂ、Ｃの割込み入力端子が設けられており、割込み入力端子Ａにはアンドゲート２８からの出力信号ｐａが、割込み入力端子Ｂにはアンドゲート２９からの出力信号ｐｂが、割込み入力端子Ｃにはパルス発生回路１４から出力されるパルスｈがそれぞれ供給されており、各割込み入力端子Ａ，Ｂ，Ｃに入力される信号の立ち上がりエッジが発生する毎に所定の割込み処理動作が行われるようにＣＰＵ２７はプログラムされている。図４は、図３の位相制御回路に示した各部の信号波形の一例を示したものである。
　図４においては、パルス発生回路１４からの水平周期のパルスｈと、このパルスｈのパルス幅期間の前半の期間をパルス幅期間とするパルスｈａと、パルスｈのパルス幅期間の後半の期間をパルス幅期間とするパルスｈｂと、ノイズ検出回路１３の入力信号ｎｉと、出力信号ｎｏと、アンドゲート２８の出力信号ｐａと、アンドゲート２９の出力信号ｐｂとを示している。
　図４（Ａ）はパルス発生回路１４からの出力パルスｈのパルス幅期間以外の期間にノイズ検出回路１３からの出力信号（ノイズ）ｎｏが現れる場合で、主に、ノイズは位置検出装置を起動した直後において位相制御回路の動作が定常状態となる以前に現れる。
　図４（Ｂ）はパルス発生回路１４からの出力パルスｈのパルス幅期間の前半の期間（パルスｈａのパルス幅期間）にノイズ検出回路１３からの出力信号ｎｏが現れる場合を示したものである。また、図４（Ｃ）はパルス発生回路１４からの出力パルスｈのパルス幅期間の後半の期間（パルスｈｂのパルス幅期間）にノイズ検出回路１３からの出力信号ｎｏが現れる場合を示したものである。
　位相制御回路においては、ＣＰＵ２７は、パルス発生回路１４が出力するパルスｈに同期した所定時間内、この例では、パルスｈのパルス幅期間内、にノイズ検出回路１３からの出力信号ｎｏ（ノイズ検出情報）が出力される頻度が一定値以上となるようにパルス発生回路１４が出力するパルスｈの位相を制御する。
　より具体的には、ＣＰＵ２７は、パルス発生回路１４が出力するパルスｈのタイミングに対してノイズ検出回路１３からの出力信号ｎｏ（ノイズ検出情報）が出力されるタイミングが、一定時間内の差で早く現れた際に制御信号ｍとして前進情報をパルス発生回路１４に出力し、パルス発生回路１４が出力するパルスｈのタイミングに対してノイズ検出回路１３からのノイズ検出情報が出力されるタイミングが、一定時間内の差で遅れて現れた際に制御信号ｍとして遅延情報をパルス発生回路１４に出力する。これにより、遅延情報が現れる頻度に対して前進情報が現れる頻度が高い場合には、パルス発生回路１４が出力するパルスｈの周期は僅かに短く調整され、前進情報が現れる頻度に対して遅延情報が現れる頻度が高い場合には、パルス発生回路１４が出力するパルスｈの周期が僅かに長く調整される。
　図５およびその続きである図６は、ＣＰＵ２７におけるプログラムのフローチャートを示したものである。位置検出装置の電源が投入されると、ＣＰＵ２７は、割込み入力端子Ｃによる割込み発生回数Ｎｈ、割込み入力端子Ａによる割込み発生回数Ｎａおよび割込み入力端子Ｂによる割込み発生回数Ｎｂの値を全てクリアする（ステップＳ１）。
　次にＣＰＵ２７は、割込み入力端子Ｃによる割込みが発生するまで待ち（ステップＳ２）、割込み入力端子Ｃによる割込みが発生したら割込み発生回数Ｎｈの値を１加算する（ステップＳ３）。
　次にＣＰＵ２７は、割込み入力端子Ａによる割込みが発生していたかどうかを調べて（ステップＳ４）、割込み入力端子Ａによる割込みが発生していたら割込み発生回数Ｎａの値を１加算する（ステップＳ５）。
　次にＣＰＵ２７は、割込み入力端子Ｂによる割込みが発生していたかどうかを調べて（ステップＳ６）、割込み入力端子Ｂによる割込みが発生していたら割込み発生回数Ｎｂの値を１加算する（ステップＳ７）。
　次にＣＰＵ２７は、割込み発生回数Ｎｈの値を調べて（ステップＳ８）、割込み発生回数Ｎｈの値が１００になっていなければ処理をステップＳ２に戻して、割込み発生回数Ｎｈ＝１００となるまでステップＳ２からステップＳ８までを繰り返し行う。割込み発生回数Ｎｈの値が１００となったら割込み発生回数Ｎｈの値をクリア（Ｎｈ＝０）する（ステップＳ９）。
　次にＣＰＵ２７は、割込み発生回数Ｎａおよび割込み発生回数Ｎｂの値を調べて、割込み発生回数Ｎａと割込み発生回数Ｎｂの合計が所定値（ここでは５０）以上となっているか否か判別する（図６のステップＳ１１）。ここで割込み発生回数Ｎａと割込み発生回数Ｎｂの合計が所定値の５０に達していない場合は、ＣＰＵ２７は、割込み発生回数Ｎａと割込み発生回数Ｎｂの値をクリア（Ｎａ＝０、Ｎｂ＝０）してから（ステップＳ１２）、処理をステップＳ２に戻す。また、割込み発生回数Ｎａと割込み発生回数Ｎｂの合計が所定値の５０以上であれば、ＣＰＵ２７は、パルス発生回路１４が出力するパルスのタイミングがノイズ検出回路１３によって検出されるノイズのタイミングとおよそ一致していると判断して位相の詳細な制御を行うための次のステップＳ１３へ処理を移す。
　前述したステップＳ１１において割込み発生回数Ｎａと割込み発生回数Ｎｂの合計が所定値に達しないのは電源を投入した直後のみであり、定常状態では割込み発生回数Ｎａと割込み発生回数Ｎｂの合計が常に所定値以上となる。また、定常状態では必ず所定値以上となるように前記所定値を決定することが好ましい。この所定値は、パルス発生回路１４が通常（後述する位相制御を行わないとき）出力するパルス発生の周期とＬＣＤパネルの水平同期周波数の水平同期パルスの周期とのずれ、およびノイズ検出回路１３によって検出されるノイズがＬＣＤパネルの水平同期パルスのタイミングとどれだけ正確に対応しているか、などによって決定されるものである。即ち、電源投入直後はパルス発生回路１４が出力するパルスとノイズ検出回路１３が出力するパルスとは大きくずれているが、時間が経過するといつかはノイズ検出回路１３からの出力ｎｏは図４（Ｃ）に示すように、パルス発生回路１４から出力されるパルスｈのパルス幅期間に入るようになる。
　ステップＳ１１において割込み発生回数Ｎａと割込み発生回数Ｎｂの合計が所定値であれば、割込み発生回数Ｎａと割込み発生回数Ｎｂの値を比較して位相制御を行う。まず、ステップＳ１３では、割込み発生回数Ｎａが割込み発生回数Ｎｂに比べて十分大きい（ここでは２倍以上）か否か判別する。
　ステップＳ１３で、割込み発生回数Ｎａが割込み発生回数Ｎｂに比べて十分大きいと判別したときは、ＣＰＵ２７は、パルス発生回路１４から出力されるパルスｈの周期を１回だけ僅かに短くするように制御信号ｍを送出してパルス発生回路１４を制御する。また、ＣＰＵ２７は、割込み発生回数Ｎａおよび割込み発生回数Ｎｂの値をクリアする（ステップＳ１４）。そして、ＣＰＵ２７は、処理をステップＳ２に戻す。
　ステップＳ１３で、割込み発生回数Ｎａが割込み発生回数Ｎｂに比べて大きくはないと判別したときには、ＣＰＵ２７は、逆に割込み発生回数Ｎｂが割込み発生回数Ｎａに比べて十分大きい（ここでは２倍以上）か否か判別する（ステップＳ１５）。割込み発生回数Ｎｂが割込み発生回数Ｎａに比べて十分大きいと判別したときは、ＣＰＵ２７は、パルス発生回路１４の周期を１回だけ僅かに長くするように、制御信号ｍを送出してパルス発生回路１４を制御する。また、ＣＰＵ２７は、割込み発生回数Ｎａおよび割込み発生回数Ｎｂの値をクリアする（ステップＳ１６）。そして、ＣＰＵ２７は、処理をステップＳ２に戻す。
　ステップＳ１５で割込み発生回数Ｎｂが割込み発生回数Ｎａに比べて大きくはないと判別したときには、すなわち、割込み発生回数Ｎａと割込み発生回数Ｎｂとを比較して比率が低い（ここでは２倍以下）と判別したときには、ＣＰＵ２７は、ノイズ検出回路１３からの出力ｎｏのパルスがちょうどパルス発生回路１４からの出力パルスｈのパルス幅期間の中央付近であるため位相の制御は行わず、割込み発生回数Ｎａおよび割込み発生回数Ｎｂの値をクリアして（ステップＳ１７）、処理をステップＳ２に戻す。
　前述したステップ１３およびステップ１５の処理についてもう少し詳しく説明する。ステップＳ１３において、割込み発生回数Ｎａが割込み発生回数Ｎｂの２倍以上ということは、図４（Ｂ）の状態となる頻度が高いということを示しているので、ＣＰＵ２７は、パルス発生回路１４から出力されるパルスｈの周期を１回だけ僅かに短くして、パルスｈの位相を進ませることにより割込み発生回数Ｎａと割込み発生回数Ｎｂの値が均等になるように制御を行う。また、ステップＳ１５において、割込み発生回数Ｎｂが割込み発生回数Ｎａの２倍以上ということは、図４（Ｃ）の状態となる頻度が高いということを示しているので、ＣＰＵ２７は、パルス発生回路１４から出力されるパルスｈの周期を１回だけ僅かに長くして、パルスｈの位相を遅らせることにより割込み発生回数Ｎａと割込み発生回数Ｎｂの値が均等になるように制御を行う。
　ステップＳ１３およびステップＳ１５において割込み発生回数Ｎａと割込み発生回数Ｎｂとを比較して判定する比率は、前述したパルス発生回路１４から出力されるパルスｈの周期を僅かに調整する際の時間の細かさに対応して決定することが好ましい。即ち、前記調整の際の時間が僅かであれば割込み発生回数Ｎａと割込み発生回数Ｎｂとの判定比率を小さくして良いが、調整時間が大まかであれば割込み発生回数Ｎａと割込み発生回数Ｎｂとの判定比率を大きくしなければならない。
　なお、ＣＰＵ２７は、ＭＣＵ２６で代用してもよいことは言うまでもない。
　［位相制御回路の他の例］
　図７は、位相制御回路の他の例を示した図で、図３と同一構成の部分は同一符号にて示す。２７ａはＣＰＵ、３０および３１はフリップフロップである。
　フリップフロップ３０とフリップフロップ３１のデータ端子Ｄにはノイズ検出回路１３からの出力信号ｎｏが共通に供給されている。フリップフロップ３０のクロック入力にはパルス発生回路１４ａからのパルスｈが供給され、フリップフロップ３１のクロック入力にはパルス発生回路１４ａからのパルスｈの反転信号が供給されている。
　即ち、フリップフロップ３０はパルスｈの立上がりエッジでノイズ検出回路１３からの出力ｎｏの値を保持してその結果を信号ｓａとしてＣＰＵ２７ａの入力端子Ａに供給する。また、フリップフロップ３１はパルスｈの立下がりエッジでノイズ検出回路１３からの出力ｎｏの値を保持してその結果を信号ｓｂとしてＣＰＵ２７ａの入力端子Ｂに供給する。
　またＣＰＵ２７ａの割込み入力端子Ｃにはパルス発生回路１４ａからのパルスｈが入力され、パルスｈの立下りエッジで所定の割込み処理動作が行われる。図８は、図７の位相制御回路に示した各部の信号波形の一例を示したものである。
　図８（Ａ）はパルス発生回路１４ａからの出力パルスｈ以外のパルス幅期間にノイズ検出回路１３からの出力信号ｎｏが現れる場合で、主に位置検出装置を起動した直後において位相制御回路の動作が定常状態となる以前に現れる。
　図８（Ｂ）はパルス発生回路１４ａからのパルスｈのパルス幅期間のちょうど中間付近でノイズ検出回路１３からの出力信号ｎｏが現れる場合で、定常状態では図８（Ｂ）に示した動作が多く現れる。
　図８（Ｃ）はパルス発生回路１４ａからのパルスｈのちょうど立上がりエッジのタイミングにノイズ検出回路１３からの出力信号ｎｏがハイレベルとなる場合を示したもので、図８（Ｄ）はパルス発生回路１４ａからのパルスｈのちょうど立下がりエッジのタイミングにノイズ検出回路１３からの出力信号ｎｏがハイレベルとなる場合を示したものである。
　この図７の例の位相制御回路においても、ＣＰＵ２７ａは、パルス発生回路１４が出力するパルスｈに同期した所定時間内、この例では、パルスｈのパルス幅期間内、にノイズ検出回路１３からの出力信号ｎｏ（ノイズ検出情報）が出力される頻度が一定値以上となるようにパルス発生回路１４が出力するパルスｈの位相を制御する。
　図９およびその続きである図１０はＣＰＵ２７ａにおけるプログラムのフローチャートを示したものである。位置検出装置の電源が投入されると、ＣＰＵ２７ａは、割込み入力端子Ｃによる割込み発生回数Ｎｈ、割込み入力端子Ｃの割込発生時に入力端子Ａがハイレベルとなっている回数Ｎａおよび割込み入力端子Ｃの割込発生時に入力端子Ｂがハイレベルとなっている回数Ｎｂの値を全てクリアする（ステップＳ２１）。
　次にＣＰＵ２７ａは、割込み入力端子Ｃによる割込みが発生するまで待ち（ステップＳ２２）、割込み入力端子Ｃによる割込みが発生したら割込み発生回数Ｎｈの値を１加算して次のステップ２４へ処理を進める（ステップＳ２３）。
　次にＣＰＵ２７ａは、入力端子Ａがハイレベルかどうかを調べて（ステップＳ２４）、入力端子Ａがハイレベルとなっていたら回数Ｎａの値を１加算する（ステップＳ２５）。
　次にＣＰＵ２７ａは、入力端子Ｂがハイレベルかどうかを調べて（ステップＳ２６）、入力端子Ｂがハイレベルとなっていたら回数Ｎｂの値を１加算する（ステップＳ２７）。
　ＣＰＵ２７ａはステップＳ２６またはステップＳ２７までを終えると、端子Ｒよりリセットパルスｒを出力する（ステップＳ２８）。このリセットパルスｒによりフリップフロップ３０およびフリップフロップ３１の出力（ＱａおよびＱｂ）がクリアされる。
　次にＣＰＵ２７ａは、割込み発生回数Ｎｈの値を調べて割込み発生回数Ｎｈの値が１００になったか否か判別し（ステップＳ２９）、割込み発生回数Ｎｈの値が１００になっていなければ処理をステップＳ２２に戻して、割込み発生回数Ｎｈ＝１００となるまでステップＳ２２からステップＳ２９までを繰り返し行う。
　ＣＰＵ２７ａは、ステップＳ２９で割込み発生回数Ｎｈの値が１００となったと判別したときには、割込み発生回数Ｎｈの値をクリアする（図１０のステップＳ３１）。
　次にＣＰＵ２７ａは回数Ｎａおよび回数Ｎｂの値を調べて位相制御を行う。まず、ＣＰＵ２７ａは、回数Ｎａが所定値（ここでは１０）以上であるか否か判別し（ステップＳ３２）、回数Ｎａが所定値（ここでは１０）以上であればパルス発生回路１４ａからのパルスｈの周期を１回だけ僅かに短くするように制御信号ｍを送出してパルス発生回路１４ａを制御する。また、回数Ｎａおよび回数Ｎｂの値をクリアする（ステップＳ３３）。そして、ＣＰＵ２７ａは、処理をステップ２２に戻す。
　次に、ステップＳ３２で、回数Ｎａが所定値（ここでは１０）以下であると判別したときには、ＣＰＵ２７ａは、回数Ｎｂが所定値（ここでは１０）以上であるか否か判別し（ステップＳ３４）、回数Ｎｂが所定値（ここでは１０）以上であればパルス発生回路１４ａからのパルスｈの周期を１回だけ僅かに長くするように制御信号ｍを送出してパルス発生回路１４ａを制御する。また、回数Ｎａおよび回数Ｎｂの値をクリアする（ステップＳ３５）。そして、ＣＰＵ２７ａは、処理をステップ２２に戻す。
　前述したステップＳ３２～ステップＳ３５の処理についてもう少し詳しく説明する。ステップＳ３２において回数Ｎａが所定数（ここでは１０）以上であったということは、ノイズ検出回路１３からの出力パルスｎｏのタイミングに比較してパルス発生回路１４ａが出力するパルスｈの位相が遅れているということを示しているから、パルス発生回路１４ａが出力するパルスｈの周期を１回だけ僅かに短くして出力パルスｈの位相を進ませることにより、図８（Ｂ）の状態に近づけることができる。
　また、ステップＳ３４において回数Ｎｂが所定数（ここでは１０）以上であったということは、ノイズ検出回路１３からの出力パルスｎｏのタイミングに比較してパルス発生回路１４ａが出力するパルスｈの位相が進んでいるということを示しているから、パルス発生回路１４ａが出力するパルスの周期を１回だけ僅かに長くして出力パルスｈの位相を遅らせることにより、図８（Ｂ）の状態に近づけることができる。
　ステップＳ３２およびステップＳ３４において回数Ｎａおよび回数Ｎｂにより判定する値をここでは１０としたが、この値は前述したパルス発生回路１４ａが出力するパルスｈの周期を僅かに調整する際の時間の細かさや、ＬＣＤパネルが出すノイズレベルのばらつきや頻度、などに対応して決定することが好ましい。
　本実施形態では、パルス発生回路１４およびパルス発生回路１４ａが１００回パルスを出力する間に前述したｐａ、ｓａ、ｐｂ、ｓｂが出力される頻度により処理を行ったが、この回数は１００回以外の他の回数としても良い。
　本実施形態では、ノイズ検出電極１２によりノイズセンサーを構成したが、例えば図１１に示すように、透明センサー１１の周囲を囲むようなループ状のコイル１２Ｌによりノイズセンサーを構成して、このコイル１２Ｌによりノイズを検出するようにしても良い。
　本実施形態では、透明センサー１１との間の静電結合によりスタイラス１６の指示位置を求めたが、透明センサーにループコイルを設けるとともにスタイラスにもコイルを設けて電磁誘導によりスタイラスの指示位置を求める場合にも適用することができる。
　本実施形態においてコントロール回路２１は、マイクロプロセッサ２６の処理が集中することを避けるためであり、コントロール回路２１は無くても良い。
　本実施形態ではＸ軸側の座標検出とＹ軸側の座標検出とを切替回路１９により切替えて行っているが、Ｘ軸側とＹ軸側とで差動増幅回路やＡＤ変換回路などを別々に設けて、同時に受信処理を行うようにしても良い。
　なお、上述の実施形態のＣＰＵ２７ａは、ＭＣＵ２６で代用してもよいことは言うまでもない。
　［第２の実施形態］
　図１２は本発明の第２の実施形態による位置検出装置の構成図で、指によるタッチ位置を検出して入力する場合の例について示したものである。図１２において図１と同一構成要素は同一符号にて示す。即ち、１１は透明センサー、１２はノイズ検出電極、１３はノイズ検出回路、１４はパルス発生回路、１５は位相制御回路、２１はコントロール回路、２２はバンドパスフィルター回路、２３はスイッチ、２４は検波回路、２５はＡＤ変換回路、２６はマイクロプロセッサである。
　３２は透明センサー１１のＸ電極の中から１つの電極を選択するＸ選択回路、３３は透明センサー１１のＹ電極の中から１つの電極を選択するＹ選択回路である。３４は一定周波数の信号を生成して出力する発信器である。発信器３４の出力信号はＹ選択回路３３に供給されてＹ選択回路３３によって選択された透明センサー１１のＹ電極を駆動する。
　３５は増幅回路でＸ選択回路３２に接続されてＸ選択回路３２によって選択された透明センサー１１のＸ電極に発生する信号を増幅する。
　この第２の実施形態はＸ電極とＹ電極とのクロスポイントにおける結合容量が指が接近した際に変化することを利用して指のタッチ位置を求めるマルチタッチセンサーである。この種の位置検出装置においても従来は表示装置からのノイズが混入するため駆動電圧を高くしなければならないなどの問題があった。
　本実施形態においても図１２の各部に示した信号波形は図２と同じようなり、透明センサー１１のＸ電極から検出される信号を表示装置からの強いノイズが発生する期間を避けて検出することができるので、発信器３４の出力電圧をあまり高くすることなく安定にタッチ位置を検出することができる。
　［実施形態の効果］
　本発明によれば、表示装置が発生するノイズを検出して、予め判っている表示装置の水平同期周波数に対応した周期で動作するパルス発生回路を設けて、パルス発生回路が出力するパルスのタイミングと表示装置が発生するノイズのタイミングとが一致するように制御するとともに、パルス発生回路が出力するパルスに同期して信号検出を行うようにしたので、表示装置が発生するノイズの影響を受けることなくスタイラスや指による座標位置を正確に検出して入力することができる。
　［他の実施形態］
　なお、上述した第１の実施形態においては、差動増幅回路２０を用いることで２本の受信電極に同様に重畳されるノイズをキャンセルするようにした。しかし、表示装置がノイズを発する期間はスイッチ２３をオフにすることによりバンドバスフィルタ２２に供給しないようになるので、図１３に示すように、差動増幅回路１７を用いずに、増幅回路２０´を用いるように構成してもよい。その場合には、図１３に示すように、Ｘ選択回路１７´、Ｙ選択回路１８´は、それぞれ１本のＸ電極、１本のＹ電極を選択する構成となり、また、切替回路１９´は、Ｘ選択回路１７´で選択された１本ずつのＸ電極と、Ｙ選択回路１８´で選択された１本ずつのＹ電極とのいずれかを選択する構成となる。
　また、上述した実施形態は、静電方式のスタイラス（位置指示器）による指示位置の検出の場合について説明したが、電磁誘導方式のスタイラス（位置指示器）による指示位置を検出する位置検出装置においても、この発明は適用可能である。
　［ノイズセンサーの構成例］
　上述の実施形態において説明したように、ノイズセンサー１２、１２Ｌは、透明センサーと一体に配置されたＬＣＤパネルの周辺に配置している。以下に、ノイズセンサーの具体的な構成例及び配置位置の例について述べる。
　図１４は、透明センサー１１とＬＣＤパネル４１とを含んだ液晶ユニットの具体的な構成例を示す図である。この液晶ユニットは、位置検出装置ユニットをも構成しているものである。図１４に示すように、透明センサー１１の下にはＬＣＤパネル４１が配置され、ＬＣＤパネル４１の下には、バックライト４２が配置されて、液晶ユニットを構成している。この例の液晶ユニットは、例えばスマートフォンと呼ばれる携帯電話端末などの携帯機器用である。
　そして、この例の液晶ユニットにおいては、液晶ユニットを構成する透明センサー１１とＬＣＤパネル４１とバックライト４２とは、例えば銅箔、アルミ箔などの導電部材からなるシールド部材４３によって包み込まれている。このシールド部材４３は、ＬＣＤパネル４１から発生するノイズが携帯機器本体の回路部（図示は省略）に影響を与えないようにノイズを遮断する役割がある。また、バックライト４２の発熱に対して、ＬＣＤパネル４１の液晶画面への熱を遮断し、携帯機器本体の回路部へ放熱させるためにも利用されている。
　この図１４の例のようなシールド部材４３が存在しない液晶ユニット（位置検出装置ユニット）の構成である場合には、図１３等に示した実施形態のごとく、ノイズセンサーは、ＬＣＤパネルの周辺に這わせる等して配設ことができる。しかし、図１４に示すように、シールド部材４３により液晶ユニットを構成するＬＣＤパネル４１、透明センサー１１及びバックライト４２が包み込まれる構造の場合、シールド部材４３により外部へのノイズが漏洩しないように構成されるために、ノイズセンサーを配置する構成に工夫が必要となる。
　この例においては、図１４に示すように、シールド部材４３の底面部の一部分に開口部４３Ｗが形成されている。この例のノイズセンサー１２Ｃは、シールド部材４３の外側の面（底面の裏側）に、この開口部４３Ｗを通じてＬＣＤパネル４１から放出されるノイズを検知することができるように配置される。
　図１５（Ａ）は、この例のノイズセンサー１２Ｃの構成例を示すものである。この例のノイズセンサー１２Ｃは、フィルム状の絶縁体からなるフレキシブル基板１２１上に、導体パターンとして複数ターンのコイルパターン（アンテナコイル）１２２が形成されて構成されている。そして、コイルパターン１２２は、開口部４３Ｗの形状に応じて、当該コイルパターン１２２の一部または全部が、当該開口部４３Ｗからシールド部材４３内を望むことができる大きさとして、フレキシブル基板１２１上に形成されている。
　そして、フレキシブル基板１２１が、シールド部材４３の外側の面（底面の裏側）に、コイルパターン１２２の一部または全部が、開口部４３Ｗから望むような状態で張り付けられて取り付けられる。したがって、シールド部材４３の開口部４３Ｗは、ノイズセンサー１２Ｃのフレキシブル基板１２１により閉塞される。したがって、このノイズセンサー１２Ｃにより、開口部４３Ｗを通じて外部に漏洩するノイズは軽減される。
　ノイズセンサー１２Ｃのコイルパターン１２２の一端１２２ａ及び他端１２２ｂは、図１４に示すように、例えば図１に示した位置検出装置の内部回路構成におけるノイズ検出回路１３に接続されている。
　以上説明したように、この図１４の例においては、シールド材４３の一部に開口部４３Ｗを開けて、この開口部４３Ｗの部分にノイズセンサー１２Ｃを貼り付けている。これにより、シールド部材４３によるノイズ遮断を部分的に解放して、ノイズセンサー１２Ｃによってノイズを検出することが可能となる。
　この場合に、ノイズセンサー１２Ｃを張り付けるシールド部材４３の位置、すなわち、開口部４３Ｗの位置は、ノイズセンサー１２Ｃにより、ＬＣＤパネル４１からのノイズを、効率良く検出することが可能な位置とするのが理想である。
　ＬＣＤパネル４１は、例えば良く知られているＴＦＴ液晶デバイスにおいては、図１６に示すように、縦及び横の複数個の画素のそれぞれを構成する液晶セル４１０に対して、当該液晶セル４１０のそれぞれを駆動するＦＥＴ（図示は省略）が配されて構成されている。そして、ＴＦＴ液晶デバイスにおいては、横方向の複数本のバス線（ゲート電極ライン）４１１と、縦方向の複数本のバス線（ソース電極ライン）４１２とが配置されており、横方向の一行の複数個の液晶セルのＦＥＴのゲートが、１本のゲート電極ライン４１１に共通に接続され、縦方向の一列の複数個の液晶セルのＦＥＴのソースが、１本のソース電極ライン４１２に共通に接続されている。各ＦＥＴのドレインには液晶セル４１０の電極及びキャパシタが接続されている。
　例えば、１９８０×１０２０ドットの画素を持つＴＦＴ液晶デバイスにおいては、ソース電極ライン４１２は、１９８０本、ゲート電極ライン４１１は、１０２０本となる。そして、ＴＦＴ液晶デバイスにおいては、ゲート電極ライン４１１に加えられた電圧により、そのゲート電極ライン４１１に接続されている１行分の全てのＦＥＴがオンとなり、ソースとドレインとの間に電流が流れ、その時にソース電極ライン４１２に加えられている各々の電圧が液晶電極にかかり、キャパシタには電圧に応じた電荷が蓄積される。
　ゲート電極ライン４１１への電圧の印加は、ゲートドライバＩＣ４１３により、１水平期間毎に切り替えられる。ソース電極ライン４１２のそれぞれには、ソースドライバＩＣ４１４から各画素の濃度に応じた電圧が印加される。これが繰り返されることにより、ＴＦＴ液晶デバイスでは、その表示画面に画像が表示される。図１６の例では、複数本のゲート電極ライン４１１毎に、１個のゲートドライバＩＣ４１３が設けられていると共に、複数本のソース電極ライン４１２毎に、１個のソースドライバＩＣ４１４が設けられている。
　ゲートドライバＩＣ４１３は、１水平期間毎にゲート電極ライン４１１を切り替えるために、水平同期信号に同期したノイズを発生する。また、ソースドライバＩＣ４１４も、１水平期間毎に異なる画素の電圧を供給するように動作するので、水平同期信号に同期したノイズを発生する。
　したがって、ＬＣＤパネル４１からのノイズを検出しやすい部分としては、ゲートドライバＩＣ４１３やソースドライバＩＣ４１４の近辺、また、ゲート電極ライン４１１の全て、または一部を含むことができる領域や、ソース電極ライン４１２の全て、または一部を含むことができる領域などが考えられる。したがって、これらのノイズを検出しやすい部分において、シールド部材４３に開口部４３Ｗを設けて、ノイズセンサーを配置することで、効率良くノイズを検出することができる。
　図１４の例は、図１６において点線４３Ｗａで囲んで示すように、一つのソースドライバＩＣ４１４の近辺に、開口部４３Ｗを設けた場合である。図１６において、点線４３Ｗｂで囲んで示すように、一つのゲートドライバＩＣ４１３の近辺に、開口部４３Ｗを形成して、ノイズセンサー１２Ｃを、当該開口部４３Ｗを閉塞するように、シールド部材４３の外側に張り付けるようにしてもよい。
　なお、開口部４３Ｗは、ゲートドライバＩＣ４１３やソースドライバＩＣ４１４の一つの近辺ではなく、全ゲートドライバＩＣ４１３や全ソースドライバＩＣ４１４の近辺を含むように形成しても勿論よい。
　また、例えば、ＬＣＤパネル４１の周辺部が金属ベゼルで固定されている場合においては、ＬＣＤパネル４１の周辺に配置されているゲートドライバＩＣ４１３やソースドライバＩＣ４１４は、金属ベゼルで覆われてしまう。この場合、これらゲートドライバＩＣ４１３やソースドライバＩＣ４１４の近辺にノイズセンサーを配置しても、ノイズを検出することはできない。
　そのような場合には、図１６において、点線４３Ｗｃに示すように、複数本のゲート電極ライン４１１の全体を含む領域に対応して、シールド部材４３に開口部４３Ｗを設け、その開口部４３Ｗに応じた形状のノイズセンサーを配置することでノイズを検出することが可能である。図１５（Ｂ）は、点線４３Ｗｃに示すように、複数本のゲート電極ライン４１１の全体を含む領域に対応する開口部４３Ｗに対して設けるノイズセンサー１２Ｃ´の例を示すものである。
　すなわち、図１５（Ｂ）のノイズセンサー１２Ｃ´は、複数本のゲート電極ライン４１１の全体を含む領域に対応する開口部４３Ｗよりも大きい、又は同程度のフレキシブル基板１２１´の上に、複数本のゲート電極ライン４１１の全体を含む領域をカバーするように形成された複数ターンからなるコイルパターン１２２´が形成されたものである。そして、コイルパターン１２２´の一端１２２ａ´及び他端１２２ｂ´が、ノイズ検出回路１３に接続されるものである。この場合も、コイルパターン１２２´は、その一部または全部が、開口部４３Ｗを通じてシールド部材４３の内部に露呈するように構成されるものである。
　なお、複数本のソース電極ライン４１２の全体を含む領域に対応して、シールド部材４３に開口部４３Ｗを設け、その開口部４３Ｗに応じた形状のノイズセンサーを配置することでノイズを検出することも可能である。また、上記の位置に限らず、ＬＣＤパネル４１から、最もノイズが発生しやすい部分に、シールド部材４３に開口部を設けて、その部分にノイズセンサーを貼り付けるようにするのは言うまでもない。
　また、上述の例では、ノイズセンサーは、シールド部材４３の底面部の外側に設けるようにしたが、シールド部材４３の底面部の周囲の壁部に開口部を設けることで、当該シールド部材４３の底面部の周囲の壁部に設けるようにしてもよい。
　また、フレキシブル基板１２１、１２１´やコイルパターン１２２、１２２´が、透明素材で作られたノイズセンサーの場合は、ＬＣＤパネル４１の裏面側やシールド部材４３の底面の外側ではなく、ＬＣＤパネル４１の表面に配置するようにしてもよい。
　１１　　透明センサー
　１２　　ノイズ検出電極
　１３　　ノイズ検出回路
　１４、１４ａ　　パルス発生回路
　１５　　位相制御回路
　１６　　スタイラス
　１７、３２　　Ｘ選択回路
　１８、３３　　Ｙ選択回路
　１９　　切替回路
　２０　　差動増幅回路
　２１　　コントロール回路
　２２　　バンドパスフィルター回路
　２３　　スイッチ
　２４　　検波回路
　２５　　ＡＤ変換回路
　２６　　マイクロプロセッサ
　２７、２７ａ　　ＣＰＵ
　２８、２９　　アンドゲート
　３０、３１　　フリップフロップ
　３４　　発信器
　３５　　増幅回路
　４１　　ＬＣＤパネル
　４３　　シールド部材
　４３Ｗ　開口部
　１２Ｃ　ノイズセンサー

Claims (8)

  1. 　一定周期毎に表示をリフレッシュ可能な表示装置上での指またはスタイラスによる指示位置を検出する位置検出装置において、
    　前記表示装置またはその駆動回路の周辺に配置したノイズセンサーと、
    　前記ノイズセンサーに入力されるノイズが所定レベル以上であった際にノイズ検出情報を出力するノイズ検出回路と、
    　前記表示装置の水平同期パルスの既知の周期と同一周期でパルスを発生するパルス発生回路と、
    　前記パルス発生回路が出力するパルスに同期した所定時間内に前記ノイズ検出回路からの前記ノイズ検出情報が出力されるように前記パルス発生回路が出力するパルスの位相を制御する位相制御手段と、
    　前記パルス発生回路が出力するパルスのタイミングに同期して指またはスタイラスによる信号を受信する受信回路と、
    　を設けたことを特徴とする位置検出装置。
  2. 　前記位相制御手段は、前記パルス発生回路が出力するパルスに同期した所定時間内に前記ノイズ検出回路からの前記ノイズ検出情報が出力される頻度が一定値以上となるように前記パルス発生回路が出力するパルスの位相を制御する
    　ことを特徴とする請求項１に記載の位置検出装置。
  3. 　前記位相制御手段は、
    　前記パルス発生回路が出力するパルスのタイミングに対して前記ノイズ検出回路からの前記ノイズ検出情報が出力されるタイミングが一定時間内の差で早く現れた際に前進情報を出力し、前記パルス発生回路が出力するパルスのタイミングに対して前記ノイズ検出回路からのノイズ検出情報が出力されるタイミングが一定時間内の差で遅れて現れた際に遅延情報を出力するようにして、
    　前記遅延情報が現れる頻度に対して前記前進情報が現れる頻度が高い場合には前記パルス発生回路が出力するパルスの周期を僅かに短く調整し、前記前進情報が現れる頻度に対して遅延情報が現れる頻度が高い場合には前記パルス発生回路が出力するパルスの周期を僅かに長く調整する
    　ことを特徴とする請求項２に記載の位置検出装置。
  4. 　前記位相制御手段は、前記所定時間を前半期間および後半期間の２つの期間に分けて、前記前半期間に前記ノイズ検出回路からの前記ノイズ検出情報が出力された際に前記前進情報を出力し、前記後半期間に前記ノイズ検出回路からの前記ノイズ検出情報が出力された際に前記遅延情報を出力するようにした
    　ことを特徴とする請求項３に記載の位置検出装置。
  5. 　前記パルス発生回路が、前記所定時間と同一タイミングで同一時間幅のパルスを出力するとともに、
    　前記位相制御手段は、前記パルス発生回路が出力するパルスの立ち上がりエッジで前記ノイズ検出回路からの前記ノイズ検出情報が現れた際に前記前進情報を出力し、前記パルス発生回路が出力するパルスの立ち下がりエッジで前記ノイズ検出回路からの前記ノイズ検出情報が現れた際に前記遅延情報を出力するようにした
    　ことを特徴とする請求項３に記載の位置検出装置。
  6. 　前記表示装置及びその駆動回路は、シールド部材に覆われており、
    　前記ノイズセンサーは、前記シールド部材の外側において、前記シールド部材に設けられた開口部を通じてノイズを検出するように設けられる
    　ことを特徴とする請求項１に記載の位置検出装置。
  7. 　前記開口部は、前記表示装置の駆動回路の周辺に設けられており、前記ノイズセンサーは、前記表示装置の駆動回路からのノイズを検出するようにする
    　ことを特徴とする請求項６に記載の位置検出装置。
  8. 　前記開口部は、前記表示装置の横方向または縦方向の電極線の全て、又は一部を含む領域に対応して設けられており、前記ノイズセンサーは、前記表示装置の電極線からのノイズを検出するようにする
    　ことを特徴とする請求項６に記載の位置検出装置。
     
PCT/JP2015/054209 2014-03-17 2015-02-17 位置検出装置 WO2015141349A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016508599A JP6180621B2 (ja) 2014-03-17 2015-02-17 位置検出装置
EP15764878.3A EP3121692A1 (en) 2014-03-17 2015-02-17 Position detection device
CN201580013703.0A CN106104437A (zh) 2014-03-17 2015-02-17 位置检测装置
US15/262,819 US20160378265A1 (en) 2014-03-17 2016-09-12 Position detecting device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014053505 2014-03-17
JP2014-053505 2014-03-17
JP2014086269 2014-04-18
JP2014-086269 2014-04-18

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/262,819 Continuation US20160378265A1 (en) 2014-03-17 2016-09-12 Position detecting device

Publications (1)

Publication Number Publication Date
WO2015141349A1 true WO2015141349A1 (ja) 2015-09-24

Family

ID=54144328

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/054209 WO2015141349A1 (ja) 2014-03-17 2015-02-17 位置検出装置

Country Status (5)

Country Link
US (1) US20160378265A1 (ja)
EP (1) EP3121692A1 (ja)
JP (1) JP6180621B2 (ja)
CN (1) CN106104437A (ja)
WO (1) WO2015141349A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016163315A1 (ja) * 2015-04-09 2016-10-13 株式会社ワコム アクティブスタイラス及びセンサコントローラを用いた方法、システム、センサコントローラ、及びアクティブスタイラス
US10606382B2 (en) 2016-09-01 2020-03-31 Wacom Co., Ltd. Stylus and sensor controller for bi-directional communication using stylus identifier
CN113138689A (zh) * 2020-01-20 2021-07-20 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置和触控信号的处理方法
DE112021004860T5 (de) 2021-07-29 2023-07-13 Wacom Co., Ltd. Verfahren zum erfassen eines stiftsignals, sensorsteuerung und system zur positionserfassung

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10845195B2 (en) 2015-07-01 2020-11-24 Solitonreach, Inc. System and method for motion based alignment of body parts
US10698501B2 (en) * 2015-07-01 2020-06-30 Solitonreach, Inc. Systems and methods for three dimensional control of mobile applications
US10474286B2 (en) * 2016-10-25 2019-11-12 Lg Display Co., Ltd. Touch display device, active pen, touch system, touch circuit, and pen recognition method
KR102672831B1 (ko) * 2016-12-28 2024-06-07 엘지디스플레이 주식회사 터치 센싱 시스템과 그 구동방법
CN108958518B (zh) * 2017-05-18 2021-08-06 群创光电股份有限公司 触控系统及其控制方法
KR102508964B1 (ko) 2018-01-31 2023-03-14 삼성디스플레이 주식회사 표시 장치
US10686432B2 (en) 2018-08-24 2020-06-16 Synaptics Incorporated Waveform generation circuit for finely tunable sensing frequency
KR102600924B1 (ko) * 2018-12-27 2023-11-10 엘지디스플레이 주식회사 터치표시장치 및 터치구동회로
KR102666715B1 (ko) * 2019-12-26 2024-05-17 엘지디스플레이 주식회사 표시장치
CN113220144B (zh) * 2021-03-15 2022-06-07 荣耀终端有限公司 触控笔
KR20220136547A (ko) * 2021-03-30 2022-10-11 삼성디스플레이 주식회사 표시 장치
CN113721788A (zh) * 2021-08-31 2021-11-30 北京云蝶智学科技有限公司 一种手写输入定位系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0535400A (ja) * 1991-07-25 1993-02-12 Nitsuko Corp デイスプレイ付入力装置
JP2006079405A (ja) * 2004-09-10 2006-03-23 Oki Electric Ind Co Ltd 情報処理装置、及び情報処理装置の制御方法
JP2010002946A (ja) * 2008-06-18 2010-01-07 Brother Ind Ltd 表示端末

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0535400A (ja) * 1991-07-25 1993-02-12 Nitsuko Corp デイスプレイ付入力装置
JP2006079405A (ja) * 2004-09-10 2006-03-23 Oki Electric Ind Co Ltd 情報処理装置、及び情報処理装置の制御方法
JP2010002946A (ja) * 2008-06-18 2010-01-07 Brother Ind Ltd 表示端末

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230043233A (ko) 2015-04-09 2023-03-30 가부시키가이샤 와코무 액티브 스타일러스 및 센서 컨트롤러를 이용한 방법, 시스템, 센서 컨트롤러, 및 액티브 스타일러스
US10055036B2 (en) 2015-04-09 2018-08-21 Wacom Co., Ltd. Downlink signal transmission timing control method in which active stylus and sensor controller are used, system, sensor controller, and active stylus
US11347346B2 (en) 2015-04-09 2022-05-31 Wacom Co., Ltd. Active stylus downlink signal transmission timing control relative to sensor controller
KR20220128455A (ko) 2015-04-09 2022-09-20 가부시키가이샤 와코무 액티브 스타일러스 및 센서 컨트롤러를 이용한 방법, 시스템, 센서 컨트롤러, 및 액티브 스타일러스
EP3751400A1 (en) 2015-04-09 2020-12-16 Wacom Co., Ltd. Method in which active stylus and sensor controller are used, system, sensor controller, and active stylus
US10942598B2 (en) 2015-04-09 2021-03-09 Wacom Co., Ltd. Active stylus downlink signal transmission timing control relative to sensor controller
WO2016163315A1 (ja) * 2015-04-09 2016-10-13 株式会社ワコム アクティブスタイラス及びセンサコントローラを用いた方法、システム、センサコントローラ、及びアクティブスタイラス
US11556204B2 (en) 2015-04-09 2023-01-17 Wacom Co., Ltd. Active stylus downlink signal transmission timing control relative to sensor controller
KR20170134519A (ko) 2015-04-09 2017-12-06 가부시키가이샤 와코무 액티브 스타일러스 및 센서 컨트롤러를 이용한 방법, 시스템, 센서 컨트롤러, 및 액티브 스타일러스
US10606382B2 (en) 2016-09-01 2020-03-31 Wacom Co., Ltd. Stylus and sensor controller for bi-directional communication using stylus identifier
US11137842B2 (en) 2016-09-01 2021-10-05 Wacom Co., Ltd. Stylus and sensor controller
US11914802B2 (en) 2016-09-01 2024-02-27 Wacom Co., Ltd. Auxiliary device
US11340720B2 (en) 2016-09-01 2022-05-24 Wacom Co., Ltd. Electronic device for selective transmission of downlink signal to sensor controller
CN113138689A (zh) * 2020-01-20 2021-07-20 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置和触控信号的处理方法
US11868562B2 (en) 2020-01-20 2024-01-09 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel, manufacturing method, display device and touch signal processing method
US12013991B2 (en) 2021-07-29 2024-06-18 Wacom Co., Ltd. Detection method of pen signal, sensor controller, and position detection system
DE112021004860T5 (de) 2021-07-29 2023-07-13 Wacom Co., Ltd. Verfahren zum erfassen eines stiftsignals, sensorsteuerung und system zur positionserfassung
DE112021004860B4 (de) 2021-07-29 2024-06-06 Wacom Co., Ltd. Verfahren zum erfassen eines stiftsignals, sensorsteuerung und system zur positionserfassung

Also Published As

Publication number Publication date
US20160378265A1 (en) 2016-12-29
CN106104437A (zh) 2016-11-09
JPWO2015141349A1 (ja) 2017-04-06
JP6180621B2 (ja) 2017-08-16
EP3121692A1 (en) 2017-01-25

Similar Documents

Publication Publication Date Title
JP6180621B2 (ja) 位置検出装置
US10175803B2 (en) Touch sensing device and method for driving the same
EP3226109B1 (en) Active stylus pen and touch sensing system including the same
EP3190490B1 (en) Touch sensing system including active stylus pen
US9035202B2 (en) Touch detecting function display apparatus, driving circuit, driving method of touch detecting function display apparatus and electronic equipment
US9239644B2 (en) Liquid crystal display device
US20160188006A1 (en) Touch screen device
US9342199B2 (en) Touch detection device, display device with touch detection function, and electronic apparatus
KR20170015777A (ko) 스타일러스 펜, 및 터치 센싱 시스템과 그 구동방법
US20140118301A1 (en) Touch sensing system and method of reducing latency thereof
KR20170081127A (ko) 능동형 스타일러스 펜을 포함한 터치 센싱 시스템
KR20130134007A (ko) 터치 센싱 장치와 그 구동 방법
KR20160083559A (ko) 터치센서 일체형 표시장치
KR20170081068A (ko) 터치센서 내장형 표시장치
US20160188005A1 (en) Touch screen device
US11625127B2 (en) Synchronizing input sensing with display updating
KR102506658B1 (ko) 터치 스크린 장치 및 그의 구동 방법
KR102285909B1 (ko) 터치센서 일체형 표시장치
KR20170015648A (ko) 스타일러스 펜, 및 터치 센싱 시스템과 그 구동방법
KR20170015776A (ko) 스타일러스 펜, 및 터치 센싱 시스템과 그 구동방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15764878

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016508599

Country of ref document: JP

Kind code of ref document: A

REEP Request for entry into the european phase

Ref document number: 2015764878

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2015764878

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE