JPWO2015141349A1 - 位置検出装置 - Google Patents

Abstract

一定周期毎に表示をリフレッシュ可能な表示装置が発するノイズに影響されることなくスタイラスの座標位置を正確に検出して入力することができる位置検出装置を提供する。表示装置またはその駆動回路の周辺に配置したノイズセンサーと、このノイズセンサーに入力されるノイズが所定レベル以上であった際にノイズ検出情報を出力するノイズ検出回路と、表示装置の水平同期パルスの既知の周期と同一周期でパルスを発生するパルス発生回路と、パルス発生回路の出力パルスに同期した所定時間内にノイズ検出情報が出力される頻度が一定値以上となるようにパルス発生回路の出力パルスの位相を制御する位相制御手段と、パルス発生回路の出力パルスのタイミングに同期して指またはスタイラスによる信号を受信する受信回路とを備える。

Description

本発明は、表示装置の前面に配置して指またはスタイラスによる入力を行うことができる透明な位置検出装置に関するものである。

近年、タッチパネルを搭載したタブレット型情報端末が多く用いられるようになってきた。この種の装置の中には、指では難しい手書き文字入力や絵やイラストなどの描画を容易に行うため、スタイラスによる入力ができるようにしたものがある。このためのペン入力技術としては、特許文献１（特開昭６３−７０３２６号公報）に開示された方法が広く用いられている。

特許文献１の方法によれば、スタイラスである位置指示器に共振回路を設けて、タブレットとの電磁誘導によって指示位置を検出するが、タブレットを構成するセンサー板を表示装置の背面に設ける必要があった。これは、センサー板を構成するループコイルに、ある程度の電流を流す必要があるため、装置の構造が複雑になることや、表示装置からのノイズの影響を受けやすく座標位置を安定に検出できないという問題があった。

特許文献１と同一出願人による特許文献２（特開２００７−１６４３５６号公報）に開示されている「位置入力装置、及び、コンピュータシステム」によれば、スタイラスに電気二重層キャパシタを搭載することにより、タブレットセンサーを透明化して表示装置の全面に配置することを可能としている。しかし、この特許文献２に開示されている発明では、表示装置が発するノイズの影響を受けることに変わりは無く、座標位置を安定に求めることができない。

特許文献３（特表２００５−５３７５７０号公報）には、表示装置上に配置した透明センサーの各電極に関連付けして配列される差動増幅器からの信号により、スタイラスの指示位置を求める「透明デジタイザ」が開示されている。この特許文献３の透明デジタイザによれば、透明センサーの中から２本の電極を同時に選択して信号の差分を検出するようにしているため外来ノイズの影響を受け難い。

また、特許文献４（特開平６−３３７７５２号公報）には、タブレットの電極線から２本を選択するアナログマルチプレクサを設けて、これにより選択された２本からの信号を差動増幅するようにして、外来ノイズの影響を排除するようにした「座標検出装置」が開示されている。

特開昭６３−７０３２６号公報 特開２００７−１６４３５６号公報 特表２００５−５３７５７０号公報 特開平６−３３７７５２号公報

表示装置と一体かつ透明な入力装置では、電極を構成する導電材の抵抗値が高いことや表示装置自体が強いノイズを発生するため、スタイラスの座標位置を安定に求めることが難しかった。

特許文献３および特許文献４に開示されている発明では、この問題を解決するために２本の電極を同時に選択するとともに差動増幅器を用いて信号の差分を検出するようにして外来ノイズをキャンセルするようにしている。

しかし、液晶パネルなどの表示装置が発生するノイズは、スタイラスから送信される信号に比べて極めて強いため、差動増幅器を用いるだけではノイズの影響を十分に排除することは難しい。

本発明の目的は、表示装置と一体に配置した透明なセンサーを用いて、表示装置が発するノイズに影響されることなく指やスタイラスの座標位置を正確に検出して入力することができる位置検出装置を提供することにある。

本発明では前記目的を達成するため、一定周期毎に表示をリフレッシュ可能な表示装置上で指またはスタイラスによる指示位置を検出する位置検出装置において、前記表示装置周辺またはその駆動回路の周辺にノイズを検出するノイズセンサーを設けて当該ノイズセンサーにより検出されるノイズが所定レベル以上であった際にノイズ検出情報を出力するノイズ検出回路と、前記表示装置の水平同期パルスの既知の周期と同一周期でパルスを発生するパルス発生回路と、前記パルス発生回路が出力するパルスに同期した所定時間内に前記ノイズ検出回路からのノイズ検出情報が出力される頻度が一定値以上となるように前記パルス発生回路が出力するパルスの位相を制御する位相制御手段と、前記パルス発生回路が出力するパルスのタイミングに同期して指または前記スタイラスによる信号を受信する受信回路と、を設けたことを特徴とする位置検出装置を提案する。

前述した位置検出装置において位相制御手段は次のように構成することが好ましい。即ち、位相制御手段は、前記パルス発生回路が出力するパルスのタイミングに対して前記ノイズ検出回路からのノイズ検出情報が出力されるタイミングが一定時間内の差で早く現れた際に前進情報を出力し、前記パルス発生回路が出力するパルスのタイミングに対して前記ノイズ検出回路からのノイズ検出情報が出力されるタイミングが一定時間内の差で遅れて現れた際に遅延情報を出力するようにして、遅延情報が現れる頻度に対して前進情報が現れる頻度が高い場合には前記パルス発生回路の周期を僅かに短く調整し、前進情報が現れる頻度に対して遅延情報が現れる頻度が高い場合には前記パルス発生回路の周期を僅かに長く調整するように構成する。

また前述した位相制御手段として次のような構成を提案する。即ち、位相制御手段は、前記所定時間を前半期間および後半期間の２つの期間に分けて、前半期間に前記ノイズ検出回路からのノイズ検出情報が出力された際に前進情報を出力し、後半期間に前記ノイズ検出回路からのノイズ検出情報が出力された際に遅延情報を出力するようにすることにより前記パルス発生回路からのパルスの位相制御を行うように構成する。

また位相制御手段の他の方法として次のような構成を提案する。即ち、前記パルス発生回路が前記所定時間と同一タイミングで同一時間幅のパルスを出力するとともに、位相制御手段は、前記パルス発生回路が出力するパルスの立ち上がりエッジで前記ノイズ検出回路からのノイズ検出情報が現れた際に前進情報を出力し、前記パルス発生回路が出力するパルスの立ち下がりエッジで前記ノイズ検出回路からのノイズ検出情報が現れた際に遅延情報を出力するようにして前記パルス発生回路からのパルスの位相制御を行うように構成する。

本発明によれば、表示装置が発生するノイズを検出して、予め判っている表示装置の水平同期パルスの水平同期周波数に対応した周期で動作するパルス発生回路を設けて、パルス発生回路が出力するパルスのタイミングと表示装置が発生するノイズのタイミングとが一致するように制御するとともに、パルス発生回路が出力するパルスに同期して信号検出を行うようにしたので、表示装置が発生するノイズの影響を受けることなくスタイラスや指による座標位置を正確に検出して入力することができる。

本発明による位置検出装置の第１実施形態の構成図である。 図１における各部の受信信号波形とＡＤ変換動作のタイミングを示した図である。 本発明による位置検出装置の第１実施形態を構成する位相制御回路の具体的な回路構成について示した図である。 図３の例の位相制御回路の各部の信号波形の一例を示した図である。 本発明による位置検出装置の第１実施形態を構成するＣＰＵ２７におけるプログラムのフローチャートの一部を示した図である。 図５のＣＰＵ２７におけるプログラムのフローチャートの続きを示した図である。 本発明による位置検出装置の第１実施形態を構成する位相制御回路の他の例を示した図である。 図７の例の位相制御回路の他の例における各部の信号波形の一例を示した図である。 図７の例のＣＰＵ２７ａにおけるプログラムのフローチャートの一部を示した図である。 図９のＣＰＵ２７ａにおけるプログラムのフローチャートの続きを示した図である。 本発明の第１の実施形態による位置検出装置におけるノイズセンサーの他の例を説明するための図である。 本発明の第２の実施形態による位置検出装置の構成図である。 本発明による位置検出装置の第１の実施形態の他の構成例を示す図である。 本発明による位置検出装置の実施形態を含むユニットの構成例を示す図である。 本発明による位置検出装置の実施形態におけるノイズセンサーの構成例を示す図である。 図１４の例のユニットに用いられる表示装置の構成例を示す図である。

［第１の実施形態］
図１は本発明による位置検出装置の第１の実施形態の構成図である。図１において１１は透明センサーで、ＩＴＯ（Indium Tin Oxide）のラインが、透明センサー１１のＸ，Ｙ座標のＸ軸方向に複数配列してなるＸ電極と、ＩＴＯのラインがＸ，Ｙ座標のＹ軸方向に複数配列してなるＹ電極とが設けられている。透明センサー１１は図示しないＬＣＤ（Liquid Crystal Display；液晶ディスプレイ）パネルと一体に配置され、透明センサー１１の位置検出領域がＬＣＤパネルの表示領域とちょうど重なるようになっている。なお透明センサー１１上のＸ電極およびＹ電極はＡＣＦ（Anisotropic conductive film）接続により図示しないフレキシブル基板を経由して図示しないプリント基板に接続されている。

１２は透明センサー１１の位置検出領域の外に設けられたノイズセンサーの例としてのノイズ検出電極で、前述したフレキシブル基板を経由してプリント基板に接続されている。ノイズ検出電極１２は、図１において点線で示すように、透明センサー１１の長辺および短辺に沿うように設けられてもよいし、またＬ字型に延長しておくようにしてもよい。この場合に、ノイズ検出電極１２のＬ字型の延長部分のうち、長辺および短辺の一方または両方が、透明センサー１１の位置検出領域と重なっていてもよい。

１３は増幅回路およびコンパレータによって構成されるノイズ検出回路である。このノイズ検出回路１３はノイズ検出電極１２に接続されてノイズ検出電極１２に誘導されるノイズ電圧が所定のレベルを超えた際に出力をハイレベルとする。本実施形態では透明センサー１１がＬＣＤパネルと一体に構成されているので、ノイズ検出回路１３からハイレベルとして出力されるのは主にＬＣＤパネルからのノイズによるものである。また多くの場合、ノイズ検出回路１３から検出されるノイズと同一のタイミングに透明センサー１１のＸ電極およびＹ電極にも強いノイズが発生する。

１４はパルス発生回路で、ＬＣＤパネルの水平同期パルスの周期と同一周期のパルスを継続的に発生させる回路である。ＬＣＤパネルからのノイズの多くは水平同期パルスの周期と同一周期にて発生するが、本実施形態ではＬＣＤパネルの水平同期パルスの周期（水平同期周波数）が予め既知であるものとする。

１５は位相制御回路で、パルス発生回路１４から出力されるパルスがノイズ検出回路１３によって検出されるノイズのタイミングと一致するように、パルス発生回路１４から出力されるパルスの位相を制御する。

１６はスタイラスで、一定周波数の信号が先端部の電極およびそれを取り囲む外周電極との間に供給されており、スタイラス１６と透明センサー１１との間の静電結合により透明センサー１１のＸ電極およびＹ電極には信号が発生するようになっている。

１７は透明センサー１１のＸ電極に接続されてＸ電極の中から２組の電極を＋端および−端として選択するＸ選択回路、１８は透明センサー１１のＹ電極に接続されてＹ電極の中から２組の電極を＋端および−端として選択するＹ選択回路である。

１９は切替回路で、Ｘ選択回路１７により選択された＋端および−端またはＹ選択回路１８により選択された＋端および−端、のどちらかを選択して差動増幅回路２０に接続する。即ち、スタイラス１６による指示位置のＸ軸座標を求めるときは、コントロール回路２１からの制御信号ａをロウレベル「０」として、Ｘ選択回路１７側を選択する。また、スタイラス１５による指示位置のＹ軸座標を求めるときは、制御信号ａをハイレベル「１」として、Ｙ選択回路１８側を選択する。この場合に、Ｘ選択回路１７またはＹ選択回路１８の＋端側は、差動増幅回路２０の非反転入力端子（＋側）に接続され、Ｘ選択回路１７またはＹ選択回路１８の−端側は、差動増幅回路２０の反転入力端子（−側）に接続される。

２２はスタイラス１６が出力する信号周波数を中心とした所定の帯域幅を有するバンドパスフィルター回路で、スイッチ２３を介して差動増幅回路２０からの出力信号が供給される。スイッチ２３はコントロール回路２１からの制御信号ｂによってオンまたはオフ状態に制御される。即ち、制御信号ｂがハイレベル「１」のときにはスイッチ２３はオン状態とされ、差動増幅回路２０からの出力信号はバンドパスフィルター回路２２に供給され、制御信号ｂがロウレベル「０」のときには、スイッチ２３はオフ状態とされ、差動増幅回路２０からの出力信号はバンドパスフィルター回路２２に供給されない。

バンドパスフィルター回路２２の出力信号は検波回路２４によって検波され、コントロール回路２１からの制御信号ｃに基づきアナログ−デジタル変換回路（以下、ＡＤ変換回路と略称する）２５によってデジタル値に変換される。このＡＤ変換回路２５からのデジタルデータｄはマイクロプロセッサ２６（ＭＣＵ）によって読み取られ処理される。

コントロール回路２１は制御信号ｅをＸ選択回路１７に供給することにより、Ｘ選択回路１７は２組のＸ電極を＋端および−端として選択する。また、コントロール回路２１は制御信号ｆをＹ選択回路１８に供給することにより、Ｙ選択回路１８は２組のＹ電極を＋端および−端として選択する。

２６はマイクロプロセッサ（ＭＣＵ）で、内部にＲＯＭおよびＲＡＭを備えるとともにＲＯＭに格納されたプログラムによって動作する。

マイクロプロセッサ２６は、内部にＲＯＭ（Read Only Memory）およびＲＡＭ（Random Access Memory）を備えるとともにＲＯＭに格納されたプログラムによって動作する。

マイクロプロセッサ２６は、コントロール回路２１が所定のタイミングに制御信号ａ〜ｆを出力するように、ＲＯＭに格納されたプログラムに基づき制御信号ｇを出力してコントロール回路２１を制御する。

パルス発生回路１４から出力されるパルスｈはコントロール回路２１およびマイクロプロセッサ２６に供給されており、全体の動作がパルスｈ、即ちＬＣＤパネルの水平同期パルス（水平同期周波数）の周期で行われる。図２はＸ選択回路１７またはＹ選択回路１８がスタイラス１６に近い電極を選択した状態での受信信号波形とＡＤ変換動作のタイミングを示した図である。図２において、ｈ、ｂ、ｊ、ｋ、ｃ、ｄは図１に同一符号で示した箇所の信号波形である。なお、ｊは差動増幅回路２０の出力信号波形、ｋは検波回路２４の出力信号波形である。差動増幅回路２０の出力ｊにはスタイラス１６から送信された信号が現れるが、パルス発生回路１４から出力されるパルスｈのタイミングでＬＣＤパネルからの強いノイズが発生する。このＬＣＤパネルからのノイズを避けて信号検出（ＡＤ変換）を行うことが本実施形態の特徴である。

即ち、パルスｈに同期したタイミングでスイッチ２３をオフとすることにより差動増幅回路２０の出力に現れるノイズはバンドパスフィルター回路２２には入力されないため、ＡＤ変換回路２５による変換結果ｄはノイズの影響を受けない。

本実施形態では、切替回路１９がＸ側を選択した状態でＸ選択回路１７により選択する電極を前述したパルスｈのタイミングで順次切替えて信号の検出を行い、ＡＤ変換回路２５による変換結果ｄの分布よりスタイラス１６による指示位置のＸ座標を求める。また、切替回路１９がＹ側を選択した状態でＹ選択回路１８により選択する電極を前述したパルスｈのタイミングで順次切替えて信号の検出を行い、ＡＤ変換回路２５による変換結果ｄの分布よりスタイラス１６による指示位置のＹ座標を求める。

それでは前述した位相制御回路１５がどのようにしてパルス発生回路１４から出力されるパルスとノイズ検出回路１３によって検出されるノイズとのタイミングを一致させるのか、について説明する。

図３は図１における位相制御回路１５の具体的な回路構成について示した図である。図３においてノイズ検出回路１３とパルス発生回路１４は図１と同じものである。２７はＣＰＵ、２８および２９はアンドゲートである。

アンドゲート２８と２９は各１つの入力端子にノイズ検出回路１３からの出力信号ｎｏが共通に供給されている。アンドゲート２８のもう一方の入力端子にはパルス発生回路１４から出力される前述したパルスｈの前半に相当する期間をハイレベルとして出力する信号ｈａが供給され、アンドゲート２９のもう一方の入力端子にはパルス発生回路１４から出力されるパルスｈの後半に相当する期間をハイレベルとして出力する信号ｈｂが供給されている。

ＣＰＵ２７にはＡ、Ｂ、Ｃの割込み入力端子が設けられており、割込み入力端子Ａにはアンドゲート２８からの出力信号ｐａが、割込み入力端子Ｂにはアンドゲート２９からの出力信号ｐｂが、割込み入力端子Ｃにはパルス発生回路１４から出力されるパルスｈがそれぞれ供給されており、各割込み入力端子Ａ，Ｂ，Ｃに入力される信号の立ち上がりエッジが発生する毎に所定の割込み処理動作が行われるようにＣＰＵ２７はプログラムされている。図４は、図３の位相制御回路に示した各部の信号波形の一例を示したものである。

図４においては、パルス発生回路１４からの水平周期のパルスｈと、このパルスｈのパルス幅期間の前半の期間をパルス幅期間とするパルスｈａと、パルスｈのパルス幅期間の後半の期間をパルス幅期間とするパルスｈｂと、ノイズ検出回路１３の入力信号ｎｉと、出力信号ｎｏと、アンドゲート２８の出力信号ｐａと、アンドゲート２９の出力信号ｐｂとを示している。

図４（Ａ）はパルス発生回路１４からの出力パルスｈのパルス幅期間以外の期間にノイズ検出回路１３からの出力信号（ノイズ）ｎｏが現れる場合で、主に、ノイズは位置検出装置を起動した直後において位相制御回路の動作が定常状態となる以前に現れる。

図４（Ｂ）はパルス発生回路１４からの出力パルスｈのパルス幅期間の前半の期間（パルスｈａのパルス幅期間）にノイズ検出回路１３からの出力信号ｎｏが現れる場合を示したものである。また、図４（Ｃ）はパルス発生回路１４からの出力パルスｈのパルス幅期間の後半の期間（パルスｈｂのパルス幅期間）にノイズ検出回路１３からの出力信号ｎｏが現れる場合を示したものである。

位相制御回路においては、ＣＰＵ２７は、パルス発生回路１４が出力するパルスｈに同期した所定時間内、この例では、パルスｈのパルス幅期間内、にノイズ検出回路１３からの出力信号ｎｏ（ノイズ検出情報）が出力される頻度が一定値以上となるようにパルス発生回路１４が出力するパルスｈの位相を制御する。

より具体的には、ＣＰＵ２７は、パルス発生回路１４が出力するパルスｈのタイミングに対してノイズ検出回路１３からの出力信号ｎｏ（ノイズ検出情報）が出力されるタイミングが、一定時間内の差で早く現れた際に制御信号ｍとして前進情報をパルス発生回路１４に出力し、パルス発生回路１４が出力するパルスｈのタイミングに対してノイズ検出回路１３からのノイズ検出情報が出力されるタイミングが、一定時間内の差で遅れて現れた際に制御信号ｍとして遅延情報をパルス発生回路１４に出力する。これにより、遅延情報が現れる頻度に対して前進情報が現れる頻度が高い場合には、パルス発生回路１４が出力するパルスｈの周期は僅かに短く調整され、前進情報が現れる頻度に対して遅延情報が現れる頻度が高い場合には、パルス発生回路１４が出力するパルスｈの周期が僅かに長く調整される。

図５およびその続きである図６は、ＣＰＵ２７におけるプログラムのフローチャートを示したものである。位置検出装置の電源が投入されると、ＣＰＵ２７は、割込み入力端子Ｃによる割込み発生回数Ｎｈ、割込み入力端子Ａによる割込み発生回数Ｎａおよび割込み入力端子Ｂによる割込み発生回数Ｎｂの値を全てクリアする（ステップＳ１）。

次にＣＰＵ２７は、割込み入力端子Ｃによる割込みが発生するまで待ち（ステップＳ２）、割込み入力端子Ｃによる割込みが発生したら割込み発生回数Ｎｈの値を１加算する（ステップＳ３）。

次にＣＰＵ２７は、割込み入力端子Ａによる割込みが発生していたかどうかを調べて（ステップＳ４）、割込み入力端子Ａによる割込みが発生していたら割込み発生回数Ｎａの値を１加算する（ステップＳ５）。

次にＣＰＵ２７は、割込み入力端子Ｂによる割込みが発生していたかどうかを調べて（ステップＳ６）、割込み入力端子Ｂによる割込みが発生していたら割込み発生回数Ｎｂの値を１加算する（ステップＳ７）。

次にＣＰＵ２７は、割込み発生回数Ｎｈの値を調べて（ステップＳ８）、割込み発生回数Ｎｈの値が１００になっていなければ処理をステップＳ２に戻して、割込み発生回数Ｎｈ＝１００となるまでステップＳ２からステップＳ８までを繰り返し行う。割込み発生回数Ｎｈの値が１００となったら割込み発生回数Ｎｈの値をクリア（Ｎｈ＝０）する（ステップＳ９）。

次にＣＰＵ２７は、割込み発生回数Ｎａおよび割込み発生回数Ｎｂの値を調べて、割込み発生回数Ｎａと割込み発生回数Ｎｂの合計が所定値（ここでは５０）以上となっているか否か判別する（図６のステップＳ１１）。ここで割込み発生回数Ｎａと割込み発生回数Ｎｂの合計が所定値の５０に達していない場合は、ＣＰＵ２７は、割込み発生回数Ｎａと割込み発生回数Ｎｂの値をクリア（Ｎａ＝０、Ｎｂ＝０）してから（ステップＳ１２）、処理をステップＳ２に戻す。また、割込み発生回数Ｎａと割込み発生回数Ｎｂの合計が所定値の５０以上であれば、ＣＰＵ２７は、パルス発生回路１４が出力するパルスのタイミングがノイズ検出回路１３によって検出されるノイズのタイミングとおよそ一致していると判断して位相の詳細な制御を行うための次のステップＳ１３へ処理を移す。

前述したステップＳ１１において割込み発生回数Ｎａと割込み発生回数Ｎｂの合計が所定値に達しないのは電源を投入した直後のみであり、定常状態では割込み発生回数Ｎａと割込み発生回数Ｎｂの合計が常に所定値以上となる。また、定常状態では必ず所定値以上となるように前記所定値を決定することが好ましい。この所定値は、パルス発生回路１４が通常（後述する位相制御を行わないとき）出力するパルス発生の周期とＬＣＤパネルの水平同期周波数の水平同期パルスの周期とのずれ、およびノイズ検出回路１３によって検出されるノイズがＬＣＤパネルの水平同期パルスのタイミングとどれだけ正確に対応しているか、などによって決定されるものである。即ち、電源投入直後はパルス発生回路１４が出力するパルスとノイズ検出回路１３が出力するパルスとは大きくずれているが、時間が経過するといつかはノイズ検出回路１３からの出力ｎｏは図４（Ｃ）に示すように、パルス発生回路１４から出力されるパルスｈのパルス幅期間に入るようになる。

ステップＳ１１において割込み発生回数Ｎａと割込み発生回数Ｎｂの合計が所定値であれば、割込み発生回数Ｎａと割込み発生回数Ｎｂの値を比較して位相制御を行う。まず、ステップＳ１３では、割込み発生回数Ｎａが割込み発生回数Ｎｂに比べて十分大きい（ここでは２倍以上）か否か判別する。

ステップＳ１３で、割込み発生回数Ｎａが割込み発生回数Ｎｂに比べて十分大きいと判別したときは、ＣＰＵ２７は、パルス発生回路１４から出力されるパルスｈの周期を１回だけ僅かに短くするように制御信号ｍを送出してパルス発生回路１４を制御する。また、ＣＰＵ２７は、割込み発生回数Ｎａおよび割込み発生回数Ｎｂの値をクリアする（ステップＳ１４）。そして、ＣＰＵ２７は、処理をステップＳ２に戻す。

ステップＳ１３で、割込み発生回数Ｎａが割込み発生回数Ｎｂに比べて大きくはないと判別したときには、ＣＰＵ２７は、逆に割込み発生回数Ｎｂが割込み発生回数Ｎａに比べて十分大きい（ここでは２倍以上）か否か判別する（ステップＳ１５）。割込み発生回数Ｎｂが割込み発生回数Ｎａに比べて十分大きいと判別したときは、ＣＰＵ２７は、パルス発生回路１４の周期を１回だけ僅かに長くするように、制御信号ｍを送出してパルス発生回路１４を制御する。また、ＣＰＵ２７は、割込み発生回数Ｎａおよび割込み発生回数Ｎｂの値をクリアする（ステップＳ１６）。そして、ＣＰＵ２７は、処理をステップＳ２に戻す。

ステップＳ１５で割込み発生回数Ｎｂが割込み発生回数Ｎａに比べて大きくはないと判別したときには、すなわち、割込み発生回数Ｎａと割込み発生回数Ｎｂとを比較して比率が低い（ここでは２倍以下）と判別したときには、ＣＰＵ２７は、ノイズ検出回路１３からの出力ｎｏのパルスがちょうどパルス発生回路１４からの出力パルスｈのパルス幅期間の中央付近であるため位相の制御は行わず、割込み発生回数Ｎａおよび割込み発生回数Ｎｂの値をクリアして（ステップＳ１７）、処理をステップＳ２に戻す。

前述したステップ１３およびステップ１５の処理についてもう少し詳しく説明する。ステップＳ１３において、割込み発生回数Ｎａが割込み発生回数Ｎｂの２倍以上ということは、図４（Ｂ）の状態となる頻度が高いということを示しているので、ＣＰＵ２７は、パルス発生回路１４から出力されるパルスｈの周期を１回だけ僅かに短くして、パルスｈの位相を進ませることにより割込み発生回数Ｎａと割込み発生回数Ｎｂの値が均等になるように制御を行う。また、ステップＳ１５において、割込み発生回数Ｎｂが割込み発生回数Ｎａの２倍以上ということは、図４（Ｃ）の状態となる頻度が高いということを示しているので、ＣＰＵ２７は、パルス発生回路１４から出力されるパルスｈの周期を１回だけ僅かに長くして、パルスｈの位相を遅らせることにより割込み発生回数Ｎａと割込み発生回数Ｎｂの値が均等になるように制御を行う。

ステップＳ１３およびステップＳ１５において割込み発生回数Ｎａと割込み発生回数Ｎｂとを比較して判定する比率は、前述したパルス発生回路１４から出力されるパルスｈの周期を僅かに調整する際の時間の細かさに対応して決定することが好ましい。即ち、前記調整の際の時間が僅かであれば割込み発生回数Ｎａと割込み発生回数Ｎｂとの判定比率を小さくして良いが、調整時間が大まかであれば割込み発生回数Ｎａと割込み発生回数Ｎｂとの判定比率を大きくしなければならない。

なお、ＣＰＵ２７は、ＭＣＵ２６で代用してもよいことは言うまでもない。

［位相制御回路の他の例］
図７は、位相制御回路の他の例を示した図で、図３と同一構成の部分は同一符号にて示す。２７ａはＣＰＵ、３０および３１はフリップフロップである。

フリップフロップ３０とフリップフロップ３１のデータ端子Ｄにはノイズ検出回路１３からの出力信号ｎｏが共通に供給されている。フリップフロップ３０のクロック入力にはパルス発生回路１４ａからのパルスｈが供給され、フリップフロップ３１のクロック入力にはパルス発生回路１４ａからのパルスｈの反転信号が供給されている。

即ち、フリップフロップ３０はパルスｈの立上がりエッジでノイズ検出回路１３からの出力ｎｏの値を保持してその結果を信号ｓａとしてＣＰＵ２７ａの入力端子Ａに供給する。また、フリップフロップ３１はパルスｈの立下がりエッジでノイズ検出回路１３からの出力ｎｏの値を保持してその結果を信号ｓｂとしてＣＰＵ２７ａの入力端子Ｂに供給する。

またＣＰＵ２７ａの割込み入力端子Ｃにはパルス発生回路１４ａからのパルスｈが入力され、パルスｈの立下りエッジで所定の割込み処理動作が行われる。図８は、図７の位相制御回路に示した各部の信号波形の一例を示したものである。

図８（Ａ）はパルス発生回路１４ａからの出力パルスｈ以外のパルス幅期間にノイズ検出回路１３からの出力信号ｎｏが現れる場合で、主に位置検出装置を起動した直後において位相制御回路の動作が定常状態となる以前に現れる。

図８（Ｂ）はパルス発生回路１４ａからのパルスｈのパルス幅期間のちょうど中間付近でノイズ検出回路１３からの出力信号ｎｏが現れる場合で、定常状態では図８（Ｂ）に示した動作が多く現れる。

図８（Ｃ）はパルス発生回路１４ａからのパルスｈのちょうど立上がりエッジのタイミングにノイズ検出回路１３からの出力信号ｎｏがハイレベルとなる場合を示したもので、図８（Ｄ）はパルス発生回路１４ａからのパルスｈのちょうど立下がりエッジのタイミングにノイズ検出回路１３からの出力信号ｎｏがハイレベルとなる場合を示したものである。

この図７の例の位相制御回路においても、ＣＰＵ２７ａは、パルス発生回路１４が出力するパルスｈに同期した所定時間内、この例では、パルスｈのパルス幅期間内、にノイズ検出回路１３からの出力信号ｎｏ（ノイズ検出情報）が出力される頻度が一定値以上となるようにパルス発生回路１４が出力するパルスｈの位相を制御する。

図９およびその続きである図１０はＣＰＵ２７ａにおけるプログラムのフローチャートを示したものである。位置検出装置の電源が投入されると、ＣＰＵ２７ａは、割込み入力端子Ｃによる割込み発生回数Ｎｈ、割込み入力端子Ｃの割込発生時に入力端子Ａがハイレベルとなっている回数Ｎａおよび割込み入力端子Ｃの割込発生時に入力端子Ｂがハイレベルとなっている回数Ｎｂの値を全てクリアする（ステップＳ２１）。

次にＣＰＵ２７ａは、割込み入力端子Ｃによる割込みが発生するまで待ち（ステップＳ２２）、割込み入力端子Ｃによる割込みが発生したら割込み発生回数Ｎｈの値を１加算して次のステップ２４へ処理を進める（ステップＳ２３）。

次にＣＰＵ２７ａは、入力端子Ａがハイレベルかどうかを調べて（ステップＳ２４）、入力端子Ａがハイレベルとなっていたら回数Ｎａの値を１加算する（ステップＳ２５）。

次にＣＰＵ２７ａは、入力端子Ｂがハイレベルかどうかを調べて（ステップＳ２６）、入力端子Ｂがハイレベルとなっていたら回数Ｎｂの値を１加算する（ステップＳ２７）。

ＣＰＵ２７ａはステップＳ２６またはステップＳ２７までを終えると、端子Ｒよりリセットパルスｒを出力する（ステップＳ２８）。このリセットパルスｒによりフリップフロップ３０およびフリップフロップ３１の出力（ＱａおよびＱｂ）がクリアされる。

次にＣＰＵ２７ａは、割込み発生回数Ｎｈの値を調べて割込み発生回数Ｎｈの値が１００になったか否か判別し（ステップＳ２９）、割込み発生回数Ｎｈの値が１００になっていなければ処理をステップＳ２２に戻して、割込み発生回数Ｎｈ＝１００となるまでステップＳ２２からステップＳ２９までを繰り返し行う。

ＣＰＵ２７ａは、ステップＳ２９で割込み発生回数Ｎｈの値が１００となったと判別したときには、割込み発生回数Ｎｈの値をクリアする（図１０のステップＳ３１）。

次にＣＰＵ２７ａは回数Ｎａおよび回数Ｎｂの値を調べて位相制御を行う。まず、ＣＰＵ２７ａは、回数Ｎａが所定値（ここでは１０）以上であるか否か判別し（ステップＳ３２）、回数Ｎａが所定値（ここでは１０）以上であればパルス発生回路１４ａからのパルスｈの周期を１回だけ僅かに短くするように制御信号ｍを送出してパルス発生回路１４ａを制御する。また、回数Ｎａおよび回数Ｎｂの値をクリアする（ステップＳ３３）。そして、ＣＰＵ２７ａは、処理をステップ２２に戻す。

次に、ステップＳ３２で、回数Ｎａが所定値（ここでは１０）以下であると判別したときには、ＣＰＵ２７ａは、回数Ｎｂが所定値（ここでは１０）以上であるか否か判別し（ステップＳ３４）、回数Ｎｂが所定値（ここでは１０）以上であればパルス発生回路１４ａからのパルスｈの周期を１回だけ僅かに長くするように制御信号ｍを送出してパルス発生回路１４ａを制御する。また、回数Ｎａおよび回数Ｎｂの値をクリアする（ステップＳ３５）。そして、ＣＰＵ２７ａは、処理をステップ２２に戻す。

前述したステップＳ３２〜ステップＳ３５の処理についてもう少し詳しく説明する。ステップＳ３２において回数Ｎａが所定数（ここでは１０）以上であったということは、ノイズ検出回路１３からの出力パルスｎｏのタイミングに比較してパルス発生回路１４ａが出力するパルスｈの位相が遅れているということを示しているから、パルス発生回路１４ａが出力するパルスｈの周期を１回だけ僅かに短くして出力パルスｈの位相を進ませることにより、図８（Ｂ）の状態に近づけることができる。

また、ステップＳ３４において回数Ｎｂが所定数（ここでは１０）以上であったということは、ノイズ検出回路１３からの出力パルスｎｏのタイミングに比較してパルス発生回路１４ａが出力するパルスｈの位相が進んでいるということを示しているから、パルス発生回路１４ａが出力するパルスの周期を１回だけ僅かに長くして出力パルスｈの位相を遅らせることにより、図８（Ｂ）の状態に近づけることができる。

ステップＳ３２およびステップＳ３４において回数Ｎａおよび回数Ｎｂにより判定する値をここでは１０としたが、この値は前述したパルス発生回路１４ａが出力するパルスｈの周期を僅かに調整する際の時間の細かさや、ＬＣＤパネルが出すノイズレベルのばらつきや頻度、などに対応して決定することが好ましい。

本実施形態では、パルス発生回路１４およびパルス発生回路１４ａが１００回パルスを出力する間に前述したｐａ、ｓａ、ｐｂ、ｓｂが出力される頻度により処理を行ったが、この回数は１００回以外の他の回数としても良い。

本実施形態では、ノイズ検出電極１２によりノイズセンサーを構成したが、例えば図１１に示すように、透明センサー１１の周囲を囲むようなループ状のコイル１２Ｌによりノイズセンサーを構成して、このコイル１２Ｌによりノイズを検出するようにしても良い。

本実施形態では、透明センサー１１との間の静電結合によりスタイラス１６の指示位置を求めたが、透明センサーにループコイルを設けるとともにスタイラスにもコイルを設けて電磁誘導によりスタイラスの指示位置を求める場合にも適用することができる。

本実施形態においてコントロール回路２１は、マイクロプロセッサ２６の処理が集中することを避けるためであり、コントロール回路２１は無くても良い。

本実施形態ではＸ軸側の座標検出とＹ軸側の座標検出とを切替回路１９により切替えて行っているが、Ｘ軸側とＹ軸側とで差動増幅回路やＡＤ変換回路などを別々に設けて、同時に受信処理を行うようにしても良い。

なお、上述の実施形態のＣＰＵ２７ａは、ＭＣＵ２６で代用してもよいことは言うまでもない。

［第２の実施形態］
図１２は本発明の第２の実施形態による位置検出装置の構成図で、指によるタッチ位置を検出して入力する場合の例について示したものである。図１２において図１と同一構成要素は同一符号にて示す。即ち、１１は透明センサー、１２はノイズ検出電極、１３はノイズ検出回路、１４はパルス発生回路、１５は位相制御回路、２１はコントロール回路、２２はバンドパスフィルター回路、２３はスイッチ、２４は検波回路、２５はＡＤ変換回路、２６はマイクロプロセッサである。

３２は透明センサー１１のＸ電極の中から１つの電極を選択するＸ選択回路、３３は透明センサー１１のＹ電極の中から１つの電極を選択するＹ選択回路である。３４は一定周波数の信号を生成して出力する発信器である。発信器３４の出力信号はＹ選択回路３３に供給されてＹ選択回路３３によって選択された透明センサー１１のＹ電極を駆動する。

３５は増幅回路でＸ選択回路３２に接続されてＸ選択回路３２によって選択された透明センサー１１のＸ電極に発生する信号を増幅する。

この第２の実施形態はＸ電極とＹ電極とのクロスポイントにおける結合容量が指が接近した際に変化することを利用して指のタッチ位置を求めるマルチタッチセンサーである。この種の位置検出装置においても従来は表示装置からのノイズが混入するため駆動電圧を高くしなければならないなどの問題があった。

本実施形態においても図１２の各部に示した信号波形は図２と同じようなり、透明センサー１１のＸ電極から検出される信号を表示装置からの強いノイズが発生する期間を避けて検出することができるので、発信器３４の出力電圧をあまり高くすることなく安定にタッチ位置を検出することができる。

［実施形態の効果］
本発明によれば、表示装置が発生するノイズを検出して、予め判っている表示装置の水平同期周波数に対応した周期で動作するパルス発生回路を設けて、パルス発生回路が出力するパルスのタイミングと表示装置が発生するノイズのタイミングとが一致するように制御するとともに、パルス発生回路が出力するパルスに同期して信号検出を行うようにしたので、表示装置が発生するノイズの影響を受けることなくスタイラスや指による座標位置を正確に検出して入力することができる。

［他の実施形態］
なお、上述した第１の実施形態においては、差動増幅回路２０を用いることで２本の受信電極に同様に重畳されるノイズをキャンセルするようにした。しかし、表示装置がノイズを発する期間はスイッチ２３をオフにすることによりバンドバスフィルタ２２に供給しないようになるので、図１３に示すように、差動増幅回路１７を用いずに、増幅回路２０´を用いるように構成してもよい。その場合には、図１３に示すように、Ｘ選択回路１７´、Ｙ選択回路１８´は、それぞれ１本のＸ電極、１本のＹ電極を選択する構成となり、また、切替回路１９´は、Ｘ選択回路１７´で選択された１本ずつのＸ電極と、Ｙ選択回路１８´で選択された１本ずつのＹ電極とのいずれかを選択する構成となる。

また、上述した実施形態は、静電方式のスタイラス（位置指示器）による指示位置の検出の場合について説明したが、電磁誘導方式のスタイラス（位置指示器）による指示位置を検出する位置検出装置においても、この発明は適用可能である。

［ノイズセンサーの構成例］
上述の実施形態において説明したように、ノイズセンサー１２、１２Ｌは、透明センサーと一体に配置されたＬＣＤパネルの周辺に配置している。以下に、ノイズセンサーの具体的な構成例及び配置位置の例について述べる。

図１４は、透明センサー１１とＬＣＤパネル４１とを含んだ液晶ユニットの具体的な構成例を示す図である。この液晶ユニットは、位置検出装置ユニットをも構成しているものである。図１４に示すように、透明センサー１１の下にはＬＣＤパネル４１が配置され、ＬＣＤパネル４１の下には、バックライト４２が配置されて、液晶ユニットを構成している。この例の液晶ユニットは、例えばスマートフォンと呼ばれる携帯電話端末などの携帯機器用である。

そして、この例の液晶ユニットにおいては、液晶ユニットを構成する透明センサー１１とＬＣＤパネル４１とバックライト４２とは、例えば銅箔、アルミ箔などの導電部材からなるシールド部材４３によって包み込まれている。このシールド部材４３は、ＬＣＤパネル４１から発生するノイズが携帯機器本体の回路部（図示は省略）に影響を与えないようにノイズを遮断する役割がある。また、バックライト４２の発熱に対して、ＬＣＤパネル４１の液晶画面への熱を遮断し、携帯機器本体の回路部へ放熱させるためにも利用されている。

この図１４の例のようなシールド部材４３が存在しない液晶ユニット（位置検出装置ユニット）の構成である場合には、図１３等に示した実施形態のごとく、ノイズセンサーは、ＬＣＤパネルの周辺に這わせる等して配設ことができる。しかし、図１４に示すように、シールド部材４３により液晶ユニットを構成するＬＣＤパネル４１、透明センサー１１及びバックライト４２が包み込まれる構造の場合、シールド部材４３により外部へのノイズが漏洩しないように構成されるために、ノイズセンサーを配置する構成に工夫が必要となる。

この例においては、図１４に示すように、シールド部材４３の底面部の一部分に開口部４３Ｗが形成されている。この例のノイズセンサー１２Ｃは、シールド部材４３の外側の面（底面の裏側）に、この開口部４３Ｗを通じてＬＣＤパネル４１から放出されるノイズを検知することができるように配置される。

図１５（Ａ）は、この例のノイズセンサー１２Ｃの構成例を示すものである。この例のノイズセンサー１２Ｃは、フィルム状の絶縁体からなるフレキシブル基板１２１上に、導体パターンとして複数ターンのコイルパターン（アンテナコイル）１２２が形成されて構成されている。そして、コイルパターン１２２は、開口部４３Ｗの形状に応じて、当該コイルパターン１２２の一部または全部が、当該開口部４３Ｗからシールド部材４３内を望むことができる大きさとして、フレキシブル基板１２１上に形成されている。

そして、フレキシブル基板１２１が、シールド部材４３の外側の面（底面の裏側）に、コイルパターン１２２の一部または全部が、開口部４３Ｗから望むような状態で張り付けられて取り付けられる。したがって、シールド部材４３の開口部４３Ｗは、ノイズセンサー１２Ｃのフレキシブル基板１２１により閉塞される。したがって、このノイズセンサー１２Ｃにより、開口部４３Ｗを通じて外部に漏洩するノイズは軽減される。

ノイズセンサー１２Ｃのコイルパターン１２２の一端１２２ａ及び他端１２２ｂは、図１４に示すように、例えば図１に示した位置検出装置の内部回路構成におけるノイズ検出回路１３に接続されている。

以上説明したように、この図１４の例においては、シールド材４３の一部に開口部４３Ｗを開けて、この開口部４３Ｗの部分にノイズセンサー１２Ｃを貼り付けている。これにより、シールド部材４３によるノイズ遮断を部分的に解放して、ノイズセンサー１２Ｃによってノイズを検出することが可能となる。

この場合に、ノイズセンサー１２Ｃを張り付けるシールド部材４３の位置、すなわち、開口部４３Ｗの位置は、ノイズセンサー１２Ｃにより、ＬＣＤパネル４１からのノイズを、効率良く検出することが可能な位置とするのが理想である。

ＬＣＤパネル４１は、例えば良く知られているＴＦＴ液晶デバイスにおいては、図１６に示すように、縦及び横の複数個の画素のそれぞれを構成する液晶セル４１０に対して、当該液晶セル４１０のそれぞれを駆動するＦＥＴ（図示は省略）が配されて構成されている。そして、ＴＦＴ液晶デバイスにおいては、横方向の複数本のバス線（ゲート電極ライン）４１１と、縦方向の複数本のバス線（ソース電極ライン）４１２とが配置されており、横方向の一行の複数個の液晶セルのＦＥＴのゲートが、１本のゲート電極ライン４１１に共通に接続され、縦方向の一列の複数個の液晶セルのＦＥＴのソースが、１本のソース電極ライン４１２に共通に接続されている。各ＦＥＴのドレインには液晶セル４１０の電極及びキャパシタが接続されている。

例えば、１９８０×１０２０ドットの画素を持つＴＦＴ液晶デバイスにおいては、ソース電極ライン４１２は、１９８０本、ゲート電極ライン４１１は、１０２０本となる。そして、ＴＦＴ液晶デバイスにおいては、ゲート電極ライン４１１に加えられた電圧により、そのゲート電極ライン４１１に接続されている１行分の全てのＦＥＴがオンとなり、ソースとドレインとの間に電流が流れ、その時にソース電極ライン４１２に加えられている各々の電圧が液晶電極にかかり、キャパシタには電圧に応じた電荷が蓄積される。

ゲート電極ライン４１１への電圧の印加は、ゲートドライバＩＣ４１３により、１水平期間毎に切り替えられる。ソース電極ライン４１２のそれぞれには、ソースドライバＩＣ４１４から各画素の濃度に応じた電圧が印加される。これが繰り返されることにより、ＴＦＴ液晶デバイスでは、その表示画面に画像が表示される。図１６の例では、複数本のゲート電極ライン４１１毎に、１個のゲートドライバＩＣ４１３が設けられていると共に、複数本のソース電極ライン４１２毎に、１個のソースドライバＩＣ４１４が設けられている。

ゲートドライバＩＣ４１３は、１水平期間毎にゲート電極ライン４１１を切り替えるために、水平同期信号に同期したノイズを発生する。また、ソースドライバＩＣ４１４も、１水平期間毎に異なる画素の電圧を供給するように動作するので、水平同期信号に同期したノイズを発生する。

したがって、ＬＣＤパネル４１からのノイズを検出しやすい部分としては、ゲートドライバＩＣ４１３やソースドライバＩＣ４１４の近辺、また、ゲート電極ライン４１１の全て、または一部を含むことができる領域や、ソース電極ライン４１２の全て、または一部を含むことができる領域などが考えられる。したがって、これらのノイズを検出しやすい部分において、シールド部材４３に開口部４３Ｗを設けて、ノイズセンサーを配置することで、効率良くノイズを検出することができる。

図１４の例は、図１６において点線４３Ｗａで囲んで示すように、一つのソースドライバＩＣ４１４の近辺に、開口部４３Ｗを設けた場合である。図１６において、点線４３Ｗｂで囲んで示すように、一つのゲートドライバＩＣ４１３の近辺に、開口部４３Ｗを形成して、ノイズセンサー１２Ｃを、当該開口部４３Ｗを閉塞するように、シールド部材４３の外側に張り付けるようにしてもよい。

なお、開口部４３Ｗは、ゲートドライバＩＣ４１３やソースドライバＩＣ４１４の一つの近辺ではなく、全ゲートドライバＩＣ４１３や全ソースドライバＩＣ４１４の近辺を含むように形成しても勿論よい。

また、例えば、ＬＣＤパネル４１の周辺部が金属ベゼルで固定されている場合においては、ＬＣＤパネル４１の周辺に配置されているゲートドライバＩＣ４１３やソースドライバＩＣ４１４は、金属ベゼルで覆われてしまう。この場合、これらゲートドライバＩＣ４１３やソースドライバＩＣ４１４の近辺にノイズセンサーを配置しても、ノイズを検出することはできない。

そのような場合には、図１６において、点線４３Ｗｃに示すように、複数本のゲート電極ライン４１１の全体を含む領域に対応して、シールド部材４３に開口部４３Ｗを設け、その開口部４３Ｗに応じた形状のノイズセンサーを配置することでノイズを検出することが可能である。図１５（Ｂ）は、点線４３Ｗｃに示すように、複数本のゲート電極ライン４１１の全体を含む領域に対応する開口部４３Ｗに対して設けるノイズセンサー１２Ｃ´の例を示すものである。

すなわち、図１５（Ｂ）のノイズセンサー１２Ｃ´は、複数本のゲート電極ライン４１１の全体を含む領域に対応する開口部４３Ｗよりも大きい、又は同程度のフレキシブル基板１２１´の上に、複数本のゲート電極ライン４１１の全体を含む領域をカバーするように形成された複数ターンからなるコイルパターン１２２´が形成されたものである。そして、コイルパターン１２２´の一端１２２ａ´及び他端１２２ｂ´が、ノイズ検出回路１３に接続されるものである。この場合も、コイルパターン１２２´は、その一部または全部が、開口部４３Ｗを通じてシールド部材４３の内部に露呈するように構成されるものである。

なお、複数本のソース電極ライン４１２の全体を含む領域に対応して、シールド部材４３に開口部４３Ｗを設け、その開口部４３Ｗに応じた形状のノイズセンサーを配置することでノイズを検出することも可能である。また、上記の位置に限らず、ＬＣＤパネル４１から、最もノイズが発生しやすい部分に、シールド部材４３に開口部を設けて、その部分にノイズセンサーを貼り付けるようにするのは言うまでもない。

また、上述の例では、ノイズセンサーは、シールド部材４３の底面部の外側に設けるようにしたが、シールド部材４３の底面部の周囲の壁部に開口部を設けることで、当該シールド部材４３の底面部の周囲の壁部に設けるようにしてもよい。

また、フレキシブル基板１２１、１２１´やコイルパターン１２２、１２２´が、透明素材で作られたノイズセンサーの場合は、ＬＣＤパネル４１の裏面側やシールド部材４３の底面の外側ではなく、ＬＣＤパネル４１の表面に配置するようにしてもよい。

１１ 透明センサー
１２ ノイズ検出電極
１３ ノイズ検出回路
１４、１４ａ パルス発生回路
１５ 位相制御回路
１６ スタイラス
１７、３２ Ｘ選択回路
１８、３３ Ｙ選択回路
１９ 切替回路
２０ 差動増幅回路
２１ コントロール回路
２２ バンドパスフィルター回路
２３ スイッチ
２４ 検波回路
２５ ＡＤ変換回路
２６ マイクロプロセッサ
２７、２７ａ ＣＰＵ
２８、２９ アンドゲート
３０、３１ フリップフロップ
３４ 発信器
３５ 増幅回路
４１ ＬＣＤパネル
４３ シールド部材
４３Ｗ 開口部
１２Ｃ ノイズセンサー

特許文献１と同一出願人による特許文献２（特開２００７−１６４３５６号公報）に開示されている「位置入力装置、及び、コンピュータシステム」によれば、スタイラスに電気二重層キャパシタを搭載することにより、タブレットセンサーを透明化して表示装置の前面に配置することを可能としている。しかし、この特許文献２に開示されている発明では、表示装置が発するノイズの影響を受けることに変わりは無く、座標位置を安定に求めることができない。

１９は切替回路で、Ｘ選択回路１７により選択された＋端および−端またはＹ選択回路１８により選択された＋端および−端、のどちらかを選択して差動増幅回路２０に接続する。即ち、スタイラス１６による指示位置のＸ軸座標を求めるときは、コントロール回路２１からの制御信号ａをロウレベル「０」として、Ｘ選択回路１７側を選択する。また、スタイラス１６による指示位置のＹ軸座標を求めるときは、制御信号ａをハイレベル「１」として、Ｙ選択回路１８側を選択する。この場合に、Ｘ選択回路１７またはＹ選択回路１８の＋端側は、差動増幅回路２０の非反転入力端子（＋側）に接続され、Ｘ選択回路１７またはＹ選択回路１８の−端側は、差動増幅回路２０の反転入力端子（−側）に接続される。

なお、上述した第１の実施形態においては、差動増幅回路２０を用いることで２本の受信電極に同様に重畳されるノイズをキャンセルするようにした。しかし、表示装置がノイズを発する期間はスイッチ２３をオフにすることによりバンドバスフィルタ２２に供給しないようになるので、図１３に示すように、差動増幅回路２０を用いずに、増幅回路２０´を用いるように構成してもよい。その場合には、図１３に示すように、Ｘ選択回路１７´、Ｙ選択回路１８´は、それぞれ１本のＸ電極、１本のＹ電極を選択する構成となり、また、切替回路１９´は、Ｘ選択回路１７´で選択された１本ずつのＸ電極と、Ｙ選択回路１８´で選択された１本ずつのＹ電極とのいずれかを選択する構成となる。

図１５（Ａ）は、この例のノイズセンサー１２Ｃの構成例を示すものである。この例のノイズセンサー１２Ｃは、フィルム状の絶縁体からなるフレキシブル基板１２１上に、導体パターンとして複数ターンのコイルパターン（アンテナコイル）１２２が形成されて構成されている。そして、コイルパターン１２２は、開口部４３Ｗの形状に応じて、当該コイルパターン１２２の一部または全部が、当該開口部４３Ｗからシールド部材４３内を臨むことができる大きさとして、フレキシブル基板１２１上に形成されている。

そして、フレキシブル基板１２１が、シールド部材４３の外側の面（底面の裏側）に、コイルパターン１２２の一部または全部が、開口部４３Ｗから臨むような状態で張り付けられて取り付けられる。したがって、シールド部材４３の開口部４３Ｗは、ノイズセンサー１２Ｃのフレキシブル基板１２１により閉塞される。したがって、このノイズセンサー１２Ｃにより、開口部４３Ｗを通じて外部に漏洩するノイズは軽減される。

Claims (8)

1. 一定周期毎に表示をリフレッシュ可能な表示装置上での指またはスタイラスによる指示位置を検出する位置検出装置において、
   前記表示装置またはその駆動回路の周辺に配置したノイズセンサーと、
   前記ノイズセンサーに入力されるノイズが所定レベル以上であった際にノイズ検出情報を出力するノイズ検出回路と、
   前記表示装置の水平同期パルスの既知の周期と同一周期でパルスを発生するパルス発生回路と、
   前記パルス発生回路が出力するパルスに同期した所定時間内に前記ノイズ検出回路からの前記ノイズ検出情報が出力されるように前記パルス発生回路が出力するパルスの位相を制御する位相制御手段と、
   前記パルス発生回路が出力するパルスのタイミングに同期して指またはスタイラスによる信号を受信する受信回路と、
   を設けたことを特徴とする位置検出装置。
2. 前記位相制御手段は、前記パルス発生回路が出力するパルスに同期した所定時間内に前記ノイズ検出回路からの前記ノイズ検出情報が出力される頻度が一定値以上となるように前記パルス発生回路が出力するパルスの位相を制御する
   ことを特徴とする請求項１に記載の位置検出装置。
3. 前記位相制御手段は、
   前記パルス発生回路が出力するパルスのタイミングに対して前記ノイズ検出回路からの前記ノイズ検出情報が出力されるタイミングが一定時間内の差で早く現れた際に前進情報を出力し、前記パルス発生回路が出力するパルスのタイミングに対して前記ノイズ検出回路からのノイズ検出情報が出力されるタイミングが一定時間内の差で遅れて現れた際に遅延情報を出力するようにして、
   前記遅延情報が現れる頻度に対して前記前進情報が現れる頻度が高い場合には前記パルス発生回路が出力するパルスの周期を僅かに短く調整し、前記前進情報が現れる頻度に対して遅延情報が現れる頻度が高い場合には前記パルス発生回路が出力するパルスの周期を僅かに長く調整する
   ことを特徴とする請求項２に記載の位置検出装置。
4. 前記位相制御手段は、前記所定時間を前半期間および後半期間の２つの期間に分けて、前記前半期間に前記ノイズ検出回路からの前記ノイズ検出情報が出力された際に前記前進情報を出力し、前記後半期間に前記ノイズ検出回路からの前記ノイズ検出情報が出力された際に前記遅延情報を出力するようにした
   ことを特徴とする請求項３に記載の位置検出装置。
5. 前記パルス発生回路が、前記所定時間と同一タイミングで同一時間幅のパルスを出力するとともに、
   前記位相制御手段は、前記パルス発生回路が出力するパルスの立ち上がりエッジで前記ノイズ検出回路からの前記ノイズ検出情報が現れた際に前記前進情報を出力し、前記パルス発生回路が出力するパルスの立ち下がりエッジで前記ノイズ検出回路からの前記ノイズ検出情報が現れた際に前記遅延情報を出力するようにした
   ことを特徴とする請求項３に記載の位置検出装置。
6. 前記表示装置及びその駆動回路は、シールド部材に覆われており、
   前記ノイズセンサーは、前記シールド部材の外側において、前記シールド部材に設けられた開口部を通じてノイズを検出するように設けられる
   ことを特徴とする請求項１に記載の位置検出装置。
7. 前記開口部は、前記表示装置の駆動回路の周辺に設けられており、前記ノイズセンサーは、前記表示装置の駆動回路からのノイズを検出するようにする
   ことを特徴とする請求項６に記載の位置検出装置。
8. 前記開口部は、前記表示装置の横方向または縦方向の電極線の全て、又は一部を含む領域に対応して設けられており、前記ノイズセンサーは、前記表示装置の電極線からのノイズを検出するようにする
   ことを特徴とする請求項６に記載の位置検出装置。
   

Images