WO2015070415A1 - 译码的方法和设备 - Google Patents

译码的方法和设备 Download PDF

Info

Publication number
WO2015070415A1
WO2015070415A1 PCT/CN2013/087126 CN2013087126W WO2015070415A1 WO 2015070415 A1 WO2015070415 A1 WO 2015070415A1 CN 2013087126 W CN2013087126 W CN 2013087126W WO 2015070415 A1 WO2015070415 A1 WO 2015070415A1
Authority
WO
WIPO (PCT)
Prior art keywords
matrix
decoding
column
sub
column sub
Prior art date
Application number
PCT/CN2013/087126
Other languages
English (en)
French (fr)
Inventor
喻凡
常德远
肖治宇
金丽丽
Original Assignee
华为技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 华为技术有限公司 filed Critical 华为技术有限公司
Priority to CN201380002793.4A priority Critical patent/CN105264801B/zh
Priority to PCT/CN2013/087126 priority patent/WO2015070415A1/zh
Publication of WO2015070415A1 publication Critical patent/WO2015070415A1/zh

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/0001Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/0001Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0036Systems modifying transmission characteristics according to link quality, e.g. power backoff arrangements specific to the receiver

Definitions

  • Embodiments of the present invention relate to the field of communications technologies and, more particularly, to methods and apparatus for decoding. Background technique
  • the Forward Error Correction (FEC) technology used in optical communication systems can improve signal quality and enable the system to achieve greater system affluence.
  • Conventional optical communication systems are designed in a fixed configuration (eg, fixed FEC code rate, fixed modulation format, fixed output bit rate, etc.). This fixed configuration system is often inefficient and wastes a lot of resources on redundant system richness.
  • the rate adaptive system maximizes system transmission rate and system resources based on link state dynamic condition FEC overhead and modulation format in the case of signal quality. This solves the problem caused by the traditional fixed configuration system.
  • the data received by the first device may come from different second devices, and the second devices may encode the data at different code rates of the FEC.
  • the data received by the first device may come from a second device that can encode the data at a different FEC code rate. Therefore, the first device hopes to use the same set of hardware resources to decode FECs of different code rates.
  • the prior art method of adjusting the FEC code rate is at the expense of performance. For example, when the FEC code rate is adjusted by puncturing, the performance of the shortened high code rate LDPC code is worse than that of the low code rate LDPC code which is not shortened. Adjusting the FEC code rate by matrix splitting will make the matrix of the LDPC smaller and smaller, affecting the error leveling and gain performance of the codeword. Adjusting the FEC code rate by matrix row addition will make the matrix of the LDPC larger and larger, which will also affect the error leveling and gain performance of the codeword.
  • LDPC Low-Density Parity-Check
  • Embodiments of the present invention provide a decoding method and apparatus, which can decode data of different code rates using the same set of equipment without loss of performance.
  • an embodiment of the present invention provides a decoding method, where the method is performed by a first device, The method includes: determining decoding parameter information corresponding to a signal quality, the decoding parameter information including a decoding matrix selection rule, a decoding matrix column number P, a decoding iteration number, a decoding delay time, and a modulation order; Decoding matrix selection rule, the number of decoding matrix columns P and the decoding mother matrix, determining a decoding matrix, wherein the decoding mother matrix is composed of M*N sub-matrices, the decoding matrix is composed of M*P sub-matrices, M, N, and P are both positive integers and P is less than N; determining a modulation mode according to the modulation order; demodulating data received by the received second device according to the modulation mode, wherein the data is the second The device is encoded according to an encoding matrix corresponding to the decoding matrix; and the demodulated data is decoded using the decoding matrix according to the decoding it
  • the decoding matrix selection rule is to select a specific p-column sub-matrix from the decoding parent matrix as a p-column sub-matrix constituting the decoding matrix, and the decoding
  • the order of arrangement of the P column sub-matrices of the matrix is the same as the order of arrangement of the particular P column sub-matrices.
  • the decoding matrix selection rule is: selecting a specific P column sub-matrix from the decoding mother matrix, and generating a P column according to characteristics of the specific P column sub-matrix
  • the matrix is a P column submatrix constituting the decoding matrix, and the order of arrangement of the P column submatrices of the decoding matrix is the same as the order of arrangement of the specific P column submatrices.
  • the specific P column sub-matrix is characterized by a shift value, and according to the feature of the specific P column sub-matrix, a P column sub-matrix is generated as a component.
  • the P column submatrix of the decoding matrix includes: generating a P column submatrix having the same shift value as the P column submatrix as a P column submatrix in the decoding matrix.
  • the specific P column sub-matrix is characterized by a shift value, and according to the feature of the specific P column sub-matrix, a P column sub-matrix is generated as a component.
  • a P column submatrix of the decoding matrix comprising: a remainder operation of dividing a shift value of each sub matrix of the specific P column submatrix by a preset value, and obtaining a remainder as a P column submatrix of the decoding matrix Shift value.
  • the determining the decoding parameter information corresponding to the signal quality includes: querying, from the decoding parameter table, the signal quality corresponding to the signal Decoding parameter information.
  • an embodiment of the present invention provides a device, where the device includes a determining unit, a control unit, a receiving unit, a demodulating unit, and a decoding unit, where the determining unit is configured to determine a signal quality
  • the decoding parameter information includes: a decoding matrix selection rule, a decoding matrix column number P, a decoding iteration number, a decoding delay time, and a modulation order;
  • the control unit is configured to perform, according to the translation a code matrix selection rule, a number of the decoding matrix columns p, and a decoding mother matrix, wherein the decoding matrix is composed of M*N sub-matrices, the decoding matrix is composed of M*P sub-matrices, M, N and P are both positive integers and P is less than or equal to N;
  • the control unit is further configured to control the number of decoding iterations and the delay time in the decoding process according to the number of decoding iterations and the decoding delay time; a control unit, configured to determine
  • control unit is specifically configured to select a specific p-column sub-matrix from the decoding parent matrix as a p-column sub-matrix constituting the decoding matrix, where the decoding
  • the order of arrangement of the P column sub-matrices of the matrix is the same as the order of arrangement of the particular P column sub-matrices.
  • control unit is specifically configured to select a specific p-column sub-matrix from the decoding mother matrix, and generate a P-column according to characteristics of the specific p-column sub-matrix a matrix, the P column sub-matrix is used to form a decoding matrix, wherein the P column sub-matrices of the decoding matrix are arranged in the same order as the specific P column sub-matrix.
  • the specific P column sub-matrix is characterized by a shift value, and the control unit is specifically configured to generate the same shift value as the P column sub-matrix
  • the P column submatrix is used as the P column submatrix in the decoding matrix.
  • the specific P column sub-matrix is characterized by a shift value, and the control unit is specifically used for each of the specific P column sub-matrices
  • the shift value of the sub-matrix is subjected to a remainder operation divided by a preset value, and the obtained remainder is used as a shift value of the P-column sub-matrix of the decoding matrix.
  • the determining unit is specifically configured to query, from the decoding parameter table, the decoding parameter information corresponding to the signal quality.
  • the decoding unit includes: a delay subunit, configured to delay according to the control unit In between, adjust the delay time of decoding.
  • an embodiment of the present invention provides a device, where the device includes a memory, a processor, a receiver, a demodulator, and a decoder, where the memory is used to store an translated program, and the processor is configured to execute the memory.
  • the stored program when executed by the processor, is configured to determine decoding parameter information corresponding to a signal quality, wherein the decoding parameter information includes a decoding matrix selection rule, a number of decoding matrix columns, and a decoding iteration a number of times, a decoding delay time, and a modulation order, and determining a decoding matrix according to the decoding matrix selection rule, the number of decoding matrix columns ⁇ , and the decoding mother matrix, wherein the decoding mother matrix is ⁇ * ⁇ a matrix composition, the decoding matrix is composed of ⁇ * ⁇ sub-matrices, ⁇ , ⁇ , and ⁇ are both positive integers and ⁇ is less than or equal to ⁇ , and the translation is controlled according to the number of decoding iterations and the decoding delay time.
  • the decoding parameter information includes a decoding matrix selection rule, a number of decoding matrix columns, and a decoding iteration a number of times, a decoding delay time, and a modulation order, and determining a decoding
  • the receiver is configured to receive data sent by the second device; the demodulator according to the tone And performing demodulation on the data sent by the second device, where the data is encoded by the second device according to the coding matrix, the coding matrix corresponding to the decoding matrix; the decoder is configured to use the translation
  • the code matrix decodes the data demodulated by the decoder according to the number of iterations and the delay time controlled by the processor.
  • the processor determines, according to the decoding matrix selection rule, the decoding matrix column number ⁇ , and the decoding mother matrix, the decoding matrix is specifically, the processor is A specific ⁇ column submatrix is selected as the ⁇ column submatrix constituting the decoding matrix, wherein the ⁇ column submatrix of the decoding matrix is arranged in the same order as the specific ⁇ column submatrix.
  • the processor determines, according to the decoding matrix selection rule, the number of decoding matrix columns, and the decoding mother matrix, the decoding matrix is specifically, the processor is A specific ⁇ column submatrix is selected in the decoding mother matrix, and a ⁇ column submatrix is generated according to the characteristics of the specific ⁇ column submatrix, and the ⁇ column submatrix is used to form a decoding matrix, wherein the matrix of the decoding matrix is arranged The order is the same as the order in which the particular sub-matrix is arranged.
  • the specific sub-matrix is characterized by a shift value
  • the processor generates a sub-matrix according to the characteristics of the specific sub-matrix.
  • the processor is configured to form a decoding matrix, and the processor generates a matrix sub-matrix having the same shift value as the matrix sub-matrix as the matrix sub-matrix in the decoding matrix.
  • the specific sub-matrix is characterized by a shift value
  • the processor generates a feature according to the characteristics of the specific sub-matrix P column sub-matrix, using the P column sub-matrix to form a decoding matrix, specifically, the processor divides the shift value of each sub-matrix in the specific P column sub-matrix by a preset value remainder operation, and obtains a remainder The shift value of the P column submatrix of the decoding matrix.
  • the determining, by the processor, the decoding parameter information corresponding to the signal quality is configured to query from the decoding parameter table. Decoding parameter information corresponding to the quality of the signal.
  • the decoder includes: a delay circuit, configured to adjust a decoded according to a delay time controlled by the processor. delay.
  • data of different code rates can be decoded. That is to say, the same set of devices is implemented to decode data of different code rates. Furthermore, the decoding matrices used for decoding are all determined based on the decoding parameter information and the same set of decoding mother matrices. Therefore, there is no need to store multiple matrices. In this way, the complexity of the implementation can be reduced. Moreover, the matrix column weight of the decoding matrix does not change, and thus does not affect the error leveling and gain performance of the codeword.
  • FIG. 1 is a schematic flowchart of a decoding method according to an embodiment of the present invention.
  • Figure 2 is a schematic diagram of a decoding matrix.
  • Figure 3 is a schematic diagram of another determination of a decoding matrix.
  • Figure 4 is a schematic diagram of another determination of the decoding matrix.
  • FIG. 5 is a structural block diagram of a device according to an embodiment of the present invention.
  • FIG. 6 is a structural block diagram of a device according to an embodiment of the present invention. detailed description
  • the first device and the second device referred to in the embodiments of the present invention may be devices in the optical communication system or devices in the digital communication system.
  • FIG. 1 is a schematic flowchart of a decoding method according to an embodiment of the present invention. The method shown in Figure 1 is performed by the first device.
  • the decoding parameter information includes a decoding matrix selection rule, a decoding matrix column number P, a decoding iteration number, a decoding delay time, and a modulation order.
  • the signal quality may be a signal to noise ratio of data received by the first device.
  • the signal quality may also be a Q factor or a transmission distance between the first device and the second device, and the like.
  • 102 Determine a decoding matrix according to a decoding matrix selection rule, a decoding matrix column number P, and a decoding mother matrix, where the decoding mother matrix is composed of M*N sub-matrices, where the decoding matrix is composed of M*P sub-arrays Matrix composition, M, N and P are both positive integers and P is less than or equal to N.
  • the decoding mother matrix is a quasi-cyclic low-density parity check (Quasi-Cyclic LDPC,
  • the decoding matrix selection rule is determined according to design requirements at the design stage. Once the decoding matrix selection rule is determined, the translation determined according to the decoding matrix selection rule, the number of decoding matrix columns P, and the decoding mother matrix is determined.
  • the code matrix is unique, and the decoding matrix corresponds to the coding matrix used in the encoding of the received data.
  • the first device may determine coding parameter information and decoding parameter information corresponding to the signal quality by estimating signal quality, and configure the coding parameter information to the first And the second device, so that the second device encodes the data according to the encoding parameter information, and the encoding parameter information is corresponding to the decoding parameter information.
  • the first device can decode the data sent by the received second device according to the decoding matrix determined by using the decoding parameter information.
  • the first device can determine different decoding matrices according to different signal qualities, and different decoding matrices also correspond to different code rates. In this way, the first device can implement decoding of data of different code rates. That is to say, the same set of devices is implemented to decode data of different code rates.
  • the decoding matrices used for decoding by the first device are all determined based on the decoding parameter information and the same set of decoding mother matrices. Therefore, the first device does not need to store multiple matrices. In this way, the complexity of the implementation can be reduced. Moreover, the matrix column weight of the decoding matrix does not change, and thus does not affect the error leveling layer and gain performance of the codeword.
  • the determining the decoding parameter information corresponding to the signal quality comprises: querying the decoding parameter information corresponding to the signal quality from the decoding parameter table.
  • the decoding parameter table is determined in the design stage and stored in the first device, wherein the decoding parameter table includes decoding parameter information at different code rates, and the decoding parameter information at the different code rate can be related to the signal quality.
  • the decoding parameter information corresponding to the signal quality can be directly determined by looking up the table.
  • the relevant parameters in the decoding parameter information at different code rates in the decoding parameter table are sufficient for the following formula:
  • B is the system baud rate
  • V is the number of decoding matrix columns
  • c is the number of decoding matrix rows
  • Z is the submatrix size of the decoding matrix
  • clc is the clock frequency of the decoder
  • Iter is the number of decoding iterations.
  • is the decoding delay time
  • T is the modulation order.
  • the decoding delay time can be determined using Equation 1.1. Specifically, in the case where the first device, the second device, and the decoding mother matrix are determined, the system baud rate, the clock frequency and modulation order of the decoder, and the size of the decoding matrix corresponding to different code rates The size of the submatrix of the decoding matrix is also determined. The number of decoding iterations with good performance (such as good gain) can be determined by simulation. At this time, all the parameters except the decoding delay time in Equation 1.1 are known quantities. Therefore, the decoding delay time can be determined.
  • the code rate of the decoding mother matrix composed of M*N sub-matrices can be calculated by the following formula: Wherein, the code rate of the decoding mother matrix is represented, M represents the number of rows of the submatrix constituting the decoding mother matrix, and N represents the number of columns of the submatrix constituting the decoding mother matrix.
  • the code rate of the decoding matrix composed of M*P sub-matrices may be calculated by the following formula: B d - ⁇ 1.3 ap where represents the code rate of the decoding matrix, and M represents the rows of the sub-matrices constituting the decoding matrix The number P represents the number of columns of the sub-matrices constituting the decoding matrix.
  • the decoding matrix selection rule may be: selecting a specific P column sub-matrix from the decoding mother matrix as a P column sub-matrix constituting the decoding matrix, and a P column sub-matrix of the decoding matrix
  • the order of arrangement is the same as the order of arrangement of the particular P column submatrix.
  • the selection manner of the specific P column submatrix may include: selecting a consecutive P column submatrix as the specific P column submatrix from a specific column (for example, the first column), or may specify the specific P column submatrix as a preset.
  • the column sub-matrix in the decoding mother matrix may also be a P column sub-matrix that matches a preset condition from a specific column (for example, the first column).
  • the preset condition may be a column whose column shift value is smaller than a preset value, and the shift value is used to indicate the position of the first element of the first row of the sub-matrix having a value of 1. That is, if the shift value of each sub-matrix from a column of sub-matrices is less than the preset value, the column sub-matrix may be a column of sub-matrices belonging to the particular P-column sub-matrix.
  • the selection of the particular P column submatrix is also specified when designing the decoding matrix selection rules in the design phase. That is, once the decoding matrix selection rule is determined, the selection of the particular P column submatrix is determined.
  • the selection of the above specific P column sub-matrices is only for explaining how the particular P column sub-matrix can be selected. Those skilled in the art can also devise other options.
  • the decoding matrix selection rule may be: selecting a specific P column submatrix from the decoding mother matrix, and generating a P column submatrix as a component translation according to characteristics of the specific P column submatrix A P column submatrix of the code matrix, and the P column submatrix of the decoding matrix is arranged in the same order as the particular P column submatrix.
  • the selection manner of the specific P column submatrix may include: selecting a consecutive P column submatrix as the specific P column submatrix from a specific column (for example, the first column), or may specify the specific P column submatrix as a preset.
  • the column sub-matrix in the decoding mother matrix may also be a P column sub-matrix that matches a preset condition from a specific column (for example, the first column).
  • a typical submatrix is characterized by a shift value, which can be Therefore, if the column shift value is smaller than the preset value, that is, if the shift value of each sub-matrix from a column of sub-matrices is smaller than the preset value, the column sub-matrix may belong to the specific A column of sub-matrices of the P column submatrix. It should be noted that the selection of the particular P column submatrix is also specified when designing the decoding matrix selection rule at the design stage.
  • the decoding matrix selection rule determines whether the particular P column submatrix is selected.
  • the selection manners of the above specific P column sub-matrices are only for explaining how the specific P column sub-moments can be selected.
  • the present invention will be further described in conjunction with the specific embodiments of FIG. 2 to FIG. 4, and it should be noted that the figure The embodiment of Fig. 4 to Fig. 4 is only for the purpose of facilitating a better understanding of the invention, and is not intended to limit the invention.
  • the size of the decoding mother matrix in FIGS. 2 to 4 the shift value of the sub-matrix in the decoding mother matrix, and the like can be designed as needed, and are not limited to the translations shown in the three figures.
  • the code matrix and the decoding matrix can be designed as needed, and are not limited to the translations shown in the three figures.
  • Figure 2 is a schematic diagram of a decoding matrix.
  • Figure 2 includes a decoded mother matrix and a decoding matrix determined from the decoded mother matrix.
  • the decoding mother matrix shown in Figure 2 consists of 4*16 sub-matrices.
  • Each of the small squares marked with numbers in Figure 2 represents a sub-matrix of 750*750, the sub-matrix is a unit right shifting cyclic matrix, and the number in the small box indicates the position of the first row "1" in the sub-matrix (ie shift value).
  • the code rate of the decoding mother matrix shown in Figure 2 is 0.75
  • the code rate of the decoding matrix is 0.42.
  • the decoding matrix selection rule is to select a specific P column submatrix from the decoding mother matrix as a P column submatrix constituting the decoding matrix, and the P column submatrix of the decoding matrix
  • the order of arrangement is the same as the order in which the particular P column submatrices are arranged.
  • the specific P column sub-matrix in the decoding matrix selection rule is selected by selecting consecutive P column sub-matrices starting from the first column.
  • the first device determines that the number of columns P of the decoding matrix determined according to the signal quality is 7, the first device can continuously select 7 columns from the first column of the decoding mother matrix according to the decoding matrix selection rule. matrix. It can be seen that the order of the sub-matrices in the decoding matrix is the same as the order of the particular P-column matrix in the decoding mother matrix.
  • Figure 3 is a schematic diagram of another determination of a decoding matrix.
  • Figure 3 includes a decoded mother matrix and a decoding matrix determined from the decoded mother matrix.
  • the decoding mother matrix shown in FIG. 3 is composed of 4*16 sub-matrices, and the sub-matrix in the decoding mother matrix is 750*750.
  • Each of the small boxes labeled with numbers in Figure 3 represents a submatrix of the decoding matrix, the submatrices are units of right shifting cyclic matrices, and the numbers in small boxes represent The position of the first line "1" in the submatrix (ie, the shift value).
  • the code rate of the decoding mother matrix shown in Fig. 3 is calculated to be 0.75, and the code rate of the decoding matrix is 0.42.
  • the decoding matrix selection rule is to select a specific P column sub-matrix from the decoding mother matrix, and generate a P column sub-matrix as a composition decoding matrix according to the characteristics of the specific P column sub-matrix.
  • the column sub-matrices, and the P column sub-matrices of the decoding matrix are arranged in the same order as the particular P column sub-matrix.
  • the specific P column sub-matrix in the decoding matrix selection rule is selected by selecting consecutive P column sub-matrices starting from the first column. And, more specifically, the P column sub-matrix is generated according to the feature of the specific P column sub-matrix in FIG.
  • the first device determines that the number of columns P of the decoding matrix determined according to the signal quality is 7, the first device can continuously select 7 columns from the first column of the decoding mother matrix according to the decoding matrix selection rule.
  • the matrix then divides the shift value of each of the 7 sub-matrices by a remainder operation of 500, and the remainder obtained is used as the shift value of the newly generated sub-matrix.
  • the size of the newly generated sub-matrix may be a matrix of 500*500.
  • the decoding matrix shown in Fig. 3 can be obtained. It can be seen that the order of the sub-matrices in the decoding matrix is the same as the order of the particular P-column matrix in the decoding mother matrix.
  • Figure 4 is a schematic diagram of another determination of the decoding matrix.
  • Figure 4 includes a decoded mother matrix and a decoding matrix determined from the decoded mother matrix.
  • the decoding mother matrix shown in Fig. 4 is composed of 4*16 sub-matrices, and the sub-matrix in the decoding mother matrix is 750*750.
  • Each of the small squares labeled with numbers in Figure 4 represents a submatrix of the decoding matrix, the submatrix is a unit right shifting cyclic matrix, and the number in the small box represents the position of the first row "1" in the submatrix ( That is, the shift value).
  • the code rate of the decoding mother matrix shown in Figure 4 is 0.75
  • the code rate of the decoding matrix is 0.42.
  • the decoding matrix selection rule may be: selecting a specific P column sub-matrix from the decoding mother matrix as a P-column sub-matrix constituting the decoding matrix. And the order of arrangement of the P column sub-matrices of the decoding matrix is the same as the order of arrangement of the specific P column sub-matrices.
  • the specific P column sub-matrix in the decoding matrix selection rule is selected by selecting a column from the first column to a column whose shift value is smaller than a preset value, and specifically the preset value. Is 500.
  • the first device may select a column direction from the first column submatrix of the decoding mother matrix according to the decoding matrix selection rule.
  • the decoding matrix selection rule is to select a specific P column sub-matrix from the decoding mother matrix, according to the specific P column sub-matrix Feature, a P column submatrix is generated as a P column submatrix constituting a decoding matrix, and a P column submatrix of the decoding matrix is arranged in the same order as the specific P column submatrix.
  • the specific P column sub-matrix in the decoding matrix selection rule is selected by selecting a column from the first column to a column whose shift value is smaller than a preset value, and specifically the preset value is 500.
  • the P column sub-matrix is generated according to the feature of the specific P column sub-matrix in FIG. 4: generating a P column sub-matrix having the same features as the specific P column sub-matrix as the P in the decoding matrix Column submatrix, where the feature is a shift value.
  • the first device may select a column direction from the first column submatrix of the decoding mother matrix according to the decoding matrix selection rule.
  • the newly generated P-column sub-matrix is used as the P-column sub-matrix in the decoding matrix.
  • the size of the newly generated sub-matrix may be a matrix of 500*500. It can be seen that the order of the sub-matrices in the decoding matrix is the same as the order of the particular P-column matrix in the decoding mother matrix. Furthermore, in this embodiment, the size of the submatrix in the decoding matrix is 500*500.
  • FIG. 5 is a structural block diagram of a device according to an embodiment of the present invention.
  • the apparatus shown in Figure 5 can perform the various steps performed by the first device of Figure 1.
  • the specific embodiment shown in Figures 2 through 4 can be performed by the apparatus shown in Figure 5.
  • the apparatus 500 includes: a judging unit 501, a control unit 502, a receiving unit 503, a demodulating unit 504, and a decoding unit 505.
  • the determining unit 501 is configured to determine decoding parameter information corresponding to the signal quality, where the decoding parameter information includes a decoding matrix selection rule, a decoding matrix column number P, a decoding iteration number, a decoding delay time, and a modulation order .
  • the control unit 502 determines a decoding matrix according to a decoding matrix selection rule, a decoding matrix column number P, and a decoding mother matrix, where the decoding mother matrix is composed of M*N sub-matrices, and the decoding matrix is composed of M* P sub-matrices are composed, M, N and P are both positive integers and P is less than or equal to N.
  • the decoding mother matrix is a Quasi-Cyclic LDPC (QC-LDPC) QC-LDPC code check matrix
  • the sub-matrix in the decoding mother matrix and the decoding matrix The submatrix is a cyclic matrix.
  • the decoding matrix selection rule is determined according to design requirements at the design stage.
  • the decoding matrix selection rule is determined, the translation determined according to the decoding matrix selection rule, the number of decoding matrix columns P, and the decoding mother matrix is determined.
  • the code matrix is unique, and the decoding matrix corresponds to the coding matrix used in the encoding of the received data.
  • the control unit 502 is further configured to control, according to the number of decoding iterations and the decoding delay time, the number of decoding iterations and the delay time of the decoding unit 503 in the decoding process.
  • the control unit 502 is further configured to determine a modulation mode according to the modulation order.
  • the modulation mode may be quadrature phase shift keying (Quadrature Phase Shift)
  • QPSK Quadrature Amplitude Modulation
  • 18-QAM Quadature Amplitude Modulation
  • 32-QAM etc.
  • the receiving unit 503 is configured to receive data sent by the second device.
  • the demodulation unit 504 demodulates the data sent by the second device according to the modulation mode, where the data is encoded by the second device according to the coding matrix, where the coding matrix corresponds to the decoding matrix.
  • the decoding unit 505 is configured to use the decoding matrix and decode the data demodulated by the demodulation unit 504 according to the number of iterations and the delay time controlled by the control unit 502.
  • the apparatus 500 shown in FIG. 5 may determine coding parameter information and coding parameter information corresponding to the signal quality by estimating signal quality, and configure the coding parameter information to the second device, so that the second device according to the coding parameter information
  • the data is encoded, and the encoding parameter information is corresponding to the decoding parameter information.
  • the device 500 can decode the received data transmitted by the second device according to the decoding matrix determined using the decoding parameter information.
  • the device 500 can determine different decoding matrices based on different signal qualities, and different decoding matrices also correspond to different code rates.
  • device 500 can implement decoding of data at different code rates. That is to say, the same set of devices is implemented to decode data of different code rates.
  • the decoding matrices used by the apparatus 500 for decoding are determined based on the decoding parameter information and the same set of decoding mother matrices. therefore.
  • Device 500 does not need to store multiple matrices.
  • the matrix column weight of the decoding matrix does not change, and therefore does not affect the error leveling and gain performance of the codeword.
  • control unit 502 is specifically configured to select a specific P column sub-matrix from the decoding parent matrix as a P column sub-matrix constituting the decoding matrix, where the decoding matrix
  • the order in which the P column sub-matrices are arranged is the same as the order in which the particular P column sub-matrices are arranged.
  • control unit 502 may select a consecutive P column sub-matrix as the specific P column sub-matrix starting from a specific column (for example, the first column).
  • the specific P column sub-matrix is a predetermined number of sub-matrices in the decoding mother matrix, and the control unit 502 can directly determine the specific P-column sub-matrix from the decoding mother matrix.
  • the control unit 502 can also select a p-column sub-matrix that meets a preset condition for a particular column (eg, the first column).
  • the preset condition may be a column whose column shift value is smaller than a preset value, that is, if the shift value of each sub-matrix from a column of sub-matrices is smaller than the preset value, the column sub-matrix may be A column of sub-matrices belonging to the particular P column submatrix.
  • the selection of the particular P column submatrix is also specified when designing the decoding matrix selection rule at the design stage. That is, once the decoding matrix selection rule is determined, the selection of the particular P column submatrix is determined.
  • the selection of several specific P column sub-matrices described above is only for explaining how the particular P column sub-matrix can be selected. Those skilled in the art can also design other options.
  • control unit 502 is specifically configured to select a specific P column sub-matrix from the decoding mother matrix, and generate a P column sub-matrix according to characteristics of the specific P column sub-matrix, and use the P
  • the column sub-matrices constitute a decoding matrix, wherein the P column sub-matrices of the decoding matrix are arranged in the same order as the particular P column sub-matrix.
  • the control unit 502 can select a continuous P column submatrix as the specific P column submatrix starting from a specific column (for example, the first column).
  • the specific P column sub-matrix is a predetermined sub-matrix in the decoding mother matrix, and the control unit 502 can directly determine the specific P column sub-matrix from the decoding mother matrix.
  • Control unit 502 can also select a P column submatrix that conforms to a preset condition for a particular column (e.g., the first column).
  • the preset condition may be a column whose column shift value is smaller than a preset value, that is, if the shift value of each sub-matrix from a column of sub-matrices is smaller than the preset value, the column sub-matrix may be A column of sub-matrices belonging to the particular P column submatrix.
  • the selection of the particular P column submatrix is also specified when designing the decoding matrix selection rules in the design phase. That is, once the decoding matrix selection rule is determined, the selection of the particular P column submatrix is determined.
  • the selection of several specific P column sub-matrices described above is only for explaining how the particular P column sub-matrix can be selected. Those skilled in the art can also devise other alternatives.
  • the decoding unit 505 includes a delay sub-unit 515 for adjusting the delay time of decoding according to the delay time controlled by the control unit 502 during the decoding process. Further, the delay sub-order Element 515 is located between application update processing sub-unit 525 and inverse switching network sub-unit 535.
  • FIG. 6 is a structural block diagram of a device according to an embodiment of the present invention.
  • the apparatus shown in Figure 6 can perform the various steps performed by the first device of Figure 1. .
  • the specific embodiment shown in Figures 2 through 4 can be performed by the apparatus shown in Figure 6.
  • the device 600 includes: a memory 601, a processor 602, a receiver 603, a demodulator 604, and a decoder 605.
  • the memory 601 is used to store a program.
  • the processor 602 is configured to execute the program stored by the memory 601.
  • the program is used to determine coding parameter information corresponding to a signal quality, where the decoding parameter information includes a decoding matrix selection rule and a translation. a code matrix column number P, a decoding iteration number, a decoding delay time, and a modulation order, and determining a decoding matrix according to a decoding matrix selection rule, a decoding matrix column number P, and a decoding mother matrix, wherein the decoding matrix
  • the matrix is composed of M*N sub-matrices
  • the decoding matrix is composed of M*P sub-matrices
  • M, N and P are both positive integers and P is less than or equal to N, according to the number of decoding iterations and the decoding delay time
  • the control The number of decoding iterations and the delay time of the decoder 605 in the decoding process determines the modulation mode based on the modulation order.
  • the decoding mother matrix is a quasi-cyclic low-density parity check (Quasi-Cyclic LDPC,
  • the decoding matrix selection rule is determined according to design requirements at the design stage. Once the decoding matrix selection rule is determined, the translation determined according to the decoding matrix selection rule, the number of decoding matrix columns P, and the decoding mother matrix is determined.
  • the code matrix is unique, and the decoding matrix corresponds to the coding matrix used in the encoding of the received data.
  • the modulation mode may be Quadrature Phase Shift Keying (QPSK), 18-QAM (Quarature Amplitude Modulation), 32-QAM, or the like.
  • QPSK Quadrature Phase Shift Keying
  • 18-QAM Quadrature Amplitude Modulation
  • 32-QAM or the like.
  • the receiver 603 is configured to receive data sent by the second device.
  • the demodulator 604 is configured to perform demodulation on the data received by the second device by the receiver 603 according to the modulation mode determined by the processor 602, where the data is encoded by the second device according to the coding matrix, where the coding matrix corresponds to In the decoding matrix.
  • the decoder 605 is further configured to decode the data demodulated by the demodulator 604 using the decoding matrix and based on the number of iterations and delay times controlled by the processor 602.
  • the apparatus 600 shown in FIG. 6 may determine coding parameter information and decoding parameter information corresponding to the signal quality by estimating signal quality, and configure the coding parameter information to the second device to The second device encodes the data according to the encoding parameter information, and the encoding parameter information corresponds to the decoding parameter information. In this way, the device 600 can decode the data sent by the received second device according to the decoding matrix determined by using the decoding parameter information.
  • the device 600 can determine different decoding matrices according to different signal qualities, and different decoding matrices also correspond to different code rates. Thus, device 600 can implement decoding of data at different code rates. That is to say, the same set of devices is implemented to decode data of different code rates.
  • the decoding matrices used by the apparatus 600 for decoding are all determined based on the decoding parameter information and the same set of decoding mother matrices. therefore.
  • Device 600 does not need to store multiple matrices.
  • the matrix column weight of the decoding matrix does not change, and thus does not affect the error leveling layer and gain performance of the codeword.
  • the processor determines the decoding parameter information corresponding to the signal quality, specifically, the processor
  • the decoding parameter information corresponding to the signal quality is queried from the decoding parameter table.
  • the processor determines, according to the decoding matrix selection rule, the number of decoding matrix columns P, and the decoding mother matrix, the decoding matrix is specifically, the processor 602, specifically for using the decoding matrix matrix.
  • a specific P column submatrix is selected as a P column submatrix constituting the decoding matrix, wherein a P column submatrix of the decoding matrix is arranged in the same order as the specific P column submatrix.
  • the processor 602 can select a consecutive P column submatrix as the particular P column submatrix starting from a particular column (e.g., the first column).
  • the specific P column sub-matrix is a predetermined sub-matrix in the decoding mother matrix, and the processor 602 can directly determine the specific P column sub-matrix from the decoding mother matrix.
  • Processor 602 can also select a P column submatrix that meets a predetermined condition from a particular column (e.g., the first column).
  • the preset condition may be a column whose column shift value is smaller than a preset value, that is, if the shift value of each sub-matrix from a column of sub-matrices is smaller than the preset value, the column sub-matrix may be A column of sub-matrices belonging to the particular P column submatrix.
  • the selection of the particular P column submatrix is also specified when designing the decoding matrix selection rules in the design phase. That is, once the decoding matrix selection rule is determined, the selection of the particular P column submatrix is determined.
  • the selection of the above specific P column sub-matrices is only for explaining how the particular P column sub-matrix can be selected. Those skilled in the art can also design other options.
  • the processor determines, according to the decoding matrix selection rule, the number of decoding matrix columns P, and the decoding mother matrix, the decoding matrix is specifically, the processor 602, specifically for using the decoding matrix. Selecting a specific P column submatrix in the matrix, and generating a P column submatrix according to the characteristics of the specific P column submatrix, and using the P column submatrix to form a decoding matrix, wherein the P column of the decoding matrix The order in which the matrices are arranged is the same as the order in which the particular P column submatrices are arranged.
  • the processor 602 may select a consecutive P column sub-matrix as the specific P column sub-matrix from a specific column (eg, the first column). It can also be specified that the specific P column sub-matrix is a predetermined sub-matrix in the decoding mother matrix, and the processor 602 can directly determine the specific P column sub-matrix from the decoding mother matrix. The processor 602 can also select a P column submatrix that meets a predetermined condition from a particular column (eg, the first column).
  • the preset condition may be a column whose column shift value is smaller than a preset value, that is, if the shift value of each sub-matrix from a column of sub-matrices is smaller than the preset value, the column sub-matrix may be A column of sub-matrices belonging to the particular P column submatrix.
  • the selection of the particular P-column sub-matrix is also specified when designing the decoding matrix selection rules in the design phase. That is, once the decoding matrix selection rule is determined, the selection of the particular P column submatrix is determined.
  • the selection of several specific P column sub-matrices described above is only for explaining how the particular P column sub-matrix can be selected. Those skilled in the art can also design other options.
  • the decoder 605 includes a delay circuit 615 for adjusting the delay time of the decoding according to the delay time controlled by the control unit during the decoding process, wherein the delay circuit 615 is located in the application update processing circuit 625 and the inverse switching network circuit. Between 635.
  • the disclosed systems, devices, and methods may be implemented in other ways.
  • the device embodiments described above are merely illustrative.
  • the division of the unit is only a logical function division.
  • there may be another division manner for example, multiple units or components may be combined or Can be integrated into another system, or some features can be ignored, or not executed.
  • the mutual coupling or direct coupling or communication connection shown or discussed may be an indirect coupling or communication connection through some interface, device or unit, and may be in an electrical, mechanical or other form.
  • the units described as separate components may or may not be physically separated, and the components displayed as units may or may not be physical units, that is, may be located in one place, or may be distributed to multiple network units. Some or all of the units may be selected according to actual needs to achieve the purpose of the solution of the embodiment.
  • each functional unit in each embodiment of the present invention may be integrated into one processing unit, or each unit may exist physically separately, or two or more units may be integrated into one unit.
  • the functions, if implemented in the form of software functional units and sold or used as separate products, may be stored in a computer readable storage medium.
  • the technical solution of the present invention which is essential to the prior art or part of the technical solution, may be embodied in the form of a software product stored in a storage medium, including
  • the instructions are used to cause a computer device (which may be a personal computer, a server, or a network device, etc.) or a processor to perform all or part of the steps of the methods described in various embodiments of the present invention.
  • the foregoing storage medium includes: a U disk, a removable hard disk, a read-only memory (ROM), a random access memory (RAM), a magnetic disk or an optical disk, and the like, which can store program code. .

Abstract

本发明实施例提供译码的方法和设备,包括:确定对应于信号质量的译码参数信息,该译码参数信息包括译码矩阵选择规则、译码矩阵列数P、译码迭代次数、译码延迟时间和调制阶数;根据该译码矩阵选择规则、译码矩阵列数P和译码母矩阵,确定译码矩阵;根据调制阶数,对接收到的第二设备发送的数据进行解调;根据该以译码迭代次数和该译码延迟时间,使用该译码矩阵对解调的数据进行译码。本发明实施例所提供的方法和设备可以在不损失性能的情况下实现使用同一套设备对不同码率的数据进行译码,并且能够降低实现的复杂度。

Description

译码的方法和设备
技术领域
本发明实施例涉及通信技术领域, 并且更具体地, 涉及译码的方法和设 备。 背景技术
光通信系统所采用的前向纠错 ( Forward Error Correction , FEC )技术, 可以提高信号质量, 使系统获得更大的系统富裕度。 传统的光通信系统采用 固定配置方式(例如固定 FEC码率、 固定调制格式、 固定输出比特率等) 进行设计。 这种固定配置的系统效率往往 4艮低, 并且浪费了大量的资源在冗 余的系统富裕度上。 速率自适应系统能够在信号质量的情况下, 根据链路状 态动态条件 FEC开销和调制格式, 最大化系统传输速率和系统资源。 这就 解决了传统固定配置的系统带来的问题。
速率自适应系统中, 第一设备所接收到的数据可能来自不同的第二设 备, 这些第二设备可以采用不同的 FEC 的码率对数据进行编码。 或者第一 设备所接收到的数据可能来自可以采用不同的 FEC码率对数据进行编码的 第二设备。 因此, 第一设备希望采用同一套硬件资源实现对不同码率的 FEC 进行译码。
在 FEC采用低密度奇偶校验 ( Low-Density Parity-Check, LDPC )码的 情况下, 现有技术中的调节 FEC码率的方法都是以损失性能为代价的。 例 如, 在采用打孔的方式调节 FEC码率时, 缩短的高码率 LDPC码的性能要 比未作缩短的低码率 LDPC码的性能更差。 采用矩阵分裂方式调节 FEC码 率会使 LDPC的矩阵列重变小, 影响码字的误码平层和增益性能。 采用矩阵 行相加的方式调整 FEC码率会使得 LDPC的矩阵列重变大, 同样会影响码 字的误码平层和增益性能。 发明内容
本发明实施例提供译码的方法和设备, 能够在不损失性能的情况下实现 使用同一套设备对不同码率的数据进行译码。
第一方面, 本发明实施例提供一种译码方法, 该方法由第一设备执行, 该方法包括: 确定对应于信号质量的译码参数信息, 该译码参数信息包括译 码矩阵选择规则、 译码矩阵列数 P、 译码迭代次数、 译码延迟时间和调制阶 数; 根据该译码矩阵选择规则、 该译码矩阵列数 P和译码母矩阵, 确定译码 矩阵, 其中该译码母矩阵由 M*N个子矩阵组成, 该译码矩阵由 M*P个子矩 阵组成, M、 N和 P均为正整数且 P小于 N; 根据该调制阶数, 确定调制模 式; 根据该调制模式, 对接收到的第二设备发送的数据进行解调, 其中该数 据是该第二设备根据编码矩阵编码的, 该编码矩阵对应于该译码矩阵; 根据 该以译码迭代次数和该译码延迟时间,使用该译码矩阵对解调的数据进行译 码。
结合第一方面, 在第一种可能的实现方式中, 该译码矩阵选择规则为从 该译码母矩阵中选择特定的 p列子矩阵作为组成该译码矩阵的 p列子矩阵, 并且该译码矩阵的 P列子矩阵的排列次序与该特定的 P列子矩阵的排列次序 相同。
结合第一方面, 在第二种可能的实现方式中, 该译码矩阵选择规则为从 该译码母矩阵中选择出特定的 P列子矩阵,根据该特定的 P列子矩阵的特征, 生成 P列子矩阵作为组成该译码矩阵的 P列子矩阵,并且该译码矩阵的 P列 子矩阵的排列次序与该特定的 P列子矩阵的排列次序相同。
结合第二种可能的实现方式, 在第三种可能的实现方式中, 该特定的 P 列子矩阵的特征为移位值, 该根据该特定的 P列子矩阵的特征, 生成 P列子 矩阵作为组成该译码矩阵的 P列子矩阵, 包括: 生成与该 P列子矩阵的移位 值相同的 P列子矩阵作为该译码矩阵中的 P列子矩阵。
结合第二种可能的实现方式, 在第四种可能的实现方式中, 该特定的 P 列子矩阵的特征为移位值, 该根据该特定的 P列子矩阵的特征, 生成 P列子 矩阵作为组成该译码矩阵的 P列子矩阵, 包括: 对该特定的 P列子矩阵中的 每一个子矩阵的移位值进行除以预设值的取余操作,得到的余数作为该译码 矩阵的 P列子矩阵的移位值。
结合第一方面或上述任一种可能的实现方式,在第五种可能的实现方式 中, 该确定对应于信号质量的译码参数信息, 包括: 从译码参数表中查询对 应于该信号质量的译码参数信息。
第二方面, 本发明实施例提供一种设备, 该设备包括判断单元、 控制单 元、 接收单元、 解调单元和译码单元, 该判断单元, 用于确定对应于信号质 量的译码参数信息, 其中该译码参数信息包括译码矩阵选择规则、 译码矩阵 列数 P、 译码迭代次数、 译码延迟时间和调制阶数; 该控制单元, 用于根据 该译码矩阵选择规则、 该译码矩阵列数 p和译码母矩阵, 确定译码矩阵, 其 中,该译码母矩阵由 M*N个子矩阵组成,该译码矩阵由 M*P个子矩阵组成, M、 N和 P均为正整数且 P小于等于 N; 该控制单元, 还用于根据该译码迭 代次数和该译码延迟时间, 控制译码过程中的译码迭代次数和延迟时间; 该 控制单元, 还用于根据该调制阶数, 确定调制模式; 该接收单元, 用于接收 第二设备发送的数据; 该解调单元, 根据该调制模式, 对接收到第二设备发 送的数据进行解调, 其中该数据是第二设备根据编码矩阵进行编码的, 该编 码矩阵对应于该译码矩阵; 该译码单元, 用于使用该译码矩阵并根据该控制 单元所控制的迭代次数和延迟时间, 对该解调单元解调的数据进行译码。
结合第二方面, 在第一种可能的实现方式中, 该控制单元, 具体用于从 该译码母矩阵中选择特定的 p列子矩阵作为组成该译码矩阵的 p列子矩阵, 其中该译码矩阵的 P列子矩阵的排列次序与该特定的 P列子矩阵的排列次序 相同。
结合第二方面, 在第二种可能的实现方式中, 该控制单元, 具体用于从 该译码母矩阵中选择出特定的 p列子矩阵,根据该特定的 p列子矩阵的特征, 生成 P列子矩阵,使用该 P列子矩阵组成译码矩阵, 其中该译码矩阵的 P列 子矩阵的排列次序与该特定的 P列子矩阵的排列次序相同。
结合第二种可能的实现方式, 在第三种可能的实现方式中, 该特定的 P 列子矩阵的特征为移位值, 该控制单元, 具体用于生成与该 P列子矩阵的移 位值相同的 P列子矩阵作为该译码矩阵中的 P列子矩阵。
结合第二种可能的实现方式, 在第四种可能的实现方式中, 该特定的 P 列子矩阵的特征为移位值, 该控制单元, 具体用于对该特定的 P列子矩阵中 的每一个子矩阵的移位值进行除以预设值的取余操作,得到的余数作为该译 码矩阵的 P列子矩阵的移位值。
结合第二方面或上述任一种可能的实现方式,在第五种可能的实现方式 中, 该判断单元, 具体用于从译码参数表中查询对应于该信号质量的译码参 数信息。
结合第二方面或上述任一种可能的实现方式,在第六种可能的实现方式 中, 该译码单元, 包括: 延迟子单元, 用于根据该控制单元所控制的延迟时 间, 调整译码的延迟时间。
第三方面, 本发明实施例提供一种设备, 该设备包括存储器、 处理器、 接收器、 解调器和译码器, 该存储器, 用于存储译程序; 该处理器, 用于执 行该存储器存储的该程序, 该程序被该处理器执行时, 用于确定对应于信号 质量的译码参数信息, 其中该译码参数信息包括译码矩阵选择规则、 译码矩 阵列数 Ρ、 译码迭代次数、 译码延迟时间和调制阶数, 根据该译码矩阵选择 规则、 该译码矩阵列数 Ρ和该译码母矩阵, 确定译码矩阵, 其中, 该译码母 矩阵由 Μ*Ν个子矩阵组成, 该译码矩阵由 Μ*Ρ个子矩阵组成, Μ、 Ν和 Ρ 均为正整数且 Ρ小于等于 Ν, 根据该译码迭代次数和该译码延迟时间, 控制 译码过程中的译码迭代次数和延迟时间, 根据该调制阶数, 确定调制模式; 该接收器, 用于接收第二设备发送的数据; 该解调器, 根据该调制模式, 对 接收到第二设备发送的数据进行解调, 其中该数据是第二设备根据编码矩阵 进行编码的, 该编码矩阵对应于该译码矩阵; 该译码器, 用于使用该译码矩 阵并根据该处理器所控制的迭代次数和延迟时间,对该译码器解调的数据进 行译码。
结合第三方面, 在第一种可能的实现方式中, 该处理器根据该译码矩阵 选择规则、 该译码矩阵列数 Ρ和译码母矩阵, 确定译码矩阵具体为, 该处理 器从该译码母矩阵中选择特定的 ρ列子矩阵作为组成该译码矩阵的 ρ列子矩 阵,其中该译码矩阵的 ρ列子矩阵的排列次序与该特定的 Ρ列子矩阵的排列 次序相同。
结合第三方面, 在第二种可能的实现方式中, 该处理器根据该译码矩阵 选择规则、 该译码矩阵列数 Ρ和译码母矩阵, 确定译码矩阵具体为, 该处理 器从该译码母矩阵中选择出特定的 ρ列子矩阵,根据该特定的 Ρ列子矩阵的 特征, 生成 Ρ列子矩阵, 使用该 Ρ列子矩阵组成译码矩阵, 其中该译码矩阵 的 Ρ列子矩阵的排列次序与该特定的 Ρ列子矩阵的排列次序相同。
结合第二种可能的实现方式, 在第三种可能的实现方式中, 该特定的 Ρ 列子矩阵的特征为移位值, 该处理器根据该特定的 Ρ列子矩阵的特征, 生成 Ρ列子矩阵, 使用该 Ρ列子矩阵组成译码矩阵具体为, 该处理器生成与该 Ρ 列子矩阵的移位值相同的 Ρ列子矩阵作为该译码矩阵中的 Ρ列子矩阵。
结合第二种可能的实现方式, 在第四种可能的实现方式中, 该特定的 Ρ 列子矩阵的特征为移位值, 该处理器根据该特定的 Ρ列子矩阵的特征, 生成 P列子矩阵, 使用该 P列子矩阵组成译码矩阵具体为, 该处理器对该特定的 P列子矩阵中的每一个子矩阵的移位值进行除以预设值的取余操作, 得到的 余数作为该译码矩阵的 P列子矩阵的移位值。
结合第三方面或上述任一种可能的实现方式,在第五种可能的实现方式 中, 该处理器确定对应于信号质量的译码参数信息具体为, 该处理器从译码 参数表中查询对应于该信号质量的译码参数信息。
结合第三方面或上述任一种可能的实现方式,在第六种可能的实现方式 中, 该译码器, 包括: 延迟电路, 用于根据该处理器所控制的延迟时间, 调 整译码的延迟时间。
根据本发明实施例所提供的方法和设备, 可以实现对不同码率的数据进 行译码。 也就是说, 实现了同一套设备对不同码率的数据进行译码。 此外, 由于译码所用的译码矩阵都是根据译码参数信息和同一套译码母矩阵中确 定的。 因此, 不需要存储多个矩阵。 这样, 就能够降低实现的复杂度。 并且, 译码矩阵的矩阵列重不会发生改变, 因此不会影响码字的误码平层和增益性 能。 附图说明
为了更清楚地说明本发明实施例的技术方案, 下面将对本发明实施例中 所需要使用的附图作筒单地介绍, 显而易见地, 下面所描述的附图仅仅是本 发明的一些实施例, 对于本领域普通技术人员来讲, 在不付出创造性劳动的 前提下, 还可以根据这些附图获得其他的附图。
图 1是根据本发明实施例提供的译码方法的示意性流程图。
图 2是一个确定译码矩阵的示意图。
图 3是另一个确定译码矩阵的示意图。
图 4是另一个确定译码矩阵的示意图。
图 5是根据本发明实施例提供的设备的结构框图。
图 6是根据本发明实施例提供的设备的结构框图。 具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行 清楚、 完整地描述, 显然, 所述的实施例是本发明的一部分实施例, 而不是 全部实施例。 基于本发明中的实施例, 本领域普通技术人员在没有做出创造 性劳动的前提下所获得的所有其他实施例, 都应属于本发明保护的范围。
应理解, 本发明实施例的技术方案可以应用于数字通信系统该和光通信 系统。 本发明所应用的系统采用 FEC技术, 并且具体地, 采用 LDPC码。
本发明实施例中所称的第一设备和第二设备,可以是通过光通信系统中 的设备, 也可以是数字通信系统中的设备。
图 1是根据本发明实施例提供的译码方法的示意性流程图。 图 1所示的 方法是由第一设备执行的。
101 , 确定对应于信号质量的译码参数信息, 其中该译码参数信息包括 译码矩阵选择规则、 译码矩阵列数 P、 译码迭代次数、 译码延迟时间和调制 阶数。
其中, 该信号质量可以是第一设备接收到的数据的信噪比
( Signal-to-Noise Ratio, SNR )信号质量。 该信号质量还可以是 Q因子或者 第一设备与第二设备传输距离等。
102, 根据译码矩阵选择规则、 译码矩阵列数 P和译码母矩阵, 确定译 码矩阵, 其中, 该译码母矩阵由 M*N个子矩阵组成, 该译码矩阵由 M*P个 子矩阵组成, M、 N和 P均为正整数且 P小于等于 N。
具体地, 该译码母矩阵为准循环低密度奇偶校验( Quasi-Cyclic LDPC,
QC-LDPC ) QC-LDPC码校验矩阵, 该译码母矩阵中的子矩阵和该译码矩阵 中的子矩阵为循环矩阵。该译码矩阵选择规则是在设计阶段根据设计的需要 确定的, 一旦该译码矩阵选择规则确定之后, 根据该译码矩阵选择规则、 译 码矩阵列数 P和译码母矩阵确定出的译码矩阵是唯一的,并且该译码矩阵与 接收到的数据在编码时所用的编码矩阵是对应的。
103, 根据该调制阶数, 确定调制模式。
104, 根据该调制模式, 对接收到第二设备发送的数据进行解调, 其中 该数据是第二设备根据编码矩阵进行编码和调制的, 该编码矩阵对应于该译 码矩阵。
105 , 根据该译码迭代次数和该译码延迟时间, 使用该译码矩阵对解调 的数据进行译码。
根据图 1所示的方法, 第一设备可以通过估计信号质量, 确定对应于该 信号质量的编码参数信息以及译码参数信息, 并将该编码参数信息配置给第 二设备, 以便第二设备根据该编码参数信息对数据进行编码, 而该编码参数 信息是与该译码参数信息对应的。 这样, 第一设备就可以根据使用该译码参 数信息确定的译码矩阵对接收到的第二设备发送的数据进行译码。 第一设备 可以根据不同的信号质量确定不同的译码矩阵, 而不同的译码矩阵也对应着 不同的码率。 这样, 第一设备可以实现对不同码率的数据进行译码。 也就是 说, 实现了同一套设备对不同码率的数据进行译码。 此外, 第一设备译码所 用的译码矩阵都是根据译码参数信息和同一套译码母矩阵中确定的。 因此, 第一设备不需要存储多个矩阵。 这样, 就能够降低实现的复杂度。 并且, 译 码矩阵的矩阵列重不会发生改变, 因此不会影响码字的误码平层和增益性 能。
具体地, 该确定对应于信号质量的译码参数信息, 包括: 从译码参数表 中查询到该信号质量对应的译码参数信息。译码参数表是在设计阶段确定并 存储在第一设备中的, 其中该译码参数表包括有不同码率下的译码参数信 息, 该不同码率下的译码参数信息可以与信号质量相对应。 这样, 在确定了 信号质量之后,就可以直接通过查表的方式确定出与该信号质量相对应的译 码参数信息。该译码参数表中不同码率下的译码参数信息中的相关参数均满 足以下公式:
(c * (v + A) * fer) *r
其中, B表示系统波特率, V表示译码矩阵列数, c表示译码矩阵行数, Z表示译码矩阵的子矩阵大小, clc为译码器的时钟频率, Iter为译码迭代次 数, Δ为译码延迟时间, T为调制阶数。
进一步, 在设计阶段, 可以使用公式 1.1确定译码延迟时间。 具体来说, 在确定了第一设备、 第二设备和译码母矩阵的情况下, 系统波特率、 译码器 的时钟频率和调制阶数、对应于不同码率的译码矩阵的大小和译码矩阵的子 矩阵的大小也就确定了。 通过仿真可以确定性能好(例如增益性好 )的译码 迭代次数。 此时, 公式 1.1中除译码延迟时间外的其他参数均是已知量。 因 此可以确定出译码延迟时间。
进一步, 可以采用以下公式计算由 M*N个子矩阵组成的译码母矩阵的 码率: 其中, 表示该译码母矩阵的码率, M表示组成译码母矩阵的子矩阵 的行数, N表示组成译码母矩阵的子矩阵的列数。
进一步, 可以采用以下公式计算由 M*P个子矩阵组成的译码矩阵的码 率: Bd -^ 1.3 a p 其中, 表示该译码矩阵的码率, M表示组成译码矩阵的子矩阵的行 数, P表示组成译码矩阵的子矩阵的列数。
可选的, 作为一个实施例, 该译码矩阵选择规则可以是从该译码母矩阵 中选择特定的 P列子矩阵作为组成该译码矩阵的 P列子矩阵,并且该译码矩 阵的 P列子矩阵的排列次序与该特定的 P列子矩阵的排列次序相同。特定的 P列子矩阵的选择方式可以包括: 可以从特定列 (例如第一列)开始选择连 续 P列子矩阵作为该特定的 P列子矩阵,也可以规定为预先设定好的该特定 的 P列子矩阵是该译码母矩阵中的哪几列子矩阵, 还可以是从为特定列(例 如第一列)开始选择符合预设条件的 P列子矩阵。 该预设条件可以是列向移 位值小于预设值的列, 移位值用于表示即子矩阵的第一行的第一个取值为 1 的元素所在的位置。 也就是说, 如果从一列子矩阵中的每一个子矩阵的移位 值均小于该预设值,则该列子矩阵可以是属于该特定的 P列子矩阵的一列子 矩阵。 需要注意的是, 该特定的 P列子矩阵的选择方式也是在设计阶段设计 译码矩阵选择规则时规定好的。 也就是说, 一旦译码矩阵选择规则确定了, 该特定的 P列子矩阵的选择方式也就确定了。 此外, 上述几种特定的 P列子 矩阵的选择方式仅是为了说明可以怎样选择该特定的 P列子矩阵。本领域技 术人员还可以设计出其他的选择方式。
可选的, 作为另一个实施例, 该译码矩阵选择规则可以是从该译码母矩 阵中选择出特定的 P列子矩阵,根据该特定的 P列子矩阵的特征, 生成 P列 子矩阵作为组成译码矩阵的 P列子矩阵,并且该译码矩阵的 P列子矩阵的排 列次序与该特定的 P列子矩阵的排列次序相同。特定的 P列子矩阵的选择方 式可以包括: 可以从特定列 (例如第一列)开始选择连续 P列子矩阵作为该 特定的 P列子矩阵,也可以规定为预先设定好的该特定的 P列子矩阵是该译 码母矩阵中的哪几列子矩阵, 还可以是从为特定列 (例如第一列)开始选择 符合预设条件的 P列子矩阵。 典型的子矩阵的特征是移位值, 该预设条件可 以是列向移位值小于预设值的列, 也就是说, 如果从一列子矩阵中的每一个 子矩阵的移位值均小于该预设值,则该列子矩阵可以是属于该特定的 P列子 矩阵的一列子矩阵。 需要注意的是, 该特定的 P列子矩阵的选择方式也是在 设计阶段设计译码矩阵选择规则时规定好的。 也就是说, 一旦译码矩阵选择 规则确定了, 该特定的 P列子矩阵的选择方式也就确定了。 此外, 上述几种 特定的 P列子矩阵的选择方式仅是为了说明可以怎样选择该特定的 P列子矩 下面将结合图 2至图 4的具体实施例对本发明进行进一步描述, 需要说 明的是, 图 2至图 4的实施例仅是为了帮助更好的理解本发明, 而不是对本 发明的限制。 换句话说, 图 2至图 4中的译码母矩阵的大小、 译码母矩阵中 的子矩阵的移位值等都可以根据需要进行设计, 并不限于这三个图中所示的 译码母矩阵以及译码矩阵。
图 2是一个确定译码矩阵的示意图。
图 2包括译码母矩阵和根据该译码母矩阵确定的译码矩阵。 图 2所示的 译码母矩阵由 4*16个子矩阵组成。 图 2中每一个标有数字的小方框代表一 个 750*750的子矩阵, 子矩阵为单位右移位循环矩阵, 小方框中的数字表示 子矩阵中的第一行 "1" 的位置(即移位值)。 根据公式 1.2和公式 1.3计算 出图 2所示的译码母矩阵的码率为 0.75 , 译码矩阵的码率为 0.42。
图 2所示的实施例中,该译码矩阵选择规则为从该译码母矩阵中选择特 定的 P列子矩阵作为组成该译码矩阵的 P列子矩阵,并且该译码矩阵的 P列 子矩阵的排列次序与该特定的 P列子矩阵的排列次序相同。 此外, 该译码矩 阵选择规则中的特定的 P列子矩阵的选择方式为从第一列开始选择连续的 P 列子矩阵。
这样,如果第一设备确定根据信号质量确定出的译码矩阵的列数 P为 7, 那么第一设备就可以根据该译码矩阵选择规则从译码母矩阵的第一列开始 连续选择 7列子矩阵。 可以看出, 译码矩阵中子矩阵的排列顺序与特定的 P 列矩阵在译码母矩阵中的排列顺序相同。
图 3是另一个确定译码矩阵的示意图。 图 3包括译码母矩阵和根据该译 码母矩阵确定的译码矩阵。 图 3所示的译码母矩阵由 4* 16个子矩阵组成, 译码母矩阵中的子矩阵大小为 750*750。 图 3中每一个标有数字的小方框代 表译码矩阵的子矩阵, 子矩阵为单位右移位循环矩阵, 小方框中的数字表示 子矩阵中的第一行 "1" 的位置(即移位值)。 根据公式 1.2和公式 1.3计算 出图 3所示的译码母矩阵的码率为 0.75 , 译码矩阵的码率为 0.42。
图 3的实施例中, 该译码矩阵选择规则为从该译码母矩阵中选择出特定 的 P列子矩阵,根据该特定的 P列子矩阵的特征, 生成 P列子矩阵作为组成 译码矩阵的 P列子矩阵,并且该译码矩阵的 P列子矩阵的排列次序与该特定 的 P列子矩阵的排列次序相同。 此外, 该译码矩阵选择规则中的特定的 P列 子矩阵的选择方式为从第一列开始选择连续的 P列子矩阵。 并且, 更为具体 地, 图 3中的该根据特定的 P列子矩阵的特征, 生成 P列子矩阵为: 对该特 定的 P列子矩阵中的每一个子矩阵的移位值进行除以预设值的取余操作,得 到的余数作为新的子矩阵的移位值,其中该预设值为 500,该特征为移位值。 可以理解的是, 除了对子矩阵的移位值进行除以预设值的取余操作外, 本领 域技术人员还可以设计出其他的对移位值的操作(例如进行减法操作、 加法 操作等)得到新生成的 P列子矩阵的移位值。
这样,如果第一设备确定根据信号质量确定出的译码矩阵的列数 P为 7, 那么第一设备就可以根据该译码矩阵选择规则从译码母矩阵的第一列开始 连续选择 7列子矩阵, 然后对这 7列子矩阵中每一个子矩阵的移位值进行除 以 500的取余操作, 得到的余数作为新生成的子矩阵的移位值。 并且, 进一 步, 该新生成的子矩阵的大小可以是 500*500的矩阵。 这样, 就可以得到图 3所示的译码矩阵。 可以看出, 译码矩阵中子矩阵的排列顺序与特定的 P列 矩阵在译码母矩阵中的排列顺序相同。
图 4是另一个确定译码矩阵的示意图。 图 4包括译码母矩阵和根据该译 码母矩阵确定的译码矩阵。 图 4所示的译码母矩阵由 4*16个子矩阵组成, 译码母矩阵中的子矩阵大小为 750*750。 图 4中每一个标有数字的小方框代 表译码矩阵的子矩阵, 子矩阵为单位右移位循环矩阵, 小方框中的数字表示 子矩阵中的第一行 "1" 的位置(即移位值)。 根据公式 1.2和公式 1.3计算 出图 4所示的译码母矩阵的码率为 0.75 , 译码矩阵的码率为 0.42。
可选的, 作为一个实施例, 在图 4所示的实施例中, 该译码矩阵选择规 则可以是从该译码母矩阵中选择特定的 P列子矩阵作为组成该译码矩阵的 P 列子矩阵,并且该译码矩阵的 P列子矩阵的排列次序与该特定的 P列子矩阵 的排列次序相同。 此外, 该译码矩阵选择规则中的特定的 P列子矩阵的选择 方式为从第一列开始选择列向移位值小于预设值的列, 并且具体地该预设值 为 500。 这样, 如果第一设备确定根据信号质量确定出的译码矩阵的列数 P 为 7, 那么第一设备就可以根据该译码矩阵选择规则从译码母矩阵的第一列 子矩阵开始选择列向移位值小于 500的子矩阵列。 可以看出, 译码矩阵中子 矩阵的排列顺序与特定的 P列矩阵在译码母矩阵中的排列顺序相同。 此外, 在该实施例中, 该译码矩阵中的子矩阵的大小为 750*750。
可选的, 作为另一个实施例, 在图 4所示的实施例中, 该译码矩阵选择 规则为从该译码母矩阵中选择出特定的 P列子矩阵,根据该特定的 P列子矩 阵的特征, 生成 P列子矩阵作为组成译码矩阵的 P列子矩阵, 并且该译码矩 阵的 P列子矩阵的排列次序与该特定的 P列子矩阵的排列次序相同。 此外, 该译码矩阵选择规则中的特定的 P 列子矩阵的选择方式为从第一列开始选 择列向移位值小于预设值的列, 并且具体地该预设值为 500。 并且, 更为具 体地, 图 4中的该根据特定的 P列子矩阵的特征, 生成 P列子矩阵为: 生成 与该特定的 P列子矩阵的特征相同的 P列子矩阵作为该译码矩阵中的 P列子 矩阵, 其中该特征为移位值。 这样, 如果第一设备确定根据信号质量确定出 的译码矩阵的列数 P为 7, 那么第一设备就可以根据该译码矩阵选择规则从 译码母矩阵的第一列子矩阵开始选择列向移位值小于 500的子矩阵列。并且 使用这些子矩阵的移位值生成新的 P列子矩阵,使用新生成的 P列子矩阵作 为该译码矩阵中的 P列子矩阵。 并且, 进一步, 该新生成的子矩阵的大小可 以是 500*500的矩阵。 可以看出, 译码矩阵中子矩阵的排列顺序与特定的 P 列矩阵在译码母矩阵中的排列顺序相同。 此外, 在该实施例中, 该译码矩阵 中的子矩阵的大小为 500*500。
图 5是根据本发明实施例提供的设备的结构框图。 图 5所示的设备可以 执行图 1中第一设备执行的各个步骤。 图 2至图 4所示的具体实施例可以由 图 5所示的设备执行。 如图 5所示, 设备 500包括: 判断单元 501、 控制单 元 502、 接收单元 503、 解调单元 504和译码单元 505。
判断单元 501 , 用于确定对应于信号质量的译码参数信息, 其中该译码 参数信息包括译码矩阵选择规则、 译码矩阵列数 P、 译码迭代次数、 译码延 迟时间和调制阶数。
控制单元 502,根据译码矩阵选择规则、译码矩阵列数 P和译码母矩阵, 确定译码矩阵, 其中, 该译码母矩阵由 M*N个子矩阵组成, 该译码矩阵由 M*P个子矩阵组成, M、 N和 P均为正整数且 P小于等于 N。 具体地, 该译码母矩阵为准循环低密度奇偶校验( Quasi-Cyclic LDPC, QC-LDPC ) QC-LDPC码校验矩阵, 该译码母矩阵中的子矩阵和该译码矩阵 中的子矩阵为循环矩阵。该译码矩阵选择规则是在设计阶段根据设计的需要 确定的, 一旦该译码矩阵选择规则确定之后, 根据该译码矩阵选择规则、 译 码矩阵列数 P和译码母矩阵确定出的译码矩阵是唯一的,并且该译码矩阵与 接收到的数据在编码时所用的编码矩阵是对应的。
控制单元 502, 还用于根据该译码迭代次数和该译码延迟时间, 控制译 码单元 503在译码过程中的译码迭代次数和延迟时间。
控制单元 502, 还用于根据该调制阶数, 确定调制模式。
具体地, 该调制模式可以是正交相移键控 (Quadrature Phase Shift
Keying, QPSK )、 18-QAM ( Quadrature Amplitude Modulation, 正交幅度调 制)、 32-QAM等。
接收单元 503, 用于接收第二设备发送的数据。
解调单元 504, 根据该调制模式, 对接收到第二设备发送的数据进行解 调, 其中该数据是第二设备根据编码矩阵进行编码的, 该编码矩阵对应于该 译码矩阵。
译码单元 505, 用于使用该译码矩阵并根据控制单元 502所控制的迭代 次数和延迟时间, 对解调单元 504解调的数据进行译码。
图 5所示的设备 500可以通过估计信号质量,确定对应于该信号质量的 编码参数信息以及译码参数信息, 并将该编码参数信息配置给第二设备, 以 便第二设备根据该编码参数信息对数据进行编码, 而该编码参数信息是与该 译码参数信息对应的。 这样, 设备 500就可以根据使用该译码参数信息确定 的译码矩阵对接收到的第二设备发送的数据进行译码。设备 500可以根据不 同的信号质量确定不同的译码矩阵, 而不同的译码矩阵也对应着不同的码 率。 这样, 设备 500可以实现对不同码率的数据进行译码。 也就是说, 实现 了同一套设备对不同码率的数据进行译码。 此外, 设备 500译码所用的译码 矩阵都是根据译码参数信息和同一套译码母矩阵中确定的。 因此。 设备 500 不需要存储多个矩阵。 并且, 译码矩阵的矩阵列重不会发生改变, 因此不会 影响码字的误码平层和增益性能。
可选的作为一个实施例, 控制单元 502, 具体用于从该译码母矩阵中选 择特定的 P列子矩阵作为组成该译码矩阵的 P列子矩阵,其中该译码矩阵的 P列子矩阵的排列次序与该特定的 P列子矩阵的排列次序相同。 具体地, 控 制单元 502, 可以从特定列 (例如第一列)开始选择连续 P列子矩阵作为该 特定的 P列子矩阵。也可以规定为预先设定好的该特定的 P列子矩阵是该译 码母矩阵中的哪几列子矩阵,控制单元 502可以直接从译码母矩阵中确定出 该特定的 P列子矩阵。 控制单元 502还可以从为特定列 (例如第一列)开始 选择符合预设条件的 p列子矩阵。该预设条件可以是列向移位值小于预设值 的列, 也就是说, 如果从一列子矩阵中的每一个子矩阵的移位值均小于该预 设值, 则该列子矩阵可以是属于该特定的 P列子矩阵的一列子矩阵。 需要注 意的是,该特定的 P列子矩阵的选择方式也是在设计阶段设计译码矩阵选择 规则时规定好的。 也就是说, 一旦译码矩阵选择规则确定了, 该特定的 P列 子矩阵的选择方式也就确定了。 此外, 上述几种特定的 P列子矩阵的选择方 式仅是为了说明可以怎样选择该特定的 P列子矩阵。本领域技术人员还可以 设计出其他的选择方式。
可选的, 作为另一个实施例, 控制单元 502, 具体用于从该译码母矩阵 中选择出特定的 P列子矩阵,根据该特定的 P列子矩阵的特征, 生成 P列子 矩阵, 使用该 P列子矩阵组成译码矩阵, 其中该译码矩阵的 P列子矩阵的排 列次序与该特定的 P列子矩阵的排列次序相同。 具体地, 控制单元 502, 可 以从特定列(例如第一列)开始选择连续 P列子矩阵作为该特定的 P列子矩 阵。也可以规定为预先设定好的该特定的 P列子矩阵是该译码母矩阵中的哪 几列子矩阵,控制单元 502可以直接从译码母矩阵中确定出该特定的 P列子 矩阵。 控制单元 502还可以从为特定列 (例如第一列)开始选择符合预设条 件的 P列子矩阵。该预设条件可以是列向移位值小于预设值的列,也就是说, 如果从一列子矩阵中的每一个子矩阵的移位值均小于该预设值, 则该列子矩 阵可以是属于该特定的 P列子矩阵的一列子矩阵。 需要注意的是, 该特定的 P列子矩阵的选择方式也是在设计阶段设计译码矩阵选择规则时规定好的。 也就是说, 一旦译码矩阵选择规则确定了, 该特定的 P列子矩阵的选择方式 也就确定了。 此外, 上述几种特定的 P列子矩阵的选择方式仅是为了说明可 以怎样选择该特定的 P列子矩阵。本领域技术人员还可以设计出其他的选择 方式。
进一步, 译码单元 505包括延迟子单元 515 , 用于在译码过程中根据控 制单元 502所控制的延迟时间, 调整译码的延迟时间。 进一步, 该延迟子单 元 515位于应用更新处理子单元 525和逆交换网络子单元 535之间。
图 6是根据本发明实施例提供的设备的结构框图。 图 6所示的设备可以 执行图 1中第一设备执行的各个步骤。。 图 2至图 4所示的具体实施例可以 由图 6所示的设备执行。 如图 6所示, 设备 600包括: 存储器 601、 处理器 602、 接收器 603、 解调器 604和译码器 605。
存储器 601 , 用于存储程序。
处理器 602,用于执行存储器 601存储的所述程序,该程序被处理器 602 执行时, 用于确定对应于信号质量的译码参数信息, 该译码参数信息包括译 码矩阵选择规则、 译码矩阵列数 P、 译码迭代次数、 译码延迟时间和调制阶 数,根据译码矩阵选择规则、译码矩阵列数 P和译码母矩阵,确定译码矩阵, 其中, 该译码母矩阵由 M*N个子矩阵组成, 该译码矩阵由 M*P个子矩阵组 成, M、 N和 P均为正整数且 P小于等于 N, 根据该译码迭代次数和该译码 延迟时间, 控制译码器 605在译码过程中的译码迭代次数和延迟时间, 根据 该调制阶数, 确定调制模式。
具体地, 该译码母矩阵为准循环低密度奇偶校验( Quasi-Cyclic LDPC,
QC-LDPC ) QC-LDPC码校验矩阵, 该译码母矩阵中的子矩阵和该译码矩阵 中的子矩阵为循环矩阵。该译码矩阵选择规则是在设计阶段根据设计的需要 确定的, 一旦该译码矩阵选择规则确定之后, 根据该译码矩阵选择规则、 译 码矩阵列数 P和译码母矩阵确定出的译码矩阵是唯一的,并且该译码矩阵与 接收到的数据在编码时所用的编码矩阵是对应的。
具体地, 该调制模式可以是正交相移键控 (Quadrature Phase Shift Keying, QPSK )、 18-QAM ( Quadrature Amplitude Modulation, 正交幅度调 制)、 32-QAM等。
接收器 603 , 用于接收第二设备发送的数据。
解调器 604, 用于根据处理器 602确定的调制模式, 对接收器 603接收 到第二设备发送的数据进行解调, 其中该数据是第二设备根据编码矩阵进行 编码的, 该编码矩阵对应于该译码矩阵。
译码器 605 , 还用于使用该译码矩阵并根据处理器 602所控制的迭代次 数和延迟时间, 对解调器 604解调的数据进行译码。
图 6所示的设备 600可以通过估计信号质量,确定对应于该信号质量的 编码参数信息以及译码参数信息, 并将该编码参数信息配置给第二设备, 以 便第二设备根据该编码参数信息对数据进行编码, 而该编码参数信息是与该 译码参数信息对应的。 这样, 设备 600就可以根据使用该译码参数信息确定 的译码矩阵对接收到的第二设备发送的数据进行译码。设备 600可以根据不 同的信号质量确定不同的译码矩阵, 而不同的译码矩阵也对应着不同的码 率。 这样, 设备 600可以实现对不同码率的数据进行译码。 也就是说, 实现 了同一套设备对不同码率的数据进行译码。 此外, 设备 600译码所用的译码 矩阵都是根据译码参数信息和同一套译码母矩阵中确定的。 因此。 设备 600 不需要存储多个矩阵。 并且, 译码矩阵的矩阵列重不会发生改变, 因此不会 影响码字的误码平层和增益性能。
进一步, 处理器确定对应于信号质量的译码参数信息具体为, 处理器
602, 具体用于从该译码参数表中查询与该信号质量对应的译码参数信息。
可选的作为一个实施例, 处理器根据译码矩阵选择规则、 译码矩阵列数 P和译码母矩阵, 确定译码矩阵具体为, 处理器 602, 具体用于从该译码母 矩阵中选择特定的 P列子矩阵作为组成该译码矩阵的 P列子矩阵,其中该译 码矩阵的 P列子矩阵的排列次序与该特定的 P列子矩阵的排列次序相同。具 体地, 处理器 602, 可以从特定列 (例如第一列)开始选择连续 P列子矩阵 作为该特定的 P列子矩阵。也可以规定为预先设定好的该特定的 P列子矩阵 是该译码母矩阵中的哪几列子矩阵, 处理器 602可以直接从译码母矩阵中确 定出该特定的 P列子矩阵。 处理器 602还可以从为特定列 (例如第一列)开 始选择符合预设条件的 P列子矩阵。该预设条件可以是列向移位值小于预设 值的列, 也就是说, 如果从一列子矩阵中的每一个子矩阵的移位值均小于该 预设值, 则该列子矩阵可以是属于该特定的 P列子矩阵的一列子矩阵。 需要 注意的是,该特定的 P列子矩阵的选择方式也是在设计阶段设计译码矩阵选 择规则时规定好的。 也就是说, 一旦译码矩阵选择规则确定了, 该特定的 P 列子矩阵的选择方式也就确定了。 此外, 上述几种特定的 P列子矩阵的选择 方式仅是为了说明可以怎样选择该特定的 P列子矩阵。本领域技术人员还可 以设计出其他的选择方式。
可选的, 作为另一个实施例, 处理器根据译码矩阵选择规则、 译码矩阵 列数 P和译码母矩阵, 确定译码矩阵具体为, 处理器 602, 具体用于从该译 码母矩阵中选择出特定的 P列子矩阵, 根据该特定的 P列子矩阵的特征, 生 成 P列子矩阵,使用该 P列子矩阵组成译码矩阵, 其中该译码矩阵的 P列子 矩阵的排列次序与该特定的 P 列子矩阵的排列次序相同。 具体地, 处理器 602, 可以从特定列 (例如第一列)开始选择连续 P列子矩阵作为该特定的 P列子矩阵。 也可以规定为预先设定好的该特定的 P列子矩阵是该译码母矩 阵中的哪几列子矩阵,处理器 602可以直接从译码母矩阵中确定出该特定的 P列子矩阵。 处理器 602还可以从为特定列 (例如第一列)开始选择符合预 设条件的 P列子矩阵。 该预设条件可以是列向移位值小于预设值的列, 也就 是说, 如果从一列子矩阵中的每一个子矩阵的移位值均小于该预设值, 则该 列子矩阵可以是属于该特定的 P列子矩阵的一列子矩阵。 需要注意的是, 该 特定的 P 列子矩阵的选择方式也是在设计阶段设计译码矩阵选择规则时规 定好的。 也就是说, 一旦译码矩阵选择规则确定了, 该特定的 P列子矩阵的 选择方式也就确定了。 此外, 上述几种特定的 P列子矩阵的选择方式仅是为 了说明可以怎样选择该特定的 P列子矩阵。本领域技术人员还可以设计出其 他的选择方式。
进一步, 译码器 605包括延迟电路 615 , 用于在译码过程中根据控制单 元所控制的延迟时间, 调整译码的延迟时间, 其中该延迟电路 615位于应用 更新处理电路 625和逆交换网络电路 635之间。
本领域普通技术人员可以意识到, 结合本文中所公开的实施例描述的各 示例的单元及算法步骤, 能够以电子硬件、 或者计算机软件和电子硬件的结 合来实现。 这些功能究竟以硬件还是软件方式来执行, 取决于技术方案的特 定应用和设计约束条件。 专业技术人员可以对每个特定的应用来使用不同方 法来实现所描述的功能, 但是这种实现不应认为超出本发明的范围。
所属领域的技术人员可以清楚地了解到, 为描述的方便和筒洁, 上述描 述的系统、 装置和单元的具体工作过程, 可以参考前述方法实施例中的对应 过程, 在此不再赘述。
在本申请所提供的几个实施例中, 应该理解到, 所揭露的系统、 装置和 方法, 可以通过其它的方式实现。 例如, 以上所描述的装置实施例仅仅是示 意性的, 例如, 所述单元的划分, 仅仅为一种逻辑功能划分, 实际实现时可 以有另外的划分方式, 例如多个单元或组件可以结合或者可以集成到另一个 系统, 或一些特征可以忽略, 或不执行。 另一点, 所显示或讨论的相互之间 的耦合或直接耦合或通信连接可以是通过一些接口, 装置或单元的间接耦合 或通信连接, 可以是电性, 机械或其它的形式。 所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作 为单元显示的部件可以是或者也可以不是物理单元, 即可以位于一个地方, 或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或 者全部单元来实现本实施例方案的目的。
另外, 在本发明各个实施例中的各功能单元可以集成在一个处理单元 中, 也可以是各个单元单独物理存在, 也可以两个或两个以上单元集成在一 个单元中。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使 用时, 可以存储在一个计算机可读取存储介质中。 基于这样的理解, 本发明 的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部 分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质 中, 包括若干指令用以使得一台计算机设备(可以是个人计算机, 服务器, 或者网络设备等)或处理器(processor )执行本发明各个实施例所述方法的 全部或部分步骤。 而前述的存储介质包括: U盘、 移动硬盘、 只读存储器 ( ROM , Read-Only Memory ), 随机存取存储器 (RAM , Random Access Memory )、 磁碟或者光盘等各种可以存储程序代码的介质。
以上所述, 仅为本发明的具体实施方式, 但本发明的保护范围并不局限 于此, 任何熟悉本技术领域的技术人员在本发明揭露的技术范围内, 可轻易 想到的变化或替换, 都应涵盖在本发明的保护范围之内, 因此本发明的保护 范围应以权利要求的保护范围为准。

Claims

权利要求
1、 一种译码方法, 其特征在于, 所述方法由第一设备执行, 所述方法 包括:
确定对应于信号质量的译码参数信息,所述译码参数信息包括译码矩阵 选择规则、 译码矩阵列数 P、 译码迭代次数、 译码延迟时间和调制阶数; 根据所述译码矩阵选择规则、 所述译码矩阵列数 P和译码母矩阵, 确定 译码矩阵,其中所述译码母矩阵由 M*N个子矩阵组成,所述译码矩阵由 M*P 个子矩阵组成, M、 N和 P均为正整数且 P小于 N;
根据所述调制阶数, 确定调制模式;
根据所述调制模式, 对接收到的第二设备发送的数据进行解调, 其中所 述数据是所述第二设备根据编码矩阵编码的,所述编码矩阵对应于所述译码 矩阵;
根据所述以译码迭代次数和所述译码延迟时间,使用所述译码矩阵对解 调的数据进行译码。
2、 如权利要求 1所述的方法, 其特征在于, 所述译码矩阵选择规则为 矩阵,并且所述译码矩阵的 P列子矩阵的排列次序与所述特定的 P列子矩阵 的排列次序相同。
3、 如权利要求 1所述的方法, 其特征在于, 所述译码矩阵选择规则为 从所述译码母矩阵中选择出特定的 P列子矩阵,根据所述特定的 P列子矩阵 的特征, 生成 P列子矩阵作为组成所述译码矩阵的 P列子矩阵, 并且所述译 码矩阵的 P列子矩阵的排列次序与所述特定的 P列子矩阵的排列次序相同。
4、 如权利要求 3所述的方法, 其特征在于, 所述特定的 P列子矩阵的 特征为移位值,
所述根据所述特定的 P列子矩阵的特征,生成 P列子矩阵作为组成所述 译码矩阵的 P列子矩阵, 包括:
生成与所述 P列子矩阵的移位值相同的 P列子矩阵作为所述译码矩阵中 的 P列子矩阵。
5、 如权利要求 3所述的方法, 其特征在于, 所述特定的 P列子矩阵的 特征为移位值,
所述根据所述特定的 P列子矩阵的特征,生成 P列子矩阵作为组成所述 译码矩阵的 p列子矩阵, 包括:
对所述特定的 P 列子矩阵中的每一个子矩阵的移位值进行除以预设值 的取余操作, 得到的余数作为所述译码矩阵的 P列子矩阵的移位值。
6、 如权利要求 1-5 中任一项所述的方法, 其特征在于, 所述确定对应 于信号质量的译码参数信息, 包括:
从译码参数表中查询对应于所述信号质量的译码参数信息。
7、 一种设备, 其特征在于, 所述设备包括判断单元、 控制单元、 接收 单元、 解调单元和译码单元,
所述判断单元, 用于确定对应于信号质量的译码参数信息, 其中所述译 码参数信息包括译码矩阵选择规则、 译码矩阵列数 P、 译码迭代次数、 译码 延迟时间和调制阶数;
所述控制单元, 用于根据所述译码矩阵选择规则、 所述译码矩阵列数 P 和译码母矩阵, 确定译码矩阵, 其中, 所述译码母矩阵由 M*N个子矩阵组 成, 所述译码矩阵由 M*P个子矩阵组成, M、 N和 P均为正整数且 P小于 等于 N;
所述控制单元, 还用于根据所述译码迭代次数和所述译码延迟时间, 控 制译码过程中的译码迭代次数和延迟时间;
所述控制单元, 还用于根据所述调制阶数, 确定调制模式;
所述接收单元, 用于接收第二设备发送的数据;
所述解调单元, 根据所述调制模式, 对接收到第二设备发送的数据进行 解调, 其中所述数据是第二设备根据编码矩阵进行编码的, 所述编码矩阵对 应于所述译码矩阵;
所述译码单元, 用于使用所述译码矩阵并根据所述控制单元所控制的迭 代次数和延迟时间, 对所述解调单元解调的数据进行译码。
8、 如权利要求 7所述的设备, 其特征在于, 所述控制单元, 具体用于 矩阵,其中所述译码矩阵的 P列子矩阵的排列次序与所述特定的 P列子矩阵 的排列次序相同。
9、 如权利要求 7所述的设备, 其特征在于, 所述控制单元, 具体用于 从所述译码母矩阵中选择出特定的 P列子矩阵,根据所述特定的 P列子矩阵 的特征, 生成 P列子矩阵, 使用所述 P列子矩阵组成译码矩阵, 其中所述译 码矩阵的 P列子矩阵的排列次序与所述特定的 P列子矩阵的排列次序相同。
10、 如权利要求 9所述的方法, 其特征在于, 所述特定的 P列子矩阵的 特征为移位值,
所述控制单元,具体用于生成与所述 P列子矩阵的移位值相同的 P列子 矩阵作为所述译码矩阵中的 P列子矩阵。
11、 如权利要求 9所述的方法, 其特征在于, 所述特定的 P列子矩阵的 特征为移位值,
所述控制单元,具体用于对所述特定的 P列子矩阵中的每一个子矩阵的 移位值进行除以预设值的取余操作,得到的余数作为所述译码矩阵的 P列子 矩阵的移位值。
12、如权利要求 7-11中任一项所述的方法,其特征在于,所述判断单元, 具体用于从译码参数表中查询对应于所述信号质量的译码参数信息。
13、 如权利要求 7-12 中任一项所述的设备, 其特征在于, 所述译码单 元, 包括: 延迟子单元, 用于根据所述控制单元所控制的延迟时间, 调整译 码的延迟时间。
14、 一种设备, 其特征在于, 所述设备包括存储器、 处理器、 接收器、 解调器和译码器,
所述存储器, 用于存储译程序;
所述处理器, 用于执行所述存储器存储的所述程序, 所述程序被所述处 理器执行时, 用于确定对应于信号质量的译码参数信息, 其中所述译码参数 信息包括译码矩阵选择规则、 译码矩阵列数 P、 译码迭代次数、 译码延迟时 间和调制阶数, 根据所述译码矩阵选择规则、 所述译码矩阵列数 p和所述译 码母矩阵, 确定译码矩阵, 其中, 所述译码母矩阵由 M*N个子矩阵组成, 所述译码矩阵由 M*P个子矩阵组成,M、N和 P均为正整数且 P小于等于 N, 根据所述译码迭代次数和所述译码延迟时间,控制译码过程中的译码迭代次 数和延迟时间, 根据所述调制阶数, 确定调制模式;
所述接收器, 用于接收第二设备发送的数据;
所述解调器, 根据所述调制模式, 对接收到第二设备发送的数据进行解 调, 其中所述数据是第二设备根据编码矩阵进行编码的, 所述编码矩阵对应 于所述译码矩阵;
所述译码器, 用于使用所述译码矩阵并根据所述处理器所控制的迭代次 数和延迟时间, 对所述译码器解调的数据进行译码。
15、 如权利要求 14所述的设备, 其特征在于, 所述处理器根据所述译 码矩阵选择规则、所述译码矩阵列数 Ρ和译码母矩阵,确定译码矩阵具体为 , 所述处理器从所述译码母矩阵中选择特定的 Ρ 列子矩阵作为组成所述译码 矩阵的 Ρ列子矩阵,其中所述译码矩阵的 Ρ列子矩阵的排列次序与所述特定 的 Ρ列子矩阵的排列次序相同。
16、 如权利要求 14所述的设备, 其特征在于, 所述处理器根据所述译 码矩阵选择规则、所述译码矩阵列数 Ρ和译码母矩阵,确定译码矩阵具体为 , 所述处理器从所述译码母矩阵中选择出特定的 Ρ列子矩阵,根据所述特定的 Ρ列子矩阵的特征, 生成 Ρ列子矩阵, 使用所述 Ρ列子矩阵组成译码矩阵, 其中所述译码矩阵的 Ρ列子矩阵的排列次序与所述特定的 Ρ列子矩阵的排列 次序相同。
17、 如权利要求 16所述的设备, 其特征在于, 所述特定的 Ρ列子矩阵 的特征为移位值,
所述处理器根据所述特定的 Ρ列子矩阵的特征, 生成 Ρ列子矩阵, 使用 所述 Ρ列子矩阵组成译码矩阵具体为,所述处理器生成与所述 Ρ列子矩阵的 移位值相同的 Ρ列子矩阵作为所述译码矩阵中的 Ρ列子矩阵。
18、 如权利要求 16所述的设备, 其特征在于, 所述特定的 Ρ列子矩阵 的特征为移位值,
所述处理器根据所述特定的 Ρ列子矩阵的特征, 生成 Ρ列子矩阵, 使用 所述 Ρ列子矩阵组成译码矩阵具体为,所述处理器对所述特定的 Ρ列子矩阵 中的每一个子矩阵的移位值进行除以预设值的取余操作,得到的余数作为所 述译码矩阵的 ρ列子矩阵的移位值。
19、 如权利要求 14-18中任一项所述的方法, 其特征在于, 所述处理器 确定对应于信号质量的译码参数信息具体为, 所述处理器从译码参数表中查 询对应于所述信号质量的译码参数信息。
20、如权利要求 14-19中任一项所述的设备, 其特征在于, 所述译码器, 包括: 延迟电路, 用于根据所述处理器所控制的延迟时间, 调整译码的延迟 时间。
PCT/CN2013/087126 2013-11-14 2013-11-14 译码的方法和设备 WO2015070415A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201380002793.4A CN105264801B (zh) 2013-11-14 2013-11-14 译码的方法和设备
PCT/CN2013/087126 WO2015070415A1 (zh) 2013-11-14 2013-11-14 译码的方法和设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2013/087126 WO2015070415A1 (zh) 2013-11-14 2013-11-14 译码的方法和设备

Publications (1)

Publication Number Publication Date
WO2015070415A1 true WO2015070415A1 (zh) 2015-05-21

Family

ID=53056636

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2013/087126 WO2015070415A1 (zh) 2013-11-14 2013-11-14 译码的方法和设备

Country Status (2)

Country Link
CN (1) CN105264801B (zh)
WO (1) WO2015070415A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101242205A (zh) * 2007-02-09 2008-08-13 联想(北京)有限公司 一种每空间子信道的速率和功率控制方法及控制装置
CN102271026A (zh) * 2011-07-27 2011-12-07 东南大学 用于高级长期演进系统上行链路的闭环自适应传输方法
CN102577387A (zh) * 2009-10-30 2012-07-11 松下电器产业株式会社 解码方法、解码装置、编码方法以及编码装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101257365B (zh) * 2008-04-03 2010-08-18 浙江大学 一种基于欧氏几何的可分解的ldpc码编码方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101242205A (zh) * 2007-02-09 2008-08-13 联想(北京)有限公司 一种每空间子信道的速率和功率控制方法及控制装置
CN102577387A (zh) * 2009-10-30 2012-07-11 松下电器产业株式会社 解码方法、解码装置、编码方法以及编码装置
CN102271026A (zh) * 2011-07-27 2011-12-07 东南大学 用于高级长期演进系统上行链路的闭环自适应传输方法

Also Published As

Publication number Publication date
CN105264801B (zh) 2018-10-12
CN105264801A (zh) 2016-01-20

Similar Documents

Publication Publication Date Title
US10439758B2 (en) Receiving apparatus and decoding method thereof
CN109196781B (zh) 使用极化码时的分段码率匹配系统和方法
CN109314524B (zh) 使用通用极化码时通过异构内核进行速率匹配的系统和方法
JP5506878B2 (ja) 低密度パリティ検査符号のパリティ検査行列生成方法
WO2017215495A1 (en) Systems and methods for rate matching when using general polar codes
JP2011514070A (ja) 低密度パリティ検査符号を使用する通信システムにおけるチャネル符号化及び復号化方法並びにその装置
US11838124B2 (en) Receiver and method for processing a signal thereof
JP5436688B2 (ja) 線形ブロック符号を使用する通信システムにおけるパリティ検査行列を生成する方法及び装置とそれを用いる送受信装置及び方法
US9819364B2 (en) Apparatus and method for transmitting/receiving signal in communication system supporting bit-interleaved coded modulation with iterative decoding scheme
KR20170083432A (ko) 레이트 호환 가능 저밀도 패리티 검사 코드를 지원하는 통신 시스템에서 신호를 송신 및 수신하는 장치 및 방법
JP5357250B2 (ja) 埋め込み符号化を用いて不均一誤りを防止するためのシステムおよび方法
US20140173374A1 (en) Methods and apparatus for error coding
CA3080025C (en) Receiving apparatus and decoding method thereof
KR102547369B1 (ko) 수신 장치 및 그의 디코딩 방법
WO2015070415A1 (zh) 译码的方法和设备
WO2016194623A1 (ja) データ処理装置、およびデータ処理方法
JP2010118910A (ja) 無線ネットワーク
KR20220157146A (ko) 극 부호의 부호화 및 복호화를 위한 방법 및 장치
JP2013009037A (ja) 送信装置、送信方法、送信プログラム、受信装置、受信方法及び受信プログラム
JP2012080266A (ja) 復号装置、測定装置、復号方法、測定方法
KR20120102466A (ko) 저밀도 패리티 검사 부호를 사용하는 통신 및 방송 시스템에서 채널 부호화/복호화 방법 및 장치

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201380002793.4

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13897452

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13897452

Country of ref document: EP

Kind code of ref document: A1