WO2015056366A1

WO2015056366A1 - 電源回路、高周波電力増幅回路及び電源制御方法

Info

Publication number: WO2015056366A1
Application number: PCT/JP2014/002464
Authority: WO
Inventors: 清彦高橋
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2013-10-18
Filing date: 2014-05-09
Publication date: 2015-04-23
Anticipated expiration: 2016-04-18
Also published as: US20160254786A1; JPWO2015056366A1; JP6365548B2; US9887670B2

Abstract

電源回路（１０）は、入力信号に基づいて線形増幅信号を生成するリニア増幅部（１１）と、線形増幅信号に基づいて第１の周波数帯域の第１のスイッチング増幅信号を生成する第１のスイッチング増幅部（１２）と、第１のスイッチング増幅信号に基づいて第２の周波数帯域の第２のスイッチング増幅信号を生成する第２のスイッチング増幅部（１３）と、線形増幅信号、第１及び第２のスイッチング増幅信号を合成した合成信号を電源として外部回路へ供給する電源供給部（１４）と、を備えるものである。これにより、電力効率を向上することができる。

Description

電源回路、高周波電力増幅回路及び電源制御方法

　本発明は、電源回路、高周波電力増幅回路及び電源制御方法に関し、特に、入力信号を増幅して電源を生成する電源回路、高周波電力増幅回路及び電源制御方法に関する。

　近年の携帯電話などの無線通信に採用されている変調方式は、高い周波数利用効率を有すると同時に大きなピーク電力対平均電力比（PAPR: Peak to Average Power Ratio）も有している。無線通信の分野で従来から使用されているＡＢ級アンプを用いて振幅変調を行う信号を増幅するには、線形性を維持するために十分なバックオフをとる必要がある。一般的には、このバックオフは少なくともＰＡＰＲと同程度必要となる。これに対して、ＡＢ級アンプの効率は、出力飽和時に最大となり、バックオフが大きくなるほど低下する。このため、ＰＡＰＲの大きな高周波変調信号ほど電力増幅器の電力効率を上げることが難しくなる。

　このようなＰＡＰＲの大きな変調信号を高効率に増幅する電力増幅器として、ポーラ変調型電力増幅器がある。ポーラ変調型電力増幅器では、無線通信に用いられる高周波変調信号を、振幅と位相の極座標成分から生成する。関連する技術として、非特許文献１に記載されているポーラ変調型電力増幅器（高周波電力増幅回路）の例を、図９に示す。

　図９の回路は、高周波変調信号入力端子１０１と、振幅信号入力端子１０２と、電源回路１０３と、高周波電力増幅器１０４と、高周波変調信号出力端子１０５とを備える。また、電源回路１０３は、リニアアンプ１０６と、減算器１０７と、電流検出抵抗１０８と、ヒステリシスコンパレータ１０９と、スイッチングアンプ１１０と、インダクタ１１１と、電力供給端子１１２とを備える。

　高周波変調信号入力端子１０１には、振幅変調や位相変調が施された高調波変調信号を入力し、この高調波変調信号を高周波電力増幅器１０４へと伝達する。振幅信号入力端子１０２には、高周波変調信号入力端子１０１から入力した高調波変調信号のうちの振幅信号を入力する。振幅信号入力端子１０２から入力した信号を、電源回路１０３が高効率に増幅し、電力供給端子１１２から高周波電力増幅器１０４の電源として供給する。高周波電力増幅器１０４は、高周波変調信号入力端子１０１から入力した信号を増幅し、高周波変調信号出力端子１０５へと出力する。

　電源回路１０３は、入力信号を高効率かつ低歪に増幅するためにスイッチングアンプ１１０とリニアアンプ１０６を併設する構造になっている。振幅信号入力端子１０２から入力した振幅信号をリニアアンプ１０６に入力する。リニアアンプ１０６は、出力インピーダンスが低く、入力された信号を線形増幅して出力する。リニアアンプ１０６が出力した信号を、電流検出抵抗１０８を介して電力供給端子１１２に伝達する。

　減算器１０７は、電流検出抵抗１０８の両端と接続し、リニアアンプ１０６の出力信号の電圧から電力供給端子１１２の電圧を引いた値を出力する。このとき、減算器１０７の入力は高インピーダンスになっているため、減算器１０７がリニアアンプ１０６の出力信号と電力供給端子１１２に供給されている電力を大きく消費することは無い。また、電流検出抵抗１０８はインピーダンスが低く設定されており、電流検出抵抗１０８の両端に掛かる電圧は電力供給端子１１２に掛かる電圧に比べて無視できるほど小さい。

　減算器１０７は、減算結果であるの出力信号を、ヒステリシスコンパレータ１０９に入力する。ヒステリシスコンパレータ１０９は、入力信号の正負判定を行い、判定結果をスイッチングアンプ１１０に出力する。ただし、ヒステリシスコンパレータ１０９には、直前の出力状態を保持する機能とヒステリシス幅（Ｖ＿ｈｙｓ）があり、直前の出力がＬｏｗの時は入力信号がＶ＿ｈｙｓ／２以上になったときに出力がＨｉｇｈに反転し、直前の出力がＨｉｇｈの時は入力信号が－Ｖ＿ｈｙｓ／２以下になったときに出力がＬｏｗに反転する。

　スイッチングアンプ１１０は、ヒステリシスコンパレータ１０９から入力した信号を増幅し、インダクタ１１１を介して電力供給端子１１２に出力する。このとき、スイッチングアンプ１１０からインダクタ１１１を介して供給される電流と、リニアアンプ１０６から電流検出抵抗１０８を介して供給される電流とを合成して、電力供給端子１１２から電源を供給する。

　上記の電源回路１０３では、リニアアンプ１０６の線形性とスイッチングアンプ１１０の効率の二つの利点を併せ持つ。これは、電源回路１０３では、出力電圧は低出力インピーダンスのリニアアンプ１０６が決め、出力電流の大半は高効率なスイッチングアンプ１１０から供給されているためである。電力供給端子１１２から出力される電流は、リニアアンプ１０６の出力電流とスイッチングアンプ１１０の出力電流の合計である。電力供給端子１１２の電位は出力インピーダンスが低いリニアアンプ１０６によって決められる。電力供給端子１１２の電位を目標の値に保つために、リニアアンプ１０６からは電流が供給される。リニアアンプ１０６の出力電流を電流検出抵抗１０８とヒステリシスコンパレータ１０９で検出し、リニアアンプ１０６の出力電流が過大にならないようにスイッチングアンプ１１０からの供給電流を調整する。

　以上の方式を取ることにより、非特許文献１では、電力供給端子１１２から出力される電流の殆どがスイッチングアンプ１１０から供給され、リニアアンプ１０６の出力電流はスイッチングアンプ１１０の誤差成分を補正するだけで済む。

Donald F. Kimbal、 Jinho Jeong、 Chin Hsia、 Paul Draxler、 Sandro Lanfranco、 Walter Nagy、 Kevin Linthicum、 Lawrence E. Larson、 Peter M. Asbeck著、「High-Efficiency Envelope-Tracking W-CDMA Base-Station Amplifier Using GaN HFETs」、IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES、 VOL. 54、 NO. 11、 NOVEMBER 2006、pp. 3848-3856

　しかしながら、この非特許文献１に開示された電源回路１０３には以下の課題がある。

　電源回路１０３の課題は、電力効率の更なる向上である。すなわち、電源回路１０３のような関連する技術では、電力効率を向上することが困難である。

　電源回路１０３の電力効率を上げるためには、電力効率の悪いリニアアンプ１０６の出力電流を減らす必要が有る。リニアアンプ１０６の出力電流を減らすには、スイッチングアンプ１１０が増幅する信号の周波数帯域幅を広くとる必要が有る。電源回路１０３においてスイッチングアンプの帯域幅を広げるには、スイッチングアンプ１１０のスイッチング周期を短くする必要が有る。スイッチングアンプ１１０のスイッチング周期を短くすると、スイッチングアンプ１１０の帯域幅は広がるが、スイッチングアンプ１１０の電力効率は劣化する。これは、スイッチングアンプ１１０のＨｉｇｈ－Ｌｏｗ切り替え時に発生する寄生容量の充放電や貫通電流が発生する回数が増えるためである。このため、現実的な電源回路１０３の電力効率は、あるスイッチングアンプ１１０のスイッチング周期で最大となり、このスイッチング周期よりも短くしても長くしても効率改善は見込めない。

　上記の課題は、電源回路１０３が増幅する信号が広帯域になるほど顕著となる。これは、リニアアンプ１０６の出力電流を低くするには、増幅する信号の帯域幅に対してスイッチングアンプ１１０の帯域幅が十分な広さを持っている必要が有り、増幅する信号が広帯域になるほどスイッチング周期を短くする必要が有るためである。

　本発明は、このような課題に鑑み、電力効率を向上することが可能な電源回路、高周波電力増幅回路及び電源制御方法を提供することを目的とする。

　本発明に係る電源回路は、入力信号に基づいて線形増幅信号を生成するリニア増幅部と、前記線形増幅信号に基づいて第１の周波数帯域の第１のスイッチング増幅信号を生成する第１のスイッチング増幅部と、前記第１のスイッチング増幅信号に基づいて第２の周波数帯域の第２のスイッチング増幅信号を生成する第２のスイッチング増幅部と、前記線形増幅信号、前記第１及び第２のスイッチング増幅信号を合成した合成信号を電源として外部回路へ供給する電源供給部と、を備えるものである。

　本発明に係る高周波電力増幅回路は、入力される高周波変調信号を増幅する高周波電力増幅器と、前記高周波変調信号の振幅成分である振幅信号に基づいて線形増幅信号を生成するリニア増幅部と、前記線形増幅信号に基づいて第１の周波数帯域の第１のスイッチング増幅信号を生成する第１のスイッチング増幅部と、前記第１のスイッチング増幅信号に基づいて第２の周波数帯域の第２のスイッチング増幅信号を生成する第２のスイッチング増幅部と、前記線形増幅信号、前記第１及び第２のスイッチング増幅信号を合成した合成信号を電源として前記高周波電力増幅器へ供給する電源供給部と、を備えるものである。

　本発明に係る電源制御方法は、電源回路における電源制御方法であって、前記電源回路は、入力信号に基づいて線形増幅信号を生成し、前記線形増幅信号に基づいて第１の周波数帯域の第１のスイッチング増幅信号を生成し、前記第１のスイッチング増幅信号に基づいて第２の周波数帯域の第２のスイッチング増幅信号を生成し、前記線形増幅信号、前記第１及び第２のスイッチング増幅信号を合成した合成信号を電源として外部回路へ供給するものである。

　本発明によれば、電力効率を向上することが可能な電源回路、高周波電力増幅回路及び電源制御方法を提供することができる。

実施の形態に係る電源回路の概要を説明するための概略構成図である。実施の形態１に係る電源回路の構成を示すブロック図である。実施の形態１に係る高周波電力増幅回路の構成を示すブロック図である。実施の形態２に係る電源回路の構成を示すブロック図である。実施の形態３に係る電源回路の構成を示すブロック図である。実施の形態３に係る電源回路に用いるパルス信号生成器の内部構造を示すブロック図である。実施の形態３に係る電源回路に用いるパルス信号生成器の内部構造を示すブロック図である。実施の形態３に係る電源回路に用いるパルス信号生成器の内部構造を示すブロック図である。非特許文献１に記載のポーラ変調型電力増幅器の構成を示すブロック図である。

（実施の形態の概要）
　実施の形態の説明に先立って、実施の形態の特徴についてその概要を説明する。図１は、実施の形態に係る電源回路の概略構成を示している。

　図１に示すように、実施の形態に係る電源回路１０は、リニア増幅部１１、第１のスイッチング増幅部１２、第２のスイッチング増幅部１３、電源供給部１４を備えている。リニア増幅部１１は、入力信号に基づいて線形増幅信号を生成する。第１のスイッチング増幅部１２は、リニア増幅部１１が生成した線形増幅信号に基づいて、第１の周波数帯域の第１のスイッチング増幅信号を生成する。第２のスイッチング増幅部１３は、第１のスイッチング増幅部１２が生成した第１のスイッチング増幅信号に基づいて、第２の周波数帯域の第２のスイッチング増幅信号を生成する。電源供給部１４は、リニア増幅部１１が生成した線形増幅信号と、第１のスイッチング増幅部１２が生成した第１のスイッチング増幅信号と、第２のスイッチング増幅部１３が生成した第２のスイッチング増幅信号とを合成した合成信号を電源として外部回路へ供給する。

　このように、複数のスイッチング増幅部がそれぞれの周波数帯域の信号を増幅することによりスイッチング増幅部（スイッチングアンプ）の周波数帯域幅を広げることができる。このため、リニア増幅部（リニアアンプ）の出力電流を減らすことが可能となり、その結果、電源回路の電力効率を向上することができる。

（実施の形態１）
　以下、図面を参照して実施の形態１について説明する。本実施の形態は、電源回路において２つのスイッチング増幅部を備える例である。

　図２は、本実施の形態に係る電源回路２０１の構成例を示すブロック図である。図２に示すように、本実施の形態に係る電源回路２０１は、信号入力端子２０２と、リニアアンプ２０３と、第１の電流検出器２０４と、第１のヒステリシスコンパレータ２０５と、第１のスイッチングアンプ２０６と、第２の電流検出器２０７と、第１のローパスフィルタ２０８と、第２のローパスフィルタ２０９と、第２のヒステリシスコンパレータ２１０と、第２のスイッチングアンプ２１１と、第３のローパスフィルタ２１２と、信号出力端子２１３と、を備える。

　信号入力端子２０２は、増幅対象の信号（入力信号）を入力する。リニアアンプ２０３は、信号入力端子２０２から入力した信号を増幅（線形増幅）し、増幅した信号（線形増幅信号）を信号出力端子２１３へと出力する。

　第１の電流検出器２０４は、リニアアンプ２０３が信号出力端子２１３へと出力した信号の電流値（電流成分）を検出し、検出した電流値に応じた信号（第１の検出信号）を出力する。例えば、第１の電流検出器２０４は、図９のような電流検出抵抗１０８と減算器１０７とで構成してもよいし、検出する電流に応じた信号を出力できれば、その他の構成でもよい（第２の電流検出器２０７も同様）。

　第１のヒステリシスコンパレータ２０５は、電流検出器２０４の出力信号を入力し、入力された信号のＨｉｇｈ－Ｌｏｗ判定（正負判定、レベル判定）を行い、判定結果（第１の判定信号）を出力する。第１のスイッチングアンプ２０６は、第１のヒステリシスコンパレータ２０５の出力を入力し、入力された信号を増幅（スイッチング増幅）し、増幅した信号（第１のスイッチング増幅信号）を出力する。第１のスイッチングアンプ２０６は、非反転増幅回路で構成される。例えば、非反転増幅回路の一例として、第１のスイッチングアンプ２０６は、入力信号を反転増幅するバッファ回路２０６ａと、バッファ回路２０６ａを介した信号に応じてスイッチング（ＯＮ／ＯＦＦ）するインバータ回路（スイッチング素子）２０６ｂを備えている。インバータ回路２０６ｂは、電源２０６ｃとＧＮＤとの間に直列接続された２つのＭＯＳトランジスタで構成されている。なお、第２のスイッチングアンプ２１１も第１のスイッチングアンプ２０６と同様の構成である。

　第１のローパスフィルタ（出力ローパスフィルタ）２０８は、第１のスイッチングアンプ２０６の出力信号から高周波成分を取り除き、取り除いた信号（高周波成分除去後の第１のスイッチング増幅信号）を信号出力端子２１３へと出力する。ここで、第１の電流検出器２０４、第１のヒステリシスコンパレータ２０５、第１のスイッチングアンプ２０６、第１のローパスフィルタ２０８が、第１の周波数帯域の第１のスイッチング増幅信号を生成する第１のスイッチング増幅部を構成する。

　第２の電流検出器２０７は、第１のスイッチングアンプ２０６の出力信号から電流成分を検出して、検出信号（第２の検出信号）を出力する。第２のローパスフィルタ（入力ローパスフィルタ）２０９は、第２の電流検出器２０７の出力信号から高周波成分を取り除いて出力する。第２のヒステリシスコンパレータ２１０は、第２のローパスフィルタ２０９の出力信号（高周波成分除去後の第２の検出信号）を入力し、Ｈｉｇｈ－Ｌｏｗ判定した判定信号（第２の判定信号）を出力する。第２のスイッチングアンプ２１１は、第２のヒステリシスコンパレータ２１０の出力を入力し、増幅（スイッチング増幅）した信号（第２のスイッチング信号）を出力する。

　第３のローパスフィルタ（出力ローパスフィルタ）２１２は、第２のスイッチングアンプ２１１の出力信号から高周波成分を取り除き、取り除いた信号（高周波成分除去後の第２のスイッチング増幅信号）を信号出力端子２１３へと出力する。ここで、第２の電流検出器２０７、第２のローパスフィルタ２０９、第２のヒステリシスコンパレータ２１０、第２のスイッチングアンプ２１１、第３のローパスフィルタ２１２が、第２の周波数帯域の第２のスイッチング増幅信号を生成する第２のスイッチング増幅部を構成する。

　信号出力端子（信号出力部）２１３は、リニアアンプ２０３の出力信号と、第１のローパスフィルタ２０８の出力信号と、第３のローパスフィルタ２１２の出力信号と、を電流合成した合成信号を出力する。ここで、信号出力端子２１３は、リニアアンプ２０３から出力された線形増幅信号と、第１のローパスフィルタ２０８から出力された第１のスイッチング増幅信号と、第３のローパスフィルタ２１２から出力された第２のスイッチング増幅信号を合成し、合成した合成信号を電源として外部回路へ供給する電源供給部を構成する。

　ここで、第１のローパスフィルタ２０８のカットオフ周波数は、第３のローパスフィルタ２１２のカットオフ周波数に比べて高周波に設定する（第３のローパスフィルタ２１２のカットオフ周波数が第１のローパスフィルタ２０８のカットオフ周波数よりも低い）。

　また、第１のヒステリシスコンパレータ２０５には、直前の出力状態を保持する機能とヒステリシス幅（Ｖ＿ｈｙｓ１）があり、直前の出力がＬｏｗの時は入力信号がＶ＿ｈｙｓ１／２以上になったときに出力がＨｉｇｈに反転し、直前の出力がＨｉｇｈの時は入力信号が－Ｖ＿ｈｙｓ１／２以下になったときに出力がＬｏｗに反転する。

　同様に、第２のヒステリシスコンパレータ２１０には、直前の出力状態を保持する機能とヒステリシス幅（Ｖ＿ｈｙｓ２）があり、直前の出力がＬｏｗの時は入力信号がＶ＿ｈｙｓ２／２以上になったときに出力がＨｉｇｈに反転し、直前の出力がＨｉｇｈの時は入力信号が－Ｖ＿ｈｙｓ２／２以下になったときに出力がＬｏｗに反転する。

　第１のスイッチングアンプ２０６が増幅する信号の帯域は、第１のローパスフィルタ２０８の帯域で決まる。これに対して、第２のスイッチングアンプ２１１が増幅する信号の帯域は、第１のローパスフィルタ２０８と第２のローパスフィルタ２０９と第３のローパスフィルタ２１２を直列合成した帯域で決まる。したがって、以上のような構成を取れば、比較的高い周波数の信号は第１のスイッチングアンプ２０６（第１の周波数帯の高周波アンプ）で増幅し、低周波の信号は第２のスイッチングアンプ２１１（第２の周波数帯の低周波アンプ）で増幅することになる。

　第１のスイッチングアンプ２０６と第２のスイッチングアンプ２１１では増幅する信号の周波数帯域が異なるため、２つのスイッチングアンプの設計を各帯域に特化した構成にすることが望ましい。たとえば、第１のスイッチングアンプ２０６は寄生容量の小さい（その代わりオン抵抗が大きい）デバイスを採用して高速動作時の効率を向上させ、第２のスイッチングアンプ２１１はオン抵抗の小さい（その代わり寄生容量が大きい）デバイスを採用することで低速動作時の効率を向上させることが考えられる。

　このようなスイッチングアンプの使い分けを行うことで、第１のスイッチングアンプ２０６と第２のスイッチングアンプ２１１の合計の周波数帯域幅を広げることができ、しかも電力損失は低く抑えることができる。結果的にリニアアンプ２０３の出力電流が削減され、電源回路２０１全体の電力効率が向上する。

　なお、図２では第２の電流検出器２０７を、第１のスイッチングアンプ２０６と第１のローパスフィルタ２０８の間に配置しているが、第２の電流検出器２０７と第１のローパスフィルタ２０８の位置関係を逆にしてもよい。ただし、第２の電流検出器２０７は、第１のローパスフィルタ２０８の出力信号が、リニアアンプ２０３の出力信号や第３のローパスフィルタ２１２の出力信号と合成される手前に配置される必要が有る。第２の電流検出器２０７の役割は、第１のスイッチングアンプ２０６が第１のローパスフィルタ２０８を介して信号出力端子２１３へと出力する電流を検出することであり、この役割を果たせる実装になっていればよい。

　第２のローパスフィルタ２０９は、第２の電流検出器２０７の出力から高周波成分を取り除くことで、第２のヒステリシスコンパレータ２１０および第２のスイッチングアンプ２１１の動作する周波数帯域を低くするためのものである。したがって、第２のローパスフィルタ２０９のカットオフ周波数を第１のローパスフィルタ２０８のカットオフ周波数よりも低くすることが望ましい。しかし、第２のローパスフィルタ２０９のカットオフ周波数を第１のローパスフィルタ２０８のカットオフ周波数よりも高く設定しても動作上は問題ない。さらに、第２のローパスフィルタ２０９を取り外し、第２の電流検出器２０７の出力を第２のヒステリシスコンパレータ２１０の入力に直結しても構わない。

　また、図２の回路図では、第１のスイッチングアンプ２０６と第２のスイッチングアンプ２１１の電源を個別に記載しているが、２つのスイッチングアンプ（インバータ回路）に共通の電源を供給してもよい。

　さらに、図２の回路図において、第２のヒステリシスコンパレータ２１０と第２のスイッチングアンプ２１１と第３のローパスフィルタ２１２で構成される回路ブロックを、一般的なＤＣ－ＤＣコンバータに置き換えてもよい。このとき、ＤＣ－ＤＣコンバータは、第２のローパスフィルタ２０９の出力信号をリファレンス信号とし、出力端子を信号出力端子２１３に繋いで使用する。

　また、本実施の形態に係る電源回路２０１を用いて、図９と同様にポーラ変調型電力増幅器（高周波電力増幅回路）を構成してもよい。例えば、図３に示すように、本実施の形態に係る高周波電力増幅回路は、信号入力端子２０２、電源回路２０１、高周波変調信号入力端子２１４、高周波電力増幅器２１５、高周波変調信号出力端子２１６を備えている。

　高周波変調信号入力端子２１４には、振幅変調や位相変調が施された高調波変調信号を入力し、高周波電力増幅器２１５は、この高周波変調信号を増幅し、増幅した信号を高周波変調信号出力端子２１６へ出力する。この場合、信号入力端子２０２は、振幅信号入力端子となり、高周波変調信号入力端子１０１に入力した高調波変調信号のうちの振幅信号（振幅成分）を入力する。また、電源回路２０１の信号出力端子２１３は、電力供給端子となり、電源回路２０１が生成した電源を高周波電力増幅器２１５へ供給する。

　以上のように、本実施の形態では、電源回路、及び、これを備えた高周波電力増幅器（高周波電力増幅回路）において、高い線形性、広い周波数帯域幅、大電力と高い電力効率の両立を可能とする。

　例えば、上記のように、電源回路２０１において、第１のスイッチングアンプ２０６の出力電流をモニタし、第１のスイッチングアンプ２０６の出力電流が低周波領域でおおよそゼロになるように第２のスイッチングアンプ２１１を動かす。また、第１のスイッチングアンプは寄生容量を小さくするように設計し、第２のスイッチングアンプ２１１はオン抵抗を小さくするように設計する。そのうえで、第１のローパスフィルタ２０８のカットオフ周波数を第３のローパスフィルタ２１２のカットオフ周波数よりも高周波にすることで、第１のスイッチングアンプ２０６と第２のスイッチングアンプ２１１の動作帯域を分ける。これらの動作により、第１のスイッチングアンプ２０６と第２のスイッチングアンプ２１１を合計した動作帯域が広くなり、リニアアンプ２０３の出力電流が軽減され、電力効率が改善される。

　すなわち、本実施の形態によれば、スイッチングアンプの電力効率を下げずにスイッチングアンプの周波数帯域幅を広げることができる。これにより、電力効率の悪いリニアアンプの出力電流を減らすことが容易にでき、電源回路全体の電力効率を上げることができる。

（実施の形態２）
　以下、図面を参照して実施の形態２について説明する。本実施の形態は、電源回路において複数（ｎ個）のスイッチング増幅部を備える例である。

　図４は、本実施の形態に係る電源回路３０１の構成例を示すブロック図である。図４に示すように、電源回路３０１は、信号入力端子３０２と、リニアアンプ３０３と、ｎ個の（第ｋの）電流検出器３０４－ｋ（１≦ｋ≦ｎ）と、ｎ個の（第ｋの）入力フィルタ３０５－ｋ（１≦ｋ≦ｎ）と、ｎ個の（第ｋの）ヒステリシスコンパレータ３０６－ｋ（１≦ｋ≦ｎ）と、ｎ個の（第ｋの）スイッチングアンプ３０７－ｋ（１≦ｋ≦ｎ）と、ｎ個の（第ｋの）出力フィルタ３０８－ｋ（１≦ｋ≦ｎ）と、信号出力端子３０９と、を備える。ここでｎは２以上の整数である。

　例えば、第ｋの電流検出器３０４－ｋ、第ｋの入力フィルタ３０５－ｋ、第ｋのヒステリシスコンパレータ３０６－ｋ、第ｋのスイッチングアンプ３０７－ｋ、第ｋの出力フィルタ３０８－ｋが所定の周波数帯域のスイッチング増幅信号を生成するスイッチング増幅部を構成する。

　信号入力端子３０２は、増幅対象の信号を入力する。リニアアンプ３０３は、信号入力端子３０２から入力した信号を増幅し、信号出力端子３０９へと出力する。第１の電流検出器３０４－１は、リニアアンプ３０３が信号出力端子３０９へと出力した信号の電流値を検出して出力する。

　第ｋの入力フィルタ３０５－ｋは、第ｋの電流検出器３０４－ｋの出力信号から高周波成分を取り除いて出力する。第ｋのヒステリシスコンパレータ３０６－ｋは、第ｋの入力フィルタ３０５－ｋの出力信号を入力し、Ｈｉｇｈ－Ｌｏｗ判定して出力する。第ｋのスイッチングアンプ３０７－ｋは、第ｋのヒステリシスコンパレータ３０６－ｋの出力信号を入力し、増幅して出力する。

　第ｋの出力フィルタ３０８－ｋは、第ｋのスイッチングアンプ３０７－ｋの出力信号から高周波成分を取り除き、信号出力端子３０９へと出力する。第Ｌ（２≦Ｌ≦ｎ）の電流検出器３０４－Ｌは、第Ｌ－１のスイッチングアンプ３０７－（Ｌ－１）が第Ｌ－１の出力フィルタ３０８－（Ｌ－１）を介して信号出力端子３０９へと出力した信号の電流値を検出して出力する。信号出力端子３０９から出力される信号は、リニアアンプ３０３の出力信号とｎ個の出力フィルタ３０８－ｋ（１≦ｋ≦ｎ）の出力信号を電流合成したものである。

　また、第ｋのヒステリシスコンパレータ３０６－ｋには、直前の出力状態を保持する機能とヒステリシス幅（Ｖ＿ｈｙｓ＿ｋ）があり、直前の出力がＬｏｗの時は入力信号がＶ＿ｈｙｓ＿ｋ／２以上になったときに出力がＨｉｇｈに反転し、直前の出力がＨｉｇｈの時は入力信号が－Ｖ＿ｈｙｓ＿ｋ／２以下になったときに出力がＬｏｗに反転する。

　以上の構成において、第Ｌ－１のスイッチングアンプ３０７－（Ｌ－１）が増幅する信号の帯域は、第Ｌのスイッチングアンプ３０７－Ｌが増幅する信号の帯域に比べて高周波なるように設計するのが望ましい。具体的には、第Ｌの出力フィルタ３０８－Ｌのカットオフ周波数を第Ｌ－１の出力フィルタ３０８－（Ｌ－１）のカットオフ周波数比べて低周波に設定する。ただし、上記のようにｎ個の出力フィルタ３０８－ｋを設計しなくても動作上は問題ない。

　ｎ個のスイッチングアンプ３０７－ｋは、それぞれ増幅する信号の周波数帯域が異なるため、それぞれのスイッチングアンプの設計を各帯域に特化した構成にすることが望ましい。たとえば、第Ｌのスイッチングアンプ３０７－Ｌは、第Ｌ－１のスイッチングアンプ３０７－（Ｌ－１）に比べて、オン抵抗の小さい（その代わり寄生容量が大きい）デバイスを採用することで低速動作時の効率を向上させることが考えられる。

　このようなスイッチングアンプの使い分けを行うことで、ｎ個のスイッチングアンプ３０７－ｋの合計の周波数帯域幅を広げることができ、しかも電力損失は低く抑えることができる。結果的にリニアアンプ３０３の出力電流が削減され、電源回路３０１全体の電力効率が向上する。

　なお、図４では第Ｌの電流検出器３０４－Ｌを、第Ｌ－１のスイッチングアンプ３０７－（Ｌ－１）と第Ｌ－１の出力フィルタ３０８－（Ｌ－１）の間に配置しているが、第Ｌの電流検出器３０４－Ｌと第Ｌ－１の出力フィルタ３０８－（Ｌ－１）の位置関係を逆にしてもよい。ただし、第Ｌの電流検出器３０４－Ｌは、第Ｌ－１の出力フィルタ３０８－（Ｌ－１）の出力信号が、リニアアンプ３０３の出力信号や他の出力フィルタ３０８－ｋ（ｋ≠Ｌ－１）の出力信号と合成される手前に配置される必要が有る。第Ｌの電流検出器３０４－Ｌの役割は、第Ｌ－１のスイッチングアンプ３０７－（Ｌ－１）が第Ｌ－１の出力フィルタ３０８－（Ｌ－１）を介して信号出力端子３０９へと出力する電流を検出することであり、この役割を果たせる実装になっていればよい。

　第Ｌ（２≦Ｌ≦ｎ）の入力フィルタ３０５－Ｌは、第Ｌの電流検出器３０４－Ｌの出力から高周波成分を取り除くことで、第Ｌのヒステリシスコンパレータ３０６－Ｌおよび第Ｌのスイッチングアンプ３０７－Ｌの動作する周波数帯域を低くするためのものである。したがって、第Ｌの入力フィルタ３０５－Ｌのカットオフ周波数を第Ｌ－１の出力フィルタ３０８－（Ｌ－１）よりも低くすることが望ましい。しかし、第Ｌの入力フィルタ３０５－Ｌのカットオフ周波数を第Ｌ－１の出力フィルタ３０８－（Ｌ－１）のカットオフ周波数よりも高く設定しても動作上は問題ない。さらに、第ｋ（１≦ｋ≦ｎ）の入力フィルタ３０５－ｋを取り外し、第ｋの電流検出器３０４－ｋの出力を第ｋのヒステリシスコンパレータ３０６－ｋの入力へ直結しても構わない。

　また、図４の回路図では、ｎ個のスイッチングアンプ３０７－ｋの電源をそれぞれ個別に記載しているが、共通の電源から供給してもよい。

　さらに、図４の回路図において、第ｋのヒステリシスコンパレータ３０６－ｋと第ｋのスイッチングアンプ３０７－ｋと第ｋの出力フィルタ３０８－ｋで構成される回路ブロックを、一般的なＤＣ－ＤＣコンバータに置き換えてもよい。このとき、ＤＣ－ＤＣコンバータは、第ｋの入力フィルタ３０５－ｋの出力信号をリファレンス信号とし、出力端子を信号出力端子３０９に繋いで使用する。

　また、実施の形態１の図３と同様に、本実施の形態に係る電源回路３０１を用いて、ポーラ変調型電力増幅器（高周波電力増幅回路）を構成してもよい。すなわち、本実施の形態に係る高周波電力増幅回路は、信号入力端子３０２、電源回路３０１、高周波変調信号入力端子２１４、高周波電力増幅器２１５、高周波変調信号出力端子２１６を備え、信号入力端子３０２を振幅信号入力端子とし、信号出力端子３０９を電力供給端子としてもよい。

（実施の形態３）
　以下、図面を参照して実施の形態３について説明する。本実施の形態は、電源回路において複数（ｎ個）のスイッチング増幅部を備え、信号変換回路及びパルス信号生成器を含む例である。

　図５は、本実施の形態に係る電源回路４０１の構成例を示すブロック図である。図５に示すように、電源回路４０１は、信号入力端子４０２と、信号変換回路４０３と、アナログ信号端子４０４と、リニアアンプ４０５と、ハイパスフィルタ４０６と、ｎ個の（第ｋの）電流検出器４０７－ｋ（１≦ｋ≦ｎ）と、ｍ個の（第ｐの）デジタル信号端子４０８－ｐ（１≦ｐ≦ｍ）と、ｎ個の（第ｋの）パルス信号生成器４０９－ｋ（１≦ｋ≦ｎ）と、ｎ個の（第ｋの）スイッチングアンプ４１０－ｋ（１≦ｋ≦ｎ）と、ｎ個の（第ｋの）ローパスフィルタ４１１－ｋ（１≦ｋ≦ｎ）と、信号出力端子４１２と、を備える。ここでｎは２以上の整数で、ｍは１以上ｎ以下の整数である。

　例えば、第ｋの電流検出器４０７－ｋ、第ｋのパルス信号生成器４０９－ｋ、第ｋのスイッチングアンプ４１０－ｋ、第ｋのローパスフィルタ４１１－ｋが所定の周波数帯域のスイッチング増幅信号を生成するスイッチング増幅部を構成する。

　信号入力端子４０２は、増幅対象の信号を入力する。信号変換回路４０３は、信号入力端子４０２から信号を入力して信号演算を行い、アナログ信号端子４０４からアナログ信号とデジタル信号端子４０８－ｐ（１≦ｐ≦ｍ）から１ビットのパルス信号（１ビット・デジタル信号）を出力する。

　リニアアンプ４０５は、アナログ信号端子４０４から出力した信号を入力し、増幅して出力する。ハイパスフィルタ４０６は、リニアアンプ４０５の出力信号を入力し、低周波信号を取り除いて信号出力端子４１２へと出力する。電流検出器４０７－１は、ハイパスフィルタ４０６の出力信号から電流値を検出して出力する。電流検出器４０７－Ｌ（２≦Ｌ≦ｎ）は、スイッチングアンプ４１０－（Ｌ－１）の出力信号から電流値を検出して出力する。

　パルス信号生成器４０９－ｐ（１≦ｐ≦ｍ）は、デジタル信号端子４０８－ｐと電流検出器４０７－ｐの出力信号から１ビットパルス信号を生成して出力する。パルス信号生成器４０９－ｑ（ｍ＋１≦ｑ≦ｎ）は、電流検出器４０７－ｑの出力信号から１ビットパルス信号を生成して出力する。スイッチングアンプ４１０－ｋ（１≦ｋ≦ｎ）は、パルス信号生成器４０９－ｋの出力信号を増幅して出力する。ローパスフィルタ４１１－ｋは、スイッチングアンプ４１０－ｋの出力信号から高周波成分を取り除き、信号出力端子４１２へと出力する。信号出力端子４１２から出力される信号は、リニアアンプ４０５の出力信号とｎ個のローパスフィルタ４１１－ｋの出力信号を電流合成したものである。

　信号変換回路４０３は、内部にてＤＣオフセットの追加と１ビット・パルスパターンの生成を行う。ＤＣオフセットは、信号出力端子４１２から出力される信号のＤＣ電圧の割合を信号入力端子４０２から入力される信号と比べて変化させることを意味する。このＤＣオフセットを加えた信号をデルタシグマ型ＡＤＣ（Ａｎａｌｏｇ－ｔｏ－Ｄｉｇｉｔａｌ　Ｃｏｎｖｅｒｔｅｒ）やＰＷＭ（Ｐｕｌｓｅ　Ｗｉｄｔｈ　Ｍｏｄｕｌａｔｏｒ）回路などの１ビットＡＤＣを用いて１ビット信号に変換し、デジタル信号端子４０８－ｐから出力する。また、この１ビットＡＤＣは、それぞれ異なる時定数を持つように設計する。この際、デジタル信号端子４０８－ｐに信号を出力するＡＤＣは、デジタル信号端子４０８－（ｐ＋１）（ここでは１≦ｐ≦ｍ－１）に信号を出力するＡＤＣによりも時定数を高周波にすることが望ましい。さらに、アナログ信号端子４０４から出力する信号からＤＣオフセットを無くすことで、リニアアンプ４０５の入出力信号の最大値を小さくし、リニアアンプ４０５のバイアス電圧を下げられるようにすることもできる。ただし、上記のＤＣオフセットは本発明の実施形態に必須のものではなく、増幅する信号や信号出力端子４１２に接続する負荷の種類によっては、ＤＣオフセットを付加しない方が良い場合もある。

　また、図５の回路では、ハイパスフィルタ４０６を取り除いても動作させることも可能である。ただし、ハイパスフィルタ４０６を取り除いた場合は、アナログ信号端子４０４から出力する信号からＤＣオフセットを無くすことができなくなる。これらの回路変更は、実装し易さやコストや増幅する信号の特徴等を考慮して行えばよい。

　パルス信号生成器４０９－ｐ（１≦ｐ≦ｍ）及びパルス信号生成器４０９－ｑ（ｍ＋１≦ｑ≦ｎ）の構成について説明する。図６および図７は、パルス信号生成器４０９－ｐ（１≦ｐ≦ｍ）の構成例を示すブロック図である。パルス信号生成器４０９－ｐは、１ビット・デジタル信号とアナログ信号の合成を行う。

　図６のパルス信号生成器４０９－ｐは、第１の入力フィルタ５０１－ｐと、第２の入力フィルタ５０２－ｐと、アナログ加算器５０３－ｐと、コンパレータ５０４－ｐと、を備える。

　第１の入力フィルタ５０１－ｐは、電流検出器４０７－ｐの出力信号を入力し、高周波成分を取り除いて出力する。第２の入力フィルタ５０２－ｐは、デジタル信号端子４０８－ｐの出力信号を入力し、高周波成分を取り除いて出力する。この時、第２の入力フィルタ５０２－ｐの入力信号は矩形波で有るのに対して、出力信号は台形波または三角波のような有限の傾きを持った波形になる。アナログ加算器５０３－ｐは、第１の入力フィルタ５０１－ｐの出力信号と第２の入力フィルタ５０２－ｐの出力信号を入力し、加算して出力する。コンパレータ５０４－ｐは、アナログ加算器５０３－ｐの出力信号を入力し、入力信号が正の時はＨｉｇｈ、入力信号が負の時はＬｏｗを出力する。このコンパレータ５０４－ｐの出力信号を、スイッチングアンプ４１０－ｐに入力する。

　図７のパルス信号生成器４０９－ｐは、第１の入力フィルタ６０１－ｐと、第２の入力フィルタ６０２－ｐと、反転増幅器６０３－ｐと、コンパレータ６０４－ｐと、を備える。

　第１の入力フィルタ６０１－ｐは、電流検出器４０７－ｐの出力信号を入力し、高周波成分を取り除いて出力する。第２の入力フィルタ６０２－ｐは、デジタル信号端子４０８－ｐの出力信号を入力し、高周波成分を取り除いて出力する。この時、第２の入力フィルタ６０２－ｐの入力信号は矩形波で有るのに対して、出力信号は台形波または三角波のような有限の傾きを持った波形になる。反転増幅器６０３－ｐは、第１の入力フィルタ６０１－ｐの出力信号を入力し、正負反転して出力する。コンパレータ６０４－ｐは、第２の入力フィルタ６０２－ｐの出力信号と反転増幅器６０３－ｐの出力信号を入力し、第２の入力フィルタ６０２－ｐの出力信号が反転増幅器６０３－ｐの出力信号よりも大きい時はＨｉｇｈ、第２の入力フィルタ６０２－ｐの出力信号が反転増幅器６０３－ｐの出力信号よりも小さい時はＬｏｗを出力する。このコンパレータ６０４－ｐの出力信号を、スイッチングアンプ４１０－ｐに入力する。

　図８はパルス信号生成器４０９－ｑ（ｍ＋１≦ｑ≦ｎ）の構成例を示すブロック図である。図８のパルス信号生成器４０９－ｑは、入力フィルタ７０１－ｑと、ヒステリシスコンパレータ７０２－ｑと、を備える。

　入力フィルタ７０１－ｑは、電流検出器４０７－ｑの出力信号を入力し、高周波成分を取り除いて出力する。ヒステリシスコンパレータ７０２－ｑは、入力フィルタ７０１－ｑの出力信号を入力し、Ｈｉｇｈ－Ｌｏｗ判定して出力する。このヒステリシスコンパレータ７０２－ｑの出力信号を、スイッチングアンプ４１０－ｑに入力する。ここで、ヒステリシスコンパレータ７０２－ｑには、直前の出力状態を保持する機能とヒステリシス幅（Ｖ＿ｈｙｓ＿ｑ）があり、直前の出力がＬｏｗの時は入力信号がＶ＿ｈｙｓ＿ｑ／２以上になったときに出力がＨｉｇｈに反転し、直前の出力がＨｉｇｈの時は入力信号が－Ｖ＿ｈｙｓ＿ｑ／２以下になったときに出力がＬｏｗに反転する。

　また、アナログ信号端子４０４から出力される信号およびデジタル信号端子４０８－ｐから出力される信号には、それぞれの信号が増幅された後に信号出力端子４１２で電流合成される際に同位相になるように、遅延調整が行われている。たとえば、パルス信号生成器４０９－ｐとスイッチングアンプ４１０－ｐとローパスフィルタ４１１－ｐで構成されるデジタル信号の増幅経路が、リニアアンプ４０５とハイパスフィルタ４０６で構成されるアナログ信号の増幅経路に比べて遅延が大きい場合は、アナログ信号端子４０４から出力する信号をデジタル信号端子４０８－ｐから出力する信号よりも遅延させて出力する。

　以上の構成において、第Ｌ－１（２≦Ｌ≦ｎ）のスイッチングアンプ４１０－（Ｌ－１）が増幅する信号の帯域は、第Ｌのスイッチングアンプ４１０－Ｌが増幅する信号の帯域に比べて高周波なるように設計するのが望ましい。具体的には、第Ｌのローパスフィルタ４１１－Ｌのカットオフ周波数を第Ｌ－１のローパスフィルタ４１１－（Ｌ－１）のカットオフ周波数比べて低周波に設定する。ただし、上記のようにｎ個のローパスフィルタ４１１－ｋを設計しなくても動作上は問題ない。

　ｎ個のスイッチングアンプ４１０－ｋ（１≦ｋ≦ｎ）は、それぞれ増幅する信号の周波数帯域が異なるため、それぞれのスイッチングアンプの設計を各帯域に特化した構成にすることが望ましい。たとえば、第Ｌのスイッチングアンプ４１０－Ｌは、第Ｌ－１のスイッチングアンプ４１０－（Ｌ－１）に比べて、オン抵抗の小さい（その代わり寄生容量が大きい）デバイスを採用することで低速動作時の効率を向上させることが考えられる。

　このようなスイッチングアンプの使い分けを行うことで、ｎ個のスイッチングアンプ４１０－ｋの合計の周波数帯域幅を広げることができ、しかも電力損失は低く抑えることができる。結果的にリニアアンプ４０５の出力電流が削減され、電源回路４０１全体の電力効率が向上する。

　なお、図５では第Ｌの電流検出器４０７－Ｌを、第Ｌ－１のスイッチングアンプ４１０－（Ｌ－１）と第Ｌ－１のローパスフィルタ４１１－（Ｌ－１）の間に配置しているが、第Ｌの電流検出器４０７－Ｌと第Ｌ－１のローパスフィルタ４１１－（Ｌ－１）の位置関係を逆にしてもよい、ただし、第Ｌの電流検出器４０７－Ｌは、第Ｌ－１のローパスフィルタ４１１－（Ｌ－１）の出力信号が、リニアアンプ４０５の出力信号や他のローパスフィルタ４１１－ｋ（ｋ≠Ｌ－１）の出力信号と合成される手前に配置される必要が有る。第Ｌの電流検出器４０７－Ｌの役割は、第Ｌ－１のスイッチングアンプ４１０－（Ｌ－１）が第Ｌ－１のローパスフィルタ４１１－（Ｌ－１）を介して信号出力端子４１２へと出力する電流を検出することであり、この役割を果たせる実装になっていればよい。このことは、ハイパスフィルタ４０６と第１の電流検出器４０７－１についても言える。つまり、第１の電流検出器４０７－１で、リニアアンプ４０５とハイパスフィルタ４０６の間に流れる電流を検出してもよい。

　図６（または図７）の例において、入力フィルタ５０１－ｐ（または６０１－ｐ、１≦ｐ≦ｍ）は、第ｐの電流検出器４０７－ｐの出力から高周波成分を取り除くことで、コンパレータ５０４－ｐ（または６０４－ｐ）および第ｐのスイッチングアンプ４１０－ｐの動作する周波数帯域を低くするためのものである。したがって、入力フィルタ５０１－ｐ（または６０１－ｐ）のカットオフ周波数を第ｐ－１のローパスフィルタ４１１－（ｐ－１）よりも低くすることが望ましい。しかし、入力フィルタ５０１－ｐ（または６０１－ｐ）のカットオフ周波数を第ｐ－１のローパスフィルタ４１１－（ｐ－１）のカットオフ周波数よりも高く設定しても動作上は問題ない。さらに、入力フィルタ５０１－ｐ（または６０１－ｐ）を取り外し、第ｐの電流検出器４０７－ｐの出力をアナログ加算器５０３－ｐ（または反転増幅器６０３－ｐ）の入力へ直結しても構わない。

　図８の例において、入力フィルタ７０１－ｑ（ｍ＋１≦ｑ≦ｎ）は、第ｑの電流検出器４０７－ｑの出力から高周波成分を取り除くことで、ヒステリシスコンパレータ７０２－ｑおよび第ｑのスイッチングアンプ４１０－ｑの動作する周波数帯域を低くするためのものである。したがって、入力フィルタ７０１－ｑのカットオフ周波数を第ｑ－１のローパスフィルタ４１１－（ｑ－１）よりも低くすることが望ましい。しかし、入力フィルタ７０１－ｑのカットオフ周波数を第ｑ－１のローパスフィルタ４１１－（ｑ－１）のカットオフ周波数よりも高く設定しても動作上は問題ない。さらに、入力フィルタ７０１－ｑを取り外し、第ｑの電流検出器４０７－ｑの出力をヒステリシスコンパレータ７０２－ｑの入力へ直結しても構わない。

　また、図５の回路図では、ｎ個のスイッチングアンプ４１０－ｋ（１≦ｋ≦ｎ）の電源をそれぞれ個別に記載しているが、共通の電源から供給してもよい。

　さらに、図５の回路図において、ヒステリシスコンパレータ７０２－ｑと第ｑのスイッチングアンプ４１０－ｑと第ｑの出力フィルタ４１１－ｑで構成される回路ブロックを、一般的なＤＣ－ＤＣコンバータに置き換えてもよい。このとき、ＤＣ－ＤＣコンバータは、入力フィルタ７０１－ｑの出力信号をリファレンス信号とし、出力端子を信号出力端子４１２に繋いで使用する。

　また、実施の形態１の図３と同様に、本実施の形態に係る電源回路４０１を用いて、ポーラ変調型電力増幅器（高周波電力増幅回路）を構成してもよい。すなわち、本実施の形態に係る高周波電力増幅回路は、信号入力端子４０２、電源回路４０１、高周波変調信号入力端子２１４、高周波電力増幅器２１５、高周波変調信号出力端子２１６を備え、信号入力端子４０２を振幅信号入力端子とし、信号出力端子４１２を電力供給端子としてもよい。

　なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。

　上記の実施形態の一部または全部は、以下の付記のようにも記載され得るが、以下には限られない。

　（付記１）
外部から入力された信号を線形増幅するリニアアンプと、
リニアアンプから出力される信号の電流値を検出する第一の電流検出器と、
第一の電流検出器の出力信号を入力してＨｉｇｈ－Ｌｏｗ判定を行う第一のヒステリシスコンパレータと、
第一のヒステリシスコンパレータの出力信号を入力して増幅する第一のスイッチングアンプと、
第一のスイッチングアンプの出力信号から高周波のノイズ成分を除去して出力する第一のローパスフィルタと、
第一のスイッチングアンプの出力信号の電流成分を検出する第二の電流検出器と、
第二の電流検出器の出力信号から高周波のノイズ成分を除去し出力する第二のローパスフィルタと、
第二のローパスフィルタの出力信号を入力してＨｉｇｈ－Ｌｏｗ判定を行う第二のヒステリシスコンパレータと、
第二のヒステリシスコンパレータの出力信号を入力して増幅する第二のスイッチングアンプと、
第二のスイッチングアンプの出力信号から高周波のノイズ成分を除去して出力する第三のローパスフィルタと、を有し、
リニアアンプと第一のローパスフィルタと第三のローパスフィルタの出力信号を電流合成して外部へ出力する、電源回路。

　（付記２）
第一のローパスフィルタのカットオフ周波数は第三のローパスフィルタのカットオフ周波数に比べて高周波である、付記１に記載の電源回路。

　（付記３）
第一のヒステリシスコンパレータには、直前の出力状態を保持する機能とヒステリシス幅（Ｖ＿ｈｙｓ１）があり、直前の出力がＬｏｗの時は入力信号がＶ＿ｈｙｓ１／２以上になったときに出力がＨｉｇｈに反転し、直前の出力がＨｉｇｈの時は入力信号が－Ｖ＿ｈｙｓ１／２以下になったときに出力がＬｏｗに反転し、
第二のヒステリシスコンパレータには、直前の出力状態を保持する機能とヒステリシス幅（Ｖ＿ｈｙｓ２）があり、直前の出力がＬｏｗの時は入力信号がＶ＿ｈｙｓ２／２以上になったときに出力がＨｉｇｈに反転し、直前の出力がＨｉｇｈの時は入力信号が－Ｖ＿ｈｙｓ２／２以下になったときに出力がＬｏｗに反転する、付記１または２に記載電源回路。

　（付記４）
任意の入力信号を増幅するリニアアンプと、
前記リニアアンプ、またはスイッチングアンプの出力信号の電流値を検出する、Ｎ個（Ｎは２以上の整数）の電流検出器と、
前記Ｎ個の電流検出器の出力信号を入力し、予め定められた閾値でＨｉｇｈ－Ｌｏｗ判定する、Ｎ個のヒステリシスコンパレータと、
前記Ｎ個のヒステリシスコンパレータの出力信号を入力し、増幅して出力する、Ｎ個の前記スイッチングアンプと、
前記Ｎ個のスイッチングアンプの出力信号を入力し、高周波成分を取り除いて出力する、Ｎ個の出力ローパスフィルタと、を有し、
第１番目の前記電流検出器は、前記リニアアンプの出力電流を検出し、
第Ｌ番目（Ｌは２≦Ｌ≦Ｎの整数）の前記電流検出器は、第Ｌ－１番目の前記スイッチングアンプの出力電流を検出し、
第Ｋ番目（Ｋは１≦Ｋ≦Ｎの整数）の前記ヒステリシスコンパレータは、第Ｋ番目の前記電流検出器の出力信号を入力し、
第Ｋ番目の前記スイッチングアンプは、第Ｋ番目の前記ヒステリシスコンパレータの出力信号を入力し、
第Ｋ番目の前記出力ローパスフィルタは、第Ｋ番目の前記スイッチングアンプの出力信号を入力し、
前記第Ｋ番目のヒステリシスコンパレータは、直前の出力状態を保持する機能とＨｉｇｈ側閾値（Ｖｈｉｇｈ＿Ｋ）とＬｏｗ側閾値（Ｖｌｏｗ＿Ｋ）を持ち、直前の出力がＬｏｗの時は入力信号がＶｈｉｇｈ＿Ｋ以上になったときに出力がＨｉｇｈに反転し、直前の出力がＨｉｇｈの時は入力信号がＶｌｏｗ＿Ｋ以下になったときに出力がＬｏｗに反転し、
前記リニアアンプと前記Ｎ個の出力ローパスフィルタの出力信号を電流合成して外部に出力することを特徴とする、電源回路。

　（付記５）
第Ｌ番目（Ｌは２≦Ｌ≦Ｎの整数）の前記出力ローパスフィルタのカットオフ周波数が、第Ｌ－１番目の前記出力ローパスフィルタのカットオフ周波数に比べて低周波であることを特徴とする、付記４に記載の電源回路。

　（付記６）
第Ｋ番目（Ｋは１≦Ｋ≦Ｎの整数、複数選択可能）の前記電流検出器と第Ｋ番目の前記ヒステリシスコンパレータの間に入力ローパスフィルタを有し、
前記Ｋ番目の電流検出器の出力信号の高周波成分を取り除いた信号を、前記第Ｋ番目のヒステリシスコンパレータに入力することを特徴とする、付記４または５に電源回路。

　（付記７）
第Ｌ番目（Ｌは２≦Ｌ≦Ｎの整数）の前記入力ローパスフィルタのカットオフ周波数が、第Ｌ－１番目の前記出力ローパスフィルタのカットオフ周波数に比べて低周波であることを特徴とする、付記６に記載の電源回路。

　（付記８）
任意の信号を入力し、前記任意の信号から１種類のアナログ信号とＭ種類（Ｍは１以上の整数）の１ビット・デジタル信号を生成する信号変換回路と、
前記アナログ信号を入力し、増幅して出力するリニアアンプと、
前記リニアアンプ、またはスイッチングアンプの出力信号の電流値を検出する、Ｎ個（Ｎは２以上かつＭ≦Ｎの整数）の電流検出器と、
前記Ｎ個の電流検出器の出力信号を利用して矩形信号を出力する、Ｎ個のパルス信号生成器と、
前記Ｎ個のパルス信号生成器の出力信号を入力し、増幅して出力する、Ｎ個の前記スイッチングアンプと、
前記Ｎ個のスイッチングアンプの出力信号を入力し、高周波成分を取り除いて出力する、Ｎ個の出力ローパスフィルタと、を有し、
第１番目の前記電流検出器は、前記リニアアンプの出力電流を検出し、
第Ｌ番目（Ｌは２≦Ｌ≦Ｎの整数）の前記電流検出器は、第Ｌ－１番目の前記スイッチングアンプの出力電流を検出し、
第Ｐ番目（Ｐは１≦Ｐ≦Ｍの整数）の前記パルス信号生成器は、第Ｐ番目の前記電流検出器の出力信号と第Ｐ番目の前記１ビット・デジタル信号から前記矩形信号を生成し、
第Ｑ番目（ＱはＭ＋１≦Ｑ≦Ｎの整数）の前記パルス信号生成器はヒステリシスコンパレータで構成され、第Ｐ番目の前記電流検出器の出力信号を入力し、予め定められた閾値でＨｉｇｈ－Ｌｏｗ判定を行って前記矩形信号として出力し、
第Ｋ番目（Ｋは１≦Ｋ≦Ｎの整数）の前記スイッチングアンプは、第Ｋ番目の前記パルス信号生成器の出力信号を入力し、
第Ｋ番目（Ｋは１≦Ｋ≦Ｎの整数）の前記出力ローパスフィルタは、第Ｋ番目の前記スイッチングアンプの出力信号を入力し、
前記第Ｑ番目のパルス信号生成器に内蔵された前記ヒステリシスコンパレータは、直前の出力状態を保持する機能とＨｉｇｈ側閾値（Ｖｈｉｇｈ＿Ｑ）とＬｏｗ側閾値（Ｖｌｏｗ＿Ｑ）を持ち、直前の出力がLowの時は入力信号がＶｈｉｇｈ＿Ｑ以上になったときに出力がＨｉｇｈに反転し、直前の出力がＨｉｇｈの時は入力信号がＶｌｏｗ＿Ｑ以下になったときに出力がＬｏｗに反転し、
前記リニアアンプと前記Ｎ個の出力ローパスフィルタの出力信号を電流合成して外部に出力することを特徴とする、電源回路。

　（付記９）
前記リニアアンプ出力にハイパスフィルタを有し、
前記ハイパスフィルタによって前記リニアアンプの出力信号から低周波成分を取り除いた後に、前記Ｎ個の出力ローパスフィルタの出力信号と電流合成することを特徴とする、付記８に記載の電源回路。

　（付記１０）
第Ｌ番目（Ｌは２≦Ｌ≦Ｎの整数）の前記出力ローパスフィルタのカットオフ周波数が、第Ｌ－１番目の前記出力ローパスフィルタのカットオフ周波数に比べて低周波であることを特徴とする、付記８または９に記載の電源回路。

　（付記１１）
第Ｐ番目（Ｐは１≦Ｐ≦Ｍの整数）の前記パルス信号生成器が、
第Ｐ番目の前記電流検出器の出力信号の入力し、高周波成分を取り除いて出力する、第１の入力ローパスフィルタと
第Ｐ番目の前記１ビット・デジタル信号を入力し、入力信号から高周波成分を取り除いた台形波または三角波を出力する、第２の入力ローパスフィルタと、
前記第１のローパスフィルタの出力信号と前記第２のローパスフィルタの出力信号を加算して出力する、アナログ加算器と、
前記アナログ加算器の出力信号が、予め定められて閾値に対して大きい時はＨｉｇｈ、前記予め定められて閾値に対して小さい時はＬｏｗを出力する、コンパレータと、を有し、
前記コンパレータの出力信号を第Ｐ番目の前記スイッチングアンプへと出力することを特徴とする、
付記８から１０のいずれかに記載の電源回路。

　（付記１２）
第Ｐ番目（Ｐは１≦Ｐ≦Ｍの整数）の前記パルス信号生成器が、
第Ｐ番目の前記電流検出器の出力信号の入力し、高周波成分を取り除いて出力する、第１の入力ローパスフィルタと
第Ｐ番目の前記１ビット・デジタル信号を入力し、入力信号から高周波成分を取り除いた台形波または三角波を出力する、第２の入力ローパスフィルタと、
前記第１の入力フィルタの出力信号を入力し、正負反転して出力する、反転増幅器と
前記第２のローパスフィルタの出力信号と前記反転増幅器の出力信号を入力し、前記第２のローパスフィルタの出力信号が前記反転増幅器の出力信号よりも大きい時はＨｉｇｈを出力し、前記第２のローパスフィルタの出力信号が前記反転増幅器の出力信号よりも小さい時はＬｏｗを出力する、コンパレータと、を有し、
前記コンパレータの出力信号を第Ｐ番目の前記スイッチングアンプへと出力することを特徴とする、
付記８から１０のいずれかに記載の電源回路。

　（付記１３）
第Ｑ番目（ＫはＭ＋１≦Ｑ≦Ｎの整数、複数選択可能）の前記電流検出器と第Ｑ番目の前記パルス信号生成器の間に入力ローパスフィルタを有し、
前記Ｑ番目の電流検出器の出力信号の高周波成分を取り除いた信号を、前記第Ｑ番目のパルス信号生成器に入力することを特徴とする、
付記８から１２のいずれかに記載の電源回路。

　（付記１４）
任意の情報通信に使用する高周波変調信号を増幅する電力増幅器と、
前記高周波変調信号の振幅成分を入力信号とする、付記１から１３に記載の電源回路と、を持ち、
該電源回路の出力信号を前記電力増幅器の電源とする、
高周波電力増幅器。

　以上、実施の形態を参照して本願発明を説明したが、本願発明は上記によって限定されるものではない。本願発明の構成や詳細には、発明のスコープ内で当業者が理解し得る様々な変更をすることができる。

　この出願は、２０１３年１０月１８日に出願された日本出願特願２０１３－２１７２７６を基礎とする優先権を主張し、その開示の全てをここに取り込む。

１０　　　　電源回路
１１　　　　リニア増幅部
１２　　　　第１のスイッチング増幅部
１３　　　　第２のスイッチング増幅部
１４　　　　電源供給部
１０１　　　高周波変調信号入力端子
１０２　　　振幅信号入力端子
１０３　　　電源回路
１０４　　　高周波電力増幅器
１０５　　　高周波変調信号出力端子
１０６　　　リニアアンプ
１０７　　　減算器
１０８　　　電流検出抵抗
１０９　　　ヒステリシスコンパレータ
１１０　　　スイッチングアンプ
１１０　　　リニアアンプ
１１１　　　インダクタ
１１２　　　電力供給端子
２０１、３０１、４０１　電源回路
２０２、３０２、４０２　信号入力端子
２０３、３０３、４０５　リニアアンプ
２０４、２０７、３０４－１～３０４－ｎ、４０７－１～４０７－ｎ　電流検出器
２０５、２１０、３０６－１～３０６－ｎ、７０２－ｑ　ヒステリシスコンパレータ
２０６、２１１、３０７－１～３０７－ｎ、４１０－１～４１０－ｎ　スイッチングアンプ
２０６ａ　　バッファ回路
２０６ｂ　　インバータ回路
２０６ｃ　　電源
２０８、２０９、２１２、４１１－１～４１１－ｎ　ローパスフィルタ
２１３、３０９、４１２　信号出力端子
２１４　　　高周波変調信号入力端子
２１５　　　高周波電力増幅器
２１６　　　高周波変調信号出力端子
３０５－１～３０５－ｎ　入力フィルタ
３０８－１～３０８－ｎ　出力フィルタ
４０３　　　信号変換回路
４０４　　　アナログ信号端子
４０６　　　ハイパスフィルタ
４０８－１～４０８－ｍ　デジタル信号端子
４０９－１～４０９－ｎ　パルス信号生成器
５０１－ｐ、５０２－ｐ、６０１－ｐ、６０２－ｐ、７０１－ｑ　入力フィルタ
５０３－ｐ　　アナログ加算器
５０４－ｐ、６０４－ｐ　コンパレータ
６０３―ｐ　反転増幅器

Claims

　入力信号に基づいて線形増幅信号を生成するリニア増幅手段と、
　前記線形増幅信号に基づいて第１の周波数帯域の第１のスイッチング増幅信号を生成する第１のスイッチング増幅手段と、
　前記第１のスイッチング増幅信号に基づいて第２の周波数帯域の第２のスイッチング増幅信号を生成する第２のスイッチング増幅手段と、
　前記線形増幅信号、前記第１及び第２のスイッチング増幅信号を合成した合成信号を電源として外部回路へ供給する電源供給手段と、
　を備える電源回路。
　前記リニア増幅手段は、前記入力信号を線形増幅して前記線形増幅信号を生成し、
　前記第１のスイッチング増幅手段は、
　　前記線形増幅信号の電流を検出し、当該電流に応じた第１の検出信号を生成する第１の電流検出器と、
　　前記第１の検出信号のレベルを判定し、当該レベルに応じた第１の判定信号を生成する第１のヒステリシスコンパレータと、
　　前記第１の判定信号をスイッチング増幅する第１のスイッチングアンプと、
　　前記第１の判定信号を増幅した信号から高周波成分を除去し、前記第１の周波数帯域の第１のスイッチング増幅信号を生成する第１の出力ローパスフィルタと、を備え、
　前記第２のスイッチング増幅手段は、
　　前記第１の判定信号を増幅した信号の電流を検出し、当該電流に応じた第２の検出信号を生成する第２の電流検出器と、
　　前記第２の検出信号のレベルを判定し、当該レベルに応じた第２の判定信号を生成する第２のヒステリシスコンパレータと、
　　前記第２の判定信号をスイッチング増幅する第２のスイッチングアンプと、
　　前記第２の判定信号を増幅した信号から高周波成分を除去し、前記第２の周波数帯域の第２のスイッチング増幅信号を生成する第２の出力ローパスフィルタと、を備える、
　請求項１に記載の電源回路。
　前記第２の出力ローパスフィルタのカットオフ周波数は、前記第１の出力ローパスフィルタのカットオフ周波数よりも低い、
　請求項２に記載の電源回路。
　前記第１のスイッチング増幅手段は、前記第１の検出信号から高周波成分を除去する第１の入力ローパスフィルタを備え、
　前記第１のヒステリシスコンパレータは、前記第１の検出信号から高周波成分を除去した信号のレベルを判定し、当該レベルに応じた第１の判定信号を生成する、
　請求項２または３に記載の電源回路。
　前記第２のスイッチング増幅手段は、前記第２の検出信号から高周波成分を除去する第２の入力ローパスフィルタを備え、
　前記第２のヒステリシスコンパレータは、前記第２の検出信号から高周波成分を除去した信号のレベルを判定し、当該レベルに応じた第２の判定信号を生成する、
　請求項２乃至４のいずれか一項に記載の電源回路。
　前記第２の入力ローパスフィルタのカットオフ周波数は、前記第１の出力ローパスフィルタのカットオフ周波数よりも低い、
　請求項５に記載の電源回路。
　前記第２のスイッチング増幅信号に基づいて第３の周波数帯域の第３のスイッチング増幅信号を生成する第３のスイッチング増幅手段をさらに備え、
　前記電源供給手段は、前記線形増幅信号、前記第１、第２及び第３のスイッチング増幅信号を合成する、
　請求項１乃至６のいずれか一項に記載の電源回路。
　前記入力信号に基づいてアナログ信号と第１及び第２の１ビット・デジタル信号を生成する信号変換回路をさらに備え、
　前記リニア増幅手段は、前記アナログ信号を線形増幅して前記線形増幅信号を生成し、
　前記第１のスイッチング増幅手段は、
　　前記線形増幅信号の電流を検出し、当該電流に応じた第１の検出信号を生成する第１の電流検出器と、
　　前記第１の検出信号と前記第１の１ビット・デジタル信号に基づいて第１のパルス信号を生成する第１のパルス信号生成器と、
　　前記第１のパルス信号をスイッチング増幅する第１のスイッチングアンプと、
　　前記第１のパルス信号を増幅した信号から高周波成分を除去し、前記第１の周波数帯域の第１のスイッチング増幅信号を生成する第１の出力ローパスフィルタと、を備え、
　前記第２のスイッチング増幅手段は、
　　前記第１のパルス信号を増幅した信号の電流を検出し、当該電流に応じた第２の検出信号を生成する第２の電流検出器と、
　　前記第２の検出信号と前記第２の１ビット・デジタル信号に基づいて第２のパルス信号を生成する第２のパルス信号生成器と、
　　前記第２のパルス信号をスイッチング増幅する第２のスイッチングアンプと、
　　前記第２のパルス信号を増幅した信号から高周波成分を除去し、前記第２の周波数帯域の第２のスイッチング増幅信号を生成する第２の出力ローパスフィルタと、を備える、
　請求項１に記載の電源回路。
　入力される高周波変調信号を増幅する高周波電力増幅器と、
　前記高周波変調信号の振幅成分である振幅信号に基づいて線形増幅信号を生成するリニア増幅手段と、
　前記線形増幅信号に基づいて第１の周波数帯域の第１のスイッチング増幅信号を生成する第１のスイッチング増幅手段と、
　前記第１のスイッチング増幅信号に基づいて第２の周波数帯域の第２のスイッチング増幅信号を生成する第２のスイッチング増幅手段と、
　前記線形増幅信号、前記第１及び第２のスイッチング増幅信号を合成した合成信号を電源として前記高周波電力増幅器へ供給する電源供給手段と、
　を備える高周波電力増幅回路。
　電源回路における電源制御方法であって、
　前記電源回路は、
　　入力信号に基づいて線形増幅信号を生成し、
　　前記線形増幅信号に基づいて第１の周波数帯域の第１のスイッチング増幅信号を生成し、
　　前記第１のスイッチング増幅信号に基づいて第２の周波数帯域の第２のスイッチング増幅信号を生成し、
　　前記線形増幅信号、前記第１及び第２のスイッチング増幅信号を合成した合成信号を電源として外部回路へ供給する、
　電源制御方法。