WO2015023107A1

WO2015023107A1 - 방송신호 송신방법, 방송신호 수신방법, 방송신호 송신장치, 방송신호 수신장치

Info

Publication number: WO2015023107A1
Application number: PCT/KR2014/007485
Authority: WO
Inventors: 문철규; 김재형; 홍성룡; 백종섭; 김병길; 고우석
Original assignee: 엘지전자 주식회사
Priority date: 2013-08-13
Filing date: 2014-08-12
Publication date: 2015-02-19
Also published as: EP3035673A4; US20160197708A1; US9847898B2; US9590781B2; US20170214562A1; EP3035673A1

Abstract

본 발명은 방송 신호를 전송하는 방법을 제공한다. 본 발명에 따른 방송 신호를 전송하는 방법은, 적어도 하나의 서비스 또는 서비스 컴포넌트를 전송하는 복수의 DP(Data Pipe) 각각에 해당하는 DP 데이터를 부호화하는 단계, 상기 부호화된 DP데이터를 데이터 심볼들에 매핑하여 적어도 하나의 시그널 프레임을 생성하는 단계, 상기 적어도 하나의 시그널 프레임에 있는 데이터를 OFDM 스킴에 의해서 변조하는 단계 및 상기 변조된 데이터를 포함하는 방송신호를 전송하는 단계를 포함할 수 있다.

Description

방송신호 송신방법, 방송신호 수신방법, 방송신호 송신장치, 방송신호 수신장치

본 발명은 방송신호 전송방법, 방송신호 수신방법, 방송신호 전송장치, 방송신호 수신장치에 관한 것이다.

아날로그 방송 신호에 대한 송출의 중단 시점이 다가오면서, 디지털 방송 신호를 송수신하기 위한 다양한 기술들이 개발되고 있다. 디지털 방송 신호는 아날로그 방송 신호에 비해 대용량의 비디오/오디오 데이터를 포함할 수 있으며, 비디오/오디오 데이터 외에도 다양한 부가 데이터를 포함할 수 있다.

즉, 디지털 방송을 위한 디지털 방송 시스템은 HD(High Definition)급의 영상과 다채널의 음향 및 다양한 부가 서비스를 제공할 수 있다. 다만, 고용량의 데이터 전송을 위한 데이터 전송 효율, 송수신 네트워크의 강인성(robustness) 및 모바일 수신 장비를 고려한 네트워크의 유연성(flexibility)은 여전히 개선해야 하는 과제이다.

따라서 본 발명의 목적은 차세대 방송 서비스를 위한 방송 신호를 전송하고 수신할 수 있는 방송 신호 송신 장치, 방송 신호 수신 장치, 그리고 차세대 방송 서비스를 위한 방송 신호를 송신하고 수신하는 방법을 제공하는데 있다.

상기 목적을 달성하기 위하여 본 발명은 방송 신호를 송신하는 방법을 제공한다. 본 발명에 따른 방송 신호를 송신하는 방법은, 적어도 하나의 서비스 또는 서비스 컴포넌트를 전송하는 복수의 DP(Data Pipe) 각각에 해당하는 DP 데이터를 부호화하는 단계, 부호화된 DP데이터를 데이터 심볼들에 매핑하여 적어도 하나의 시그널 프레임을 생성하는 단계, 적어도 하나의 시그널 프레임에 있는 데이터를 OFDM 스킴에 의해서 변조하는 단계 및 변조된 데이터를 포함하는 방송신호를 전송하는 단계를 포함할 수 있다.

본 발명은 효율적인 방송신호 전송방법, 방송신호 수신방법, 방송신호 전송장치, 방송신호 수신장치를 제공할 수 있다.

또한, 본 발명은 데이터 전송 효율을 높이고 방송 신호 송수신의 강인성(Robustness)를 증가시킬 수 있다.

도 1은 본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 송신 장치의 구조를 나타낸 도면이다.

도 2는 본 발명의 일 실시예에 따른 인풋 포맷팅 모듈을 나타낸 도면이다.

도 3은 본 발명의 다른 실시예에 따른 인풋 포맷팅 모듈을 나타낸 도면이다.

도 4는 본 발명의 또 다른 실시예에 따른 인풋 포맷팅 모듈을 나타낸 도면이다.

도 5는 본 발명의 일 실시예에 따른 코딩 앤 모듈레이션 모듈을 나타낸 도면이다.

도 6은 본 발명의 일 실시예에 따른 프레임 스트럭쳐 모듈을 나타낸 도면이다.

도 7은 본 발명의 일 실시예에 따른 웨이브폼 제너레이션 모듈을 나타낸 도면이다.

도 8은 본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 수신 장치의 구조를 나타낸 도면이다.

도 9는 본 발명의 일 실시예에 따른 동기화 & 복조 모듈을 나타낸 도면이다.

도 10은 본 발명의 일 실시예에 따른 프레임 파싱 모듈을 나타낸 도면이다.

도 11은 본 발명의 일 실시예에 따른 디매핑 & 디코딩 모듈을 나타낸 도면이다.

도 12는 본 발명의 일 실시예에 따른 아웃풋 프로세서를 나타낸 도면이다.

도 13은 본 발명의 다른 실시예에 따른 아웃풋 프로세서를 나타낸 도면이다.

도 14는 본 발명의 다른 실시예에 따른 코딩 앤 모듈레이션 모듈을 나타낸 도면이다.

도 15는 본 발명의 다른 실시예에 따른 디매핑 & 디코딩 모듈을 나타낸 도면이다.

도 16은 본 발명의 일 실시예에 따른 방송 시스템의 프레임 구조를 나타낸 도면이다.

도 17은 본 발명의 일 실시예에 따른 엣지 심볼이 포함하는 페어드 파일럿 패턴(paired pilot pattern), 페어드 파일럿 패턴을 이용한 방송 신호 송신 장치의 동작을 나타내는 수학식 및 이에 대응하는 방송 신호 수신 장치의 동작을 나타내는 수학식을 나타낸다.

도 18은 본 발명의 일 실시예에 따른 엣지 심볼이 포함하는 스캐터드 파일럿 패턴(paired pilot pattern), 스캐터드 파일럿 패턴을 이용한 방송 신호 송신 장치의 동작을 나타내는 수학식 및 이에 대응하는 방송 신호 수신 장치의 동작을 나타내는 수학식을 나타낸다.

도 19는 본 발명의 일 실시예에 따른 방송 신호 수신 장치가 주파수 오프셋 추정하는 과정을 도식화한 도면이다.

도 20에 도시된 싱크로나이제이션 앤 디모듈레이션 모듈은 도 8에서 설명한 싱크로나이제이션 앤 디모듈레이션 모듈(8000)의 일 실시예에 해당한다.

도 21은 본 발명의 일실시예에 따른 레퍼런스 시퀀스 제너레이터를 나타낸 도면이다.

도 22는 본 발명의 일 실시예에 따른 13차 심볼-레벨 PRBS 제너레이터와 8차 프레임-레벨 PRBS 제너레이터를 포함하는 레퍼런스 시퀀스 제너레이터를 나타낸 도면이다.

도 23은 본 발명의 일 실시예에 따른 15차 심볼-레벨 PRBS 제너레이터와 8차 프레임-레벨 PRBS 제너레이터를 포함하는 레퍼런스 시퀀스 제너레이터를 나타낸 도면이다.

도 24는 본 발명의 일 실시예에 따른 방송 신호 송신 방법을 나타낸 플로우 챠트이다.

도 25은 본 발명의 일 실시예에 따른 방송 신호 수신 방법을 나타낸 플로우 챠트이다.

본 명세서에서 사용되는 용어는 본 발명에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도, 관례 또는 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한 특정 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 그 의미를 기재할 것이다. 따라서 본 명세서에서 사용되는 용어는, 단순한 용어의 명칭이 아닌 그 용어가 아닌 실질적인 의미와 본 명세서의 전반에 걸친 내용을 토대로 해석되어야 함을 밝혀두고자 한다.

본 발명은 차세대 방송 서비스를 위한 방송 신호를 송수신 할 수 있는 장치 및 방법을 제공하기 위한 것이다. 본 발명의 일 실시예에 따른 차세대 방송 서비스는 지상파 방송 서비스, 모바일 방송 서비스 및 UHDTV(Ultra High Definition Television) 서비스등을 포함하는 개념이다. 본 발명의 일 실시예에 따른 방송 신호 송신 장치 및 방법은 송신 대상인 서비스의 특성에 따라 지상파 방송 서비스를 위한 base profile, 모바일 방송 서비스를 위한 handheld profile 및 UHDTV 서비스를 위한 advanced profile로 카테고리화될 수 있다. 이 경우, base profile은 지상파 방송 서비스 및 모바일 방송 서비스 모두를 위한 profile을 의미하는 개념으로 사용될 수 있다. 이는 설계자 의도에 따라 변경 가능한 사항이다. 본 발명은 상술한 차세대 방송 서비스를 위한 방송 신호를 비MIMO(non-MIMO, Multi Input Multi Output) 방식 또는 MIMO 방식으로 처리하는 것을 일 실시예로 할 수 있다. 본 발명의 일 실시예에 따른 비MIMO 방식은 MISO (Multi Input Single Output), SISO (Single Input Single Output) 방식 등을 포함할 수 있다.

이하에서, MISO 또는 MIMO의 다중 안테나는 설명의 편의를 위해 2개의 안테나를 예로서 설명할 수 있으나, 이러한 본 발명의 설명은 2개 이상의 안테나를 사용하는 시스템에 적용될 수 있다.

본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 송신 장치는 인풋 포맷팅 모듈(1000), 코딩 앤 모듈레이션 모듈(1100), 프레임 스트럭쳐 모듈(1200), 웨이브폼 제너레이션 모듈(1300) 및 시그널링 제너레이션 모듈(1400)을 포함할 수 있다. 이하 각 모듈의 동작을 중심으로 설명한다.

도 1 에 도시된 바와 같이, 본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 송신 장치는 입력 신호로서 MPEG-TS 스트림(stream), IP 스트림(v4/v6) 그리고 제네릭 스트림(Generic stream, GS)을 입력받을 수 있다. 또한 입력 신호를 구성하는 각 스트림의 구성에 관한 부가 정보(management information)를 입력받고, 입력받은 부가 정보를 참조하여 최종적인 피지컬 레이어 시그날(physical layer signa)을 생성할 수 있다.

본 발명의 일 실시예에 따른 인풋 포맷팅 모듈(1000)은 입력된 스트림들을 코딩 및 변조를 수행하기 위한 기준 또는 서비스 및 서비스 컴포넌트 기준에 따라 나누어 복수의 로지컬 데이터 파이프(logical data pipes, 또는 데이터 파이프(data pipes, DP))로 생성할 수 있다. 데이터 파이프는 피지컬 레이어의 논리적 채널로서, 서비스 데이터 또는 관련된 메타데이터를 운반할 수 있다. 데이터 파이프는 하나 또는 복수개의 서비스, 또는 하나 또는 복수개의 서비스 컴포넌트(component) 를 운반할 수 있다. 또한 데이터 파이프(data pipe)를 통해 전송되는 데이터를 DP 데이터라 호칭할 수 있다.

또한 본 발명의 일 실시예에 따른 인풋 포맷팅 모듈(1000)은 생성된 각각의 데이터 파이프를 코딩 및 변조를 수행하기 위해 필요한 블록 단위로 나누고, 전송효율을 높이거나 스케쥴링을 하기 위해 필요한 일련의 과정들을 수행할 수 있다. 구체적인 내용은 후술한다.

본 발명의 일 실시예에 따른 코딩 앤 모듈레이션 모듈(1100)은 인풋 포맷팅 모듈(1000)으로부터 입력받은 각각의 데이터 파이프에 대해서 FEC(forward error correction) 인코딩을 수행하여 전송채널에서 발생할 수 있는 에러를 수신단에서 정정할 수 있도록 한다. 또한 본 발명의 일 실시예에 따른 코딩 앤 모듈레이션 모듈(1100)은 FEC 출력 비트 데이터에 대해서 심볼 데이터로 전환하고, 인터리빙을 수행하여 채널에 의한 버스트 에러(burst error)를 정정할 수 있다. 또한 도 1에 도시된 바와 같이 두 개 이상의 멀티플 안테나(multiple Tx antenna)를 통해 전송하기 위하여 본 발명의 일 실시예에 따른 코딩 앤 모듈레이션 모듈(1100)은 처리한 데이터를 각 안테나 출력을 위한 데이터 패쓰(data path)로 나누어 출력할 수 있다.

본 발명의 일 실시예에 따른 프레임 스트럭쳐 모듈(1200)은 코딩 앤 모듈레이션 모듈(1100)에서 출력된 데이터를 신호 프레임에 매핑할 수 있다. 본 발명의 일 실시예에 따른 프레임 스트럭쳐 모듈(1200)은 인풋 포맷팅 모듈(1000)에서 출력된 스케쥴링 정보를 이용하여 매핑을 수행할 수 있으며, 추가적인 디버시티 게인(gain)을 얻기 위하여 신호 프레임 내의 데이터에 대하여 인터리빙을 수행할 수 있다.

본 발명의 일 실시예에 따른 웨이브폼 제너레이션 모듈(1300)은 프레임 스트럭쳐 모듈(1200)에서 출력된 신호 프레임들을 최종적으로 전송할 수 있는 형태의 신호로 변환시킬 수 있다. 이 경우, 본 발명의 일 실시예에 따른 웨이브폼 제너레이션 모듈(1300)은 전송 시스템의 감지(detection)를 위해 프리앰블 시그널(또는 프리앰블)을 삽입하고, 전송채널을 추정하여 왜곡을 보상할 수 있도록 리퍼런스 시그날(reference signal)을 삽입할 수 있다. 또한 본 발명의 일 실시예에 따른 웨이브폼 제너레이션 모듈(1300)은 다중 경로 수신에 따른 채널 딜레이 스프레드(channel delay spread)에 의한 영향을 상쇄시키기 위해서 가드 인터벌(guard interval)을 두고 해당 구간에 특정 시퀀스(sequence)를 삽입할 수 있다. 또한 본 발명의 일 실시예에 따른 웨이브폼 제너레이션 모듈(1300)은 부가적으로 출력 신호의 피크-투-에버리지 파워 레이시오(peak-to-average power ratio)와 같은 신호특성을 고려하여 효율적인 전송에 필요한 과정을 수행할 수 있다.

본 발명의 일 실시예에 따른 시그널링 제너레이션 모듈(1400)은 입력된 부가정보(management information) 및 인풋 포맷팅 모듈(1000), 코딩 앤 모듈레이션 모듈(1100) 및 프레임 스트럭쳐 모듈(1200)에서 발생된 정보를 이용하여 최종적인 시그널링 정보(physical layer signaling)을 생성한다. 따라서 본 발명의 일 실시예에 따른 수신 장치는 시그널링 정보를 복호화하여 수신된 신호를 디코딩할 수 있다.

상술한 바와 같이 본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 송신 장치는 지상파 방송 서비스, 모바일 방송 서비스 및 UHDTV 서비스등을 제공할 수 있다. 따라서 본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 송신 장치는 서로 다른 서비스를 위한 신호들을 시간 영역에서 멀티플렉싱하여 전송할 수 있다.

도 2 내지 도 4는 도 1에서 설명한 본 발명의 일 실시예에 따른 인풋 포맷팅 모듈(1000)의 실시예를 나타낸 도면이다. 이하 각 도면에 대해 설명한다.

도 2는 본 발명의 일 실시예에 따른 인풋 포맷팅 모듈을 나타낸 도면이다. 도 2는 인풋 신호가 싱글 인풋 스트림(single input stream)인 경우의 인풋 포맷팅 모듈을 나타낸다.

도 2에 도시된 바와 같이 본 발명의 일 실시예에 따른 인풋 포맷팅 모듈은 모드 어댑테이션 모듈(2000)과 스트림 어댑테이션 모듈(2100)을 포함할 수 있다.

도 2에 도시된 바와 같이 모드 어댑테이션 모듈(2000)은 인풋 인터페이스 블록(2010), CRC-8 인코더 블록(2020) 및 BB 헤더 삽입(BB header insertion) 블록(2030)을 포함할 수 있다. 이하 각 블록에 대해 간략히 설명한다.

인풋 인터페이스 블록(2010)은 입력된 싱글 인풋 스트림을 추후 FEC(BCH/LDPC)를 수행하기 위한 BB 프레임(baseband(BB) frame) 길이 단위로 나눠서 출력할 수 있다.

CRC-8 인코더 블록(2020)은 각 BB 프레임 데이터에 대해서 CRC 인코딩을 수행하여 여분 데이터(redundancy data)를 추가할 수 있다.

이후, BB 헤더 삽입(BB header insertion) 블록(2030)은 모드 어댑테이션 타입(Mode Adaptation Type, (TS/GS/IP)), 유저 패킷 길이(User Packet Length), 데이터 필드 길이(Data Field Length), 유저 패킷 싱크 바이트(User Packet Sync Byte), 데이터 필드에서의 유저 패킷 싱크 바이트의 시작 주소(Start Address of User Packet Sync Byte in Data Field), 고효율 모드 인디케이터(High Efficiency Mode Indicator), 인풋 스트림 동기화 필드(Input Stream Synchronization Field) 등 정보를 포함하는 헤더를 BB 프레임에 삽입할 수 있다.

도 2에 도시된 바와 같이, 스트림 어댑테이션 모듈(2100)은 패딩 삽입(Padding insertion) 블록(2110) 및 BB 스크램블러(scrambler) 블록(2120)을 포함할 수 있다. 이하 각 블록에 대해 간략히 설명한다.

패딩 삽입(Padding insertion) 블록(2110)은 모드 어댑테이션 모듈(2000)로부터 입력받은 데이터가 FEC 인코딩에 필요한 입력 데이터 길이보다 작은 경우, 패딩 비트(padding bit)를 삽입하여 필요한 입력 데이터 길이를 가지도록 출력할 수 있다.

BB 스크램블러 블록(2120)은 입력된 비트 스트림(bit stream)을 수도 랜덤 바이너리 시퀀스(PRBS:Pseudo Random Binary Sequence)로 XOR연산을 하여 랜덤화(randomize)할 수 있다.

상술한 블록들은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해서 대체될 수 있다.

도 2에 도시된 바와 같이, 인풋 포맷팅 모듈은 최종적으로 데이터 파이프를 코딩 앤 모듈레이션 모듈로 출력할 수 있다.

도 3은 본 발명의 다른 실시예에 따른 인풋 포맷팅 모듈을 나타낸 도면이다. 도 3은 인풋 신호가 멀티플 인풋 스트림(multiple input streams)인 경우의 인풋 포맷팅 모듈의 모드 어댑테이션 모듈을 나타낸 도면이다.

멀티플 인풋 스트림(multiple input streams)을 처리하기 위한 인풋 포맷팅 모듈의 모드 어댑테이션 모듈은 각 인풋 스트림을 독립적으로 처리할 수 있다.

도 3에 도시된 바와 같이, 멀티플 인풋 스트림을 각각 처리 하기 위한 모드 어댑테이션 모듈(3000)은 인풋 인터페이스 블록, 인풋 스트림 동기화(input stream synchronizer) 블록, 딜레이 보상(compensating delay) 블록, 널 패킷 제거(null packet deletion) 블록, CRC-8 인코더 블록 및 BB 헤더 삽입(BB header insertion) 블록을 포함할 수 있다. 이하 각 블록에 대해 간략히 설명한다.

인풋 인터페이스 블록, CRC-8 인코더 블록 및 BB 헤더 삽입 블록의 동작들은 도 2에서 설명한 바와 같으므로 생략한다.

인풋 스트림 동기화 블록(3100)은 인풋 스트림 클락 리퍼런스(ISCR:Input Stream Clock Reference) 정보를 전송하여, 수신단에서 TS 혹은 GS 스트림을 복원하는데 필요한 타이밍정보를 삽입할 수 있다.

딜레이 보상 블록(3200)은 인풋 스트림 동기화 블록에 의해 발생된 타이밍정보와 함께 송신 장치의 데이터 처리에 따른 데이터 파이프간 딜레이가 발생한 경우, 수신 장치에서 동기를 맞출 수 있도록 입력 데이터를 지연시켜서 출력할 수 있다.

널 패킷 제거 블록(3300)은 불필요하게 전송될 입력 널 패킷을 제거하고, 제거된 위치에 따라 제거된 널 패킷의 개수를 삽입하여 전송할 수 있다.

구체적으로 도 4는 인풋 신호가 멀티플 인풋 스트림(multiple input streams)인 경우의 인풋 포맷팅 모듈의 스트림 어댑테이션 모듈을 나타낸 도면이다.

본 발명의 일 실시예에 따른 멀티플 인풋 스트림인 경우의 인풋 포맷팅 모듈의 스트림 어댑테이션 모듈은 스케쥴러(scheduler)(4000), 1-프레임 딜레이 블록(4100), 인-밴드 시그날링 또는 패딩 삽입(In-band signaling or padding insertion) 블록(4200), 피지컬 레이어 시그날링 제너레이션(physical layer signaling generation) 블록(4300) 및 BB 스크램블러 블록(4400)을 포함할 수 있다. 이하 각 블록의 동작에 대해 설명한다.

스케쥴러(4000)는 듀얼 폴라리티(dual polarity)를 포함한 다중 안테나를 사용하는 MIMO 시스템을 위한 스케쥴링을 수행할 수 있다. 또한 스케쥴러(4000)는 도 1에서 설명한 코딩 & 모듈레이션 모듈 내의 비트 투 셀 디먹스(bit to cell demux) 블록, 셀 인터리버 블록, 타임 인터리버 블록 등 각 안테나 패쓰(antenna path)를 위한 신호 처리 블록들에 사용될 파라미터(parameter)들을 발생시킬 수 있다.

1-프레임 딜레이 블록(4100)은 데이터 파이프 내에 삽입될 인-밴드 시그날링(in-band signaling) 등을 위해서 다음 프레임에 대한 스케쥴링 정보가 현재 프레임에 전송될 수 있도록 입력 데이터를 하나의 전송 프레임만큼 지연시킬 수 있다.

인-밴드 시그날링 또는 패딩 삽입(In-band signaling or padding insertion) 블록(4200)은 한 개의 전송 프레임만큼 지연된 데이터에 지연되지 않은 피지컬 레이어 시그날링(physical layer signaling(PLS))-다이나믹 시그날링(dynamic signaling) 정보를 삽입할 수 있다. 이 경우, 인-밴드 시그날링 또는 패딩 삽입 블록(4200)은 패딩을 위한 공간이 있는 경우에 패딩 비트(padding bit)을 삽입하거나, 인-밴드 시그날링 정보를 패딩 공간에 삽입할 수 있다. 또한, 스케쥴러(4000)는 인-밴드 시그날링과 별개로 현재 프레임에 대한 피지컬 레이어 시그널링-다이나믹 시그날링 정보를 출력할 수 있다. 따라서 후술할 셀 매퍼(cell mapper)는 스케쥴러(4000)에서 출력한 스케쥴링 정보에 따라 입력 셀들을 매핑할 수 있다.

피지컬 레이어 시그날링 제너레이션 블록(4300)은 인-밴드 시그날링을 제외하고 전송 프레임의 프리앰블 심볼이나 분산(spreading)되어 데이터 심볼등에 전송될 피지컬 레이어 시그날링 데이터(physical layer signaling data)를 생성할 수 있다. 이 경우, 본 발명의 일 실시예에 따른 피지컬 레이어 시그날링 데이터는 시그널링 정보로 호칭할 수 있다. 또한 본 발명의 일 실시예에 따른 피지컬 레이어 시그날링 데이터는 PLS-프리(PLS-pre) 정보와 PLS-포스트(PLS-post) 정보로 분리될 수 있다. PLS-프리 정보는 PLS-포스트 정보를 인코딩하는데 필요한 파라미터들과 스태틱 PLS 시그날링 데이터(static PLS signaling data)를 포함할 수 있으며, PLS-포스트 정보는 데이터 파이프를 인코딩하는데 필요한 파라미터를 포함할 수 있다. 상술한 데이터 파이프를 인코딩하는데 필요한 파라미터는 다시 스태틱 PLS 시그날링 데이터(static PLS signaling data) 및 다이나믹 PLS 시그날링 데이터(dynamic PLS signaling data)로 분리될 수 있다. 스태틱 PLS 시그날링 데이터는 수퍼 프레임에 포함된 모든 프레임에 공통적으로 적용될 수 있는 파라미터로 수퍼 프레임 단위로 변경될 수 있다. 다이나믹 PLS 시그날링 데이터는 수퍼 프레임에 포함된 프레임마다 다르게 적용될 수 있는 파라미터로, 프레임 단위로 변경될 수 있다. 따라서 수신 장치는 PLS-프리 정보를 디코딩하여 PLS-포스트 정보를 획득하고, PLS-포스트 정보를 디코딩하여 원하는 데이터 파이프를 디코딩할 수 있다.

BB 스크램블러 블록(4400)은 최종적으로 웨이브폼 제너레이션(waveform generation) 블록의 출력 신호의 PAPR 값이 낮아지도록 수도 랜덤 바이너리 시퀀스(PRBS) 를 발생시켜서 입력 비트열과 XOR을 수행하여 출력할 수 있다. 도 4에 도시된 바와 같이 BB 스크램블러 블록(4400)의 스크램블링은 데이터 파이프와 피지컬 레이어 시그날링모두에 대해 적용될 수 있다.

도 4에 도시된 바와 같이, 스트림 어댑테이션 모듈은 최종적으로 각 데이터 파이프를 코딩 앤 모듈레이션 모듈로 출력할 수 있다.

도 5의 코딩 앤 모듈레이션 모듈은 도 1에서 설명한 코딩 앤 모듈레이션 모듈(1100)의 일 실시예에 해당한다.

상술한 바와 같이 본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 송신 장치는 지상파 방송 서비스, 모바일 방송 서비스 및 UHDTV 서비스등을 제공할 수 있다.

즉, 본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 송신 장치가 제공하고자 하는 서비스의 특성에 따라 QoS (quality of service)가 다르기 때문에 각 서비스에 대응하는 데이터가 처리되는 방식이 달라져야 한다. 따라서 본 발명의 일 실시예에 따른 코딩 앤 모듈레이션 모듈은 입력된 데이터 파이프들에 대하여 각각의 패쓰(path)별로 SISO, MISO와 MIMO 방식을 독립적으로 적용하여 처리할 수 있다. 결과적으로 본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 송신 장치는 각 데이터 파이프를 통해 전송하는 서비스나 서비스 컴포넌트(component)별로 QoS를 조절할 수 있다.

따라서 본 발명의 일 실시예에 따른 코딩 앤 모듈레이션 모듈은 SISO 방식을 위한 제 1 블록(5000), MISO 방식을 위한 제 2 블록(5100), MIMO 방식을 위한 제 3 블록(5200) 및 PLS 프리/포스트 정보를 처리하기 위한 제 4 블록(5300)을 포함할 수 있다. 도 5에 도시된 코딩 앤 모듈레이션 모듈은 일 실시예에 불과하며 설계자의 의도에 따라 코딩 앤 모듈레이션 모듈은 제 1 블록(5000) 및 제 4 블록(5300)만을 포함할 수도 있고, 제 2 블록(5100) 및 제 4 블록(5300)만을 포함할 수도 있고, 제 3 블록(5200) 및 제 4 블록(5300)만을 포함할 수도 있다. 즉 설계자의 의도에 따라 코딩 앤 모듈레이션 모듈은 각 데이터 파이프를 동일하게 또는 다르게 처리하기 위한 블록들을 포함할 수 있다.

이하 각 블록에 대해 설명한다.

제 1 블록(5000)은 입력된 데이터 파이프를 SISO 처리하기 위한 블록으로 FEC 인코더 블록(5010), 비트 인터리버 블록(5020), 비트 투 셀 디먹스(bit to cell demux) 블록(5030), 성상도 매퍼(constellation mapper) 블록(5040), 셀 인터리버(cell interleaver) 블록(5050) 및 타임 인터리버(time interleaver) 블록(5060)을 포함할 수 있다.

FEC 인코더 블록(5010)은 입력된 데이터 파이프에 대하여 BCH 인코딩과 LDPC 인코딩을 수행하여 여분(redundancy)을 추가하고, 전송채널상의 오류를 수신단에서 정정할 수 있다.

비트 인터리버 블록(5020)은 FEC 인코딩이 수행된 데이터의 비트열을 인터리빙 규칙(interleaving rule)에 의해서 인터리빙하여 전송채널 중에 발생할 수 있는 버스트 에러(burst error)에 대해 강인성을 갖도록 처리할 수 있다. 따라서 QAM 심볼에 딥 페이딩(deep fading)혹은 이레이셔(erasure)가 가해진 경우, 각 QAM 심볼에는 인터리빙된 비트들이 매핑되어 있으므로 전체 코드워드 비트(codeword bit)들 중에서 연속된 비트들에 오류가 발생하는 것을 막을 수 있다.

비트 투 셀 디먹스 블록(5030)은 입력된 비트열의 순서와 성상도 매핑 규칙(constellation mapping rule)을 모두 고려하여 FEC 블락 내 각 비트들이 적절한 강건성(robustness)을 갖고 전송될 수 있도록 입력 비트열의 순서를 결정하여 출력할 수 있다.

성상도 매퍼(Constellation mapper) 블록(5040)은 입력된 비트 워드(bit word)를 하나의 성상도(constellation)에 매핑할 수 있다. 이 경우 성상도 매퍼 블록은 추가적으로 로테이션 & Q-딜레이(rotation & Q-delay)를 수행할 수 있다. 즉, 성상도 매퍼 블록은 입력된 성상도들을 회전각(rotation angle)에 따라 회전시킨 후에 In-phase 성분과 Quadrature-phase 성분으로 나눈 후에 Quadrature-phase 성분만을 임의의 값으로 딜레이시킬 수 있다. 이후 페어(pair) 된 I 성분과 Q 성분을 이용해서 새로운 성상도로 다시 매핑할 수 있다.

셀 인터리버 블록(5050)은 한 개의 FEC 블락에 해당하는 셀들을 랜덤하게 섞어서 출력하여, 각 FEC 블락에 해당하는 셀들이 각 FEC 블락마다 서로 다른 순서로 출력할 수 있다.

타임 인터리버 블록(5060)은 여러 개의 FEC 블락에 속하는 셀들을 서로 섞어서 출력할 수 있다. 따라서 각 FEC 블락의 셀들은 타임 인터리빙 뎁쓰(depth)만큼의 구간 내에 분산되어 전송되므로 디버시티 게인을 획득할 수 있다.

제 2 블록(5100)은 입력된 데이터 파이프를 MISO 처리하기 위한 블록으로 도 5에 도시된 바와 같이 제 1 블록(5000)과 동일하게 FEC 인코더 블록, 비트 인터리버 블록, 비트 투 셀 디먹스(bit to cell demux) 블록, 성상도 매퍼(constellation mapper) 블록, 셀 인터리버 블록 및 타임 인터리버 블록을 포함할 수 있으나, MISO 프로세싱 블록(5110)을 더 포함한다는 점에서 차이가 있다. 제 2 블록(5100)은 제 1 블록(5000)과 마찬가지로 입력부터 타임 인터리버까지 동일한 역할의 과정을 수행하므로, 동일한 블록들에 대한 설명은 생략한다.

MISO 프로세싱 블록(5110)은 입력된 일련의 셀들에 대해서 전송 디버시티(transmit diversity)를 주는 MISO 인코딩 매트릭스에 따라 인코딩을 수행하고, MISO 처리된 데이터를 두 개의 패쓰(path)를 통해 출력할 수 있다. 본 발명의 일 실시예에 따른 MISO 프로세싱은 OSTBC(orthogonal space time block coding)/OSFBC (orthogonal space frequency block coding, 일명 알라모티 코딩(Alamouti coding))을 포함할 수 있다.

제 3 블록(5200)은 입력된 데이터 파이프를 MIMO 처리하기 위한 블록으로 도 5에 도시된 바와 같이 제 2 블록(5100)과 동일하게 FEC 인코더 블록, 비트 인터리버 블록, 비트 투 셀 디먹스 블록, 성상도 매퍼 블록, 셀 인터리버 블록 및 타임 인터리버 블록을 포함할 수 있으나, MIMO 프로세싱 블록(5220)을 포함한다는 점에서 데이터 처리 과정의 차이가 있다.

즉, 제 3 블록(5200)의 경우, FEC 인코더 블록 및 비트 인터리버 블록은 제 1 및 2 블록(5000, 5100)과 구체적인 기능은 다르지만 기본적인 역할은 동일하다.

비트 투 셀 디먹스 블록(5210)은 MIMO 프로세싱의 입력 개수와 동일한 개수의 출력 비트열을 생성하여 MIMO 프로세싱을 위한 MIMO 패쓰(path)를 통해 출력할 수 있다. 이 경우, 비트 투 셀 디먹스 블록(5210)은 LDPC와 MIMO 프로세싱의 특성을 고려하여 수신단의 디코딩 성능을 최적화하도록 설계될 수 있다.

성상도 매퍼 블록, 셀 인터리버 블록, 타임 인터리버 블록 역시 구체적인 기능은 다를 수 있지만 기본적인 역할은 제 1 및 2 블록(5000, 5100)에서 설명한 바와 동일하다. 또한 도 5에 도시된 바와 같이, 성상도 매퍼 블록, 셀 인터리버 블록, 타임 인터리버 블록들은 비트 투 셀 디먹스 블록에서 출력된 출력 비트열을 처리하기 위하여, MIMO 프로세싱을 위한 MIMO 패쓰(path)의 개수만큼 존재할 수 있다. 이 경우, 성상도 매퍼 블록, 셀 인터리버 블록, 타임 인터리버 블록들은 각 패쓰(path)들을 통해 입력되는 데이터들에 대하여 각각 동일하게 동작하거나 혹은 독립적으로 동작할 수 있다.

MIMO 프로세싱 블록(5220)은 입력된 두 개의 입력 셀에 대해서 MIMO 인코딩 매트릭스를 사용하여 MIMO 프로세싱을 수행하고 MIMO 프로세싱 된 데이터를 두 개의 패쓰(path)를 통해 출력할 수 있다. 본 발명의 일 실시예에 따른 MIMO 인코딩 매트릭스는 스페이셜 멀티플렉싱(spatial multiplexing), 골든 코드(Golden code), 풀-레이트 풀-디버시티 코드(Full-rate full diversity code), 선형 분산 코드(Linear dispersion code) 등을 포함할 수 있다.

제 4 블록(5300)은 PLS 프리/포스트 정보를 처리하기 위한 블록으로, SISO 또는 MISO 프로세싱을 수행할 수 있다.

제 4 블록(5300)에 포함된 비트 인터리버 블록, 비트 투 셀 디먹스 블록, 성상도 매퍼 블록, 셀 인터리버 블록, 타임 인터리버 블록 및 MISO 프로세싱 블록 등은 상술한 제 2 블록(5100)에 포함된 블록들과 구체적인 기능은 다를 수 있지만 기본적인 역할은 동일하다.

제 4 블록(5300)에 포함된 쇼튼/펑쳐드(Shortened/punctured) FEC 인코더 블록(5310)은 입력 데이터의 길이가 FEC 인코딩을 수행하는데 필요한 길이보다 짧은 경우를 대비한 PLS 패쓰(path)를 위한 FEC 인코딩 방식을 사용하여 PLS 데이터를 처리할 수 있다. 구체적으로, 쇼튼/펑쳐드(Shortened/punctured) FEC 인코더 블록은 입력 비트열에 대해서 BCH 인코딩을 수행하고, 이후 노말 LDPC 인코딩에 필요한 입력 비트열의 길이만큼 제로 패딩(zero padding)을 하고, LDPC 인코딩을 한 후에 패딩한 제로(zero)를 제거하여 효율적 코드레이트(effective code rate)가 데이터 파이프보다 같거나 낮도록 패리티 비트(parity bit)을 펑쳐링(puncturing)할 수 있다.

상술한 제 1 블록(5000) 내지 제 4 블록(5300)에 포함된 블록들은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해서 대체될 수 있다.

도 5에 도시된 바와 같이, 코딩 앤 모듈레이션 모듈은 최종적으로 각 패쓰(path)별로 처리된 데이터 파이프, PLS-프리 정보, PLS-포스트 정보를 프레임 스트럭쳐 모듈로 출력할 수 있다.

도 6에 도시된 프레임 스트럭쳐 모듈은 도 1에서 설명한 프레임 스트럭쳐 모듈(1200)의 일 실시예에 해당한다.

본 발명의 일 실시예에 따른 프레임 스트럭쳐 블록은 적어도 하나 이상의 셀 매퍼(cell-mapper)(6000), 적어도 하나 이상의 딜레이 보상(delay compensation) 모듈(6100) 및 적어도 하나 이상의 블락 인터리버(block interleaver)(6200)을 포함할 수 있다. 셀 매퍼(6000), 딜레이 보상 모듈(6100) 및 블락 인터리버(6200)의 개수는 설계자의 의도에 따라 변경 가능하다. 이하 각 모듈의 동작을 중심으로 설명한다.

셀 매퍼(6000)는 코딩 앤 모듈레이션 모듈로부터 출력된 SISO 또는 MISO 또는 MIMO 처리된 데이터 파이프에 대응하는 셀들, 데이터 파이프간 공통으로 적용될 수 있는 커먼 데이터(common data)에 대응하는 셀들, PLS-프리/포스트 정보에 대응하는 셀들을 스케쥴링 정보에 따라 신호 프레임에 할당(allocation) 할 수 있다. 커먼 데이터는 전부 또는 일부의 데이터 파이프간에 공통으로 적용될 수 있는 시그널링 정보를 의미하며, 특정 데이터 파이프를 통해 전송될 수 있다. 커먼 데이터를 전송하는 데이터 파이프를 커먼 데이터 파이프라 호칭할 수 있으며 이는 설계자의 의도에 따라 변경 가능하다.

본 발명의 일 실시예에 따른 송신 장치가 2개의 출력 안테나를 사용하고, 상술한 MISO 프로세싱에서 알라모티 코딩(Alamouti coding)을 사용하는 경우, 알라모티 인코딩에 의한 직교성(orthogonality)를 유지하기 위해서 셀 매퍼(6000)는 페어-와이즈 셀 매핑(pair-wise cell mapping)을 수행할 수 있다. 즉, 셀 매퍼(6000)는 입력 셀들에 대해서 연속된 두 개의 셀을 하나의 단위로 처리하여 프레임에 매핑할 수 있다. 따라서 각 안테나의 출력 패쓰(path)에 해당하는 입력 패쓰(path) 내의 페어된 셀(paired cell)은 전송 프레임 내 서로 인접한 위치에 할당될 수 있다.

딜레이 보상 블록(6100)은 다음 전송 프레임에 대한 입력 PLS 데이터 셀을 한 프레임만큼 딜레이하여 현재 전송 프레임에 해당하는 PLS 데이터를 획득할 수 있다. 이 경우, 현재 프레임의 PLS 데이터는 현재 신호 프레임 내의 프리앰블 파트를 통해 전송될 수 있으며, 다음 신호 프레임에 대한 PLS 데이터는 현재 신호 프레임 내의 프리앰블 파트 또는 현재 신호 프레임의 각 데이터 파이프내의 인-밴드 시그날링을 통해서 전송될 수 있다. 이는 설계자의 의도에 따라 변경 가능하다.

블락 인터리버(6200)는 신호 프레임의 단위가 되는 전송 블락 내의 셀들을 인터리빙함으로써 추가적인 디버시티 게인을 획득할 수 있다. 또한 블락 인터리버(6200)는 상술한 페어-와이즈 셀 매핑(pair-wise cell mapping)이 수행된 경우, 입력 셀들에 대해서 연속된 두 개의 셀을 하나의 단위로 처리하여 인터리빙을 수행할 수 있다. 따라서 블락 인터리버(6200)에서 출력 되는 셀들은 동일한 두 개의 연속된 셀들이 될 수 있다.

페어-와이즈 매핑(pair-wise mapping) 및 페어-와이즈 인터리빙(pair-wise interleaving)이 수행되는 경우, 적어도 하나 이상의 셀 매퍼와 적어도 하나 이상의 블락 인터리버는 각각의 패쓰(path)를 통해 입력되는 데이터에 대해서 동일하게 동작하거나 혹은 독립적으로 동작할 수 있다.

도 7에 도시된 웨이브폼 제너레이션 모듈은 도 1에서 설명한 웨이브폼 제너레이션 모듈(1300)의 일 실시예에 해당한다.

본 발명의 일 실시예에 따른 웨이브폼 제너레이션 모듈은 도 6에서 설명한 프레임 스트럭쳐 모듈에서 출력된 신호 프레임들을 입력받고 출력하기 위한 안테나의 개수만큼 신호 프레임들을 변조하여 전송할 수 있다.

구체적으로 도 7에 도시된 웨이브폼 제너레이션 모듈은 m 개의 Tx 안테나를 사용하는 송신 장치의 웨이브폼 제너레이션 모듈의 실시예로서, m개의 패쓰(path)만큼 입력된 프레임을 변조하여 출력하기 위한 m개의 처리 블록들을 포함할 수 있다. m개의 처리 블록들은 모두 동일한 처리 과정을 수행할 수 있다. 이하에서는 m개의 처리 블록 중 첫번째 처리 블록(7000)의 동작을 중심으로 설명한다.

첫번째 처리 블록(7000)은 리퍼런스 시그널 삽입 & PAPR 리덕션(reference signal insertion & PAPR reduction) 블록(7100), 역-웨이브폼 변환(Inverse waveform transform) 블록(7200), PAPR 리덕션 인 타임(PAPR reduction in time) 블록(7300), 가드 시퀀스 삽입(Guard sequence insertion) 블록(7400), 프리앰블 삽입(preamble insertion) 블록(7500), 웨이브폼 프로세싱(waveform processing) 블록(7600), 기타 시스템 삽입(other system insertion) 블록(7700) 및 디지털-아날로그 컨버터(DAC, Digital Analog Conveter) 블록(7800)을 포함할 수 있다.

리퍼런스 시그널 삽입 & PAPR 리덕션 블록(7100)은 각 시그날 블락마다 정해진 위치에 리퍼런스 시그날들을 삽입하고, 시간 영역(time domain)에서의 PAPR 값을 낮추기 위해서 PAPR 리덕션 스킴을 적용할 수 있다. 본 발명의 일 실시예에 따른 방송 송수신 시스템이 OFDM 시스템인 경우, 리퍼런스 시그널 삽입 & PAPR 리덕션 블록(7100)은 액티브 서브 캐리어(active subcarrier) 일부를 사용하지 않고 보존(reserve)하는 방법을 사용할 수 있다. 또한 리퍼런스 시그널 삽입 & PAPR 리덕션 블록(7100)은 방송 송수신 시스템에 따라 PAPR 리덕션 스킴을 선택적 피쳐(optional feature)으로서 사용하지 않을 수도 있다.

역-웨이브폼 변환 블록(7200)은 전송채널의 특성과 시스템 구조를 고려하여 전송효율 및 유연성(flexibility)이 향상되는 방식으로 입력 신호를 변환하여 출력할 수 있다. 본 발명의 일 실시예에 따른 방송 송수신 시스템이 OFDM 시스템의 경우 역-웨이브폼 변환 블록(7200)은 역-FFT 동작(Inverse FFT operation)을 사용하여 주파수 영역의 신호를 시간 영역으로 변환하는 방식을 사용할 수 있다. 또한 본 발명의 일 실시예에 따른 방송 송수신 시스템이 싱글 캐리어 시스템(single carrier system)인 경우, 역-웨이브폼 변환 블록은 웨이브폼 제너레이션 모듈 내에서 사용되지 않을 수도 있다.

PAPR 리덕션 인 타임 블록(7300)은 입력된 신호에 대해서 시간영역에서 PAPR를 낮추기 위한 방법을 적용할 수 있다. 본 발명의 일 실시예에 따른 방송 송수신 시스템이 OFDM 시스템의 경우, PAPR 리덕션 인 타임 블록(7300)은 간단하게 피크 진폭(peak amplitude)을 클리핑(clipping)하는 방법을 사용할 수도 있다. 또한 PAPR 리덕션 인 타임 블록(7300)은 선택적 피쳐(optional feature)로 본 발명의 일 실시예에 따른 방송 송수신 시스템에 따라 사용되지 않을 수도 있다.

가드 시퀀스 삽입 블록(7400)은 전송채널의 딜레이 분산(delay spread)에 의한 영향을 최소화하기 위해서 인접한 시그날 블락간에 가드 인터벌을 두고, 필요한 경우 특정 시퀀스를 삽입할 수 있다. 따라서 수신 장치는 동기화나 채널추정을 용이하게 수행할 수 있다. 본 발명의 일 실시예에 따른 방송 송수신 시스템이 OFDM 시스템의 경우, 가드 시퀀스 삽입 블록(7400)은 OFDM 심볼의 가드 인터벌구간에 사이클릭 프리픽스(cyclic prefix)를 삽입할 수도 있다.

프리앰블 삽입 블록(7500)은 수신 장치가 타겟 시스템 시그날(target system signal)을 빠르고 효율적으로 감지(detection)할 수 있도록 송수신 장치간 약속된 알려진 타입(known type)의 시그날(프리앰블 또는 프리앰블 심볼)을 전송 신호에 삽입할 수 있다. 본 발명의 일 실시예에 따른 방송 송수신 시스템이 OFDM 시스템의 경우, 프리앰블 삽입 블록(7500)은 여러 개의 OFDM 심볼로 구성된 신호 프레임을 정의하고, 매 신호 프레임의 시작 부분에 프리앰블을 삽입할 수 있다. 즉, 프리앰블은 기본적 PLS 데이터를 운반할 수 있고, 프리앰블은 프레임의 시작부분에 위치할 수 있다.

웨이브폼 프로세싱 블록(7600)은 입력 베이스밴드 시그날(baseband signal)에 대해서 채널의 전송특성에 맞도록 웨이브폼 프로세싱을 수행할 수 있다. 웨이브폼 프로세싱 블록(7600)은 일 실시예로서 전송신호의 대역 외 방출(out-of-band emission)의 기준을 얻기 위해 SRRC(square-root-raised cosine) 필터링을 수행하는 방식을 사용할 수도 있다. 또한 본 발명의 일 실시예에 따른 방송 송수신 시스템이 멀티 캐리어 시스템(multi-carrier system)인 경우, 웨이브폼 프로세싱 블록(7600)은 사용되지 않을 수도 있다.

기타 시스템 삽입 블록(7700)은 동일한 RF 시그날 대역폭 내에 서로 다른 두 개 이상의 방송 서비스를 제공하는 방송 송수신 시스템의 데이터를 함께 전송할 수 있도록 복수의 방송 송수신 시스템의 신호들을 시간 영역에서 멀티플렉싱할 수 있다. 이 경우 서로 다른 두 개 이상의 시스템이란 서로 다른 방송 서비스를 전송하는 시스템을 의미한다. 서로 다른 방송 서비스는 지상파 방송 서비스, 모바일 방송 서비스 등을 의미할 수 있다. 또한 각 방송 서비스와 관련된 데이터는 서로 다른 프레임을 통해 전송될 수 있다.

디지털-아날로그 컨버터 블록(7800)은 입력 디지털 신호를 아날로그 신호로 변환하여 출력할 수 있다. 디지털-아날로그 컨버터 블록(7800)에서 출력된 신호는 m 개의 출력 안테나를 통해 전송될 수 있다. 본 발명의 일 실시예에 따른 전송 안테나는 수직 또는 수평 폴라리티(vertical or horizontal polarity)를 가질 수 있다.

또한 상술한 블록들은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해서 대체될 수 있다.

본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 수신 장치는 도 1에서 설명한 차세대 방송 서비스를 위한 송신 장치에 대응될 수 있다. 본 발명의 일 실시예에 따른 차세대 방송 서비스를 위한 수신 장치는 동기화 & 복조(synchronization & demodulation) 모듈(8000), 프레임 파싱(frame parsing) 모듈(8100), 디매핑 & 디코딩 모듈(8200), 아웃풋 프로세서(8300) 및 시그날링 디코딩 모듈(8400)을 포함할 수 있다. 이하 각 모듈의 동작을 중심으로 설명한다.

동기화 & 복조 모듈(8000)은 블록은 m개의 수신 안테나를 통해 입력 신호를 수신하고, 수신 장치에 대응하는 시스템에 대한 시그날 감지(signal detection)과 동기화(synchronization)를 수행하고, 송신단에서 수행한 방식의 역과정에 해당하는 복조(demodulation)를 수행할 수 있다.

프레임 파싱 모듈(8100)은 입력된 신호 프레임에 대해 파싱하고 사용자가 선택한 서비스를 전송하는 데이터를 추출할 수 있다. 프레임 파싱 모듈(8100)은 송신 장치에서 인터리빙을 수행한 경우, 이에 대한 역과정으로서 디인터리빙을 수행할 수 있다. 이 경우, 추출해야 할 신호 및 데이터의 위치는 시그날링 디코딩 모듈(8400)에서 출력된 데이터를 디코딩하여 송신 장치에서 수행한 스케쥴링 정보 등을 복원하여 획득할 수 있다.

디매핑 & 디코딩 모듈(8200)은 입력 신호를 비트 영역 데이터(bit domain data)로 변환한 이후에 필요한 경우에 디인터리빙 과정을 수행할 수 있다. 디매핑 & 디코딩 모듈(8200)은 전송 효율을 위해 적용된 매핑에 대해 디-매핑을 수행하고, 전송채널 중에 발생된 에러에 대해서 디코딩을 통해 에러 정정을 수행할 수 있다. 이 경우, 디매핑 & 디코딩 모듈(8200)은 시그날링 디코딩 모듈(8400)에서 출력된 데이터를 디코딩하여 디매핑과 디코딩에 필요한 전송 파라미터들을 획득할 수 있다.

아웃풋 프로세서(8300)는 송신 장치에서 전송효율을 높이기 위해 적용한 다양한 압축/신호처리 과정의 역과정을 수행할 수 있다. 이 경우, 아웃풋 프로세서(8300)는 시그날링 디코딩 모듈(8400)에서 출력된 데이터로부터 필요한 제어 정보를 획득할 수 있다. 아웃풋 프로세서(8300)의 최종 출력은 송신 장치에 입력된 신호에 해당하며, MPEG-TS, IP 스트림 (v4 or v6) 및 제네릭 스트림(generic stream)이 될 수 있다.

시그날링 디코딩 모듈(8400)은 복조된 신호로부터 PLS 정보를 획득할 수 있다. 상술한 바와 같이, 프레임 파싱 모듈(8100), 디매핑 & 디코딩 모듈(8200) 및 아웃풋 프로세서(8300)는 시그날링 디코딩 모듈(8400)에서 출력된 데이터를 이용하여 해당 모듈의 기능을 수행할 수 있다.

도 9는 본 발명의 일 실시예에 따른 동기화 & 복조(synchronization & demodulation) 모듈을 나타낸 도면이다.

도 9에 도시된 동기화 & 복조 모듈은 도 8에서 설명한 동기화 & 복조 모듈의 일 실시예에 해당한다. 또한 도 9에 도시된 동기화 & 복조 모듈은 도 7에서 설명한 웨이브폼 제너레이션 모듈의 역동작을 수행할 수 있다.

도 9에 도시된 바와 같이 본 발명의 일 실시예에 따른 동기화 & 복조 모듈은 m 개의 Rx 안테나를 사용하는 수신 장치의 동기화 & 복조 모듈의 실시예로서, m개의 패쓰(path)만큼 입력된 신호를 복조하여 출력하기 위한 m개의 처리 블록들을 포함할 수 있다. m개의 처리 블록들은 모두 동일한 처리 과정을 수행할 수 있다. 이하에서는 m개의 처리 블록 중 첫번째 처리 블록(9000)의 동작을 중심으로 설명한다.

첫번째 처리 블록(9000)은 튜너(9100), 아날로그-디지털 컨버터(ADC) 블록(9200), 프리앰블 디텍터(preamble dectector)(9300), 가드 시퀀스 디텍터(guard sequence detector)(9400), 웨이브폼 변환(waveform transmform) 블록(9500), 타임/프리퀀시 동기화(Time/freq sync) 블록(9600), 리퍼런스 시그날 디텍터(Reference signal detector)(9700), 채널 이퀄라이저(Channel equalizer)(9800) 및 역-웨이브폼 변환(Inverse waveform transform) 블록(9900)을 포함할 수 있다.

튜너(9100)는 원하는 주파수 대역을 선택하고 수신한 신호의 크기를 보상하여 아날로그-디지털 컨버터(ADC) 블록(9200)으로 출력할 수 있다.

아날로그-디지털 컨버터(ADC) 블록(9200)은 튜너(9100)에서 출력된 신호를 디지털 신호로 변환할 수 있다.

프리앰블 디텍터 (9300)는 디지털 신호에 대해 수신 장치에 대응하는 시스템 의 신호인지 여부를 확인하기 위하여 프리앰블(또는 프리앰블 신호 또는 프리앰블 심볼)을 디텍팅 할 수 있다. 이 경우, 프리앰블 디텍터(9300)는 프리엠블을 통해 수신되는 기본적인 전송 파라미터(transmission parameter) 들을 복호할 수 있다.

가드 시퀀스 디텍터 (9400)는 디지털 신호 내의 가드 시퀀스를 디텍팅할 수 있다. 타임/프리퀀시 동기화 블록(9600)은 디텍팅된 가드 시퀀스를 이용하여 타임/프리퀀시 동기화를 수행할 수 있으며, 채널 이퀄라이저(9800)는 디텍팅된 가드 시퀀스를 이용하여 수신/복원된 시퀀스를 통해서 채널을 추정할 수 있다.

웨이브폼 변환 블록(9500)은 송신측에서 역-웨이브폼 변환이 수행되었을 경우 이에 대한 역변환 과정을 수행할 수 있다. 본 발명의 일 실시예에 따른 방송 송수신 시스템이 멀티-캐리어 시스템(multi-carrier system)인 경우, 웨이브폼 변 블록(9500)은 FFT 변환과정을 수행할 수 있다. 또한 본 발명의 일 실시예에 따른 방송 송수신 시스템이 싱글-캐리어 시스템(single carrier system) 같은 경우, 수신된 시간영역의 신호가 주파수 영역에서 처리하기 위해서 사용되거나, 시간영역에서 모두 처리되는 경우, 웨이브폼 변 블록(9500)은 사용되지 않을 수 있다.

타임/프리퀀시 동기화 블록(9600)은 프리앰블 디텍터(9300), 가드 시퀀스 디텍터(9400), 리퍼런스 시그날 디텍터(9700)의 출력 데이터를 수신하고, 검출된 신호에 대해서 가드 시퀀스 감지(guard sequence detection), 블락 윈도우 포지셔닝(block window positioning)을 포함하는 시간 동기화 및 캐리어 주파수 동기화를 수행할 수 있다. 이때, 주파수 동기화를 위해서 타임/프리퀀시 동기화 블록(9600)은 웨이브폼 변 블록(9500)의 출력 신호를 피드백하여 사용할 수 있다.

리퍼런스 시그날 디텍터(9700)는 수신된 리퍼런스 시그날을 검출할 수 있다. 따라서 본 발명의 일 실시예에 따른 수신 장치는 동기화를 수행하거나 채널 이스티메이션(channel estimation)을 수행할 수 있다.

채널 이퀄라이저(9800)는 가드 시퀀스나 리퍼런스 시그날로부터 각 전송 안테나로부터 각 수신 안테나까지의 전송채널을 추정하고, 추정된 채널을 이용하여 각 수신 데이터에 대한 채널 보상(equalization)을 수행할 수 있다.

역-웨이브폼 변환 블록(9900)은 동기 및 채널추정/보상을 효율적으로 수행하기 위해서 웨이브폼 변 블록(9500)이 웨이브폼 변환을 수행한 경우, 다시 원래의 수신 데이터 영역으로 복원해주는 역할을 수행할 수 있다. 본 발명의 일 실시예에 따른 방송 송수신 시스템이 싱글 캐리어 시스템인 경우, 웨이브폼 변환 블록(9500)은 동기/채널추정/보상을 주파수 영역에서 수행하기 위해서 FFT를 수행할 수 있으며, 역-웨이브폼 변환 블록(9900)은 채널보상이 완료된 신호에 대해 IFFT를 수행함으로서 전송된 데이터 심볼을 복원할 수 있다. 본 발명의 일 실시예에 따른 방송 송수신 시스템이 멀티 캐리어 시스템인 경우, 역-웨이브폼 변환 블록(9900)은 사용되지 않을 수도 있다.

도 10에 도시된 프레임 파싱 모듈은 도 8에서 설명한 프레임 파싱 모듈의 일 실시예에 해당한다. 또한 도 10에 도시된 프레임 파싱 모듈은 도 6에서 설명한 프레임 스트럭쳐 모듈의 역동작을 수행할 수 있다.

도 10에 도시된 바와 같이, 본 발명의 일 실시예에 따른 프레임 파싱 모듈은 적어도 하나 이상의 블락 인터리버(10000) 및 적어도 하나 이상의 셀 디매퍼(10100)을 포함할 수 있다.

블락 인터리버(10000)는 m 개 수신안테나의 각 데이터 패쓰(path)로 입력되어 동기화 & 복조 모듈에서 처리된 데이터에 대하여, 각 시그날 블락 단위로 데이터에 대한 디인터리빙을 수행할 수 있다. 이 경우, 도 8에서 설명한 바와 같이, 송신측에서 페어-와이즈 인터리빙(pair-wise interleaving)이 수행된 경우, 블락 인터리버(10000)는 각 입력 패쓰(path)에 대해서 연속된 두 개의 데이터를 하나의 페어(pair)로 처리할 수 있다. 따라서 블락 인터리버(10000)는 디인터리빙을 수행한 경우에도 연속된 두개의 출력 데이터를 출력할 수 있다. 또한 블락 인터리버(10000)는 송신단에서 수행한 인터리빙 과정의 역과정을 수행하여 원래의 데이터 순서대로 출력할 수 있다.

셀 디매퍼(10100)는 수신된 신호 프레임으로부터 커먼 데이터(common data)에 대응하는 셀들과 데이터 파이프에 대응하는 셀들 및 PLS 데이터에 대응하는 셀들을 추출할 수 있다. 필요한 경우, 셀 디매퍼(10100)는 여러 개의 부분으로 분산되어 전송된 데이터들을 합하여(merge) 하나의 스트림으로 출력할 수 있다. 또한 도 6에서 설명한 바와 같이 송신단에서 두 개의 연속된 셀 입력 데이터가 하나의 페어로 처리되어 매핑된 경우, 셀 디매퍼(10100)는 이에 해당하는 역과정으로 연속된 두개의 입력 셀들을 하나의 단위로 처리하는 페어-와이즈 셀 디매핑(pair-wise cell demapping)을 수행할 수 있다.

또한 셀 디매퍼(10100)는 현재 프레임을 통해 수신한 PLS 시그날링 데이터에 대해서, 각각 PLS-프리 & PLS-포스트 데이터로서 모두 추출하여 출력할 수 있다.

도 11에 도시된 디매핑 & 디코딩 모듈은 도 8에서 설명한 디매핑 & 디코딩 모듈의 일 실시예에 해당한다. 또한 도 11에 도시된 디매핑 & 디코딩 모듈은 도 5에서 설명한 코딩 앤 모듈레이션 모듈의 역동작을 수행할 수 있다.

상술한 바와 같이 본 발명의 일 실시예에 따른 송신 장치의 코딩 앤 모듈레이션 모듈은 입력된 데이터 파이프들에 대하여 각각의 패쓰(path)별로 SISO, MISO와 MIMO 방식을 독립적으로 적용하여 처리할 수 있다. 따라서 도 11에 도시된 디매핑 & 디코딩 모듈 역시 송신 장치에 대응하여 프레임 파서에서 출력된 데이터를 각각 SISO, MISO, MIMO 처리하기 위한 블록들을 포함할 수 잇다.

도 11에 도시된 바와 같이, 본 발명의 일 실시예에 따른 디매핑 & 디코딩 모듈은 SISO 방식을 위한 제 1 블록(11000), MISO 방식을 위한 제 2 블록(11100), MIMO 방식을 위한 제 3 블록(11200) 및 PLS 프리/포스트 정보를 처리하기 위한 제 4 블록(11300)을 포함할 수 있다. 도 11에 도시된 디매핑 & 디코딩 모듈은 일 실시예에 불과하며 설계자의 의도에 따라 디매핑 & 디코딩 모듈은 제 1 블록(11000)및 제 4 블록(11300)만을 포함할 수도 있고, 제 2 블록(11100) 및 제 4 블록(11300)만을 포함할 수도 있고, 제 3 블록(11200) 및 제 4 블록(11300)만을 포함할 수도 있다. 즉 설계자의 의도에 따라 디매핑 & 디코딩 모듈은 각 데이터 파이프를 동일하게 또는 다르게 처리하기 위한 블록들을 포함할 수 있다.

이하 각 블록에 대해 설명한다.

제 1 블록(11000)은 입력된 데이터 파이프를 SISO 처리하기 위한 블록으로 타임 디-인터리버(time de-ineterleaver) 블록(11010), 셀 디-인터리버(cell de-interleaver) 블록(11020), 성상도 디-매퍼(constellation demapper) 블록(11030), 셀 투 비트 먹스(cell to bit mux) 블록(11040), 비트 디-인터리버(bit de-interleaver) 블록(11050) 및 FEC 디코더 블록(11060)을 포함할 수 있다.

타임 디-인터리버 블록(11010)은 도 5에서 설명한 타임 인터리버 블록(5060)의 역과정을 수행할 수 있다. 즉, 타임 디-인터리버 블록(11010)은 시간 영역에서 인터리빙된 입력 심볼을 원래의 위치로 디인터리빙할 수 있다.

셀 디-인터리버 블록(11020)은 도 5에서 설명한 셀 인터리버 블록(5050)의 역과정을 수행할 수 있다. 즉, 셀 디-인터리버 블록(11020)은 하나의 FEC 블록내에서 분산(spreading)된 셀들의 위치를 원래의 위치로 디인터리빙 할 수 있다.

성상도 디-매퍼 블록(11030)은 도 5에서 설명한 성상도 매퍼 블록(5040)의 역과정을 수행할 수 있다. 즉, 성상도 디-매퍼 블록(11030)은 심볼 영역(symbol domain)의 입력 신호를 비트 영역(bit domain)의 데이터로 디매핑할 수 있다. 또한, 성상도 디-매퍼 블록(11030)은 하드 디시젼(hard decision)을 수행하여 디시젼된 비트 데이터를 출력할 수도 있고, 소프트 디시젼(soft decision) 값이나 혹은 확률적인 값에 해당하는 각 비트의 LLR(Log-likelihood ratio)을 출력할 수 있다. 만약 송신단에서 추가적인 디버시티 게인을 얻기 위해 성상도 회전(rotated constellation)을 적용한 경우, 성상도 디-매퍼 블록(11030)은 이에 상응하는 2-디멘션 LLR 디매핑을 수행할 수 있다. 이때 성상도 디-매퍼 블록(11030)은 LLR을 계산할 때 송신 장치에서 I 또는 Q 성분에 대해서 수행된 딜레이 값을 보상할 수 있도록 계산을 수행할 수 있다.

셀 투 비트 먹스 블록(11040)은 도 5에서 설명한 비트 투 셀 디먹스 블록(5030)의 역과정을 수행할 수 있다. 즉, 셀 투 비트 먹스 블록(11040)은 비트 투 셀 디먹스 블록(5030)에서 매핑된 비트 데이터들을 원래의 비트 스트림 형태로 복원할 수 있다.

비트 디-인터리버 블록(11050)은 도 5에서 설명한 비트 인터리버 블록(5020)의 역과정을 수행할 수 있다. 즉, 비트 디-인터리버 블록(11050)은 셀 투 비트 먹스 블록(11040)에서 출력된 비트 스트림을 원래의 순서대로 디인터리빙할 수 있다.

FEC 디코더 블록(11060)은 도 5에서 설명한 FEC 인코더 블록(5010)의 역과정을 수행할 수 있다. 즉, FEC 디코더 블록(11060)은 LDPC 디코딩과 BCH 디코딩을 수행하여 전송채널상 발생된 에러를 정정할 수 있다.

제 2 블록(11100)은 입력된 데이터 파이프를 MISO 처리하기 위한 블록으로, 도 11에 도시된 바와 같이 제 1 블록(11000)과 동일하게 타임 디-인터리버 블록, 셀 디-인터리버 블록, 성상도 디-매퍼 블록, 셀 투 비트 먹스 블록, 비트 디-인터리버 블록 및 FEC 디코더 블록을 포함할 수 있으나, MISO 디코딩 블록(11110)을 더 포함한다는 점에서 차이가 있다. 제 2 블록(11100)은 제 1 블록(11000)과 마찬가지로 타임 디인터리버부터 출력까지 동일한 역할의 과정을 수행하므로, 동일한 블록들에 대한 설명은 생략한다.

MISO 디코딩 블록(11110)은 도 5에서 설명한 MISO 프로세싱 블록(5110)의역과정을 수행할 수 있다. 본 발명의 일 실시예에 따른 방송 송수신 시스템이 STBC를 사용한 시스템인 경우, MISO 디코딩 블록(11110)은 알라모티(Alamouti) 디코딩을 수행할 수 있다.

제 3 블록(11200)은 입력된 데이터 파이프를 MIMO 처리하기 위한 블록으로, 도 11에 도시된 바와 같이 제 2 블록(11100) 과 동일하게 타임 디-인터리버 블록, 셀 디-인터리버 블록, 성상도 디-매퍼 블록, 셀 투 비트 먹스 블록, 비트 디-인터리버 블록 및 FEC 디코더 블록을 포함할 수 있으나, MIMO 디코딩 블록(11210)을 포함한다는 점에서 데이터 처리 과정의 차이가 있다. 제 3 블록(11200)에 포함된 타임 디-인터리버, 셀 디-인터리버, 성상도 디-매퍼, 셀 투 비트 먹스, 비트 디-인터리버 블록들의 동작은 제 1 내지 제 2 블록(11000-11100)에 포함된 해당 블록들의 동작과 구체적인 기능은 다를 수 있으나 기본적인 역할은 동일하다.

MIMO 디코딩 블록(11210)은 m개의 수신 안테나 입력 신호에 대해서 셀 디인터리버의 출력 데이터를 입력으로 받고, 도 5에서 설명한 MIMO 프로세싱 블록(5220)의 역과정으로서 MIMO 디코딩을 수행할 수 있다. MIMO 디코딩 블록(11210)은 최고의 복호화 성능을 얻기 위해서 맥시멈 라이클후드(Maximum likelihood) 디코딩을 수행하거나, 복잡도를 감소시킨 스피어(Sphere) 디코딩을 수행할 수 있다. 또는 MIMO 디코딩 블록(11210)은 MMSE 디텍션을 수행하거나 되풀이(iterative) 디코딩을 함께 결합 수행하여 향상된 디코딩 성능을 확보할 수 있다.

제 4 블록(11300)은 PLS 프리/포스트 정보를 처리하기 위한 블록으로, SISO 또는 MISO 디코딩을 수행할 수 있다. 제 4 블록(11300)은 도 5에서 설명한 제 4 블록(5300)의 역과정을 수행할 수 있다.

제 4 블록(11300)에 포함된 타임 디인터리버, 셀 디-인터리버, 성상도 디-매퍼, 셀 투 비트 먹스, 비트 디-인터리버 블록들의 동작은 제 1 내지 제 3 블록(11000-11200)에 포함된 해당 블록들의 동작과 구체적인 기능은 다를 수 있으나 기본적인 역할은 동일하다.

제 4 블록(11300)에 포함된 쇼튼/펑쳐드(Shortened/Punctured) FEC 디코더(11310)는 도 5에서 설명한 쇼튼/펑쳐드(Shortened/punctured) FEC 인코더 블록(5310)의 역과정을 수행할 수 있다. 즉, 쇼튼/펑쳐드(Shortened/Punctured) FEC 디코더(11310)는 PLS 데이터의 길이에 따라 쇼트닝/펑쳐링되어 수신된 데이터에 대해서 디-쇼트닝(de-shortening)과 디-펑쳐링(de-puncturing)을 수행한 후에 FEC 디코딩을 수행할 수 있다. 이 경우, 데이터 파이프에 사용된 FEC 디코더를 동일하게 PLS에도 사용할 수 있으므로, PLS만을 위한 별도의 FEC 디코더 하드웨어가 필요하지 않으므로 시스템 설계가 용이하고 효율적인 코딩이 가능하다는 장점이 있다.

결과적으로 도 11에 도시된 바와 같이, 본 발명의 일 실시예에 따른 디매핑 & 디코딩 모듈은 각 패쓰(path) 별로 처리된 데이터 파이프 및 PLS 정보를 아웃풋 프로세서로 출력할 수 있다.

도 12내지 도 13은 본 발명의 일 실시예에 따른 아웃풋 프로세서를 나타낸 도면이다.

도 12에 도시된 아웃풋 프로세서는 도 8에서 설명한 아웃풋 프로세서의 일 실시예에 해당한다. 또한 도 12에 도시된 아웃풋 프로세서는 디매핑 & 디코딩 모듈로부터 출력된 싱글 데이터 파이프를 수신하여 싱글 아웃풋 스트림을 출력하기 위한 것으로, 도 2에서 설명한 인풋 포맷팅 모듈의 역동작을 수행할 수 있다.

도 12에 도시된 아웃풋 프로세서는 BB 스크램블러 블록(12000), 패딩 제거(Padding removal) 블록(12100), CRC-8 디코더 블록(12200) 및 BB 프레임 프로세서 블록(12300)을 포함할 수 있다.

BB 스크램블러 블록(12000)은 입력된 비트 스트림에 대해서 송신단에서 사용한 것과 동일한 PRBS를 발생시켜서 비트열과 XOR하여 디스크램블링을 수행할 수 있다.

패딩 제거 블록(12100)은 송신단에서 필요에 따라 삽입된 패딩 비트(padding bit)를 제거할 수 있다.

CRC-8 디코더 블록(12200)은 패딩 제거 블록(12100)으로부터 입력받은 비트 스트림에 대해서 CRC 디코딩을 수행하여 블락 에러(block error)를 체크할 수 있다.

BB 프레임 프로세서 블록(12300)은 BB 프레임 헤더에 전송된 정보를 디코딩하고 디코딩된 정보를 이용하여 MPEG-TS, IP 스트림(v4 or v6) 또는 제네릭 스트림(Generic stream)을 복원할 수 있다.

도 13에 도시된 아웃풋 프로세서는 도 8에서 설명한 아웃풋 프로세서의 일 실시예에 해당한다. 또한 도 13에 도시된 아웃풋 프로세서는 디매핑 & 디코딩 모듈로부터 출력된 멀티플 데이터 파이프(multiple data pipes)를 수신하는 경우에 해당한다. 멀티플 데이터 파이프에 대한 디코딩은 복수의 데이터 파이프에 공통으로 적용될 수 있는 커먼 데이터 및 이와 연관된 데이터 파이프를 합하여(merge) 디코딩하는 경우 또는 수신 장치가 여러 개의 서비스 혹은 서비스 컴포넌트 (스케일러블 비디오 서비스(scalable video service)를 포함)를 동시에 디코딩하는 경우를 포함할 수 있다.

도 13에 도시된 아웃풋 프로세서는 도 12에서 설명한 아웃풋 프로세서의 경우와 마찬가지로 BB 디스크램블러 블록, 패딩 제거 블록, CRC-8 디코더 블록 및 BB 프레임 프로세서 블록을 포함할 수 있다, 각 블록들은 도 12에서 설명한 블록들의 동작과 구체적인 동작은 다를 수 있으나 기본적인 역할은 동일하다.

도 13에 도시된 아웃풋 프로세서에 포함된 디-지터 버퍼(De-jitter buffer) 블록(13000)은 멀티플 데이터 파이프간의 동기화(sync)를 위해서 송신단에서 임의로 삽입된 딜레이를 복원된 TTO (time to output) 파라미터에 따라 보상할 수 있다.

또한 널 패킷 삽입 블록(13100)은 복원된 DNP (deleted null packet) 정보를 참고하여 스트림 내 제거된 널 패킷을 복원할 수 있으며, 커먼 데이터를 출력할 수 있다.

TS 클락 재생성(TS clock regeneration) 블록(13200)은 ISCR(Input Stream Time Reference) 정보를 기준으로 출력 패킷의 상세한 시간동기를 복원할 수 있다.

TS 재결합(TS recombining) 블록(13300)은 널 패킷 삽입 블록(13100)에서 출력된 커먼 데이터 및 이와 관련된 데이터 파이프들을 재결합(recombining)하여 원래의 MPEG-TS, IP 스트림 (v4 or v6) 혹은 제네릭 스트림(Generic stream)으로 복원하여 출력할 수 있다. TTO, DNP, ISCR 정보는 모두 BB 프레임 헤더를 통해 획득될 수 있다.

인-밴드 시그날링 디코더 블록(13400)은 데이터 파이프의 각 FEC 프레임내 패딩 비트 필드(padding bit field)를 통해서 전송되는 인-밴드 피지컬 레이어 시그날링 정보를 복원하여 출력할 수 있다.

도 13에 도시된 아웃풋 프로세서는 PLS-프리 패쓰(path)와 PLS-포스트 패쓰(path)에 따라 입력되는 PLS-프리 정보 및 PLS-포스트 정보를 각각 BB 디스크램블링을 하고 디스크램블링된 데이터에 대해 디코딩을 수행하여 원래의 PLS 데이터를 복원할 수 있다. 복원된 PLS 데이터는 수신 장치 내의 시스템 컨트롤러(system controller)에 전달되며, 시스템 컨트롤러는 수신 장치의 동기화 & 복조 모듈, 프레임 파싱 모듈, 디매핑 & 디코딩 모듈 및 아웃풋 프로세서 모듈에 필요한 파라미터를 공급할 수 있다.

도 14에 도시된 코딩 앤 모듈레이션 모듈은 도 1 및 5에서 설명한 코딩 앤 모듈레이션 모듈의 다른 실시예에 해당한다.

도 14에 도시된 코딩 앤 모듈레이션 모듈은 도 5에서 설명한 바와 같이, 각 데이터 파이프를 통해 전송하는 서비스나 서비스 컴포넌트 별로 QoS를 조절하기 위하여, 모듈은 SISO 방식을 위한 제 1 블록(14000), MISO 방식을 위한 제 2 블록(14100), MIMO 방식을 위한 제 3 블록(14200) 및 PLS 프리/포스트 정보를 처리하기 위한 제 4 블록(14300)을 포함할 수 있다. 또한 본 발명의 일 실시예에 따른 코딩 앤 모듈레이션 모듈은 상술한 바와 같이 설계자의 의도에 따라 각 데이터 파이프를 동일하게 또는 다르게 처리하기 위한 블록들을 포함할 수 있다. 도 14에 도시된 제 1 블록 내지 제 4 블록(14000-14300)은 도 5에서 설명한 제 1 블록 내지 제 4 블록(5000-5300)과 거의 동일한 블록들을 포함하고 있다.

하지만, 제 1 블록 내지 제 3 블록(14000-14200)에 포함된 성상도 매퍼 블록(14010)의 기능이 도 5의 제 1 블록 내지 제 3 블록(5000-5200)에 포함된 성상도 매퍼 블록(5040)의 기능과 다르다는 점, 제 1 블록 내지 제 4 블록(14000-14300)의 셀 인터리버 및 타임 인터리버 사이에 로테이션 & I/Q 인터리버(rotation & I/Q interleaver) 블록(14020)이 포함되어 있다는 점 및 MIMO 방식을 위한 제 3 블록(14200)의 구성이 도 5에 도시된 MIMO 방식을 위한 제 3 블록(5200)의 구성이 다르다는 점에 있어서 차이가 있다. 이하에서는 도 5와 동일한 블록들에 대한 설명은 생략하고 상술한 차이점을 중심으로 설명한다.

도 14에 도시된 성상도 매퍼 블록(14010)은 입력된 비트워드(bit word)를 컴플렉스 심볼(complex symbol)로 매핑할 수 있다. 다만, 도 5에 도시된 성상도 매퍼 블록(5040)과는 달리 성상도 회전(constellation rotation)을 수행하지 않을 수 있다. 도 14에 도시된 성상도 매퍼 블록(14010)은 상술한 바와 같이 제 1 블록 내지 제 3 블록(14000-14200)에 공통적으로 적용될 수 있다.

로테이션 & I/Q 인터리버 블록(14020)은 셀 인터리버에서 출력된 셀 인터리빙이 된 데이터의 각 콤플렉스 심볼의 In-phase와 Quadrature-phase 성분들을 독립적으로 인터리빙하여 심볼 단위로 출력할 수 있다. 로테이션 & I/Q 인터리버 블록(14020)의 입력 데이 터 및 출력 심볼의 개수는 2개 이상이며 이는 설계자의 의도에 따라 변경 가능하다. 또한 로테이션 & I/Q 인터리버 블록(14020)은 in-phase 성분에 대해서는 인터리빙을 수행하지 않을 수도 있다.

로테이션 & I/Q 인터리버 블록(14020)은 상술한 바와 같이 제 1 블록 내지 제 4 블록(14000-14300)에 공통적으로 적용될 수 있다. 이 경우, 로테이션 & I/Q 인터리버 블록(14020)이 PLS 프리/포스트 정보를 처리하기 위한 제 4 블록(14300)에 적용되는지 여부는 상술한 프리앰블을 통해 시그널링 될 수 있다.

MIMO 방식을 위한 제 3 블록(14200)은 도 14에 도시된 바와 같이, Q-블락 인터리버 블록(14210) 및 콤플렉스 심볼 제너레이터(complex symbol generator) 블록(14220)을 포함할 수 있다.

Q-블락 인터리버 블록(14210)은 FEC 인코더로부터 입력받은 FEC 인코딩이 수행된 FEC 블락의 패리티 파트(parity part)에 대해 퍼뮤테이션(permutation)을 수행할 수 있다. 이를 통해 LDPC H 매트릭스의 패리티 파트를 인포메이션 파트(information part)와 동일하게 사이클릭 구조(cyclic structure)로 만들수 있다. Q-블락 인터리버 블록(14210)은 LDPC H 매트릭스의 Q 사이즈를 갖는 출력 비트블락(bit block)들의 순서를 퍼뮤테이션한 뒤, 로우-컬럼 블락(row-column block) 인터리빙을 수행하여 최종 비트열을 생성하여 출력할 수 있다.

컴플렉스 심볼 제네레이터(complex symbol generator) 블록(14220)은 Q-블락 인터리버 블록(14210)에서 출력된 비트 열들을 입력받고, 콤플렉스 심볼으로 매핑하여 출력할 수 있다. 이 경우, 컴플렉스 심볼 제네레이터 블록(14220)은 적어도 두개의 경로를 통해 심볼들을 출력할 수 있다. 이는 설계자의 의도에 따라 변경 가능하다.

결과적으로 도 14에 도시된 바와 같이 본 발명의 다른 실시예에 따른 코딩 앤 모듈레이션 모듈은 각 패쓰(path)별로 처리된 데이터 파이프, PLS-프리 정보, PLS-포스트 정보를 프레임 스트럭쳐 모듈로 출력할 수 있다.

도 15에 도시된 디매핑 & 디코딩 모듈은 도 8 및 도 11에서 설명한 디매핑 & 디코딩 모듈의 다른 실시예에 해당한다. 또한 도 15에 도시된 디매핑 & 디코딩 모듈은 도 14에서 설명한 코딩 앤 모듈레이션 모듈의 역동작을 수행할 수 있다.

도 15에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 디매핑 & 디코딩 모듈은 SISO 방식을 위한 제 1 블록(15000), MISO 방식을 위한 제 2 블록(15100), MIMO 방식을 위한 제 3 블록(15200) 및 PLS 프리/포스트 정보를 처리하기 위한 제 4 블록(15300)을 포함할 수 있다. 또한 본 발명의 일 실시예에 따른 디매핑 & 디코딩 모듈은 상술한 바와 같이 설계자의 의도에 따라 각 데이터 파이프를 동일하게 또는 다르게 처리하기 위한 블록들을 포함할 수 있다. 도 15에 도시된 제 1 블록 내지 제 4 블록(15000-15300)은 도 11에서 설명한 제 1 블록 내지 제 4 블록(11000-11300)과 거의 동일한 블록들을 포함하고 있다.

하지만, 제 1 블록 내지 제 4 블록(15000-15300)의 타임 디-인터리버 및 셀 디-인터리버 사이에 I/Q 디-인터리버 & 디-로테이션(I/Q de-interleaver & de-rotation) 블록 (15010)이 포함되어 있다는 점, 제 1 블록 내지 제 3 블록(15000-15200)에 포함된 성상도 디-매퍼 블록(15020)의 기능이 도 11의 제 1 블록 내지 제 3 블록(11000-11200)에 포함된 성상도 매퍼 블록(11030)의 기능과 다르다는 점 및 MIMO 방식을 위한 제 3 블록(15200)의 구성이 도 11에 도시된 MIMO 방식을 위한 제 3 블록(11200)의 구성이 다르다는 점에 있어서 차이가 있다. 이하에서는 도 11과 동일한 블록들에 대한 설명은 생략하고 상술한 차이점을 중심으로 설명한다.

I/Q 디-인터리버 & 디-로테이션 블록(15010)은 도 14에서 설명한 로테이션 & I/Q 인터리버 블록(14020)의 역과정을 수행할 수 있다. 즉, I/Q 디-인터리버 & 디-로테이션 블록(15010)은 송신단에서 I/Q 인터리빙되어 전송된 I 및 Q 성분들에 대해 각각 디인터리빙 수행할 수 있으며, 복원된 I/Q 성분을 갖는 콤플렉스 심볼을 다시 디-로테이션하여 출력할 수 있다.

I/Q 디-인터리버 & 디-로테이션 블록(15010)은 상술한 바와 같이 제 1 블록 내지 제 4 블록(15000-15300)에 공통적으로 적용될 수 있다. 이 경우, I/Q 디-인터리버 & 디-로테이션 블록(15010)이 PLS 프리/포스트 정보를 처리하기 위한 제 4 블록(15300)에 적용되는지 여부는 상술한 프리앰블을 통해 시그널링 될 수 있다.

성상도 디-매퍼 블록(15020)은 도 14에서 설명한 성상도 매퍼 블록(14010)의 역과정을 수행할 수 있다. 즉, 성상도 디-매퍼 블록(15020)은 디-로테이션을 수행하지 않고, 셀 디인터리빙된 데이터들에 대하여 디매핑을 수행할 수 있다.

MIMO 방식을 위한 제 3 블록(15200)은 도 15에 도시된 바와 같이, 컴플렉스 심볼 파싱(complex symbol parsing) 블록(15210) 및 Q-블락 디인터리버(Q-block deinterleaver) 블록(15220)을 포함할 수 있다.

컴플렉스 심볼 파싱 블록(15210)은 도 14에서 설명한 콤플렉스 심볼 제네레이터 블록(14220)의 역과정을 수행할 수 있다. 즉, 콤플렉스 데이터 심볼을 파싱하고, 비트 데이터로 디매핑하여 출력할 수 있다. 이 경우, 컴플렉스 심볼 파싱 블록(15210)은 적어도 두개의 경로를 통해 콤플렉스 데이터 심볼들을 입력받을 수 있다.

Q-블락 디인터리버 블록(15220)은 도 14에서 설명한 Q-블락 인터리버 블록(14210)의 역과정을 수행할 수 있다. 즉, Q-블락 디인터리버 블록(15220)은 로우-컬럼(row-column) 디인터리빙에 의해서 Q 사이즈 블락들을 복원한 뒤, 퍼뮤테이션된 각 블럭들의 순서를 원래의 순서대로 복원한 후, 패리티 디인터리빙을 통해서 패리티 비트(parity bit)들의 위치를 원래대로 복원하여 출력할 수 있다.

결과적으로 도 15에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 디매핑 & 디코딩 모듈은 각 패쓰(path) 별로 처리된 데이터 파이프 및 PLS 정보를 아웃풋 프로세서로 출력할 수 있다.

도 2에 도시된 바와 같이 모드 어댑테이션 모듈(2000)은 인풋 인터페이스(input interface) 블록(2010), CRC-8 인코더(CRC-8 encoder) 블록(2020) 및 BB 헤더 인설션(header insertion) 블록(2030)을 포함할 수 있다. 각 블록의 구체적인 동작은 상술한 내용과 동일하다.

이하, 입력 스트림이 인풋 포맷팅 모듈(1000)로 입력되는 경우, 모드 어댑테이션 모듈(2000)의 구체적인 동작을 설명한다.

본 발명의 일 실시예에 따른 모드 어댑테이션 모듈(2000)은 입력된 스트림들을 코딩 (coding) 및 모듈레이션(modulation)을 수행하기 위한 기준 또는 서비스 및 서비스 컴포넌트 기준에 따라 분할하여 출력할 수 있다. 모드 어댑테이션 모듈(2000)은 서비스 또는 서비스 컴포넌트 별로 분할된 각 데이터 스트림을 복수의 데이터 파이프(DP: Data pipe)를 통해 스트림 어댑테이션 모듈(2100)로 전송할 수 있다.

상술한 프레임 스트럭쳐 모듈에 포함된 셀 맵퍼는 입력된 SISO 또는 MISO 또는 MIMO 처리된 DP 데이터를 전송하는 셀들, 커먼 DP를 전송하는 셀들 및 PLS 데이터를 전송하는 셀들을 스케쥴링 정보에 따라 신호 프레임에 배치할 수 있다. 이후 생성된 신호 프레임들은 연속적으로 전송될 수 있다.

본 발명의 일 실시예에 따른 방송 신호 송신 장치 및 송신 방법은 동일한 RF 채널(RF channel) 내에서 서로 다른 방송 송수신 시스템의 신호를 멀티플렉싱하여 전송할 수 있으며, 본 발명의 일 실시예에 따른 방송 신호 수신 장치 및 수신 방법은 이에 대응하여 신호들을 처리할 수 있다. 따라서 본 발명의 일 실시예에 따른 방송 신호 송수신 시스템은 플렉서블(flexible)한 방송 송수신 시스템을 제공할 수 있다.

따라서 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 방송 서비스와 관련된 데이터를 운반하는 복수의 수퍼 프레임들을 연속적으로 전송할 수 있다.

도 16의 (a)는 본 발명의 일 실시예에 따른 수퍼 프레임을 나타내며, 도 16의 (b)는 본 발명의 일 실시예에 따른 수퍼 프레임의 구성을 나타낸다. 도 16의 (b)에 도시된 바와 같이, 수퍼 프레임은 복수개의 신호 프레임들과 NCF (Non-Compatible Frame)를 포함할 수 있다. 본 발명의 일 실시예에 따른 신호 프레임은 상술한 프레임 스트럭쳐 모듈에서 생성된 피지컬 레이어 단의 TDM (Time Division Multiplexing) 신호 프레임이며, NCF는 향후 새로운 방송 서비스 시스템을 위해 사용될 수 있는 프레임이다.

본 발명의 일 실시예에 따른 방송 신호 송신 장치는 하나의 RF를 통해 UHD, 모바일(Mobile), MISO/MIMSO 등의 다양한 방송 서비스(또는 서비스)들을 동시에 제공하기 위하여, 각 방송 서비스를 프레임 단위로 멀티플렉싱하여 전송할 수 있다. 서로 다른 방송 서비스는 각 방송 서비스의 특성 및 목적에 따라 다른 수신 환경, 전송 처리 사항 등이 요구될 수 있다.

따라서 서로 다른 방송 서비스는 신호 프레임 단위로 전송될 수 있으며, 각 신호 프레임은 전송하는 서비스에 따라 서로 다른 프레임 타입으로 정의 될 수 있다. 또한, 각 신호 프레임에 포함된 데이터는 서로 다른 전송 파라미터에 의해 처리될 수 있으며, 각 신호 프레임들은 각 신호 프레임이 전송하는 방송 서비스에 따라 서로 다른 FFT 사이즈, 가드 인터벌을 가질 수 있다.

따라서 도 16의 (b)에 도시된 바와 같이, 각각 다른 서비스를 전송하는 서로 다른 타입의 신호 프레임들은 하나의 수퍼 프레임 내에서 TDM 방식으로 멀티플렉싱되어 전송 될 수 있다.

본 발명의 일 실시예에 따른 프레임 타입은 FFT 모드, 가드 인터벌 모드 및 파일럿 패턴정보들의 조합으로 정의될 수 있으며, 프레임 타입에 관한 정보는 신호 프레임 내의 프리앰블 영역을 통해 전송될 수 있다. 구체적인 내용은 후술한다.

또한, 수퍼 프레임 내에 포함된 신호 프레임들의 컨피규레이션 정보는 상술한 PLS 를 통해 시그널링 될 수 있으며, 컨피규레이션 정보는 수퍼 프레임 단위로 변경될 수 있다.

도 16의 (c)는 각 신호 프레임의 구성을 나타낸 도면이다. 각 신호 프레임은 프리앰블, 헤드 및 테일 엣지 심볼들(Head/Tail Edge symbols, EH, ET), 적어도 하나 이상의 PLS 심볼들 및 복수개의 데이터 심볼들을 포함할 수 있다. 이는 설계자의 의도에 따라 변경 가능하다.

프리앰블은 신호 프레임의 가장 앞에 위치하며, 방송 시스템과 각 신호 프레임의 타입을 식별하기 위한 기본 전송 파라미터 및 동기화를 위한 정보 등을 전송할 수 있다. 따라서 본 발명의 일 실시에에 따른 방송 신호 수신 장치는 신호 프레임의 프리앰블을 가장 먼저 디텍팅하여, 해당 방송 시스템 및 프레임 타입을 식별하고, 수신기의 타입에 대응하는 방송 신호를 선택적으로 수신하여 디코딩을 할 수 있다.

헤드 및 테일 엣지 심볼들은 각 신호 프레임의 프리앰블 뒤 또는 신호 프레임의 가장 끝에 위치할 수 있다. 본 발명에서는 엣지 심볼이 프리앰블 뒤에 위치하는 경우 헤드 엣지 심볼이라 호칭할 수 있으며, 엣지 심볼이 신호 프레임의 가장 끝에 위치하는 경우 테일 엣지 심볼이라고 호칭할 수 있다. 이는 엣지 심볼의 명칭, 위치 또는 개수는 설계자의 의도에 따라 변경 가능하다. 헤드 및 테일 엣지 심볼들은 프리앰블 설계의 자유도 및 서로 다른 프레임 타입의 신호 프레임들의 멀티플렉싱을 지원하기 위해 각 신호 프레임에 삽입될 수 있다. 엣지 심볼은 주파수 보간 (frequency-only interpolation) 및 데이터 심볼들간의 시간 보간(time interpolation)이 가능하도록 하기 위하여 데이터 심볼보다 많은 파일럿들을 포함할 수 있다. 따라서 엣지 심볼의 파일럿 패턴은 데이터 심볼의 파일럿 패턴보다 밀집도가 높다.

PLS 심볼은 상술한 PLS 데이터를 전송하기 위한 심볼로서, 추가적인 시스템 정보 (network topology/configuration, PAPR use 등)와 프레임 타입 ID/컨피규레이션 정보, 각 DP를 추출하고 디코딩하기 위해 필요한 정보들을 포함할 수 있다.

데이터 심볼은 DP 데이터를 전송하기 위한 것으로, 상술한 셀 맵퍼는 복수의 DP들을 데이터 심볼에 배치할 수 있다.

이하에서는 상술한 신호 프레임을 수신하여 처리하는 방송 신호 수신 장치의 동작을 설명한다. 구체적으로, 본 발명의 일 실시예에 따른 방송 신호 수신기가 빠른 동기화를 수행할 수 있도록 하는 신호 프레임의 프리앰블, 엣지 심볼들 각각의 역할 및 구조를 설명한다.

본 발명의 일 실시예에 따른 방송 신호 수신 장치는 상술한 프리앰블을 디텍팅하고, 프리앰블 구조를 이용하여 수신된 방송 신호에 대해 동기화를 수행할 수 있다. 즉, 방송 신호 수신 장치는 해당 방송 신호 수신 장치에서 처리할 수 있는 서비스를 전송하는 신호 프레임을 디텍팅(detecting)하고, 시간적으로 불규칙하게 수신된 신호 프레임을 동기화할 수 있다.

구체적으로 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 프리앰블 구조를 이용하여 시간 영역에서 수신한 방송 신호의 심볼 타이밍 오프셋(symbol timing offset)을 추정하여 시간축상의 동기화를 수행한 뒤, CFO(Carrier Frequency Offset)을 추정할 수 있다. 본 발명의 일 실시예에 따른 방송 신호 송신 장치 또는 방송 신호 수신 장치는 프리앰블의 구조을 이용하여 FCFO(Fractional Carrier Frequency Offset)을 추정할 수 있다.

이후, 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 프리앰블의 구조를 이용하여, 주파수 영역에서 정수(integer)배의 CFO를 추정하여, 부반송파의 위치를 보상할 수 있다.

이후, 방송 신호 수신 장치는 프리앰블이 포함하는 데이터를 디코딩하여 트랜스미션 파라미터(transmission parameter) 정보를 획득할 수 있다. 트랜스미션 파라미터 정보는 각 신호 프레임이 전송하는 방송 서비스 데이터에 대응하는 프로파일의 종류(PHY_PROFILE), 신호 프레임의 FFT 사이즈(FFT_SIZE), 신호 프레임의 가드 인터벌 프랙션 밸류(Guard interval fraction value, GI_FRACTION), 파일럿 모드(PILOT_MODE), 신호 프레임이 PAPR 리덕션과정을 거쳤는지 여부(PAPR_FLAG) 등을 포함할 수 있다.

본 발명의 일 실시예에 따른 프리앰블은 방송 신호 수신 장치가 빠른 동기화를 수행할 수 있도록 데이터 심볼에 비해 짧은 길이로 설계될 수 있다. 이후 방송 신호 수신 장치는 엣지 심볼을 수신하여 동기화하는 과정을 빠르게 수행할 수 있다.

방송 신호 수신 장치는 프리앰블의 동기화가 수행된 이후, 엣지 심볼에 대해 동기화를 수행할 수 있다. 엣지 심볼은 PLS 심볼 또는 데이터 심볼의 길이와 동일하게 설계될 수 있다.

방송 신호 수신 장치는 엣지 심볼들을 기반으로 동기화를 수행하며, 채널을 추정하고 보상할 수 있다.

엣지 심볼들은 방송 신호 수신 장치가 동기화 및 채널 추정을 수행할 수 있도록 레퍼런스 시그널(reference signal)을 포함할 수 있다. 본 발명의 일 실시예에 따른 레퍼런스 시그널은 파일럿으로 호칭할 수 있다. 본 발명의 일 실시예에 따른 파일럿은 방송 신호 수신장치가 이미 알고 있는 값들을 전송하기 위해 사용된다. 본 발명의 신호 프레임 내의 심볼들은 적어도 하나 이상의 파일럿을 포함할 수 있다. 각 파일럿은 파일럿 타입 및 파일럿 패턴에 따라 특정 부스트 파워 레벨 (boosted power level)에서 전송될 수 있으며, 각 파일럿에 포함된 정보들은 후술할 레퍼런스 시퀀스로부터 도출될 수 있다.

상술한 바와 같이 PLS 심볼 및 데이터 심볼 역시 부가적인 파일럿을 포함할 수 있다. 방송 신호 수신 장치는 헤드 엣지 심볼의 동기화를 수행한 이후, 부가적인 레퍼런스 시그널을 이용하여 신호 프레임에 포함된 데이터를 획득하는 과정을 수행할 수 있다.

상술한 바와 같이 신호 프레임에는 복수개의 파일럿들이 삽입될 수 있다. 파일럿들이 주파수 도메인 및 시간 도메인에서 특정 간격에 따라 삽입된 분포 형태를 파일럿 패턴이라 호칭할 수 있다. 파일럿 패턴은 FFT 사이즈 또는 가드 인터벌에 따라 설정될 수 있다.

본 발명의 일 실시예에 따른 프리앰블은 상술한 바와 같이 FFT 사이즈와 가드 인터벌의 크기 정보를 포함할 수 있다. 따라서 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 프리앰블을 디텍팅하여 FFT 사이즈와 가드 인터벌의 크기 정보를 기반으로 파일럿 패턴을 확인할 수 있다.

이하에서는 엣지 심볼에 삽입되는 파일럿 패턴을 설명한다.

본 발명의 일 실시예에 따른 방송 신호 송신 장치는 방송 신호 수신 장치의 빠른 동기화를위하여 엣지 심볼에 파일럿들을 삽입할 수 있다. 본 발명의 일 실시예에 따른 엣지 심볼의 파일럿 패턴은 방송 신호 수신 장치가 엣지 심볼을 이용하여 오프셋을 추정한 이후 동기화를 수행하고, 데이터 심볼이 포함하는 정보를 이용하여 더 정확한 오프셋을 추정할 수 있도록 한다.

구체적으로 방송 신호 수신 장치는 헤드 엣지 심볼을 이용하여 시간 축에서 FCFO를 추정하고 보상할 수 있다. 또한 방송 신호 수신 장치는 헤드 엣지 심볼을 이용하여 STO(Symbol Timing Offset)를 추정하고 보상할 수 있다.

방송 신호 수신 장치는 헤드 엣지 심볼을 이용하여 주파수 축에서 우선적으로 ICFO(Integral CFO)를 추정하여 동기화를 수행할 수 있다. 또한 방송 신호 수신 장치는 헤드 엣지 심볼을 이용하여 CTF(Channel transfer function)을 추정할 수 있다. 또한 방송 신호 수신 장치는 헤드 엣지 심볼을 이용하여 CIR(Channel impulse response)를 기반으로 STO를 추정할 수 있다.

본 발명의 일 실시예에 따른 방송 신호 수신 장치는 PLS 심볼과 데이터 심볼을 이용하여 시간 축에서 CSTO(Coarse Symbol Timing Offset) 및 FCFO를 트랙킹(tracking)할 수 있다.

본 발명의 일 실시예 따른 방송 신호 수신 장치는 엣지 심볼을 이용하여 추정한 ICFO, STO, CSTO를 기반으로 신호 프레임의 동기화를 수행할 수 있다.

본 발명의 일 실시예에 따른 방송 신호 수신 장치는 PLS 심볼과 데이터 심볼을 이용하여 주파수 축에서 RCFO(Residual Carrier Frequency Offset) 및 SFO(Sampling Frequency Offset)을 트랙킹(tracking)할 수 있다.

본 발명의 일 실시예 따른 방송 신호 수신 장치는 PLS 심볼과 데이터 심볼을 이용하여 추정한 RCFO, SFO를 기반으로 방송 신호의 전송과정에서 발생하는 신호 프레임의 주파수 오프셋을 트랙킹하고 동기화할 수 있다.

또한 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 PLS 심볼과 데이터 심볼이 포함하는 데이터를 디코딩할 수 있다.

상술한 본 발명의 일 실시예에 따른 방송 신호 수신 장치가 심볼들을 이용하여 각 오프셋을 추정하고 보상하는 동작은 프리앰블, 엣지 심볼, PLS 심볼, 데이터 심볼 순으로 순차적으로 수행될 수 있다. 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 순차적으로 수신된 신호 프레임의 오프셋을 추정하고 보상하여 보다 빠르고 정확한 신호 프레임의 동기화를 획득할 수 있다.

본 발명에서는 방송 신호 수신 장치의 빠른 동기화를 위하여 엣지 심볼에 연속적인 두 개의 파일럿을 페어로 삽입하는 페어드 파일럿 패턴(paired pilot pattern) 및 주파수축에서 복수개의 파일럿들을 분산 배치하는 스캐터드 파일럿 패턴 (scattered pilot pattern)을 제안한다.

본 발명의 일 실시예에 따른 페어드 파일럿 패턴은 컨티뉴얼 파일럿을 기반으로 생성할 수 있다.

컨티뉴얼 파일럿은 파일럿의 위치가 고정적으로 위치(fixed position)하는 경우를, 스캐터드 파일럿은 파일럿의 위치가 주기적으로 이동하는 위치(cyclically moving position)하는 경우를 의미할 수 있다.

컨티뉴얼 파일럿은 프레임의 모든 심볼에 삽입될 수 있다. 컨티뉴얼 파일럿의 개수와 위치는 FFT 사이즈와 스캐터드 파일럿을 기반으로 결정될 수 있다. 본 발명의 일 실시예에 따른 프리앰블은 상술한 바와 같이 FFT 사이즈와 가드 인터벌의 크기 정보를 포함할 수 있다. 따라서 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 프리앰블을 디텍팅하여 FFT 사이즈와 가드 인터벌의 크기 정보를 기반으로 파일럿 패턴을 확인할 수 있다.

스캐터드 파일럿은 스캐터드 파일럿은 프레임의 특정 심볼에는 포함되지 않을 수 있다. 구체적으로 특정 심볼은 프리앰블일 수 있다. 또는 스캐터드 파일럿은 모든 DP 데이터를 전송하는 셀에 포함되어 전송될 수 있다.

페어드 파일럿 패턴의 구체적인 내용은 후술한다.

(a) 본 발명의 일 실시예에 따른 엣지 심볼이 포함하는 페어드 파일럿 패턴(paired pilot pattern)을 도식화한 도면, (b) 본 발명의 일 실시예에 따른 방송 신호 송신 장치가 페어드 파일럿 삽입(paired pilot insertion)을 수행할 때 사용하는 수학식, (c) 본 발명의 일 실시예에 따른 방송 신호 수신 장치가 ICFO을 추정할 때, 사용하는 수학식을 나타낸 도면이다.

이하, 각 도면을 구체적으로 설명한다.

(a) 본 발명의 일 실시예에 따른 엣지 심볼이 포함하는 페어드 파일럿 패턴은 임의로 선정된 컨티뉴얼 파일럿(Continual Pilot : CP)를 기반으로 인접한 파일럿을 생성하여 두 개의 파일럿들이 연속적으로 분포하는 형태를 가질 수 있다.

즉, 본 발명에서는 임의로 선정된 파일럿(p(n))과 상호 차분 변조 방식으로 인코딩된 인접한 부반송파(p(n+1))의 쌍을 페어드 파일럿으로 호칭할 수 있다.

본 발명의 일 실시예에 따른 엣지 심볼이 포함하는 페어드 파일럿 패턴을 생성하는 기반이되는 파일럿들은 주파수 축에서 랜덤하게 위치할 수 있다.

본 발명의 일 실시예에 따른 페어드 파일럿 패턴을 갖는 엣지 심볼은 차분 변조 방식으로 인코딩된 부반송파와 임의로 선정된 파일럿이 인접하는 특징으로 인해, 시간 오프셋 및 주파수 선택적 페이딩(fading) 채널로 인한 위상 정보 변형에 강건할 수 있다.

(b) 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 임의로 선정된 파일럿(p(n))과 인접한 부반송파(p(n+1))를 특정 시퀀스(w(k))를 사용하여 상호 차분 변조(differential modulation)방식으로 인코딩할 수 있다.

방송 신호 송신 장치가 부반송파를 인코딩할 때, 사용하는 특정 시퀀스(w(k))는 상호상관특성이 우수하도록 미리 설계될 수 있다.

(c) 본 발명의 일 실시예에 따른 방송 신호 수신 장치가 ICFO를 추정하기 위해, 상호 차분 변조시 사용된 특정 시퀀스(w(k))를 이용한 수학식을 나타낸 도면이다.

도면의 YEH(k)는 헤드 엣지 심볼의 주파수 영역 신호를 나타낸다. YEH(k+1)은 YEH(k)로부터 1 샘플 딜레이된 주파수 영역 신호를 나타낸다. 방송 신호 수신 장치가 ICFO를 추정할 때 사용되는 테스트 프리퀀시 오프셋(test frequency offset)은 앞서 수행되는 프리앰블을 이용한 개략적인 CFO 추정 및 보상에 의해 일정 범위로 한정될 수 있다.

(a) 본 발명의 일 실시예에 따른 엣지 심볼이 포함하는 스캐터드 파일럿 패턴(scatterd pilot pattern)을 도식화한 도면, (b) 본 발명의 일 실시예에 따른 방송 신호 송신 장치가 스캐터드 파일럿 삽입(scatterd pilot insertion)을 수행할 때 사용하는 수학식, (c) 본 발명의 일 실시예에 따른 방송 신호 수신 장치가 ICFO을 추정할 때, 사용하는 수학식을 나타낸 도면이다.

(a) 엣지 심볼은 데이터 심볼들간의 시간 보간(time interpolation)이 가능하도록 하기 위하여 Dx단위로 스캐터드 파일럿을 포함할 수 있다. Dx는 데이터 심볼에 포함되는 파일럿 삽입시 적용된 주파수 영역에서 파일럿 간의 거리를 의미할 수 있다. 도면에는 딜레이 샘플 단위가 Dx인 경우(Delayed Dx sample edge Symbol)와 2Dx인 경우(Delayed 2Dx sample edge Symbol)가 도시되어 있다.

(b) 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 임의로 선정된 스캐터드 파일럿(pn(k))과 딜레이 샘플 단위(L-Dx)로 측정되는 스캐터드 파일럿 특정 시퀀스(WL-Dx(k))를 사용하여 상호 차분 변조(differential modulation)방식으로 인코딩할 수 있다.

방송 신호 송신 장치가 스캐터드 파일럿(pn(k))을 인코딩할 때, 사용하는 특정 시퀀스(WL-Dx(k))는 L-Dx 값에 따라 상호상관특성이 우수하도록 각각 미리 설계될 수 있다.

L은 상호 차분 변조를 수행할 때, 인접한 스캐터드 파일럿 간의 거리를 나타낸다.

(a)도면은 상술한 방식에 따라 방송 신호 송신 장치가 엣지 심볼에 삽입하는 스캐터드 파일럿 패턴을 생성하는 과정을 나타낸다. 구체적으로 L=1인 경우, 차분 변조 방식으로 인코딩된 스캐터드 파일럿 패턴(도면에서 Differential pilot sign pattern for Dx delay로 표기), L=2인 경우, 차분 변조 방식으로 인코딩된 스캐터드 파일럿 패턴(도면에서 Differential pilot sign pattern for 2Dx delay로 표기)을 생성하는 과정을 나타낸다..

(c) 본 발명의 일 실시예에 따른 방송 신호 수신 장치가 ICFO를 추정할 때 스캐터드 파일럿 패턴(WL-Dx(k))를 이용한 차분 복조 방식을 사용하는 수학식을 나타낸 도면이다.

수식에 표기에 사용된 기호들은 17의 (c)에서 상술한 내용과 같다.

본 발명의 일 실시예에 따른 방송 신호 수신 장치는 상술한 스캐터드 파일럿 패턴이 적용된 엣지 심볼을 수신한 경우, 두 개의 상관 관계(correlator), 즉, Dx인 경우와 2Dx인 경우의 상관 관계, 를 획득할 수 있다. 따라서 신호 수신 채널 환경이 열악하여, 방송 신호 수신 장치가 수신한 엣지 파일럿의 스캐터드 파일럿 정보가 일부 손실되더라도 두 개의 상관 관계를 이용하여 복구가 가능하다.

방송 신호 수신 장치는 테스트 프리퀀시 오프셋(test frequency offset)을 이용하여 최대값을갖는 상관 관계 출력을 선택할 수 있다. 최대값을갖는 상관 관계 출력을 이용하여 방송 신호 수신 장치는 ICFO를 추정 및 보상할 수 있다.

구체적으로 (a)는 엣지 심볼에 페어드 파일럿 패턴이 삽입된 경우, 방송 신호 수신 장치가ICFO를 추정하는 과정을, (b)는 엣지 심볼에 스캐터드 파일럿 패턴이 삽입된 경우, 방송 신호 수신 장치가 ICFO를 추정하는 과정을 나타낸다.

주파수 오프셋 추정은 구체적으로 레퍼런스 시그널 디텍터 모듈(9700)이 수행할 수 있고,

구체적인 ICFO 추정하는 과정은 상술한 바와 같다.

도 20은 본 발명의 일 실시예에 따른 싱크로나이제이션 앤 디모듈레이션 모듈을 나타낸 도면이다.

도 20에 도시된 싱크로나이제이션 앤 디모듈레이션 모듈은 도 8에서 설명한 싱크로나이제이션 앤 디모듈레이션 모듈(8000)의 일 실시예에 해당한다. 또한 도 9에 도시된 싱크로나이제이션 앤 디모듈레이션 모듈은 도 7에서 설명한 웨이브폼 제너레이션 모듈의 역동작을 수행할 수 있다.

앞서 도 7에서 상술한 바와 같이, 레퍼런스 시그널 인설션 앤 PAPR 리덕션 블록(7100)은 각 신호 블록마다 정해진 위치에 레퍼런스 신호들을 삽입하고, 타임 도메인에서의 PAPR 값을 낮추기 위해서 PAPR 리덕션 스킴(reduction scheme)을 적용할 수 있다. 레퍼런스 시그널 인설션 앤 PAPR 리덕션 블록(7100)은 앞서 상술한 프레임 구조에 포함되는 데이터 심볼들에 레퍼런스 신호를 삽입할 수 있다. 레퍼런스 신호가 삽입되는 데이터 심볼은 설계자에 의해 특정될 수 있다. 레퍼런스 시그널 인설션 앤 PAPR 리덕션 블록(7100)은 레퍼런스 신호를 이용하여 PAPR값을 낮출 수 있다. 레퍼런스 시그널 인설션 앤 PAPR 리덕션 블록(7100)은 레퍼런스 시그널이 삽입된 데이터 심볼에 더미 널 데이터(dummy null data)를 삽입하여 인접 채널로부터 발생할 수 있는 간섭을 줄일 수 있다. 또한 앞서 상술한 바와 같이, 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 레퍼런스 신호를 이용하여 전송 채널과 동기 오프셋을 추정하여 왜곡을 보상할 수 있다.

본 발명의 일 실시예에 따른 싱크로나이제이션 앤 디모듈레이션 모듈은 시간 영역 레퍼런스 신호 디텍터(20000)을 더 포함할 수 있다. 시간 영역 레퍼런스 신호 디텍터(20000)는 수신된 레퍼런스 신호 중 시간 영역에 대한 레퍼런스 신호(또는 파일럿)를 검출할 수 있다.

시간 영역 레퍼런스 신호 디텍터(20000)는 상술한 방송 신호 수신 장치가 수행하는 동작 중 동기화를 위한 동작을 동일하게 수행할 수 있다.

본 발명의 일 실시예에 따른 레퍼런스 시그널 디텍터는 앞서 상술한 레퍼런스 신호 디텍터(9700)와 동일한 역할을 수행할 수 있다. 구체적으로, 레퍼런스 시그널 디텍터는 주파수 영역에 대한 레퍼런스 신호를 검출할 수 있다.

이하, 본 발명의 일 실시예에 따른 웨이브폼 제너레이션 모듈(1300)은 OFDM 제너레이션 모듈이라고 호칭할 수 있다.

상술한 바와 같이, 웨이브폼 트랜스폼 블록(9500)은 입력된 데이터에 대하여 FFT 변환을 수행할 수 있다. 본 발명의 일 실시예에 따른 FFT 사이즈는 4K, 8K, 16K, 32K 등이 될 수 있으며, FFT 사이즈를 지시하기 위하여 FFT 모드가 정의될 수 있다. 상술한 FFT 모드는 신호 프레임 내의 프리앰블 (또는 프리앰블 신호, 프리앰블 심볼)을 통해 시그널링될 수도 있고, PLS-pre, PLS-prost를 통해 시그널링 될 수도 있다. FFT 사이즈는 설계자의 의도에 따라 그 크기가 변경 될 수 있다

본 발명의 일 실시예에 따른 레퍼런스 시퀀스(sequence)는 상술한 파일럿(pilot)의 변조(modulation)에 사용될 수 있다.

본 발명의 일 실시예에 따른 레퍼런스 레퍼런스 시그널 인설션 앤 PAPR 리덕션 블록(7100)에 포함된 레퍼런스 시퀀스 제너레이터는 레퍼런스 시퀀스를 생성할 수 있다.

본 발명의 일 실시예에 따른 레퍼런스 시퀀스 제너레이터는 심볼-레벨 PRBS 제너레이터와 프레임-레벨 PRBS 제너레이터를 포함할 수 있다. 이하 본 발명에서는 심볼-레벨 PRBS 제너레이터와 프레임-레벨 PRBS 제너레이터를 PRBS 제너레이터라고 통칭할 수 있다.

레퍼런스 시퀀스 제너레이터는 심볼-레벨 PRBS 제너레이터와 프레임-레벨 PRBS 제너레이터를 포함할 수 있다. 심볼-레벨 PRBS 제너레이터는 심볼 클럭(symbol clock)과 심볼 리셋(symbol reset)을 입력으로 받아 심볼-레벨 PRBS 제너레이터의 출력을 생성할 수 있다. 심볼-레벨 PRBS 제너레이터의 PRBS 출력은 s(k)로 표현될 수 있다.

프레임-레벨 PRBS 제너레이터는 프레임 클럭(frame clock)과 프레임 리셋(frame reset)을 입력으로 받아 프레임-레벨 PRBS 제너레이터의 출력을 생성할 수 있다. 프레임-레벨 PRBS 제너레이터의 출력은 f(l)로 표현될 수 있다.

레퍼런스 시퀀스 제너레이터는 심볼-레벨 PRBS 제너레이터의 출력 s(k)와 프레임-레벨 PRBS 제너레이터의 출력 f(l)에 대해 XOR을 수행하여 레퍼런스 시퀀스(r(l,k))를 생성할 수 있다.

이하, 심볼-레벨 PRBS 제너레이터와 프레임-레벨 PRBS 제너레이터의 구체적인 동작을 설명한다.

본 발명의 일 실시예에 따른 심볼-레벨 PRBS 제너레이터는 8K, 16K, 32K FFT 모드에 사용될 PRBS를 생성할 수 있다. 본 발명의 일 실시예에 따른 심볼-레벨 PRBS 제너레이터는 FFT 모드의 제약받지 않고 다양한 FFT 모드에 사용될 PRBS를 생성할 수 있다. 심볼-레벨 PRBS 제너레이터는 각 FFT 모드에 사용될 특정 시그니쳐를 생성할 수 있다. 또한 심볼-레벨 PRBS 제너레이터는 각 파일럿 패턴을 위한 특정 시그니쳐를 생성할 수 있다.

또는 심볼-레벨 PRBS 제너레이터는 각 FFT 모드와 각 파일럿 패턴에 사용될 특정 시퀀스를 생성할 수 있다.

심볼-레벨 PRBS 제너레이터는 하나의 OFDM 심볼 내에서 수행될 수 있다.

심볼-레벨 PRBS 제너레이터는 모든 종류의 파일럿, 즉, CP, SP, FSSP, FESP 들을 랜덤(random)하게 스크램블링(scrambling)할 수 있다. 스크램블링은 피드백 시프트 레지스터(feedback shift register)에 의해 수행될 수 있다. 이하 설명하는 레퍼런스 시퀀스 제너레이터가 포함하는 PRBS 제너레이터는 피드백 시프트 레지스터로 구성될 수 있다.

스크램블링된 파일럿들은 PRBS 형태로 출력될 수 있다. 출력된 PRBS의 첫번째 출력 비트는각 FFT 모드의 첫번째 액티브 캐리어에 매핑될 수 있다. 각 FFT 모드는 상술한 바와 같이 8K, 16K, 32K를 포함할 수 있다.

프레임-레벨 PRBS 제너레이터는 하나의 OFDM 심볼 내에서 수행될 수 있다. 프레임-레벨 PRBS 제너레이터의 각 값은 하나의 OFDM 심볼에 적용될 수 있다.

본 발명의 일 실시예에 따른 심볼-레벨 PRBS 제너레이터는 방송 신호 수신 장치가 효율적인 프레임 동기화를 수행할 수 있도록 특정 시퀀스를 생성할 수 있다.

심볼-레벨 PRBS 제너레이터의 출력은 프레임-레벨 PRBS 제너레이터의 출력에 따라 반전되거나, 반전되지 않을 수 있다.

이하에서는 심볼-레벨 PRBS 제너레이터와 프레임-레벨 PRBS 제너레이터의 차수(order)에 따른 레퍼런스 시퀀스 제너레이터의 실시예를 설명한다. 본 발명에서는 심볼-레벨 PRBS 제너레이터의 차수가 13차, 15차인 경우, 프레임-레벨 PRBS 제너레이터의 차수가 8차인 경우를 실시예로 설명한다.

PRBS 제너레이터의 차수는 설계자의 의도에 따라 변경될 수 있다.

본 발명의 일 실시예에 따른 심볼-레벨 PRBS 제너레이터와 프레임-레벨 PRBS 제너레이터는 다음과 같은 효과가 있다.

본 발명의 일 실시예에 따른 심볼-레벨 PRBS 제너레이터는 8K, 16K, 32K FFT 모드에 사용될 PRBS를 생성할 수 있다. 또한, 11차 심볼-레벨 PRBS 제너레이터가 최소 1K FFT 모드에 사용될 PRBS를 생성하는 것에 반해, 본 발명의 실시예에 따른 심볼-레벨 PRBS 제너레이터는 랜덤니스(randomness)의 증가를 위해 최소 8K FFT 모드에 사용될 PRBS를 생성하도록 설계될수 있다.

본 발명의 일 실시예에 따른 프레임-레벨 PRBS 제너레이터는 별도의 프레임-레벨 시퀀스 테이블이 없이도 레퍼런스 시퀀스를 생성할 수 있다. 방송 신호 송신 장치가 PN 시퀀스 생성하는 방식을 사용하여 레퍼런스 시퀀스를 생성할 경우, 해당 프레임 레벨 시퀀스 테이블이 필요하여 송수신기 용량이 증가하는 문제점이 있다. 따라서 본 발명의 일 실시예에 따른 프레임-레벨 PRBS 제너레이터는 송신기 및 수신기의 용량을 현저히 감소시킬 수 있다.

(a)는 본 발명의 일 실시예에 따른 시퀀스 제너레이터를 나타낸 도면이다.

(b)는 본 발명의 일 실시예에 따른 13차 심볼-레벨 PRBS 제너레이터가 생성할 수 있는 PRBS를 나타내는 다항식이다.

(c)는 본 발명의 일 실시예에 따른 13차 심볼-레벨 PRBS 제너레이터의 초기값을 나타낸다.

(d)는 본 발명의 일 실시예에 따른 8차 프레임-레벨 PRBS 제너레이터가 생성할 수 있는 PRBS를 나타내는 다항식이다.

(e)는 본 발명의 일 실시예에 따른 8차 프레임-레벨 PRBS 제너레이터의 초기값을 나타낸다.

13차 심볼-레벨 PRBS 제너레이터는 심볼 리셋과 이니셜-밸류 로딩을 입력받을 수 있다.

8차 프레임-레벨 PRBS 제너레이터는 프레임 리셋과 이니셜-밸류 로딩을 입력받을 수 있다.

13차 심볼-레벨 PRBS 제너레이터는 최소 8K FFT 모드에 사용될 PRBS를 생성할 수 있다. 또한 13차 심볼-레벨 PRBS 제너레이터는 16K, 32K FFT 모드에 사용될 PRBS를 생성할 수 있다.

상술한 각 PRBS 제너레이터의 다항식 및 초기값은 설계자에 따라 변경 가능한 사항이다.

(b)는 본 발명의 일 실시예에 따른 15차 심볼-레벨 PRBS 제너레이터가 생성할 수 있는 PRBS를 나타내는 다항식이다.

(c)는 본 발명의 일 실시예에 따른 15차 심볼-레벨 PRBS 제너레이터의 초기값을 나타낸다.

15차 심볼-레벨 PRBS 제너레이터는 심볼 리셋과 이니셜-밸류 로딩을 입력받을 수 있다.

15차 심볼-레벨 PRBS 제너레이터는 최대 32K FFT 모드에 사용될 PRBS를 생성할 수 있다. 또한 13차 심볼-레벨 PRBS 제너레이터가 생성한 PRBS의 일부는 8K, 16K FFT 모드에 사용될 수 있다.

본 발명의 일 실시예에 따른 방송 신호 수신 장치의 싱크로나이제이션 앤 디모듈레이션 모듈(9000)은 상술한 레퍼런스 시퀀스를 이용할 수 있다. 구체적으로는 레퍼런스 신호 디텍터(Reference signal detector)(9700)가 신호 프레임에 포함된 레퍼런스 신호 및 레퍼런스 시퀀스를 검출할 수 있다. 방송 신호 수신 장치는 신호 프레임으로부터 검출된 레퍼런스 신호 및 레퍼런스 시퀀스를 이용하여 동기화를 수행할 수 있다. 또는 방송 신호 수신 장치는 신호 프레임으로부터 검출된 레퍼런스 신호 및 레퍼런스 시퀀스를 이용하여 채널 추정(channel estimation)을 할 수 있다.

본 발명의 실시예에 따른 방송 신호 송신 장치는 적어도 하나 이상의 방송 서비스 컴포넌트를 전송하는 데이터(또는 서비스 데이터)를 부호화(인코딩)할 수 있다.(S24000) 본 발명의 일 실시예에 따른 데이터는 상술한 바와 같이 각 데이터에 해당하는 DP 별로 처리될 수 있다. 데이터 인코딩은 코딩 앤 모듈레이션 모듈(1100) 에 의해 수행될 수 있다.

이후, 본 발명의 실시예에 따른 방송 신호 송신 장치는 적어도 하나의 신호 프레임을 생성할 수 있다. (S24010) 이하, 플로우 차트의 설명에서 신호 프레임을 시그널 프레임으로 호칭한다. 본 발명의 일 실시예에 따른 방송 신호 장치는 DP 데이터를 데이터 심볼에 매핑하여 시그널 프레임을 생성할 수 있다. 상술한 바와 같이, 시그널 프레임은 프리앰블, PLS 심볼, 데이터 심볼, 엣지 심볼을 포함할 수 있다. 시그널 프레임 생성은 프레임 스트럭쳐 모듈(1200)에 의해 수행될 수 있다.

이후, 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 생성된 적어도 하나 이상의 시그널 프레임을 OFDM 방식으로 변조할 수 있다. (S24020) 본 발명의 실시예에 따른 프리앰블 및 심볼들은 하나 이상의 파일럿을 포함할 수 있다. 상술한 바와 같이, 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 레퍼런스 시퀀스를 생성하고, 시그널 프레임에 복수개의 파일럿들을 삽입할 수 있다. 상술한 바와 같이, 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 생성된 레퍼런스 시퀀스를 기반으로 파일럿을 변조할 수 있다. 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 시그널 프레임의 각 심볼이 포함하는 주파수 도메인 및 시간 도메인에서 특정 간격에 따라 삽입되는 분포 형태로 파일럿들을 삽입할 수 있다. 본 발명의 일 실시예에 따른 레퍼런스 시그널 인설션 앤 PAPR 리덕션 블록(7100)은 시그널 프레임의 각 심볼들에 파일럿을 삽입할 수 있다.

이후, 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 생성된 적어도 하나 이상의 변조된 시그널 프레임을 포함하는 적어도 하나 이상의 방송 신호를 전송할 수 있다. (S24030)

도 25은 도 24에서 설명한 방송 신호 송신 방법의 역과정에 해당한다.

본 발명의 일 실시예에 따른 방송 신호 수신 장치는 적어도 하나 이상의 방송 신호를 수신할 수있다. (S25000) 본 발명의 일 실시예에 따른 방송 신호는 하나 이상의 시그널 프레임을 포함할 수 있다. 각 신호 프레임의 프리앰블, 엣지 심볼, PLS 심볼, 데이터 심볼을 포함할 수 있다. 상술한 바와 같이, 방송 신호를 수신한 방송 신호 수신 장치는 프리앰블을 디텍팅하고, 프리앰블 구조를 이용하여 수신된 방송 신호에 대해 동기화를 수행할 수 있다. 즉, 방송 신호 수신 장치는 해당 방송 신호 수신 장치에서 처리할 수 있는 서비스를 전송하는 신호 프레임을 디텍팅(detecting)하고, 시간적으로 불규칙하게 수신된 신호 프레임을 동기화할 수 있다. 이후, 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 엣지 심볼, PLS 심볼, 데이터 심볼이 포함하는 파일럿을 검출하여, 신호 프레임을 동기화할 수 있다.

방송 신호의 동기화는 싱크로나이제이션 앤 디모듈레이션 모듈(8000)에 의해 수행될 수 있다 본 발명의 일 실시예에 따른 싱크로나이제이션 앤 디모듈레이션 모듈은 시간 영역 레퍼런스 신호 디텍터(20000)을 더 포함할 수 있다. 시간 영역 레퍼런스 신호 디텍터(20000)는 수신된 레퍼런스 신호 중 시간 영역에 대한 레퍼런스 신호(또는 파일럿)를 검출할 수 있다.

본 발명의 일 실시예에 따른 레퍼런스 시그널 디텍터는 앞서 상술한 레퍼런스 신호 디텍터(9700)와 동일한 역할을 수행할 수 있다. 구체적으로, 레퍼런스 신호 디텍터는 주파수 영역에 대한 레퍼런스 신호를 검출할 수 있다

이후, 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 수신된 적어도 하나 이상의 방송 신호를 OFDM 방식으로 복조할 수 있다. (S25010) 방송 신호의 복조는 싱크로나이제이션 앤 디모듈레이션 모듈(8000)에 의해 수행될 수 있다.

이후, 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 적어도 하나의 시그널 프레임을 복조된 방송 신호로부터 분리할 수 있다. (S25020) 시그널 프레임의 분리는 프레임 파싱 모듈(8100)에 의해 수행될 수 있다.

이후, 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 적어도 하나의 시그널 프레임에 포함된 데이터(또는 서비스 데이터)를 디매핑할 수 있다. (S25030) 데이터의 디매핑은 디매핑 앤 디코딩 모듈(8200)에 의해 수행될 수 있다.

이후, 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 적어도 하나 이상의 방송 서비스 컴포넌트를 전송하는 서비스 데이터를 디코딩할 수 있다. (S25040) 데이터의 디코딩은 디매핑 앤 디코딩 모듈(8200)에 의해 수행될 수 있다.

설명의 편의를 위하여 각 도면을 나누어 설명하였으나, 각 도면에 서술되어 있는 실시 예들을 병합하여 새로운 실시 예를 구현하도록 설계하는 것도 가능하다. 그리고, 통상의 기술자의 필요에 따라, 이전에 설명된 실시 예들을 실행하기 위한 프로그램이 기록되어 있는 컴퓨터에서 판독 가능한 기록 매체를 설계하는 것도 본 발명의 권리범위에 속한다.

본 발명에 따른 장치 및 방법은 상술한 바와 같이 설명된 실시 예들의 구성과 방법이 한정되게 적용될 수 있는 것이 아니라, 상술한 실시 예들은 다양한 변형이 이루어질 수 있도록 각 실시 예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.

한편, 본 발명의 방송신호 전송/수신방법을 네트워크 디바이스에 구비된, 프로세서가 읽을 수 있는 기록매체에, 프로세서가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 프로세서가 읽을 수 있는 기록매체는 프로세서에 의해 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 프로세서가 읽을 수 있는 기록 매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피디스크, 광 데이터 저장장치 등이 있으며, 또한, 인터넷을 통한 전송 등과 같은 캐리어 웨이브의 형태로 구현되는 것도 포함한다. 또한, 프로세서가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 프로세서가 읽을 수 있는 코드가 저장되고 실행될 수 있다.

또한, 이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해돼서는 안 될 것이다.

그리고, 당해 명세서에서는 물건 발명과 방법 발명이 모두 설명되고 있으며, 필요에 따라 양 발명의 설명은 보충적으로 적용될 수가 있다.

발명의 실시를 위한 형태는 위의 발명의 실시를 위한 최선의 형태에서 함께 기술된다.

본 발명은 방송신호 전송방법, 방송신호 수신방법, 방송신호 전송장치, 방송신호 수신장치와 관련된 일련의 산업분야에서 산업상 이용가능성을 가진다.

Claims

적어도 하나의 서비스 또는 서비스 컴포넌트를 전송하는 복수의 DP(Data Pipe) 각각에 해당하는 DP 데이터를 부호화하는 단계;

상기 부호화된 DP데이터를 데이터 심볼들에 매핑하여 적어도 하나의 시그널 프레임을 생성하는 단계;

상기 적어도 하나의 시그널 프레임에 있는 데이터를 OFDM 스킴에 의해서 변조하는 단계; 및

상기 변조된 데이터를 포함하는 방송신호를 전송하는 단계를 포함하는 방송 신호 송신 방법.
제1항에 있어서,

상기 시그널 프레임은 프리앰블(Preamble), 엣지 심볼(edge symbol)을 포함하는 방송 신호 송신 방법.
제2항에 있어서,

레퍼런스 시퀀스(reference sequence)를 생성하는 단계; 및

적어도 하나 이상의 파일럿(pilot)을 삽입하는 단계를 더 포함하고, 상기 적어도 하나 이상의 파일럿은 상기 레퍼런스 시퀀스를 기반으로 변조된 방송 신호 송신 방법.
제3항에 있어서,

상기 레퍼런스 시퀀스를 생성하는 단계는,

심볼-레벨 시퀀스(Symbol-level sequence)를 생성하는 단계;

프레임-레벨 시퀀스(Frame-level sequence)를 생성하는 단계; 및

상기 심볼-레벨 시퀀스와 프레임-레벨 시퀀스를 기반으로 상기 레퍼런스 시퀀스를 생성하는 단계를 포함하는 방송 신호 송신 방법.
제4항에 있어서,

상기 엣지 심볼은 상기 적어도 하나 이상의 파일럿(pilot)을 포함하는 방송 신호 송신 방법.
방송신호를 수신하는 단계;

상기 방송신호를 OFDM(Orthogonal Frequency Division Multiplex) 스킴에 의해서 복조하는 단계;

상기 복조된 방송신호로부터 적어도 하나의 시그널 프레임을 파싱하는 단계;

상기 파싱한 적어도 하나의 시그널 프레임에 포함된 데이터 심볼들로부터 적어도 하나의 서비스 또는 서비스 컴포넌트를 전송하는 복수의 DP(Data Pipe) 각각에 해당하는 DP 데이터를 디매핑하는 단계; 및

상기 디매핑된 DP 데이터를 디코딩하는 단계를 포함하는 방송 신호 수신 방법.
제6항에 있어서,

상기 시그널 프레임은 프리앰블(Preamble), 엣지 심볼(edge symbol)을 포함하는 방송 신호 수신 방법.
제7항에 있어서,

상기 방송 신호 수신 방법은,

상기 시그널 프레임에 포함된 적어도 하나 이상의 파일럿을 검출하는 단계를 포함하고, 상기 적어도 하나 이상의 파일럿은 레퍼런스 시퀀스를 기반으로 변조된 방송 신호 수신 방법.
제8항에 있어서,

상기 파일럿을 검출하는 단계는,

시간 영역에서 파일럿을 검출하는 단계; 및

주파수 영역에서 파일럿을 검출하는 단계를 포함하는 방송 신호 수신 방법.
제9항에 있어서,

상기 엣지 심볼은 상기 적어도 하나 이상의 파일럿(pilot)을 포함하는 방송 신호 수신 방법.
적어도 하나의 서비스 또는 서비스 컴포넌트를 전송하는 복수의 DP(Data Pipe) 각각에 해당하는 DP 데이터를 부호화하는 인코더;

상기 부호화된 DP데이터를 데이터 심볼들에 매핑하여 적어도 하나의 시그널 프레임을 생성하는 매퍼;

상기 적어도 하나의 시그널 프레임에 있는 데이터를 OFDM 스킴에 의해서 변조하는 변조기;

상기 변조된 데이터를 포함하는 방송신호를 전송하는 송신기를

포함하는 방송 신호 송신 장치.
제11항에 있어서,

상기 시그널 프레임은 프리앰블(Preamble), 엣지 심볼(edge symbol)을 포함하는 방송 신호 송신 장치.
제12항에 있어서,

레퍼런스 시퀀스(reference sequence)를 생성하는 레퍼런스 시퀀스 생성 모듈; 및

적어도 하나 이상의 파일럿(pilot)을 삽입하는 파일럿 삽입 모듈을 더 포함하고, 상기 적어도 하나 이상의 파일럿은 상기 레퍼런스 시퀀스를 기반으로 변조된 방송 신호 송신 장치.
제13항에 있어서,

상기 레퍼런스 시퀀스(reference sequence)를 생성하는 레퍼런스 시퀀스 생성 모듈은,

심볼-레벨 시퀀스(Symbol-level sequence)를 생성하는 심볼-레벨 시퀀스 생성 모듈; 및

프레임-레벨 시퀀스(Frame-level sequence)를 생성하는 프레임-레벨 시퀀스 생성 모듈을 포함하는 방송 신호 송신 장치.
제14항에 있어서,

상기 엣지 심볼은 상기 적어도 하나 이상의 파일럿(pilot)을 포함하는 방송 신호 송신 장치
방송신호를 수신하는 수신기;

상기 방송신호를 OFDM(Orthogonal Frequency Division Multiplex) 스킴에 의해서 복조하는 복조기;

상기 복조된 방송신호로부터 적어도 하나의 시그널 프레임을 파싱하는 파서;

상기 파싱한 적어도 하나의 시그널 프레임에 포함된 데이터 심볼들로부터 적어도 하나의 서비스 또는 서비스 컴포넌트를 전송하는 복수의 DP(Data Pipe) 각각에 해당하는 DP 데이터를 디매핑하는 디매퍼;

상기 디매핑된 DP 데이터를 디코딩하는 디코더를 포함하는 방송 신호 수신 장치.
제16항에 있어서,

상기 시그널 프레임은 프리앰블(Preamble), 엣지 심볼(edge symbol)을 포함하는 방송 신호 수신 장치.
제17항에 있어서,

상기 방송 신호 수신 장치는,

상기 시그널 프레임에 포함된 적어도 하나 이상의 파일럿을 검출하는 검출 모듈을 포함하고, 상기 적어도 하나 이상의 파일럿은 레퍼런스 시퀀스를 기반으로 변조된 방송 신호 수신 장치.
제18항에 있어서,

상기 파일럿을 검출하는 검출 모듈은,

시간 영역에서 파일럿을 검출하는 모듈; 및

주파수 영역에서 파일럿을 검출하는 모듈을 포함하는 방송 신호 수신 장치.
제19항에 있어서,

상기 엣지 심볼은 상기 적어도 하나 이상의 파일럿(pilot)을 포함하는 방송 신호 수신 장치.