WO2015021641A1 - 一种发送比特流方法、设备及系统 - Google Patents

一种发送比特流方法、设备及系统 Download PDF

Info

Publication number
WO2015021641A1
WO2015021641A1 PCT/CN2013/081598 CN2013081598W WO2015021641A1 WO 2015021641 A1 WO2015021641 A1 WO 2015021641A1 CN 2013081598 W CN2013081598 W CN 2013081598W WO 2015021641 A1 WO2015021641 A1 WO 2015021641A1
Authority
WO
WIPO (PCT)
Prior art keywords
bit stream
interleaving
deinterleaving
module
perform
Prior art date
Application number
PCT/CN2013/081598
Other languages
English (en)
French (fr)
Inventor
孙方林
Original Assignee
华为技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 华为技术有限公司 filed Critical 华为技术有限公司
Priority to CN201380005864.6A priority Critical patent/CN104541467B/zh
Priority to PCT/CN2013/081598 priority patent/WO2015021641A1/zh
Publication of WO2015021641A1 publication Critical patent/WO2015021641A1/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • H03M13/2796—Two or more interleaving operations are performed jointly, e.g. the first and second interleaving operations defined for 3GPP UMTS are performed jointly in a single interleaving operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding

Definitions

  • the present invention relates to the field of communications technologies, and in particular, to a method, a device, and a method, device, and system for transmitting a bit stream.
  • the data bit stream generated by the source reaches the sink through the following steps: First, on the transmitting side, the source is the source of the generated information, such as a person, a machine, an object of nature, etc., and the output may be an analog signal or Digital signal; source coding converts such an analog signal or digital signal into a binary digital sequence; channel coding introduces a redundant sequence of binary information in a binary digital sequence for overcoming channel noise and interference during transmission on the receiving side Error; the interleaving process is used to change the structure of the bit stream to fully diverge these errors, causing the long string of bit errors to become short string errors; the modulation process is used to convert the binary sequence into a waveform signal for transmission to the channel.
  • demodulation restores the waveform signal to a binary signal
  • deinterleaving and interleaving are reciprocal operations, the purpose is to concentrate the scattered data into the same channel coded codeword to reduce the burst error
  • channel decoding is to restore the original information sequence according to the channel coding rule and the redundancy of the received data
  • the source decoding is to restore the original signal according to the rules of the source coding, in the communication system as described above, the bit stream is In the channel transmission process, noise is generally generated, which interferes with the correctness of the bit stream.
  • each bit stream contains multiple data packets. If the data packet contains incorrect bits, the entire data packet is regarded as an erroneous data packet.
  • the error packet rate refers to the error data packet in the bit stream occupies all the data packets. Specific gravity, in the prior art, the ratio after channel transmission The error bits in the special stream will be scattered, resulting in a higher bit error rate of the bit stream.
  • the embodiment of the present invention provides a method for transmitting a bit stream, a sending device, a receiving method, a receiving device, and a communication system, aiming at reducing a bit stream transmission process.
  • the rate of packet errors is a parameter that causes bit error.
  • a first aspect a method for receiving a bitstream, comprising: performing first deinterleaving on a received first bitstream to output a second bitstream; performing channel decoding on the second bitstream to output a third bitstream Performing a second deinterleave on the third bitstream to output a fourth bitstream; the first deinterleave and the second deinterleave are mutually inverted.
  • the first bit stream is a demodulated bit stream.
  • the performing the first deinterleaving on the first bit stream received from the channel comprises performing the first performing the supervised symbol and the information symbol in the first bit stream Deinterlace.
  • the performing the first deinterleaving on the first bitstream received from the channel comprises performing a first deinterleaving of the information symbols in the first bitstream.
  • the performing, the first deinterleaving, the first bit stream received from the channel further includes: The supervised symbols in the stream perform a third deinterleaving.
  • a second aspect a method for transmitting a bitstream, comprising: performing a first interleaving on a first bitstream to output a second bitstream; performing channel coding processing on the second bitstream to Outputting a third bit stream;
  • the first bit stream is a sliced bit stream.
  • the performing the second interleaving on the third bitstream comprises performing second interleaving on the supervised symbols and the information symbols in the third bitstream.
  • performing the second interleaving on the third bitstream comprises performing a second interleaving on the information symbols in the third bitstream.
  • the performing the second interleaving of the third bitstream further comprises performing a third interleaving of the superposed symbols in the third bitstream.
  • the performing the second interleaving on the third bit stream after performing the second interleaving on the third bit stream, performing demodulation processing , sent to the channel.
  • a device for receiving a bitstream includes a first deinterleaving module, configured to perform first deinterleaving on a received first bitstream to output a second bitstream, and a channel decoding module, configured to The second bit stream performs channel decoding to output a third bit stream; the second deinterleaving module is configured to perform second deinterleaving on the third bit stream to output a fourth bit stream; the first deinterleaving module and The second de-interleaving module operates inversely.
  • the device further includes a demodulation module And a block, configured to perform demodulation processing on the first bit stream, and send the first bit stream to the first deinterleaving module.
  • the first deinterleaving module includes: performing first deinterleaving on the supervised symbol and the information symbol in the first bit stream, or The information symbols in the first bitstream perform a first deinterleave and a third deinterleave on the supervised symbols in the first bitstream.
  • a device for transmitting a bit stream comprising: a first interleaving module, configured to perform first interleaving on the received first bitstream to output a second bitstream; and a channel coding module, configured to use the second bitstream
  • the bit stream is channel-coded to output a third bit stream;
  • the second interleaving module is configured to perform second interleaving on the third bit stream to send;
  • the first inter-module module and the second inter-module module operate inversely .
  • the receiving device further includes a fragmentation module, configured to slice the first bit stream and send the first bit stream to the first interleaving module.
  • the second interleaving module further includes: performing a second interleaving on the third bit stream, performing a modulation process, and transmitting the channel to the channel.
  • the second interleaving module further includes: performing second interleaving on the information symbol and the supervised symbol in the third bit stream, or The information symbols in the three bit stream are subjected to a second interleaving and a third interleaving is performed on the supervised symbols in the third bit stream.
  • a fifth aspect a data communication system comprising: the apparatus for transmitting a bit stream according to the third aspect, and the apparatus for receiving a bit stream according to the fourth aspect, the apparatus for transmitting a bit stream, and the received bit stream
  • the devices are connected through a channel.
  • Figure 1 is a schematic diagram of a communication system model
  • FIG. 2 is a schematic flow chart of a method for transmitting a bit stream according to an embodiment of the present invention
  • FIG. 3 is a schematic flowchart of a method for transmitting a bit stream according to another embodiment of the present invention
  • FIG. 4 is a schematic flowchart of a method for receiving a bit stream according to another embodiment of the present invention
  • FIG. 6 is a schematic structural diagram of an apparatus for transmitting a bit stream according to another embodiment of the present invention
  • FIG. 7 is a schematic structural diagram of an apparatus for receiving a bit stream according to another embodiment of the present invention
  • FIG. 8 is a schematic structural diagram of a data communication system according to another embodiment of the present invention.
  • FIG. 9 is a schematic diagram of a data communication process according to another embodiment of the present invention.
  • FIG. 2 is a schematic flowchart of a method for processing a bit stream according to an embodiment of the present invention. As shown in Figure 2, the following steps are included:
  • the fragmentation refers to a feature that the communication link layer has a maximum transport unit (MTU) in the communication system. , which limits the maximum length of data frames, and different network types have an upper limit. If the Internet Protocol (IP) layer has data frames to transmit, and the length of the data frame exceeds the MTU, then the IP layer performs fragmentation operation on the data frame so that each slice has a length less than or equal to the MTU. . Of course, if the length of the data frame to be sent does not exceed the MTU, no fragmentation is required.
  • MTU maximum transport unit
  • bit stream to be transmitted is a sequence of information generated by a source, and may also be referred to as a data frame.
  • bitbit errors often occur in a string, in order to correct the bit errors and some burst errors that occur in the string. Interleaving techniques are used to spread these errors, causing long strings of bit errors to become short string errors. Interleaving changes the structure of the bit stream without changing the content, so that the concentrated errors generated by the bursts during transmission are maximized.
  • the interleaving may be regular interleaving, irregular interleaving or random interleaving.
  • the bit stream processed by the fragmentation may be selected by any one of the interleaving methods to perform interleaving.
  • the second bit stream is output.
  • the first bit stream is further subjected to source coding, where the source code is to convert the analog signal or the digital signal generated by the source into a binary digital sequence, specifically According to the statistical characteristics of the source output symbol sequence, the source output symbol sequence is transformed into the shortest binary or M-ary codeword sequence, so that the average information amount of each symbol of the latter is the largest, and the information rate is as much as possible.
  • the source code is done by the source encoder.
  • the source coding may be entropy coding of a discrete undistorted single symbol source and a memoryless source, such as Huffman Huffman coding, arithmetic coding, LZ coding; or a predictive coding with a distortion-limited memory source cancellation correlation. Domain transform coding and PCM coding of continuous analog sources.
  • the source coding may be any one of the foregoing coding modes.
  • the so-called channel coding is to add some information, such as a supervised code or a check code, to the bit stream, and the purpose is to be able to correct or when receiving the bit stream.
  • the bit error caused by interference, noise or fading in the channel transmission is detected.
  • the channel coding may be forward error correction coding FEC coding, BCH coding, RS code, convolutional code, Turbo code, and the like. In this step, it may be any coding channel coding mode.
  • the second interleaving may be regular interleaving, irregular interleaving, or random interleaving, and the second interleaving is performed in step S210.
  • the first interweaving reciprocal Here, the reciprocal or interleaving rules are reversed, and the bit stream has some similarity before the first interleaving and after the second interleaving.
  • S240 modulating the fourth bit stream;
  • Modulation means that the encoded bit stream is transmitted at the same transmission rate R bits/s with a single symbol, and the modulation module can simply map the binary number "0" to the corresponding signal waveform s0(t), and the binary number "1" is mapped to corresponding
  • the signal waveform s1 (t) which is a modulation scheme that separates the encoded symbols per bit, is called binary modulation.
  • the time required to transmit one of the M signal waveforms corresponding to one b-bit sequence is b times the time period of the binary modulation system.
  • Digital modulation is divided into digital baseband modulation (PAM) and digital frequency band modulation (OOK, MFSK, MPSK, QAM, MSK, GMSK) according to the transfer function of the communication channel.
  • the modulation herein is not limited to any of the above modulation methods, i.e., the present invention can perform bit stream modulation using any of the above modulation methods.
  • the bit stream when the bit stream is sent by the transmitting side, the bit stream is transmitted through the channel to generate an error, and the error bit generated by the bit stream received on the receiving side is more concentrated, thereby reducing errors.
  • Package rate when the bit stream is sent by the transmitting side, the bit stream is transmitted through the channel to generate an error, and the error bit generated by the bit stream received on the receiving side is more concentrated, thereby reducing errors.
  • FIG. 3 is a schematic flowchart of a method for transmitting a bitstream according to another embodiment of the present invention. As shown in Figure 3, the following steps are included:
  • the bit stream to be processed is sliced to output a first bit stream; the fragmentation means that in the communication system, the communication link layer has a maximum transmission unit MTU, which limits the maximum length of the data frame, different Network type has an upper limit Value. If the IP layer has a data packet to transmit, and the length of the data packet exceeds the MTU, then the IP layer performs a fragmentation operation on the data packet so that each slice has a length less than or equal to the MTU.
  • S310 Perform a first interleaving process on the first bitstream to output a second bitstream.
  • the interleaving includes regular interleaving, irregular interleaving, and random interleaving.
  • the fragmented bitstream may select any one of the interleavings.
  • the method is interleaved.
  • the symbols encoded by the bitstream include information symbols and supervised symbols.
  • Encoding is a transformation of the original information symbol according to certain mathematical rules.
  • Information coding uses different codes to establish the corresponding relationship with the basic unit components of various information.
  • the supervised symbol refers to a redundant symbol added on the basis of the information symbol after error coding.
  • the information symbol and the supervised symbol are respectively interleaved.
  • the second interleaving process is performed on the information symbol, where the second interleaving and the first interleaving rule in S310 are mutually reciprocal, that is, the bit stream is different before the first interleaving and after the second interleaving. Sex.
  • the third interleaving is not substantially related to the first interleaving or the second interleaving, and may be an interleaving process of any rule.
  • Digital modulation is divided into digital baseband modulation (PAM), digital band modulation (00K, MFSK, MPSK, QAM, MSK, GMSK).
  • PAM digital baseband modulation
  • 00K digital band modulation
  • MFSK digital band modulation
  • MPSK digital band modulation
  • QAM QAM
  • MSK MSK
  • GMSK GMSK
  • the modulation is not limited to any of the above modulation methods, i.e., the present invention can perform bit stream modulation using any of the above modulation methods.
  • FIG. 4 is a schematic flowchart of receiving a bit stream according to another embodiment of the present invention. As shown in Figure 4, the following steps are included:
  • demodulating processing means that the digital demodulator processes the transmission waveform in the channel interference distortion, and reduces it to one by using equalization, compensation, and synchronization processes.
  • the series of numbers is used to estimate the transmitted data symbols.
  • demodulation processing is performed after receiving the bit stream from the channel.
  • Decoding refers to the process of restoring an encoded bit stream to the content it represents or converting electrical pulse signals, optical signals, radio waves, etc. into information and data it represents by a specific method.
  • bit stream subjected to the first deinterleaving process is subjected to decoding processing.
  • S430 performing second deinterleaving on the third bitstream to output a fourth bitstream.
  • performing second deinterleave processing on the bitstream after decoding, so-called second deinterleaving and the first step in step S410 A de-interlacing is reciprocal, and the reciprocal means that the interleaving rules are mutually reciprocal.
  • FIG. 5 is a schematic flowchart of bit stream receiving according to another embodiment of the present invention. As shown in FIG. 5, the data receiving method of the present invention includes the following steps:
  • demodulating processing means that the digital demodulator processes the transmission waveform in the channel interference distortion, and uses a process such as equalization, compensation, and synchronization to restore the bit stream.
  • a series of numbers is used to estimate the transmitted data symbols.
  • a bit stream is received from the channel, and demodulation processing is performed to output a first bit stream.
  • S510 Deinterleave the first bit stream to output a second bit stream.
  • different processing is performed on the information symbol and the supervised symbol of the bit stream.
  • the deinterleaving is relative interleaving, and interleaving and deinterleaving are both interleaving operations, and the interleaving and deinterleaving rules are mutually reciprocal.
  • the third deinterleave is performed on the supervised symbols, and the third deinterleaving has no correlation with the first deinterleaving, and may be any interleaving.
  • step S420 the decoding process as described in step S420 is performed for the information symbol and the supervised symbol.
  • step S530 Perform a second deinterleaving on the third bitstream to output a fourth bitstream.
  • the second deinterleaving and the first deinterleaving on the information symbols in S510 are mutually inverted.
  • the reciprocity here is the same as described in step S510.
  • the framing group recombines the bit streams processed by the sharding into a original number Word sequence.
  • FIG. 6 is a schematic structural diagram of an apparatus 600 for transmitting a bit stream according to another embodiment of the present invention.
  • the apparatus for transmitting a bit stream according to an embodiment of the present invention includes: a fragmentation module 6001, a first interleaving module 6002. a channel coding module 6003, a second interleaving module 6004, where:
  • the fragmentation module 6001 is configured to perform a fragmentation process on the bit stream to be transmitted to generate a first bit stream, to send the first bit stream to the first interleaving module 6002.
  • the first interleaving module 6002 is configured to perform first interleaving on the received first bitstream to output a second bitstream.
  • the interleaving module breaks the bitstream structure into a multi-dimensional space by changing the bitstream structure without changing its content.
  • the above modules generally include: regular interleaving, irregular interleaving, and random interleaving.
  • the interleaving may be any interleaving.
  • a channel coding module 6003 configured to perform channel coding on the second bit stream to output a third bit stream; and channel coding refers to controllably introducing some redundant binary information sequences to overcome channel noise during transmission as much as possible And the effects of interference.
  • the channel coding generally includes: an independent random error code, a correction burst error code, and a rectification error code.
  • Common channel codes include a BCH code, an RS code, a convolutional code, a Turbo code, and an LDPC code.
  • the encoding can be any kind of encoding.
  • the second interleaving module 6004 is configured to send the third bit stream to the channel after performing the second interleaving.
  • the interleaving execution rule and the first interleaving module are intersected.
  • Weaving rules reciprocal. That is, there is a certain degree of similarity between the order of the bit streams to be transmitted before the first interleaving module and the order of the bit streams after the second interleaving module.
  • the second interleaving module 6004 is further configured to perform a second processing on the third bit stream, and then perform modulation processing to send to the channel.
  • the second interleaving module 6004 is further configured to perform second interleaving on the information symbol and the supervised symbol in the third bitstream, or perform second interleaving and third bit on the information symbol in the third bitstream.
  • the supervised symbols in the stream are subjected to a third interlace.
  • the second interlace here is reciprocal to the first interleaving rule in the first interleaving module 6002.
  • the third interlace here can be any one of the interleaving rules.
  • the second and second interleaving operations before and after the encoding are performed, so that the error bits generated after the channel transmission are more concentrated, and the error packet rate is greatly reduced.
  • FIG. 7 is a schematic structural diagram of an apparatus for receiving a bitstream according to another embodiment of the present invention, as shown in FIG. 7:
  • the device 700 for receiving a bit stream includes: a demodulation module 7001, a first deinterleaving module 7002, a channel decoding module 7003, and a second deinterleaving module 7004, where:
  • the demodulation module 7001 is configured to perform demodulation processing on the bit stream received from the channel to be sent to the first deinterleaving module. Demodulation converts the waveform signal into a sequence of binary information.
  • the first deinterleaving module 7002 is configured to perform first deinterleaving on the received first bit stream to output a second bit stream.
  • a channel decoding module 7003 configured to perform channel decoding on the second bit stream, to output The third bit stream.
  • a second deinterleaving module 7004 configured to perform second deinterleaving on the third bitstream to output a fourth bitstream.
  • the second deinterleaving and the first deinterleaving operation of the first deinterleaving module Reciprocal.
  • the second deinterleaving module 7004 is further configured to perform first deinterleaving on the supervised symbols and the information symbols in the first bitstream, or to perform first deinterleaving on the information symbols in the first bitstream. And performing third deinterleaving on the supervised symbols in the first bitstream.
  • the second interleaving operation makes the error bits generated after the channel transmission more concentrated, and the packet error rate is greatly reduced.
  • FIG. 8 is a schematic structural diagram of a data communication system 800 according to another embodiment of the present invention.
  • a data communication system according to an embodiment of the present invention includes: a device 600 for transmitting a bit stream, and a device 700 for receiving a bit stream, where:
  • the device 600 for transmitting a bit stream specifically includes: a fragmentation module, a first interleaving module, a channel coding module, and a second interleaving module, where:
  • a fragmentation module configured to perform a fragmentation process on the bitstream to be sent, to generate a first bitstream, to send the first bitstream to the first interleaving module.
  • a first interleaving module configured to perform first interleaving on the received first bit stream, and output a second bit stream; the interleaving module breaks the bit stream structure into a multi-dimensional space by changing the bit stream structure without changing its content.
  • Modules, interleaving generally include: regular interleaving, irregular interleaving, and random interleaving. In this module, interleaving can be any kind of interleaving.
  • a channel coding module configured to perform channel coding on the second bit stream to output a third bit stream; and channel coding refers to controllably introducing some redundant binary information sequences. It is possible to overcome the effects of channel noise and interference during transmission.
  • the channel coding generally includes: an independent random error code, a correction burst error code, and an error correction error code. Common channel codes include a BCH code, an RS code, a convolutional code, a Turbo code, and an LDPC code.
  • the encoding can be any kind of encoding.
  • the second interleaving module is configured to perform the second interleaving on the third bitstream, and then send the channel to the channel.
  • the interleaving execution rule and the interleaving execution rule of the first interleaving module are mutually reversed. That is, the order of the bit streams to be transmitted before the first interleaving module and the order of the bit streams after the second interleaving module have some similarity.
  • the device 700 for receiving a bit stream specifically includes: a demodulation module, a first de-interleaving module, a channel decoding module, and a second de-interleaving module, where:
  • a demodulation module configured to perform demodulation processing on the bit stream received from the channel to be sent to the first deinterleaving module.
  • Demodulation converts the waveform signal into a sequence of binary information.
  • the first deinterleaving module is configured to perform first deinterleaving on the received first bit stream to output a second bit stream.
  • a channel decoding module configured to perform channel decoding on the second bit stream to output a third bit stream.
  • a second deinterleaving module configured to perform second deinterleaving on the third bitstream to output a fourth bitstream.
  • the second deinterleaving and the first deinterleaving operation of the first deinterleaving module are mutually inverse.
  • the second interleaving operation makes the error bits generated after the channel transmission more concentrated, and the packet error rate is greatly reduced.
  • FIG. 9 is a schematic diagram of a bit stream transmission process of a data communication system according to another embodiment of the present invention, as shown in FIG.
  • the sent bit stream is fragmented by the fragmentation module; the fragmented bit stream is subjected to a first interleaving process by the first interleaving module;
  • the bit stream after the first interleaving process is subjected to FEC encoding by the encoding module, and at this time, the FEC code is divided into a supervised symbol and an information symbol, and respectively encoded.
  • the third interleaving process is performed by the third interleaving module for the supervised symbols.
  • the processed information symbol and the supervised symbol are modulated by the modulation module, and the binary information sequence is converted into a waveform sequence and transmitted to the receiving device side through the channel.
  • the demodulation module demodulates the bit stream received from the channel to convert the waveform sequence into a binary information sequence.
  • the first deinterleaving module divides the bit stream into a supervised symbol and an information symbol, the information symbol performs a first deinterleaving process, and the supervised symbol performs a third deinterleaving process.
  • the first deinterleaving and the second interleaving on the transmitting device side are mutually reciprocal.
  • the decoding module decodes the bit stream after the interleaving process.
  • the second deinterleaving module performs interleaving processing on the bit stream, and the second deinterleaving and the first deinterleaving are mutually inverted.
  • the second deinterleaving and the first interlace on the side of the transmitting device are reciprocal.
  • the framing module performs framing processing on the second deinterleaved bit stream.
  • the output bit stream exhibits an error form of noise, so that the error rate is reduced without changing the bit error rate. Packet error rate.
  • a set of 32-bit bitstreams A to be transmitted are set in the fragmentation phase to divide into 8 data packets, each data.
  • the packet is transmitted in 4 bits.
  • each bit is given a value for identifying the bit, and the value has nothing to do with the bit stream carrying information.
  • Bitstream B the encoding is not reflected in Figure 9.
  • the data structure of the data packet is the same as before the first interleaving (after the encoding process, the supervised symbols and information symbols in the bit stream are not reflected in the figure) as shown in FIG. , marked as bitstream C at this time.
  • bit stream D In the channel transmission process, since the narrowband noise and the impulse noise exhibit a regular error, as shown in Fig. 9, it is marked as bit stream D at this time.
  • the data structure of the packet exhibits a structure as shown in Fig. 9 bit stream E.
  • the error correction capability of the supervisory code is that each packet can be corrected by one bit, then four packets of the decoded bitstream E cannot be corrected, resulting in a packet error rate of up to 50%.
  • bit stream F After the second deinterleaving of the bit stream E, as shown in Fig. 9, it is marked as the bit stream F at this time, assuming that the error correction capability of the supervised code can correct one bit per packet, then There are two data packets in the bit stream F that cannot be corrected. The error rate is 25% at this time. Therefore, after two de-interleaving processes, the error bits after the second de-interleaving show a regular distribution and decrease. The overall packet error rate of the bit stream.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明实施例公开了一种处理比特流的方法、设备以及接收方法、设备及系统。所述方法包括：对从信道接收的第一比特流进行第一解交织，以输出第二比特流；对所述第二比特流进行信道解码，以输出第三比特流；对所述第三比特流进行第二解交织，以输出第四比特流；所述第一解交织和所述第二解交织互逆。通过以上技术方案，使得错误比特更加集中，大大地降低了误包率。

Description

一种发送比特流方法、 设备及系统
技术领域
本发明涉及通信技术领域， 尤其涉及一种发送比特流的方法、设 备及接收比特流的方法、 设备及系统。
背景技术
现有的通信系统模型如图 1所示。一般地， 由信源产生的数据比 特流要经过以下几个步骤达到信宿： 首先在发送侧，信源为产生信息 的源头， 如人、 机器、 自然界的物体等， 其输出可以是模拟信号或数 字信号；信源编码将这种模拟信号或数字信号转换成二进制数字序列； 信道编码在二进制数字序列中引入一些冗余的二进制信息序列，用于 在接收侧克服传输过程中信道噪声和干扰造成的误差；交织处理用于 改变比特流的结构充分发散这些误差，使得长串比特误差变成短串误 差； 调制处理用于将二进制序列转换成波形信号， 发送至信道。 经过 信道传输后， 在接收侧， 解调即将波形信号还原为二进制信号； 解交 织与交织是互逆操作， 目的是将分散的数据集中到同一个信道编码的 码字， 以减少突发错误对信道编码的影响； 信道解码即根据信道编码 规则和接收数据的冗余，还原原始信息序列； 信源解码是根据信源编 码的规则还原原始信号， 在如上所述的通信系统中， 比特流在信道传 输过程中一般会有噪声产生， 干扰了比特流的正确性。
通常地，每个比特流中包含多个数据包， 如果数据包中含有错误 的比特， 那么整个数据包被视为错误的数据包，误包率指比特流中错 误数据包占所有数据包的比重， 在现有技术中， 经过信道传输后的比 特流中错误比特会比较分散， 导致比特流的误包率比较高。
发明内容
为了解决比特流经过信道传输后的误包率较高的问题，本发明实 施例提供了一种发送比特流的方法、发送设备以及接收方法、接收设 备和通信系统， 旨在降低比特流传输过程中的误包率。
第一方面， 一种接收比特流的方法， 包括对接收的第一比特流进 行第一解交织，以输出第二比特流；对所述第二比特流进行信道解码， 以输出第三比特流； 对所述第三比特流进行第二解交织， 以输出第四 比特流； 所述第一解交织和所述第二解交织互逆。
在第一方面的第一种可能的实现方式中，所述第一比特流为经过 解调的比特流。
在第一方面的第二种可能的实现方式中，所述对从信道接收的第 一比特流进行第一解交织包括对所述第一比特流中的监督码元和信 息码元进行第一解交织。
在第一方面的第三种可能的实现方式中，所述对对从信道接收的 第一比特流进行第一解交织包括对所述第一比特流中的信息码元进 行第一解交织。
结合第一方面或第一方面的第三种可能的实现方式，第四种可能 的实现方式中，所述对从信道接收的第一比特流进行第一解交织还包 括对所述第一比特流中的监督码元进行第三解交织。
第二方面， 一种发送比特流的方法， 包括对第一比特流进行第一 交织， 以输出第二比特流； 对所述第二比特流进行信道编码处理， 以 输出第三比特流；
对所述第三比特流进行第二交织后以用于发送；所述第一交织和 所述第二交织互逆。
在第二方面的第一种可能的实现方式中，所述第一比特流为经过 分片处理的比特流。
在第二方面的第二种可能的实现方式中，所述对所述第三比特流 进行第二交织包括对所述第三比特流中的监督码元和信息码元进行 第二交织。
在第二方面的第三种可能的实现方式中，对所述第三比特流进行 第二交织包括对所述第三比特流中的信息码元进行第二交织。
结合第二方面或第二方面的第三种可能的实现方式中，所述对第 三比特流进行第二交织还包括对所述第三比特流中的监督码元进行 第三交织。
在第二方面的第五种可能的实现方式中，所述对所述第三比特流 进行第二交织后以用于发送包括对所述第三比特流进行第二交织，进 行解调处理后， 发送至信道。
第三方面， 一种接收比特流的设备， 包括第一解交织模块， 用于 对接收的第一比特流进行第一次解交织， 以输出第二比特流； 信道解 码模块， 用于对第二比特流进行信道解码， 以输出第三比特流； 第二 解交织模块， 用于对所述第三比特流进行第二解交织， 以输出第四比 特流； 所述第一解交织模块和所述第二解交织模块操作互逆。
在第三方面的第一种可能的实现方式中，所述设备还包括解调模 块， 用于对第一比特流进行解调处理， 并发送至第一解交织模块。 在第三方面的第二种可能的实现方式中，所述第一解交织模块包 括用于对所述第一比特流中的监督码元和信息码元进行第一解交织， 或者用于对所述第一比特流中的信息码元进行第一解交织和对所述 第一比特流中的监督码元进行第三解交织。
第四方面， 一种发送比特流的设备， 包括第一交织模块， 用于对 接收的第一比特流进行第一交织，以输出第二比特流；信道编码模块， 用于对所述第二比特流进行信道编码， 以输出第三比特流； 第二交织 模块， 用于对所述第三比特流进行第二交织以发送； 所述第一交织模 块和所述第二交织模块操作互逆。
在第四方面的第一种可能的实现方式中，所述的接收设备还包括 分片模块， 用于对第一比特流进行分片， 并发送至第一交织模块。
在第四方面的第二种可能的实现方式中，所述第二交织模块还包 括用于对所述第三比特流进行第二交织后， 进行调制处理， 并发送至 信道。
在第四方面的第三种可能的实现方式中，所述第二交织模块还包 括用于对所述第三比特流中的信息码元和监督码元进行第二交织，或 者对所述第三比特流中的信息码元进行第二交织和对所述第三比特 流中的监督码元进行第三交织。
第五方面， 一种数据通信系统， 包括如第三方面所述的发送比特 流的设备和如第四方面所述的接收比特流的设备，所述发送比特流的 设备和所述接收比特流的设备通过信道进行连接。 附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面 将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而 易见地， 下面描述中的附图仅仅是本发明的一些实施例，对于本领域 普通技术人员来讲， 在不付出创造性劳动性的前提下， 还可以根据这 些附图获得其他的附图。
图 1是通信系统模型示意图；
图 2是本发明一实施例发送比特流的方法流程示意图；
图 3是本发明另一实施例发送比特流的方法流程示意图； 图 4是本发明另一实施例接收比特流的方法流程示意图； 图 5是本发明另一实施例接收比特流的方法流程示意图； 图 6是本发明另一实施例发送比特流的设备结构示意图； 图 7是本发明另一实施例接收比特流的设备结构示意图； 图 8是本发明另一实施例数据通信系统结构示意图；
图 9是本发明另一实施例数据通信流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方 案进行清楚、 完整地描述， 显然， 所描述的实施例仅仅是本发明一部 分实施例， 而不是全部的实施例。 基于本发明中的实施例， 本领域普 通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例， 都属于本发明保护的范围。
为使本发明实施例的上述目的、 特征和优点能够更加明显易懂， 下面结合附图和具体实施方式对本发明实施例作进一步详细的说明。 本发明实施例应用于数字通信系统，图 2为本发明一实施例处理 比特流的方法流程示意图。 如图 2所示， 包括以下步骤：
S200, 对待发送的比特流进行分片处理， 以输出第一比特流； 在本步骤中， 分片是指在通信系统中， 通信链路层具有最大传输 单元 ( MTU, Most Transport Unit )这个特性， 它限制了数据帧的最 大长度， 不同的网络类型都有一个上限值。 如果互联网协议 IP ( Internet Protocol )层有数据帧要传，而且数据帧的长度超过了 MTU , 那么 IP层就要对数据帧进行分片 （fragmentation )操作， 使每一片 的长度都小于或等于 MTU。 当然， 如果待发送的数据帧的长度没有 超过 MTU , 无需进行分片处理。
进一步地，待发送的比特流是由信源产生的信息序列， 也可以称 为数据帧。
进一步地，对由信源产生的比特流进行分片后，输出第一比特流。 S210,对第一比特流进行第一次交织处理，以输出第二比特流； 在实际应用中， 比特 bit差错经常成串发生， 为了纠正这些成串 发生的比特差错及一些突发错误，可以运用交织技术来分散这些误差， 使长串的比特差错变成短串差错。交织即改变比特流的结构而不改变 内容， 使得最大限度分散传输过程中突发产生的集中的错误。
交织可以是规则交织、 不规则交织或随机交织， 在本步骤中， 对 经过分片处理后的比特流可以选择所述的任意一种交织方式进行交 织， 交织完毕后， 输出第二比特流。 进一步地， 在对第一比特流进行交织之前，还要对第一比特流进 行信源编码 ,所述信源编码是指将信源产生的模拟信号或者数字信号 转换成二进制数字序列， 具体说来， 就是根据信源输出符号序列的统 计特性， 把信源输出符号序列变换为最短的二进制或者 M进制码字 序列， 使后者各码元所载荷的平均信息量最大、 信息速率尽可能小， 同时又能保证无失真地恢复原来的符号序列。信源编码由信源编码器 完成。信源编码可以是离散无失真单符号信源与无记忆信源的熵编码， 如 Huffman哈夫曼编码、 算术编码、 L-Z编码； 还可以是限失真有记 忆信源解除相关性的预测编码与域变换编码以及连续模拟信源的 PCM编码。 在本步骤中， 所述信源编码可以是上述任意一种编码方 式。
S220 , 对第二比特流进行信道编码， 以输出第三比特流； 所谓信道编码就是在比特流中加入一些信息，如监督码或检验码， 目的是用于在接收比特流时， 能够纠正或检出比特流在信道传输中， 由于干扰、噪声或衰落所造成的误码。信道编码可以是前向纠错编码 FEC编码、 BCH编码、 RS码、卷积码、 Turbo码等等。在本步骤中， 可以是任意一种编码信道编码方式。
S230,对第三比特流进行第二次交织处理，以输出第四比特流； 在本步骤中， 第二次交织可以是规则交织、 不规则交织或随机交 织， 第二次交织和步骤 S210中的第一次交织互逆。 这里的互逆即交 织规则相反，比特流在第一次交织之前和第二次交织之后存在一定相 同性。 S240 , 对第四比特流进行调制；
调制是指已编码的比特流以单符号同一传输速率 R bits/s传输， 调制模块可以简单地将二进制数字 "0"映射为相应的信号波形 s0(t) , 二进制数字 "1 " 映射为相应的信号波形 s1 (t), 这种使经过编码后的 每比特符号分开传输的调制方式叫做二进制调制。 同样的， 如果调制 模块用 M=2b种不同的波形 si(t), i=0，1 , ... , Μ-1 , 分别表示 2b种 可能的 b进制序列， 称此调制为 M进制调制 （M>2 )。 注意到每隔 b/R秒一个新的 b比特序列进入调制模块。 因此， 当信道比特速率 R 固定， 传输对应一个 b比特序列的 M个信号波形之一所需时间是此 二进制调制系统时间周期的 b倍。根据通信信道的传递函数，数字调 制分为数字基带调制（PAM )、数字频带调制（OOK, MFSK, MPSK, QAM, MSK, GMSK )。
在本步骤中， 这里的调制不限于上述任一种调制方式， 即本发明 可以釆用上述任意一种调制方式进行比特流调制。
通过以上技术方案， 在发送侧发送比特流时， 通过编码前后的两 次交织操作，使得比特流经过信道传输产生误差后， 在接收侧收到的 比特流产生的错误比特更加集中， 从而降低误包率。
图 3为本发明另一实施例发送比特流的方法流程示意图。如图 3 所示， 包括以下步骤：
S300, 对待处理的比特流进行分片， 以输出第一比特流； 分片是指在通信系统中， 通信链路层具有最大传输单元 MTU这 个特性， 它限制了数据帧的最大长度， 不同的网络类型都有一个上限 值。 如果 IP层有数据包要传， 而且数据包的长度超过了 MTU , 那么 IP 层就要对数据包进行分片 （fragmentation )操作， 使每一片的长 度都小于或等于 MTU。
S310,对第一比特流进行第一次交织处理，以输出第二比特流； 交织包括规则交织、 不规则交织和随机交织， 在本步骤中， 分片 后的比特流可以选择任意一种交织方式进行交织处理。
S320, 对第二比特流编码， 以输出第三比特流；
对比特流进行编码后的码元包括信息码元和监督码元。编码是对 原始信息符号按一定的数学规则所进行的变换。信息编码即用不同的 代码与各种信息中的基本单元组成部分建立——对应的关系。监督码 元指经过差错编码后在信息码元基础上增加的冗余码元。
在本步骤中， 对信息码元和监督码元分别进行交织。 其中， 对信 息码元进行第二次交织处理， 这里的第二次交织和 S310中的第一次 交织规则互逆，即比特流在第一次交织之前和第二次交织之后存在一 定的相同性。对监督码元进行第三次交织， 所述的第三次交织与第一 次交织或第二次交织并无实质关联， 可以为任一规则的交织处理。
S330, 对第三比特流进行调制， 以输出第四比特流；
数字调制分数字基带调制（ PAM )、数字频带调制（ 00K, MFSK, MPSK, QAM, MSK, GMSK )。
在本步骤中， 所述调制不限于上述任一种调制方式， 即本发明可 以釆用上述任意一种调制方式进行比特流调制。
通过以上技术方案， 在发送比特流时， 通过第二次交织操作， 使 得经过信道传输后产生的错误比特更加集中， 大大地降低了误包率。 图 4为本发明另一实施例接收比特流的流程示意图。如图 4所示， 包括以下步骤：
S400, 对从信道接收的比特流解调， 以输出第一比特流； 解调处理是指数字解调器处理在受信道干扰失真的传输波形 ,使 用均衡、补偿和同步等处理将其还原成一系列数字用以估计被传输的 数据符号。 在本步骤中， 从信道接收比特流后， 进行解调处理。
S410, 对第一比特流进行第一次解交织， 以输出第二比特流； 在本步骤中，对经过解调处理的比特流进行解交织处理， 所谓解 交织是相对交织而言的， 交织和解交织都是交织的操作， 只是交织和 解交织规则互逆。
S420, 对第二比特流解码， 以输出第三比特流；
解码是指用特定方法把编码后的比特流还原成它所代表的内容 或将电脉冲信号、 光信号、 无线电波等转换成它所代表的信息、 数据 的过程。
在本步骤中， 对经过第一解交织处理后的比特流进行解码处理。 S430, 对第三比特流进行第二解交织， 以输出第四比特流； 在本步骤中，对经过解码处理的比特流进行第二解交织处理， 所 谓第二解交织与步骤 S410中的第一解交织是互逆的， 所述互逆是指 交织规则互逆。
S440, 对第四比特流组帧。
通过以上技术方案， 在发送比特流时， 通过第二次交织操作， 使 得经过信道传输后产生的错误比特更加集中， 大大地降低了误包率。 图 5为本发明另一实施例比特流接收的流程示意图。如图 5所示， 本发明数据接收方法， 包括以下步骤：
S500, 对从信道接收的比特流进行解调， 以输出第一比特流； 解调处理是指数字解调器处理在受信道干扰失真的传输波形 ,使 用均衡、补偿和同步等处理将其还原成一系列数字用以估计被传输的 数据符号。 在本步骤中， 从信道接收比特流， 进行解调处理， 以输出 第一比特流。
S510, 对第一比特流进行解交织处理， 以输出第二比特流； 在本步骤中，分别针对比特流的信息码元和监督码元进行不同的 处理。 对信息码元进行第一解交织， 所述解交织是相对交织而言的， 交织和解交织都是交织的操作， 交织和解交织规则互逆。
针对监督码元进行第三解交织，所述第三解交织和第一解交织没 有任何关联， 可以是任意一种的交织。
S520, 对第二比特流进行解码， 以输出第三比特流；
在本步骤中，针对信息码元和监督码元进行同 S420步骤描述一 样的解码处理。
S530, 对第三比特流进行第二次解交织， 以输出第四比特流； 在本步骤中， 所述第二解交织和 S510中的对信息码元进行的第 一解交织互逆。 这里的互逆同步骤 S510描述的一样。
S540, 对第四比特流进行组帧。
所述组帧即将分片处理的比特流重新组合在一起，还原为原始数 字序列。
通过以上技术方案，在接收到含有噪声或者干扰误差的比特流时， 通过两次交织，使得错误比特的分布情况呈现出噪声或干扰误差的规 律排列， 从而错误误差分布非常集中， 大大地降低了误包率。
图 6是本发明另一实施例发送比特流的设备 600的结构示意图， 如图 6所示， 本发明实施例提供的发送比特流的设备， 包括： 分片模 块 6001、 第一交织模块 6002、 信道编码模块 6003、 第二交织模块 6004, 其中：
分片模块 6001 , 用于对待发送的比特流进行分片处理， 生 成第一比特流， 以将第一比特流发送至第一交织模块 6002。
第一交织模块 6002, 用于对接收的第一比特流进行第一交织， 以输出第二比特流； 交织模块为改变比特流结构而不改变其内容， 将 比特流打散到多维度的空间上的模块， 交织一般包括： 规则交织、 不 规则交织和随机交织， 在本模块中， 交织可以为任意一种交织。
信道编码模块 6003, 用于对所述第二比特流进行信道编码， 以 输出第三比特流；信道编码是指可控地引入一些冗余的二进制信息序 列，尽可能地克服传输过程中信道噪声和干扰的影响。信道编码一般 包括： 纠独立随机错误码、 纠突发错误码和纠混合错误码， 常见的信 道编码有 BCH码、 RS码、 卷积码、 Turbo码和 LDPC码等。 本模 块中， 编码可以为任意一种编码。
第二交织模块 6004, 用于对所述第三比特流进行第二交织后， 发送至信道； 在本模块中， 交织的执行规则和上述第一交织模块的交 织执行规则互逆。即在第一交织模块之前的待发送的比特流顺序与第 二交织模块之后的比特流顺序存在一定的相同性。
进一步地， 第二交织模块 6004还用于对第三比特流进行第二交 织后， 进行调制处理， 以发送至信道。
进一步地， 第二交织模块 6004还用于对第三比特流中的信息码 元和监督码元进行第二交织，或者对第三比特流中的信息码元进行第 二交织和对第三比特流中的监督码元进行第三交织。这里的第二交织 和第一交织模块 6002中的第一交织规则互逆。 这里的第三交织可以 是任意一种交织规则。
通过以上技术方案， 在发送比特流时， 通过编码前后二次交织操 作，使得经过信道传输后产生的错误比特更加集中， 大大地降低了误 包率。
图 7是本发明另一实施例接收比特流的设备的结构示意图，如图 7所示：
本发明实施例提供的接收比特流的设备 700 , 包括： 解调模块 7001、 第一解交织模块 7002、 信道解码模块 7003、 第二解交织模 块 7004, 其中：
解调模块 7001 , 用于对从信道接收到的比特流进行解调处理， 以发送至第一解交织模块。解调即将波形信号转换为二进制信息序列。
第一解交织模块 7002, 用于对接收的第一比特流进行第一次解 交织， 以输出第二比特流。
信道解码模块 7003, 用于对第二比特流进行信道解码， 以输出 第三比特流。
第二解交织模块 7004，用于对所述第三比特流进行第二解交织， 以输出第四比特流， 在本模块中， 第二解交织和第一解交织模块的第 一解交织操作互逆。
进一步地， 第二解交织模块 7004还用于对第一比特流中的监督 码元和信息码元进行第一解交织，或者用于对第一比特流中的信息码 元进行第一解交织和对第一比特流中的监督码元进行第三解交织。
通过以上技术方案， 在发送比特流时， 通过第二次交织操作， 使 得经过信道传输后产生的错误比特更加集中， 大大地降低了误包率。
图 8是本发明另一实施例数据通信系统 800结构示意图，如图 8 所示， 本发明实施例提供的数据通信系统， 包括： 发送比特流的设备 600、 接收比特流的设备 700, 其中：
发送比特流的设备 600, 具体包括： 分片模块、 第一交织模块、 信道编码模块、 第二交织模块， 其中：
分片模块， 用于对待发送的比特流进行分片处理， 生成第一 比特流， 以将第一比特流发送至第一交织模块。
第一交织模块， 用于对接收的第一比特流进行第一交织， 并输出 第二比特流； 交织模块为改变比特流结构而不改变其内容， 将比特流 打散到多维度的空间上的模块， 交织一般包括： 规则交织、 不规则交 织和随机交织， 在本模块中， 交织可以为任意一种交织。
信道编码模块， 用于对所述第二比特流进行信道编码， 以输出第 三比特流； 信道编码是指可控地引入一些冗余的二进制信息序列，尽 可能地克服传输过程中信道噪声和干扰的影响。 信道编码一般包括： 纠独立随机错误码、 纠突发错误码和纠混合错误码， 常见的信道编码 有 BCH码、 RS码、 卷积码、 Turbo码和 LDPC码等。 本模块中， 编码可以为任意一种编码。
第二交织模块， 用于对所述第三比特流进行第二交织后，发送至 信道； 在本模块中， 交织的执行规则和上述第一交织模块的交织执行 规则互逆。即在第一交织模块之前的待发送的比特流顺序与第二交织 模块之后的比特流顺序存在一定的相同性。
具体对发送比特流的设备 600的结构描述请参见图 6以及图 6 对应的实施例的描述， 这里就不再赘述。
接收比特流的设备 700 具体包括： 包括： 解调模块、 第一解交 织模块、 信道解码模块、 第二解交织模块， 其中：
解调模块， 用于对从信道接收到的比特流进行解调处理， 以发送 至第一解交织模块。 解调即将波形信号转换为二进制信息序列。
第一解交织模块， 用于对接收的第一比特流进行第一次解交织， 以输出第二比特流。
信道解码模块， 用于对第二比特流进行信道解码， 以输出第三比 特流。
第二解交织模块， 用于对所述第三比特流进行第二解交织， 以输 出第四比特流， 在本模块中， 第二解交织和第一解交织模块的第一解 交织操作互逆。
具体对接收比特流的设备 700的结构描述请参见图 7以及图 7 对应的实施例的描述， 这里就不再赘述。
通过以上技术方案， 在发送比特流时， 通过第二次交织操作， 使 得经过信道传输后产生的错误比特更加集中， 大大地降低了误包率。
图 9是本发明另一实施例数据通信系统比特流传送流程示意图， 如图 9所示， 其中，
在发送设备一侧， 发送的比特流通过分片模块进行分片处理； 分片后的比特流通过第一交织模块进行第一交织处理；
经过第一交织处理后的比特流通过编码模块进行 FEC编码， 此 时 FEC编码分为监督码元和信息码元， 分别进行编码。
针对信息码元通过第二交织模块进行第二交织处理，此第二交织 和上述第一交织操作互逆。
针对监督码元通过第三交织模块进行第三交织处理。
经过处理后的信息码元和监督码元通过调制模块进行调制处理， 将二进制信息序列转换成波形序列， 通过信道发送到接收设备一侧。
在接收设备一侧，解调模块对从信道接收到的比特流进行解调处 理， 将波形序列转换成二进制信息序列。
第一解交织模块将比特流分为监督码元和信息码元，信息码元进 行第一解交织处理， 监督码元进行第三解交织处理。 此模块中， 第一 解交织和发送设备一侧的第二交织互逆。
解码模块对经过交织处理后的比特流进行解码。
第二解交织模块对比特流进行交织处理，第二解交织和第一解交 织互逆。 此模块中， 第二解交织和发送设备一侧的第一交织互逆。 组帧模块对经过第二解交织的比特流进行组帧处理。
通过以上的技术方案，信道上的噪声经过接收端的两次解交织处 理后， 在接收设备一侧， 输出的比特流体现出噪声的错误形态， 使得 在不改变误码率的情况下， 降低了误包率。
下面结合本实施例具体应用场景来进一步介绍本发明，如图 9所 示， 一组待发送的 32位比特流 A, 4艮设在分片阶段将其划分为 8个 数据包， 每个数据包 4个比特进行发送。 图 9中， 为方便介绍， 特为 每个比特赋予一个数值， 用于标识该比特， 该数值与比特流携带信息 无关系。
经过第一交织处理后，数据包的数据结构更改，但内容并未改变。 如图 9所示， 此时标记为比特流 B (编码并未在图 9中体现）。
比特流 B 经过进行第二交织处理后， 数据包的数据结构和第一 次交织之前相同（编码处理后， 比特流中的监督码元和信息码元未在 图中体现 )如图 9所示， 此时标记为比特流 C。
在信道传输过程中，由于窄带噪声和脉冲噪声呈现规律性的误差， 如图 9所示， 此时标记为比特流 D。
比特流 D 经过第一解交织处理后， 数据包的数据结构呈现出如 图 9比特流 E所示的结构。 此时， 假设监督码的纠错能力为每个数 据包可以纠错一个比特， 那么经过解码后的比特流 E有 4个数据包 无法被纠错， 导致误包率高达 50%。
比特流 E经过第二次解交织之后， 如图 9所示， 此时标记为比 特流 F, 假设监督码的纠错能力为每个数据包可以纠错一个比特， 那 么比特流 F有 2个数据包无法被纠错， 此时的误包率为 25%, 因此 经过两次解交织处理，使得第二次解交织后的错误比特呈现出规律的 分布情况， 降低了比特流的整体误包率。
虽然以上对本发明的描述是参考其具体实施方式来进行的，但是， 这些描述不应当被认为是对本发明的限制。任何不背离本发明精神和 范围的修改和变换都属于由附带权利要求所定义的本发明的范围之 内。

Claims

权 利 要 求 书
1、 一种接收比特流的方法， 其特征在于， 包括：
对接收的第一比特流进行第一解交织， 以输出第二比特流； 对所述第二比特流进行信道解码， 以输出第三比特流； 对所述第三比特流进行第二解交织， 以输出第四比特流； 所述第一解交织和所述第二解交织互逆。
2、如权利要求 1所述的方法， 其特征在于， 所述第一比特流为 经过解调的比特流。
3、 如权利要求 1所述的方法， 其特征在于， 所述对从信道接收 的第一比特流进行第一解交织包括：
对所述第一比特流中的监督码元和信息码元进行第一解交织。
4、 如权利要求 1所述的方法， 其特征在于， 所述对对从信道接 收的第一比特流进行第一解交织包括：
对所述第一比特流中的信息码元进行第一解交织。
5、 如权利要求 4所述的方法， 其特征在于， 所述对从信道接收 的第一比特流进行第一解交织还包括：
对所述第一比特流中的监督码元进行第三解交织。
6、 一种发送比特流的方法， 其特征在于， 包括：
对第一比特流进行第一交织， 以输出第二比特流；
对所述第二比特流进行信道编码处理， 以输出第三比特流； 对所述第三比特流进行第二交织后以用于发送；
所述第一交织和所述第二交织互逆。
7、如权利要求 6所述的方法， 其特征在于， 所述第一比特流为 经过分片处理的比特流。
8、 如权利要求 6所述的方法， 其特征在于， 所述对所述第三比 特流进行第二交织包括：
对所述第三比特流中的监督码元和信息码元进行第二交织。
9、 如权利要求 6所述的方法， 其特征在于， 所述对所述第三比 特流进行第二交织包括：
对所述第三比特流中的信息码元进行第二交织。
10、 如权利要求 9 所述的方法， 其特征在于， 所述对第三比特 流进行第二交织还包括：
对所述第三比特流中的监督码元进行第三交织。
11、 如权利要求 6所述的方法， 其特征在于， 所述对所述第三比 特流进行第二交织后以用于发送包括：
对所述第三比特流进行第二交织，进行解调处理后，发送至信道。
12、 一种接收比特流的设备， 其特征在于， 包括：
第一解交织模块， 用于对接收的第一比特流进行第一次解交织， 以输出第二比特流；
信道解码模块， 用于对第二比特流进行信道解码， 以输出第三比 特流；
第二解交织模块， 用于对所述第三比特流进行第二解交织， 以输 出第四比特流；
所述第一解交织模块和所述第二解交织模块操作互逆。
13、 如权利要求 12所述的设备， 其特征在于， 还包括： 解调模块， 用于对第一比特流进行解调处理， 并发送至第一解交 织模块。
14、 如权利要求 12所述的设备， 其特征在于， 所述第一解交织 模块包括：
用于对所述第一比特流中的监督码元和信息码元进行第一解交 织，
或者用于对所述第一比特流中的信息码元进行第一解交织和对 所述第一比特流中的监督码元进行第三解交织。
15、 一种发送比特流的设备， 其特征在于， 包括：
第一交织模块， 用于对接收的第一比特流进行第一交织， 以输出 第二比特流；
信道编码模块， 用于对所述第二比特流进行信道编码， 以输出第 三比特流；
第二交织模块， 用于对所述第三比特流进行第二交织以发送； 所述第一交织模块和所述第二交织模块操作互逆。
16、 如权利要求 15所述的设备， 其特征在于， 还包括： 分片模块，用于对第一比特流进行分片，并发送至第一交织模块。
17、 如权利要求 15所述的设备， 其特征在于， 所述第二交织模 块还包括：
用于对所述第三比特流进行第二交织后， 进行调制处理， 并发送 至信道。
18、 如权利要求 15所述的设备， 其特征在于， 所述第二交织模 块还包括：
用于对所述第三比特流中的信息码元和监督码元进行第二交织， 或者对所述第三比特流中的信息码元进行第二交织和对所述第 三比特流中的监督码元进行第三交织。
19、 一种数据通信系统， 其特征在于， 包括如权利要求 12~14 任意一权利要求所述的接收比特流的设备和如权利要求 15~18任意 一权利要求所述的发送比特流的设备；
所述发送比特流的设备和所述接收比特流的设备通过信道连接。
PCT/CN2013/081598 2013-08-16 2013-08-16 一种发送比特流方法、设备及系统 WO2015021641A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201380005864.6A CN104541467B (zh) 2013-08-16 2013-08-16 一种发送比特流方法、设备及系统
PCT/CN2013/081598 WO2015021641A1 (zh) 2013-08-16 2013-08-16 一种发送比特流方法、设备及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2013/081598 WO2015021641A1 (zh) 2013-08-16 2013-08-16 一种发送比特流方法、设备及系统

Publications (1)

Publication Number Publication Date
WO2015021641A1 true WO2015021641A1 (zh) 2015-02-19

Family

ID=52467953

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2013/081598 WO2015021641A1 (zh) 2013-08-16 2013-08-16 一种发送比特流方法、设备及系统

Country Status (2)

Country Link
CN (1) CN104541467B (zh)
WO (1) WO2015021641A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114553365A (zh) * 2020-11-26 2022-05-27 华为技术有限公司 一种编码方法、解码方法、网络设备、系统以及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006018678A1 (en) * 2004-08-18 2006-02-23 Nokia Corporation Code domain bit interleaving and reordering in ds-cdma mimo
CN1859014A (zh) * 2005-09-16 2006-11-08 华为技术有限公司 Turbo码编码中的交织方法及相关装置
CN101013931A (zh) * 2006-11-27 2007-08-08 北京创毅视讯科技有限公司 移动多媒体广播中的信道编码和交织方法及其装置
CN101420410A (zh) * 2008-10-27 2009-04-29 宁波大学 抗干扰数字电视地面广播发射机空频调制方法
CN103209053A (zh) * 2010-09-08 2013-07-17 华为技术有限公司 一种信息比特发送方法、装置和系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006018678A1 (en) * 2004-08-18 2006-02-23 Nokia Corporation Code domain bit interleaving and reordering in ds-cdma mimo
CN1859014A (zh) * 2005-09-16 2006-11-08 华为技术有限公司 Turbo码编码中的交织方法及相关装置
CN101013931A (zh) * 2006-11-27 2007-08-08 北京创毅视讯科技有限公司 移动多媒体广播中的信道编码和交织方法及其装置
CN101420410A (zh) * 2008-10-27 2009-04-29 宁波大学 抗干扰数字电视地面广播发射机空频调制方法
CN103209053A (zh) * 2010-09-08 2013-07-17 华为技术有限公司 一种信息比特发送方法、装置和系统

Also Published As

Publication number Publication date
CN104541467B (zh) 2018-08-17
CN104541467A (zh) 2015-04-22

Similar Documents

Publication Publication Date Title
JP5981351B2 (ja) ワイギグ用の応用階層順方向エラー訂正フレームワーク
CN101803208B (zh) 无线通信系统中的多层循环冗余校验码
US20180302108A1 (en) Apparatus and method for communicating data over a communication channel
JP5235629B2 (ja) 無線通信装置の符号化及び変調方法、並びに復号方法
CA2661264C (en) Method of correcting message errors using cyclic redundancy checks
WO2016050093A1 (zh) 传输数据的方法和装置
KR20090029283A (ko) 가변성 순방향 오류 정정（ｆｅｃ）보호용 시스템 및 방법
US20150078486A1 (en) Code modulation and demodulation method and apparatus for high order modulation
US9178659B2 (en) Techniques for encoding PLCP headers
CA2457230A1 (en) Method and apparatus implementing retransmission in a communication system providing h-arq
WO2007108471A1 (ja) 変調装置、復調装置、および変調方法
CN102111242B (zh) 一种降低电力线载波通信中窄带噪声干扰的方法
RU2011147727A (ru) Устройство беспроводной связи и способ беспроводной связи
CN109245853B (zh) 一种基于极化码的免同步通信方法
JP2013125982A (ja) 送信装置及び受信装置
US20150128004A1 (en) Constellation mapping for communication systems
WO2014172895A1 (zh) 一种解交织的方法及通信系统
CN108306714B (zh) 一种高阶调制下lt码解调译码方法
WO2005055542A1 (ja) 通信路におけるデータ誤りを訂正する装置および方法
CN102891927A (zh) 一种基于音频空气传输的手机近距离通信方法
Huu et al. Multi-hop Reed-Solomon encoding scheme for image transmission on wireless sensor networks
Mahajan et al. Reed-Solomon code performance for M-ary modulation over AWGN channel
CN101534127A (zh) 一种利用导频信息提高译码效率的编译码方法及其装置
WO2015089877A1 (zh) 接收数据的方法及设备，以及发送数据的方法及设备
WO2015021641A1 (zh) 一种发送比特流方法、设备及系统

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13891434

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13891434

Country of ref document: EP

Kind code of ref document: A1