WO2014206842A1 - Optoelectronic semiconductor chip - Google Patents

Optoelectronic semiconductor chip Download PDF

Info

Publication number
WO2014206842A1
WO2014206842A1 PCT/EP2014/062863 EP2014062863W WO2014206842A1 WO 2014206842 A1 WO2014206842 A1 WO 2014206842A1 EP 2014062863 W EP2014062863 W EP 2014062863W WO 2014206842 A1 WO2014206842 A1 WO 2014206842A1
Authority
WO
WIPO (PCT)
Prior art keywords
contact
semiconductor
semiconductor chip
contacts
region
Prior art date
Application number
PCT/EP2014/062863
Other languages
German (de)
French (fr)
Inventor
Tony Albrecht
Markus Klein
Jan Marfeld
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Publication of WO2014206842A1 publication Critical patent/WO2014206842A1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • the invention relates to an optoelectronic semiconductor chip and to a device comprising a plurality of optoelectronic semiconductor chips.
  • An optoelectronic semiconductor chip for generating an electromagnetic radiation has a semiconductor layer sequence with an active zone.
  • An example is one
  • LED chip LED, Light Emitting Diode
  • the active zone is located between two semiconductor regions with different conductivities.
  • a device for lighting applications comprises in the
  • LED chips In the production of a package or COB package (chip-on-board) design unhoused semiconductor chips on a common Trä ⁇ ger, for example, a board arranged.
  • a high power and radiation density can be achieved with a high packing density of many individual semiconductor chips.
  • Known semiconductor chips have a front-side contact and a rear-side contact. Such chips can be arranged with the back side contacts, for example via a solder on contact surfaces of a circuit board.
  • the printed circuit board can have additional contact surfaces to which bonding wires intended for contacting the front-side contacts are attached. be concluded.
  • such an embodiment is at the expense of the achievable packing density.
  • Radiation can be a semiconductor layer sequence based on
  • InGaN and be set for a red radiation based on AlInGaP ⁇ .
  • An InGaN layer sequence can be formed on a Sa ⁇ phir or SiC substrate.
  • AlInGaP chips no corresponding transparent substrate material is available.
  • the object of the present invention is to provide a
  • an optoelectronic semiconductor chip has a semiconductor layer sequence comprising a first semiconductor region, a second semiconductor region and an active zone arranged there between for generating radiation. on.
  • the semiconductor chip has a first contact, which is electrically connected to the first semiconductor region.
  • the semiconductor chip has a second contact, which is electrically connected to the second semiconductor region.
  • the semiconductor chip further has a third contact, which is also electrically connected to the first semiconductor region. The first contact and the third contact are arranged in the region of opposite sides of the semiconductor chip.
  • a contact can be made either via the first contact and the second contact or via the additional third contact and the second contact.
  • the first contact and the third contact, which are electrically connected to each other, are in the
  • the semiconductor chip allows a high flexibility for electrical contacting.
  • the first contact or the third contact can be used, depending on which is simpler or more suitable for contacting or interconnecting the semiconductor chip.
  • space or the configuration of a lighting device or a carrier of the lighting device, for which the semiconductor chip is provided be decisive.
  • the semiconductor chip can be arranged relatively close with respect to another optoelectronic semiconductor chip, which may have the same design.
  • a direct and space-saving electrical connection between terminal contacts of the semiconductor chips can be realized via a suitable contact structure.
  • a suitable contact structure Possible, for example, is a connection via a bonding wire or via a structure in the form of a so-called CPHF metallization (Compact Planar High Flux).
  • CPHF metallization Compact Planar High Flux
  • the semiconductor chip can also have a metallic structure of a connection ⁇ used for supporting the semiconductor chip Carrier, for example in the form of a contact surface or Lei ⁇ terbahn done.
  • connection contact can be connected directly to the semiconductor region, ie directly adjacent to the semiconductor region and contact the latter. It is also a medium-nent connection, so that the contact via one or several ⁇ re electrically conductive layers, components and / or structures with the semiconductor region may be connected.
  • the optoelectronic semiconductor chip may in particular be a light-emitting diode chip.
  • the semiconductor layer sequence may be based, for example, on a III-V compound semiconductor material.
  • the first and second semiconductor regions of the semiconductor layer sequence have different conductivities or dopings.
  • the first semiconductor region may be n-type and the second semiconductor region may be p-type.
  • inverse conductivities of the first and second semiconductor regions are also possible for this purpose.
  • the active zone may, for example, be a pn-junction or else another for radiation generation have suitable structure such as a quantum well structure or a Mehrfachquantentopf Modell.
  • the semiconductor chip At the opposite sides of the semiconductor chip are vorgese ⁇ hen in de-ren range of the first contact and the third contact, it may be a front side and a back side of the semiconductor chip ⁇ .
  • the semiconductor chip may be designed so that a substantial part of the radiation generated in the active zone is emitted via the front side or via a front-side surface.
  • the semiconductor chip can be realized in the form of a so-called surface emitter.
  • the first and second contacts are arranged in the region of the same side of the semiconductor chip . This makes it possible to electrically connect a plurality of semiconductor chips equipped with this structure in a simple and direct manner via their first and second contacts.
  • first and second contacts in the region of a front side of the semiconductor chip to ⁇ ordered front side contacts.
  • the third contact is a rear contact arranged in the region of a rear side of the semiconductor chip.
  • This configuration provides the possi ⁇ ness, the semiconductor chip to contact a flexible way either exclusively on the front, or alternatively at the front and at the back.
  • first and second contacts in the region of a rear side of the semiconductor chip is arranged ⁇ back contacts.
  • the third contact is arranged at Be ⁇ rich a front side of the semiconductor chip before ⁇ derricessor one. This configuration offers the possibility of the semiconductor chip in a flexible way eventually to contact either ⁇ at the back, or alternatively at the front and at the back.
  • different configurations of the semiconductor chip may be considered.
  • the semiconductor chip has an electrically conductive substrate.
  • the substrate can serve as a carrier of the semiconductor layer sequence , and at the same time can be used for an electrical connection.
  • the third contact can be arranged on the electrically conductive substrate. In this way, the third contact via the electrically conductive substrate, and optionally one or more further
  • the electrically conductive substrate may comprise a doped semiconductor material.
  • the electrically conductive substrate may form a backside carrier substrate of the semiconductor chip.
  • the third contact may be a rear contact arranged on the carrier substrate.
  • the semiconductor layer sequence can be arranged on the front side in this embodiment.
  • the electrically conductive substrate is transparent to the er Weg ⁇ te in the active zone of radiation.
  • the electrically conductive substrate may be arranged in the region of a front side, and the semiconductor layer sequence may be arranged in the region of a rear side of the semiconductor chip.
  • the third contact, which may be arranged on the electrically conductive substrate, may in this case be a front-side contact.
  • the semiconductor chip has a plated-through hole.
  • the via can extend through a portion of the semiconductor layer sequence. It is also possible that the via additionally extends through an electrically conductive substrate of semiconducting ⁇ terchips.
  • the via allows a direct space-saving electrical connection.
  • the first contact and optionally also the third contact are electrically connected to the first semiconductor region of the semiconductor layer sequence via the via.
  • the first and second contacts are each arranged laterally next to the semiconductor layer sequence.
  • the semiconductor layer sequence may be present in the region of the front side of the semiconductor chip, and the first and second contact may be front side contacts. By positioning the first and second contacts laterally next to the semiconductor layer sequence, it can be achieved that the first and second contacts do not cause shading and / or absorption of a radiation emerging from the semiconductor layer sequence.
  • the semiconductor layer sequence has a step shape.
  • the first contact is on the first semiconductor region, and the second contact is disposed on the second semiconductor region. Due to the stepped shape of the semiconductor layer sequence, both the first semiconducting ⁇ ders and the second semiconductor region may have a direct contacting zujoe portions are disposed on which the first and second contact.
  • the optoelectronic semiconductor chip may be formed such that the semiconductor chip can be contacted via the first and second contact or via the third and second contact in order to provide an electrical connection to the first and the second semiconductor region for causing a current to flow through the active semiconductor Zone.
  • the semiconductor chip has a plurality of first, a plurality of second and / or a third third contact te on.
  • the plurality of contacts may be at different locations or lateral positions in a respective side (front or back) of the semiconductor chip is arranged ⁇ .
  • a device which comprises a carrier and a plurality of optoelectronic semiconductor chips.
  • the plurality of semiconductor chips have the structure described above or a structure according to one of the embodiments described above.
  • the semiconductor chips can be connected to each other in a direct manner and arranged on the carrier in a space-saving manner or with a high packing density.
  • the device can have high power and luminance. This proves to be advantageous, for example, in an embodiment of the device as a directed light source. Due to the high luminance, it is possible to form a semiconductor system downstream of the optical system, which may for example have a lens and / or a reflector, with small dimensions.
  • the plurality of semiconductor chips each have two front-side contacts and one rear-side contact.
  • the front side contacts of two of the plurality of semiconductor chips are electrically connected via a contact ⁇ structure.
  • This may be, for example, a bonding wire or a planar connection or CPHF connection. It is possible to provide a series connection of all the semiconductor chips in the foregoing manner, that is, the front-side contacts of each two of said plurality of semiconducting ⁇ terchips via a corresponding contact structure electrically are connected.
  • the rear-side contacts of the semiconductor chips interconnected in this way are not used here.
  • the device comprises a plurality of first optoelectronic semiconductor chips, which are designed for a flexible contacting and each have two front side contacts and a back ⁇ contact.
  • the device comprises at least one second optoelectronic semiconductor chip, which has a front contact and a back contact.
  • Front-side contact of the second semiconductor chip and an on ⁇ dersellutton one of the first semiconductor chip are electrically connected via a contact structure, such as a bonding wire.
  • the backside contact of the second semiconductor chip and the backside contact of another of the first semiconducting ⁇ terchips are electrically connected via a connection structure of the carrier.
  • one of the first semiconductor chips is using a front-side contact, and another one of the first semiconductor chips is electrically connected to the second semiconductor chip using a back-side contact.
  • the device can be realized with a plurality of second semiconductor chips, wherein a connection to the first semiconductor chips can each be made in the manner described above. Furthermore, an electrical connection of first semiconductor chips to one another can take place exclusively via their front side contacts. As a result, all the first and second semiconductor chips of the device can be connected in series. It is also possible that a second semiconductor chip is likewise designed for flexible contacting and has two front-side contacts and one rear-side contact.
  • the device comprises a plurality of optoelectronic semiconductor chips, each of which has two rear side contacts and a front side contact. The back contacts of two of the plurality of semiconductor chips are connected elekt ⁇ driven via a connection structure of the carrier.
  • Rear side contacts of each two of the plurality of semiconductor chips ⁇ are electrically connected via a corresponding connection structure of the carrier.
  • the front-side contacts of the semiconductor chips interconnected in this way are not used here.
  • the device comprises a plurality of first optoelectronic semiconductor chips, which are designed for flexible contacting and each have two rear side contacts and a front side contact.
  • the device comprises at least a second optoelectronic semiconductor chip having a front side contact and a back print ⁇ tentitle.
  • the backside contact of the second semi-conductor chips, and a back contact of the first half ⁇ semiconductor chip are electrically connected via a connection structure of the carrier.
  • the front-side contact of the second semiconductor chip and the front-side contact of another of the first semiconductor chips are electrically connected via a contact structure.
  • one of the first semiconductor chips is using a backside contact
  • another one of the first semiconductor chips is using a front side contact electrically connected to the second semiconductor chip.
  • the apparatus may be realized with a plurality of second semiconductor chips, wherein a connection with the first half ⁇ semiconductor chip may be formed in the manner described above. Furthermore, an electrical Verbin ⁇ -making of the first semiconductor chip can be made to each other only through their backside contacts. As a result, all semiconductor chips of the device can be connected in series. It may be provided further that a second semiconductor chip is also formed on a flexible contact and having two rear-side contacts, and a front side For ⁇ tentitle.
  • suitable for a flexible Kunststoff ⁇ animals optoelectronic semiconductor chip can be realized in the form of a surface emitter.
  • a Vorrich ⁇ tion for which a structure as described above can be provided, can be formed exclusively with surface emitters. As a result, the achievement of a high luminance can be promoted. Because surface emitters can radiate a substantial part of the generated radiation over the front side or a front side surface upwards. A lateral radiation with the consequence of a lateral absorption of radiation at respectively adjacent semiconductor chips, on the other hand, can be avoided.
  • Figure 1 is a simplified side view of a optoe ⁇ lektronischen semiconductor chips, which contacts two Vorderrickon- and having a rear-side contact, one of said
  • FIG. 1 Front side contacts and the rear side contact are electrically connected to the same semiconductor region of a semiconductor layer sequence of the semiconductor chip;
  • Figures 2 to 4 are side views of possible embodiments of the optoelectronic semiconductor chip of Figure 1;
  • Figure 5 is a plan view of a carrier with a light emitting device chip positions optoelectronic semiconductor chip for which an electrical series connection is vorgese ⁇ hen;
  • FIG. 6 shows a top view of a lighting device comprising optoelectronic semiconductor chips arranged on a carrier and having a structure corresponding to FIG. 1, the front side contacts of which are electrically connected via bonding wires;
  • FIG. 7 is a side view of the device of Figure 6 illustrating a layered structure
  • FIG. 8 shows a side view of the device of FIG. 6, in which the electrical connection of the semiconductor chips via bonding wires is illustrated;
  • Figure 9 is another side view of the device of Figure 6 illustrating an alternative layer construction
  • Figure 10 is a plan view of another light emitting device having disposed on a support optoelectronic semiconductor chip, said optoelectronic semiconductor chip ge ⁇ Frankfurtss Figure 1 are combined with other optoelectronic semiconductor chip and an electrical connection Herge ⁇ is alternately via bonding wires and connecting structures of the carrier;
  • Figure 11 is a side view of the apparatus of Figure 10 illustrating a layered structure
  • Figure 14 is a plan view of another light emitting device having disposed on a support optoelectronic semiconductor chip, said optoelectronic semiconductor chip 1 are combined with other optoelectronic semiconductor chips ACCORDING and an electrical connection Herge ⁇ provides both via bonding wires and connecting structures of the carrier;
  • Figure 15 is a side view of the device of Figure 14 illustrating a layered structure;
  • FIG. 16 shows a side view of a possible embodiment of the lighting device of FIG. 14, wherein the electrical connection of semiconductor chips to one another is illustrated;
  • FIG. 17 is an elevational view of a semiconductor chip having a plurality of front side contacts
  • Figure 18 comprises a simplified side view of a optoe ⁇ lektronischen semiconductor chips, which has two rear-side contacts, and a front contact, wherein one of the rear-side contacts and the front side contact are electrically connected to the same semiconductor region of a semiconductor layer sequence of the semiconductor chip;
  • Figures 19 to 21 are side views of possible embodiments of the optoelectronic semiconductor chip of Figure 18;
  • FIG. 22 shows a top view of a lighting device, comprising optoelectronic semiconductor chips arranged on a carrier and having a structure according to FIG. 18, whose rear side contacts are electrically connected via connecting structures of the carrier;
  • Figure 23 is a side view of the device of Figure 22 illustrating a layered structure;
  • FIG. 24 shows a side view of the device of FIG. 22, in which the electrical connection of the semiconductor chips via connecting structures of the carrier is illustrated;
  • Figure 25 is a plan view of another light emitting device having disposed on a support optoelectronic semiconductor chip, said optoelectronic semiconductor chip ge ⁇ Frankfurtss figure 18 are combined with other optoelectronic semiconductor chip and an electrical connection Herge ⁇ is alternately connecting structures of the carrier and bonding wires;
  • Figures 26 and 27 are side views of possible embodiments of the lighting device of Figure 25 with different optoelectronic semiconductor chips, wherein the electrical connection of the semiconductor chips is illustrated with each other;
  • Figure 28 is a plan view of another light emitting device having disposed on a support optoelectronic semiconductor chip, said optoelectronic semiconductor chip figure 18 are combined with other optoelectronic semiconductor chip ACCORDING and an electrical connection is both connection structures of the carrier and bond wires Herge ⁇ represents;
  • Figure 29 is a side view of a possible embodiment of the lighting device of Figure 28, wherein the electrical connection of the semiconductor chips is illustrated with each other;
  • FIG. 30 shows a simplified side view of a further optoelectronic semiconductor chip, which has several front side contacts in comparison to the semiconductor chip of FIG. and
  • Figure 31 is an illustration of a back side of an opto-electro ⁇ African semiconductor chip having a plurality of back contacts.
  • FIG. 1 shows a greatly simplified lateral representation of an optoelectronic semiconductor chip 100, which is designed to generate electromagnetic radiation.
  • the semiconductor chip 100 may in particular be a light-emitting diode chip to generate a light radiation.
  • the semiconductor chip 100 has a front 105 and a thereto opposite ge ⁇ put back side 106. Via the front side 105, the semiconductor chip 100 can emit a substantial part of the radiation during operation when electrical energy is supplied.
  • the semiconductor chip 100 has a plurality of connection contacts 101, 102, 103.
  • the semiconductor chip 100 has a semiconductor layer sequence 120 with an active zone 125.
  • the active zone 125 is arranged between two semiconductor regions 121, 122 with different conductivity types (not shown in FIG. 1, compare the embodiments of FIGS. 2 to 4).
  • the semiconductor regions 121, 122 arranged on both sides of the active zone 125 are also referred to as first semiconductor region 121 and second semiconductor region 122.
  • One of the two semiconductor regions 121, 122 is n-type, and the other of the two semiconductor regions 121, 122 is p-type.
  • the active zone 125, in wel ⁇ cher the radiation is generated in the operation of the semiconductor chip 100 may comprise a p-n junction, or any other suitable structure for generating radiation, for example a multiple quantum well structure have.
  • the semiconductor layer sequence 120 may be based on a III-V compound semiconductor material.
  • an electrical voltage is applied to the semiconductor layer sequence 120 or to the first and second semiconductor region 121, 122 in order to cause an electric current flow through the semiconductor layer sequence 120 and thus through the active zone 125.
  • This can be done with the aid of the contacts 101, 102, 103 shown in FIG Semiconductor chips 100 are realized, via which an electrical connection to the different semiconductor regions 121, 122 can be produced.
  • the contacts 101, 102, 103 may be formed of a metallic material, and in the form of contact surfaces.
  • the front-side contact 101 is electrically connected to the first semiconductor region 121.
  • the other front-side contact 102 is electrically connected to the second semiconductor region 122.
  • the front-side contacts 101, 102 are also referred to below as first contact 101 and second contact 102.
  • the backside contact 103 is also electrically connected to the first semiconductor region 121.
  • the contact 103 is referred to below as the third contact or additional contact 103.
  • the contacts 101, 103 may be n-type contacts, and the contact 102 may be a p-type contact.
  • an inverse embodiment with reversed conductivities and thus polarities of the contacts 101, 102, 103 may be provided.
  • the structure of the semiconductor chip 100 makes it possible to make contact via the first contact 101 and the second contact 102 or via the third contact 103 and the second contact 102. Contacting for establishing an electrical connection to the first semiconductor region 121 can optionally take place via the front-side contact 101 or the back additional contact 103.
  • the semiconductor chip 100 therefore offers a high flexibility with regard to a wiring in a lighting device. Furthermore, a Chip assembly can be realized with a high packing density.
  • FIGS. 2 to 4. may each be surface emitters. It should be noted that features and details, which are called in Be ⁇ train on a configuration may also apply in relation to other embodiments.
  • FIG. 2 shows a side view of a possible embodiment of a semiconductor or light-emitting diode chip 111, which may be considered for the semiconductor chip 100 of FIG.
  • the semiconductor chip 111 has the above-mentioned semiconductor layer sequence 120 with the first semiconducting ⁇ ders 121, the second semiconductor region 122 and the interposed active zone 125th
  • the semiconductor layer sequence 120 provided on the front side is structured in the form of a semiconductor body, and is arranged with the second semiconductor region 122 on an electrically conductive current spreading layer 133.
  • the current spreading layer 133 contacts the second semiconductor region 122.
  • In the current spreading layer 133 of the second front-side contact 102 is arranged laterally next to the semiconducting ⁇ ter Wegentitis 120th
  • the semiconductor chip 111 further includes a via 135.
  • a via 135 For the via 135, a recess extending vertically through the current spreading layer 133, the second semiconductor region 122, the active region 125 and into the first semiconductor region 121 is formed, which is peripherally surrounded by an insulating layer 132 and by an insulating layer 132 conductive layer 131 is filled.
  • the conductive layer 131 contacts the first semiconductor region 121. Outside the via 135, the current spreading layer 133, the insulating layer 132, and the conductive layer 131 are superimposed in the form of a layer stack. It is possible lent to realize the semiconductor chip 111 with a plurality of laterally juxtaposed vias 135.
  • the conductive layer 131 laterally adjacent to the semiconductor layer sequence 120 has an exposed portion on which the front-side first contact 101 is arranged.
  • the conductive layer 131 is further disposed on an electrically conductive substrate 130. It is possible that between the
  • the conductive substrate 130 may comprise a do ⁇ patented semiconductor material.
  • the conductive layers 131, 133 may be formed from suitable electrically conductive materials, for example metallic materials or doped semiconductor materials.
  • the electrical connection between the different semiconductor regions 121, 122 of the semiconductor layer sequence 120 and the associated contacts 101, 102, 103 becomes clear.
  • the second contact 102 is electrically connected to the second semiconductor region 122 via the current spreading layer 133.
  • the first contact 101 is connected elekt ⁇ centrally over the conductive layer 131 and the via hole 135 with the first semiconductor region 121st
  • the third contact 103 is connected to the first semiconductor region 121 via the conductive substrate 130, the conductive layer 131 and the via 135.
  • the contacts 101, 102, 103 are electrically connected to the associated semiconductor regions 121, 122 of the semiconductor device via components such as the substrate 130, the via 135 and corresponding layers 131, 133. layer sequence 120 connected. But are also possible UNMIT ⁇ nent electrical connections, as is the case in the following configurations.
  • Figure 3 shows a side view of another embodiment of a semiconductor chip 112, which may come into consideration for the half ⁇ semiconductor chip 100 of FIG. 1
  • the semiconductor layer sequence 120 with the first semiconductor region 121 is arranged on an electrically conductive substrate 130.
  • the semiconductor layer sequence 120 has a stepped ⁇ form.
  • first and second contacts 101, 102 are arranged directly on the first and second semiconductor regions 121, 122, so that they are contacted directly by the contacts 101, 102.
  • the semiconductor layer sequence 120 and the substrate 130 may be an electrically conductive interconnect layer provided ⁇ (not shown).
  • the third contact 103 is rear ⁇ ordered. The contact 103 is electrically connected to the first semiconductor region 121 via the conductive substrate 130.
  • Figure 4 shows a side view of another embodiment of a semiconductor chip 113 which can be provided for the semi-conductor chip ⁇ 100 of FIG. 1
  • the semiconductor layer sequence 120 of the semiconductor chip 113 is likewise arranged with the first semiconductor region 121 on an electrically conductive substrate 130.
  • the second contact 102 is arranged directly on the second semiconductor region 122 of the semiconductor layer sequence 120.
  • an electrically conductive connection layer may be provided (not shown).
  • the third contact 103 is arranged on the rear side. The contact 103 is electrically connected via the conductive substrate 130 to the ERS ⁇ th semiconductor region 121st
  • the semiconductor chip 113 further has a via 155.
  • the via hole 155 is located verti ⁇ kal through the second semiconductor region 122, the active region is formed 125 and into the first semiconductor region 121 extending recess which with an iso ⁇ lations slaughter at the edge 152, and electrically conductive with a region surrounded by the insulating layer 152 Layer 151, for example made of a metallic material, is filled.
  • the conductive layer 151 contacts the first Halbleiterbe ⁇ rich 121.
  • Outside of the via 155 or in the region of the front face 105 comprises the insulating layer 152 NEN egg laterally projecting partial region. In this area and on the insulating layer 152, the first contact 101 is arranged.
  • the first contact 101 may, as is indicated in FIG ⁇ 4 is to be a portion of the conductive layer 151st However, it is also possible to form the contact 101 in the form of a separate layer connected to the layer 151. Via the via 155, the first contact 101 is connected to the first semiconductor region 121.
  • the structure of the semiconductor chip 100 of FIG. 1, for which the embodiments of FIGS. 2 to 4 or other embodiments can be considered, makes it possible to realize a lighting device in a flexible manner with closely adjacent semiconductor chips. Possible embodiments are described in more detail below.
  • a carrier 160 for twenty-one optoelectronic semiconductor chips is used. These are arranged in the form of a matrix, as indicated by chip positions 168. Since unpackaged chips are used, the device can be referred to as a package or COB package (chip-on-board). The chips are placed relatively close to each other ⁇ , making the device a high Can have power and luminance. Furthermore, the chips are space-saving or directly connected in series in series elekt ⁇ risch. The row connection has a meandering course indicated in FIG. 5 by an arrow, and extends between two chips marked "+" and at the ends of the row.
  • FIG. 6 shows a top view of a luminous device 191, in which (only) optoelectronic semiconductor chips 100 of FIG. 1 are arranged on a carrier 160 and electrically connected to one another via bonding wires 165.
  • An associated lateral layer structure is shown in FIG.
  • the carrier 160 has a base substrate 161, for example made of a ceramic material or a metallic material such as copper, and a large-area insulating layer 162.
  • the semiconductor chips 100 are disposed on the insulation 162, and may be attached thereto using, for example, an adhesive, not shown.
  • FIG. 8 The series connection of the semiconductor chips 100 in the device 191 via the bonding wires 165 is illustrated in detail in FIG. 8.
  • Half ⁇ semiconductor chip 100 is the chip marked in Figure 6 with "+" 100.
  • figure 8 is different from the top view of Figure 6 a merely extending in a direction of arrangement next to each other positioned chip 100 is shown. Such Representation is also chosen for devices described below.
  • the semiconductor chips 100 may include, for example, an n-type first semiconductor region 121 and a p-type second semiconductor region 122, whereby in each case an n-contact 101 is connected to a p-contact 102. Alternatively, inverse polarities are possible.
  • the additional contact 103 of the semiconductor chips 100 is not used in this embodiment.
  • FIG. 9 shows an alternative layer structure of the device 191.
  • the carrier 160 has the base substrate 161 without a large-area insulation. Instead, separate subsections of an insulation 162 in the region of the individual semiconductor chips 100 are arranged on the base substrate 161. As a result, a mounting position for the semiconductor chips 100 on the carrier 160 can be specified. It is also possible that the insulation 162 is, for example, an insulating adhesive used to secure the chips 100 to the base substrate 161.
  • FIG. 10 shows a top view of another
  • Luminous device 192 with a chip arrangement on a carrier 160 a combination of optoelectronic semiconductor chips 100 with optoelectronic semiconductor chips 170 is used.
  • the semiconductor chips 100, 170 are connected in series, wherein in each case a semiconductor chip 100 is connected to a semiconductor chip 170 in a periodic manner.
  • semiconductor chips 180 instead of the semiconducting ⁇ terchips 170 is described in more detail below.
  • Figure 10 shows that a direct electrical connection Zvi ⁇ rule the chip is manufactured 100, 170 alternately via bonding wires 165, and a metallization of the carrier 160 in the form of separate and adapted to the series connection area connecting structures 163rd
  • the connection structures 163 serve as contact surfaces and conductor tracks, and are referred to below as contact surfaces 163.
  • Each of the contact surfaces 163 carries two semiconductor chips 100, 170.
  • the support has a base substrate 161, a thereto arranged large-area insulation 162, and here ⁇ up the contact surfaces 163 on.
  • a semiconductor chip 170 is formed comparable to a semiconductor chip 100 for flexible contacting and has two front ⁇ side contacts 171, 172 and a rear side contact 173.
  • the front-side contacts 171, 172 of a chip 170 are driven with different elekt ⁇ arranged on both sides of an active region of a semiconductor regions Halbleiter harshen- follow connected.
  • the back contact 173 is 171 is closed ⁇ at the same semiconductor region as the front-side contact.
  • a semiconductor chip 170 may, for example, have a structure analogous to FIGS. 2 to 4. As shown in FIG. 12, the semiconductor chips 100 are
  • the rows ⁇ connection is established in that in each case two neighboring and ⁇ be on a common contact surface 163 is arranged ⁇ semiconductor chips 100, 170, the rear-side contacts 103, 173 are electrically connected via the associated contact surface 163 verbun ⁇ .
  • each two adjacent and on different ⁇ union contact surfaces 163 arranged semiconductor chips 100, 170 is a front-side contact 102 is connected via a bonding wire 165 to a front side contact 172nd
  • the contacts 101, 171 of the semiconductor chips 100, 170 are not used in this Ausges ⁇ taltung.
  • the semiconductor chips 100, 170 are configured and interconnected with each other, that the n-type and p-type semiconducting ⁇ ter Schemee adjacent semiconductor chips 100, 170 electrically connected in series.
  • the bonding wires 165 on the contacts 102 interconnected, 173 and 163 on the Kunststoffflä ⁇ chen interconnected contacts 103, 173 provide this contacts of different polarities (n- and p-
  • Contacts which are electrically connected to semiconductor regions of different conductivities in the respective semiconductor chips 100, 170. This is indicated in FIG. 12 on the basis of the different contact representations.
  • the semiconductor chips 100, 170 may be constructed in the same way but with reversed conductivities of the respective semiconductor regions of the semiconductor layer sequences.
  • FIG. 13 shows a detail of a modified embodiment of the device 192, in which the semiconductor chips 170 are replaced by optoelectronic semiconductor chips 180.
  • FIGS. 10, 11 can be used analogously.
  • the semiconductor chips 100, 180 are connected in series also alternately via bonding wires ⁇ 165 and contact surfaces 163 of the carrier 160th
  • a semiconductor chip 180 has a front-side contact 181 and a rear-side contact 182.
  • the Kon ⁇ contacts 181, 182 are electrically connected to different, arranged on both sides of an active region of semiconductor regions of a semiconductor layer sequence, as clock representations indicated by means of the con-.
  • the semiconductor chips 100, 180 are arranged with the rear side contacts 103, 182 on the contact surfaces 163 of the carrier 160, and for example via a solder or a conductive adhesive thereon attached.
  • semiconductor chips 100, 180 are the rear-side contacts 103, 182 electrically connected via the associated contact surface 163rd
  • a front-side contact 102 is connected to a front-side contact 181 via a bonding wire 165.
  • the contacts 101 of the semiconductor chips 100 are not used in this embodiment.
  • alternating n-conducting and p-conducting semiconductor regions of the semiconductor chips 100, 180 are likewise connected electrically in series.
  • stel ⁇ len represents the contacts 102, 181 and the contacts 103, 182, contacts of different polarities, which are electrically connected to the respective semiconductor chips 100, 180 having the semiconductor regions of different conductivities.
  • FIG. 14 shows a top view of another
  • Lighting device 193 in which semiconductor chips 100 are combined with semiconductor chips 170 or 180 and connected in series via bonding wires 165 and a metallization of a carrier 160 in the form of connecting structures or contact surfaces 163.
  • the device 193 represents a combination of the previously explained devices 191, 192.
  • One part of the semiconductor chips 100 is on an insulation 162, and another part of the semiconductor chips 100 is arranged on contact surfaces 163 of the carrier 160, here together with semiconductor chips 170 or 180 , This is also shown in the side layer construction of FIG.
  • FIG. 16 shows a partial view of the series connection present in the device 193 when using the semiconductor chips 170.
  • Several semiconductor chips 100 are connected in the manner explained with reference to FIG. 8 by connecting bonding wires 165 to the front side contacts 101, 102. With respect to the semiconductor chip 170 to a ⁇ Fi gur 12 similar embodiment is obtained.
  • the backside contact 173 a semiconductor chip 170 is connected via a contact surface 163 with the rear side contact 103 of a semiconductor chip 100 verbun ⁇ the.
  • the two chips 100, 170 are arranged on the contact surface 163, the two chips 100, 170 are arranged.
  • Semiconductor chip 100 is fabricated via bond wire 165 which is connected to front side contacts 102, 172.
  • the contact diagrams make it clear that n-type and p-type semiconductor regions of the semiconductor chips 100, 170 are connected in series.
  • a structure comparable to FIG. 16 is present.
  • a semiconductor chip 180 is connected via a bonding wire 165 to a semiconductor chip 100, and via a contact surface 163 to another semiconductor chip 100 (see FIG.
  • the devices 191, 192, 193 represent possible examples by means of which the flexible contacting possibilities of a semiconductor chip 100, ie via the contacts 101, 102 or via the contacts 103, 102, become clear.
  • parallel connections or combinations of series and parallel connections of chips can be provided instead of series connections.
  • the different devices can each be realized with a plurality of identically constructed semiconductor chips 100.
  • An un ⁇ ter Kunststofferies interconnection of the semiconductor chip 100 may, for example, available space, the design of a
  • Be given carrier or other components of a device Be given carrier or other components of a device.
  • Figure 17 shows in a plan view of another Va riante of a semiconductor chip 100.
  • the semiconductor chip 100 sits ⁇ be a rectangular or square contour.
  • the semiconducting ⁇ terchip 100 has two first contacts 101 and two second contacts 102 at the front.
  • the contacts 101, 102 are arranged in the region of the corners of the semiconductor chip 100.
  • the ⁇ se embodiment allows even greater flexibility for contacting the semiconductor chip 100. This can be re ⁇ latively space-saving and short electrical connections to other chips can be realized.
  • Lighting devices described These have a similar structure as the embodiments described above. With regard to details of matching features, advantages, etc., reference is made to the above description.
  • FIG. 18 shows a greatly simplified side view of another optoelectronic semiconductor chip 200, wel ⁇ cher for generating an electromagnetic radiation excluded.
  • the semiconductor chip 200 which may be a light-emitting diode chip, has a contact 203 in the region of a front side 105 and two contacts 201, 202 in the region of a rear side 106 opposite the front side 105.
  • the semiconductor chip 200 has a semiconductor layer sequence 120, which is the one already mentioned
  • the contacts 201, 202, 203 may be formed of a metallic material and be in the form of contact surfaces.
  • the backside contact 201 of the semiconductor chip 200 is electrically connected to the first semiconductor region 121.
  • the further backside contact 202 is electrically connected to the second semiconductor region 122.
  • the rear side contacts 201, 202 are also referred to below as first contact 201 and second contact 202.
  • the front-side contact 203 which is likewise electrically connected to the first semiconductor region 121, is referred to below as the third contact or additional contact 203.
  • the affiliation to the semiconductor regions 121, 122 and is indicated by the different contact representations. If the first semiconductor region 121 is n-type and the second semiconductor region 122 is p-type, the contacts can
  • the contact 202 may be a p-contact.
  • an inverse embodiment is possible.
  • the structure of the semiconductor chip 200 makes it possible to make contact via the contacts 201, 202 or via the contacts 203,
  • the semiconductor chip 200 therefore has, like the previously prescribed loading semiconductor chip 100, a high flexibility in loading ⁇ train to a use or wiring in a light-emitting device.
  • Figure 19 shows a side view of an execution ⁇ form of a semiconductor chip 211 which can be provided for the semiconductor chip 200th In the semiconductor chip 211, the semiconductor layer sequence 120 on a substrate 140 angeord ⁇ net. In contrast to the semiconductor chips 111, 112, 113, the semiconductor layer sequence 120 is the back, and the Sub ⁇ strat 140 other hand, is provided on the front side.
  • the semiconducting ⁇ ter Weg eightenheit 120 has a stepped shape, whereby the first and second semiconductor regions 121, 122 for a gursei- tige contacting accessible sections have.
  • di ⁇ rectly on the first and second semiconductor region 121, 122 are arranged so that they are contacted directly by the contacts 201, 202.
  • the substrate 140 of the semiconductor chip 211 is electrically leit ⁇ capable and permeable to the er Weg ⁇ te in the active zone 125 radiation.
  • the substrate 140 may be formed of doped Sic, for example.
  • the transmissive Ausges ⁇ taltung the come of the semiconductor layer sequence 120 ⁇ de radiation coupled into the substrate 140, and are discharged through the substrate 140 again.
  • the third contact 203 is arranged on the substrate 140.
  • the contact 203 is electrically connected to the first semiconductor region 121 via the conductive substrate 140.
  • FIG. 20 shows a side view of a further embodiment of a semiconductor chip 212 which may be provided for the semiconductor chip 200 of FIG.
  • a backside semiconductor layer sequence 120 is likewise arranged on a conductive and radiation-permeable substrate 140.
  • the second contact 202 is located directly on the second semiconductor region 122 of the Halbleiter Anlagenenfol- ge 120.
  • the third contact 203 is integrally ⁇ arranged on the substrate 140 and connected across the substrate 140 to the first Halbleiterbe ⁇ rich 121st
  • the semiconductor chip 212 further includes a via 155. For this one is vertically through the second
  • the insulating layer 152 has a laterally projecting partial region.
  • the first contact 201 is arranged.
  • the first contact 201 may be a portion of the conductive layer 151 or a separate composites ⁇ ne with the layer 151 layer. Via the via 155, the first contact 201 is connected to the first semiconductor region 121.
  • the semiconductor chips 211, 212 due to the Ausgestal ⁇ processing is with the front side provided for the transparent substrate 140, possible variants of a flip-chip structure. Therefore, it may be in the semiconductor chips 211, 212 be so-called volume emitter in which a radiation both can be emitted via a front surface or upwards as well as mall ⁇ lich.
  • FIG. 21 shows a further embodiment of a semiconductor chip 213 which may be provided for the semiconductor chip 200 of FIG.
  • the semiconductor chip 213 may be a surface emitter, wherein in contrast to the semiconductor chips 211, 212, the semiconductor layer sequence is placed front side For ⁇ tig 120th
  • the semiconductor layer sequence 120 is arranged with the second semiconductor region 122 on an electrically conductive substrate 130. Between the semiconductor layer sequence 120 and the substrate 130, an electrically conductive bonding layer may be provided (not Darge ⁇ asserted).
  • the third contact 203 is on the first semiconducting ⁇ ders 121 of the layer sequence 120, and the second contact 202 is located at the back on the substrate 130th Via the substrate 130, the contact 202 is connected to the second semiconductor region 122.
  • the semiconductor chip 213 also has a Jerusalemorialie ⁇ tion 155th This is a vertically through the sub ⁇ strat 130, the second semiconductor region 122, the active region 125 and formed extending recess in the first semiconductor region 121 into which is filled with an insulation ⁇ layer 152 and an electrically conductive layer 151st
  • the layer 151 contacts the first semiconductor area 121.
  • In the area of the rear side 106 has the isolati ⁇ ons slaughter 152 a laterally projecting portion.
  • wel ⁇ cher a portion of the layer 151 or may be a separate, adjacent to the layer 151 layer.
  • the first contact 201 is connected to the first semiconductor region 121.
  • the structure of the semiconductor chip 200 of FIG. 18, for which the embodiments of FIGS. 19 to 21 or other configurations can be provided, makes it possible to implement a lighting device in a flexible manner with tightly packed semiconductor chips. Possible embodiments are described in more detail below.
  • ER- respectively, a carrier 160 neut used, and the chips are positioned in accordance with the scheme of Figure 5 and electrically connected together in Rei ⁇ he.
  • FIG. 22 shows a top view of a luminous device 291, in which (only) optoelectronic semiconductor chips 200 from FIG. 18 are arranged on a carrier 160.
  • the semiconductor chips 200 are electrically connected to one another via a metallization of the carrier 160 in the form of correspondingly adapted connecting structures or contact surfaces 163.
  • the carrier 160 further has, as shown in the associated side layer structure of Figure 23, a base substrate 161 and a large-area insulation 162 on which the contact surfaces 163 are arranged.
  • Figure 24 illustrates detail of the present 291 series connection of the semiconductor chips at the on ⁇ direction
  • the semiconductor chips 200 are with the back side contacts
  • Each semiconductor chip 200 is connected to the Wegseiti ⁇ gen contacts 201, 202 angeord- two contact surfaces 163 net. Therefore, in each case one ers ⁇ ter contact 201 and a second contact 202 of two adjacent semiconductor chips 200 are connected in a direct manner via a contact surface 163. As a result, in each case n-conducting and p-conducting semiconductor regions of adjacent semiconductor chips 200 are connected in series.
  • the semiconductor chips 200 may include, for example, an n-type first semiconductor region 121 and a p-type second semiconductor region 122, whereby an n-type contact 201 is connected to a p-type contact 202, respectively.
  • n-type contact 201 is connected to a p-type contact 202, respectively.
  • inverse polarities are possible.
  • the additional contact 203 of the semiconductor chips 200 is not used in this embodiment.
  • Lighting device 292 in which a combination of optoelectronic semiconductor chips 200 with optoelectronic semiconductor chips 270 on a support 160 is used.
  • the semiconductor chips 200, 270 are connected in series, wherein in each case a semiconductor chip 200 is connected to a semiconductor chip 270 in a periodic manner.
  • a variant with semiconductor chips 280 instead of the semiconductor chips 270 will be described in more detail below.
  • a series connection of the semiconductor chips 200, 270 is produced alternately via bonding wires 165 and contact surfaces 163 of the carrier 160. Each of the con ⁇ tact surfaces 163 carries two semiconductor chips 200, 270th
  • the series connection of the semiconductor chips 200, 270 in the device 292 is illustrated in detail in FIG. 26.
  • a semiconductor chip 270 is formed similar to a semiconductor chip 200 for flexible contacting, and has two rear-side contacts 271, 272 and a front-side contact 273.
  • the rear side contacts 271, 272 of a chip 270 are electrically connected to different semiconductor regions of a semiconductor layer sequence arranged on both sides of an active zone.
  • the back contact 271 is connected to the ⁇ same semiconductor region as the front-side contact 273rd
  • a semiconductor chip 270 may, for example, have a structure analogous to FIGS. 19 to 21.
  • the semiconductor chips 200, 270 are angeord ⁇ net with the rear side contacts 202, 272 on the contact surfaces 163 of the carrier 160 and, for example, via a solder or an electrically conductive adhesive ⁇ attached to this.
  • the contacts 202, 272 electrically connected via the corresponding contact surface 163 verbun ⁇ .
  • a front-side contact 273 is connected to a front-side contact 203 via a bonding wire 165.
  • the contacts 201, 271 of the semiconductor chips 100, 170 remain unused in this embodiment.
  • n-conducting and p-conducting semiconductor regions of adjacent semiconductor chips 200, 270 are likewise electrically connected in series.
  • this connection is indicated in Figure 26, that it is in transactions via the contact surfaces 163 interconnected contacts 202, 272 and the bonding wires 165 together peeled ⁇ th contacts 203, 273 to contacts of different polarities, which are electrically different with semiconductor regions conductivities are connected.
  • the semiconductor Chips 200, 270 may be made identical for this purpose, but with reversed conductivities of the respective semiconductor regions of the semiconductor layer sequences.
  • FIG 27 shows part of a modified Ausgestal ⁇ processing of the device 292, in which the semiconductor chips 270 are replaced by optoelectronic semiconductor chips 280th
  • the Aufsichtsdarwolf of Figure 25 may be analogous to the application.
  • the semiconductor chips 200, 280 are connected in series alternately via bonding wires 165 and contact surfaces 163 of the carrier 160.
  • a semiconductor chip 280 has a front-side contact 281 and a rear-side contact 282, which are electrically connected to different semiconductor regions of a semiconductor layer sequence arranged on both sides of an active zone.
  • the semiconductor chips 200, 280 are arranged with the rear side contacts 202, 282 on the contact surfaces 163 of the carrier 160, and attached thereto, for example, via a solder or a conductive adhesive.
  • the back side contacts 202, 282 are electrically connected via the relevant contact surface 163.
  • a front side contact 203 is connected to a front side contact 281 via a bonding wire 165th
  • the contacts 201 of the semiconductor chips 200 are not used in this embodiment.
  • alternating n-conducting and p-conducting semiconductor regions of the semiconductor chips 200, 280 are electrically connected in series.
  • the contacts 202, 282 and the contacts 203, 281 are contacts Various ⁇ ner polarities, which are electrically connected to the respective semiconductor chips 100, 180 having the semiconductor regions of different conductivities.
  • FIG. 28 shows an overview of another
  • Lighting device 293 with semiconductor chips 200 and semiconductor chips are connected in series 270 or 280, which via bonding wires 165 and contact surfaces 163 ⁇ a carrier 160th
  • the device 293 represents a combination of the devices 291, 292 explained above.
  • the series connection present in the device 293 when using the semiconductor chips 270 is shown partially in FIG.
  • Several semi ⁇ semiconductor chip 200 and the back contacts 201, 202 are connected in the explained with reference to Figure 24 manner via the contact surfaces 163rd
  • an embodiment comparable to FIG. 26 is present.
  • the backside contact 272 of the semiconductor chip 270 is connected via a contact surface 163 with the backside contact 202 ei ⁇ nes semiconductor chips 200th On the contact surface 163, the two chips 200, 270 are arranged.
  • a connection of the semiconductor chip 270 to another semiconductor chip 200 is realized via a bonding wire 165, which is connected to the front side contacts 203, 273. Based on the contact diagrams, the series connection of n-type and p-type semiconductor regions of the semiconductor chips 200, 270 becomes clear.
  • a semiconductor chip 280 is connected via a contact surface 163 to a semiconductor chip 200, and via a bonding wire 165 to another semiconductor chip 200 (see FIG.
  • the devices 291, 292, 293 represent possible examples by means of which the flexible contacting possibilities of a semiconductor chip 200, ie via the contacts 201, 202 or via the contacts 203, 202, become clear. There are other devices conceivable which are charged, for example, to other ⁇ and geometrical arrangements of chips which may have from compounds series parallel connections, or com- binations of series and parallel connections of chips instead.
  • the different devices can each be realized with a plurality of identically constructed semiconductor chips 200.
  • FIG. 30 shows a further embodiment of a semiconductor chip 200, in which, in contrast to FIG. 18, two third contacts 203 are arranged in the region of the front side 105. The two contacts 203 are located at the edge of each
  • the semiconductor chip 200 has, in addition to a second contact 202, two first contacts 201 arranged in the region of corners.
  • FIGS. 30, 31 further possible variants of the semiconductor chip 200 are conceivable, which may have different numbers and / or positions of contacts 201, 202, 203. It is also possible to combine the embodiments described in FIGS. 30 and 31 in a semiconductor chip 200.
  • semiconductor chips can be combined with other components. This includes, for example, using one or more conversion materials, for example in the form of platelet-shaped and on the semiconductor chips is arrange ⁇ th conversion elements to a primary light radiation generated by the semiconductor chip at least partially in a rated secondary light radiation of a different wavelength range Co ⁇ which also to konvertie ⁇ ren in a plurality of secondary light rays).
  • Another variant is to use for direct electrical connection of front side contacts of semiconductor chips no bonding wires, but other contact structures.
  • a CPHF metallization Compact Planar High Flux
  • the preparation can be done by a sealing compound layer is applied (for example, silicone) to a loaded with semiconductor chips support a light emitting device, are generated at the front-side contacts zoom reaching openings in the encapsulation ⁇ layer and subsequently metal contact ⁇ structures on the cast layer and forms are excluded in the apertures to the front-side contacts heranrei ⁇ chen.
  • a lighting device may also have further components.
  • an optical system which may comprise a lens and / or a reflector.
  • a high packing density of semiconductor chips, preferably in the form of surface emitters, enables a high luminance density, whereby the optical system can be made small.

Abstract

The invention relates to an optoelectronic semiconductor chip. The semiconductor chip has a semiconductor layer sequence that comprises a first semiconductor region, a second semiconductor region and an active zone for generating radiation arranged therebetween. The semiconductor chip has a first contact electrically connected to the first semiconductor region, a second contact electrically connected to the second semiconductor region, and a third contact electrically connected to the first semiconductor region. The first contact and the third contact are arranged in the region of opposite sides of the semiconductor chip. The invention further relates to a device comprising a plurality of optoelectronic semiconductor chips.

Description

Beschreibung description
Optoelektronischer Halbleiterchip Die Erfindung betrifft einen optoelektronischen Halbleiterchip und eine Vorrichtung umfassend mehrere optoelektronische Halbleiterchips . The invention relates to an optoelectronic semiconductor chip and to a device comprising a plurality of optoelectronic semiconductor chips.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2013 212 294.2, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird. This patent application claims the priority of German Patent Application 10 2013 212 294.2, the disclosure of which is hereby incorporated by reference.
Ein optoelektronischer Halbleiterchip zum Erzeugen einer elektromagnetischen Strahlung weist eine Halbleiterschichten- folge mit einer aktiven Zone auf. Ein Beispiel ist ein An optoelectronic semiconductor chip for generating an electromagnetic radiation has a semiconductor layer sequence with an active zone. An example is one
Leuchtdiodenchip (LED, Light Emitting Diode) zum Abgeben einer Lichtstrahlung. Die aktive Zone befindet sich zwischen zwei Halbleiterbereichen mit unterschiedlichen Leitfähigkeiten. Durch Anlegen einer Spannung wird ein Stromfluss durch die Halbleiterschichtenfolge hervorgerufen, wodurch eine LED chip (LED, Light Emitting Diode) for emitting a light radiation. The active zone is located between two semiconductor regions with different conductivities. By applying a voltage, a current flow is caused by the semiconductor layer sequence, whereby a
Strahlung in der aktiven Zone erzeugt wird. Hierfür weist der Halbleiterchip Anschlusskontakte auf, welche mit den Halblei¬ terbereichen der Schichtenfolge elektrisch verbunden sind. Eine Vorrichtung für Beleuchtungsanwendungen umfasst in derRadiation is generated in the active zone. For this purpose, the semiconductor chip connection contacts, which are electrically connected to the semiconducting ¬ terbereichen the layer sequence. A device for lighting applications comprises in the
Regel mehrere LED-Chips. Bei der Herstellung einer als Packa- ge oder auch COB-Package (Chip-on-Board) bezeichneten Bauform werden ungehäuste Halbleiterchips auf einem gemeinsamen Trä¬ ger, zum Beispiel einer Platine, angeordnet. Eine hohe Leis- tung und Strahlungsdichte kann mit einer hohen Packungsdichte vieler einzelner Halbleiterchips erzielt werden. Hierbei wer¬ den die Halbleiterchips auf engstem Raum in Serie oder paral¬ lel miteinander verschaltet. Bekannte Halbleiterchips besitzen einen Vorderseitenkontakt und einen Rückseitenkontakt. Derartige Chips können mit den Rückseitenkontakten zum Beispiel über ein Lotmittel auf Kontaktflächen einer Platine angeordnet werden. Die Platine kann zusätzliche Kontaktflächen aufweisen, an welche zum Kontak- tieren der Vorderseitenkontakte vorgesehene Bonddrähte ange- schlössen werden. Eine solche Ausgestaltung geht jedoch zu Lasten der erzielbaren Packungsdichte. Usually several LED chips. In the production of a package or COB package (chip-on-board) design unhoused semiconductor chips on a common Trä ¬ ger, for example, a board arranged. A high power and radiation density can be achieved with a high packing density of many individual semiconductor chips. Here ¬ to the semiconductor chips connected in series in a confined space or paral ¬ lel with each other. Known semiconductor chips have a front-side contact and a rear-side contact. Such chips can be arranged with the back side contacts, for example via a solder on contact surfaces of a circuit board. The printed circuit board can have additional contact surfaces to which bonding wires intended for contacting the front-side contacts are attached. be concluded. However, such an embodiment is at the expense of the achievable packing density.
Dieser Nachteil kann mit Hilfe von Flip-Chips umgangen wer- den, welche ein vorderseitiges transparentes Chipsubstrat und lediglich Rückseitenkontakte aufweisen. Daher entfällt die Verwendung von Bonddrähten. Mit diesem Ansatz ist jedoch keine Kombination von Halbleiterchips möglich, welche eine blaue und eine rote Lichtstrahlung emittieren. Für eine blaue This disadvantage can be circumvented with the aid of flip chips, which have a front-side transparent chip substrate and only rear-side contacts. Therefore, the use of bonding wires is eliminated. With this approach, however, no combination of semiconductor chips is possible, which emit a blue and a red light radiation. For a blue one
Strahlung kann eine Halbleiterschichtenfolge basierend aufRadiation can be a semiconductor layer sequence based on
InGaN, und für eine rote Strahlung basierend auf AlInGaP ein¬ gesetzt werden. Eine InGaN-Schichtenfolge kann auf einem Sa¬ phir- oder SiC-Substrat ausgebildet werden. Für AlInGaP-Chips ist kein entsprechendes transparentes Substratmaterial ver- fügbar. InGaN, and be set for a red radiation based on AlInGaP ¬ . An InGaN layer sequence can be formed on a Sa ¬ phir or SiC substrate. For AlInGaP chips, no corresponding transparent substrate material is available.
Bekannte Halbleiterchips lassen sich nur an denjenigen Seiten kontaktieren, an welchen die Anschlusskontakte ausgebildet sind. Dies schränkt die Möglichkeit ein, eine Bauform eines Halbleiterchips bei verschiedenen Leuchtvorrichtungen einzusetzen. Leuchtvorrichtungen können sich zum Beispiel durch unterschiedliche Träger, sowie unterschiedliche Verdrahtungen von Halbleiterchips voneinander unterscheiden. Die Aufgabe der vorliegenden Erfindung besteht darin, eineKnown semiconductor chips can only be contacted on those sides on which the connection contacts are formed. This restricts the possibility of using a design of a semiconductor chip in various lighting devices. Lighting devices may differ, for example, from different carriers, as well as different wirings of semiconductor chips. The object of the present invention is to provide a
Lösung für einen verbesserten optoelektronischen Halbleiterchip, sowie eine entsprechende Vorrichtung umfassend mehrere optoelektronische Halbleiterchips, anzugeben. Diese Aufgabe wird durch die Merkmale der unabhängigen Pa¬ tentansprüche gelöst. Weitere vorteilhafte Ausführungsformen der Erfindung sind in den abhängigen Ansprüchen angegeben. Solution for an improved optoelectronic semiconductor chip, and a corresponding device comprising a plurality of optoelectronic semiconductor chips specify. This problem is solved by the features of the independent Pa ¬ tentansprüche. Further advantageous embodiments of the invention are specified in the dependent claims.
Gemäß einem Aspekt der Erfindung wird ein optoelektronischer Halbleiterchip vorgeschlagen. Der optoelektronische Halbleiterchip weist eine Halbleiterschichtenfolge umfassend einen ersten Halbleiterbereich, einen zweiten Halbleiterbereich und eine dazwischen angeordnete aktive Zone zur Strahlungserzeu- gung auf. Der Halbleiterchip weist einen ersten Kontakt auf, welcher elektrisch mit dem ersten Halbleiterbereich verbunden ist. Der Halbleiterchip weist einen zweiten Kontakt auf, welcher elektrisch mit dem zweiten Halbleiterbereich verbunden ist. Der Halbleiterchip weist ferner einen dritten Kontakt auf, welcher ebenfalls elektrisch mit dem ersten Halbleiterbereich verbunden ist. Der erste Kontakt und der dritte Kontakt sind im Bereich von entgegen gesetzten Seiten des Halbleiterchips angeordnet. According to one aspect of the invention, an optoelectronic semiconductor chip is proposed. The optoelectronic semiconductor chip has a semiconductor layer sequence comprising a first semiconductor region, a second semiconductor region and an active zone arranged there between for generating radiation. on. The semiconductor chip has a first contact, which is electrically connected to the first semiconductor region. The semiconductor chip has a second contact, which is electrically connected to the second semiconductor region. The semiconductor chip further has a third contact, which is also electrically connected to the first semiconductor region. The first contact and the third contact are arranged in the region of opposite sides of the semiconductor chip.
Bei dem optoelektronischen Halbleiterchip kann eine Kontak- tierung entweder über den ersten Kontakt und den zweiten Kontakt oder über den zusätzlichen dritten Kontakt und den zweiten Kontakt erfolgen. Der erste Kontakt und der dritte Kon- takt, welche elektrisch miteinander verbunden sind, sind imIn the optoelectronic semiconductor chip, a contact can be made either via the first contact and the second contact or via the additional third contact and the second contact. The first contact and the third contact, which are electrically connected to each other, are in the
Bereich von entgegen gesetzten Seiten des Halbleiterchips angeordnet. Auf diese Weise ermöglicht der Halbleiterchip eine hohe Flexibilität für eine elektrische Kontaktierung . Es kann der erste Kontakt oder der dritte Kontakt genutzt werden, je nachdem, welcher für eine Kontaktierung bzw. Verschaltung des Halbleiterchips einfacher oder geeigneter ist. Hierbei können zum Beispiel Platzverhältnisse oder die Konfiguration einer Leuchtvorrichtung bzw. eines Trägers der Leuchtvorrichtung, für welche der Halbleiterchip vorgesehen ist, ausschlaggebend sein. Area arranged by opposite sides of the semiconductor chip. In this way, the semiconductor chip allows a high flexibility for electrical contacting. The first contact or the third contact can be used, depending on which is simpler or more suitable for contacting or interconnecting the semiconductor chip. Here, for example, space or the configuration of a lighting device or a carrier of the lighting device, for which the semiconductor chip is provided, be decisive.
Der Halbleiterchip kann des Weiteren relativ nahe in Bezug auf einen anderen, gegebenenfalls baugleich ausgeführten optoelektronischen Halbleiterchip angeordnet werden. Hierbei kann eine direkte und platzsparende elektrische Verbindung zwischen Anschlusskontakten der Halbleiterchips über eine geeignete Kontaktstruktur verwirklicht werden. Möglich ist zum Beispiel eine Verbindung über einen Bonddraht oder über eine Struktur in Form einer sogenannten CPHF-Metallisierung (Com- pact Planar High Flux) . Eine Verbindung von Kontakten derFurthermore, the semiconductor chip can be arranged relatively close with respect to another optoelectronic semiconductor chip, which may have the same design. In this case, a direct and space-saving electrical connection between terminal contacts of the semiconductor chips can be realized via a suitable contact structure. Possible, for example, is a connection via a bonding wire or via a structure in the form of a so-called CPHF metallization (Compact Planar High Flux). A connection of contacts of the
Halbleiterchips kann auch über eine metallische Verbindungs¬ struktur eines zum Tragen der Halbleiterchips eingesetzten Trägers, zum Beispiel in Form einer Kontaktfläche bzw. Lei¬ terbahn, erfolgen. The semiconductor chip can also have a metallic structure of a connection ¬ used for supporting the semiconductor chip Carrier, for example in the form of a contact surface or Lei ¬ terbahn done.
Die oben beschriebene Bauform des optoelektronischen Halblei- terchips mit dem dritten Kontakt bietet infolgedessen dieAs a result, the above-described design of the optoelectronic semiconductor chip with the third contact offers the
Möglichkeit, eine Vorrichtung auf flexible Art und Weise mit einer hohen Packungsdichte an Halbleiterchips zu verwirkli¬ chen. Durch die hohe Packungsdichte kann die Vorrichtung eine hohe Leistung und Strahlungsdichte aufweisen. Possibility of an apparatus in a flexible manner with a high packing density of semiconductor chips to verwirkli ¬ chen. Due to the high packing density, the device can have a high power and radiation density.
Das Merkmal, dass ein Kontakt elektrisch mit einem Halblei¬ terbereich der Halbleiterschichtenfolge verbunden ist, bedeu¬ tet, dass über den Kontakt ein elektrischer Anschluss zu dem betreffenden Halbleiterbereich herstellbar ist und infolge- dessen mit Hilfe des Kontakts ein elektrisches Potential an den Halbleiterbereich angelegt werden kann. Der Anschlusskontakt kann zu diesem Zweck unmittelbar mit dem Halbleiterbereich verbunden sein, d.h. direkt an den Halbleiterbereich angrenzen und diesen kontaktieren. Möglich ist auch eine mit- telbare Verbindung, so dass der Kontakt über eine oder mehre¬ re elektrisch leitfähige Schichten, Komponenten und/oder Strukturen mit dem Halbleiterbereich verbunden sein kann. The feature that a contact is electrically connected to a semiconducting ¬ ders of the semiconductor layer sequence, signified ¬ tet that via the contact an electrical connection to the respective semiconductor region is prepared, and conse- which an electrical potential is applied to the semiconductor region with the aid of the contact can. For this purpose, the connection contact can be connected directly to the semiconductor region, ie directly adjacent to the semiconductor region and contact the latter. It is also a medium-nent connection, so that the contact via one or several ¬ re electrically conductive layers, components and / or structures with the semiconductor region may be connected.
Im Folgenden werden mögliche Ausführungsformen des Halblei- terchips beschrieben. In the following, possible embodiments of the semiconductor chip will be described.
Bei dem optoelektronischen Halbleiterchip kann es sich insbesondere um einen Leuchtdiodenchip handeln. Die Halbleiterschichtenfolge kann zum Beispiel auf einem III-V- Verbindungshalbleitermaterial basieren. Der erste und zweite Halbleiterbereich der Halbleiterschichtenfolge weisen unterschiedliche Leitfähigkeiten bzw. Dotierungen auf. Beispielsweise kann der erste Halbleiterbereich n-leitend und kann der zweite Halbleiterbereich p-leitend sein. Möglich sind jedoch auch hierzu inverse Leitfähigkeiten des ersten und zweiten Halbleiterbereichs. Die aktive Zone kann zum Beispiel einen p-n-Übergang oder auch eine andere zur Strahlungserzeugung geeignete Struktur wie zum Beispiel eine Quantentopfstruktur bzw. eine Mehrfachquantentopfstruktur aufweisen. The optoelectronic semiconductor chip may in particular be a light-emitting diode chip. The semiconductor layer sequence may be based, for example, on a III-V compound semiconductor material. The first and second semiconductor regions of the semiconductor layer sequence have different conductivities or dopings. For example, the first semiconductor region may be n-type and the second semiconductor region may be p-type. However, inverse conductivities of the first and second semiconductor regions are also possible for this purpose. The active zone may, for example, be a pn-junction or else another for radiation generation have suitable structure such as a quantum well structure or a Mehrfachquantentopfstruktur.
Bei den entgegen gesetzten Seiten des Halbleiterchips, in de- ren Bereich der erste Kontakt und der dritte Kontakt vorgese¬ hen sind, kann es sich um eine Vorderseite und um eine Rück¬ seite des Halbleiterchips handeln. Der Halbleiterchip kann dazu ausgebildet sein, dass über die Vorderseite bzw. über eine vorderseitige Oberfläche ein wesentlicher Teil der in der aktiven Zone erzeugten Strahlung abgegeben wird. Hierfür kann der Halbleiterchip in Form eines sogenannten Oberflächenemitters verwirklicht sein. At the opposite sides of the semiconductor chip are vorgese ¬ hen in de-ren range of the first contact and the third contact, it may be a front side and a back side of the semiconductor chip ¬. The semiconductor chip may be designed so that a substantial part of the radiation generated in the active zone is emitted via the front side or via a front-side surface. For this purpose, the semiconductor chip can be realized in the form of a so-called surface emitter.
In einer weiteren Ausführungsform sind der erste und zweite Kontakt im Bereich der gleichen Seite des Halbleiterchips an¬ geordnet. Hierdurch ist es möglich, mehrere mit diesem Aufbau ausgestattete Halbleiterchips auf einfache und direkte Weise über deren erste und zweite Kontakte elektrisch miteinander zu verbinden. In a further embodiment, the first and second contacts are arranged in the region of the same side of the semiconductor chip . This makes it possible to electrically connect a plurality of semiconductor chips equipped with this structure in a simple and direct manner via their first and second contacts.
In einer weiteren Ausführungsform sind der erste und zweite Kontakt im Bereich einer Vorderseite des Halbleiterchips an¬ geordnete Vorderseitenkontakte. Der dritte Kontakt ist ein im Bereich einer Rückseite des Halbleiterchips angeordneter Rückseitenkontakt. Diese Ausgestaltung bietet die Möglich¬ keit, den Halbleiterchip auf flexible Art und Weise entweder ausschließlich an der Vorderseite, oder alternativ an der Vorderseite und an der Rückseite zu kontaktieren. In einer weiteren Ausführungsform sind der erste und zweite Kontakt im Bereich einer Rückseite des Halbleiterchips ange¬ ordnete Rückseitenkontakte. Der dritte Kontakt ist ein im Be¬ reich einer Vorderseite des Halbleiterchips angeordneter Vor¬ derseitenkontakt. Diese Ausgestaltung bietet die Möglichkeit, den Halbleiterchip auf flexible Art und Weise entweder aus¬ schließlich an der Rückseite, oder alternativ an der Vorderseite und an der Rückseite zu kontaktieren. Für die elektrische Verbindung des ersten Kontakts und des dritten Kontakts mit dem ersten Halbleiterbereich, wobei der erste und der dritte Kontakt an entgegen gesetzten Chipseiten angeordnet sind, können unterschiedlichen Ausgestaltungen des Halbleiterchips in Betracht kommen. In a further embodiment, the first and second contacts in the region of a front side of the semiconductor chip to ¬ ordered front side contacts. The third contact is a rear contact arranged in the region of a rear side of the semiconductor chip. This configuration provides the possi ¬ ness, the semiconductor chip to contact a flexible way either exclusively on the front, or alternatively at the front and at the back. In a further embodiment of first and second contacts in the region of a rear side of the semiconductor chip is arranged ¬ back contacts. The third contact is arranged at Be ¬ rich a front side of the semiconductor chip before ¬ derseitenkontakt one. This configuration offers the possibility of the semiconductor chip in a flexible way eventually to contact either ¬ at the back, or alternatively at the front and at the back. For the electrical connection of the first contact and the third contact with the first semiconductor region, wherein the first and the third contact are arranged on opposite chip sides, different configurations of the semiconductor chip may be considered.
Eine weitere Ausführungsform schlägt hierzu vor, dass der Halbleiterchip ein elektrisch leitfähiges Substrat aufweist. Das Substrat kann als Träger der Halbleiterschichtenfolge dienen, und gleichzeitig für eine elektrische Verbindung sor¬ gen. In dieser Ausgestaltung kann der dritte Kontakt auf dem elektrisch leitfähigen Substrat angeordnet sein. Auf diese Weise kann der dritte Kontakt über das elektrisch leitfähige Substrat, und gegebenenfalls eine oder mehrere weitere A further embodiment proposes for this purpose that the semiconductor chip has an electrically conductive substrate. The substrate can serve as a carrier of the semiconductor layer sequence , and at the same time can be used for an electrical connection. In this embodiment, the third contact can be arranged on the electrically conductive substrate. In this way, the third contact via the electrically conductive substrate, and optionally one or more further
Schichten bzw. Strukturen, elektrisch mit dem ersten Halbleiterbereich der Halbleiterschichtenfolge verbunden sein. Das elektrisch leitfähige Substrat kann ein dotiertes Halbleitermaterial aufweisen. Es ist zum Beispiel möglich, dass das elektrisch leitfähige Substrat ein rückseitiges Trägersubstrat des Halbleiterchips bildet. Der dritte Kontakt kann ein auf dem Trägersubstrat angeordneter Rückseitenkontakt sein. Die Halbleiterschichtenfolge kann in dieser Ausgestaltung vorderseitig angeordnet sein. Layers or structures to be electrically connected to the first semiconductor region of the semiconductor layer sequence. The electrically conductive substrate may comprise a doped semiconductor material. For example, it is possible for the electrically conductive substrate to form a backside carrier substrate of the semiconductor chip. The third contact may be a rear contact arranged on the carrier substrate. The semiconductor layer sequence can be arranged on the front side in this embodiment.
In einer weiteren Ausführungsform ist das elektrisch leitfähige Substrat durchlässig für die in der aktiven Zone erzeug¬ te Strahlung. In dieser Ausgestaltung kann das elektrisch leitfähige Substrat im Bereich einer Vorderseite, und kann die Halbleiterschichtenfolge im Bereich einer Rückseite des Halbleiterchips angeordnet sein. Der dritte Kontakt, welcher auf dem elektrisch leitfähigen Substrat angeordnet sein kann, kann hierbei ein Vorderseitenkontakt sein. In another embodiment, the electrically conductive substrate is transparent to the erzeug ¬ te in the active zone of radiation. In this embodiment, the electrically conductive substrate may be arranged in the region of a front side, and the semiconductor layer sequence may be arranged in the region of a rear side of the semiconductor chip. The third contact, which may be arranged on the electrically conductive substrate, may in this case be a front-side contact.
In einer weiteren Ausführungsform weist der Halbleiterchip eine Durchkontaktierung auf. Die Durchkontaktierung kann sich durch einen Teil der Halbleiterschichtenfolge erstrecken. Möglich ist es auch, dass sich die Durchkontaktierung zusätzlich durch ein elektrisch leitfähiges Substrat des Halblei¬ terchips erstreckt. Die Durchkontaktierung ermöglicht eine direkte platzsparende elektrische Verbindung. Es kann vorge- sehen sein, dass der erste Kontakt und gegebenenfalls auch der dritte Kontakt über die Durchkontaktierung elektrisch mit dem ersten Halbleiterbereich der Halbleiterschichtenfolge verbunden sind. In einer weiteren Ausführungsform sind der erste und zweite Kontakt jeweils seitlich neben der Halbleiterschichtenfolge angeordnet. In dieser Ausgestaltung kann die Halbleiterschichtenfolge im Bereich der Vorderseite des Halbleiterchips vorliegen, und können der erste und zweite Kontakt Vordersei- tenkontakte sein. Durch die Positionierung des ersten und zweiten Kontakts seitlich neben der Halbleiterschichtenfolge kann erzielt werden, dass der erste und zweite Kontakt keine Abschattung und/oder Absorption einer aus der Halbleiterschichtenfolge austretenden Strahlung hervorrufen. In a further embodiment, the semiconductor chip has a plated-through hole. The via can extend through a portion of the semiconductor layer sequence. It is also possible that the via additionally extends through an electrically conductive substrate of semiconducting ¬ terchips. The via allows a direct space-saving electrical connection. It can be provided that the first contact and optionally also the third contact are electrically connected to the first semiconductor region of the semiconductor layer sequence via the via. In a further embodiment, the first and second contacts are each arranged laterally next to the semiconductor layer sequence. In this embodiment, the semiconductor layer sequence may be present in the region of the front side of the semiconductor chip, and the first and second contact may be front side contacts. By positioning the first and second contacts laterally next to the semiconductor layer sequence, it can be achieved that the first and second contacts do not cause shading and / or absorption of a radiation emerging from the semiconductor layer sequence.
In einer weiteren Ausführungsform weist die Halbleiterschichtenfolge eine Stufenform auf. Der erste Kontakt ist auf dem ersten Halbleiterbereich, und der zweite Kontakt ist auf dem zweiten Halbleiterbereich angeordnet. Durch die Stufenform der Halbleiterschichtenfolge können sowohl der erste Halblei¬ terbereich als auch der zweite Halbleiterbereich für eine unmittelbare Kontaktierung zugängige Teilbereiche aufweisen, auf welchen der erste und zweite Kontakt angeordnet sind. Der optoelektronische Halbleiterchip kann derart ausgebildet sein, dass der Halbleiterchip über den ersten und zweiten Kontakt oder über den dritten und zweiten Kontakt kontaktier- bar ist, um einen elektrischen Anschluss zu dem ersten und zu dem zweiten Halbleiterbereich zum Hervorrufen eines Strom- flusses durch die aktive Zone herzustellen. In a further embodiment, the semiconductor layer sequence has a step shape. The first contact is on the first semiconductor region, and the second contact is disposed on the second semiconductor region. Due to the stepped shape of the semiconductor layer sequence, both the first semiconducting ¬ ders and the second semiconductor region may have a direct contacting zugängige portions are disposed on which the first and second contact. The optoelectronic semiconductor chip may be formed such that the semiconductor chip can be contacted via the first and second contact or via the third and second contact in order to provide an electrical connection to the first and the second semiconductor region for causing a current to flow through the active semiconductor Zone.
In einer weiteren Ausführungsform weist der Halbleiterchip mehrere erste, mehrere zweite und/oder mehrere dritte Kontak- te auf. Die mehreren Kontakte können an unterschiedlichen Stellen bzw. lateralen Positionen im Bereich einer jeweiligen Seite (Vorderseite bzw. Rückseite) des Halbleiterchips ange¬ ordnet sein. Hierdurch kann die Flexibilität für eine Kontak- tierung des Halbleiterchips weiter verbessert werden. In a further embodiment, the semiconductor chip has a plurality of first, a plurality of second and / or a third third contact te on. The plurality of contacts may be at different locations or lateral positions in a respective side (front or back) of the semiconductor chip is arranged ¬. As a result, the flexibility for contacting the semiconductor chip can be further improved.
Gemäß einem weiteren Aspekt der Erfindung wird eine Vorrichtung vorgeschlagen, welche einen Träger und mehrere optoelektronische Halbleiterchips umfasst. Die mehreren Halblei- terchips weisen den oben beschriebenen Aufbau bzw. einen Aufbau gemäß einer der oben beschriebenen Ausführungsformen auf. Hierdurch kann eine hohe Flexibilität für ein im Rahmen der Herstellung der Vorrichtung vorgenommenes elektrisches Verbinden von Halbleiterchips zur Verfügung gestellt werden. Die Halbleiterchips können in direkter Weise miteinander verbunden und platzsparend bzw. mit einer hohen Packungsdichte auf dem Träger angeordnet werden. Auf diese Weise kann die Vor¬ richtung eine hohe Leistung und Leuchtdichte besitzen. Dies erweist sich zum Beispiel als vorteilhaft in einer Aus¬ gestaltung der Vorrichtung als gerichtete Lichtquelle. Durch die hohe Leuchtdichte ist es möglich, ein den Halbleiterchips nachgelagertes optisches System, welches zum Beispiel eine Linse und/oder einen Reflektor aufweisen kann, mit kleinen Abmessungen auszubilden. According to a further aspect of the invention, a device is proposed which comprises a carrier and a plurality of optoelectronic semiconductor chips. The plurality of semiconductor chips have the structure described above or a structure according to one of the embodiments described above. In this way, a high degree of flexibility can be made available for an electrical connection of semiconductor chips undertaken in the course of the manufacture of the device. The semiconductor chips can be connected to each other in a direct manner and arranged on the carrier in a space-saving manner or with a high packing density. In this way, the device can have high power and luminance. This proves to be advantageous, for example, in an embodiment of the device as a directed light source. Due to the high luminance, it is possible to form a semiconductor system downstream of the optical system, which may for example have a lens and / or a reflector, with small dimensions.
In einer möglichen Ausführungsform der Vorrichtung weisen die mehreren Halbleiterchips jeweils zwei Vorderseitenkontakte und einen Rückseitenkontakt auf. Die Vorderseitenkontakte von zwei der mehreren Halbleiterchips sind über eine Kontakt¬ struktur elektrisch verbunden. Hierbei kann es sich zum Beispiel um einen Bonddraht oder um eine planare Verbindung bzw. CPHF-Verbindung handeln. Es ist möglich, eine Reihenverbindung sämtlicher Halbleiterchips in der vorgenannten Weise vorzusehen, d.h. dass die Vorderseitenkontakte von jeweils zwei der mehreren Halblei¬ terchips über eine entsprechende Kontaktstruktur elektrisch verbunden sind. Die Rückseitenkontakte der auf diese Weise verschalteten Halbleiterchips werden hierbei nicht genutzt. In one possible embodiment of the device, the plurality of semiconductor chips each have two front-side contacts and one rear-side contact. The front side contacts of two of the plurality of semiconductor chips are electrically connected via a contact ¬ structure. This may be, for example, a bonding wire or a planar connection or CPHF connection. It is possible to provide a series connection of all the semiconductor chips in the foregoing manner, that is, the front-side contacts of each two of said plurality of semiconducting ¬ terchips via a corresponding contact structure electrically are connected. The rear-side contacts of the semiconductor chips interconnected in this way are not used here.
Die Flexibilität der elektrischen Kontaktierung bei Halblei- terchips mit zwei Vorderseitenkontakten und einem Rückseitenkontakt ermöglicht jedoch auch andere elektrische Verbindun¬ gen . However, the flexibility of making electrical contact with semiconductor chips with two front-side contacts and a back contact also allows other electrical Verbindun ¬ gen.
Eine weitere Ausführungsform sieht hierzu vor, dass die Vor- richtung mehrere erste optoelektronische Halbleiterchips um- fasst, welche für ein flexibles Kontaktieren ausgebildet sind und jeweils zwei Vorderseitenkontakte und einen Rückseiten¬ kontakt aufweisen. Die Vorrichtung umfasst wenigstens einen zweiten optoelektronischen Halbleiterchip, welcher einen Vor- derseitenkontakt und einen Rückseitenkontakt aufweist. DerA further embodiment provides for this purpose that the device comprises a plurality of first optoelectronic semiconductor chips, which are designed for a flexible contacting and each have two front side contacts and a back ¬ contact. The device comprises at least one second optoelectronic semiconductor chip, which has a front contact and a back contact. Of the
Vorderseitenkontakt des zweiten Halbleiterchips und ein Vor¬ derseitenkontakt eines der ersten Halbleiterchips sind über eine Kontaktstruktur, zum Beispiel ein Bonddraht, elektrisch verbunden. Der Rückseitenkontakt des zweiten Halbleiterchips und der Rückseitenkontakt eines anderen der ersten Halblei¬ terchips sind über eine Verbindungsstruktur des Trägers elektrisch verbunden. In dieser Ausgestaltung ist einer der ersten Halbleiterchips unter Verwendung eines Vorderseitenkontakts, und ist ein anderer der ersten Halbleiterchips un- ter Verwendung eines Rückseitenkontakts elektrisch an den zweiten Halbleiterchip angeschlossen. Front-side contact of the second semiconductor chip and an on ¬ derseitenkontakt one of the first semiconductor chip are electrically connected via a contact structure, such as a bonding wire. The backside contact of the second semiconductor chip and the backside contact of another of the first semiconducting ¬ terchips are electrically connected via a connection structure of the carrier. In this embodiment, one of the first semiconductor chips is using a front-side contact, and another one of the first semiconductor chips is electrically connected to the second semiconductor chip using a back-side contact.
Die Vorrichtung kann mit mehreren zweiten Halbleiterchips verwirklicht sein, wobei eine Verbindung mit den ersten Halb- leiterchips jeweils in der vorstehend beschriebenen Weise hergestellt sein kann. Des Weiteren kann eine elektrische Verbindung von ersten Halbleiterchips untereinander ausschließlich über deren Vorderseitenkontakte erfolgen. Hierdurch können sämtliche erste und zweite Halbleiterchips der Vorrichtung in Reihe verbunden sein. Es ist ferner möglich, dass ein zweiter Halbleiterchip ebenfalls für ein flexibles Kontaktieren ausgebildet ist und zwei Vorderseitenkontakte und einen Rückseitenkontakt aufweist. In einer weiteren Ausführungsform umfasst die Vorrichtung mehrere optoelektronische Halbleiterchips, welche jeweils zwei Rückseitenkontakte und einen Vorderseitenkontakt aufwei- sen. Die Rückseitenkontakte von zwei der mehreren Halbleiterchips sind über eine Verbindungsstruktur des Trägers elekt¬ risch verbunden. The device can be realized with a plurality of second semiconductor chips, wherein a connection to the first semiconductor chips can each be made in the manner described above. Furthermore, an electrical connection of first semiconductor chips to one another can take place exclusively via their front side contacts. As a result, all the first and second semiconductor chips of the device can be connected in series. It is also possible that a second semiconductor chip is likewise designed for flexible contacting and has two front-side contacts and one rear-side contact. In a further embodiment, the device comprises a plurality of optoelectronic semiconductor chips, each of which has two rear side contacts and a front side contact. The back contacts of two of the plurality of semiconductor chips are connected elekt ¬ driven via a connection structure of the carrier.
Es ist möglich, eine Reihenverbindung sämtlicher Halbleiter- chips in der vorgenannten Weise vorzusehen, d.h. dass dieIt is possible to provide a series connection of all the semiconductor chips in the aforementioned manner, i. that the
Rückseitenkontakte von jeweils zwei der mehreren Halbleiter¬ chips über eine entsprechende Verbindungsstruktur des Trägers elektrisch verbunden sind. Die Vorderseitenkontakte der auf diese Weise verschalteten Halbleiterchips werden hierbei nicht genutzt. Rear side contacts of each two of the plurality of semiconductor chips ¬ are electrically connected via a corresponding connection structure of the carrier. The front-side contacts of the semiconductor chips interconnected in this way are not used here.
Die Flexibilität der elektrischen Kontaktierung bei Halbleiterchips mit zwei Rückseitenkontakten und einem Vorderseitenkontakt ermöglicht jedoch auch andere elektrische Verbindun- gen. However, the flexibility of electrical contacting with semiconductor chips having two backside contacts and a front contact also allows other electrical connections.
In dieser Hinsicht ist gemäß einer weiteren Ausführungsform vorgesehen, dass die Vorrichtung mehrere erste optoelektronische Halbleiterchips umfasst, welche für ein flexibles Kon- taktieren ausgebildet sind und jeweils zwei Rückseitenkontak¬ te und einen Vorderseitenkontakt aufweisen. Die Vorrichtung umfasst wenigstens einen zweiten optoelektronischen Halbleiterchip, welcher einen Vorderseitenkontakt und einen Rücksei¬ tenkontakt aufweist. Der Rückseitenkontakt des zweiten Halb- leiterchips und ein Rückseitenkontakt eines der ersten Halb¬ leiterchips sind über eine Verbindungsstruktur des Trägers elektrisch verbunden. Der Vorderseitenkontakt des zweiten Halbleiterchips und der Vorderseitenkontakt eines anderen der ersten Halbleiterchips sind über eine Kontaktstruktur elekt- risch verbunden. In dieser Ausgestaltung ist einer der ersten Halbleiterchips unter Verwendung eines Rückseitenkontakts, und ist ein anderer der ersten Halbleiterchips unter Verwen- dung eines Vorderseitenkontakts elektrisch an den zweiten Halbleiterchip angeschlossen. In this regard, according to a further embodiment, it is provided that the device comprises a plurality of first optoelectronic semiconductor chips, which are designed for flexible contacting and each have two rear side contacts and a front side contact. The device comprises at least a second optoelectronic semiconductor chip having a front side contact and a back print ¬ tenkontakt. The backside contact of the second semi-conductor chips, and a back contact of the first half ¬ semiconductor chip are electrically connected via a connection structure of the carrier. The front-side contact of the second semiconductor chip and the front-side contact of another of the first semiconductor chips are electrically connected via a contact structure. In this embodiment, one of the first semiconductor chips is using a backside contact, and another one of the first semiconductor chips is using a front side contact electrically connected to the second semiconductor chip.
Die Vorrichtung kann mit mehreren zweiten Halbleiterchips verwirklicht sein, wobei eine Verbindung mit den ersten Halb¬ leiterchips jeweils in der vorstehend beschriebenen Weise ausgebildet sein kann. Ferner kann eine elektrische Verbin¬ dung von ersten Halbleiterchips untereinander ausschließlich über deren Rückseitenkontakte erfolgen. Hierdurch können sämtliche Halbleiterchips der Vorrichtung in Reihe verbunden sein. Es kann des Weiteren vorgesehen sein, dass ein zweiter Halbleiterchip ebenfalls für ein flexibles Kontaktieren ausgebildet ist und zwei Rückseitenkontakte und einen Vordersei¬ tenkontakt aufweist. The apparatus may be realized with a plurality of second semiconductor chips, wherein a connection with the first half ¬ semiconductor chip may be formed in the manner described above. Furthermore, an electrical Verbin ¬-making of the first semiconductor chip can be made to each other only through their backside contacts. As a result, all semiconductor chips of the device can be connected in series. It may be provided further that a second semiconductor chip is also formed on a flexible contact and having two rear-side contacts, and a front side For ¬ tenkontakt.
Wie oben angedeutet wurde, kann ein für ein flexibles Kontak¬ tieren geeigneter optoelektronischer Halbleiterchip in Form eines Oberflächenemitters verwirklicht sein. Eine Vorrich¬ tung, für welche ein Aufbau wie vorstehend beschrieben vorge- sehen sein kann, kann ausschließlich mit Oberflächenemittern ausgebildet werden. Hierdurch kann das Erzielen einer hohen Leuchtdichte begünstigt werden. Denn Oberflächenemitter können einen wesentlichen Teil der erzeugten Strahlung über die Vorderseite bzw. eine vorderseitige Oberfläche nach oben ab- strahlen. Eine seitliche Abstrahlung mit der Folge einer lateralen Absorption von Strahlung an jeweils benachbarten Halbleiterchips kann demgegenüber vermieden werden. As indicated above, suitable for a flexible Kontakt ¬ animals optoelectronic semiconductor chip can be realized in the form of a surface emitter. A Vorrich ¬ tion, for which a structure as described above can be provided, can be formed exclusively with surface emitters. As a result, the achievement of a high luminance can be promoted. Because surface emitters can radiate a substantial part of the generated radiation over the front side or a front side surface upwards. A lateral radiation with the consequence of a lateral absorption of radiation at respectively adjacent semiconductor chips, on the other hand, can be avoided.
Für Vorrichtungen mit mehreren optoelektronischen Halbleiter- chips sind darüber hinaus weitere Ausgestaltungen denkbar. Beispielsweise können anstelle von Reihenverbindungen auch Parallelverbindungen, oder Kombinationen von Reihen- und Parallelverbindungen von Halbleiterchips vorgesehen sein. Eine Vorrichtung kann ferner mit dicht gepackten optoelektronischen Halbleiterchips verwirklicht werden, deren Halblei¬ terschichtenfolgen auf unterschiedlichen Halbleitermaterialien basieren. Hierdurch können die Halbleiterchips Licht- Strahlungen unterschiedlicher Wellenlängenbereiche bzw. Farben, zum Beispiel blau und rot, emittieren. Die Halbleiterchips können, abgesehen von den unterschiedlichen Halbleitermaterialien, ansonsten im Wesentlichen baugleich bzw. gemäß einer der oben beschriebenen und für eine flexible Kontaktie- rung geeigneten Ausführungsform ausgebildet sein. In addition, further embodiments are conceivable for devices with a plurality of optoelectronic semiconductor chips. For example, parallel connections, or combinations of series and parallel connections of semiconductor chips may be provided instead of series connections. A device can be realized with densely packed optoelectronic semiconductor chip further having semiconducting ¬ terschichtenfolgen based on different semiconductor materials. As a result, the semiconductor chips can Radiations of different wavelength ranges or colors, for example blue and red, emit. Apart from the different semiconductor materials, the semiconductor chips may otherwise be constructed substantially identically or in accordance with one of the embodiments described above and suitable for flexible contacting.
Es wird darauf hingewiesen, dass Merkmale und Details, welche oben in Bezug auf den Aufbau des optoelektronischen Halblei- terchips mit der flexiblen Kontaktierungsmöglichkeit genannt wurden, auch bei der Vorrichtung bzw. bei deren Ausführungsformen zur Anwendung kommen können. It should be noted that features and details which have been mentioned above with respect to the structure of the optoelectronic semiconductor chip with the flexible contacting possibility can also be used in the device or in its embodiments.
Die vorstehend erläuterten und/oder in den Unteransprüchen wiedergegebenen vorteilhaften Aus- und Weiterbildungen der Erfindung können - außer zum Beispiel in Fällen eindeutiger Abhängigkeiten oder unvereinbarer Alternativen - einzeln oder aber auch in beliebiger Kombination miteinander zur Anwendung kommen . The above-explained and / or reproduced in the dependent claims advantageous embodiments and refinements of the invention can - except for example in cases of clear dependencies or incompatible alternatives - individually or in any combination with each other are used.
Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung sowie die Art und Weise, wie diese erreicht werden, werden klarer und deutlicher verständlich in Zusammenhang mit der folgenden Beschreibung von Ausführungsbei- spielen, die im Zusammenhang mit den schematischen Zeichnungen näher erläutert werden. Es zeigen: The above-described characteristics, features and advantages of this invention, as well as the manner in which they are achieved, will become clearer and more clearly understood in connection with the following description of embodiments which will be described in connection with the schematic drawings. Show it:
Figur 1 eine vereinfachte seitliche Darstellung eines optoe¬ lektronischen Halbleiterchips, welcher zwei Vorderseitenkon- takte und einen Rückseitenkontakt aufweist, wobei einer derFigure 1 is a simplified side view of a optoe ¬ lektronischen semiconductor chips, which contacts two Vorderseitenkon- and having a rear-side contact, one of said
Vorderseitenkontakte und der Rückseitenkontakt elektrisch mit demselben Halbleiterbereich einer Halbleiterschichtenfolge des Halbleiterchips verbunden sind; Figuren 2 bis 4 seitliche Darstellungen möglicher Ausgestaltungen des optoelektronischen Halbleiterchips von Figur 1; Figur 5 eine AufSichtsdarstellung eines Trägers einer Leuchtvorrichtung mit Chippositionen optoelektronischer Halbleiterchips, für welche eine elektrische Reihenverbindung vorgese¬ hen ist; Front side contacts and the rear side contact are electrically connected to the same semiconductor region of a semiconductor layer sequence of the semiconductor chip; Figures 2 to 4 are side views of possible embodiments of the optoelectronic semiconductor chip of Figure 1; Figure 5 is a plan view of a carrier with a light emitting device chip positions optoelectronic semiconductor chip for which an electrical series connection is vorgese ¬ hen;
Figur 6 eine AufSichtsdarstellung einer Leuchtvorrichtung, umfassend auf einem Träger angeordnete optoelektronische Halbleiterchips mit einem Aufbau entsprechend Figur 1, deren Vorderseitenkontakte über Bonddrähte elektrisch verbunden sind; FIG. 6 shows a top view of a lighting device comprising optoelectronic semiconductor chips arranged on a carrier and having a structure corresponding to FIG. 1, the front side contacts of which are electrically connected via bonding wires;
Figur 7 eine seitliche Darstellung der Vorrichtung von Figur 6 zur Veranschaulichung eines Schichtaufbaus ; Figur 8 eine seitliche Darstellung der Vorrichtung von Figur 6, in welcher die elektrische Verbindung der Halbleiterchips über Bonddrähte veranschaulicht ist; Figure 7 is a side view of the device of Figure 6 illustrating a layered structure; FIG. 8 shows a side view of the device of FIG. 6, in which the electrical connection of the semiconductor chips via bonding wires is illustrated;
Figur 9 eine weitere seitliche Darstellung der Vorrichtung von Figur 6 zur Veranschaulichung eines alternativen Schichtaufbaus ; Figure 9 is another side view of the device of Figure 6 illustrating an alternative layer construction;
Figur 10 eine AufSichtsdarstellung einer weiteren Leuchtvorrichtung mit auf einem Träger angeordneten optoelektronischen Halbleiterchips, wobei optoelektronische Halbleiterchips ge¬ mäß Figur 1 mit weiteren optoelektronische Halbleiterchips kombiniert sind und eine elektrische Verbindung abwechselnd über Bonddrähte und Verbindungsstrukturen des Trägers herge¬ stellt ist; Figure 10 is a plan view of another light emitting device having disposed on a support optoelectronic semiconductor chip, said optoelectronic semiconductor chip ge ¬ Mäss Figure 1 are combined with other optoelectronic semiconductor chip and an electrical connection Herge ¬ is alternately via bonding wires and connecting structures of the carrier;
Figur 11 eine seitliche Darstellung der Vorrichtung von Figur 10 zur Veranschaulichung eines Schichtaufbaus ; Figure 11 is a side view of the apparatus of Figure 10 illustrating a layered structure;
Figuren 12 und 13 seitliche Darstellungen möglicher Ausges- taltungen der Leuchtvorrichtung von Figur 10 mit unterschiedlichen optoelektronischen Halbleiterchips, wobei die elektrische Verbindung der Halbleiterchips untereinander veranschau¬ licht ist; Figur 14 eine AufSichtsdarstellung einer weiteren Leuchtvorrichtung mit auf einem Träger angeordneten optoelektronischen Halbleiterchips, wobei optoelektronische Halbleiterchips ge- mäß Figur 1 mit weiteren optoelektronischen Halbleiterchips kombiniert sind und eine elektrische Verbindung sowohl über Bonddrähte als auch Verbindungsstrukturen des Trägers herge¬ stellt ist; Figur 15 eine seitliche Darstellung der Vorrichtung von Figur 14 zur Veranschaulichung eines Schichtaufbaus ; Figures 12 and 13 lateral views of possible Ausges- taltungen of the lighting device of Figure 10 with different optoelectronic semiconductor chip, wherein the electrical connection of the semiconductor chips to each other is illustrated ¬ light; Figure 14 is a plan view of another light emitting device having disposed on a support optoelectronic semiconductor chip, said optoelectronic semiconductor chip 1 are combined with other optoelectronic semiconductor chips ACCORDING and an electrical connection Herge ¬ provides both via bonding wires and connecting structures of the carrier; Figure 15 is a side view of the device of Figure 14 illustrating a layered structure;
Figur 16 eine seitliche Darstellung einer möglichen Ausgestaltung der Leuchtvorrichtung von Figur 14, wobei die elekt- rische Verbindung von Halbleiterchips untereinander veranschaulicht ist; FIG. 16 shows a side view of a possible embodiment of the lighting device of FIG. 14, wherein the electrical connection of semiconductor chips to one another is illustrated;
Figur 17 eine AufSichtsdarstellung eines Halbleiterchips mit mehreren Vorderseitenkontakten; FIG. 17 is an elevational view of a semiconductor chip having a plurality of front side contacts;
Figur 18 eine vereinfachte seitliche Darstellung eines optoe¬ lektronischen Halbleiterchips, welcher zwei Rückseitenkontakte und einen Vorderseitenkontakt aufweist, wobei einer der Rückseitenkontakte und der Vorderseitenkontakt elektrisch mit demselben Halbleiterbereich einer Halbleiterschichtenfolge des Halbleiterchips verbunden sind; Figure 18 comprises a simplified side view of a optoe ¬ lektronischen semiconductor chips, which has two rear-side contacts, and a front contact, wherein one of the rear-side contacts and the front side contact are electrically connected to the same semiconductor region of a semiconductor layer sequence of the semiconductor chip;
Figuren 19 bis 21 seitliche Darstellungen möglicher Ausgestaltungen des optoelektronischen Halbleiterchips von Figur 18; Figures 19 to 21 are side views of possible embodiments of the optoelectronic semiconductor chip of Figure 18;
Figur 22 eine AufSichtsdarstellung einer Leuchtvorrichtung, umfassend auf einem Träger angeordnete optoelektronische Halbleiterchips mit einem Aufbau entsprechend Figur 18, deren Rückseitenkontakte über Verbindungsstrukturen des Trägers elektrisch verbunden sind; Figur 23 eine seitliche Darstellung der Vorrichtung von Figur 22 zur Veranschaulichung eines Schichtaufbaus ; FIG. 22 shows a top view of a lighting device, comprising optoelectronic semiconductor chips arranged on a carrier and having a structure according to FIG. 18, whose rear side contacts are electrically connected via connecting structures of the carrier; Figure 23 is a side view of the device of Figure 22 illustrating a layered structure;
Figur 24 eine seitliche Darstellung der Vorrichtung von Figur 22, in welcher die elektrische Verbindung der Halbleiterchips über Verbindungsstrukturen des Trägers veranschaulicht ist; FIG. 24 shows a side view of the device of FIG. 22, in which the electrical connection of the semiconductor chips via connecting structures of the carrier is illustrated;
Figur 25 eine AufSichtsdarstellung einer weiteren Leuchtvorrichtung mit auf einem Träger angeordneten optoelektronischen Halbleiterchips, wobei optoelektronische Halbleiterchips ge¬ mäß Figur 18 mit weiteren optoelektronische Halbleiterchips kombiniert sind und eine elektrische Verbindung abwechselnd über Verbindungsstrukturen des Trägers und Bonddrähte herge¬ stellt ist; Figure 25 is a plan view of another light emitting device having disposed on a support optoelectronic semiconductor chip, said optoelectronic semiconductor chip ge ¬ Mäss figure 18 are combined with other optoelectronic semiconductor chip and an electrical connection Herge ¬ is alternately connecting structures of the carrier and bonding wires;
Figuren 26 und 27 seitliche Darstellungen möglicher Ausgestaltungen der Leuchtvorrichtung von Figur 25 mit unterschiedlichen optoelektronischen Halbleiterchips, wobei die elektrische Verbindung der Halbleiterchips untereinander veranschau- licht ist; Figures 26 and 27 are side views of possible embodiments of the lighting device of Figure 25 with different optoelectronic semiconductor chips, wherein the electrical connection of the semiconductor chips is illustrated with each other;
Figur 28 eine AufSichtsdarstellung einer weiteren Leuchtvorrichtung mit auf einem Träger angeordneten optoelektronischen Halbleiterchips, wobei optoelektronische Halbleiterchips ge- mäß Figur 18 mit weiteren optoelektronische Halbleiterchips kombiniert sind und eine elektrische Verbindung sowohl über Verbindungsstrukturen des Trägers als auch Bonddrähte herge¬ stellt ist; Figur 29 eine seitliche Darstellung einer möglichen Ausgestaltung der Leuchtvorrichtung von Figur 28, wobei die elektrische Verbindung der Halbleiterchips untereinander veranschaulicht ist; Figur 30 eine vereinfachte seitliche Darstellung eines weite¬ ren optoelektronischen Halbleiterchips, welcher im Vergleich zu dem Halbleiterchip von Figur 18 mehrere Vorderseitenkontakte aufweist; und Figur 31 eine Darstellung einer Rückseite eines optoelektro¬ nischen Halbleiterchips mit mehreren Rückseitenkontakten. Auf der Grundlage der folgenden schematischen Figuren wird ein Konzept beschrieben, mit dessen Hilfe sich Anordnungen optoelektronischer Halbleiterchips für Leuchtvorrichtungen auf platzsparende und flexible Weise verwirklichen lassen. Zu diesem Zweck kommt eine Bauform eines optoelektronischen Halbleiterchips zum Einsatz, welche für ein flexibles Kontak¬ tieren geeignet ist. Hierbei ist ein Halbleiterbereich einer Halbleiterschichtenfolge elektrisch mit Anschlusskontakten des Halbleiterchips verbunden, welche auf unterschiedlichen Seiten des Halbleiterchips angeordnet sind. Dadurch kann wahlweise einer der Kontakte zum Herstellen eines elektrischen Anschlusses zu dem betreffenden Halbleiterbereich genutzt werden. Figure 28 is a plan view of another light emitting device having disposed on a support optoelectronic semiconductor chip, said optoelectronic semiconductor chip figure 18 are combined with other optoelectronic semiconductor chip ACCORDING and an electrical connection is both connection structures of the carrier and bond wires Herge ¬ represents; Figure 29 is a side view of a possible embodiment of the lighting device of Figure 28, wherein the electrical connection of the semiconductor chips is illustrated with each other; FIG. 30 shows a simplified side view of a further optoelectronic semiconductor chip, which has several front side contacts in comparison to the semiconductor chip of FIG. and Figure 31 is an illustration of a back side of an opto-electro ¬ African semiconductor chip having a plurality of back contacts. On the basis of the following schematic figures, a concept is described by means of which arrangements of optoelectronic semiconductor chips for lighting devices can be realized in a space-saving and flexible manner. For this purpose, a design of an optoelectronic semiconductor chip is used, which is suitable for flexible Kontak ¬ animals. Here, a semiconductor region of a semiconductor layer sequence is electrically connected to connection contacts of the semiconductor chip, which are arranged on different sides of the semiconductor chip. As a result, optionally one of the contacts can be used for establishing an electrical connection to the relevant semiconductor region.
Die in den Figuren gezeigten und im Folgenden beschriebenen Ausführungsformen können mit Hilfe von aus der Halbleitertechnik und aus der Fertigung optoelektronischer Halbleiterchips und optoelektronischer Vorrichtungen bekannter Prozesse hergestellt werden. Auch können in diesem Gebiet übliche Ma¬ terialien zum Einsatz kommen, so dass hierauf nur teilweise eingegangen wird. In gleicher Weise ist es denkbar, dass neben gezeigten und beschriebenen Komponenten und Strukturen weitere Komponenten, Strukturen und/oder Schichten, insbesondere bei den Halbleiterchips, vorliegen können. Es wird fer¬ ner darauf hingewiesen, dass die Figuren lediglich schemati- scher Natur sind und nicht maßstabsgetreu sind. In diesemThe embodiments shown in the figures and described below can be produced by means of semiconductor processes and the production of optoelectronic semiconductor chips and optoelectronic devices of known processes. Customary Ma ¬ terialien can be used, so that is then only partially received in the area. In the same way, it is conceivable that, in addition to the components and structures shown and described, further components, structures and / or layers may be present, in particular in the case of the semiconductor chips. It is fer ¬ ner noted that the figures are only of schematic nature and are not to scale. In this
Sinne können in den Figuren gezeigte Komponenten und Strukturen zum besseren Verständnis übertrieben groß oder verkleinert dargestellt sein. Figur 1 zeigt eine stark vereinfachte seitliche Darstellung eines optoelektronischen Halbleiterchips 100, welcher zum Erzeugen einer elektromagnetischen Strahlung ausgebildet ist. Der Halbleiterchip 100 kann insbesondere ein Leuchtdiodenchip zum Erzeugen einer Lichtstrahlung sein. Der Halbleiterchip 100 weist eine Vorderseite 105 und eine hierzu entgegen ge¬ setzte Rückseite 106 auf. Über die Vorderseite 105 kann der Halbleiterchip 100 im Betrieb bei Zufuhr von elektrischer Energie einen wesentlichen Teil der Strahlung abgeben. Zum Kontaktieren und dadurch Ermöglichen eines Anlegens einer elektrischen Spannung weist der Halbleiterchip 100 mehrere Anschlusskontakte 101, 102, 103 auf. Im Bereich der Vorder¬ seite 105 sind zwei Kontakte 101, 102 angeordnet, welche so- mit Vorderseitenkontakte 101, 102 des Halbleiterchips 100 darstellen. Im Bereich der Rückseite 106 ist ein weiterer Kontakt 103 angeordnet, welcher somit ein Rückseitenkontakt 103 ist. Für das Erzeugen der Lichtstrahlung weist der Halbleiterchip 100 eine Halbleiterschichtenfolge 120 mit einer aktiven Zone 125 auf. Die aktive Zone 125 ist zwischen zwei Halbleiterbe¬ reichen 121, 122 mit unterschiedlichen Leitfähigkeitstypen angeordnet (nicht in Figur 1 gezeigt, vgl. die Ausgestaltun- gen der Figuren 2 bis 4) . Im Folgenden werden die beidseitig der aktiven Zone 125 angeordneten Halbleiterbereiche 121, 122 auch als erster Halbleiterbereich 121 und zweiter Halbleiterbereich 122 bezeichnet. Einer der beiden Halbleiterbereiche 121, 122 ist n-leitend, und der andere der beiden Halbleiter- bereiche 121, 122 ist p-leitend. Die aktive Zone 125, in wel¬ cher die Strahlung im Betrieb des Halbleiterchips 100 erzeugt wird, kann einen p-n-Übergang, oder auch eine andere zur Strahlungserzeugung geeignete Struktur, zum Beispiel eine Mehrfachquantentopfstruktur, aufweisen. Die Halbleiterschich- tenfolge 120 kann auf einem III-V-Verbindungshalbleiter- material basieren. For the sake of clarity, components and structures shown in the figures may be exaggerated or oversized for clarity. FIG. 1 shows a greatly simplified lateral representation of an optoelectronic semiconductor chip 100, which is designed to generate electromagnetic radiation. The semiconductor chip 100 may in particular be a light-emitting diode chip to generate a light radiation. The semiconductor chip 100 has a front 105 and a thereto opposite ge ¬ put back side 106. Via the front side 105, the semiconductor chip 100 can emit a substantial part of the radiation during operation when electrical energy is supplied. For contacting and thereby enabling the application of an electrical voltage, the semiconductor chip 100 has a plurality of connection contacts 101, 102, 103. In the region of the front ¬ page 105, two contacts 101, 102 are arranged, which constitute so-using front-side contacts 101, 102 of the semiconductor chip 100th In the area of the rear side 106, a further contact 103 is arranged, which is thus a rear-side contact 103. For generating the light radiation, the semiconductor chip 100 has a semiconductor layer sequence 120 with an active zone 125. The active zone 125 is arranged between two semiconductor regions 121, 122 with different conductivity types (not shown in FIG. 1, compare the embodiments of FIGS. 2 to 4). In the following, the semiconductor regions 121, 122 arranged on both sides of the active zone 125 are also referred to as first semiconductor region 121 and second semiconductor region 122. One of the two semiconductor regions 121, 122 is n-type, and the other of the two semiconductor regions 121, 122 is p-type. The active zone 125, in wel ¬ cher the radiation is generated in the operation of the semiconductor chip 100 may comprise a p-n junction, or any other suitable structure for generating radiation, for example a multiple quantum well structure have. The semiconductor layer sequence 120 may be based on a III-V compound semiconductor material.
Für das Erzeugen der Strahlung wird eine elektrische Spannung an die Halbleiterschichtenfolge 120 bzw. an den ersten und zweiten Halbleiterbereich 121, 122 angelegt, um einen elektrischen Stromfluss durch die Halbleiterschichtenfolge 120 und damit durch die aktive Zone 125 hervorzurufen. Dies kann mit Hilfe der in Figur 1 gezeigten Kontakte 101, 102, 103 des Halbleiterchips 100 verwirklicht werden, über welche ein elektrischer Anschluss zu den unterschiedlichen Halbleiterbereichen 121, 122 herstellbar ist. Die Kontakte 101, 102, 103 können aus einem metallischen Material ausgebildet sein, und in Form von Kontaktflächen vorliegen. For the generation of the radiation, an electrical voltage is applied to the semiconductor layer sequence 120 or to the first and second semiconductor region 121, 122 in order to cause an electric current flow through the semiconductor layer sequence 120 and thus through the active zone 125. This can be done with the aid of the contacts 101, 102, 103 shown in FIG Semiconductor chips 100 are realized, via which an electrical connection to the different semiconductor regions 121, 122 can be produced. The contacts 101, 102, 103 may be formed of a metallic material, and in the form of contact surfaces.
Bei dem Halbleiterchip 100 ist der vorderseitige Kontakt 101 elektrisch mit dem ersten Halbleiterbereich 121 verbunden. Der andere vorderseitige Kontakt 102 ist elektrisch mit dem zweiten Halbleiterbereich 122 verbunden. Die Vorderseitenkontakte 101, 102 werden im Folgenden auch als erster Kontakt 101 und zweiter Kontakt 102 bezeichnet. Der Rückseitenkontakt 103 ist ebenfalls elektrisch mit dem ersten Halbleiterbereich 121 verbunden. Der Kontakt 103 wird im Folgenden als dritter Kontakt bzw. Zusatzkontakt 103 bezeichnet. In the semiconductor chip 100, the front-side contact 101 is electrically connected to the first semiconductor region 121. The other front-side contact 102 is electrically connected to the second semiconductor region 122. The front-side contacts 101, 102 are also referred to below as first contact 101 and second contact 102. The backside contact 103 is also electrically connected to the first semiconductor region 121. The contact 103 is referred to below as the third contact or additional contact 103.
In Figur 1, aber auch in anderen Figuren, ist die Zugehörigkeit bzw. elektrische Verbindung von Kontakten und Halblei¬ terbereichen und damit die Polarität der Kontakte anhand von unterschiedlichen Darstellungen der Kontakte, vorliegend inIn Figure 1, but also in other figures, is the affiliation or electrical connection of contacts and Halblei ¬ terbereichen and thus the polarity of the contacts based on different representations of the contacts, present in
Form einer schraffierten oder nicht schraffierten Kontaktdarstellung, veranschaulicht. Sofern der erste Halbleiterbereich 121 n-leitend und der zweite Halbleiterbereich 122 p-leitend sind, können die Kontakte 101, 103 n-Kontakte, und kann der Kontakt 102 ein p-Kontakt sein. Alternativ kann eine inverse Ausgestaltung mit umgekehrten Leitfähigkeiten und damit Polaritäten der Kontakte 101, 102, 103 vorgesehen sein. Shape of a hatched or not hatched contact representation illustrated. If the first semiconductor region 121 is n-type and the second semiconductor region 122 is p-type, the contacts 101, 103 may be n-type contacts, and the contact 102 may be a p-type contact. Alternatively, an inverse embodiment with reversed conductivities and thus polarities of the contacts 101, 102, 103 may be provided.
Der Aufbau des Halbleiterchips 100 ermöglicht eine Kontaktie- rung über den ersten Kontakt 101 und den zweiten Kontakt 102 oder über den dritten Kontakt 103 und den zweiten Kontakt 102. Ein Kontaktieren zum Herstellen eines elektrischen Anschlusses zu dem ersten Halbleiterbereich 121 kann wahlweise über den vorderseitigen Kontakt 101 oder den rückseitigen zu- sätzlichen Kontakt 103 erfolgen. Der Halbleiterchip 100 bietet daher eine hohe Flexibilität in Bezug auf eine Verwendung bzw. Verdrahtung in einer Leuchtvorrichtung. Ferner kann eine Chipanordnung mit einer hohen Packungsdichte verwirklicht werden . The structure of the semiconductor chip 100 makes it possible to make contact via the first contact 101 and the second contact 102 or via the third contact 103 and the second contact 102. Contacting for establishing an electrical connection to the first semiconductor region 121 can optionally take place via the front-side contact 101 or the back additional contact 103. The semiconductor chip 100 therefore offers a high flexibility with regard to a wiring in a lighting device. Furthermore, a Chip assembly can be realized with a high packing density.
Anhand der folgenden Figuren 2 bis 4 werden mögliche Ausges- taltungen des Halbleiterchips 100 näher beschrieben. Hierbei kann es sich jeweils um Oberflächenemitter handeln. Es wird darauf hingewiesen, dass Merkmale und Details, welche in Be¬ zug auf eine Ausgestaltung genannt werden, auch in Bezug auf andere Ausgestaltungen zutreffen können. Possible embodiments of the semiconductor chip 100 will be described in more detail with reference to the following FIGS. 2 to 4. These may each be surface emitters. It should be noted that features and details, which are called in Be ¬ train on a configuration may also apply in relation to other embodiments.
Figur 2 zeigt eine seitliche Darstellung einer möglichen Ausführungsform eines Halbleiter- bzw. Leuchtdiodenchips 111, welche für den Halbleiterchip 100 von Figur 1 in Betracht kommen kann. Der Halbleiterchip 111 weist die oben bereits erwähnte Halbleiterschichtenfolge 120 mit dem ersten Halblei¬ terbereich 121, dem zweiten Halbleiterbereich 122 und der dazwischen angeordneten aktiven Zone 125 auf. Die vorderseitig vorgesehene Halbleiterschichtenfolge 120 ist in Form eines Halbleiterkörpers strukturiert, und ist mit dem zweiten Halb- leiterbereich 122 auf einer elektrisch leitfähigen Stromauf- weitungsschicht 133 angeordnet. Die Stromaufweitungsschicht 133 kontaktiert den zweiten Halbleiterbereich 122. Auf der Stromaufweitungsschicht 133 ist seitlich neben der Halblei¬ terschichtenfolge 120 der vorderseitige zweite Kontakt 102 angeordnet. FIG. 2 shows a side view of a possible embodiment of a semiconductor or light-emitting diode chip 111, which may be considered for the semiconductor chip 100 of FIG. The semiconductor chip 111 has the above-mentioned semiconductor layer sequence 120 with the first semiconducting ¬ ders 121, the second semiconductor region 122 and the interposed active zone 125th The semiconductor layer sequence 120 provided on the front side is structured in the form of a semiconductor body, and is arranged with the second semiconductor region 122 on an electrically conductive current spreading layer 133. The current spreading layer 133 contacts the second semiconductor region 122. In the current spreading layer 133 of the second front-side contact 102 is arranged laterally next to the semiconducting ¬ terschichtenfolge 120th
Der Halbleiterchip 111 weist des Weiteren eine Durchkontaktierung 135 auf. Für die Durchkontaktierung 135 ist eine sich vertikal durch die Stromaufweitungsschicht 133, den zweiten Halbleiterbereich 122, die aktive Zone 125 und in den ersten Halbleiterbereich 121 hinein erstreckende Ausnehmung ausgebildet, welche am Rand mit einer Isolationsschicht 132, und mit einer von der Isolationsschicht 132 umgebenen elektrisch leitfähigen Schicht 131 verfüllt ist. Die leitfähige Schicht 131 kontaktiert den ersten Halbleiterbereich 121. Außerhalb der Durchkontaktierung 135 liegen die Stromaufweitungsschicht 133, die Isolationsschicht 132 und die leitfähige Schicht 131 übereinander in Form eines Schichtenstapels vor. Es ist mög- lieh, den Halbleiterchip 111 mit mehreren lateral nebeneinander angeordneten Durchkontaktierungen 135 zu verwirklichen. The semiconductor chip 111 further includes a via 135. For the via 135, a recess extending vertically through the current spreading layer 133, the second semiconductor region 122, the active region 125 and into the first semiconductor region 121 is formed, which is peripherally surrounded by an insulating layer 132 and by an insulating layer 132 conductive layer 131 is filled. The conductive layer 131 contacts the first semiconductor region 121. Outside the via 135, the current spreading layer 133, the insulating layer 132, and the conductive layer 131 are superimposed in the form of a layer stack. It is possible lent to realize the semiconductor chip 111 with a plurality of laterally juxtaposed vias 135.
Wie des Weiteren in Figur 2 gezeigt ist, weist die leitfähige Schicht 131 seitlich neben der Halbleiterschichtenfolge 120 einen freiliegenden Teilbereich auf, auf welchem der vorderseitige erste Kontakt 101 angeordnet ist. Die leitfähige Schicht 131 ist ferner auf einem elektrisch leitfähigen Substrat 130 angeordnet. Es ist möglich, dass zwischen der As further shown in FIG. 2, the conductive layer 131 laterally adjacent to the semiconductor layer sequence 120 has an exposed portion on which the front-side first contact 101 is arranged. The conductive layer 131 is further disposed on an electrically conductive substrate 130. It is possible that between the
Schicht 131 und dem Substrat 130 eine zusätzliche elektrisch leitfähige Verbindungsschicht angeordnet ist (nicht darge¬ stellt) . Auf dem Substrat 130 ist rückseitig der dritte Kon¬ takt 103 angeordnet. Das leitfähige Substrat 130 kann ein do¬ tiertes Halbleitermaterial aufweisen. Die leitfähigen Schich- ten 131, 133 können aus geeigneten elektrisch leitfähigen Materialien, zum Beispiel metallischen Materialien oder dotierten Halbleitermaterialien, ausgebildet sein. Layer 131 and the substrate 130, an additional electrically conductive connection layer is disposed (not Darge ¬ asserted). On the substrate 130, the third Kon ¬ clock 103 is arranged on the back. The conductive substrate 130 may comprise a do ¬ patented semiconductor material. The conductive layers 131, 133 may be formed from suitable electrically conductive materials, for example metallic materials or doped semiconductor materials.
Anhand von Figur 2 wird die elektrische Verbindung zwischen den unterschiedlichen Halbleiterbereichen 121, 122 der Halbleiterschichtenfolge 120 und den zugeordneten Kontakten 101, 102, 103 deutlich. Der zweite Kontakt 102 ist über die StromaufWeitungsschicht 133 elektrisch mit dem zweiten Halbleiterbereich 122 verbunden. Der erste Kontakt 101 ist über die leitfähige Schicht 131 und die Durchkontaktierung 135 elekt¬ risch mit dem ersten Halbleiterbereich 121 verbunden. Der dritte Kontakt 103 ist über das leitfähige Substrat 130, die leitfähige Schicht 131 und die Durchkontaktierung 135 an den ersten Halbleiterbereich 121 angeschlossen. Durch die Positi- onierung des ersten und zweiten Kontakts 101, 102 seitlich neben der Halbleiterschichtenfolge 120 kann eine Abschattung bzw. Absorption einer aus der Halbleiterschichtenfolge 120 austretenden Strahlung vermieden werden. Bei dem Halbleiterchip 111 sind die Kontakte 101, 102, 103 über Komponenten wie das Substrat 130, die Durchkontaktierung 135 und entsprechende Schichten 131, 133 elektrisch mit den zugehörigen Halbleiterbereichen 121, 122 der Halbleiter- schichtenfolge 120 verbunden. Möglich sind jedoch auch unmit¬ telbare elektrische Verbindungen, wie es in den folgenden Ausgestaltungen der Fall ist. Figur 3 zeigt eine seitliche Darstellung einer weiteren Ausführungsform eines Halbleiterchips 112, welche für den Halb¬ leiterchip 100 von Figur 1 in Betracht kommen kann. Bei dem Halbleiterchip 112 ist die Halbleiterschichtenfolge 120 mit dem ersten Halbleiterbereich 121 auf einem elektrisch leitfä- higen Substrat 130 angeordnet. Es liegt eine im Vergleich zu Figur 2 umgekehrte Anordnung der Halbleiterbereiche 121, 122 vor. Die Halbleiterschichtenfolge 120 besitzt eine Stufen¬ form. Hierdurch weisen der erste Halbleiterbereich 121 und der zweite Halbleiterbereich 122 für eine vorderseitige Kon- taktierung zugängige Teilbereiche auf. In diesen Bereichen sind der erste und zweite Kontakt 101, 102 direkt auf dem ersten und zweiten Halbleiterbereich 121, 122 angeordnet, so dass diese unmittelbar von den Kontakten 101, 102 kontaktiert werden. Zwischen der Halbleiterschichtenfolge 120 und dem Substrat 130 kann eine elektrisch leitfähige Verbindungs¬ schicht vorgesehen sein (nicht dargestellt) . Auf dem leitfä¬ higen Substrat 130 ist rückseitig der dritte Kontakt 103 an¬ geordnet. Der Kontakt 103 ist über das leitfähige Substrat 130 elektrisch mit dem ersten Halbleiterbereich 121 verbun- den. Based on FIG. 2, the electrical connection between the different semiconductor regions 121, 122 of the semiconductor layer sequence 120 and the associated contacts 101, 102, 103 becomes clear. The second contact 102 is electrically connected to the second semiconductor region 122 via the current spreading layer 133. The first contact 101 is connected elekt ¬ centrally over the conductive layer 131 and the via hole 135 with the first semiconductor region 121st The third contact 103 is connected to the first semiconductor region 121 via the conductive substrate 130, the conductive layer 131 and the via 135. By positioning the first and second contacts 101, 102 laterally next to the semiconductor layer sequence 120, shading or absorption of a radiation emerging from the semiconductor layer sequence 120 can be avoided. In the case of the semiconductor chip 111, the contacts 101, 102, 103 are electrically connected to the associated semiconductor regions 121, 122 of the semiconductor device via components such as the substrate 130, the via 135 and corresponding layers 131, 133. layer sequence 120 connected. But are also possible UNMIT ¬ nent electrical connections, as is the case in the following configurations. Figure 3 shows a side view of another embodiment of a semiconductor chip 112, which may come into consideration for the half ¬ semiconductor chip 100 of FIG. 1 In the semiconductor chip 112, the semiconductor layer sequence 120 with the first semiconductor region 121 is arranged on an electrically conductive substrate 130. There is a reverse arrangement of the semiconductor regions 121, 122 compared to FIG. The semiconductor layer sequence 120 has a stepped ¬ form. This point of the first semiconductor region 121 and the second semiconductor region 122 for clocking of zugängige a front con- partial regions. In these areas, the first and second contacts 101, 102 are arranged directly on the first and second semiconductor regions 121, 122, so that they are contacted directly by the contacts 101, 102. Between the semiconductor layer sequence 120 and the substrate 130 may be an electrically conductive interconnect layer provided ¬ (not shown). On the leitfä ¬ higen substrate 130, the third contact 103 is rear ¬ ordered. The contact 103 is electrically connected to the first semiconductor region 121 via the conductive substrate 130.
Figur 4 zeigt eine seitliche Darstellung einer weiteren Ausführungsform eines Halbleiterchips 113, welche für den Halb¬ leiterchip 100 von Figur 1 vorgesehen sein kann. Die Halblei- terschichtenfolge 120 des Halbleiterchips 113 ist ebenfalls mit dem ersten Halbleiterbereich 121 auf einem elektrisch leitfähigen Substrat 130 angeordnet. Vorderseitig ist der zweite Kontakt 102 direkt auf dem zweiten Halbleiterbereich 122 der Halbleiterschichtenfolge 120 angeordnet. Zwischen der Halbleiterschichtenfolge 120 und dem Substrat 130 kann eine elektrisch leitfähige Verbindungsschicht vorgesehen sein (nicht dargestellt) . Auf dem leitfähigen Substrat 130 ist rückseitig der dritte Kontakt 103 angeordnet. Der Kontakt 103 ist über das leitfähige Substrat 130 elektrisch mit dem ers¬ ten Halbleiterbereich 121 verbunden. Figure 4 shows a side view of another embodiment of a semiconductor chip 113 which can be provided for the semi-conductor chip ¬ 100 of FIG. 1 The semiconductor layer sequence 120 of the semiconductor chip 113 is likewise arranged with the first semiconductor region 121 on an electrically conductive substrate 130. On the front side, the second contact 102 is arranged directly on the second semiconductor region 122 of the semiconductor layer sequence 120. Between the semiconductor layer sequence 120 and the substrate 130, an electrically conductive connection layer may be provided (not shown). On the conductive substrate 130, the third contact 103 is arranged on the rear side. The contact 103 is electrically connected via the conductive substrate 130 to the ERS ¬ th semiconductor region 121st
Der Halbleiterchip 113 weist ferner eine Durchkontaktierung 155 auf. Für die Durchkontaktierung 155 ist eine sich verti¬ kal durch den zweiten Halbleiterbereich 122, die aktive Zone 125 und in den ersten Halbleiterbereich 121 hinein erstreckende Ausnehmung ausgebildet, welche am Rand mit einer Iso¬ lationsschicht 152 und mit einer von der Isolationsschicht 152 umgebenen elektrisch leitfähigen Schicht 151, zum Beispiel aus einem metallischen Material, verfüllt ist. Die leitfähige Schicht 151 kontaktiert den ersten Halbleiterbe¬ reich 121. Außerhalb der Durchkontaktierung 155 bzw. im Bereich der Vorderseite 105 weist die Isolationsschicht 152 ei- nen seitlich auskragenden Teilbereich auf. In diesem Bereich und auf der Isolationsschicht 152 ist der erste Kontakt 101 angeordnet. Der erste Kontakt 101 kann, wie in Figur 4 ange¬ deutet ist, ein Teilbereich der leitfähigen Schicht 151 sein. Es ist jedoch auch möglich, den Kontakt 101 in Form einer se- paraten, mit der Schicht 151 verbundenen Schicht auszubilden. Über die Durchkontaktierung 155 ist der erste Kontakt 101 an den ersten Halbleiterbereich 121 angeschlossen. The semiconductor chip 113 further has a via 155. For the via hole 155 is located verti ¬ kal through the second semiconductor region 122, the active region is formed 125 and into the first semiconductor region 121 extending recess which with an iso ¬ lationsschicht at the edge 152, and electrically conductive with a region surrounded by the insulating layer 152 Layer 151, for example made of a metallic material, is filled. The conductive layer 151 contacts the first Halbleiterbe ¬ rich 121. Outside of the via 155 or in the region of the front face 105 comprises the insulating layer 152 NEN egg laterally projecting partial region. In this area and on the insulating layer 152, the first contact 101 is arranged. The first contact 101 may, as is indicated in FIG ¬ 4 is to be a portion of the conductive layer 151st However, it is also possible to form the contact 101 in the form of a separate layer connected to the layer 151. Via the via 155, the first contact 101 is connected to the first semiconductor region 121.
Der Aufbau des Halbleiterchips 100 von Figur 1, für welchen die Ausgestaltungen der Figuren 2 bis 4 oder auch andere Ausgestaltungen in Betracht kommen können, ermöglicht es, eine Leuchtvorrichtung auf flexible Art und Weise mit eng nebeneinander angeordneten Halbleiterchips zu verwirklichen. Mögliche Ausgestaltungen werden im Folgenden näher beschrieben. The structure of the semiconductor chip 100 of FIG. 1, for which the embodiments of FIGS. 2 to 4 or other embodiments can be considered, makes it possible to realize a lighting device in a flexible manner with closely adjacent semiconductor chips. Possible embodiments are described in more detail below.
Hierbei kommt jeweils, wie in der AufSichtsdarstellung von Figur 5 gezeigt ist, ein Träger 160 für einundzwanzig optoelektronische Halbleiterchips zum Einsatz. Diese werden in Form einer Matrix angeordnet, wie anhand von Chippositionen 168 angedeutet ist. Da ungehäuste Chips zum Einsatz kommen, kann die Vorrichtung als Package oder auch COB-Package (Chip- on-Board) bezeichnet werden. Die Chips sind relativ nahe zu¬ einander positioniert, wodurch die Vorrichtung eine hohe Leistung und Leuchtdichte besitzen kann. Des Weiteren sind die Chips platzsparend bzw. in direkter Weise in Reihe elekt¬ risch miteinander verbunden. Die Reihenverbindung besitzt einen in Figur 5 anhand eines Pfeils angedeuteten mäanderförmi- gen Verlauf, und erstreckt sich zwischen zwei mit „+" und gekennzeichneten und an den Enden der Reihe vorliegenden Chips . Here, in each case, as shown in the AufSichtsdarstellung of Figure 5, a carrier 160 for twenty-one optoelectronic semiconductor chips is used. These are arranged in the form of a matrix, as indicated by chip positions 168. Since unpackaged chips are used, the device can be referred to as a package or COB package (chip-on-board). The chips are placed relatively close to each other ¬, making the device a high Can have power and luminance. Furthermore, the chips are space-saving or directly connected in series in series elekt ¬ risch. The row connection has a meandering course indicated in FIG. 5 by an arrow, and extends between two chips marked "+" and at the ends of the row.
Figur 6 zeigt eine AufSichtsdarstellung einer Leuchtvorrich- tung 191, bei welcher auf einem Träger 160 (lediglich) optoelektronische Halbleiterchips 100 von Figur 1 angeordnet und über Bonddrähte 165 elektrisch miteinander verbunden sind. Ein dazugehöriger seitlicher Schichtaufbau ist in Figur 7 gezeigt. Der Träger 160 weist ein Basissubstrat 161, zum Bei- spiel aus einem keramischen Material oder einem metallischen Material wie Kupfer, und eine großflächige Isolationsschicht 162 auf. Die Halbleiterchips 100 sind auf der Isolation 162 angeordnet, und können zum Beispiel unter Verwendung eines nicht gezeigten Klebstoffs hierauf befestigt sein. FIG. 6 shows a top view of a luminous device 191, in which (only) optoelectronic semiconductor chips 100 of FIG. 1 are arranged on a carrier 160 and electrically connected to one another via bonding wires 165. An associated lateral layer structure is shown in FIG. The carrier 160 has a base substrate 161, for example made of a ceramic material or a metallic material such as copper, and a large-area insulating layer 162. The semiconductor chips 100 are disposed on the insulation 162, and may be attached thereto using, for example, an adhesive, not shown.
Die Reihenverbindung der Halbleiterchips 100 bei der Vorrichtung 191 über die Bonddrähte 165 ist ausschnittsweise in Fi¬ gur 8 veranschaulicht. Der in Figur 8 links angeordnete Halb¬ leiterchip 100 ist der in Figur 6 mit „+"gekennzeichnete Chip 100. In Figur 8 ist abweichend von der AufSichtsdarstellung von Figur 6 eine sich lediglich in eine Richtung erstreckende Anordnung nebeneinander positionierter Chips 100 gezeigt. Eine solche Darstellung ist auch für weiter unten beschriebene Vorrichtungen gewählt. The series connection of the semiconductor chips 100 in the device 191 via the bonding wires 165 is illustrated in detail in FIG. 8. The arranged on the left in Figure 8 Half ¬ semiconductor chip 100 is the chip marked in Figure 6 with "+" 100. In figure 8 is different from the top view of Figure 6 a merely extending in a direction of arrangement next to each other positioned chip 100 is shown. Such Representation is also chosen for devices described below.
Anhand von Figur 8 wird deutlich, dass über die Bonddrähte 165 jeweils ein vorderseitiger erster Kontakt 101 und ein vorderseitiger zweiter Kontakt 102 zweier benachbarter Halbleiterchips 100 direkt verbunden sind. Hierdurch sind jeweils n-leitende und p-leitende Halbleiterbereiche benachbarterIt is clear from FIG. 8 that a front-side first contact 101 and a front-side second contact 102 of two adjacent semiconductor chips 100 are directly connected via the bonding wires 165. As a result, in each case n-type and p-type semiconductor regions are adjacent
Halbleiterchips 100 in Reihe geschaltet. Die Halbleiterchips 100 können zum Beispiel einen n-leitenden ersten Halbleiterbereich 121 und einen p-leitenden zweiten Halbleiterbereich 122 aufweisen, wodurch jeweils ein n-Kontakt 101 an einen p- Kontakt 102 angeschlossen ist. Alternativ sind hierzu inverse Polaritäten möglich. Der Zusatzkontakt 103 der Halbleiterchips 100 ist in dieser Ausgestaltung nicht genutzt. Semiconductor chips 100 connected in series. The semiconductor chips 100 may include, for example, an n-type first semiconductor region 121 and a p-type second semiconductor region 122, whereby in each case an n-contact 101 is connected to a p-contact 102. Alternatively, inverse polarities are possible. The additional contact 103 of the semiconductor chips 100 is not used in this embodiment.
Figur 9 zeigt einen alternativen Schichtaufbau der Vorrichtung 191. Hierbei weist der Träger 160 das Basissubstrat 161 ohne eine großflächige Isolation auf. Stattdessen sind auf dem Basissubstrat 161 separate Teilabschnitte einer Isolation 162 im Bereich der einzelnen Halbleiterchips 100 angeordnet. Hierdurch kann eine Montageposition für die Halbleiterchips 100 auf dem Träger 160 vorgegeben werden. Möglich ist es auch, dass es sich bei der Isolation 162 zum Beispiel um einen zum Befestigen der Chips 100 auf dem Basissubstrat 161 eingesetzten isolierenden Klebstoff handelt. FIG. 9 shows an alternative layer structure of the device 191. In this case, the carrier 160 has the base substrate 161 without a large-area insulation. Instead, separate subsections of an insulation 162 in the region of the individual semiconductor chips 100 are arranged on the base substrate 161. As a result, a mounting position for the semiconductor chips 100 on the carrier 160 can be specified. It is also possible that the insulation 162 is, for example, an insulating adhesive used to secure the chips 100 to the base substrate 161.
Anhand der folgenden Figuren werden weitere Leuchtvorrichtungen mit Halbleiterchips 100 beschrieben, bei denen bei sämt¬ lichen oder einem Teil der Halbleiterchips 100 der Zusatzkon- takt 103 anstelle des Kontakts 101 für eine elektrische Kon- taktierung genutzt wird. Gleiche und gleich wirkende Kompo¬ nenten werden im Folgenden nicht erneut detailliert beschrie¬ ben. Es wird stattdessen auf die vorstehende Beschreibung Bezug genommen. Auch können Merkmale und Details, welche hin- sichtlich einer Ausgestaltung genannt werden, in Bezug auf eine andere Ausgestaltung zutreffen. Using the following figures more lighting devices are described with the semiconductor chip 100 in which at SämT ¬ union or a portion of the semiconductor chip 100, the clock is used Zusatzkon- clocking of 103 instead of the contact 101 for electrical con-. Identical and equivalent compo ¬ nents are hereinafter not detail again beschrie ¬ ben. Instead, reference is made to the above description. Also features and details, which are mentioned with regard to an embodiment, may apply with respect to another embodiment.
Figur 10 zeigt eine AufSichtsdarstellung einer weiteren FIG. 10 shows a top view of another
Leuchtvorrichtung 192 mit einer Chipanordnung auf einem Trä- ger 160. Hierbei kommt eine Kombination von optoelektronischen Halbleiterchips 100 mit optoelektronischen Halbleiterchips 170 zum Einsatz. Die Halbleiterchips 100, 170 sind in Reihe verbunden, wobei in periodischer Weise jeweils ein Halbleiterchip 100 mit einem Halbleiterchip 170 verschaltet ist. Eine Variante mit Halbleiterchips 180 statt der Halblei¬ terchips 170 wird weiter unten näher beschrieben. Figur 10 zeigt, dass eine direkte elektrische Verbindung zwi¬ schen den Chips 100, 170 abwechselnd über Bonddrähte 165 und eine Metallisierung des Trägers 160 in Form von separaten und an die Reihenverbindung angepassten flächigen Verbindungs- strukturen 163 hergestellt ist. Die Verbindungsstrukturen 163 dienen als Kontaktflächen und Leiterbahnen, und werden im Folgenden als Kontaktflächen 163 bezeichnet. Jede der Kontaktflächen 163 trägt jeweils zwei Halbleiterchips 100, 170. Wie in dem dazugehörigen seitlichen Schichtaufbau von Figur 11 gezeigt ist, weist der Träger 160 ein Basissubstrat 161, eine hierauf angeordnete großflächige Isolation 162, und hie¬ rauf die Kontaktflächen 163 auf. Luminous device 192 with a chip arrangement on a carrier 160. Here, a combination of optoelectronic semiconductor chips 100 with optoelectronic semiconductor chips 170 is used. The semiconductor chips 100, 170 are connected in series, wherein in each case a semiconductor chip 100 is connected to a semiconductor chip 170 in a periodic manner. A variant with semiconductor chips 180 instead of the semiconducting ¬ terchips 170 is described in more detail below. Figure 10 shows that a direct electrical connection Zvi ¬ rule the chip is manufactured 100, 170 alternately via bonding wires 165, and a metallization of the carrier 160 in the form of separate and adapted to the series connection area connecting structures 163rd The connection structures 163 serve as contact surfaces and conductor tracks, and are referred to below as contact surfaces 163. Each of the contact surfaces 163 carries two semiconductor chips 100, 170. As in the associated lateral layer structure of Figure 11 is shown, 160, the support has a base substrate 161, a thereto arranged large-area insulation 162, and here ¬ up the contact surfaces 163 on.
Die Reihenverbindung der Halbleiterchips 100, 170 bei der Vorrichtung 192 über die Bonddrähte 165 und KontaktflächenThe series connection of the semiconductor chips 100, 170 in the device 192 via the bonding wires 165 and contact surfaces
163 ist ausschnittsweise in Figur 12 veranschaulicht. Hierbei ist ferner der Aufbau der Halbleiterchips 170 anhand der un¬ terschiedlichen Kontaktdarstellungen angedeutet. Ein Halbleiterchip 170 ist vergleichbar zu einem Halbleiterchip 100 für ein flexibles Kontaktieren ausgebildet und weist zwei Vorder¬ seitenkontakte 171, 172 und einen Rückseitenkontakt 173 auf. Die Vorderseitenkontakte 171, 172 eines Chips 170 sind elekt¬ risch mit unterschiedlichen, beidseitig einer aktiven Zone angeordneten Halbleiterbereichen einer Halbleiterschichten- folge verbunden. Der rückseitige Kontakt 173 ist an denselben Halbleiterbereich wie der vorderseitige Kontakt 171 ange¬ schlossen. Ein Halbleiterchip 170 kann zum Beispiel einen Aufbau analog der Figuren 2 bis 4 aufweisen. Wie in Figur 12 gezeigt ist, sind die Halbleiterchips 100,163 is partially illustrated in FIG. Here, the structure of the semiconductor chips 170 is also indicated using the un ¬ terschiedlichen contact representations. A semiconductor chip 170 is formed comparable to a semiconductor chip 100 for flexible contacting and has two front ¬ side contacts 171, 172 and a rear side contact 173. The front-side contacts 171, 172 of a chip 170 are driven with different elekt ¬ arranged on both sides of an active region of a semiconductor regions Halbleiterschichten- follow connected. The back contact 173 is 171 is closed ¬ at the same semiconductor region as the front-side contact. A semiconductor chip 170 may, for example, have a structure analogous to FIGS. 2 to 4. As shown in FIG. 12, the semiconductor chips 100 are
170 mit den Rückseitenkontakten 103, 173 auf den Kontaktflä¬ chen 163 des Trägers 160 angeordnet. Eine Befestigung und elektrische Anbindung an die Kontaktflächen 163 kann zum Beispiel über ein Lotmittel oder einen elektrisch leitfähigen Klebstoff verwirklicht sein (nicht dargestellt) . Die Reihen¬ verbindung ist dadurch hergestellt, dass bei jeweils zwei be¬ nachbarten und auf einer gemeinsamen Kontaktfläche 163 ange¬ ordneten Halbleiterchips 100, 170 die Rückseitenkontakte 103, 173 elektrisch über die zugehörige Kontaktfläche 163 verbun¬ den sind. Bei jeweils zwei benachbarten und auf unterschied¬ lichen Kontaktflächen 163 angeordneten Halbleiterchips 100, 170 ist ein Vorderseitenkontakt 102 über einen Bonddraht 165 an einen Vorderseitenkontakt 172 angeschlossen. Die Kontakte 101, 171 der Halbleiterchips 100, 170 sind in dieser Ausges¬ taltung nicht genutzt. 170 arranged with the rear side contacts 103, 173 on the Kontaktflä ¬ Chen 163 of the carrier 160. An attachment and electrical connection to the contact surfaces 163 may be realized, for example, via a solder or an electrically conductive adhesive (not shown). The rows ¬ connection is established in that in each case two neighboring and ¬ be on a common contact surface 163 is arranged ¬ semiconductor chips 100, 170, the rear-side contacts 103, 173 are electrically connected via the associated contact surface 163 verbun ¬ . In each two adjacent and on different ¬ union contact surfaces 163 arranged semiconductor chips 100, 170 is a front-side contact 102 is connected via a bonding wire 165 to a front side contact 172nd The contacts 101, 171 of the semiconductor chips 100, 170 are not used in this Ausges ¬ taltung.
Die Halbleiterchips 100, 170 sind derart ausgebildet und mit- einander verschaltet, dass n-leitende und p-leitende Halblei¬ terbereiche benachbarter Halbleiterchips 100, 170 elektrisch in Reihe verbunden sind. Die über die Bonddrähte 165 zusammen geschalteten Kontakte 102, 173 und die über die Kontaktflä¬ chen 163 zusammen geschalteten Kontakte 103, 173 stellen hierbei Kontakte unterschiedlicher Polaritäten (n- und p-The semiconductor chips 100, 170 are configured and interconnected with each other, that the n-type and p-type semiconducting ¬ terbereiche adjacent semiconductor chips 100, 170 electrically connected in series. The bonding wires 165 on the contacts 102 interconnected, 173 and 163 on the Kontaktflä ¬ chen interconnected contacts 103, 173 provide this contacts of different polarities (n- and p-
Kontakte) dar, welche bei den jeweiligen Halbleiterchips 100, 170 elektrisch mit Halbleiterbereichen unterschiedlicher Leitfähigkeiten verbunden sind. Dies ist in Figur 12 anhand der unterschiedlichen Kontaktdarstellungen angedeutet. Die Halbleiterchips 100, 170 können zu diesem Zweck baugleich, aber mit umgekehrten Leitfähigkeiten der jeweiligen Halbleiterbereiche der Halbleiterschichtenfolgen hergestellt sein. Contacts) which are electrically connected to semiconductor regions of different conductivities in the respective semiconductor chips 100, 170. This is indicated in FIG. 12 on the basis of the different contact representations. For this purpose, the semiconductor chips 100, 170 may be constructed in the same way but with reversed conductivities of the respective semiconductor regions of the semiconductor layer sequences.
Figur 13 zeigt ausschnittsweise eine modifizierte Ausgestal- tung der Vorrichtung 192, bei der die Halbleiterchips 170 durch optoelektronische Halbleiterchips 180 ersetzt sind. Die Figuren 10, 11 können analog zur Anwendung kommen. Die Halbleiterchips 100, 180 sind auch hier abwechselnd über Bond¬ drähte 165 und Kontaktflächen 163 des Trägers 160 in Reihe geschaltet. Ein Halbleiterchip 180 weist einen vorderseitigen Kontakt 181 und einen rückseitigen Kontakt 182 auf. Die Kon¬ takte 181, 182 sind elektrisch mit unterschiedlichen, beidseitig einer aktiven Zone angeordneten Halbleiterbereichen einer Halbleiterschichtenfolge verbunden, wie anhand der Kon- taktdarstellungen angedeutet ist. Die Halbleiterchips 100, 180 sind mit den Rückseitenkontakten 103, 182 auf den Kontaktflächen 163 des Trägers 160 angeordnet, und zum Beispiel über ein Lotmittel oder einen leitfähigen Klebstoff hierauf befestigt. Bei jeweils zwei benachbarten und auf einer ge¬ meinsamen Kontaktfläche 163 angeordneten Halbleiterchips 100, 180 sind die Rückseitenkontakte 103, 182 elektrisch über die zugehörige Kontaktfläche 163 verbunden. Bei jeweils zwei be- nachbarten und auf unterschiedlichen Kontaktflächen 163 angeordneten Halbleiterchips 100, 180 ist ein Vorderseitenkontakt 102 über einen Bonddraht 165 an einen Vorderseitenkontakt 181 angeschlossen. Die Kontakte 101 der Halbleiterchips 100 sind in dieser Ausgestaltung nicht genutzt. FIG. 13 shows a detail of a modified embodiment of the device 192, in which the semiconductor chips 170 are replaced by optoelectronic semiconductor chips 180. FIGS. 10, 11 can be used analogously. The semiconductor chips 100, 180 are connected in series also alternately via bonding wires ¬ 165 and contact surfaces 163 of the carrier 160th A semiconductor chip 180 has a front-side contact 181 and a rear-side contact 182. The Kon ¬ contacts 181, 182 are electrically connected to different, arranged on both sides of an active region of semiconductor regions of a semiconductor layer sequence, as clock representations indicated by means of the con-. The semiconductor chips 100, 180 are arranged with the rear side contacts 103, 182 on the contact surfaces 163 of the carrier 160, and for example via a solder or a conductive adhesive thereon attached. In each two adjacent and on a ge ¬ common contact surface 163 arranged semiconductor chips 100, 180 are the rear-side contacts 103, 182 electrically connected via the associated contact surface 163rd In each case two adjacent semiconductor chips 100, 180 arranged on different contact surfaces 163, a front-side contact 102 is connected to a front-side contact 181 via a bonding wire 165. The contacts 101 of the semiconductor chips 100 are not used in this embodiment.
Bei der Ausgestaltung von Figur 13 sind ebenfalls abwechselnd n-leitende und p-leitende Halbleiterbereiche der Halbleiter¬ chips 100, 180 elektrisch in Reihe geschaltet. Hierbei stel¬ len die Kontakte 102, 181 und die Kontakte 103, 182 Kontakte unterschiedlicher Polaritäten dar, welche bei den jeweiligen Halbleiterchips 100, 180 elektrisch mit Halbleiterbereichen unterschiedlicher Leitfähigkeiten verbunden sind. In the embodiment of FIG. 13, alternating n-conducting and p-conducting semiconductor regions of the semiconductor chips 100, 180 are likewise connected electrically in series. Here stel ¬ len represents the contacts 102, 181 and the contacts 103, 182, contacts of different polarities, which are electrically connected to the respective semiconductor chips 100, 180 having the semiconductor regions of different conductivities.
Figur 14 zeigt eine AufSichtsdarstellung einer weiteren FIG. 14 shows a top view of another
Leuchtvorrichtung 193, bei welcher Halbleiterchips 100 mit Halbleiterchips 170 oder 180 kombiniert und über Bonddrähte 165 und eine Metallisierung eines Trägers 160 in Form von Verbindungsstrukturen bzw. Kontaktflächen 163 in Reihe geschaltet sind. Die Vorrichtung 193 stellt eine Kombination der zuvor erläuterten Vorrichtungen 191, 192 dar. Ein Teil der Halbleiterchips 100 ist auf eines Isolation 162, und ein anderer Teil der Halbleiterchips 100 ist auf Kontaktflächen 163 des Trägers 160, hier zusammen mit Halbleiterchips 170 oder 180, angeordnet. Dies ist ebenfalls in dem seitlichen Schichtaufbau von Figur 15 gezeigt. Lighting device 193, in which semiconductor chips 100 are combined with semiconductor chips 170 or 180 and connected in series via bonding wires 165 and a metallization of a carrier 160 in the form of connecting structures or contact surfaces 163. The device 193 represents a combination of the previously explained devices 191, 192. One part of the semiconductor chips 100 is on an insulation 162, and another part of the semiconductor chips 100 is arranged on contact surfaces 163 of the carrier 160, here together with semiconductor chips 170 or 180 , This is also shown in the side layer construction of FIG.
Figur 16 zeigt ausschnittsweise die bei der Vorrichtung 193 vorliegende Reihenschaltung bei Verwendung der Halbleiterchips 170. Mehrere Halbleiterchips 100 sind in der anhand von Figur 8 erläuterten Art und Weise verbunden, indem Bonddrähte 165 an die Vorderseitenkontakte 101, 102 angeschlossen sind. In Bezug auf die Halbleiterchips 170 ergibt sich eine zu Fi¬ gur 12 vergleichbare Ausgestaltung. Der Rückseitenkontakt 173 eines Halbleiterchips 170 ist über eine Kontaktfläche 163 mit dem Rückseitenkontakt 103 eines Halbleiterchips 100 verbun¬ den. Auf der Kontaktfläche 163 sind die beiden Chips 100, 170 angeordnet. Eine Verbindung des betreffenden Halbleiterchips 170 mit einem anderen, auf der Isolation 162 angeordnetenFIG. 16 shows a partial view of the series connection present in the device 193 when using the semiconductor chips 170. Several semiconductor chips 100 are connected in the manner explained with reference to FIG. 8 by connecting bonding wires 165 to the front side contacts 101, 102. With respect to the semiconductor chip 170 to a ¬ Fi gur 12 similar embodiment is obtained. The backside contact 173 a semiconductor chip 170 is connected via a contact surface 163 with the rear side contact 103 of a semiconductor chip 100 verbun ¬ the. On the contact surface 163, the two chips 100, 170 are arranged. A connection of the respective semiconductor chip 170 with another, on the insulation 162 arranged
Halbleiterchip 100 ist über einen Bonddraht 165 hergestellt, welcher an die Vorderseitenkontakte 102, 172 angeschlossen ist. Anhand der Kontaktdarstellungen wird deutlich, dass n- leitende und p-leitende Halbleiterbereiche der Halbleiter- chips 100, 170 seriell verbunden sind. Semiconductor chip 100 is fabricated via bond wire 165 which is connected to front side contacts 102, 172. The contact diagrams make it clear that n-type and p-type semiconductor regions of the semiconductor chips 100, 170 are connected in series.
Bei Einsatz von Halbleiterchips 180 liegt eine zu Figur 16 vergleichbare Struktur vor. Hierbei ist ein Halbleiterchip 180 über einen Bonddraht 165 an einen Halbleiterchip 100, und über eine Kontaktfläche 163 an einen anderen Halbleiterchip 100 angeschlossen (vgl. Figur 13) . When semiconductor chips 180 are used, a structure comparable to FIG. 16 is present. Here, a semiconductor chip 180 is connected via a bonding wire 165 to a semiconductor chip 100, and via a contact surface 163 to another semiconductor chip 100 (see FIG.
Die Vorrichtungen 191, 192, 193 stellen mögliche Beispiele dar, anhand derer die flexiblen Kontaktierungsmöglichkeiten eines Halbleiterchips 100, d.h. über die Kontakte 101, 102 oder über die Kontakte 103, 102, deutlich werden. Es sind weitere Vorrichtungen denkbar, welche zum Beispiel andere An¬ zahlen und geometrische Anordnungen von Chips aufweisen können. Ferner können anstelle von Reihenverbindungen Parallel- Verbindungen oder auch Kombinationen aus Reihen- und Parallelverbindungen von Chips vorgesehen sein. Die unterschiedlichen Vorrichtungen können jeweils mit mehreren und identisch aufgebauten Halbleiterchips 100 verwirklicht werden. Ein un¬ terschiedliches Verschalten der Halbleiterchips 100 kann zum Beispiel durch Platzverhältnisse, die Ausgestaltung einesThe devices 191, 192, 193 represent possible examples by means of which the flexible contacting possibilities of a semiconductor chip 100, ie via the contacts 101, 102 or via the contacts 103, 102, become clear. There are possible other apparatuses which for example are charged at ¬ other and may have geometric arrangements of chips. Furthermore, parallel connections or combinations of series and parallel connections of chips can be provided instead of series connections. The different devices can each be realized with a plurality of identically constructed semiconductor chips 100. An un ¬ terschiedliches interconnection of the semiconductor chip 100 may, for example, available space, the design of a
Trägers oder anderer Komponenten einer Vorrichtung vorgegeben sein . Be given carrier or other components of a device.
Figur 17 zeigt in einer AufSichtsdarstellung eine weitere Va- riante eines Halbleiterchips 100. Der Halbleiterchip 100 be¬ sitzt eine rechteckige bzw. quadratische Kontur. Der Halblei¬ terchip 100 weist an der Vorderseite zwei erste Kontakte 101 und zwei zweite Kontakte 102 auf. Die Kontakte 101, 102 sind im Bereich der Ecken des Halbleiterchips 100 angeordnet. Die¬ se Ausgestaltung ermöglicht eine noch höhere Flexibilität für das Kontaktieren des Halbleiterchips 100. Dadurch können re¬ lativ platzsparende und kurze elektrische Verbindungen zu an- deren Chips verwirklicht werden. Figure 17 shows in a plan view of another Va riante of a semiconductor chip 100. The semiconductor chip 100 sits ¬ be a rectangular or square contour. The semiconducting ¬ terchip 100 has two first contacts 101 and two second contacts 102 at the front. The contacts 101, 102 are arranged in the region of the corners of the semiconductor chip 100. The ¬ se embodiment allows even greater flexibility for contacting the semiconductor chip 100. This can be re ¬ latively space-saving and short electrical connections to other chips can be realized.
Abgesehen von der Darstellung in Figur 17 sind weitere mögliche Varianten des Halbleiterchips 100 mit mehreren Vordersei¬ tenkontakten 101, 102 denkbar. Beispielsweise können drei erste Kontakte 101 und lediglich ein zweiter Kontakt 102, o- der auch eine andere Anzahl und/oder Positionierung von Kontakten 101, 102 in Betracht kommen. Apart from the illustration in Figure 17 other possible variants of the semiconductor chip 100 having a plurality of front side For ¬ tenkontakten 101, 102 are conceivable. By way of example, three first contacts 101 and only one second contact 102, o, and also a different number and / or positioning of contacts 101, 102 may be considered.
Anhand der folgenden Figuren werden weitere mögliche Ausfüh- rungsformen von optoelektronischen Halbleiterchips und On the basis of the following figures, further possible embodiments of optoelectronic semiconductor chips and
Leuchtvorrichtungen beschrieben. Diese weisen einen ähnlichen Aufbau wie die vorstehend beschriebenen Ausführungsformen auf. Im Hinblick auf Details zu übereinstimmenden Merkmalen, Vorteilen usw. wird auf die vorstehende Beschreibung Bezug genommen.  Lighting devices described. These have a similar structure as the embodiments described above. With regard to details of matching features, advantages, etc., reference is made to the above description.
Figur 18 zeigt eine stark vereinfachte seitliche Darstellung eines weiteren optoelektronischen Halbleiterchips 200, wel¬ cher zum Erzeugen einer elektromagnetischen Strahlung ausge- bildet ist. Der Halbleiterchip 200, welcher ein Leuchtdiodenchip sein kann, weist einen Kontakt 203 im Bereich einer Vorderseite 105 und zwei Kontakte 201, 202 im Bereich einer zu der Vorderseite 105 entgegen gesetzten Rückseite 106 auf. Zur Strahlungserzeugung weist der Halbleiterchip 200 eine Halb- leiterschichtenfolge 120 auf, welche die bereits genannteIs forms Figure 18 shows a greatly simplified side view of another optoelectronic semiconductor chip 200, wel ¬ cher for generating an electromagnetic radiation excluded. The semiconductor chip 200, which may be a light-emitting diode chip, has a contact 203 in the region of a front side 105 and two contacts 201, 202 in the region of a rear side 106 opposite the front side 105. For generating radiation, the semiconductor chip 200 has a semiconductor layer sequence 120, which is the one already mentioned
Struktur, d.h. mit einer aktiven Zone 125 zwischen einem ersten und zweiten Halbleiterbereich 121, 122 mit unterschiedlichen Leitfähigkeitstypen umfasst (nicht in Figur 18 gezeigt, vgl. die Ausgestaltungen der Figuren 19 bis 21) . Die Kontakte 201, 202, 203 können aus einem metallischen Material ausgebildet sein, und in Form von Kontaktflächen vorliegen. Der rückseitige Kontakt 201 des Halbleiterchips 200 ist elektrisch mit dem ersten Halbleiterbereich 121 verbunden. Der weitere rückseitige Kontakt 202 ist elektrisch mit dem zweiten Halbleiterbereich 122 verbunden. Die Rückseitenkon- takte 201, 202 werden im Folgenden auch als erster Kontakt 201 und zweiter Kontakt 202 bezeichnet. Der vorderseitige Kontakt 203, welcher ebenfalls elektrisch mit dem ersten Halbleiterbereich 121 verbunden ist, wird im Folgenden als dritter Kontakt bzw. Zusatzkontakt 203 bezeichnet. Die Zuge- hörigkeit zu den Halbleiterbereichen 121, 122 und ist anhand der unterschiedlichen Kontaktdarstellungen angedeutet. Sofern der erste Halbleiterbereich 121 n-leitend und der zweite Halbleiterbereich 122 p-leitend sind, können die KontakteStructure, ie with an active zone 125 between a first and a second semiconductor region 121, 122 having different conductivity types (not shown in FIG. 18, see the embodiments of FIGS. 19 to 21). The contacts 201, 202, 203 may be formed of a metallic material and be in the form of contact surfaces. The backside contact 201 of the semiconductor chip 200 is electrically connected to the first semiconductor region 121. The further backside contact 202 is electrically connected to the second semiconductor region 122. The rear side contacts 201, 202 are also referred to below as first contact 201 and second contact 202. The front-side contact 203, which is likewise electrically connected to the first semiconductor region 121, is referred to below as the third contact or additional contact 203. The affiliation to the semiconductor regions 121, 122 and is indicated by the different contact representations. If the first semiconductor region 121 is n-type and the second semiconductor region 122 is p-type, the contacts can
201, 203 n-Kontakte, und kann der Kontakt 202 ein p-Kontakt sein. Alternativ ist eine inverse Ausgestaltung möglich. 201, 203 n contacts, and the contact 202 may be a p-contact. Alternatively, an inverse embodiment is possible.
Der Aufbau des Halbleiterchips 200 ermöglicht eine Kontaktie- rung über die Kontakte 201, 202 oder über die Kontakte 203,The structure of the semiconductor chip 200 makes it possible to make contact via the contacts 201, 202 or via the contacts 203,
202. Der Halbleiterchip 200 bietet daher, wie der zuvor be- schriebene Halbleiterchip 100, eine hohe Flexibilität in Be¬ zug auf eine Verwendung bzw. Verdrahtung in einer Leuchtvorrichtung . 202. The semiconductor chip 200 therefore has, like the previously prescribed loading semiconductor chip 100, a high flexibility in loading ¬ train to a use or wiring in a light-emitting device.
Anhand der folgenden Figuren 19 bis 21 werden mögliche Aus- gestaltungen des Halbleiterchips 200 näher beschrieben. Es wird darauf hingewiesen, dass Merkmale und Details, welche in Bezug auf eine Ausgestaltung genannt werden, auch in Bezug auf andere Ausgestaltungen zutreffen können. Figur 19 zeigt eine seitliche Darstellung einer Ausführungs¬ form eines Halbleiterchips 211, welche für den Halbleiterchip 200 vorgesehen sein kann. Bei dem Halbleiterchip 211 ist die Halbleiterschichtenfolge 120 auf einem Substrat 140 angeord¬ net. Im Gegensatz zu den Halbleiterchips 111, 112, 113 ist die Halbleiterschichtenfolge 120 rückseitig, und ist das Sub¬ strat 140 demgegenüber vorderseitig vorgesehen. Die Halblei¬ terschichtenfolge 120 besitzt eine Stufenform, wodurch der erste und zweite Halbleiterbereich 121, 122 für eine rücksei- tige Kontaktierung zugängige Teilbereiche aufweisen. In die¬ sen Bereichen sind der erste und zweite Kontakt 201, 202 di¬ rekt auf dem ersten und zweiten Halbleiterbereich 121, 122 angeordnet, so dass diese unmittelbar von den Kontakten 201, 202 kontaktiert werden. Possible configurations of the semiconductor chip 200 will be described in more detail with reference to the following FIGS. 19 to 21. It should be understood that features and details referred to in an embodiment may also be applicable with respect to other embodiments. Figure 19 shows a side view of an execution ¬ form of a semiconductor chip 211 which can be provided for the semiconductor chip 200th In the semiconductor chip 211, the semiconductor layer sequence 120 on a substrate 140 angeord ¬ net. In contrast to the semiconductor chips 111, 112, 113, the semiconductor layer sequence 120 is the back, and the Sub ¬ strat 140 other hand, is provided on the front side. The semiconducting ¬ terschichtenfolge 120 has a stepped shape, whereby the first and second semiconductor regions 121, 122 for a rücksei- tige contacting accessible sections have. In the ¬ sen areas of the first and second contacts 201, 202 di ¬ rectly on the first and second semiconductor region 121, 122 are arranged so that they are contacted directly by the contacts 201, 202.
Das Substrat 140 des Halbleiterchips 211 ist elektrisch leit¬ fähig und durchlässig für die in der aktiven Zone 125 erzeug¬ te Strahlung. Das Substrat 140 kann zum Beispiel aus dotier- tem Sic ausgebildet sein. Infolge der durchlässigen Ausges¬ taltung kann die von der Halbleiterschichtenfolge 120 kommen¬ de Strahlung in das Substrat 140 eingekoppelt, und über das Substrat 140 wieder abgegeben werden. Auf dem Substrat 140 ist der dritte Kontakt 203 angeordnet. Der Kontakt 203 ist über das leitfähige Substrat 140 elektrisch mit dem ersten Halbleiterbereich 121 verbunden. The substrate 140 of the semiconductor chip 211 is electrically leit ¬ capable and permeable to the erzeug ¬ te in the active zone 125 radiation. The substrate 140 may be formed of doped Sic, for example. As a result of the transmissive Ausges ¬ taltung the come of the semiconductor layer sequence 120 ¬ de radiation coupled into the substrate 140, and are discharged through the substrate 140 again. On the substrate 140, the third contact 203 is arranged. The contact 203 is electrically connected to the first semiconductor region 121 via the conductive substrate 140.
Figur 20 zeigt eine seitliche Darstellung einer weiteren Ausführungsform eines Halbleiterchips 212, welche für den Halb- leiterchip 200 von Figur 18 vorgesehen sein kann. Hierbei ist ebenfalls eine rückseitige Halbleiterschichtenfolge 120 auf einem leitfähigen und strahlungsdurchlässigen Substrat 140 angeordnet. Der zweite Kontakt 202 befindet sich direkt auf dem zweiten Halbleiterbereich 122 der Halbleiterschichtenfol- ge 120. Der dritte Kontakt 203 ist auf dem Substrat 140 ange¬ ordnet und über das Substrat 140 an den ersten Halbleiterbe¬ reich 121 angeschlossen. FIG. 20 shows a side view of a further embodiment of a semiconductor chip 212 which may be provided for the semiconductor chip 200 of FIG. In this case, a backside semiconductor layer sequence 120 is likewise arranged on a conductive and radiation-permeable substrate 140. The second contact 202 is located directly on the second semiconductor region 122 of the Halbleiterschichtenfol- ge 120. The third contact 203 is integrally ¬ arranged on the substrate 140 and connected across the substrate 140 to the first Halbleiterbe ¬ rich 121st
Der Halbleiterchip 212 weist ferner eine Durchkontaktierung 155 auf. Hierfür ist eine sich vertikal durch den zweitenThe semiconductor chip 212 further includes a via 155. For this one is vertically through the second
Halbleiterbereich 122, die aktive Zone 125 und in den ersten Halbleiterbereich 121 hinein erstreckende Ausnehmung ausgebildet, welche mit einer Isolationsschicht 152 und mit einer elektrisch leitfähigen Schicht 151 verfüllt ist. Die leitfä- hige Schicht 151 kontaktiert den ersten HalbleiterbereichSemiconductor region 122, the active region 125 and formed in the first semiconductor region 121 extending recess which is filled with an insulating layer 152 and with an electrically conductive layer 151. The conductive layer 151 contacts the first semiconductor region
121. Außerhalb der Durchkontaktierung 155 bzw. im Bereich der Rückseite 106 weist die Isolationsschicht 152 einen seitlich auskragenden Teilbereich auf. In diesem Bereich und auf der Isolationsschicht 152 ist der erste Kontakt 201 angeordnet. Der erste Kontakt 201 kann ein Teilbereich der leitfähigen Schicht 151 oder eine separate, mit der Schicht 151 verbunde¬ ne Schicht sein. Über die Durchkontaktierung 155 ist der ers- te Kontakt 201 an den ersten Halbleiterbereich 121 angeschlossen . 121. Outside the plated-through hole 155 or in the region of the rear side 106, the insulating layer 152 has a laterally projecting partial region. In this area and on the Insulation layer 152, the first contact 201 is arranged. The first contact 201 may be a portion of the conductive layer 151 or a separate composites ¬ ne with the layer 151 layer. Via the via 155, the first contact 201 is connected to the first semiconductor region 121.
Die Halbleiterchips 211, 212 stellen, aufgrund der Ausgestal¬ tung mit dem vorderseitig vorgesehenen transparenten Substrat 140, mögliche Varianten eines Flip-Chip-Aufbaus dar. Daher kann es sich bei den Halbleiterchips 211, 212 um sogenannte Volumenemitter handeln, bei denen eine Strahlung sowohl über eine vorderseitige Oberfläche bzw. nach oben als auch seit¬ lich abgestrahlt werden kann. Provide the semiconductor chips 211, 212, due to the Ausgestal ¬ processing is with the front side provided for the transparent substrate 140, possible variants of a flip-chip structure. Therefore, it may be in the semiconductor chips 211, 212 be so-called volume emitter in which a radiation both can be emitted via a front surface or upwards as well as seit ¬ lich.
Figur 21 zeigt eine weitere Ausführungsform eines Halbleiterchips 213, welche für den Halbleiterchip 200 von Figur 18 vorgesehen sein kann. Der Halbleiterchip 213 kann ein Oberflächenemitter sein, bei dem im Unterschied zu den Halblei- terchips 211, 212 die Halbleiterschichtenfolge 120 vordersei¬ tig platziert ist. Die Halbleiterschichtenfolge 120 ist mit dem zweiten Halbleiterbereich 122 auf einem elektrisch leitfähigen Substrat 130 angeordnet. Zwischen der Halbleiterschichtenfolge 120 und dem Substrat 130 kann eine elektrisch leitfähige Verbindungsschicht vorgesehen sein (nicht darge¬ stellt) . Der dritte Kontakt 203 ist auf dem ersten Halblei¬ terbereich 121 der Schichtenfolge 120, und der zweite Kontakt 202 ist rückseitig auf dem Substrat 130 angeordnet. Über das Substrat 130 ist der Kontakt 202 an den zweiten Halbleiterbe- reich 122 angeschlossen. FIG. 21 shows a further embodiment of a semiconductor chip 213 which may be provided for the semiconductor chip 200 of FIG. The semiconductor chip 213 may be a surface emitter, wherein in contrast to the semiconductor chips 211, 212, the semiconductor layer sequence is placed front side For ¬ tig 120th The semiconductor layer sequence 120 is arranged with the second semiconductor region 122 on an electrically conductive substrate 130. Between the semiconductor layer sequence 120 and the substrate 130, an electrically conductive bonding layer may be provided (not Darge ¬ asserted). The third contact 203 is on the first semiconducting ¬ ders 121 of the layer sequence 120, and the second contact 202 is located at the back on the substrate 130th Via the substrate 130, the contact 202 is connected to the second semiconductor region 122.
Der Halbleiterchip 213 weist ebenfalls eine Durchkontaktie¬ rung 155 auf. Hierfür ist eine sich vertikal durch das Sub¬ strat 130, den zweiten Halbleiterbereich 122, die aktive Zone 125 und in den ersten Halbleiterbereich 121 hinein erstreckende Ausnehmung ausgebildet, welche mit einer Isolations¬ schicht 152 und einer elektrisch leitfähigen Schicht 151 verfüllt ist. Die Schicht 151 kontaktiert den ersten Halbleiter- bereich 121. Im Bereich der Rückseite 106 weist die Isolati¬ onsschicht 152 einen seitlich auskragenden Teilbereich auf. In diesem Bereich befindet sich der erste Kontakt 201, wel¬ cher ein Teilbereich der Schicht 151 oder eine separate, an die Schicht 151 angrenzende Schicht sein kann. Über die The semiconductor chip 213 also has a Durchkontaktie ¬ tion 155th This is a vertically through the sub ¬ strat 130, the second semiconductor region 122, the active region 125 and formed extending recess in the first semiconductor region 121 into which is filled with an insulation ¬ layer 152 and an electrically conductive layer 151st The layer 151 contacts the first semiconductor area 121. In the area of the rear side 106 has the isolati ¬ onsschicht 152 a laterally projecting portion. In this area there is the first contact 201, wel ¬ cher a portion of the layer 151 or may be a separate, adjacent to the layer 151 layer. About the
Durchkontaktierung 155 ist der erste Kontakt 201 an den ersten Halbleiterbereich 121 angeschlossen.  Through-hole 155, the first contact 201 is connected to the first semiconductor region 121.
Der Aufbau des Halbleiterchips 200 von Figur 18, für welchen die Ausgestaltungen der Figuren 19 bis 21 oder auch andere Ausgestaltungen vorgesehen sein können, ermöglicht es, eine Leuchtvorrichtung auf flexible Art und Weise mit eng gepackten Halbleiterchips zu verwirklichen. Mögliche Ausgestaltungen werden im Folgenden näher beschrieben. Hierbei wird er- neut jeweils ein Träger 160 eingesetzt, und sind die Chips entsprechend des Schemas von Figur 5 positioniert und in Rei¬ he elektrisch miteinander verbunden. The structure of the semiconductor chip 200 of FIG. 18, for which the embodiments of FIGS. 19 to 21 or other configurations can be provided, makes it possible to implement a lighting device in a flexible manner with tightly packed semiconductor chips. Possible embodiments are described in more detail below. Here, ER-, respectively, a carrier 160 neut used, and the chips are positioned in accordance with the scheme of Figure 5 and electrically connected together in Rei ¬ he.
Figur 22 zeigt eine AufSichtsdarstellung einer Leuchtvorrich- tung 291, bei welcher auf einem Träger 160 (lediglich) optoelektronische Halbleiterchips 200 von Figur 18 angeordnet sind. Die Halbleiterchips 200 sind über eine Metallisierung des Trägers 160 in Form von entsprechend angepassten Verbindungsstrukturen bzw. Kontaktflächen 163 elektrisch miteinan- der verbunden. Der Träger 160 weist ferner, wie in dem dazugehörigen seitlichen Schichtaufbau von Figur 23 gezeigt ist, ein Basissubstrat 161 und eine großflächige Isolation 162 auf, auf welcher die Kontaktflächen 163 angeordnet sind. Figur 24 veranschaulicht ausschnittsweise die bei der Vor¬ richtung 291 vorliegende Reihenverbindung der HalbleiterchipsFIG. 22 shows a top view of a luminous device 291, in which (only) optoelectronic semiconductor chips 200 from FIG. 18 are arranged on a carrier 160. The semiconductor chips 200 are electrically connected to one another via a metallization of the carrier 160 in the form of correspondingly adapted connecting structures or contact surfaces 163. The carrier 160 further has, as shown in the associated side layer structure of Figure 23, a base substrate 161 and a large-area insulation 162 on which the contact surfaces 163 are arranged. Figure 24 illustrates detail of the present 291 series connection of the semiconductor chips at the on ¬ direction
200. Die Halbleiterchips 200 sind mit den Rückseitenkontakten200. The semiconductor chips 200 are with the back side contacts
201, 202 auf den Kontaktflächen 163 des Trägers 160 angeord¬ net. Eine Befestigung und elektrische Anbindung an die Kon- taktflächen 163 kann zum Beispiel über ein Lotmittel oder einen elektrisch leitfähigen Klebstoff verwirklicht sein (nicht dargestellt) . Jeder Halbleiterchip 200 ist mit den rückseiti¬ gen Kontakten 201, 202 auf zwei Kontaktflächen 163 angeord- net. Über eine Kontaktfläche 163 sind daher jeweils ein ers¬ ter Kontakt 201 und ein zweiter Kontakt 202 zweier benachbarter Halbleiterchips 200 in direkter Weise verbunden. Hierdurch sind jeweils n-leitende und p-leitende Halbleiterberei- che benachbarter Halbleiterchips 200 in Reihe geschaltet. Die Halbleiterchips 200 können zum Beispiel einen n-leitenden ersten Halbleiterbereich 121 und einen p-leitenden zweiten Halbleiterbereich 122 aufweisen, wodurch jeweils ein n- Kontakt 201 an einen p-Kontakt 202 angeschlossen ist. Alter- nativ sind hierzu inverse Polaritäten möglich. Der Zusatzkontakt 203 der Halbleiterchips 200 ist in dieser Ausgestaltung nicht genutzt. 201, 202 on the contact surfaces 163 of the carrier 160 angeord ¬ net. An attachment and electrical connection to the contact surfaces 163 may, for example, be realized via a solder or an electrically conductive adhesive (not shown). Each semiconductor chip 200 is connected to the rückseiti ¬ gen contacts 201, 202 angeord- two contact surfaces 163 net. Therefore, in each case one ers ¬ ter contact 201 and a second contact 202 of two adjacent semiconductor chips 200 are connected in a direct manner via a contact surface 163. As a result, in each case n-conducting and p-conducting semiconductor regions of adjacent semiconductor chips 200 are connected in series. The semiconductor chips 200 may include, for example, an n-type first semiconductor region 121 and a p-type second semiconductor region 122, whereby an n-type contact 201 is connected to a p-type contact 202, respectively. Alternatively, inverse polarities are possible. The additional contact 203 of the semiconductor chips 200 is not used in this embodiment.
Anhand der folgenden Figuren werden weitere Leuchtvorrichtun- gen mit Halbleiterchips 200 beschrieben, bei denen bei sämt¬ lichen oder einem Teil der Halbleiterchips 200 der Zusatzkontakt 203 anstelle des Kontakts 201 für eine elektrische Kon- taktierung genutzt wird. Gleiche und gleich wirkende Kompo¬ nenten werden im Folgenden nicht erneut detailliert beschrie- ben. Es wird stattdessen auf die vorstehende Beschreibung Be¬ zug genommen. Auch können Merkmale und Details, welche hin¬ sichtlich einer Ausgestaltung genannt werden, in Bezug auf eine andere Ausgestaltung zutreffen. Figur 25 zeigt eine AufSichtsdarstellung einer weiteren Using the following figures further be Leuchtvorrichtun- gene having the semiconductor chip 200 described in which the auxiliary contact 200 is used clocking of 203 instead of the contact 201 for electrical con- at SämT ¬ union or a portion of the semiconductor chip. Identical and equivalent compo ¬ nents are not re-ben described in detail below. Instead, it is made to the above description Be ¬ train. Also, features and details which are out ¬ clearly called one embodiment, apply in relation to a different configuration. Fig. 25 is a perspective view of another one
Leuchtvorrichtung 292, bei welcher eine Kombination von optoelektronischen Halbleiterchips 200 mit optoelektronischen Halbleiterchips 270 auf einem Träger 160 zum Einsatz kommt. Die Halbleiterchips 200, 270 sind in Reihe verbunden, wobei in periodischer Weise jeweils ein Halbleiterchip 200 mit einem Halbleiterchip 270 verschaltet ist. Eine Variante mit Halbleiterchips 280 statt der Halbleiterchips 270 wird weiter unten näher beschrieben. Eine Reihenverbindung der Halbleiterchips 200, 270 ist abwechselnd über Bonddrähte 165 und Kontaktflächen 163 des Trägers 160 hergestellt. Jede der Kon¬ taktflächen 163 trägt jeweils zwei Halbleiterchips 200, 270. Die Reihenverbindung der Halbleiterchips 200, 270 bei der Vorrichtung 292 ist ausschnittsweise in Figur 26 veranschau¬ licht. Anhand der unterschiedlichen Kontaktdarstellungen ist ferner der Aufbau der Halbleiterchips 270 angedeutet. Ein Halbleiterchip 270 ist vergleichbar zu einem Halbleiterchip 200 für ein flexibles Kontaktieren ausgebildet und weist zwei Rückseitenkontakte 271, 272 und einen Vorderseitenkontakt 273 auf. Die Rückseitenkontakte 271, 272 eines Chips 270 sind elektrisch mit unterschiedlichen, beidseitig einer aktiven Zone angeordneten Halbleiterbereichen einer Halbleiterschichtenfolge verbunden. Der rückseitige Kontakt 271 ist an den¬ selben Halbleiterbereich wie der vorderseitige Kontakt 273 angeschlossen. Ein Halbleiterchip 270 kann zum Beispiel einen Aufbau analog der Figuren 19 bis 21 aufweisen. Lighting device 292, in which a combination of optoelectronic semiconductor chips 200 with optoelectronic semiconductor chips 270 on a support 160 is used. The semiconductor chips 200, 270 are connected in series, wherein in each case a semiconductor chip 200 is connected to a semiconductor chip 270 in a periodic manner. A variant with semiconductor chips 280 instead of the semiconductor chips 270 will be described in more detail below. A series connection of the semiconductor chips 200, 270 is produced alternately via bonding wires 165 and contact surfaces 163 of the carrier 160. Each of the con ¬ tact surfaces 163 carries two semiconductor chips 200, 270th The series connection of the semiconductor chips 200, 270 in the device 292 is illustrated in detail in FIG. 26. On the basis of the different contact representations, the structure of the semiconductor chips 270 is further indicated. A semiconductor chip 270 is formed similar to a semiconductor chip 200 for flexible contacting, and has two rear-side contacts 271, 272 and a front-side contact 273. The rear side contacts 271, 272 of a chip 270 are electrically connected to different semiconductor regions of a semiconductor layer sequence arranged on both sides of an active zone. The back contact 271 is connected to the ¬ same semiconductor region as the front-side contact 273rd A semiconductor chip 270 may, for example, have a structure analogous to FIGS. 19 to 21.
Die Halbleiterchips 200, 270 sind mit den Rückseitenkontakten 202, 272 auf den Kontaktflächen 163 des Trägers 160 angeord¬ net, und zum Beispiel über ein Lotmittel oder einen elekt¬ risch leitfähigen Klebstoff an diese angebunden. Bei jeweils zwei benachbarten und auf einer gemeinsamen Kontaktfläche 163 angeordneten Halbleiterchips 200, 270 sind die Kontakte 202, 272 elektrisch über die zugehörige Kontaktfläche 163 verbun¬ den. Bei jeweils zwei benachbarten und auf unterschiedlichen Kontaktflächen 163 angeordneten Halbleiterchips 100, 170 ist ein Vorderseitenkontakt 273 über einen Bonddraht 165 an einen Vorderseitenkontakt 203 angeschlossen. Die Kontakte 201, 271 der Halbleiterchips 100, 170 bleiben in dieser Ausgestaltung ungenutzt . Bei den Halbleiterchips 200, 270 sind ebenfalls n-leitende und p-leitende Halbleiterbereiche benachbarter Halbleiter¬ chips 200, 270 elektrisch in Reihe verbunden sind. In diesem Zusammenhang ist in Figur 26 angedeutet, dass es sich bei den über die Kontaktflächen 163 zusammen geschalteten Kontakte 202, 272 und die über die Bonddrähte 165 zusammen geschalte¬ ten Kontakte 203, 273 um Kontakte verschiedener Polaritäten handelt, welche elektrisch mit Halbleiterbereichen unterschiedlicher Leitfähigkeiten verbunden sind. Die Halbleiter- chips 200, 270 können zu diesem Zweck baugleich, aber mit umgekehrten Leitfähigkeiten der jeweiligen Halbleiterbereiche der Halbleiterschichtenfolgen hergestellt sein. Figur 27 zeigt ausschnittsweise eine modifizierte Ausgestal¬ tung der Vorrichtung 292, bei der die Halbleiterchips 270 durch optoelektronische Halbleiterchips 280 ersetzt sind. Die AufSichtsdarstellung von Figur 25 kann analog zur Anwendung kommen. Auch hier sind die Halbleiterchips 200, 280 abwech- selnd über Bonddrähte 165 und Kontaktflächen 163 des Trägers 160 in Reihe geschaltet. Ein Halbleiterchip 280 weist einen vorderseitigen Kontakt 281 und einen rückseitigen Kontakt 282 auf, welche elektrisch mit unterschiedlichen, beidseitig einer aktiven Zone angeordneten Halbleiterbereichen einer Halb- leiterschichtenfolge verbunden sind. Die Halbleiterchips 200, 280 sind mit den Rückseitenkontakten 202, 282 auf den Kontaktflächen 163 des Trägers 160 angeordnet, und zum Beispiel über ein Lotmittel oder einen leitfähigen Klebstoff hierauf befestigt. Bei jeweils zwei benachbarten und auf einer ge- meinsamen Kontaktfläche 163 angeordneten Halbleiterchips 200, 280 sind die Rückseitenkontakte 202, 282 elektrisch über die betreffende Kontaktfläche 163 verbunden. Bei jeweils zwei be¬ nachbarten und auf unterschiedlichen Kontaktflächen 163 angeordneten Halbleiterchips 200, 280 ist ein Vorderseitenkontakt 203 über einen Bonddraht 165 an einen Vorderseitenkontakt 281 angeschlossen. Die Kontakte 201 der Halbleiterchips 200 sind in dieser Ausgestaltung nicht genutzt. The semiconductor chips 200, 270 are angeord ¬ net with the rear side contacts 202, 272 on the contact surfaces 163 of the carrier 160 and, for example, via a solder or an electrically conductive adhesive ¬ attached to this. In each two adjacent and on a common contact surface 163 arranged semiconductor chips 200, 270, the contacts 202, 272 electrically connected via the corresponding contact surface 163 verbun ¬. In each case two adjacent semiconductor chips 100, 170 arranged on different contact surfaces 163, a front-side contact 273 is connected to a front-side contact 203 via a bonding wire 165. The contacts 201, 271 of the semiconductor chips 100, 170 remain unused in this embodiment. In the case of the semiconductor chips 200, 270, n-conducting and p-conducting semiconductor regions of adjacent semiconductor chips 200, 270 are likewise electrically connected in series. In this connection is indicated in Figure 26, that it is in transactions via the contact surfaces 163 interconnected contacts 202, 272 and the bonding wires 165 together peeled ¬ th contacts 203, 273 to contacts of different polarities, which are electrically different with semiconductor regions conductivities are connected. The semiconductor Chips 200, 270 may be made identical for this purpose, but with reversed conductivities of the respective semiconductor regions of the semiconductor layer sequences. Figure 27 shows part of a modified Ausgestal ¬ processing of the device 292, in which the semiconductor chips 270 are replaced by optoelectronic semiconductor chips 280th The Aufsichtsdarstellung of Figure 25 may be analogous to the application. Here, too, the semiconductor chips 200, 280 are connected in series alternately via bonding wires 165 and contact surfaces 163 of the carrier 160. A semiconductor chip 280 has a front-side contact 281 and a rear-side contact 282, which are electrically connected to different semiconductor regions of a semiconductor layer sequence arranged on both sides of an active zone. The semiconductor chips 200, 280 are arranged with the rear side contacts 202, 282 on the contact surfaces 163 of the carrier 160, and attached thereto, for example, via a solder or a conductive adhesive. In the case of two adjacent semiconductor chips 200, 280 arranged on a common contact surface 163, the back side contacts 202, 282 are electrically connected via the relevant contact surface 163. In each case two neighboring and ¬ be arranged on different contact surfaces 163/2 chip 200, 280, a front side contact 203 is connected to a front side contact 281 via a bonding wire 165th The contacts 201 of the semiconductor chips 200 are not used in this embodiment.
Auch bei der Ausgestaltung von Figur 27 sind abwechselnd n- leitende und p-leitende Halbleiterbereiche der Halbleiter¬ chips 200, 280 elektrisch in Reihe geschaltet. Die Kontakte 202, 282 und die Kontakte 203, 281 sind Kontakte verschiede¬ ner Polaritäten, welche bei den jeweiligen Halbleiterchips 100, 180 elektrisch mit Halbleiterbereichen unterschiedlicher Leitfähigkeiten verbunden sind. Also in the embodiment of FIG. 27, alternating n-conducting and p-conducting semiconductor regions of the semiconductor chips 200, 280 are electrically connected in series. The contacts 202, 282 and the contacts 203, 281 are contacts Various ¬ ner polarities, which are electrically connected to the respective semiconductor chips 100, 180 having the semiconductor regions of different conductivities.
Figur 28 zeigt eine AufSichtsdarstellung einer weiteren FIG. 28 shows an overview of another
Leuchtvorrichtung 293 mit Halbleiterchips 200 und Halbleiter- chips 270 oder 280, welche über Bonddrähte 165 und Kontakt¬ flächen 163 eines Trägers 160 in Reihe geschaltet sind. Die Vorrichtung 293 stellt eine Kombination der zuvor erläuterten Vorrichtungen 291, 292 dar. Die bei der Vorrichtung 293 vor- liegende Reihenschaltung bei Verwendung der Halbleiterchips 270 ist ausschnittsweise in Figur 29 gezeigt. Mehrere Halb¬ leiterchips 200 bzw. deren Rückseitenkontakte 201, 202 sind in der anhand von Figur 24 erläuterten Art und Weise über die Kontaktflächen 163 verbunden. In Bezug auf einen Halbleiter- chip 270 liegt eine zu Figur 26 vergleichbare Ausgestaltung vor. Der Rückseitenkontakt 272 des Halbleiterchips 270 ist über eine Kontaktfläche 163 mit dem Rückseitenkontakt 202 ei¬ nes Halbleiterchips 200 verbunden. Auf der Kontaktfläche 163 sind die beiden Chips 200, 270 angeordnet. Eine Verbindung des Halbleiterchips 270 mit einem anderen Halbleiterchip 200 ist über einen Bonddraht 165 verwirklicht, welcher an die Vorderseitenkontakte 203, 273 angeschlossen ist. Anhand der Kontaktdarstellungen wird die Reihenverbindung n-leitender und p-leitender Halbleiterbereiche der Halbleiterchips 200, 270 deutlich. Lighting device 293 with semiconductor chips 200 and semiconductor chips are connected in series 270 or 280, which via bonding wires 165 and contact surfaces 163 ¬ a carrier 160th The device 293 represents a combination of the devices 291, 292 explained above. The series connection present in the device 293 when using the semiconductor chips 270 is shown partially in FIG. Several semi ¬ semiconductor chip 200 and the back contacts 201, 202 are connected in the explained with reference to Figure 24 manner via the contact surfaces 163rd With regard to a semiconductor chip 270, an embodiment comparable to FIG. 26 is present. The backside contact 272 of the semiconductor chip 270 is connected via a contact surface 163 with the backside contact 202 ei ¬ nes semiconductor chips 200th On the contact surface 163, the two chips 200, 270 are arranged. A connection of the semiconductor chip 270 to another semiconductor chip 200 is realized via a bonding wire 165, which is connected to the front side contacts 203, 273. Based on the contact diagrams, the series connection of n-type and p-type semiconductor regions of the semiconductor chips 200, 270 becomes clear.
Bei Einsatz von Halbleiterchips 280 liegt eine zu Figur 29 vergleichbare Struktur vor. Hierbei ist ein Halbleiterchip 280 über eine Kontaktfläche 163 an einen Halbleiterchip 200, und über einen Bonddraht 165 an einen anderen Halbleiterchip 200 angeschlossen (vgl. Figur 27) . When using semiconductor chips 280, a structure comparable to FIG. 29 is present. Here, a semiconductor chip 280 is connected via a contact surface 163 to a semiconductor chip 200, and via a bonding wire 165 to another semiconductor chip 200 (see FIG.
Die Vorrichtungen 291, 292, 293 stellen mögliche Beispiele dar, anhand derer die flexiblen Kontaktierungsmöglichkeiten eines Halbleiterchips 200, d.h. über die Kontakte 201, 202 oder über die Kontakte 203, 202, deutlich werden. Es sind weitere Vorrichtungen denkbar, welche zum Beispiel andere An¬ zahlen und geometrische Anordnungen von Chips, anstelle von Reihenverbindungen Parallelverbindungen, oder auch Kombinati- onen aus Reihen- und Parallelverbindungen von Chips aufweisen können. Die unterschiedlichen Vorrichtungen können jeweils mit mehreren und identisch aufgebauten Halbleiterchips 200 verwirklicht werden. Figur 30 zeigt eine weitere Ausgestaltung eines Halbleiterchips 200, bei dem im Unterschied zu Figur 18 zwei dritte Kontakte 203 im Bereich der Vorderseite 105 angeordnet sind. Die beiden Kontakte 203 befinden sich jeweils am Rand desThe devices 291, 292, 293 represent possible examples by means of which the flexible contacting possibilities of a semiconductor chip 200, ie via the contacts 201, 202 or via the contacts 203, 202, become clear. There are other devices conceivable which are charged, for example, to other ¬ and geometrical arrangements of chips which may have from compounds series parallel connections, or com- binations of series and parallel connections of chips instead. The different devices can each be realized with a plurality of identically constructed semiconductor chips 200. FIG. 30 shows a further embodiment of a semiconductor chip 200, in which, in contrast to FIG. 18, two third contacts 203 are arranged in the region of the front side 105. The two contacts 203 are located at the edge of each
Halbleiterchips 200. Diese Ausgestaltung ermöglicht eine noch höhere Flexibilität für das Kontaktieren des Halbleiterchips 200. Dadurch können relativ platzsparende und kurze elektrische Verbindungen zu anderen Chips verwirklicht werden. Semiconductor chips 200. This embodiment allows an even greater flexibility for the contacting of the semiconductor chip 200. As a result, relatively space-saving and short electrical connections to other chips can be realized.
Dies trifft in gleicher Weise auf die in Figur 31 gezeigte Ausgestaltung eines Halbleiterchips 200 zu. Hier gezeigt ist eine Rückseite des Halbleiterchips 200. Der Halbleiterchip 200 weist, neben einem zweiten Kontakt 202, zwei erste, im Bereich von Ecken angeordnete Kontakte 201 auf. This applies in the same way to the embodiment of a semiconductor chip 200 shown in FIG. Shown here is a rear side of the semiconductor chip 200. The semiconductor chip 200 has, in addition to a second contact 202, two first contacts 201 arranged in the region of corners.
Abgesehen von den Figuren 30, 31 sind weitere mögliche Varianten des Halbleiterchips 200 denkbar, welche andere Anzahlen und/oder Positionen von Kontakten 201, 202, 203 aufweisen können. Es ist ferner möglich, die anhand der Figuren 30 und 31 beschriebenen Ausgestaltungen in einem Halbleiterchip 200 zu kombinieren. Apart from FIGS. 30, 31, further possible variants of the semiconductor chip 200 are conceivable, which may have different numbers and / or positions of contacts 201, 202, 203. It is also possible to combine the embodiments described in FIGS. 30 and 31 in a semiconductor chip 200.
Die anhand der Figuren erläuterten Ausführungsformen stellen bevorzugte bzw. beispielhafte Ausführungsformen der Erfindung dar. Neben den beschriebenen und abgebildeten Ausführungsformen sind weitere Ausführungsformen vorstellbar, welche weitere Abwandlungen bzw. Kombinationen von Merkmalen umfassen können. Es ist insbesondere möglich, flexibel kontaktierbare Halbleiterchips abweichend von den in den Figuren dargestell¬ ten und beschriebenen Ausgestaltungen mit einem anderen Aufbau zu verwirklichen. Auch für Leuchtvorrichtungen sind anstelle der gezeigten Beispiele weitere Ausgestaltungen denkbar. Des Weiteren können anstelle der oben angegebenen Mate- rialien andere Materialien zum Einsatz kommen. The embodiments explained with reference to the figures represent preferred or exemplary embodiments of the invention. In addition to the described and illustrated embodiments, further embodiments are conceivable which may comprise further modifications or combinations of features. It is particularly possible to realize flexible contactable semiconductor chips different from the dargestell ¬ th in the figures and described embodiments with a different structure. For lighting devices, further embodiments are conceivable instead of the examples shown. Furthermore, other materials may be used in place of the materials listed above.
Es wird ferner auf die Möglichkeit hingewiesen, eine Vorrich¬ tung mit optoelektronischen Halbleiterchips zu verwirklichen, deren Halbleiterschichtenfolgen auf unterschiedlichen Halbleitermaterialien basieren. Auf diese Weise können die Halbleiterchips Lichtstrahlungen mit unterschiedlichen Farben, zum Beispiel blau und rot, abgeben. Es ist möglich, dass sich die Halbleiterchips durch die Halbleitermaterialien voneinander unterscheiden, und ansonsten im Wesentlichen baugleich sind . It is further pointed out the possibility to realize a Vorrich ¬ device with optoelectronic semiconductor chips, whose semiconductor layer sequences are based on different semiconductor materials. In this way, the semiconductor chips can emit light radiation of different colors, for example blue and red. It is possible that the semiconductor chips differ from each other by the semiconductor materials, and are otherwise substantially identical in construction.
Ferner können Halbleiterchips mit weiteren Komponenten kombi- niert werden. Hierunter fällt zum Beispiel der Einsatz eines oder mehrerer Konversionsmaterialien, zum Beispiel in Form von plättchenförmigen und auf den Halbleiterchips angeordne¬ ten Konversionselementen, um eine von den Halbleiterchips erzeugte primäre Lichtstrahlung wenigstens zum Teil in eine se- kundäre Lichtstrahlung eines anderen Wellenlängenbereichs Co¬ der auch in mehrere sekundäre Lichtstrahlungen) zu konvertie¬ ren . Furthermore, semiconductor chips can be combined with other components. This includes, for example, using one or more conversion materials, for example in the form of platelet-shaped and on the semiconductor chips is arrange ¬ th conversion elements to a primary light radiation generated by the semiconductor chip at least partially in a rated secondary light radiation of a different wavelength range Co ¬ which also to konvertie ¬ ren in a plurality of secondary light rays).
Eine weitere Variante besteht darin, zur direkten elektri- sehen Verbindung von Vorderseitenkontakten von Halbleiterchips keine Bonddrähte, sondern andere Kontaktstrukturen einzusetzen. In Betracht kommt zum Beispiel die Verwendung einer CPHF-Metallisierung (Compact Planar High Flux) . Die Herstellung kann dadurch erfolgen, indem auf einen mit Halbleiter- chips bestückten Träger einer Leuchtvorrichtung eine Vergussschicht (beispielsweise aus Silikon) aufgebracht wird, an die Vorderseitenkontakte heranreichende Öffnungen in der Verguss¬ schicht erzeugt werden, und nachfolgend metallische Kontakt¬ strukturen auf der Vergussschicht und in den Öffnungen ausge- bildet werden, welche an die Vorderseitenkontakte heranrei¬ chen . Another variant is to use for direct electrical connection of front side contacts of semiconductor chips no bonding wires, but other contact structures. Consider, for example, the use of a CPHF metallization (Compact Planar High Flux). The preparation can be done by a sealing compound layer is applied (for example, silicone) to a loaded with semiconductor chips support a light emitting device, are generated at the front-side contacts zoom reaching openings in the encapsulation ¬ layer and subsequently metal contact ¬ structures on the cast layer and forms are excluded in the apertures to the front-side contacts heranrei ¬ chen.
Auch eine Leuchtvorrichtung kann weitere Komponenten aufweisen. Hierunter fällt zum Beispiel ein optisches System, wel- ches eine Linse und/oder einen Reflektor umfassen kann. Eine hohe Packungsdichte an Halbleiterchips, vorzugsweise in Form von Oberflächenemittern, ermöglicht hierbei eine hohe Leucht- dichte, wodurch das optische System klein ausgebildet sein kann . A lighting device may also have further components. This includes, for example, an optical system, which may comprise a lens and / or a reflector. A high packing density of semiconductor chips, preferably in the form of surface emitters, enables a high luminance density, whereby the optical system can be made small.
Obwohl die Erfindung im Detail durch das bevorzugte Ausführungsbeispiel näher illustriert und beschrieben wurde, so ist die Erfindung nicht durch die offenbarten Beispiele einge¬ schränkt und andere Variationen können vom Fachmann hieraus abgeleitet werden, ohne den Schutzumfang der Erfindung zu verlassen . Although the invention in detail by the preferred embodiment has been illustrated and described in detail, the invention is not limited ¬ by the disclosed examples and other variations can be derived therefrom by the skilled artisan without departing from the scope of the invention.
Bezugs zeichenliste Reference sign list
100 Halbleiterchip 100 semiconductor chip
101, 102 Kontakt  101, 102 contact
103 Kontakt 103 contact
105 Vorderseite  105 front side
106 Rückseite  106 Backside
111, 112 Halbleiterchip 111, 112 semiconductor chip
113 Halbleiterchip 113 semiconductor chip
120 Halbleiterschichtenfolge120 semiconductor layer sequence
121, 122 Halbleiterbereich 121, 122 semiconductor region
125 Aktive Zone  125 Active Zone
130 Substrat  130 substrate
131 Leitfähige Schicht 132 Isolationsschicht  131 Conductive layer 132 Insulation layer
133 Stromaufweitungsschicht 133 current spreading layer
135 Durchkontaktierung 135 through-hole
140 Substrat  140 substrate
151 Leitfähige Schicht 152 Isolationsschicht  151 Conductive layer 152 Insulation layer
155 Durchkontaktierung  155 via
160 Träger  160 carriers
161 Basissubstrat  161 base substrate
162 Isolation  162 insulation
163 Kontaktfläche 163 contact area
165 Bonddraht  165 bonding wire
168 Chipposition  168 Chipposition
170 Halbleiterchip  170 semiconductor chip
171, 172 Kontakt  171, 172 contact
173 Kontakt 173 contact
180 Halbleiterchip  180 semiconductor chip
181, 182 Kontakt  181, 182 contact
191, 192 Vorrichtung  191, 192 device
193 Vorrichtung  193 device
200 Halbleiterchip 200 semiconductor chip
201, 202 Kontakt  201, 202 contact
203 Kontakt  203 contact
211, 212 Halbleiterchip Halbleiterchip Halbleiterchip, 272 Kontakt 211, 212 semiconductor chip Semiconductor chip semiconductor chip, 272 contact
Kontakt  Contact
Halbleiterchip, 282 Kontakt Semiconductor chip, 282 contact
, 292 Vorrichtung , 292 device
Vorrichtung  contraption

Claims

Ansprüche claims
1. Optoelektronischer Halbleiterchip (100, 111, 112, 113, 200, 211, 212, 213), aufweisend: eine Halbleiterschichtenfolge (120) umfassend einen ers¬ ten Halbleiterbereich (121), einen zweiten Halbleiterbereich (122) und eine dazwischen angeordnete aktive Zone (125) zur Strahlungserzeugung; einen ersten Kontakt (101, 201), welcher elektrisch mit dem ersten Halbleiterbereich (121) verbunden ist; einen zweiten Kontakt (102, 202), welcher elektrisch mit dem zweiten Halbleiterbereich (122) verbunden ist; und einen dritten Kontakt (103, 203), welcher elektrisch mit dem ersten Halbleiterbereich (121) verbunden ist, wobei der erste Kontakt (101, 201) und der dritte Kon¬ takt (103, 203) im Bereich von entgegen gesetzten Seiten des Halbleiterchips angeordnet sind. 1. An optoelectronic semiconductor chip (100, 111, 112, 113, 200, 211, 212, 213), comprising: a semiconductor layer sequence (120) comprising a ers ¬ th semiconductor region (121), a second semiconductor region (122) and an interposed active Zone (125) for generating radiation; a first contact (101, 201) electrically connected to the first semiconductor region (121); a second contact (102, 202) electrically connected to the second semiconductor region (122); and a third contact (103, 203), which is electrically connected to the first semiconductor region (121), wherein the first contact (101, 201) and the third Kon ¬ clock (103, 203) in the region of opposite sides of the semiconductor chip are arranged.
2. Optoelektronischer Halbleiterchip Anspruch 1, 2. Optoelectronic semiconductor chip claim 1,
wobei der erste und zweite Kontakt (101, 102) im Bereich einer Vorderseite (105) des Halbleiterchips angeordnete Vorderseitenkontakte sind, und wobei der dritte Kontakt (103) ein im Bereich einer Rückseite (106) des Halblei¬ terchips angeordneter Rückseitenkontakt ist. wherein the first and second contact (101, 102) are arranged in the region of a front side (105) of the semiconductor chip front-side contacts, and wherein the third contact (103) is arranged a the region of a rear side (106) of the semiconducting ¬ terchips backside contact.
3. Optoelektronischer Halbleiterchip nach Anspruch 1, 3. Optoelectronic semiconductor chip according to claim 1,
wobei der erste und zweite Kontakt (201, 202) im Bereich einer Rückseite (106) des Halbleiterchips angeordnete Rückseitenkontakte sind, und wobei der dritte Kontakt (203) ein im Bereich einer Vorderseite (105) des Halb¬ leiterchips angeordneter Vorderseitenkontakt ist. wherein the first and second contact (201, 202) in the region of a back side (106) of the semiconductor chip arranged rear side contacts, and wherein the third contact (203) in the region of a front side (105) of the semiconductor chip ¬ arranged front side contact.
4. Optoelektronischer Halbleiterchip nach einem der vorhergehenden Ansprüche, 4. Optoelectronic semiconductor chip according to one of the preceding claims,
weiter aufweisend wenigstens eines der Folgenden:  further comprising at least one of the following:
ein elektrisch leitfähiges Substrat (130, 140);  an electrically conductive substrate (130, 140);
ein elektrisch leitfähiges Substrat (140), welches durchlässig ist für die in der aktiven Zone (125) er¬ zeugte Strahlung; an electrically conductive substrate (140) which is permeable to the radiation generated in the active zone (125);
eine Durchkontaktierung (135, 155).  a via (135, 155).
5. Optoelektronischer Halbleiterchip nach einem der vorhergehenden Ansprüche, 5. Optoelectronic semiconductor chip according to one of the preceding claims,
wobei der erste und zweite Kontakt (101, 102) jeweils seitlich neben der Halbleiterschichtenfolge (120) ange¬ ordnet sind. wherein the first and second contacts (101, 102) are each arranged laterally next to the semiconductor layer sequence (120).
6. Optoelektronischer Halbleiterchip nach einem der Ansprüche 1 bis 4, 6. Optoelectronic semiconductor chip according to one of claims 1 to 4,
wobei die Halbleiterschichtenfolge (120) eine Stufenform aufweist, und wobei der erste Kontakt (101, 201) auf dem ersten Halbleiterbereich (121) und der zweite Kontakt (102, 202) auf dem zweiten Halbleiterbereich (122) angeordnet sind.  wherein the semiconductor layer sequence (120) has a step shape, and wherein the first contact (101, 201) on the first semiconductor region (121) and the second contact (102, 202) on the second semiconductor region (122) are arranged.
7. Optoelektronischer Halbleiterchip nach einem der vorhergehenden Ansprüche, 7. Optoelectronic semiconductor chip according to one of the preceding claims,
wobei die entgegen gesetzten Seiten des Halbleiterchips eine Vorderseite (105) und eine Rückseite (106) des Halbleiterchips sind.  wherein the opposite sides of the semiconductor chip are a front side (105) and a back side (106) of the semiconductor chip.
8. Optoelektronischer Halbleiterchip nach einem der vorhergehenden Ansprüche, 8. Optoelectronic semiconductor chip according to one of the preceding claims,
wobei der erste und zweite Kontakt (101, 102, 201, 202) im Bereich der gleichen Seite des Halbleiterchips ange¬ ordnet sind. wherein the first and second contact (101, 102, 201, 202) are integrally ¬ arranged in the same side of the semiconductor chip.
9. Optoelektronischer Halbleiterchip nach einem der vorhergehenden Ansprüche, 9. Optoelectronic semiconductor chip according to one of the preceding claims,
wobei der Halbleiterchip über den ersten und zweiten Kontakt (101, 102, 201, 202) oder über den dritten und zweiten Kontakt (102, 103, 202, 203) kontaktierbar ist, um einen elektrischen Anschluss zu dem ersten und zu dem zweiten Halbleiterbereich (121, 122) zum Hervorrufen eines Stromflusses durch die aktive Zone (125) herzustel¬ len . wherein the semiconductor chip over the first and second Contact (101, 102, 201, 202) or via the third and second contact (102, 103, 202, 203) is contactable to an electrical connection to the first and the second semiconductor region (121, 122) for inducing a current flow through the active zone (125) herzustel ¬ len.
Optoelektronischer Halbleiterchip nach einem der vorhergehenden Ansprüche, Optoelectronic semiconductor chip according to one of the preceding claims,
aufweisend mehrere erste, mehrere zweite und/oder mehre¬ re dritte Kontakte. comprising a plurality of first, a plurality of second and / or more ¬ re third contacts.
Vorrichtung, umfassend einen Träger (160) und mehrere optoelektronische Halbleiterchips nach einem der vorher¬ gehenden Ansprüche. Apparatus comprising a support (160) and a plurality of optoelectronic semiconductor chip according to any preceding ¬ preceding claim.
Vorrichtung nach Anspruch 11, Device according to claim 11,
wobei die mehreren Halbleiterchips (100) jeweils zwei Vorderseitenkontakte (101, 102) und einen Rückseitenkon¬ takt (103) aufweisen, und wobei die Vorderseitenkontakte (101, 102) von zwei der Halbleiterchips (100) über eine Kontaktstruktur (165) elektrisch verbunden sind. wherein the plurality of semiconductor chips (100) are each two front-side contacts (101, 102) and a Rückseitenkon ¬ clock (103), and wherein the front-side contacts (101, 102) of two of the semiconductor chips (100) via a contact structure (165) electrically connected ,
Vorrichtung nach einem der Ansprüche 11 oder 12, umfassend mehrere erste optoelektronische Halbleiter¬ chips (100), welche jeweils zwei Vorderseitenkontakte (101, 102) und einen Rückseitenkontakt (103) aufweisen, wobei die Vorrichtung wenigstens einen zweiten optoe¬ lektronischen Halbleiterchip (170, 180) umfasst, welcher einen Vorderseitenkontakt (172, 181) und einen Rücksei¬ tenkontakt (173, 182) aufweist, Device according to one of claims 11 or 12, comprising a plurality of first optoelectronic semiconductor chips ¬ (100), each having two front side contacts (101, 102) and a rear side contact (103), wherein the device at least one second opto ¬ lectronic semiconductor chip (170, 180) having a front-side contact (172, 181) and a Rücksei ¬ tenkontakt (173, 182),
wobei der Vorderseitenkontakt (172, 181) des zweiten Halbleiterchips (170, 180) und ein Vorderseitenkontaktwherein the front side contact (172, 181) of the second semiconductor chip (170, 180) and a front side contact
(102) eines ersten Halbleiterchips (100) über eine Kon¬ taktstruktur (165) elektrisch verbunden sind, (102) a first semiconductor chip (100) via a clock-Kon ¬ structure (165) are electrically connected,
und wobei der Rückseitenkontakt (173, 182) des zweiten Halbleiterchips (170, 180) und der Rückseitenkontaktand wherein the rear-side contact (173, 182) of the second semiconductor chip (170, 180) and the rear-side contact
(103) eines anderen der ersten Halbleiterchips (100) über eine Verbindungsstruktur (163) des Trägers (160) elektrisch verbunden sind. (103) another of the first semiconductor chip (100) are electrically connected via a connection structure (163) of the carrier (160).
Vorrichtung nach Anspruch 11, Device according to claim 11,
wobei die mehreren Halbleiterchips (200) jeweils zwei Rückseitenkontakte (201, 202) und einen Vorderseitenkon¬ takt (203) aufweisen, und wobei die Rückseitenkontakte (201, 202) von zwei der Halbleiterchips (200) über eine Verbindungsstruktur (163) des Trägers (160) elektrisch verbunden sind. wherein the plurality of semiconductor chips (200) each have two rear side contacts (201, 202) and a Vorderseitenkon ¬ clock (203), and wherein the backside contacts (201, 202) of two of the semiconductor chips (200) via a connection structure (163) of the support ( 160) are electrically connected.
Vorrichtung nach einem der Ansprüche 11 oder 14, umfassend mehrere erste optoelektronische Halbleiter¬ chips (200), welche jeweils zwei Rückseitenkontakte (201, 202) und einen Vorderseitenkontakt (203) aufwei¬ sen, Device according to one of claims 11 or 14, comprising a plurality of first optoelectronic semiconductor chips ¬ (200), each having two rear side contacts (201, 202) and a front side contact (203) aufwei ¬ sen,
wobei die Vorrichtung wenigstens einen zweiten optoe¬ lektronischen Halbleiterchip (270, 280) umfasst, welcher einen Vorderseitenkontakt (273, 281) und einen Rücksei¬ tenkontakt (272, 282) aufweist, said apparatus comprising at least one second optoe ¬ lektronischen semiconductor chip (270, 280) having a front side contact (273, 281) and a back print ¬ tenkontakt (272, 282);
wobei der Rückseitenkontakt (272, 282) des zweiten Halb¬ leiterchips (270, 280) und ein Rückseitenkontakt (202) eines ersten Halbleiterchips (200) über eine Verbin¬ dungsstruktur (163) des Trägers (160) elektrisch verbunden sind, wherein the rear side contact (272, 282) of the second half ¬ semiconductor chip (270, 280) and a back contact (202) of a first semiconductor chip (200) via a Verbin ¬ making structure (163) of the carrier (160) are electrically connected,
und wobei der Vorderseitenkontakt (273, 281) des zweiten Halbleiterchips (270, 280) und der Vorderseitenkontakt (203) eines anderen der ersten Halbleiterchips (200) über eine Kontaktstruktur (165) elektrisch verbunden sind . and wherein the front-side contact (273, 281) of the second semiconductor chip (270, 280) and the front-side contact (203) of another of the first semiconductor chip (200) are electrically connected via a contact structure (165).
PCT/EP2014/062863 2013-06-26 2014-06-18 Optoelectronic semiconductor chip WO2014206842A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102013212294.2 2013-06-26
DE102013212294.2A DE102013212294A1 (en) 2013-06-26 2013-06-26 Optoelectronic semiconductor chip

Publications (1)

Publication Number Publication Date
WO2014206842A1 true WO2014206842A1 (en) 2014-12-31

Family

ID=50972730

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2014/062863 WO2014206842A1 (en) 2013-06-26 2014-06-18 Optoelectronic semiconductor chip

Country Status (2)

Country Link
DE (1) DE102013212294A1 (en)
WO (1) WO2014206842A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015115722A1 (en) 2015-09-17 2017-03-23 Osram Opto Semiconductors Gmbh Carrier for a device, component and method for producing a carrier or a component
WO2020244784A1 (en) * 2019-06-07 2020-12-10 Jenoptik Optical Systems Gmbh Led illumination apparatus

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1460694A1 (en) * 2001-11-19 2004-09-22 Sanyo Electric Co., Ltd. Compound semiconductor light emitting device and its manufacturing method
US20050056855A1 (en) * 2003-09-16 2005-03-17 Ming-Der Lin Light-emitting device with enlarged active light-emitting region
WO2009106063A1 (en) * 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Monolithic, optoelectronic semi-conductor body and method for the production thereof
US20100096652A1 (en) * 2008-10-22 2010-04-22 Samsung Electro-Mechanics Co., Ltd. Semiconductor light emitting device
EP2458654A1 (en) * 2009-07-22 2012-05-30 Panasonic Corporation Light emitting diode

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008011848A1 (en) * 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor body and method for producing such
DE102008051050A1 (en) * 2008-10-09 2010-04-15 Osram Opto Semiconductors Gmbh Opto-electronic semiconductor module for e.g. projection application, has semiconductor segments characterized by operating voltages, where one of voltage range includes weighted sum of natural numbers with different voltage ranges
DE102011015821B4 (en) * 2011-04-01 2023-04-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelectronic semiconductor chip

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1460694A1 (en) * 2001-11-19 2004-09-22 Sanyo Electric Co., Ltd. Compound semiconductor light emitting device and its manufacturing method
US20050056855A1 (en) * 2003-09-16 2005-03-17 Ming-Der Lin Light-emitting device with enlarged active light-emitting region
WO2009106063A1 (en) * 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Monolithic, optoelectronic semi-conductor body and method for the production thereof
US20100096652A1 (en) * 2008-10-22 2010-04-22 Samsung Electro-Mechanics Co., Ltd. Semiconductor light emitting device
EP2458654A1 (en) * 2009-07-22 2012-05-30 Panasonic Corporation Light emitting diode

Also Published As

Publication number Publication date
DE102013212294A1 (en) 2014-12-31

Similar Documents

Publication Publication Date Title
DE10325951B4 (en) Light-emitting diode with associated contact scheme
EP2553726B1 (en) Optoelectronic semiconductor chip
DE112016004262T5 (en) Self-aligning free-floating mirror for vias
EP2901479B1 (en) Optoelectronic component
DE202009018965U1 (en) Efficient LED arrangement
WO2008101524A1 (en) Electrical connection for semiconductor structures, method for the production thereof, and use of such a connection in a luminous element
WO2006089512A1 (en) Module comprising radiation-emitting semiconductor bodies
DE112005002889T5 (en) Light emitting device with a plurality of light emitting cells and assembly assembly thereof
DE112011101981T5 (en) Surface-emitting LED with high voltage and low current
EP2415077B1 (en) Optoelectronic component
DE102012216738A1 (en) OPTOELECTRONIC COMPONENT
WO2014139789A1 (en) Opto-electronic component
DE102016119539A1 (en) Light-emitting semiconductor chip and light-emitting device
WO2016180939A1 (en) Optoelectronic semiconductor chip and optoelectronic module
WO2020074351A1 (en) Optoelectronic semiconductor component
DE102012105772A1 (en) Semiconductor light-emitting device package
WO2018189237A1 (en) Radiation-emitting component
WO2014206842A1 (en) Optoelectronic semiconductor chip
WO2017178424A1 (en) Light-emitting semiconductor chip, light-emitting component and method for producing a light-emitting component
WO2017072074A1 (en) Optoelectronic component
DE102012209266A1 (en) Circuit arrangement and manufacturing method thereof
WO2017162753A1 (en) Production of semiconductor components, semiconductor component, and display device
WO2014173623A1 (en) Optoelectronic semiconductor chip and optoelectronic semiconductor component
EP2599123A1 (en) Method for producing an optoelectronic semiconductor component, and optoelectronic semiconductor component
DE102017130757A1 (en) OPTOELECTRONIC SEMICONDUCTOR COMPONENT

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14730935

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14730935

Country of ref document: EP

Kind code of ref document: A1