WO2014123050A1 - 表示装置の製造方法 - Google Patents

表示装置の製造方法 Download PDF

Info

Publication number
WO2014123050A1
WO2014123050A1 PCT/JP2014/051993 JP2014051993W WO2014123050A1 WO 2014123050 A1 WO2014123050 A1 WO 2014123050A1 JP 2014051993 W JP2014051993 W JP 2014051993W WO 2014123050 A1 WO2014123050 A1 WO 2014123050A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
emitting layer
vapor deposition
pixel
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2014/051993
Other languages
English (en)
French (fr)
Inventor
伸一 川戸
越智　貴志
勇毅 小林
正浩 市原
松本　栄一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to US14/764,534 priority Critical patent/US9373667B2/en
Publication of WO2014123050A1 publication Critical patent/WO2014123050A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/164—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using vacuum deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering

Definitions

  • the present invention relates to a method for manufacturing a display device.
  • a full-color organic EL (Electroluminescence) display device is generally formed by arranging red (R), green (G), and blue (B) organic EL elements as sub-pixels on a substrate. By using these, the organic EL elements are selectively made to emit light with a desired luminance to display an image.
  • R red
  • G green
  • B blue
  • a light emitting layer made of an organic light emitting material that emits light of each color is patterned for each organic EL element that is a light emitting element.
  • a method for forming a pattern of the light emitting layer for example, a vapor deposition method using a vapor deposition mask called a shadow mask is known.
  • Patent Document 1 describes a vapor deposition apparatus and a vapor deposition method using a shadow mask.
  • FIG. 12 is a plan view of the deposition target substrate and the mask unit in the vacuum chamber in the vapor deposition apparatus of Patent Document 1, as viewed from the deposition target substrate side.
  • 13 is a cross-sectional view schematically showing a schematic configuration of the main part of the vapor deposition apparatus of Patent Document 1, and is a cross-sectional view taken along the line BB in FIG.
  • the vapor deposition apparatus 250 of Patent Document 1 includes a vacuum chamber 260, a mask unit 280, and a substrate moving mechanism (not shown).
  • the mask unit 280 includes a shadow mask 281 and a vapor deposition source 285.
  • the shadow mask 281 is provided with a plurality of openings 282.
  • the vapor deposition source 285 individually accommodates the vapor deposition particles corresponding to each color, and has a plurality of injection ports 286 that eject the vapor deposition material as vapor deposition particles. .
  • the deposition target substrate 200 is held such that the gap g1 between the deposition target substrate 200 and the shadow mask 281 is constant, and the deposition source 285 is fixed between the shadow mask 281 and the gap g2. Are arranged opposite to each other.
  • the vapor deposition apparatus of Patent Document 1 moves the deposition target substrate 200 relative to the mask unit 280 as indicated by an arrow in FIG. 12, and thereby vapor deposition particles ejected from the ejection port 286 of the vapor deposition source 285.
  • vapor deposition particles ejected from the ejection port 286 of the vapor deposition source 285. are sequentially deposited on the vapor deposition region 210 on the vapor deposition surface of the film formation substrate 200 through the opening 282 of the shadow mask 281, so that the vapor deposition film corresponding to the sub-pixels is formed on the vapor deposition region 210 of the film formation substrate 200.
  • 211 patterns are formed.
  • Vapor deposition particles are injected from each injection port so as to diffuse with a certain spread.
  • the opening 282 has a certain width
  • the shadow mask 281 and the TFT substrate 290 have a gap of g1
  • the vapor deposition source 285 and the shadow mask 281 have a gap of g2. have.
  • the vapor deposition particles emitted from the respective injection ports and passing through the opening 282 spread between the shadow mask 281 and the TFT substrate 290 and reach the TFT substrate 290. Therefore, the light emitting layer 291 formed on the TFT substrate 290 is not formed flat, but is formed so as to gradually spread over a range wider than the width of the opening 282.
  • the red vapor deposition particles to be injected into the red sub-pixel reach the adjacent green sub-pixel, and the green vapor deposition particles and the red vapor deposition particles are mixed.
  • the formation of one light emitting layer by vapor deposition particles having different colors is referred to as color mixing.
  • the light emitting layer of the sub-pixel where the color mixture has occurred does not emit light of a desired wavelength or does not emit light, the display quality as a display device is degraded.
  • FIG. 14 is a cross-sectional view illustrating one pixel of the organic light emitting display device manufactured by the thin film deposition apparatus of Patent Document 2.
  • the organic light emitting display device of Patent Document 2 is connected to a drain electrode 357 of a thin film transistor TFT and is supplied with a positive power source 361 and a second electrode 363 that is provided so as to cover the entire pixel and supplies a negative power source. , And an organic layer 362 that is disposed between the first electrode 361 and the second electrode 363 and emits light.
  • the organic layer 362 includes light emitting layers 362R, 362G, 362B and auxiliary layers 362R ', 362G'.
  • the organic layer 362 has a green auxiliary layer 362G ′ and one end of the green light emitting layer 362G overlapped on one end of the blue light emitting layer 362B, and a red auxiliary layer 362R ′ and the other end of the green light emitting layer 362G.
  • the red light emitting layer 362R is formed so that one end thereof is overlapped.
  • the green auxiliary layer 362G ′ is interposed between the blue light emitting layer 362B and the green light emitting layer 362G, and the blue light emitting layer 362B and the green light emitting layer 362G adjacent to each other are not in direct contact with each other.
  • the red auxiliary layer 362R ' is interposed between the green light emitting layer 362G and the red light emitting layer 362R, so that the green light emitting layer G and the red light emitting layer R adjacent to each other are not in direct contact with each other.
  • Patent Document 2 describes that the light emission efficiency of the light emitting layer is greatly improved by the above configuration, the color mixing phenomenon disappears, and the color coordinate improvement effect is produced.
  • the present invention has been made in view of the above-described problems, and an object of the present invention is to provide a display device and a display device manufacturing method in which a reduction in display quality due to color mixing of the light emitting layer is suppressed without reducing productivity. It is to provide.
  • the region where the film thickness gradually increases in the cross-sectional shape of the light-emitting layer includes two regions. I found out.
  • the two regions are a theoretical taper region (theoretical taper portion) in which the film thickness decreases in proportion to the distance from the center of the light emitting layer in plan view, based on the geometric structure of the vapor deposition apparatus, and the theoretical taper region. This is an actually measured taper region (actually tapered portion) where the film thickness decreases in a curved manner based on the distance from the center of the light emitting layer.
  • this measured taper portion is formed to extend outward from the theoretical taper portion, when the film thickness is calculated based on the geometric structure of the vapor deposition apparatus and vapor deposition is performed, the actual taper portion of the light emitting layer is not the same. May reach the pixel. In this case, color mixing occurs.
  • the inventors have observed the shape of the light emitting layer in the measured taper portion. If the position is 3 ⁇ m outside the boundary between the theoretical taper portion and the actually measured taper portion, the film thickness is sufficiently thin, so Even if it is formed in a wide range, the influence on the light emission characteristics of the light emitting layer is small, and it has been confirmed as a display device.
  • the inventors have found a method for manufacturing a display device including a light emitting layer without degrading display quality in consideration of the verification result.
  • a method for manufacturing a display device includes a substrate, and a plurality of pixel openings which are regions that emit light are adjacent to each other on the substrate.
  • a non-display area which is an area between the matching pixel openings and does not emit light, is defined, and light of different colors is provided on the substrate corresponding to each pixel opening.
  • the pixel A first light emitting layer is formed corresponding to a first pixel opening which is one of the mouths, and corresponds to a second pixel opening adjacent to the first pixel opening via the non-display area.
  • the width of the mask opening is set to M.
  • the width of the injection port is Wn
  • the distance between the substrate and the deposition mask is G
  • the distance between the substrate and the deposition source is Ts
  • the width of the first pixel opening is
  • the present invention it is possible to provide a display device and a method for manufacturing the display device, in which a reduction in display quality due to color mixing of the light emitting layer is suppressed without reducing productivity.
  • FIG. 1 is a cross-sectional view showing a schematic configuration of an organic EL display device for RGB full-color display according to Embodiment 1 of the present invention. It is a top view which shows the structure of the pixel which comprises the organic electroluminescence display which concerns on Embodiment 1 of this invention.
  • FIG. 3 is a cross-sectional view of the TFT substrate in the organic EL display device according to Embodiment 1 of the present invention, taken along line AA in FIG. It is a flowchart which shows the manufacturing process of an organic electroluminescence display in order of a process. It is sectional drawing of a TFT substrate and a vapor deposition apparatus for demonstrating the process of forming a light emitting layer in a TFT substrate using a vapor deposition apparatus.
  • FIG. 1 is a cross-sectional view of a TFT substrate and a light emitting layer of the organic EL display device of Embodiment 1.
  • FIG. 6 is a cross-sectional view of another example of the TFT substrate and the light emitting layer of the organic EL display device according to Embodiment 1.
  • FIG. 6 is a cross-sectional view of a TFT substrate and a light emitting layer of an organic EL display device according to Embodiment 2.
  • FIG. It is sectional drawing of the TFT substrate and light emitting layer of the organic electroluminescence display of Embodiment 3. It is the top view which looked at the film-forming substrate and mask unit in the vacuum chamber in the vapor deposition apparatus of patent document 1 as a prior art from the film-forming substrate side.
  • It is sectional drawing which shows typically schematic structure of the principal part in the vapor deposition apparatus of patent document 1 as a prior art, and is BB arrow sectional drawing of FIG.
  • a bottom emission type organic EL display device of RGB full color display that extracts light from the TFT substrate side will be described as an example.
  • FIG. 1 is a cross-sectional view showing a schematic configuration of an organic EL display device for RGB full-color display according to the present embodiment.
  • FIG. 2 is a plan view showing the configuration of the pixels constituting the organic EL display device shown in FIG. 1, and FIG. 3 shows the sub-pixels 2R, 2G, and 2B arranged in the organic EL display device shown in FIG.
  • FIG. 3 is a cross-sectional view taken along line AA of the TFT substrate and the organic EL element when cut in the direction.
  • the organic EL display device 1 of the present embodiment has a configuration in which an organic EL element 20, an adhesive layer 30, and a sealing substrate 40 are provided in this order on a TFT substrate 10. Yes.
  • the organic EL element 20 includes a pair of substrates (TFT substrates) by bonding a TFT substrate 10 on which the organic EL element 20 is laminated to a sealing substrate 40 using an adhesive layer 30. 10 and the sealing substrate 40).
  • TFT substrates substrates
  • the organic EL element 20 is sealed between the TFT substrate 10 and the sealing substrate 40 in this way, so that oxygen or moisture can enter the organic EL element 20 from the outside. It is prevented.
  • the TFT substrate 10 includes a TFT 12 (switching element), an interlayer film 13 (interlayer insulating film, planarizing film), a wiring 14, a first electrode 21, and an edge cover 15 on an insulating substrate 11. It has the structure formed in order.
  • a plurality of wirings 14 including a plurality of gate lines laid in the horizontal direction and a plurality of signal lines laid in the vertical direction and intersecting the gate lines are provided on the insulating substrate 11, as shown in FIG. 2, a plurality of wirings 14 including a plurality of gate lines laid in the horizontal direction and a plurality of signal lines laid in the vertical direction and intersecting the gate lines are provided. It has been.
  • a gate line driving circuit (not shown) for driving the gate line is connected to the gate line
  • a signal line driving circuit (not shown) for driving the signal line is connected to the signal line.
  • the organic EL display device 1 is a full-color active matrix organic EL display device.
  • the regions surrounded by the wirings 14 have red (R), green (G), and blue (B), respectively.
  • the sub-pixels 2R, 2G, and 2B that emit light of the respective colors are arranged in a matrix.
  • one subpixel (dot) is defined corresponding to the intersection of these wirings 14, and R, G, and B light emitting areas are defined for each subpixel.
  • the pixel 2 (that is, one pixel) has three sub-pixels 2R, 2G, and 2B: a red sub-pixel 2R that emits red light, a green sub-pixel 2G that emits green light, and a blue sub-pixel 2B that emits blue light. It is constituted by.
  • pixel openings 16R, 16G, and 16B which are regions emitting light of each color, are defined corresponding to the sub-pixels 2R, 2G, and 2B.
  • the pixel openings 16R, 16G, and 16B are provided with light-emitting layers 23R, 23G, and 23B that emit light of different colors and that emit light in the sub-pixels 2R, 2G, and 2B.
  • the organic EL display device 1 including the red light emitting layer 23R, the green light emitting layer 23G, and the blue light emitting layer 23B as the light emitting layer will be described.
  • the types of the light emitting layers are not limited to three, What is necessary is just to provide multiple types of light emitting layers.
  • These light emitting layers 23R, 23G, and 23B are patterned by vapor deposition for each color of light to be emitted.
  • the pixel openings 16R, 16G, and 16B will be described later.
  • a first electrode 21 and a TFT 12 connected to the first electrode 21 are provided.
  • the light emission intensity of each of the sub-pixels 2R, 2G, and 2B is determined by scanning and selection by the wiring 14 and the TFT 12.
  • the organic EL display device 1 realizes image display by selectively causing the organic EL element 20 to emit light with desired luminance using the TFT 12.
  • the interlayer film 13 is laminated on the insulating substrate 11 over the entire region of the insulating substrate 11 so as to cover the TFTs 12.
  • the interlayer film 13 is provided with a contact hole 13 a for electrically connecting the first electrode 21 to the TFT 12.
  • the first electrode 21 is a layer having a function of injecting (supplying) holes into an organic EL layer described later. As described above, the first electrode 21 is connected to the TFT 12 via the contact hole 13a.
  • the edge cover 15 prevents the first electrode 21 and the second electrode 29 in the organic EL element 20 from being short-circuited when the organic EL layer becomes thin or the electric field concentration occurs at the pattern end of the first electrode 21. It is an insulating layer for preventing.
  • the edge cover 15 is formed on the interlayer film 13 so as to cover the end of the first electrode 21.
  • a portion of the first electrode 21 that is not covered by the edge cover 15 is a light emitting region that emits light.
  • the portions where the first electrode 21 is provided on the TFT substrate 10 and the first electrode 21 is exposed without being covered by the edge cover 15 are the pixel openings 16R, 16G, and 16B.
  • the region on the TFT substrate 10 where the edge cover 15 is provided is a non-display region 15R / 15G / 15B that does not emit light.
  • the organic EL element 20 is a light emitting element that can emit light with high luminance by low-voltage direct current driving, and an organic EL layer and a second electrode 29 are laminated on the first electrode 21 in this order.
  • the organic EL layer from the first electrode 21 side, the hole injection layer / hole transport layer 22, the light emitting layers 23R / 23G / 23B, the electron transport layer 27, and the electron injection layer 28 are arranged in this order. You may have the structure formed.
  • the stacking order is that in which the first electrode 21 is an anode, the second electrode 29 is a cathode, the first electrode 21 is a cathode, and the second electrode 29 is an anode.
  • the order of stacking is reversed.
  • the hole injection layer / hole transport layer 22 is uniformly formed on the entire display region of the TFT substrate 10 so as to cover the first electrode 21 and the edge cover 15.
  • light emitting layers 23R, 23G, and 23B are formed corresponding to the sub-pixels 2R, 2G, and 2B so as to cover the pixel openings 16R, 16G, and 16B, respectively. ing.
  • the light emitting layers 23R, 23G, and 23B are layers having a function of emitting light by recombining holes injected from the first electrode 21 side and electrons injected from the second electrode 29 side. .
  • the electron transport layer 27 is a layer having a function of increasing the electron transport efficiency from the second electrode 29 to the light emitting layers 23R, 23G, and 23B.
  • the electron injection layer 28 is a layer having a function of increasing the electron injection efficiency from the second electrode 29 to the light emitting layers 23R, 23G, and 23B.
  • the electron transport layer 27 is formed on the light emitting layer 23R / 23G / 23B and the hole injection layer / hole transport layer 22 so as to cover the light emitting layer 23R / 23G / 23B and the hole injection layer / hole transport layer 22.
  • the TFT substrate 10 is formed uniformly over the entire display area.
  • the electron injection layer 28 is uniformly formed on the electron transport layer 27 over the entire display region of the TFT substrate 10 so as to cover the electron transport layer 27.
  • the second electrode 29 is a layer having a function of injecting electrons into the organic EL layer composed of the organic layers as described above.
  • the second electrode 29 is uniformly formed on the electron injection layer 28 over the entire display region of the TFT substrate 10 so as to cover the electron injection layer 28.
  • organic layers other than the light emitting layers 23R, 23G, and 23B are not essential layers as the organic EL layer, and may be appropriately formed according to the required characteristics of the organic EL element 20.
  • a layer configuration as shown in the following (1) to (8) can be adopted.
  • FIG. 4 is a flowchart showing the manufacturing steps of the organic EL display device in the order of steps.
  • the manufacturing method of the organic EL display device 1 includes, for example, a TFT substrate manufacturing step (S1), a first electrode manufacturing step (S2), a hole injection layer and hole transport.
  • the light emitting layers 23R, 2G, 2B corresponding to the subpixels 2R, 2G, 2B are formed on the hole injection layer / hole transport layer 22 so as to cover the pixel openings 16R, 16G, 16B.
  • 23G and 23B are separately formed (pattern formation).
  • the light emitting layers 23R, 23G, and 23B can be vapor-deposited on the TFT substrate 10 using a vapor deposition mask.
  • FIG. 5 is a cross-sectional view of the TFT substrate and the vapor deposition apparatus for explaining a process of forming a light emitting layer on the TFT substrate using the vapor deposition apparatus.
  • FIG. 5 is a diagram illustrating a process of forming the light emitting layer 23 ⁇ / b> R on the hole injection layer / hole transport layer 22.
  • FIG. 5 is a diagram for mainly explaining the positional relationship between the vapor deposition apparatus and the TFT substrate in the light emitting layer vapor deposition process of the present embodiment, and the thickness and shape of the light emitting layer are simplified for explanation. It is shown.
  • the vapor deposition apparatus 70 includes a vapor deposition source 60 and a vapor deposition mask 50, and is provided so that the vapor deposition mask 50 and the TFT substrate 10 face each other.
  • the light emitting layers 23 ⁇ / b> R, 23 ⁇ / b> G, and 23 ⁇ / b> B of the organic EL display device 1 of the present embodiment are formed by depositing vapor deposition particles emitted from the vapor deposition source 60 on the TFT substrate 10.
  • a vapor deposition mask 50 having a mask opening 51 is provided between the TFT substrate 10 and the vapor deposition source 60, and vapor deposition particles are vapor-deposited on the TFT substrate 10 through the mask opening 51.
  • the vapor deposition source 60 has, for example, a mechanism for injecting vapor deposition particles upward.
  • the vapor deposition source 60 has a plurality of vapor deposition source openings 61 (injection ports) for injecting (scattering) the vapor deposition material as vapor deposition particles on the surface facing the vapor deposition mask 50.
  • the vapor deposition particles are ejected from the vapor deposition source opening 61 with a certain isotropic property.
  • the width of the vapor deposition source opening 61 of the vapor deposition source 60 is Wn, and the width of the mask opening 51 of the vapor deposition mask 50 is M.
  • the width M of the mask opening 51 is the width of the through hole provided in the vapor deposition mask 50 in plan view.
  • the distance between the vapor deposition source 60 and the TFT substrate 10 is Ts, and the distance between the vapor deposition mask 50 and the TFT substrate 10 is G.
  • deposition is performed with the center of the deposition source opening 61, the center of the mask opening 51, and the centers of the pixel openings 16R, 16G, and 16B arranged on the same straight line. Is preferred.
  • the TFT substrate 10 is moved relative to the vapor deposition mask 50, and vapor deposition particles are sequentially deposited on the vapor deposition region on the vapor deposition surface of the TFT substrate 10 through the mask opening 51.
  • vapor deposition particles are sequentially deposited on the vapor deposition region on the vapor deposition surface of the TFT substrate 10 through the mask opening 51.
  • vapor deposition particles emitted from all positions of the vapor deposition source opening 61 on the TFT substrate 10 in plan view. are deposited (regions having a width of Wt in the drawing) and regions (depositions having a width of Wb in the drawing) where vapor deposition particles emitted from a part of the position of the deposition source opening 61 are deposited. is there.
  • the vapor deposition particles are uniformly deposited. Therefore, the film of the light emitting layers 23R, 23G, and 23B in the region. The thickness is substantially uniform.
  • portions having a uniform thickness and a flat cross-sectional shape are formed. This is referred to as a flat portion of the light emitting layers 23R, 23G, and 23B.
  • the vapor deposition particles emitted from a part of the position of the vapor deposition source opening 61 on the TFT substrate 10 are vapor deposited, the vapor deposition particles are not uniformly deposited, and the light emitting layers 23R, 23G, The film thickness of the light emitting layers 23R, 23G, and 23B decreases according to the distance from the center of 23B.
  • the portion where the film thickness changes according to the position on the TFT substrate 10 and the cross-sectional shape is not flat is referred to as a tapered portion of the light emitting layers 23R, 23G, and 23B.
  • the tapered portions of the light emitting layers 23R, 23G, and 23B are formed so as to extend to the pixel openings 16R, 16G, and 16B of other adjacent subpixels 2R, 2G, and 2B, and thus one pixel opening 16R, 16G, and 16B.
  • the light emitting layers 23R, 23G, and 23B that emit light of different colors that is, when color mixing occurs, light emission other than the desired color occurs or does not emit light.
  • FIG. 6 is a cross-sectional view of the light emitting layer formed on the TFT substrate by the light emitting layer vapor deposition process when cut in a direction perpendicular to the TFT substrate.
  • the light emitting layer 23R is illustrated and described, but the same applies to the light emitting layers 23G and 23B.
  • the distance G between the deposition mask 50 and the TFT substrate 10 From the distance Ts between the deposition source 60 and the TFT substrate 10, the distance G between the deposition mask 50 and the TFT substrate 10, the width Wn of the deposition source opening 61, and the width M of the mask opening 51, the light emitting layer 23R.
  • the film thickness and shape of these are theoretically determined.
  • the light-emitting layer 23R has a flat portion (hereinafter, a theoretical flat portion) that is a portion where the film thickness is constant, and a periphery of the theoretical flat portion, It includes a taper portion (hereinafter, theoretical taper portion) that is a portion where the film thickness decreases in proportion to the distance from the central axis y of the light emitting layer 23R.
  • a theoretical flat portion that is a portion where the film thickness is constant
  • a taper portion hereinafter, theoretical taper portion
  • the shape of the light emitting layer 23 ⁇ / b> R actually formed on the TFT substrate 10 is different from the theoretically required shape, and it is not easy to actually measure, and its presence may not be specified.
  • the inventors accurately measure the film thickness of the light emitting layers 23R, 23G, and 23B by using a high-precision step gauge, measuring means using TOF-SIMS (Time of Flight Secondary Ion Mass Spectroscopy), and a calibration sample. Succeeded.
  • TOF-SIMS Time of Flight Secondary Ion Mass Spectroscopy
  • TOF-SIMS IV manufactured by ION-TOF was used as TOF-SIMS.
  • the solid line in FIG. 6 is the cross-sectional shape of the light emitting layer 23R obtained by actually measuring the film thickness.
  • the light emitting layer 23R has a flat portion (hereinafter, measured flat portion) where the film thickness is constant, and the light emitting layer 23R.
  • the taper portion (hereinafter, measured taper portion), which is a portion where the film thickness decreases according to the distance from the central axis y, includes a gentle R shape at the boundary between the measured flat portion and the measured taper portion. It was found that the width of the actually measured flat portion is smaller than the width of the theoretical flat portion in plan view.
  • the actually measured taper portion has a film thickness that linearly decreases in accordance with the distance from the central axis y of the light emitting layer in plan view. It was found to include a linear taper portion (linear taper portion) and an actually measured curve taper portion (curve taper portion) which is outside the actually measured linear taper portion and whose film thickness decreases in a curved manner.
  • the film thickness of the light emitting layer 23R in the actually measured linear taper portion is equivalent to the film thickness of the light emitting layer 23R in the theoretical taper portion, and can be calculated theoretically.
  • the film thickness of the light emitting layer 23R in the theoretical flat part is 100%
  • the film thickness of the light emitting layer 23R at the boundary between the actually measured linear taper part and the actually measured curve taper part is It was found to be 2% (become 1/50 of the thickness of the light emitting layer 23R in the theoretical flat portion).
  • the width Wu of the peripheral region in plan view is It was found to be 3 to 5 ⁇ m (3 ⁇ m ⁇ Wu ⁇ 5 ⁇ m). And it turned out that a peripheral region is formed even to the outer side of a theoretical taper part.
  • ⁇ Light emitting layer> Based on the shape of the light emitting layer 23R, a preferable method for forming the light emitting layer 23R of the present embodiment will be described in detail from the viewpoint of color mixture in adjacent subpixels and light emission characteristics in the own subpixel.
  • Such deterioration in display quality is caused by color mixing in the pixel opening 16R of the sub-pixel 2R.
  • display quality does not deteriorate even if color mixing occurs.
  • the inventors have mixed the light emitting layers 23R of other colors into the pixel openings 16G and 16B. It has been found that even if color mixing occurs, if the film thickness of the light emitting layer 23R of the other color is 1% or less of the film thickness of the light emitting layers 23G and 23B, the light emission characteristics are not greatly affected.
  • FIG. 7 is a cross-sectional view of the TFT substrate and the light emitting layer of the organic EL display device of this embodiment when the light emitting layer is formed on the TFT substrate by the light emitting layer vapor deposition process.
  • FIG. 7 corresponds to a cross-sectional view taken along the line AA in FIG.
  • the detailed configuration of the TFT substrate 10 is omitted.
  • the TFT substrate 10 and the light emitting layer 23R formed on the TFT substrate 10 are illustrated separately.
  • the light emitting layers 23R, 23G, and 23B having the same film thickness are formed in the pixel openings 16R, 16G, and 16B of the sub-pixels 2R, 2G, and 2B, the light emission of the organic EL display device 1 of the present embodiment is performed.
  • the film thicknesses of the layers 23R, 23G, and 23B are controlled as follows.
  • the measured linear taper portion and the measured curve taper portion of the light emitting layer 23R formed corresponding to the pixel opening portion 16R (first pixel opening portion).
  • the shortest distance between the boundary (first boundary) and the pixel opening 16G (second pixel opening) of the sub-pixel 2G adjacent to the sub-pixel 2R is 3 ⁇ m or more, more preferably 5 ⁇ m. That's it.
  • the width Wu of the peripheral region is 3 to 5 ⁇ m (3 ⁇ m ⁇ Wu ⁇ 5 ⁇ m) in plan view.
  • the portion of the light emitting layer 23R formed in the pixel opening 16G is outside the peripheral region, and the thickness thereof is 1% or less of the thickness of the light emitting layer 23R in the theoretical flat portion.
  • the film thickness of the light emitting layer 23G is equal to the film thickness of the light emitting layer 23R
  • the film thickness of the part formed in the pixel opening 16G in the light emitting layer 23R is the thickness of the light emitting layer 23G in the theoretical flat part. It can be said that it is 1% or less of the film thickness.
  • the thickness of the light emitting layer 23R formed in the pixel opening 16G is 1% or less of the film thickness in the flat portion of the light emitting layer 23G (second light emitting layer, not shown), the light emitting layer 23G of the pixel opening 16G. Normally emits green light and does not affect the light emission characteristics of the pixel opening 16G.
  • the light emission characteristics of the light emitting layer 23R greatly depend on the film thickness.
  • the film thickness of the light emitting layer 23R in the pixel opening 16R is preferably uniform.
  • the light emitting layer 23R when the light emitting layer 23R is formed on the TFT substrate 10, it is preferable to form the light emitting layer 23R so that the pixel opening 16R is covered with the theoretical flat portion of the light emitting layer 23R.
  • the light emitting layer 23R is formed in the pixel opening portion 16R on the TFT substrate 10 so that the boundary portion between the theoretical flat portion and the theoretical taper portion overlaps the end portion of the pixel opening portion 16R in plan view.
  • the film thickness of the light emitting layer 23R in the pixel opening 16R becomes substantially constant, the light emission characteristics in the sub-pixel 2R become substantially uniform.
  • the formation of the light emitting layer 23R in consideration of the color mixture in the adjacent subpixels and the light emission characteristics in the own subpixel prevents the display quality from being deteriorated due to the color mixture in the pixel openings 16G and 16B, and Thus, uniform light emission characteristics can be obtained in the sub-pixel 2R.
  • FIG. 8 is a cross-sectional view of the TFT substrate, the light emitting layer, and the vapor deposition apparatus for explaining the light emitting layer vapor deposition step of the present embodiment.
  • the TFT substrate 10 and the light emitting layer 23R in FIG. 8 correspond to the cross-sectional view taken along the line AA in FIG.
  • the TFT substrate is arranged so that the center of the pixel opening, the center of the mask opening 51, and the center of the deposition source opening 61 are arranged in a straight line. 10, the vapor deposition mask 50, and the vapor deposition source 60 are aligned.
  • the width of the pixel openings 16R, 16G, and 16B (the width of the exposed portion of the first electrode 21) is P
  • the width of the non-display areas 15R, 15G, and 15B (the width of the edge cover 15) is Lc.
  • the width of the pixel opening for the thickness of the portion of the light emitting layer 23R formed in the pixel openings 16G and 16B to be 1% or less of the film thickness in the flat portion of the light emitting layer 23R.
  • the size of P and the width Lc of the non-display area needs to be within the following range.
  • the width Wg is a width in a plan view of a tapered region of the light emitting layer and having a film thickness of 1 ⁇ m or more.
  • the width Wg is expressed by the following equation. expressed.
  • the triangle whose bottom width is Wb and whose measured taper portion of the light emitting layer is a hypotenuse and the triangle whose base width is Wb ′ and whose measured taper portion of the light emitting layer is a hypotenuse are: They are similar triangles.
  • the ratio of Wb and Wb ′ can be obtained as follows.
  • Wg is expressed as follows using the width Wb of the theoretical taper portion and the peripheral region Wu.
  • the width P of the pixel opening, the width Lc of the non-display area, the width M of the mask opening 51, the distance Ts between the vapor deposition source 60 and the TFT substrate 10, the vapor deposition mask 50 and the TFT substrate 10 And the width Wn of the vapor deposition source opening 61 are design parameters in the light emitting layer vapor deposition step, and can be controlled by changing the vapor deposition conditions. On the other hand, it is difficult to control the width of the peripheral region Wu by changing the deposition conditions.
  • the peripheral region is formed to extend outward from the theoretical taper portion.
  • the vapor deposition method of this embodiment is characterized in that the vapor deposition apparatus 70 and the TFT substrate 10 are designed in consideration of the formation of the peripheral region.
  • the deposition conditions are determined so that P, Lc, M, Ts, G, and Wn satisfy the following formula.
  • the width Wu of the peripheral region is 3 ⁇ m ⁇ Wu ⁇ 5 ⁇ m Because 3 ⁇ m ⁇ Dm (5) If it is, it can suppress that the light emitting layer of a peripheral region reaches the pixel opening part of an adjacent pixel, and can suppress the fall of the display quality by color mixing. Also, 5 ⁇ m ⁇ Dm Expression (6) If so, it is possible to more reliably suppress the light emitting layer in the peripheral region from reaching the pixel opening of the adjacent pixel, and to suppress the deterioration in display quality due to color mixing.
  • the design margin Dm is Dm ⁇ Wu + Wm It is preferable that
  • the design margin Dm is 3 ⁇ m + Wm ⁇ Dm (7) Or 5 ⁇ m + Wm ⁇ Dm (8) It is preferable that
  • design margin Dm in consideration of 5 to 20 ⁇ m as the deposition margin Wm.
  • vapor deposition is performed so as to satisfy the relationship of the above formulas (4) and formulas (5) to (8).
  • the light emitting layer can be produced without causing deterioration in display quality due to color mixing. 23R can be formed.
  • the light emitting layer 23R can be formed without causing deterioration in display quality due to color mixing.
  • the width M of the mask opening, the width Wn of the injection port, the distance G between the substrate and the vapor deposition mask, and the distance Ts between the substrate and the vapor deposition source can be set.
  • the vapor deposition conditions may be determined so as to satisfy the expressions (9) and (7). That is, [P + 2Lc ⁇ M ⁇ ⁇ (0.96 ⁇ G ⁇ Wn) / Ts ⁇ ⁇ Wm] / 2 ⁇ 3 ⁇ m It becomes.
  • the pixel opening 16R is preferably covered with the theoretical flat portion of the light-emitting layer 23R.
  • the width P of the pixel openings 16R, 16G, and 16B for forming the light emitting layer 23R so that the pixel opening 16R is covered with the theoretical flat portion of the light emitting layer 23R is expressed as follows.
  • P P ⁇ Wt That is, P ⁇ ⁇ (Ts ⁇ M) ⁇ (G ⁇ Wn) / (Ts ⁇ G) ⁇ (10)
  • the arrangement of the vapor deposition source 60, the vapor deposition mask 50, and the TFT substrate 10 and the mask so as to satisfy the above formula (11) By designing the width M of the opening 51 and the width Wn of the vapor deposition source opening 61, the light emitting layer 23R is formed so that uniform light emission characteristics can be obtained in the sub-pixel 2R while maximizing the aperture ratio. be able to.
  • FIG. 9 is a cross-sectional view of another example of the TFT substrate and the light emitting layer of the present embodiment when the light emitting layer is formed on the TFT substrate by the light emitting layer vapor deposition step.
  • FIG. 9 corresponds to a cross-sectional view taken along the line AA in FIG.
  • the boundary portion between the measured flat portion and the measured tapered portion has a gentle R shape, and the width of the measured flat portion in plan view. Wrt is narrower than the width Wt of the theoretical flat portion, and the actually measured flat portion is inside the theoretical flat portion.
  • FIG. A margin indicated by a width Wm may be included in the design of the light emitting layer.
  • the portion of the theoretical flat portion having the width Wm from the outside is formed so as to overlap the non-display region in plan view.
  • the light emitting layer 24R can be formed so that the pixel opening 16R and the measured flat portion of the light emitting layer 23R overlap in plan view, and the film thickness of the light emitting layer 24R in the pixel opening 16R is made more uniform. be able to.
  • ⁇ Vapor deposition design> The design of the vapor deposition device 70 and the pixel openings 16R, 16G, and 16B for forming the light emitting layers 24R, 24G, and 24B of other examples as shown in FIG. 9 will be described.
  • the width P of the pixel openings 16R, 16G, and 16B for forming the light emitting layer 24R so that the pixel opening 16R is covered with the measured flat portion of the light emitting layer 24R is expressed as follows.
  • a light emitting layer vapor deposition step of forming a light emitting layer on a TFT substrate having a pixel opening of width P the arrangement of the vapor deposition source 60, the vapor deposition mask 50, and the TFT substrate 10 and the mask so as to satisfy the above formula (14)
  • the width M of the opening 51 and the width Wn of the vapor deposition source opening 61 the light emitting layer 23R is formed so that more uniform light emission characteristics can be obtained in the sub-pixel 2R while maximizing the aperture ratio. can do.
  • Equation (1) when considering the deposition margin Wm, P + 2Lc ⁇ Wt + 2Wg + 2Wm (15) It becomes.
  • P + 2Lc Wt + 2Wg + 2Wm Formula (17) It is expressed.
  • the deposition conditions may be determined so that P, Lc, M, Ts, G, and Wn satisfy the following formula (20).
  • FIG. 10 is a cross-sectional view of the TFT substrate and the light emitting layer of this embodiment when the light emitting layer is formed on the TFT substrate by the light emitting layer vapor deposition step.
  • FIG. 10 corresponds to a cross-sectional view taken along the line AA in FIG.
  • the light emitting layer of the organic EL display device of the present embodiment is controlled as follows.
  • a first boundary portion (not shown) that is a boundary portion between the actually measured linear taper portion and the actually measured curve taper portion of the light emitting layer 24R, and the pixel opening portion 16G of the sub pixel 2G adjacent to the sub pixel 2R.
  • the shortest distance between is 3 ⁇ m to 5 ⁇ m or 3 ⁇ m + Wm to 5 ⁇ m + Wm.
  • the portion of the light emitting layer 24R formed in the pixel opening 16G is outside the peripheral region, and the film thickness thereof is that of the light emitting layer 24G in the flat portion. Since it is 1% or less of the film thickness, green light is normally emitted from the pixel opening 16G without affecting the light emission characteristics of the pixel opening 16G.
  • the organic EL display device 1 of the first embodiment when the theoretical flat portion has a thickness of 100%, the position where the thickness of the light emitting layer 24R is 1% and the subpixel adjacent to the subpixel 2R. The end of the 2G pixel opening 16G overlaps in plan view. Therefore, the ratio of the non-display regions 15R, 15G, and 15B occupying the area of the TFT substrate 10 can be reduced, and the aperture ratio of the organic EL display device can be improved.
  • ⁇ Vapor deposition design> The design of the vapor deposition device 70 and the pixel openings 16R, 16G, and 16B for forming the light emitting layer 25R in the light emitting layer vapor deposition step that is a part of the manufacturing process of the organic EL display device of the present embodiment will be described.
  • the width P of the pixel opening, the width Lc of the non-display area, the width M of the mask opening 51, and the distance Ts between the vapor deposition source 60 and the TFT substrate 10 In equation (4) showing the relationship between the distance G between the vapor deposition mask 50 and the TFT substrate 10, the width Wn of the vapor deposition source opening 61, and the design margin Dm, 3 ⁇ m ⁇ Dm ⁇ 5 ⁇ m Formula (21) Vapor deposition conditions are determined so as to satisfy the above.
  • the light emitting layer 25R can be formed without causing deterioration in display quality due to color mixing.
  • the design margin Dm is 3 ⁇ m + Wm ⁇ Dm ⁇ 5 ⁇ m + Wm (22) It is preferable to design as follows.
  • FIG. 11 is a cross-sectional view of the TFT substrate and the light emitting layer of this embodiment when the light emitting layer is formed on the TFT substrate by the light emitting layer vapor deposition step.
  • FIG. 11 corresponds to a cross-sectional view taken along the line AA in FIG.
  • the light emitting layer is formed so that the pixel opening 16R of the TFT substrate 10 is covered with the theoretical flat portion or the measured flat portion of the light emitting layer.
  • the pixel opening 16R of the TFT substrate 10 has a film thickness of 90% or more when the film thickness of the theoretical flat portion of the light emitting layer 26R is 100%. Covered by part. In other words, if the thickness of the theoretical flat portion of the light emitting layer 26R is 1, the thickness of the light emitting layer 26R at the end of the pixel opening 16R is 9/10 or more and less than 1.
  • the maximum value of the thickness of the light emitting layer in the pixel opening is set to 100%, in many cases, if the thickness of the light emitting layer formed in the pixel opening is 90% or more, the light emission characteristics in the sub-pixel are obtained. There is often no difference.
  • the light emitting layer 26R is formed so that the pixel opening 16R is covered with a region where the film thickness of the light emitting layer 26R is 90% or more.
  • the width Wt ′ of the region where the film thickness of the light emitting layer 26R is 90% or more is expressed by the following formula and is larger than the width Wt of the theoretical flat portion.
  • Wt ′ Wt + 2 ⁇ 0.1 ⁇ Wb Therefore, by increasing the width of the pixel opening 16R to Wt ′, the ratio of the pixel openings 16R, 16G, and 16B on the TFT substrate 10 can be increased, and the aperture ratio can be further increased.
  • ⁇ Vapor deposition design> The design of the vapor deposition device 70 and the pixel openings 16R, 16G, and 16B for forming the light emitting layer 26R in the light emitting layer vapor deposition step that is a part of the manufacturing process of the organic EL display device of the present embodiment will be described.
  • the width P of the pixel openings 16R, 16G, and 16B for forming the light emitting layer 2R so that the pixel opening 16R is covered with a portion of the light emitting layer 26R that is 90% or more of the film thickness is expressed as follows. Is done.
  • the light emitting layers 26R, 26G, and 16B can be formed so that the pixel openings 16R, 16G, and 16B are covered with the regions where the film thickness of the light emitting layers 26R, 26G, and 26B is 90% or more.
  • the arrangement of the vapor deposition source 60, the vapor deposition mask 50, and the TFT substrate 10 and the mask so as to satisfy the above formula (25) By designing the width M of the opening 51 and the width Wn of the vapor deposition source opening 61, the light emitting layer 26R is formed so as to maximize the aperture ratio while ensuring uniform light emission characteristics in the sub-pixel 2R. Can do.
  • a manufacturing method of a display device includes a substrate (TFT substrate 10), and a plurality of pixel openings which are light emitting regions on the substrate and the pixel openings adjacent to each other.
  • a non-display area which is an area between the areas and is an area that does not emit light, is defined, and a plurality of types that emit light of different colors on the substrate in correspondence with the pixel openings.
  • a light emitting layer is formed on the substrate, a vapor deposition mask (50) having a mask opening (51), and an injection port (vapor deposition source opening 61) for injecting vapor deposition particles.
  • a first light emitting layer is formed corresponding to a first pixel opening which is one of the pixel openings, and is adjacent to the first pixel opening through the non-display area.
  • the width of the mask opening is M
  • the width of the injection port is Wn
  • the distance between the substrate and the vapor deposition mask is G
  • the distance between the substrate and the vapor deposition source is Ts
  • the width of the first pixel opening is P and the width of the non-display area is Lc
  • P + 2Lc ⁇ ⁇ (Ts ⁇ M + 0.96 ⁇ G ⁇ Wn) / (Ts ⁇ G) ⁇ + 2Dm, 3 ⁇ m ⁇ Dm ⁇ 5 ⁇ m is satisfied.
  • the first light emitting layer formed in the first pixel opening on the TFT substrate is formed flat in the conventional method. Instead, it is formed so as to gradually widen over a range wider than the width of the first pixel opening. As a result, it may be formed over the second pixel opening, and color mixing may occur in the second pixel opening.
  • the light emitting layer deposition process is designed in consideration of the thickness of the light emitting layer in a region where the light emitting layer gradually decreases.
  • the method for manufacturing a display device is the above-described aspect 1 or 2, in which the center of the pixel opening, the center of the mask opening, and the center of the emission port are straight in plan view.
  • the substrate, the vapor deposition mask, and the vapor deposition source are aligned so as to be arranged on a line, and in the direction in which the first pixel opening and the second pixel opening are aligned, P ⁇ ⁇ ( Ts ⁇ M) ⁇ (G ⁇ Wn) ⁇ / (Ts ⁇ G) may be satisfied.
  • the thickness of the first light emitting layer formed in the first pixel opening can be made uniform. Thereby, the light emission characteristics of the first light emitting layer in the first pixel opening can be made uniform.
  • the method for manufacturing a display device is the above-described aspect 1 or 2, in which the center of the pixel opening, the center of the mask opening, and the center of the emission port are straight when viewed in plan.
  • the substrate, the vapor deposition mask, and the vapor deposition source are aligned so as to be arranged on a line, and in the direction in which the first pixel opening and the second pixel opening are aligned, ⁇ (Ts ⁇ M) ⁇ (G ⁇ Wn) / (Ts ⁇ G) ⁇ ⁇ P ⁇ ⁇ (Ts ⁇ M) ⁇ (0.8 ⁇ G ⁇ Wn) ⁇ / (Ts ⁇ G) may be satisfied.
  • the first light emitting layer is formed so that the thickness of the first light emitting layer formed in the first pixel opening is 90% or more and 100% or less of the film thickness of the thickest part. can do.
  • the first light emitting layer is formed in this way, the light emission characteristics of the first light emitting layer in the first pixel opening do not excessively deteriorate the display quality.
  • the first pixel opening can be maximized within the range in which the display quality is not excessively lowered by the above process. Thereby, the aperture ratio of the display device can be increased.
  • the center of the pixel opening, the center of the mask opening, and the center of the emission port are aligned in a plan view.
  • a method for manufacturing a display device provides the method for manufacturing a display device according to any one of the above aspects 1 to 5, wherein the width is P in the direction in which the first pixel opening and the second pixel opening are aligned.
  • One pixel opening and the non-display area having a width Lc are defined on the substrate, and in the light emitting layer deposition step, P + 2Lc ⁇ ⁇ (Ts ⁇ M + 0.96 ⁇ G ⁇ Wn) / ( Ts-G) ⁇ + 2Wu And 3 ⁇ m ⁇ Wu ⁇ 5 ⁇ m, the width M of the mask opening, the width Wn of the injection port, the distance G between the substrate and the vapor deposition mask, the substrate and the above A distance Ts between the deposition source and the deposition source may be set, and the deposition particles may be deposited on the substrate.
  • the width M of the mask opening, the width Wn of the injection port, the substrate, and the vapor deposition mask are prevented so as to prevent the display quality from being deteriorated due to the first light emitting layer being mixed in the second pixel opening.
  • the distance Ts between the substrate and the deposition source can be set, and the deposited particles can be deposited on the substrate.
  • the present invention can be used for an organic EL display device having a light emitting layer in each sub-pixel.
  • Organic EL display device 10 TFT substrate (substrate) 15R / 15G / 15B Non-display area 16R / 16G / 16B Pixel opening 23R / 23G / 23B Light emitting layer 24R / 24G / 24B Light emitting layer 25R / 25G / 25B Light emitting layer 26R / 26G / 26B Light emitting layer 50 Evaporation mask 51 Mask opening Part 60 Deposition source 61 Deposition source opening (injection port)

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

　発光層の混色を生じることによる表示品位の低下を抑制した表示装置を提供する。基板（１０）に蒸着粒子を蒸着させるときに、マスク開口部（５１）の幅をＭ、射出口（６１）の幅をＷｎ、ＴＦＴ基板（１０）と蒸着マスク（５０）との間の距離をＧ、ＴＦＴ基板（１０）と蒸着源（６０）との間の距離をＴｓ、第１画素開口部の幅をＰ、非表示領域の幅をＬｃとすると、Ｐ＋２Ｌｃ≧｛（Ｔｓ×Ｍ＋０．９６×Ｇ×Ｗｎ）／（Ｔｓ－Ｇ）｝＋２Ｄｍと、３μｍ≦Ｄｍ≦５μｍと、を満足する。

Description

表示装置の製造方法
　本発明は表示装置の製造方法に関する。
　フルカラーの有機ＥＬ（Electro luminescence）表示装置は、一般的に、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色の有機ＥＬ素子をサブ画素として基板上に配列形成してなり、ＴＦＴを用いて、これら有機ＥＬ素子を選択的に所望の輝度で発光させることにより画像表示を行う。
　このような有機ＥＬ表示装置の製造においては、各色に発光する有機発光材料からなる発光層が、発光素子である有機ＥＬ素子毎にパターン形成される。発光層のパターン形成を行う方法としては、例えば、シャドウマスクと称される蒸着用のマスクを用いた蒸着法が知られている。
　特許文献１には、シャドウマスクを用いた蒸着装置および蒸着方法について記載されている。図１２は、特許文献１の蒸着装置における真空チャンバ内の被成膜基板とマスクユニットとを被成膜基板側から見た平面図である。図１３は、特許文献１の蒸着装置における要部の概略構成を模式的に示す断面図であり、図１２のＢ－Ｂ矢視断面図である。
　図１２および１３に示すように、特許文献１の蒸着装置２５０は、真空チャンバ２６０と、マスクユニット２８０と、図示しない基板移動機構とを備えている。マスクユニット２８０は、図１２に示すように、シャドウマスク２８１と、蒸着源２８５とを備えている。
　シャドウマスク２８１には、複数の開口部２８２が設けられている。蒸着源２８５は、各色に発光する発光層を形成するために、上記各色に対応した蒸着粒子を個別に収容しており、蒸着材料を蒸着粒子として射出させる複数の射出口２８６を有している。
　図１３に示すように、被成膜基板２００は、シャドウマスク２８１との間の隙間ｇ１が一定となるように保持されており、蒸着源２８５は、シャドウマスク２８１との間に一定の隙間ｇ２を有して対向配置されている。
　特許文献１の蒸着装置は、図１２中に矢印で示すように、被成膜基板２００をマスクユニット２８０に対して相対移動させ、これにより、蒸着源２８５の射出口２８６から射出させた蒸着粒子を、シャドウマスク２８１の開口部２８２を介して被成膜基板２００の蒸着面における蒸着領域２１０に順次蒸着させることで、被成膜基板２００の蒸着領域２１０に、サブ画素に対応して蒸着膜２１１のパターンを成膜するものである。
国際公開第２０１１／０３４０１１号パンフレット（２０１１年３月２４日公開） 日本国公開特許公報「特開２０１１－２３３５２１号公報（２０１１年１１月１７日公開）」
　蒸着粒子は、各射出口から一定の広がりを持って拡散するように射出される。図１３に示すように、開口部２８２は一定の幅を有しており、シャドウマスク２８１とＴＦＴ基板２９０とはｇ１の間隔を有しており、蒸着源２８５とシャドウマスク２８１とはｇ２の間隔を有している。
　そのため、各射出口から射出され開口部２８２を通過した蒸着粒子は、シャドウマスク２８１とＴＦＴ基板２９０との間において広がり、ＴＦＴ基板２９０に到達する。そのため、ＴＦＴ基板２９０上に形成される発光層２９１は、平坦には形成されず、開口部２８２の幅より広い範囲に及び、漸減的に広がるように形成される。
　そのため、例えば、赤のサブ画素内に射出されるべき赤色蒸着粒子が、隣の緑のサブ画素内に及んでしまい、緑色蒸着粒子と赤色蒸着粒子とが混ざることとなる。以下、異なる複数の色の蒸着粒子により１つの発光層が形成されることを、混色という。
　混色を生じたサブ画素の発光層からは、所望の波長の光が出射されなかったり、発光しなかったりという不具合を生じるため、表示装置としての表示品位が低下する。
　図１４は、特許文献２の薄膜蒸着装置により製造された有機発光ディスプレイ装置のうち、一画素を図示した断面図である。
　特許文献２の有機発光ディスプレイ装置は、薄膜トランジスタＴＦＴのドレイン電極３５７に連結され、プラス電源を供給される第１電極３６１と、全体画素を覆うように備えられてマイナス電源を供給する第２電極３６３、及びこれら第１電極３６１と第２電極３６３との間に配されて発光する有機層３６２とを備えている。有機層３６２は、発光層３６２Ｒ、３６２Ｇ、３６２Ｂと補助層３６２Ｒ’、３６２Ｇ’とを備えている。
　そして、有機層３６２は、青色発光層３６２Ｂの一端部上に緑色補助層３６２Ｇ’及び緑色発光層３６２Ｇの一端部がオーバーラップされ、緑色発光層３６２Ｇの他端部上に赤色補助層３６２Ｒ’及び赤色発光層３６２Ｒの一端部がオーバーラップされるように形成される。
　これにより、青色発光層３６２Ｂと緑色発光層３６２Ｇとの間に緑色補助層３６２Ｇ’が介在され、互いに隣接した青色発光層３６２Ｂと緑色発光層３６２Ｇとが直接接触しなくなる。また、緑色発光層３６２Ｇと赤色発光層３６２Ｒとの間に赤色補助層３６２Ｒ’が介在され、互いに隣接した緑色発光層Ｇと赤色発光層Ｒとが直接接触しなくなる。
　特許文献２には、上記の構成により発光層の発光効率が大きく向上し、混色現象が消え、色座標改善効果が生じることが記載されている。
　しかしながら、特許文献２の有機発光ディスプレイ装置のように、各色間に補助層を挿入する場合、有機層の形成工程の工数が増大し、生産性が著しく低下するという問題がある。
　本発明は、上記の問題点に鑑みなされたものであって、その目的は、生産性を低下させることなく、発光層の混色による表示品位の低下を抑制した表示装置及び表示装置の製造方法を提供することにある。
　発明者らは、マスクを用いた蒸着により形成された発光層の形状について検証を行った結果、発光層の断面形状において、膜厚が漸減的に広がる領域には、２つの領域が含まれていることを見出した。２つの領域とは、蒸着装置の幾何学的構造に基づいて、平面視における発光層の中心からの距離に比例して膜厚が小さくなる理論テーパ領域（理論テーパ部）と、上記理論テーパ領域の外側にあり、発光層の中心からの距離に基づいて曲線的に膜厚が小さくなる実測テーパ領域（実測テーパ部）である。
　この実測テーパ部は、理論テーパ部よりも外側に広がって形成されるため、蒸着装置の幾何学的構造に基づいて膜厚を算出し、蒸着を行った場合、発光層の実測テーパ部が他の画素にまで及んでしまうことがある。この場合、混色を生じてしまう。
　発明者らは、実測テーパ部における発光層の形状を観察したところ、理論テーパ部と実測テーパ部との境界部から３μｍ外側の位置であれば、膜厚が十分に薄いため、隣の画素に及んで形成されたとしても発光層の発光特性に与える影響は小さく、表示装置としてのことを確認した。
　発明者らは、上記の検証結果を考慮して、表示品位を低下させることなく、発光層を備える表示装置を製造する方法を見出した。
　上記の課題を解決するために、本発明の一態様に係る表示装置の製造方法は、基板を有しており、上記基板上に、光を発する領域である複数の画素開口部と、互いに隣り合う上記画素開口部の間の領域であり、光を発しない領域である非表示領域とが規定されており、上記基板上に、上記各画素開口部に対応して、互いに異なる色の光を発する複数種の発光層が形成されている表示装置の製造方法であって、上記基板と、マスク開口部を有する蒸着マスクと、蒸着粒子を射出する射出口を有する蒸着源とをこの順に配置し、上記基板に、上記マスク開口部を介して上記蒸着粒子を蒸着させることで、上記基板上の上記画素開口部に対応する位置に上記発光層を形成する発光層蒸着工程を含んでおり、上記発光層蒸着工程において、上記画素開口部のうちの一つである第１画素開口部に対応して第１発光層を形成し、上記非表示領域を介して上記第１画素開口部に隣接する第２画素開口部に対応して、上記第１発光層が発する光の色とは異なる色の光を発する第２発光層を形成するように、上記基板に上記蒸着粒子を蒸着させるときに、上記マスク開口部の幅をＭとし、上記射出口の幅をＷｎとし、上記基板と上記蒸着マスクとの間の距離をＧとし、上記基板と上記蒸着源との間の距離をＴｓとし、上記第１画素開口部の幅をＰとし、上記非表示領域の幅をＬｃとすると、Ｐ＋２Ｌｃ≧｛（Ｔｓ×Ｍ＋０．９６×Ｇ×Ｗｎ）／（Ｔｓ－Ｇ）｝＋２Ｄｍと、３μｍ≦Ｄｍ≦５μｍと、を満足することを特徴とする。
　本発明の一態様によれば、生産性を低下させることなく、発光層の混色による表示品位の低下を抑制した表示装置及び表示装置の製造方法を提供することができる。
本発明の実施形態１に係るＲＧＢフルカラー表示の有機ＥＬ表示装置の概略構成を示す断面図である。 本発明の実施形態１に係る有機ＥＬ表示装置を構成する画素の構成を示す平面図である。 本発明の実施形態１に係る有機ＥＬ表示装置におけるＴＦＴ基板の、図２のＡ－Ａ線矢視断面図である。 有機ＥＬ表示装置の製造工程を工程順に示すフローチャートである。 蒸着装置を用いてＴＦＴ基板に発光層を形成する工程を説明するための、ＴＦＴ基板および蒸着装置の断面図である。 発光層蒸着工程によりＴＦＴ基板上に形成された発光層の、ＴＦＴ基板に垂直な方向に切断したときの断面図である。 実施形態１の有機ＥＬ表示装置のＴＦＴ基板および発光層の断面図である。 発光層蒸着工程を説明するための、ＴＦＴ基板、発光層、および蒸着装置の断面図である。 実施形態１の有機ＥＬ表示装置のＴＦＴ基板および発光層の他の例の断面図である。 実施形態２の有機ＥＬ表示装置のＴＦＴ基板および発光層の断面図である。 実施形態３の有機ＥＬ表示装置のＴＦＴ基板および発光層の断面図である。 従来技術としての特許文献１の蒸着装置における真空チャンバ内の被成膜基板とマスクユニットとを被成膜基板側から見た平面図である。 従来技術としての特許文献１の蒸着装置における要部の概略構成を模式的に示す断面図であり、図１３のＢ－Ｂ矢視断面図である。 従来技術としての特許文献２の薄膜蒸着装置により製造された有機発光ディスプレイ装置のうち、一画素を図示した断面図である。
　〔実施形態１〕
　以下、本発明の実施の一形態について、図１～図９に基づいて詳細に説明する。
　本実施の形態では、本実施の形態に係る表示装置の一例として、ＴＦＴ基板側から光を取り出すボトムエミッション型でＲＧＢフルカラー表示の有機ＥＬ表示装置を例に挙げて説明する。
　＜表示装置の構成＞
　まず、上記有機ＥＬ表示装置１の全体構成について以下に説明する。
　図１は、本実施形態のＲＧＢフルカラー表示の有機ＥＬ表示装置の概略構成を示す断面図である。また、図２は、図１に示す有機ＥＬ表示装置を構成する画素の構成を示す平面図であり、図３は、図２に示す有機ＥＬ表示装置において、サブ画素２Ｒ・２Ｇ・２Ｂが並ぶ方向に切断した場合のＴＦＴ基板および有機ＥＬ素子のＡ－Ａ線矢視断面図である。
　図１に示すように、本実施の形態の有機ＥＬ表示装置１は、ＴＦＴ基板１０上に、有機ＥＬ素子２０、接着層３０、封止基板４０が、この順に設けられた構成を有している。
　図１に示すように、有機ＥＬ素子２０は、該有機ＥＬ素子２０が積層されたＴＦＴ基板１０を、接着層３０を用いて封止基板４０と貼り合わせることで、これら一対の基板（ＴＦＴ基板１０、封止基板４０）間に封入されている。
　上記有機ＥＬ表示装置１は、このように有機ＥＬ素子２０がＴＦＴ基板１０と封止基板４０との間に封入されていることで、有機ＥＬ素子２０への酸素や水分の外部からの浸入が防止されている。
　図３に示すように、ＴＦＴ基板１０は、絶縁基板１１上に、ＴＦＴ１２（スイッチング素子）、層間膜１３（層間絶縁膜、平坦化膜）、配線１４、第１電極２１、エッジカバー１５がこの順に形成された構成を有している。
　絶縁基板１１上には、図２に示すように、水平方向に敷設された複数のゲート線と、垂直方向に敷設され、ゲート線と交差する複数の信号線とからなる複数の配線１４が設けられている。ゲート線には、ゲート線を駆動する図示しないゲート線駆動回路が接続され、信号線には、信号線を駆動する図示しない信号線駆動回路が接続されている。
　有機ＥＬ表示装置１は、フルカラーのアクティブマトリクス型の有機ＥＬ表示装置であり、平面視において、これら配線１４で囲まれた領域に、それぞれ、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色の光を発するサブ画素２Ｒ・２Ｇ・２Ｂが、マトリクス状に配列されている。
　すなわち、これら配線１４の交点に対応して、１つのサブ画素（ドット）が規定されており、サブ画素毎にＲ、Ｇ、Ｂの発光領域が規定されている。
　画素２（すなわち、１画素）は、赤色の光を発する赤色サブ画素２Ｒ、緑色の光を発する緑色サブ画素２Ｇ、青色の光を発する青色サブ画素２Ｂの、３つのサブ画素２Ｒ・２Ｇ・２Ｂによって構成されている。
　ＴＦＴ基板１０上には、各サブ画素２Ｒ・２Ｇ・２Ｂに対応して、各色の光を発する領域である画素開口部１６Ｒ・１６Ｇ・１６Ｂが規定されている。画素開口部１６Ｒ・１６Ｇ・１６Ｂには、各サブ画素２Ｒ・２Ｇ・２Ｂにおける発光を担う、互いに異なる色の光を発する発光層２３Ｒ・２３Ｇ・２３Ｂが設けられている。
　以下の説明では、発光層として、赤色発光層２３Ｒと、緑色発光層２３Ｇと、青色発光層２３Ｂとを備える有機ＥＬ表示装置１について説明するが、発光層の種類は３つに限定されず、複数種の発光層を備えていればよい。
　これら発光層２３Ｒ・２３Ｇ・２３Ｂは、発光する光の色毎に、蒸着によりパターン形成されている。なお、画素開口部１６Ｒ・１６Ｇ・１６Ｂについては後述する。
　各サブ画素２Ｒ・２Ｇ・２Ｂに対応して、第１電極２１と、第１電極２１に接続されたＴＦＴ１２とが設けられている。各サブ画素２Ｒ・２Ｇ・２Ｂの発光強度は、配線１４およびＴＦＴ１２による走査および選択により決定される。このように、有機ＥＬ表示装置１は、ＴＦＴ１２を用いて、有機ＥＬ素子２０を選択的に所望の輝度で発光させることにより画像表示を実現している。
　層間膜１３は、各ＴＦＴ１２を覆うように、上記絶縁基板１１上に、上記絶縁基板１１の全領域に渡って積層されている。
　また、層間膜１３には、第１電極２１をＴＦＴ１２に電気的に接続するためのコンタクトホール１３ａが設けられている。
　第１電極２１は、後述する有機ＥＬ層に正孔を注入（供給）する機能を有する層である。第１電極２１は、前記したようにコンタクトホール１３ａを介してＴＦＴ１２と接続されている。
　エッジカバー１５は、第１電極２１のパターン端部で有機ＥＬ層が薄くなったり電界集中が起こったりすることで、有機ＥＬ素子２０における第１電極２１と第２電極２９とが短絡することを防止するための絶縁層である。
　エッジカバー１５は、層間膜１３上に、第１電極２１の端部を被覆するように形成されている。
　各サブ画素２Ｒ・２Ｇ・２Ｂにおいて、第１電極２１のうちエッジカバー１５により覆われていない部分は、光を発する発光領域となる。
　すなわち、平面視において、ＴＦＴ基板１０に第１電極２１が設けられ、かつ第１電極２１がエッジカバー１５により覆われることなく露出している部分が、画素開口部１６Ｒ・１６Ｇ・１６Ｂである。
　一方、平面視において、ＴＦＴ基板１０上の、エッジカバー１５が設けられている領域は、光を発しない非表示領域１５Ｒ・１５Ｇ・１５Ｂである。
　＜有機ＥＬ素子＞
　有機ＥＬ素子２０は、低電圧直流駆動による高輝度発光が可能な発光素子であり、第１電極２１上に、有機ＥＬ層、第２電極２９が、この順に積層されている。
　図３に示すように、有機ＥＬ層としては、第１電極２１側から、正孔注入層兼正孔輸送層２２、発光層２３Ｒ・２３Ｇ・２３Ｂ、電子輸送層２７、電子注入層２８がこの順に形成された構成を有していてもよい。
　なお、上記積層順は、第１電極２１を陽極とし、第２電極２９を陰極としたものであり、第１電極２１を陰極とし、第２電極２９を陽極とする場合には、有機ＥＬ層の積層順は反転する。
　正孔注入層兼正孔輸送層２２は、第１電極２１およびエッジカバー１５を覆うように、上記ＴＦＴ基板１０における表示領域全面に一様に形成されている。
　正孔注入層兼正孔輸送層２２上には、発光層２３Ｒ・２３Ｇ・２３Ｂが、画素開口部１６Ｒ・１６Ｇ・１６Ｂを覆うように、それぞれ、サブ画素２Ｒ・２Ｇ・２Ｂに対応して形成されている。
　発光層２３Ｒ・２３Ｇ・２３Ｂは、第１電極２１側から注入されたホール（正孔）と第２電極２９側から注入された電子とを再結合させて光を出射する機能を有する層である。
　電子輸送層２７は、第２電極２９から発光層２３Ｒ・２３Ｇ・２３Ｂへの電子輸送効率を高める機能を有する層である。また、電子注入層２８は、第２電極２９から発光層２３Ｒ・２３Ｇ・２３Ｂへの電子注入効率を高める機能を有する層である。
　電子輸送層２７は、発光層２３Ｒ・２３Ｇ・２３Ｂおよび正孔注入層兼正孔輸送層２２を覆うように、これら発光層２３Ｒ・２３Ｇ・２３Ｂおよび正孔注入層兼正孔輸送層２２上に、上記ＴＦＴ基板１０における表示領域全面に渡って一様に形成されている。また、電子注入層２８は、電子輸送層２７を覆うように、電子輸送層２７上に、上記ＴＦＴ基板１０における表示領域全面に渡って一様に形成されている。
　第２電極２９は、上記のような有機層で構成される有機ＥＬ層に電子を注入する機能を有する層である。第２電極２９は、電子注入層２８を覆うように、電子注入層２８上に、上記ＴＦＴ基板１０における表示領域全面に渡って一様に形成されている。
　なお、発光層２３Ｒ・２３Ｇ・２３Ｂ以外の有機層は有機ＥＬ層として必須の層ではなく、要求される有機ＥＬ素子２０の特性に応じて適宜形成すればよい。
　上記有機ＥＬ素子２０の構成としては、例えば、下記（１）～（８）に示すような層構成を採用することができる。
（１）発光層／第２電極
（２）正孔輸送層／発光層／電子輸送層／第２電極
（３）正孔輸送層／発光層／正孔ブロッキング層／電子輸送層／第２電極
（４）正孔輸送層／発光層／正孔ブロッキング層／電子輸送層／電子注入層／第２電極
（５）正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層／第２電極
（６）正孔注入層／正孔輸送層／発光層／正孔ブロッキング層／電子輸送層／第２電極
（７）正孔注入層／正孔輸送層／発光層／正孔ブロッキング層／電子輸送層／電子注入層／第２電極
（８）正孔注入層／正孔輸送層／電子ブロッキング層（キャリアブロッキング層）／発光層／正孔ブロッキング層／電子輸送層／電子注入層／第２電極
　有機ＥＬ素子２０の構成は上記例示の層構成に限定されるものではなく、上記したように、要求される有機ＥＬ素子２０の特性に応じて所望の層構成を採用することができる。
　＜有機ＥＬ表示装置の製造方法＞
　図４は、上記有機ＥＬ表示装置の製造工程を工程順に示すフローチャートである。
　図４に示すように、本実施の形態に係る有機ＥＬ表示装置１の製造方法は、例えば、ＴＦＴ基板作製工程（Ｓ１）、第１電極作製工程（Ｓ２）、正孔注入層・正孔輸送層蒸着構成（Ｓ３）、発光層蒸着工程（Ｓ４）、電子輸送層蒸着工程（Ｓ５）、電子注入層蒸着工程（Ｓ６）、第２電極蒸着工程（Ｓ７）、封止工程（Ｓ８）を備えている。
　発光層蒸着工程（Ｓ４）においては、正孔注入層兼正孔輸送層２２上に、画素開口部１６Ｒ・１６Ｇ・１６Ｂを覆うように、サブ画素２Ｒ・２Ｇ・２Ｂに対応して発光層２３Ｒ・２３Ｇ・２３Ｂをそれぞれ塗り分け形成（パターン形成）する。
　本実施形態の発光層２３Ｒ・２３Ｇ・２３Ｂを塗り分け形成する方法について説明する。
　本実施形態の有機ＥＬ表示装置１の製造方法の発光層蒸着工程（Ｓ４）においては、蒸着マスクを用いて、ＴＦＴ基板１０上に発光層２３Ｒ・２３Ｇ・２３Ｂを蒸着することができる。
　図５は、蒸着装置を用いてＴＦＴ基板に発光層を形成する工程を説明するための、ＴＦＴ基板および蒸着装置の断面図である。図５は、発光層２３Ｒを正孔注入層兼正孔輸送層２２の上に形成する工程を示す図である。なお、図５は、主に本実施形態の発光層蒸着工程における蒸着装置とＴＦＴ基板との位置関係を説明するための図であって、説明のために発光層の厚みや形状を簡略化して図示している。
　図５に示すように、蒸着装置７０は、蒸着源６０と蒸着マスク５０とを含んでおり、蒸着マスク５０とＴＦＴ基板１０とが対向するように設けられている。本実施形態の有機ＥＬ表示装置１の発光層２３Ｒ・２３Ｇ・２３Ｂは、蒸着源６０から射出される蒸着粒子を、ＴＦＴ基板１０上に蒸着することで形成される。
　ＴＦＴ基板１０と蒸着源６０との間には、マスク開口部５１を備える蒸着マスク５０が設けられ、蒸着粒子は、上記マスク開口部５１を介して、ＴＦＴ基板１０上に蒸着される。
　上記蒸着源６０は、例えば、上方に向けて蒸着粒子を射出する機構を有している。上記蒸着源６０は、蒸着マスク５０との対向面に、上記蒸着材料を蒸着粒子として射出（飛散）させる複数の蒸着源開口部６１（射出口）を有している。蒸着粒子は、蒸着源開口部６１から、一定の等方性を有して射出される。
　蒸着源６０の蒸着源開口部６１の幅をＷｎとし、蒸着マスク５０のマスク開口部５１の幅をＭとする。なお、マスク開口部５１の幅Ｍとは、蒸着マスク５０に設けられた貫通穴の、平面視における幅であるものとする。
　また、蒸着源６０とＴＦＴ基板１０との間の距離をＴｓとし、蒸着マスク５０とＴＦＴ基板１０との間の距離をＧとする。
　発光層蒸着工程においては、蒸着源開口部６１の中心と、マスク開口部５１の中心と、画素開口部１６Ｒ・１６Ｇ・１６Ｂの中心とが同一直線上に配された状態で、蒸着を行うことが好ましい。
　特許文献１に記載された発明のように、ＴＦＴ基板１０を蒸着マスク５０に対して相対移動させ、蒸着粒子を、マスク開口部５１を介してＴＦＴ基板１０の蒸着面における蒸着領域に順次蒸着させることで、ＴＦＴ基板１０に、発光層を形成する方法を用いる場合、ＴＦＴ基板１０と蒸着マスク５０との間に一定の隙間を設けておく必要がある。
　上記のように、ＴＦＴ基板１０と蒸着マスク５０との間に一定の隙間Ｇを設けた場合、平面視において、ＴＦＴ基板１０上に、蒸着源開口部６１の全ての位置から射出される蒸着粒子が蒸着される領域（図中Ｗｔの幅を有する領域）と、蒸着源開口部６１の一部の位置から射出される蒸着粒子が蒸着される領域（図中Ｗｂの幅を有する領域）とがある。
　ＴＦＴ基板１０上の、蒸着源開口部６１の全ての位置から射出される蒸着粒子が蒸着される領域では、蒸着粒子が均一に蒸着されるため、当該領域における発光層２３Ｒ・２３Ｇ・２３Ｂの膜厚は略均一となる。
　このように、発光層２３Ｒ・２３Ｇ・２３Ｂにおいて、その膜厚が均一であり、断面形状が平坦な部分が形成される。これを、発光層２３Ｒ・２３Ｇ・２３Ｂの平坦部ということとする。
　一方で、ＴＦＴ基板１０上の、蒸着源開口部６１の一部の位置から射出される蒸着粒子が蒸着される領域では、蒸着粒子が均一に蒸着されず、平面視における発光層２３Ｒ・２３Ｇ・２３Ｂの中心部からの距離に応じて、発光層２３Ｒ・２３Ｇ・２３Ｂの膜厚は小さくなる。
　このように、ＴＦＴ基板１０上における位置に応じて膜厚が変化し、断面形状が平坦でない部分を、発光層２３Ｒ・２３Ｇ・２３Ｂのテーパ部ということとする。
　発光層２３Ｒ・２３Ｇ・２３Ｂのテーパ部が、隣接する他のサブ画素２Ｒ・２Ｇ・２Ｂの画素開口部１６Ｒ・１６Ｇ・１６Ｂに及んで形成されてしまい、１つの画素開口部１６Ｒ・１６Ｇ・１６Ｂに、互いに異なる色の光を発する発光層２３Ｒ・２３Ｇ・２３Ｂが形成された場合、すなわち混色を生じた場合、所望の色以外の発光が起こり、または非発光となる。
　そのため、画素開口部１６Ｒ・１６Ｇ・１６Ｂにおいて混色を生じることは、表示装置の表示品位を低下させることとなる。
　＜テーパ部の断面形状＞
　図６は、発光層蒸着工程によりＴＦＴ基板上に形成された発光層の、ＴＦＴ基板に垂直な方向に切断したときの断面図である。
　図６においては、発光層２３Ｒを図示して説明するが、発光層２３Ｇ・２３Ｂについても同様である。
　蒸着源６０とＴＦＴ基板１０との間の距離Ｔｓ、蒸着マスク５０とＴＦＴ基板１０との間の距離Ｇ、蒸着源開口部６１の幅Ｗｎ、およびマスク開口部５１の幅Ｍから、発光層２３Ｒの膜厚および形状は理論的に求められる。
　図６中の破線は、理論的に求められた発光層２３Ｒの断面形状である。
　理論的に求められた発光層２３Ｒの断面形状によれば、発光層２３Ｒは、その膜厚が一定となる部分である平坦部（以下、理論平坦部）と、理論平坦部の周囲にあり、発光層２３Ｒの中心軸ｙからの距離に比例して膜厚が減少する部分であるテーパ部（以下、理論テーパ部）とを含んでいる。
　そして、理論平坦部の幅Ｗｔは、
　Ｗｔ＝｛（Ｔｓ×Ｍ）／（Ｔｓ－Ｇ）｝－Ｗｂ
　と、表される。また、通常の蒸着装置を用いた蒸着方法においては、Ｔｓ＞＞Ｇであるため、
　Ｗｔ＝Ｍ－Ｗｂ
　と、近似される。
　また、理論テーパ部Ｗｂの幅は、
　Ｗｂ＝（Ｇ×Ｗｎ）／（Ｔｓ－Ｇ）
　と、表される。Ｔｓ＞＞Ｇであるため、
　Ｗｂ＝（Ｇ×Ｗｎ）／Ｔｓ
　と、近似される。
　しかしながら、実際にＴＦＴ基板１０上に形成された発光層２３Ｒの形状は、理論的に求められる形状とは異なり、また、実測することも容易ではなく、その存在を特定できない場合もあった。
　発明者らは、精度のよい段差計とTOF-SIMS（Time of Flight Secondary Ion Mass Spectroscopy）による測定手段、および校正サンプルを用いることによって、発光層２３Ｒ・２３Ｇ・２３Ｂの膜厚を精度よく測定することに成功した。なお、TOF-SIMSとして、ION-TOF社製のTOF-SIMS IVを用いた。
　図６中の実線は、膜厚を実測することにより得られた発光層２３Ｒの断面形状である。
　本発明者らの行った発光層２３Ｒの膜厚測定（断面形状測定）により、発光層２３Ｒは、その膜厚が一定となる部分である平坦部（以下、実測平坦部）と、発光層２３Ｒの中心軸ｙからの距離に応じて膜厚が減少する部分であるテーパ部（以下、実測テーパ部）とを含んでおり、実測平坦部と実測テーパ部との境界部分は、なだらかなＲ形状を有しており、平面視において、実測平坦部の幅は理論平坦部の幅よりも小さいことがわかった。
　また、本発明者らの検証により、図６に示すように、実測テーパ部は、平面視において、発光層の中心軸ｙからの距離に応じて、膜厚が線形的に減少していく実測線形テーパ部（線形テーパ部）と、実測線形テーパ部の外側にあり、膜厚が曲線的に減少していく実測曲線テーパ部（曲線テーパ部）とを含んでいることがわかった。
　なお、実測線形テーパ部における発光層２３Ｒの膜厚は、理論テーパ部における発光層２３Ｒの膜厚と同等であり、理論的に算出することができる。
　しかしながら、理論テーパ部における発光層２３Ｒの膜厚とは異なり、実測曲線テーパ部における発光層２３Ｒの膜厚を理論的に算出することは困難である。実測曲線テーパ部が形成される要因としては様々なものが想定されるが、主には蒸着粒子そのものの散乱要因が考えられる。
　そして、発明者らの検証によれば、理論平坦部における発光層２３Ｒの膜厚を１００％とした場合、実測線形テーパ部と実測曲線テーパ部との境界部における発光層２３Ｒの膜厚は、２％となる（理論平坦部における発光層２３Ｒの膜厚の１／５０となる）ことがわかった。さらに、実測線形テーパ部と実測曲線テーパ部との境界部と、実測曲線テーパ部において膜厚が１％となる部分との間の領域を周縁領域とすると、平面視における周縁領域の幅Ｗｕは、３～５μｍ（３μｍ≦Ｗｕ≦５μｍ）であることがわかった。そして、周縁領域は、理論テーパ部の外側にまで及んで形成されることがわかった。
　＜発光層＞
　発光層２３Ｒの形状に基づき、本実施形態の発光層２３Ｒの好ましい形成方法について、隣接サブ画素における混色と、自サブ画素における発光特性との観点から詳細に説明する。
　（１）隣接サブ画素における混色
　サブ画素２Ｒに対応して形成される発光層２３Ｒが、隣接するサブ画素２Ｇ・２Ｂにおいて混色することによる表示品位の低下を防止するための、発光層２３Ｒの形成方法について説明する。
　上記のとおり、混色を生じたサブ画素からは、所望の波長の光が出射されなかったり、発光しなかったりという不具合を生じる。
　このような表示品位の低下は、サブ画素２Ｒのうちの画素開口部１６Ｒにおいて混色を生じることにより生じる。一方で、非表示領域１５Ｒにおいては、混色を生じても表示品位の低下は起こらない。
　言い換えると、第１電極２１の露出部において混色を生じた場合、表示品位の低下が起こるが、エッジカバー１５の上部において混色を生じても表示品位の低下は起こらない。
　また、発明者らは、画素開口部１６Ｇ・１６Ｂにおける発光層２３Ｇ・２３Ｂの膜厚を１００％とした場合に、他の色の発光層２３Ｒが混入することにより当該画素開口部１６Ｇ・１６Ｂにおいて混色を生じたとしても、当該他の色の発光層２３Ｒの膜厚が発光層２３Ｇ・２３Ｂの膜厚の１％以下であれば、発光特性に大きな影響を与えないことを見出した。
　上記に基づいて、表示品位の低下を起こさないための、発光層２３Ｒの形成方法について説明する。
　図７は、発光層蒸着工程によりＴＦＴ基板上に発光層を形成したときの、本実施形態の有機ＥＬ表示装置のＴＦＴ基板および発光層の断面図である。図７は、図２のＡ－Ａ矢視断面図に相当する。なお、図７においては、ＴＦＴ基板１０の詳細な構成は省略して図示している。また、説明のために、ＴＦＴ基板１０と、ＴＦＴ基板１０上に形成された発光層２３Ｒとを、離間して図示している。
　サブ画素２Ｒ・２Ｇ・２Ｂの画素開口部１６Ｒ・１６Ｇ・１６Ｂのそれぞれに、同等の膜厚を有する発光層２３Ｒ・２３Ｇ・２３Ｂを形成する場合において、本実施形態の有機ＥＬ表示装置１の発光層２３Ｒ・２３Ｇ・２３Ｂの膜厚は、以下のように制御される。
　すなわち、図７に示すように、平面視において、画素開口部１６Ｒ（第１画素開口部）に対応して形成された発光層２３Ｒ（第１発光層）の実測線形テーパ部と実測曲線テーパ部との境界部（第１境界部）と、サブ画素２Ｒに隣接するサブ画素２Ｇの画素開口部１６Ｇ（第２画素開口部）との間の最短距離は、３μｍ以上であり、より好ましくは５μｍ以上である。
　ここで、上述したように、平面視おいて、周縁領域の幅Ｗｕは、３～５μｍ（３μｍ≦Ｗｕ≦５μｍ）である。
　そのため、発光層２３Ｒのうち画素開口部１６Ｇに形成される部分は周縁領域の外側であり、その膜厚は、理論平坦部における発光層２３Ｒの膜厚の１％以下となる。
　また、発光層２３Ｇの膜厚は発光層２３Ｒの膜厚と同等であるとすれば、発光層２３Ｒのうち画素開口部１６Ｇに形成される部分の膜厚は、理論平坦部における発光層２３Ｇの膜厚の１％以下であるといえる。
　画素開口部１６Ｇに形成される発光層２３Ｒの膜厚が、発光層２３Ｇ（第２発光層、図示しない）の平坦部における膜厚の１％以下であるため、画素開口部１６Ｇの発光層２３Ｇからは正常に緑色の光が発光され、画素開口部１６Ｇの発光特性に影響を与えることがない。
　（２）自サブ画素における発光特性
　サブ画素２Ｒにおいて好ましい発光特性を得るための、発光層２３Ｒの形成方法について説明する。
　発光層２３Ｒの発光特性は、膜厚に大きく依存する。画素開口部１６Ｒにおいて均一な発光特性を得るために、画素開口部１６Ｒにおける発光層２３Ｒの膜厚は均一であることが好ましい。
　そのため、図７に示すように、ＴＦＴ基板１０に発光層２３Ｒを形成する場合、画素開口部１６Ｒが発光層２３Ｒの理論平坦部で覆われるように、発光層２３Ｒを形成することが好ましい。
　例えば、平面視において、理論平坦部と理論テーパ部との境界部分が、画素開口部１６Ｒの端部と重なり合うように、ＴＦＴ基板１０上の画素開口部１６Ｒに発光層２３Ｒを形成する。
　これにより、画素開口部１６Ｒにおける発光層２３Ｒの膜厚がほぼ一定となるため、サブ画素２Ｒにおける発光特性がほぼ均一になる。
　以上のように、隣接サブ画素における混色と、自サブ画素における発光特性とを考慮して発光層２３Ｒを形成することで、画素開口部１６Ｇ・１６Ｂにおける混色による表示品位の低下を防止し、かつ、サブ画素２Ｒにおいて均一な発光特性を得ることができる。
　＜蒸着設計＞
　本実施形態の有機ＥＬ表示装置の製造工程の一部である発光層蒸着工程において、上記の発光層２３Ｒを形成するための蒸着装置７０および画素開口部１６Ｒ・１６Ｇ・１６Ｂの設計について、隣接サブ画素における混色と、自サブ画素における発光特性との観点から詳細に説明する。
　（１）隣接サブ画素における混色防止
　発光層２３Ｒを形成する際の、隣接するサブ画素２Ｇ・２Ｂにおける混色による表示品位の低下を防止するための、蒸着装置７０および画素開口部１６Ｒ・１６Ｇ・１６Ｂの設計について説明する。
　図８は、本実施形態の発光層蒸着工程を説明するための、ＴＦＴ基板、発光層、および蒸着装置の断面図である。図８のＴＦＴ基板１０および発光層２３Ｒは、図２のＡ－Ａ矢視断面図に相当する。
　図８に示すように、発光層蒸着工程においては、画素開口部の中心と、マスク開口部５１の中心と、蒸着源開口部６１の中心とが、一直線上に配されるように、ＴＦＴ基板１０と、蒸着マスク５０と、蒸着源６０とを位置合わせする。
　ここで、画素開口部１６Ｒ・１６Ｇ・１６Ｂの幅（第１電極２１の露出部の幅）をＰとし、非表示領域１５Ｒ・１５Ｇ・１５Ｂの幅（エッジカバー１５の幅）をＬｃとする。
　発光層蒸着工程において、発光層２３Ｒのうち画素開口部１６Ｇ・１６Ｂに形成される部分の膜厚が、発光層２３Ｒの平坦部における膜厚の１％以下となるための、画素開口部の幅Ｐと、非表示領域の幅Ｌｃとの大きさは、以下の範囲内であることが必要である。
　Ｐ＋２Ｌｃ≧Ｗｔ＋２Ｗｇ・・・式（１）
　ここで、幅Ｗｇは、発光層のテーパ領域であって、その膜厚が１μｍ以上の領域の平面視における幅である。
　また、図８に示すように、発光層のテーパ領域であって、その膜厚が理論平坦部の２％以上の領域の平面視における幅をＷｂ’とすると、幅Ｗｇは、以下の式で表される。
　Ｗｇ＝Ｗｂ’＋Ｗｕ
　このとき、底辺の幅がＷｂであり、発光層の実測テーパ部を斜辺とする三角形と、底辺の幅がＷｂ’であり、発光層の実測テーパ部の一部を斜辺とする三角形とは、互いに相似な三角形である。
　この２つの三角形の高さの比から、ＷｂとＷｂ’の比は、以下のように求められる。
　Ｗｂ：Ｗｂ’＝１：０．９８
　すなわち、
　Ｗｂ’＝０．９８Ｗｂ
　となる。
　そのため、Ｗｇは、理論テーパ部の幅Ｗｂと、周縁領域Ｗｕとを用いて以下のように表される。
　Ｗｇ＝０．９８Ｗｂ＋Ｗｕ
　よって、上記式（１）から、画素開口部の幅Ｐと、非表示領域の幅Ｌｃと、理論平坦部の幅Ｗｔと、理論テーパ部の幅Ｗｂとの関係は、以下の式を満たす必要があることがわかる。
　Ｐ＋２Ｌｃ≧Ｗｔ＋１．９６Ｗｂ＋２Ｗｕ・・・式（２）
　また、上述したように、理論平坦部の幅Ｗｔおよび理論テーパ部の幅Ｗｂは、それぞれ、
　Ｗｔ＝｛（Ｔｓ×Ｍ）／（Ｔｓ－Ｇ）｝－Ｗｂ
　Ｗｂ＝｛（Ｇ×Ｗｎ）／（Ｔｓ－Ｇ）｝
　であるから、式（２）は以下のように表すことができる。
　Ｐ＋２Ｌｃ≧｛（Ｔｓ×Ｍ＋０．９６×Ｇ×Ｗｎ）／（Ｔｓ－Ｇ）｝＋２Ｗｕ・・式（３）
　ここで、画素開口部の幅Ｐと、非表示領域の幅Ｌｃと、マスク開口部５１の幅Ｍと、蒸着源６０とＴＦＴ基板１０との間の距離Ｔｓと、蒸着マスク５０とＴＦＴ基板１０との間の距離Ｇと、蒸着源開口部６１の幅Ｗｎとは、発光層蒸着工程における設計パラメータであり、蒸着条件を変更することにより制御可能である。一方で、周縁領域Ｗｕの幅は蒸着条件を変更することにより制御することは困難である。
　また、上述したように、周縁領域は、理論テーパ部よりも外側に広がって形成される。
　そこで、本実施形態の蒸着方法は、この周縁領域が形成されることを考慮して、蒸着装置７０およびＴＦＴ基板１０を設計することを特徴とする。
　具体的には、周縁領域が形成されることを考慮して、Ｐ、Ｌｃ、Ｍ、Ｔｓ、Ｇ、およびＷｎが、以下の式を満たすように、蒸着条件を決定する。
　Ｐ＋２Ｌｃ＝｛（Ｔｓ×Ｍ＋０．９６×Ｇ×Ｗｎ）／（Ｔｓ－Ｇ）｝＋２Ｄｍ・・式（４）　ここで、Ｄｍは、周縁領域が形成されることを考慮して確保された設計マージンであり、平面視における第１境界部から隣接画素の画素開口部までの最短距離である。
　そのため、
　Ｄｍ≧Ｗｕ
　を満たすことで、周縁領域の発光層が隣接画素の画素開口部にまで及ぶことがなく、混色による表示品位の低下を防止することができる。
　上述したように、周縁領域の幅Ｗｕは、
　３μｍ≦Ｗｕ≦５μｍ
　であるから、
　３μｍ≦Ｄｍ・・・式（５）
　であれば、周縁領域の発光層が隣接画素の画素開口部にまで及ぶことを抑制し、混色による表示品位の低下を抑制することができる。また、
　５μｍ≦Ｄｍ・・・式（６）
　であれば、より確実に周縁領域の発光層が隣接画素の画素開口部にまで及ぶことを抑制し、混色による表示品位の低下を抑制することができる。
　ここで、通常の発光層蒸着工程においては、蒸着装置７０のアライメント、蒸着マスク５０の寸法精度、ＴＦＴ基板１０の寸法精度を考慮して、蒸着条件に一定の蒸着マージンを設けておくことが好ましい。
　そこで、図８に示すように、蒸着マージンＷｍを考慮し、設計マージンＤｍを、
　Ｄｍ≧Ｗｕ＋Ｗｍ
　とすることが好ましい。
　すなわち、設計マージンＤｍを、
　３μｍ＋Ｗｍ≦Ｄｍ・・・式（７）
　または、
　５μｍ＋Ｗｍ≦Ｄｍ・・・式（８）
　とすることが好ましい。
　具体的には、蒸着マージンＷｍとして、５μｍ～２０μｍを考慮し、設計マージンＤｍを設計することが好ましい。
　幅Ｐの画素開口部を備えるＴＦＴ基板に発光層を形成する発光層蒸着工程において、以上の式（４）、および、式（５）～（８）の何れかの関係を満たすように、蒸着源６０、蒸着マスク５０、およびＴＦＴ基板１０の配置と、マスク開口部５１の幅Ｍおよび蒸着源開口部６１の幅Ｗｎを設計することで、混色による表示品位の低下を生じることなく、発光層２３Ｒを形成することができる。
　言い換えると、ＴＦＴ基板１０上に、幅Ｐの第１画素開口部と幅Ｌｃ非表示領域とが規定されている場合に、混色による表示品位の低下を生じることなく発光層２３Ｒを形成するための、マスク開口部の幅Ｍと、射出口の幅Ｗｎと、基板と蒸着マスクとの間の距離Ｇと、基板と蒸着源との間の距離Ｔｓと、を設定することができる。
　なお、通常の発光層蒸着工程においては、Ｔｓ＞＞Ｇであるため、
　Ｗｔ＝Ｍ－Ｗｂ
　Ｗｂ＝（Ｇ／Ｗｎ）×Ｔｓ
　と、近似され、式（４）は、
　Ｐ＋２Ｌｃ＝Ｍ＋｛（０．９６×Ｇ×Ｗｎ）／Ｔｓ｝＋２Ｄｍ・・・（９）
　と表すことができる。
　例えば、式（９）と式（５）とを満たすように蒸着条件を決定する場合を考える。式（９）を変形すると、
　［Ｐ＋２Ｌｃ－Ｍ－｛（０．９６×Ｇ×Ｗｎ）／Ｔｓ｝］／２＝Ｄｍ
　であり、
　上記式に式（５）を代入すると、
　［Ｐ＋２Ｌｃ－Ｍ－｛（０．９６×Ｇ×Ｗｎ）／Ｔｓ｝］／２≧３μｍ
　となる。
　以上から、ＴＦＴ基板１０の設計値であるＰおよびＬｃから、上式を満たすように蒸着装置７０のパラメータ（Ｇ、Ｔｓ、Ｍ）を定めれば、蒸着などの試作実験を経ずとも、非常に短時間で混色を防止するプロセスを構築することができる。
　なお、蒸着マージンＷｍを考慮に入れる場合には、式（９）と式（７）とを満たすように蒸着条件を決定すればよい。すなわち、
　［Ｐ＋２Ｌｃ－Ｍ－｛（０．９６×Ｇ×Ｗｎ）／Ｔｓ｝－Ｗｍ］／２≧３μｍ
　となる。
　（２）自サブ画素における発光特性
　サブ画素２Ｒにおける発光特性を均一とするための、蒸着装置７０および画素開口部１６Ｒ・１６Ｇ・１６Ｂの設計について説明する。
　サブ画素２Ｒにおける発光特性を均一とするためには、画素開口部１６Ｒが発光層２３Ｒの理論平坦部により覆われることが好ましい。画素開口部１６Ｒが発光層２３Ｒの理論平坦部により覆われるように発光層２３Ｒを形成するための、画素開口部１６Ｒ・１６Ｇ・１６Ｂの幅Ｐは、以下のように表される。
　Ｐ≦Ｗｔ
　すなわち、
　Ｐ≦｛（Ｔｓ×Ｍ）－（Ｇ×Ｗｎ）／（Ｔｓ－Ｇ）｝・・・式（１０）
　表示装置の開口率を高めるためには、画素開口部１６Ｒ・１６Ｇ・１６Ｂの幅Ｐは大きいことが好ましい。そのため、
　Ｐ＝｛（Ｔｓ×Ｍ）－（Ｇ×Ｗｎ）／（Ｔｓ－Ｇ）｝・・・式（１１）
　であることがより好ましい。
　幅Ｐの画素開口部を備えるＴＦＴ基板に発光層を形成する発光層蒸着工程において、以上の式（１１）を満たすように、蒸着源６０、蒸着マスク５０、およびＴＦＴ基板１０の配置と、マスク開口部５１の幅Ｍおよび蒸着源開口部６１の幅Ｗｎを設計することで、開口率を最大としつつ、サブ画素２Ｒにおいて均一な発光特性を得ることができるように、発光層２３Ｒを形成することができる。
　＜発光層の他の例＞
　図９は、発光層蒸着工程によりＴＦＴ基板上に発光層を形成したときの、本実施形態のＴＦＴ基板および発光層の他の例の断面図である。図９は、図２のＡ－Ａ矢視断面図に相当する。
　上述したように、発光層蒸着工程においては蒸着マージンＷｍが存在し、発光層２３Ｒ・２３Ｇ・２３Ｂの形状にはバラつきが生じる。
　また、上述したように、発光層２３Ｒの膜厚を実測したところ、実測平坦部と実測テーパ部との境界部分は、なだらかなＲ形状を有しており、平面視において、実測平坦部の幅Ｗｒｔは理論平坦部の幅Ｗｔよりも狭く、実測平坦部は理論平坦部の内側にある。
　そこで、発光層蒸着工程における上記バラつきと、実測平坦部の領域を考慮して、画素開口部１６Ｒが発光層の実測平坦部により覆われるように、発光層２４Ｒを形成するために、図９中に幅Ｗｍで示すマージンを発光層の設計に含めてもよい。
　すなわち、図９に示すように、理論平坦部のうち、外側から幅Ｗｍの部分は、平面視において非表示領域に重なるように形成されることが好ましい。
　これにより、平面視において、画素開口部１６Ｒと発光層２３Ｒの実測平坦部とが重なるように発光層２４Ｒを形成することができ、画素開口部１６Ｒにおける発光層２４Ｒの膜厚をより均一にすることができる。
　＜蒸着設計＞
　図９に示すような、他の例の発光層２４Ｒ・２４Ｇ・２４Ｂを形成するための、蒸着装置７０および画素開口部１６Ｒ・１６Ｇ・１６Ｂの設計について説明する。
　画素開口部１６Ｒが発光層２４Ｒの実測平坦部により覆われるように発光層２４Ｒを形成するための、画素開口部１６Ｒ・１６Ｇ・１６Ｂの幅Ｐは、以下のように表される。
　Ｐ≦Ｗｔ－２Ｗｍ・・・式（１２）
　すなわち、
　Ｐ≦｛（Ｔｓ×Ｍ）－（Ｇ×Ｗｎ）／（Ｔｓ－Ｇ）｝－２Ｗｍ・・・式（１３）
　好ましくは、
　Ｐ＝｛（Ｔｓ×Ｍ）－（Ｇ×Ｗｎ）／（Ｔｓ－Ｇ）｝－２Ｗｍ・・・式（１４）
　である。
　幅Ｐの画素開口部を備えるＴＦＴ基板に発光層を形成する発光層蒸着工程において、以上の式（１４）を満たすように、蒸着源６０、蒸着マスク５０、およびＴＦＴ基板１０の配置と、マスク開口部５１の幅Ｍおよび蒸着源開口部６１の幅Ｗｎを設計することで、開口率を最大としつつ、サブ画素２Ｒにおいてより均一な発光特性を得ることができるように、発光層２３Ｒを形成することができる。
　なお、式（１）において、蒸着マージンＷｍを考慮すると、
　Ｐ＋２Ｌｃ≧Ｗｔ＋２Ｗｇ＋２Ｗｍ・・・式（１５）
　となる。画素開口率をより大きくするために、好ましくは、式（１２）および式（１５）は、それぞれ、
　Ｐ＝Ｗｔ－２Ｗｍ・・・式（１６）
　Ｐ＋２Ｌｃ＝Ｗｔ＋２Ｗｇ＋２Ｗｍ・・・式（１７）
　と表される。
　上記式（１６）と式（１７）とから、Ｗｍを消去すると、
　Ｐ＋Ｌｃ＝Ｗｔ＋Ｗｇ
　となる。すなわち、
　Ｐ＋Ｌｃ＝Ｗｔ＋０．９８Ｗｂ＋Ｗｕ・・・式（１８）
　となる。ここで、
　Ｗｔ＝｛（Ｔｓ×Ｍ）／（Ｔｓ－Ｇ）｝－Ｗｂ
　Ｗｂ＝｛（Ｇ×Ｗｎ）／（Ｔｓ－Ｇ）｝
　より、式（１８）は、
　Ｐ＋Ｌｃ＝｛（Ｔｓ×Ｍ－０．０２×Ｇ×Ｗｎ）／（Ｔｓ－Ｇ）｝＋Ｗｕ・・・式（１９）
　と表される。
　そのため、周縁領域が形成されることを考慮して、Ｐ、Ｌｃ、Ｍ、Ｔｓ、Ｇ、およびＷｎが、以下の式（２０）を満たすように、蒸着条件を決定してもよい。
　Ｐ＋２Ｌｃ＝｛（Ｔｓ×Ｍ－０．０２×Ｇ×Ｗｎ）／（Ｔｓ－Ｇ）｝＋Ｄｍ・・式（２０）
　〔実施形態２〕
　本発明の他の実施形態について、図１０に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
　＜発光層＞
　図１０は、発光層蒸着工程によりＴＦＴ基板上に発光層を形成したときの、本実施形態のＴＦＴ基板および発光層の断面図である。図１０は、図２のＡ－Ａ矢視断面図に相当する。
　サブ画素２Ｒ・２Ｇ・２Ｂの画素開口部１６Ｒ・１６Ｇ・１６Ｂのそれぞれに、同等の膜厚を有する発光層２５Ｒ・２５Ｇ・２５Ｂを形成する場合において、本実施形態の有機ＥＬ表示装置の発光層２５Ｒ・２５Ｇ・２５Ｂの膜厚は、以下のように制御される。
　すなわち、平面視において、発光層２４Ｒの実測線形テーパ部と実測曲線テーパ部との境界部である第１境界部（図示せず）と、サブ画素２Ｒに隣接するサブ画素２Ｇの画素開口部１６Ｇとの間の最短距離は、３μｍ～５μｍまたは３μｍ＋Ｗｍ～５μｍ＋Ｗｍである。
　そのため、実施形態１の有機ＥＬ表示装置１と同様に、発光層２４Ｒのうち画素開口部１６Ｇに形成される部分は、周縁領域の外側であり、その膜厚は、平坦部における発光層２４Ｇの膜厚の１％以下であるため、画素開口部１６Ｇの発光特性に影響を与えることなく、画素開口部１６Ｇからは正常に緑色の光が発光される。
　さらに、実施形態１の有機ＥＬ表示装置１とは異なり、理論平坦部の膜厚を１００％とした場合に発光層２４Ｒの膜厚が１％である位置と、サブ画素２Ｒに隣接するサブ画素２Ｇの画素開口部１６Ｇの端部とが平面視において重なっている。そのため、ＴＦＴ基板１０の面積に占める非表示領域１５Ｒ・１５Ｇ・１５Ｂの割合を小さくすることができ、有機ＥＬ表示装置の開口率を向上させることができる。
　＜蒸着設計＞
　本実施形態の有機ＥＬ表示装置の製造工程の一部である発光層蒸着工程において、上記の発光層２５Ｒを形成するための蒸着装置７０および画素開口部１６Ｒ・１６Ｇ・１６Ｂの設計について説明する。
　本実施形態の発光層形成工程においては、画素開口部の幅Ｐと、非表示領域の幅Ｌｃと、マスク開口部５１の幅Ｍと、蒸着源６０とＴＦＴ基板１０との間の距離Ｔｓと、蒸着マスク５０とＴＦＴ基板１０との間の距離Ｇと、蒸着源開口部６１の幅Ｗｎと、設計マージンＤｍの関係を示す式（４）において、
　３μｍ≦Ｄｍ≦５μｍ・・・式（２１）
　を満たすように、蒸着条件を決定する。
　このように、蒸着条件を設計し、発光層蒸着工程を実施することで、混色による表示品位の低下を生じることなく、発光層２５Ｒを形成することができる。
　ここで、通常の発光層蒸着工程においては、上述したように蒸着条件に一定の蒸着マージンを設けておくことが好ましい。
　そこで、蒸着マージンＷｍを考慮し、設計マージンＤｍを、
　３μｍ＋Ｗｍ≦Ｄｍ≦５μｍ＋Ｗｍ・・・式（２２）
　と設計することが好ましい。
　〔実施形態３〕
　本発明の他の実施形態について、図１１に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
　＜発光層＞
　図１１は、発光層蒸着工程によりＴＦＴ基板上に発光層を形成したときの、本実施形態のＴＦＴ基板および発光層の断面図である。図１１は、図２のＡ－Ａ矢視断面図に相当する。
　実施形態１～２の有機ＥＬ表示装置においては、ＴＦＴ基板１０の画素開口部１６Ｒが発光層の理論平坦部または実測平坦部により覆われるように、発光層が形成されていた。
　これに対して、本実施形態の有機ＥＬ表示装置においては、ＴＦＴ基板１０の画素開口部１６Ｒは、発光層２６Ｒの理論平坦部の膜厚を１００％とすると、９０％以上の膜厚を有する部分により覆われている。言い換えると、発光層２６Ｒの理論平坦部の膜厚を１とすると、画素開口部１６Ｒの端部における発光層２６Ｒの膜厚は、９／１０以上１未満である。
　画素開口部における発光層の膜厚の最大値を１００％としたときに、多くの場合、画素開口部に形成された発光層の膜厚が９０％以上であれば、サブ画素における発光特性にほとんど差がない場合が多い。
　そこで、本実施形態の有機ＥＬ表示装置は、画素開口部１６Ｒが、発光層２６Ｒの膜厚が９０％以上の領域で覆われるように、発光層２６Ｒが形成されている。
　図１１に示すように、発光層２６Ｒの膜厚が９０％以上である領域の幅Ｗｔ’は、以下の式で表され、理論平坦部の幅Ｗｔよりも大きい。
　Ｗｔ’＝Ｗｔ＋２×０．１×Ｗｂ
　そのため、画素開口部１６Ｒの幅を、Ｗｔ’まで広げることで、ＴＦＴ基板１０上に占める画素開口部１６Ｒ・１６Ｇ・１６Ｂの割合を大きくし、開口率をさらに大きくすることができる。
　＜蒸着設計＞
　本実施形態の有機ＥＬ表示装置の製造工程の一部である発光層蒸着工程において、上記の発光層２６Ｒを形成するための蒸着装置７０および画素開口部１６Ｒ・１６Ｇ・１６Ｂの設計について説明する。
　画素開口部１６Ｒが発光層２６Ｒの、膜厚の９０％以上の部分により覆われるように発光層２Ｒを形成するための、画素開口部１６Ｒ・１６Ｇ・１６Ｂの幅Ｐは、以下のように表される。
　Ｐ≦Ｗｔ’・・・式（２３）
　すなわち、
　Ｐ≦Ｗｔ＋２×０．１×Ｗｂ＝｛（Ｔｓ×Ｍ）－（０．８×Ｇ×Ｗｎ）｝／（Ｔｓ－Ｇ）・・・式（２４）
　また、表示装置の開口率を高めるためには、画素開口部１６Ｒ・１６Ｇ・１６Ｂの幅Ｐは大きいことが好ましい。そこで、
　Ｗｔ≦Ｐ≦Ｗｔ’・・・式（２３’）
　すなわち、
　｛（Ｔｓ×Ｍ）－（Ｇ×Ｗｎ）／（Ｔｓ－Ｇ）｝≦Ｐ≦｛（Ｔｓ×Ｍ）－（０．８×Ｇ×Ｗｎ）｝／（Ｔｓ－Ｇ）・・・式（２４’）
　上記式（２４’）を満足することで、実施形態１の発光層蒸着工程に比べて、画素開口部の幅Ｐを大きくすることができる。
　特には、
　Ｐ＝｛（Ｔｓ×Ｍ）－（０．８×Ｇ×Ｗｎ）｝／（Ｔｓ－Ｇ）・・・式（２５）
　であることが好ましい。
　これにより、画素開口部１６Ｒ・１６Ｇ・１６Ｂが、発光層２６Ｒ・２６Ｇ・２６Ｂの膜厚が９０％以上の領域で覆われるように、発光層２６Ｒ・２６Ｇ・２６Ｂを形成することができる。
　幅Ｐの画素開口部を備えるＴＦＴ基板に発光層を形成する発光層蒸着工程において、以上の式（２５）を満たすように、蒸着源６０、蒸着マスク５０、およびＴＦＴ基板１０の配置と、マスク開口部５１の幅Ｍおよび蒸着源開口部６１の幅Ｗｎを設計することで、サブ画素２Ｒにおける均一な発光特性を確保しつつ、開口率を最大とするように、発光層２６Ｒを形成することができる。
　また、実施形態１の式（１２）と同様に、蒸着マージンＷｍを考慮する場合、式（２３）は、
　Ｐ≦Ｗｔ’－２Ｗｍ・・・式（２６）
　となるため、式（２５）は、
　Ｐ＝｛（Ｔｓ×Ｍ）－（０．８×Ｇ×Ｗｎ）｝／（Ｔｓ－Ｇ）－２Ｗｍ・・・式（２７）
　となる。
　〔まとめ〕
　本発明の態様１に係る表示装置の製造方法は、基板（ＴＦＴ基板１０）を有しており、上記基板上に、光を発する領域である複数の画素開口部と、互いに隣り合う上記画素開口部の間の領域であり、光を発しない領域である非表示領域とが、規定されており、上記基板上に、上記各画素開口部に対応して、互いに異なる色の光を発する複数種の発光層が形成されている表示装置の製造方法であって、上記基板と、マスク開口部（５１）を有する蒸着マスク（５０）と、蒸着粒子を射出する射出口（蒸着源開口部６１）を有する蒸着源（６０）とをこの順に配置し、上記蒸着粒子を、上記マスク開口部を介して上記基板に蒸着させることで、上記基板上の上記画素開口部に対応する位置に上記発光層を形成する発光層蒸着工程を含んでおり、上記発光層蒸着工程において、上記画素開口部のうちの一つである第１画素開口部に対応して第１発光層を形成し、上記非表示領域を介して上記第１画素開口部に隣接する第２画素開口部に対応して、上記第１発光層が発する光の色とは異なる色の光を発する第２発光層を形成するように、上記基板に上記蒸着粒子を蒸着させるときに、上記マスク開口部の幅をＭとし、上記射出口の幅をＷｎとし、上記基板と上記蒸着マスクとの間の距離をＧとし、上記基板と上記蒸着源との間の距離をＴｓとし、上記第１画素開口部の幅をＰとし、上記非表示領域の幅をＬｃとすると、Ｐ＋２Ｌｃ≧｛（Ｔｓ×Ｍ＋０．９６×Ｇ×Ｗｎ）／（Ｔｓ－Ｇ）｝＋２Ｄｍと、３μｍ≦Ｄｍ≦５μｍと、を満足する。
　蒸着源と蒸着マスクの間に一定の間隔を有した状態で蒸着を行った場合、従来の方法では、ＴＦＴ基板上の第１画素開口部に形成される第１発光層は、平坦には形成されず、第１画素開口部の幅より広い範囲に及び、漸減的に広がるように形成される。その結果、第２画素開口部に及んで形成され、第２画素開口部において混色を生じる場合がある。
　これに対して、本発明の表示装置の製造方法は、発光層が漸減的に広がる領域における発光層の膜厚を考慮し、発光層蒸着工程を設計している。
　そのため、第１発光層が第２画素開口部において混色することによる表示品位の低下を防止することができる。
　本発明の態様２に係る表示装置の製造方法は、上記態様１において、上記発光層蒸着工程における蒸着マージンをＷｍとすると、Ｐ＋２Ｌｃ＝｛（Ｔｓ×Ｍ＋０．９６×Ｇ×Ｗｎ）／（Ｔｓ－Ｇ）｝＋２Ｄｍと、３μｍ＋Ｗｍ≦Ｄｍ≦５μｍ＋Ｗｍと、を満足してもよい。
　本発明の態様３に係る表示装置の製造方法は、上記態様１または２において、平面視において、上記画素開口部の中心と、上記マスク開口部の中心と、上記射出口の中心とが、一直線上に配されるように、上記基板と、上記蒸着マスクと、上記蒸着源とを位置合わせをし、上記第１画素開口部と上記第２画素開口部とが並ぶ方向において、Ｐ≦｛（Ｔｓ×Ｍ）－（Ｇ×Ｗｎ）｝／（Ｔｓ－Ｇ）を満足してもよい。
　上記の工程により、第１画素開口部に形成される第１発光層の膜厚を均一にすることができる。これにより、第１画素開口部における第１発光層の発光特性を均一にすることができる。
　本発明の態様４に係る表示装置の製造方法は、上記態様１または２において、平面視において、上記画素開口部の中心と、上記マスク開口部の中心と、上記射出口の中心とが、一直線上に配されるように、上記基板と、上記蒸着マスクと、上記蒸着源とを位置合わせをし、上記第１画素開口部と上記第２画素開口部とが並ぶ方向において、｛（Ｔｓ×Ｍ）－（Ｇ×Ｗｎ）／（Ｔｓ－Ｇ）｝≦Ｐ≦｛（Ｔｓ×Ｍ）－（０．８×Ｇ×Ｗｎ）｝／（Ｔｓ－Ｇ）を満足してもよい。
　上記の工程により、第１画素開口部に形成される第１発光層の膜厚は、最も膜厚が大きい部分の膜厚の９０％以上１００％以下となるように、第１発光層を形成することができる。
　このように第１発光層を形成すれば、第１画素開口部における第１発光層の発光特性は、表示品位を過度に低下させるものとはならない。
　一方で、上記の工程により、表示品位を過度に低下させない範囲内において、第１画素開口部を最大とすることができる。これにより、表示装置の開口率を大きくすることができる。
　本発明の態様４に係る表示装置の製造方法は、上記態様２において、平面視において、上記画素開口部の中心と、上記マスク開口部の中心と、上記射出口の中心とが、一直線上に配されるように、上記基板と、上記蒸着マスクと、上記蒸着源とを位置合わせをし、上記第１画素開口部と上記第２画素開口部とが並ぶ方向において、Ｐ＝｛（Ｔｓ×Ｍ）－（０．８×Ｇ×Ｗｎ）｝／（Ｔｓ－Ｇ）－２Ｗｍを満足してもよい。
　本発明の態様６に係る表示装置の製造方法は、上記態様１～５の何れかにおいて、上記第１画素開口部と上記第２画素開口部とが並ぶ方向において、幅がＰである上記第１画素開口部と、幅がＬｃである上記非表示領域とが、上記基板上に規定されており、上記発光層蒸着工程において、Ｐ＋２Ｌｃ≧｛（Ｔｓ×Ｍ＋０．９６×Ｇ×Ｗｎ）／（Ｔｓ－Ｇ）｝＋２Ｗｕ
　と、３μｍ≦Ｗｕ≦５μｍと、を満足するように、上記マスク開口部の幅Ｍと、上記射出口の幅Ｗｎと、上記基板と上記蒸着マスクとの間の距離Ｇと、上記基板と上記蒸着源との間の距離Ｔｓと、を設定し、上記基板に上記蒸着粒子を蒸着させてもよい。
　上記の工程により、第１発光層が第２画素開口部において混色することによる表示品位の低下を防止するように、マスク開口部の幅Ｍと、射出口の幅Ｗｎと、基板と蒸着マスクとの間の距離Ｇと、基板と蒸着源との間の距離Ｔｓを設定し、基板に上記蒸着粒子を蒸着させることができる。
　本発明は、各サブ画素に発光層を備える有機ＥＬ表示装置に利用することができる。
　１　有機ＥＬ表示装置（表示装置）
　１０　ＴＦＴ基板（基板）
　１５Ｒ・１５Ｇ・１５Ｂ　非表示領域
　１６Ｒ・１６Ｇ・１６Ｂ　画素開口部
　２３Ｒ・２３Ｇ・２３Ｂ　発光層
　２４Ｒ・２４Ｇ・２４Ｂ　発光層
　２５Ｒ・２５Ｇ・２５Ｂ　発光層
　２６Ｒ・２６Ｇ・２６Ｂ　発光層
　５０　蒸着マスク
　５１　マスク開口部
　６０　蒸着源
　６１　蒸着源開口部（射出口）

Claims (6)

  1. 　基板を有しており、上記基板上に、光を発する領域である複数の画素開口部と、互いに隣り合う上記画素開口部の間の領域であり、光を発しない領域である非表示領域とが規定されており、上記基板上に、上記各画素開口部に対応して、互いに異なる色の光を発する複数種の発光層が形成されている表示装置の製造方法であって、
    　上記基板と、マスク開口部を有する蒸着マスクと、蒸着粒子を射出する射出口を有する蒸着源とをこの順に配置し、上記基板に、上記マスク開口部を介して上記蒸着粒子を蒸着させることで、上記基板上の上記画素開口部に対応する位置に上記発光層を形成する発光層蒸着工程を含んでおり、
    　上記発光層蒸着工程において、上記画素開口部のうちの一つである第１画素開口部に対応して第１発光層を形成し、上記非表示領域を介して上記第１画素開口部に隣接する第２画素開口部に対応して、上記第１発光層が発する光の色とは異なる色の光を発する第２発光層を形成するように、上記基板に上記蒸着粒子を蒸着させるときに、
    　上記マスク開口部の幅をＭとし、上記射出口の幅をＷｎとし、上記基板と上記蒸着マスクとの間の距離をＧとし、上記基板と上記蒸着源との間の距離をＴｓとし、上記第１画素開口部の幅をＰとし、上記非表示領域の幅をＬｃとすると、
    　Ｐ＋２Ｌｃ＝｛（Ｔｓ×Ｍ＋０．９６×Ｇ×Ｗｎ）／（Ｔｓ－Ｇ）｝＋２Ｄｍ
    　と、
    　３μｍ≦Ｄｍ≦５μｍ
    　と、を満足することを特徴とする表示装置の製造方法。
  2. 　上記発光層蒸着工程における蒸着マージンをＷｍとすると、
    　Ｐ＋２Ｌｃ＝｛（Ｔｓ×Ｍ＋０．９６×Ｇ×Ｗｎ）／（Ｔｓ－Ｇ）｝＋２Ｄｍ
    　と、
    　３μｍ＋Ｗｍ≦Ｄｍ≦５μｍ＋Ｗｍ
    　と、を満足することを特徴とする請求項１に記載の表示装置の製造方法。
  3. 　平面視において、上記画素開口部の中心と、上記マスク開口部の中心と、上記射出口の中心とが、一直線上に配されるように、上記基板と、上記蒸着マスクと、上記蒸着源とを位置合わせをし、
    　上記第１画素開口部と上記第２画素開口部とが並ぶ方向において、
    　Ｐ≦｛（Ｔｓ×Ｍ）－（Ｇ×Ｗｎ）｝／（Ｔｓ－Ｇ）
    　を満足することを特徴とする請求項１または２に記載の表示装置の製造方法。
  4. 　平面視において、上記画素開口部の中心と、上記マスク開口部の中心と、上記射出口の中心とが、一直線上に配されるように、上記基板と、上記蒸着マスクと、上記蒸着源とを位置合わせをし、
    　上記第１画素開口部と上記第２画素開口部とが並ぶ方向において、
    　｛（Ｔｓ×Ｍ）－（Ｇ×Ｗｎ）／（Ｔｓ－Ｇ）｝≦Ｐ≦｛（Ｔｓ×Ｍ）－（０．８×Ｇ×Ｗｎ）｝／（Ｔｓ－Ｇ）
    　を満足することを特徴とする請求項１または２に記載の表示装置の製造方法。
  5. 　平面視において、上記画素開口部の中心と、上記マスク開口部の中心と、上記射出口の中心とが、一直線上に配されるように、上記基板と、上記蒸着マスクと、上記蒸着源とを位置合わせをし、
    　上記第１画素開口部と上記第２画素開口部とが並ぶ方向において、
    　Ｐ＝｛（Ｔｓ×Ｍ）－（０．８×Ｇ×Ｗｎ）｝／（Ｔｓ－Ｇ）－２Ｗｍ
    　を満足することを特徴とする請求項２に記載の表示装置の製造方法。
  6. 　上記第１画素開口部と上記第２画素開口部とが並ぶ方向において、幅がＰである上記第１画素開口部と、幅がＬｃである上記非表示領域とが、上記基板上に規定されており、
    　上記発光層蒸着工程において、
    　Ｐ＋２Ｌｃ＝｛（Ｔｓ×Ｍ＋０．９６×Ｇ×Ｗｎ）／（Ｔｓ－Ｇ）｝＋２Ｄｍ
    　と、
    　３μｍ≦Ｄｍ≦５μｍ
    　と、を満足するように、上記マスク開口部の幅Ｍと、上記射出口の幅Ｗｎと、上記基板と上記蒸着マスクとの間の距離Ｇと、上記基板と上記蒸着源との間の距離Ｔｓと、を設定することを特徴とする請求項１～５の何れか１項に記載の表示装置の製造方法。
PCT/JP2014/051993 2013-02-05 2014-01-29 表示装置の製造方法 Ceased WO2014123050A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/764,534 US9373667B2 (en) 2013-02-05 2014-01-29 Method for manufacturing display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013020891A JP5827965B2 (ja) 2013-02-05 2013-02-05 表示装置の製造方法
JP2013-020891 2013-02-05

Publications (1)

Publication Number Publication Date
WO2014123050A1 true WO2014123050A1 (ja) 2014-08-14

Family

ID=51299646

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/051993 Ceased WO2014123050A1 (ja) 2013-02-05 2014-01-29 表示装置の製造方法

Country Status (3)

Country Link
US (1) US9373667B2 (ja)
JP (1) JP5827965B2 (ja)
WO (1) WO2014123050A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111788865A (zh) * 2018-03-07 2020-10-16 株式会社日本显示器 有机el显示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105702880B (zh) * 2014-11-28 2018-04-17 上海和辉光电有限公司 光学对位补偿装置、贴合度检测装置、蒸镀系统及其方法
US10756298B2 (en) * 2017-11-03 2020-08-25 OLEDWorks LLC Solder hermetic sealing for OLEDs
CN113054133B (zh) * 2021-03-09 2022-09-16 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012167309A (ja) * 2011-02-10 2012-09-06 Canon Tokki Corp 蒸着装置並びに蒸着方法
JP2012197467A (ja) * 2011-03-18 2012-10-18 Canon Tokki Corp 蒸着装置並びに蒸着方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5502092B2 (ja) 2009-09-15 2014-05-28 シャープ株式会社 蒸着方法および蒸着装置
US8894458B2 (en) 2010-04-28 2014-11-25 Samsung Display Co., Ltd. Thin film deposition apparatus, method of manufacturing organic light-emitting display device by using the apparatus, and organic light-emitting display device manufactured by using the method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012167309A (ja) * 2011-02-10 2012-09-06 Canon Tokki Corp 蒸着装置並びに蒸着方法
JP2012197467A (ja) * 2011-03-18 2012-10-18 Canon Tokki Corp 蒸着装置並びに蒸着方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111788865A (zh) * 2018-03-07 2020-10-16 株式会社日本显示器 有机el显示装置
CN111788865B (zh) * 2018-03-07 2023-05-12 株式会社日本显示器 有机el显示装置

Also Published As

Publication number Publication date
US20150380469A1 (en) 2015-12-31
JP5827965B2 (ja) 2015-12-02
JP2014154263A (ja) 2014-08-25
US9373667B2 (en) 2016-06-21

Similar Documents

Publication Publication Date Title
US10950632B2 (en) Array substrate, method for fabricating the same and display panel
US10790339B2 (en) OLED array substrate and manufacturing method thereof, and display device
US10381414B2 (en) Organic light emitting display device
CN107863366B (zh) 有机发光二极管显示装置
US8183768B2 (en) Organic light emitting display apparatus having pixels with increased aperture ratio
US8946735B2 (en) Pixel structure of electroluminescent display panel
US10622423B2 (en) Electroluminescent display device
US10170526B1 (en) Organic light emitting diode display panel and method for manufacturing same
WO2021018301A1 (zh) 显示基板以及显示装置
US11871620B2 (en) OLED display panel having fence structure under anode
KR20200101455A (ko) 픽셀 배열 구조
US11239282B2 (en) Pixel structure and fabrication method thereof, display substrate and display apparatus
US9660000B2 (en) Organic light emitting diode (OLED) array substrate and fabricating method thereof, display device
KR20180076813A (ko) 전계 발광 표시 장치
WO2011096030A1 (ja) 蒸着マスク、蒸着装置及び蒸着方法
KR20090049515A (ko) 유기 발광 표시 장치 및 그 제조 방법
US10522775B2 (en) El display device including island shaped hole injection layer and island shaped electron injection layer and method of manufacturing the same
KR20140124095A (ko) Oled 표시 장치
JP5827965B2 (ja) 表示装置の製造方法
CN115377152B (zh) 像素排布结构、显示面板及掩膜板组件
US20240237457A1 (en) Pixel arrangement structure, display panel and method for manufacturing the same
JP2015149231A (ja) 有機ｅｌ表示装置
KR20180076820A (ko) 전계 발광 표시 장치
US7714503B2 (en) Organic electroluminescence panel and method for fabricating the same
CN107564944B (zh) 有机发光显示面板及显示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14748555

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14764534

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14748555

Country of ref document: EP

Kind code of ref document: A1