WO2014119014A1 - 切り換え回路、半導体装置及び電子機器 - Google Patents
切り換え回路、半導体装置及び電子機器 Download PDFInfo
- Publication number
- WO2014119014A1 WO2014119014A1 PCT/JP2013/058512 JP2013058512W WO2014119014A1 WO 2014119014 A1 WO2014119014 A1 WO 2014119014A1 JP 2013058512 W JP2013058512 W JP 2013058512W WO 2014119014 A1 WO2014119014 A1 WO 2014119014A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- bus
- host
- power
- power supply
- switch
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0298—Arrangement for terminating transmission lines
Definitions
- Embodiments described herein relate generally to a switching circuit, a semiconductor device, and an electronic apparatus.
- Devised to adjust the termination resistance in the circuit has means for detecting the number of loads connected to the bus line and switching the terminal resistance value, detecting the number of connected expansion boards, and providing a variable resistor inside the chip.
- JP 2000-151721 A Japanese Patent Laid-Open No. 11-316632 JP 2003-143002 A
- An object of the embodiment of the present invention is to provide a technique for switching a terminal resistance value more easily in a circuit.
- the switching circuit includes a device, a load switch that supplies power to the device when a control signal is active, a device bus to which the device is connected, and the device bus A device bus termination resistor that terminates the bus, a bus switch that connects the host bus and the device bus when the control signal is active or the load switch is in a power supply state, and the host bus and the device bus And a host bus termination resistor that terminates the host bus when is disconnected.
- FIG. 1 is a block diagram showing a system configuration of a personal computer in the present embodiment.
- FIG. 2 is a block diagram showing details of a part of the embodiment.
- FIG. 3A is a diagram for explaining an IIC interface used in the embodiment.
- FIG. 3B is another diagram for explaining the IIC interface used in the embodiment.
- FIG. 4 is a block diagram showing another example of part of the embodiment.
- FIG. 1 is a block diagram showing an embodiment of an electronic apparatus according to the present invention.
- the electronic apparatus is realized as a notebook portable personal computer 10 that can be driven by a battery, for example.
- FIG. 1 shows the system configuration of the personal computer 10.
- the personal computer 10 includes a CPU 111, a main memory 113, a graphics controller 114, a system controller 115, a hard disk drive (HDD) 116, an optical disk drive (ODD) 117, a BIOS-ROM 118, an embedded controller / keyboard controller (EC / KBC) 119, a power supply A controller (PSC) 120, a power supply circuit 121, an AC adapter 122, and the like are provided.
- the AC adapter 122 is used as an external power supply device.
- the power supply controller (PSC) 120 and the power supply circuit 121 function as a power consumption measurement circuit 123 for measuring the amount of power from the external power supply device (AC adapter).
- the power consumption measuring circuit 123 measures the amount of power not only during the period when the personal computer 10 is powered on, but also during the period when the power is off. In the present embodiment, for example, power supplied from an external power supply device (AC adapter) is handled as power consumption in the personal computer 10.
- the EC / KBC 119 which is the main body of the measuring means for measuring the power amount, reads the power amount (current value, voltage value) measured by the power consumption measuring circuit 123, that is, data indicating the power consumption value, and the CPU 111 through the system controller 115. To (Operating System (OS)).
- OS Operating System
- the CPU 111 is a processor that controls the operation of each component of the personal computer 10.
- the CPU 111 executes various software loaded from the HDD 116 to the main memory 113, such as an operating system (OS) 113a and various utility programs and application programs.
- OS operating system
- utility programs and application programs include a peak shift utility 113b and a power consumption measurement program 113c.
- BIOS Basic Input / Output System
- BIOS-ROM 118 which is a nonvolatile memory.
- BIOS (hereinafter referred to as BIOS) is a system program for hardware control.
- the graphics controller 114 is a display controller that controls the LCD 19 used as a display monitor of the personal computer 10.
- the system controller 115 is connected to the PCI bus 1 and executes communication with each device on the PCI bus 1.
- a communication device 124 is connected to the PCI bus 1.
- the communication device 124 controls communication with an external device (for example, a data server) via a network under the control of the CPU 111.
- the system controller 115 includes a serial ATA controller for controlling the hard disk drive (HDD) 116 and the optical disk drive (ODD) 117.
- the EC / KBC 119, the power supply controller (PSC) 120, and the battery 17 are interconnected via a serial bus 2 such as an I2C bus, and the EC / KBC 119 is connected to the system controller 115 via an LPC bus.
- the EC / KBC 119 is a power management controller for executing power management of the personal computer 10, and is realized as, for example, a one-chip microcomputer incorporating a keyboard controller for controlling the keyboard (KB) 13, the touch pad 15, and the like. Yes.
- the EC / KBC 119 has a function of turning on and off the personal computer 10 in accordance with the operation of the power switch 14 by the user.
- Control of power-on and power-off of the personal computer 10 is executed by the cooperative operation of the EC / KBC 119 and the PSC 120.
- the PSC 120 controls the power supply circuit 121 to turn on each internal power supply of the personal computer 10.
- the PSC 120 controls the power supply circuit 121 to turn off each internal power supply of the personal computer 10.
- EC / KBC119, PSC120, and the power supply circuit 121 operate
- Specific examples of devices connected to the tip of Se * include human I / F devices such as touch panels and touch pads, sensors such as acceleration sensors, magnetic sensors, temperature sensors, illuminance sensors, and cameras. When these devices do not need to move, turn them off. At the same time, this device is disconnected from the serial bus, but the bus termination resistance is adjusted for, for example, a PSC or battery that must remain on the same bus and continue to operate.
- FIG. 2 shows one example according to this embodiment.
- three devices B1, B2, and C are connected to a host bus that controls the I 2 C host.
- the host bus is a bus other than I 2 C, and the following description is the same.
- a “host device” that is a master device is configured to perform data communication with each slave device, device B1, device B2, and device C. That is, the device B1 performs data communication with the “host device”. The device B2 performs data communication with the “host device”. Device C performs data communication with the “host device”.
- the host bus Hb is a “host device” bus line.
- the bus B1 is a bus line for the devices B1 and C.
- the bus B2 that is the next slave bus is a bus line of the device B2.
- VA is a power source (source) of the “host device”.
- V1 is a power source.
- V2 is a power source.
- VB1 is a power source of the device B1.
- VB2 is a power source of the device B2.
- LDSW1 is a load switch inserted between the power source V1 and the power source VB1.
- EN1 is a control signal for the load switch LDSW1. When this control signal is active, the load switch LDSW1 is turned on. When the control signal is inactive, the load switch LDSW1 is turned off.
- LDSW2 is a load switch inserted between the power source V2 and the power source VB2.
- EN2 is a control signal for the load switch LDSW2. When this control signal is active, the load switch LDSW2 is turned ON, and when it is inactive, the load switch LDSW2 is turned OFF.
- BSW1 is a bus switch. This bus switch is turned on when the power supply VB1 is at a predetermined potential, and turned off when the power supply VB1 is at the GND potential.
- BSW2 is also a bus switch. This bus switch is turned on when the power supply VB2 is at a predetermined potential and turned off when the power supply VB2 is at the GND potential.
- RA is a resistor connected between the power source VA and the host bus Hb.
- the resistance RA is determined so that the combined resistance value of the resistance RB1 and the resistance RB2 is appropriate.
- RA1 is a resistor.
- RA2 is also a resistance.
- TA1 is a P-MOS transistor.
- the transistor TA1 When the gate potential ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ power source VA of the transistor TA1, the transistor TA1 is turned OFF.
- the gate potential of the transistor TA1 is less than the power source VA, the transistor TA1 is turned on.
- TA2 is also a P-MOS transistor.
- the transistor TA2 When the gate potential ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ power source VA of the transistor TA2, the transistor TA2 is turned OFF.
- the gate potential of the transistor TA2 is less than the power source VA, the transistor TA2 is turned on.
- RB1 is a terminating resistor connected between the power supply VB1 and the bus B1.
- RB2 is a terminating resistor connected between the power supply VB2 and the bus B2.
- R1 is a resistor for extracting the electric charge of the power source VB1 when the load switch LDSW1 is turned off.
- R2 is a resistor for extracting the electric charge of the power source VB2 when the load switch LDSW2 is turned off.
- the constituent elements excluding the power components and the like are preferably constituted by semiconductor devices (integrated circuits such as IC and LSI) within a range such as Se1 or Se2. Further, the device may be configured to be externally attached to the semiconductor device.
- This state is a standard state in which the “host device” can communicate with all the devices B1, B2, and C.
- the host bus Hb, the bus B1, and the bus B2 are electrically connected by a bus switch BSW1 and a bus switch BSW2, and these are combined resistors that are parallel resistance values of “RA” // “RB1” // “RB2”. Terminated with a value.
- the termination resistance is changed from the combined resistance value “RA” // “RB1” // “RB2” to the combined resistance value “RA” // “RA1” // “RB2”. If the resistance values of the resistor RB1 and the resistor RA1 are made equal, these combined resistance values can also be made equal to each other.
- control signal EN1 may be activated.
- control signal EN2 may be made inactive.
- the termination resistance is changed from the combined resistance value “RA” // “RB1” // “RB2” to the combined resistance value “RA” // “RB1” // “RA2”. If the resistance values of the resistor RB2 and the resistor RA2 are made equal, these combined resistance values can also be made equal to each other.
- IIC interface bus (IIC-BUS) is composed of two communication lines of a pulled-up clock output from the master device and data for bidirectional communication between the master device and the slave device.
- FIG. 3A shows a configuration example of the slave address.
- the slave address is 8 bits long, and the upper 4 bits are fixed according to the device type.
- the lower 1 bit (b0) indicates writing when 0, and reading when 1. Therefore, the bits that can actually be used in the slave address are bits 1 to 3, that is, b1, b2, and b3.
- FIG. 3B is a schematic diagram of the timing of the two lines. As shown in the upper part of FIG. 3B, when the level value of the signal of the data line becomes LOW, it becomes Start, and data is transmitted sequentially in the order from the upper bit to the lower bit. Then, when the level value of the signal of the data line becomes HIGH, the Stop state is set. The timing of the corresponding clock line is as shown in the lower part of FIG. 3B.
- FIG. 3B shows an example of 1-byte transfer, but if data and ACK are repeated a plurality of times until the Stop state, the first byte can be a slave address but the remaining bytes can be used as communication contents.
- FIG. 4 is a block diagram showing another example of the embodiment.
- FIG. 4 is an example in which the control signals of the bus switch BSW1, the bus switch BSW2, the transistor TA1, and the transistor TA2 are replaced with the control signal EN1 and the control signal EN2 that are the control signals of the power switch, as compared with FIG. In this example, the same effect as in FIG. 2 can be obtained.
- Se3 is equivalent to Se1 in FIG. 2
- Se4 is equivalent to Se2 in FIG. 2 except for replacement with the control signal EN1 and the control signal EN2.
- a plurality of devices respectively connected to one bus line of a host bus system by a plurality of device buses dynamically turn on / off each power source for the purpose of power saving and the like.
- a means for improving a variation in termination resistance caused by dynamic electrical connection / disconnection of a device to the bus line is provided.
- connection / disconnection of the resistor to / from the bus line is performed in accordance with a voltage change of the device power supply or a signal for controlling it.
- the resistance value of the resistor connected to the bus line is made equal to the resistance value of the terminal resistor to be disconnected.
- connection location of the resistor connected to the bus line is connected to a bus line that is not disconnected by the device. Usually, it connects to the place where the host controller is directly connected.
- various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the above-described embodiments. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, constituent elements according to different embodiments may be appropriately combined.
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Power Sources (AREA)
Abstract
実施形態によれば、切り替え回路は、デバイスと、制御信号がアクティブである時にこのデバイスに給電するロードスイッチと、前記デバイスが接続しているデバイスバスと、このデバイスバスを終端するデバイスバス終端抵抗と、前記制御信号がアクティブである時に又は前記ロードスイッチが給電状態である時に、ホストバスと前記デバイスバスとを接続するバススイッチと、前記ホストバスと前記デバイスバスとが非接続である時にこのホストバスを終端するホストバス終端抵抗とを備える。
Description
本発明の実施形態は、切り換え回路、半導体装置及び電子機器に関する。
回路において終端抵抗を調整するための工夫が成されてきている。バスラインに接続する負荷の数を検出し終端抵抗値を切り換える手段を持つ、接続している増設ボードの枚数を検知する、チップ内部に可変抵抗器を設ける、といったようなものである。
しかしながらより簡易に終端抵抗値を切り換える技術への要望があるが、かかる要望を実現するための手段は知られていない。
本発明の実施の形態は、回路においてより簡易に終端抵抗値を切り換える技術を提供することを目的とする。
上記課題を解決するために、実施形態によれば切り替え回路は、デバイスと、制御信号がアクティブである時にこのデバイスに給電するロードスイッチと、前記デバイスが接続しているデバイスバスと、このデバイスバスを終端するデバイスバス終端抵抗と、前記制御信号がアクティブである時に又は前記ロードスイッチが給電状態である時に、ホストバスと前記デバイスバスとを接続するバススイッチと、前記ホストバスと前記デバイスバスとが非接続である時にこのホストバスを終端するホストバス終端抵抗とを備える。
以下、実施形態を図１乃至図４を参照して説明する。まず図１は、この発明の電子機器の一実施形態を示すブロック構成図を示している。
図１を参照して、情報処理装置の実施形態にかかる電子機器の構成について説明する。この電子機器は、例えば、バッテリによって駆動可能なノートブック型の携帯型パーソナルコンピュータ１０として実現されている。
即ち図１は、パーソナルコンピュータ１０のシステム構成を示している。パーソナルコンピュータ１０は、ＣＰＵ１１１、主メモリ１１３、グラフィクスコントローラ１１４、システムコントローラ１１５、ハードディスクドライブ（ＨＤＤ）１１６、光ディスクドライブ（ＯＤＤ）１１７、ＢＩＯＳ－ＲＯＭ１１８、エンベデッドコントローラ／キーボードコントローラ（ＥＣ／ＫＢＣ）１１９、電源コントローラ（ＰＳＣ）１２０、電源回路１２１、ＡＣアダプター１２２等を備えている。ＡＣアダプター１２２は外部電源装置として使用される。本実施形態において、電源コントローラ（ＰＳＣ）１２０と電源回路１２１とは、外部電源装置（ＡＣアダプター）からの電力量を測定するための消費電力測定回路１２３として機能する。消費電力測定回路１２３は、パーソナルコンピュータ１０が電源オンされている期間だけでなく、電源オフされている期間においても電力量を測定する。本実施形態では、例えば外部電源装置（ＡＣアダプター）から供給される電力をパーソナルコンピュータ１０における消費電力として扱う。電力量を計測する計測手段の主体であるＥＣ／ＫＢＣ１１９は、消費電力測定回路１２３によって測定された電力量（電流値、電圧値）、すなわち消費電力値を示すデータを読み取り、システムコントローラ１１５を通じてＣＰＵ１１１（オペレーティングシステム（ＯＳ））に出力する。
ＣＰＵ１１１は、パーソナルコンピュータ１０の各コンポーネントの動作を制御するプロセッサである。このＣＰＵ１１１は、ＨＤＤ１１６から主メモリ１１３にロードされる各種ソフトウェア、例えば、オペレーティングシステム（ＯＳ）１１３ａおよび各種ユーティリティプログラムやアプリケーションプログラムを実行する。これら各種ユーティリティプログラムやアプリケーションプログラムには、ピークシフトユーティリティ１１３ｂ、消費電力量測定プログラム１１３ｃなどがある。
また、ＣＰＵ１１１は、不揮発性メモリであるＢＩＯＳ－ＲＯＭ１１８に格納されたＢＩＯＳ（基本入出力システム：Basic Input Output System）も実行する。ＢＩＯＳ（以下BIOS）はハードウェア制御のためのシステムプログラムである。
グラフィクスコントローラ１１４は、パーソナルコンピュータ１０のディスプレイモニタとして使用されるＬＣＤ１９を制御する表示コントローラである。
システムコントローラ１１５は、ＰＣＩバス１に接続されており、ＰＣＩバス１上の各デバイスとの通信を実行する。ＰＣＩバス１には、例えば通信デバイス１２４が接続される。通信デバイス１２４は、ＣＰＵ１１１の制御のもとで、ネットワークを介した外部装置（例えば、データサーバ）との通信を制御する。また、システムコントローラ１１５は、ハードディスクドライブ（ＨＤＤ）１１６および光ディスクドライブ（ＯＤＤ）１１７を制御するためのSerial ATAコントローラを内蔵している。
ＥＣ／ＫＢＣ１１９、電源コントローラ（ＰＳＣ）１２０、およびバッテリ１７は、Ｉ２Ｃバスのようなシリアルバス２を介して相互接続され、またＥＣ／ＫＢＣ１１９は、システムコントローラ１１５とＬＰＣバスを介して接続されている。ＥＣ／ＫＢＣ１１９は、パーソナルコンピュータ１０の電力管理を実行するための電源管理コントローラであり、例えば、キーボード（ＫＢ）１３およびタッチパッド１５などを制御するキーボードコントローラを内蔵した１チップマイクロコンピュータとして実現されている。ＥＣ／ＫＢＣ１１９は、ユーザーによる電源スイッチ１４の操作に応じてパーソナルコンピュータ１０を電源オンおよび電源オフする機能を有している。パーソナルコンピュータ１０の電源オンおよび電源オフの制御は、ＥＣ／ＫＢＣ１１９とＰＳＣ１２０との協働動作によって実行される。ＥＣ／ＫＢＣ１１９から送信されるオン信号を受けると、ＰＳＣ１２０は電源回路１２１を制御してパーソナルコンピュータ１０の各内部電源をオンする。また、ＥＣ／ＫＢＣ１１９から送信されるオフ信号を受けると、ＰＳＣ１２０は電源回路１２１を制御してパーソナルコンピュータ１０の各内部電源をオフする。ＥＣ／ＫＢＣ１１９、ＰＳＣ１２０、および電源回路１２１は、パーソナルコンピュータ１０が電源オフされている期間中も、バッテリ１７、またはＡＣアダプター１２２からの電力によって動作する。
さらに給電回路のＳｅ＊は図２と図４で触れる内部デバイスに給電とその停止を行う切り替え回路の一部である半導体装置である（＊＝１～４）。Ｓｅ＊の先に接続するデバイスの具体例としては、タッチパネル、タッチパッド等のヒューマンＩ／Ｆデバイス、加速度センサ、磁気センサ、温度センサ、照度センサ、カメラ等のセンサ類がある。これらのデバイスが動く必要のない時は、そのデバイスのパワーをOFFする。同時にこのデバイスをシリアルバスからも切り離すが、同じバス上にあり残って動き続けなければならない例えばＰＳＣやバッテリのために、バスの終端抵抗値を調整する。
図２は、本実施形態による実施例の一つである。I2Cホストの制御をするホストバスに、デバイスＢ１、デバイスＢ２、デバイスＣの３ヶのデバイスを接続した例である。ホストバスはI2C以外のバスでも以下の説明は同様である。
この図２を用いて機能・ＨＷ接続等の構成を説明する。まず、マスタデバイスである“ホストデバイス”は各スレーブデバイス、デバイスＢ１、デバイスＢ２、デバイスＣとデータ通信を行うように構成されている。即ち従って、デバイスＢ１は、“ホストデバイス”とデータ通信を行う。またデバイスＢ２は、“ホストデバイス”とデータ通信を行う。デバイスＣは、“ホストデバイス”とデータ通信を行う。
次にホストバスＨｂは、“ホストデバイス”のバスラインである。各スレーブバス（デバイスバス）のうちまずバスＢ１は、デバイスＢ１、デバイスＣのバスラインである。また次のスレーブバスであるバスＢ２は、デバイスＢ２のバスラインである。
またＶＡは、“ホストデバイス”の電源（ソース）である。Ｖ１は、電源ソースである。Ｖ２は、電源ソースである。ＶＢ１は、デバイスＢ１の電源である。ＶＢ２は、デバイスＢ２の電源である。
ＬＤＳＷ１は、電源ソースＶ１と電源ＶＢ１間に挿入したロードスイッチである。ＥＮ１は、ロードスイッチＬＤＳＷ１の制御信号である。この制御信号がアクティブである時ロードスイッチＬＤＳＷ１をＯＮし、インアクティブである時、ロードスイッチＬＤＳＷ１をＯＦＦする。
ＬＤＳＷ２は、電源ソースＶ２と電源ＶＢ２間に挿入したロードスイッチである。ＥＮ２は、ロードスイッチＬＤＳＷ２の制御信号である。この制御信号がアクティブである時ロードスイッチＬＤＳＷ２をＯＮし、インアクティブである時、ロードスイッチＬＤＳＷ２をＯＦＦする。
ＢＳＷ１は、バススイッチである。このバススイッチは、電源ＶＢ１が所定の電位にあるときＯＮし、電源ＶＢ１がGND電位にあるときＯＦＦする。
ＢＳＷ２も、バススイッチである。このバススイッチは、電源ＶＢ２が所定の電位にあるときＯＮし、電源ＶＢ２がGND電位にあるときＯＦＦする。
ＲＡは電源ソースＶＡとホストバスＨｂ間に接続された抵抗である。この抵抗ＲＡは、抵抗ＲＢ１と抵抗ＲＢ２との合成抵抗値が適正となるように決定する。ＲＡ１は抵抗である。ＲＡ２も抵抗である。
さてＴＡ１は、Ｐ－ＭＯＳトランジスタである。トランジスタＴＡ１のゲート電位 ≧電源ソースＶＡの時、トランジスタＴＡ１は ＯＦＦする。またトランジスタＴＡ１のゲート電位 ＜電源ソースＶＡの時、トランジスタＴＡ１は ＯＮする。
ＴＡ２も、Ｐ－ＭＯＳトランジスタである。トランジスタＴＡ２のゲート電位 ≧電源ソースＶＡの時、トランジスタＴＡ２は ＯＦＦする。またトランジスタＴＡ２のゲート電位 ＜電源ソースＶＡの時、トランジスタＴＡ２は ＯＮする。
ＲＢ１は電源ＶＢ１とバスＢ１間に接続された終端用抵抗である。ＲＢ２は電源ＶＢ２とバスＢ２間に接続された終端用抵抗である。
Ｒ１はロードスイッチＬＤＳＷ１がＯＦＦされた時に電源ＶＢ１の電荷を引き抜くための抵抗である。またＲ２はロードスイッチＬＤＳＷ２がＯＦＦされた時に電源ＶＢ２の電荷を引き抜くための抵抗である。
なおパワー部品などを除く構成要素は、例えばＳｅ１あるいはＳｅ２といった範囲で半導体装置（ＩＣ，ＬＳＩといった集積回路等）で構成するのも好適である。更にデバイスは半導体装置に各種外付けできるような形態としてもよい。
以上のような機能・ＨＷ接続等の構成における動作を説明すると、以下のようになる。（１）電源ソースＶＡ、Ｖ１ 、Ｖ２が投入され、制御信号ＥＮ１、ＥＮ２がアクティブであると、ロードスイッチＬＤＳＷ１＝ＯＮ、ロードスイッチＬＤＳＷ２＝ＯＮ、バススイッチＢＳＷ１＝ＯＮ、バススイッチＢＳＷ２ ＝ＯＮで、トランジスタＴＡ１＝ＯＦＦ、トランジスタＴＡ２＝ＯＦＦとなる。
この状態は、“ホストデバイス”がデバイスＢ１、デバイスＢ２、デバイスＣのすべてのデバイスと通信することができる標準状態である。
ホストバスＨｂ、バスＢ１、バスＢ２は、バススイッチＢＳＷ１、バススイッチＢＳＷ２により電気的に接続されており、これらは“ＲＡ”//“ＲＢ１”//“ＲＢ２”の並列抵抗値である合成抵抗値で終端されている。
（２）省電力等の理由で、システム通電中に稼働していないデバイスの電源をＯＦＦする要求がある。
デバイスＢ１、デバイスＣの電源をＯＦＦする場合は、制御信号ＥＮ１をインアクティブとしてロードスイッチＬＤＳＷ１＝ＯＦＦとし、これによって電源ＶＢ１をＯＦＦする。
同時に、デバイスＢ１、デバイスＣや抵抗ＲＢ1への電流もれを防ぐため、“ホストデバイス”とバスＢ１を電気的に切り離す必要がある。本例では、これをバススイッチＢＳＷ１で行い、電源ＶＢ１＝ ＯＦＦ（ＧＮＤ電位）となることにより、バスＢ１がホストバスＨｂから切り離される。
（３）上記、（２）によりホストバスＨｂとバスＢ１が電気的に切り離されると、抵抗ＲＢ１もホストバスＨｂから切り離される。一方、電源ＶＢ１＝ ＯＦＦ（ＧＮＤ電位）によりトランジスタＴＡ１＝ＯＮとなり、抵抗ＲＡ１はホストバスＨｂに接続する。
結果として、終端抵抗は合成抵抗値“ＲＡ”//“ＲＢ１”//“ＲＢ２”から合成抵抗値“ＲＡ”//“ＲＡ１” //“ＲＢ２”となる。抵抗ＲＢ１と抵抗ＲＡ１の抵抗値を等しくとっておけば、これら合成抵抗値も互いに等しくすることができる。
（４）再度、デバイスを稼働する必要が生じた場合は、制御信号ＥＮ１をアクティブとすればよい。
（５）“デバイスＢ２”の電源をＯＦＦする場合は、制御信号ＥＮ２をインアクティブとすればよい。
終端抵抗は合成抵抗値“ＲＡ”//“ＲＢ１”//“ＲＢ２”から合成抵抗値“ＲＡ”//“ＲＢ１”//“ＲＡ２”となる。抵抗ＲＢ２と抵抗ＲＡ２の抵抗値を等しくとっておけば、これら合成抵抗値も互いに等しくすることができる。
図３Ａおよび図３Ｂは、前述のＩＩＣインタフェースを説明するための図である。ＩＩＣインタフェースのバス（ＩＩＣ-ＢＵＳ）は、マスタデバイスから出力されるプルアップされたクロックと、マスタデバイスとスレーブデバイスとの双方向通信を行うデータとの２本の通信線から成り立っている。
図３Ａは、スレーブアドレスの構成例を示したものである。スレーブアドレスは8ビット長で、上位4 ビットはデバイスの種類に応じて固定的に決まっている。また下位1ビットｂ０）は0のとき書き込みで、1 のとき読み込みを表す。したがってスレーブアドレスで実際上使えるのはビット1 から3まで、つまりｂ１、ｂ２、ｂ３になる。
図３Ｂは２線のタイミングの概略図であり、図３Ｂの上側部に示すようにデータ線の信号のレベル値がＬＯＷになることによってＳｔａｒｔとなり、上位ビットから下位ビットの順番で順次データが送られていき、データ線の信号のレベル値がＨＩＧＨになることによってＳｔｏｐ状態となる。対応するクロック線のタイミングは図３Ｂの下側部に示す通りである。図３Ｂは１バイト転送の例であるが、データとＡＣＫを、Ｓｔｏｐ状態までに複数繰り返せば、最初のバイトはスレーブアドレスだが残りのバイトは通信内容とすることができる。
図４は、実施形態の他の例を示すブロック構成図である。
図４は図２と比べて、バススイッチＢＳＷ１、バススイッチＢＳＷ２、トランジスタＴＡ１、トランジスタＴＡ２の制御信号を、電源スイッチの制御信号である制御信号ＥＮ１、制御信号ＥＮ２に置き換えた例である。この例でも図２の場合と同様の効果を得ることができる。Ｓｅ３は、図２のＳｅ１と同等であり、Ｓｅ４は、制御信号ＥＮ１、制御信号ＥＮ２への置き換え以外の部分は図２のＳｅ２と同等である。
以上、省電力動作のためのバスライン終端方法として、省電力等の理由で、システム通電中に稼働していないデバイスの電源をＯＮ／ＯＦＦすると終端抵抗値が変動してしまう問題を解決した。
この実施形態によれば、デバイス電源の電圧変化を利用して終端抵抗値の補正を行う方法を用いることにより、従来必要であった負荷デバイスを検出する手段や抵抗値調整のためのデコード回路などの制御回路が不要になった。
即ち先行技術と比べたこの実施形態の効果として、デバイス電源の電圧変化を使用して終端抵抗値を補正する方法により、負荷の数を検出する手段やデコード回路を不要にした。また、デバイス電源の電圧変化を使用して終端抵抗値を切り換えるため、ボード枚数を検知する必要も負荷側で終端抵抗を調節する仕組みも必要ない。デバイスの動的な電気的接続／非接続によって生じる終端抵抗値の変動を改善するものである。
（実施形態の要旨とポイントのまとめ）
本実施形態は、ホストバス系統のひとつのバスラインに複数のデバイスバスでそれぞれ接続した複数のデバイスが、省電力などの目的で、各々の電源を動的にON/OFFし、かつ同時に各デバイスとバスラインとの間を電気的に接続/非接続するシステムにおいて、バスラインへのデバイスの動的な電気的接続／非接続によって生じる終端抵抗値の変動を改善する手段を提供する。
本実施形態は、ホストバス系統のひとつのバスラインに複数のデバイスバスでそれぞれ接続した複数のデバイスが、省電力などの目的で、各々の電源を動的にON/OFFし、かつ同時に各デバイスとバスラインとの間を電気的に接続/非接続するシステムにおいて、バスラインへのデバイスの動的な電気的接続／非接続によって生じる終端抵抗値の変動を改善する手段を提供する。
（１）．デバイスの電源がOFFしデバイスが電気的非接続状態になることによりバスラインに終端抵抗の一部も非接続となる場合、バスラインに新たな抵抗を接続することで、全体の合成抵抗値が変化しないようにする。
（２）．デバイスの電源がONしデバイスが電気的接続状態になることにより終端抵抗の一部もバスラインに再接続する場合、上記１．にてバスラインに接続した抵抗を切断することで、全体の合成抵抗値が変化しないようにする。
（３）．上記 １．及び２．のバスラインへの抵抗の接続／切断は、デバイス電源の電圧変化、もしくは、それを制御する信号に応じて行う。
（４）．上記１．にて、バスラインに接続する抵抗の抵抗値は、非接続となる終端抵抗の抵抗値と等しくする。
（５）．上記１．にて、バスラインに接続する抵抗の接続場所は、デバイスにより非接続状態とならないバスラインに接続する。通常は、ホストコントローラが直接接続されている場所に接続する。
（６）．デバイスとバスラインとの電気的接続を切断するスイッチ、または同等の機能を提供する装置部品などの手段を持つ。
（７）．デバイスの電源をOFFすると同時にデバイスとバスラインとの電気的接続を切断する。
なお、この発明は上記実施形態に限定されるものではなく、この外その要旨を逸脱しない範囲で種々変形して実施することができる。
また、上記した実施の形態に開示されている複数の構成要素を適宜に組み合わせることにより、種々の発明を形成することができる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除しても良いものである。さらに、異なる実施の形態に係わる構成要素を適宜組み合わせても良いものである。
Claims (7)
- デバイスと、
制御信号がアクティブである時にこのデバイスに給電するロードスイッチと、
前記デバイスが接続しているデバイスバスと、
このデバイスバスを終端するデバイスバス終端抵抗とを
備えた半導体装置。 - 前記制御信号がアクティブである時に又は前記ロードスイッチが給電状態である時に、ホストバスと前記デバイスバスとを接続するバススイッチを更に備えた請求項１に記載の半導体装置。
- 請求項１に記載の半導体装置と、
前記制御信号がアクティブである時に又は前記ロードスイッチが給電状態である時に、ホストバスと前記デバイスバスとを接続するバススイッチと、
前記ホストバスと前記デバイスバスとが非接続である時にこのホストバスを終端するホストバス終端抵抗とを
備えた切り替え回路。 - 請求項２に記載の半導体装置と、
前記ホストバスと前記デバイスバスとが非接続である時にこのホストバスを終端するホストバス終端抵抗とを
備えた切り替え回路。 - デバイスと、
制御信号がアクティブである時にこのデバイスに給電するロードスイッチと、
前記デバイスが接続しているデバイスバスと、
このデバイスバスを終端するデバイスバス終端抵抗と、
前記制御信号がアクティブである時に又は前記ロードスイッチが給電状態である時に、ホストバスと前記デバイスバスとを接続するバススイッチと、
前記ホストバスと前記デバイスバスとが非接続である時にこのホストバスを終端するホストバス終端抵抗とを
備えた切り替え回路。 - 前記ホストバス終端抵抗は、前記デバイスバス終端抵抗と同等の抵抗値を持ってこのデバイスバス終端抵抗を代替する請求項３、４または５に記載の切り替え回路。
- 請求項３、４、５または６のいずれかに記載の切り替え回路を備えた電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/010,820 US20140215118A1 (en) | 2013-01-31 | 2013-08-27 | Switching circuit, semiconductor device, and electronic apparatus |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013017898A JP2014150393A (ja) | 2013-01-31 | 2013-01-31 | 切り換え回路、半導体装置及び電子機器 |
| JP2013-017898 | 2013-01-31 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| US14/010,820 Continuation US20140215118A1 (en) | 2013-01-31 | 2013-08-27 | Switching circuit, semiconductor device, and electronic apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2014119014A1 true WO2014119014A1 (ja) | 2014-08-07 |
Family
ID=51261754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2013/058512 WO2014119014A1 (ja) | 2013-01-31 | 2013-03-25 | 切り換え回路、半導体装置及び電子機器 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2014150393A (ja) |
| WO (1) | WO2014119014A1 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02159849A (ja) * | 1988-12-13 | 1990-06-20 | Toshiba Corp | 終端抵抗接続装置 |
| JPH07271718A (ja) * | 1994-03-24 | 1995-10-20 | Stc Internatl Computers Ltd | コンピュータ・システム |
| JPH08190448A (ja) * | 1995-01-12 | 1996-07-23 | Hitachi Ltd | データ処理システム |
| JPH11272373A (ja) * | 1998-03-20 | 1999-10-08 | Hitachi Ltd | 情報処理装置及びコネクタ |
-
2013
- 2013-01-31 JP JP2013017898A patent/JP2014150393A/ja active Pending
- 2013-03-25 WO PCT/JP2013/058512 patent/WO2014119014A1/ja active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02159849A (ja) * | 1988-12-13 | 1990-06-20 | Toshiba Corp | 終端抵抗接続装置 |
| JPH07271718A (ja) * | 1994-03-24 | 1995-10-20 | Stc Internatl Computers Ltd | コンピュータ・システム |
| JPH08190448A (ja) * | 1995-01-12 | 1996-07-23 | Hitachi Ltd | データ処理システム |
| JPH11272373A (ja) * | 1998-03-20 | 1999-10-08 | Hitachi Ltd | 情報処理装置及びコネクタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014150393A (ja) | 2014-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107409056B (zh) | 用于促进数据通信的装置、系统、方法和设备 | |
| US9684361B2 (en) | Devices routing wakeup signals using physical layer directly to power management circuit without waking up link layer | |
| KR102618563B1 (ko) | 집적 회로 장치와 이를 포함하는 전자 장치 | |
| KR102024915B1 (ko) | 높은 아이들 노이즈 및 dc-레벨 거절을 가지는 저전력 타입-c 수신기 | |
| US20170262395A1 (en) | Method, apparatus, system for including interrupt functionality in sensor interconnects | |
| US20200210304A1 (en) | Server power consumption management method and device | |
| US20150143138A1 (en) | System for detecting universal serial bus (usb) device and method thereof | |
| TWI571734B (zh) | 電源管理電路與方法以及電腦系統 | |
| US9710422B2 (en) | Low cost low overhead serial interface for power management and other ICs | |
| US8671236B2 (en) | Computer bus with enhanced functionality | |
| WO2010107818A1 (en) | Power management system and method | |
| TWI470412B (zh) | 橋接裝置以及橋接裝置的省電操作方法 | |
| US9549373B2 (en) | Method for waking a data transceiver through data reception | |
| US20140115355A1 (en) | Computing device and power supply method of connection module | |
| JP5179454B2 (ja) | コンピュータおよび電源装置 | |
| WO2014119014A1 (ja) | 切り換え回路、半導体装置及び電子機器 | |
| TW201405298A (zh) | 記憶體裝置及其控制方法 | |
| TW201327125A (zh) | 記憶體供電系統 | |
| US20140215118A1 (en) | Switching circuit, semiconductor device, and electronic apparatus | |
| WO2013134382A2 (en) | Charging a battery based on stored battery characteristics | |
| TW201317996A (zh) | 記憶體供電電路 | |
| TW201624298A (zh) | 儲存裝置及計算機系統 | |
| CN104076891A (zh) | 多功能引脚电路装置 | |
| US11481021B2 (en) | Information processing apparatus and control method | |
| CN116467254A (zh) | 一种基于腾珑e2000s的全国产bmc |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 13873318 Country of ref document: EP Kind code of ref document: A1 |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 13873318 Country of ref document: EP Kind code of ref document: A1 |