WO2014081190A1 - 반도체 발광소자 및 이를 봉지하는 방법 - Google Patents

반도체 발광소자 및 이를 봉지하는 방법 Download PDF

Info

Publication number
WO2014081190A1
WO2014081190A1 PCT/KR2013/010565 KR2013010565W WO2014081190A1 WO 2014081190 A1 WO2014081190 A1 WO 2014081190A1 KR 2013010565 W KR2013010565 W KR 2013010565W WO 2014081190 A1 WO2014081190 A1 WO 2014081190A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
semiconductor light
emitting device
oxide film
encapsulant
Prior art date
Application number
PCT/KR2013/010565
Other languages
English (en)
French (fr)
Inventor
박은현
Original Assignee
주식회사 세미콘라이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 세미콘라이트 filed Critical 주식회사 세미콘라이트
Publication of WO2014081190A1 publication Critical patent/WO2014081190A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements

Definitions

  • the present disclosure relates to a semiconductor light emitting device and a method of encapsulating the semiconductor light emitting device as a whole, and more particularly, to a semiconductor light emitting device integrating encapsulation of a flip chip and external electrode formation, and a method of encapsulating the same.
  • the semiconductor light emitting device refers to a semiconductor optical device that generates light through recombination of electrons and holes, for example, a group III nitride semiconductor light emitting device.
  • GaAs type semiconductor light emitting elements used for red light emission, etc. are mentioned.
  • FIG. 1 is a view illustrating a conventional semiconductor light emitting device (Lateral Chip), the semiconductor light emitting device is a substrate 100, a buffer layer 200 on the substrate 100, a first semiconductor layer having a first conductivity ( 300), an active layer 400 that generates light through recombination of electrons and holes, and a second semiconductor layer 500 having a second conductivity different from the first conductivity are sequentially deposited, and translucent thereon for current diffusion thereon.
  • the conductive film 600 and the electrode 700 serving as the bonding pad are formed, and the electrode 800 serving as the bonding pad is formed on the etched and exposed first semiconductor layer 300.
  • the buffer layer 200 may be omitted.
  • FIG. 2 is a view illustrating another example of a conventional semiconductor light emitting device (Flip Chip), in which a semiconductor light emitting device includes a substrate 100, a first semiconductor layer 300 having a first conductivity, and an electron on the substrate 100; An active layer 400 that generates light through recombination of holes, and a second semiconductor layer 500 having a second conductivity different from the first conductivity are sequentially deposited, and reflect light onto the substrate 100 thereon. An electrode film 901, an electrode film 902, and an electrode film 903 having three layers are formed, and an electrode 800 serving as a bonding pad is formed on the first semiconductor layer 300 that is etched and exposed. have.
  • a semiconductor light emitting device includes a substrate 100, a first semiconductor layer 300 having a first conductivity, and an electron on the substrate 100;
  • An active layer 400 that generates light through recombination of holes, and a second semiconductor layer 500 having a second conductivity different from the first conductivity are sequentially deposited, and reflect light onto the substrate 100 thereon.
  • the semiconductor light emitting device is a first semiconductor layer 300 having a first conductivity, the active layer for generating light through the recombination of electrons and holes 400, a second semiconductor layer 500 having a second conductivity different from the first conductivity is sequentially deposited, and a metal for reflecting light to the first semiconductor layer 300 on the second semiconductor layer 500.
  • the reflective film 910 is formed, and the electrode 940 is formed on the support substrate 930 side.
  • the metal reflective film 910 and the support substrate 930 are bonded by the wafer bonding layer 920.
  • An electrode 800 that functions as a bonding pad is formed in the first semiconductor layer 300.
  • FIG. 4 is a view showing an example of the semiconductor light emitting device shown in US Patent No. 6,650,044, the semiconductor light emitting device in the form of a flip chip, having a first conductivity on the substrate 100, the substrate 100
  • the first semiconductor layer 300, an active layer 400 that generates light through recombination of electrons and holes, and a second semiconductor layer 500 having a second conductivity different from the first conductivity are sequentially deposited thereon.
  • a reflective film 950 for reflecting light toward the substrate 100 is formed, and an electrode 800 serving as a bonding pad is formed on the first semiconductor layer 300 that is etched and exposed, and the substrate 100 and An encapsulant 1000 is formed to surround the semiconductor layers 300, 400, and 500.
  • the reflective film 950 may be formed of a metal layer as shown in FIG.
  • the semiconductor light emitting device is mounted on a printed circuit board (PCB) 1200 having electrical wires 820 and 960 through conductive adhesives 830 and 970.
  • the encapsulant 1000 mainly contains phosphors. Since the semiconductor light emitting device includes the encapsulant 1000, the semiconductor light emitting device portion except for the encapsulant 1000 may be referred to as a semiconductor light emitting device chip for the purpose of classification. In this manner, the encapsulant 1000 may be applied to the semiconductor light emitting device chip as shown in FIG. 4.
  • FIG. 5 is a diagram illustrating another example of a conventional semiconductor light emitting device, wherein the semiconductor light emitting device includes a substrate 100, a buffer layer 200 grown on the substrate 100, and an n-type semiconductor layer grown on the buffer layer 200. 300), an active layer 400 grown on the n-type semiconductor layer 300, a p-type semiconductor layer 500 grown on the active layer 400, and a p-type semiconductor layer 500 formed on the light-transmitting function that serves as a current diffusion function.
  • the conductive film 600 includes a p-side bonding pad 700 formed on the transparent conductive film 600 and an n-side bonding pad 800 formed on the etched and exposed n-type semiconductor layer 300.
  • the distributed Bragg reflector 900 DBR: Distributed Bragg Reflector
  • the metal reflecting film 904 are provided on the transparent conductive film 600.
  • DBR Distributed Bragg Reflector
  • FIG. 6 and 7 illustrate an example of a method of manufacturing the semiconductor light emitting device shown in US Patent No. 6,650,044.
  • the semiconductor light emitting device chip 20 is mounted on a mounting surface 10 formed of a film or plate. Is laid.
  • the stencil mask 80 having the partition 82 and the opening 81 is placed on the mounting surface 10 so that the semiconductor light emitting device chip 20 is exposed.
  • the encapsulant 40 is introduced into the opening 81, and then the encapsulant 40 is cured for a predetermined time, and then the stencil mask 80 is separated from the mounting surface 10.
  • the stencil mask 80 is mainly made of a metal material.
  • FIG. 8 is a diagram illustrating another example of a conventional semiconductor light emitting device, and illustrates a package in which the semiconductor light emitting device 1 illustrated in FIG. 1 is mounted.
  • the package has a lead frame 4, 5, a mold 6 which fixes the lead frames 4, 5 and forms a recess 7.
  • the semiconductor light emitting element 1 semiconductor light emitting element chip
  • the encapsulant 1000 fills the recess 7 so as to cover the semiconductor light emitting element chip 1.
  • the encapsulant 1000 comprises a phosphor.
  • the substrate 100 is placed below, and since the thickness of the substrate 100 reaches 80 to 150 um, the active layer 400 for generating light is placed at a higher position, and thus, in the recess 7.
  • the light can be emitted evenly throughout, and when the phosphor 1000 is provided in the encapsulant 1000, the phosphor can be excited well.
  • the substrate 100 faces upward, so that the active layer 400 that generates light is located within a range not exceeding 20 ⁇ m from the bottom of the package, and concave. It is not easy to uniformly emit light in the whole part 7, and when the phosphor 1000 is provided in the encapsulant 1000, it is difficult to excite the phosphor well. Therefore, when a flip chip as shown in FIG. 2 is used, the encapsulant 1000 may uniformly cover the semiconductor light emitting device chip as shown in FIG. 4, rather than forming an encapsulant using a dispenser as shown in FIG. 8. The plan should be considered.
  • an oxide film, a first conductive portion electrically separated by an oxide film, and a second conductive portion are provided, and are opposed to the first surface and the first surface.
  • a metal substrate having a second surface, the oxide film extending from the first surface to the second surface;
  • a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, an active layer interposed between the first semiconductor layer and the second semiconductor layer and generating light by recombination of electrons and holes
  • an oxide film, a first conductive portion electrically separated by an oxide film, and a second conductive portion are provided.
  • a metal substrate having a first surface and a second surface opposite to the first surface, wherein the oxide film is connected from the first surface to the second surface;
  • a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, an active layer interposed between the first semiconductor layer and the second semiconductor layer and generating light by recombination of electrons and holes
  • a semiconductor light emitting device chip having a first electrode electrically connected to the first semiconductor layer, and a second electrode electrically connected to the second semiconductor layer.
  • FIG. 1 is a view showing an example of a conventional semiconductor light emitting device (Lateral Chip),
  • FIG. 2 is a view showing another example (flip chip) of a conventional semiconductor light emitting device
  • FIG. 3 is a view showing another example of a conventional semiconductor light emitting device (Vertical Chip)
  • FIG. 4 is a view showing an example of a semiconductor light emitting device shown in US Patent No. 6,650,044;
  • FIG. 5 is a view showing still another example of a conventional semiconductor light emitting device
  • 6 and 7 are views showing an example of a method of manufacturing a semiconductor light emitting device shown in US Patent No. 6,650,044;
  • FIG. 8 is a view showing another example of a conventional semiconductor light emitting device
  • FIGS. 9 and 10 are views illustrating an example of a semiconductor light emitting device according to the present disclosure.
  • 11 to 15 illustrate an example of a method of encapsulating a semiconductor light emitting device according to the present disclosure.
  • the semiconductor light emitting device includes a metal substrate 10, a semiconductor light emitting device chip 20, and an encapsulant 40.
  • the metal substrate 10 includes an oxide film 11, a first conductive portion 12 electrically separated by the oxide film 11, and a second conductive portion 13, and includes a first surface 14 and a first surface. It has the 2nd surface 15 which opposes the surface 14, and the oxide film 11 is connected from the 1st surface 14 to the 2nd surface 15.
  • a flip chip of the type illustrated in FIGS. 2, 4, and 5 is used as shown in FIG.
  • the semiconductor light emitting device chip 20 has a first conductivity (eg, n-type).
  • 800, and second electrodes 901, 902, 903, 950, and 700 electrically connected to the second semiconductor layer 500 and bonded to the second conductive portion 13 on the first surface 14.
  • any type of semiconductor light emitting device chip may be used as long as it is a junction-down type chip in which two electrodes are joined to the first conductive portion 12 and the second conductive portion 13, respectively.
  • the encapsulant 40 mainly contains phosphors.
  • at least one of the first electrode 800 and the second electrode 903 and the like may be formed of an oxide film ( 11) it is preferred to be located over.
  • the metal substrate 10 is not particularly limited as long as it is a conductive substrate, and the oxide film 11 should be formed.
  • Such metals include Al, Zn, Ti, and the like, and aluminum (Al) may be a suitable example in consideration of electrical conductivity, thermal conductivity, reflectance, and ease of oxide film formation.
  • the oxide film 11 can be formed, for example, through anodizing, and selective anodizing of aluminum is a well-known technique.
  • a metal substrate 10 having an oxide film 11 is first prepared. Taking an anodizing of the metal substrate 10 made of aluminum as an example, the oxide film 11 may be formed by forming an oxide film forming mask 16 on the metal substrate 10 and then anodizing it.
  • the oxide film forming mask 16 a non-conductive oxide film forming mask such as photoresist, SiN, SiO 2, or the like may be used, but a conductive oxide film forming mask (eg, Cr, Au, Ti) that can function as a mask for aluminum anodizing electrolyte solution. , Ni, etc.) can also be used.
  • the oxide film forming mask 16 may not be removed as necessary.
  • the oxide film 11 may be formed to extend from the first surface 14 to the second surface 15, the oxide film 11 may be formed as shown in accordance with the constraints of the process conditions, such as when the thickness of the metal substrate 10 is thick. 11 may be formed so as not to reach the second surface 15.
  • the first electrode 800 may be connected to the first conductive portion 12, the second electrode 903, and the like. Bond.
  • the first electrode 800 and the second electrode 903 and the like do not span the oxide film 11.
  • the entirety of the first surface 14 is covered with the encapsulant 40, including the semiconductor light emitting device chip 20.
  • the oxide film forming mask 16 is not removed, this can be seen as part of the metal substrate 10.
  • the oxide film 11 does not reach the second surface 15, as illustrated in FIG. 14, the oxide film 11 is polished and / or wrapped so that the oxide film 11 reaches the second surface 15. To get there.
  • the metal substrate 10 may have a thickness of 250 ⁇ 300um, it may be a thickness of about 50um through lapping.
  • the semiconductor light emitting device chip 20 is separated by the required number to form a semiconductor light emitting device. do.
  • the outer surface 18 of the sealing agent 40 and the outer surface 19 of the metal substrate 10 form the continuous surface which becomes a cut surface.
  • the first surface 14 is a flat surface, but if necessary, a recess in which the semiconductor light emitting device chip 20 is placed may be formed on the first surface 14 by etching.
  • a semiconductor light emitting element characterized in that the outer surface of the encapsulant is continuously connected to the outer surface of the metal substrate.
  • the first surface is a flat surface, and the encapsulant covers the entire flat first surface.
  • a semiconductor light emitting element wherein the metal substrate is made of aluminum, and the oxide film is an anodizing film.
  • a semiconductor light emitting element wherein the sealing agent contains a phosphor.
  • a semiconductor light emitting element comprising at least one of the first electrode and the second electrode overlying an oxide film.
  • a semiconductor light emitting element comprising a conductive oxide film forming mask provided between a first electrode and a second electrode, and a first conductive portion and a second conductive portion.
  • the outer surface of the encapsulant is a cut surface continuously connected to the outer surface of the aluminum metal substrate, the first surface is a flat surface, the encapsulant covers the entire flat first surface, and the encapsulant contains a phosphor.
  • a semiconductor light emitting device characterized in that.
  • a method of encapsulating a semiconductor light emitting device comprising: an oxide film, a first conductive portion electrically separated by an oxide film, and a second conductive portion, the second surface facing the first surface and the first surface; Preparing a metal substrate having an oxide film connected from a first surface to a second surface; A first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, an active layer interposed between the first semiconductor layer and the second semiconductor layer and generating light by recombination of electrons and holes And a semiconductor light emitting device chip having a first electrode electrically connected to the first semiconductor layer, and a second electrode electrically connected to the second semiconductor layer.
  • a method of encapsulating a semiconductor light emitting element wherein in the preparing step, a conductive oxide film forming mask is provided on the first conductive portion and the second conductive portion.
  • a flip chip can be easily formed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 개시는 산화막, 산화막에 의해 전기적으로 분리된 제1 도전부, 및 제2 도전부를 구비하며, 제1 면과 제1 면에 대향하는 제2 면을 가지고, 산화막이 제1 면으로부터 제2 면으로 이어진 금속 기판; 제1 면에서 제1 도전부와 접합되는 제1 전극, 및 제1 면에서 제2 도전부와 접합되는 제2 전극을 구비하는 반도체 발광소자 칩; 그리고, 반도체 발광소자 칩을 덮으며, 제1 면 전체에 형성된 봉지제;를 포함하는 것을 특징으로 하는 반도체 발광소자 및 이를 봉지하는 방법에 관한 것이다.

Description

반도체 발광소자 및 이를 봉지하는 방법
본 개시(Disclosure)는 전체적으로 반도체 발광소자 및 이를 봉지하는 방법에 관한 것으로, 특히 플립 칩의 봉지(Encapsulation)와 외부 전극 형성을 일체화한 반도체 발광소자 및 이를 봉지하는 방법에 관한 것이다.
여기서, 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 광소자를 의미하며, 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0=x=1, 0=y=1, 0=x+y=1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).
도 1은 종래의 반도체 발광소자의 일 예(Lateral Chip)를 나타내는 도면으로서, 반도체 발광소자는 기판(100), 기판(100) 위에, 버퍼층(200), 제1 도전성을 가지는 제1 반도체층(300), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500)이 순차로 증착되어 있으며, 그 위에 전류 확산을 위한 투광성 도전막(600)과, 본딩 패드로 역할하는 전극(700)이 형성되어 있고, 식각되어 노출된 제1 반도체층(300) 위에 본딩 패드로 역할하는 전극(800)이 형성되어 있다. 버퍼층(200)은 생략될 수 있다.
도 2는 종래의 반도체 발광소자의 다른 예(Flip Chip)를 나타내는 도면으로서, 반도체 발광소자는 기판(100), 기판(100) 위에, 제1 도전성을 가지는 제1 반도체층(300), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500)이 순차로 증착되어 있으며, 그 위에 기판(100) 측으로 빛을 반사시키기 위한 3층으로 된 전극막(901), 전극막(902) 및 전극막(903)이 형성되어 있고, 식각되어 노출된 제1 반도체층(300) 위에 본딩 패드로 기능하는 전극(800)이 형성되어 있다.
도 3은 종래의 반도체 발광소자의 또 다른 예(Vertical Chip)를 나타내는 도면으로서, 반도체 발광소자는 제1 도전성을 가지는 제1 반도체층(300), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500)이 순차로 증착되어 있으며, 제2 반도체층(500)에 제1 반도체층(300)으로 빛을 반사시키기 위한 금속 반사막(910)이 형성되어 있고, 지지 기판(930) 측에 전극(940)이 형성되어 있다. 금속 반사막(910)과 지지 기판(930)은 웨이퍼 본딩층(920)에 의해 결합된다. 제1 반도체층(300)에는 본딩 패드로 기능하는 전극(800)이 형성되어 있다.
도 4는 미국 등록특허공보 제6,650,044호에 도시된 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 플립 칩의 형태로, 기판(100), 기판(100) 위에, 제1 도전성을 가지는 제1 반도체층(300), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500)이 순차로 증착되어 있으며, 그 위에 기판(100) 측으로 빛을 반사시키기 위한 반사막(950)이 형성되어 있고, 식각되어 노출된 제1 반도체층(300) 위에 본딩 패드로 기능하는 전극(800)이 형성되어 있으며, 기판(100) 및 반도체층(300,400,500)을 둘러싸도록 봉지제(1000)가 형성되어 있다. 반사막(950)은 도 2에서와 같이 금속층으로 이루어질 수 있지만, 도 5에 도시된 바와 같이, SiO2/TiO2로 된 DBR(Distributed Bragg Reflector)과 같은 절연체 반사막으로 이루어질 수 있다. 반도체 발광소자는 전기 배선(820,960)이 구비된 PCB(1200; Printed Circuit Board)에 도전 접착제(830,970)를 통해 장착된다. 봉지제(1000)에는 주로 형광체가 함유된다. 여기서 반도체 발광소자는 봉지제(1000)를 포함하므로, 구분을 위해, 봉지제(1000)를 제외한 반도체 발광소자 부분을 반도체 발광소자 칩이라 부를 수 있다. 이러한 방법으로 도 4에 도시된 바와 같이 반도체 발광소자 칩에 봉지제(1000)가 도포될 수 있다.
도 5는 종래의 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 버퍼층(200), 버퍼층(200) 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되며, 전류 확산 기능을 하는 투광성 도전막(600), 투광성 도전막(600) 위에 형성되는 p측 본딩 패드(700) 그리고 식각되어 노출된 n형 반도체층(300) 위에 형성되는 n측 본딩 패드(800)를 포함한다. 그리고 투광성 도전막(600) 위에는 분포 브래그 리플렉터(900; DBR: Distributed Bragg Reflector)와 금속 반사막(904)이 구비되어 있다.
도 6 및 도 7은 미국 등록특허공보 제6,650,044호에 도시된 반도체 발광소자의 제조 방법의 일 예를 나타내는 도면으로서, 먼저 필름 또는 플레이트로 된 장착면(10) 위에, 반도체 발광소자 칩(20)이 놓인다. 다음으로, 격벽(82; Partition)과 개구부(81)가 구비된 스텐실 마스크(80)를, 반도체 발광소자 칩(20)이 노출되도록 장착면(10) 위에 놓는다. 다음으로, 봉지제(40)를 개구부(81)에 투입한 다음, 일정 시간 봉지제(40)를 경화한 후, 스텐실 마스크(80)를 장착면(10)으로부터 분리한다. 스텐실 마스크(80)는 주로 금속 재질로 이루어진다.
도 8은 종래의 반도체 발광소자의 또 다른 일 예를 나타내는 도면으로서, 도 1에 도시된 반도체 발광소자(1)가 장착된 패키지를 도시하고 있다. 패키지는 리드 프레임(4,5), 리드 프레임(4,5)을 고정하고 오목부(7)를 형성하는 몰드(6)를 구비한다. 반도체 발광소자(1; 반도체 발광소자 칩)가 리드 프레임(4)에 장착되어 있으며, 반도체 발광소자 칩(1)을 덮도록 봉지제(1000)가 오목부(7)를 채우고 있다. 주로 봉지제(1000)는 형광체를 포함한다. 이 경우에, 기판(100)이 아래에 놓이게 되며, 기판(100)의 두께가 80~150um에 이르게 되므로, 빛을 생성하는 활성층(400)이 이보다 높은 위치에 놓이게 되어, 오목부(7) 내에서 빛을 전체적으로 고르게 발광할 수 있게 되며, 봉지제(1000)에 형광체가 구비되는 경우에 이 형광체를 잘 여기할 수 있게 된다. 그러나 도 2에 도시된 반도체 발광소자가 패키지에 장착되는 경우에, 기판(100)이 위를 향하게 되므로, 빛을 생성하는 활성층(400)이 패키지 바닥으로부터 20um를 넘지 않는 범위내에 위치하게 되며, 오목부(7) 내에서 빛을 전체적으로 고르게 발광하기가 쉽지 않으며, 봉지제(1000)에 형광체가 구비되는 경우에 이 형광체를 잘 여기하기가 쉽지 않게 된다. 따라서 도 2에 도시된 것과 같은 플립 칩이 사용되는 경우에, 도 8에서와 같이 디스펜서를 이용한 봉지제의 형성보다는 도 4에서와 같이 봉지제(1000)가 반도체 발광소자 칩을 균일하게 덮을 수 있는 방안이 고려되어야 한다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 산화막, 산화막에 의해 전기적으로 분리된 제1 도전부, 및 제2 도전부를 구비하며, 제1 면과 제1 면에 대향하는 제2 면을 가지고, 산화막이 제1 면으로부터 제2 면으로 이어진 금속 기판; 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층, 제1 반도체층에 전기적으로 연결되며 제1 면에서 제1 도전부와 접합되는 제1 전극, 및 제2 반도체층에 전기적으로 연결되며 제1 면에서 제2 도전부와 접합되는 제2 전극을 구비하는 반도체 발광소자 칩; 그리고, 반도체 발광소자 칩을 덮으며, 제1 면 전체에 형성된 봉지제;를 포함하는 것을 특징으로 하는 반도체 발광소자가 제공된다.
본 개시에 따른 또 다른 태양에 의하면(According to another aspect of the present disclosure), 반도체 발광소자를 봉지하는 방법에 있어서, 산화막, 산화막에 의해 전기적으로 분리된 제1 도전부, 및 제2 도전부를 구비하며, 제1 면과 제1 면에 대향하는 제2 면을 가지고, 산화막이 제1 면으로부터 제2 면으로 이어진 금속 기판을 준비하는 단계; 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층, 제1 반도체층에 전기적으로 연결되는 제1 전극, 및 제2 반도체층에 전기적으로 연결되는 제2 전극을 구비하는 반도체 발광소자 칩을, 제1 면 상에서, 제1 전극을 제1 도전부와 제2 전극을 제2 도전부와 접합하는 단계; 반도체 발광소자 칩을 포함하여, 제1 면 전체를 봉지제로 덮는 단계; 그리고, 반도체 발광소자 칩이 놓인 금속 기판의 외측면과, 반도체 발광소자 칩을 덮은 봉지제의 외측면을 함께 절단하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자를 봉지하는 방법이 제공된다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
도 1은 종래의 반도체 발광소자의 일 예(Lateral Chip)를 나타내는 도면,
도 2는 종래의 반도체 발광소자의 다른 예(Flip Chip)를 나타내는 도면,
도 3은 종래의 반도체 발광소자의 또 다른 예(Vertical Chip)를 나타내는 도면,
도 4는 미국 등록특허공보 제6,650,044호에 도시된 반도체 발광소자의 일 예를 나타내는 도면,
도 5는 종래의 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 6 및 도 7은 미국 등록특허공보 제6,650,044호에 도시된 반도체 발광소자의 제조 방법의 일 예를 나타내는 도면,
도 8은 종래의 반도체 발광소자의 또 다른 일 예를 나타내는 도면,
도 9 및 도 10은 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면,
도 11 내지 도 15는 본 개시에 따라 반도체 발광소자를 봉지하는 방법의 일 예를 설명하는 도면.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 9 및 도 10은 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 금속 기판(10), 반도체 발광소자 칩(20), 그리고 봉지제(40)를 포함한다. 금속 기판(10)은 산화막(11), 산화막(11)에 의해 전기적으로 분리된 제1 도전부(12), 및 제2 도전부(13)를 구비하며, 제1 면(14)과 제1 면(14)에 대향하는 제2 면(15)을 가지고, 산화막(11)이 제1 면(14)으로부터 제2 면(15)으로 이어져 있다. 반도체 발광소자 칩(20)은 도 2, 도 4 및 도 5에 예시된 형태의 플립 칩이 사용되며, 도 2, 도 4 및 도 5를 참조하면, 제1 도전성(예: n형)을 가지는 제1 반도체층(300), 제1 도전성과 다른 제2 도전성(예: p형)을 가지는 제2 반도체층(500), 제1 반도체층(300)과 제2 반도체층(500) 사이에 개재되며 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층(400), 제1 반도체층(300)에 전기적으로 연결되며 제1 면(14)에서 제1 도전부(12)와 접합되는 제1 전극(800), 및 제2 반도체층(500)에 전기적으로 연결되며 제1 면(14)에서 제2 도전부(13)와 접합되는 제2 전극(901,902,903,950,700)을 구비한다. 두 개의 전극이 각각 제1 도전부(12)와 제2 도전부(13)에 접합되는 형태의 정션-다운(Junction-Down) 형태의 칩이라면 어떠한 형태의 반도체 발광소자 칩이라도 좋다. 봉지제(40)에는 주로 형광체가 포함된다. 제1 전극(800) 및 제2 전극(903 등)으로부터 금속 기판(10)으로의 열전달 면적을 넓힌다는 관점에서는, 제1 전극(800) 및 제2 전극(903 등) 중의 적어도 하나가 산화막(11) 위로 걸쳐서 위치하는 것이 바람직하다.
금속 기판(10)은 도전성 기판이라면 특별한 제한이 없으며, 산화막(11)의 형성이 가능해야 한다. 이런한 금속으로 Al, Zn, Ti 등을 들 수 있으며, 전기 전도성, 열 전도성, 반사율 그리고 산화막 형성의 용이성 등을 고려할 때, 알루미늄(Al)을 적합한 예로 들 수 있다. 산화막(11)은 예를 들어, 아노다이징을 통해 형성이 가능하며, 알루미늄의 선택적 아노다이징(Selective Anodizing)은 이미 널리 알려진 공지의 기술이다.
도 11 내지 도 15는 본 개시에 따라 반도체 발광소자를 봉지하는 방법의 일 예를 설명하는 도면으로서, 도 11에 도시된 바와 같이, 먼저 산화막(11)이 형성된 금속 기판(10)을 준비한다. 알루미늄으로 된 금속 기판(10)을 아노다이징하는 것을 예로 하면, 산화막(11)은 산화막 형성 마스크(16)를 금속 기판(10)에 형성한 후, 아노다이징함으로써 형성될 수 있다. 산화막 형성 마스크(16)로는 포토 레지스트, SiN, SiO2 등의 비도전성 산화막 형성 마스크가 사용될 수도 있지만, 알루미늄 아노다이징 전해질액에 대해 마스크로 기능할 수 있는 도전성 산화막 형성 마스크(예: Cr, Au, Ti, Ni 등)를 사용하는 것도 가능하다. 이러한 기술에 대해서는 미국 등록특허공보 제3,671,819호에 제시된 바와 같이, 오래 전부터 공지되어 있다. 도전성 산화막 형성 마스크를 사용하는 경우에, 전극(800,903 등)과 도전부(12,13)의 접합에 있어서, 필요에 따라 산화막 형성 마스크(16)를 제거하지 않아도 되는 이점을 가진다. 산화막(11)이 제1 면(14)으로부터 제2 면(15)으로 이어지도록 형성할 수도 있지만, 금속 기판(10)의 두께가 두꺼운 경우 등, 공정 조건의 제약에 따라 도시와 같이, 산화막(11)이 제2 면(15)에 이르지 않도록 형성될 수도 있다. 다음으로, 도 12에 도시된 바와 같이, 제1 면(14) 상에서, 제1 전극(800)을 제1 도전부(12)와 제2 전극(903 등)을 제2 도전부(13)와 접합시킨다. 이 접합에는 Ag 페이스트를 이용하거나, 유테틱 본딩을 이용하는 등 반도체 발광소자 분야에 이미 알려진 다양한 방법이 사용될 수 있다. 도 12에서, 제1 전극(800) 및 제2 전극(903 등)은 산화막(11)에 걸쳐 있지 않다. 다음으로, 도 13에 도시된 바와 같이, 반도체 발광소자 칩(20)을 포함하여, 제1 면(14) 전체를 봉지제(40)로 덮어 봉지한다. 산화막 형성 마스크(16)가 제거되지 않는 경우에, 이는 금속 기판(10)의 일부로 볼 수 있다. 산화막(11)이 제2 면(15)에 이르지 않은 경우에는, 도 14에 도시된 바와 같이, 제2 면(15)을 연마 및/또는 랩핑하여 산화막(11)이 제2 면(15)에까지 이르도록 한다. 예를 들어, 금속 기판(10)은 250~300um의 두께를 가질 수 있으며, 랩핑을 통해 50um 정도의 두께로 될 수 있다. 다음으로, 블레이드(17)와 같은 절단 수단을 이용하여, 봉지제(40)와 금속 기판(10)을 절단함으로써, 반도체 발광소자 칩(20)을 필요한 갯수 만큼으로 분리하여, 반도체 발광소자를 형성한다. 이러한 절단에 의해, 도 11에 도시된 바와 같이, 봉지제(40)의 외측면(18)과 금속 기판(10)의 외측면(19)이 절단면으로 된 연속면을 형성하게 된다. 도 11에서, 제1 면(14)은 평편한 면으로 되어있지만, 필요에 따라, 에칭을 통해, 제1 면(14)에 반도체 발광소자 칩(20)이 놓이는 오목부를 형성할 수도 있다.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 봉지제의 외측면이 금속 기판의 외측면과 연속적으로 이어지는 것을 특징으로 하는 반도체 발광소자.
*(2) 봉지제의 외측면과 금속 기판의 외측면은 절단면인 것을 특징으로 하는 반도체 발광소자.
(3) 봉지제의 외측면은 절단면인 것을 특징으로 하는 반도체 발광소자.
(4) 제1 면은 평편한 면이며, 평편한 제1 면 전체를 봉지제가 덮고 있는 것을 특징으로 하는 반도체 발광소자.
(5) 금속 기판은 알루미늄으로 이루어지며, 산화막은 아노다이징 막인 것을 특징으로 하는 반도체 발광소자.
(6) 봉지제가 형광체를 함유하는 것을 특징으로 하는 반도체 발광소자.
(7) 제1 전극 및 제2 전극 중 적어도 하나가 산화막 위에 걸쳐서 놓이는 것을 특징으로 하는 반도체 발광소자.
(8) 제1 전극 및 제2 전극과, 제1 도전부 및 제2 도전부 사이에, 도전성 산화막 형성 마스크가 구비되는 것을 특징으로 하는 반도체 발광소자.
(9) 봉지제의 외측면이 알루미늄 금속 기판의 외측면과 연속적으로 이어지는 절단면이며, 제1 면은 평편한 면이고, 평편한 제1 면 전체를 봉지제가 덮고 있으며, 봉지제가 형광체를 함유하는 것을 특징으로 하는 반도체 발광소자.
(10) 반도체 발광소자를 봉지하는 방법에 있어서, 산화막, 산화막에 의해 전기적으로 분리된 제1 도전부, 및 제2 도전부를 구비하며, 제1 면과 제1 면에 대향하는 제2 면을 가지고, 산화막이 제1 면으로부터 제2 면으로 이어진 금속 기판을 준비하는 단계; 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층, 제1 반도체층에 전기적으로 연결되는 제1 전극, 및 제2 반도체층에 전기적으로 연결되는 제2 전극을 구비하는 반도체 발광소자 칩을, 제1 면 상에서, 제1 전극을 제1 도전부와 제2 전극을 제2 도전부와 접합하는 단계; 반도체 발광소자 칩을 포함하여, 제1 면 전체를 봉지제로 덮는 단계; 그리고, 반도체 발광소자 칩이 놓인 금속 기판의 외측면과, 반도체 발광소자 칩을 덮은 봉지제의 외측면을 함께 절단하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자를 봉지하는 방법.
(11) 금속 기판은 알루미늄으로 이루어지며, 산화막은 아노다이징 막인 것을 특징으로 하는 반도체 발광소자를 봉지하는 방법.
(12) 준비 단계에서, 제1 도전부 및 제2 도전부 위에 도전성 산화막 형성 마스크가 구비되는 것을 특징으로 하는 반도체 발광소자를 봉지하는 방법.
(13) 덮는 단계에서, 봉지제가 형광체를 함유하는 것을 특징으로 하는 반도체 발광소자를 봉지하는 방법.
(14) 접합 단계에서, 제1 전극 및 제2 전극 중 적어도 하나가 산화막 위에 걸쳐서 놓이도록 접합되는 것을 특징으로 하는 반도체 발광소자를 봉지하는 방법.
본 개시에 따른 하나의 반도체 발광소자 및 이를 봉지하는 방법에 의하면, 용이하게 플립 칩을 형성할 수 있게 된다.
본 개시에 따른 다른 하나의 반도체 발광소자 및 이를 봉지하는 방법에 의하면, 플립 칩의 봉지(Encapsulation)와 외부 전극 형성을 일체화한 반도체 발광소자를 제조할 수 있게 된다.

Claims (15)

  1. 산화막, 산화막에 의해 전기적으로 분리된 제1 도전부, 및 제2 도전부를 구비하며, 제1 면과 제1 면에 대향하는 제2 면을 가지고, 산화막이 제1 면으로부터 제2 면으로 이어진 금속 기판;
    제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층, 제1 반도체층에 전기적으로 연결되며 제1 면에서 제1 도전부와 접합되는 제1 전극, 및 제2 반도체층에 전기적으로 연결되며 제1 면에서 제2 도전부와 접합되는 제2 전극을 구비하는 반도체 발광소자 칩; 그리고,
    반도체 발광소자 칩을 덮으며, 제1 면 전체에 형성된 봉지제;를 포함하는 것을 특징으로 하는 반도체 발광소자.
  2. 청구항 1에 있어서,
    봉지제의 외측면이 금속 기판의 외측면과 연속적으로 이어지는 것을 특징으로 하는 반도체 발광소자.
  3. 청구항 2에 있어서,
    봉지제의 외측면과 금속 기판의 외측면은 절단면인 것을 특징으로 하는 반도체 발광소자.
  4. 청구항 1에 있어서,
    봉지제의 외측면은 절단면인 것을 특징으로 하는 반도체 발광소자.
  5. 청구항 1에 있어서,
    제1 면은 평편한 면이며,
    평편한 제1 면 전체를 봉지제가 덮고 있는 것을 특징으로 하는 반도체 발광소자.
  6. 청구항 1에 있어서,
    금속 기판은 알루미늄으로 이루어지며,
    산화막은 아노다이징 막인 것을 특징으로 하는 반도체 발광소자.
  7. 청구항 1에 있어서,
    봉지제가 형광체를 함유하는 것을 특징으로 하는 반도체 발광소자.
  8. 청구항 1에 있어서,
    제1 전극 및 제2 전극 중 적어도 하나가 산화막 위에 걸쳐서 놓이는 것을 특징으로 하는 반도체 발광소자.
  9. 청구항 1에 있어서,
    제1 전극 및 제2 전극과, 제1 도전부 및 제2 도전부 사이에, 도전성 산화막 형성 마스크가 구비되는 것을 특징으로 하는 반도체 발광소자.
  10. 청구항 1에 있어서,
    봉지제의 외측면이 알루미늄 금속 기판의 외측면과 연속적으로 이어지는 절단면이며,
    제1 면은 평편한 면이고,
    평편한 제1 면 전체를 봉지제가 덮고 있으며,
    봉지제가 형광체를 함유하는 것을 특징으로 하는 반도체 발광소자.
  11. 반도체 발광소자를 봉지하는 방법에 있어서,
    산화막, 산화막에 의해 전기적으로 분리된 제1 도전부, 및 제2 도전부를 구비하며, 제1 면과 제1 면에 대향하는 제2 면을 가지고, 산화막이 제1 면으로부터 제2 면으로 이어진 금속 기판을 준비하는 단계;
    제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층, 제1 반도체층에 전기적으로 연결되는 제1 전극, 및 제2 반도체층에 전기적으로 연결되는 제2 전극을 구비하는 반도체 발광소자 칩을, 제1 면 상에서, 제1 전극을 제1 도전부와 제2 전극을 제2 도전부와 접합하는 단계;
    반도체 발광소자 칩을 포함하여, 제1 면 전체를 봉지제로 덮는 단계; 그리고,
    반도체 발광소자 칩이 놓인 금속 기판의 외측면과, 반도체 발광소자 칩을 덮은 봉지제의 외측면을 함께 절단하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자를 봉지하는 방법.
  12. 청구항 11에 있어서,
    금속 기판은 알루미늄으로 이루어지며,
    산화막은 아노다이징 막인 것을 특징으로 하는 반도체 발광소자를 봉지하는 방법.
  13. 청구항 11에 있어서,
    준비 단계에서, 제1 도전부 및 제2 도전부 위에 도전성 산화막 형성 마스크가 구비되는 것을 특징으로 하는 반도체 발광소자를 봉지하는 방법.
  14. 청구항 11에 있어서,
    덮는 단계에서, 봉지제가 형광체를 함유하는 것을 특징으로 하는 반도체 발광소자를 봉지하는 방법.
  15. 청구항 11에 있어서,
    접합 단계에서, 제1 전극 및 제2 전극 중 적어도 하나가 산화막 위에 걸쳐서 놓이도록 접합되는 것을 특징으로 하는 반도체 발광소자를 봉지하는 방법.
PCT/KR2013/010565 2012-11-20 2013-11-20 반도체 발광소자 및 이를 봉지하는 방법 WO2014081190A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0131369 2012-11-20
KR1020120131369A KR101403640B1 (ko) 2012-11-20 2012-11-20 반도체 발광소자 및 이를 봉지하는 방법

Publications (1)

Publication Number Publication Date
WO2014081190A1 true WO2014081190A1 (ko) 2014-05-30

Family

ID=50776304

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2013/010565 WO2014081190A1 (ko) 2012-11-20 2013-11-20 반도체 발광소자 및 이를 봉지하는 방법

Country Status (2)

Country Link
KR (1) KR101403640B1 (ko)
WO (1) WO2014081190A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101747846B1 (ko) * 2015-01-30 2017-06-15 금호전기주식회사 투명 전광 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026276A (ja) * 2003-06-30 2005-01-27 Hitachi Aic Inc 発光デバイス用基板および発光デバイス
KR100593943B1 (ko) * 2005-04-30 2006-06-30 삼성전기주식회사 발광 다이오드 패키지의 제조 방법
KR100703218B1 (ko) * 2006-03-14 2007-04-09 삼성전기주식회사 발광다이오드 패키지
KR20100030588A (ko) * 2008-09-09 2010-03-18 니치아 카가쿠 고교 가부시키가이샤 광 반도체 장치 및 그 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3671819A (en) 1971-01-26 1972-06-20 Westinghouse Electric Corp Metal-insulator structures and method for forming

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026276A (ja) * 2003-06-30 2005-01-27 Hitachi Aic Inc 発光デバイス用基板および発光デバイス
KR100593943B1 (ko) * 2005-04-30 2006-06-30 삼성전기주식회사 발광 다이오드 패키지의 제조 방법
KR100703218B1 (ko) * 2006-03-14 2007-04-09 삼성전기주식회사 발광다이오드 패키지
KR20100030588A (ko) * 2008-09-09 2010-03-18 니치아 카가쿠 고교 가부시키가이샤 광 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20140064252A (ko) 2014-05-28
KR101403640B1 (ko) 2014-06-05

Similar Documents

Publication Publication Date Title
US9153745B2 (en) Light-emitting diode package and method of fabricating the same
WO2014178583A1 (ko) 솔더 페이스트를 통해 접착된 발광 다이오드를 갖는 발광 다이오드 모듈 및 발광 다이오드
KR101426433B1 (ko) 반도체 발광소자를 제조하는 방법
US10651337B2 (en) Supporting substrate for semiconductor device, semiconductor apparatus comprising the same, and method for manufacturing the same
JP2001044498A (ja) 窒化物半導体発光素子
JP2001217461A (ja) 複合発光素子
KR20220004002A (ko) 발광 소자
KR101291092B1 (ko) 반도체 소자 구조물을 제조하는 방법
KR20140026163A (ko) 반도체 소자 구조물을 제조하는 방법
KR101360324B1 (ko) 반도체 소자 구조물을 제조하는 방법
KR101764129B1 (ko) 반도체 발광소자 및 이를 제조하는 방법
WO2014081190A1 (ko) 반도체 발광소자 및 이를 봉지하는 방법
WO2017150913A1 (ko) 반도체 발광소자 및 이의 제조방법
KR101428774B1 (ko) 반도체 발광소자 및 이를 제조하는 방법
WO2017160081A2 (ko) 반도체 발광소자
KR20170052546A (ko) 반도체 발광소자 및 이를 제조하는 방법
WO2018030680A1 (ko) 반도체 발광소자
KR101300463B1 (ko) 반도체 소자 구조물을 제조하는 방법
KR20140147162A (ko) 반도체 발광소자 및 이를 제조하는 방법
KR101294711B1 (ko) 반도체 발광소자
US20210376212A1 (en) Semiconductor light emitting device and method of manufacturing the same
KR20160047306A (ko) 반도체 발광소자 및 이를 제조하는 방법
KR101835631B1 (ko) 반도체 발광소자 및 이의 제조 방법
KR20140130270A (ko) 반도체 발광소자 및 이를 제조하는 방법
KR20170124496A (ko) 반도체 발광소자 및 이를 제조하는 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13857048

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13857048

Country of ref document: EP

Kind code of ref document: A1