WO2013174127A1 - 一种电力电子电路 - Google Patents

一种电力电子电路 Download PDF

Info

Publication number
WO2013174127A1
WO2013174127A1 PCT/CN2012/086364 CN2012086364W WO2013174127A1 WO 2013174127 A1 WO2013174127 A1 WO 2013174127A1 CN 2012086364 W CN2012086364 W CN 2012086364W WO 2013174127 A1 WO2013174127 A1 WO 2013174127A1
Authority
WO
WIPO (PCT)
Prior art keywords
switch tube
node
switch
electronic circuit
power electronic
Prior art date
Application number
PCT/CN2012/086364
Other languages
English (en)
French (fr)
Inventor
章陶
刘克雷
李俊林
Original Assignee
华为技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 华为技术有限公司 filed Critical 华为技术有限公司
Priority to EP12866404.2A priority Critical patent/EP2698911B1/en
Publication of WO2013174127A1 publication Critical patent/WO2013174127A1/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/487—Neutral point clamped inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0064—Magnetic structures combining different functions, e.g. storage, filtering or transformation

Definitions

  • the present invention relates to the field of power electronic systems, and in particular to a power electronic circuit.
  • a power electronic circuit such as three-level inverters, include four switching tubes, one, two, three, and four switching tubes Q1, Q2, Q3, and Q4, which are sequentially connected in series at the positive and negative ends of the DC bus.
  • Each switch has a drive control signal.
  • the second switch tube Q2 is normally turned on, the fourth switch tube Q4 is normally closed, and the first switch tube Q1 and the third switch tube Q3 are electrically connected according to the SP and ensure the dead zone thereof. .
  • the third switching transistor Q3 is normally turned on, the first switching transistor Q1 is normally closed, and the fourth switching transistor Q4 and the second switching transistor Q2 are electrically connected in accordance with the SP and are guaranteed to be dead.
  • the loop path is long, and the reverse-reverse diode reverse recovery characteristic of the first switching transistor Q1 has a large influence on the voltage peak of the third switching transistor Q3.
  • the present invention provides a power electronic circuit, including: a first switch tube, a second switch tube, a third switch tube, a fourth switch tube, a fifth switch tube, a sixth switch tube, a first capacitor, a second capacitor, and a first An inductor and a second inductor;
  • the first capacitor and the second capacitor are connected in series between the input positive bus and the input negative bus, and the first capacitor and the second capacitor are connected to the fifth node;
  • the first switch tube, the second switch tube, the third switch tube, and the fourth switch tube Connected in series between the first capacitor and the second capacitor;
  • the first switch tube and the second switch tube are connected to the first node; the second switch tube and the third switch tube are connected to the second node, the third switch tube and the fourth switch The tube is connected to the third node; the fifth switch tube and the sixth switch tube are connected to the fourth node, and the fifth switch tube is connected to the first node by the first inductor; the sixth switch Connecting the third node to the third node through the second inductor;
  • the second node is connected to the fifth node.
  • the present invention provides a method of controlling the power electronic circuit.
  • the method includes: at a positive half cycle of an output voltage of the inverter, the first switch tube and the second The switch tube is in a complementary switch state, the fifth switch tube is always open, the third switch tube, the fourth switch tube and the sixth switch tube are normally closed; and the third switch is in a negative half cycle of the output voltage
  • the tube and the fourth switch tube are in a complementary switch state, the sixth switch tube is always open, and the first switch tube, the second switch tube and the fifth switch tube are normally closed.
  • the present invention provides a method for controlling the power electronic circuit.
  • the method When the method is applied to an inverter, the method includes: the second switch tube and the third switch tube maintain the same state;
  • the first switch tube and the second switch tube are in a complementary switch state, the fifth switch tube is always open, the fourth switch tube and the first Six switch tubes are normally closed;
  • the third switch tube and the fourth switch tube are in a complementary switch state, the sixth switch tube is always open, the first switch tube and the first The five switches are normally closed.
  • the present invention provides a method for controlling the power electronic circuit, wherein when the method is applied to an inverter, the method includes: in a positive half cycle of the output voltage of the inverter, the first switch tube and the The second switch tube is in a complementary switch state, the third switch tube is always open, the fifth switch tube is always open, and the fourth switch tube and the sixth switch tube are normally closed;
  • the present invention discloses the following technical effects:
  • the power electronic circuit of the embodiment of the present invention is common to the second switch tube and the third switch tube
  • the second node of the node is always clamped at the N point (fifth node) level, and the junction capacitances of the first switch tube and the second switch tube are charged and discharged in the first capacitor, the first switch tube, the second switch The tube is completed in this loop and does not involve the third switch tube.
  • the switching action of the fifth switching tube and the sixth switching tube is only the power frequency switching period, that is, each output voltage is operated once every half cycle, and does not participate in high frequency switching. Therefore, the power electronic circuit of the embodiment of the invention avoids the problem that the switching tube junction capacitance charging and discharging path is long.
  • FIG. 1 is a structural diagram of a power electronic circuit according to a first embodiment of the present invention
  • FIG. 1 is a control logic diagram of a power electronic circuit applied to an inverter according to a first embodiment of the present invention
  • FIG. 3 is a structural diagram of a power electronic circuit according to a second embodiment of the present invention
  • FIG. 4 is a first control logic diagram of a power electronic circuit applied to an inverter according to a second embodiment of the present invention
  • FIG. 5 is a second control logic diagram of a power electronic circuit applied to an inverter according to a second embodiment of the present invention.
  • Fig. 6 is a third control logic diagram of a power electronic circuit applied to an inverter according to a second embodiment of the present invention.
  • FIG. 7 is a structural diagram of a power electronic circuit according to a third embodiment of the present invention.
  • FIG. 8 is a structural diagram of a power electronic circuit according to a fourth embodiment of the present invention.
  • FIG. 1 there is shown a block diagram of a power electronic circuit in accordance with a first embodiment of the present invention.
  • the power electronic circuit includes: a first switch tube Q1, a second switch tube Q2, a third switch tube Q3, a fourth switch tube Q4, a fifth switch tube Q5, and a sixth switch tube Q6. And a first inductor L1 and a second inductor L2.
  • the first switch tube Q1 is connected to the input positive bus (specifically, the positive terminal of the DC bus in FIG. 1 + BUS) and the first node A;
  • the second switch Q2 is connected to the first node A and the second node B;
  • the tube Q3 is connected to the second node B and the third node C;
  • the fourth switch tube Q4 is connected to the third node C and the input negative bus (specifically, the negative terminal of the DC bus in FIG.
  • the fifth switch Q5 is connected The fourth node D is connected to the first node A through the first inductor L1; the sixth switch tube Q6 is connected to the fourth node D, and the third node C is connected through the second inductor L2.
  • a first capacitor C1 and a second capacitor C2 are connected in series between the positive terminal +BUS of the DC bus and the negative terminal of the DC bus, and the common node of the first capacitor C1 and the second capacitor C2 is the fifth node N (ie, the DC bus) a midpoint); the second node B is connected to the fifth node N.
  • the first switch tube Q1, the second switch tube Q2, the third switch tube Q3, the fourth switch tube Q4, the fifth switch tube Q5, and the sixth switch tube Q6 include an IGBT tube or a MOS tube or an SCR tube (thyristor).
  • the fourth node may also be connected to an output filter capacitor C3.
  • the first switch tube Q1 When the first switch tube Q1, the second switch tube Q2, the third switch tube Q3, the fourth switch tube Q4, the fifth switch tube Q5, and the sixth switch tube Q6 are MOS tubes, the first switch tube Q1 source
  • the drain of the second switch Q2 is connected to the first node; the drain of the second switch Q2 and the drain of the third switch Q3 are connected to the second node, and the source of the third switch Q3
  • the drain of the fourth switch transistor Q4 is connected to the third node; the drain of the fifth switch transistor Q5 and the drain of the sixth switch transistor Q6 are connected to the fourth node.
  • the first switch tube Q1 When the first switch tube Q1, the second switch tube Q2, the third switch tube Q3, the fourth switch tube Q4, the fifth switch tube Q5, and the sixth switch tube Q6 are IGBT tubes, the first switch tube Q1 emitter
  • the collector of the second switching transistor Q2 is connected to the first node; the emitter of the second switching transistor Q2 and the collector of the third switching transistor Q3 are connected to the second node, and the emitter of the third switching transistor Q3
  • the collector of the fourth switching transistor Q4 is connected to the third node; the collector of the fifth switching transistor Q5 and the collector of the sixth switching transistor Q6 are connected to the fourth node.
  • the first switch tube Q1, the second switch tube Q2, the third switch tube Q3, the fourth switch tube Q4, the fifth switch tube Q5, and the sixth switch tube Q6 are SCR tubes
  • the first switch tube Q1 cathode and The second switch tube Q2 is anode connected to the first node
  • the second switch tube Q2 cathode and the third switch tube Q3 are anode connected to the second node
  • the anode of the switch tube Q4 is connected to the third node
  • the cathode of the fifth switch tube Q5 and the sixth switch tube Q6 The anode is connected to the fourth node.
  • first switch tube Q1 may be anti-parallel to the first diode D1
  • second switch tube Q2 is anti-parallel to the second diode D2
  • third switch tube Q3 is anti-parallel to the third diode D3.
  • the fourth switching transistor Q4 is anti-parallel to the fourth diode D4.
  • the source of the first switch tube Q1, the second switch tube Q2, the third switch tube Q3, the fourth switch tube Q4, the fifth switch tube Q5, and the sixth switch tube Q6 are MOS tubes
  • the source of the first switch tube The first diode may be anti-parallel between the drain and the drain
  • the second diode of the second switch between the source and the drain is anti-parallel
  • the third switch has an anti-parallel between the source and the drain.
  • the emitter of the first switch tube The first diode may be anti-parallel between the collector and the collector, the second diode of the second switch tube is anti-parallel between the emitter and the collector, and the third switch tube is anti-parallel between the emitter and the collector. a pole tube, the fourth diode of the fourth switch tube is anti-parallel between the emitter and the collector.
  • the cathode of the first switch tube and The first diode may be anti-parallel between the anodes
  • the second diode of the second switching tube is anti-parallel between the cathode and the anode
  • the third diode of the third switching tube is anti-parallel between the cathode and the anode
  • the fourth diode is anti-parallel between the cathode and the anode of the four-switch tube.
  • the power electronic circuit according to the first embodiment of the present invention is always clamped at the N point (fifth node) level due to the common node of the second switching transistor Q2 and the third switching transistor Q3, and the second node is the first switch.
  • the junction capacitance charging and discharging of the tube Q1 and the second switching transistor Q2 are completed in the loop of the first capacitor C1, the first switching transistor Q1 and the second switching transistor Q2, and the third switching transistor Q3 is not involved.
  • the switching action of the fifth switch tube Q5 and the sixth switch tube Q6 is only the power frequency switching period, that is, each output voltage is operated once every half cycle, and does not participate in high frequency switching. Therefore, the power electronic circuit according to the first embodiment of the present invention avoids the problem that the switching tube junction capacitance charging and discharging path is long.
  • the power electronic circuit according to the first embodiment of the present invention has a discharge path for the first switch tube Q1, the second switch tube Q2, the third switch tube Q3, and the fourth switch tube Q4. Therefore, the first switch tube Q1 and the first switch tube The voltage between the two switching tubes Q2 or between the third switching tube Q3 and the fourth switching tube Q4 is equally divided.
  • the power electronic circuit according to the first embodiment of the present invention can be applied to an inverter to connect an AC load between a midpoint of a bus (ie, a fifth node) and a fourth node.
  • the power electronic circuit according to the first embodiment of the present invention can be applied to a charger to connect a rechargeable battery between a midpoint of the bus (ie, the fifth node) and the fourth node.
  • the input power of the booster circuit is connected between the point (ie, the fifth node) and the fourth node.
  • FIG. 2 there is shown a control logic diagram of a power electronic circuit applied to an inverter according to a first embodiment of the present invention.
  • a method of controlling a power electronic circuit of the first embodiment comprising: a positive voltage at an output of the inverter (more precisely, a voltage on the output filter capacitor C3)
  • a positive voltage at an output of the inverter (more precisely, a voltage on the output filter capacitor C3)
  • the first switching transistor Q1 and the second switching transistor Q2 are in a complementary switching state
  • the fifth switching transistor Q5 is always open
  • the third, fourth, and sixth switching transistors Q3, Q4, and Q6 are normally closed
  • the output voltage of the inverter is negative.
  • the third switching transistor Q3 and the fourth switching transistor Q4 are in a complementary switching state
  • the sixth switching transistor Q6 is always open, and the first, second, and fifth switching transistors Q1, Q2, and Q5 are normally closed.
  • FIG. 3 there is shown a block diagram of a power electronic circuit in accordance with a second embodiment of the present invention.
  • the power electronic circuit of the second embodiment of the present invention is different from the first embodiment in that the first inductance L1 and the second inductance L2 are coupled together.
  • the first inductance L1 and the second inductance L2 of the power electronic circuit of the second embodiment of the present invention are structures coupled together.
  • FIG. 4 there is shown a first control logic diagram of a power electronic circuit applied to an inverter in accordance with a second embodiment of the present invention.
  • a power electronic circuit according to a second embodiment of the present invention is applied to a first control logic of an inverter, that is, a method of controlling a power electronic circuit of the second embodiment, the first control logic applied to the inverter,
  • the control logic shown in Figure 2 is the same.
  • the fifth switch tube Q5 is always open, and the third, fourth and sixth switch tubes Q3, Q4 and Q6 are normally closed; in the negative half cycle of the output voltage of the inverter, the third switch tube Q3 and the fourth switch tube Q4 are in a complementary switch state.
  • the sixth switch tube Q6 is always open, and the first, second and fifth switch tubes Ql, Q2 and Q5 are normally closed.
  • FIG. 5 shows a power electronic circuit applied to an inverter according to a second embodiment of the present invention. Two kinds of control logic diagrams.
  • the second control logic applied to the inverter by the power electronic circuit of the second embodiment of the present invention is different from the first control logic shown in FIG. 4 in that the second switch and the third switch are driven by the same drive. control signal.
  • a second embodiment of the power electronic circuit of the second embodiment of the present invention is applied to a second control logic of the inverter, that is, a method for controlling the power electronic circuit of the second embodiment, wherein the method is applied to the second control logic of the inverter, For:
  • the second switch tube Q2 and the third switch tube Q3 remain in the same state
  • the first switching transistor Q1 and the second switching transistor Q2 are in a complementary switching state, the fifth switching transistor Q5 is always open, and the fourth switching transistor Q4 and the sixth switching transistor Q6 are normally closed;
  • the negative half cycle of the output voltage of the inverter, the third switching transistor Q3 and the fourth switching transistor Q4 are in a complementary switching state, the sixth switching transistor Q6 is always open, and the first switching transistor Q1 and the fifth switching transistor Q5 are normally closed.
  • the second control logic applied to the inverter by the power electronic circuit of the second embodiment of the present invention reduces the use of five drive signals, thereby reducing one drive signal relative to the first control logic shown in FIG. Control resources all the way.
  • the power electronic circuit according to the second embodiment of the present invention is applied to the second control logic of the inverter. Due to the coupling effect of the first inductor L1 and the second inductor L2, when the inductor current is continuously freewheeling, there are two paths. Flow path, one way is to carry out freewheeling through the second switch tube Q2 to the first inductor L1, the fifth switch tube Q5, the third capacitor second switch tube, and the other way is through the third switch tube Q3 to the second inductor L2
  • the sixth switch tube Q6 and the third capacitor third switch tube Q3 perform freewheeling to reduce the line impedance. Therefore, the second control logic is more efficient than the first control logic.
  • FIG. 6 there is shown a third control logic diagram of a power electronic circuit applied to an inverter according to a second embodiment of the present invention.
  • the third control logic applied to the inverter by the power electronic circuit of the second embodiment of the present invention is different from the first control logic shown in Fig. 4 in that the drive control signals of the third switch are different.
  • the power electronic circuit according to the second embodiment of the present invention is applied to a third control logic of the inverter, that is, a method of controlling the power electronic circuit of the second embodiment, and the method is applied to the third control logic of the inverter, specifically For:
  • the first switching transistor Q1 and the second switching transistor Q2 are complementary In the switch state, the third switch tube Q3 is always open, the fifth switch tube Q5 is always open, and the fourth switch tube Q4 and the sixth switch tube Q6 are normally closed;
  • the third switching transistor Q3 and the fourth switching transistor Q4 are in a complementary switching state, the second switching transistor Q2 is always open, the sixth switching transistor Q6 is always open, the first switching transistor Q1 and the fifth switching transistor Q5 Normally closed.
  • the third control logic reduces the number of times of switching the switch relative to the second control logic during the same period of time, the switching losses of the second switching transistor and the third switching transistor are saved.
  • the third control logic is relatively low in line impedance compared to the first and second control logics, and there is no switching loss in the freewheeling line.
  • the power electronic circuit according to the second embodiment of the present invention may be applied to an inverter, and the power electronic circuit further includes: a connection intermediate point between the fifth node N and the fourth node D of the bus line.
  • the power electronic circuit according to the second embodiment of the present invention may be applied to a charger.
  • the power electronic circuit further includes: connecting the rechargeable battery to the midpoint of the bus, that is, the fifth node N and the fourth node.
  • the electronic circuit further includes: an input power source connecting the boost circuit to the midpoint of the bus, that is, the fifth node N and the fourth node.
  • FIG. 7 is a structural diagram of a power electronic circuit according to a third embodiment of the present invention
  • FIG. 8 is a structural diagram of a power electronic circuit according to a fourth embodiment of the present invention.
  • the power electronic circuit of the third embodiment of the present invention is based on the second embodiment, in which two diodes - a seventh diode D7 and an eighth diode D8 are added.
  • the anode of the seventh diode D7 is connected to the common end of the first inductor L1 and the fifth switch transistor Q5, and the cathode of the seventh diode D7 is connected to the input positive bus (specifically, it can be shown in FIG. 7 The positive terminal of the DC bus + BUS );
  • the anode of the eighth diode D8 is connected to the input negative bus (specifically, the negative terminal of the DC bus shown in FIG. 7 - BUS ), and the cathode of the eighth diode D8 is connected to the second inductor L2 and The common end of the sixth switch tube Q6.
  • the power electronic circuit of the third embodiment of the present invention is based on the second embodiment, two diodes, a seventh diode D7 and an eighth diode D8, are added for protecting the fifth switching transistor.
  • Q5 and sixth switch tube Q6 are added for protecting the fifth switching transistor.
  • the power electronic circuit of the third embodiment of the present invention is applied to the control logic of the inverter, which can be the same as the control logic applied to the inverter of the second embodiment.
  • the power electronic circuit of the fourth embodiment of the present invention is based on the first embodiment, and two diodes, a seventh diode D7 and an eighth diode D8, are added.
  • the anode of the seventh diode D7 is connected to the common end of the first inductor L1 and the fifth switch transistor Q5, and the cathode of the seventh diode D7 is connected to the input positive bus (specifically, it can be shown in FIG. 7 The positive terminal of the DC bus + BUS );
  • the anode of the eighth diode D8 is connected to the input negative bus (specifically, the negative terminal of the DC bus shown in FIG. 7 - BUS ), and the cathode of the eighth diode D8 is connected to the second inductor L2 and The common end of the sixth switch tube Q6.
  • the power electronic circuit of the fourth embodiment of the present invention is based on the first embodiment, two diodes, a seventh diode D7 and an eighth diode D8, are added for protecting the fifth switching transistor Q5. And the sixth switch tube Q6.
  • the power electronic circuit of the fourth embodiment of the present invention is applied to the control logic of the inverter, which can be the same as the control logic applied to the inverter of the first embodiment.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

一种电力电子电路，包括：第一开关管（Q1）、第二开关管（Q2）、第三开关管（Q3）、第四开关管（Q4）、第五开关管（Q5）、第六开关管（Q6）、第一电容（C1）、第二电容（C2）、第一电感（L1）和第二电感（L2）。输入正母线（+BUS）与输入负母线（-BUS）之间串联第一电容和第二电容，第一电容和第二电容连接于第五节点（N）。第一开关管、第二开关管、第三开关管、第四开关管依次串联在第一电容和第二电容之间。第一开关管和第二开关管连接于第一节点（A），第二开关管和第三开关管连接于第二节点（B），第三开关管和第四开关管连接于第三节点（C），第五开关管和第六开关管连接于第四节点（D），第五开关管通过第一电感连接第一节点，第六开关管通过第二电感连接第三节点，第二节点与第五节点相连。采用该电力电子电路，可以避免开关管结电容充放电路径长的问题。

Description

一种电力电子电路 技术领域 本发明涉及电力电子系统技术领域， 特别是涉及一种电力电子电路。 背景技术 现有电力电子电路，例如三电平逆变器包括依次串联在直流母线正、 负 端的四个开关管一一第一、 二、 三、 四开关管 Ql、 Q2、 Q3、 Q4。 每个开关 管有一路驱动控制信号。
在逆变器输出电压的正半周时， 控制第二开关管 Q2常通、 第四开关管 Q4常闭， 第一开关管 Q1和第三开关管 Q3按 SP醫互补导通并保证其死区。
在输出电压的负半周时,控制第三开关管 Q3常通、第一开关管 Q1常闭， 第四开关管 Q4和第二开关管 Q2按 SP醫互补导通并保证其死区。
现有二极管箝位三电平逆变器，对于输出电压正半周或者负半周，都存 在同一时间有 3条主要的开关管结电容充电路径。
由于其中一条充电路径涉及 3个串联的开关管， 回路路径长，第一开关 管 Q1的反并二极管反向恢复特性对第三开关管 Q3电压尖峰影响大。
发明内容 有鉴于此，本发明的目的在于提供一种电力电子电路，用于避免开关管 结电容充放电路径长的问题。
本发明提供一种电力电子电路， 包括： 第一开关管、 第二开关管、 第三 开关管、 第四开关管、 第五开关管、 第六开关管、 第一电容、 第二电容、 第一电感和第二电感；
输入正母线与输入负母线之间串联所述第一电容和所述第二电容，所述 第一电容和所述第二电容连接于第五节点；
所述第一开关管、 所述第二开关管、 所述第三开关管、 所述第四开关管 依次串联在所述第一电容和所述第二电容之间；
所述第一开关管和所述第二开关管连接于第一节点；所述第二开关管和 所述第三开关管连接于第二节点， 所述第三开关管和所述第四开关管连接 于第三节点； 所述第五开关管和所述第六开关管连接于第四节点， 所述第 五开关管通过所述第一电感连接所述第一节点； 所述第六开关管通过所述 第二电感连接所述第三节点；
所述第二节点与所述第五节点相连。
本发明提供一种控制所述电力电子电路的方法，所述方法应用于逆变器 时， 包括： 在所述逆变器的输出电压的正半周， 所述第一开关管和所述第 二开关管是互补开关状态， 所述第五开关管常通， 所述第三开关管、 所述 第四开关管和所述第六开关管常闭； 在输出电压负半周， 所述第三开关管 和所述第四开关管是互补开关状态， 所述第六开关管常通， 所述第一开关 管、 所述第二开关管和所述第五开关管常闭。
本发明提供一种控制所述电力电子电路的方法，所述方法应用于逆变器 时， 包括： 所述第二开关管与所述第三开关管保持相同状态；
在所述逆变器的输出电压的正半周，所述第一开关管和所述第二开关管 是互补开关状态， 所述第五开关管常通， 所述第四开关管和所述第六开关 管常闭；
在所述逆变器的输出电压的负半周，所述第三开关管和所述第四开关管 是互补开关状态， 所述第六开关管常通， 所述第一开关管和所述第五开关 管常闭。
本发明提供一种控制所述电力电子电路的方法，其特征在于，所述方法 应用于逆变器时， 包括： 在所述逆变器输出电压的正半周， 所述第一开关 管和所述第二开关管是互补开关状态， 所述第三开关管常通， 所述第五开 关管常通， 所述第四开关管和所述第六开关管常闭；
在所述逆变器输出电压的负半周，所述第三开关管和所述第四开关管是 互补开关状态， 所述第二开关管常通， 所述第六开关管常通， 所述第一开 关管和所述第五开关管常闭。 根据本发明提供的具体实施例， 本发明公开 了以下技术效果：
本发明实施例所述电力电子电路由于第二开关管和第三开关管的公共 节点一一第二节点始终是钳位在 N点 （第五节点） 电平， 第一开关管和第 二开关管的结电容充电和放电都在第一电容， 第一开关管， 第二开关管这 个环路内完成， 不涉及第三开关管。 而第五开关管和第六开关管的开关动 作只是工频开关周期， 即每个输出电压半周动作一次， 不参与高频切换。 因此， 本发明实施例所述电力电子电路避免开关管结电容充放电路径长的 问题。 附图说明 图 1为本发明第一实施例的电力电子电路结构图；
图 1为本发明第一实施例的电力电子电路应用于逆变器的控制逻辑图； 图 3为本发明第二实施例的电力电子电路结构图；
图 4 为本发明第二实施例的电力电子电路应用于逆变器的第一种控制 逻辑图；
图 5 为本发明第二实施例的电力电子电路应用于逆变器的第二种控制 逻辑图；
图 6 为本发明第二实施例的电力电子电路应用于逆变器的第三种控制 逻辑图。
图 7为本发明第三实施例的电力电子电路结构图；
图 8为本发明第四实施例的电力电子电路结构图。 具体实施方式 为使本发明的上述目的、 特征和优点能够更加明显易懂， 下面结合附 图和具体实施方式对本发明作进一步详细的说明。
有鉴于此，本发明的目的在于提供一种电力电子电路，用于避免开关管 结电容充放电路径长的问题。
参见图 1 , 该图为本发明第一实施例的电力电子电路结构图。
本发明第一实施例所述电力电子电路， 包括： 第一开关管 Ql、 第二开 关管 Q2、第三开关管 Q3、第四开关管 Q4、第五开关管 Q5和第六开关管 Q6 , 以及第一电感 L1和第二电感 L2。 第一开关管 Q1连接输入正母线（具体可以是图 1中的直流母线的正端 +BUS )和第一节点 A; 第二开关管 Q2连接第一节点 A和第二节点 B; 第三 开关管 Q3连接第二节点 B和第三节点 C;第四开关管 Q4连接第三节点 C和 输入负母线（具体可以是图 1 中的直流母线的负端 -BUS ); 第五开关管 Q5 连接第四节点 D, 通过第一电感 L1连接第一节点 A; 第六开关管 Q6连接第 四节点 D, 通过第二电感 L2连接第三节点 C。
直流母线的正端 +BUS 与直流母线的负端 -BUS 之间串联有第一电容 C1 和第二电容 C2 , 第一电容 C1和第二电容 C2的公共节点为第五节点 N (即 直流母线中点 ); 所述第二节点 B与所述第五节点 N相连。
所述第一开关管 Ql、 第二开关管 Q2、 第三开关管 Q3、 第四开关管 Q4、 第五开关管 Q5和第六开关管 Q6包括 IGBT管或 M0S管或 SCR管（晶闸管 ), 所述第四节点还可以连接有输出滤波电容 C 3。
当第一开关管 Ql、 第二开关管 Q2、 第三开关管 Q3、 第四开关管 Q4、 第 五开关管 Q5和第六开关管 Q6为 M0S管时， 所述第一开关管 Q1源极和所述 第二开关管 Q2漏极连接于第一节点； 所述第二开关管 Q2源极和所述第三 开关管 Q3漏极连接于第二节点， 所述第三开关管 Q3源极和所述第四开关 管 Q4漏极连接于第三节点； 所述第五开关管 Q5源极和所述第六开关管 Q6 漏极连接于第四节点。
当第一开关管 Ql、 第二开关管 Q2、 第三开关管 Q3、 第四开关管 Q4、 第 五开关管 Q5和第六开关管 Q6为 IGBT管时， 所述第一开关管 Q1发射极和 所述第二开关管 Q2集电极连接于第一节点； 所述第二开关管 Q2发射极和 所述第三开关管 Q3集电极连接于第二节点， 所述第三开关管 Q3发射极和 所述第四开关管 Q4集电极连接于第三节点； 所述第五开关管 Q5发射极和 所述第六开关管 Q6集电极连接于第四节点。
当第一开关管 Ql、 第二开关管 Q2、 第三开关管 Q3、 第四开关管 Q4、 第 五开关管 Q5和第六开关管 Q6为 SCR管时， 所述第一开关管 Q1阴极和所述 第二开关管 Q2阳极连接于第一节点； 所述第二开关管 Q2 阴极和所述第三 开关管 Q3阳极连接于第二节点， 所述第三开关管 Q3阴极和所述第四开关 管 Q4阳极连接于第三节点； 所述第五开关管 Q5阴极和所述第六开关管 Q6 阳极连接于第四节点。
进一步， 所述第一开关管 Q1可以反并联第一二极管 D1 , 所述第二开关 管 Q2反并联第二二极管 D2 , 所述第三开关管 Q3反并联第三二极管 D3 , 所 述第四开关管 Q4反并联第四二极管 D4。
当第一开关管 Ql、 第二开关管 Q2、 第三开关管 Q3、 第四开关管 Q4、 第 五开关管 Q5和第六开关管 Q6为 M0S管时， 所述第一开关管的源极和漏极 间可以反并联第一二极管， 所述第二开关管源极和漏极间反并联第二二极 管， 所述第三开关管源极和漏极间反并联第三二极管， 所述第四开关管源 极和漏极间反并联第四二极管。
当第一开关管 Ql、 第二开关管 Q2、 第三开关管 Q3、 第四开关管 Q4、 第 五开关管 Q5和第六开关管 Q6为 IGBT管时， 所述第一开关管的发射极和集 电极间可以反并联第一二极管， 所述第二开关管发射极和集电极间反并联 第二二极管， 所述第三开关管发射极和集电极间反并联第三二极管， 所述 第四开关管发射极和集电极间反并联第四二极管。
当第一开关管 Ql、 第二开关管 Q2、 第三开关管 Q3、 第四开关管 Q4、 第 五开关管 Q5和第六开关管 Q6为 SCR管时， 所述第一开关管的阴极和阳极 间可以反并联第一二极管， 所述第二开关管阴极和阳极间反并联第二二极 管， 所述第三开关管阴极和阳极间反并联第三二极管， 所述第四开关管阴 极和阳极间反并联第四二极管。
本发明第一实施例所述电力电子电路由于第二开关管 Q2和第三开关管 Q3的公共节点一一第二节点 B始终是钳位在 N点 （第五节点） 电平， 第一 开关管 Q1和第二开关管 Q2的结电容充电和放电都在第一电容 Cl、 第一开 关管 Q1和第二开关管 Q2这个环路内完成， 不涉及第三开关管 Q3。 而第五 开关管 Q5和第六开关管 Q6的开关动作只是工频开关周期， 即每个输出电 压半周动作一次， 不参与高频切换。 因此， 本发明第一实施例所述电力电 子电路避免开关管结电容充放电路径长的问题。
本发明第一实施例所述电力电子电路由于第一开关管 Ql、 第二开关管 Q2、 第三开关管 Q3和第四开关管 Q4都有一条放电路径， 因此， 第一开关 管 Q1与第二开关管 Q2之间， 或者第三开关管 Q3与第四开关管 Q4之间的 电压是均分的。 本发明第一实施例所述电力电子电路可以应用于逆变器中，将母线中点 (即第五节点） 与第四节点之间连接交流负载。
本发明第一实施例所述电力电子电路可以应用于充电器中，将母线中点 (即第五节点） 与第四节点之间连接充电电池。 点 （即第五节点）与第四节点之间连接升压电路的输入电源。
参见图 2 ,该图为本发明第一实施例的电力电子电路应用于逆变器的控 制逻辑图。
一种控制第一实施例的电力电子电路的方法， 所述方法应用于逆变器 时， 包括： 在逆变器的输出电压（更准确的说是指输出滤波电容 C3上的电 压） 的正半周， 第一开关管 Q1和第二开关管 Q2是互补开关状态， 第五开 关管 Q5常通， 第三、 四、 六开关管 Q3、 Q4和 Q6常闭； 在逆变器的输出电 压负半周， 第三开关管 Q3和第四开关管 Q4是互补开关状态， 第六开关管 Q6常通， 第一、 二、 五开关管 Ql、 Q2和 Q5常闭。
参见图 3, 该图为本发明第二实施例的电力电子电路结构图。
本发明第二实施例的电力电子电路相对第一实施例的区别在于，所述第 一电感 L1和第二电感 L2耦合在一起。
本发明第二实施例的电力电子电路的第一电感 L1和第二电感 L2为耦合 在一起的结构。
参见图 4 ,该图为本发明第二实施例的电力电子电路应用于逆变器的第 一种控制逻辑图。
本发明第二实施例的电力电子电路应用于逆变器的第一种控制逻辑即 控制第二实施例的电力电子电路的方法， 所述方法应用于逆变器时第一种 控制逻辑， 与图 2所示的控制逻辑相同。
本发明第二实施例的电力电子电路应用于逆变器时的第一种控制逻辑： 在逆变器的输出电压的正半周， 第一开关管 Q1和第二开关管 Q2是互补开 关状态， 第五开关管 Q5常通， 第三、 四、 六开关管 Q3、 Q4和 Q6常闭； 在 逆变器的输出电压负半周， 第三开关管 Q3和第四开关管 Q4是互补开关状 态， 第六开关管 Q6常通， 第一、 二、 五开关管 Ql、 Q2和 Q5常闭。
参见图 5 ,该图为本发明第二实施例的电力电子电路应用于逆变器的第 二种控制逻辑图。
本发明第二实施例的电力电子电路应用于逆变器的第二种控制逻辑与 图 4 所示的第一种控制逻辑的区别在于， 第二开关管和第三开关管釆用相 同的驱动控制信号。
本发明第二实施例的电力电子电路应用于逆变器的第二种控制逻辑即 控制第二实施例的电力电子电路的方法， 所述方法应用于逆变器时第二种 控制逻辑， 具体为：
第二开关管 Q2与第三开关管 Q3保持相同状态；
在逆变器的输出电压的正半周，第一开关管 Q1和第二开关管 Q2是互补 开关状态， 第五开关管 Q5常通， 第四开关管 Q4和第六开关管 Q6常闭； 在逆变器的输出电压的负半周，第三开关管 Q3和第四开关管 Q4是互补 开关状态， 第六开关管 Q6常通， 第一开关管 Q1和第五开关管 Q5常闭。
本发明第二实施例的电力电子电路应用于逆变器的第二种控制逻辑由 于使用了 5个驱动信号， 相对图 4所示的第一种控制逻辑减小了一个驱动 信号， 因此节约了一路控制资源。
本发明第二实施例所述电力电子电路应用于逆变器的第二种控制逻辑， 由于第一电感 L1和第二电感 L2的耦合作用， 在电感电流正向续流时， 有 两路续流路经， 一路是经第二开关管 Q2至第一电感 Ll、 第五开关管 Q5、 第三电容 第二开关管进行续流， 另一路是经第三开关管 Q3至第二电感 L2、 第六开关管 Q6、 第三电容 第三开关管 Q3进行续流， 降低了线路阻 抗。 因此， 第二控制逻辑相对第一控制逻辑效率高。
参见图 6 ,该图为本发明第二实施例的电力电子电路应用于逆变器的第 三种控制逻辑图。
本发明第二实施例的电力电子电路应用于逆变器的第三种控制逻辑与 图 4所示的第一种控制逻辑的区别在于， 第三开关管的驱动控制信号不同。
本发明第二实施例的电力电子电路应用于逆变器的第三种控制逻辑即 控制第二实施例的电力电子电路的方法， 所述方法应用于逆变器时第三种 控制逻辑， 具体为：
在逆变器的输出电压的正半周，第一开关管 Q1和第二开关管 Q2是互补 开关状态， 第三开关管 Q3常通， 第五开关管 Q5常通， 第四开关管 Q4和第 六开关管 Q6常闭；
在输出电压的负半周，第三开关管 Q3和第四开关管 Q4是互补开关状态， 第二开关管 Q2常通， 第六开关管 Q6常通， 第一开关管 Q1和第五开关管 Q5 常闭。
由于在同一时间段内，第三控制逻辑相对第二控制逻辑减少了开关管的 动作次数， 节省了第二开关管和第三开关管的开关损耗。
第三控制逻辑相对第一、 二控制逻辑， 不但在续流时的线路阻抗低， 续 流线路也没有开关损耗。
本发明第二实施例所述电力电子电路可以应用于逆变器中，所述电力电 子电路还包括： 所述母线中点即第五节点 N与第四节点 D之间连接交流负 载。
本发明第二实施例所述电力电子电路可以应用于充电器中，所述电力电 子电路还包括： 所述母线中点即第五节点 N与第四节点之间连接充电电池。 电子电路还包括： 所述母线中点即第五节点 N与第四节点之间连接升压电 路的输入电源。
参见图 7和图 8 , 图 7为本发明第三实施例的电力电子电路结构图； 图 8为本发明第四实施例的电力电子电路结构图。
本发明第三实施例的电力电子电路是在第二实施例的基础上，增加了两 个二极管——第七二极管 D7和第八二极管 D8。
所述第七二极管 D7的阳极连接所述第一电感 L1与第五开关管 Q5的公 共端， 所述第七二极管 D7的阴极连接输入正母线（具体可以为图 7所示的 直流母线的正端 +BUS );
所述第八二极管 D8的阳极连接输入负母线（具体可以为图 7所示的直 流母线的负端 -BUS ), 所述第八二极管 D8的阴极连接所述第二电感 L2与第 六开关管 Q6的公共端。
由于本发明第三实施例的电力电子电路是在第二实施例的基础上，增加 了两个二极管——第七二极管 D7 和第八二极管 D8 , 用于保护第五开关管 Q5和第六开关管 Q6。
本发明第三实施例的电力电子电路应用于逆变器的控制逻辑，可以与第 二实施例应用于逆变器的控制逻辑相同。
本发明第四实施例的电力电子电路是在第一实施例的基础上，增加了两 个二极管——第七二极管 D7和第八二极管 D8。
所述第七二极管 D7的阳极连接所述第一电感 L1与第五开关管 Q5的公 共端， 所述第七二极管 D7的阴极连接输入正母线（具体可以为图 7所示的 直流母线的正端 +BUS );
所述第八二极管 D8的阳极连接输入负母线（具体可以为图 7所示的直 流母线的负端 -BUS ), 所述第八二极管 D8的阴极连接所述第二电感 L2与第 六开关管 Q6的公共端。
由于本发明第四实施例的电力电子电路是在第一实施例的基础上，增加 了两个二极管——第七二极管 D7 和第八二极管 D8 , 用于保护第五开关管 Q5和第六开关管 Q6。
本发明第四实施例的电力电子电路应用于逆变器的控制逻辑，可以与第 一实施例应用于逆变器的控制逻辑相同。
以上对本发明所提供的电力电子电路，进行了详细介绍，本文中应用了 用于帮助理解本发明的方法及其核心思想； 同时， 对于本领域的一般技术 人员， 依据本发明的思想， 在具体实施方式及应用范围上均会有改变之处。 综上所述， 本说明书内容不应理解为对本发明的限制。

Claims

权利要求
1、 一种电力电子电路， 其特征在于， 包括： 第一开关管、 第二开关管、 第三开关管、 第四开关管、 第五开关管、 第六开关管、 第一电容、 第二电 容、 第一电感和第二电感；
输入正母线与输入负母线之间串联所述第一电容和所述第二电容，所述 第一电容和所述第二电容连接于第五节点；
所述第一开关管、 所述第二开关管、 所述第三开关管、 所述第四开关管 依次串联在所述第一电容和所述第二电容之间；
所述第一开关管和所述第二开关管连接于第一节点；所述第二开关管和 所述第三开关管连接于第二节点， 所述第三开关管和所述第四开关管连接 于第三节点； 所述第五开关管和所述第六开关管连接于第四节点， 所述第 五开关管通过所述第一电感连接所述第一节点； 所述第六开关管通过所述 第二电感连接所述第三节点；
所述第二节点与所述第五节点相连。
1、 根据权利要求 1所述的电力电子电路， 其特征在于， 所述第一电感 和所述第二电感耦合在一起。
3、 根据权利要求 1或 2所述的电力电子电路， 其特征在于， 所述第一 开关管反并联第一二极管， 所述第二开关管反并联第二二极管， 所述第三 开关管反并联第三二极管， 所述第四开关管反并联第四二极管。
4、 根据权利要求 1或 2所述的电力电子电路， 其特征在于， 所述第四 节点连接滤波电容。
5、 根据权利要求 1或 2所述的电力电子电路， 其特征在于， 所述电力 电子电路进一步包括第七二极管和第八二极管；
所述第七二极管的阳极连接所述第一电感与第五开关管的公共端，所述 第七二极管的阴极连接所述输入正母线；
所述第八二极管的阳极连接输入负母线，所述第八二极管的阴极连接所 述第二电感与所述第六开关管的公共端。
6、 根据权利要求 1或 2所述的电力电子电路， 其特征在于， 应用于逆 变器中， 所述电力电子电路还包括： 所述第五节点与所述第四节点之间连 接的交流负载。
7、 根据权利要求 1或 2所述的电力电子电路， 其特征在于， 应用于充 电器中， 所述电力电子电路还包括： 所述第五节点与所述第四节点之间连 接的充电电池。
8、 根据权利要求 1或 2所述的电力电子电路， 其特征在于， 应用于升 压电路中， 所述电力电子电路还包括： 所述第五节点与所述第四节点之间 连接的输入电源。
9、 根据权利要求 1或 2所述的电力电子电路， 其特征在于， 所述第一 开关管、 所述第二开关管、 所述第三开关管、 所述第四开关管、 所述第五 开关管和所述第六开关管包括 IGBT管或 M0S管或 SCR管。
10、一种控制权利要求 1或 2所述电力电子电路的方法，所述方法应用 于逆变器时， 包括： 在所述逆变器的输出电压的正半周， 所述第一开关管 和所述第二开关管是互补开关状态， 所述第五开关管常通， 所述第三开关 管、 所述第四开关管和所述第六开关管常闭； 在输出电压负半周， 所述第 三开关管和所述第四开关管是互补开关状态， 所述第六开关管常通， 所述 第一开关管、 所述第二开关管和所述第五开关管常闭。
11、 一种控制权利要求 2所述电力电子电路的方法， 其特征在于， 所述 方法应用于逆变器时， 包括： 所述第二开关管与所述第三开关管保持相同 状态；
在所述逆变器的输出电压的正半周，所述第一开关管和所述第二开关管 是互补开关状态， 所述第五开关管常通， 所述第四开关管和所述第六开关 管常闭；
在所述逆变器的输出电压的负半周，所述第三开关管和所述第四开关管 是互补开关状态， 所述第六开关管常通， 所述第一开关管和所述第五开关 管常闭。
12、 一种控制权利要求 2所述电力电子电路的方法， 其特征在于， 所述 方法应用于逆变器时， 包括： 在所述逆变器输出电压的正半周， 所述第一 开关管和所述第二开关管是互补开关状态， 所述第三开关管常通， 所述第 五开关管常通， 所述第四开关管和所述第六开关管常闭；
在所述逆变器输出电压的负半周，所述第三开关管和所述第四开关管是 互补开关状态， 所述第二开关管常通， 所述第六开关管常通， 所述第一开 关管和所述第五开关管常闭。
PCT/CN2012/086364 2012-05-25 2012-12-11 一种电力电子电路 WO2013174127A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP12866404.2A EP2698911B1 (en) 2012-05-25 2012-12-11 Power electronic circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201210166619.0A CN102694479B (zh) 2012-05-25 2012-05-25 一种电力电子电路
CN201210166619.0 2012-05-25

Publications (1)

Publication Number Publication Date
WO2013174127A1 true WO2013174127A1 (zh) 2013-11-28

Family

ID=46859788

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2012/086364 WO2013174127A1 (zh) 2012-05-25 2012-12-11 一种电力电子电路

Country Status (3)

Country Link
EP (1) EP2698911B1 (zh)
CN (1) CN102694479B (zh)
WO (1) WO2013174127A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102694479B (zh) * 2012-05-25 2015-04-08 华为技术有限公司 一种电力电子电路
CN103023363B (zh) * 2012-11-26 2015-04-08 华为技术有限公司 一种五电平逆变器
WO2015006111A1 (en) * 2013-07-09 2015-01-15 Transphorm Inc. Multilevel inverters and their components
CN104104062B (zh) * 2014-07-25 2018-01-16 华为技术有限公司 逆变器电路的过流保护系统和方法
CN105356784B (zh) * 2015-12-08 2017-10-20 上海海事大学 一种具有直流母线电压平衡功能的并网逆变器
CN105515041B (zh) * 2015-12-08 2017-12-22 上海海事大学 为电网提供有功和无功电流支持的并网逆变器
DE102016224312A1 (de) * 2016-12-07 2018-06-07 Siemens Aktiengesellschaft Hocheffizienter Stromrichter für dreiphasige Systeme
CN107154745B (zh) * 2017-06-02 2019-12-13 华为技术有限公司 多电平电路、三相多电平电路及控制方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102005958A (zh) * 2010-11-25 2011-04-06 河北工业大学 一种光伏并网三电平逆变器
CN102035420A (zh) * 2009-09-25 2011-04-27 富士电机控股株式会社 五级转换器
CN102075106A (zh) * 2009-11-16 2011-05-25 通用电气公司 多电平转换器操作
CN102694479A (zh) * 2012-05-25 2012-09-26 华为技术有限公司 一种电力电子电路
JP2012253981A (ja) * 2011-06-07 2012-12-20 Fuji Electric Co Ltd ５レベル変換回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1317791B1 (de) * 2000-09-13 2006-07-26 Abb Research Ltd. Steuer- und regelverfahren für einen dreipunkt-stromrichter mit aktiven klemmschaltern sowie vorrichtung hierzu
SE517427C2 (sv) * 2000-10-11 2002-06-04 Abb Ab Förfarande, apparat, datorprogram och datorprogramprodukt för styrning av VSC-omriktare, samt en VSC-omriktare
JP3625439B2 (ja) * 2001-09-13 2005-03-02 東芝三菱電機産業システム株式会社 ３レベルインバータのゲート制御装置および方法
EP2372893B1 (en) * 2010-03-31 2012-06-27 Ce+T Multilevel inverter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102035420A (zh) * 2009-09-25 2011-04-27 富士电机控股株式会社 五级转换器
CN102075106A (zh) * 2009-11-16 2011-05-25 通用电气公司 多电平转换器操作
CN102005958A (zh) * 2010-11-25 2011-04-06 河北工业大学 一种光伏并网三电平逆变器
JP2012253981A (ja) * 2011-06-07 2012-12-20 Fuji Electric Co Ltd ５レベル変換回路
CN102694479A (zh) * 2012-05-25 2012-09-26 华为技术有限公司 一种电力电子电路

Also Published As

Publication number Publication date
EP2698911A4 (en) 2015-01-21
EP2698911B1 (en) 2019-08-21
CN102694479A (zh) 2012-09-26
CN102694479B (zh) 2015-04-08
EP2698911A1 (en) 2014-02-19

Similar Documents

Publication Publication Date Title
WO2013174127A1 (zh) 一种电力电子电路
CN102075110B (zh) 使用矩阵转换器变换电感器电流的系统和方法
EP2706653A1 (en) Five-level power converter, controlling method and controlling device thereof
CN100578888C (zh) 一种不间断电源
CN103312202B (zh) 高频应用中的逆变器拓扑及其控制方法
CN212969479U (zh) 一种Heric逆变电路和Heric逆变器
CN105991021B (zh) 双向dc-dc变换器
CN104953846A (zh) 一种宽范围输入高效直流-直流变换器
CN103095134A (zh) 一种有源网络升压变换器
CN103997248A (zh) 具有高电压增益的开关耦合电感软开关单级可升压逆变器
CN106301042A (zh) 一种七电平逆变器
CN103701356A (zh) 一种双辅助谐振极型三相软开关逆变器
CN103780086A (zh) 基于耦合电感倍压结构的双输出母线型高增益变换器
CN109067226A (zh) 一种五电平升压型逆变器及其控制方法
TW201931747A (zh) 用於不斷電電源供應器的充放電平衡轉換器
CN103236796A (zh) 一种逆变器和控制逆变器的方法
CN107332456B (zh) 一种三相无源软开关逆变电路
CN112615556A (zh) 一种多电平逆变器以及多电平逆变器的控制方法
CN104967313A (zh) 一种耦合电感型三电平Zeta变换器
CN204721223U (zh) 一种宽范围输入高效直流-直流变换器
CN114665735B (zh) Anpc三电平逆变拓扑电路、控制方法及控制装置
Xie et al. A new large DC gain converter based on a switched-capacitor-inductor circuit in conjunction with fuel cell
CN102684469B (zh) 不间断电源、控制不间断电源的方法及控制装置
CN212367151U (zh) 一种逆变电路
WO2022151126A1 (zh) 一种直流变换器、控制方法、直流汇流箱及光伏发电系统

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2012866404

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12866404

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE