WO2013114853A1

WO2013114853A1 - ピーク検出回路及びピーク検出方法

Info

Publication number: WO2013114853A1
Application number: PCT/JP2013/000449
Authority: WO
Inventors: 俊樹竹内
Original assignee: 日本電気株式会社
Priority date: 2012-02-01
Filing date: 2013-01-29
Publication date: 2013-08-08
Also published as: JPWO2013114853A1

Abstract

所定の処理結果に対する複数種類のピーク検出方法に対応するピーク検出回路を提供する。入力された処理結果の極大値を検出し、ピーク検出処理を指定する制御信号に従って処理結果又は極大値を選択値として選択する。選択値と第１の記憶値との大小比較の結果の正負を示す第１の符号を出力する第１の演算部、選択値と第２の記憶値との大小比較又は第１の記憶値との加算を制御信号に従って行い、比較の結果の正負を示す第２の符号又は加算結果を出力する第２の演算部、選択値又は上記加算結果を制御信号に従って選択して第３の記憶値と大小比較し、結果の正負を示す第３の符号を出力する第３の演算部を備える。第１、第２、第３の記憶値を、制御信号及び第１、第２、第３の符号に従って更新する。

Description

ピーク検出回路及びピーク検出方法

　本発明は、所定の処理結果のピーク検出回路に関する。特に、複数のピーク検出方法に対応するピーク検出回路及びピーク検出方法に関する。

　一般に、無線通信システムにおいては、基地局側と端末側、又は、端末同士間における同期確立処理が必要である。同期確立処理では、複数の受信タイミングにおける相関演算の結果の中からピーク値（最大値）を求めることによって、最適な受信タイミングを検出し、送受信タイミングの同期を確立する必要がある。これらの相関演算処理やピーク検出処理は多くの演算量を必要とするため、専用のハードウェア回路で実現されることが多い。ハードウェア回路で実現する場合は、種々のコードとデータや、相関器と比較器等を、それぞれ共有化したりすることなどにより回路規模を小さくしたり、処理の効率的な並列化や高速化が図られる。

　一方、近年、複数の無線通信方式に１つのシステムで対応するために、ソフトウェア無線（Software Defined Radio（ＳＤＲ））技術への期待が高まっている。ただし、標準化されている種々の無線通信方式においては、上述した同期確立処理の内容は、一般的にはそれぞれ異なる。

　例えば、ＣＤＭＡ（Code Division Multiple Access。符号分割多重アクセス方式）の場合は、マルチパスが発生したときには、到達時刻の異なる受信データ信号を全て復調し、それらを合成する手法が取られる。そのため、既知の信号との相互相関演算の結果から、マルチパスの本数分に相当する、相互相関演算の結果についての複数のピークを求める必要がある。

　ＯＦＤＭ（Orthogonal Frequency Division Multiplexing。直交周波数分割多重方式）の場合は、ガードインターバル（Guard Interval。ＧＩ）長分だけ部分的に送信データが繰り返して送信される。そのため、繰り返されるデータとの自己相関演算の結果をＧＩ長分だけ、積分又は移動平均化した上で、１つのピークを求める手法が知られている。

　標準化されている種々の無線通信方式においては、３種類のピーク検出方法のいずれかで同期処理が実現されることが多い。その１つは、任意の期間の相関演算の結果データ（以降、単に「相関結果データ」という。）から最大値を１つだけ検出する、最も単純なピーク検出方法である。他の２つは、上記ＣＤＭＡやＯＦＤＭの場合のような、比較的複雑なピーク検出方法である。これら３種類のピーク検出方法の全てに効率よく対応できる処理方法が求められている。

　単一の無線通信方式の処理に高速かつ低消費電力で対応するために、特定の無線通信方式に最適化された専用のハードウェア回路を実装することにより同期処理及びピーク検出処理を実現する方法がある。しかしながら、この手法を用いて単純に複数の無線通信方式に対応するためには、無線通信方式の数だけ複数のハードウェア回路が必要となってしまい、処理回路の規模が大きくなるという問題がある。

　例えば、特許文献１には、ＣＤＭＡとＯＦＤＭを切り替え可能とし、両方の無線通信方式に１つの装置で対応できる技術が提案されている。特許文献１の図４には、ＣＤＭＡとＯＦＤＭの一方を選択して無線通信を行うことが可能な無線端末装置が示されている。特許文献１の技術は、無線通信時に、ＣＤＭＡとＯＦＤＭの双方の受信特性を測定し、符号間干渉による通信性能の低下が少なくなるように、ＣＤＭＡとＯＦＤＭのいずれかを選択して無線通信を行うものである。特許文献１の技術は、切り替えることで両方の方式に対応可能という利点がある。しかし、ＣＤＭＡ用とＯＦＤＭ用の無線通信回路にそれぞれ専用の回路を備えて切り替えて動作させているため、回路規模が大きいという問題がある。

　他の技術として、特許文献２には、ＣＤＭＡとＯＦＤＭのそれぞれの特徴を利用し、状況に応じて対応する方式を切り替えて動作させる技術が提案されている。特許文献２の図１には、移動通信装置の構成例が示されている。特許文献２の技術は、ＣＤＭＡとＯＦＤＭのそれぞれの特徴を利用して通信することで、周波数の利用効率の高い多元接続を実現する。ただし、特許文献２の技術も、両方の通信方式に対応することで周波数の利用効率は向上するものの、同期処理用の回路はそれぞれ専用の回路を個別に備えるため、特許文献１の技術と同様に、回路規模が大きいという問題がある。

特開２０１０－２３２９１９号公報　（第６－７頁、図４）特開平１０－２１０００２号公報　（第１頁、図１）

　以上のように、特許文献１、２の技術には、異なる無線通信方式、例えばＯＦＤＭ方式とＣＤＭＡ方式などに対応する処理を、１つの回路で効率よく実現することができないという課題がある。なぜなら、それぞれの通信方式に対応した処理が、その通信方式に依存しているからである。具体的には、同期処理時において相関演算の結果からピークを検出する方法が異なるため、それぞれの通信方式に対応した専用のハードウェア回路で個別にピーク検出処理を実現する必要がある。

　例えば、ＣＤＭＡでは、マルチパス発生時には、マルチパスの本数分に相当する、相互相関演算の結果についての複数のピークを求める必要がある。ＯＦＤＭの場合は、繰り返されるデータとの自己相関処理の演算結果をＧＩ長分だけ積分（または、移動平均化）した上で、１つのピークを求める手法が知られている。このように、通信方式ごとにピーク検出の処理方法が異なるため、１つの回路でピーク検出処理を効率よく実現できない、すなわち、装置全体の回路規模が大きくなるという課題がある。

　このように、特許文献１、２の技術には、ピーク検出方法が複数種類あり、その全ての方法による処理が必要とされる場合に、効率よく対応できないという課題がある。
（発明の目的）
　本発明の目的は、所定の処理結果に対する、複数種類のピーク検出方法に対応することができるピーク検出回路及びピーク検出方法を提供することにある。

　本発明のピーク検出回路は、入力値を第１の記憶値として記憶する第１の記憶部と、入力値を第２の記憶値として記憶する第２の記憶部と、入力値を第３の記憶値として記憶する第３の記憶部と、入力された処理結果の極大値を検出する極大値検出部と、処理結果についてのピーク値を検出する手法であるピーク検出処理を指定する制御信号に従って第１の選択値として選択された処理結果又は極大値の一方と、第１の記憶値との第１の差を求める第１の演算を行って、第１の差の正負を示す第１の符号を出力する第１の演算部と、第１の選択値と第２の記憶値との第２の差を求める第２の演算又は第１の選択値と第１の記憶値との第１の加算を制御信号に従って行って、第２の差の正負を示す第２の符号又は第１の加算の結果を出力する第２の演算部と、第１の選択値と第３の記憶値との第３の差を求める第３の演算を行って、第３の差の正負を示す第３の符号を出力する第３の演算部と、を備え、第１の記憶部は、制御信号及び第１の符号に従って、処理結果、極大値、第１の演算の結果又は第１の加算の結果のいずれか１つを第１の記憶値として記憶し、第２の記憶部は、制御信号、第１の符号及び第２の符号に基づいて、処理結果、極大値又は第１の記憶値のいずれか１つを第２の記憶値として記憶し、第３の記憶部は、制御信号、第２の符号及び第３の符号に基づいて、処理結果、極大値又は第２の記憶値のいずれか１つを第３の記憶値として記憶することを特徴とする。

　本発明のピーク検出方法は、処理結果についてのピーク値を検出する手法であるピーク検出処理を指定する制御信号に従って第１の選択値として選択された処理結果又は処理結果について検出された極大値の一方と、第１の記憶値との第１の差を求める第１の演算を行って、第１の差の正負を示す第１の符号を出力し、第１の選択値と第２の記憶値との第２の差を求める第２の演算又は第１の選択値と第１の記憶値との第１の加算を制御信号に従って行って、第２の差の正負を示す第２の符号又は第１の加算の結果を出力し、第１の選択値と第３の記憶値との第３の差を求める第３の演算を行って、第３の差の正負を示す第３の符号を出力し、制御信号及び第１の符号に従って、処理結果、極大値、第１の演算結果又は第１の加算の結果のいずれか１つを第１の記憶値として記憶し、制御信号、第１の符号及び第２の符号に基づいて、処理結果、極大値、又は第１の記憶値のいずれか１つを第２の記憶値として記憶し、制御信号、第２の符号及び第３の符号に基づいて、処理結果、極大値、又は第２の記憶値のいずれか１つを第３の記憶値として記憶することを特徴とする。

　本発明のピーク検出回路及びピーク検出方法には、通信システムにおける同期処理において、１つのピーク検出回路を用いて複数の通信方式における種々のピーク検出処理に柔軟に対応できるという効果がある。また、複数の通信方式に対応させて個別の処理回路を備える場合に比べて、回路規模を削減できるという効果もある。

本発明の第１の実施形態におけるピーク検出回路の全体構成を示すブロック図である。ＣＤＭＡにおけるピーク検出処理の例を示すグラフである。ＯＦＤＭにおけるピーク検出処理の例を示すグラフである。ＯＦＤＭにおけるピーク検出処理の積分処理の例を示すグラフである。ＯＦＤＭにおけるピーク検出処理の積分処理の結果の例を示すグラフである。本発明の第１の実施形態における複数のピークを並列検出する場合の動作を示すブロック図である。本発明の第１の実施形態における積分（累積、移動平均化）処理する場合の動作を示すブロック図である。本発明の第１の実施形態におけるピーク検出回路において、検出結果データの個数を３個としたときの構成を示すブロック図である。図６のピーク検出回路の、複数ピーク検出モードにおける動作を示すブロック図である。図６のピーク検出回路の、積分処理モードにおける動作を示すブロック図である。本発明の第１の実施形態におけるピーク検出回路に必須の構成を示すブロック図である。本発明の第２の実施形態におけるピーク検出回路の全体構成を示すブロック図である。本発明の第２の実施形態における複数のピークを並列検出する場合の動作を示すブロック図である。本発明の第２の実施形態における積分（累積、移動平均化）処理する場合の動作を示すブロック図である。本発明の第３の実施形態におけるピーク検出回路の全体構成を示すブロック図である。本発明の第４の実施形態におけるピーク検出回路の全体構成を示すブロック図である。

　図１から図１３を参照して、本発明の実施形態について詳細に説明する。第１の実施形態では、ピーク検出回路の、基本構成と特徴、すなわち、局所的なピーク値（極大値）の検出処理と積分（累積）処理に共有可能な加算器、符号判定器等と、その動作について詳説する。また、第２の実施形態では、極大値の検出処理と積分（累積）処理に共有可能な、極大値検出回路の例について詳説する。第３の実施形態では、複数のピークを検出する場合に、各ピーク値との比較処理をパイプライン的に順番に実施する場合の例について詳説する。最後に、第４の実施形態では、積分処理部と極大値検出部を２つの処理方法のそれぞれに対応させて備え、ピーク検出処理部のみを共有化する場合の例について詳説する。
（第１の実施形態）
　図１は、本発明の第１の実施形態である無線通信システムにおけるピーク検出回路の全体構成の例を示す。

　本実施形態のピーク検出回路２００は、入力データ制御部５０、加算器２１～２ｋ、符号判定器３１～３ｋ、レジスタ（ＦＦ（Flip Flop））４１～４ｋ、複数の選択回路１１、１２、１３、１４、極大値検出部６０を備える。

　入力データ制御部５０は、相関演算の結果が入力データとして格納されるときの格納位置を指定する。従って、入力データ制御部５０は、例えば、相関演算の結果を入力データとして格納する先のメモリのアドレスを発生するアドレス生成部であってもよい。

　加算器２１～２ｋは、選択部１４から入力された値とレジスタ４１～４ｋから入力された値を加算する。ただし、加算器２１と加算器２３～２ｋは、選択部１４からの値の符号を反転して入力し、レジスタ４１とレジスタ４３～４ｋからの値はそのまま入力し、加算する。すなわち、加算器２１と加算器２３～２ｋは、レジスタ４１とレジスタ４３～４ｋからの値から、選択部１４から入力された値を減算する。

　加算器２２は、選択部１１から入力された値とレジスタ４２から入力された値を加算する。後述のように、選択部１１からの値は、制御信号の設定により、反転された後、又はそのまま加算器２２に入力される。

　符号判定器３１～３ｋは、加算器の出力結果の符号の正負を判定する。符号判定器３１～３ｋのそれぞれの判定結果は、次段の符号判定器へも出力される。なお、次段とは、符号判定器３１から符号判定器３ｋの方向を意味する。

　レジスタ４１～４ｋは、ピーク値を記憶する。さらに、記憶されたピーク値の時間情報、例えば相関演算に使用された受信データ信号が入力された時刻の代表値等も、各ピーク値と対応させて記憶される。この各ピーク値の時間情報を記憶する記憶手段は特に限定されない。例えば、対応するピーク値を記憶するレジスタ４１～４ｋの一部の領域が、この時間情報を記憶してもよい。

　レジスタ４１～４ｋは、それぞれが記憶する値を次段のレジスタへシフトすることができる。次段へのシフトを行うか否かは、符号判定器３１～３ｋの出力の正負によって制御される。なお、次段とは、レジスタ４１からレジスタ４ｋの方向を意味する。

　選択回路１１、１２、１３、１４は、演算モード等を設定する制御信号（図示なし）に従って、入力される２つの情報のいずれかを選択し、出力する。制御信号を切り換えることによって、ピーク検出回路の内部構成を変更し、処理内容を変更することができる。極大値検出部６０は、局所的なピークを検出する。

　制御信号は、入力データ制御部５０や選択回路１１、１２、１３、１４に共通して入力される。

　選択回路１１は、制御信号により加算器２２への入力データの符号を反転するか否かを選択する符号反転／非反転選択回路である。選択回路１２は、制御信号によりレジスタ４１へ記憶させるデータを切り替える、記憶データ選択回路である。選択回路１３は、制御信号により後段の加算器への出力データを切り替える出力データ選択回路である。選択回路１４は、制御信号により入力データを極大値検出部で前処理するか否かを選択する極大値検出処理選択回路である。選択回路１１と加算器２２は、合わせて加減算器として実装されても良い。

　全ての相関結果データ（入力データ）について処理した後、最終的にレジスタ４１～４ｋのそれぞれが記憶している値Ｍａｘ　１～Ｍａｘ　ｋが、所望のピーク検出結果として出力されるピーク検出結果データである。このように、検出可能なピークの最大の個数、すなわち検出結果データの最大の個数はｋ個である。

　実際に検出するピークの個数を設定可能として、設定された個数のピークの検出に必要のない部分の回路は動作しないように、クロック及びデータのゲーティング機構等も備えてもよい。例えば、ピークを３個検出する場合には、４個目以降のピークの検出に使用される、加算器２４～２ｋ、符号判定器３４～３ｋ、レジスタ４４～４ｋは不要である。あるいは、後述の積分処理モードのときは、極大値検出部６０は使用されない。このような場合、ゲーティング機構を備えることにより、無駄な消費電力を削減することができる。

　本発明の第１の実施形態の動作について図１から図５を用いて説明する。
図２Ａ、２Ｂは、一般的な、複数の無線通信方式におけるピーク検出処理の例を示す図である。例えば、図２Ａに示すように、ＣＤＭＡなどの場合は、マルチパス発生時には到達時刻の異なる受信データ信号を全て復調し、それらを合成する手法が取られる。そのため、各時刻における受信データ信号と既知の信号との相互相関演算の結果からマルチパスの本数分に相当する複数のピークを求める必要がある。

　一方で、図２Ｂに示すように、ＯＦＤＭなどの場合は、ＧＩ長分だけ部分的に送信データが繰り返して送信されるため、各時刻における受信データと一定時間遅れた受信データとの自己相関処理の演算結果をＧＩ長分だけ積分処理した上で、１つのピークを求める必要がある。

　なお、「積分処理」とは、所定の期間（以降、「積分期間」という。）の演算結果の総和を求める処理であり、「累積処理」と呼ぶこともできる。また、後述のように、積分結果は、積分期間の異なる他の積分結果との大小の比較に用いるのみであり、その値自体は重要ではない。また、積分期間の長さは一定である。従って、積分結果を積分期間の長さで割って平均値を求め、それを積分結果の代わりに用いてもよい。そして、積分処理は積分期間を推移させて行われるので、この平均値算出処理は「移動平均処理」と呼ぶこともできる。以降、単に「積分処理」と表記した処理は、特に断りがない限り、「累積処理」又は「移動平均化処理」であってもよい。

　図３Ａ、３Ｂは、ＯＦＤＭにおける積分処理について示す図である。ＯＦＤＭでも、単体の自己相関演算の結果にはピークが存在する。ところが、図２Ｂに示したように、そのピーク値は、理想的には、ＧＩ長に相当する期間の全域に亘って一定の値となる。

　そのため、図３Ａに示すように、それぞれのタイミングを中心としてＧＩ長分だけ単体相関結果の積分処理を行う。その結果、図３Ｂに示すように、理想的には、ＧＩ長の中心にピークが現れる。そこで、ピークが現れるタイミングを検出し、例えばそのタイミングをＯＦＤＭ受信時のＦＦＴ（Fast Fourier Transform。高速フーリエ変換）処理開始タイミングとする。それにより、マルチパスに対しても受信性能の高いＦＦＴ処理、すなわち復調処理が実現可能となる。

　図１に示したような本発明におけるピーク検出回路では、例えば上記のような、複数の無線通信方式において処理内容の異なるピーク検出処理を、回路を再構成することで柔軟に対応することが可能である。

　以下、複数パスの本数分のピークを並列に検出する場合と積分処理後にピークを検出する場合とに分けて、動作を説明する。以降、複数パスの本数分のピークを並列に検出する動作状態を「複数ピーク検出モード」といい、積分処理後にピークを検出する動作状態を「積分処理モード」という。
（１）複数ピーク検出モードの動作
　図４は、図１に示したピーク検出回路２００において、図２Ａに示したような複数パス分のピークを一度に検出する、複数ピーク検出モードにおける動作を示す図である。ＣＤＭＡなどでは、マルチパス発生時に到達時間の異なる受信データ信号を全て復調（逆拡散）してそれらを合成する。このような場合は、図２Ａに示したように、タイミングの異なる、連続した相関結果データの中から、大きい方から順番に複数個のピークを検出しておく必要がある。

　そのために、複数ピーク検出モードのときは、予め、制御信号によって、選択回路１１、１２、１３、１４が以下の状態に設定される。
１）選択回路１４は極大値検出部６０の出力を選択する。

　入力データ制御部５０は、連続した相関結果データを外部のメモリから読み出すためのアドレスを順次発行する。従って、メモリから、相関結果データが順次読み出される。選択回路１４は、極大値検出部６０の出力を選択する。

　極大値検出部６０は、連続した相関結果データの中の極大値、すなわち局所的な最大値を求める。極大値検出部６０は、入力された相関結果データが前後の相関結果データより大きく極大値であると判定された場合は相関結果データをそのまま出力する。そして、入力された相関結果データが前後のいずれかより小さく極大値でないと判定された場合は、例えば”ａｌｌ　０”のような最小値を出力する。

　選択回路１４から出力されたデータは、選択回路１１、１２、１３によって機能が設定された、加算器２１～２ｋ、符号判定器３１～３ｋ、レジスタ４１～４ｋによって、以下のように処理される。
２）選択回路１１は反転入力（－）を選択する。

　選択回路１１は、図１中の反転入力（－）を選択し、出力する。
３）選択回路１２は前段からの入力を選択する。

　選択回路１２は、加算器２１、符号判定器３１側の入力を選択する。具体的には、レジスタ４１に記憶される極大値、すなわち、極大値検出部６０によって極大値であると判定された相関結果データが選択される。
４）選択回路１３は相関結果データ側を選択する。

　以上の２）から４）の設定により、加算器２１～２ｋ、符号判定器３１～３ｋ、レジスタ４１～４ｋは次のように動作する。

　加算器２１～２ｋの入力は全て符号が反転された数になるため、加算器２１～２ｋは全て減算器として動作する。すなわち、全ての加算器２１～２ｋは、各ピーク値を記憶しているレジスタ４１～４ｋの各々の値から同一の入力データ（相関結果データ）を減算するように、一度に並列動作する。このように、加算器２１～２ｋでデータを減算した結果の正負の符号を符号判定器３１～３ｋが判定する。そして、レジスタ４１～４ｋは、符号判定器３１～３ｋの結果に応じてそれぞれが記憶しているピーク値を更新する。

　従って、加算器２１～２ｋ、符号判定器３１～３ｋ及びレジスタ４１～４ｋは、それぞれｋ個分（１～ｋ）の、比較器及びピーク値記憶レジスタして動作する。さらに、前述のように、各レジスタ４１～４ｋに記憶されたピーク値の時間情報が、各ピーク値に対応させて所定の記憶手段によって記憶される。

　例えば、加算器２１では、レジスタ４１のピーク値から、次に入力された相関結果データを減算する。このとき、符号判定器３１にて減算結果が負と判定されたときは、当該相関結果データはレジスタ４１に記憶されているピーク値よりも大きい値であることを意味する。この場合は、最大ピーク値であるレジスタ４１の値は、減算結果が負になったときの相関結果データとそのタイミングに更新される。同時に、今まで最大だったレジスタ４１の値はレジスタ４２に、レジスタ４２の値はレジスタ４３に、というように、レジスタ４１～４ｋの値を一段ずつ全てシフトさせる。

　なお、図４のデータの流れは、レジスタ４１～４ｋが、加算器２１～２ｋへ入力された、反転された相関結果データを記憶するようにも読み取れるが、レジスタ４１～４ｋが実際に記憶するのは反転されていない相関結果データである。このことは、以降の実施形態においても同様である。すなわち、複数ピーク検出モードのときに、レジスタが相関結果データを記憶するときは、反転されていない相関結果データを記憶する。

　符号判定器３１にて減算結果が正と判定されたときは、レジスタ４１に記憶されているピーク値の方が当該相関結果データより大きい値であることを意味するため、レジスタ４１の値は更新されない。

　実際には、相関結果データのピーク値を更新するための上記の一連の処理を、並列に並んだ加算器２１～２ｋ、符号判定器３１～３ｋ、レジスタ４１～４ｋ　を並列動作させて、実現する。処理の結果、大きいピーク値から順番に、レジスタ４１、レジスタ４２、レジスタ４３、…、に記憶される。

　例えば、隣接した符号判定器３２、３３において、符号判定器３２の判定結果は正であるが、符号判定器３３の判定結果は負である場合を考える。その場合は、入力した相関結果データがレジスタ４２に記憶されているピーク値よりは小さいもののレジスタ４３に記憶されているピーク値よりは大きいことを示す。そのため、レジスタ４３の値は、入力された相関結果データとそのタイミングに更新され、レジスタ４３よりも後段のレジスタ４４～４ｋの値は、順に次段のレジスタ４５以降にシフトされる。なお、本実施形態ではｋ個のピーク値を求めるため、レジスタ４ｋからシフトされた値は破棄して良い。

　以上のように、各段のレジスタの値は、符号判定器３１～３ｋによる符号判定結果に従って、以下のように操作される。
（i）前段も自段も符号判定結果が正である場合は、自段のレジスタの値は非更新。
（ii）前段の符号判定結果は正で自段の符号判定結果は負である場合は、自段のレジスタの値を自段に入力された相関結果データに更新。
（iii）前段も自段も符号判定結果が負である場合は、自段のレジスタの値を前段の値からシフト。

　なお、各段のレジスタは、前段の符号判定結果が負のとき（前段に入力された相関結果データの方が前段のレジスタの値よりも大きいとき）、自段に前段のデータがシフトされてくる。そのため、後段のデータは前段のデータよりも常に小さいので、「前段の符号判定結果は負で自段の符号判定結果は正」となることはない。

　さらに、全ての段は並列動作するので、入力された、ある相関結果データに対して、複数のピーク値との並列比較が実現可能である。

　以上のような比較／更新処理を、検出対象となる全タイミング分の相関結果データに対して繰り返す。そして、最終的に、レジスタ４１～４ｋには、所望のピーク値とそのタイミングを示すピーク検出結果（ＭＡＸ　１～Ｍａｘ　ｋ）が、ピーク値の大きい順に記憶される。すなわち、最前段のレジスタ４１の値（ＭＡＸ　１）がピーク値の最大値となる。
（２）積分処理モードの動作
　図５は、図１に示したピーク検出回路２００において、図２Ｂ及び図３Ｂに示したような、積分処理後に最大ピークを検出する、積分処理モードの動作を示す。

　図３Ｂに示したように、ＯＦＤＭのＧＩ長分の積分処理を行ったときの、あるタイミングＴにおける積分結果は、「Ｔ－（０．５×ＧＩ長）～Ｔ＋（０．５×ＧＩ長）」分の相関結果データを足し合わせたものである。タイミングＴにおける積分結果は、１つ前のタイミング（Ｔ－１）の積分結果から（Ｔ－１－０．５×ＧＩ長）のタイミングの相関結果データを減算し、（Ｔ＋０．５×ＧＩ長）のタイミングの相関結果データを加算することでも求められる。本実施形態では、図５のように、漸化式（差分方程式）でも記述可能な上記の積分処理の性質を利用して、図４で示した複数パス分の比較器２つ分の減算器が、積分処理用の加算器及び減算器として使用される。

　そのために、積分処理モードのときは、予め、制御信号によって、選択回路１１、１２、１３、１４は、以下の状態に設定される。
１）選択回路１４はメモリの出力を選択する。

　本モードでは、極大値検出処理は不要なので、制御信号により選択回路１４は極大値検出部６０の出力ではなく、メモリの出力を選択するように設定される。そのため、選択回路１４は、入力した相関結果データをそのまま出力する。入力データ制御部５０は、メモリから読み出すためのアドレスを発行する。例えば、タイミングＴを中心とする相関結果データを積分する場合には、入力データ制御部５０は、（Ｔ－１－０．５×ＧＩ長）のタイミングの相関結果データと、（Ｔ＋０．５×ＧＩ長）のタイミングの相関結果データのそれぞれを記憶するメモリのアドレスを発行する。そして、次のタイミング（Ｔ＋１）では、それぞれ１ずつ加算したアドレスを発行することで、連続してメモリから相関結果データを読み出す。

　選択回路１４から出力されたデータは、選択回路１１、１２、１３によって機能が設定された、加算器２１～２３、符号判定器３１～３３、レジスタ４１～４３によって、以下のように処理される。
２）選択回路１１は非反転入力（＋）を選択する。

　選択回路１１は、図５中の非反転入力（＋）を選択し、出力する。
３）選択回路１２は後段からの入力を選択する。

　選択回路１２を後段からの入力を選択する。具体的には、レジスタ４１に記憶される積分結果、すなわち加算器２２の出力を選択する。なお、後述のように、加算器２１の出力を中間データとしてレジスタ４１に記憶させるために、一時的に、選択回路１２は加算器２１の出力を選択してもよい。あるいは、選択回路１２とは別の経路で、加算器２１の出力をレジスタ４１に出力し、記憶させてもよい。
４）選択回路１３は加算器２２からの入力を選択する。

　選択回路１３は、加算器２２からの入力、すなわち積分結果データを選択する。

　以上の２）から４）の設定により、加算器２１及び加算器２２は、それぞれ積分処理用の減算器及び加算器として動作する。また、レジスタ４１は、各タイミングにおける積分結果データを記憶する。

　後段の加算器２３、符号判定器３３、レジスタ４３は、図４の場合と同様に、最大ピーク検出処理のための比較器とピーク値記憶レジスタとして動作する。ただし、加算器２３の入力データは、図４の場合とは異なり、読み出した相関結果データではなく加算器２２からの積分結果データである。

　例えば、タイミングＴにおける積分処理を行うため、（Ｔ－１－０．５×ＧＩ長）のタイミングの相関結果データが入力された場合について説明する。

　加算器２１では、レジスタ４１に記憶されているタイミング（Ｔ－１）の積分結果データから（Ｔ－１－０．５×ＧＩ長）のタイミングの相関結果データを減算し、中間データとしてレジスタ４１に書き戻す。このとき、一時的に、選択回路１２はレジスタ４１の出力を選択する。

　加算器２２ではレジスタ４１に記憶されている中間データに、次に入力した（Ｔ＋０．５×ＧＩ長）のタイミングの相関結果データを加算する。なお、レジスタ４１に記憶されている中間データは、図示されていない所定の経路、例えばレジスタ４１とレジスタ４２の出力を選択する選択回路を通して加算器２２に入力するなどによって、加算器２２へ入力される。

　以上の演算によって、タイミングＴにおける積分結果が求められる。そして、この積分結果データは、選択回路１３を経由して後段の加算器２３側に転送される。また、同時に、積分結果データは、次のタイミング（Ｔ＋１）の積分処理のために、選択回路１２を経由して、レジスタ４１にも記憶される。従って、レジスタ４１の記憶内容は、上記の中間データと最終の積分結果とで、時間的に交互に変化する。

　後段の加算器２３では、図４の場合と同様、レジスタ４３に記憶されたピーク値から、次に入力したタイミングの積分結果データを減算する。このとき、符号判定器３３にて減算結果が負と判定されたときは、当該積分結果データはレジスタ４３に記憶されているピーク値よりも大きい値であることを意味する。そのため、最大ピーク値であるレジスタ４３の値は、当該積分結果データとそのタイミングに更新される。

　符号判定器３３にて減算結果が正と判定されたときは、レジスタ４３に記憶されているピーク値の方が当該積分結果データより大きい値であることを意味するため、レジスタ４３の値は更新されない。

　以上のように、制御信号を用いて各選択回路１１、１２、１３、１４を制御することで、一部の加算器とレジスタは、複数ピーク検出モードと積分処理モードとで、その機能が変化する。すなわち、複数ピーク検出モードで複数パスの本数分の比較器２つ分として使用される、加算器２１、加算器２２、レジスタ４１は、積分処理モードではそれぞれ積分処理用の減算器、加算器、積分結果記憶レジスタとして使用される。後段の加算器２３、符号判定器３３、レジスタ４３は、複数ピーク検出モードのときと同様に、ピーク検出のための比較器とピーク値記憶レジスタして動作する。

　このように、積分処理を行った後、比較／更新処理を、検出対象となる全タイミング分の相関結果データに対して繰り返す。その結果、最終的に、レジスタ４３に所望のピーク検出結果（ＭＡＸ）が記憶される。すなわち、積分処理後の最大ピーク値とそのタイミングが取得できる。
（第１の実施形態の効果）
　以上のように、本実施形態のピーク検出回路は、内部に種々の選択回路を備えることによって、共通の演算器を、異なる通信方式に対応した処理用回路として再構成することができる。すなわち、モード設定を行う制御信号の値に応じて、共通の回路を再構成することができる。例えば、共通の加算器２１、２２やレジスタ４１等が、複数のピークを求めるピーク検出処理のための比較器及びピーク値記憶レジスタとして動作するように設定することができる。あるいは、ＯＦＤＭ等の無線通信方式で必要となる積分処理のための減算器又は加算器及び積分結果記憶レジスタとして動作するように設定することもできる。このように、再構成のための選択回路１１、１２、１３、１４を備えることによって、共通の回路を複数の処理で兼用することができる。

　従って、１つの回路で、ＣＤＭＡやＯＦＤＭなど異なる通信方式間で異なる種々のピーク検出処理に柔軟に対応することができ、また、より少ない回路規模で複数の通信方式に対応することができる。

　そして、選択回路のような、小規模の回路オーバヘッドで演算器を複数の処理に共有化できるため、それぞれの手法を個別の回路を用いて実現した場合に比べて回路規模が削減される。

　なお、標準化されている種々の無線通信方式においては、任意のタイミング期間の相関結果データから最大値を１つだけ検出する最も単純なピーク検出方法と、上記ＣＤＭＡやＯＦＤＭの場合のような少し複雑なピーク検出方法の、合わせて３種類のピーク検出方法のいずれかで同期処理が実現されることが多いため、本発明のピーク検出回路を用いることによって、極めて多様なピーク検出方法に効率よく対応することができる。
（第１の実施形態の最小構成）
　上記の説明から理解できるように、本実施形態のピーク検出回路が備えるべき最小の構成は、加算器、符号判定器、レジスタからなる段ごとの処理回路が３組と、選択回路が４個、極大値検出部である。メモリ用のアドレスを発生する入力データ制御部は外部に備えられてもよい。図６は、本実施形態のピーク検出回路において、検出結果データの個数ｋを３個としたときのピーク検出回路２１０の構成を示すブロックである。図７Ａ、７Ｂは、それぞれ、複数ピーク検出モード、積分処理モードにおけるピーク検出回路２１０の動作を示すブロック図である。ピーク検出回路２１０の動作は、図１においてｋ＝３とした場合であるので、説明は省略する。

　なお、図１、４、５、６では、データの選択、データの加減算、演算結果の符号の判定など、基本的な機能を司るブロックが個々に明示されている。しかし、実際には、選択回路、加算器、符号判定器をすべて個別に明示的に設ける必要はない。近年、よく用いられるＨＤＬ（Hardware Description Language）を用いた回路設計では、機能の定義のみによる回路設計が可能で、回路の具体的構成の明示までは必要がない、いわゆる動作記述等を用いた抽象的な回路記述が可能である。

　ＨＤＬを用いた設計を行って回路を合成した場合、図１、４、５、６における選択回路、加算器、符号判定器に、厳密に対応する回路は必ずしも生成されない。

　以上を考慮すると、本実施形態の必須の構成は、図８に示すピーク検出回路２２０となる。すなわち、選択回路は明示的には備えず、また、加算器と符号判定器とで実現可能な加算機能及び比較機能は、演算部として抽象化可能される。

　図８の構成を以下に説明する。ピーク検出回路２２０は、演算部１０１、１０２、１０３、レジスタ１０４、４２、４３を備える。

　演算部１０１は、選択部１４、加算器２１、符号判定器３１を統合した機能を備える。すなわち、演算部２５は、入力データ又は極大値検出部６０の出力データを制御信号によって選択し、選択したデータをレジスタ１０４からの値から減算し、さらに減算結果の符号を出力する。

　演算部１０２は、選択部１１、１４、加算器２２、符号判定器３２を統合した機能を備える。すなわち、演算部１０２は、入力データ又は極大値検出部の出力を制御信号によって選択し、選択したデータとレジスタ４２からの値との演算を行う。この演算は、レジスタ４２から値からの、選択したデータの減算、又はレジスタ４２からの値と選択したデータの加算であり、その選択は、制御信号に従って行われる。そして、その演算結果の符号を出力する。

　演算部１０３は、選択部１３、１４、加算器２３、符号判定器３３を統合した機能を備える。すなわち、演算部１０３は、入力データ、極大値検出部６０の出力、又は演算部１０２の演算結果を制御信号によって選択し、選択したデータをレジスタ４３からの値から減算し、さらに減算結果の符号を出力する。

　レジスタ１０４、４２、４３の記憶値の更新については、図１、６の構成の場合と同じであるので、説明は省略する。

　また、本実施形態では、処理対象のデータは、通信における同期処理の相関演算の結果のデータ（相関結果データ）であるものとした。しかし、処理対象のデータの内容や属性は、本実施形態のピーク検出回路の動作には依存しない。従って、本実施形態は、一般の処理の結果のデータについて、次のような２種類の処理を行う場合に適用可能である。

　適用可能な第１の処理は、所定の処理結果について、ある期間内のピークを求める処理で、本実施形態の「複数ピーク検出処理」に対応するものである。適用可能な第２の処理は、所定の処理結果について、ある期間に亘る積分（累積、移動平均化）及び積分結果の最大値を求める処理であり、本実施形態の「積分処理」に対応するものである。

　なお、本実施形態における各選択回路の選択内容の組み合わせを変更し、上記以外の処理に適用することも可能である。
（第２の実施形態）
　図９は、本発明の第２の実施形態のピーク検出回路のブロック構成を示す。本実施形態では、特に、極大値検出処理と積分処理において共有可能な極大値検出部の具体的構成を示す。

　第２の実施形態におけるピーク検出回路２０１は、入力データ制御部５１、極大値検出部６１、ピーク検出部６２を備える。

　ピーク検出部６２は、マルチパスの本数分のピークと比較するための加算器２３～２ｋ＋２、符号判定器３３～３ｋ＋２、ピーク値とそのタイミングを記憶するためのレジスタ４３～４ｋ＋２を備える。なお、全ての相関結果データ（入力データ）について処理した後、最終的にレジスタ４３～４ｋ＋２のそれぞれに記憶されている値Ｍａｘ　１～Ｍａｘ　Ｋが、所望のピーク（タイミング）検出結果として出力されるピーク検出結果データである。このように、第２の実施形態では、ｋ個のピーク検出結果データは、レジスタ４３～４ｋ＋２に記憶される。第２の実施形態には、第１の実施形態では備えられていた加算器２１、２２、符号判定器３１、３２、レジスタ４１、４２を備えない。第１の実施形態では加算器２１、２２、符号判定器３１、３２、レジスタ４１、４２によって処理されるピーク検出機能は、第２の実施形態では加算器２３、２４、符号判定器３３、３４、レジスタ４３、４４によって処理される。また、第１の実施形態では加算器２１、２２、符号判定器３１、３２、レジスタ４１、４２によって処理される積分機能は、第２の実施形態では極大値検出部６１によって処理される。

　図９では、ピーク検出部６２の内部に、ＣＤＭＡ等を想定して一度に検出する必要のある複数のピーク数ｋに対応して、ｋ個分の回路が並列に実装されている。複数のピークを検出する必要がない場合は、第２の実施形態の場合において、１並列（Ｋ＝１）、すなわち、実際には並列処理は行わない形態であっても何ら問題はない。

　なお、ピーク検出部６２は最大ｋ個までの複数のピークを検出可能であるが、動作時に実際に検出するピークの個数ｋを設定可能とし、必要がない部分の回路は動作しないように、クロック及びデータのゲーティング機構等を備えてもよい。ゲーティング機構を備えることにより、無駄な消費電力を削減することができる。

　極大値検出部６１は、加算器７１、７２、符号判定器８１、８２、レジスタ（ＦＦ）９１、９２、選択回路１５、１６、１７、１８、１９、論理積（ＡＮＤ）回路２０を備える。

　第２の実施形態に特有の構成は、極大値検出部６１が複数ピーク検出モードで動作するのか、積分処理モードで動作するのかを選択できる選択回路１５、１６、１７、１８を備えている点である。この選択は、極大値検出部６１にモードを設定する制御信号を入力することにより実現される。なお、制御信号は図示されていないが、入力データ制御部５１や選択回路１５、１６、１７、１８に共通して接続されている。選択回路１９は、後述のように、積分処理モードにおいて、レジスタ９２に記憶させるデータを選択するために用いられる選択回路であり、制御信号には制御されない。

　加算器７１、７２及び符号判定器８１、８２は、極大値判定処理又は積分処理に用いられる。レジスタ９１、９２は、入力する相関結果データや積分結果データを記憶する。

　選択回路１５は、制御信号により極大値検出部６１内を再構成するための、入力相関結果データの符号を切り替える符号反転／非反転選択回路である。選択回路１６は、加算器７１への入力データを切り替える入力データ選択回路である。選択回路１７は、レジスタ９２への出力データを切り替える記憶データ選択回路である。選択回路１８は、ピーク検出部への出力データを切り替える出力データ選択回路である。後述のように、選択回路１８は、極大値又は積分結果データを選択してピーク検出部６２へ出力する。選択回路１８は、極大値を選択したときは図１における選択回路１４に相当する。選択回路１８は、積分結果データを選択したときは、それを後段の加算器２３へ出力するという意味で、図１における選択回路１３に相当する。

　ＡＮＤ回路２０は、レジスタ９１が保持する値が極大値であるか否かに応じて、相関結果データの出力値をマスクする。極大値であるか否かは、符号判定器８１、８２の出力に基づき出力される極大値検出信号ｍａｘによって示される。例えば、ＡＮＤ回路２０は、一方の入力端子に入力された値が極大値のときは、他方の入力、すなわち極大値検出信号ｍａｘは最大値（”ａｌｌ　１”等）に設定され、極大値をそのまま出力する。ＡＮＤ回路２０は、一方の入力端子に入力された値が極大値でないときは、極大値検出信号ｍａｘは最小値（”ａｌｌ　０”等）に設定され、最小値を出力する。なお、選択回路１５と加算器７２を合わせて加減算器として実装されていてもよい。

　第２の実施形態の動作について、図９から図１１を用いて説明する。第２の実施形態でも、第１の実施形態と同様に、複数の無線通信方式に対応するために、３種類のピーク検出方法に対応する。第１のピーク検出方法は、最大値を１つ検出する最も単純なピーク検出手法である。第２のピーク検出方法は、ＣＤＭＡのような複数のマルチパスタイミングを一度に検出する複数ピーク検出手法であり、第１の実施形態のおける「複数ピーク検出モード」の処理に対応する。第３のピーク検出方法は、ＯＦＤＭのような積分処理を実施してから１つのピークを検出する手法であり、第１の実施形態のおける「積分処理モード」の処理に対応する。これらの全ての方法に対応できるように、ピーク検出回路２０１内の極大値検出部６１の各選択回路１５、１６、１７、１８を制御して再構成する。第１のピーク検出方法は、第２のピーク検出方法を用いて複数のピークを検出し、それらのピークの中の最大値を求める、あるいは第２のピーク検出方法による処理の途中で、最も大きいピーク値を残す等の方法で対応可能である。すなわち、第１のピーク検出方法は、複数ピーク検出モードにおいて、ｋ＝１とすることにより対応可能である。

　従って、以下では、複数ピーク検出モードと積分処理モードの２つのモードについて、動作を説明する。
（１）複数ピーク検出モードの動作
　図１０は、図９に示したピーク検出回路２０１において、第１の実施形態と同様、図２Ａに示したような複数パスの本数分のピークを一度に検出する場合の動作例を示す図である。この手法は、ＣＤＭＡ等でよく用いられる。

　複数ピーク検出モードのときは、予め、制御信号によって、必要な回路が、複数パスの本数分のピークを並列に検出するための状態に設定される。

　制御信号によって積分処理モードに設定されたとき、極大値検出部６１内部の選択回路１５、１６、１７、１８は以下のように選択動作を行う。このとき、加算器７１、７２は、極大値を検出するための減算器として動作する。
１）選択回路１５は反転入力（－）を選択する。
２）選択回路１６はメモリから読み出された相関結果データを選択する。
３）選択回路１７はレジスタ９１の出力を選択する。
４）選択回路１８はＡＮＤ回路２０の出力を選択する。

　まず、入力データ制御部５１は、連続した相関結果データをメモリから読み出すためのアドレスを順次発行する。そして、ピーク検出手法をモード設定する制御信号を制御することで、極大値検出部６１にて、前後の相関結果データに対して極大値であるか否かを検出する。図２Ａに示したＣＤＭＡ等のように、到達時間の異なるマルチパスの本数分の複数のピークを検出する場合には、当該タイミングＴの相関結果データを、前後（Ｔ－１とＴ＋１）のタイミングの相関結果データと比較する手法、すなわち局所的に比較する手法が知られている。そして、局所的に大きい値、すなわち極大値である相関結果データの中から複数パスの本数分のピークが検出される。これは、全タイミング分の相関結果データ間でピーク検出してしまうと、本来１つのピークとして扱うべき最大値付近の連続したタイミングが複数のピークとして誤検出されてしまうためである。

　制御信号によって複数ピーク検出モードに設定されることで、極大値検出部６１の入力相関データの符号反転回路１５は、反転入力（－）を選択する。選択回路１６は入力した相関結果データを選択出力する。選択回路１７はレジスタ９１の相関結果データを選択し、レジスタ９２はそのデータを記憶する。また、選択回路１８は、極大値か否かによってＡＮＤ回路でマスクされたレジスタ９１の相関結果データを出力する。

　以上の設定により、加算器７１、７２と符号判定器８１、８２は、それぞれあるタイミングＴの相関結果データと前後のタイミングの相関結果データとを比較処理するための比較器（減算器および符号判定器）として動作する。また、メモリから入力した相関結果データは、次のタイミングでレジスタ９１に、さらに次のタイミングではレジスタ９２に順次シフトされる。従って、レジスタ９１、９２によって、相関結果データは、加算器７１、７２へ１タイミングだけずらされて入力される。

　よって、ある受信タイミングＴの相関結果データがレジスタ９１に記憶されているとき、レジスタ９２には選択回路１７により受信タイミング（Ｔ－１）の相関結果データが記憶される。そして、次の受信タイミングＴ＋１の相関結果データがメモリより入力され、選択回路１６により受信タイミングＴ＋１の相関結果データが加算器７１の入力となる。この場合、加算器７１、７２と符号判定器８１、８２を用いて、レジスタ９１に記憶された受信タイミングＴの相関結果データと、前後のタイミングの２つの相関結果データとの比較処理が同時に行われる。すなわち、加算器７２と符号判定器８２を用いて、レジスタ９２に記憶された受信タイミング（Ｔ－１）の相関結果データとの比較処理が実施される。また、加算器７１と符号判定器８１を用いて、メモリから入力した受信タイミング（Ｔ＋１）の相関結果データとの比較処理が実施される。ここで、加算器７１、７２は共に受信タイミングＴの相関結果データの符号が反転することになるため、両方とも減算器として動作する。すなわち、加算器７１がタイミング（Ｔ＋１）のデータからタイミングＴのデータを減算し、同時に、加算器７２はタイミング（Ｔ－１）のデータからタイミングＴのデータを減算する。

　そして、符号判定器８１、８２の判定結果が両方とも負である場合は、受信タイミングＴの相関結果データが前後のタイミングの相関結果データよりも大きい極大値であることを示す。このとき、極大値検出信号ｍａｘは最大値（”ａｌｌ　１”等）に設定される。そのため、この場合、レジスタ９１に記憶されている受信タイミングＴの相関結果データは、マスクされずにそのままピーク検出部６２に出力される。

　符号判定器８１、８２の判定結果がどちらか一方でも正であった場合は、受信タイミングＴの相関結果データは極大値ではないことを示す。このとき、極大値検出信号ｍａｘは最小値（”ａｌｌ　０”等）に設定される。そのため、この場合、受信タイミングＴの相関結果データは、ＡＮＤ回路２０でマスクされて、ａｌｌ　０等の最小値がピーク検出部６２に出力される。

　ピーク検出部６２については、図４に示した第１の実施形態における複数ピークを検出する場合と同様である。すなわち、加算器２３～２ｋ＋２と符号判定器３３～３ｋ＋２を用いて、極大値検出部６１から入力された相関結果データと、レジスタ４３～４ｋ＋２に記憶された複数のピーク値との並列比較処理を行う。このとき、大きいピーク値から順番にレジスタ４３、レジスタ４４、レジスタ４５、に記憶され、加算器２３～２ｋ＋２は符号反転した入力データとなるため全て減算器として動作する。そして、全ての加算器２３～２ｋ＋２は、各ピーク値を記憶しているレジスタ４３～４ｋ＋２の各々の値から同一の入力データ（相関結果データ）を減算するように一度に並列動作する。

　符号判定器３３～３ｋ＋２で減算した結果の符号判定を行う。例えば、２段目の符号判定器３４ではレジスタ４４の値の方が大きく、３段目の符号判定器３５（図１０では図示なし）では入力した相関結果データの方が大きい場合には、入力した相関結果データが３段目のピーク値としてレジスタ４５に記憶される。そして、以降の段のレジスタ４６～４ｋ＋２の値は、次段のレジスタにシフトされる。すなわち、図４に示した第１の実施形態における動作と同様、これらはｋ個分（１～ｋ）の比較器及びピーク値記憶シフトレジスタして動作する。

　このような比較／更新処理を、検出対象となる全タイミング分の相関結果データに対して繰り返す。すると、最終的に、所望の複数のピーク値とそのタイミングを示すピーク検出結果（ＭＡＸ　１～Ｍａｘ　ｋ）が、大きい方から順にレジスタ４３～４ｋ＋２に記憶される。従って、最前段のレジスタ４３の値（ＭＡＸ　１）が最大値となる。

　このように、図１０では、制御信号を用いて各選択回路１５、１６、１７、１８を制御することで、極大値検出部６１を、各相関結果データが極大値であるか否かを検出する複数ピーク検出モードとして動作させることが可能である。
（２）積分処理モードの動作
　図１１は、図９に示したピーク検出回路２０１において、図２Ｂ及び図３Ｂに示したような積分処理後に最大ピークを検出する場合の動作例を示す。この手法は、ＯＦＤＭ等でよく用いられる。

　まず、図５に示した第１の実施形態の場合と同様に、相関結果データをメモリから読み出すためのアドレスを発行する。すなわち、入力データ制御部５１は、例えばあるタイミングＴを中心とする相関結果データを積分する場合に、（Ｔ－１－０．５×ＧＩ長）のタイミングの相関結果データと、（Ｔ＋０．５×ＧＩ長）のタイミングの相関結果データをメモリから読み出す。そして、次のタイミング（Ｔ＋１）ではそれぞれ＋１ずつしたアドレスを発行することで連続してメモリから相関結果データを読み出す。そして、第２の実施形態である図１１の場合は、極大値検出処理は不要で、積分処理が必要となるため、制御信号により極大値検出部６１を積分処理が可能なように、選択回路１５、１６、１７、１８を制御する。これにより、極大値検出部６１は積分処理モードで動作する。

　制御信号によって積分処理モードに設定されたとき、極大値検出部６１内部の選択回路１５、１６、１７、１８は以下のように選択動作を行う。このとき、加算器７１、７２は、それぞれ積分処理を行うための減算器、加算器として動作する。また、レジスタ９２は各タイミングにおける積分結果データを記憶する。
１）選択回路１５は非反転入力（＋）を選択する。
２）選択回路１６はレジスタ９２に記憶されている積分結果データを選択する。
３）選択回路１７は加算器７２の出力である積分結果データを選択する。
４）選択回路１８は加算器７２の出力である積分結果データを選択する。

　例えば、タイミングＴにおける積分処理を行うため、（Ｔ－１－０．５×ＧＩ長）のタイミングの相関結果データを入力した場合について説明する。この場合は、加算器７１ではレジスタ９２に記憶されているタイミング（Ｔ－１）の積分結果データからレジスタ９１に記憶されている（Ｔ－１－０．５×ＧＩ長）のタイミングの相関結果データを減算し、中間データとしてレジスタ９２に書き戻す。

　加算器７２ではレジスタ９２に記憶されている中間データに、次に入力したレジスタ９１に記憶されている（Ｔ＋０．５×ＧＩ長）のタイミングの相関結果データを加算することで、タイミングＴにおける積分結果が求められる。そして、この積分結果データは、後段のピーク検出部６２に転送されると同時に、次のタイミング（Ｔ＋１）の積分処理のためにレジスタ９２にも記憶される。

　以上のように、レジスタ９２は、加算器７１からの中間データ又は加算器７２からの積分結果を記憶する。選択回路１９は、加算器７１又は加算器７２のいずれからのデータをレジスタ９２に記憶させるかを選択する。従って、選択回路１９の選択内容は、積分処理モードの処理中に、動的に適宜変化する。

　後段のピーク検出部６２では、図１０の場合と同様に、加算器２３ではレジスタ４３に記憶されたピーク値から、次に入力したタイミングの積分結果データを減算する。そして、符号判定器３３にて減算結果が負と判定されたときは、当該積分結果データはレジスタ４３に記憶されているピーク値よりも大きい値となるため、最大ピーク値であるレジスタ４３の値を当該積分結果データとそのタイミングに更新する。符号判定器３３にて減算結果が正と判定されたときは、レジスタ４３に記憶されているピーク値の方が当該積分結果データより大きい値となるため、レジスタ４３の値は更新されない。

　このように、第２の実施形態は、第１の実施形態の加算器２１、２２、符号判定器３１、３２を備えない。上述のように、第２の実施形態では、積分処理は、極大値検出部６１を用いて行われる。この点は、加算器２１、符号判定器３１を用いて積分処理を行う第１の実施形態と異なる点である。

　以上のようなピーク検出処理を、検出対象となる全タイミング分の相関結果データ（積分結果データ）に対して繰り返す。すると、最終的に、レジスタ４３に所望のピーク検出結果（ＭＡＸ）が記憶される。すなわち、積分処理後の最大ピーク値とそのタイミングが取得できる。

　なお、第１の実施形態と同様に、本実施形態は図９、１０、１１で示した構成には限定されない。すなわち、入力データ処理部５１は外部に備えられてもよい。また、ピーク検出部６２を構成する、加算器、符号判定器、レジスタからなる段の数は、複数ピーク検出モードにおいて求めるピークの個数が１ならば、１段でもよい。また、処理対象のデータは、通信における同期処理の相関演算の結果のデータには限定されない。
（第２の実施形態の効果）
　このように、第２の実施形態では、制御信号により、極大値検出部６１の選択回路１５、１６、１７、１８の選択内容を、ピーク検出方法に応じて設定する。このとき、図１０では極大値を検出するための比較器及び相関結果データ記憶レジスタとして使用される加算器７１、加算器７２、レジスタ９２は、図１１ではそれぞれ積分処理用の減算器、加算器、積分結果データ記憶レジスタとして使用される。この共有化は、再構成のための各選択回路１５、１６、１７、１８を備えたことによって実現可能となるものである。

　このように、少ない回路オーバヘッドで演算器を共有化できるため、ピーク検出方法ごとに個別の回路を備える場合、すなわち極大値検出回路及び積分処理回路の両方を備える場合に比べて、回路規模が削減される。従って、より少ない回路で効率よく複数種類のピーク検出手法に対応可能である。

　例えば、ＯＦＤＭでは極大値を求める必要がない。そのため、ＣＤＭＡ等で複数のピークを検出する際に前処理として極大値か否かを判定するための比較器（加算器７１、７２と符号判定器８１、８２）と相関結果データのシフト用レジスタ９１～９ｋのうち、一部の演算器が不要である。そこで、第２の実施形態でも第１の実施形態と同様に、ＯＦＤＭでの積分処理での加算器又は減算器、積分結果記憶レジスタとして共用可能なように選択回路を備える。そのため、個別に積分処理用の回路を追加実装する場合に比べて回路規模を削減することが可能である。

　そして、加算器は、ＣＤＭＡ等で複数のピークを求める際に事前に極大値を検出するときの減算器として使用される。また、加算器は、ＯＦＤＭ等での積分処理のための加算器として使用される。すなわち、図９に示した第２の実施形態の例では、共通の加算器を、極大値検出用の減算器として使用するか、積分処理のための加算器として使用するかを切り替え可能である。これにより、後段のピーク検出を行うピーク検出部６２は、両方の無線通信方式で完全に共用できる。このように、極大値検出部６１を極大値判定処理用として動作させるか、積分処理用として動作させるかを選択するのみでよいため、前処理が極大値検出部６１で完結する。そのため、処理内容を柔軟に選択することができる。従って、ＣＤＭＡやＯＦＤＭのような主要な無線通信方式における種々のピーク検出処理に対応可能である。
（第３の実施形態）
　図１２は、本発明の第３の実施形態の、ピーク検出回路の具体例を示すブロック図である。第３の実施形態では、複数のピークを検出する際に、各ピーク値との比較処理をパイプライン的に順番に実施する。

　本発明の第３の実施形態におけるピーク検出回路２０２は、図１に示した第１の実施形態と同様に、入力データ制御部５０と、加算器２１～２ｋ、符号判定器３１～３ｋ、レジスタ４１～４ｋ、極大値検出部６０を備える。以上のブロックの機能は、第１の実施形態と同じなので、説明は省略する。

　第３の実施形態に特有の構成として、レジスタ９１～９ｋ、選択回路Ａ１～Ａｋ－１、選択回路１１１、１４、選択制御回路１１２を備える。

　レジスタ９１～９ｋは、複数のピークとの比較処理を順番にパイプライン的に実施するためのものである。選択回路１１１、１４、選択制御回路１１２は、ピーク検出処理モード等を設定する制御信号（図示なし）により、演算器を再構成するための選択回路である。制御信号は、選択回路１１１、１４、選択制御回路１１２の他に、入力データ制御部にも共通に入力される。

　選択回路１１１は、演算モード等が設定される制御信号により加算器２１への入力データの符号を反転するか否かを選択する符号反転／非反転選択回路である。また、選択制御回路１１２は、制御信号により選択回路Ａ１に対して入力するデータの選択を指定する選択制御回路である。選択回路１４は、第１の実施形態と同様、制御信号により入力データを極大値検出部で前処理するか否かを選択する極大値検出処理選択回路である。なお、選択回路１１１と加算器２１が、併せて加減算器として実装されてもよい。

　選択回路Ａ１は、選択制御回路１１２の指示に従って、レジスタ９１又はレジスタ４１の値を選択する。選択回路Ａ２～Ａｋ－１は、制御信号からの指示に従って、それぞれ、レジスタ９１又はレジスタ４１の値、レジスタ９２又はレジスタ４２の値、・・・、レジスタ９ｋ－１又はレジスタ４ｋ－１の値を選択する。

　なお、全ての相関結果データ（入力データ）についてレジスタ９１～９ｋを用いてパイプライン的に処理した後、最終的にレジスタ４１～４ｋには、ピーク検出結果データ（Ｍａｘ　１～Ｍａｘ　Ｋ）が所望のピーク（タイミング）検出結果として記憶される。

　本発明の第３の実施形態の動作について図１２を用いて説明する。例えば、ＣＤＭＡなどの場合は、複数パスの本数分のピークを検出する必要がある。そこで、制御信号を用いて、ピーク検出回路２０２が複数ピーク検出モードに設定される。複数ピーク検出モードでは、ピーク検出回路２０２は複数のピークをパイプライン的に検出する。

　ＯＦＤＭなどの場合は、ピーク検出回路２０２は積分処理モードで動作する。積分処理モードでは、ピーク検出回路２０２はＧＩ長分だけ積分処理した上で、１つのピークを求める。

　第３の実施形態が第１の実施形態と異なるのは、複数パス分のピークを求める場合に、ある相関結果データに対する各ピーク値との比較処理を全て並列に実施するのではなく、パイプライン的に処理を行うことである。すなわち、第３の実施形態では、相関結果データの、レジスタ９１～９ｋによる記憶と次段のレジスタへのシフトを行いながら、パイプライン的に順番に処理を行う。

　このように、本実施形態でも、制御信号を用いてモード設定することにより、複数の無線通信方式における異なるピーク検出処理を、回路を再構成することで柔軟に対応することが可能である。

　第１及び第２の実施形態と同様に、実際に検出するピークの個数を設定可能として、設定された個数のピークの検出に必要のない部分の回路は動作しないように、クロック及びデータのゲーティング機構等も備えてもよい。あるいは、本実施形態においても、積分処理モードのときは、極大値検出部６０は使用されない。このような場合、ゲーティング機構を備えることにより、無駄な消費電力を削減することができる。

　以下、複数ピーク検出モードと積分処理モードの２つのモードにおけるパイプライン的動作について説明する。
（１）複数ピーク検出モードの動作
　ＣＤＭＡ等のように、マルチパスの本数分の複数の受信タイミングで復調処理を行う場合は、受信タイミングの異なる連続した相関結果データの中から、大きい方から順番に複数個のピークを検出する必要がある。

　そのために、複数ピーク検出モードのときは、予め、制御信号によって、選択回路１４、１１１、選択制御回路１１２が以下の状態に設定される。
１）極大値検出制御回路１４は極大値検出部６０の出力を選択する。

　まず、第１の実施形態と同様に、入力データ制御部５０は、連続した相関結果データをメモリから読み出すためのアドレスを順次発行する。従って、メモリから、相関結果データが順次読み出される。選択回路１４は、極大値検出部６０の出力を選択する。

　極大値検出部６０は連続した相関結果データの中の極大値を求める。極大値検出部６０は、入力された相関結果データが前後の相関結果データより大きく極大値であると判定された場合は相関結果データをそのまま出力する。そして、入力された相関結果データが前後のいずれかより小さく極大値でないと判定された場合は、例えば”ａｌｌ　０”のような最小値を出力する。
２）選択回路１１１は反転入力（－）を選択する。
３）選択制御回路１１２は選択回路Ａ１への選択信号として符号判定器３１の判定結果信号を選択する。

　選択回路１４から出力されたデータは、選択回路１１１、選択制御回路１１２によって機能が設定された、加算器２１～２ｋ、符号判定器３１～３ｋ、レジスタ４１～４ｋによって、以下のように処理される。

　加算器２１～２ｋの入力は全て符号が反転された数になるため、加算器２１～２ｋは全て減算器として動作する。また、全ての加算器２１～２ｋは、各ピーク値を記憶しているレジスタ４１～４ｋの値からそれぞれのパイプライン段のレジスタ９１～９ｋに記憶されている入力データ（相関結果データ）を減算するように動作する。すなわち、加算器２１～２ｋ、符号判定器３１～３ｋ、レジスタ４１～４ｋ、選択回路Ａ１～Ａｋ－１は、ｋ段分の複数ピーク検出処理部としてパイプライン的に動作する。さらに、前述のように、各レジスタ４１～４ｋに記憶されたピーク値の時間情報が、各ピーク値に対応させて所定の記憶手段によって記憶される。

　例えば、加算器２１では、レジスタ４１のピーク値から次に入力した相関結果データ（レジスタ９１の値）を減算する。このとき、符号判定器３１にて減算結果が負と判定されたときは、当該相関結果データはレジスタ４１に記憶されているピーク値よりも大きい値であることを意味する。この場合は、レジスタ４１の値は当該相関結果データとそのタイミングに更新され、同時にレジスタ４１に記憶されていた値が次段のレジスタ９２への出力データとして出力される。

　符号判定器３１にて減算結果が正と判定されたときは、レジスタ４１に記憶されているピーク値の方が当該相関結果データより大きい値であることを意味する。この場合は、レジスタ４１の値は更新されず、次段のレジスタ９２へは、レジスタ９１の相関結果データがそのまま出力される。

　以上の、次段のレジスタに出力する値の選択、すなわち減算結果又は前段のレジスタの値のいずれかの選択を、選択回路Ａ１～Ａｋ－1が、符号判定器３１～３ｋ－１の判定結果に従って行う。

　上記の処理を、各受信タイミングの相関結果データを連続的に入力しながら、パイプライン的に行う。すなわち、レジスタ９１～９ｋ、加算器２１～２ｋ、符号判定器３１～３ｋ、ピーク値記憶レジスタ４１～４ｋ、選択回路Ａ１～Ａｋ等を備えたｋ段分のピーク検出処理部はパイプライン的に動作する。この動作により、任意の相関結果データについて大きいピーク値から順番に比較処理が行われる。

　このような比較／更新処理を、検出対象となる全タイミング分の相関結果データに対してパイプライン的に繰り返すと、結果的に、大きいピーク値から順番に、レジスタ４１、レジスタ４２、レジスタ４３、…、に記憶される。すなわち、最終的に、レジスタ４１～４ｋは、所望のピーク値とそのタイミングを示すピーク検出結果（ＭＡＸ　１～Ｍａｘ　ｋ）の大きい方から順番に記憶する。すなわち、最前段のレジスタ４１の値（ＭＡＸ　１）がピーク値の最大値となる。
（２）積分処理モードの動作
　ＯＦＤＭのように、例えばＧＩ長分の積分処理がピーク検出処理の前処理として必要な場合は、ピーク検出回路２０２の一段目のピーク検出処理部を積分処理部として動作させる。

　そのために、積分処理モードのときは、予め、制御信号によって、選択回路１４、１１１、選択制御回路１１２は、以下の状態に設定される。
１）選択回路１４はメモリの出力を選択する。

　本モードでは、極大値検出処理は不要なので、制御信号により、選択回路１４は極大値検出部６０の出力ではなく、メモリの出力を選択するように設定される。そのため、選択回路１４は、入力した相関結果データをそのまま出力する。入力データ制御部５０は、メモリから読み出すためのアドレスを発行する。

　タイミングＴを中心とする相関結果データを積分する場合を例として説明する。この場合、入力データ制御部５０は、タイミング（Ｔ－１－０．５×ＧＩ長）の相関結果データと、タイミング（Ｔ＋０．５×ＧＩ長）の相関結果データをメモリから読み出すためのアドレスを発行する。そして、次のタイミング（Ｔ＋１）では、それぞれ１ずつ加算したアドレスを発行することで連続してメモリから相関結果データを読み出す。
２）選択回路１１１は動的制御モードに設定される。

　選択回路１１１は、動的制御モード、すなわち、加算器２１～２ｋが行う処理が加算であるか減算であるかに従って非反転入力（＋）又は反転入力（－）の選択を動的に変更するモードに設定される。
３）選択制御回路１１２は、固定的にレジスタ４１の値を選択する。

　選択信号制御回路１１２は、選択回路Ａ１からの出力データとして、常にレジスタ４１の値を出力するように設定される。

　選択回路１４から出力されたデータは、選択回路１１１、選択制御回路１１２によって機能が設定された、加算器２１～２ｋ、符号判定器３１～３ｋ、レジスタ４１～４ｋ、選択回路Ａ１～Ａｋ－１によって、以下のように処理される。

　加算器２１は、積分処理用の減算器及び加算器として、交互に動作する。また、レジスタ４１は各タイミングにおける積分結果データを記憶する。ここで、後段の加算器２２、符号判定器３２、レジスタ４２、は最大ピーク検出処理のための比較器とピーク値記憶レジスタとして動作する。ただし、加算器２２の入力データは常にレジスタ４１に記憶されている積分結果データである。

　例えば、タイミングＴにおける積分処理を行うため、（Ｔ－１－０．５×ＧＩ長）のタイミングの相関結果データをレジスタ９１に入力した場合について説明する。

　加算器２１では、レジスタ４１に記憶されているタイミング（Ｔ－１）の積分結果データからレジスタ９１に記憶されている（Ｔ－１－０．５×ＧＩ長）のタイミングの相関結果データを減算し、積分処理の中間データとしてレジスタ４１に書き戻す。

　次のタイミングでは、加算器２１は、レジスタ４１に記憶されている中間データに、次にレジスタ９１に入力した（Ｔ＋０．５×ＧＩ長）のタイミングの相関結果データを加算し、タイミングＴにおける積分結果を求める。レジスタ４１は、この積分結果データを次のタイミング（Ｔ＋１）の積分処理のために記憶する。同時に、積分結果データは、次段のレジスタ９２へ出力され、レジスタ９２に記憶される。

　上記のように、加算器２１による演算は、タイミングによって、加算又は減算に切り替えられる。この切り替えは、選択回路Ａ１が非反転入力（＋）又は反転入力（－）の選択を動的に変更することによって行われる。

　後段の加算器２２では、レジスタ４２に記憶されたピーク値からレジスタ９２に記憶された次のタイミングの積分結果データを減算する。そして、符号判定器３３にて減算結果が負と判定されたときは、当該積分結果データはレジスタ４２に記憶されているピーク値よりも大きい値であることを意味する。この場合は、最大ピーク値であるレジスタ４２の値は当該相関結果データとそのタイミングに更新される。符号判定器３２における判定結果が正であるときは、レジスタ４２に記憶されているピーク値の方が当該積分結果データより大きい値であることを意味するため、レジスタ４２の値は更新されない。

　以上のような、加算器２１による演算及び演算結果の次段への転送、加算器２２による演算とレジスタ４２による演算結果の記憶がパイプライン的に行われる。

　以上のように、第３の実施形態におけるピーク検出回路２０２では、制御信号により、選択回路１１１、１４、選択制御回路１１２を制御する。このとき、複数ピーク検出モードでは複数のピークを検出する加算器、符号判定器及びレジスタで構成される各段の処理部回路の中の、１段目の加算器２１、符号判定器３１は、積分処理モードでは減算器又は加算器として動作する。レジスタ４１は、積分結果データ記憶レジスタとして動作する。次段の加算器２２、符号判定器３２、レジスタ４２は、通常のピーク値の検出回路として動作する。３段目の加算器２３、符号判定器３３、レジスタ４３も、同様に、通常のピーク値の検出回路として動作する。４段目以降についても同様に、通常のピーク値の検出回路として動作する。従って、ピークの検出個数を１個とすれば、１段目と２段目の加算器、符号判定器、レジスタと、それらの入出力データを選択する選択回路のみが必要で、３段目以降の加算器、符号判定器、レジスタ、選択回路は不要である。すなわち、本実施形態についての最小の構成は、１段目の加算器２１、符号判定器３１、レジスタ４１、９１、２段目の加算器２２、符号判定器３２、レジスタ４２，９２、及び極大値検出部６０、選択回路１４、１１１、Ａ１、選択制御回路１１２である。

　また、第１の実施形態と同様に、本実施形態は図１２で示した構成には限定されない。すなわち、入力データ処理部５１は外部に備えられてもよい。ピーク検出回路を構成する、加算器、符号判定器、レジスタからなる段の数は、最少で２段でもよい。また、処理対象のデータは、通信における同期処理の相関演算の結果のデータには限定されない。
（第３の実施形態の効果）
　このように、第３の実施形態におけるピーク検出回路２０２では、連続したタイミングの相関結果データに対して、複数のピークをパイプライン的に検出する場合と、積分処理後にパイプライン的にピーク検出処理を行う場合の両方に対応可能である。これは、再構成のための各選択回路１１１、１４、選択制御回路１１２を備えたことによって実現可能となるものである。このように、第３の実施形態では、より少ない回路オーバヘッドで演算器を共有化できるという効果がある。

　特に、第３の実施形態では、複数のピーク検出処理をパイプライン処理する場合の例を示した。この場合、より少ない選択回路の実装で再構成可能なため、より少ない回路オーバヘッドで複数のピーク検出処理に対応可能であるという効果がある。
（第４の実施形態）
　図１３は、本発明の第４の実施形態の、ピーク検出回路の具体例を示すブロック図である。第３の実施形態では、積分処理部と極大値検出部を２種類のピーク検出方法モードのそれぞれに対応して備え、ピーク検出処理部のみを共有化する。

　本発明の第４の実施形態におけるピーク検出回路２０３は、第１～第３の実施形態と同様に、入力データ制御部５０、極大値を検出する極大値検出部６１、複数のピークを並列に検出可能なピーク検出部６２を備える。

　ピーク検出部６２は、マルチパスの本数分のピーク値と入力されたピーク値を比較するための、加算器２１～２ｋ、符号判定器３１～３ｋ、ピーク値を記憶するレジスタ４１～４ｋ等を備える。レジスタ４１～４ｋは、ピーク値の時間情報も記憶してもよい。以上のブロックの機能は、第１～第３の実施形態と同じなので、説明は省略する。

　第４の実施形態のピーク検出部２０３に特有の構成として、ＯＦＤＭ等を想定してピーク値の積分処理を行うための積分処理部６３を個別に備える。また、ピーク検出部２０３は、処理する無線通信方式やピーク検出方法に応じて処理モード設定を行う制御信号により、積分処理部６３、極大値検出部６１の出力を選択する選択回路１１３、１４を備える。

　選択回路１１３は入力した相関結果データに対して積分処理を行うか否かを選択する積分処理選択回路である。選択回路１４は極大値検出処理を行うか否かを選択する極大値検出処理選択回路である。

　そして、全ての相関演算結果データ（入力データ）について処理された後、最終的にレジスタ４１～４ｋに、所望のピーク検出結果データ（Ｍａｘ　１～Ｋ）が記憶される。なお、ピーク検出部６２は、図１２に示した第３の実施形態と同様に、レジスタ９１～９ｋ等を備えてパイプライン的に複数のピークを検出してもよい。

　第１乃至第３の実施形態と同様に、実際に検出するピークの個数を設定可能として、設定された個数のピークの検出に必要のない部分の回路は動作しないように、クロック及びデータのゲーティング機構等も備えてもよい。あるいは、制御信号によって設定された処理内容によって、極大値検出部６０又は積分処理部６３が使用されない。このような場合、ゲーティング機構を備えることにより、無駄な消費電力を削減することができる。

　第４の実施形態の動作について図１３を用いて説明する。以下の各々の場合におけるピーク検出部６２の内部動作については、第２の実施形態などで説明した動作とほぼ同様であり、第４の実施形態に特有の動作について以下に説明する。

　例えば、ＣＤＭＡなどの場合は、複数パスの本数分のピークを検出する前に、入力する各相関結果データが極大値であるか否かを検出する必要がある。

　そのため、制御信号を用いて、選択回路１１３、１４が、複数ピーク検出モードに対応するように設定される。このとき、処理対象のデータは、積分処理部６３をパスする。そして、極大値検出部６０では、処理対象のデータに対して、極大値検出処理が行われる。入力データ制御部５０は、連続した相関結果データをメモリから読み出すためのアドレスを順次発行する。極大値検出部６０では、入力された相関結果データが極大値であるか否かが判定される。そして、極大値と判定された相関結果データに対しては、複数のピーク値がピーク検出部６２にて並列に検出される。

　ＯＦＤＭなどの場合は、ピーク検出処理の前に、入力した相関結果データをＧＩ長分だけ積分処理する必要がある。

　そのため、制御信号を用いて、選択回路１１３、１４が、積分処理モードに対応するように設定される。このとき、処理対象のデータに対して、積分処理部６３では積分処理が行われる。そして、積分処理が行われたデータは、極大値検出部６０をパスする。

　上記の動作を、タイミングＴを中心とする相関結果データを積分する場合を例として説明する。この場合、入力データ制御部５０は、タイミング（Ｔ－１－０．５×ＧＩ長）の相関結果データと、タイミング（Ｔ＋０．５×ＧＩ長）の相関結果データをメモリから読み出すためのアドレスを開始アドレスとして、連続したアドレスを順次発行する。そして、入力した相関結果データを用いて、積分処理部６３が積分処理を実施し、積分処理された積分結果データに対して最大のピーク値をピーク検出部６２が検出する。

　さらに、ピーク検出処理の検出性能を向上させるアルゴリズム拡張を行うこともできる。例えば、入力した相関結果データに対して積分処理を実施した後に、極大値であるか否かを判定し、極大値である積分結果データに対してピーク検出部６２で複数のピークを検出する処理を実施してもよい。この場合、制御信号を用いて、積分処理部６３、極大値検出部６０が共に有効になるように、積分制御回路１１３、極大値検出制御回路１４を制御する。

　入力データ制御部５０は、例えばタイミングＴを中心とする相関結果データを積分するときは、次のように動作する。すなわち、入力データ制御部５０は、性能向上させるために、タイミングＴの前と後の２種類のタイミングの相関結果データをメモリから読み出す。そのために、入力データ制御部５０は、２種類のタイミングに対応するアドレスを開始アドレスとして、連続したアドレスを順次発行する。

　積分処理部６３は、入力された相関結果データを積分し、積分された積分結果データに対して極大値であるか否かを極大値検出部６０が判定する。そして、極大値と判定された積分結果データについての、複数のピークがピーク検出部６２によって並列に検出される。

　なお、第１の実施形態と同様に、本実施形態は図１３で示した構成には限定されない。すなわち、入力データ処理部５１は外部に備えられてもよい。ピーク検出部６２を構成する、加算器、符号判定器、レジスタからなる段の数は、複数ピーク検出モードにおいて求めるピークの個数が１ならば、１段でもよい。また、処理対象のデータは、通信における同期処理の相関演算の結果のデータには限定されない。
（第４の実施形態の効果）
　以上のように、第４の実施形態におけるピーク検出回路２０３では、ピーク検出部６２、極大値検出部６０、及び積分処理部６３と、制御信号により動作モードが制御される選択回路１１３、１４を備える。そのため、１つのピーク検出回路を備えるのみで、種々の通信方式で適用されるピーク検出処理に柔軟に対応することができる。例えば、ＣＤＭＡのように極大値を求めた上で複数パス分のピークを並列検出する場合や、ＯＦＤＭのように積分処理した上で最大値を検出する場合に、本実施形態のピーク検出回路２０３を適用できる。さらに、ＣＤＭＡ等のピーク検出性能の向上のために、積分処理した上で極大値判定を行い、複数パスの本数分のピークを並列に検出する場合などにも、本実施形態のピーク検出回路２０３は適用可能である。

　また、制御信号により動作モードが制御される積分制御回路、極大値検出制御回路を備えることは、将来的なピーク検出アルゴリズムの変更等にも柔軟に対応できるため拡張性が高いという利点も有する。

　以上の第１乃至第４の実施形態の構成は、それぞれ、適宜、必要な部分を組み合わせてもよい。

　上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
（付記１）
　入力値を第１の記憶値として記憶する第１の記憶部と、
　入力値を第２の記憶値として記憶する第２の記憶部と、
　入力値を第３の記憶値として記憶する第３の記憶部と、
　入力された処理結果の極大値を検出する極大値検出部と、
　前記処理結果についてのピーク値を検出する手法であるピーク検出処理を指定する制御信号に従って第１の選択値として選択された前記処理結果又は前記極大値の一方と、前記第１の記憶値との第１の差を求める第１の演算を行って、前記第１の差の正負を示す第１の符号を出力する第１の演算部と、
　前記第１の選択値と前記第２の記憶値との第２の差を求める第２の演算又は前記第１の選択値と前記第１の記憶値との第１の加算を前記制御信号に従って行って、前記第２の差の正負を示す第２の符号又は前記第１の加算の結果を出力する第２の演算部と、
　前記第１の選択値と前記第３の記憶値との第３の差を求める第３の演算を行って、前記第３の差の正負を示す第３の符号を出力する第３の演算部と、を備え、
　前記第１の記憶部は、前記制御信号及び前記第１の符号に従って、前記処理結果、前記極大値、前記第１の演算の結果又は前記第１の加算の結果のいずれか１つを前記第１の記憶値として記憶し、
　前記第２の記憶部は、前記制御信号、前記第１の符号及び前記第２の符号に基づいて、前記処理結果、前記極大値又は前記第１の記憶値のいずれか１つを前記第２の記憶値として記憶し、
　前記第３の記憶部は、前記制御信号、前記第２の符号及び前記第３の符号に基づいて、前記処理結果、前記極大値又は前記第２の記憶値のいずれか１つを前記第３の記憶値として記憶する
ピーク検出回路。
（付記２）
　入力値を第１の記憶値として記憶する第１の記憶部と、
　入力値を第２の記憶値として記憶する第２の記憶部と、
　入力値を第３の記憶値として記憶する第３の記憶部と、
　入力された処理結果の極大値を検出する極大値検出部と、
　前記処理結果についてのピーク値を検出する手法であるピーク検出処理を指定する制御信号に従って、前記処理結果又は前記極大値の一方を選択し、第１の選択値として出力する第１の選択部と、
　前記第１の記憶値からの前記第１の選択値の減算である第１の減算を行って、第１の演算結果として出力する第１の加算器と、
　前記制御信号に従って、前記第１の記憶値と前記第１の選択値との加算である第１の加算又は前記第２の記憶値からの前記第１の選択値の減算である第２の減算の一方を選択する第２の選択部と、
　前記第２の選択部の選択結果に従って、前記第１の加算又は前記第２の減算を行って、第２の演算結果として出力する第２の加算器と、
　前記制御信号に従って、前記第１の選択値又は前記第２の演算結果の一方を選択して、第３の選択値として出力する第３の選択部と、
　前記第３の記憶値からの前記第３の選択値の減算である第３の減算を行って、第３の演算結果として出力する第３の加算器と、
　前記制御信号に従って、前記極大値、前記第１の演算結果又は前記第２の演算結果のいずれか１つを選択して、前記第１の記憶部へ出力する第４の選択部と、
　前記第１の減算の結果の正負を示す第１の符号を出力する第１の符号判定器と、
　前記第２の減算の結果の正負を示す第２の符号を出力する第２の符号判定器と、
　前記第３の減算の結果の正負を示す第３の符号を出力する第３の符号判定器を備え、
　前記第１の記憶部は、前記制御信号及び前記第１の符号に従って、前記極大値、前記第１の演算結果又は前記第２の演算結果のいずれか１つを前記第１の記憶値として記憶し、
　前記第２の記憶部は、前記制御信号、前記第１の符号及び前記第２の符号に基づいて、前記処理結果、前記極大値又は前記第１の記憶値のいずれか１つを前記第２の記憶値として記憶し、
　前記第３の記憶部は、前記制御信号、前記第２の符号及び前記第３の符号に基づいて、前記処理結果、前記極大値又は前記第２の記憶値のいずれか１つを前記第３の記憶値として記憶する
ピーク検出回路。
（付記３）
　前記第２の選択部は、前記制御信号に従って、前記第１の選択値又は符号が反転された前記第１の選択値である反転選択値の一方を選択して第２の選択値として出力し、
　前記第２の加算器は、前記第２の記憶値と前記第２の選択値を加算し、前記第２の演算結果を出力する
付記２記載のピーク検出回路。
（付記４）
　前記ピーク検出処理は、検出された複数の前記極大値の大きさの順序を求める第１の処理、又は前記処理結果についての所定の期間中の積分値を求める第２の処理であり、
　前記制御信号が前記第１の処理を指定するときは、
　　前記第１の選択部は、前記極大値を選択し、
　　前記第２の選択部は、前記反転選択値を選択し、
　　前記第３の選択部は、前記第１の選択値を選択し、
　　前記第４の選択部は、前記極大値を選択し、
　　前記第３の記憶部は、前記第２の符号が負であるとき前記第２の記憶部の記憶値を記憶し、前記第２の符号が正で前記第３の符号が負であるとき前記極大値を記憶し、
　　前記第２の記憶部は、前記第１の符号が負であるとき前記第１の記憶部の記憶値を記憶し、前記第１の符号が正で前記第２の符号が負であるとき前記極大値を記憶し、
　　前記第１の記憶部は、前記第１の符号が負であるとき前記極大値を記憶し、
　前記制御信号が前記第２の処理を指定するときは、
　　前記第１の選択部は、前記処理結果を選択し、
　　前記第２の選択部は、前記第１の選択値を選択し、
　　前記第３の選択部は、前記第２の演算結果を選択し、
　　前記第４の選択部は、前記第１の演算結果又は第２の演算結果を選択し、
　　前記第１の記憶部は、前記第１の演算結果及び前記第２の演算結果を時間的に交互に記憶し、
　　前記第３の記憶部は、前記第３の符号が負であるとき前記第２の演算結果を記憶する
付記３記載のピーク検出回路。
（付記５）
　入力された処理結果を第４の記憶値として記憶する第４の記憶部と、
　入力値を第５の記憶値として記憶する第５の記憶部と、
　前記処理結果についてのピーク値を検出する手法であるピーク検出処理を指定する制御信号に従って、前記処理結果又は前記第５の記憶値の一方を選択し、第５の選択値として出力する第５の選択部と、
　前記制御信号に従って、前記第５の記憶値と前記第４の記憶値との加算である第２の加算又は前記第５の記憶値からの前記第４の記憶値の減算である第４の減算の一方を第６の選択値として選択する第６の選択部と、
　前記第５の選択値からの前記第４の記憶値の減算である第５の減算を行い、第４の演算結果を出力する第４の加算器と、
　前記第６の選択部の選択結果に従い、前記第２の加算又は前記第４の減算を行い、第５の演算結果を出力する第５の加算器と、
　前記第４の演算結果又は前記第５の演算結果の一方を、第７の選択値として出力する第７の選択部と、
　前記第４の記憶値又は前記第７の選択値の一方を第８の選択値として選択し、前記第５の記憶部へ出力する第８の選択部と、
　前記第４の演算結果の正負を示す第４の符号を出力する第４の符号判定器と、
　前記第５の演算結果の正負を示す第５の符号を出力する第５の符号判定器と、
　前記第４の符号及び前記第５の符号を用いて検出された前記処理結果の極大値を出力するマスク回路とを含む極大値検出部と、
　前記極大値又は前記第７の選択値の一方を選択し、第９の選択値として出力する第９の選択部と、
　入力値を第６の記憶値として記憶する第６の記憶部と、
　前記第６の記憶値からの前記第９の選択値の減算である第６の減算を行って、第６の演算結果として出力する第６の加算器と、
　前記第６の減算の結果の正負を示す第６の符号を出力する第６の符号判定器と、を備え、
　前記第６の記憶部は、前記第６の符号に基づいて、前記第９の選択値を前記第６の記憶値として記憶する
ピーク検出回路。
（付記６）
　入力値を第１の記憶値として記憶する第１の記憶部と、
　入力値を第２の記憶値として記憶する第２の記憶部と、
　入力された処理結果の極大値を検出する極大値検出部と、
　前記処理結果についてのピーク値を検出する手法であるピーク検出処理を指定する制御信号に従って、前記処理結果又は前記極大値の一方を選択し、第１の選択値として出力する第１の選択部と、
　前記第１の選択値を第７の記憶値として記憶する第７の記憶部と、
　前記制御信号に従って、前記第１の記憶値と前記第１の選択値との加算である第３の加算又は前記第１の記憶値からの前記第１の選択値の減算である第７の減算の一方を第１０の選択値として選択する第１０の選択部と、
　前記第３の加算又は前記第７の減算の一方を行い、第７の演算結果を出力する第７の加算器と、
　前記第７の減算の結果の正負を示す第７の符号を出力する第７の符号判定器と、
　前記制御信号及び前記第７の符号に従って、前記第１の記憶値又は前記第７の記憶値の選択を指定する選択制御を行う選択制御部と、
　前記選択制御に従って、前記第１の記憶値又は前記第７の記憶値の一方を選択して、第１１の選択値として出力する第１１の選択部と、
　前記第１１の選択値を第８の記憶値として記憶する第８の記憶部と、
　前記第２の記憶値からの前記第８の記憶値の減算である第８の減算を行い、前記第８の演算結果として出力する第８の加算器と、
　前記第８の演算結果の正負を示す第８の符号を出力する第８の符号判定器と、
を備え、
　前記第１の記憶部は、前記制御信号及び前記第７の符号に従って、前記第７の記憶値又は前記第７の演算結果を前記第１の記憶値として記憶し、
　前記第２の記憶部は、前記第８の符号に基づいて、前記第８の記憶値を前記第２の記憶値として記憶する
ピーク検出回路。
（付記７）
　前記処理結果を積分し、積分結果を出力する積分処理部と、
　前記処理結果又は前記積分結果の一方を選択し、第１２の選択値として出力する第１２の選択部を備え、
　前記第１の選択部は、前記制御信号に従って、前記第１２の選択値又は前記極大値の一方を選択し、前記第１の選択値として出力する
付記２乃至６のいずれかに記載のピーク検出回路。
（付記８）
　入力値を第９の記憶値として記憶する第９の記憶部と、
　前記第９の記憶値からの前記第３の選択値の減算である第９の減算を行って、第９の演算結果として出力する第９の加算器と、
　前記第９の減算の結果の正負を示す第９の符号を出力する第９の符号判定器を備え、
　前記制御信号が前記第１の処理を指定するときは、前記第９の記憶部は、前記第３の符号が負であるとき前記第３の記憶部の記憶値を記憶し、前記第３の符号が正で前記第９の符号が負であるとき前記極大値を記憶する
付記４記載のピーク検出回路。
（付記９）
　前記制御信号は、前記第１の処理によって順序を求める対象となる前記複数の極大値の個数を指定し、
　前記極大値検出部、前記第１乃至前記第３の加算器、前記第１乃至前記第３の符号判定器、又は前記第１乃至前記第３の記憶部のうちの少なくとも１つは、前記個数に基づいて、前記制御信号によって、動作を停止され又はクロックの供給を停止される
付記４記載のピーク検出回路。
（付記１０）
　前記制御信号は、前記第１の処理によって順序を求める対象となる前記複数の極大値の個数を指定し、
　前記極大値検出部、前記第６の加算器、前記第６の符号判定器、又は前記第６の記憶部のうちの少なくとも１つは、前記個数に基づいて、前記制御信号によって、動作を停止され又はクロックの供給を停止される
付記５記載のピーク検出回路。
（付記１１）
　前記制御信号は、前記第１の処理によって順序を求める対象となる前記複数の極大値の個数を指定し、
　前記極大値検出部、前記第７若しくは前記第８の加算器、前記第７若しくは前記第８の符号判定器、又は前記第７若しくは前記第８の記憶部のうちの少なくとも１つは、前記個数に基づいて、前記制御信号によって、動作を停止され又はクロックの供給を停止される
付記６記載のピーク検出回路。
（付記１２）
　処理結果についてのピーク値を検出する手法であるピーク検出処理を指定する制御信号に従って第１の選択値として選択された前記処理結果又は前記処理結果について検出された極大値の一方と、第１の記憶値との第１の差を求める第１の演算を行って、前記第１の差の正負を示す第１の符号を出力し、
　前記第１の選択値と第２の記憶値との第２の差を求める第２の演算又は前記第１の選択値と前記第１の記憶値との第１の加算を前記制御信号に従って行って、前記第２の差の正負を示す第２の符号又は前記第１の加算の結果を出力し、
　前記第１の選択値と第３の記憶値との第３の差を求める第３の演算を行って、前記第３の差の正負を示す第３の符号を出力し、
　前記制御信号及び前記第１の符号に従って、前記処理結果、前記極大値、前記第１の演算結果又は前記第１の加算の結果のいずれか１つを前記第１の記憶値として記憶し、
　前記制御信号、前記第１の符号及び前記第２の符号に基づいて、前記処理結果、前記極大値、又は前記第１の記憶値のいずれか１つを前記第２の記憶値として記憶し、
　前記制御信号、前記第２の符号及び前記第３の符号に基づいて、前記処理結果、前記極大値、又は前記第２の記憶値のいずれか１つを前記第３の記憶値として記憶する
ピーク検出方法。
（付記１３）
　入力された処理結果についてのピーク値を検出する手法であるピーク検出処理を指定する制御信号に従って、前記処理結果又は前記処理結果について検出された極大値の一方を選択して、第１の選択値として出力し、
　第１の記憶値からの前記第１の選択値の減算である第１の減算を行って、第１の演算結果として出力し、
　前記制御信号に従って、前記第１の記憶値と前記第１の選択値との加算である第１の加算又は第２の記憶値からの前記第１の選択値の減算である第２の減算の一方を行って、第２の演算結果として出力し、
　前記制御信号に従って、前記第１の選択値又は前記第２の演算結果の一方を選択して、第３の選択値として出力し、
　第３の記憶値からの前記第３の選択値の減算である第３の減算を行って、第３の演算結果として出力し、
　前記第１の減算の結果の正負を示す第１の符号を出力し、
　前記第２の減算の結果の正負を示す第２の符号を出力し、
　前記第３の減算の結果の正負を示す第３の符号を出力し、
　前記制御信号及び前記第１の符号に従って、前記処理結果、前記極大値、前記第１の演算結果又は前記第２の演算結果のいずれか１つを、前記第１の記憶値として記憶し、
　前記制御信号、前記第１の符号及び前記第２の符号に基づいて、前記処理結果、前記極大値又は前記第１の記憶値のいずれか１つを、前記第２の記憶値として記憶し、
　前記制御信号、前記第２の符号及び前記第３の符号に基づいて、前記処理結果、前記極大値又は前記第２の記憶値のいずれか１つを、前記第３の記憶値として記憶する
ピーク検出方法。
（付記１４）
　前記処理結果について検出された複数の前記極大値の大きさの順序を求める第１の処理を行うときは、
　　前記第１の選択値として、前記極大値を選択し、
　　前記第２の演算結果として、前記第２の減算の結果を出力し、
　　前記第３の選択値として、前記第１の選択値を選択し、
　　前記第１の符号及び前記第２の符号が正で前記第３の符号が負であるときは、前記極大値を前記第３の記憶値として記憶し、
　　前記第１の符号が正で、前記第２の符号が負であるときは、その時点の前記第２の記憶値を前記第３の記憶値として記憶し、前記極大値を前記第２の記憶値として記憶し、
　　前記第１の符号及び前記第２の符号が負であるときは、その時点の前記第２の記憶値を前記第３の記憶値として記憶し、その時点の前記第１の記憶値を前記第２の記憶値として記憶し、前記極大値を前記第１の記憶値として記憶し、
　前記処理結果についての、所定の期間中の積分値を求める第２の処理を行うときは、
　　前記第１の選択値として、前記処理結果を選択し、
　　前記第２の演算結果として、前記第１の加算の結果を選択し、
　　前記第３の選択値として、前記第２の演算結果を選択し、
　　前記第１の記憶値として、前記第１の演算結果及び前記第２の演算結果を時間的に交互に記憶し、
　　前記第３の符号が負であるときは、前記第２の演算結果を前記第３の記憶値として記憶する
付記１３記載のピーク検出方法。

　以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。

　この出願は、２０１２年２月１日に出願された日本出願特願２０１２－０１９８９０を基礎とする優先権を主張し、その開示の全てをここに取り込む。

　１１、１２、１３、１４、１５、１６、１７、１８、１９、１１１、１１３　選択回路
　１０１，１０２，１０３　演算部
　１１２　選択制御回路
　２１～２ｋ＋２、７１～７２　加算器
　３１～３ｋ＋２、８１～８２　符号判定器
　４１～４ｋ＋２、９１～９ｋ、１０４　レジスタ（ＦＦ）
　５０、５１　入力データ制御部
　６０、６１　極大値検出部
　６２　ピーク検出部
　６３　積分処理部
　２００、２０１、２０２、２０３，２１０、２２０　ピーク検出回路

Claims

　入力値を第１の記憶値として記憶する第１の記憶部と、
　入力値を第２の記憶値として記憶する第２の記憶部と、
　入力値を第３の記憶値として記憶する第３の記憶部と、
　入力された処理結果の極大値を検出する極大値検出部と、
　前記処理結果についてのピーク値を検出する手法であるピーク検出処理を指定する制御信号に従って第１の選択値として選択された前記処理結果又は前記極大値の一方と、前記第１の記憶値との第１の差を求める第１の演算を行って、前記第１の差の正負を示す第１の符号を出力する第１の演算部と、
　前記第１の選択値と前記第２の記憶値との第２の差を求める第２の演算又は前記第１の選択値と前記第１の記憶値との第１の加算を前記制御信号に従って行って、前記第２の差の正負を示す第２の符号又は前記第１の加算の結果を出力する第２の演算部と、
　前記第１の選択値と前記第３の記憶値との第３の差を求める第３の演算を行って、前記第３の差の正負を示す第３の符号を出力する第３の演算部と、を備え、
　前記第１の記憶部は、前記制御信号及び前記第１の符号に従って、前記処理結果、前記極大値、前記第１の演算の結果又は前記第１の加算の結果のいずれか１つを前記第１の記憶値として記憶し、
　前記第２の記憶部は、前記制御信号、前記第１の符号及び前記第２の符号に基づいて、前記処理結果、前記極大値又は前記第１の記憶値のいずれか１つを前記第２の記憶値として記憶し、
　前記第３の記憶部は、前記制御信号、前記第２の符号及び前記第３の符号に基づいて、前記処理結果、前記極大値又は前記第２の記憶値のいずれか１つを前記第３の記憶値として記憶する
ピーク検出回路。
　入力値を第１の記憶値として記憶する第１の記憶部と、
　入力値を第２の記憶値として記憶する第２の記憶部と、
　入力値を第３の記憶値として記憶する第３の記憶部と、
　入力された処理結果の極大値を検出する極大値検出部と、
　前記処理結果についてのピーク値を検出する手法であるピーク検出処理を指定する制御信号に従って、前記処理結果又は前記極大値の一方を選択し、第１の選択値として出力する第１の選択部と、
　前記第１の記憶値からの前記第１の選択値の減算である第１の減算を行って、第１の演算結果として出力する第１の加算器と、
　前記制御信号に従って、前記第１の記憶値と前記第１の選択値との加算である第１の加算又は前記第２の記憶値からの前記第１の選択値の減算である第２の減算の一方を選択する第２の選択部と、
　前記第２の選択部の選択結果に従って、前記第１の加算又は前記第２の減算を行って、第２の演算結果として出力する第２の加算器と、
　前記制御信号に従って、前記第１の選択値又は前記第２の演算結果の一方を選択して、第３の選択値として出力する第３の選択部と、
　前記第３の記憶値からの前記第３の選択値の減算である第３の減算を行って、第３の演算結果として出力する第３の加算器と、
　前記制御信号に従って、前記極大値、前記第１の演算結果又は前記第２の演算結果のいずれか１つを選択して、前記第１の記憶部へ出力する第４の選択部と、
　前記第１の減算の結果の正負を示す第１の符号を出力する第１の符号判定器と、
　前記第２の減算の結果の正負を示す第２の符号を出力する第２の符号判定器と、
　前記第３の減算の結果の正負を示す第３の符号を出力する第３の符号判定器を備え、
　前記第１の記憶部は、前記制御信号及び前記第１の符号に従って、前記極大値、前記第１の演算結果又は前記第２の演算結果のいずれか１つを前記第１の記憶値として記憶し、
　前記第２の記憶部は、前記制御信号、前記第１の符号及び前記第２の符号に基づいて、前記処理結果、前記極大値又は前記第１の記憶値のいずれか１つを前記第２の記憶値として記憶し、
　前記第３の記憶部は、前記制御信号、前記第２の符号及び前記第３の符号に基づいて、前記処理結果、前記極大値又は前記第２の記憶値のいずれか１つを前記第３の記憶値として記憶する
ピーク検出回路。
　前記第２の選択部は、前記制御信号に従って、前記第１の選択値又は符号が反転された前記第１の選択値である反転選択値の一方を選択して第２の選択値として出力し、
　前記第２の加算器は、前記第２の記憶値と前記第２の選択値を加算し、前記第２の演算結果を出力する
請求項２記載のピーク検出回路。
　前記ピーク検出処理は、検出された複数の前記極大値の大きさの順序を求める第１の処理、又は前記処理結果についての所定の期間中の積分値を求める第２の処理であり、
　前記制御信号が前記第１の処理を指定するときは、
　　前記第１の選択部は、前記極大値を選択し、
　　前記第２の選択部は、前記反転選択値を選択し、
　　前記第３の選択部は、前記第１の選択値を選択し、
　　前記第４の選択部は、前記極大値を選択し、
　　前記第３の記憶部は、前記第２の符号が負であるとき前記第２の記憶部の記憶値を記憶し、前記第２の符号が正で前記第３の符号が負であるとき前記極大値を記憶し、
　　前記第２の記憶部は、前記第１の符号が負であるとき前記第１の記憶部の記憶値を記憶し、前記第１の符号が正で前記第２の符号が負であるとき前記極大値を記憶し、
　　前記第１の記憶部は、前記第１の符号が負であるとき前記極大値を記憶し、
　前記制御信号が前記第２の処理を指定するときは、
　　前記第１の選択部は、前記処理結果を選択し、
　　前記第２の選択部は、前記第１の選択値を選択し、
　　前記第３の選択部は、前記第２の演算結果を選択し、
　　前記第４の選択部は、前記第１の演算結果又は第２の演算結果を選択し、
　　前記第１の記憶部は、前記第１の演算結果及び前記第２の演算結果を時間的に交互に記憶し、
　　前記第３の記憶部は、前記第３の符号が負であるとき前記第２の演算結果を記憶する
請求項３記載のピーク検出回路。
　入力された処理結果を第４の記憶値として記憶する第４の記憶部と、
　入力値を第５の記憶値として記憶する第５の記憶部と、
　前記処理結果についてのピーク値を検出する手法であるピーク検出処理を指定する制御信号に従って、前記処理結果又は前記第５の記憶値の一方を選択し、第５の選択値として出力する第５の選択部と、
　前記制御信号に従って、前記第５の記憶値と前記第４の記憶値との加算である第２の加算又は前記第５の記憶値からの前記第４の記憶値の減算である第４の減算の一方を第６の選択値として選択する第６の選択部と、
　前記第５の選択値からの前記第４の記憶値の減算である第５の減算を行い、第４の演算結果を出力する第４の加算器と、
　前記第６の選択部の選択結果に従い、前記第２の加算又は前記第４の減算を行い、第５の演算結果を出力する第５の加算器と、
　前記第４の演算結果又は前記第５の演算結果の一方を、第７の選択値として出力する第７の選択部と、
　前記第４の記憶値又は前記第７の選択値の一方を第８の選択値として選択し、前記第５の記憶部へ出力する第８の選択部と、
　前記第４の演算結果の正負を示す第４の符号を出力する第４の符号判定器と、
　前記第５の演算結果の正負を示す第５の符号を出力する第５の符号判定器と、
　前記第４の符号及び前記第５の符号を用いて検出された前記処理結果の極大値を出力するマスク回路とを含む極大値検出部と、
　前記極大値又は前記第７の選択値の一方を選択し、第９の選択値として出力する第９の選択部と、
　入力値を第６の記憶値として記憶する第６の記憶部と、
　前記第６の記憶値からの前記第９の選択値の減算である第６の減算を行って、第６の演算結果として出力する第６の加算器と、
　前記第６の減算の結果の正負を示す第６の符号を出力する第６の符号判定器と、を備え、
　前記第６の記憶部は、前記第６の符号に基づいて、前記第９の選択値を前記第６の記憶値として記憶する
ピーク検出回路。
　入力値を第１の記憶値として記憶する第１の記憶部と、
　入力値を第２の記憶値として記憶する第２の記憶部と、
　入力された処理結果の極大値を検出する極大値検出部と、
　前記処理結果についてのピーク値を検出する手法であるピーク検出処理を指定する制御信号に従って、前記処理結果又は前記極大値の一方を選択し、第１の選択値として出力する第１の選択部と、
　前記第１の選択値を第７の記憶値として記憶する第７の記憶部と、
　前記制御信号に従って、前記第１の記憶値と前記第１の選択値との加算である第３の加算又は前記第１の記憶値からの前記第１の選択値の減算である第７の減算の一方を第１０の選択値として選択する第１０の選択部と、
　前記第３の加算又は前記第７の減算の一方を行い、第７の演算結果を出力する第７の加算器と、
　前記第７の減算の結果の正負を示す第７の符号を出力する第７の符号判定器と、
　前記制御信号及び前記第７の符号に従って、前記第１の記憶値又は前記第７の記憶値の選択を指定する選択制御を行う選択制御部と、
　前記選択制御に従って、前記第１の記憶値又は前記第７の記憶値の一方を選択して、第１１の選択値として出力する第１１の選択部と、
　前記第１１の選択値を第８の記憶値として記憶する第８の記憶部と、
　前記第２の記憶値からの前記第８の記憶値の減算である第８の減算を行い、前記第８の演算結果として出力する第８の加算器と、
　前記第８の演算結果の正負を示す第８の符号を出力する第８の符号判定器と、
を備え、
　前記第１の記憶部は、前記制御信号及び前記第７の符号に従って、前記第７の記憶値又は前記第７の演算結果を前記第１の記憶値として記憶し、
　前記第２の記憶部は、前記第８の符号に基づいて、前記第８の記憶値を前記第２の記憶値として記憶する
ピーク検出回路。
　前記処理結果を積分し、積分結果を出力する積分処理部と、
　前記処理結果又は前記積分結果の一方を選択し、第１２の選択値として出力する第１２の選択部を備え、
　前記第１の選択部は、前記制御信号に従って、前記第１２の選択値又は前記極大値の一方を選択し、前記第１の選択値として出力する
請求項２乃至６のいずれかに記載のピーク検出回路。
　前記制御信号は、前記第１の処理によって順序を求める対象となる前記複数の極大値の個数を指定し、
　前記極大値検出部、前記第１乃至前記第３の加算器、前記第１乃至前記第３の符号判定器、又は前記第１乃至前記第３の記憶部のうちの少なくとも１つは、前記個数に基づいて、前記制御信号によって、動作を停止され又はクロックの供給を停止される
請求項４記載のピーク検出回路。
　処理結果についてのピーク値を検出する手法であるピーク検出処理を指定する制御信号に従って第１の選択値として選択された前記処理結果又は前記処理結果について検出された極大値の一方と、第１の記憶値との第１の差を求める第１の演算を行って、前記第１の差の正負を示す第１の符号を出力し、
　前記第１の選択値と第２の記憶値との第２の差を求める第２の演算又は前記第１の選択値と前記第１の記憶値との第１の加算を前記制御信号に従って行って、前記第２の差の正負を示す第２の符号又は前記第１の加算の結果を出力し、
　前記第１の選択値と第３の記憶値との第３の差を求める第３の演算を行って、前記第３の差の正負を示す第３の符号を出力し、
　前記制御信号及び前記第１の符号に従って、前記処理結果、前記極大値、前記第１の演算結果又は前記第１の加算の結果のいずれか１つを前記第１の記憶値として記憶し、
　前記制御信号、前記第１の符号及び前記第２の符号に基づいて、前記処理結果、前記極大値、又は前記第１の記憶値のいずれか１つを前記第２の記憶値として記憶し、
　前記制御信号、前記第２の符号及び前記第３の符号に基づいて、前記処理結果、前記極大値、又は前記第２の記憶値のいずれか１つを前記第３の記憶値として記憶する
ピーク検出方法。
　入力された処理結果についてのピーク値を検出する手法であるピーク検出処理を指定する制御信号に従って、前記処理結果又は前記処理結果について検出された極大値の一方を選択して、第１の選択値として出力し、
　第１の記憶値からの前記第１の選択値の減算である第１の減算を行って、第１の演算結果として出力し、
　前記制御信号に従って、前記第１の記憶値と前記第１の選択値との加算である第１の加算又は第２の記憶値からの前記第１の選択値の減算である第２の減算の一方を行って、第２の演算結果として出力し、
　前記制御信号に従って、前記第１の選択値又は前記第２の演算結果の一方を選択して、第３の選択値として出力し、
　第３の記憶値からの前記第３の選択値の減算である第３の減算を行って、第３の演算結果として出力し、
　前記第１の減算の結果の正負を示す第１の符号を出力し、
　前記第２の減算の結果の正負を示す第２の符号を出力し、
　前記第３の減算の結果の正負を示す第３の符号を出力し、
　前記制御信号及び前記第１の符号に従って、前記処理結果、前記極大値、前記第１の演算結果又は前記第２の演算結果のいずれか１つを、前記第１の記憶値として記憶し、
　前記制御信号、前記第１の符号及び前記第２の符号に基づいて、前記処理結果、前記極大値又は前記第１の記憶値のいずれか１つを、前記第２の記憶値として記憶し、
　前記制御信号、前記第２の符号及び前記第３の符号に基づいて、前記処理結果、前記極大値又は前記第２の記憶値のいずれか１つを、前記第３の記憶値として記憶する
ピーク検出方法。