WO2013094416A1 - 高周波モジュール及びそれを用いた携帯端末 - Google Patents

高周波モジュール及びそれを用いた携帯端末 Download PDF

Info

Publication number
WO2013094416A1
WO2013094416A1 PCT/JP2012/081536 JP2012081536W WO2013094416A1 WO 2013094416 A1 WO2013094416 A1 WO 2013094416A1 JP 2012081536 W JP2012081536 W JP 2012081536W WO 2013094416 A1 WO2013094416 A1 WO 2013094416A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
signal
frequency
output
transistor
Prior art date
Application number
PCT/JP2012/081536
Other languages
English (en)
French (fr)
Inventor
林　範雄
清水　智
涼 門井
山本　昭夫
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2013550212A priority Critical patent/JP5807762B2/ja
Priority to US14/366,744 priority patent/US9166542B2/en
Priority to CN201280064091.4A priority patent/CN104040884B/zh
Publication of WO2013094416A1 publication Critical patent/WO2013094416A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/50—Structural association of antennas with earthing switches, lead-in devices or lightning protectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H03H7/40—Automatic matching of load impedance to source impedance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0458—Arrangements for matching and coupling between power amplifier and antenna or between amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/108—A coil being added in the drain circuit of a FET amplifier stage, e.g. for noise reducing purposes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45454—Indexing scheme relating to differential amplifiers the CSC comprising biasing means controlled by the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45466—Indexing scheme relating to differential amplifiers the CSC being controlled, e.g. by a signal derived from a non specified place in the dif amp circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45476—Indexing scheme relating to differential amplifiers the CSC comprising a mirror circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45576—Indexing scheme relating to differential amplifiers the IC comprising input impedance adapting or controlling means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45631—Indexing scheme relating to differential amplifiers the LC comprising one or more capacitors, e.g. coupling capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45634—Indexing scheme relating to differential amplifiers the LC comprising one or more switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers

Definitions

  • the present invention relates to a high-frequency module, and more particularly to a technique that is used in a mobile terminal and is effective when applied to a high-frequency module that transmits a high-frequency signal.
  • Patent Document 1 describes that a low-pass filter is formed by a passive element in a bias portion of an amplifying transistor and a high-frequency component is reduced by adjusting impedance to ensure linearity.
  • An amplifier circuit is disclosed.
  • the low-pass filter is formed of a passive element, and there is no awareness of the reduction of high-frequency components of a plurality of frequencies that are generated when the frequency band width changes.
  • the high-frequency module includes an amplifier circuit having an amplification transistor and a variable impedance circuit, and a matching circuit connected to the amplifier circuit.
  • the output impedance of the amplifier circuit changes according to a control signal corresponding to the width of the frequency band supplied to the variable impedance circuit.
  • the high frequency component can be reduced, and the linearity can be ensured.
  • FIG. 1 is a circuit diagram showing a high-frequency module according to Embodiment 1.
  • FIG. 3 is an explanatory diagram for explaining the first embodiment.
  • FIG. 3 is a circuit diagram illustrating a voltage follower circuit used in the high-frequency module according to Embodiment 1.
  • FIG. 3 is an explanatory diagram for explaining the first embodiment.
  • FIG. 3 is a circuit diagram illustrating an example of a buffer current control circuit used in the high-frequency module according to Embodiment 1.
  • FIG. FIG. 6 is a circuit diagram illustrating another example of a buffer current control circuit used in the high frequency module according to the first embodiment.
  • 3 is an explanatory diagram for explaining the first embodiment.
  • FIG. 3 is a block diagram illustrating an example of a mobile terminal that uses the high-frequency module according to Embodiment 1.
  • FIG. 3 is a block diagram illustrating an example of a mobile terminal that uses the high-frequency module according to Embodiment 1.
  • FIG. 6 is a block diagram illustrating another example of a mobile terminal using the high-frequency module according to Embodiment 1.
  • FIG. 3 is an explanatory diagram for explaining the first embodiment.
  • FIG. 5 is a circuit diagram showing a high-frequency module according to Embodiment 2.
  • FIG. 6 is a circuit diagram showing a voltage follower circuit of a high-frequency module according to Embodiment 2.
  • FIG. 3 is a circuit diagram showing an example of a matching circuit according to the first and second embodiments.
  • a high-frequency module compatible with LTE Long Term Evolution
  • LTE Long Term Evolution
  • a plurality of frequency bands adjacent to each other are used as carrier waves, and a communication signal (hereinafter also referred to as a high frequency signal) is a combination of signals in the respective frequency bands.
  • a communication signal hereinafter also referred to as a high frequency signal
  • the plurality of units fall within the frequency band width defined by the LTE communication standard. Examples of the frequency band width defined by the LTE communication standard include 5 MHz, 10 MHz, 15 MHz, and 20 MHz.
  • the second-order distortion component means a distortion component of the output signal caused by the square component of the nonlinear characteristic of the amplifier
  • the third-order distortion component is caused by the cube component of the nonlinear characteristic of the amplifier. This means the distortion component of the output signal.
  • the input signal is a composite of two signals with angular frequencies ⁇ 1 and ⁇ 2 (Equation 2).
  • equation (4) is obtained as the third-order distortion component.
  • FIG. 2 shows the second term of Equation (3) in the second-order distortion component and the second and fourth terms of Equation (4) in the third-order distortion component on the frequency axis.
  • main signals 401 and 402 are components of the input signal to be originally amplified (the level of the output signal having the same frequency as the frequency of the input signal), and exist in the frequency band of the input signal.
  • signals 403 and 404 are third-order distortion components
  • signal 405 is a second-order distortion component.
  • the signal 403 is the third-order distortion component of the second term of equation (4)
  • the signal 404 is the third-order distortion component of the fourth term of equation (4).
  • Signal 405 corresponds to the second-order distortion component of the second term of equation (3).
  • the signals 403 and 404 which are third-order distortion components, are generated in the adjacent frequencies of the main signals 401 and 402, and thus cause the above-described adjacent channel interference. For this reason, the amplifier is required to have a low third-order distortion component of the output signal.
  • the input signal is an example of the synthesis of two signals having different frequencies.
  • an input signal which is a communication signal is actually a synthesis of signals existing in a plurality of frequency bands.
  • it can be considered as a synthesis of signals in a frequency band width (for example, 5 MHz) defined by a communication standard.
  • FIG. 10 shows frequency characteristics of an output signal when a communication signal formed by combining a plurality of signals existing in a frequency band width that is closer to an actual communication signal than two waves is input to an amplifier. Show.
  • an output signal indicated by the solid line is obtained if the amplifier does not have any nonlinear characteristics. That is, when the amplifier has no nonlinear characteristic, the above-described third-order distortion component does not occur, and only a signal in a frequency band corresponding to the frequency band of the communication signal is output.
  • a characteristic indicated by a broken line is an output characteristic of a signal in which the amplifier has a nonlinear characteristic and is affected by the third-order distortion component.
  • ⁇ 1 is a fundamental frequency (input signal frequency) coefficient
  • ⁇ 2 is a second-order nonlinear term coefficient
  • ⁇ 3 is a third-order nonlinear term coefficient.
  • ⁇ 2 and ⁇ 3 indicate how much distortion components are added to the output signal due to the nonlinear characteristics of the amplifier.
  • A1 represents the amplitude of one of the two input signals
  • A2 represents the amplitude of the other of the two input signals.
  • the signal is two sine waves having different frequencies.
  • the amplifying transistor is, for example, a field effect transistor (hereinafter also referred to as a MOS transistor), and the input signal and a part of the second-order distortion component are superimposed on the gate and supplied for amplification as described above.
  • the input signal is A1 cos ⁇ 1t, which is one of the main signals, and A3 cos ( ⁇ 2- ⁇ 1) t, which is the second order distortion component, and substituting these terms into equation (1),
  • A3 means ⁇ 2 ⁇ A1 ⁇ A2.
  • A4 means ⁇ 2 ⁇ A1 ⁇ A2 for simplification of the equation.
  • Equations (5) and (6) are equal to the frequencies of the second and fourth terms of Equation (4), which are the aforementioned third-order distortion components, these third-order distortion components are superimposed on each other. Will be. In other words, the presence of the second-order distortion component increases the third-order distortion component that causes the adjacent channel interference.
  • the frequency at which the second-order distortion component appears changes according to the width of the band.
  • the bandwidth of the frequency band of the input signal is ⁇ 4 to ⁇ 3 ( ⁇ 4 > ⁇ 3 )
  • the 2nd order distortion component appears at a frequency of 0 to ⁇ 4 ⁇ 3 .
  • the bandwidth (width) of the frequency band means 5 MHz, 10 MHz, 15 MHz, 20 MHz or the like in the case of LTE. Therefore, when 5 MHz is taken as an example, the secondary distortion component appears at 0 to 5 MHz, and at 10 MHz, the secondary distortion component appears at 0 to 10 MHz.
  • the high frequency module 10 includes an amplifier circuit 20 and an output matching circuit 109.
  • the amplifier circuit 20 includes an output terminal 112, a high frequency amplification transistor 106, and a variable impedance circuit 103.
  • the variable impedance circuit 40 receives a control signal according to the frequency band width of the communication signal, and its output impedance changes according to the value of the control signal.
  • the output impedance of the amplifier circuit 20 viewed from the output terminal 112 is at least a combined impedance of the variable impedance circuit 40 and the amplifying transistor 106, and changes when the output impedance of the variable impedance circuit 40 is changed.
  • the output impedance of the amplifier circuit 20 can be changed by the control signal for each frequency band width of the communication signal.
  • the second-order distortion component is matched with the matching circuit 109 without matching the impedance of the output matching circuit 109 viewed from the output terminal 112 and the output impedance of the amplifier circuit 20 in the frequency band of the second-order distortion component. Reflect to.
  • the amount of transmission of the second-order distortion component signal to the amplifier circuit 20 is reduced, the generation of unnecessary signals of the third-order distortion component is reduced, and the linearity of the amplifier circuit can be ensured. It is possible to provide a high-frequency module with reduced interference with adjacent channels.
  • the variable impedance circuit has a buffer circuit, and the buffer circuit is connected so as to constitute a voltage follower circuit.
  • the voltage follower circuit receives a bias voltage for biasing the amplifying transistor 106 from the bias circuit, and supplies a bias voltage corresponding to the received bias voltage to the amplifying transistor.
  • the high frequency signal is also transmitted to the output of the voltage follower circuit.
  • the input and output of the voltage follower circuit are electrically separated, it is possible to prevent the high frequency signal from being transmitted to the bias circuit.
  • the voltage follower circuit also functions as the variable impedance circuit described above, so that it is possible to reduce interference with adjacent channels.
  • FIG. 1 shows a circuit diagram of a high-frequency module according to the embodiment 1.
  • the high frequency module 10 includes an amplifier circuit 20, a bias circuit 30, and an output matching circuit 109.
  • the amplification circuit 20 includes a high frequency amplification transistor 106 and a variable impedance circuit 40.
  • the variable impedance circuit 40 includes a voltage follower circuit 103 configured by a buffer circuit.
  • the bias circuit 30 includes a bias current source 101 and a bias MOS transistor 102.
  • the bias MOS transistor 102 has its drain and source connected, and a bias current is supplied to the drain from the bias power source 101.
  • the bias circuit 30 generates a constant voltage according to the bias current from the bias current source 101 and supplies it to the positive input (+) of the voltage follower circuit 103.
  • the output of the voltage follower circuit 103 is connected to its negative input.
  • the output of the voltage follower circuit 103 is connected to the gate of the high-frequency amplification transistor 106 via a resistor 104 for reducing a high-frequency signal.
  • the gate of the amplifying transistor 106 is biased by a bias voltage output from the voltage follower circuit 103.
  • a high-frequency communication signal (high-frequency signal) is supplied from the input matching circuit 108 to the gate of the amplifying transistor 106 through a DC cut capacitor 105 for cutting a DC component.
  • the resistor 104 functions to attenuate transmission of a high-frequency signal to the voltage follower circuit 103.
  • the high-frequency signal transmitted to the output of the voltage follower circuit 103 without being attenuated by the resistor 104 electrically separates the bias circuit 30 and the resistor 104 (or the gate of the amplifying transistor 106) by the voltage follower circuit 103.
  • the resistor 104 can be omitted for the purpose of attenuating the high-frequency signal.
  • the amplification circuit 20 (including the voltage follower circuit 103, the resistor 40, the amplification transistor 106, and the capacitor 105) and the bias circuit 30 (including the transistor 102 and the bias current source 101) are not particularly limited. Are formed on one semiconductor chip.
  • the amplifier circuit 20 When the amplifier circuit 20 is formed on a semiconductor chip, if a coil is used to reduce high-frequency signals, the area occupied by the semiconductor chip increases. By using the voltage follower circuit as in this embodiment, it is possible to suppress an increase in the area of the semiconductor chip.
  • the input matching circuit 108 is a matching circuit for impedance matching between the amplifier or signal source (not shown) connected to the terminal 111 and the amplifier circuit 20.
  • the load inductor 107 is connected between the output terminal 112 and the power supply voltage point Vdd, and operates as a load of the high frequency amplification transistor 106.
  • the output matching circuit 109 is connected between a subsequent circuit (not shown) connected to the terminal 113 of the module and the output terminal 112 of the amplifier circuit 20 to achieve impedance matching.
  • a buffer current control circuit 110 controls the current of the voltage follower circuit 103.
  • a frequency band selection circuit 201 is provided outside the high frequency module 10. As will be described in detail later, the frequency band selection unit 201 is used to specify the frequency band width of the communication signal amplified by the amplifier circuit 20.
  • the high frequency amplifying transistor 106 is biased by the bias voltage supplied from the voltage follower circuit 103 via the resistor 104 and amplifies the high frequency signal supplied via the direct current cut capacitor 105, and outputs the output matching circuit 109. To output.
  • FIG. 3 is a circuit diagram showing an example of the voltage follower circuit 103.
  • the operational amplifier circuit constituting the voltage follower circuit includes a bias current source 10308, input terminals 10301 and 10302, a differential amplification stage 10310, a second amplification stage 10320, and an output terminal 10307.
  • the differential amplification stage 10310 has a pair of differential amplification MOS transistors 10303 and 10304, and the gate (input terminal 10302) of one differential amplification MOS transistor 10304 is connected to the positive input terminal of the voltage follower circuit 103.
  • the gate (input terminal 10301) of the other differential amplification MOS transistor 10303 is the negative input terminal of the voltage follower circuit 103.
  • a pair of load MOSFETs 10340 and 10341 connected in a current mirror connection is connected to the pair of differential amplification MOS transistors.
  • the second amplification stage includes an amplification MOS transistor 10305 and a phase compensation capacitor 10306.
  • MOSFETs 10330, 10331, and 10332 for current sources are current mirror connected, and supply currents according to the current from the bias current source 10308 to the differential amplification MOS transistor and the amplification MOS transistor 10305.
  • the output of the operational amplifier circuit is connected to the input terminal 10301.
  • the voltage follower circuit 103 functions as the variable impedance circuit 40 (buffer circuit).
  • the output frequency characteristic for the AC input signal that determines the output impedance characteristic when the voltage follower circuit of FIG. 3 is viewed as a buffer circuit is determined by the transconductance gm of the amplification MOS transistors 10303 and 10304 and the value C of the phase compensation capacitor 10306. .
  • the unity gain frequency that is the cutoff frequency of the output frequency characteristic with respect to the AC input signal of the buffer circuit is ⁇ u .
  • the transconductance gm of the MOS transistor is obtained by using the mobility ⁇ of the MOS transistor, the gate oxide film capacitance C OX per unit area, the gate width W, the gate length L, and the drain current ID. 8).
  • the transconductance gm is changed by changing the drain current ID, and the cutoff frequency of the buffer frequency characteristic is changed. That is, the cutoff frequency of the buffer circuit can be changed by changing the drain currents of the amplification MOSFETs 103030 and 10304.
  • the output impedance of the buffer circuit 40 can be changed by changing the drain current. That is, the output impedance of the buffer circuit (voltage follower circuit 103) can be changed by changing the drain current.
  • FIG. 4 shows an example of frequency characteristics of the buffer circuit.
  • the cutoff frequency decreases. Conversely, when the drain current ID increases, the cutoff frequency increases.
  • the vertical axis represents the input / output signal level ratio, but it can be regarded as representing the output impedance of the buffer circuit 40 (voltage follower circuit 103).
  • the output impedance of the amplifier circuit 20 When the output impedance of the amplifier circuit 20 is viewed from the output terminal 112 of the amplifier circuit 20, the output impedance is that of the high-frequency amplifier transistor 106, the resistor 104, the DC cut capacitor 105, and the buffer circuit 40 (voltage follower circuit 103). It becomes the synthetic impedance. Among these elements, it is difficult to adjust the impedance of the high frequency amplification transistor 106, the resistor 104, and the direct current cut capacitor 105 after the high frequency module is manufactured. On the other hand, as described above, the buffer circuit 40 (voltage follower circuit 103) can change the value of its output impedance, for example, by changing the drain current of the differential amplification MOSFET.
  • the drain current of the differential amplification MOS transistor in the buffer circuit 40 is set to I1 when the frequency band of the secondary distortion component is 0 to f1 (for example, 0 to 5 MHz), the frequency band of the secondary distortion component is Matching occurs between the output impedance of the amplifier circuit 20 and the impedance viewed from the output terminal 112 to the output matching circuit 109 side.
  • the secondary distortion component is transmitted from the output terminal 112 to the gate side of the high frequency amplification transistor 106.
  • the drain current of the differential amplification MOS transistor in the buffer circuit 40 is set to I2 or I3, and the frequency band of the secondary distortion component is 0 to f2.
  • the drain current is set to I3
  • the frequency band of the secondary distortion component is 0 to f3 (0 to 15 MHz)
  • the drain current is set to be larger than I3. This prevents matching from occurring within the frequency band of the secondary distortion component.
  • the frequency band width of the communication signal is wide, the frequency band range of the secondary distortion component is wide, so the drain current of the differential amplification transistor is set large (for example, I3).
  • the second order distortion component having a frequency higher than the frequency range of the second order distortion component matching is achieved between the output impedance of the amplifier circuit 20 and the impedance viewed from the output terminal 112 to the output matching circuit 109 side.
  • reflection due to impedance mismatch can be performed in the frequency band of the secondary distortion component, and the secondary distortion component can be prevented from being transmitted to the gate side.
  • the frequency band width of the communication signal is narrow, the frequency range of the secondary distortion component is also narrow.
  • the drain current of the differential amplification MOS transistor is small, impedance is matched at a frequency higher than the frequency range of the secondary distortion component, and reflection due to impedance mismatch can be performed in the frequency band of the secondary distortion component. It is possible to prevent the component from being transmitted to the gate side. In this case, since the drain current of the differential amplification MOS transistor can be reduced, the power consumption can be reduced.
  • the buffer circuit 40 is arranged so that the total combined impedance composed of the amplification transistor 106, the resistor 104, the DC cut capacitor 105, and the buffer circuit 40 does not match the impedance of the output matching circuit 109 viewed from the output terminal 112. Is set to a fixed value. By doing so, it is possible to prevent impedance matching between the combined impedance and the impedance on the output side of the amplification MOS transistor, and to prevent the secondary distortion component from being transmitted into the amplifier circuit 20. In this case, by configuring the voltage follower circuit with the buffer circuit, the coil for reducing the high-frequency signal as described above becomes unnecessary, and the semiconductor chip can be miniaturized.
  • the width of the frequency band of the communication signal changes as in LTE, for example, if the output impedance of the buffer circuit 40 is fixed, the width of the frequency band of the communication signal changes.
  • the width of the frequency band of the next distortion component also changes, and impedance matching occurs. Therefore, when the width of the frequency band of the communication signal changes, the output impedance of the buffer circuit 40, the combined impedance of the amplification MOS transistor 106, and the output matching circuit 109 from the output terminal 112 in the frequency band of the secondary distortion component at that time. Impedance matching is performed with the impedance viewed from the side, and transmission of the second-order distortion component occurs, resulting in an increase in the third-order distortion component.
  • the output impedance of the buffer circuit 40 is controlled so that transmission of the secondary distortion component due to impedance matching does not occur.
  • the frequency band selection circuit 201 transmits digital data indicating the width of the frequency band of the signal to be transmitted to the buffer current control circuit 110.
  • the buffer current control circuit 110 forms a control signal corresponding to the width of the frequency band of the signal, and controls the current source 10308 of the buffer circuit 40 of FIG.
  • FIG. 5 shows a circuit diagram of the current source 10308 of the buffer circuit 40.
  • the current source 10308 includes resistors 505 to 508 and resistance changeover switches 509 to 512.
  • a reference voltage source 501 provides a reference voltage Vref which is a voltage applied to one end of each of the resistors 505 to 508.
  • the operational amplifier (comparator) 502 controls the voltages applied to the resistors 505 to 508 to be equal to the reference voltage by feedback control.
  • a MOS transistor 503 serves as a current source for supplying a current to each of the resistors by the feedback control.
  • the MOS transistor 504 is controlled by the operational amplifier 502 and becomes an output current source.
  • the drain of the MOS transistor 503 is connected to the drain of the MOS transistor 10330 in FIG.
  • the operational amplifier 502 the voltage applied to one end of the resistors 505, 506, 507, and 508 is fixed to the voltage of the reference voltage source 501.
  • the current flowing from the drain of the MOS transistor 503 is determined by the resistance values of the resistors 505, 506, 507 and 508.
  • the resistance to be used is switched by switches 509, 510, 511 and 512.
  • the MOS transistors 503 and 504 are current mirror connected, when the gate lengths of these MOS transistors are equal, the ratio of the channel width of the MOS transistors 503 and 504 and the ratio of the current flowing through the MOS transistors 503 and 504 are the same. To do. That is, the current output from the MOS transistor 504 is (drain current of the MOS transistor 503) ⁇ ((channel width of the MOS transistor 504) / (channel width of the MOS transistor 503)). From the above, the desired current is supplied to the MOS transistor 10330 (FIG. 3) by adjusting the voltage of the reference voltage source 501, the resistance values of the resistors 505, 506, 507, and 508, and the channel width ratio of the MOS transistors 503 and 504. ).
  • the adjustment of the resistance value of each resistor will be described.
  • the value of the current source 10308 when the output impedance of the amplifier circuit 20 in FIG. Obtained for each frequency band width of communication signals by IC trial manufacture.
  • the values of the resistors in FIG. 5 are adjusted so that the obtained current value is obtained.
  • the switch 509 is turned on, and the value of the resistor 505 is adjusted so that the current value obtained with the frequency bandwidth of 5 MHz is obtained.
  • the switch 510 is turned on and the value of the resistor 506 is adjusted so that the current obtained at 10 MHz is obtained.
  • the resistor 507 (switch 511 is turned on) when the signal frequency bandwidth is 15 MHz
  • the resistor 508 switch 512 is turned on
  • the buffer current control circuit 110 turns on the switch 509 of the current source 10308 (FIG. 5), The other switches 510, 511 and 512 are turned off, and a control signal is generated so that only the resistor 506 is used. Even in the case of widths in other frequency bands, control is performed so that each resistor is used according to the bandwidth as shown in FIG. Thereby, the switch is controlled so that a predetermined current flows in the buffer circuit 40 in accordance with the frequency band width of each communication signal. That is, as the operating current of the pair of differential amplification transistors 10303 and 10304 shown in FIG. 3, a current that is predetermined according to the frequency band width of each communication signal flows.
  • By performing the control in this way it is possible to reduce the transmission of the second-order distortion component signal corresponding to the frequency band width of each communication signal to the amplifier circuit 20, and to ensure the linearity of the amplifier circuit. It becomes possible.
  • control signal formed by the buffer current control circuit 110 selects a current value corresponding to the width of each frequency band, it can also be regarded as a selection signal.
  • FIG. 6 shows another circuit diagram of the current source 10308.
  • MOS transistors 513 to 516 are used as the switches 509, 510, 511 and 512.
  • a MEMS switch (not shown) may be used in place of the MOS transistor.
  • the number of switches, MOS transistors, and resistors need not be four, and may be the number corresponding to the width of the frequency band of the signal to be switched or the number according to the control.
  • FIG. 13 is a circuit diagram showing an example of the output matching circuit 109.
  • 10353 is an input terminal connected to the output terminal 112 of the amplifier circuit 20
  • 10354 is an output terminal connected to the terminal 113 of FIG.
  • a coil (inductance) 10350 is connected between the input terminal 10353 and the output terminal 10354, and capacitors 10352 and 10351 are connected between the ground potential point and both ends of the coil 10350.
  • the output matching circuit is configured by a so-called ⁇ -type filter.
  • the output matching circuit 109 matches the input impedance of the input terminal 10353 and the output impedance of the amplifier circuit in the frequency band of the signal to be communicated, and is connected to the output impedance of the output terminal 10354 and the terminal 113 of FIG.
  • the value of each element is set so that the impedance with a circuit (for example, an amplifier) matches.
  • the impedance when the output matching circuit 109 side is viewed from the output terminal 112 used in the above description means the input impedance of the output matching circuit 109 and the load connected to the output terminal 112 in the frequency band of the second order distortion component.
  • the combined impedance with the inductance 107 is meant.
  • FIG. 8 is a block diagram showing an example of a mobile terminal.
  • reference numeral 820 denotes a baseband semiconductor integrated circuit device (hereinafter also referred to as an IC) that forms and outputs a baseband signal (transmission baseband signal) to be transmitted.
  • the transmission baseband signal is amplified by an RF signal processing IC (RFIC) 830, converted into a high-frequency communication signal, and supplied to the amplifier module 810.
  • RFIC RF signal processing IC
  • the transmission signal amplified by the amplifier module 810 is supplied to the antenna 850 that performs transmission / reception via the duplexer 840 and transmitted.
  • the duplexer 840 utilizes the fact that the frequency band of the transmission signal and that of the reception signal are different, uses bandpass filter characteristics, transmits the transmission signal from the amplifier module 810 to the antenna 850, and the reception signal from the antenna 850 is transmitted to the amplifier module 810.
  • the signal is transmitted to the RF signal processing IC 830 without flowing into.
  • the baseband IC 820 includes the frequency bandwidth selection unit 201 described above, and the amplifier module 810 includes the high frequency module.
  • the width of the frequency band of the communication signal used for transmission and reception is set.
  • the frequency bandwidth selection circuit 201 generates the bandwidth selection data and transmits it as a digital signal to the buffer current control circuit 110 in the amplifier module 810 via a digital interface (not shown). .
  • FIG. 9 is a block diagram showing another embodiment of the portable terminal. Also in this figure, the same parts as those in FIG. In the example of FIG. 9, the RF signal processing IC 930 collectively receives the control signals (including the above-described bandwidth selection data) from the baseband IC 820, and the control signal (bandwidth selection) required by the amplifier module 810 is received.
  • the RF signal processing IC 930 is the same as the RF signal processing IC 830 except that the inter-chip data communication circuit 301 is included.
  • the configuration suitable for the FDD system has been described with reference to FIGS. 8 and 9, but the present invention is not limited to this, and the mobile terminal is a TDD system (time division duplex). It may be applied.
  • FIG. 11 shows a circuit of the high frequency module according to the second embodiment. Also in this figure, the same parts as those in FIG. The difference from the first embodiment is that a buffer follower circuit 153 having a buffer capacitor control circuit 150 and a variable phase compensation capacitor is provided instead of the buffer current control circuit 110 (FIG. 1).
  • FIG. 12 shows a circuit of the voltage follower circuit 153. Also in FIG. 12, the same parts as those in FIG. 12 is different from the phase compensation capacitor 10306 (FIG. 3) in that a plurality of phase compensation capacitors 15301, 15302, 15303 and 15304 and capacitor switching switches 15305, 15306, 15307 and 15308 are different. It is to provide.
  • the frequency characteristic of the buffer circuit can be changed by changing the value of the capacitor for phase compensation, as can be understood from the above equation (7).
  • the values of the phase compensation capacitors 15301, 15302, 15303, and 15304 are determined in advance by circuit simulation and trial manufacture so that the impedance matching as described above cannot be obtained in the frequency band width of each communication signal.
  • the buffer capacitor control circuit 150 receives the bandwidth data from the frequency band selection circuit 201, switches the capacitor switching switches 15305, 15306, 15307, and 15308 according to the selected bandwidth, and uses the phase compensation capacitor 15301 to be used. , 15302, 15303, and 15304 are switched.
  • the impedance of the variable impedance circuit is changed by switching the phase compensation capacitor, it is possible to prevent an increase in power consumption.
  • the high-frequency module shown in this embodiment can be applied to the portable terminal shown in FIGS.
  • the MOS transistor is used for the description.
  • a bipolar transistor may be used.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

　増幅すべき高周波信号の周波数帯域の幅を変更した場合、高周波モジュールの線形性が劣化する。高周波モジュールは、増幅用トランジスタと可変インピーダンス回路を有する増幅回路と、出力整合回路とを有する。増幅動作により、増幅された高周波信号には、２次歪成分の不要信号が含まれてしまう。この２次歪成分の不要信号が発生する周波数帯域において、増幅回路と出力整合回路との間でインピーダンスが整合しない様に、増幅回路の出力インピーダンスを変更する。増幅回路の出力インピーダンスは、可変インピーダンス回路を制御することにより変更する。

Description

高周波モジュール及びそれを用いた携帯端末
　本発明は、高周波モジュールに関し、特に携帯端末に用いられ、高周波信号を送信する高周波モジュールに適用して有効な技術に関する。
　特開２００９－１６５１００号公報（特許文献１）には、増幅用トランジスタのバイアス部分に受動素子でローパスフィルタを形成してインピーダンスを調整することで高周波成分を低減し、線形性を確保する様にしたアンプ回路が、開示されている。
特開２００９－１６５１００号公報
　特許文献１では、ローパスフィルタが受動素子で形成されており、周波数帯域の幅が変わることにより発生するところの複数の周波数の高周波成分の低減が意識されていない。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
　一実施の形態によれば、高周波モジュールは、増幅用トランジスタと可変インピーダンス回路とを有する増幅回路と、該増幅回路に接続された整合回路とを有する。増幅回路の出力インピーダンスは、可変インピーダンス回路に供給されるところの周波数帯域の幅に応じた制御信号に従って変化する。
　前記一実施の形態によれば、周波数帯域の幅を変更しても、高周波成分の低減が可能であり、線形性の確保が可能となる。
実施の形態１に係わる高周波モジュールを示す回路図である。 実施の形態１を説明するための説明図である。 実施の形態１の高周波モジュールに使われるボルテージフォロア回路を示す回路図である。 実施の形態１を説明するための説明図である。 実施の形態１の高周波モジュールに使われるバッファ電流制御回路の一例を示す回路図である。 実施の形態１の高周波モジュールに使われるバッファ電流制御回路の他の例を示す回路図である。 実施の形態１を説明するための説明図である。 実施の形態１に係わる高周波モジュールを用いる携帯端末の一例を示すブロック図である。 実施の形態１に係わる高周波モジュールを用いる携帯端末の他の例を示すブロック図である。 実施の形態１を説明するための説明図である。 実施の形態２に係わる高周波モジュールを示す回路図である。 実施の形態２に係わる高周波モジュールのボルテージフォロア回路を示す回路図である。 実施の形態１及び２に係わる整合回路の一例を示す回路図である。
　以下に述べる複数の実施の形態では、特に制限されないが、携帯電話の通信規格であるＬＴＥ（ロング・ターム・エボリューション）に対応した高周波モジュールを例として説明する。ＬＴＥにおいては、互いに隣接した複数の周波数帯を搬送波としており、通信信号（以下、高周波信号と称することもある）は、それぞれの周波数帯にある信号の合成となる。この互いに隣接した複数の周波数帯を１つの単位として、複数の単位が、ＬＴＥの通信規格で定められる周波数帯域の幅に収まる。ＬＴＥの通信規格で定められる周波数帯域の幅としては、５ＭＨｚ、１０ＭＨｚ、１５ＭＨｚ、２０ＭＨｚ等がある。
　次に、複数の周波数帯に存在する信号の合成により形成されたところの通信信号を送信する場合に生じる課題について、本発明者の検討を説明する。
　［２次、３次歪成分の発生原理］
　増幅回路（以下、アンプ又はアンプ回路と称することもある）で信号を増幅した場合、増幅後の信号は、アンプの非線形性により歪を有する。この歪により、入力した信号（入力信号）の周波数帯以外にも信号が漏れ出し、隣接した周波数帯に存在する信号への妨害となる隣接チャネル妨害が生じる。アンプへの入力信号をx(t)とし、２次歪成分と３次歪成分を考慮するとアンプの出力信号y(t)は、
Figure JPOXMLDOC01-appb-M000001
と表される。ここで、２次歪成分とは、アンプの持つ非線形特性の２乗成分に起因する出力信号の歪成分を意味し、３次歪成分とは、アンプの持つ非線形特性の３乗成分に起因する出力信号の歪成分を意味する。
　説明を容易にするために、入力信号として、角周波数がω１とω２の２波の信号の合成であると仮定した場合（式２）、
Figure JPOXMLDOC01-appb-M000002
上記式（１）に、上記式（２）を代入すると出力信号y(t)には、２次歪成分として、式（３）が得られる。
Figure JPOXMLDOC01-appb-M000003
同じく、３次歪成分として、式（４）が得られる。
Figure JPOXMLDOC01-appb-M000004
２次歪成分のうち式（３）の第２項と、３次歪成分のうち式（４）の第２項、第４項を周波数軸上に表すと図２のようになる。
　図２において、主信号４０１、４０２が本来増幅されるべき入力信号の成分（入力信号の周波数と同じ周波数を有する出力信号のレベル）であり、入力信号の持つ周波数帯に存在している。一方、同図において、信号４０３及び４０４は、３次歪成分であり、信号４０５が２次歪成分である。上記式（３）（４）に対応させると、信号４０３が式（４）の第２項の３次歪成分であり、信号４０４が式（４）の第４項の３次歪成分であり、信号４０５が式（３）の第２項の２次歪成分に対応する。これらの歪成分は、アンプの非線形特性により生じた不要成分である。特に、３次歪成分である信号４０３、４０４は主信号４０１、４０２の近接周波数に生じるため，前述の隣接チャネル妨害の原因となる。このため、出力信号の３次歪成分が低いことがアンプに求められる。
　上述した様に説明を簡単にするために、図２では、入力信号が２つの互いに異なる周波数の信号の合成であることを例にした。しかしながら、通信信号である入力信号は、実際には複数の周波数帯域に存在する信号の合成である。また、ＬＴＥの場合には、通信規格で定められた周波数帯域の幅（例えば、５ＭＨｚ）にある信号の合成と考えることも出来る。図１０に、２波ではなく、より実際の通信信号に近い、周波数帯域の幅に存在する複数の信号の合成により形成された通信信号が、アンプに入力されたときの出力信号の周波数特性を示す。実線で示した周波数帯の幅に存在する通信信号が入力された場合、アンプが非線形特性を全く持たないと、実線で示された出力信号が得られる。すなわち、アンプが非線形特性を全く持たない場合は、前述の３次歪成分が生じず、通信信号の周波数帯域の幅分の周波数帯域のみの信号しか出力しない。一方、破線で示した特性は、アンプが非線形特性をもち、３次歪成分の影響を受けた信号の出力特性である。３次歪成分が存在すると、通信信号の周波数帯域の幅よりも外に信号成分（不要信号成分）が生じ、隣接する周波数帯に存在する他の信号を妨害する。
　上述した各式（１）、（２）、（３）及び（４）で使われている記号の意味は、次の通りである。
　α１は基本周波数（入力信号の周波数）の係数、α２は２次の非線形項の係数、α３は３次の非線形項の係数である。上記α２及びα３はアンプの非線形特性により、出力信号にどれだけ歪成分が加わるかという程度を表している。実際のアンプでは，４次の非線形項の係数α４、５次の非線形項の係数α５、６次の非線形項の係数α６等が存在するが、次数が進むにつれて係数の値が小さくなるので、簡単のため4次以降を無視している。
　上記各式において、Ａ１は入力する２波の信号のうちの一方の信号の振幅を表し、Ａ２は入力する２波の信号のうちの他方の信号の振幅を表している。また、上記各式においては、信号は周波数が異なる２波の正弦波である。
　［２次歪による弊害］
　上述したように増幅後に生じたところの２次歪成分の一部が、増幅回路に漏れ込んだ場合、例えば後で説明する図１の増幅用トランジスタ１０６に戻り、入力信号（増幅用トランジスタによって増幅されるべき周波数帯の信号）に加わった場合を、次に説明する。増幅用トランジスタは、例えば電界効果型トランジスタ（以下、ＭＯＳトランジスタとも称する）であり、そのゲートに上述の様に入力信号と２次歪成分の一部が重畳されて供給され、増幅される。
　入力信号が、主信号の一方であるＡ１ｃｏｓω１ｔと２次歪成分であるＡ３ｃｏｓ（ω２－ω１）ｔであると仮定して、これらの項を式（１）に代入すると、 
Figure JPOXMLDOC01-appb-M000005
という項ができる。ここでは、式の簡略化のために、Ａ３は、α２×Ａ１×Ａ２を意味している。
　また、入力信号が、主信号の他方であるＡ２ｃｏｓω２ｔと２次歪成分であるＡ４ｃｏｓ（ω２－ω１）ｔと仮定して、これらの項を式（１）に代入すると、
Figure JPOXMLDOC01-appb-M000006
という項ができる。ここでも、式の簡略化のために、Ａ４はα２×Ａ１×Ａ２を意味している。
　式（５）及び（６）の角周波数は、前述の３次歪成分である式（４）の第２項と、第４項の周波数と等しいため、これらの３次歪成分は互いに重畳されることになる。つまり、２次歪成分が存在することが隣接チャネル妨害の原因である３次歪成分をより大きくする。
　周波数帯域の幅を持つ通信信号がアンプの入力信号として入力させる場合を考えると、その帯域の幅に応じて、２次歪成分が現れる周波数が変化する。例えば、入力信号の周波数帯域の帯域幅がω４～ω３（ω４＞ω３)の場合は、２2次歪成分は0～ω４－ω３の周波数に現れる。周波数帯域の帯域幅（幅）は、前述した様に、ＬＴＥの場合は、５ＭＨｚ、１０ＭＨｚ、１５ＭＨｚ、２０ＭＨｚ等を意味する。そのため、５ＭＨｚを例にした場合、２次歪成分は０～５ＭＨｚに現れ、１０ＭＨｚでは、２次歪成分は０～１０ＭＨｚに現れる。
　［一実施形態の概要］
　図１を用いて一実施の形態の概要を説明する。高周波モジュール１０は、増幅回路２０及び出力整合回路１０９を有する。増幅回路２０は、出力端子１１２、高周波増幅用トランジスタ１０６及び可変インピーダンス回路１０３を有している。可変インピーダンス回路４０は、通信信号の周波数帯域の幅に従った制御信号を受け、制御信号の値に従ってその出力インピーダンスが変わる。出力端子１１２から見た増幅回路２０の出力インピーダンスは、少なくとも可変インピーダンス回路４０と増幅用トランジスタ１０６との合成インピーダンスであり、可変インピーダンス回路４０の出力インピーダンスを変えることにより、変化する。従って、制御信号により、通信信号の周波数帯域の幅毎に、増幅回路２０の出力インピーダンスを変えることが出来る。通信信号を増幅するとき、２次歪成分の周波数帯において、出力端子１１２から見た出力整合回路１０９のインピーダンスと増幅回路２０の出力インピーダンスとを整合させずに、２次歪成分を整合回路１０９へ反射させる。これにより、２次歪成分の信号が増幅回路２０へ透過する量を低減し、３次歪成分の不要な信号が発生するのを低減し、増幅回路の線形性を確保することが可能となり、隣接チャネルへの妨害を低減した高周波モジュールを提供することが可能となる。
　また、他の実施の形態の概要も説明しておく。上記可変インピーダンス回路は、バッファ回を有し、該バッファ回路はボルテージフォロア回路を構成する様に接続される。該ボルテージフォロア回路は、増幅用トランジスタ１０６をバイアスするためのバイアス電圧をバイアス回路から受け、受けたバイアス電圧に応じたバイアス電圧を上記増幅用トランジスタに供給する。高周波信号が上記増幅用トランジスタに供給されると、上記ボルテージフォロア回路の出力にも該高周波信号が伝達されることになる。しかしながら、ボルテージフォロア回路では、その入力と出力が電気的に分離されているため、高周波信号がバイアス回路へ伝わるのを防ぐことが出来る。バイアス回路と増幅用トランジスタとの間に高周波を遮断するためのコイルを設けることも可能であるが、ボルテージフォロア回路を用いる方が小型化を図ることが出来る。勿論、該ボルテージフォロア回路は上記した可変インピーダンス回路としても機能するため、隣接チャンネルへの妨害を低減することが可能である。
　以下、実施の形態を説明するが、同じ記号が付されている部分は、互いに同じ機能を有するものと理解して頂きたい。
　≪実施の形態１≫
　図１には、実施の携帯１に係わる高周波モジュールの回路図が示されている。同図において、高周波モジュール１０は、増幅回路２０と、バイアス回路３０と、出力整合回路１０９を含んでいる。
　上記増幅回路２０は、高周波増幅用トランジスタ１０６と、可変インピーダンス回路４０を含んでいる。本実施の形態では、上記可変インピーダンス回路４０は、バッファ回路で構成されたボルテージフォロア回路１０３を含んでいる。
　バイアス回路３０は、バイアス用電流源１０１とバイアス用ＭＯＳトランジスタ１０２を有している。バイアス用ＭＯＳトランジスタ１０２は、そのドレインとソースが接続され、そのドレインにバイアス用電源１０１からバイアス電流が供給される。これにより、バイアス回路３０は、バイアス用電流源１０１からのバイアス電流に従った定電圧を発生し、ボルテージフォロア回路１０３の正入力（＋）に供給する。
　ボルテージフォロア回路１０３の出力は、その負入力に接続される。また、ボルテージフォロア回路１０３の出力は、高周波信号低減用の抵抗１０４を介して上記高周波用増幅トランジスタ１０６のゲートに接続されている。上記増幅用トランジスタ１０６のゲートは、ボルテージフォロア回路１０３から出力されるバイアス電圧でバイアスされる。高周波の通信信号（高周波信号）は、直流成分をカットするための直流カット用コンデンサ１０５を介して、入力整合回路１０８から上記増幅用トランジスタ１０６のゲートへ供給される。
　上記抵抗１０４は、高周波信号がボルテージフォロア回路１０３へ伝わるのを減衰させる働きをする。該抵抗１０４で減衰しきれずに、ボルテージフォロア回路１０３の出力に伝わった高周波信号は、ボルテージフォロア回路１０３によりバイアス回路３０と抵抗１０４（或いは増幅用トランジスタ１０６のゲート）とを電気的に分離することにより、高周波信号がバイアス回路３０へ伝わるのを防ぐことが出来る。これにより、高周波信号が、バイアス回路３０に伝わることにより生じる定電圧の変動を防ぐことが可能となる。ボルテージフォロア回路１０３が設けられているので、抵抗１０４は、高周波信号の減衰をさせる目的では、省略することも可能である。上記の様に、可変インピーダンス回路を構成するバッファ回路として、ボルテージフォロア回路を用いることにより、バイアス回路からのバイアス電圧を増幅用トランジスタに供給出来るとともに、高周波信号がバイアス回路に伝わるのを防ぐことが出来るという効果を有する。高周波信号がバイアス回路へ伝わるのを防ぐ構成としては、ボルテージフォロア回路の替わりにコイル（インダクタンス）を用いることが考えられる。この実施の形態では、特に制限されないが、上記増幅回路２０（ボルテージフォロア回路１０３、抵抗４０、増幅用トランジスタ１０６、コンデンサ１０５を含む）及びバイアス回路３０（トランジスタ１０２とバイアス用電流源１０１を含む）は、１つの半導体チップに形成される。増幅回路２０を半導体チップに形成する際に、高周波信号を低減するためにコイルを用いると、半導体チップでの専有面積が増加する。この実施の形態の様に、ボルテージフォロア回路を用いることにより、半導体チップの面積増加を抑えることが可能となる。
　入力整合回路１０８は、端子１１１に接続される前段のアンプまたは信号源（図示せず）と増幅回路２０との間でインピーダンス整合を取るための整合回路である。
　図１において、負荷インダクタ１０７は出力端子１１２と電源電圧点Ｖｄｄとの間に接続され、高周波増幅用トランジスタ１０６の負荷として動作する。出力整合回路１０９はモジュールの端子１１３に接続される後段回路（図示せず）と増幅回路２０の出力端子１１２との間に接続され、インピーダンスの整合を取る。
　同図において、バッファ電流制御回路１１０は、上記ボルテージフォロア回路１０３の電流を制御する。また、高周波モジュール１０の外部には周波数帯域選択回路２０１が設けられている。あとで詳細に説明するが、周波数帯域選択部２０１は、増幅回路２０で増幅する通信信号の周波数帯域の幅を指定するために使われる。
　高周波増幅用トランジスタ１０６は、抵抗１０４を介してボルテージフォロア回路１０３から供給されるバイアス電圧により、バイアスされ、直流カット用コンデンサ１０５を介して供給される高周波信号を増幅して、出力整合回路１０９を介して出力する。
　次に、可変インピーダンス回路４０としても動作するボルテージフォロア回路１０３について、説明する。
　図３に、上記ボルテージフォロア回路１０３の一例を回路図で示す。ボルテージフォロア回路を構成するオペアンプ回路は、バイアス電流源１０３０８、入力端子１０３０１及び１０３０２、差動増幅段１０３１０、２段目増幅段１０３２０、出力端子１０３０７を有する。差動増幅段１０３１０は、１対の差動増幅用ＭＯＳトランジスタ１０３０３、１０３０４を有し、一方の差動増幅用ＭＯＳトランジスタ１０３０４のゲート（入力端子１０３０２）が、ボルテージフォロア回路１０３の正入力端となる。他方の差動増幅用ＭＯＳトランジスタ１０３０３のゲート（入力端子１０３０１）が、ボルテージフォロア回路１０３の負入力端となる。１対の差動増幅用ＭＯＳトランジスタには、カレントミラー接続された１対の負荷ＭＯＳＦＥＴ１０３４０、１０３４１が接続されている。２段目増幅段は増幅用ＭＯＳトランジスタ１０３０５、位相補償用コンデンサ１０３０６を有する。同図において、電流源用のＭＯＳＦＥＴ１０３３０、１０３３１及び１０３３２は、カレントミラー接続され、バイアス電流源１０３０８からの電流に従った電流を差動増幅用ＭＯＳトランジスタ及び増幅用ＭＯＳトランジスタ１０３０５に供給する。ボルテージフォロア回路を構成するために、オペアンプ回路の出力は、上記入力端１０３０１に接続されている。
　ボルテージフォロア回路１０３が、可変インピーダンス回路４０（バッファ回路）として機能することを次に説明する。図３のボルテージフォロア回路をバッファ回路として見た場合の出力インピーダンス特性を決定づける交流入力信号に対する出力周波数特性は、増幅用ＭＯＳトランジスタ１０３０３及び１０３０４のトランスコンダクタンスｇmと位相補償用コンデンサ１０３０６の値Ｃにより決まる。バッファ回路の交流入力信号に対する出力周波数特性のカットオフ周波数となるユニティゲイン周波数をωｕとすると、式（７）が成立する。
Figure JPOXMLDOC01-appb-M000007
この式（７）において、ＭＯＳトランジスタのトランスコンダクタンスｇmはＭＯＳトランジスタの移動度μ、単位面積あたりのゲート酸化膜容量ＣOX、ゲート幅Ｗ、ゲート長Ｌ、ドレイン電流ＩDを用いると、式（８）で表される。
Figure JPOXMLDOC01-appb-M000008
上記式（７）及び（８）から、ドレイン電流ＩDを変化させることによりトランスコンダクタンスｇmが変化し、バッファ周波数特性のカットオフ周波数が変化する。すなわち、増幅用ＭＯＳＦＥＴ１０３０３０及び１０３０４のドレイン電流を変化させることにより、バッファ回路のカットオフ周波数を変化させることが出来る。言い換えるならば、ドレイン電流を変化させることにより、バッファ回路４０の出力インピーダンスを変化させることが出来る。すなわち、ドレイン電流を変化させることにより、バッファ回路（ボルテージフォロア回路１０３）の出力インピーダンスを変化させることが出来る。
　図４にバッファ回路の周波数特性例を示す。ＭＯＳトランジスタのドレイン電流ＩDが小さくなると，カットオフ周波数が小さくなり，逆にドレイン電流ＩDが大きくなるとカットオフ周波数が大きくなる。図４において、縦軸は入出力信号レベル比を表しているが、バッファ回路４０（ボルテージフォロア回路１０３）の出力インピーダンスを表していると見なすことが出来る。
　増幅回路２０の出力端子１１２から、増幅回路２０の出力インピーダンスを見たとき、出力インピーダンスは、高周波増幅用トランジスタ１０６、抵抗１０４、直流カット用コンデンサ１０５および上記バッファ回路４０（ボルテージフォロア回路１０３）の合成インピーダンスとなる。これらの要素のうち、高周波増幅用トランジスタ１０６、抵抗１０４及び直流カット用コンデンサ１０５は、高周波モジュールを製造後、そのインピーダンスを調整することが困難である。一方、上述した様に、バッファ回路４０（ボルテージフォロア回路１０３）は、例えば差動増幅用ＭＯＳＦＥＴのドレイン電流を変化させることにより、その出力インピーダンスの値を変化させることが出来る。
　図４に戻って、増幅回路２０の出力インピーダンス値がＺになった場合に、２次歪成分の周波数帯で、増幅回路２０の出力インピーダンスと出力端子１１２から出力整合回路１０９側を見たインピーダンスとの間で整合が生じると仮定して説明する。
　２次歪成分の周波数帯域が０～ｆ１（例えば０～５ＭＨｚ）のときに、バッファ回路４０内の差動増幅用ＭＯＳトランジスタのドレイン電流をＩ１に設定すると、この２次歪成分の周波数帯で、増幅回路２０の出力インピーダンスと出力端子１１２から出力整合回路１０９側を見たインピーダンスとの間で整合が生じる。インピーダンスの整合が生じると、出力端子１１２から高周波増幅用トランジスタ１０６のゲート側に２次歪成分が透過する。２次歪成分が透過することにより、前述した様に、３次歪成分の不要な信号が増加する。
　そこで、２次歪成分の周波数帯域が０～ｆ１のときは、バッファ回路４０内の差動増幅用ＭＯＳトランジスタのドレイン電流をＩ２またはＩ３に設定し、２次歪成分の周波数帯域が０～ｆ２（０～１０ＭＨｚ）のときにはドレイン電流をＩ３に設定し、２次歪成分の周波数帯域が０～ｆ３（０～１５ＭＨｚ）のときにはドレイン電流をＩ３より大きく設定する。これにより、２次歪成分の周波数帯域内で整合が起こらないようにする。通信信号の周波数帯域の幅が広い場合は、２次歪成分の周波数帯域の範囲が広いので、差動増幅トランジスタのドレイン電流を大きく（例えば、Ｉ３）設定する。これにより、２次歪成分の周波数範囲よりも高い周波数の２次歪成分において、増幅回路２０の出力インピーダンスと出力端子１１２から出力整合回路１０９側を見たインピーダンスとの間で整合が取られる様にする。つまり、２次歪成分の周波数帯ではインピーダンス不整合による反射を行え、２次歪成分がゲート側へ透過することを防ぐことができる。一方、通信信号の周波数帯域の幅が狭い場合には、２次歪成分の周波数範囲も狭い。そのため、差動増幅ＭＯＳトランジスタのドレイン電流が小さくとも、２次歪成分の周波数範囲よりも高い周波数でインピーダンスが整合し、２次歪成分の周波数帯ではインピーダンス不整合による反射を行え、２次歪成分がゲート側へ透過することを防ぐことができる。この場合には、差動増幅用ＭＯＳトランジスタのドレイン電流を小さくすることが出来るので、低消費電力化を図ることが出来る。
　通信信号の周波数帯域の幅が一定であれば、２次歪成分の周波数帯も所定の範囲にある。この場合には、増幅用トランジスタ１０６、抵抗１０４、直流カット用コンデンサ１０５及びバッファ回路４０からなる合成インピーダンス全体が、出力端子１１２から見た出力整合回路１０９のインピーダンスと整合しない様に、バッファ回路４０の出力インピーダンスを固定値に設定すればよい。この様にすることで、この合成インピーダンスと増幅用ＭＯＳトランジスタの出力側のインピーダンスとをインピーダンス整合させないようにし、増幅回路２０内へ２次歪成分が伝わらないようすることが可能である。また、この場合に、バッファ回路でボルテージフォロア回路を構成することにより、上記した様な高周波信号を低減するコイルも不要となり、半導体チップの小型化を図ることが出来る。
　ところが、通信信号の周波数帯域の幅が、例えば、ＬＴＥの様に変わる様な場合には、バッファ回路４０の出力インピーダンスを固定にしておくと、通信信号の周波数帯域の幅が変わることにより、２次歪成分の周波数帯の幅も変わることになり、インピーダンスの整合が生じる。従って、通信信号の周波数帯域の幅が変わることにより、その時の２次歪成分の周波数帯で、バッファ回路４０の出力インピーダンスと増幅用ＭＯＳトランジスタ１０６などの合成インピーダンスと出力端子１１２から出力整合回路１０９側を見たインピーダンスとの間でインピーダンス整合を生じ、２次歪成分の透過が発生し、ひいては上記３次歪成分の増加を生むことになる。
　そこで、通信信号の周波数帯域の幅が変化し、２次歪成分の周波数帯が変化しても、バッファ回路４０の出力インピーダンスを制御し、インピーダンス整合による２次歪成分透過が起こらない様にする。
　図１において、周波数帯域選択回路２０１は送信しようとする信号の周波数帯域の幅を示すデジタルデータをバッファ電流制御回路１１０へ送信する。このデジタルデータに従って、バッファ電流制御回路１１０は、信号の周波数帯域の幅に応じた制御信号を形成し、図３のバッファ回路４０の電流源１０３０８を制御する。
　図５にバッファ回路４０の電流源１０３０８の回路図を示す。図５において、電流源１０３０８は抵抗５０５～５０８と、抵抗切り替えスイッチ５０９～５１２とを含む。同図において、基準電圧源５０１は、上記各抵抗５０５～５０８の一端に印加される電圧の基準電圧Ｖｒｅｆを与える。オペアンプ（比較器）５０２は、フィードバック制御により上記各抵抗５０５～５０８に印加される電圧を基準電圧と等しくなるよう制御する。同図において、ＭＯＳトランジスタ５０３は、上記フィードバック制御で上記各抵抗に電流を供給する電流源となる。また、ＭＯＳトランジスタ５０４は、上記ＭＯＳトランジスタ５０３と同様に、オペアンプ５０２で制御され、出力用の電流源となる。このＭＯＳトランジスタ５０３のドレインが図１のＭＯＳトランジスタ１０３３０のドレインに接続される。オペアンプ５０２によるフィードバック制御により，抵抗５０５、５０６、５０７及び５０８に一端にかかる電圧は基準電圧源５０１の電圧に固定される。これにより、ＭＯＳトランジスタ５０３のドレインから流れる電流は、各抵抗５０５、５０６、５０７及び５０８の抵抗値により決まる。使用する抵抗はスイッチ５０９、５１０、５１１及び５１２により切り替える。ＭＯＳトランジスタ５０３と５０４はカレントミラー接続となっているため、これらのＭＯＳトランジスタのゲート長を等しくした場合、ＭＯＳトランジスタ５０３と５０４のチャネル幅の比とＭＯＳトランジスタ５０３と５０４に流れる電流の比は一致する。つまり、ＭＯＳトランジスタ５０４から出力される電流は、（ＭＯＳトランジスタ５０３のドレイン電流）×（（ＭＯＳトランジスタ５０４のチャネル幅）／（ＭＯＳトランジスタ５０３のチャネル幅））となる。以上から、基準電圧源５０１の電圧と、各抵抗５０５、５０６、５０７、５０８の抵抗値と、ＭＯＳトランジスタ５０３と５０４のチャネル幅の比を調整することで所望の電流をＭＯＳトランジスタ１０３３０（図３）へ出力することができる。
　次に、上記各抵抗の抵抗値の調整について説明する。２次歪成分の周波数帯で、図１の増幅回路２０の出力インピーダンスが、出力端子１１２から見た出力整合回路１０９側のインピーダンスと整合しないときの上記電流源１０３０８の値を、あらかじめ回路シミュレーションやＩＣ試作により，通信信号の周波数帯域の幅毎に求める。この求めた電流値となるように、図５の各抵抗の値を調整する。例えば、通信信号の周波数帯幅が５ＭＨｚのときは、スイッチ５０９をオン状態にし、５ＭＨｚの周波数帯域幅で求めた電流値になるよう抵抗５０５の値を調整する。同様に、信号の周波数帯の幅が１０ＭＨｚのときは、スイッチ５１０をオン状態にし、１０ＭＨｚで求めた電流となる様に抵抗５０６の値を調整する。同様に信号の周波数帯幅が１５ＭＨｚのときは抵抗５０７（スイッチ５１１をオン状態）、信号の周波数帯幅が２０ＭＨｚときは抵抗５０８（スイッチ５１２をオン状態）というように調整する。
　以上のような電流源の調整を行ったうえで、周波数帯域選択回路２０１で５ＭＨｚが選択された場合は、バッファ電流制御回路１１０は、電流源１０３０８（図５）のスイッチ５０９をオン状態とし、他のスイッチ５１０、５１１及び５１２をオフ状態として、抵抗５０６のみが使用されるようにする様な制御信号を形成する。他の周波数帯域の幅の場合でも、図７に示すようにそれぞれの抵抗が帯域幅に応じて使用されるように制御する。これにより、各通信信号の周波数帯域の幅に応じてあらかじめ定めた電流がバッファ回路４０に流れるようスイッチを制御する。すなわち、図３に示したところの１対の差動増幅トランジスタ１０３０３及び１０３０４の動作電流として、各通信信号の周波数帯域の幅に応じてあらかじめ定めた電流が流れる。このように制御を行うことで，各通信信号の周波数帯の幅に応じた２次歪成分の信号が、増幅回路２０へ透過するのを低減させることが出来、アンプ回路の線形性を確保することが可能となる。
　上記バッファ電流制御回路１１０で形成される制御信号は、各周波数帯域の幅に応じた電流値を選択することから、選択信号であると見なすことも出来る。
　図６には、電流源１０３０８の他の回路図が示されている。同図では、図５と同じ部分については同じ記号を付しており、その説明を省略する。図５との相違点は、スイッチ５０９、５１０、５１１及び５１２として、ＭＯＳトランジスタ５１３～５１６が使われていることである。ＭＯＳトランジスタの替わりに、ＭＥＭＳスイッチ（図示せず）を用いても良い。また，スイッチ、ＭＯＳトランジスタ、抵抗の数は４個である必要はなく、切り替える信号の周波数帯域の幅分の数や、制御に合わせた数でよい。
　図１３に、上記出力整合回路１０９の一例を回路図で示す。同図において、１０３５３は上記増幅回路２０の出力端子１１２に接続される入力端子であり、１０３５４は図１の端子１１３に接続される出力端子である。入力端子１０３５３と出力端子１０３５４との間にコイル（インダクタンス）１０３５０が接続され、接地電位点と上記コイル１０３５０の両端との間にコンデンサ１０３５２と１０３５１が接続されている。この実施形態では、いわゆるπ型のフィルタで出力整合回路が構成されている。出力整合回路１０９は、通信すべき信号の周波数帯で、上記入力端子１０３５３における入力インピーダンスと上記増幅回路の出力インピーダンスが整合し、上記出力端子１０３５４における出力インピーダンスと図１の端子１１３に接続される回路（例えばアンプ）とのインピーダンスが整合する様に、各素子の値が設定される。
　上述した説明で用いたところの出力端子１１２から出力整合回路１０９側を見たインピーダンスとは、２次歪成分の周波数帯における、出力整合回路１０９の入力インピーダンスと上記出力端子１１２に接続された負荷インダクタンス１０７との合成インピーダンスを意味する。
　図８に、携帯端末の一例をブロック図で示す。同図において、８２０は、送信すべきベースバンドの信号（送信ベースバンド信号）を形成して、出力するベースバンド用の半導体集積回路装置（以下、ＩＣとも称する）である。送信ベースバンド信号は、ＲＦ信号処理ＩＣ（ＲＦＩＣ）８３０で、増幅され、高周波の通信信号へ周波数変換されて、アンプモジュール８１０へ供給される。アンプモジュール８１０で増幅された送信信号は、デュプレクサ８４０を介して、送受信を行うアンテナ８５０へ供給され、送信される。デュプレクサ８４０は、送信信号と受信信号の周波数帯が異なることを利用して、バンドパスフィルタ特性を利用し、送信信号をアンプモジュール８１０からアンテナ８５０へ伝え、アンテナ８５０からの受信信号がアンプモジュール８１０へは流入させずにＲＦ信号処理ＩＣ８３０へと伝える。ベースバンド用ＩＣ８２０は上記した周波数帯域幅選択部２０１を備え、アンプモジュール８１０が上記高周波モジュールを有している。ベースバンド用ＩＣ８２０には、送信及び受信で使用するところの通信信号の周波数帯の幅が設定されている。この設定された情報に従って、周波数帯域幅選択回路２０１は、上記帯域幅選択データを生成し、デジタル信号として、デジタルインターフェース（図示しない）を介し、アンプモジュール８１０内のバッファ電流制御回路１１０へ送信する。
　図９には、携帯端末の別の実施例がブロック図で示されている。同図においても、図８と同じ部分には、同じ記号を付してあり、その説明は省略する。図９の例では、ＲＦ信号処理ＩＣ９３０に、ベースバンド用ＩＣ８２０からの制御信号（上記した帯域幅選択データを含む）を一括して受信し、アンプモジュール８１０が必要とする制御信号（帯域幅選択データを含む）をアンプモジュール８１０へ伝えるチップ間データ通信回路３０１を有する。チップ間データ通信回路３０１を有する以外、ＲＦ信号処理ＩＣ９３０はＲＦ信号処理ＩＣ８３０と同じである。
　携帯端末の例として、ＦＤＤ方式（周波数分割複信）に適した構成を、図８及び図９を用いて説明したが、これに限定されず、ＴＤＤ方式（時分割複信）の携帯端末に適用しても良い。
　≪実施の形態２≫
　図１１には、第２の実施の形態に係わる高周波モジュールの回路が示されている。この図においても、図１と同じ部分には同じ記号を付してあり、その説明を省略する。実施の形態１との相違点は、バッファ電流制御回路１１０（図１）の替わりに、バッファコンデンサ制御回路１５０を備え、位相補償用コンデンサを可変としたボルテージフォロア回路１５３を備える点である。
　図１２に、上記ボルテージフォロア回路１５３の回路を示す。図１２においても、図３と同じ部分には同じ記号を付して、その説明を省略する。図１２と図３とで相違する点は、位相補償用コンデンサ１０３０６（図３）の替わりに、複数の位相補償用コンデンサ１５３０１、１５３０２、１５３０３及び１５３０４とコンデンサ切り替え用スイッチ１５３０５、１５３０６、１５３０７及び１５３０８を備えることである。
　ボルテージフォロア回路を可変インピーダンス回路（バッファ回路）として機能させる場合、前述の式（７）から理解される様に、位相補償用のコンデンサの値を変化することでもバッファ回路の周波数特性を変化させられる。位相補償用コンデンサ１５３０１、１５３０２、１５３０３及び１５３０４のそれぞれの値を、それぞれの通信信号の周波数帯域の幅において、前述したところのインピーダンス整合が取れない様に、事前に回路シミュレーションや試作により定めておく。バッファコンデンサ制御回路１５０は，周波数帯域選択回路２０１からの帯域幅データを受け取り、選択された帯域幅に応じてコンデンサ切り替え用スイッチ１５３０５、１５３０６、１５３０７及び１５３０８を切り替えて、使用する位相補償用コンデンサ１５３０１、１５３０２、１５３０３、１５３０４を切り替える。
　この実施の形態によれば、位相補償用コンデンサを切り替えることにより、可変インピーダンス回路のインピーダンスを変更するため、消費電力の増加を防ぐことが可能となる。
　この実施の形態で示した高周波モジュールは、勿論、図８及び９で示した携帯端末に適用出来ることは言うまでもない。
　また、実施の形態では、ＭＯＳトランジスタを用いることで説明をしたが、バイポーラ型トランジスタを使う様にしても良い。
　以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
１０　高周波モジュール
２０　増幅回路
３０　バイアス回路
４０　可変インピーダンス回路
１０３　ボルテージフォロア回路
１０６　増幅用トランジスタ
１０９　出力整合回路
１１０　バッファ電流制御回路
２０１　周波数帯域選択回路

Claims (17)

  1. 　出力端子と、上記出力端子に接続され、高周波信号を増幅して、上記出力端子へ出力する増幅用トランジスタと、上記増幅用トランジスタに接続され、上記高周波信号の周波数帯域の幅に応じた制御信号に従って上記出力端子における出力インピーダンスを設定する可変インピーダンス回路とを有する増幅回路と、
    　上記増幅回路の出力端子に接続された整合回路と
    を具備する高周波モジュール。
  2. 　上記増幅用トランジスタに供給されるべきバイアス電圧を形成するバイアス回路を有し、
    　上記可変インピーダンス回路は、上記バイアス電圧を上記増幅用トランジスタに供給し、上記制御信号に従って、その周波数特性が変わるボルテージフォロア回路を有する請求項１の高周波モジュール。
  3. 　上記ボルテージフォロア回路は、上記バイアス電圧を一方に受け、ボルテージフォロア回路の出力を他方に受ける１対の差動増幅トランジスタと、上記制御信号に従った電流を上記差動増幅トランジスタの動作電流として供給する電流回路とを有する請求項２の高周波モジュール。
  4. 　上記増幅回路は、上記高周波信号を受け、上記増幅用トランジスタに高周波信号を供給するコンデンサを有する請求項３の高周波モジュール。
  5. 　上記高周波信号は、ＬＴＥ規格に従って送信される信号である請求項４の高周波モジュール。
  6. 　上記ボルテージフォロア回路は、上記バイアス電圧を一方に受け、ボルテージフォロア回路の出力を他方に受ける１対の差動増幅トランジスタと、上記差動増幅トランジスタの出力を受ける出力トランジスタと、上記出力トランジスタの出力と入力との間に設けられた複数の帰還用コンデンサとを有し、
    　上記複数の帰還用コンデンサは、上記制御信号に従って選択的に上記出力トランジスタの入力と出力との間に接続される請求項２の高周波モジュール。
  7. 　上記増幅回路は、上記高周波信号を受け、上記増幅用トランジスタに高周波信号を供給するコンデンサを有する請求項６の高周波モジュール。
  8. 　上記高周波信号は、ＬＴＥ規格に従って送信される信号である請求項７の高周波モジュール。
  9. 　アンテナと、
    　上記アンテナを介して送信されるべき信号を形成する回路と、
    　送信に使われる周波数帯域の幅を表す選択信号を出力する選択回路と、
    　上記送信されるべき信号に対応した高周波信号を増幅して、出力端子へ出力する増幅用トランジスタと、上記増幅用トランジスタとに接続され、上記選択回路からの選択信号に従って上記出力端子における出力インピーダンスを設定する可変インピーダンス回路とを有する増幅回路と、上記増幅回路の出力端子と上記アンテナとの間に接続された整合回路とを有する高周波モジュールと
    を具備する携帯端末。
  10. 　上記増幅用トランジスタに供給されるべきバイアス電圧を形成するバイアス回路を具備し、
    　上記可変インピーダンス回路は、上記バイアス電圧を上記増幅用トランジスタに供給し、上記選択信号に従って、その周波数特性が変わるボルテージフォロア回路を有する請求項９の携帯端末。
  11. 　上記高周波信号は、ＬＴＥ規格で送信される請求項１０の携帯端末。
  12. 　上記バイアス回路と上記増幅用トランジスタと上記可変インピーダンス回路は、１つの半導体チップに形成されている請求項１０の携帯端末。
  13. 　バイアス電圧を形成するバイアス回路と、
    　高周波信号を増幅する増幅用トランジスタと、
    　上記バイアス回路に、その入力が接続され、上記増幅用トランジスタに、その出力が接続されたボルテージフォロア回路と、
    　上記増幅用トランジスタに接続され、上記高周波信号を上記増幅用トランジスタに供給するコンデンサと
    を具備する高周波モジュール。
  14. 　上記ボルテージフォロア回路の出力と上記増幅用トランジスタとの間に接続された抵抗を含む請求項１３の高周波モジュール。
  15. 　上記バイアス回路、上記ボルテージフォロア回路、上記増幅用トランジスタは、１つの半導体チップに形成されている請求項１３又は１４の高周波モジュール。
  16. 　上記バイアス回路は、トランジスタと定電流源を有する請求項１５の高周波モジュール。
  17. 　上記増幅用トランジスタは、電界効果型トランジスタである請求項１６の高周波モジュール。
PCT/JP2012/081536 2011-12-22 2012-12-05 高周波モジュール及びそれを用いた携帯端末 WO2013094416A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013550212A JP5807762B2 (ja) 2011-12-22 2012-12-05 高周波モジュール及びそれを用いた携帯端末
US14/366,744 US9166542B2 (en) 2011-12-22 2012-12-05 High frequency module and portable terminal using same
CN201280064091.4A CN104040884B (zh) 2011-12-22 2012-12-05 高频模块及使用该高频模块的移动终端

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011280827 2011-12-22
JP2011-280827 2011-12-22

Publications (1)

Publication Number Publication Date
WO2013094416A1 true WO2013094416A1 (ja) 2013-06-27

Family

ID=48668314

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/081536 WO2013094416A1 (ja) 2011-12-22 2012-12-05 高周波モジュール及びそれを用いた携帯端末

Country Status (4)

Country Link
US (1) US9166542B2 (ja)
JP (1) JP5807762B2 (ja)
CN (1) CN104040884B (ja)
WO (1) WO2013094416A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711973B2 (en) * 2015-04-24 2017-07-18 Motorola Solutions, Inc. Wireless power transfer using a microwave signal

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177658A (ja) * 1992-12-09 1994-06-24 Sony Corp 高周波パワーアンプのバイアス制御回路
JP2002009559A (ja) * 2000-06-20 2002-01-11 Nec Corp ベースバイアス回路及びこのベースバイアス回路を用いた電力増幅器
JP2004505482A (ja) * 2000-07-21 2004-02-19 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ アイドリング電流とバイアスインピーダンスを独立制御する高周波用増幅回路
JP2007036973A (ja) * 2005-07-29 2007-02-08 Sharp Corp 電力増幅器および通信装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60044314D1 (de) * 1999-01-19 2010-06-17 Panasonic Corp Verstärker und zugehörige Funkübertragungsvorrichtung
US7202734B1 (en) * 1999-07-06 2007-04-10 Frederick Herbert Raab Electronically tuned power amplifier
JP2002261551A (ja) * 2001-02-28 2002-09-13 Mobile Communications Tokyo Inc バイアス制御回路
US7663555B2 (en) * 2004-10-15 2010-02-16 Sky Cross Inc. Method and apparatus for adaptively controlling antenna parameters to enhance efficiency and maintain antenna size compactness
US7279979B2 (en) * 2005-09-12 2007-10-09 Nokia Corporation Method and arrangement for adjusting an output impedance of a power amplifier
US7728663B2 (en) * 2006-06-22 2010-06-01 Sige Semiconductor Inc. Integrated implementation of a voltage boost follower and method therefor
US7646252B2 (en) * 2006-12-21 2010-01-12 Sanyo Electric Co., Ltd. Amplifier for use in radio-frequency band
US7495515B1 (en) * 2007-08-24 2009-02-24 Freescale Semiconductor, Inc. Low-noise amplifier
JP2009165100A (ja) 2007-12-11 2009-07-23 Hitachi Metals Ltd 高周波増幅器及び高周波モジュール並びにそれらを用いた移動体無線機
US8611834B2 (en) * 2010-11-01 2013-12-17 Cree, Inc. Matching network for transmission circuitry

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177658A (ja) * 1992-12-09 1994-06-24 Sony Corp 高周波パワーアンプのバイアス制御回路
JP2002009559A (ja) * 2000-06-20 2002-01-11 Nec Corp ベースバイアス回路及びこのベースバイアス回路を用いた電力増幅器
JP2004505482A (ja) * 2000-07-21 2004-02-19 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ アイドリング電流とバイアスインピーダンスを独立制御する高周波用増幅回路
JP2007036973A (ja) * 2005-07-29 2007-02-08 Sharp Corp 電力増幅器および通信装置

Also Published As

Publication number Publication date
CN104040884A (zh) 2014-09-10
JPWO2013094416A1 (ja) 2015-04-27
CN104040884B (zh) 2016-11-09
US20140354360A1 (en) 2014-12-04
US9166542B2 (en) 2015-10-20
JP5807762B2 (ja) 2015-11-10

Similar Documents

Publication Publication Date Title
US7768350B2 (en) Output gain stage for a power amplifier
US8514021B2 (en) Radio frequency integrated circuit
US7352241B2 (en) Variable gain amplifier
KR101489565B1 (ko) 외부 정합을 필요로 하지 않는 차동 증폭기를 위한 잡음 제거 회로 및 방법
JP6386312B2 (ja) 半導体装置
US7705682B2 (en) Inductor sharing in radio frequency communications
US8244194B2 (en) Narrow-band tunable radio frequency (RF) power amplifiers and related methods
US8594583B2 (en) Apparatus and method for radio frequency reception with temperature and frequency independent gain
US20140266415A1 (en) Harmonic cancellation circuit for an rf switch branch
US8610495B2 (en) Adaptive filtering of blocker signals in demodulators
US20130285746A1 (en) Differential Source Follower having 6dB Gain with Applications to WiGig Baseband Filters
US8433259B2 (en) Gyrator circuit, wide-band amplifier and radio communication apparatus
KR20180094562A (ko) 노치 필터링 내재화한 저잡음 증폭기
JP5807762B2 (ja) 高周波モジュール及びそれを用いた携帯端末
CN220210432U (zh) 高频电路、高频模块以及通信装置
US9124251B2 (en) Two stage source-follower based filter
KR20110060735A (ko) 고주파 변압기를 이용한 다중 대역 전력증폭기
WO2021161721A1 (ja) 電力増幅回路、高周波回路及び通信装置
CN112398501B (zh) 无线传输电路与控制方法
US20110237212A1 (en) Radio receiving circuit
GB2490995A (en) LNAs adaptable between inductively degenerated and internal impedance matching configurations
KR101485538B1 (ko) Ｑ 팩터 강화 회로 및 이를 이용한 ｒｆ 필터
WO2020000424A1 (zh) 一种运算放大器、射频电路及电子设备
JP2008028635A (ja) 高周波電力増幅装置
CN110661494A (zh) 高频放大电路及半导体设备

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12860084

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013550212

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14366744

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12860084

Country of ref document: EP

Kind code of ref document: A1