WO2013079688A1 - Hetero-substrate for producing integrated circuits comprising optical, optoelectronic and electronic components - Google Patents

Hetero-substrate for producing integrated circuits comprising optical, optoelectronic and electronic components Download PDF

Info

Publication number
WO2013079688A1
WO2013079688A1 PCT/EP2012/074141 EP2012074141W WO2013079688A1 WO 2013079688 A1 WO2013079688 A1 WO 2013079688A1 EP 2012074141 W EP2012074141 W EP 2012074141W WO 2013079688 A1 WO2013079688 A1 WO 2013079688A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
layer
regions
silicon
hetero
Prior art date
Application number
PCT/EP2012/074141
Other languages
German (de)
French (fr)
Inventor
Dieter Knoll
Bernd Heinemann
Lars Zimmermann
Harald Richter
Yuji Yamamoto
Original Assignee
Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik filed Critical Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik
Publication of WO2013079688A1 publication Critical patent/WO2013079688A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76262—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using selective deposition of single crystal silicon, i.e. SEG techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits

Definitions

  • the invention relates to a heterogeneously structured substrate for the production of integrated circuits with optical, opto-electronic and electronic components, also referred to below as hetero-substrate.
  • optical and opto-electronic components based on silicon (English: Silicon photonics or Si photonics) has been experiencing a great upswing since the beginning of the 90s of the last century.
  • Such components in particular those with dimensions of less than one micrometer (English: Submicron Si photonics), are used as key components, e.g. for optical telecommunications or optical connections in or between microelectronic circuits. Examples of such components are couplers, waveguides, modulators and photodetectors.
  • the photonic layer is located above the metallization layers of the electronic components (above IC approach, where IC stands for close integrated circuit). There are two suboptions for this first option:
  • Such requirements include low attenuation and a certain desired radius of curvature of waveguides.
  • the typical Si layer thicknesses for Option 2 range between 200 nm and a few ⁇ m, while the silicon oxide layer thicknesses are typically in the range of 2 to 4 ⁇ m. With this layer structure, however, the requirements of the electronic components is not optimally taken into account, which will be discussed below.
  • Option 2 has been demonstrated so far mostly using so-called complementary metal oxide semiconductor technologies (English: Complementary Metal Oxide Semiconductor (CMOS) technologies) for the production of the electronic components, only exceptionally, the integration of the photonic components in a SOI bipolar Process.
  • CMOS Complementary Metal Oxide Semiconductor
  • most state-of-the-art CMOS technologies use either pure Si substrates (bulk CMOS process) to achieve best performance of their CMOS transistors or, when working with SOI substrates, quite different layer thickness ranges than they do for best photonic layer properties necessary.
  • CMOS complementary metal oxide semiconductor technologies
  • SOI-based CMOS technologies Substrates whose upper Si layer is typically thinner than 50 nm.
  • a general disadvantage of a pure SOI substrate, whether optimized for photonic layers or not, is the practical impossibility of producing bipolar transistors with best high frequency properties, eg. For example, state-of-the-art silicon-germanium hetero-bipolar transistors with cut-off frequencies of up to 500 GHz, which would be highly desirable for many Option 2 applications, and which have so far only been demonstrated on pure Si substrates.
  • the main reason for this is the practical impossibility of producing transistor transistors with very low resistance, a basic requirement for the realization of ultra-fast bipolar transistors, in SOI layers, especially when their Si thickness is only 200-300 nm, as is often the case for photonic layers is the case.
  • Another reason is the lower thermal conductivity of silicon oxide compared to silicon. It leads to transistors of similar geometry under the same operating conditions (chip tion, current) on SOI substrate show a much stronger, undesired self-heating than on a silicon substrate.
  • this oxide layer is less than 400 nm in modern CMOS processes, ie significantly thinner than the oxide layers on which the waveguides are located when using SOI substrates. Nevertheless, to obtain low attenuation of the waveguides, the CMOS isolation layer is removed at the process end by a special etching step underneath the waveguide structures. Despite this trick, such polycrystalline waveguides do not achieve the low attenuation values typical of SOI-based monocrystalline Si waveguides. Besides this disadvantage, however, the main disadvantage of this approach is the practical impossibility of producing photodetectors coupled directly to the waveguides. Such photodetectors form key components of photonic layers.
  • a first quintessence of all this is that the so far mostly used for Option 2 pure SOI substrates, especially with the tailored mainly to the requirements of the photonic layers thickness ranges for the Si cover layer and the underlying silicon oxide layer, not with the substrate requirements modern technologies for the production of the most important electronic components, such as CMOS transistors and in particular also bipolar transistors, are compatible.
  • the second quintessence is that the known solutions for the integration of photonic structures in a modern bulk CMOS process provide waveguides that have significantly worse parameters compared to waveguides based on SOI and also a realization of photo detectors, the by epitaxy coupled directly to the waveguide, do not allow.
  • the publication US 2007/0238233 discloses hetero-substrates with SOI and Si regions.
  • the technical problem underlying the invention is to provide a substrate that allows the joint integration of both a photonic layer with best properties, but also of electronic components with improved parameters.
  • a further technical problem underlying the invention is to specify a method for producing such a substrate, with which the described disadvantages of known methods with regard to the joint integration of a photonic layer with the best possible parameters and CMOS transistors and bipolar transistors can be avoided with parameters that correspond to the prior art.
  • the technical problem is solved by a hetero-substrate having a multiplicity of first regions contained therein, starting from a substrate surface in a vertical direction with respect to the hetero-substrate having an SOI structure second regions which are adjacent to the first regions at a distance in vertical directions perpendicular to the first regions and which are formed in the vertical direction, starting from the substrate surface, until in the immediate vicinity of the substrate backside made of single-crystal silicon.
  • the first regions are also referred to as SOI regions and, as indicated above, have a layer sequence of monocrystalline silicon and silicon oxide applied on a monocrystalline silicon substrate. These SOI areas form in a manufacturing process for integrated circuits with optical, opto-electronic and electronic components predominantly the basis for the production of the optical components, such. As waveguide, coupling grating and others.
  • the SOI regions also form the basis for the production of the opto-electronic components, such as modulators, photosensitive diodes and others.
  • Different first regions may have either an equal or a different lateral extent in different embodiments. On the same hetero-substrate, therefore, different groups of first regions can be provided, as required, with in each group the same lateral extent, wherein the first regions of different groups have different lateral dimensions.
  • the hetero-substrate includes trenches which are either empty or filled with a dielectric material and which laterally separate the first regions from the respectively adjacent second regions and extend from the substrate surface in the vertical direction of the substrate.
  • the trenches extend from the substrate surface at least to the depth of a lower edge of a silicon layer of the SOI structure. In various alternative embodiments, they terminate before the depth of a lower edge of a silicon oxide layer of the SOI structure, or they end directly at the level of a lower edge of a silicon oxide layer of the SOI structure.
  • the heterosubstrate according to the invention has cavities communicating with the trenches which extend laterally from a respective trench wall into the respective adjacent silicon oxide layer of the first regions.
  • the heterosubstrate according to the invention has an improved crystal quality compared to the prior art cited at the beginning on. This is made possible by the method procedure according to the invention which is explained below, which provides inter alia for removing a residual layer of silicon oxide, which has initially been deliberately left, in wells prepared by anisotropic removal of the silicon oxide by highly selective wet etching. This process allows the exposure of the underlying Si support in the area of the depression with an unimpaired high crystalline surface quality.
  • the second regions can have a particularly high crystal quality in the heterosubstrate according to the invention. Due to the isotropic etching behavior of the wet-chemical etching process, this process procedure simultaneously effects the formation of the cavities characteristic of a heterosubstrate according to the invention.
  • the invention therefore provides hetero-substrates which meet two quality criteria that have hitherto been incompatible with one another: a) laterally precisely defined second regions of silicon in the depth region to be used, and b) at the same time a particularly high crystal quality of the second regions.
  • exemplary embodiments of the heterosubstrate according to the invention are described below. The respective additional features of the embodiments may be combined to form further embodiments.
  • the invention also relates to embodiments whose second regions contain a material other than pure Si. This applies in particular to silicon germanium alloys with a predominant proportion of silicon.
  • silicon-germanium alloys are included within the scope of an embodiment, as referred to in the context of the present description and the claims of silicon.
  • silicon oxide is spoken, this is to be understood as a common abbreviation for the widely used in semiconductor technology insulator material silicon dioxide.
  • the trenches extend in the lateral spacing direction between two adjacent first and second regions over a few nanometers to a few 100 nm.
  • the extent of the trenches in the said spacing direction is also referred to as the width of the trenches.
  • a second aspect of the present invention relates to a process for producing a hetero-substrate comprising
  • an SOI substrate having a monocrystalline silicon support an SOI structure disposed on the silicon support with a silicon dioxide layer and a monocrystalline silicon layer disposed on the silicon oxide layer, and, in a lateral direction, adjacent to first regions in the SOI substrate, which starting from a substrate surface of the silicon layer in a vertical direction with respect to the hetero-substrate having the SOI structure:
  • the formation of the depressions comprises a removal of the silicon dioxide layer in the vertical direction except for a residual layer, so that the bottom of the depressions is at a distance from an interface between the silicon dioxide layer and the silicon dioxide layer.
  • Carrier has.
  • the residual layer is thereby removed by means of silicon etching and the material of the auxiliary layer highly selective wet etching.
  • the process of the invention enables the preparation of the hetero-substrate of the first aspect of the invention. It shares its advantages mentioned in the present description.
  • the selective deposition of monocrystalline silicon is preferably continued in all the variants described exclusively in the depressions and up to a layer thickness (height) which is greater than a layer thickness of the SOI structure and in which a subsequent chemical mechanical polishing is carried out the layer thickness of the silicon layer is reduced to a desired level.
  • FIG. 1a shows, in a schematic cross-sectional view, three embodiments of the hetero-substrate according to the invention.
  • 1 b and 1 c show, in a schematic cross-sectional view, two embodiments of hetero-substrates according to the prior art
  • Figs. 2 to 9 illustrate an embodiment of a manufacturing process of the
  • Si regions 4 in the context of this application also referred to as second regions, which are connected directly to the substrate 1, that is to say without intermediate layers.
  • second regions 4 are in a manufacturing process for the integrated circuits with optical, opto-electronic and electronic components mainly the electronic components, such.
  • the second areas 4 are surrounded by other areas, in the context of this application also referred to as first areas and as SOI areas in which in the manufacturing process for the integrated circuits with optical, opto-electronic and electronic components predominantly the optical components such eg Waveguides, coupling gratings and others, as well as the opto-electronic components, such as e.g. Modulators, photosensitive diodes and others.
  • these SOI regions contain an Si oxide layer 2 and a monocrystalline Si layer 3 with thicknesses which can be adapted to the requirements of the optical and optoelectronic components.
  • the Si regions 4 and the SOI regions consisting of the Si oxide layer 2 and the Si layer 3 are laterally separated by trenches 5.
  • Typical trench widths range between a few nanometers and a few 100 nm.
  • the trenches 5 may have different depths.
  • the trenches end in the vertical direction above the surface of the Si substrate 1.
  • cavities 6 are provided. These cavities 6 extend laterally from the height of the Si oxide-side trench wall into the silicon oxide layer 2 of the SOI regions.
  • a step height between the surfaces of regions 4 and 3 is at most 100 nm.
  • FIG. 1 c shows an embodiment in which trenches 5 even extend into the substrate 1. In both cases, the hetero-substrate contains no cavities 6.
  • An exemplary embodiment of a manufacturing process according to the invention of the hetero-substrate of FIG. 1a will now be described with reference to FIGS. 2-9.
  • Fig. 2 shows the starting substrate which is used for the preparation of the hetero-substrate according to the invention. It knows throughout, i. Lateral interrupted nowhere, an SOI structure consisting of a monocrystalline Si layer 3 over a Si oxide layer 2, applied to a Si substrate 1.
  • the thicknesses of the layers 2 and 3 so be chosen that they are optimally adapted to the requirements of the optical and opto-electronic components.
  • the typical thicknesses of layer 3 are in the range between 200 nm and a few ⁇ m, while the thicknesses of layer 4 are typically in the range of 2 to 4 ⁇ m.
  • FIG. 3 demonstrates auxiliary layers needed to fabricate the hetero-substrate of the present invention and deposited using techniques commonly used in integrated circuit (IC) technology.
  • Layer 7 is a Si nitride layer and layer 8 is a Si oxide layer.
  • Fig. 4 illustrates how partially the homogeneous SOI structure is laterally interrupted.
  • RIE reactive Ion Etching
  • FIGS. 5 and 6 illustrate further steps of the manufacturing process.
  • a Si nitride layer 10 Figure 5
  • spacers 10a are formed from layer 10, the main purpose of which is to cover the etching edges of layer 3 (FIG. 6).
  • the Si oxide layers 2a and 8 serve as so-called etching stop layers.
  • these Si oxide layers 2a and 8 are removed by wet etching with high selectivity to Si and Si nitride, which can also form the cavity 6 (Fig. 7). It is clear that cavity 6 can not form if the spacers 10 a touch the surface of the Si substrate 1 or even reach into the substrate 1, which is achieved by the larger etch depths discussed in the context of FIG. 4.
  • Fig. 8 illustrates the filling of the etched areas with a so-called selective Si epitaxy step, i. a step where only Si growth occurs on Si surfaces but no Si deposition occurs on regions covered with insulator layers (such as Si oxide or Si nitride).
  • insulator layers such as Si oxide or Si nitride.
  • the particular benefit of the spacer 10a is clear, which prevent unwanted Si growth in the horizontal direction, starting from the etching edges of the Si layer 3.
  • the layer 4 epitaxial growth step is performed such that the faceted surface of FIG. 4 begins about a few hundred nanometers above the surface of the Si layer 3.
  • the final step in the preparation of the hetero-substrate according to the invention is the wet-chemical removal of the Si-nitride auxiliary layers 7 and 10a (usually by means of phosphoric acid), forming the structure shown in FIG. 1a.
  • the hetero-substrate according to the invention has the great advantage, in comparison to the prior art, that it permits the joint integration of optical and opto-electronic components with best properties as well as electronic components with the best parameters.
  • An initially laterally homogeneous SOI substrate whose thicknesses for the top Si layer and the underlying Si oxide layer are chosen to be optimal for the optical and opto-electronic components is modified as described for this purpose in that locally pure Si regions without SOI structure are formed, which are used to produce the electronic structures, such as CMOS transistors and bipolar transistors, can be used.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optical Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Hetero-substrate, comprising a multiplicity of first regions contained therein, which have an SOI structure, proceeding from a substrate surface, in a vertical direction with respect to the hetero-substrate, and comprising a multiplicity of second regions, which, in lateral directions perpendicular to the vertical direction, are in each case adjacent to the first regions at a distance and which, in the vertical direction, proceeding from the substrate surface, are formed from monocrystalline silicon continuously as far as in direct proximity to the substrate rear side.

Description

Hetero-Substrat zur Herstellung von integrierten Schaltkreisen mit optischen, opto-elektronischen und elektronischen Komponenten  Hetero-substrate for the production of integrated circuits with optical, opto-electronic and electronic components
Die Erfindung betrifft ein heterogen aufgebautes Substrat für die Herstellung von integrierten Schaltkreisen mit optischen, opto-elektronischen und elektronischen Komponenten, nachfolgend auch Hetero-Substrat genannt. The invention relates to a heterogeneously structured substrate for the production of integrated circuits with optical, opto-electronic and electronic components, also referred to below as hetero-substrate.
Die Entwicklung, Herstellung und Nutzung optischer und opto-elektronischer Komponenten auf Basis von Silizium (engl.: Silicon photonics oder Si photonics) erlebt seit Anfang der 90-iger Jahre des vorigen Jahrhunderts einen großen Aufschwung. Solche Komponenten, insbesondere solche mit Abmessungen von weniger als einem Mikrometer (engl.: Submicron Si photonics), werden als Schlüsselbausteine z.B. für optische Telekommunikation oder optische Verbindungen in oder zwischen mikroelektronischen Schaltungen angesehen. Beispiele solcher Komponenten sind Koppler, Wellenleiter, Modulatoren und Photodetektoren. The development, production and use of optical and opto-electronic components based on silicon (English: Silicon photonics or Si photonics) has been experiencing a great upswing since the beginning of the 90s of the last century. Such components, in particular those with dimensions of less than one micrometer (English: Submicron Si photonics), are used as key components, e.g. for optical telecommunications or optical connections in or between microelectronic circuits. Examples of such components are couplers, waveguides, modulators and photodetectors.
Als besonders Erfolg versprechend wird die gemeinsame Integration (engl.: Co- integration) von optischen, opto-elektronischen und elektronischen Komponenten auf einem Chip angesehen. Dadurch können zum Beispiel bei Telekommunikations- und Sensor-Anwendungen Kosten gespart und zugleich oder alternativ die Leistungsfähigkeit integrierter Schaltungen deutlich verbessert werden, z. B. durch Nutzung optischer Kommunikation zwischen mehreren Kernen (engl.: Cores) von Mikroprozessoren. Particularly promising is the co-integration of optical, optoelectronic and electronic components on a chip. As a result, costs can be saved, for example, in telecommunication and sensor applications, and at the same time or alternatively the efficiency integrated circuits are significantly improved, for. By using optical communication between multiple cores of microprocessors.
Für die gemeinsame Integration von optischen und opto-elektronischen Komponenten, die in einer sogenannten photonischen Schicht realisiert und angeordnet werden, sowie von elektronischen Komponenten auf einem einzigen Chip kristallisierten sich folgende Ansätze mit jeweils spezifischen Vor- und Nachteilen, die hier nicht diskutiert werden sollen heraus: For the joint integration of optical and opto-electronic components, which are realized and arranged in a so-called photonic layer, as well as electronic components on a single chip, the following approaches crystallized, each with specific advantages and disadvantages, which are not discussed here :
(1 ) Die photonische Schicht befindet sich über den Metallisierungsschichten der elektronischen Komponenten (engl.: Above IC approach; wobei IC für eng. Integrated circuit steht). Für diese erste Option existieren zwei Unter-Optionen: (1) The photonic layer is located above the metallization layers of the electronic components (above IC approach, where IC stands for close integrated circuit). There are two suboptions for this first option:
(1a) Herstellung der photonischen Schicht auf dem gleichen Substrat, auf dem vorher die elektronischen Komponenten einschließlich ihrer Metallverbindungen hergestellt wurden, mit Prozess-Schritten, die eine Prozess-Temperatur von ungefähr 400 °C nicht überschreiten. (1 b) Herstellung der photonischen Schicht und der elektronischen Komponenten auf unterschiedlichen Substraten und nachfolgende Verbindung dieser Substrate mittels Bonden (engl.: Bonding). (1a) Preparation of the photonic layer on the same substrate on which the electronic components including their metal compounds have previously been prepared, with process steps that do not exceed a process temperature of about 400 ° C. (1 b) Production of the photonic layer and the electronic components on different substrates and subsequent bonding of these substrates by means of bonding.
(2) Eine spezielle Technologie wird angewandt, die optische, opto-elektronische und elektronische Komponenten auf dem gleichen Substrat durch Kombination bestimmter Prozessschritte, vor Herstellung der Metallisierungsschichten, parallel erzeugt. Im Englischen wird diese Art Integration als„Front-end Integration" bezeichnet. Typischerweise werden dadurch die optischen, opto-elektronischen und elektronischen Komponenten nebeneinander angeordnet und nicht übereinander, wie im Falle der Optionen 1 und 3. (2) A special technology is applied which generates optical, opto-electronic and electronic components on the same substrate in parallel by combining certain process steps, prior to making the metallization layers. In English, this type of integration is referred to as "front-end integration." Typically, this places the optical, opto-electronic, and electronic components side-by-side, rather than one above the other, as in options 1 and 3.
(3) Die photonische Schicht wird auf der Rückseite des Substrats angeordnet, auf dem die elektronischen Komponenten hergestellt wurden. Mittels Kontakten, die durch das ganze Substrat reichen, wird die photonische Schicht mit den elektronischen Komponenten verbunden. Auch hier existieren 2 Unteroptionen, die denen von Option 1 ähneln: (3a) ohne und (3b) mit Bonding-Schritt. Die vorgeschlagene Erfindung betrifft Option 2. Für Option 2 werden bisher meist Si- Substrate genutzt, die homogen, d.h. lateral nirgendwo unterbrochen, mit einer SOI- Struktur (aus dem Englischen: SOI - Silicon on Isolator) bedeckt sind. Wesentlich ist, dass die vertikalen Abmessungen der Bestandteile dieser SOI-Struktur, d.h. die Dicke der oberen Si-Schicht und die der darunter liegenden Silizium-Oxid-Schicht, im Stand der Technik primär nach den Erfordernissen der photonischen Schicht ausgewählt werden. Solche Erfordernisse sind z.B. eine geringe Dämpfung und ein bestimmter, gewünschter Krümmungsradius von Wellenleitern. So bewegen sich die typischen Si-Schichtdicken für Option 2 im Bereich zwischen 200 nm und einigen μητι, während die Silizium-Oxid- Schichtdicken typischerweise im Bereich von 2 bis 4 μητι liegen. Mit diesem Schichtaufbau wird allerdings den Erfordernissen der elektronischen Komponenten nicht optimal Rechnung getragen, worauf nachfolgend eingegangen werden soll. (3) The photonic layer is placed on the back side of the substrate on which the electronic components were fabricated. Through contacts that extend through the entire substrate, the photonic layer is connected to the electronic components. Again, there are 2 suboptions similar to those of option 1: (3a) without and (3b) with bonding step. The proposed invention relates to option 2. For option 2, Si substrates have been used hitherto which are homogeneously, ie laterally nowhere interrupted, covered with an SOI structure (from SOI - silicon on insulator). It is essential that the vertical dimensions of the constituents of this SOI structure, ie the thickness of the upper Si layer and that of the underlying silicon oxide layer, are selected in the prior art primarily according to the requirements of the photonic layer. Such requirements include low attenuation and a certain desired radius of curvature of waveguides. Thus, the typical Si layer thicknesses for Option 2 range between 200 nm and a few μm, while the silicon oxide layer thicknesses are typically in the range of 2 to 4 μm. With this layer structure, however, the requirements of the electronic components is not optimally taken into account, which will be discussed below.
Option 2 wurde bisher meist unter Nutzung sogenannter komplementärer Metall-Oxid- Halbleiter-Technologien (engl.: Complementary Metal Oxide Semiconductor (CMOS) technologies) zur Herstellung der elektronischen Komponenten demonstriert, nur ausnahmsweise erfolgte die Integration der photonischen Komponenten in einen SOI- Bipolar-Prozess. Allerdings nutzen modernste CMOS-Technologien zum Erreichen bester Eigenschaften ihrer CMOS-Transistoren entweder reine Si-Substrate (sogenannter Bulk- CMOS-Prozess) oder, wenn sie mit SOI-Substraten arbeiten, ganz andere Schichtdicken- Bereiche als sie für beste Eigenschaften der photonischen Schichten notwendig sind. So nutzen z.B. modernste SOI-basierte CMOS-Technologien Substrate, deren obere Si- Schicht typischerweise dünner als 50 nm ist. Option 2 has been demonstrated so far mostly using so-called complementary metal oxide semiconductor technologies (English: Complementary Metal Oxide Semiconductor (CMOS) technologies) for the production of the electronic components, only exceptionally, the integration of the photonic components in a SOI bipolar Process. However, most state-of-the-art CMOS technologies use either pure Si substrates (bulk CMOS process) to achieve best performance of their CMOS transistors or, when working with SOI substrates, quite different layer thickness ranges than they do for best photonic layer properties necessary. For example, use State-of-the-art SOI-based CMOS technologies Substrates whose upper Si layer is typically thinner than 50 nm.
Ein genereller Nachteil eines reinen SOI-Substrates, ob optimiert für photonische Schichten oder nicht, ist die praktische Unmöglichkeit der Herstellung von bipolaren Transisto- ren mit besten Hochfrequenzeigenschaften, z. B. Slizium-Germanium HeteroBipolartransistoren der neuesten Generation mit Grenzfrequenzen von bis zu 500 GHz, deren Verfügbarkeit für viele Anwendungen von Option 2 höchst wünschenswert wäre und die bisher nur auf reinen Si-Substraten demonstriert wurden. Hauptgrund dafür ist die praktische Unmöglichkeit der Herstellung von Transistor-Kollektoren mit sehr niedrigem Widerstand, eine Grundvoraussetzung für die Realisierung ultra-schneller Bipolar- Transistoren, in SOI-Schichten, insbesondere wenn deren Si-Dicke nur 200 - 300 nm beträgt, wie es oft für photonische Schichten der Fall ist. Ein weiterer Grund resultiert aus dem geringeren Wärmeleitvermögen von Silizium-Oxid im Vergleich zu Silizium. Es führt dazu, dass Transistoren ähnlicher Geometrie bei gleichen Betriebsbedingungen (Span- nung, Strom) auf SOI-Substrat eine deutlich stärkere, unerwünschte Selbsterwärmung als auf einem Siliziumsubstrat zeigen. A general disadvantage of a pure SOI substrate, whether optimized for photonic layers or not, is the practical impossibility of producing bipolar transistors with best high frequency properties, eg. For example, state-of-the-art silicon-germanium hetero-bipolar transistors with cut-off frequencies of up to 500 GHz, which would be highly desirable for many Option 2 applications, and which have so far only been demonstrated on pure Si substrates. The main reason for this is the practical impossibility of producing transistor transistors with very low resistance, a basic requirement for the realization of ultra-fast bipolar transistors, in SOI layers, especially when their Si thickness is only 200-300 nm, as is often the case for photonic layers is the case. Another reason is the lower thermal conductivity of silicon oxide compared to silicon. It leads to transistors of similar geometry under the same operating conditions (chip tion, current) on SOI substrate show a much stronger, undesired self-heating than on a silicon substrate.
Die Integration von photonischen Strukturen in verschiedene Bulk-CMOS-Prozesse wurde verschiedentlich beschrieben. Dies sind Prozesse, die ohne SOI-Substrat aus- kommen. Für die Wellenleiter-Herstellung wurde dabei etwa eine Si-Schicht genutzt, die oberhalb der elektronischen Strukturen, isoliert durch eine etwa 3 μιτι dicke Si-Oxid- Schicht, abgeschieden wurde. Da diese Schicht natürlich nicht einkristallin abgeschieden werden kann, ist die Dämpfung daraus hergestellter Wellenleiter deutlich - bis zu einem Faktor 10 - höher als im Falle von SOI-basierten Wellenleitern. In anderen bekannten Arbeiten werden zur Wellenleiter-Herstellung jene polykristallinen Si-Schichten gewissermaßen mitgenutzt, aus denen im CMOS-Prozess die Steuerelektroden der MOS-Transistoren gebildet werden. Die Wellenleiter befinden sich auf der Si- Oxid-Schicht, die im CMOS-Prozess zur Isolation genutzt wird. Die typische Dicke dieser Oxid-Schicht ist in modernen CMOS-Prozessen kleiner als 400 nm, d.h. deutlich dünner als die Oxid-Schichten, auf denen sich die Wellenleiter im Falle der Nutzung von SOI- Substraten befinden. Um trotzdem eine geringe Dämpfung der Wellenleiter zu erhalten, wird die CMOS-Isolations-Schicht am Prozess-Ende durch einen speziellen Ätzschritt unterhalb der Wellenleiterstrukturen entfernt. Trotz dieses Tricks werden mit solchen polykristallinen Wellenleitern nicht die niedrigen Dämpfungswerte erreicht, die typisch für SOI-basierte, einkristalline Si-Wellenleiter sind. Neben diesem Nachteil ist aber der Hauptnachteil dieses Ansatzes die praktische Unmöglichkeit der Herstellung von Photodetektoren, die direkt an die Wellenleiter gekoppelt sind. Solche Photodetektoren bilden Schlüssel-Komponenten von photonischen Schichten. Sie sind oft als sogenannte PIN- Dioden realisiert und werden typischerweise unter Nutzung von Epitaxie direkt auf dem Wellenleiter hergestellt. Eine defektfreies, wie etwa im Fall von Si-Detektoren, oder ein defektkontrolliertes Wachstum, wie zum Beispiel im Falle von Ge-Detektoren, der Detektor-Grundstruktur, das zum Erreichen niedriger oder wenigstens (im Fall von GeDetektoren) akzeptabler Dunkelströme nötig ist, ist natürlich bei einer polykristallinen Unterlage ausgeschlossen. Eine erste Quintessenz aus all dem ist, dass die bisher für Option 2 meist genutzten reinen SOI-Substrate, insbesondere mit den hauptsächlich auf die Erfordernisse der photonischen Schichten zugeschnittenen Dickenbereichen für die Si-Deckschicht und die darunter liegende Silizium-Oxid-Schicht, nicht mit den Substrat-Anforderungen moderns- ter Technologien zur Herstellung der wichtigsten elektronischen Komponenten, wie CMOS-Transistoren und im Besonderen auch Bipolar-Transistoren, kompatibel sind. The integration of photonic structures into different bulk CMOS processes has been described variously. These are processes that do not require an SOI substrate. For the waveguide production while a Si layer was used, which was above the electronic structures, isolated by an approximately 3 μιτι thick Si oxide layer was deposited. Of course, since this layer can not be deposited monocrystalline, the attenuation of waveguides made therefrom is significantly higher - up to a factor of 10 - than in the case of SOI-based waveguides. In other known works, those polycrystalline Si layers are to some extent co-used for waveguide production, from which the control electrodes of the MOS transistors are formed in the CMOS process. The waveguides are located on the Si oxide layer, which is used for insulation in the CMOS process. The typical thickness of this oxide layer is less than 400 nm in modern CMOS processes, ie significantly thinner than the oxide layers on which the waveguides are located when using SOI substrates. Nevertheless, to obtain low attenuation of the waveguides, the CMOS isolation layer is removed at the process end by a special etching step underneath the waveguide structures. Despite this trick, such polycrystalline waveguides do not achieve the low attenuation values typical of SOI-based monocrystalline Si waveguides. Besides this disadvantage, however, the main disadvantage of this approach is the practical impossibility of producing photodetectors coupled directly to the waveguides. Such photodetectors form key components of photonic layers. They are often implemented as so-called PIN diodes and are typically manufactured directly on the waveguide using epitaxy. A defect-free, such as in the case of Si detectors, or defect-controlled growth, as in the case of Ge detectors, is the detector primitive necessary to achieve low or at least (in the case of detectors) acceptable dark currents of course excluded in a polycrystalline base. A first quintessence of all this is that the so far mostly used for Option 2 pure SOI substrates, especially with the tailored mainly to the requirements of the photonic layers thickness ranges for the Si cover layer and the underlying silicon oxide layer, not with the substrate requirements modern technologies for the production of the most important electronic components, such as CMOS transistors and in particular also bipolar transistors, are compatible.
Zweite Quintessenz ist, dass die bekannten Lösungen für die Integration von photonischen Strukturen in einen modernen Bulk-CMOS-Prozess Wellenleiter liefern, die, vergli- chen mit Wellenleitern auf SOI-Basis deutlich schlechtere Parameter aufweisen und außerdem eine Realisierung von Photo-Detektoren, der mittels Epitaxie direkt an den Wellenleiter gekoppelt sind, nicht erlauben. The second quintessence is that the known solutions for the integration of photonic structures in a modern bulk CMOS process provide waveguides that have significantly worse parameters compared to waveguides based on SOI and also a realization of photo detectors, the by epitaxy coupled directly to the waveguide, do not allow.
Aus der Veröffentlichung US 2007/0238233 sind Hetero-Substrate mit SOI- und Si-Gebie- ten bekannt. Das der Erfindung zugrunde liegende technische Problem ist es, ein Substrat anzugeben, das die gemeinsame Integration von sowohl einer photonischen Schicht mit besten Eigenschaften, aber auch von elektronischen Komponenten mit verbesserten Parametern gestattet. Ein weiteres, der Erfindung zugrunde liegendes technisches Problem ist es, ein Verfahren zur Herstellung eines solchen Substrates anzugeben, mit dem die beschriebe- nen Nachteile bekannter Verfahren im Hinblick auf die gemeinsame Integration einer photonischen Schicht mit bestmöglichen Parametern und CMOS-Transistoren sowie Bipolar-Transistoren mit Parametern, die dem Stand der Technik entsprechen, vermieden werden können. The publication US 2007/0238233 discloses hetero-substrates with SOI and Si regions. The technical problem underlying the invention is to provide a substrate that allows the joint integration of both a photonic layer with best properties, but also of electronic components with improved parameters. A further technical problem underlying the invention is to specify a method for producing such a substrate, with which the described disadvantages of known methods with regard to the joint integration of a photonic layer with the best possible parameters and CMOS transistors and bipolar transistors can be avoided with parameters that correspond to the prior art.
Gemäß einem ersten Aspekt der Erfindung wird das technische Problem gelöst durch ein Hetero-Substrat mit einer Vielzahl darin enthaltener erster Gebiete, die von einer Substrat-Oberfläche ausgehend in einer vertikalen Richtung bezüglich des Hetero-Substrats eine SOI-Struktur aufweisen, und mit einer Vielzahl zweiter Gebiete, die in zur vertikalen Richtung senkrechten, lateralen Richtungen jeweils den ersten Gebieten mit einem Abstand benachbart sind und die in der vertikalen Richtung, von der Substrat-Oberfläche ausgehend, bis in unmittelbare Nähe der Substrat-Rückseite durchgehend aus einkristallinem Silizium gebildet sind. According to a first aspect of the invention, the technical problem is solved by a hetero-substrate having a multiplicity of first regions contained therein, starting from a substrate surface in a vertical direction with respect to the hetero-substrate having an SOI structure second regions which are adjacent to the first regions at a distance in vertical directions perpendicular to the first regions and which are formed in the vertical direction, starting from the substrate surface, until in the immediate vicinity of the substrate backside made of single-crystal silicon.
Die ersten Gebiete werden auch als SOI-Gebiete bezeichnet und weisen, wie oben angegeben, eine Schichtfolge aus einkristallinem Silizium und Silzium-Oxid, aufgebracht auf eine einkristalline Unterlage aus Silizium auf. Diese SOI-Gebiete bilden in einem Herstellungsprozess für integrierte Schaltkreise mit optischen, opto-elektronischen und elektronischen Komponenten vorwiegend die Grundlage für die Herstellung der optischen Komponenten, wie z. B. Wellenleiter, Koppelgitter und andere. Die SOI-Gebiete bilden ebenso die Grundlage für der Herstellung der opto-elektronischen Komponenten, wie z.B. Modulatoren, lichtempfindliche Dioden und andere. Unterschiedliche erste Gebiete können in unterschiedlichen Ausführungsbeispielen entweder eine gleiche oder eine unterschiedliche laterale Ausdehnung aufweisen. Auf ein und demselben Hetero-Substrat können je nach Bedarf also verschiedene Gruppen erster Gebiete vorgesehen sein, mit in jeder Gruppe gleicher lateraler Ausdehnung, wobei die ersten Gebiete unterschiedlicher Gruppen unterschiedliche laterale Ausdehnungen haben. The first regions are also referred to as SOI regions and, as indicated above, have a layer sequence of monocrystalline silicon and silicon oxide applied on a monocrystalline silicon substrate. These SOI areas form in a manufacturing process for integrated circuits with optical, opto-electronic and electronic components predominantly the basis for the production of the optical components, such. As waveguide, coupling grating and others. The SOI regions also form the basis for the production of the opto-electronic components, such as modulators, photosensitive diodes and others. Different first regions may have either an equal or a different lateral extent in different embodiments. On the same hetero-substrate, therefore, different groups of first regions can be provided, as required, with in each group the same lateral extent, wherein the first regions of different groups have different lateral dimensions.
Die zweiten Gebiete grenzen lateral an die ersten Gebiete an, reichen in vertikaler Richtung bis in unmittelbare Nähe der Substrat-Rückseite und bestehen soweit durchgehend aus einkristallinem Silizium. Sie ermöglichen im Herstellungsprozess für die integrierten Schaltkreise mit optischen, opto-elektronischen und elektronischen Komponenten vorwiegend die Herstellung elektronischer Komponenten, wie z. B. komplementäre CMOS- Transistoren, Bipolar-Transistoren, Hetero-Bipolartransistoren und andere. The second regions laterally adjoin the first regions, extend in the vertical direction into the immediate vicinity of the back of the substrate and as far as possible consist of monocrystalline silicon. They allow in the manufacturing process for the integrated circuits with optical, opto-electronic and electronic components predominantly the production of electronic components, such. B. complementary CMOS transistors, bipolar transistors, hetero-bipolar transistors and others.
Gemäß der der Erfindung enthält das Hetero-Substrat Gräben, welche entweder leer oder mit einem dielektrischen Material gefüllt sind und welche die ersten Gebiete von den jeweils benachbarten zweiten Gebieten lateral trennen und sich von der Substrat- Oberfläche ausgehend in der vertikalen Richtung des Substrats erstrecken. According to the invention, the hetero-substrate includes trenches which are either empty or filled with a dielectric material and which laterally separate the first regions from the respectively adjacent second regions and extend from the substrate surface in the vertical direction of the substrate.
In vertikaler Richtung erstrecken sich die Gräben von der Substrat-Oberfläche ausgehend mindestens bis zur Tiefe einer Unterkante einer Silizium-Schicht der SOI-Struktur. In unterschiedlichen, alternativen Ausführungsformen enden sie vor der Tiefe einer Unter- kante einer Silizium-Oxid-Schicht der SOI-Struktur, oder sie enden direkt in Höhe einer Unterkante einer Silizium-Oxid-Schicht der SOI-Struktur. In the vertical direction, the trenches extend from the substrate surface at least to the depth of a lower edge of a silicon layer of the SOI structure. In various alternative embodiments, they terminate before the depth of a lower edge of a silicon oxide layer of the SOI structure, or they end directly at the level of a lower edge of a silicon oxide layer of the SOI structure.
Das erfindungsgemäße Heterosubstrat weist mit den Gräben kommunizierende Hohlräume auf, die sich lateral von einer jeweiligen Grabenwand aus in die jeweilige angrenzende Silziumoxid-Schicht der ersten Gebiete hinein erstrecken. Das erfindungsgemäße Heterosubstrat weist in den zweiten Gebieten aus einkristallinem Si eine gegenüber dem eingangs zitierten Stand der Technik verbesserte Kristallqualität auf. Dies wird ermöglicht durch die weiter unten erläuterte erfindungsgemäße Verfahrensführung, die unter anderem vorsieht, eine zunächst gezielt übrig gelassene Restschicht von Siliziumoxid in - durch anisotropes Entfernen des Siliziumoxids hergestellten - Vertiefungen durch hochselektives Nassätzen zu entfernen. Diese Verfahrensführung ermög- licht die Freilegung des darunter liegenden Si-Trägers im Gebiet der Vertiefung mit einer unbeeinträchtigt hohen kristallinen Oberflächenqualität. Auf der Grundlage dieser Verfahrensführung können im erfindungsgemäßen Heterosubstrat die zweiten Gebiete eine besonders hohe Kristallqualität aufweisen. Diese Verfahrensführung bewirkt aufgrund des isotropen Ätzverhaltens des nasschemischen Ätzvorgangs zugleich die Ausbildung der für ein erfindungsgemäßes Heterosubstrat charakteristischen Hohlräume. The heterosubstrate according to the invention has cavities communicating with the trenches which extend laterally from a respective trench wall into the respective adjacent silicon oxide layer of the first regions. In the second regions of monocrystalline Si, the heterosubstrate according to the invention has an improved crystal quality compared to the prior art cited at the beginning on. This is made possible by the method procedure according to the invention which is explained below, which provides inter alia for removing a residual layer of silicon oxide, which has initially been deliberately left, in wells prepared by anisotropic removal of the silicon oxide by highly selective wet etching. This process allows the exposure of the underlying Si support in the area of the depression with an unimpaired high crystalline surface quality. On the basis of this procedure, the second regions can have a particularly high crystal quality in the heterosubstrate according to the invention. Due to the isotropic etching behavior of the wet-chemical etching process, this process procedure simultaneously effects the formation of the cavities characteristic of a heterosubstrate according to the invention.
Die Erfindung stellt also Heterosubstrate bereit, die zwei bislang nicht mit einander vereinbare Qualitätskriterien besonders gut erfüllen: a) im zu nutzenden Tiefenbereich lateral präzise definierte zweite Gebiete aus Silizium, und b) zugleich eine besonders hohe Kristallqualität der zweiten Gebiete. Nachfolgend werden Ausführungsbeispiele des erfindungsgemäßen Heterosubstrats beschrieben. Die jeweiligen zusätzlichen Merkmale der Ausführungsbeispiele können miteinander kombiniert werden, um weitere Ausführungsbeispiele zu bilden. The invention therefore provides hetero-substrates which meet two quality criteria that have hitherto been incompatible with one another: a) laterally precisely defined second regions of silicon in the depth region to be used, and b) at the same time a particularly high crystal quality of the second regions. Exemplary embodiments of the heterosubstrate according to the invention are described below. The respective additional features of the embodiments may be combined to form further embodiments.
Die Erfindung betrifft auch Ausführungsformen, deren zweite Gebiete ein anderes Material als reines Si enthalten. Dies gilt insbesondere für Silizium-Germanium-Legierungen mit überwiegendem Anteil von Silizium. The invention also relates to embodiments whose second regions contain a material other than pure Si. This applies in particular to silicon germanium alloys with a predominant proportion of silicon.
Für die Zwecke der Begriffsauslegung wird angemerkt, dass solche Silizium-Germanium- Legierungen im Sinne eines Ausführungsbeispiels mit umfasst sind, wenn im Rahmen der vorliegenden Beschreibung und der Ansprüche von Silizium gesprochen wird. Wo im Rahmen der vorliegenden Anmeldung von Siliziumoxid gesprochen wird, ist dies als fachübliche Kurzbezeichnung für das in der Halbleitertechnologie weit verbreitete Isolatormaterial Siliziumdioxid zu verstehen. For the purposes of the term design, it is noted that such silicon-germanium alloys are included within the scope of an embodiment, as referred to in the context of the present description and the claims of silicon. Where in the context of the present application of silicon oxide is spoken, this is to be understood as a common abbreviation for the widely used in semiconductor technology insulator material silicon dioxide.
Bevorzugt erstrecken sich die Gräben in lateraler Abstandsrichtung zwischen zwei einander benachbarten ersten und zweiten Gebieten über einige Nanometer bis einige 100 nm. Die Erstreckung der Gräben in der genannten Abstandsrichtung wird auch als Breite der Gräben bezeichnet. Auf der Substratoberfläche besteht zwischen den ersten Gebieten und den zweiten Gebieten in der vertikalen Richtung vorzugsweise ein Höhenunterschied, der weniger als 100 nm beträgt. Preferably, the trenches extend in the lateral spacing direction between two adjacent first and second regions over a few nanometers to a few 100 nm. The extent of the trenches in the said spacing direction is also referred to as the width of the trenches. On the substrate surface, between the first regions and the second regions in the vertical direction, there is preferably a height difference that is less than 100 nm.
Ein zweiter Aspekt der vorliegenden Erfindung betrifft ein Verfahren zur Herstellung eines Hetero-Substrats, umfassend A second aspect of the present invention relates to a process for producing a hetero-substrate comprising
Bereitstellen eines SOI-Substrats mit einem einkristallinen Silizium-Träger, einer auf dem Silizium-Träger angeordneten SOI-Struktur mit einer Siliziumdioxid-Schicht und einer auf der Siliziumoxid-Schicht angeordneten einkristallinen Silizium-Schicht, und, in einer lateralen Richtung benachbart zu ersten Gebieten im SOI-Substrat, welche von einer Substrat-Oberfläche der Silizium-Schicht ausgehend in einer vertikalen Richtung bezüglich des Hetero-Substrats die SOI-Struktur aufweisen: Providing an SOI substrate having a monocrystalline silicon support, an SOI structure disposed on the silicon support with a silicon dioxide layer and a monocrystalline silicon layer disposed on the silicon oxide layer, and, in a lateral direction, adjacent to first regions in the SOI substrate, which starting from a substrate surface of the silicon layer in a vertical direction with respect to the hetero-substrate having the SOI structure:
Herstellen einer Vielzahl zweiter Gebiete jeweils mit einem lateralen Abstand zu den ersten Gebieten, wobei die zweiten Gebiete die in der vertikalen Richtung, von der Substrat-Oberfläche ausgehend bis in unmittelbare Nähe der Substrat-Rückseite durch- gehend aus einkristallinem Silizium gebildet sind. Producing a plurality of second regions each having a lateral distance to the first regions, wherein the second regions are formed in the vertical direction, starting from the substrate surface to in the immediate vicinity of the substrate backside made of single-crystal silicon.
Ausbilden von Vertiefungen, mit einer gewünschten lateralen Erstreckung im SOI- Substrat Forming pits having a desired lateral extent in the SOI substrate
Konformales Abscheiden einer Hilfsschicht, welche einen Boden und Seitenwände der Vertiefungen bedeckt; - Entfernen der Hilfsschicht vom Boden, jedoch nicht von den Seitenwänden der Vertiefungen; und Conformally depositing an auxiliary layer covering a bottom and sidewalls of the recesses; Removing the auxiliary layer from the bottom but not from the side walls of the recesses; and
Füllen der Vertiefungen durch selektives Abscheiden von einkristallinem Silizium ausschließlich in den Vertiefungen. Fill the wells by selectively depositing single crystal silicon exclusively in the wells.
Das Ausbilden der Vertiefungen umfasst ein Entfernen der Siliziumdioxid-Schicht in vertikaler Richtung bis auf eine Restschicht, so dass der Boden der Vertiefungen einen Abstand zu einer Grenzfläche zwischen der Siliziumdioxid-Schicht und dem Silizium- Träger aufweist. Die Restschicht wird dabei durch gegenüber Silizium und dem Material der Hilfsschicht hochselektives Nassätzen entfernt. The formation of the depressions comprises a removal of the silicon dioxide layer in the vertical direction except for a residual layer, so that the bottom of the depressions is at a distance from an interface between the silicon dioxide layer and the silicon dioxide layer. Carrier has. The residual layer is thereby removed by means of silicon etching and the material of the auxiliary layer highly selective wet etching.
Das erfindungsgemäße Verfahren ermöglicht die Herstellung des Hetero-Substrats des ersten Aspekts der Erfindung. Es teilt dessen im Rahmen der hiesigen Beschreibung genannte Vorteile. The process of the invention enables the preparation of the hetero-substrate of the first aspect of the invention. It shares its advantages mentioned in the present description.
Nachfolgend werden Ausführungsbeispiele des Verfahrens beschrieben. Hereinafter, embodiments of the method will be described.
Das selektive Abscheiden von einkristallinem Silizium wird in allen beschriebenen Varianten vorzugsweise ausschließlich in den Vertiefungen und bis zu einer Schichtdicke (Höhe) fortgesetzt, die größer ist als eine Schichtdicke der SOI-Struktur, und bei dem anschließend ein chemisch-mechanisches Polieren durchgeführt wird, mit dem die Schichtdicke der Siliziumschicht auf ein gewünschtes Maß reduziert wird. The selective deposition of monocrystalline silicon is preferably continued in all the variants described exclusively in the depressions and up to a layer thickness (height) which is greater than a layer thickness of the SOI structure and in which a subsequent chemical mechanical polishing is carried out the layer thickness of the silicon layer is reduced to a desired level.
Im Folgenden werden die Merkmale und Vorteile des erfindungsgemäßen HeteroSubstrates unter Bezugnahme auf die Figuren näher erläutert. The features and advantages of the heterosubstrates according to the invention are explained in more detail below with reference to the figures.
Fig. 1a zeigt in einer schematischen Querschnittsansicht drei Ausführungsformen des erfindungsgemäßen Hetero-Substrates. FIG. 1a shows, in a schematic cross-sectional view, three embodiments of the hetero-substrate according to the invention.
Fig. 1 b und 1 c zeigen in einer schematischen Querschnittsansicht zwei Ausführungsformen von Hetero-Substraten gemäß dem Stand der Technik 1 b and 1 c show, in a schematic cross-sectional view, two embodiments of hetero-substrates according to the prior art
Fig. 2 bis 9 illustrieren ein Ausführungsbeispiel eines Herstellungsprozesses desFigs. 2 to 9 illustrate an embodiment of a manufacturing process of the
Hetero-Substrats der Fig. 1a. Hetero-substrate of Fig. 1a.
Gleiche Bezugszeichen kennzeichnen in den Figuren gleiche Strukturelemente. Like reference numerals denote like structural elements in the figures.
Nachfolgend wird unter Bezugnahme auf Fig. 1a eine Ausführungsform des erfindungsgemäßen Hetero-Substrats näher beschrieben. In the following, an embodiment of the hetero-substrate according to the invention will be described in more detail with reference to FIG. 1a.
Auf einem Silizium (Si)-Substrat 1 befinden sich Si-Gebiete 4, im Rahmen dieser Anmeldung auch als zweite Gebiete bezeichnet, die mit dem Substrat 1 unmittelbar, das heißt ohne Zwischenschichten, verbunden sind. In diesen zweiten Gebieten 4 werden in einem Herstellungsprozess für die integrierten Schaltkreise mit optischen, opto-elektronischen und elektronischen Komponenten vorwiegend die elektronischen Komponenten, wie z. B. komplementäre CMOS-Transistoren, Bipolar-Transistoren, Hetero-Bipolartransistoren und andere, hergestellt. On a silicon (Si) substrate 1 there are Si regions 4, in the context of this application also referred to as second regions, which are connected directly to the substrate 1, that is to say without intermediate layers. In these second areas 4 are in a manufacturing process for the integrated circuits with optical, opto-electronic and electronic components mainly the electronic components, such. B. complementary CMOS transistors, bipolar transistors, hetero-bipolar transistors and others made.
Die zweiten Gebiete 4 sind von weiteren Gebieten umgeben, im Rahmen dieser Anmeldung auch als erste Gebiete und als SOI-Gebiete bezeichnet, in denen im Herstellungs- prozess für die integrierten Schaltkreise mit optischen, opto-elektronischen und elektronischen Komponenten vorwiegend die optischen Komponenten, wie z.B. Wellenleiter, Koppelgitter und andere, sowie die opto-elektronischen Komponenten, wie z.B. Modulatoren, lichtempfindliche Dioden und andere, hergestellt werden. Diese SOI-Gebiete enthalten oberhalb des Substrates 1 eine Si-Oxid-Schicht 2 und eine einkristalline Si-Schicht 3 mit Dicken, die an die Anforderungen der optischen und opto-elektronischen Komponenten angepasst werden können. The second areas 4 are surrounded by other areas, in the context of this application also referred to as first areas and as SOI areas in which in the manufacturing process for the integrated circuits with optical, opto-electronic and electronic components predominantly the optical components such eg Waveguides, coupling gratings and others, as well as the opto-electronic components, such as e.g. Modulators, photosensitive diodes and others. Above the substrate 1, these SOI regions contain an Si oxide layer 2 and a monocrystalline Si layer 3 with thicknesses which can be adapted to the requirements of the optical and optoelectronic components.
Die Si-Gebiete 4 und die aus der Si-Oxidschicht 2 und der Si-Schicht 3 bestehenden SOI- Gebiete sind durch Gräben 5 lateral getrennt. Typische Grabenbreiten bewegen sich im Bereich zwischen einigen Nanometern und einigen 100 nm. Je nach Details der Substrat- Herstellung, die später noch erläutert werden, können die Gräben 5 unterschiedlich tief sein. The Si regions 4 and the SOI regions consisting of the Si oxide layer 2 and the Si layer 3 are laterally separated by trenches 5. Typical trench widths range between a few nanometers and a few 100 nm. Depending on the details of the substrate fabrication, which will be explained later, the trenches 5 may have different depths.
Im Beispiel der Fig. 1a enden die Gräben in vertikaler Richtung oberhalb der Oberfläche des Si-Substrates 1. In diesem Fall sind Hohlräume 6 vorgesehen. Diese Hohlräume 6 erstrecken sich von Höhe der Si-Oxid-seitigen Grabenwand seitlich in die Silizium-Oxid- Schicht 2 der SOI-Gebiete. In the example of FIG. 1a, the trenches end in the vertical direction above the surface of the Si substrate 1. In this case, cavities 6 are provided. These cavities 6 extend laterally from the height of the Si oxide-side trench wall into the silicon oxide layer 2 of the SOI regions.
In bevorzugten Ausführungsformen des Hetero-Substrats beträgt eine Stufenhöhe zwischen den Oberflächen der Gebiete 4 und 3 höchstens 100 nm. In preferred embodiments of the hetero-substrate, a step height between the surfaces of regions 4 and 3 is at most 100 nm.
Die nachfolgende Beschreibung konzentriert sich auf die Unterschiede der Varianten der Fig. 1 b und 1 c gemäß dem Stand der Technik gegenüber dem Hetero-Substrat der Fig. 1a. The following description concentrates on the differences between the variants of FIGS. 1 b and 1 c according to the prior art compared to the hetero-substrate of FIG. 1 a.
Bei dem Hetero-Substrat der Fig. 1 b enden die Gräben 5 auf dem Substrat 1. Fig. 1 c zeigt eine Ausführungsform, bei der Gräben 5 sogar in das Substrat 1 reichen. In beiden Fällen enthält das Hetero-Substrat keine Hohlräume 6. Nachfolgend wird anhand der Fig. 2 - 9 ein Ausführungsbeispiel eines erfindungsgemäßen Herstellungsprozesses des Hetero-Substrats der Fig. 1a beschrieben. In the hetero-substrate of FIG. 1 b, the trenches 5 end on the substrate 1. FIG. 1 c shows an embodiment in which trenches 5 even extend into the substrate 1. In both cases, the hetero-substrate contains no cavities 6. An exemplary embodiment of a manufacturing process according to the invention of the hetero-substrate of FIG. 1a will now be described with reference to FIGS. 2-9.
Fig. 2 zeigt das Ausgangs-Substrat, welches zur Herstellung des erfindungsgemäßen Hetero-Substrates benutzt wird. Es weißt durchgehend, d.h. lateral nirgendwo unterbro- chen, eine SOI-Struktur auf, bestehend aus einer einkristallinen Si-Schicht 3 über einer Si-Oxid-Schicht 2, aufgebracht auf ein Si-Substrat 1. Wie bereits erwähnt, können die Dicken der Schichten 2 und 3 so gewählt werden, dass sie optimal den Erfordernissen der optischen und opto-elektronischen Komponenten angepasst sind. So bewegen sich die typischen Dicken von Schicht 3 im Bereich zwischen 200 nm und einigen μητι, wäh- rend die Dicken von Schicht 4 typischerweise im Bereich von 2 bis 4 μητι liegen. Fig. 2 shows the starting substrate which is used for the preparation of the hetero-substrate according to the invention. It knows throughout, i. Lateral interrupted nowhere, an SOI structure consisting of a monocrystalline Si layer 3 over a Si oxide layer 2, applied to a Si substrate 1. As already mentioned, the thicknesses of the layers 2 and 3 so be chosen that they are optimally adapted to the requirements of the optical and opto-electronic components. Thus, the typical thicknesses of layer 3 are in the range between 200 nm and a few μm, while the thicknesses of layer 4 are typically in the range of 2 to 4 μm.
Fig. 3 demonstriert Hilfsschichten, die zur Herstellung des erfindungsgemäßen HeteroSubstrates benötigt werden und die mit in der Technologie von integrierten Schaltungen (IC-Technologie) üblichen Methoden abgeschieden werden. Schicht 7 ist eine Si-Nitrid- Schicht und Schicht 8 eine Si-Oxid-Schicht. Fig. 4 illustriert, wie partiell die homogene SOI-Struktur lateral unterbrochen wird. Mittels einer durch Fotolithografie hergestellten Lackmaske 9 wird unter Nutzung geeigneter RIE (engl.: Reactive Ion Etching)-Schritte das homogene Ausgangs-Substrat so tief geätzt, das eine Restschicht 2a der ursprünglich vorhandenen Si-Oxid-Schicht 2 übrigbleibt. Dieses nicht vollständige Entfernen der Schicht 2 hat bestimmte Vorteile, die später noch deutlich werden. FIG. 3 demonstrates auxiliary layers needed to fabricate the hetero-substrate of the present invention and deposited using techniques commonly used in integrated circuit (IC) technology. Layer 7 is a Si nitride layer and layer 8 is a Si oxide layer. Fig. 4 illustrates how partially the homogeneous SOI structure is laterally interrupted. By means of a photolithographic resist mask 9 is prepared using appropriate RIE (Reactive Ion Etching) steps etched the homogeneous starting substrate so deep that a residual layer 2a of the originally present Si oxide layer 2 remains. This incomplete removal of layer 2 has certain advantages that will become apparent later.
Die Fig. 5 und 6 verdeutlichen weitere Schritte des Herstellungsprozesses. Nach Entfernung der Lackmaske 9 und Anwendung von in der IC-Technologie üblichen Reinigungsverfahren erfolgt die konformale Abscheidung einer Si-Nitrid-Schicht 10 (Fig. 5), welche den Boden und die Seitenwände der zuvor hergestellten Vertiefungen bedeckt. Unter Anwendung eines nächsten RIE-Schrittes mit einem geeignetem, in der IC-Technologie üblichen Regime, werden dann aus Schicht 10 sogenannte Spacer 10a gebildet, deren Hauptzweck die Bedeckung der Ätzkanten von Schicht 3 ist (Fig. 6). Anzumerken ist, dass für diesen Ätzschritt die Si-Oxid-Schichten 2a und 8 als sogenannte Ätzstopp- Schichten dienen. Nachfolgend werden diese Si-Oxid-Schichten 2a und 8 mittels Nassätzen mit hoher Selektivität zu Si und Si-Nitrid entfernt, wobei sich auch der Hohlraum 6 bilden kann (Fig. 7). Es ist klar, dass sich Hohlraum 6 nicht bilden kann, wenn die Spacer 10a die Oberfläche des Si-Substrates 1 berühren bzw. gar in das Substrat 1 hineinreichen, was durch die im Umfeld von Fig. 4 diskutierten größere Ätztiefen erreicht wird. FIGS. 5 and 6 illustrate further steps of the manufacturing process. After removal of the resist mask 9 and application of cleaning techniques common in IC technology, conformal deposition of a Si nitride layer 10 (Figure 5) covering the bottom and sidewalls of the previously prepared wells occurs. Using a next RIE step with a suitable regime common in IC technology, so-called spacers 10a are formed from layer 10, the main purpose of which is to cover the etching edges of layer 3 (FIG. 6). It should be noted that for this etching step, the Si oxide layers 2a and 8 serve as so-called etching stop layers. Subsequently, these Si oxide layers 2a and 8 are removed by wet etching with high selectivity to Si and Si nitride, which can also form the cavity 6 (Fig. 7). It is clear that cavity 6 can not form if the spacers 10 a touch the surface of the Si substrate 1 or even reach into the substrate 1, which is achieved by the larger etch depths discussed in the context of FIG. 4.
Fig. 8 verdeutlicht das Auffüllen der geätzten Gebiete mit einem sogenannten selektiven Si-Epitaxie-Schritt, d.h. einem Schritt wo nur Si-Wachstum auf Si-Oberflächen erfolgt aber keine Si-Abscheidung auf mit Isolator-Schichten (wie Si-Oxid oder Si-Nitrid) bedeckten Gebieten. Hier wird auch der besondere Nutzen der Spacer 10a deutlich, die ein unerwünschtes Si-Wachstum in horizontaler Richtung, ausgehend von den Ätzkanten der Si-Schicht 3 verhindern. Hingewiesen sei auch auf die Facetten-Bildung bei Si-Epitaxie, die innerhalb der Hohlräume 6 und insbesondere auch an der Oberfläche der Si-Epitaxie- Schicht 4 beobachtet werden kann. Typischerweise wird der Epitaxie-Schritt für Schicht 4 so geführt, dass die facettierte Oberfläche von 4 etwa einige 100 nm oberhalb der Oberfläche der Si-Schicht 3 beginnt. Durch diesen Überstand der Schicht 4 über Schicht 3 ist es möglich, die Oberfläche der Si-Schicht 4 in einem nachfolgenden CMP-Schritt (engl.: Chemical Mechanical Polishing) zu planarisieren und gleichzeitig eine geringe Höhen- Differenz zwischen den Oberflächen der Si-Schichten 3 und 4 einzustellen, wie in Fig. 9 dargestellt. Eine geringe Höhen-Differenz ist erwünscht, da sie den kombinierten Herstel- lungsprozess von optischen, opto-elektronischen und elektronischen Komponenten auf Basis des erfindungsgemäßen Hetero-Substrates wesentlich erleichtert. Finaler Schritt der Herstellung des erfindungsgemäßen Hetero-Substrates ist das nasschemische Entfernen der Si-Nitrid-Hilfsschichten 7 und 10a (üblicherweise mittels Phosphorsäure), wobei sich die in Fig. 1a gezeigte Struktur bildet. Fig. 8 illustrates the filling of the etched areas with a so-called selective Si epitaxy step, i. a step where only Si growth occurs on Si surfaces but no Si deposition occurs on regions covered with insulator layers (such as Si oxide or Si nitride). Here, too, the particular benefit of the spacer 10a is clear, which prevent unwanted Si growth in the horizontal direction, starting from the etching edges of the Si layer 3. Reference should also be made to the facet formation in the case of Si epitaxy, which can be observed within the cavities 6 and in particular also on the surface of the Si epitaxial layer 4. Typically, the layer 4 epitaxial growth step is performed such that the faceted surface of FIG. 4 begins about a few hundred nanometers above the surface of the Si layer 3. As a result of this projection of the layer 4 over the layer 3, it is possible to planarize the surface of the Si layer 4 in a subsequent CMP (Chemical Mechanical Polishing) step and at the same time a small height difference between the surfaces of the Si layers 3 and 4, as shown in Fig. 9. A small height difference is desirable because it substantially facilitates the combined production process of optical, optoelectronic and electronic components based on the hetero-substrate according to the invention. The final step in the preparation of the hetero-substrate according to the invention is the wet-chemical removal of the Si-nitride auxiliary layers 7 and 10a (usually by means of phosphoric acid), forming the structure shown in FIG. 1a.
Das erfindungsgemäße Hetero-Substrat hat im Vergleich zum Stand der Technik den großen Vorteil, dass es die gemeinsame Integration von sowohl optischen und opto- elektronischen Komponenten mit besten Eigenschaften als auch elektronischen Komponenten mit besten Parametern gestattet. Ein ursprünglich lateral homogenes SOI- Substrat, dessen Dicken für die obere Si-Schicht und die darunter liegende Si-Oxid- Schicht so gewählt sind, dass sie optimal für die optischen und opto-elektronischen Komponenten sind, wird für diese Zwecke wie beschrieben so modifiziert, dass lokal reine Si-Gebiete ohne SOI-Struktur gebildet werden, die zur Herstellung der elektronischen Strukturen, wie z.B. CMOS-Transistoren und Bipolar-Transistoren, genutzt werden können. The hetero-substrate according to the invention has the great advantage, in comparison to the prior art, that it permits the joint integration of optical and opto-electronic components with best properties as well as electronic components with the best parameters. An initially laterally homogeneous SOI substrate whose thicknesses for the top Si layer and the underlying Si oxide layer are chosen to be optimal for the optical and opto-electronic components is modified as described for this purpose in that locally pure Si regions without SOI structure are formed, which are used to produce the electronic structures, such as CMOS transistors and bipolar transistors, can be used.

Claims

Ansprüche claims
1. Hetero-Substrat, mit 1. hetero-substrate, with
- einer Vielzahl darin enthaltener erster Gebiete, die von einer Substrat (1 )- Oberfläche ausgehend, in einer vertikalen Richtung bezüglich des Hetero-Substrats eine SOI-Struktur aufweisen, mit - A plurality of first regions contained therein, starting from a substrate (1) - surface, in a vertical direction with respect to the hetero-substrate having an SOI structure with
- einer Vielzahl zweiter Gebiete (4), die in zur vertikalen Richtung senkrechten, lateralen Richtungen jeweils den ersten Gebieten mit einem Abstand benachbart sind und die in der vertikalen Richtung, von der Substrat-Oberfläche ausgehend, bis in unmittelbare Nähe der Substrat-Rückseite durchgehend aus einkristallinem Silizium gebildet sind, - Gräben (5), welche entweder leer oder mit einem dielektrischen Material gefüllt sind und welche die ersten Gebiete von den jeweils benachbarten zweiten Gebieten lateral trennen und sich von der Substrat-Oberfläche ausgehend in der vertikalen Richtung des Substrats erstrecken und entweder vor der Tiefe einer Unterkante einer Silizium-Oxid-Schicht (2) der SOI-Struktur enden oder in einer Tiefe enden, die der Tiefe einer Unterkante einer Silizium-Oxid-Schicht (2) der SOI-Struktur entspricht, und mit - A plurality of second regions (4), which are adjacent to the vertical direction in vertical, lateral directions respectively the first regions with a distance and in the vertical direction, starting from the substrate surface, to the immediate vicinity of the substrate backside continuously are formed of monocrystalline silicon, - trenches (5) which are either empty or filled with a dielectric material and which laterally separate the first regions from the respectively adjacent second regions and extending from the substrate surface in the vertical direction of the substrate and terminate either before the depth of a bottom edge of a silicon oxide layer (2) of the SOI structure or terminate at a depth corresponding to the depth of a bottom edge of a silicon oxide layer (2) of the SOI structure, and with
- mit den Gräben kommunizierenden Hohlräumen (6), die sich von einer jeweiligen Grabenwand aus lateral in die jeweils angrenzende Siliziumoxid-Schicht (2) der ersten Gebiete hinein erstrecken. - With the trenches communicating cavities (6) which extend from a respective trench wall laterally into the respective adjacent silicon oxide layer (2) of the first regions.
2. Hetero-Substrat nach Anspruch 1 , bei dem die Gräben sich in lateraler Abstands- richtung zwischen zwei benachbarten ersten und zweiten Gebieten über einige Nanome- ter bis einige 100 nm erstrecken. 2. Hetero-substrate according to claim 1, wherein the trenches extend in the lateral distance direction between two adjacent first and second areas over a few nanometers to several 100 nm.
3. Hetero-Substrat nach einem der vorstehenden Ansprüche, bei dem auf der Substratoberfläche zwischen den ersten Gebieten und den zweiten Gebieten in der vertikalen Richtung ein Höhenunterschied besteht, der weniger als 100 nm beträgt. A hetero-substrate according to any one of the preceding claims, wherein there is a height difference on the substrate surface between the first regions and the second regions in the vertical direction which is less than 100 nm.
4. Verfahren zur Herstellung eines Hetero-Substrats, umfassend - Bereitstellen eines SOI-Substrats mit einem einkristallinen Silizium-Träger, einer auf dem Silizium-Träger angeordneten SOI-Struktur mit einer Siliziumdioxid-Schicht (2) und einer auf der Siliziumoxid-Schicht angeordneten einkristallinen Silizium-Schicht (3); 4. A process for producing a hetero-substrate comprising Providing an SOI substrate with a monocrystalline silicon support, an SOI structure arranged on the silicon support with a silicon dioxide layer (2) and a monocrystalline silicon layer (3) arranged on the silicon oxide layer;
- in einer lateralen Richtung benachbart zu ersten Gebieten im SOI-Substrat, welche von einer Substrat-Oberfläche der Silizium-Schicht ausgehend in einer vertikalenin a lateral direction adjacent to first regions in the SOI substrate, starting from a substrate surface of the silicon layer in a vertical direction
Richtung bezüglich des Hetero-Substrats die SOI-Struktur aufweisen: Direction relative to the hetero-substrate having the SOI structure:
Herstellen einer Vielzahl zweiter Gebiete (4) jeweils mit einem lateralen Abstand zu den ersten Gebieten, wobei die zweiten Gebiete die in der vertikalen Richtung, von der Substrat-Oberfläche ausgehend bis in unmittelbare Nähe der Substrat-Rückseite durchge- hend aus einkristallinem Silizium gebildet sind; Producing a multiplicity of second regions (4) each having a lateral distance from the first regions, the second regions being formed in the vertical direction, proceeding from the substrate surface to directly in the immediate vicinity of the substrate backside, of monocrystalline silicon ;
- Ausbilden von Vertiefungen mit einer gewünschten lateralen Erstreckung im SOI- Substrat, durch Entfernen der Siliziumdioxid-Schicht in vertikaler Richtung bis auf eine Restschicht (2a), so dass der Boden der Vertiefungen einen Abstand zu einer Grenzfläche zwischen der Siliziumdioxid-Schicht und dem Silizium-Träger aufweist; - Konformales Abscheiden einer Hilfsschicht (10), welche einen Boden und Seitenwände der Vertiefungen bedeckt; Forming depressions having a desired lateral extent in the SOI substrate, by removing the silicon dioxide layer in the vertical direction except for a residual layer (2a), so that the bottom of the depressions is at a distance to an interface between the silicon dioxide layer and the silicon Carrier; - conformally depositing an auxiliary layer (10) covering a bottom and sidewalls of the recesses;
- Entfernen der Hilfsschicht vom Boden, jedoch nicht von den Seitenwänden der Vertiefungen; Removing the auxiliary layer from the bottom but not from the side walls of the recesses;
- Entfernen der Restschicht durch gegenüber Silizium und dem Material der Hilfs- schicht hochselektives Nassätzen, und Removal of the residual layer by wet etching, which is highly selective with respect to silicon and the material of the auxiliary layer, and
- Füllen der Vertiefungen durch selektives Abscheiden von einkristallinem Silizium (4) ausschließlich in den Vertiefungen. - Fill the wells by selective deposition of monocrystalline silicon (4) exclusively in the wells.
5. Verfahren nach Anspruch 4, bei dem das selektive Abscheiden von einkristallinem Silizium ausschließlich in den Vertiefungen bis zu einer Schichtdicke fortgesetzt wird, die größer ist als eine Schichtdicke der SOI-Struktur, und bei dem anschließend ein chemisch-mechanisches Polieren durchgeführt wird, mit dem die Schichtdicke der Siliziumschicht auf ein gewünschtes Maß reduziert wird. 5. The method of claim 4, wherein the selective deposition of monocrystalline silicon is continued exclusively in the wells to a layer thickness which is greater than a layer thickness of the SOI structure, and then in which a chemical-mechanical polishing is performed with the layer thickness of the silicon layer is reduced to a desired level.
6. Verfahren nach einem der Ansprüche 4 bis 5, bei dem nach dem chemischmechanischen Polieren verbliebene Abschnitte der Hilfsschicht zur Ausbildung von leeren Gräben zwischen den ersten und zweiten Gebieten entfernt werden. 6. The method according to any one of claims 4 to 5, wherein remaining after the chemical mechanical polishing remaining portions of the auxiliary layer to form empty trenches between the first and second areas are removed.
PCT/EP2012/074141 2011-12-02 2012-11-30 Hetero-substrate for producing integrated circuits comprising optical, optoelectronic and electronic components WO2013079688A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102011087681.2 2011-12-02
DE201110087681 DE102011087681A1 (en) 2011-12-02 2011-12-02 Hetero-substrate for the production of integrated circuits with optical, opto-electronic and electronic components

Publications (1)

Publication Number Publication Date
WO2013079688A1 true WO2013079688A1 (en) 2013-06-06

Family

ID=47504840

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2012/074141 WO2013079688A1 (en) 2011-12-02 2012-11-30 Hetero-substrate for producing integrated circuits comprising optical, optoelectronic and electronic components

Country Status (2)

Country Link
DE (1) DE102011087681A1 (en)
WO (1) WO2013079688A1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030057487A1 (en) * 2001-09-27 2003-03-27 Kabushiki Kaisha Toshiba Semiconductor chip having multiple functional blocks integrated in a single chip and method for fabricating the same
US20040150044A1 (en) * 2003-01-21 2004-08-05 Hajime Nagano Element formation substrate, method of manufacturing the same, and semiconductor device
US20050045951A1 (en) * 2003-08-28 2005-03-03 Takashi Yamada Semiconductor device and manufacturing method thereof
US20070238233A1 (en) 2006-03-30 2007-10-11 Sadaka Mariam G Method of making a multiple crystal orientation semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555891B1 (en) * 2000-10-17 2003-04-29 International Business Machines Corporation SOI hybrid structure with selective epitaxial growth of silicon
US7524707B2 (en) * 2005-08-23 2009-04-28 Freescale Semiconductor, Inc. Modified hybrid orientation technology
US7399686B2 (en) * 2005-09-01 2008-07-15 International Business Machines Corporation Method and apparatus for making coplanar dielectrically-isolated regions of different semiconductor materials on a substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030057487A1 (en) * 2001-09-27 2003-03-27 Kabushiki Kaisha Toshiba Semiconductor chip having multiple functional blocks integrated in a single chip and method for fabricating the same
US20040150044A1 (en) * 2003-01-21 2004-08-05 Hajime Nagano Element formation substrate, method of manufacturing the same, and semiconductor device
US20050045951A1 (en) * 2003-08-28 2005-03-03 Takashi Yamada Semiconductor device and manufacturing method thereof
US20070238233A1 (en) 2006-03-30 2007-10-11 Sadaka Mariam G Method of making a multiple crystal orientation semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
STEFAN MEISTER ET AL: "Photonic crystal microcavities in SOI waveguides produced in a CMOS environment</title>", PROCEEDINGS OF SPIE, vol. 7606, 11 February 2010 (2010-02-11), pages 760616, XP055059813, ISSN: 0277-786X, DOI: 10.1117/12.842714 *

Also Published As

Publication number Publication date
DE102011087681A1 (en) 2013-06-27

Similar Documents

Publication Publication Date Title
DE102011015404B4 (en) Method for producing a FinFET
DE60017637T2 (en) A method of separating an epitaxial layer from a substrate and transferring it to another substrate
EP0809279B1 (en) Process for manufacturing an MOS-Transistor
DE602004006782T2 (en) METHOD FOR PRODUCING A DEFORMED FINFET CHANNEL
DE102014204114B4 (en) A transistor having a gate electrode extending around one or more channel regions and a method for making the same
DE102013103207B4 (en) Semiconductor device channel system and method
DE102019126237A1 (en) DIELECTRIC FINS WITH DIFFERENT DIELECTRICITY CONSTANT AND SIZES IN DIFFERENT ZONES OF A SEMICONDUCTOR DEVICE
DE102019219696B4 (en) SILICON THRU-PHONES FOR HETEROGENE INTEGRATION OF SEMICONDUCTOR DEVICE STRUCTURES AND MANUFACTURING PROCESSES
DE102016118062B4 (en) Method for producing a semiconductor component with a non-volatile memory and a logic circuit
DE112013005588T5 (en) Defect-transmitted and lattice mismatched epitaxial film
DE102010063850B4 (en) A method for producing a buried material layer in a semiconductor body and a semiconductor device with a buried material layer
EP2898544B1 (en) Germainium pin photodiode for integration into a cmos or bicmos technology
DE102008059646A1 (en) A multi-gate transistor having lands of a length defined by the gate electrode
DE112013007039T5 (en) Integrating VLSI-compatible rib structures with selective epitaxial growth and fabricating devices thereon
DE102017124226A1 (en) SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD
DE102007003197A1 (en) Trench isolation type semiconductor device and manufacturing method
DE112007002739B4 (en) Method for producing a semiconductor device with isolation trench and contact trench
DE102015204411B4 (en) Transistor and method of making a transistor
DE102005018735A1 (en) Fabrication of trench for dynamic random access memory cell, by epitaxially growing monocrystalline semiconductor layer and laterally overgrowing opening surface covered by sealing material, and etching partial trench in semiconductor layer
DE102021109561A1 (en) SOURCE / DRAIN ELEMENT SEPARATION STRUCTURE
DE102020104331A1 (en) SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD
DE102013112137A1 (en) Method for processing a Dies
DE102007050843A1 (en) Integrated circuit manufacturing method, involves forming hole via intermediate layer to expose buffer layer section, removing exposed section to expose catalyst layer section, and waxing carbon-nano tubes at catalyst layer exposed section
DE102007018098A1 (en) Method for producing a semiconductor body with a trench and semiconductor body with a trench
DE102012100006A1 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12810126

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12810126

Country of ref document: EP

Kind code of ref document: A1