DE102011087681A1 - Hetero-substrate for the production of integrated circuits with optical, opto-electronic and electronic components - Google Patents
Hetero-substrate for the production of integrated circuits with optical, opto-electronic and electronic components Download PDFInfo
- Publication number
- DE102011087681A1 DE102011087681A1 DE201110087681 DE102011087681A DE102011087681A1 DE 102011087681 A1 DE102011087681 A1 DE 102011087681A1 DE 201110087681 DE201110087681 DE 201110087681 DE 102011087681 A DE102011087681 A DE 102011087681A DE 102011087681 A1 DE102011087681 A1 DE 102011087681A1
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- layer
- silicon
- hetero
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 107
- 238000004519 manufacturing process Methods 0.000 title description 22
- 230000003287 optical effect Effects 0.000 title description 21
- 230000005693 optoelectronics Effects 0.000 title description 18
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 44
- 229910052710 silicon Inorganic materials 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 25
- 239000010703 silicon Substances 0.000 claims description 23
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 16
- 239000000377 silicon dioxide Substances 0.000 claims description 14
- 235000012239 silicon dioxide Nutrition 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 claims description 2
- 125000005842 heteroatom Chemical group 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 239000011148 porous material Substances 0.000 claims 1
- 230000010354 integration Effects 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 10
- 230000008901 benefit Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 238000000407 epitaxy Methods 0.000 description 5
- 238000013459 approach Methods 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 150000002736 metal compounds Chemical class 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000006228 supernatant Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76262—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using selective deposition of single crystal silicon, i.e. SEG techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
- H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optical Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Hetero-Substrat, mit einer Vielzahl darin enthaltener erster Gebiete, die von einer Substrat-Oberfläche ausgehend, in einer vertikalen Richtung bezüglich des Hetero-Substrats eine SOI-Struktur aufweisen, und mit einer Vielzahl zweiter Gebiete, die in zur vertikalen Richtung senkrechten, lateralen Richtungen jeweils den ersten Gebieten mit einem Abstand benachbart sind und die in der vertikalen Richtung, von der Substrat-Oberfläche ausgehend, bis in unmittelbare Nähe der Substrat-Rückseite durchgehend aus einkristallinem Silizium gebildet sind.A hetero-substrate having a plurality of first regions contained therein starting from a substrate surface, having an SOI structure in a vertical direction with respect to the hetero-substrate, and having a plurality of second regions extending in a lateral vertical direction Directions are respectively adjacent to the first regions with a distance and which are formed in the vertical direction, starting from the substrate surface, until in the immediate vicinity of the substrate backside made of single-crystal silicon.
Description
Die Erfindung betrifft ein heterogen aufgebautes Substrat für die Herstellung von integrierten Schaltkreisen mit optischen, opto-elektronischen und elektronischen Komponenten, nachfolgend auch Hetero-Substrat genannt. The invention relates to a heterogeneously structured substrate for the production of integrated circuits with optical, opto-electronic and electronic components, also referred to below as hetero-substrate.
Die Entwicklung, Herstellung und Nutzung optischer und opto-elektronischer Komponenten auf Basis von Silizium (engl.: Silicon photonics oder Si photonics) erlebt seit Anfang der 90-iger Jahre des vorigen Jahrhunderts einen großen Aufschwung. Solche Komponenten, insbesondere solche mit Abmessungen von weniger als einem Mikrometer (engl.: Submicron Si photonics), werden als Schlüsselbausteine z.B. für optische Telekommunikation oder optische Verbindungen in oder zwischen mikroelektronischen Schaltungen angesehen. Beispiele solcher Komponenten sind Koppler, Wellenleiter, Modulatoren und Photodetektoren.The development, production and use of optical and opto-electronic components based on silicon (English: Silicon photonics or Si photonics) has been experiencing a great upswing since the beginning of the 90s of the last century. Such components, in particular those with dimensions of less than one micrometer (English: Submicron Si photonics), are used as key components, e.g. for optical telecommunications or optical connections in or between microelectronic circuits. Examples of such components are couplers, waveguides, modulators and photodetectors.
Als besonders Erfolg versprechend wird die gemeinsame Integration (engl.: Cointegration) von optischen, opto-elektronischen und elektronischen Komponenten auf einem Chip angesehen. Dadurch können zum Beispiel bei Telekommunikations- und Sensor-Anwendungen Kosten gespart und zugleich oder alternativ die Leistungsfähigkeit integrierter Schaltungen deutlich verbessert werden, z.B. durch Nutzung optischer Kommunikation zwischen mehreren Kernen (engl.: Cores) von Mikroprozessoren.Especially promising is the cointegration of optical, opto-electronic and electronic components on a chip. As a result, costs can be saved, for example, in telecommunication and sensor applications, and at the same time or alternatively the performance of integrated circuits can be significantly improved, e.g. by using optical communication between multiple cores of microprocessors.
Für die gemeinsame Integration von optischen und opto-elektronischen Komponenten, die in einer sogenannten photonischen Schicht realisiert und angeordnet werden, sowie von elektronischen Komponenten auf einem einzigen Chip kristallisierten sich folgende Ansätze mit jeweils spezifischen Vor- und Nachteilen, die hier nicht diskutiert werden sollen heraus:
- (1) Die photonische Schicht befindet sich über den Metallisierungsschichten der elektronischen Komponenten (engl.: Above IC approach; wobei IC für eng. Integrated circuit steht). Für diese erste Option existieren zwei Unter-Optionen:
- (1a) Herstellung der photonischen Schicht auf dem gleichen Substrat, auf dem vorher die elektronischen Komponenten einschließlich ihrer Metallverbindungen hergestellt wurden, mit Prozess-Schritten, die eine Prozess-Temperatur von ungefähr 400 °C nicht überschreiten.
- (1b) Herstellung der photonischen Schicht und der elektronischen Komponenten auf unterschiedlichen Substraten und nachfolgende Verbindung dieser Substrate mittels Bonden (engl.: Bonding).
- (2) Eine spezielle Technologie wird angewandt, die optische, opto-elektronische und elektronische Komponenten auf dem gleichen Substrat durch Kombination bestimmter Prozessschritte, vor Herstellung der Metallisierungsschichten, parallel erzeugt. Im Englischen wird diese Art Integration als „Front-end integration“ bezeichnet. Typischerweise werden dadurch die optischen, opto-elektronischen und elektronischen Komponenten nebeneinander angeordnet und nicht übereinander, wie im Falle der
Optionen 1 und 3. - (3) Die photonische Schicht wird auf der Rückseite des Substrats angeordnet, auf dem die elektronischen Komponenten hergestellt wurden. Mittels Kontakten, die durch das ganze Substrat reichen, wird die photonische Schicht mit den elektronischen Komponenten verbunden. Auch hier existieren 2 Unteroptionen, die denen von
Option 1 ähneln: (3a) ohne und (3b) mit Bonding-Schritt.
- (1) The photonic layer is located above the metallization layers of the electronic components (above IC approach, where IC stands for close integrated circuit). There are two suboptions for this first option:
- (1a) Preparation of the photonic layer on the same substrate on which the electronic components including their metal compounds have previously been prepared, with process steps that do not exceed a process temperature of about 400 ° C.
- (1b) Production of the photonic layer and the electronic components on different substrates and subsequent bonding of these substrates by means of bonding.
- (2) A special technology is applied which generates optical, opto-electronic and electronic components on the same substrate in parallel by combining certain process steps, prior to making the metallization layers. In English, this type of integration is referred to as "front-end integration". Typically, this places the optical, opto-electronic and electronic components next to each other and not one above the other, as in
1 and 3.options - (3) The photonic layer is placed on the back side of the substrate on which the electronic components were fabricated. Through contacts that extend through the entire substrate, the photonic layer is connected to the electronic components. Again, there are 2 suboptions similar to those of option 1: (3a) without and (3b) with bonding step.
Die vorgeschlagene Erfindung betrifft Option 2. Für Option 2 werden bisher meist Si-Substrate genutzt, die homogen, d.h. lateral nirgendwo unterbrochen, mit einer SOI-Struktur (aus dem Englischen: SOI – Silicon on Isolator) bedeckt sind. Wesentlich ist, dass die vertikalen Abmessungen der Bestandteile dieser SOI-Struktur, d.h. die Dicke der oberen Si-Schicht und die der darunter liegenden Silizium-Oxid-Schicht, im Stand der Technik primär nach den Erfordernissen der photonischen Schicht ausgewählt werden. Solche Erfordernisse sind z.B. eine geringe Dämpfung und ein bestimmter, gewünschter Krümmungsradius von Wellenleitern. So bewegen sich die typischen Si-Schichtdicken für Option 2 im Bereich zwischen 200 nm und einigen µm, während die Silizium-Oxid-Schichtdicken typischerweise im Bereich von 2 bis 4 µm liegen. Mit diesem Schichtaufbau wird allerdings den Erfordernissen der elektronischen Komponenten nicht optimal Rechnung getragen, worauf nachfolgend eingegangen werden soll.The proposed invention relates to
Option 2 wurde bisher meist unter Nutzung sogenannter komplementärer Metall-Oxid-Halbleiter-Technologien (engl.: Complementary Metal Oxide Semiconductor (CMOS) technologies) zur Herstellung der elektronischen Komponenten demonstriert, nur ausnahmsweise erfolgte die Integration der photonischen Komponenten in einen SOI-Bipolar-Prozess. Allerdings nutzen modernste CMOS-Technologien zum Erreichen bester Eigenschaften ihrer CMOS-Transistoren entweder reine Si-Substrate (sogenannter Bulk-CMOS-Prozess) oder, wenn sie mit SOI-Substraten arbeiten, ganz andere Schichtdicken-Bereiche als sie für beste Eigenschaften der photonischen Schichten notwendig sind. So nutzen z.B. modernste SOI-basierte CMOS-Technologien Substrate, deren obere Si-Schicht typischerweise dünner als 50 nm ist.
Ein genereller Nachteil eines reinen SOI-Substrates, ob optimiert für photonische Schichten oder nicht, ist die praktische Unmöglichkeit der Herstellung von bipolaren Transistoren mit besten Hochfrequenzeigenschaften, z.B. Slizium-Germanium Hetero-Bipolartransistoren der neuesten Generation mit Grenzfrequenzen von bis zu 500 GHz, deren Verfügbarkeit für viele Anwendungen von Option 2 höchst wünschenswert wäre und die bisher nur auf reinen Si-Substraten demonstriert wurden. Hauptgrund dafür ist die praktische Unmöglichkeit der Herstellung von Transistor-Kollektoren mit sehr niedrigem Widerstand, eine Grundvoraussetzung für die Realisierung ultra-schneller Bipolar-Transistoren, in SOI-Schichten, insbesondere wenn deren Si-Dicke nur 200–300 nm beträgt, wie es oft für photonische Schichten der Fall ist. Ein weiterer Grund resultiert aus dem geringeren Wärmeleitvermögen von Silizium-Oxid im Vergleich zu Silizium. Es führt dazu, dass Transistoren ähnlicher Geometrie bei gleichen Betriebsbedingungen (Spannung, Strom) auf SOI-Substrat eine deutlich stärkere, unerwünschte Selbsterwärmung als auf einem Siliziumsubstrat zeigen.A general disadvantage of a pure SOI substrate, whether optimized for photonic layers or not, is the practical impossibility of fabricating bipolar transistors with best High frequency characteristics, eg, state-of-the-art silicon germanium hetero-bipolar transistors with cut-off frequencies of up to 500 GHz, which would be highly desirable for
Die Integration von photonischen Strukturen in verschiedene Bulk-CMOS-Prozesse wurde verschiedentlich beschrieben. Dies sind Prozesse, die ohne SOI-Substrat auskommen. Für die Wellenleiter-Herstellung wurde dabei etwa eine Si-Schicht genutzt, die oberhalb der elektronischen Strukturen, isoliert durch eine etwa 3 µm dicke Si-Oxid-Schicht, abgeschieden wurde. Da diese Schicht natürlich nicht einkristallin abgeschieden werden kann, ist die Dämpfung daraus hergestellter Wellenleiter deutlich – bis zu einem Faktor 10 – höher als im Falle von SOI-basierten Wellenleitern. The integration of photonic structures into different bulk CMOS processes has been described variously. These are processes that do not require an SOI substrate. In this case, an Si layer which was deposited above the electronic structures, insulated by an approximately 3 μm thick Si oxide layer, was used for the waveguide production. Of course, since this layer can not be deposited monocrystalline, the attenuation of waveguides made therefrom is significantly higher - up to a factor of 10 - than in the case of SOI-based waveguides.
In anderen bekannten Arbeiten werden zur Wellenleiter-Herstellung jene polykristallinen Si-Schichten gewissermaßen mitgenutzt, aus denen im CMOS-Prozess die Steuerelektroden der MOS-Transistoren gebildet werden. Die Wellenleiter befinden sich auf der Si-Oxid-Schicht, die im CMOS-Prozess zur Isolation genutzt wird. Die typische Dicke dieser Oxid-Schicht ist in modernen CMOS-Prozessen kleiner als 400 nm, d.h. deutlich dünner als die Oxid-Schichten, auf denen sich die Wellenleiter im Falle der Nutzung von SOI-Substraten befinden. Um trotzdem eine geringe Dämpfung der Wellenleiter zu erhalten, wird die CMOS-Isolations-Schicht am Prozess-Ende durch einen speziellen Ätzschritt unterhalb der Wellenleiterstrukturen entfernt. Trotz dieses Tricks werden mit solchen polykristallinen Wellenleitern nicht die niedrigen Dämpfungswerte erreicht, die typisch für SOI-basierte, einkristalline Si-Wellenleiter sind. Neben diesem Nachteil ist aber der Hauptnachteil dieses Ansatzes die praktische Unmöglichkeit der Herstellung von Photodetektoren, die direkt an die Wellenleiter gekoppelt sind. Solche Photodetektoren bilden Schlüssel-Komponenten von photonischen Schichten. Sie sind oft als sogenannte PIN-Dioden realisiert und werden typischerweise unter Nutzung von Epitaxie direkt auf dem Wellenleiter hergestellt. Eine defektfreies, wie etwa im Fall von Si-Detektoren, oder ein defektkontrolliertes Wachstum, wie zum Beispiel im Falle von Ge-Detektoren, der Detektor-Grundstruktur, das zum Erreichen niedriger oder wenigstens (im Fall von Ge-Detektoren) akzeptabler Dunkelströme nötig ist, ist natürlich bei einer polykristallinen Unterlage ausgeschlossen.In other known works, those polycrystalline Si layers are to some extent co-used for waveguide production, from which the control electrodes of the MOS transistors are formed in the CMOS process. The waveguides are located on the Si oxide layer, which is used for isolation in the CMOS process. The typical thickness of this oxide layer is less than 400 nm in modern CMOS processes, i. significantly thinner than the oxide layers on which the waveguides are located when using SOI substrates. Nevertheless, to obtain low attenuation of the waveguides, the CMOS isolation layer is removed at the process end by a special etching step underneath the waveguide structures. Despite this trick, such polycrystalline waveguides do not achieve the low attenuation values typical of SOI-based monocrystalline Si waveguides. Besides this disadvantage, however, the main disadvantage of this approach is the practical impossibility of producing photodetectors coupled directly to the waveguides. Such photodetectors form key components of photonic layers. They are often realized as so-called PIN diodes and are typically made directly on the waveguide using epitaxy. A defect-free, as in the case of Si detectors, or a defect-controlled growth, such as in the case of Ge detectors, the detector basic structure, which is necessary to achieve low or at least (in the case of Ge detectors) acceptable dark currents , is of course excluded in a polycrystalline substrate.
Eine erste Quintessenz aus all dem ist, dass die bisher für Option 2 meist genutzten reinen SOI-Substrate, insbesondere mit den hauptsächlich auf die Erfordernisse der photonischen Schichten zugeschnittenen Dickenbereichen für die Si-Deckschicht und die darunter liegende Silizium-Oxid-Schicht, nicht mit den Substrat-Anforderungen modernster Technologien zur Herstellung der wichtigsten elektronischen Komponenten, wie CMOS-Transistoren und im Besonderen auch Bipolar-Transistoren, kompatibel sind.A first quintessence of all this is that the so far mostly used for
Zweite Quintessenz ist, dass die bekannten Lösungen für die Integration von photonischen Strukturen in einen modernen Bulk-CMOS-Prozess Wellenleiter liefern, die, verglichen mit Wellenleitern auf SOI-Basis deutlich schlechtere Parameter aufweisen und außerdem eine Realisierung von Photo-Detektoren, der mittels Epitaxie direkt an den Wellenleiter gekoppelt sind, nicht erlauben.Second quintessence is that the known solutions for the integration of photonic structures in a modern bulk CMOS process provide waveguides that have significantly worse parameters compared to waveguides based on SOI and also an implementation of photodetectors, by means of epitaxy Do not allow to be coupled directly to the waveguide.
Das der Erfindung zugrunde liegende technische Problem ist es daher, ein Substrat anzugeben, das die gemeinsame Integration von sowohl einer photonischen Schicht mit besten Eigenschaften aber auch von elektronischen Komponenten mit besten Parametern gestattet. Ein weiteres, der Erfindung zugrunde liegendes technisches Problem ist es, ein Verfahren zur Herstellung eines solchen Substrates anzugeben, mit dem die beschriebenen Nachteile bekannter Verfahren im Hinblick auf die gemeinsame Integration einer photonischen Schicht mit bestmöglichen Parametern und CMOS-Transistoren sowie Bipolar-Transistoren mit Parametern, die dem Stand der Technik entsprechen, vermieden werden können.The technical problem underlying the invention is therefore to provide a substrate that allows the joint integration of both a photonic layer with best properties but also of electronic components with the best parameters. Another technical problem underlying the invention is to provide a method for producing such a substrate, with which the described disadvantages of known methods with regard to the joint integration of a photonic layer with the best possible parameters and CMOS transistors and bipolar transistors with parameters , which correspond to the prior art, can be avoided.
Gemäß einem ersten Aspekt der Erfindung wird das technische Problem gelöst durch ein Hetero-Substrat mit
- – einer Vielzahl darin enthaltener erster Gebiete, die von einer Substrat-Oberfläche ausgehend in einer vertikalen Richtung bezüglich des Hetero-Substrats eine SOI-Struktur aufweisen, und mit
- – einer Vielzahl zweiter Gebiete, die in zur vertikalen Richtung senkrechten, lateralen Richtungen jeweils den ersten Gebieten mit einem Abstand benachbart sind und die in der vertikalen Richtung, von der Substrat-Oberfläche ausgehend, bis in unmittelbare Nähe der Substrat-Rückseite durchgehend aus einkristallinem Silizium gebildet sind.
- - A plurality of first regions contained therein, starting from a substrate surface in a vertical direction with respect to the hetero-substrate having an SOI structure, and with
- A plurality of second regions which are adjacent to the first regions at a distance in vertical directions, lateral directions, respectively, and those in the vertical direction, starting from the substrate surface, all the way to the immediate vicinity of the substrate backside of single-crystal silicon are formed.
Die ersten Gebiete werden auch als SOI-Gebiete bezeichnet und weisen, wie oben angegeben, eine Schichtfolge aus einkristallinem Silizium und Silzium-Oxid, aufgebracht auf eine einkristalline Unterlage aus Silizium auf. Diese SOI-Gebiete bilden in einem Herstellungsprozess für integrierte Schaltkreise mit optischen, opto-elektronischen und elektronischen Komponenten vorwiegend die Grundlage für die Herstellung der optischen The first regions are also referred to as SOI regions and, as indicated above, have a layer sequence of monocrystalline silicon and silicon oxide applied to a monocrystalline substrate made of silicon. These SOI areas in a manufacturing process for integrated circuits with optical, opto-electronic and electronic components mainly form the basis for the production of the optical
Komponenten, wie z.B. Wellenleiter, Koppelgitter und andere. Die SOI-Gebiete bilden ebenso die Grundlage für der Herstellung der opto-elektronischen Komponenten, wie z.B. Modulatoren, lichtempfindliche Dioden und andere. Unterschiedliche erste Gebiete können in unterschiedlichen Ausführungsbeispielen entweder eine gleiche oder eine unterschiedliche laterale Ausdehnung aufweisen. Auf ein und demselben Hetero-Substrat können je nach Bedarf also verschiedene Gruppen erster Gebiete vorgesehen sein, mit in jeder Gruppe gleicher lateraler Ausdehnung, wobei die ersten Gebiete unterschiedlicher Gruppen unterschiedliche laterale Ausdehnungen haben.Components, e.g. Waveguides, coupling gratings and others. The SOI regions also form the basis for the fabrication of the opto-electronic components, e.g. Modulators, photosensitive diodes and others. Different first regions may have either an equal or a different lateral extent in different embodiments. On the same hetero-substrate, therefore, different groups of first regions can be provided, as required, with in each group the same lateral extent, wherein the first regions of different groups have different lateral dimensions.
Die zweiten Gebiete grenzen lateral an die ersten Gebiete an, reichen in vertikaler Richtung bis in unmittelbare Nähe der Substrat-Rückseite und bestehen soweit durchgehend aus einkristallinem Silizium. Sie ermöglichen im Herstellungsprozess für die integrierten Schaltkreise mit optischen, opto-elektronischen und elektronischen Komponenten vorwiegend die Herstellung elektronischer Komponenten, wie z. B. komplementäre CMOS-Transistoren, Bipolar-Transistoren, Hetero-Bipolartransistoren und andere. The second regions laterally adjoin the first regions, extend in the vertical direction into the immediate vicinity of the back of the substrate and as far as possible consist of monocrystalline silicon. They allow in the manufacturing process for the integrated circuits with optical, opto-electronic and electronic components predominantly the production of electronic components, such. B. complementary CMOS transistors, bipolar transistors, hetero-bipolar transistors and others.
Nachfolgend werden Ausführungsbeispiele des erfindungsgemäßen Heterosubstrats beschrieben. Die jeweiligen zusätzlichen Merkmale der Ausführungsbeispiele können miteinander kombiniert werden, um weitere Ausführungsbeispiele zu bilden. Exemplary embodiments of the heterosubstrate according to the invention are described below. The respective additional features of the embodiments may be combined to form further embodiments.
Gemäß einem Ausführungsbeispiel der Erfindung enthält das Hetero-Substrat Gräben, welche entweder leer oder mit einem dielektrischen Material gefüllt sind und welche die ersten Gebiete von den jeweils benachbarten zweiten Gebieten lateral trennen und sich von der Substrat-Oberfläche ausgehend in der vertikalen Richtung des Substrats erstrecken. Bevorzugt erstrecken sich die Gräben in lateraler Abstandsrichtung zwischen zwei einander benachbarten ersten und zweiten Gebieten über einige Nanometer bis einige 100 nm. Die Erstreckung der Gräben in der genannten Abstandsrichtung wird auch als Breite der Gräben bezeichnet. According to an embodiment of the invention, the hetero-substrate includes trenches which are either empty or filled with a dielectric material and which laterally separate the first regions from the respectively adjacent second regions and extending from the substrate surface in the vertical direction of the substrate , Preferably, the trenches extend in the lateral spacing direction between two adjacent first and second regions over a few nanometers to a few 100 nm. The extent of the trenches in the said spacing direction is also referred to as the width of the trenches.
In vertikaler Richtung erstrecken sich die Gräben von der Substrat-Oberfläche ausgehend mindestens bis zur Tiefe einer Unterkante einer Silizium-Schicht der SOI-Struktur. In unterschiedlichen, alternativen Ausführungsformen enden sie vor der Tiefe einer Unterkante einer Silizium-Oxid-Schicht der SOI-Struktur, oder sie enden direkt in Höhe einer Unterkante einer Silizium-Oxid-Schicht der SOI-Struktur, oder sie enden unterhalb einer Unterkante einer Silizium-Oxid-Schicht der SOI-Struktur. In the vertical direction, the trenches extend from the substrate surface at least to the depth of a lower edge of a silicon layer of the SOI structure. In various alternative embodiments, they terminate before the depth of a bottom edge of a silicon oxide layer of the SOI structure, or they end directly at the level of a lower edge of a silicon oxide layer of the SOI structure, or they end below a lower edge of a silicon Oxide layer of the SOI structure.
Eine Variante, bei denen die Gräben vor der Unterkante der Siliziumoxid-Schicht der SOI-Struktur enden, weist mit den Gräben kommunizierende Hohlräume auf, die sich lateral von einer jeweiligen Grabenwand aus in die jeweilige angrenzende Silziumoxid-Schicht der ersten Gebiete hinein erstrecken.A variant in which the trenches terminate in front of the lower edge of the silicon oxide layer of the SOI structure, has communicating with the trenches cavities extending laterally from a respective trench wall into the respective adjacent Silziumoxid layer of the first regions.
Auf der Substratoberfläche besteht zwischen den ersten Gebieten und den zweiten Gebieten in der vertikalen Richtung vorzugsweise ein Höhenunterschied, der weniger als 100 nm beträgt.On the substrate surface, between the first regions and the second regions in the vertical direction, there is preferably a height difference that is less than 100 nm.
Ein zweiter Aspekt der vorliegenden Erfindung betrifft ein Verfahren zur Herstellung eines Hetero-Substrats, umfassend
- – Bereitstellen eines SOI-Substrats mit einem einkristallinen Silizium-Träger, einer auf dem Silizium-Träger angeordneten SOI-Struktur mit einer Siliziumdioxid-Schicht und einer auf der Siliziumoxid-Schicht angeordneten einkristallinen Silizium-Schicht, und,
- – in einer lateralen Richtung benachbart zu ersten Gebieten im SOI-Substrat, welche von einer Substrat-Oberfläche der Silizium-Schicht ausgehend in einer vertikalen Richtung bezüglich des Hetero-Substrats die SOI-Struktur aufweisen: Herstellen einer Vielzahl zweiter Gebiete jeweils mit einem lateralen Abstand zu den ersten Gebieten, wobei die zweiten Gebiete die in der vertikalen Richtung, von der Substrat-Oberfläche ausgehend bis in unmittelbare Nähe der Substrat-Rückseite durchgehend aus einkristallinem Silizium gebildet sind.
- Providing an SOI substrate with a monocrystalline silicon carrier, an SOI structure arranged on the silicon carrier with a silicon dioxide layer and a monocrystalline silicon layer arranged on the silicon oxide layer, and
- In a lateral direction adjacent to first regions in the SOI substrate, which from a substrate surface of the silicon layer in a vertical direction with respect to the hetero-substrate having the SOI structure: producing a plurality of second regions each having a lateral distance to the first regions, wherein the second regions are formed in the vertical direction, starting from the substrate surface to in the immediate vicinity of the substrate backside made of single-crystal silicon throughout.
Das erfindungsgemäße Verfahren ermöglicht die Herstellung des Hetero-Substrats des ersten Aspekts der Erfindung. Es teilt dessen im Rahmen der hiesigen Beschreibung genannten Vorteile. The process of the invention enables the preparation of the hetero-substrate of the first aspect of the invention. It shares its advantages mentioned in the present description.
Nachfolgend werden Ausführungsbeispiele des Verfahrens beschrieben. Hereinafter, embodiments of the method will be described.
Das Herstellen der Vielzahl zweiter Gebiete umfasst vorzugsweise:
- – Ausbilden von Vertiefungen, mit einer gewünschten lateralen Erstreckung im SOI-Substrat
- – Konformales Abscheiden einer Hilfsschicht, welche einen Boden und Seitenwände der Vertiefungen bedeckt;
- – Entfernen der Hilfsschicht vom Boden, jedoch nicht von den Seitenwänden der Vertiefungen; und
- – Füllen der Vertiefungen durch selektives Abscheiden von einkristallinem Silizium ausschließlich in den Vertiefungen.
- - Forming depressions, with a desired lateral extent in the SOI substrate
- - conformally depositing an auxiliary layer covering a bottom and sidewalls of the recesses;
- Removing the auxiliary layer from the bottom but not from the side walls of the recesses; and
- - Fill the wells by selective deposition of monocrystalline silicon exclusively in the wells.
In einer ersten Fortbildung dieses Ausführungsbeispiels umfasst das Ausbilden der Vertiefungen ein Entfernen der Siliziumdioxid-Schicht in vertikaler Richtung bis auf eine Restschicht, so dass der Boden der Vertiefungen einen Abstand zu einer Grenzfläche zwischen der Siliziumdioxid-Schicht und dem Silizium-Träger aufweist. Die Restschicht wird dabei vorteilhafterweise durch gegenüber Silizium und dem Material der Hilfsschicht hochselektives Nassätzen entfernt. In a first development of this embodiment, the formation of the depressions comprises a removal of the silicon dioxide layer in the vertical direction except for a residual layer, so that the bottom of the depressions is at a distance to an interface between the silicon dioxide layer and the silicon carrier. The residual layer is advantageously removed by means of wet-etching which is highly selective with respect to silicon and the material of the auxiliary layer.
Alternativ umfasst das Ausbilden der Vertiefungen ein vollständiges Entfernen der Siliziumdioxid-Schicht in vertikaler Richtung bis zu einer Grenzfläche zwischen der Siliziumdioxid-Schicht und dem Silizium-Träger.Alternatively, the formation of the recesses comprises complete removal of the silicon dioxide layer in the vertical direction up to an interface between the silicon dioxide layer and the silicon support.
In einer weiteren Alternative umfasst das Ausbilden der Vertiefungen ein vollständiges Entfernen der Siliziumdioxid-Schicht in vertikaler Richtung bis zu einer Grenzfläche zwischen der Siliziumdioxid-Schicht und darüber hinaus ein Entfernen eines Teiles des Silizium-Trägers. In another alternative, forming the pits includes completely removing the silica layer in the vertical direction to an interface between the silicon dioxide layer and further removing a portion of the silicon substrate.
Das selektive Abscheiden von einkristallinem Silizium wird in allen beschriebenen Varianten vorzugsweise ausschließlich in den Vertiefungen und bis zu einer Schichtdicke (Höhe) fortgesetzt, die größer ist als eine Schichtdicke der SOI-Struktur, und bei dem anschließend ein chemisch-mechanisches Polieren durchgeführt wird, mit dem die Schichtdicke der Siliziumschicht auf ein gewünschtes Maß reduziert wird. The selective deposition of monocrystalline silicon is preferably continued in all the variants described exclusively in the depressions and up to a layer thickness (height) which is greater than a layer thickness of the SOI structure and in which a subsequent chemical mechanical polishing is carried out the layer thickness of the silicon layer is reduced to a desired level.
Im Folgenden werden die Merkmale und Vorteile des erfindungsgemäßen Hetero-Substrates unter Bezugnahme auf die Figuren näher erläutert.The features and advantages of the hetero-substrate according to the invention are explained in more detail below with reference to the figures.
Nachfolgend werden unter Bezugnahme auf die
Auf einem Silizium(Si)-Substrat
Die zweiten Gebiete
Die Si-Gebiete
Im Beispiel der
Die nachfolgende Beschreibung konzentriert sich auf die Unterschiede der Varianten der
Bei dem Hetero-Substrat der
In bevorzugten Ausführungsformen des Hetero-Substrats beträgt eine Stufenhöhe zwischen den Oberflächen der Gebiete
Nachfolgend wird anhand der
Die
Nachfolgend werden diese Si-Oxid-Schichten
Finaler Schritt der Herstellung des erfindungsgemäßen Hetero-Substrates ist das naßchemische Entfernen der Si-Nitrid-Hilfsschichten
Das erfindungsgemäße Hetero-Substrat hat im Vergleich zum Stand der Technik den großen Vorteil, dass es die gemeinsame Integration von sowohl optischen und opto-elektronischen Komponenten mit besten Eigenschaften als auch elektronischen Komponenten mit besten Parametern gestattet. Ein ursprünglich lateral homogenes SOI-Substrat, dessen Dicken für die obere Si-Schicht und die darunter liegende Si-Oxid-Schicht so gewählt sind, dass sie optimal für die optischen und opto-elektronischen Komponenten sind, wird für diese Zwecke wie beschrieben so modifiziert, dass lokal reine Si-Gebiete ohne SOI-Struktur gebildet werden, die zur Herstellung der elektronischen Strukturen, wie z.B. CMOS-Transistoren und Bipolar-Transistoren, genutzt werden können.The hetero-substrate of the present invention has the great advantage over the prior art of allowing joint integration of optical and opto-electronic components with best properties as well as electronic components with best parameters. An originally laterally homogeneous SOI substrate whose thicknesses for the top Si layer and the underlying Si oxide layer are chosen to be optimal for the optical and opto-electronic components is modified as described for this purpose in that locally pure Si regions without SOI structure are formed, which are used to produce the electronic structures, such as CMOS transistors and bipolar transistors, can be used.
Claims (17)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE201110087681 DE102011087681A1 (en) | 2011-12-02 | 2011-12-02 | Hetero-substrate for the production of integrated circuits with optical, opto-electronic and electronic components |
PCT/EP2012/074141 WO2013079688A1 (en) | 2011-12-02 | 2012-11-30 | Hetero-substrate for producing integrated circuits comprising optical, optoelectronic and electronic components |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE201110087681 DE102011087681A1 (en) | 2011-12-02 | 2011-12-02 | Hetero-substrate for the production of integrated circuits with optical, opto-electronic and electronic components |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102011087681A1 true DE102011087681A1 (en) | 2013-06-27 |
Family
ID=47504840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE201110087681 Ceased DE102011087681A1 (en) | 2011-12-02 | 2011-12-02 | Hetero-substrate for the production of integrated circuits with optical, opto-electronic and electronic components |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE102011087681A1 (en) |
WO (1) | WO2013079688A1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6635543B2 (en) * | 2000-10-17 | 2003-10-21 | International Business Machines Corporation | SOI hybrid structure with selective epitaxial growth of silicon |
US20070238233A1 (en) * | 2006-03-30 | 2007-10-11 | Sadaka Mariam G | Method of making a multiple crystal orientation semiconductor device |
US20090121312A1 (en) * | 2005-09-01 | 2009-05-14 | Howard Hao Chen | Method and apparatus for making coplanar isolated regions of different semiconductor materials on a substrate |
US20090218625A1 (en) * | 2005-08-23 | 2009-09-03 | Adetutu Olubunmi O | Modified Hybrid Orientation Technology |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4322453B2 (en) * | 2001-09-27 | 2009-09-02 | 株式会社東芝 | Semiconductor device and manufacturing method thereof |
JP3944087B2 (en) * | 2003-01-21 | 2007-07-11 | 株式会社東芝 | Method for manufacturing element forming substrate |
JP2005072084A (en) * | 2003-08-28 | 2005-03-17 | Toshiba Corp | Semiconductor device and its fabricating process |
-
2011
- 2011-12-02 DE DE201110087681 patent/DE102011087681A1/en not_active Ceased
-
2012
- 2012-11-30 WO PCT/EP2012/074141 patent/WO2013079688A1/en active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6635543B2 (en) * | 2000-10-17 | 2003-10-21 | International Business Machines Corporation | SOI hybrid structure with selective epitaxial growth of silicon |
US20090218625A1 (en) * | 2005-08-23 | 2009-09-03 | Adetutu Olubunmi O | Modified Hybrid Orientation Technology |
US20090121312A1 (en) * | 2005-09-01 | 2009-05-14 | Howard Hao Chen | Method and apparatus for making coplanar isolated regions of different semiconductor materials on a substrate |
US20070238233A1 (en) * | 2006-03-30 | 2007-10-11 | Sadaka Mariam G | Method of making a multiple crystal orientation semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
WO2013079688A1 (en) | 2013-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0809279B1 (en) | Process for manufacturing an MOS-Transistor | |
DE102011015404B4 (en) | Method for producing a FinFET | |
DE60017637T2 (en) | A method of separating an epitaxial layer from a substrate and transferring it to another substrate | |
DE602004006782T2 (en) | METHOD FOR PRODUCING A DEFORMED FINFET CHANNEL | |
DE102013103207B4 (en) | Semiconductor device channel system and method | |
DE102019219696B4 (en) | SILICON THRU-PHONES FOR HETEROGENE INTEGRATION OF SEMICONDUCTOR DEVICE STRUCTURES AND MANUFACTURING PROCESSES | |
DE102010063850B4 (en) | A method for producing a buried material layer in a semiconductor body and a semiconductor device with a buried material layer | |
DE102016118062B4 (en) | Method for producing a semiconductor component with a non-volatile memory and a logic circuit | |
EP2898544B1 (en) | Germainium pin photodiode for integration into a cmos or bicmos technology | |
DE102008059646A1 (en) | A multi-gate transistor having lands of a length defined by the gate electrode | |
DE102011080978A1 (en) | Method for producing a micromechanical structure and micromechanical structure | |
DE102007003197A1 (en) | Trench isolation type semiconductor device and manufacturing method | |
DE102015204411B4 (en) | Transistor and method of making a transistor | |
DE112007002739B4 (en) | Method for producing a semiconductor device with isolation trench and contact trench | |
DE102021106176A1 (en) | IN SITU CAP FOR GERMANIUM PHOTODETECTOR | |
DE102020104331A1 (en) | SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD | |
DE102012100006A1 (en) | Semiconductor device and manufacturing method thereof | |
WO1999016125A1 (en) | Method for making a groove structure with a silicium substrate | |
DE102011010248B3 (en) | Method for manufacturing power semiconductor device e.g. insulated gate bipolar transistor, involves forming trenches partially filled with insulating material starting from side to side in regions of semiconductor structure | |
DE102016105373A1 (en) | III-V CONNECTION AND GERMANIUM CONNECTION NANODRA HOST MOUNTING WITH GERMANIUM CONTAINING RELEASE LAYER | |
DE102011087681A1 (en) | Hetero-substrate for the production of integrated circuits with optical, opto-electronic and electronic components | |
EP2150488B1 (en) | Method for producing a micromechanical component having a filler layer and a masking layer | |
DE102013100636A1 (en) | Integrated circuit and method for manufacturing an integrated circuit | |
DE102009026639B4 (en) | Process for fabricating an electromechanical microstructure | |
DE102009027321A1 (en) | Method for producing electrical interlayer connection in substrate of micro-component or sensor, involves opening mask layer over substrate area provided for electrical interlayer connection, where mask layer is applied on substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R002 | Refusal decision in examination/registration proceedings | ||
R003 | Refusal decision now final |