WO2013042972A2 - 바이패스 경로를 이용하여 신뢰성 검증을 할 수 있는 플래시 메모리 저장 장치, 및 이를 이용한 플래시 메모리 저장 장치의 신뢰성 검증 시스템 및 방법 - Google Patents

바이패스 경로를 이용하여 신뢰성 검증을 할 수 있는 플래시 메모리 저장 장치, 및 이를 이용한 플래시 메모리 저장 장치의 신뢰성 검증 시스템 및 방법 Download PDF

Info

Publication number
WO2013042972A2
WO2013042972A2 PCT/KR2012/007575 KR2012007575W WO2013042972A2 WO 2013042972 A2 WO2013042972 A2 WO 2013042972A2 KR 2012007575 W KR2012007575 W KR 2012007575W WO 2013042972 A2 WO2013042972 A2 WO 2013042972A2
Authority
WO
WIPO (PCT)
Prior art keywords
flash memory
controller
path
memory storage
storage device
Prior art date
Application number
PCT/KR2012/007575
Other languages
English (en)
French (fr)
Other versions
WO2013042972A3 (ko
Inventor
윤진혁
남이현
민상렬
Original Assignee
서울대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교 산학협력단 filed Critical 서울대학교 산학협력단
Publication of WO2013042972A2 publication Critical patent/WO2013042972A2/ko
Publication of WO2013042972A3 publication Critical patent/WO2013042972A3/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0401—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals in embedded memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test

Definitions

  • the following embodiments include a flash memory storage device capable of verifying reliability using a bypass path; And a system and method for verifying reliability of a flash memory storage device using the same.
  • flash memory is basically a nonvolatile memory that assumes that various abnormal conditions such as bad blocks and bit inversion errors occur. Accordingly, the flash memory storage device implements various hardware and software fault processing functions to process the faults of the flash memory chip in the storage device to operate normally externally. Verifying that these fault handling functions are a major part of the reliability verification of flash memory storage devices.
  • a flash memory storage device includes a plurality of flash memory chips, a general-purpose processing core, a dedicated hardware controller, and a management software that performs various functions.
  • well-developed software is tightly-coupled with a specific hardware controller. Therefore, verifying the reliability of each software and hardware does not seem to guarantee the reliability of the entire system.
  • the basic algorithms can be verified using mathematical proofs or model verifiers, and in the middle of development, they can be verified through simulation-based tests.
  • the test vectors according to the possible input scenarios can be used to verify through various levels of simulation in the development process, and by directly testing the resultant hardware after the development is completed.
  • the reality is that there is no pointed verification method for the final development product, in which the two elements are tightly coupled.
  • controller hardware and software other than the flash memory chip need to provide a test environment that can be fault-filled and controlled in place of a flash memory chip that does not have a fault-loading function while leaving the final product intact.
  • the present invention provides a flash memory device capable of verifying reliability using a bypass path; And through the reliability verification system and method of the flash memory storage device using the same, it provides a technology that can objectively and easily verify the reliability of the final result of the development is completed.
  • a flash memory storage device may include at least one flash memory chip; A controller controlling the at least one flash memory chip; A first connector for a first path between the at least one flash memory chip and the controller; And a second connector for a second path between the controller and a test support system for testing the flash memory storage device, wherein the controller can selectively activate at least one of the first path or the second path. have.
  • the second path may connect between the controller and the test support system through the second connector while bypassing the at least one flash memory chip.
  • the flash memory storage device further includes an input / output terminal for the second path, wherein the second path includes a path between the controller and the second connector; A path between the second connector and the input / output terminal; And a path between the input / output terminal and the test support system.
  • the controller may determine whether an operation mode of the controller is a test mode and selectively activate at least one of the first path or the second path according to whether the operation mode of the controller is a test mode.
  • the controller may determine whether an operation mode of the controller is a test mode based on a command transmitted by a host or a previous operation mode of the controller.
  • the controller determines whether the operation mode of the controller is a test mode based on a command transmitted by a host, stores the determined operation mode of the controller in the at least one flash memory chip, and operates the stored controller.
  • the previous operation mode of the controller can be identified based on the mode.
  • Flash memory storage device reliability verification system includes a flash memory storage device; A test support system device for testing the flash memory storage device; And a host device using the flash memory storage device, wherein the flash memory storage device comprises at least one flash memory chip; A controller controlling the at least one flash memory chip; A first connector for a first path between the at least one flash memory chip and the controller; And a second connector for a second path between the controller and the test support system device, wherein the controller can selectively activate at least one of the first path and the second path.
  • the second path may connect between the controller and the test support system through the second connector while bypassing the at least one flash memory chip.
  • the flash memory storage device further includes an input / output terminal for the second path, wherein the second path includes a path between the controller and the second connector; A path between the second connector and the input / output terminal; And a path between the input / output terminal and the test support system.
  • the controller of the flash memory storage device determines whether an operation mode of the controller is a test mode, and selectively activates at least one of the first path or the second path according to whether the operation mode of the controller is a test mode. can do.
  • the controller of the flash memory storage device may determine whether an operation mode of the controller is a test mode based on a command transmitted by a host or a previous operation mode of the controller.
  • the controller of the flash memory storage device determines whether an operation mode of the controller is a test mode based on a command sent by a host, and stores the determined operation mode of the controller in the at least one flash memory chip.
  • the previous operation mode of the controller may be checked based on the stored operation mode of the controller.
  • the test support system device may further include: a flash memory emulator configured to perform a test support function to verify an operation of the flash memory storage device; And a conversion module for converting the work request and the data transmitted through the second path into a form suitable for the flash memory emulator.
  • test support system device may be operated in a separate physical system from the host system device or in a single physical system together with the host system device.
  • the form of the information delivered through the second path may include a private form and a standardized form.
  • a method of verifying reliability of a flash memory storage device may include determining whether an operation mode of a controller that controls at least one flash memory chip is a test mode; And at least one of a first path between the at least one flash memory chip and the controller or a second path between a test support system for testing the controller and the flash memory storage device according to whether the operation mode of the controller is a test mode. Selectively activating one.
  • Determining whether the operation mode of the controller is a test mode comprises: determining whether to supply power or restart the system; Checking a previous operation mode of a controller stored in a flash memory chip according to a determination of whether to supply power or restart the system; And determining whether the operation mode of the controller is a test mode according to the checked previous operation mode of the controller.
  • Determining whether the operation mode of the controller is a test mode may include determining whether a command has been transmitted by a host; Receiving a command sent by the host according to a determination of whether the command has been sent by the host; Determining whether the operation mode of the controller is a test mode according to the received host command; And storing the determined operation mode of the controller in the at least one flash memory chip.
  • the present invention provides a flash memory device capable of verifying reliability using a bypass path; And through the reliability verification system and method of the flash memory storage device using the same, it is possible to provide a technology that can objectively and easily verify the reliability of the final result of the development is completed.
  • FIG. 1 is a block diagram illustrating an entire system including a flash memory storage device capable of verifying reliability by using a bypass path according to an embodiment of the present invention.
  • FIG. 2 is a block diagram illustrating a flash memory storage device interoperating with a test support system using a dedicated path according to an embodiment of the present invention.
  • FIG. 3 is a block diagram illustrating a flash memory storage device interoperating with a test support system using a common path according to an embodiment of the present invention.
  • FIG. 4 is a flowchart illustrating a method of operating a controller of a flash memory storage device that processes a command transmitted by a host according to an embodiment of the present invention.
  • FIG. 5 is a flowchart illustrating a method of operating a controller by a previous operation mode of a controller of a flash memory storage device according to an exemplary embodiment of the present invention.
  • FIG. 6 is a state diagram illustrating an operation mode change of a controller of a flash memory storage device according to an exemplary embodiment of the present invention.
  • FIG. 7 is a block diagram illustrating a test support system apparatus including a conversion module according to an exemplary embodiment of the present invention.
  • FIG. 8 is a flowchart illustrating a method of verifying reliability of a flash memory storage device according to an exemplary embodiment of the present invention.
  • FIG. 9 is a flowchart illustrating a method of verifying reliability of a flash memory storage device interoperating with a flash memory emulator according to an embodiment of the present invention.
  • FIG. 1 is a block diagram illustrating an entire system including a flash memory storage device capable of verifying reliability by using a bypass path according to an embodiment of the present invention.
  • a flash memory storage device 100 may include at least one flash memory chip 104, a controller 101 for controlling the at least one flash memory chip 104, Test the first connector 102 for the first path 105 between the at least one flash memory chip 104 and the controller 101, and the controller 101 and the flash memory storage device 100. And a second connector 103 for a second path 120 between the test support systems 110, wherein the controller 101 is the first path 105 or the second path 120. At least one of may be selectively activated.
  • the flash memory storage device 100 may receive a request from the host 130 through the host interface 140 and return the result to the host 130.
  • the controller 101 of the flash memory storage device analyzes a request of a host for processing a host request, and stores a flash memory work request or data necessary for processing the request. It may be transferred to an internal flash memory chip 104. The operation result or data of the flash memory chip 104 may be transferred to the controller 101 again. In this case, the controller 101 activates the first path 105 and simultaneously deactivates the second path 120.
  • the controller 101 may activate the second path 120 to perform a test for verifying the reliability of the flash memory storage device 100.
  • the second path 120 is connected between the controller 101 and the test support system 110 through the second connector 103 while bypassing the at least one flash memory chip 104. It may be a path to connect. That is, the second path 120 is not a path through which the controller 101 and the test support system 110 are connected through data stored in the flash memory chip 104. 101 and the test support system 110.
  • the controller 101 activates the second path 120, the controller 101 exclusively deactivates the first path 105.
  • the controller 101 may include a hardware controller and management software, and the hardware controller, the management software, the flash memory chip 104, and the like may be closely related to each other. Details of the operation of the controller 101 will be described later.
  • the test support system 110 may emulate the operation of the flash memory chip 104. Accordingly, the user may perform various tests on the operation of the flash memory storage device 100 as a finished product. These tests include not only tests that assume the flash memory chip 104 operates normally but also tests that assume the flash memory chip 104 operates abnormally, such as bad blocks and bit inversion errors.
  • the test support system 110 may input errors for the abnormal situation at a desired time.
  • the test support system 110 may be located outside the flash memory storage device 100 to interwork with the flash memory storage device 100 only in a reliability verification step. Details of the internal configuration of the test support system 110 will be described later.
  • the flash memory storage device 100 should be implemented to process the errors of the flash memory chip 104 internally so that the flash memory storage device 100 can be used normally. Therefore, it is essential to verify the reliability of the flash memory device 100 to test the abnormal situation.
  • a flash memory storage device capable of verifying reliability by using a bypass path according to an embodiment of the present invention is a flash memory as a finished product equipped with an actual flash memory chip 104, a hardware controller, and management software. While maintaining the storage device 100 in the final result state, it is possible to provide a test environment in which fault input and control are possible.
  • a flash memory storage device capable of verifying reliability by using a bypass path according to an embodiment of the present invention has advantages of both real product-based testing and simulation-based testing in a flash memory storage test.
  • a flash memory storage device capable of verifying reliability by using a bypass path includes all flash memory-based storage devices, that is, SSD, MMC / SD card, and eMMC / eSD product group. And the like, and can be used throughout their development and reliability verification tests.
  • a flash memory storage device capable of verifying reliability by using a bypass path may include a switch circuit having a first connector and a second connector as components.
  • the switch circuit may be located inside and / or outside the controller of the flash memory storage device.
  • a flash memory storage device capable of verifying reliability by using a bypass path may include a control circuit for selectively activating the first connector and the second connector.
  • the control circuit may be located inside and / or outside the controller of the flash memory storage device.
  • the controller actually controls the control circuit to select whether the bypass path is activated at the start and the end of the test, and when the power is again supplied after the power is interrupted in the test process. The operation of setting the bypass path may be performed again. Details of these operations will be described later.
  • FIG. 2 is a block diagram illustrating a flash memory storage device interoperating with a test support system using a dedicated path according to an embodiment of the present invention.
  • the flash memory storage device may further include an input / output terminal 230 for a second path, and the second path includes the controller 210 and the second path.
  • the second path may be defined as a dedicated path by being distinguished from a shared path which will be described later.
  • the second path represents a path that is activated when the controller 210 of the flash memory storage device operates in the test mode.
  • Input / output terminals 230 for these dedicated paths are simple serial / parallel ports, ports for Data Acquisition (DAQ) used for data acquisition, and Ethernet, a typical locale network connection method. Dragon ports;
  • FIG. 3 is a block diagram illustrating a flash memory storage device interoperating with a test support system using a common path according to an embodiment of the present invention.
  • a flash memory storage device may utilize a host interface 350 that already exists for the second path.
  • the second path is a path 315 between the controller 310 and the second connector 320, a path 325 between the second connector 320 and the controller 310, the controller 310 and the host.
  • This second path may be defined as a shared path by being distinguished from the above-described dedicated path.
  • the second path represents a path that is activated when the controller 310 of the flash memory storage device operates in the test mode.
  • Shared paths include interfaces for memory cards such as SD and MMC, and interfaces for disk drives such as SATA and SCSI.
  • a transfer module is placed on the host system to pass the bypass information delivered through the host interface to the conversion module of the test support system where the flash memory emulator is located.
  • the host system and the test support system are generally composed of physically different systems, but may be operated within a single system. Details thereof will be described later.
  • FIG. 4 is a flowchart illustrating a method of operating a controller of a flash memory storage device that processes a command transmitted by a host according to an embodiment of the present invention.
  • a controller of a flash memory storage device receives a command 410 from a host through a host interface.
  • the controller checks the transmitted host command 420 to determine whether the request 421 to start the test mode or the request 422 to end.
  • the controller stores information indicating that the operation mode of the controller is the test mode (430).
  • the controller may store information indicating that the operation mode of the controller has become the test mode in at least one flash memory chip in the flash memory storage device. The stored information is used later to confirm the previous operation mode of the controller, details of which will be described later.
  • the controller may activate a second path that is a bypass path (at the same time, deactivate the first path) and enter a test mode to process the request of the host (450). Entering the test mode and processing a request from the host means that the controller of the flash memory storage device is connected to the flash memory emulator in the test support system through the second path to test the reliability of the flash memory storage device.
  • the controller activates the first path (at the same time, deactivates the second path) (435), indicating that the controller's operating mode has become the normal operation mode.
  • Information is stored 445.
  • the controller may store information indicating that the operation mode of the controller is the general operation mode in at least one flash memory chip in the flash memory storage device. The stored information is used later to confirm the previous operation mode of the controller, details of which will be described later.
  • the controller can then enter a normal mode of operation to process the request of the host (450). Processing the request of the host by entering the normal operation mode means that the controller of the flash memory storage device is connected to the flash memory chip in the flash memory storage device through a first path to perform an original function of the flash memory storage device. .
  • FIG. 5 is a flowchart illustrating a method of operating a controller by a previous operation mode of a controller of a flash memory storage device according to an exemplary embodiment of the present invention.
  • the controller determines a previous operation mode of the controller (520). At this time, the controller may check the previous operation mode of the controller based on the information stored in the flash memory chip in the flash memory storage device.
  • information stored in the flash memory chip may be initialized to a normal operation mode or a test mode in a production stage of the flash memory storage device.
  • the controller activates the second path, which is the bypass path (at the same time, deactivates the first path) (530), and the previous operation of the controller. If the mode is the normal operation mode 522, the controller activates the first path (at the same time, deactivates the second path) (535).
  • the controller may enter a test mode or a normal operation mode through a crash recovery step (540) and process a request of the host (550).
  • the controller may use the same controller that the flash memory storage device performs when the system restarts.
  • FIG. 6 is a state diagram illustrating an operation mode change of a controller of a flash memory storage device according to an exemplary embodiment of the present invention.
  • an operation mode of a controller of a flash memory storage device is switched to a test mode 620 when a test mode start request 630 is received from a host, and a test mode termination request from a host.
  • Receiving 640, the normal operation mode 610 is switched.
  • the controller of the flash memory storage device does not switch the operation mode due to power interruption (650).
  • the controller may store the current operation mode before the power is interrupted, and based on the stored information even if the system is restarted after the power is interrupted, the controller may maintain the same operation mode as the previous operation mode.
  • the controller operations of the flash memory storage device described with reference to FIGS. 4 to 6 may be implemented by software code.
  • software code for controlling activation and deactivation of the bypass path at the start and the end of the test and software code performed at the power supply of the storage device may be added. Since the added codes maintain the existing code, that is, the parts to be tested, the same operation can be performed when the test code is not in the test mode. Therefore, the state of software execution can be largely divided into the normal operation mode to maintain the existing operation and the test mode to perform the test.
  • the bypass path can be activated to bypass the internal flash memory chip and use an external flash memory emulator. Since the crash recovery code must also be tested during the test, it is necessary to maintain the test mode even when the power failure fault is applied. Therefore, the test mode is recorded in the internal flash memory chip used for power supply. This mode can be used to determine whether bypass is enabled.
  • FIG. 7 is a block diagram illustrating a test support system apparatus including a conversion module according to an exemplary embodiment of the present invention.
  • a flash memory storage reliability verification system may include a flash memory storage device 720, a test support system device 710 for testing the flash memory storage device, and the flash memory device. And a host device 730 using a storage device, wherein the flash memory storage device includes at least one flash memory chip, a controller controlling the at least one flash memory chip, and between the at least one flash memory chip and the controller.
  • the flash memory storage device includes at least one flash memory chip, a controller controlling the at least one flash memory chip, and between the at least one flash memory chip and the controller.
  • the test support system device 710 is a flash memory for performing a test support function for verifying the operation of the flash memory storage device 720 And a conversion module 711 for converting the work request and the data transmitted through the emulator 712 and the second path 750 into a form suitable for the flash memory emulator.
  • a conversion module for converting the work request and the data transmitted through the emulator 712 and the second path 750 into a form suitable for the flash memory emulator.
  • test support system device 710 may be operated in a separate physical system from the host system device 730, or may be operated in a single physical system together with the host system device 730 (740). .
  • the form of the information transmitted through the second path 750 may include a private form and a standardized form.
  • Data transmitted and received through the second path 750 which is a bypass path, may have a format that is unique to each manufacturer, and further, the same format may be used when a specific format is agreed and standardized.
  • a standardized format you can have a certification authority that is independent of the storage device manufacturers, and you can perform validation tests at that certification authority.
  • FIG. 8 is a flowchart illustrating a method of verifying reliability of a flash memory storage device according to an exemplary embodiment of the present invention.
  • a method of verifying reliability of a flash memory storage device may include determining whether an operation mode of a controller controlling at least one flash memory chip is a test mode (810) and the controller. Select at least one of a first path between the at least one flash memory chip and the controller or a second path between a test support system for testing the controller and the flash memory storage device according to whether an operation mode of the test mode is a test mode; It may include the step 820 to activate.
  • a command by the host is transmitted 410 through the host interface of FIG. 4, and the received host command is checked 420. Determining whether it is a request 421 to start a test mode or a request 422 to end a test mode; Alternatively, when the power of FIG. 5 is supplied or the system is restarted (510), the controller determines the previous operation mode of the controller (520) to determine whether the previous operation mode of the controller is the test mode 521 or the normal operation mode 522. It can match the judging stage.
  • selectively activating at least one of the first path and the second path 820 may include activating (at the same time, deactivating the first path) that is the bypass path of FIG. 4. 440 activating the first path (at the same time, deactivating the second path) (435); Or 530 activating the second path, which is the bypass path of FIG. 5 (at the same time, deactivating the first path) and activating the first path (at the same time, deactivating the second path) 535. Can match.
  • determining whether the operation mode of the controller is a test mode includes determining whether the power supply or system restart (811); Checking (812) a previous operation mode of a controller stored in a flash memory chip according to a determination of whether to supply power or restart the system; And determining 813 whether the operation mode of the controller is the test mode according to the checked previous operation mode of the controller.
  • whether or not the power is supplied does not simply mean whether power is supplied to a device using a reliability verification method of a flash memory storage device according to an embodiment of the present invention, and power is not supplied to the device. It indicates whether the system is newly started because power is newly supplied while the device is not operating.
  • determining whether the operation mode of the controller is a test mode comprises determining (814) whether a command has been transmitted by the host according to the determination of whether the power supply or system restart; Receiving (815) a command sent by the host in accordance with a determination of whether the command was sent by the host; Performing a determination as to whether the operation mode of the controller is a test mode according to the received host command (816); And storing the determined operation mode of the controller in the at least one flash memory chip (817).
  • the method of verifying reliability of a flash memory storage device may include determining whether power is supplied or a system restart (811) and determining whether a command is transmitted by a host (814). It can work in reverse order. That is, it is possible to first determine whether a command is transmitted by the host, and determine whether to supply power or restart the system according to the determination.
  • the operation mode of the controller is set to the test mode 521 by checking the previous operation mode of the controller (520) or the normal operation mode (522). To determine whether or not to do so.
  • receiving 815 a command sent by the host corresponds to receiving 410 a command sent by the host via the host interface of FIG. 4; Determining whether the operation mode of the controller is a test mode based on the received command of the host (816) confirms (420) the transmitted host command and requests to start the test mode (421). Determining whether it is a request 422 to end acknowledgment;
  • the operation mode of the controller may be stored in the at least one flash memory chip.
  • information indicating that the operation mode of the controller is in the test mode may be stored (430) or information indicating that the operation mode of the controller has been entered ( 445).
  • FIG. 9 is a flowchart illustrating a method of verifying reliability of a flash memory storage device interoperating with a flash memory emulator according to an embodiment of the present invention.
  • a method of verifying reliability of a flash memory storage device may include receiving a test start request of a flash memory storage device (910), recording whether a test is started (920), 930, activating a bypass path, processing a host request in test mode 940, receiving a test termination request from a flash memory storage device 950, deactivating a bypass path.
  • Step 960 recording whether or not the test is terminated (970), processing the host request in the normal operation mode as the test is terminated (980), power supply is stopped and re-supplied (990), A step 991 of checking whether a stored test is started, a step 992 of enabling / disabling a bypass path according to whether the stored test is started, and a power failure recovery step 993 It may include.
  • the step 910 of receiving the test start request of the flash memory storage device corresponds to the step 421 of checking (420) the transmitted host command of FIG. 4 and determining it as a request to start a test mode; Recording (920) whether or not the test has started corresponds to storing (430) information indicating that the operation mode of the controller of FIG. 4 has entered the test mode; 930 activating the bypass path corresponds to 440 activating (at the same time, deactivating the first path) the second path, which is the bypass path of FIG. 4; Processing the host request 940 in the test mode corresponds to entering 450 the test mode of FIG. 4 and processing the request of the host.
  • step 950 of receiving a test termination request of the flash memory storage device corresponds to a step 422 of confirming 420 the transmitted host command of FIG. 4 and determining that the request is to end the test mode;
  • Deactivating the bypass path 960 corresponds to 435 activating (at the same time, deactivating the second path) of FIG. 4;
  • Recording (970) whether or not the test has ended corresponds to storing (445) information indicating that the operation mode of the controller of FIG. 4 is in the normal operation mode;
  • processing 980 of the host request in the normal mode of operation corresponds to entering 450 in the general mode of operation of FIG. 4 and processing 450 of the host request.
  • step 990 in which power is interrupted and then resupplied corresponds to step 510 in which power is supplied or the system is restarted in FIG. 5;
  • Confirming whether or not the stored test is started 999 corresponds to confirming a previous operation mode of the controller of FIG. 5;
  • the step 992 of activating / deactivating the bypass path according to whether the stored test is started may include a second path, which is a bypass path when the previous operation mode of the controller of FIG. 5 is the test mode 521. Activating (at the same time, deactivating the first path) (530), and activating the first path (at the same time, deactivating the second path) if the previous operation mode of the controller is the normal operation mode 522 (535).
  • the power failure recovery step 993 corresponds to the crash recovery step 540 of FIG. 5.
  • the software in the flash memory storage device and the flash memory emulator of the test support system may operate by requesting and receiving each other.
  • the flash memory emulator is responsible for injecting the basic operations of flash memory, such as performing read, program, and erase operations, as well as externally occurring faults asynchronously with the processing of each task and flash memory operations, that is, power failure faults. Can be.
  • Each fault is injected at a desired frequency at the desired frequency according to the emulator settings, and the frequency can be adjusted to test various fault environments and scenarios.
  • state information indicating that the test is started may be stored in the internal flash memory chip. This is to continue using the external emulator during power down recovery after the power is interrupted and reapplied during the test.
  • the bypass path can be activated to allow subsequent flash memory requests to be forwarded to the external emulator.
  • read and write requests from the host can be handled in the same way with the same code as in normal mode. However, the flash memory request can then be processed by the external emulator via the bypass path.
  • the emulator handles the basic operations for flash memory work requests, and can inject faults based on the configuration.
  • error status information or abnormal data is sent to the flash memory storage device.
  • the flash memory storage device can actually operate the power supply or transmit the power failure to the flash memory storage device. Can be. Synchronous faults are handled within flash memory storage so that in most cases no error is propagated to the host.
  • the flash memory storage device checks to see if the controller is in test mode at power-on and activates the bypass path. The power failure recovery code executed later is the same as in the normal mode, and the power failure recovery code is the test target. After the recovery is complete, you can go to the waiting state for a host request and continue testing.
  • the host system may compare the data on a periodic basis while maintaining a reference state in a storage device other than the flash memory storage device in order to check whether the flash memory storage device operates normally in detail.
  • the flash memory emulator maintains state information about the block or pages that caused the fault, while generating an internal fault, and checks for accuracy conditions such as no further erase or program operation is required for the bad block. Can be.
  • an explicit test termination request may be sent to the flash memory storage device as described above.
  • the flash memory storage device may deactivate the bypass path and store the test in the internal flash memory chip. After that, even if a power interruption occurs, it is in a normal mode instead of a test mode, and thus, a power interrupt recovery operation is performed using an internal flash memory chip, and host request processing can also be performed in the internal flash memory chip.
  • a method for verifying reliability of a flash memory storage device interoperating with a flash memory emulator includes: reading data written to date as a basic requirement of a flash memory storage device as it is written; And whether the write operation that was being processed in the event of a power failure is atomically handled.
  • the test parameter may be the number of bad block occurrences, the number of bit inversion error occurrence bits per page, and in the latter case, the test parameter may be a power failure occurrence rate.
  • a method of verifying reliability of a flash memory storage device interoperating with a flash memory emulator may include a program request no longer coming to a bad block as a requirement associated with a characteristic of a flash memory chip; Program pages sequentially in one block; And whether the program can be programmed less than the allowed number of programs. In testing whether the program is only allowed below the allowed program count, the test parameter can be the maximum program count per page.
  • the methods described above may be embodied in the form of program instructions that may be executed by various computer means and may be recorded in a computer readable medium.
  • the computer readable medium may include program instructions, data files, data structures, etc. alone or in combination.
  • Program instructions recorded on the media may be those specially designed and constructed for the purposes of the present invention, or they may be of the kind well-known and available to those having skill in the computer software arts.
  • Examples of computer readable recording media include magnetic media such as hard disks, floppy disks and magnetic tape, optical media such as CD-ROMs, DVDs, and magnetic disks such as floppy disks.
  • Examples of program instructions include not only machine code generated by a compiler, but also high-level language code that can be executed by a computer using an interpreter or the like.
  • the hardware device described above may be configured to operate as one or more software modules to perform the operations of the present invention, and vice versa.

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

플래시 메모리 저장 장치에 있어서, 적어도 하나의 플래시 메모리 칩; 상기 적어도 하나의 플래시 메모리 칩을 제어하는 컨트롤러; 상기 적어도 하나의 플래시 메모리 칩과 상기 컨트롤러 사이의 제1 경로를 위한 제1 커넥터; 및 상기 컨트롤러와 상기 플래시 메모리 저장 장치를 테스트하는 테스트 지원 시스템 사이의 제2 경로를 위한 제2 커넥터를 포함하고, 상기 컨트롤러는 상기 제1 경로 또는 상기 제2 경로 중 적어도 하나를 선택적으로 활성화하는 플래시 메모리 저장 장치를 이용하여 플래시 메모리 저장 장치의 신뢰성을 검증하는 기술을 제공한다.

Description

바이패스 경로를 이용하여 신뢰성 검증을 할 수 있는 플래시 메모리 저장 장치, 및 이를 이용한 플래시 메모리 저장 장치의 신뢰성 검증 시스템 및 방법
아래의 실시예들은 바이패스 경로를 이용하여 신뢰성 검증을 할 수 있는 플래시 메모리 저장 장치; 및 이를 이용한 플래시 메모리 저장 장치의 신뢰성 검증 시스템 및 방법에 관한 것이다.
플래시 메모리를 저장 매체로 사용하는 이동 정보 기기들, 특히 스마트폰이나 태블릿피씨 등의 사용이 폭발적으로 증가하면서 플래시 메모리에 기반한 저장 장치에 대한 관심과 중요성이 더욱 커지고 있다. 고속의 프로세서나 멀티코어를 이용한 병렬화뿐 아니라 다양한 애플리케이션들의 등장으로 인해 플래시 메모리 저장 장치에 대한 요구 수준은 성능뿐 아니라 신뢰성 측면에서도 계속 높아지고 있다. 이에 비해 저장 매체인 플래시 메모리 칩의 신뢰성은 집적도 증가와 함께 악화되고 있어서 요구 수준과 현실 상황의 격차는 점점 커지고 있다. 따라서 향후 성능 수준이 어느 정도 균등화되고 나면 오히려 신뢰성 측면의 연구가 더 중요해질 것으로 예상된다. 그런데, 신뢰성 측면에서는 높은 신뢰성을 갖는 저장 장치를 만드는 것은 기본이고, 이와 함께 개발된 최종 결과물의 신뢰성을 검증하여 얼마나 객관적으로 보여줄 수 있는지도 중요하다.
그러나 플래시 메모리 기반 저장 장치의 신뢰성을 검증하는 것은 일반적으로 매우 어려운 문제이다. 신뢰성 검증을 위해서는 정상 상황뿐만 아니라 비정상 상황에서도 시스템이 그 기능을 수행할 수 있는지를 테스트해 보아야 한다. 특히 플래시 메모리는 기본적으로 배드 블록과 비트 반전 에러 등 여러 가지 비정상 상황 즉 폴트들이 발생하는 것을 가정하고 있는 비휘발성 메모리이다. 따라서, 플래시 메모리 저장 장치는 이러한 플래시 메모리 칩의 폴트들을 저장 장치 내에서 처리하여 외부로는 정상적으로 동작하도록 하기 위한 다양한 하드웨어, 소프트웨어적 폴트 처리 기능을 구현하게 된다. 이러한 폴트 처리 기능들이 제대로 동작하는지를 확인하는 것이 플래시 메모리 저장 장치의 신뢰성 검증에서 큰 비중을 차지한다. 그러나 실제 플래시 메모리 칩을 사용하면서 테스트하는 경우 원하는 형태의 폴트를 원하는 시점에 투입하는 것이 불가능하다. 실제 플래시 메모리 칩을 장착한 제품 테스트 과정에서는 테스트 환경의 온도나 습도, 진동 등을 통제하여 간접적으로 폴트를 일부 투입할 수는 있으나 이는 테스트 범위를 제한하여 결국 테스트 결과의 신뢰도를 보장하지 못하는 요인이 된다.
또한, 플래시 메모리 저장 장치는 다수의 플래시 메모리 칩들과 함께 범용 프로세싱 코어 및 전용 하드웨어 컨트롤러, 다양한 기능을 수행하는 관리 소프트웨어가 복합적으로 구성되어 있다. 특히 개발이 완료된 소프트웨어가 특정 하드웨어 컨트롤러와 긴밀하게 결합되어(tightly-coupled) 있는 경우가 많다. 그러므로 소프트웨어, 하드웨어 각각의 신뢰성을 검증한 것이 전체 시스템의 신뢰성을 보장한다고 보기 어렵다. 일반적으로 소프트웨어의 경우 기본이 되는 알고리즘은 수학적인 증명이나 모델 검증기를 사용하여 검증할 수 있고, 중간 개발 과정에서는 시뮬레이션에 기반한 테스트를 통해 검증할 수 있다. 하드웨어 컨트롤러의 경우에도 가능한 입력 시나리오에 따른 테스트 벡터들을 사용하여 개발 과정에서는 다양한 수준의 시뮬레이션을 통해, 개발이 완료된 후에는 개발 결과물인 하드웨어를 직접 테스트함으로써 검증할 수 있다. 그러나 두 요소가 긴밀하게 결합되어 있는 최종 개발 결과물에 대해서는 뾰족한 검증 방법이 없는 것이 현실이다.
따라서 플래시 메모리 칩 외의 컨트롤러 하드웨어와 소프트웨어는 최종 결과물 상태 그대로 두면서도 폴트 투입 기능이 없는 플래시 메모리 칩을 대신하여 폴트 투입과 통제가 가능한 테스트 환경을 제공해야 할 필요가 있다.
본 발명은 바이패스 경로를 이용하여 신뢰성 검증을 할 수 있는 플래시 메모리 저장 장치; 및 이를 이용한 플래시 메모리 저장 장치의 신뢰성 검증 시스템 및 방법을 통하여, 개발이 완료된 최종 결과물에 대한 신뢰성을 객관적이고도 손쉽게 검증할 수 있는 기술을 제공한다.
본 발명의 일실시예에 따른 플래시 메모리 저장 장치는 적어도 하나의 플래시 메모리 칩; 상기 적어도 하나의 플래시 메모리 칩을 제어하는 컨트롤러; 상기 적어도 하나의 플래시 메모리 칩과 상기 컨트롤러 사이의 제1 경로를 위한 제1 커넥터; 및 상기 컨트롤러와 상기 플래시 메모리 저장 장치를 테스트하는 테스트 지원 시스템 사이의 제2 경로를 위한 제2 커넥터를 포함하고, 상기 컨트롤러는 상기 제1 경로 또는 상기 제2 경로 중 적어도 하나를 선택적으로 활성화할 수 있다.
상기 제2 경로는 상기 적어도 하나의 플래시 메모리 칩을 바이패스(bypass)하면서 상기 제2 커넥터를 통하여 상기 컨트롤러와 상기 테스트 지원 시스템 사이를 연결할 수 있다.
상기 플래시 메모리 저장 장치는 상기 제2 경로를 위한 입/출력 단자를 더 포함하고, 상기 제2 경로는 상기 컨트롤러와 상기 제2 커넥터 사이의 경로; 상기 제2 커넥터와 상기 입/출력 단자 사이의 경로; 및 상기 입/출력 단자와 상기 테스트 지원 시스템 사이의 경로를 포함할 수 있다.
상기 컨트롤러는 상기 컨트롤러의 동작 모드가 테스트 모드인지 여부를 판단하고, 상기 컨트롤러의 동작 모드가 테스트 모드인지 여부에 따라 상기 제1 경로 또는 상기 제2 경로 중 적어도 하나를 선택적으로 활성화할 수 있다.
상기 컨트롤러는 호스트에 의해 전송된 명령 또는 상기 컨트롤러의 이전 동작 모드를 기초로 상기 컨트롤러의 동작 모드가 테스트 모드인지 여부를 판단할 수 있다.
상기 컨트롤러는 호스트에 의해 전송된 명령을 기초로 상기 컨트롤러의 동작 모드가 테스트 모드인지 여부를 판단하고, 상기 판단된 컨트롤러의 동작 모드를 상기 적어도 하나의 플래시 메모리 칩에 저장하고, 상기 저장된 컨트롤러의 동작 모드를 기초로 상기 컨트롤러의 이전 동작 모드를 확인할 수 있다.
본 발명의 일실시예에 따른 플래시 메모리 저장 장치 신뢰성 검증 시스템은 플래시 메모리 저장 장치; 상기 플래시 메모리 저장 장치를 테스트하는 테스트 지원 시스템 장치; 및 상기 플래시 메모리 저장 장치를 사용하는 호스트 장치를 포함하고, 상기 플래시 메모리 저장 장치는 적어도 하나의 플래시 메모리 칩; 상기 적어도 하나의 플래시 메모리 칩을 제어하는 컨트롤러; 상기 적어도 하나의 플래시 메모리 칩과 상기 컨트롤러 사이의 제1 경로를 위한 제1 커넥터; 및 상기 컨트롤러와 상기 테스트 지원 시스템 장치 사이의 제2 경로를 위한 제2 커넥터를 포함하고, 상기 컨트롤러는 상기 제1 경로 또는 상기 제2 경로 중 적어도 하나를 선택적으로 활성화할 수 있다.
상기 제2 경로는 상기 적어도 하나의 플래시 메모리 칩을 바이패스(bypass)하면서 상기 제2 커넥터를 통하여 상기 컨트롤러와 상기 테스트 지원 시스템 사이를 연결할 수 있다.
상기 플래시 메모리 저장 장치는 상기 제2 경로를 위한 입/출력 단자를 더 포함하고, 상기 제2 경로는 상기 컨트롤러와 상기 제2 커넥터 사이의 경로; 상기 제2 커넥터와 상기 입/출력 단자 사이의 경로; 및 상기 입/출력 단자와 상기 테스트 지원 시스템 사이의 경로를 포함할 수 있다.
상기 플래시 메모리 저장 장치의 컨트롤러는 상기 컨트롤러의 동작 모드가 테스트 모드인지 여부를 판단하고, 상기 컨트롤러의 동작 모드가 테스트 모드인지 여부에 따라 상기 제1 경로 또는 상기 제2 경로 중 적어도 하나를 선택적으로 활성화할 수 있다.
상기 플래시 메모리 저장 장치의 컨트롤러는 호스트에 의해 전송된 명령 또는 상기 컨트롤러의 이전 동작 모드를 기초로 상기 컨트롤러의 동작 모드가 테스트 모드인지 여부를 판단할 수 있다.
상기 플래시 메모리 저장 장치의 컨트롤러는 호스트에 의해 전송된 명령을 기초로 상기 컨트롤러의 동작 모드가 테스트 모드인지 여부를 판단하고, 상기 판단된 컨트롤러의 동작 모드를 상기 적어도 하나의 플래시 메모리 칩에 저장하고, 상기 저장된 컨트롤러의 동작 모드를 기초로 상기 컨트롤러의 이전 동작 모드를 확인할 수 있다.
상기 테스트 지원 시스템 장치는 상기 플래시 메모리 저장 장치의 동작을 검증하기 위한 테스트 지원 기능을 수행하는 플래시 메모리 에뮬레이터; 및 상기 제2 경로를 통하여 전달된 작업 요청과 데이터를 상기 플래시 메모리 에뮬레이터에 적합한 형태로 변환하는 변환 모듈을 포함할 수 있다.
상기 테스트 지원 시스템 장치는 상기 호스트 시스템 장치와 별개의 물리적인 시스템에서 운용되거나, 상기 호스트 시스템 장치와 함께 하나의 물리적인 시스템에서 운용될 수 있다.
상기 제2 경로를 통하여 전달되는 정보의 형태는 비공개 형태 및 표준화된 형태를 포함할 수 있다.
본 발명의 일실시예에 따른 플래시 메모리 저장 장치 신뢰성 검증 방법은 적어도 하나의 플래시 메모리 칩을 제어하는 컨트롤러의 동작 모드가 테스트 모드인지 여부를 판단하는 단계; 및 상기 컨트롤러의 동작 모드가 테스트 모드인지 여부에 따라 상기 적어도 하나의 플래시 메모리 칩과 상기 컨트롤러 사이의 제1 경로 또는 상기 컨트롤러와 상기 플래시 메모리 저장 장치를 테스트하는 테스트 지원 시스템 사이의 제2 경로 중 적어도 하나를 선택적으로 활성화하는 단계를 포함할 수 있다.
상기 컨트롤러의 동작 모드가 테스트 모드인지 여부를 판단하는 단계는 전원 공급 또는 시스템 재 시작 여부를 판단하는 단계; 상기 전원 공급 또는 시스템 재 시작 여부에 대한 판단에 따라 플래시 메모리 칩에 저장된 컨트롤러의 이전 동작 모드를 확인하는 단계; 및 상기 확인된 컨트롤러의 이전 동작 모드에 따라 컨트롤러의 동작 모드가 테스트 모드인지 여부에 대한 판단을 수행하는 단계를 포함할 수 있다.
상기 컨트롤러의 동작 모드가 테스트 모드인지 여부를 판단하는 단계는 호스트에 의해 명령이 전송되었는지 여부를 판단하는 단계; 상기 호스트에 의해 명령이 전송되었는지 여부에 대한 판단에 따라 호스트에 의해 전송된 명령을 수신하는 단계; 상기 수신된 호스트 명령에 따라 컨트롤러의 동작 모드가 테스트 모드인지 여부에 대한 판단을 수행하는 단계; 및 상기 판단된 컨트롤러의 동작 모드를 상기 적어도 하나의 플래시 메모리 칩에 저장하는 단계를 더 포함할 수 있다.
본 발명은 바이패스 경로를 이용하여 신뢰성 검증을 할 수 있는 플래시 메모리 저장 장치; 및 이를 이용한 플래시 메모리 저장 장치의 신뢰성 검증 시스템 및 방법을 통하여, 개발이 완료된 최종 결과물에 대한 신뢰성을 객관적이고도 손쉽게 검증할 수 있는 기술을 제공할 수 있다.
도 1은 본 발명의 일실시예에 따른 바이패스(bypass) 경로를 이용하여 신뢰성을 검증할 수 있는 플래시 메모리 저장 장치를 포함한 전체 시스템을 나타낸 블록도이다.
도 2는 본 발명의 일실시예에 따른 전용 경로를 이용하여 테스트 지원 시스템과 연동하는 플래시 메모리 저장 장치를 나타낸 블록도이다.
도 3은 본 발명의 일실시예에 따른 공용 경로를 이용하여 테스트 지원 시스템과 연동하는 플래시 메모리 저장 장치를 나타낸 블록도이다.
도 4는 본 발명의 일실시예에 따른 호스트에 의해 전송된 명령을 처리하는 플래시 메모리 저장 장치의 컨트롤러 동작 방법을 나타낸 동작 흐름도이다.
도 5는 본 발명의 일실시예에 따른 플래시 메모리 저장 장치의 컨트롤러의 이전 동작 모드에 의한 컨트롤러 동작 방법을 나타낸 동작 흐름도이다.
도 6은 본 발명의 일실시예에 따른 플래시 메모리 저장 장치의 컨트롤러의 동작 모드 전환을 나타낸 상태도이다.
도 7은 본 발명의 일실시예에 따른 변환모듈을 포함하는 테스트 지원 시스템 장치를 나타낸 블록도이다.
도 8은 본 발명의 일실시예에 따른 플래시 메모리 저장 장치의 신뢰성 검증 방법을 나타낸 동작 흐름도이다.
도 9는 본 발명의 일실시예에 따른 플래시 메모리 에뮬레이터와 연동한 플래시 메모리 저장 장치의 신뢰성 검증 방법을 나타낸 동작 흐름도이다.
이하, 본 발명의 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 일실시예에 따른 바이패스(bypass) 경로를 이용하여 신뢰성을 검증할 수 있는 플래시 메모리 저장 장치를 포함한 전체 시스템을 나타낸 블록도이다.
도 1을 참조하면, 본 발명의 일실시예에 따른 플래시 메모리 저장 장치(100)는 적어도 하나의 플래시 메모리 칩(104), 상기 적어도 하나의 플래시 메모리 칩(104)을 제어하는 컨트롤러(101), 상기 적어도 하나의 플래시 메모리 칩(104)과 상기 컨트롤러(101) 사이의 제1 경로(105)를 위한 제1 커넥터(102), 및 상기 컨트롤러(101)와 상기 플래시 메모리 저장 장치(100)를 테스트하는 테스트 지원 시스템(110) 사이의 제2 경로(120)를 위한 제2 커넥터(103)를 포함할 수 있고, 상기 컨트롤러(101)는 상기 제1 경로(105) 또는 상기 제2 경로(120) 중 적어도 하나를 선택적으로 활성화할 수 있다.
이 때, 플래시 메모리 저장 장치(100)는 호스트 인터페이스(140)를 통하여 호스트(130)의 요청을 받고, 호스트(130)에게 그 결과를 반환할 수 있다. 일반 동작 모드, 즉 테스트 모드가 아닌 정상 모드에서, 플래시 메모리 저장 장치의 컨트롤러(101)는 호스트 요청 처리를 위하여 호스트의 요청을 분석하고, 이를 처리하는데 필요한 플래시 메모리 작업 요청이나 데이터를 플래시 메모리 저장 장치 내부의 플래시 메모리 칩(104)으로 전달할 수 있다. 상기 플래시 메모리 칩(104)의 동작 결과나 데이터는 다시 컨트롤러(101)로 전달될 수 있다. 이 경우, 컨트롤러(101)는 제1 경로(105)를 활성화하고, 동시에 제2 경로(120)를 비활성화한다.
상기 호스트(130)로부터 테스트 모드를 시작하라는 요청이 전송되면, 컨트롤러(101)는 제2 경로(120)를 활성화하여 플래시 메모리 저장 장치(100)의 신뢰성을 검증하는 테스트를 수행할 수 있다. 여기서, 제2 경로(120)는 상기 적어도 하나의 플래시 메모리 칩(104)을 바이패스(bypass)하면서 상기 제2 커넥터(103)를 통하여 상기 컨트롤러(101)와 상기 테스트 지원 시스템(110) 사이를 연결하는 경로일 수 있다. 즉, 제2 경로(120)는 컨트롤러(101)와 테스트 지원 시스템(110)이 플래시 메모리 칩(104)에 저장된 데이터를 통하여 연결되는 경로가 아닌, 플래시 메모리 칩(104)을 경유하지 않고 컨트롤러(101)와 테스트 지원 시스템(110)을 연결하는 경로이다. 컨트롤러(101)는 제2 경로(120)를 활성화시키는 경우, 제1 경로(105)를 배타적으로 비활성화한다. 컨트롤러(101)는 하드웨어 컨트롤러와 관리 소프트웨어를 포함할 수 있고, 하드웨어 컨트롤러, 관리 소프트웨어, 플래시 메모리 칩(104) 등은 상호간 긴밀하게 연관될 수 있다. 이러한 컨트롤러(101)의 동작 과정에 대한 자세한 사항은 후술한다.
한편, 테스트 지원 시스템(110)은 플래시 메모리 칩(104)의 동작을 에뮬레이션 할 수 있다. 따라서, 사용자는 완성품인 플래시 메모리 저장 장치(100)의 동작에 대하여 다양한 테스트들을 수행할 수 있다. 이러한 테스트들은 플래시 메모리 칩(104)이 정상적으로 동작할 때를 상정한 테스트뿐만 아니라, 배드 블록 및 비트 반전 에러 등 플래시 메모리 칩(104)이 비정상적으로 동작할 때를 상정한 테스트도 포함한다. 테스트 지원 시스템(110)은 상기 비정상 상황에 대한 오류들을 원하는 시점에 투입할 수 있다. 이러한 테스트 지원 시스템(110)은 플래시 메모리 저장 장치(100)의 외부에 위치하여 신뢰성 검증 단계에서만 플래시 메모리 저장 장치(100)와 연동할 수 있다. 테스트 지원 시스템(110)의 내부 구성에 대한 자세한 사항은 후술한다.
일반적으로 플래시 메모리 저장 장치(100)는 상기 플래시 메모리 칩(104)의 오류들을 플래시 메모리 저장 장치 내부적으로 처리하여, 외부에서는 정상적으로 사용할 수 있게끔 구현되어야 한다. 따라서, 상기 비정상 상황에 대한 테스트를 수행하는 것이 플래시 메모리 장치(100)의 신뢰성 검증에 필수적이다. 본 발명의 일실시예에 따른 바이패스(bypass) 경로를 이용하여 신뢰성을 검증할 수 있는 플래시 메모리 저장 장치는 실제 플래시 메모리 칩(104), 하드웨어 컨트롤러, 및 관리 소프트웨어 등을 장착한 완성품으로서의 플래시 메모리 저장 장치(100)를 최종 결과물 상태 그대로 두면서 폴트 투입과 통제가 가능한 테스트 환경을 제공할 수 있다. 본 발명의 일실시예에 따른 바이패스(bypass) 경로를 이용하여 신뢰성을 검증할 수 있는 플래시 메모리 저장 장치는 플래시 메모리 저장 장치 테스트 시에 실제 제품 기반 테스트와 시뮬레이션 기반 테스트 양 쪽의 장점, 즉 테스트 결과의 신뢰도와 테스트 과정의 편의성을 모두 제공할 수 있다. 따라서 신뢰성 테스트 과정에 소요되는 비용을 최소화할 수 있고, 테스트 결과에 대한 신뢰도도 높아 제품 경쟁력을 높일 수 있다. 뿐만 아니라 개발 과정에서도 저장 장치 내의 모든 하드웨어나 소프트웨어 요소들을 최종 결과물 상태로 효과적으로 테스트할 수 있으므로 개발 과정에서 소요되는 시간도 단축할 수 있다.
본 발명의 일실시예에 따른 바이패스(bypass) 경로를 이용하여 신뢰성을 검증할 수 있는 플래시 메모리 저장 장치는 플래시 메모리 기반 저장 장치 제품들, 즉 SSD, MMC/SD카드, eMMC/eSD 제품 군 일체 등으로 확장될 수 있고, 이들의 개발 과정 및 신뢰성 검증 테스트 전 과정에서 사용될 수 있다.
또한, 본 발명의 일실시예에 따른 바이패스(bypass) 경로를 이용하여 신뢰성을 검증할 수 있는 플래시 메모리 저장 장치는 제1 커넥터와 제2 커넥터를 구성요소로 하는 스위치 회로를 포함할 수 있다. 이 경우, 상기 스위치 회로는 플래시 메모리 저장 장치의 컨트롤러 내부 및/또는 외부에 위치할 수 있다.
또한, 본 발명의 일실시예에 따른 바이패스(bypass) 경로를 이용하여 신뢰성을 검증할 수 있는 플래시 메모리 저장 장치는 상기 제1 커넥터와 제2 커넥터를 선택적으로 활성화 시키는 제어 회로를 포함할 수 있다. 이 경우, 상기 제어 회로는 플래시 메모리 저장 장치의 컨트롤러 내부 및/또는 외부에 위치할 수 있다. 상기 제어 회로가 플래시 메모리 저장 장치의 컨트롤러 외부에 위치하는 경우, 컨트롤러는 상기 제어 회로를 실제로 제어하여 테스트 시작과 종료 시에 바이패스 경로 활성화 여부를 선택하는 동작 및 테스트 과정에서 전원 중단 후 재 공급 시 다시 바이패스 경로를 설정하는 동작을 수행할 수 있다. 이러한 동작들에 대한 자세한 사항은 후술한다.
도 2는 본 발명의 일실시예에 따른 전용 경로를 이용하여 테스트 지원 시스템과 연동하는 플래시 메모리 저장 장치를 나타낸 블록도이다.
도 2를 참조하면, 본 발명의 일실시예에 따른 플래시 메모리 저장 장치는 제2 경로를 위한 입/출력 단자(230)를 더 포함할 수 있고, 상기 제2 경로는 컨트롤러(210)와 제2 커넥터(220) 사이의 경로(215), 상기 제2 커넥터(220)와 상기 입/출력 단자(230) 사이의 경로(225), 및 상기 입/출력 단자(230)와 테스트 지원 시스템(240) 사이의 경로(235)를 포함할 수 있다. 이러한 제2 경로를 후술할 공용 경로(shared path)와 구별하여 전용 경로(dedicated path)라고 정의할 수 있다.
전술한 바와 같이, 상기 제2 경로는 플래시 메모리 저장 장치의 컨트롤러(210)가 테스트 모드로 동작할 때 활성화 시키는 경로를 나타낸다.
이러한 전용 경로(dedicated path)를 위한 입/출력 단자(230)는 단순한 직렬/병렬 포트, 데이터 수집에 전문적으로 이용되는 DAQ(Data Acquisition)용의 포트, 및 대표적인 로켈 네트워크 연결 방법인 이더넷(Ethernet)용의 포트 등을 포함한다.
전용 경로(dedicated path)를 이용하여 바이패스(bypass) 경로를 구현하는 것은 후술할 공용 경로(shared path)를 이용하여 바이패스(bypass) 경로를 구현하는 것에 비하여 기존의 플래시 메모리 저장 장치 내 하드웨어 컨트롤러에 최소한의 변경만을 가하면 된다는 장점을 가질 수 있다.
도 3은 본 발명의 일실시예에 따른 공용 경로를 이용하여 테스트 지원 시스템과 연동하는 플래시 메모리 저장 장치를 나타낸 블록도이다.
도 3을 참조하면, 본 발명의 일실시예에 따른 플래시 메모리 저장 장치는 제2 경로를 위하여 이미 존재하는 호스트 인터페이스(350)를 활용할 수 있다. 이 때, 호스트 인터페이스(350)의 대역폭의 일부를 바이패스(bypass) 용도로 활용할 수 있다. 상기 제2 경로는 컨트롤러(310)와 제2 커넥터(320) 사이의 경로(315), 상기 제2 커넥터(320)와 상기 컨트롤러(310) 사이의 경로(325), 상기 컨트롤러(310)와 호스트(330) 사이의 경로(335), 및 상기 호스트(330)와 테스트 지원 시스템(340) 사이의 경로(345)를 포함할 수 있다. 이러한 제2 경로를 전술한 전용 경로(dedicated path)와 구별하여 공용 경로(shared path) 라고 정의할 수 있다.
전술한 바와 같이, 상기 제2 경로는 플래시 메모리 저장 장치의 컨트롤러(310)가 테스트 모드로 동작할 때 활성화 시키는 경로를 나타낸다. 공용 경로(shared path)로는 SD, MMC와 같은 메모리 카드 용 인터페이스, SATA, SCSI 등 디스크 드라이브 용 인테페이스를 사용할 수 있다.
공용 경로(shared path)를 사용하는 경우에는 호스트 시스템에 전달 모듈을 두어 호스트 인터페이스를 통해 전달된 바이패스 정보를 플래시 메모리 에뮬레이터가 위치한 테스트 지원 시스템의 변환 모듈로 전달한다. 호스트 시스템과 테스트 지원 시스템은 물리적으로 서로 다른 시스템으로 구성되는 것이 일반적이지만, 하나의 시스템 내에서 운영할 수도 있다. 이에 관한 자세한 사항은 후술한다.
공용 경로(shared path)를 이용하여 바이패스(bypass) 경로를 구현하는 것은 전술한 전용 경로(dedicated path) 를 이용하여 바이패스(bypass) 경로를 구현하는 것에 비하여 추가의 커넥터나 핀을 필요로 하지 않는다는 장점을 가질 수 있다.
도 4는 본 발명의 일실시예에 따른 호스트에 의해 전송된 명령을 처리하는 플래시 메모리 저장 장치의 컨트롤러 동작 방법을 나타낸 동작 흐름도이다.
도 4를 참조하면, 본 발명의 일실시예에 따른 플래시 메모리 저장 장치의 컨트롤러는 호스트 인터페이스를 통하여 호스트에 의한 명령을 전송(410)받는다. 컨트롤러는 상기 전송된 호스트 명령을 확인(420)하여 테스트 모드를 시작하라는 요청(421)인지 종료하라는 요청(422)인지 여부를 판단할 수 있다.
상기 전송된 호스트 명령이 테스트 모드를 시작하라는 요청(421)인 경우, 컨트롤러는 컨트롤러의 동작 모드가 테스트 모드가 되었음을 나타내는 정보를 저장(430)한다. 이 때, 컨트롤러는 상기 컨트롤러의 동작 모드가 테스트 모드가 되었음을 나타내는 정보를 플래시 메모리 저장 장치 내 적어도 하나의 플래시 메모리 칩에 저장할 수 있다. 상기 저장된 정보는 추후에 컨트롤러의 이전 동작 모드를 확인하는 데 사용되며, 이에 대한 자세한 사항은 후술한다. 이어서, 컨트롤러는 바이패스(bypass) 경로인 제2 경로를 활성화(동시에, 제1 경로를 비활성화)하고(440), 테스트 모드에 진입하여 호스트의 요청을 처리할 수 있다(450). 상기 테스트 모드에 진입하여 호스트의 요청을 처리하는 것은 플래시 메모리 저장 장치의 컨트롤러가 제2 경로를 통하여 테스트 지원 시스템 내 플래시 메모리 에뮬레이터와 연결되어 플래시 메모리 저장 장치의 신뢰성을 테스트하는 것을 의미한다.
상기 전송된 호스트 명령이 테스트 모드를 종료하라는 요청(422)인 경우, 컨트롤러는 제1 경로를 활성화(동시에, 제2 경로를 비활성화)하고(435), 컨트롤러의 동작 모드가 일반 동작 모드가 되었음을 나타내는 정보를 저장(445)한다. 마찬가지로, 컨트롤러는 상기 컨트롤러의 동작 모드가 일반 동작 모드가 되었음을 나타내는 정보를 플래시 메모리 저장 장치 내 적어도 하나의 플래시 메모리 칩에 저장할 수 있다. 상기 저장된 정보는 추후에 컨트롤러의 이전 동작 모드를 확인하는 데 사용되며, 이에 대한 자세한 사항은 후술한다. 이어서, 컨트롤러는 일반 동작 모드에 진입하여 호스트의 요청을 처리할 수 있다(450). 상기 일반 동작 모드에 진입하여 호스트의 요청을 처리하는 것은 플래시 메모리 저장 장치의 컨트롤러가 제1 경로를 통하여 플래시 메모리 저장 장치 내 플래시 메모리 칩과 연결되어 플래시 메모리 저장 장치의 본래 기능을 수행하는 것을 의미한다.
도 5는 본 발명의 일실시예에 따른 플래시 메모리 저장 장치의 컨트롤러의 이전 동작 모드에 의한 컨트롤러 동작 방법을 나타낸 동작 흐름도이다.
도 5를 참조하면, 본 발명의 일실시예에 따른 플래시 메모리 저장 장치의 컨트롤러는 전원이 공급되거나 시스템이 재 시작되는 경우(510), 컨트롤러의 이전 동작 모드를 확인(520)한다. 이 때, 컨트롤러는 플래시 메모리 저장 장치 내 플래시 메모리 칩에 저장되어 있는 정보를 기초로 상기 컨트롤러의 이전 동작 모드를 확인할 수 있다.
또한, 플래시 메모리 저장 장치에 처음으로 전원이 공급되는 경우를 대비하기 위하여 상기 플래시 메모리 칩에 저장되어 있는 정보를 플래시 메모리 저장 장치의 생산 단계에서 일반 동작 모드 내지 테스트 모드로 초기화할 수 있다.
상기 확인된 컨트롤러의 이전 동작 모드가 테스트 모드(521)인 경우, 컨트롤러는 바이패스(bypass) 경로인 제2 경로를 활성화(동시에, 제1 경로를 비활성화)하고(530), 상기 컨트롤러의 이전 동작 모드가 일반 동작 모드(522)인 경우, 컨트롤러는 제1 경로를 활성화(동시에, 제2 경로를 비활성화)한다(535).
이어서, 컨트롤러는 전원 중단 복구(crash recovery) 단계를 거쳐(540), 테스트 모드 내지 일반 동작 모드에 진입하여 호스트의 요청을 처리할 수 있다(550). 상기 전원 중단 복구(crash recovery) 단계에서 컨트롤러는 기존의 플래시 메모리 저장 장치의 컨트롤러가 시스템 재 시작 시 수행하는 것과 동일한 것을 이용할 수 있다.
도 6은 본 발명의 일실시예에 따른 플래시 메모리 저장 장치의 컨트롤러의 동작 모드 전환을 나타낸 상태도이다.
도 6을 참조하면, 본 발명의 일실시예에 따른 플래시 메모리 저장 장치의 컨트롤러의 동작 모드는 호스트로부터 테스트 모드 시작 요청(630)을 받으면 테스트 모드(620)로 전환되고, 호스트로부터 테스트 모드 종료 요청(640)을 받으면 일반 동작 모드(610)로 전환된다.
반면, 플래시 메모리 저장 장치의 컨트롤러는 전원 중단으로 인하여는 동작 모드가 전환되지 아니한다(650). 이를 위하여, 컨트롤러는 전원이 중단되기 전 현재 동작 모드를 저장하고, 전원 중단 후 시스템이 재 시작되더라도 상기 저장한 정보를 기초로 함으로써, 이전 동작 모드와 동일한 동작 모드를 유지할 수 있다.
도 6에 도시된 컨트롤러의 동작 모드 및 동작 모드의 전환에 대하여는 도 4 및 도 5를 통하여 기술된 사항들이 그대로 적용될 수 있으므로, 보다 상세한 설명은 생략한다.
한편, 본 발명의 일실시예에 따르면, 도 4 내지 도 6을 통하여 기술된 플래시 메모리 저장 장치의 컨트롤러 동작들은 소프트웨어 코드로 구현될 수 있다. 상기 컨트롤러 동작들을 위하여 테스트 시작, 종료 시에 바이패스 경로의 활성화, 비활성화 제어를 담당하는 소프트웨어 코드와 저장 장치 전원 공급 시에 수행되는 소프트웨어 코드가 추가될 수 있다. 상기 추가되는 코드들은 기존의 코드, 즉 테스트 대상이 되는 부분들은 그대로 유지하므로 테스트 모드가 아닌 경우에는 기존과 동일한 동작을 수행할 수 있다. 따라서 소프트웨어 수행 시의 상태가 기존의 동작을 유지하는 일반 동작 모드와 테스트를 수행하는 테스트 모드로 크게 나누어 질 수 있다. 일단 테스트 모드에 진입하면 바이패스 경로를 활성화하여 내부의 플래시 메모리 칩 대신 바이패스를 거쳐 외부의 플래시 메모리 에뮬레이터를 사용할 수 있다. 테스트 과정에서 전원 중단 복구(crash recovery) 코드도 테스트 되어야 하므로 전원 중단 폴트 투입 시에도 테스트 모드를 유지할 필요가 있고, 따라서 전원 공급 시 일차적으로 사용하는 내부의 플래시 메모리 칩에 테스트 모드 진입 여부를 기록하였다가 이 모드에 따라 바이패스 활성화 여부를 결정할 수 있다.
도 7은 본 발명의 일실시예에 따른 변환모듈을 포함하는 테스트 지원 시스템 장치를 나타낸 블록도이다.
도 7을 참조하면, 본 발명의 일실시예에 따른 플래시 메모리 저장 장치 신뢰성 검증 시스템은 플래시 메모리 저장 장치(720), 상기 플래시 메모리 저장 장치를 테스트하는 테스트 지원 시스템 장치(710), 및 상기 플래시 메모리 저장 장치를 사용하는 호스트 장치(730)를 포함하고, 상기 플래시 메모리 저장 장치는 적어도 하나의 플래시 메모리 칩, 상기 적어도 하나의 플래시 메모리 칩을 제어하는 컨트롤러, 상기 적어도 하나의 플래시 메모리 칩과 상기 컨트롤러 사이의 제1 경로를 위한 제1 커넥터, 및 상기 컨트롤러와 상기 테스트 지원 시스템 장치 사이의 제2 경로(750)를 위한 제2 커넥터를 포함하고, 상기 컨트롤러는 상기 제1 경로 또는 상기 제2 경로 중 적어도 하나를 선택적으로 활성화할 수 있다. 도 7의 플래시 메모리 저장 장치(720)의 구성에 대하여는 도 1 내지 도 3를 통하여 기술된 사항들이 그대로 적용될 수 있으므로, 보다 상세한 설명은 생략한다.
또한, 본 발명의 일실시예에 따른 플래시 메모리 저장 장치 신뢰성 검증 시스템에서, 상기 테스트 지원 시스템 장치(710)는 상기 플래시 메모리 저장 장치(720)의 동작을 검증하기 위한 테스트 지원 기능을 수행하는 플래시 메모리 에뮬레이터(712) 및 상기 제2 경로(750)를 통하여 전달된 작업 요청과 데이터를 상기 플래시 메모리 에뮬레이터에 적합한 형태로 변환하는 변환 모듈(711)을 포함할 수 있다. 상기 변환 모듈을 사용함으로써 사용자는 기존의 플래시 메모리 에뮬레이터 또는 새로 개발된 에뮬레이터에 상관없이 최소한의 노력으로 플래시 메모리 저장 장치에 연결할 수 있다.
또한, 상기 테스트 지원 시스템 장치(710)는 상기 호스트 시스템 장치(730)와 별개의 물리적인 시스템에서 운용되거나, 상기 호스트 시스템 장치(730)와 함께 하나의 물리적인 시스템에서 운용될 수 있다(740).
한편, 상기 제2 경로(750)를 통하여 전달되는 정보의 형태는 비공개 형태 및 표준화된 형태를 포함할 수 있다. 바이패스(bypass) 경로인 상기 제2 경로(750)를 통하여 주고 받는 데이터는 제조사 별의 고유한 형식을 갖는 방식이 가능하고, 더 나아가 특정 형식을 합의하여 표준화하면 동일한 형식을 사용할 수 있다. 표준화된 형식을 사용함으로써 저장 장치 제조사들과는 독립적인 인증 기관을 두고 이 인증 기관에서 검증 테스트를 수행할 수 있다.
도 8은 본 발명의 일실시예에 따른 플래시 메모리 저장 장치의 신뢰성 검증 방법을 나타낸 동작 흐름도이다.
도 8을 참조하면, 본 발명의 일실시예에 따른 플래시 메모리 저장 장치 신뢰성 검증 방법은 적어도 하나의 플래시 메모리 칩을 제어하는 컨트롤러의 동작 모드가 테스트 모드인지 여부를 판단하는 단계(810) 및 상기 컨트롤러의 동작 모드가 테스트 모드인지 여부에 따라 상기 적어도 하나의 플래시 메모리 칩과 상기 컨트롤러 사이의 제1 경로 또는 상기 컨트롤러와 상기 플래시 메모리 저장 장치를 테스트하는 테스트 지원 시스템 사이의 제2 경로 중 적어도 하나를 선택적으로 활성화하는 단계(820)를 포함할 수 있다.
이 경우, 상기 컨트롤러의 동작 모드가 테스트 모드인지 여부를 판단하는 단계(810)는, 도 4의 호스트 인터페이스를 통하여 호스트에 의한 명령을 전송(410)받고 상기 전송된 호스트 명령을 확인(420)하여 테스트 모드를 시작하라는 요청(421)인지 종료하라는 요청(422)인지 여부를 판단하는 단계; 또는 도 5의 전원이 공급되거나 시스템이 재 시작되는 경우(510) 컨트롤러의 이전 동작 모드를 확인(520)하여 상기 컨트롤러의 이전 동작 모드가 테스트 모드(521)인지 일반 동작 모드(522)인지 여부를 판단하는 단계에 부합할 수 있다.
또한, 상기 제1 경로 또는 제2 경로 중 적어도 하나를 선택적으로 활성화하는 단계(820)는, 도 4의 바이패스(bypass) 경로인 제2 경로를 활성화(동시에, 제1 경로를 비활성화)하는 단계(440)와 제1 경로를 활성화(동시에, 제2 경로를 비활성화)하는 단계(435); 또는 도 5의 바이패스(bypass) 경로인 제2 경로를 활성화(동시에, 제1 경로를 비활성화)하는 단계(530)와 제1 경로를 활성화(동시에, 제2 경로를 비활성화)하는 단계(535)에 부합할 수 있다.
또한, 상기 컨트롤러의 동작 모드가 테스트 모드인지 여부를 판단하는 단계(810)는 전원 공급 또는 시스템 재 시작 여부를 판단하는 단계(811); 상기 전원 공급 또는 시스템 재 시작 여부에 대한 판단에 따라 플래시 메모리 칩에 저장된 컨트롤러의 이전 동작 모드를 확인하는 단계(812); 및 상기 확인된 컨트롤러의 이전 동작 모드에 따라 컨트롤러의 동작 모드가 테스트 모드인지 여부에 대한 판단을 수행하는 단계(813)를 포함할 수 있다. 여기서 상기 전원 공급 여부란, 단순히 현재 본 발명의 일실시예에 따른 플래시 메모리 저장 장치의 신뢰성 검증 방법을 이용하는 장치에 전원이 공급되고 있는지 여부를 말하는 것이 아니고, 상기 장치에 전원이 공급되고 있지 아니하여 상기 장치가 동작을 하지 못하고 있는 상태에서 새로이 전원이 공급되어 시스템이 새로이 시작된 것인지 여부를 나타낸다.
뿐만 아니라, 상기 컨트롤러의 동작 모드가 테스트 모드인지 여부를 판단하는 단계(810)는 상기 전원 공급 또는 시스템 재 시작 여부에 대한 판단에 따라 호스트에 의해 명령이 전송되었는지 여부를 판단하는 단계(814); 상기 호스트에 의해 명령이 전송되었는지 여부에 대한 판단에 따라 호스트에 의해 전송된 명령을 수신하는 단계(815); 상기 수신된 호스트 명령에 따라 컨트롤러의 동작 모드가 테스트 모드인지 여부에 대한 판단을 수행하는 단계(816); 및 상기 판단된 컨트롤러의 동작 모드를 상기 적어도 하나의 플래시 메모리 칩에 저장하는 단계(817)를 더 포함할 수 있다. 여기서, 본 발명의 일실시예에 따른 플래시 메모리 저장 장치의 신뢰성 검증 방법은 전원 공급 또는 시스템 재 시작 여부를 판단하는 단계(811) 및 호스트에 의해 명령이 전송되었는지 여부를 판단하는 단계(814)의 순서를 바꾸어 동작할 수 있다. 즉, 호스트에 의해 명령이 전송되었는지 여부를 먼저 판단하고, 그 판단에 따라 전원 공급 또는 시스템 재 시작 여부에 대한 판단을 수행할 수 있다.
이 경우, 상기 플래시 메모리 칩에 저장된 컨트롤러의 이전 동작 모드를 확인하는 단계(812) 및 상기 확인된 컨트롤러의 이전 동작 모드에 따라 컨트롤러의 동작 모드가 테스트 모드인지 여부에 대한 판단을 수행하는 단계(813)는 도 5의 전원이 공급되거나 시스템이 재 시작되는 경우(510), 컨트롤러의 이전 동작 모드를 확인(520)하여 컨트롤러의 동작 모드를 테스트 모드(521)로 할 것인지 일반 동작 모드(522)로 할 것인지 판단하는 단계에 부합할 수 있다.
또한, 상기 호스트에 의해 전송된 명령을 수신하는 단계(815)는 도 4의 호스트 인터페이스를 통하여 호스트에 의한 명령을 전송 받는 단계(410)에 부합하고; 상기 수신된 호스트의 명령을 기초로 상기 컨트롤러의 동작 모드가 테스트 모드인지 여부에 대한 판단을 수행하는 단계(816)는 상기 전송된 호스트 명령을 확인(420)하여 테스트 모드를 시작하라는 요청(421)인지 종료하라는 요청(422)인지 여부를 판단하는 단계에 부합하며; 상기 판단된 컨트롤러의 동작 모드를 상기 적어도 하나의 플래시 메모리 칩에 저장하는 단계(817)는 컨트롤러의 동작 모드가 테스트 모드가 되었음을 나타내는 정보를 저장(430)하거나 일반 동작 모드가 되었음을 나타내는 정보를 저장(445)하는 단계에 부합할 수 있다.
도 9는 본 발명의 일실시예에 따른 플래시 메모리 에뮬레이터와 연동한 플래시 메모리 저장 장치의 신뢰성 검증 방법을 나타낸 동작 흐름도이다.
도 9를 참조하면, 본 발명의 일실시예에 따른 플래시 메모리 저장 장치의 신뢰성 검증 방법은 플래시 메모리 저장 장치의 테스트 시작 요청을 받는 단계(910), 테스트의 시작 여부를 기록하는 단계(920), 바이패스(bypass) 경로를 활성화하는 단계(930), 테스트 모드에서 호스트 요청을 처리하는 단계(940), 플래시 메모리 저장 장치의 테스트 종료 요청을 받는 단계(950), 바이패스(bypass) 경로를 비활성화하는 단계(960), 테스트의 종료 여부를 기록하는 단계(970), 테스트가 종료됨에 따라 일반 동작 모드에서 호스트 요청을 처리하는 단계(980), 전원이 중단되었다가 재 공급되는 단계(990), 저장되어 있는 테스트의 시작 여부를 확인하는 단계(991), 저장된 테스트의 시작 여부에 따라 바이패스(bypass) 경로를 활성화/비활성화 시키는 단계(992), 및 전원 중단 복구 단계(993)을 포함할 수 있다.
이 경우, 상기 플래시 메모리 저장 장치의 테스트 시작 요청을 받는 단계(910)는 도 4의 전송된 호스트 명령을 확인(420)하여 테스트 모드를 시작하라는 요청으로 판단하는 단계(421)에 부합하고; 테스트의 시작 여부를 기록하는 단계(920)는 도 4의 컨트롤러의 동작 모드가 테스트 모드가 되었음을 나타내는 정보를 저장하는 단계(430)에 부합하고; 바이패스(bypass) 경로를 활성화하는 단계(930)는 도 4의 바이패스(bypass) 경로인 제2 경로를 활성화(동시에, 제1 경로를 비활성화)하는 단계(440)에 부합하고; 테스트 모드에서 호스트 요청을 처리하는 단계(940)는 도 4의 테스트 모드에 진입하여 호스트의 요청을 처리하는 단계(450)에 부합한다.
또한, 플래시 메모리 저장 장치의 테스트 종료 요청을 받는 단계(950)는 도 4의 전송된 호스트 명령을 확인(420)하여 테스트 모드를 종료하라는 요청으로 판단하는 단계(422)에 부합하고; 바이패스(bypass) 경로를 비활성화하는 단계(960)는 도 4의 제1 경로를 활성화(동시에, 제2 경로를 비활성화)하고(435)에 부합하고; 테스트의 종료 여부를 기록하는 단계(970)는 도 4의 컨트롤러의 동작 모드가 일반 동작 모드가 되었음을 나타내는 정보를 저장하는 단계(445)에 부합하고; 테스트가 종료됨에 따라 일반 동작 모드에서 호스트 요청을 처리하는 단계(980)는 도 4의 일반 동작 모드에 진입하여 호스트의 요청을 처리하는 단계(450)에 부합한다.
또한, 전원이 중단되었다가 재 공급되는 단계(990)는 도 5의 전원이 공급되거나 시스템이 재 시작되는 단계(510)에 부합하고; 저장되어 있는 테스트의 시작 여부를 확인하는 단계(991)는 도 5의 컨트롤러의 이전 동작 모드를 확인하는 단계(520)에 부합하고; 저장된 테스트의 시작 여부에 따라 바이패스(bypass) 경로를 활성화/비활성화 시키는 단계(992)는 도 5의 컨트롤러의 이전 동작 모드가 테스트 모드(521)인 경우, 바이패스(bypass) 경로인 제2 경로를 활성화(동시에, 제1 경로를 비활성화)하고(530), 컨트롤러의 이전 동작 모드가 일반 동작 모드(522)인 경우, 제1 경로를 활성화(동시에, 제2 경로를 비활성화)하는 단계(535)에 부합하고; 전원 중단 복구 단계(993)는 도 5의 전원 중단 복구(crash recovery) 단계(540)에 부합한다.
본 발명의 일실시예에 따른 플래시 메모리 저장 장치의 신뢰성 검증을 수행하기 위해서, 플래시 메모리 저장 장치 내의 소프트웨어와 테스트 지원 시스템의 플래시 메모리 에뮬레이터가 서로 요청과 응답을 주고 받으며 동작할 수 있다. 플래시 메모리 에뮬레이터는 플래시 메모리의 기본 작업, 즉 읽기, 프로그램, 지우기 작업 수행과 추가적으로 각 작업 처리 중에 발생하는 폴트 및 플래시 메모리 작업과는 비동기적으로 외부에서 발생하는 폴트, 즉 전원 중단 폴트 등을 투입할 수 있다. 각 폴트들은 에뮬레이터 설정에 따라 원하는 빈도로 원하는 시점에 투입되며 빈도를 조절함으로써 다양한 폴트 환경과 시나리오에 대한 테스트가 가능하다.
테스트가 시작되면 전술한 바와 같이 우선 테스트가 시작되었음을 나타내는 상태 정보를 내부 플래시 메모리 칩에 저장할 수 있다. 이는 테스트 중 전원이 중단되었다가 재 공급된 후 전원 중단 복구 과정에서도 외부 에뮬레이터를 계속 사용하기 위한 것이다. 테스트 모드 시작 여부를 저장한 뒤에는 바이패스 경로를 활성화하여 이후의 플래시 메모리 요청은 외부 에뮬레이터로 전달되도록 할 수 있다. 테스트 모드에서는 호스트의 읽기, 쓰기 요청을 정상 모드에 있는 것과 동일한 코드로 동일한 방법으로 처리할 수 있다. 그러나 이 때 플래시 메모리 요청은 바이패스 경로를 거쳐 외부 에뮬레이터에서 처리될 수 있다.
에뮬레이터에서는 플래시 메모리 작업 요청에 대한 기본 동작을 처리하면서, 설정에 따라 폴트를 투입할 수 있다. 동기적인 폴트가 투입된 경우에는 에러 상태 정보나 비정상 데이터가 플래시 메모리 저장 장치로 전달되며, 비동기적인 전원 중단 폴트의 경우 실제로 플래시 메모리 저장 장치의 전원을 조작하거나 전원 중단 발생 여부를 플래시 메모리 저장 장치로 전달할 수 있다. 동기적 폴트는 플래시 메모리 저장 장치 내에서 처리되어 대부분의 경우 호스트로는 에러가 전달되지 않을 수 있다. 전원 중단의 경우 플래시 메모리 저장 장치는 전원 공급 시 컨트롤러의 테스트 모드 여부를 확인하여 테스트 모드임을 발견하고 바이패스 경로를 활성화 시킨다. 이후에 수행되는 전원 중단 복구 코드는 정상 모드와 동일한 것이 수행되며, 이 때에는 전원 중단 복구 코드가 테스트 대상이 된다. 복구가 완료되면 호스트 요청을 기다리는 상태로 이동하여 테스트를 계속할 수 있다.
테스트 과정에서 호스트 시스템에서는 플래시 메모리 저장 장치의 정상 동작 여부를 보다 자세히 확인하기 위하여 참조 상태를 테스트 대상 플래시 메모리 저장 장치 외의 저장 장치에 따로 유지하면서 주기적으로 양 쪽의 데이터를 비교해 볼 수 있다. 플래시 메모리 에뮬레이터에서는 내부 폴트를 발생시키면서 폴트를 발생시킨 블록이나 페이지들에 대한 상태 정보를 유지하면서, 배드 블록이 된 블록에 대하여 더 이상의 지우기나 프로그램 작업이 요청되지 않는 지와 같은 정확성 조건들을 검사할 수 있다.
테스트를 종료할 때에는 전술한 바와 같이 플래시 메모리 저장 장치로 명시적인 테스트 종료 요청을 보낼 수 있다. 플래시 메모리 저장 장치는 종료 요청을 받으면 바이패스 경로를 비활성화한 후 테스트가 종료되었음을 내부 플래시 메모리 칩에 저장할 수 있다. 이후에는 전원 중단이 발생하더라도 테스트 모드가 아닌 정상 모드에 있으므로 내부 플래시 메모리 칩을 이용하여 전원 중단 복구 작업을 수행하며, 호스트 요청 처리 역시 내부 플래시 메모리 칩에서 수행될 수 있다.
본 발명의 일실시예에 따른 플래시 메모리 에뮬레이터와 연동한 플래시 메모리 저장 장치의 신뢰성 검증 방법은 플래시 메모리 저장 장치의 기본 요구 조건으로서 현재까지 쓰여진 데이터가 쓰여진 그대로 읽혀지는지; 및 전원 결함 발생 시 처리 중이던 쓰기 작업이 원자적으로 처리되는지 등을 테스트 할 수 있다. 전자의 경우 테스트 파라미터는 배드 블록 발생 회수, 페이지 별 비트 반전 에러 발생 비트 수가 될 수 있고, 후자의 경우 테스트 파라미터는 전원 결함 발생 비율이 될 수 있다.
또한, 본 발명의 일실시예에 따른 플래시 메모리 에뮬레이터와 연동한 플래시 메모리 저장 장치의 신뢰성 검증 방법은 플래시 메모리 칩의 특성과 관련된 요구 조건으로서 배드 블록이 된 블록에 대하여는 더 이상 프로그램 요청이 오지 않는지; 한 블록 내의 페이지들에 대하여는 순차적으로 프로그램 하는지; 및 허용된 프로그램 회수 이하로만 프로그램 하는지 등을 테스트 할 수 있다. 허용된 프로그램 회수 이하로만 프로그램 하는지에 대한 테스트에서 테스트 파라미터는 페이지 별 최대 프로그램 회수가 될 수 있다.
상술한 방법들은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

Claims (19)

  1. 플래시 메모리 저장 장치에 있어서,
    적어도 하나의 플래시 메모리 칩;
    상기 적어도 하나의 플래시 메모리 칩을 제어하는 컨트롤러;
    상기 적어도 하나의 플래시 메모리 칩과 상기 컨트롤러 사이의 제1 경로를 위한 제1 커넥터; 및
    상기 컨트롤러와 상기 플래시 메모리 저장 장치를 테스트하는 테스트 지원 시스템 사이의 제2 경로를 위한 제2 커넥터
    를 포함하고,
    상기 컨트롤러는
    상기 제1 경로 또는 상기 제2 경로 중 적어도 하나를 선택적으로 활성화하는 플래시 메모리 저장 장치.
  2. 제1항에 있어서,
    상기 제2 경로는
    상기 적어도 하나의 플래시 메모리 칩을 바이패스(bypass)하면서
    상기 제2 커넥터를 통하여 상기 컨트롤러와 상기 테스트 지원 시스템 사이를 연결하는 플래시 메모리 저장 장치.
  3. 제1항에 있어서,
    상기 제2 경로를 위한 입/출력 단자를 더 포함하고,
    상기 제2 경로는
    상기 컨트롤러와 상기 제2 커넥터 사이의 경로;
    상기 제2 커넥터와 상기 입/출력 단자 사이의 경로; 및
    상기 입/출력 단자와 상기 테스트 지원 시스템 사이의 경로
    를 포함하는 플래시 메모리 저장 장치.
  4. 제1항에 있어서,
    상기 컨트롤러는
    상기 컨트롤러의 동작 모드가 테스트 모드인지 여부를 판단하고, 상기 컨트롤러의 동작 모드가 테스트 모드인지 여부에 따라 상기 제1 경로 또는 상기 제2 경로 중 적어도 하나를 선택적으로 활성화하는 플래시 메모리 저장 장치.
  5. 제4항에 있어서,
    상기 컨트롤러는
    호스트에 의해 전송된 명령 또는 상기 컨트롤러의 이전 동작 모드를 기초로 상기 컨트롤러의 동작 모드가 테스트 모드인지 여부를 판단하는 플래시 메모리 저장 장치.
  6. 제5항에 있어서,
    상기 컨트롤러는
    호스트에 의해 전송된 명령을 기초로 상기 컨트롤러의 동작 모드가 테스트 모드인지 여부를 판단하고,
    상기 판단된 컨트롤러의 동작 모드를 상기 적어도 하나의 플래시 메모리 칩에 저장하고,
    상기 저장된 컨트롤러의 동작 모드를 기초로 상기 컨트롤러의 이전 동작 모드를 확인하는 플래시 메모리 저장 장치.
  7. 플래시 메모리 저장 장치 신뢰성 검증 시스템에 있어서,
    플래시 메모리 저장 장치;
    상기 플래시 메모리 저장 장치를 테스트하는 테스트 지원 시스템 장치; 및
    상기 플래시 메모리 저장 장치를 사용하는 호스트 장치
    를 포함하고,
    상기 플래시 메모리 저장 장치는
    적어도 하나의 플래시 메모리 칩;
    상기 적어도 하나의 플래시 메모리 칩을 제어하는 컨트롤러;
    상기 적어도 하나의 플래시 메모리 칩과 상기 컨트롤러 사이의 제1 경로를 위한 제1 커넥터; 및
    상기 컨트롤러와 상기 테스트 지원 시스템 장치 사이의 제2 경로를 위한 제2 커넥터
    를 포함하고,
    상기 컨트롤러는 상기 제1 경로 또는 상기 제2 경로 중 적어도 하나를 선택적으로 활성화하는
    플래시 메모리 저장 장치 신뢰성 검증 시스템.
  8. 제7항에 있어서,
    상기 제2 경로는
    상기 적어도 하나의 플래시 메모리 칩을 바이패스(bypass)하면서
    상기 제2 커넥터를 통하여 상기 컨트롤러와 상기 테스트 지원 시스템 사이를 연결하는 플래시 메모리 저장 장치 신뢰성 검증 시스템.
  9. 제7항에 있어서,
    상기 플래시 메모리 저장 장치는 상기 제2 경로를 위한 입/출력 단자를 더 포함하고,
    상기 제2 경로는
    상기 컨트롤러와 상기 제2 커넥터 사이의 경로;
    상기 제2 커넥터와 상기 입/출력 단자 사이의 경로; 및
    상기 입/출력 단자와 상기 테스트 지원 시스템 사이의 경로
    를 포함하는 플래시 메모리 저장 장치 신뢰성 검증 시스템.
  10. 제7항에 있어서,
    상기 플래시 메모리 저장 장치의 컨트롤러는
    상기 컨트롤러의 동작 모드가 테스트 모드인지 여부를 판단하고, 상기 컨트롤러의 동작 모드가 테스트 모드인지 여부에 따라 상기 제1 경로 또는 상기 제2 경로 중 적어도 하나를 선택적으로 활성화하는 플래시 메모리 저장 장치 신뢰성 검증 시스템.
  11. 제10항에 있어서,
    상기 플래시 메모리 저장 장치의 컨트롤러는
    호스트에 의해 전송된 명령 또는 상기 컨트롤러의 이전 동작 모드를 기초로 상기 컨트롤러의 동작 모드가 테스트 모드인지 여부를 판단하는 플래시 메모리 저장 장치 신뢰성 검증 시스템.
  12. 제11항에 있어서,
    상기 플래시 메모리 저장 장치의 컨트롤러는
    호스트에 의해 전송된 명령을 기초로 상기 컨트롤러의 동작 모드가 테스트 모드인지 여부를 판단하고,
    상기 판단된 컨트롤러의 동작 모드를 상기 적어도 하나의 플래시 메모리 칩에 저장하고,
    상기 저장된 컨트롤러의 동작 모드를 기초로 상기 컨트롤러의 이전 동작 모드를 확인하는 플래시 메모리 저장 장치 신뢰성 검증 시스템.
  13. 제7항에 있어서,
    상기 테스트 지원 시스템 장치는
    상기 플래시 메모리 저장 장치의 동작을 검증하기 위한 테스트 지원 기능을 수행하는 플래시 메모리 에뮬레이터; 및
    상기 제2 경로를 통하여 전달된 작업 요청과 데이터를 상기 플래시 메모리 에뮬레이터에 적합한 형태로 변환하는 변환 모듈
    을 포함하는 플래시 메모리 저장 장치 신뢰성 검증 시스템.
  14. 제7항에 있어서,
    상기 테스트 지원 시스템 장치는
    상기 호스트 시스템 장치와 별개의 물리적인 시스템에서 운용되거나, 상기 호스트 시스템 장치와 함께 하나의 물리적인 시스템에서 운용되는 플래시 메모리 저장 장치 신뢰성 검증 시스템.
  15. 제7항에 있어서,
    상기 제2 경로를 통하여 전달되는 정보의 형태는 비공개 형태 및 표준화된 형태를 포함하는 플래시 메모리 저장 장치 신뢰성 검증 시스템.
  16. 플래시 메모리 저장 장치 신뢰성 검증 방법에 있어서,
    적어도 하나의 플래시 메모리 칩을 제어하는 컨트롤러의 동작 모드가 테스트 모드인지 여부를 판단하는 단계; 및
    상기 컨트롤러의 동작 모드가 테스트 모드인지 여부에 따라 상기 적어도 하나의 플래시 메모리 칩과 상기 컨트롤러 사이의 제1 경로 또는 상기 컨트롤러와 상기 플래시 메모리 저장 장치를 테스트하는 테스트 지원 시스템 사이의 제2 경로 중 적어도 하나를 선택적으로 활성화하는 단계
    를 포함하는 플래시 메모리 저장 장치 신뢰성 검증 방법.
  17. 제16항에 있어서,
    상기 컨트롤러의 동작 모드가 테스트 모드인지 여부를 판단하는 단계는
    전원 공급 또는 시스템 재 시작 여부를 판단하는 단계;
    상기 전원 공급 또는 시스템 재 시작 여부에 대한 판단에 따라 플래시 메모리 칩에 저장된 컨트롤러의 이전 동작 모드를 확인하는 단계; 및
    상기 확인된 컨트롤러의 이전 동작 모드에 따라 컨트롤러의 동작 모드가 테스트 모드인지 여부에 대한 판단을 수행하는 단계
    를 포함하는 플래시 메모리 저장 장치 신뢰성 검증 방법.
  18. 제16항에 있어서,
    상기 컨트롤러의 동작 모드가 테스트 모드인지 여부를 판단하는 단계는
    호스트에 의해 명령이 전송되었는지 여부를 판단하는 단계;
    상기 호스트에 의해 명령이 전송되었는지 여부에 대한 판단에 따라 호스트에 의해 전송된 명령을 수신하는 단계;
    상기 수신된 호스트 명령에 따라 컨트롤러의 동작 모드가 테스트 모드인지 여부에 대한 판단을 수행하는 단계; 및
    상기 판단된 컨트롤러의 동작 모드를 상기 적어도 하나의 플래시 메모리 칩에 저장하는 단계
    를 포함하는 플래시 메모리 저장 장치 신뢰성 검증 방법.
  19. 제16항 내지 제18항 중에서 어느 하나의 항의 방법을 실행시키기 위한 프로그램이 기록된 컴퓨터 판독 가능한 기록 매체.
PCT/KR2012/007575 2011-09-22 2012-09-21 바이패스 경로를 이용하여 신뢰성 검증을 할 수 있는 플래시 메모리 저장 장치, 및 이를 이용한 플래시 메모리 저장 장치의 신뢰성 검증 시스템 및 방법 WO2013042972A2 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110095882A KR101300443B1 (ko) 2011-09-22 2011-09-22 바이패스 경로를 이용하여 신뢰성 검증을 할 수 있는 플래시 메모리 저장 장치， 및 이를 이용한 플래시 메모리 저장 장치의 신뢰성 검증 시스템 및 방법
KR10-2011-0095882 2011-09-22

Publications (2)

Publication Number Publication Date
WO2013042972A2 true WO2013042972A2 (ko) 2013-03-28
WO2013042972A3 WO2013042972A3 (ko) 2013-05-23

Family

ID=47915020

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2012/007575 WO2013042972A2 (ko) 2011-09-22 2012-09-21 바이패스 경로를 이용하여 신뢰성 검증을 할 수 있는 플래시 메모리 저장 장치, 및 이를 이용한 플래시 메모리 저장 장치의 신뢰성 검증 시스템 및 방법

Country Status (2)

Country Link
KR (1) KR101300443B1 (ko)
WO (1) WO2013042972A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10628269B2 (en) 2015-08-28 2020-04-21 Continental Automotive France Method for detecting an uncorrectable error in a non-volatile memory of a microcontroller

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101764509B1 (ko) * 2015-04-30 2017-08-02 서울대학교산학협력단 컨트롤러의 신뢰성을 검증 가능한 차지 스토리지 메모리 장치
US20240231656A9 (en) * 2022-10-24 2024-07-11 Western Digital Technologies, Inc. Host independent formatting of storage devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070016168A (ko) * 2004-05-26 2007-02-07 마이크로칩 테크놀로지 인코포레이티드 범용 직렬 버스 아이패턴 테스트 모드
KR20080050433A (ko) * 2005-09-26 2008-06-05 샌디스크 아이엘 엘티디 Ｎａｎｄ 인터페이스를 익스포팅하는 ｎａｎｄ 플래시메모리 컨트롤러
KR100914174B1 (ko) * 2009-02-18 2009-08-26 (주) 제노맥스 Ｆｐｇａ 컨트롤러 기반 테스터 인터페이스 장치
KR20100039179A (ko) * 2008-10-07 2010-04-15 삼성전자주식회사 메모리 장치의 상태를 검사하는 메모리 시스템, 저장 장치,그리고 메모리 컨트롤러

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070016168A (ko) * 2004-05-26 2007-02-07 마이크로칩 테크놀로지 인코포레이티드 범용 직렬 버스 아이패턴 테스트 모드
KR20080050433A (ko) * 2005-09-26 2008-06-05 샌디스크 아이엘 엘티디 Ｎａｎｄ 인터페이스를 익스포팅하는 ｎａｎｄ 플래시메모리 컨트롤러
KR20100039179A (ko) * 2008-10-07 2010-04-15 삼성전자주식회사 메모리 장치의 상태를 검사하는 메모리 시스템, 저장 장치,그리고 메모리 컨트롤러
KR100914174B1 (ko) * 2009-02-18 2009-08-26 (주) 제노맥스 Ｆｐｇａ 컨트롤러 기반 테스터 인터페이스 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10628269B2 (en) 2015-08-28 2020-04-21 Continental Automotive France Method for detecting an uncorrectable error in a non-volatile memory of a microcontroller

Also Published As

Publication number Publication date
KR20130032151A (ko) 2013-04-01
WO2013042972A3 (ko) 2013-05-23
KR101300443B1 (ko) 2013-08-27

Similar Documents

Publication Publication Date Title
CN110050441B (zh) 在故障情况下实时捕获流量以进行协议调试
US6498999B1 (en) Method and apparatus for design verification of an integrated circuit using a simulation test bench environment
US3916177A (en) Remote entry diagnostic and verification procedure apparatus for a data processing unit
JP3745761B2 (ja) バスを機能強化する方法および装置
CN117785593B (zh) 一种基于UVM的xHCI驱动的实现系统及方法
WO2013042972A2 (ko) 바이패스 경로를 이용하여 신뢰성 검증을 할 수 있는 플래시 메모리 저장 장치, 및 이를 이용한 플래시 메모리 저장 장치의 신뢰성 검증 시스템 및 방법
US6745145B2 (en) Methods and systems for enhanced automated system testing
CN117933153B (zh) I3c总线验证系统
CN109885420B (zh) 一种PCIe链路故障的分析方法、BMC及存储介质
US5898859A (en) Address shadow feature and methods of using the same
US7168029B2 (en) Method for testing a universal serial bus host controller
CN115422091B (zh) 一种固件调试方法及装置、电子设备、存储介质
JP5309938B2 (ja) 要求処理装置、要求処理システムおよびアクセス試験方法
CN116662050A (zh) 一种错误注入支持功能验证方法、装置、终端及介质
CN100511172C (zh) 一种板间透传总线的测试装置及方法
CN115757099A (zh) 平台固件保护恢复功能自动测试方法和装置
US20050028044A1 (en) Method and apparatus for controlling SAS/Fibre target behavior from a host
CN117785756B (zh) 存储器控制系统、方法、芯片及计算机可读存储介质
TWI768592B (zh) 中央處理器
CN101645029A (zh) 周边连接接口的测试系统及其测试方法
CN117632193B (zh) 一种用于处理器芯片的程序烧录系统
US20240159812A1 (en) Method for monitoring in a distributed system
WO2023058867A1 (ko) 블루투스 연결 제어 장치 및 방법
CN117669439A (zh) 复位模块仿真验证方法及系统、服务器和存储介质
CN117370083A (zh) 通过单一测试卡中的多个端口使服务器中的多个pcie槽饱和

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12833793

Country of ref document: EP

Kind code of ref document: A2

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12833793

Country of ref document: EP

Kind code of ref document: A2