WO2013040908A1 - 电荷快速转移的四管有源像素及其制作方法 - Google Patents

电荷快速转移的四管有源像素及其制作方法 Download PDF

Info

Publication number
WO2013040908A1
WO2013040908A1 PCT/CN2012/076306 CN2012076306W WO2013040908A1 WO 2013040908 A1 WO2013040908 A1 WO 2013040908A1 CN 2012076306 W CN2012076306 W CN 2012076306W WO 2013040908 A1 WO2013040908 A1 WO 2013040908A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
type
photodiode
layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2012/076306
Other languages
English (en)
French (fr)
Inventor
姚素英
高志远
徐江涛
赵士彬
李伟平
徐超
李渊清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
Original Assignee
Tianjin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University filed Critical Tianjin University
Publication of WO2013040908A1 publication Critical patent/WO2013040908A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H10F39/80377—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors

Definitions

  • the present invention relates to the field of integrated circuit design and integrated circuit technology for microelectronics, and more particularly to a 4 transistor active pixel sensor (4T APS) and a method for fabricating the same.
  • 4T APS 4 transistor active pixel sensor
  • CMOS image sensors continue to leverage their CCD image sensors in terms of integration, power consumption, and random addressing.
  • the comparative advantage has become the mainstream device in the field of solid-state image sensors.
  • Pinned-Photodiode Four Transistors (Active Pixel Sensors, PPD 4T-APS) have low dark current, eliminate reset noise and low image smearing. They are the main pixels used by CIS. structure.
  • FIG. 1 The basic structure of PPD 4T-APS is shown in Figure 1, where 1 is a P-type substrate, 2 is a photodiode N region, 3 is a surface clamping layer, and 1-3 together form a clamping diode for collecting light-induced Charges; 4 and 5 are the gates of the transfer tube TG and the reset tube RST, respectively, 6 is the source level common to TG and RST, also known as Floating Diffusion (FD), and 7 is the drain level of RST, and The pixel power supply voltage VDD is connected, and 4-7 together constitute a transfer tube TG and a reset tube RST for realizing light-induced charge transfer and resetting of the clamp diode.
  • FD Floating Diffusion
  • the gate of the source follower SF is connected to the FD, the drain is connected to VDD, the source is shared with the strobe SEL, the drain of the SEL is connected to the column bus (CB), and the SF and SEL together form a buffer for the pixel.
  • a reader for reading a photo-generated voltage signal converted by the photo-induced charge In the above structure, the photogenerated charge collected in the PD needs to be transferred to the reset FD through the transmission channel under the TG gate, causing the FD voltage to change, eventually forming a photo-generated voltage signal.
  • the PDT 4T-APS provides a charge transfer time r tf shorter than the CCD pixel at the same frame read rate; on the other hand, the CMOS pixel is compatible with the standard CMOS process.
  • the reset voltage of the TG gate and FD is much lower than the volts of the CCD pixel.
  • the potential difference ⁇ of the PD to FD is small, and the electric field pointing to the ⁇ direction at the edge away from the TX in the PD is weak, and the velocity of the charge ⁇ induced to the ⁇ ⁇ is slowed down.
  • PPD 4T-APS pixels are more difficult to achieve rapid total transfer of induced charges relative to CCD pixels, and it is easier to leave residual charge in PD. This charge residue will not only cause serious image smearing, but will further deteriorate the random noise of the pixel, which ultimately limits the application of CMOS image sensor in high-end imaging.
  • the object of the present invention is to overcome the above-mentioned deficiencies of the prior art, and to provide a four-tube active pixel capable of realizing rapid charge transfer and a preparation method thereof, by optimizing a device structure of a PD and TG overlap region and a gate voltage working mode thereof, The charge transfer and charge induction in the PD are synchronized, and the charge residue of the large-size high frame rate 4T APS is reduced, thereby eliminating the image smearing phenomenon and improving the signal-to-noise ratio characteristic of the CIS in the application field of the high-end imaging field.
  • a four-tube active pixel with rapid charge transfer comprising a photodiode N region fabricated on a P-type substrate and its surface clamping layer, a transfer tube, a reset tube, a source follower and an optional
  • the photodiode N region includes a first N-type implant layer (8) and a second N-type implant layer (9) disposed thereon, the first implant layer (8) being more than the second implant layer (9)
  • the doping concentration is low, the layout positions of the two N-type implant layers and the layout position of the polysilicon gate of the transfer tube have overlapping regions; and the doping concentration imbalance P is disposed in the overlap region and the lower gate region of the transfer tube a silicon semiconductor implant layer, the doping concentration of the P-type silicon semiconductor implant layer is highest at the overlap region; the doping of the gate of the polysilicon of the transfer tube is N-doped on the side of the overlap region (12), One side (13) of the overlap region is N+ doped; a layer is provided between
  • two N-type implant layers (8, 9) of the photodiode N region are formed by ion implantation according to the following N-type impurity: the first implant dose is between 0.5el2 and lel3/cm 2 , and the energy is Between 20 ⁇ 500kev, the second implantation dose is between Iel2 ⁇ 2el4/cm 2 and the energy is between 5 ⁇ 300kev.
  • the doping concentration gradually decreases from the overlap region to the edge of the photodiode N region; type silicon semiconductor layer implanted dopant concentration in a range overlapping the region (10) between Iel6 ⁇ 2el9 / C m 3; P -type silicon semiconductor injection location under the polysilicon gate layer transfer tubes except the overlapping region (11) doping concentration in the range between 3 Iel5 ⁇ lel8 / C m.
  • the invention also provides a method for fabricating the above four-tube active pixel, wherein the layout position of the photodiode N region and the layout position of the polysilicon gate of the transmission tube have an overlapping region, wherein the photodiode and the transmission tube are in accordance with Under Column method production:
  • the first implant has a lower doping concentration than the second implant, and the implantation energy is high;
  • a P-type implant is applied to the surface of the photodiode near the silicon surface to form a P-type implant layer (10) having a higher concentration in the lower gate region, and the implantation energy range is 5 to 100 keV, and the implantation dose range is Iel2. ⁇ lel4/cm 2 ;
  • the implantation energy range is 20 to 80 keV,
  • the dosage range is Iel3 ⁇ 8el5/cm 2 ;
  • the following N-type impurity ion implantation is formed, the first implantation dose is between 0.5el2 and lel3/cm 2 , and the energy is between 20 and 500 keV, and the second implantation is performed.
  • the dose is between Iel2 and 2el4/cm 2 and the energy is between 5 and 300 keV.
  • the doping concentration gradually decreases from the overlap region to the edge of the photodiode N region.
  • the overlap of the N-type implant layer of the photodiode with the polysilicon gate of the transfer tube expands the channel width of the charge transfer and accelerates the transfer of charge from the photodiode region to the FD region.
  • the concentration gradient formed by the two injections of the N-type implanted layer of the photodiode gradually decreasing from the overlap region to the edge concentration forms a potential gradient which gradually decreases from the overlap region to the edge potential, and the potential gradient causes the charge to be charged by the photodiode.
  • the edge position of the N-type implant layer flows to the overlap region, thereby accelerating the complete transfer of charge and finally achieving complete transfer of charge.
  • the higher concentration of the P-type implant layer between the overlap region and the silicon surface allows the photodiode N implant layer to be completely buried, completely isolating the N implant layer from the silicon surface.
  • the higher concentration of the P-type implant layer between the overlap region and the silicon surface eliminates the accumulation of charge caused by the proximity or contact of the N implant layer with the surface.
  • the higher concentration and lower concentration of the P-type implant layer under the gate form a potential gradient in the channel from the photodiode region to the FD region, which accelerates the charge transfer rate.
  • the N-N+ non-uniform doped structure of the transmission tube forms a potential ladder in the channel from the photodiode region to the FD region Degree, speed up the charge transfer speed t
  • Figure 1 Four-tube active pixel schematic.
  • Figure 2 is a cross-sectional view showing a four-tube active pixel photodiode, a transfer tube, and an FD of the present invention.
  • Figure 3-1 The first high-energy, low-dose N-type implant on a P-type silicon substrate.
  • Figure 3-3 Injects a high-dose, low-energy, P-type implant layer into the photodiode region and its overlap with the gate.
  • Figure 3-4 Inject a low-dose, low-energy P-type implant under the gate.
  • Non-uniform gate doping and FD are formed by high dose N-type implants under masking of the photoresist.
  • Figure 3-6 Injects high-dose, low-energy P-type impurities into the photodiode region to form a surface-clamped Pin layer of the photodiode. detailed description
  • the present invention injects N-type silicon semiconductor injection layers 8 and 9 which form photodiodes from N-type impurities on a P-type silicon semiconductor substrate 1.
  • the layout position of the N-type implant layer of the photodiode overlaps with the layout position of the polysilicon gate of the transfer tube, and the size of the overlap region is generally between 5 and 50% of the gate length.
  • the peak concentration of the N-type silicon semiconductor implanted layer is close to that of the silicon semiconductor surface, and the N-type doping concentration of the overlap region is the highest (position No.
  • the doping concentration range is from Iel5 to lel9/cm 3
  • the remaining concentration range is Iel4 ⁇ lel8 / cm 3 between, gradually decreasing from the overlapping region of the N type implant layer edge.
  • Has a high concentration (Iel8 ⁇ le20 / cm 3) between the non-overlapping regions of the silicon surface of the photodiode with N-type implanted layer is P-type silicon semiconductor layer 3 Pin implanted layer for forming a photodiode clamp (the Pinned Photodiode, PPD) structure.
  • a lower concentration of the P-type implant layer 11 is disposed at a position other than the overlap region under the polysilicon gate of the transfer tube, and the concentration ranges from Iel5 to lel8/cm 3 .
  • Polysilicon gate doping concentration of the transfer tube side of the overlap region is low, between 3 Iel6 ⁇ lel9 / C m, is N- doped, high concentrations of non-overlapping side regions, in Iel8 ⁇ 5e20 Between /cm 3 , it is N+ doped.
  • N-type implanted layers 8 and 9 of the photodiode are formed by two N-type (arsenic or phosphorous) implantation.
  • the first injection dose is low, between 0.5el2 and lel3/cm 2 , the energy is high, between 20 and 500 keV, that is, the implantation depth is deeper and the doping concentration is lower, forming the first photodiode N-type injection layer 8
  • the second injection dose is high, Iel2 ⁇ 2el4 / between 2 cm & lt energy is low, at 5 ⁇ 300kev, soon shallow depth higher filling dopant concentration, forming a second N-type photodiode implantation layer 9.
  • Two injections of the N-type implant layer that together form the photodiode ensure a top-down concentration gradient.
  • a high-dose low-energy P-type (P-type impurity such as boron, boron difluoride or indium) is implanted on the surface of the photo-diode near the N-type implant layer, and the overlap with the gate is generally larger than the photodiode N-type.
  • the overlap size of the implanted layer is generally between 10 and 60%, and the P-type implanted layer 10 having a higher concentration in the lower gate region is formed.
  • the implantation energy range is 5 to 100 keV, and the implantation dose range is Iel2 ⁇ lel4/. Cm 2 .
  • a low-dose, low-energy P-type (P-type impurity such as boron, boron difluoride or indium) is implanted throughout the transfer tube region (including PD, transfer tube channel, FD) to form a concentration in the non-overlapping region under the gate.
  • the lower P-type implant layer 11 has an implantation energy range of 5 to 80 keV and a dose range of 0.5 el2 to lel 3 /cm 2 .
  • a high-concentration P-type (P-type impurity such as boron, boron difluoride or indium) is implanted into the clamped Pin layer 3 forming the N-type implant layer of the photodiode, and the implantation energy range is 5 to 250 keV.
  • the dosage range is 5el2 ⁇ lel5/cm 2 .
  • the portion of the transmission tube adjacent to the PD is masked by photoresist on the polysilicon gate of the transfer tube.
  • the size of the gate mask is between 20 and 70%, and a high dose of N-type (arsenic or phosphorous) is applied to the non-overlapping region of the gate.
  • N-type arsenic or phosphorous
  • Ion implantation the implantation energy range is 20 ⁇ 80kev, and the dose range is Iel3 ⁇ 8el5/cm 2 .
  • the low concentration N-type doping of the overlap region is obtained by annealing the high concentration N-type doping of the non-overlapping region.
  • a gate length of 0.7 um was defined on a substrate having a boron doping concentration of lel 5 /cm 3 .
  • the injection parameters of the two photodiode N-type implanted layers were 70 keV, 0.6el2/cm 2 and 50 keV, lel2/cm 2 , and the implanted impurities were all phosphorous, and the layout position and the gate overlap were 0.05 um.
  • the P-type implant layer 10 having a higher concentration in the lower gate overlap region is implanted with boron difluoride with an energy of 10 keV and a dose of 2el 2 /cm 2 , which overlaps the gate by 0.15 um.
  • the low-concentration P-type injection layer 11 covering the entire transfer tube region was boron implanted with an energy of 10 keV and a dose of 2el 2 /cm 2 .
  • the surface clamp layer 3 of the photodiode was implanted with boron difluoride impurity, which had an implantation energy of 45 keV and an implantation dose of lel 3 /cm 2 .
  • the size of the partial doping mask on the transmission tube gate is 0.35 um of the gate close to the PD.
  • the implantation is divided into two times, the first time is phosphorus implantation, the energy is 35 keV, the dose is 1.5el4/cm 2 ; the second is arsenic implantation. The energy is 60 keV and the dose is 5el5/cm 2 .
  • Pixels obtained using these process parameters are able to achieve fast, tail-free charge transfer.

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明属于微电子学的集成电路设计和集成电路工艺领域，涉及一种电荷快速转移的四管有源像素，包括制作在P型衬底上的光电二极管、传输管、复位管、源跟随器和选通管，光电二极管N区包括第一N型注入层和设置在其上掺杂浓度较低的第二N型注入层，两个N型注入层与传输管的多晶硅栅的版图位置存在交叠区；在交叠区和传输管的栅下区域设置有掺杂浓度不均衡的P型硅半导体注入层，其掺杂浓度在交叠区处最高；传输管的多晶硅的栅极的掺杂在交叠区一侧为N-掺杂，非交叠区一侧为N+掺杂；在光电二极管N区的非交叠区与硅表面之间设置一层钳位层。本发明同时提供一种上述有源像素的制作方法。本发明的像素能够获得快速无拖尾的电荷转移。

Description

电荷快速转移的四管有源像素及其制作方法 技术领域
本发明涉及微电子学的集成电路设计和集成电路工艺领域， 尤其涉及一种电荷快速转 移的四管有源像素 (4 transistors active pixel sensor,4T APS)及其制造方法。 背景技术
随着标准 CMOS逻辑工艺的持续缩减和 CMOS图像传感器 (CMOS Image Sensors, CIS) 制造工艺的不断改善， CMOS图像传感器不断发挥其在可集成性、 功耗、 随机寻址等方面 对 CCD 图像传感器的相对优势， 成为固态图像传感器领域的主流器件。 基于钳位二极管 的四管有源像素 (Pinned-Photodiode Four Transistors- Active Pixel Sensor, PPD 4T-APS)具有 低暗电流、 可消除复位噪声和低图像拖尾等特点， 是目前 CIS采用的主要像素结构。
PPD 4T-APS的基本结构如图 1所示， 其中 1为 P型衬底， 2为光电二极管 N区， 3为 表面钳位层， 1-3共同构成钳位二极管， 用以收集光感生电荷； 4和 5分别为传输管 TG和 复位管 RST的栅级，6为 TG和 RST共有的源级，又称为浮空扩散区 (Floating Diffusion, FD)， 7为 RST的漏级， 与像素电源电压 VDD相连， 4-7共同构成传输管 TG和复位管 RST， 用 以实现光感应电荷的转移和钳位二极管的复位。源级跟随器 SF的栅级与 FD相连，漏极与 VDD相连， 源级与选通管 SEL共用， SEL的漏级与列总线 (Column Bus, CB)相连， SF和 SEL共同构成像素的缓冲读出器， 用以读出光感生电荷所转换的光生电压信号。 在上述结 构中， PD中收集的光生电荷需要经过 TG栅下的传输通道转移到复位后的 FD， 促使 FD 电压发生变化， 最终形成光生电压信号。
在高速机器视觉、高速视频监控和时间延迟积分 (Time-Delayed Integration, TDI)成像等 高端成像领域， 图像传感器一般需要较大的像素尺寸、 填充因子和帧读出速率， 以保证信 号灵敏度、 信噪比和成像速度方面的要求。 这就要求有源像素要具有在短时间内完全快速 地从 PD向 FD转移全部光感生电荷的能力。而上述传统 PPD 4T-APS在这方面面临严重的 瓶颈： 一方面， 由于存在电荷转换成电压以及相应的转换节点复位过程， 有源像素需要对 FD复位电压和 FD光感生电压进行相关双采样，这样消除固定模式噪声和复位噪声后方能 输出等同于 CCD像素的低噪声读出信号。 相比于 CCD单纯的电荷像素间转移， 在相同的 帧读出速率下， PPD 4T-APS供电荷转移的时间 rtf要短于 CCD像素；另一方面，由于 CMOS 像素要兼容于标准 CMOS工艺， TG栅级和 FD的复位电压要远低于 CCD像素的十几伏， PD到 FD的势阱深度差 ΔΦ较小， PD中远离 TX的边缘处指向 ΤΧ方向的电场较弱， 导致 该部位所感生的电荷 ρ向 τχ运动的速度减慢。 因此， 在 PD尺寸和帧读出速率相同的条 件下， PPD 4T-APS像素相对于 CCD像素更难于实现感生电荷的快速全部转移， 更容易在 PD 中剩余残留电荷。 这种电荷残留不仅将带来严重的图像拖尾， 而且将进一步恶化像素 的随机噪声， 最终限制了 CMOS图像传感器在高端成像领域的应用。 发明内容
本发明的目的在于克服现有技术的上述不足， 提供一种可实现电荷快速转移的四管有 源像素及其制备方法， 通过优化 PD和 TG交叠区域的器件结构及其栅压工作方式， 使 PD 内的电荷转移和电荷感生同步进行， 降低大尺寸高帧率 4T APS的电荷残留， 从而消除图 像拖尾现象，改善 CIS在高端成像领域应用条件下的信噪比特性。本发明的技术方案如下： 一种电荷快速转移的四管有源像素，包括制作在 P型衬底上的光电二极管 N区及其表 面钳位层、传输管、 复位管、源跟随器和选通管， 所述的光电二极管 N区包括第一 N型注 入层 （8) 和设置在其上的第二 N型注入层 （9)， 第一注入层 （8) 比第二注入层 （9) 的 掺杂浓度低， 两个 N型注入层的版图位置与传输管的多晶硅栅的版图位置存在交叠区； 在 交叠区和传输管的栅下区域设置有掺杂浓度不均衡的 P型硅半导体注入层， 该 P型硅半导 体注入层的掺杂浓度在交叠区处最高； 传输管的多晶硅的栅极的掺杂在交叠区一侧 （12) 为 N-掺杂， 非交叠区一侧 （13 ) 为 N+掺杂； 在光电二极管 N区的非交叠区与硅表面之间 设置一层作为通过 P型注入形成的表面钳位层 （3 )。
作为优选实施方式， 光电二极管 N区的两个 N型注入层 （8， 9)， 按照下列的 N型杂 质离子注入形成： 第一次注入剂量在 0.5el2~lel3/cm2之间， 能量在 20~500kev之间， 第二 次注入剂量在 Iel2~2el4/cm2之间， 能量在 5~300kev之间， 退火后， 掺杂浓度从交叠区向 光电二极管 N区的边缘逐渐递减； P型硅半导体注入层在交叠区处 （10) 的掺杂浓度范围 在 Iel6~2el9/Cm3之间； P型硅半导体注入层在除交叠区之外的传输管的多晶硅栅下位置 ( 11 ) 的掺杂浓度范围在 Iel5~lel8/Cm3之间。 传输管的多晶硅的栅极的掺杂在交叠区一 侧（12)的浓度范围在 Iel6~lel9/cm3之间，非交叠区一侧（13 )的浓度范围在 Iel8~5e20/cm3 之间； 所述的光电二极管的表面钳位层 （3 ) 的注入能量范围是 5~250kev， 剂量范围是 5el2~lel5/cm2。
本发明同时提供一种上述四管有源像素的制作方法，光电二极管 N区的版图位置与传 输管的多晶硅栅的版图位置存在交叠区， 其特征在于， 所述的光电二极管及传输管按照下 列方法制作：
( 1 ) 在 P型衬底上进行两次 N型注入， 形成光电二极管 N区， 第一次注入比第二次注 入的掺杂浓度低， 注入能量高；
(2) 在光电二极管 N区贴近硅表面进行一次 P型注入， 形成栅下交叠区的浓度较高的 P 型注入层 （10)， 其注入能量范围是 5~100kev， 注入剂量范围是 Iel2~lel4/cm2;
(3 ) 在整个传输管区域做一次低剂量低能量的 P型注入， 形成栅下非交叠区的浓度较低 的 P型注入层 （11 )， 其注入能量范围是 5~80kev， 剂量范围是 0.5el2~lel3/cm2;
(4) 在传输管的多晶硅栅上将传输管栅靠近光电二极管的部分用光刻胶掩蔽， 对栅的非 交叠区域进行高剂量的 N型离子注入， 其注入能量范围是 20~80kev， 剂量范围是 Iel3~8el5/cm2;
( 5 ) 经过退火， 在传输管的栅极的交叠区处形成低浓度的 N型掺杂；
(6) 进行一次高浓度的 P型注入形成光电二极管 N区的表面钳位层（3 )， 其注入能量范 围是 5~250kev， 剂量范围是 5el2~lel5/cm2。
作为优选实施方式， 第 （1 ) 步中， 按照下列的 N型杂质离子注入形成， 第一次注入 剂量在 0.5el2~lel3/cm2之间， 能量在 20~500kev之间， 第二次注入剂量在 Iel2~2el4/cm2 之间， 能量在 5~300kev之间， 退火后， 掺杂浓度从交叠区向光电二极管 N区的边缘逐渐 递减。
本发明的有益效果如下：
光电二极管的 N 型注入层与传输管的多晶硅栅的交叠区域扩展了电荷转移的通道宽 度， 加快电荷从光电二极管区域转移到 FD区域。
光电二极管的 N型注入层的两次注入所形成的由交叠区向边缘浓度逐渐降低的浓度梯 度形成了由交叠区向边缘电势逐渐降低的电势梯度， 该电势梯度促使电荷由光电二极管的 N型注入层的边缘位置流向交叠区，从而加快电荷完全转移，并最终实现电荷的完全转移。
交叠区与硅表面之间的浓度较高的 P型注入层实现了光电二极管 N注入层得完全包 埋， 彻底隔离了 N注入层与硅表面的接触。
交叠区与硅表面之间的浓度较高的 P型注入层消除了 N注入层与表面接近或接触所引 起的电荷积累。
栅下的较高浓度与较低浓度 P型注入层在沟道内形成了由光电二极管区指向 FD区的 电势梯度， 加快了电荷转移速度。
传输管的 N-N+非均匀掺杂结构在沟道内形成了由光电二极管区指向 FD 区的电势梯 度， 加快了电荷转移速度 t 附图说明
图 1 四管有源像素原理图。
图 2为本发明四管有源像素光电二极管、 传输管和 FD的剖面图。
图 3-1 在 P型硅衬底上做第一次高能量低剂量的 N型注入。
图 3-2 高剂量低能量的 N型注入与上一次 N注入共同形成光电二极管的 N区。
图 3-3 在光电二极管区域及其与栅的交叠区注入一层高剂量低能量的 P型注入层。 图 3-4 在栅下注入一层低剂量低能量的 P型注入层。
图 3-5 在光刻胶的掩蔽下， 通过高剂量的 N型注入形成非均匀的栅掺杂和 FD。 图 3-6 在光电二极管区域注入高剂量低能量的 P型杂质， 形成光电二极管的表面钳位 Pin层。 具体实施方式
参见图 2，本发明在 P型硅半导体衬底 1上由 N型杂质注入形成光电二极管的 N型硅 半导体注入层 8和 9。 光电二极管 N型注入层的版图位置与传输管的多晶硅栅的版图位置 存在一定的交叠， 所述交叠区的尺寸一般为栅长的 5~50%之间。 N型硅半导体注入层的峰 值浓度接近硅半导体表面， 交叠区域的 N型掺杂浓度最高 （图中 9号位置）， 其掺杂浓度 范围在 Iel5~lel9/cm3，其余部分浓度范围在 Iel4~lel8/cm3之间，从交叠区向 N型注入层 边缘逐渐递减。 光电二极管的 N 型注入层的非交叠区域与硅表面之间设有一个高浓度 ( Iel8~le20/cm3) 的 P 型硅半导体注入层 Pin层 3， 用来形成钳位光电二极管 （Pinned photodiode, PPD) 结构。 光电二极管的 N型注入层的交叠区与硅表面之间设有一层浓度 较高的 P型硅半导体注入层 10， 其浓度范围在 Iel6~2el9/Cm3。 传输管的多晶硅栅下的除 交叠区以外的其余位置设有一层浓度较低的 P型注入层 11，其浓度范围在 Iel5~lel8/cm3。 传输管的多晶硅的栅极的掺杂在交叠区一侧的浓度低，在 Iel6~lel9/Cm3之间，为 N-掺杂， 非交叠区一侧浓度高， 在 Iel8~5e20/cm3之间， 为 N+掺杂。
制造方法：
在 P型硅衬底 1上， 由两次 N型 （砷或磷）注入形成所述光电二极管的 N型注入层 8 和 9。 第一次注入剂量低， 在 0.5el2~lel3/cm2之间， 能量高， 在 20~500kev之间， 即注入 深度较深掺杂浓度较低， 形成第一个光电二极管 N 型注入层 8; 第二次注入剂量高， 在 Iel2~2el4/cm2之间， 能量低， 在 5~300kev， 在即注入深度浅掺杂浓度较高， 形成第二个 光电二极管 N型注入层 9。 两次注入共同形成光电二极管的 N型注入层， 保证了由上至下 的浓度梯度。
在光电二极管的 N型注入层的上方贴近硅体表面做一次高剂量低能量的 P型（硼、二 氟化硼或铟等 P型杂质） 注入， 与栅的交叠一般大于光电二极管 N型注入层的交叠大小， 一般在 10~60%之间， 形成栅下交叠区的浓度较高的 P 型注入层 10， 其注入能量范围是 5~100kev, 注入剂量范围是 Iel2~lel4/cm2。
在整个传输管区域 （包括 PD、 传输管沟道、 FD) 做一次低剂量低能量的 P型 （硼、 二氟化硼或铟等 P型杂质）注入， 形成栅下非交叠区的浓度较低的 P型注入层 11， 其注入 能量范围是 5~80kev， 剂量范围是 0.5el2~lel3/cm2。
在形成 spacer之后， 做一次高浓度的 P型 （硼、 二氟化硼或铟等 P型杂质）注入形成 光电二极管 N 型注入层的钳位 Pin 层 3， 其注入能量范围是 5~250kev， 剂量范围是 5el2~lel5/cm2。
在传输管的多晶硅栅上将传输管栅靠近 PD 的部分用光刻胶掩蔽， 栅掩蔽的大小为 20~70%之间， 对栅的非交叠区域进行高剂量的 N型 （砷或磷） 离子注入， 其注入能量范 围是 20~80kev， 剂量范围是 Iel3~8el5/cm2。 交叠区的低浓度的 N型掺杂由非交叠区的高 浓度 N型掺杂经过退火之后得到。
下面结合一种实施例具体介绍本发明的制作方法：
在硼掺杂浓度为 lel5/cm3的衬底上，定义 0.7um的栅长。两次光电二极管 N型注入层 的注入参数分别为 70kev， 0.6el2/cm2和 50kev， lel2/cm2， 注入杂质都是磷， 其版图位置 与栅的交叠都为 0.05um。 栅下交叠区的浓度较高的 P型注入层 10采用二氟化硼注入， 能 量为 10kev， 剂量为 2el2/cm2， 其与栅交叠 0.15um。 覆盖整个传输管区域的低浓度 P型注 入层 11采用硼注入， 其能量为 10kev， 剂量为 2el2/cm2。 光电二极管的表面钳位层 3的注 入采用二氟化硼杂质， 其注入能量为 45kev， 注入剂量为 lel3/cm2。 传输管栅上的部分掺 杂掩蔽的大小为栅靠近 PD的 0.35um， 该注入分两次， 第一次为磷注入， 能量为 35kev， 剂量为 1.5el4/cm2; 第二次为砷注入， 能量为 60kev， 剂量为 5el5/cm2。
采用这些工艺参数得到的像素能够获得快速无拖尾的电荷转移。

Claims

权 利 要 求
1. 一种电荷快速转移的四管有源像素， 包括制作在 P型衬底上的光电二极管 N区及其表 面钳位层、 传输管、 复位管、 源跟随器和选通管， 其特征在于， 所述的光电二极管 N 区包括第一 N型注入层 （8) 和设置在其上的第二 N型注入层 （9)， 第一注入层 （8) 比第二注入层 （9) 的掺杂浓度低， 两个 N型注入层的版图位置与传输管的多晶硅栅的 版图位置存在交叠区； 在交叠区和传输管的栅下区域设置有掺杂浓度不均衡的 P 型硅 半导体注入层， 该 P 型硅半导体注入层的掺杂浓度在交叠区处最高； 传输管的多晶硅 的栅极的掺杂在交叠区一侧 （12)为 N-掺杂， 非交叠区一侧 （13 )为 N+掺杂； 在光电 二极管 N 区的非交叠区与硅表面之间设置一层作为通过 P 型注入形成的表面钳位层 (3 )。
2. 根据权利要求 1所述的四管有源像素， 其特征在于， 光电二极管 N区的两个 N型注入 层 （8， 9)， 按照下列的 N型杂质离子注入形成： 第一次注入剂量在 0.5el2~lel3/Cm2 之间，能量在 20~500kev之间，第二次注入剂量在 Iel2~2el4/cm2之间，能量在 5~300kev 之间， 退火后， 掺杂浓度从交叠区向光电二极管 N区的边缘逐渐递减。
3. 根据权利要求 1所述的四管有源像素， 其特征在于， P型硅半导体注入层在交叠区处 ( 10) 的掺杂浓度范围在 Iel6~2el9/cm3之间； P型硅半导体注入层在除交叠区之外的 传输管的多晶硅栅下位置 （11 ) 的掺杂浓度范围在 Iel5~lel8/cm3之间。
4. 根据权利要求 1 所述的四管有源像素， 其特征在于， 传输管的多晶硅的栅极的掺杂在 交叠区一侧 （12) 的浓度范围在 Iel6~lel9/cm3之间， 非交叠区一侧 （13 ) 的浓度范围 在 Iel8~5e20/cm3之间。
5. 根据权利要求 1 所述的四管有源像素， 其特征在于， 所述的光电二极管的表面钳位层
(3 ) 的注入能量范围是 5~250kev， 剂量范围是 5el2~lel5/cm2。
6. 一种权利要求 1所述的四管有源像素的制作方法， 光电二极管 N区的版图位置与传输 管的多晶硅栅的版图位置存在交叠区， 其特征在于， 所述的光电二极管及传输管按照 下列方法制作：
( 1 ) 在 P型衬底上进行两次 N型注入， 形成光电二极管 N区， 第一次注入比第二次注 入的掺杂浓度低， 注入能量高；
(2) 在光电二极管 N区贴近硅表面进行一次 P型注入， 形成栅下交叠区的浓度较高的 P 型注入层 （10)， 其注入能量范围是 5~100kev， 注入剂量范围是 Iel2~lel4/cm2; (3 ) 在整个传输管区域做一次低剂量低能量的 P型注入， 形成栅下非交叠区的浓度较低 的 P型注入层 （11 )， 其注入能量范围是 5~80kev， 剂量范围是 0.5el2~lel3/cm2; (4) 在传输管的多晶硅栅上将传输管栅靠近光电二极管的部分用光刻胶掩蔽， 对栅的非 交叠区域进行高剂量的 N型离子注入， 其注入能量范围是 20~80kev， 剂量范围是 Iel3~8el5/cm2;
( 5 ) 经过退火， 在传输管的栅极的交叠区处形成低浓度的 N型掺杂；
(6) 进行一次高浓度的 P型注入形成光电二极管 N区的表面钳位层（3 )， 其注入能量范 围是 5~250kev， 剂量范围是 5el2~lel5/cm2。
7. 根据权利要求 6所述的四管有源像素， 其特征在于， 第 （1 ) 步中， 按照下列的 N型杂 质离子注入形成， 第一次注入剂量在 0.5el2~lel3/cm2之间， 能量在 20~500kev之间， 第二次注入剂量在 Iel2~2el4/cm2之间， 能量在 5~300kev之间， 退火后， 掺杂浓度从 交叠区向光电二极管 N区的边缘逐渐递减。
PCT/CN2012/076306 2011-09-20 2012-05-30 电荷快速转移的四管有源像素及其制作方法 Ceased WO2013040908A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201110280058.2A CN102324430B (zh) 2011-09-20 2011-09-20 电荷快速转移的四管有源像素及其制作方法
CN201110280058.2 2011-09-20

Publications (1)

Publication Number Publication Date
WO2013040908A1 true WO2013040908A1 (zh) 2013-03-28

Family

ID=45452138

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2012/076306 Ceased WO2013040908A1 (zh) 2011-09-20 2012-05-30 电荷快速转移的四管有源像素及其制作方法

Country Status (2)

Country Link
CN (1) CN102324430B (zh)
WO (1) WO2013040908A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103872064A (zh) * 2014-03-06 2014-06-18 中国航天科技集团公司第九研究院第七七一研究所 一种抗辐照的4t有源像素及制备方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102324430B (zh) * 2011-09-20 2013-04-24 天津大学 电荷快速转移的四管有源像素及其制作方法
CN102709304B (zh) * 2012-06-26 2013-06-19 天津大学 提高图像传感器满阱容量与量子效率光电二极管及方法
CN103152529A (zh) * 2013-02-27 2013-06-12 天津大学 提高电荷转移效率减小暗电流的像素结构及其工作方法
CN103943644B (zh) * 2014-04-28 2016-09-07 上海华力微电子有限公司 一种传输晶体管结构
CN111092089A (zh) * 2018-10-24 2020-05-01 天津大学青岛海洋技术研究院 大感光面积电荷快速转移的cmos图像传感器像素结构
CN109935606B (zh) * 2019-03-29 2021-04-02 汪一飞 一种高解调效率的像素结构
CN112447776A (zh) * 2019-08-28 2021-03-05 天津大学青岛海洋技术研究院 一种降低电荷回流的cmos图像传感器像素制作方法
WO2021184191A1 (zh) * 2020-03-17 2021-09-23 深圳市汇顶科技股份有限公司 光传感器及基于飞行时间的测距系统
CN112259565A (zh) * 2020-08-26 2021-01-22 天津大学 一种基于大尺寸像素的电荷快速转移方法
CN112820746A (zh) * 2020-10-30 2021-05-18 天津大学 无图像拖尾的栅上双电极型传输管cmos图像传感器
CN113140649B (zh) * 2021-04-13 2022-12-27 中国科学院上海高等研究院 新型光电二极管结构、制备方法及电路结构
US12191329B2 (en) * 2021-11-16 2025-01-07 Shenzhen GOODIX Technology Co., Ltd. Uniform-bridge-gradient time-of-flight photodiode for image sensor pixel
CN115000106B (zh) * 2022-05-27 2025-05-02 天津大学 基于负压钳位层结构的高速有源像素装置
CN115799288A (zh) * 2022-12-29 2023-03-14 上海集成电路研发中心有限公司 一种cmos图像传感器像素组件及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060124976A1 (en) * 2004-12-15 2006-06-15 International Business Machines Corporation Recessed gate for an image sensor
CN1917225A (zh) * 2005-06-03 2007-02-21 阿瓦戈科技通用Ip(新加坡)股份有限公司 具有非对称传输栅沟道掺杂的像素
CN101615621A (zh) * 2008-06-27 2009-12-30 索尼株式会社 固体摄像装置和电子装置
CN101859787A (zh) * 2009-04-10 2010-10-13 夏普株式会社 固态图像捕捉元件及其驱动、制造方法及电子信息设备
CN102324430A (zh) * 2011-09-20 2012-01-18 天津大学 电荷快速转移的四管有源像素及其制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3795846B2 (ja) * 2002-08-29 2006-07-12 富士通株式会社 半導体装置
US7335958B2 (en) * 2003-06-25 2008-02-26 Micron Technology, Inc. Tailoring gate work-function in image sensors
KR101479652B1 (ko) * 2006-11-28 2015-01-06 엘지디스플레이 주식회사 유기전계 발광소자의 홀 주입층 형성방법과 이를 포함한유기전계 발광소자의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060124976A1 (en) * 2004-12-15 2006-06-15 International Business Machines Corporation Recessed gate for an image sensor
CN1917225A (zh) * 2005-06-03 2007-02-21 阿瓦戈科技通用Ip(新加坡)股份有限公司 具有非对称传输栅沟道掺杂的像素
CN101615621A (zh) * 2008-06-27 2009-12-30 索尼株式会社 固体摄像装置和电子装置
CN101859787A (zh) * 2009-04-10 2010-10-13 夏普株式会社 固态图像捕捉元件及其驱动、制造方法及电子信息设备
CN102324430A (zh) * 2011-09-20 2012-01-18 天津大学 电荷快速转移的四管有源像素及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103872064A (zh) * 2014-03-06 2014-06-18 中国航天科技集团公司第九研究院第七七一研究所 一种抗辐照的4t有源像素及制备方法

Also Published As

Publication number Publication date
CN102324430A (zh) 2012-01-18
CN102324430B (zh) 2013-04-24

Similar Documents

Publication Publication Date Title
WO2013040908A1 (zh) 电荷快速转移的四管有源像素及其制作方法
CN102709304B (zh) 提高图像传感器满阱容量与量子效率光电二极管及方法
TWI416718B (zh) 具有多重通道子區域之傳輸閘極的影像感測器
CN102544041B (zh) Cmos图像传感器的像素单元及其制作方法
CN102544042B (zh) 高速cmos图像传感器的像素单元及其制作方法
US8466530B2 (en) Co-implant for backside illumination sensor
US20160351613A1 (en) Solid-state imaging device
EP3190620B1 (en) Fabrication method of a cmos image sensor
CN103500750B (zh) 一种cmos图像传感器有源像素的结构及其制造方法
US7955924B2 (en) Image sensor and method of manufacturing the same
CN102683372A (zh) 小尺寸cmos图像传感器像素结构及生成方法
CN101211833A (zh) Cmos图像传感器及其制造方法
TWI451564B (zh) 具有二磊晶層之影像感測器及其製造方法
CN104916655B (zh) 图像传感器及制备方法、减少电学互扰的方法
CN104112782A (zh) 一种抗串扰倒u型埋层光电二极管及生成方法
CN103915457A (zh) 一种硅基cmos图像传感器及其抑制光生载流子表面陷阱复合的方法
US20080157145A1 (en) Method of fabricating image sensor
KR20080008851A (ko) 이미지 센서 제조 방법
CN205542785U (zh) 一种互补金属氧化物半导体图像传感器
CN113948539B (zh) 降低暗电流和噪声的有源像素装置
KR100871798B1 (ko) 이미지 센서 및 그 제조방법
KR100919998B1 (ko) 이미지 센서의 포토 다이오드 제조 방법
CN102427079A (zh) Cmos图像传感器
CN111403426A (zh) 一种降低扩散暗电流的cmos图像传感器像素结构
JP2005123517A (ja) 固体撮像装置およびその製造方法、ラインセンサ、および固体撮像ユニット

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12833271

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12833271

Country of ref document: EP

Kind code of ref document: A1