WO2013032175A2 - 탄소 동소체로 코팅된 선재를 포함하는 본딩 와이어 - Google Patents

탄소 동소체로 코팅된 선재를 포함하는 본딩 와이어 Download PDF

Info

Publication number
WO2013032175A2
WO2013032175A2 PCT/KR2012/006721 KR2012006721W WO2013032175A2 WO 2013032175 A2 WO2013032175 A2 WO 2013032175A2 KR 2012006721 W KR2012006721 W KR 2012006721W WO 2013032175 A2 WO2013032175 A2 WO 2013032175A2
Authority
WO
WIPO (PCT)
Prior art keywords
wire
copper
bonding wire
coating layer
wire rod
Prior art date
Application number
PCT/KR2012/006721
Other languages
English (en)
French (fr)
Other versions
WO2013032175A4 (ko
WO2013032175A3 (ko
Inventor
김정익
차흥주
곽일조
Original Assignee
엘에스전선 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스전선 주식회사 filed Critical 엘에스전선 주식회사
Publication of WO2013032175A2 publication Critical patent/WO2013032175A2/ko
Publication of WO2013032175A3 publication Critical patent/WO2013032175A3/ko
Publication of WO2013032175A4 publication Critical patent/WO2013032175A4/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/64—Manufacture or treatment of solid state devices other than semiconductor devices, or of parts thereof, not peculiar to a single device provided for in groups H01L31/00 - H10K99/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H01L2224/438—Post-treatment of the connector
    • H01L2224/4382—Applying permanent coating, e.g. in-situ coating
    • H01L2224/43827—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H01L2224/438—Post-treatment of the connector
    • H01L2224/43848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/4557—Plural coating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/45693—Material with a principal constituent of the material being a solid not provided for in groups H01L2224/456 - H01L2224/45691, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]

Definitions

  • the present invention relates to a bonding wire comprising a wire rod coated with a carbon allotrope.
  • a general semiconductor package 100 may include a semiconductor chip 10 including an integrated circuit (IC) integrated using a non-conductor such as silicon (Si) or germanium (Ge) as a thin substrate, and the semiconductor chip ( 10) and a lead wire of a lead frame, for example, a lead finger 50, connected to the bonding wire 30 to directly input and output various electrical signals to an external circuit.
  • the bonding portion of the bonding wire 30 and the semiconductor chip 10 is in the form of a crimping ball 20.
  • one end of the bonding wire 30 exiting the capillary 70 is melted by using an electric flame off (EFO) 60, thereby pre-balling a pre-air ball having a predetermined size.
  • EFO electric flame off
  • the free air ball is bonded to the semiconductor chip 10 to form the compressed ball 20, and the capillary 70 is moved to bond the wire 30 to the lead finger 50.
  • Wiring is completed by moving the process after joining and disconnecting.
  • the prior art used pure gold or gold (Au) alloy which is excellent in oxidation resistance and processing characteristics.
  • Au gold
  • gold has a disadvantage in that it is very expensive and does not meet the requirements of power IC packages and ultra-high speed IC packages that are recently developed in terms of electrical properties.
  • copper is used as a material of the bonding wire, which is a good conductor for signal transmission of electronic circuits because of its low electrical resistance and low noise.
  • the copper is excellent in ductility, and easy to process into a fine wire, which is a form of a bonding wire for semiconductors, and has superior heat resistance, mechanical properties, processing characteristics, and electrical properties to gold, and is suitable as a material for bonding wires and has a high material cost. It is very cheap and has an economic advantage.
  • copper has a problem of weak oxidation resistance compared to gold.
  • a technique has been developed in which a forming gas (nitrogen + hydrogen) is blown in a wire bonding process so that copper can be mounted on a semiconductor package without being oxidized, but the copper is stored even if it is not oxidized by the forming gas.
  • a forming gas nitrogen + hydrogen
  • the copper is stored even if it is not oxidized by the forming gas.
  • a technique of coating palladium on the surface of copper by using an electroplating method has also been developed, but in the process of forming a free air ball by melting the bonding wire, copper and palladium form an alloy to increase mechanical strength, thereby forming a semiconductor chip.
  • an object of the present invention is to provide a bonding wire which is excellent in oxidation resistance as well as heat resistance, mechanical properties, processing properties and electrical properties.
  • the bonding wire of the present invention is i) copper, copper alloy, copper wire plated with dissimilar metals or copper alloy plated with dissimilar metals; And ii) a coating layer coated with the wire rod selected from the group consisting of carbon allotrope including graphene, diamond, DLC (diamond-like carbon) and carbon nanotubes.
  • the bonding wire according to the present invention is excellent in oxidation resistance and can be stored for a long time even at room temperature, and also does not cause cracks in the semiconductor chip when bonded to the semiconductor chip because the hardness is not high.
  • FIG. 1 shows a configuration diagram of a conventional semiconductor package.
  • FIG. 2 shows a shape diagram of forming a free air ball using a bonding wire.
  • FIG. 3 shows a shape diagram in which a free air ball is bonded to a semiconductor chip to form a compressed ball.
  • the bonding wire of the present invention is characterized in that it comprises i) copper, copper alloy, copper plated with dissimilar metal or copper alloy plated with dissimilar metal and ii) coating layer coated with carbon allotrope.
  • the carbon allotrope may use graphene, diamond, DLC (Diamond Like Carbon) or carbon nanotubes.
  • the wire rod is more preferably using a copper plated with a dissimilar metal or a copper alloy plated with a dissimilar metal, because the plating layer can be easily grown in a short time and the improvement of electrical conductivity is greater.
  • a metal having a higher melting point than copper or copper alloy is used.
  • one or more metals such as Ni, Fe, Co, Ru, Rh, Pd, Ir, Pt, etc., which have higher carbon solubility than copper, may be used as the metal having a higher melting point than copper or a copper alloy.
  • the thickness of the plating layer by the said dissimilar metal 0.1-0.7 micrometers is preferable.
  • the thickness is less than 0.1 micrometer, it is difficult to grow the plating layer in a short time, and when the thickness exceeds 0.7 micrometer, the resistance of the bonding wire decreases and the manufacturing cost increases.
  • the wire rod of the present invention is not limited to a specific shape and may have various shapes such as a round bar shape, a flat shape, and the like, in order to reduce weight, the wire rod is preferably smaller in diameter.
  • the diameter of the wire cross section is 3 to 200 ⁇ m.
  • the diameter of the wire cross section is less than 3 ⁇ m, the precision decreases in the process of joining using a capillary, and when the diameter of the cross section exceeds 200 ⁇ m, It is difficult to achieve the weight reduction of the semiconductor.
  • Graphene, diamond, DLC (Diamond Like Carbon: diamond-like carbon) or carbon nanotubes may be used as the carbon allotrope of the present invention, and these carbon allotropees have excellent oxidation resistance. Therefore, even when the coating layer formed by the carbon allotrope is formed as a single layer, gas such as oxygen or carbon dioxide cannot penetrate the wire rod, thereby effectively preventing oxidation or corrosion and discoloration of the wire rod.
  • the wire rod with the carbon allotrope coated layer is stable even after being left in the air at room temperature for a long time, so that it can maintain a stable adhesive strength (Ball shear, gf) with the semiconductor chip and bond wire to form a free air ball (FAB). Even if molten, the wire rod can be prevented from being oxidized at the upper end of the bonding wire at a high temperature.
  • the conventional process of plating a metal or applying antirust oil to an uncoated wire rod becomes unnecessary, and the cost and productivity can be significantly improved.
  • the carbon allotrope is very low in surface energy, when the free air ball (FAB) is formed, it does not get trapped in the free air ball (FAB) but falls outward, so that the wire rod materials and the carbon allotrope do not form an alloy. Therefore, the hardness does not rise, there is no risk of damaging the semiconductor chip.
  • the method of coating the carbon allotrope of the present invention on a wire rod is various, and for example, a method of directly depositing on the wire rod by a chemical vapor deposition (CVD) or a plasma enhanced chemical vapor deposition (PECVD) method; A method of annealing after arranging carbon allotrope flakes on the wire rod; Dipping wires into carbon allotrope suspensions; Indirectly depositing the wire rod by an electrophoretic deposition method; Etc.
  • CVD chemical vapor deposition
  • PECVD plasma enhanced chemical vapor deposition
  • the thickness of the carbon allotrope coating layer becomes thicker as the flow rate and deposition temperature of CH 4 or C 2 H 2 gas, etc., or the cooling rate after coating become thicker. It can be controlled efficiently.
  • the CVD method can deposit the carbon allotrope in an atmospheric pressure environment, there is an advantage in that it can be manufactured in a continuous process.
  • N or P doping of the carbon allotrope can further increase the conductivity of the carbon allotrope.
  • the coating layer of the present invention may be a single layer or a plurality of layers.
  • the plurality of coating layers i) graphene coating layer; And a diamond coating layer formed on the graphene coating layer; or ii) a graphene coating layer; A diamond coating layer formed on the graphene coating layer; And DLC (diamond-like carbon) coating layer formed on the diamond coating layer, it is not limited to this specific example.
  • the thickness is preferably 0.35 to 200 nm. It is practically impossible to coat the thickness below 0.35 nm, and if it exceeds 200 nm, the carbon allotrope coating layer may be separated from the wire rod surface and be damaged.
  • the bonding wire samples of Examples and Comparative Examples were prepared as shown in Table 1 below.
  • the manufacturing process is as follows.
  • Example 1 to 6 and Comparative Examples 1 to 2 and 4 to 6 the copper was fresh and then coated with graphene or DLC by CVD to complete the bonding wire. Palladium was electroplated to complete the bonding wire.
  • the hardness of the free air ball was evaluated according to the ISO 6507-1 standard.
  • the hardness values were calculated from the size of the indentation traces generated by indenting the indenter at a desired position for a predetermined load and time by mounting the samples of the above examples and comparative examples cut to an appropriate size in a micro vickers, a hardness measuring instrument capable of measuring micro hardness. .
  • Shearing ram was used to measure the shearing load by applying the load in the direction perpendicular to the bonding surface by using the shearing ram, and the adhesive strength was evaluated from the fractured type.
  • the thickness of the IMC layer is determined by selecting a section of the joint section that can be observed, and polishing the section of the selected joint using a focused ion beam, and then observing the section of the polished joint using an electron microscope such as SEM / EDS. Measured.
  • Examples 1 to 6 having the diameter of the wire rod and the thickness of the coating layer (graphene) belonging to the scope of the present invention do not have a high free air ball (FAB) hardness, thereby damaging the semiconductor chip.
  • the bond strength was maintained after 90 days.
  • Comparative Example 3 using a copper wire coated with palladium, after 90 days, a thick intermetallic compound (IMC) was formed, causing cracks at the interface between the semiconductor chip and the compressed ball.
  • IMC intermetallic compound
  • a bonding wire having a coating layer of a wire rod shown in Table 3 was manufactured.
  • a bonding wire was manufactured in the same manner as in Experimental Example 1, but carbon nanotubes were used instead of graphene as a material of the coating layer.
  • the measuring method of specific hardness and adhesive strength is as follows.
  • the hardness of the free air ball was evaluated according to the ISO 6507-1 standard.
  • the hardness values were calculated from the size of the indentation traces generated by indenting the indenter at a desired position for a predetermined load and time by mounting the samples of the above examples and comparative examples cut to an appropriate size in a micro vickers, a hardness measuring instrument capable of measuring micro hardness. .
  • Shearing ram was used to measure the shearing load by applying the load in the direction perpendicular to the bonding surface, and the adhesive strength was evaluated from the fractured type.
  • Examples 7 to 12 having the diameter of the wire rod and the thickness of the coating layer (carbon nanotube) belonging to the scope of the present invention do not have a high free air ball (FAB) hardness, so that the semiconductor chip No damage occurred and this bond strength was maintained after 90 days.
  • FAB free air ball
  • the bonding wire according to the present invention is excellent in oxidation resistance in electrically connecting the semiconductor chip and the lead frame, and can be stored for a long time even at room temperature, and also does not cause cracks in the semiconductor chip because the hardness is not high.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Non-Insulated Conductors (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명의 본딩 와이어는 구리, 구리 합금, 이종 금속이 도금된 구리 또는 이종 금속이 도금된 구리 합금으로 이루어진 선재 및 이 선재를 그라핀, 다이아몬드, DLC(다이아몬드 유사 탄소) 및 탄소나노튜브을 포함하는 그룹으로부터 선택된 1종으로 코팅한 적어도 하나 이상의 코팅층을 포함한다.

Description

탄소 동소체로 코팅된 선재를 포함하는 본딩 와이어
본 발명은 탄소 동소체로 코팅된 선재를 포함하는 본딩 와이어에 관한 것이다.
본 출원은 2011년 9월 2일에 출원된 한국특허출원 제10-2011-0089078호에 기초한 우선권을 주장하며, 해당 출원의 명세서 및 도면에 개시된 모든 내용은 본 출원에 원용된다.
도 1을 참조하면, 일반적인 반도체 패키지(100)는 실리콘(Si) 또는 게르마늄(Ge) 등의 부도체를 얇은 기판으로 하여 집적된 집적회로(IC)로 이루어지는 반도체 칩(10)과, 상기 반도체 칩(10)과 본딩 와이어(30)로 연결되어 각종 전기신호를 외부회로에 직접 입출력하는 리드 프레임의 리드부, 예컨대 리드 핑거(50)로 구성된다. 상기 본딩 와이어(30)와 반도체 칩(10)의 연결 부위는 압착볼(20)의 형태로 되어 있다.
도 2를 참조하면, 캐필러리(70)에서 빠져나온 본딩 와이어(30)의 일측 끝 부분을 방전 토치(EFO: Electro Flame Off)(60)를 이용하여 용융시킴으로써 소정 크기의 프리 에어볼(FAB : Free Air Ball)(90)을 형성한다. 그런 다음, 도 3에 나타낸 바와 같이, 상기 프리 에어볼을 반도체 칩(10)에 접합시켜 압착볼(20)을 만들고 캐필러리(70)를 움직여 본딩 와이어(30)를 리드 핑거(50)로 이동시켜 접합한 후 끊어내는 절차를 연속적으로 진행하여 배선을 완료하게 된다.
이러한 본딩 와이어의 소재로서, 종래 기술은 내산화 특성 및 가공 특성이 우수한 순금 또는 금(Au) 합금을 사용하였다. 그러나, 금은 매우 고가이고 전기적 성질에 있어 전력용 IC 패키지(Power IC device) 및 최근 개발되고 있는 초고속 IC 패키지 등의 요구사항을 충족하지 못한다는 단점이 있다.
이러한 단점을 극복하기 위하여, 본딩 와이어의 소재로서 구리가 사용되었으며, 상기 구리는 전기적 저항이 작고 노이즈(noise)의 발생이 작으므로 전자회로의 신호 전달용으로 좋은 도체이다. 그리고, 상기 구리는 연성이 우수하여 반도체용 본딩 와이어의 형태인 극세선으로의 가공이 용이하며, 금보다 내열성, 기계적 성질, 가공 특성 및 전기적 성질이 우월하여 본딩 와이어의 소재로서 적합하고 재료비용이 매우 저렴하여 경제적인 이점이 있다. 그러나, 구리는 금에 비하여 내산화성이 약한 문제점이 있었다.
이러한 문제점을 극복하기 위하여, 와이어 본딩 공정에서 포밍 가스(질소 + 수소)를 불어넣어 구리가 산화되지 않고 반도체 패키지에 실장될 수 있도록 하는 기술이 개발되었으나, 상기 구리는 포밍 가스에 의해 산화되지 않더라도 보관하는 과정에서 공기와 접촉하면서 산화되기 때문에 일주일 이상 상온에서 보관할 수 없는 단점이 있다. 또한 전기 도금법을 이용하여 구리의 표면에 팔라듐을 코팅하여 사용하는 기술도 개발되었으나, 본딩 와이어를 용융시킴으로써 프리 에어볼을 형성하는 과정에서 구리와 팔라듐이 합금을 형성하여 기계적 강도가 상승하여 반도체 칩에 크랙을 유발할 수 있는 단점이 있다.
따라서, 본 발명은 내열성, 기계적 성질, 가공 특성 및 전기적 성질 뿐만 아니라 내산화성도 우수한 본딩 와이어를 제공하는 것을 목적으로 한다.
이와 같은 목적을 달성하기 위하여, 본 발명의 본딩 와이어는 i) 구리, 구리 합금, 이종 금속이 도금된 구리 또는 이종 금속이 도금된 구리 합금인 선재; 및 ii) 상기 선재를 그라핀, 다이아몬드, DLC(다이아몬드 유사 탄소) 및 탄소나노튜브를 포함하는 탄소 동소체로 구성된 군으로부터 선택된 1종으로 코팅한 코팅층으로 구성되는 것을 특징으로 한다.
본 발명에 따른 본딩 와이어는 내산화성이 우수하여 상온에서도 오랫동안 보관할 수 있으며, 또한 경도가 높지 않아 반도체 칩에 접합될 때 반도체 칩에 크랙을 유발하지 않는다.
도 1은 통상적인 반도체 패키지의 구성도를 나타낸다.
도 2는 본딩 와이어를 이용하여 프리 에어볼을 형성하는 형태도를 나타낸다.
도 3은 프리 에어볼을 반도체 칩에 접합시켜 압착볼을 형성하는 형태도를 나타낸다.
이하, 본 발명을 자세히 설명한다.
본 발명의 본딩 와이어는, i) 구리, 구리 합금, 이종 금속이 도금된 구리 또는 이종 금속이 도금된 구리 합금으로 이루어진 선재와 ii) 이 선재를 탄소 동소체로 코팅한 코팅층을 포함하는 것을 특징으로 한다. 상기 탄소 동소체는 그라핀, 다이아몬드, DLC(Diamond Like Carbon : 다이아몬드 유사 탄소) 또는 탄소나노튜브 등을 사용할 수 있다.
상기 선재는 이종 금속이 도금된 구리 또는 이종 금속이 도금된 구리 합금을 사용하는 것이 더 바람직한데, 이는 도금층을 짧은 시간에 용이하게 성장시킬 수 있고 전기전도도의 개선효과가 더 크기 때문이다.
이렇게 구리 또는 구리 합금을 도금하기 위해 사용되는 이종 금속으로는 구리 또는 구리 합금보다 융점이 높은 금속이 사용된다. 예를 들어, 구리 또는 구리 합금 보다 융점이 높은 금속으로서 구리보다 탄소고용도가 높은 Ni, Fe, Co, Ru, Rh, Pd, Ir, Pt 등의 금속을 1종 이상 사용할 수 있다.
상기 이종 금속에 의한 도금층의 두께는 0.1 내지 0.7 마이크로미터가 바람직하다. 상기 두께가 0.1 마이크로미터 미만일 경우에는 도금층을 짧은 시간 내에 성장시키기 어렵고, 상기 두께가 0.7 마이크로미터를 초과하는 경우에는 본딩 와이어의 저항이 감소하며 제조 비용이 상승하는 단점이 있다.
본 발명의 선재는 특정한 형태에 한정되지 않고 환봉 형태, 평각 형태 등 다양한 형태를 가질 수 있으며, 경량화를 위하여 선재는 단면적의 직경이 작을수록 바람직하다. 특히, 같은 두께의 탄소 동소체를 코팅하더라도 선재의 단면적의 직경이 작을수록 상대적으로 탄소 동소체의 코팅의 비율이 높아져 도전율의 상승 효과를 극대화할 수 있다. 상기 선재의 단면적의 직경은 3 내지 200 ㎛인 것이 바람직한데, 단면적의 직경이 3 ㎛ 미만일 경우에는 캐필러리를 이용하여 접합하는 과정에서 정밀성이 떨어지며, 단면적의 직경이 200 ㎛를 초과할 경우에는 반도체의 경량화를 달성하기 어렵다.
본 발명의 탄소 동소체로서 그라핀, 다이아몬드, DLC(Diamond Like Carbon : 다이아몬드 유사 탄소) 또는 탄소나노튜브를 사용할 수 있으며, 이러한 탄소 동소체들은 우수한 내산화 특성을 가지고 있다. 따라서, 이러한 탄소 동소체에 의해 형성된 코팅층이 단층(single layer)으로 형성된 경우에도 선재에 산소 또는 이산화탄소 등의 가스가 투과될 수 없어 선재의 산화 또는 부식 및 변색을 효과적으로 방지할 수 있다.
탄소 동소체의 코팅층이 형성된 선재는 상온의 대기 중에서도 오랜 시간 방치하여도 안정하기 때문에 반도체 칩과의 안정적인 접착 강도(Ball shear, gf)를 유지할 수 있고, 프리 에어볼(FAB)을 형성하기 위하여 본딩 와이어를 용융하더라도 고온에서 본딩 와이어의 직상단부에서 선재가 산화되는 것을 막을 수 있다. 그리고, 비코팅 선재(예를 들어, 구리 도체)에 금속을 도금하거나 방청유를 도포하는 종래의 공정이 불필요하게 되어 비용과 생산성을 획기적으로 향상시킬 수 있다. 뿐만 아니라, 탄소 동소체들은 표면 에너지가 매우 낮기 때문에 프리 에어볼(FAB)이 형성될 때 프리 에어볼(FAB)내로 포획되지 않고 바깥쪽으로 떨어져 나가기 때문에, 선재의 소재들과 탄소 동소체들이 합금을 형성하지 않으므로 경도가 상승하지 않아 반도체 칩에 손상을 일으킬 위험이 없다.
또한, 상기 탄소 동소체 중에서도 특히 그라핀은, 2차 면상 구조를 갖기 때문에 접촉면적이 넓어 더욱 우수한 전기 전도도 및 방열 특성을 발휘할 수 있다.
본 발명의 탄소 동소체를 선재에 코팅하는 방법은 다양하며, 예를 들면, CVD(Chemical Vapor Deposition), PECVD(Plasma Enhenced Chemical Vapor Deposition) 방식에 의해 선재에 직접적으로 증착하는 방법; 탄소 동소체 플레이크(flake) 등을 선재 위에 배열한 후 어닐링 하는 방법; 탄소 동소체 서스펜젼에 선재를 디핑(Dipping)하는 방법; 전기영동 침작(Electrophoretic Deposition) 방식에 의해 선재에 간접적으로 증착하는 방법; 등이 있다. 이러한 다양한 방법 중에서 CVD 방식을 이용하여 탄소 동소체를 선재에 코팅할 경우, 전기전도도가 높고, 균일성이 뛰어나며 탄소 동소체의 코팅 두께를 효율적으로 제어할 수 있어서 CVD 방식을 이용하는 것이 가장 바람직하다. 즉, CVD 방식에서, CH4 또는 C2H2 가스 등의 유량과 증착 온도를 높이거나 코팅 후의 냉각 속도를 늦출수록 탄소 동소체 코팅층의 두께가 두꺼워지므로, 이러한 점을 이용하여 탄소 동소체의 코팅 두께를 효율적으로 제어할 수 있다. 또한, CVD 방식을 이용할 경우 상압 환경에서도 탄소 동소체를 증착할 수 있기 때문에 연속 공정으로 제작할 수 있다는 장점도 있다.
추가적으로, 상기 탄소 동소체를 선재에 코팅한 후에 HNO3 용액 등을 이용하여 화학적 처리를 할 경우, 탄소 동소체의 코팅층에 N 또는 P 도핑(Doping)이 되어 탄소 동소체의 도전율을 더욱 상승시킬 수 있다.
본 발명의 코팅층은 단층(single layer)이거나 복수개의 층으로 이루어질 수 있다. 예를 들어, 상기 복수개의 코팅층은, i) 그라핀 코팅층; 및 상기 그라핀 코팅층 위에 형성된 다이아몬드 코팅층;으로 이루어질 수 있거나, ii) 그라핀 코팅층; 상기 그라핀 코팅층 위에 형성된 다이아몬드 코팅층; 및 상기 다이아몬드 코팅층 위에 형성된 DLC(다이아몬드 유사 탄소) 코팅층으로 이루어질 수 있으며, 이러한 구체적 예에 한정되지 않는다.
상기 코팅층은 단층이거나 복수개의 층이거나 관계없이, 그 두께는 0.35 내지 200 nm인 것이 바람직하다. 그 두께를 0.35 nm 미만으로 코팅하는 것은 현실적으로 불가능하며, 200 nm를 초과할 경우에는 탄소 동소체 코팅층이 선재 표면에서 분리되어 손상될 수 있다.
이하 실시예를 들어 본 발명을 더 구체적으로 설명한다. 본 발명이 속하는 분야의 평균적 기술자는 아래 실시예에 기재된 실시 태양 외에 여러 가지 다른 형태로 본 발명을 변경할 수 있으며, 이하 실시예는 본 발명을 예시할 따름이지 본 발명의 기술적 사상의 범위를 아래 실시예 범위로 한정하기 위한 의도라고 해석해서는 아니된다.
1. 실험예 1 : 그라핀/팔라듐 코팅층 사용
<본딩 와이어 샘플 제조>
본 발명의 본딩 와이어의 성능을 살펴보기 위하여 아래 표 1과 같이 실시예 및 비교예의 본딩 와이어 샘플을 제조하였다. 그 제조 과정은 다음과 같다.
실시예 1~6과 비교예 1~2 및 4~6의 경우에는 구리를 신선한 후에 CVD 방식으로 그라핀 또는 DLC를 코팅하여 본딩 와이어를 완성하였고, 비교예 3의 경우에는 구리를 신선하는 공정 중에 팔라듐을 전기도금하여 본딩 와이어를 완성하였다.
표 1
선재의 단면적의 직경(㎛) 선재의 재질 코팅층의두께(nm) 코팅층의 재질
실시예 1 3 구리 0.35 그라핀
실시예 2 100
실시예 3 200
실시예 4 20 구리 0.35 그라핀
실시예 5 100
실시예 6 200
비교예 1 2 구리 0.35 그라핀
비교예 2 200
비교예 3 20 구리 100 팔라듐
비교예 4 220 구리 0.3 그라핀
비교예 5 100
비교예 6 220
<물성 측정 및 평가>
상기 실시예(1~6) 및 비교예(1~6)에 따르는 본딩 와이어에 대하여, 1) 프리 에어볼(FAB)의 경도, 2) 프리 에어볼(FAB)과 반도체 칩과의 접착 강도(Ball shear), 3) 90 일이 경과한 후의 프리 에어볼(FAB)과 반도체 칩과의 접착 강도(Ball shear), 4) 90 일이 경과한 후의 IMC(금속간 화합물) 두께를 측정하여 하기의 표 2에 나타냈다. 구체적인 경도와 접착 강도 및 두께의 측정 방법은 아래와 같다.
1) 프리에어볼(FAB)의 경도
프리 에어볼(FAB)의 경도는 ISO 6507-1 규격에 준하여 평가하였다. 미소 경도 측정이 가능한 경도 측정기인 마이크로 비커스에 적절한 크기로 절단된 상기 실시예 및 비교예의 샘플을 장착하여 원하는 위치에서 압입자를 일정하중 및 시간 동안 압입하여 생성된 압입흔의 크기로부터 경도값을 산출하였다.
2) 프리 에어볼(FAB)과 반도체 칩과의 접착 강도(Ball shear) 및 90 일이 경과한 후의 프리 에어볼(FAB)과 반도체 칩과의 접착 강도(Ball shear)
ASTM B 1269-89에 준하여 평가하였다. Bonded Ball을 Shearing ram을 이용하여 접합면과 수직방향에 하중을 가하여 전단되는 하중을 측정하고, 파괴되는 유형으로부터 접착강도를 평가하였다.
3) 90 일이 경과한 후의 IMC(금속간 화합물) 두께
관찰이 가능한 접합부 단면의 구간을 선택하고, Focused Ion Beam을 이용하여 선택된 접합부의 단면을 연마한 후 연마된 접합부의 단면을 SEM/EDS 등의 전자현미경을 이용하여 관찰하는 것에 의해 IMC층의 두께를 측정하였다.
표 2
FAB 경도(Hv) 접착 강도(gf) 90일 경과한 후의접착 강도(gf) 90일 경과한 후의IMC 두께(nm)
실시예 1 72 0.5 0.5 -
실시예 2 70 0.5 0.5 -
실시예 3 72 0.5 0.5 -
실시예 4 66 19 20 -
실시예 5 66 18 17 -
실시예 6 67 21 22 -
비교예 1 75 0.5 0.0 -
비교예 2 71 0.5 0.0 -
비교예 3 65 19 21 135
비교예 4 64 1921 2012 -
비교예 5 65 1906 1895 -
비교예 6 64 1884 1927 -
상기 표 2의 결과에서 볼 수 있듯이, 본 발명의 범위에 속하는 선재의 직경 및 코팅층(그라핀)의 두께를 갖는 실시예 1~6은 프리 에어볼(FAB) 경도가 높지 않아서, 반도체 칩에 손상을 일으키지 않았으며 90일이 지난 후에도 이러한 접착 강도가 유지되었다.
반면, 본 발명의 범위를 벗어나는 선재의 직경을 갖는 비교예 1~2(3 ㎛ 미만)의 경우, 프리 에어볼(FAB) 경도 및 반도체 칩과의 접착 강도가 모두 높지 않았으나 90일이 지난 후 반도체 칩에서 본딩 와이어가 떨어져 나갔고, 비교예 4~6(200 ㎛ 초과)의 경우 반도체 칩과의 접착 강도가 상당히 높아 반도체 칩에 손상을 일으켰다.
또한, 비교예 3(팔라듐으로 코팅된 구리 선재 사용)은, 90일 후에 금속간 화합물(IMC)이 두껍게 형성되어 반도체 칩과 압축볼의 계면에 크랙이 발생되었다.
2. 실험예 2 : 탄소나노튜브 코팅층 사용
<본딩 와이어 샘플 제조>
본 발명의 본딩 와이어의 성능을 살펴보기 위하여 아래 표 3에 나타낸 선재의 코팅층을 갖는 본딩 와이어를 제조하였다. 이때, 실험예 1과 같은 방식으로 본딩 와이어를 제조하되, 코팅층의 재질로서 그라핀 대신 탄소나노튜브를 사용하였다.
표 3
선재의 단면적의 직경(㎛) 선재의 재질 코팅층의두께(nm) 코팅층의 재질
실시예 7 3 구리 0.35 탄소나노튜브
실시예 8 100
실시예 9 200
실시예 10 20 구리 0.35 탄소나노튜브
실시예 11 100
실시예 12 200
비교예 7 2 구리 0.35 탄소나노튜브
비교예 8 200
비교예 9 220 구리 0.3 탄소나노튜브
비교예 10 100
비교예 11 220
<물성 측정 및 평가>
실시예(7~12) 및 비교예(7~11)에 따르는 본딩 와이어에 대하여, 1) 프리 에어볼(FAB)의 경도, 2) 프리 에어볼(FAB)과 반도체 칩과의 접착 강도(Ball shear), 3) 90 일이 경과한 후의 프리 에어볼(FAB)과 반도체 칩과의 접착 강도(Ball shear)를 측정하여 아래의 표 4에 나타냈다.
구체적인 경도 및 접착 강도의 측정 방법은 아래와 같다.
1) 프리에어볼(FAB)의 경도
프리 에어볼(FAB)의 경도는 ISO 6507-1 규격에 준하여 평가하였다. 미소 경도 측정이 가능한 경도 측정기인 마이크로 비커스에 적절한 크기로 절단된 상기 실시예 및 비교예의 샘플을 장착하여 원하는 위치에서 압입자를 일정하중 및 시간 동안 압입하여 생성된 압입흔의 크기로부터 경도값을 산출하였다.
2) 프리 에어볼(FAB)과 반도체 칩과의 접착 강도(Ball shear) 및 90 일이 경과한 후의 프리 에어볼(FAB)과 반도체 칩과의 접착 강도(Ball shear)
ASTM B 1269-89에 준하여 평가하였다. Bonded Ball을 Shearing ram을 이용하여 접합면과 수직방향에 하중을 가하여 전단되는 하중을 측정하고, 파괴되는 유형으로부터 접착강도를 평가하였다.
표 4
FAB 경도(Hv) 접착 강도(gf) 90일 경과한 후의 접착 강도(gf)
실시예 7 71 0.5 0.5
실시예 8 74 0.5 0.5
실시예 9 69 0.5 0.5
실시예 10 66 20 19
실시예 11 68 19 21
실시예 12 66 21 20
비교예 7 77 0 0
비교예 8 77 0.5 0
비교예 9 64 1842 1932
비교예 10 63 1939 1897
비교예 11 63 2013 2002
상기 표 4의 결과에서 볼 수 있듯이, 본 발명의 범위에 속하는 선재의 직경 및 코팅층(탄소나노튜브)의 두께를 갖는 실시예 7~12는 프리 에어볼(FAB) 경도가 높지 않아서, 반도체 칩에 손상을 일으키지 않았으며 90일이 지난 후에도 이러한 접착 강도가 유지되었다.
반면, 본 발명의 범위를 벗어나는 선재의 직경을 갖는 비교예 7~8(3 ㎛ 미만)의 경우, 프리 에어볼(FAB) 경도 및 반도체 칩과의 접착 강도가 모두 높지 않았으나 90일이 지난 후 반도체 칩에서 본딩 와이어가 떨어져 나갔고, 비교예 9~11(200 ㎛ 초과)의 경우 반도체 칩과의 접착 강도가 상당히 높아 반도체 칩에 손상을 일으켰다.
본 발명에 따른 본딩 와이어는 반도체 칩과 리드 프레임을 전기적으로 접속함에 있어서 내산화성이 우수하여 상온에서도 오랫동안 보관할 수 있으며, 또한 경도가 높지 않아 반도체 칩에 크랙을 유발하지 않는다.

Claims (9)

  1. 구리, 구리 합금, 이종 금속이 도금된 구리 또는 이종 금속이 도금된 구리 합금으로 이루어진 선재; 및
    상기 선재를 그라핀, 다이아몬드, 다이아몬드 유사 탄소(DLC) 및 탄소나노튜브를 포함하는 그룹으로부터 선택된 1종으로 코팅한 적어도 하나 이상의 코팅층을 포함하는 것을 특징으로 하는 본딩 와이어.
  2. 제 1 항에 있어서,
    상기 코팅층이 단일층으로 이루어진 것을 특징으로 하는 본딩 와이어.
  3. 제 1 항에 있어서,
    상기 코팅층이 복수개의 층으로 이루어진 것을 특징으로 하는 본딩 와이어.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 코팅층의 두께는 0.35 내지 200 nm인 것을 특징으로 하는 본딩 와이어.
  5. 제 4 항에 있어서,
    상기 선재의 단면적 직경이 3 내지 200 ㎛인 것을 특징으로 하는 본딩 와이어.
  6. 제 2 항 또는 제 3 항에 있어서,
    상기 선재의 단면적 직경이 3 내지 200 ㎛인 것을 특징으로 하는 본딩 와이어.
  7. 제 5 항에 있어서,
    상기 이종 금속은 Ni, Fe, Co, Ru, Rh, Pd, Ir 및 Pt로 구성된 그룹으로부터 선택된 1종 이상의 금속인 것을 특징으로 하는 본딩 와이어.
  8. 제 7 항에 있어서,
    상기 이종 금속에 의한 도금 두께가 0.1 내지 0.7㎛인 것을 특징으로 하는 본딩 와이어.
  9. 제 8 항에 있어서,
    상기 코팅층은 CVD 방식에 의해 코팅되는 것을 특징으로 하는 본딩 와이어.
PCT/KR2012/006721 2011-09-02 2012-08-23 탄소 동소체로 코팅된 선재를 포함하는 본딩 와이어 WO2013032175A2 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0089078 2011-09-02
KR1020110089078A KR101829907B1 (ko) 2011-09-02 2011-09-02 탄소 동소체로 코팅된 선재를 포함하는 본딩 와이어

Publications (3)

Publication Number Publication Date
WO2013032175A2 true WO2013032175A2 (ko) 2013-03-07
WO2013032175A3 WO2013032175A3 (ko) 2013-04-25
WO2013032175A4 WO2013032175A4 (ko) 2013-06-13

Family

ID=47757025

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2012/006721 WO2013032175A2 (ko) 2011-09-02 2012-08-23 탄소 동소체로 코팅된 선재를 포함하는 본딩 와이어

Country Status (2)

Country Link
KR (1) KR101829907B1 (ko)
WO (1) WO2013032175A2 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798143A (en) * 1994-07-18 1998-08-25 The Secretary Of State For Defence In Her Britannic Majesty's Government Of The United Kingdom Of Great Britain And Northern Ireland CVD process for making a hollow diamond tube
KR20070084426A (ko) * 2004-11-04 2007-08-24 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 집적 회로 장치, 집적 회로 본드와이어 커넥터 장치 및 그제조 방법, 집적 회로 리드프레임 장치 및 탄소 나노튜브기반의 상호접속부의 제조 방법
KR20080071187A (ko) * 2005-12-23 2008-08-01 아르끄마 프랑스 탄소 나노튜브의 합성 방법
KR20090000422A (ko) * 2007-06-28 2009-01-07 앰코 테크놀로지 코리아 주식회사 방식금속을 가지는 도전와이어, 스풀러, 와이어본더,리드프레임 및 리드프레임 고정장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798143A (en) * 1994-07-18 1998-08-25 The Secretary Of State For Defence In Her Britannic Majesty's Government Of The United Kingdom Of Great Britain And Northern Ireland CVD process for making a hollow diamond tube
KR20070084426A (ko) * 2004-11-04 2007-08-24 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 집적 회로 장치, 집적 회로 본드와이어 커넥터 장치 및 그제조 방법, 집적 회로 리드프레임 장치 및 탄소 나노튜브기반의 상호접속부의 제조 방법
KR20080071187A (ko) * 2005-12-23 2008-08-01 아르끄마 프랑스 탄소 나노튜브의 합성 방법
KR20090000422A (ko) * 2007-06-28 2009-01-07 앰코 테크놀로지 코리아 주식회사 방식금속을 가지는 도전와이어, 스풀러, 와이어본더,리드프레임 및 리드프레임 고정장치

Also Published As

Publication number Publication date
KR20130025646A (ko) 2013-03-12
KR101829907B1 (ko) 2018-02-19
WO2013032175A4 (ko) 2013-06-13
WO2013032175A3 (ko) 2013-04-25

Similar Documents

Publication Publication Date Title
EP3632879A1 (en) Ceramic circuit board and module using same
JP2020031238A (ja) 半導体装置用ボンディングワイヤ
JP2002339097A (ja) 近表面をドープしたスズまたはスズ合金で被覆された金属製品
TW201336599A (zh) 銀-鈀合金表面鍍金屬薄膜之複合線材及其製造方法
JP6279170B1 (ja) 表面処理材およびその製造方法ならびに表面処理材を用いて形成した部品
CN102420204A (zh) 聚合物芯丝线
KR20150011826A (ko) 알루미늄 코팅된 구리 본딩 와이어 및 그 제조 방법
CN115362537A (zh) 半导体装置用接合线
CN108122877A (zh) 薄金铜合金线及其制造方法
CN104073676A (zh) 一种半导体用键合银合金丝及其制造方法
US20180076167A1 (en) Metallic ribbon for power module packaging
CN109332901A (zh) 陶瓷劈刀及其制作方法和应用
US11251153B2 (en) Noble metal-coated silver wire for ball bonding, and semiconductor device using noble metal-coated silver wire for ball bonding
JP6257592B2 (ja) アルミニウム被覆された銅ボンディングワイヤ、および、その製造方法
KR20190096964A (ko) 리드 프레임재 및 이의 제조 방법 및 반도체 패키지
KR20120137844A (ko) 그라핀 코팅층을 포함하는 절연 전선
US11373934B2 (en) Bonding wire for semiconductor device
US20130171405A1 (en) Particle enhanced composition for whisker mitigation
TWI283463B (en) Members for semiconductor device
WO2013032175A2 (ko) 탄소 동소체로 코팅된 선재를 포함하는 본딩 와이어
TW201633482A (zh) 用於接合應用的改良的經塗佈銅線
US20020038813A1 (en) Composite member comprising bonded different members and method for making the composite member
KR20130021660A (ko) 구리계 본딩 와이어 및 이를 포함하는 반도체 패키지
CN109390309A (zh) 一种表面有镀层的铜合金线及其制造方法
CN109637993A (zh) 表面有镀层的铜键合丝及其制造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12827806

Country of ref document: EP

Kind code of ref document: A2

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12827806

Country of ref document: EP

Kind code of ref document: A2