WO2013024128A1 - Arrangement comprising photocells - Google Patents

Arrangement comprising photocells Download PDF

Info

Publication number
WO2013024128A1
WO2013024128A1 PCT/EP2012/065979 EP2012065979W WO2013024128A1 WO 2013024128 A1 WO2013024128 A1 WO 2013024128A1 EP 2012065979 W EP2012065979 W EP 2012065979W WO 2013024128 A1 WO2013024128 A1 WO 2013024128A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
electrical
photocell
block
arrangement according
Prior art date
Application number
PCT/EP2012/065979
Other languages
German (de)
French (fr)
Inventor
Harry Hedler
Susanne Kornely
Meinrad Schienle
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Publication of WO2013024128A1 publication Critical patent/WO2013024128A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Definitions

  • the invention relates to an arrangement with a substrate with a photocell according to claim 1. Furthermore, the invention relates to a method for producing a device with a photocell according to claim 8.
  • various embodiments of photomultipliers are known. For example, from WO
  • the photomultiplier has an array of detector pixels, each detector pixel containing an array of detector cells.
  • Each detector cell includes a photodiode and a digital circuit coupled to the photodiode.
  • the digital circuit is designed to output a first digital value for an idle state and a second digital value for the detection of a photon by the photodiode.
  • the photocell is arranged on a silicon substrate. Furthermore, each photocell is associated with an electronic circuit for reading the signals.
  • the object of the invention is to provide an arrangement with a photocell and an electrical circuit, which is simple in construction and cost can be Herge ⁇ provides.
  • the object of the invention is achieved by the arrangement according to claim 1.
  • the object of the invention is to provide a cost-effective and simple method for producing an arrangement with a photocell and an electrical circuit. This object is achieved by the method according to claim 8. Further advantageous exporting ⁇ approximately embodiments of the invention are specified in the dependent claims.
  • the arrangement according to the invention has the advantage that a photocell with an electrical circuit in a simple and cost-effective manner can be made space-optimized.
  • the arrangement has a substrate which has a photocell on an upper side.
  • a via is provided, via which an electrically conductive connection between the photocell and a lower side of the substrate is produced.
  • a block with an electronic ⁇ African circuit is arranged, which performs a processing of the signal of the photocell.
  • the chosen arrangement a compact design can be achieved. Specifically, a short length of cable between the photocell and the electro ⁇ African block is er canal through the conductive via through the substrate.
  • a simply structured substrate with egg ner photocell can be used, wherein a further signal ⁇ processing is performed in a separate module.
  • the described method allows a simple and kos ⁇ -effective manufacture of a photomultiplier with an electronic circuit for processing the signal of the photocell.
  • electrical contacts are provided on the underside of the substrate, wherein the electrical ⁇ rule contacts with contacts of a further substrate are elekt ⁇ driven conductive contact.
  • a space-saving arrangement of the substrate with the photocell can be produced on a further substrate, for example a printed circuit board. Characterized a space-saving arrangement of the sub ⁇ strats can be allowed on the additional substrate in spite of the arrangement of the electrical block.
  • the via has two sections, wherein a first section, which extends from the top of the substrate a predetermined depth into the substrate, has a smaller diameter than the second section, which led from the bottom of the substrate to the first section is.
  • the required area on the upper side of the substrate, on which the photocells are arranged kept small and still achieved a low electrical resistance of the via.
  • the diameter of the first section are in the range from ⁇ 3-10 ym and the diameter of the second portion is in the range of 20 to 40 ym.
  • the electrical contacts of the underside of the substrate, which are connected to the further contacts of the further substrate are preferably in the form of ball contacts. In this way, a secure contact with low electrical resistance is possible.
  • an electrical circuit in particular a switch, is assigned to a photocell, wherein the read-out of the photocell can be influenced, in particular controlled, via the electrical circuit, in particular via the switch.
  • a switch for example, a transistor, in particular an NMOS transistor may be provided.
  • the block may be embodied, for example, as a CMOS-ASIC block.
  • CMOS-ASIC complementary metal-oxide-semiconductor
  • a reliable processing of the signal of the photocell can be made possible with a known technology.
  • a contact box provided which surrounds the at least fürmorie ⁇ tion and partially with an electrically conductive material of the via is electrically connected.
  • the contact surface may be applied to the top and / or the bottom prior to filling the via.
  • further line surfaces can be provided simultaneously with the contact surfaces, which are used for example for the electrical connection of the module or the photocell.
  • the plated-through hole is filled up with a warm liquid material, after which the liquid material changes into a solid state after a cooling process and represents the electrically conductive plated-through hole.
  • the substrate is at least partially constructed of silicon. In this way, a simple production of the photocells is made possible.
  • FIG. 1 shows a schematic side view of a
  • Figure 2 shows a partial schematic representation ei ⁇ ner plan view of the convex-assembly
  • FIG. 3 shows an arrangement with a substrate, an electrical component, wherein the sub-assembly strat on a further substrate angeord ⁇ net is;
  • FIG. 4 shows a schematic representation of a
  • FIGS. 5 to 13 show schematic representations of method sections for producing the substrate with the electrical component
  • Figure 14 is an evaluation circuit for the block.
  • FIG. 1 shows a schematic sectional view of a substrate 1 which has an active layer 2 with photocells on a top side.
  • Through-connections 3 are provided in the substrate 1, which realize an electrically conductive connection between an upper side of the substrate 1 and a lower side of the substrate 1.
  • a block 4 is arranged, which is electrically conductively connected to the plated-through holes 3.
  • contacts 5 in the form of contact balls are laterally offset on opposite sides of the module 4. Depending on the selected embodiment, it is possible to dispense with the contacts 5 or the contacts 5 can be formed in the form of a different geometry.
  • the contacts 5 are connected via not shown further electrical ⁇ cal lines with terminals of the module 4 and / or with at least one of the vias 3.
  • the photocells, not shown in Figure 1 are electrically connected via electrical lines at least one of the vias 3.
  • corresponding lines or line surfaces are provided on the upper side of the substrate 1, which are electrically connected to at least one of the plated-through holes 3.
  • the plated-through holes 3 are in the form of electrically conductive, for example perpendicular to the surface of the substrate
  • contact surfaces 6, 7 may be arranged on the upper side and / or on the underside of the substrate 1 for an improved electrically conductive connection.
  • the contact surfaces 6, 7 are made of an electrically conductive material and at least partially adjoin end pieces of the plated-through holes 3.
  • Preferably environmentally give the contact surfaces 6, 7 of the end pieces für Arimorie ⁇ stanchions 3 completely, for example in the form of a Ringflä ⁇ surface.
  • the module 4 has on a top side terminals 8 in the form of conductive contact surfaces which are connected to further associated terminals 9 of the substrate 1 or directly to the plated-through holes 3.
  • the module 4 may have electrical and / or electronic circuits, with which a processing of the signal of the photocells, in particular a digitization of the signal of the photocells, is performed and via the terminals, for example, to the contacts 5, forwarded.
  • the electrical and / or electronic circuit of the block 4 may be formed, for example, in the form of a CMOS-ASIC circuit.
  • the module 4 may also be formed in another semiconductor technology.
  • the plated-through holes 3 have two sections 10, 11 in the illustrated embodiment. From a first ⁇ cut 10 extends from the top of the substrate 1 to an egg ⁇ ner specified depth in the substrate 1. The second portion 11 extends from the underside of the substrate 1 to the first portion 10. The first and the second section 10
  • the diameter of the first portion 10 in the range of 3 to 10 ym and the diameter of the second portion 11 in the range of 20 to 40 yards.
  • the chosen embodiment saves 1 area on the upper side of the substrate and nevertheless a via is provided with a low electrical resistance.
  • the via can also have a constant diameter, which also need not have a diameter in the form of a circular disk.
  • the Englishjorierun- gen 3 comprise an electrically conductive material beispielswei ⁇ se SnAg (tin / silver) and are in direct contact with the first and second contact surfaces 6, 7.
  • the substrate is, for example, at least partly of Si ⁇ lizium prepared, in particular in the form of formed of a silicon layer.
  • the thickness of the substrate may be in the range of 100 ⁇ .
  • the arrangement according to FIG. 1 represents, for example, a silicon photomultiplier with avalanche photodiodes.
  • Figure 2 shows a schematic plan view of a Sectionaus ⁇ section of the surface of the substrate 1, wherein the fürkon- taktmaschineen 3 are shown.
  • the plated-through holes 3 are arranged offset from each other laterally, wherein the first diameter 12 of the first portion 10 in the form of a solid circular line and the second diameter 13 in the form of a dashed line in Figure 2 are shown.
  • FIG. 3 shows, in a further schematic representation, the arrangement of FIG. 1, which is arranged on a further substrate 14.
  • the contacts 5 are applied to third Victorflä ⁇ surfaces 15 of the further substrate 14 and electrically and mechanically connected to the third contact surfaces 15 °.
  • the further substrate 14 may for example comprise further electrical ⁇ -specific and / or electronic circuits for further processing of the signal of the photocells or be formed only in the form of a carrier with electrical lines via which the signal of the device is forwarded.
  • the further substrate 14 may also be formed as a carrier for a housing, with which the substrate 1 is covered from ⁇ .
  • signal lines 16 of the active layer 2, which are each connected to a through-connection 3, are shown on the upper side.
  • the signal lines 16 are in the illustrated embodiment with multiple Photozel ⁇ len in connection.
  • the individual photocells can preferably be activated via switches for reading out a signal to the signal line 16.
  • FIG. 4 shows an equivalent circuit diagram of a photocell 17 with a switch 18 in the form of a transistor.
  • the photocell 17 has a photodiode 19, which is formed for example in the form of an avalanche photodiode.
  • the photodiode 19 is connected in series with a resistor 20, which serves as an erosion resistor.
  • the photodiode 19 is connected to the positive supply voltage is applied with a supply line ⁇ Ver 21st
  • the resistor 20 is in turn connected to a ground line 22.
  • a control terminal 23 of the switch 18 is connected to a connecting line between the resistor 20 and the photodiode 19, a control terminal 23 of the switch 18 is connected.
  • a gate terminal of the transistor is connected to the connection line between the resistor 20 and the photodiode 19.
  • the switch 18 is disposed between ground and the signal line 16.
  • the supply voltage is applied in the reverse direction to the cathode of the photodiode 19.
  • the photocells work in Geiger mode, ie the supply voltage is a DC voltage, which is slightly higher than the breakdown voltage of the photodiode. If a photon hits the photodiode, an avalanche current is generated in the photodiode, which is only interrupted by a lowering of the bias voltage at the photodiode. The lowering of the bias voltage upon the arrival of a photon is achieved automatically by the resistor 20. The avalanche breakthrough process is very fast.
  • the control terminal 23 of the switch 18 is high-impedance and detects the falling between the Pho ⁇ todiode and the resistor bias and outputs a corresponding signal to the signal line 16.
  • the signal line 16 is conducted via the via 3 to the module 4, which detects and evaluates the incidence of a photon in the photocell as a function of the voltage signal on the signal line 16.
  • ground terminals for the switches 18 and for the Masselei ⁇ device 22 and the power supply for the supply line 21 are not shown in the figures shown.
  • plated-through holes 3 are used.
  • FIGS. 5 to 13 show various method sections for a method for producing an arrangement having a substrate 1 with photocells 17 and a module 4 according to FIG. 1.
  • FIG. 5 shows a substrate 1 with an active layer 2 with a multiplicity of photocells, switches, control lines 16 and the further lines with connections according to FIG.
  • an opening 30 is introduced, so that an upper side of the substrate 1 is exposed ⁇ .
  • About the opening 30 is in the upper side of a first hole 31, for example using an etching process, is introduced ⁇ .
  • the first hole 30 has a circular cross section with a first diameter and extends into the substrate 1 up to a predetermined depth perpendicular to the substrate surface.
  • FIG. 6 shows the substrate with the first hole 31. Subsequently, from the underside of the substrate 1 a second hole 32 introduced into the substrate 1, preferably etched.
  • the second hole 32 has a circular cross section with a second diameter, is arranged concentrically to the first hole 31 and led to the first hole 31 led.
  • the second diameter of the second hole 32 is larger than the first diameter of the first hole 31.
  • Figure 7 shows the substrate 1 with the second hole 32.
  • This Ver ⁇ drive stand is shown in FIG. 8
  • is brought to the top of the substrate 1 at ⁇ adjacent to the first hole 31 has a first contact surface 6 up.
  • the first contact surface 6 consists of a elekt ⁇ driven conductive material. This process status is shown in FIG.
  • a second contact surface 7 adjacent to the opening of the second hole 32 is applied to the underside of the substrate 1.
  • further conductor tracks 34 are applied to the underside, which are required for the subsequent electrical connection of the module 4 and the contacts 5. This process status is shown in FIG.
  • the block 4 is fixed to the underside of the substrate 1, wherein the connec ⁇ se of the block with associated terminals, that is electrically conductively connected to the further conductor track 34 and / or the second contact surface 7 of the substrate. 1
  • the more Lei ⁇ terbahn 34 is partially covered with a further insulating layer 36th
  • the block can ⁇ example, be attached to the underside of the substrate 1 by means of an electrically conductive polymer with the aid of a flip-chip bonding technique. This process status is shown in FIG. 11.
  • the holes 31, 32 are filled with an electrically conductive material 35.
  • a liquid material is filled in the holes 31, 32 and then cooled.
  • the cooled Materi ⁇ al represents an electrically conductive via 3.
  • solder material for example, SuAg can be used as the electrically conductive material.
  • the first and second contact surfaces 6, 7 are brought into contact with the electrically conductive material 35.
  • contacts 5 are applied to the underside of the substrate 1 and electrically conductively connected to the other conductor 34.
  • contacts 5 solder balls for example, can be used.
  • Figure 13 now shows an arrangement according to figure 1.
  • the substrate 1 is ⁇ example, a silicon substrate is used.
  • the substrate 1 can be used as a carrier for the attached module 4.
  • the substrate 1 may be fixed with egg ⁇ nem further substrate in the attachment of the contacts. 5
  • the substrate 1 may, for example, a thickness of 250 ym have ⁇ . This results in a short line length for the via 3 and thus a low line capacitance of, for example,> 5 pF. Thus, a fast temporal ⁇ ches response of the block 4 as an evaluation circuit for the photocells is possible. Furthermore, a symmetrical routing of the digital lines, ie the signal lines 16, a large uniformity of the signal regardless of the location of the Photozel ⁇ le achieved. In addition, the described arrangement allows the construction of a photodetector in 3D integration.
  • FIG. 14 shows a schematic representation of an electrical equivalent circuit diagram for the use of the photodiodes for detecting a digital time signal and an analog energy signal.
  • the signal line is passed to a ⁇ ers th input of the block 4 16, wherein the first input is connected to a discriminator 41 and a TDC circuit 42 and in this way detects a digital time signal for the impact of the photons and outputs via a first output 43.
  • the ground line 22 is connected to a second input 44 of the module 4, which determines an energy signal via an amplifier 45, a shaping circuit 46, an integrator circuit 47 and an ADC circuit 48 and outputs it via a second output 49.
  • the module may also have other and / or further evaluation circuits.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Abstract

The invention relates to an arrangement comprising a substrate that has at least one photocell on one face, comprising at least one electric line that is connected to the photocell, comprising an electrically conductive via from the upper face to a lower face of the substrate, said via being connected to the electric line, and comprising a component with at least one electric circuit. The component is fixed to the lower face of the substrate, and a terminal of the component is electrically connected to the via.

Description

Beschreibung description
Anordnung mit Photozellen Die Erfindung betrifft eine Anordnung mit einem Substrat mit einer Photozelle gemäß Anspruch 1. Weiterhin betrifft die Erfindung ein Verfahren zur Herstellung einer Anordnung mit einer Photozelle gemäß Anspruch 8. Im Stand der Technik sind verschiedene Ausführungsformen von Photomultipliern bekannt. Beispielsweise ist aus WO The invention relates to an arrangement with a substrate with a photocell according to claim 1. Furthermore, the invention relates to a method for producing a device with a photocell according to claim 8. In the prior art, various embodiments of photomultipliers are known. For example, from WO
2006/111883 A2 ein digitaler Silizium-Photomultiplier bekannt. Der Photomultiplier weist ein Array von Detektorpixeln auf, wobei jeder Detektorpixel ein Array von Detektorzellen enthält. Jede Detektorzelle beinhaltet eine Photodiode und eine digitale Schaltung, die mit der Photodiode gekoppelt ist. Die digitale Schaltung ist ausgebildet, um einen ersten digitalen Wert für einen Ruhezustand und einen zweiten digitalen Wert für den Nachweis eines Photons durch die Photodio- de auszugeben. 2006/111883 A2 a digital silicon photomultiplier known. The photomultiplier has an array of detector pixels, each detector pixel containing an array of detector cells. Each detector cell includes a photodiode and a digital circuit coupled to the photodiode. The digital circuit is designed to output a first digital value for an idle state and a second digital value for the detection of a photon by the photodiode.
Die Photozelle ist auf einem Siliziumsubstrat angeordnet. Weiterhin ist jeder Photozelle eine elektronische Schaltung zum Auslesen der Signale zugeordnet. The photocell is arranged on a silicon substrate. Furthermore, each photocell is associated with an electronic circuit for reading the signals.
Die Aufgabe der Erfindung besteht darin, eine Anordnung mit einer Photozelle und einer elektrischen Schaltung bereitzustellen, die einfach aufgebaut ist und kostengünstig herge¬ stellt werden kann. Die Aufgabe der Erfindung wird durch die Anordnung gemäß Patentanspruch 1 gelöst. The object of the invention is to provide an arrangement with a photocell and an electrical circuit, which is simple in construction and cost can be Herge ¬ provides. The object of the invention is achieved by the arrangement according to claim 1.
Weiterhin besteht die Aufgabe der Erfindung darin, ein kostengünstiges und einfaches Verfahren zur Herstellung einer Anordnung mit einer Photozelle und einer elektrischen Schal- tung bereitzustellen. Diese Aufgabe wird durch das Verfahren gemäß Patentanspruch 8 gelöst. Weitere vorteilhafte Ausfüh¬ rungsformen der Erfindung sind in den abhängigen Ansprüchen angegeben . Die erfindungsgemäße Anordnung weist den Vorteil auf, dass eine Photozelle mit einer elektrischen Schaltung auf einfache und kostengünstige Weise bauraumoptimiert hergestellt werden kann . Furthermore, the object of the invention is to provide a cost-effective and simple method for producing an arrangement with a photocell and an electrical circuit. This object is achieved by the method according to claim 8. Further advantageous exporting ¬ approximately embodiments of the invention are specified in the dependent claims. The arrangement according to the invention has the advantage that a photocell with an electrical circuit in a simple and cost-effective manner can be made space-optimized.
Dies wird dadurch erreicht, dass die Anordnung ein Substrat aufweist, das auf einer Oberseite eine Photozelle aufweist. Im Substrat ist eine Durchkontaktierung vorgesehen, über die eine elektrisch leitende Verbindung zwischen der Photozelle und einer Unterseite des Substrats hergestellt wird. Auf der Unterseite des Substrats ist ein Baustein mit einer elektro¬ nischen Schaltung angeordnet, die eine Verarbeitung des Signals der Photozelle durchführt. Durch die gewählte Anordnung kann ein kompakter Aufbau erreicht werden. Insbesondere wird durch die leitende Durchkontaktierung durch das Substrat eine kurze Leitungslänge zwischen der Photozelle und dem elektro¬ nischen Baustein ermöglichst. Zudem kann aufgrund der gewählten Ausführungsform ein einfach aufgebautes Substrat mit ei- ner Photozelle verwendet werden, wobei eine weitere Signal¬ verarbeitung in dem separaten Baustein durchgeführt wird. Somit ist eine aufwändige Integration der elektronischen Schaltungen in das Substrat selbst nicht erforderlich. Das beschriebene Verfahren ermöglicht eine einfache und kos¬ tengünstige Herstellung eines Photomultipliers mit einer elektronischen Schaltung zum Verarbeiten des Signals der Photozelle . In einer weiteren Ausführungsform sind auf der Unterseite des Substrats elektrische Kontakte vorgesehen, wobei die elektri¬ schen Kontakte mit Kontakten eines weiteren Substrats elekt¬ risch leitend in Kontakt stehen. Auf diese Weise kann eine raumsparende Anordnung des Substrats mit der Photozelle auf einem weiteren Substrat, beispielsweise einer Leiterplatte, hergestellt werden. Dadurch kann trotz der Anordnung des elektrischen Bausteins eine raumsparende Anordnung des Sub¬ strats auf dem weiteren Substrat ermöglicht werden. In einer weiteren Ausführungsform weist die Durchkontaktierung zwei Abschnitte auf, wobei ein erster Abschnitt, der von der Oberseite des Substrats eine festgelegte Tiefe in das Substrat reicht, einen kleineren Durchmesser als der zweite Abschnitt aufweist, der von der Unterseite des Substrats bis zum ersten Abschnitt geführt ist. Auf diese Weise wird die benötigte Fläche auf der Oberseite des Substrats, auf der die Photozellen angeordnet sind, klein gehalten und trotzdem ein niedriger elektrischer Widerstand der Durchkontaktierung erreicht. Beispielsweise liegen die Durchmesser des ersten Ab¬ schnitts im Bereich von 3 bis 10 ym und die Durchmesser des zweiten Abschnitts im Bereich von 20 bis 40 ym. Vorzugsweise sind die elektrischen Kontakte der Unterseite des Substrats, die mit den weiteren Kontakten des weiteren Substrats verbunden sind, in Form von Kugelkontakten ausgebildet. Auf diese Weise wird eine sichere Kontaktierung mit geringem elektrischem Widerstand ermöglicht. This is achieved in that the arrangement has a substrate which has a photocell on an upper side. In the substrate, a via is provided, via which an electrically conductive connection between the photocell and a lower side of the substrate is produced. On the underside of the substrate, a block with an electronic ¬ African circuit is arranged, which performs a processing of the signal of the photocell. The chosen arrangement, a compact design can be achieved. Specifically, a short length of cable between the photocell and the electro ¬ African block is ermöglichst through the conductive via through the substrate. In addition, due to the selected embodiment, a simply structured substrate with egg ner photocell can be used, wherein a further signal ¬ processing is performed in a separate module. Thus, a complex integration of the electronic circuits in the substrate itself is not required. The described method allows a simple and kos ¬-effective manufacture of a photomultiplier with an electronic circuit for processing the signal of the photocell. In another embodiment, electrical contacts are provided on the underside of the substrate, wherein the electrical ¬ rule contacts with contacts of a further substrate are elekt ¬ driven conductive contact. In this way, a space-saving arrangement of the substrate with the photocell can be produced on a further substrate, for example a printed circuit board. Characterized a space-saving arrangement of the sub ¬ strats can be allowed on the additional substrate in spite of the arrangement of the electrical block. In another embodiment, the via has two sections, wherein a first section, which extends from the top of the substrate a predetermined depth into the substrate, has a smaller diameter than the second section, which led from the bottom of the substrate to the first section is. In this way, the required area on the upper side of the substrate, on which the photocells are arranged, kept small and still achieved a low electrical resistance of the via. For example, the diameter of the first section are in the range from ¬ 3-10 ym and the diameter of the second portion is in the range of 20 to 40 ym. The electrical contacts of the underside of the substrate, which are connected to the further contacts of the further substrate, are preferably in the form of ball contacts. In this way, a secure contact with low electrical resistance is possible.
In einer weiteren Ausführungsform ist eine elektrische Schaltung, insbesondere ein Schalter einer Photozelle zugeordnet, wobei über die elektrische Schaltung, insbesondere über den Schalter, das Auslesen der Photozelle beeinflusst, insbeson- dere gesteuert werden kann. Als Schalter kann beispielsweise ein Transistor, insbesondere ein NMOS-Transistor, vorgesehen sein . In a further embodiment, an electrical circuit, in particular a switch, is assigned to a photocell, wherein the read-out of the photocell can be influenced, in particular controlled, via the electrical circuit, in particular via the switch. As a switch, for example, a transistor, in particular an NMOS transistor may be provided.
Abhängig von der gewählten Ausführungsform kann der Baustein beispielsweise als CMOS-ASIC-Baustein ausgeführt sein. Auf diese Weise kann eine zuverlässige Verarbeitung des Signals der Photozelle mit einer bekannten Technologie ermöglicht werden . In einer weiteren Ausführungsform ist im Bereich der Durchkontaktierung auf der Oberseite und/oder der Unterseite des Substrats ein Kontaktfeld vorgesehen, das die Durchkontaktie¬ rung wenigstens teilweise umgibt und mit einem elektrisch leitenden Material der Durchkontaktierung elektrisch leitend verbunden ist. Durch das Vorsehen eines Kontaktfelds kann ei¬ ne sichere und zuverlässige elektrisch leitende Verbindung mit der Durchkontaktierung mit einem geringen Ohmschen Wider- stand hergestellt werden. Depending on the selected embodiment, the block may be embodied, for example, as a CMOS-ASIC block. In this way, a reliable processing of the signal of the photocell can be made possible with a known technology. In another embodiment, in the region of the via on the top and / or bottom of the substrate is a contact box provided which surrounds the at least Durchkontaktie ¬ tion and partially with an electrically conductive material of the via is electrically connected. By providing a contact pad ei ¬ ne safe and reliable electrically conductive connection to the via with a low Ohms resistance can be made.
Abhängig von der gewählten Ausführungsform kann die Kontaktfläche auf der Oberseite und/oder auf der Unterseite vor dem Auffüllen der Durchkontaktierung aufgebracht werden. Insbe- sondere können gleichzeitig mit den Kontaktflächen weitere Leitungsflächen vorgesehen werden, die beispielsweise zum elektrischen Anschließen des Bausteins oder der Photozelle verwendet werden. In einer weiteren Ausführungsform wird die Durchkontaktierung mit einem warmen flüssigen Material aufge- füllt, wobei nach einem Abkühlvorgang das flüssige Material in einen festen Zustand übergeht und die elektrisch leitende Durchkontaktierung darstellt. Depending on the chosen embodiment, the contact surface may be applied to the top and / or the bottom prior to filling the via. In particular, further line surfaces can be provided simultaneously with the contact surfaces, which are used for example for the electrical connection of the module or the photocell. In a further embodiment, the plated-through hole is filled up with a warm liquid material, after which the liquid material changes into a solid state after a cooling process and represents the electrically conductive plated-through hole.
In einer weiteren Ausführungsform ist das Substrat wenigstens teilweise aus Silizium aufgebaut. Auf diese Weise wird eine einfache Herstellung der Photozellen ermöglicht. In a further embodiment, the substrate is at least partially constructed of silicon. In this way, a simple production of the photocells is made possible.
Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung sowie die Art und Weise, wie diese erreicht werden, werden klarer und deutlicher verständlich im Zusammenhang mit der folgenden Beschreibung der Ausführungsbeispiele, die im Zusammenhang mit den Zeichnungen näher erläutert werden. The above-described characteristics, features, and advantages of this invention, as well as the manner in which they are achieved, will become clearer and more clearly understood in connection with the following description of the embodiments, which will be described in detail in conjunction with the drawings.
Figur 1 zeigt eine schematische Seitenansicht eines FIG. 1 shows a schematic side view of a
Substrats mit einem Baustein;  Substrate with a building block;
Figur 2 zeigt eine schematische Teildarstellung ei¬ ner Draufsicht auf die Durchkontaktierun- gen; Figure 2 shows a partial schematic representation ei ¬ ner plan view of the Durchkontaktierun- gene;
Figur 3 zeigt eine Anordnung mit einem Substrat, einem elektrischem Baustein, wobei das Sub- strat auf einem weiteren Substrat angeord¬ net ist; FIG. 3 shows an arrangement with a substrate, an electrical component, wherein the sub-assembly strat on a further substrate angeord ¬ net is;
Figur 4 zeigt eine schematische Darstellung eines FIG. 4 shows a schematic representation of a
Ersatzschaltbilds einer Photozelle mit Equivalent circuit diagram of a photocell with
Schalter; Switch;
Figuren 5 bis 13 zeigen schematische Darstellungen von Verfahrensabschnitten zum Herstellen des Sub- strats mit dem elektrischen Baustein; und FIGS. 5 to 13 show schematic representations of method sections for producing the substrate with the electrical component; and
Figur 14 eine Auswerteschaltung für den Baustein. Figure 14 is an evaluation circuit for the block.
Figur 1 zeigt in einer schematischen Schnittdarstellung ein Substrat 1, das auf einer Oberseite eine aktive Schicht 2 mit Photozellen aufweist. Im Substrat 1 sind Durchkontaktierungen 3 vorgesehen, die eine elektrisch leitende Verbindung zwischen einer Oberseite des Substrats 1 und einer Unterseite des Substrats 1 realisieren. Auf der Unterseite des Substrats 1 ist ein Baustein 4 angeordnet, der elektrisch leitend mit den Durchkontaktierungen 3 verbunden ist. Weiterhin sind auf der Unterseite seitlich versetzt an gegenüberliegenden Seiten zum Baustein 4 Kontakte 5 in Form von Kontaktkugeln angeordnet. Abhängig von der gewählten Ausführungsform kann auf die Kontakte 5 verzichtet werden oder die Kontakte 5 können in Form einer anderen Geometrie ausgebildet werden. FIG. 1 shows a schematic sectional view of a substrate 1 which has an active layer 2 with photocells on a top side. Through-connections 3 are provided in the substrate 1, which realize an electrically conductive connection between an upper side of the substrate 1 and a lower side of the substrate 1. On the underside of the substrate 1, a block 4 is arranged, which is electrically conductively connected to the plated-through holes 3. Furthermore, contacts 5 in the form of contact balls are laterally offset on opposite sides of the module 4. Depending on the selected embodiment, it is possible to dispense with the contacts 5 or the contacts 5 can be formed in the form of a different geometry.
Die Kontakte 5 sind über nicht dargestellte weitere elektri¬ sche Leitungen mit Anschlüssen des Bausteins 4 und/oder mit wenigstens einem der Durchkontaktierungen 3 verbunden. Die in Figur 1 nicht dargestellten Photozellen sind über elektrische Leitungen wenigstens mit einem der Durchkontaktierungen 3 elektrisch leitend verbunden. Zum elektrischen Anschließen der Photozellen sind entsprechende Leitungen oder Leitungs- flächen auf der Oberseite des Substrats 1 vorgesehen, die mit wenigstens einer der Durchkontaktierungen 3 elektrisch verbunden sind. Die Durchkontaktierungen 3 sind in Form von elektrisch leitenden, beispielsweise senkrecht zur Oberfläche des SubstratsThe contacts 5 are connected via not shown further electrical ¬ cal lines with terminals of the module 4 and / or with at least one of the vias 3. The photocells, not shown in Figure 1 are electrically connected via electrical lines at least one of the vias 3. For electrical connection of the photocells corresponding lines or line surfaces are provided on the upper side of the substrate 1, which are electrically connected to at least one of the plated-through holes 3. The plated-through holes 3 are in the form of electrically conductive, for example perpendicular to the surface of the substrate
I ausgebildeten Leitungskanälen ausgebildet. Abhängig von der gewählten Ausführungsform können für eine verbesserte elekt- risch leitende Verbindung auf der Oberseite und/oder auf der Unterseite des Substrats 1 Kontaktflächen 6, 7 angeordnet sein. Die Kontaktflächen 6, 7 sind aus einem elektrisch leitenden Material hergestellt und grenzen wenigstens teilweise an Endstücke der Durchkontaktierungen 3 an. Vorzugsweise um- geben die Kontaktflächen 6, 7 Endstücke der Durchkontaktie¬ rungen 3 vollständig, beispielsweise in Form einer Ringflä¬ che. Der Baustein 4 weist auf einer Oberseite Anschlüsse 8 in Form von leitenden Kontaktflächen auf, die mit weiteren zugeordneten Anschlüssen 9 des Substrats 1 oder direkt mit den Durchkontaktierungen 3 verbunden sind. Der Baustein 4 kann elektrische und/oder elektronische Schaltungen aufweisen, mit denen eine Verarbeitung des Signals der Photozellen, insbesondere eine Digitalisierung des Signals der Photozellen, durchgeführt wird und über die Anschlüsse, beispielsweise an die Kontakte 5, weitergeleitet wird. Die elektrische und/oder elektronische Schaltung des Bausteins 4 kann beispielsweise in Form einer CMOS-ASIC Schaltung ausgebildet sein. Abhängig von der verwendeten Ausführungsform kann der Baustein 4 auch in einer anderen Halbleitertechnologie ausgebildet sein. I formed trained trunking. Depending on the selected embodiment, contact surfaces 6, 7 may be arranged on the upper side and / or on the underside of the substrate 1 for an improved electrically conductive connection. The contact surfaces 6, 7 are made of an electrically conductive material and at least partially adjoin end pieces of the plated-through holes 3. Preferably environmentally give the contact surfaces 6, 7 of the end pieces Durchkontaktie ¬ stanchions 3 completely, for example in the form of a Ringflä ¬ surface. The module 4 has on a top side terminals 8 in the form of conductive contact surfaces which are connected to further associated terminals 9 of the substrate 1 or directly to the plated-through holes 3. The module 4 may have electrical and / or electronic circuits, with which a processing of the signal of the photocells, in particular a digitization of the signal of the photocells, is performed and via the terminals, for example, to the contacts 5, forwarded. The electrical and / or electronic circuit of the block 4 may be formed, for example, in the form of a CMOS-ASIC circuit. Depending on the embodiment used, the module 4 may also be formed in another semiconductor technology.
Die Durchkontaktierungen 3 weisen in dem dargestellten Ausführungsbeispiel zwei Abschnitte 10, 11 auf. Ein erster Ab¬ schnitt 10 geht von der Oberseite des Substrats 1 bis zu ei¬ ner festgelegten Tiefe in das Substrat 1. Der zweite Ab- schnitt 11 reicht von der Unterseite des Substrats 1 bis zum ersten Abschnitt 10. Der erste und der zweite Abschnitt 10,The plated-through holes 3 have two sections 10, 11 in the illustrated embodiment. From a first ¬ cut 10 extends from the top of the substrate 1 to an egg ¬ ner specified depth in the substrate 1. The second portion 11 extends from the underside of the substrate 1 to the first portion 10. The first and the second section 10
II weisen jeweils einen kreisförmigen Durchmesser auf, wobei der Durchmesser des zweiten Abschnitts 11 größer ist als der Durchmesser des ersten Abschnitts 10. Beispielsweise ist der Durchmesser des ersten Abschnitts 10 im Bereich von 3 bis 10 ym und der Durchmesser des zweiten Abschnitts 11 im Bereich von 20 bis 40 ym. Durch die gewählte Ausführungsform wird auf der Oberseite des Substrats 1 Fläche eingespart und trotzdem wird eine Durchkontaktierung mit einem geringen elektrischen Widerstand bereitgestellt. Abhängig von der gewählten Ausführungsform kann die Durchkontaktierung auch einen konstanten Durchmesser aufweisen, der zudem nicht einen Durchmesser in Form einer Kreisscheibe besitzen muss. Die Durchkontaktierun- gen 3 weisen eine elektrisch leitendes Material beispielswei¬ se SnAg (Zinn/Silber) auf und stehen direkt in Kontakt mit den ersten und zweiten Kontaktflächen 6, 7. Das Substrat ist beispielsweise wenigstens teilweise aus Si¬ lizium hergestellt, insbesondere in Form einer Siliziumschicht ausgebildet. Die Dicke des Substrats kann im Bereich von 100 μιη liegen. Die Anordnung gemäß Figur 1 stellt beispielsweise einen Silizium-Photomultiplier mit Avalanche- Photodioden dar. Each have a circular diameter, wherein the diameter of the second portion 11 is greater than the diameter of the first portion 10. For example, the diameter of the first portion 10 in the range of 3 to 10 ym and the diameter of the second portion 11 in the range of 20 to 40 yards. The chosen embodiment saves 1 area on the upper side of the substrate and nevertheless a via is provided with a low electrical resistance. Depending on the selected embodiment, the via can also have a constant diameter, which also need not have a diameter in the form of a circular disk. The Durchkontaktierun- gen 3 comprise an electrically conductive material beispielswei ¬ se SnAg (tin / silver) and are in direct contact with the first and second contact surfaces 6, 7. The substrate is, for example, at least partly of Si ¬ lizium prepared, in particular in the form of formed of a silicon layer. The thickness of the substrate may be in the range of 100 μιη. The arrangement according to FIG. 1 represents, for example, a silicon photomultiplier with avalanche photodiodes.
Figur 2 zeigt eine schematische Draufsicht auf einen Teilaus¬ schnitt der Oberfläche des Substrats 1, wobei die Durchkon- taktierungen 3 dargestellt sind. Die Durchkontaktierungen 3 sind seitlich versetzt zueinander angeordnet, wobei der erste Durchmesser 12 des ersten Abschnitts 10 in Form einer durchgezogenen Kreislinie und der zweite Durchmesser 13 in Form einer gestrichelten Linie in der Figur 2 dargestellt sind. Figur 3 zeigt in einer weiteren schematischen Darstellung die Anordnung der Figur 1, die auf einem weiteren Substrat 14 angeordnet ist. Dazu sind die Kontakte 5 auf dritte Kontaktflä¬ chen 15 des weiteren Substrats 14 aufgebracht und elektrisch und mechanisch mit den dritten Kontaktflächen 15 verbunden. Figure 2 shows a schematic plan view of a Teilaus ¬ section of the surface of the substrate 1, wherein the Durchkon- taktierungen 3 are shown. The plated-through holes 3 are arranged offset from each other laterally, wherein the first diameter 12 of the first portion 10 in the form of a solid circular line and the second diameter 13 in the form of a dashed line in Figure 2 are shown. FIG. 3 shows, in a further schematic representation, the arrangement of FIG. 1, which is arranged on a further substrate 14. For this, the contacts 5 are applied to third Kontaktflä ¬ surfaces 15 of the further substrate 14 and electrically and mechanically connected to the third contact surfaces 15 °.
Das weitere Substrat 14 kann beispielsweise weitere elektri¬ sche und/oder elektronische Schaltungen zur weiteren Verarbeitungen des Signals der Photozellen aufweisen oder auch nur in Form eines Trägers mit elektrischen Leitungen ausgebildet sein, über die das Signal des Bausteins weitergeleitet wird. Beispielsweise kann das weitere Substrat 14 auch als Träger für ein Gehäuse ausgebildet sein, mit dem das Substrat 1 ab¬ gedeckt wird. In Figur 3 sind auf der Oberseite Signalleitungen 16 der aktiven Schicht 2 dargestellt, die jeweils mit einer Durchkon- taktierung 3 verbunden sind. Die Signalleitungen 16 stehen in dem dargestellten Ausführungsbeispiel mit mehreren Photozel¬ len in Verbindung. Die einzelnen Photozellen können jedoch vorzugsweise über Schalter zum Auslesen eines Signals an die Signalleitung 16 aktiviert werden. Figur 4 zeigt ein Ersatzschaltbild einer Photozelle 17 mit einem Schalter 18 in Form eines Transistors. Die Photozelle 17 weist eine Photodiode 19 auf, die beispielsweise in Form einer Lawinenphotodiode ausgebildet ist. Die Photodiode 19 ist in Serie geschaltet mit einem Widerstand 20, der als Löschwiderstand dient. Die Photodiode 19 steht mit einer Ver¬ sorgungsleitung 21 in Verbindung, an der eine positive Versorgungsspannung angelegt ist. Der Widerstand 20 ist wiederum an eine Masseleitung 22 angeschlossen. An eine Verbindungsleitung zwischen dem Widerstand 20 und der Photodiode 19 ist ein Steueranschluss 23 des Schalters 18 angeschlossen. Im dargestellten Beispiel ist ein Gate-Anschluss des Transistors mit der Verbindungsleitung zwischen dem Widerstand 20 und der Photodiode 19 angeschlossen. Der Schalter 18 ist zwischen Masse und der Signalleitung 16 angeordnet. Die Versorgungs- Spannung ist in Sperrrichtung an die Kathode der Photodiode 19 angelegt. Die Photozellen arbeiten im Geigermodus, d.h. die Versorgungsspannung ist eine Gleichspannung, die etwas höher ist als die Durchbruchsspannung der Photodiode. Trifft ein Photon auf die Photodiode, so wird ein Lawinenstrom in der Photodiode erzeugt, der erst durch ein Absenken der Vorspannung an der Photodiode abgebrochen wird. Das Absenken der Vorspannung bei Eintreffen eines Photons wird automatisch durch den Widerstand 20 erreicht. Der Vorgang des Lawinen- durchbruchs erfolgt sehr schnell. Der Steueranschluss 23 des Schalters 18 ist hochohmig und erfasst die zwischen der Pho¬ todiode und dem Widerstand abfallende Vorspannung und gibt ein entsprechendes Signal an die Signalleitung 16. Abhängig von der gewählten Ausführungsform ist eine Vielzahl von Schaltern 18 von Photozellen 17 an die Signalleitung 16 angeschlossen. Die Signalleitung 16 wird über die Durchkontaktie- rung 3 zum Baustein 4 geleitet, der abhängig vom Spannungssignal auf der Signalleitung 16 den Einfall eines Photons in die Photozelle erfasst und auswertet. The further substrate 14 may for example comprise further electrical ¬-specific and / or electronic circuits for further processing of the signal of the photocells or be formed only in the form of a carrier with electrical lines via which the signal of the device is forwarded. For example, the further substrate 14 may also be formed as a carrier for a housing, with which the substrate 1 is covered from ¬ . In FIG. 3, signal lines 16 of the active layer 2, which are each connected to a through-connection 3, are shown on the upper side. The signal lines 16 are in the illustrated embodiment with multiple Photozel ¬ len in connection. However, the individual photocells can preferably be activated via switches for reading out a signal to the signal line 16. FIG. 4 shows an equivalent circuit diagram of a photocell 17 with a switch 18 in the form of a transistor. The photocell 17 has a photodiode 19, which is formed for example in the form of an avalanche photodiode. The photodiode 19 is connected in series with a resistor 20, which serves as an erosion resistor. The photodiode 19 is connected to the positive supply voltage is applied with a supply line ¬ Ver 21st The resistor 20 is in turn connected to a ground line 22. To a connecting line between the resistor 20 and the photodiode 19, a control terminal 23 of the switch 18 is connected. In the illustrated example, a gate terminal of the transistor is connected to the connection line between the resistor 20 and the photodiode 19. The switch 18 is disposed between ground and the signal line 16. The supply voltage is applied in the reverse direction to the cathode of the photodiode 19. The photocells work in Geiger mode, ie the supply voltage is a DC voltage, which is slightly higher than the breakdown voltage of the photodiode. If a photon hits the photodiode, an avalanche current is generated in the photodiode, which is only interrupted by a lowering of the bias voltage at the photodiode. The lowering of the bias voltage upon the arrival of a photon is achieved automatically by the resistor 20. The avalanche breakthrough process is very fast. The control terminal 23 of the switch 18 is high-impedance and detects the falling between the Pho ¬ todiode and the resistor bias and outputs a corresponding signal to the signal line 16. Depending on the selected embodiment is a variety of Switches 18 of photocells 17 connected to the signal line 16. The signal line 16 is conducted via the via 3 to the module 4, which detects and evaluates the incidence of a photon in the photocell as a function of the voltage signal on the signal line 16.
Die Masseanschlüsse für die Schalter 18 und für die Masselei¬ tung 22 und die Spannungsversorgung für die Versorgungsleitung 21 sind in den dargestellten Figuren nicht dargestellt. Dazu werden beispielsweise Durchkontaktierungen 3 verwendet. The ground terminals for the switches 18 and for the Masselei ¬ device 22 and the power supply for the supply line 21 are not shown in the figures shown. For this purpose, for example, plated-through holes 3 are used.
Die Figuren 5 bis 13 zeigen verschiedene Verfahrensabschnitte für ein Verfahren zur Herstellung einer Anordnung mit einem Substrat 1 mit Photozellen 17 und einem Baustein 4 gemäß Fi- gur 1. FIGS. 5 to 13 show various method sections for a method for producing an arrangement having a substrate 1 with photocells 17 and a module 4 according to FIG. 1.
In Figur 5 wird ein Substrat 1 mit einer aktiven Schicht 2 mit einer Vielzahl von Photozellen, Schaltern, Steuerleitungen 16 und den weiteren Leitungen mit Anschlüssen gemäß Figur 4 bereitgestellt. In der aktiven Schicht 2 wird eine Öffnung 30 eingebracht, so dass eine Oberseite des Substrats 1 frei¬ liegt. Über die Öffnung 30 wird in die Oberseite ein erstes Loch 31, beispielsweise mit Hilfe eines Ätzvorgangs, einge¬ bracht. Das erste Loch 30 weist einen kreisförmigen Quer- schnitt mit einem ersten Durchmesser auf und erstreckt sich bis zu einer festgelegten Tiefe senkrecht zur Substratoberfläche in das Substrat 1. Figur 6 zeigt das Substrat mit dem ersten Loch 31. Anschließend wird von der Unterseite des Substrats 1 her ein zweites Loch 32 in das Substrat 1 eingebracht, vorzugsweise geätzt. Das zweite Loch 32 weist einen kreisförmigen Querschnitt mit einem zweiten Durchmesser auf, ist konzentrisch zum ersten Loch 31 angeordnet und bis zum ersten Loch 31 ge- führt. Der zweite Durchmesser des zweiten Lochs 32 ist größer als der erste Durchmesser des ersten Lochs 31. Figur 7 zeigt das Substrat 1 mit dem zweiten Loch 32. Anschließend werden die Seitenwände des ersten und des zweiten Lochs 31, 32 mit einer elektrischen Isolationsschicht 33 bedeckt. Dieser Ver¬ fahrensstand ist in Figur 8 dargestellt. In einem folgenden Verfahrensschritt wird auf die Oberseite des Substrats 1 an¬ grenzend an das erste Loch 31 eine erste Kontaktfläche 6 auf- gebracht. Die erste Kontaktfläche 6 besteht aus einem elekt¬ risch leitenden Material. Dieser Verfahrensstand ist in Figur 9 dargestellt. FIG. 5 shows a substrate 1 with an active layer 2 with a multiplicity of photocells, switches, control lines 16 and the further lines with connections according to FIG. In the active layer 2, an opening 30 is introduced, so that an upper side of the substrate 1 is exposed ¬ . About the opening 30 is in the upper side of a first hole 31, for example using an etching process, is introduced ¬. The first hole 30 has a circular cross section with a first diameter and extends into the substrate 1 up to a predetermined depth perpendicular to the substrate surface. FIG. 6 shows the substrate with the first hole 31. Subsequently, from the underside of the substrate 1 a second hole 32 introduced into the substrate 1, preferably etched. The second hole 32 has a circular cross section with a second diameter, is arranged concentrically to the first hole 31 and led to the first hole 31 led. The second diameter of the second hole 32 is larger than the first diameter of the first hole 31. Figure 7 shows the substrate 1 with the second hole 32. Subsequently, the side walls of the first and second holes 31, 32 with an electrical insulation layer 33 covered. This Ver ¬ drive stand is shown in FIG. 8 In a following process step, is brought to the top of the substrate 1 at ¬ adjacent to the first hole 31 has a first contact surface 6 up. The first contact surface 6 consists of a elekt ¬ driven conductive material. This process status is shown in FIG.
In einem weiteren Verfahrensschritt wird auf die Unterseite des Substrats 1 eine zweite Kontaktfläche 7 angrenzend an die Öffnung des zweiten Lochs 32 aufgebracht. Zudem werden auf die Unterseite weitere Leiterbahnen 34 aufgebracht, die zur späteren elektrischen Verbindung des Bausteins 4 und der Kontakte 5 benötigt werden. Dieser Verfahrensstand ist in Figur 10 dargestellt. In a further method step, a second contact surface 7 adjacent to the opening of the second hole 32 is applied to the underside of the substrate 1. In addition, further conductor tracks 34 are applied to the underside, which are required for the subsequent electrical connection of the module 4 and the contacts 5. This process status is shown in FIG.
Bei einem weiteren Verfahrensschritt wird der Baustein 4 an die Unterseite des Substrats 1 befestigt, wobei die Anschlüs¬ se des Bausteins mit zugeordneten Anschlüssen, d. h. mit der weiteren Leiterbahn 34 und/oder der zweiten Kontaktfläche 7 des Substrats 1 elektrisch leitend verbunden werden. Zudem wird mit einer weiteren Isolationsschicht 36 die weitere Lei¬ terbahn 34 teilweise abgedeckt. Der Baustein kann beispiels¬ weise mit Hilfe eines elektrisch leitenden Polymers mit Hilfe einer Flip-Chip-Bondtechnik an der Unterseite des Substrats 1 befestigt werden. Dieser Verfahrensstand ist in Figur 11 dar¬ gestellt. In a further method step, the block 4 is fixed to the underside of the substrate 1, wherein the connec ¬ se of the block with associated terminals, that is electrically conductively connected to the further conductor track 34 and / or the second contact surface 7 of the substrate. 1 In addition, the more Lei ¬ terbahn 34 is partially covered with a further insulating layer 36th The block can ¬ example, be attached to the underside of the substrate 1 by means of an electrically conductive polymer with the aid of a flip-chip bonding technique. This process status is shown in FIG. 11.
In einem folgenden Verfahrensschritt werden die Löcher 31, 32 mit einem elektrisch leitenden Material 35 aufgefüllt. Bei¬ spielsweise wird ein flüssiges Material in die Löcher 31, 32 eingefüllt und anschließend abgekühlt. Das abgekühlte Materi¬ al stellt eine elektrisch leitende Durchkontaktierung 3 dar. Als elektrisch leitendes Material kann beispielsweise Lotma- terial beispielsweise SuAg verwendet werden. Beim Auffüllen werden die ersten und zweiten Kontaktflächen 6, 7 mit dem elektrisch leitenden Material 35 in Kontakt gebracht. Dieser Verfahrensstand ist in Figur 12 dargestellt. In einem weite- ren Verfahrensschritt werden Kontakte 5 auf die Unterseite des Substrats 1 aufgebracht und mit der weiteren Leiterbahn 34 elektrisch leitend verbunden. Als Kontakte 5 können beispielsweise Lötkugeln verwendet werden. Figur 13 zeigt nun eine Anordnung gemäß Figur 1. Als Substrat 1 wird beispiels¬ weise ein Siliziumsubstrat verwendet. In a subsequent method step, the holes 31, 32 are filled with an electrically conductive material 35. In ¬ example, a liquid material is filled in the holes 31, 32 and then cooled. The cooled Materi ¬ al represents an electrically conductive via 3. For example, solder material, for example, SuAg can be used as the electrically conductive material. During filling, the first and second contact surfaces 6, 7 are brought into contact with the electrically conductive material 35. This process status is shown in FIG. In a further Ren process step, contacts 5 are applied to the underside of the substrate 1 and electrically conductively connected to the other conductor 34. As contacts 5 solder balls, for example, can be used. Figure 13 now shows an arrangement according to figure 1. As the substrate 1 is ¬ example, a silicon substrate is used.
Mit Hilfe der dargestellten Anordnung kann das Substrat 1 als Träger für den befestigten Baustein 4 verwendet werden. Zudem kann bei der Anbringung der Kontakte 5 das Substrat 1 mit ei¬ nem weiteren Substrat befestigt werden. With the aid of the illustrated arrangement, the substrate 1 can be used as a carrier for the attached module 4. In addition, the substrate 1 may be fixed with egg ¬ nem further substrate in the attachment of the contacts. 5
Das Substrat 1 kann beispielsweise eine Dicke von 250 ym auf¬ weisen. Damit ergibt sich eine kurze Leitungslänge für die Durchkontaktierung 3 und damit eine geringe Leitungskapazität von beispielsweise > 5 pF. Somit wird ein schnelles zeitli¬ ches Ansprechen des Bausteins 4 als Auswerteschaltung für die Photozellen ermöglicht. Weiterhin wird durch eine symmetrische Leitungsführung der digitalen Leitungen, d.h. der Signalleitungen 16, eine große Uniformität des Signals unabhängig von der Lage der Photozel¬ le erreicht. Zudem ermöglicht die beschriebene Anordnung den Aufbau eines Photodetektors in 3D-Integration . Somit ist eine matrixartige Aneinanderreihung von Anordnungen gemäß Figur 1 zur Erstellung großflächiger Empfänger ohne merkliche Informationsverluste möglich, da die Spalte zwischen den einzelnen Anordnungen auf ein Minimum reduziert werden können, beispielsweise kleiner 50 ym. Weiterhin kommt der Aufbau ohne Zwischenträger aus, wodurch sowohl Systemkosten eingespart werden als auch die Leistung durch kurze elektrische Leitungen nicht beeinträchtigt wird. The substrate 1 may, for example, a thickness of 250 ym have ¬. This results in a short line length for the via 3 and thus a low line capacitance of, for example,> 5 pF. Thus, a fast temporal ¬ ches response of the block 4 as an evaluation circuit for the photocells is possible. Furthermore, a symmetrical routing of the digital lines, ie the signal lines 16, a large uniformity of the signal regardless of the location of the Photozel ¬ le achieved. In addition, the described arrangement allows the construction of a photodetector in 3D integration. Thus, a matrix-like arrangement of arrangements according to Figure 1 for the creation of large-area receiver without noticeable information losses is possible because the gaps between the individual arrangements can be reduced to a minimum, for example less than 50 ym. Furthermore, the structure comes without intermediate carrier, which both system costs can be saved and the performance is not affected by short electrical lines.
Figur 14 zeigt in einer schematischen Darstellung ein elekt- risches Ersatzschaltbild für die Verwendung der Photodioden zur Erfassung eines digitalen Zeitsignals und eines analogen Energiesignals. Dazu wird die Signalleitung 16 an einen ers¬ ten Eingang des Bausteins 4 geleitet, wobei der erste Eingang mit einem Diskriminator 41 und einer TDC-Schaltung 42 verbunden ist und auf diese Weise ein digitales Zeitsignal für das Auftreffen der Photonen erfasst und über einen ersten Ausgang 43 ausgibt. Weiterhin ist die Masseleitung 22 an einen zwei- ten Eingang 44 des Bausteins 4 angeschlossen, der über einen Verstärker 45, einen Formungsschaltung 46, eine Integratorsschaltung 47 und eine ADC-Schaltung 48 ein Energiesignal ermittelt und über einen zweiten Ausgang 49 ausgibt. Somit kann mit Hilfe des digitalen Signals sowohl der Zeitpunkt des Ein- falls der Photonen und mit Hilfe des analogen Energiesignals der Energieinhalt der Photonen erfasst werden. Abhängig von der gewählten Ausführungsform kann der Baustein auch andere und/oder weitere Auswerteschaltungen aufweisen. Obwohl die Erfindung im Detail durch das bevorzugte Ausführungsbeispiel näher illustriert und beschrieben wurde, so ist die Erfindung nicht durch die offenbarten Beispiele einge¬ schränkt und andere Variationen können vom Fachmann hieraus abgeleitet werden, ohne den Schutzumfang der Erfindung zu verlassen. FIG. 14 shows a schematic representation of an electrical equivalent circuit diagram for the use of the photodiodes for detecting a digital time signal and an analog energy signal. For this purpose, the signal line is passed to a ¬ ers th input of the block 4 16, wherein the first input is connected to a discriminator 41 and a TDC circuit 42 and in this way detects a digital time signal for the impact of the photons and outputs via a first output 43. Furthermore, the ground line 22 is connected to a second input 44 of the module 4, which determines an energy signal via an amplifier 45, a shaping circuit 46, an integrator circuit 47 and an ADC circuit 48 and outputs it via a second output 49. Thus, with the aid of the digital signal, both the time of the photons' input and the energy content of the photons with the aid of the analog energy signal can be detected. Depending on the selected embodiment, the module may also have other and / or further evaluation circuits. Although the invention in detail by the preferred embodiment has been illustrated and described in detail, the invention is not limited ¬ by the disclosed examples and other variations can be derived therefrom by the skilled artisan without departing from the scope of the invention.

Claims

Patentansprüche claims
1. Anordnung mit einem Substrat (1), das auf einer Seite we¬ nigstens eine Photozelle (14) aufweist, mit wenigstens einer elektrischen Leitung (16), die mit der Photozelle (17) in1. An arrangement comprising a substrate (1), which comprises ¬ nigstens we on one side of a photocell (14), with at least one electrical line (16) connected to the photocell (17)
Verbindung steht, mit einer elektrisch leitenden Durchkontak- tierung (3) von der Oberseite zu einer Unterseite (1) des Substrates, wobei die Durchkontaktierung (3) mit der elektrischen Leitung (16) verbunden ist, mit einem Baustein (4) mit wenigstens einer elektrischen Schaltung, wobei der Baustein (4) auf der Unterseite am Substrat (1) befestigt ist und ein Anschluss (8) des Bausteins (4) elektrisch mit der Durchkon¬ taktierung (3) verbunden ist. Connection is, with an electrically conductive through-connection (3) from the top to a bottom (1) of the substrate, wherein the through-connection (3) to the electrical line (16) is connected to a block (4) having at least one electrical circuit, wherein the block (4) on the underside of the substrate (1) is fixed and a terminal (8) of the block (4) is electrically connected to the Durchkon ¬ timing (3).
2. Anordnung nach Anspruch 1, wobei auf der Unterseite des2. Arrangement according to claim 1, wherein on the underside of
Substrates (1) elektrische Kontakte (5) vorgesehen sind, wo¬ bei die elektrischen Kontakte (5) mit einem weiteren Substrat (14) elektrisch leitend verbunden sind, wobei der Baustein (4) zwischen dem Substrat (1) und dem weiteren Substrat (14) angeordnet ist. Substrate (1) electrical contacts (5) are provided, where ¬ in the electrical contacts (5) with a further substrate (14) are electrically connected, wherein the block (4) between the substrate (1) and the further substrate ( 14) is arranged.
3. Anordnung nach wenigstens einem der vorhergehenden Ansprüche, wobei die Durchkontaktierung (3) zwei Abschnitte (10, 11) aufweist, wobei ein erster Abschnitt (10), der von der Oberseite eine festgelegte Tiefe in das Substrat (1) reicht, einen kleineren Durchmesser als der zweite Abschnitt (11) aufweist, der von der Unterseite des Substrats (1) bis zum ersten Abschnitt (10) geführt ist. 3. Arrangement according to at least one of the preceding claims, wherein the through-connection (3) has two sections (10, 11), wherein a first section (10), which reaches from the top of a predetermined depth in the substrate (1), a smaller one Diameter than the second portion (11), which is guided from the underside of the substrate (1) to the first portion (10).
4. Anordnung nach wenigstens einem der vorhergehenden Ansprüche, wobei das Substrat eine elektrische Schaltung (18) auf¬ weist, die zwischen der Photozelle (17) und der elektrischen Leitung angeordnet ist. 4. Arrangement according to at least one of the preceding claims, wherein the substrate has an electrical circuit (18) on ¬ , which is arranged between the photocell (17) and the electrical line.
5. Anordnung nach wenigstens einem der vorhergehenden Ansprüche, wobei der Baustein eine CMOS ASIC Schaltung aufweist. 5. Arrangement according to at least one of the preceding claims, wherein the block has a CMOS ASIC circuit.
6. Anordnung nach wenigstens einem der Ansprüche 2 bis 5, wo¬ bei die elektrischen Kontakte (5) der Unterseite als Kugel¬ kontakte ausgebildet sind. 7. Anordnung nach wenigstens einem der vorhergehenden Ansprüche, wobei im Bereich der Durchkontaktierung (3) auf der Oberseite und/oder auf der Unterseite ein ringförmiges Kon¬ taktfeld (6, 6. Arrangement according to at least one of claims 2 to 5, where ¬ in the electrical contacts (5) of the bottom are formed as ball ¬ contacts. 7. Arrangement according to at least one of the preceding claims, wherein in the region of the plated-through hole (3) on the upper side and / or on the lower side an annular Kon ¬ clock field (6,
7) vorgesehen ist, das die Durchkontaktierung (3) umgibt und mit einem leitenden Material (35) der Durch- kontaktierung (3) elektrisch leitend verbunden ist. 7) is provided, which surrounds the through-hole (3) and is electrically conductively connected to a conductive material (35) of the through-contacting (3).
8. Verfahren zur Herstellung einer Anordnung nach wenigstens einem der Ansprüche 1 bis 7, wobei auf einer Oberseite des Substrates wenigstens eine Photozelle hergestellt wird, wobei auf der Oberseite des Substrats eine elektrische Leitung her¬ gestellt wird, die mit der Photozelle in Verbindung steht, wobei eine elektrisch leitende Durchkontaktierung in das Substrat eingebracht wird, wobei auf der Oberseite und auf der Unterseite eine elektrische Kontaktfläche aufgebracht wird, die mit der Durchkontaktierung elektrisch leitend verbunden wird, wobei auf der Unterseite des Substrates ein elektri¬ scher Baustein befestigt wird und elektrisch mit der Durchkontaktierung verbunden wird. 8. A method for producing an arrangement according to at least one of claims 1 to 7, wherein on an upper side of the substrate at least one photocell is produced, wherein on the upper side of the substrate, an electrical line is provided ¬, which is in communication with the photocell, wherein an electrically conductive via is introduced into the substrate, wherein on the top and on the bottom of an electrical contact surface is applied, which is electrically conductively connected to the via, wherein on the underside of the substrate an electrical ¬ shear block is attached and electrically the via is connected.
9. Verfahren nach Anspruch 8, wobei die elektrischen Kontaktflächen auf der Oberseite und der Unterseite vor dem Auffül¬ len der Durchkontaktierung aufgebracht werden. 9. The method of claim 8, wherein the electrical contact surfaces on the top and bottom are applied before Auffül ¬ len of the via.
10. Verfahren nach einem der Ansprüche 8 oder 9, wobei die Durchkontaktierung mit einem warmen flüssigen Material aufgefüllt wird und das flüssige Material nach einem Abkühlvorgang in einen festen Zustand übergeht und eine elektrisch leitende Durchkontaktierung ausbildet. 10. The method according to any one of claims 8 or 9, wherein the via is filled with a warm liquid material and the liquid material passes after a cooling process in a solid state and forms an electrically conductive via.
PCT/EP2012/065979 2011-08-17 2012-08-16 Arrangement comprising photocells WO2013024128A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102011081100A DE102011081100A1 (en) 2011-08-17 2011-08-17 Arrangement with photocells
DE102011081100.1 2011-08-17

Publications (1)

Publication Number Publication Date
WO2013024128A1 true WO2013024128A1 (en) 2013-02-21

Family

ID=46727197

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2012/065979 WO2013024128A1 (en) 2011-08-17 2012-08-16 Arrangement comprising photocells

Country Status (2)

Country Link
DE (1) DE102011081100A1 (en)
WO (1) WO2013024128A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016114204B4 (en) * 2016-08-01 2018-12-20 Ketek Gmbh Radiation detector and method of manufacturing a plurality of radiation detectors

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030134509A1 (en) * 2002-01-11 2003-07-17 Yoshihide Iwazaki Manufacturing method of semiconductor device
EP1492168A1 (en) * 2002-03-08 2004-12-29 Hamamatsu Photonics K.K. Sensor
US20050233581A1 (en) * 2004-03-31 2005-10-20 Nec Electronics Corporation Method for manufacturing semiconductor device
WO2006111883A2 (en) 2005-04-22 2006-10-26 Koninklijke Philips Electronics, N.V. Digital silicon photomultiplier for tof-pet
WO2007105478A1 (en) * 2006-02-27 2007-09-20 Mitsumasa Koyanagi Layered type semiconductor device having integrated sensor
JP2008235478A (en) * 2007-03-19 2008-10-02 Nikon Corp Imaging device
US20100200940A1 (en) * 2007-06-04 2010-08-12 Fan Ji Photodetector for Imaging System

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4012743B2 (en) * 2002-02-12 2007-11-21 浜松ホトニクス株式会社 Photodetector
JP2008277511A (en) * 2007-04-27 2008-11-13 Fujifilm Corp Image pickup device and imaging apparatus

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030134509A1 (en) * 2002-01-11 2003-07-17 Yoshihide Iwazaki Manufacturing method of semiconductor device
EP1492168A1 (en) * 2002-03-08 2004-12-29 Hamamatsu Photonics K.K. Sensor
US20050233581A1 (en) * 2004-03-31 2005-10-20 Nec Electronics Corporation Method for manufacturing semiconductor device
WO2006111883A2 (en) 2005-04-22 2006-10-26 Koninklijke Philips Electronics, N.V. Digital silicon photomultiplier for tof-pet
WO2007105478A1 (en) * 2006-02-27 2007-09-20 Mitsumasa Koyanagi Layered type semiconductor device having integrated sensor
JP2008235478A (en) * 2007-03-19 2008-10-02 Nikon Corp Imaging device
US20100200940A1 (en) * 2007-06-04 2010-08-12 Fan Ji Photodetector for Imaging System

Also Published As

Publication number Publication date
DE102011081100A1 (en) 2013-02-21

Similar Documents

Publication Publication Date Title
DE102012104270B4 (en) Semiconductor component, semiconductor component assembly, and method of manufacturing a semiconductor component
EP3754344B1 (en) Current sensor
DE102010016696B4 (en) Semiconductor device
DE102014102118A1 (en) Semiconductor device
DE3708812A1 (en) SEMICONDUCTOR RELAY AND METHOD FOR THE PRODUCTION THEREOF
DE102008048420A1 (en) Chip arrangement and method for producing a chip arrangement
DE102008023316A1 (en) Semiconductor device
DE112015002796B4 (en) Optoelectronic semiconductor chip
DE102014117723A1 (en) Semiconductor device and method of manufacturing a semiconductor device
DE102012106473B4 (en) Structure and method for the contact bump to system track ratio
WO2006066690A1 (en) Component with a semiconductor junction and method for the production thereof
DE102012105176B4 (en) Optoelectronic semiconductor chip
DE102011056403B4 (en) Multi-die array with interconnected dies and method of forming a multi-die array with interconnected dies
DE102009049793B3 (en) Semiconductor photodetector and radiation detector system
WO2013024128A1 (en) Arrangement comprising photocells
EP2413354B1 (en) Sub-module and power semiconductor module
DE102009005458A1 (en) Semiconductor component with through-hole and method for its production
DE102017109515B4 (en) Semiconductor device and method for its manufacture
DE102019109200A1 (en) SEMI-CONDUCTOR DEVICES WITH NON-GALVANIC CONNECTION
WO2017093116A1 (en) Electronic power module
DE112018000762T5 (en) Grounding techniques for back-biased semiconductor chips and related devices, systems and methods
DE102007002807B4 (en) chip system
DE102010046455B4 (en) Light receiving device
DE10251317B4 (en) Semiconductor chip
DE112021004601T5 (en) DISPLAY SUBSTRATE AND DISPLAY DEVICE

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12750740

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12750740

Country of ref document: EP

Kind code of ref document: A1