WO2012145916A1 - 数据安全存储方法及装置 - Google Patents

数据安全存储方法及装置 Download PDF

Info

Publication number
WO2012145916A1
WO2012145916A1 PCT/CN2011/073493 CN2011073493W WO2012145916A1 WO 2012145916 A1 WO2012145916 A1 WO 2012145916A1 CN 2011073493 W CN2011073493 W CN 2011073493W WO 2012145916 A1 WO2012145916 A1 WO 2012145916A1
Authority
WO
WIPO (PCT)
Prior art keywords
instruction
address
storage device
hardware
data
Prior art date
Application number
PCT/CN2011/073493
Other languages
English (en)
French (fr)
Inventor
汪家祥
Original Assignee
北京中天安泰信息科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 北京中天安泰信息科技有限公司 filed Critical 北京中天安泰信息科技有限公司
Priority to JP2014506714A priority Critical patent/JP6255336B2/ja
Priority to CN201180064966.6A priority patent/CN103329141B/zh
Priority to PCT/CN2011/073493 priority patent/WO2012145916A1/zh
Priority to US14/113,565 priority patent/US9330266B2/en
Publication of WO2012145916A1 publication Critical patent/WO2012145916A1/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/10—Protecting distributed programs or content, e.g. vending or licensing of copyrighted material ; Digital rights management [DRM]

Definitions

  • the present invention relates to the field of data security, and in particular, to a data security storage method and apparatus.
  • the existing electronic information security areas include three sub-areas of system security, data security and device security.
  • Data content security technologies including data encryption and decryption technology and end-to-end data encryption technology, to ensure that data is not illegally read during storage and transmission.
  • Data security transfer technology including preventing illegal copying, printing or other output, ensuring the security of data during use and transfer;
  • Network blocking technology including network physical blocking and setting network barrier technologies .
  • any computing device such as a computer
  • the total effective detection capability of all hazards for computers is currently around 50%. Due to the lack of hazard detection capability, in fact, malicious code may exist on any computer. Once the malicious code enters the terminal system, the above encryption technology, copy prevention technology and network blocking technology will be ineffective in this case.
  • Hacking techniques make it easy to exploit system vulnerabilities, system backdoors to penetrate the aforementioned security technologies, embed malicious code, and exploit malicious code to obtain user data.
  • the above technology is even more incapable of preventing active or passive disclosure of confidential personnel. For example, internal personnel can carry storage devices, download required data from internal networks or terminals, and take away storage devices, resulting in internal leakage.
  • FIG. 1 is a schematic diagram of a computer terminal system in the prior art, including: a user interface layer 101, an application layer 102, an operating system kernel layer 103, a hardware mapping layer 104, and a hardware layer 105.
  • the terminal gets graphical or non-graphical feedback. Take the save data operation as an example:
  • the application layer 102 calls the corresponding code, and converts the save instruction into one or more interface functions provided by the operating system, that is, the save operation becomes a call to an interface function provided by a series of operating systems;
  • the operating system kernel layer 103 receives the interface function call of the above operating system, and converts each operating system interface function into an interface function provided by one or more hardware mapping layers 104; that is, the save operation becomes a series of hardware mappings.
  • the hardware at the hardware layer 105 such as a CPU, receives the above hardware instruction call and executes the hardware instruction.
  • the behavior pattern of malicious code is: (1) Storage behavior: Save the target data content to a storage location; (2) Transmission behavior: The stolen data is directly transmitted to the specified destination address through the network.
  • the behavior patterns of internal leakage using the above-mentioned computing device or information device include: (1) Active disclosure: The confidential person directly obtains the confidential data through active copying, through the malicious tool to penetrate the security system, and placing the Trojan. And leaking secrets; (2) leaking confidential information caused by direct access to the Internet.
  • the application of the above data security method in the computer terminal system still cannot be solved: 1.
  • the anti-copy technology based on device filtering cannot ensure that the confidential information is not illegally stored in the terminal; 2.
  • the network filtering cannot ensure that the confidential information is not out of control; 3.
  • the secret person may be leaked through malicious code or malicious tools; 4.
  • the secret person is leaked due to loss of control of the confidential device or storage medium.
  • the prior art still lacks a method for ensuring data security even after the terminal system is invaded by malicious code.
  • the problem solved by the present invention is to provide a method for ensuring data security after the terminal system is invaded by malicious code, thereby improving data security.
  • an embodiment of the present invention provides a data security storage method, including: receiving a hardware instruction; analyzing the hardware instruction; modifying the target address in the storage instruction if the hardware instruction is a storage instruction The corresponding storage address on the secure storage device; the modified storage instruction is sent to the hardware layer.
  • the method further includes: updating a bit corresponding to the target address in the mapping bitmap; the mapping bitmap is used to represent Whether the data of the local storage address is dumped to the secure storage device.
  • the method further includes: synchronizing the updated mapping bitmap to the secure storage device, and saving the second mapping bitmap.
  • the method before receiving the hardware instruction, further includes: establishing communication between the computing terminal system and the secure storage device; synchronizing the second mapping bitmap on the secure storage device to the computing terminal system, and saving the mapping bit Figure.
  • mapping the local storage space in the computing terminal system to the secure storage device if the synchronizing the second mapping bitmap on the secure storage device to the computing terminal system fails, mapping the local storage space in the computing terminal system to the secure storage device, and establishing a mapping Bitmap and second map bitmap.
  • the hardware instruction is a hardware port I/O instruction.
  • the secure storage device is a remote storage device, and the remote storage device is shared by multiple computing terminal systems.
  • the hardware instruction is from a hardware mapping layer.
  • an embodiment of the present invention provides a data security storage device, including: a receiving unit, configured to receive a hardware instruction; an instruction analyzing unit, configured to analyze the hardware instruction and determine whether the hardware instruction is a storage instruction
  • the instruction modification unit is adapted to modify the target address in the storage instruction to be a corresponding storage address on the secure storage device; and the sending unit is adapted to send the modified storage instruction to the hardware layer.
  • the method further includes: an update unit, coupled to the instruction modification unit, configured to: after the instruction modification unit modifies the storage instruction, update a bit corresponding to the target address in the mapping bitmap; the mapping bitmap is used to Indicates whether data representing the local storage address is dumped to the secure storage device.
  • an update unit coupled to the instruction modification unit, configured to: after the instruction modification unit modifies the storage instruction, update a bit corresponding to the target address in the mapping bitmap; the mapping bitmap is used to Indicates whether data representing the local storage address is dumped to the secure storage device.
  • a synchronization unit is further coupled to the update unit, and is adapted to establish communication between the computing terminal system and the secure storage device, and map the bitmap to the computing terminal system and the secure storage device. Synchronize between.
  • the hardware instruction is from a hardware mapping layer.
  • the secure storage device is a remote storage device, and the remote storage device is shared by multiple computing terminal systems.
  • a computer program product including a computer readable medium, where the computer readable program code is stored in the readable medium, and the program code is used in the data security storage method. step.
  • the present invention has the following advantages:
  • the data security storage method implements instruction-level data dumping, that is, full data dumping, based on this, A data security storage method for calculating the full operation cycle of the terminal system is realized.
  • the Trojan or the malicious tool cannot save the obtained information even if the confidential information is obtained, so that the data always exists within the controllable security range;
  • local data is no longer stored locally, thus preventing the active disclosure and passive disclosure of secret persons;
  • FIG. 1 is a hierarchical diagram of a computer terminal system including software and hardware in the prior art
  • FIG. 2 is a flowchart of a method for reorganizing a runtime command provided in the first embodiment of the present invention
  • FIG. 3 is a first embodiment of the present invention
  • FIG. 4 is a flowchart of a method for reorganizing a runtime instruction provided in a second embodiment of the present invention
  • FIG. 5 is a flowchart of a third embodiment of the present invention.
  • Figure 6 is a block diagram of a runtime instruction recombining apparatus provided in a seventh embodiment of the present invention
  • Figure 7 is a runtime instruction recombining apparatus provided in an eighth embodiment of the present invention
  • Figure 8 is a block diagram of an instruction reassembly unit of a runtime instruction recombining apparatus provided in a ninth embodiment of the present invention
  • FIG. 9 is a hierarchical structural block diagram of a computer terminal system provided in a tenth embodiment of the present invention.
  • FIG. 10 is an overall flowchart of a data dumping process provided in a tenth embodiment of the present invention;
  • Figure 12 is a schematic diagram of a Bitmap provided in a tenth embodiment of the present invention.
  • FIG. 13 is a flowchart of a data security storage method provided in a tenth embodiment of the present invention
  • Figure 14 is a flowchart of a data security reading method provided in a tenth embodiment of the present invention
  • FIG. 16 is a schematic diagram of a network structure provided in an eleventh embodiment of the present invention
  • Figure 17 is a block diagram showing the structure of a data security storage device provided in a twelfth embodiment of the present invention.
  • Figure 18 is a block diagram showing the structure of a data security reading device according to a thirteenth embodiment of the present invention. detailed description
  • the CPU address register stores the address of the next machine instruction to be run; in order to implement runtime machine instruction monitoring, in some embodiments of the present invention, the data in the register is obtained and read according to the address pointed to by the data. Removing one or more machine instructions to be executed; and modifying the instruction segments to be scheduled by the one or more machine instructions, thereby obtaining control before each machine instruction runs, and continuously performing subsequent instructions analysis. Further, in some embodiments of the present invention, after acquiring the machine instruction segment to be scheduled, the step of processing the target instruction therein is further included, so that not only the runtime instruction is reorganized to monitor the runtime instruction, but also The modification and update of the target instruction is completed.
  • a first embodiment of the present invention provides a runtime instruction recombination method. As shown in Figure 2, the method includes:
  • S102 Obtain a machine instruction segment to be scheduled. Before the last instruction of the acquired machine instruction segment, insert a second jump instruction, where the second jump instruction points to an entry address of the instruction reorganization platform, and generates an address A. Reorganizing the instruction fragment; modifying the value A of the address register in the cached instruction execution environment to address A";
  • the method acquires a CPU execution right or a control right.
  • the CPU executes the steps of the method, it first caches the instruction execution environment (ie, step S101), that is, caches the result of the newly executed monitored instruction.
  • the CPU is an X86 architecture central processor in this embodiment; in other embodiments of the present invention, it may also be a MIPS processor or an ARM architecture based processor, and those skilled in the art may understand that the CPU It can also be an instruction processing unit in any other type of computing device.
  • the cache instruction execution environment includes: pushing the register data related to the instruction operation into the cache stack.
  • the cache or save instruction runtime environment may also be performed in a specified, default other cache data structure, address.
  • step S102 acquiring a machine instruction segment to be scheduled includes:
  • S1022 Searching for a machine instruction corresponding to the machine instruction address by using a jump instruction as a retrieval target until a first jump instruction is found; the jump instruction includes a Jump instruction and a Call instruction; S1023, using the first jump instruction and all previous machine instructions as a segment of the machine instruction to be scheduled; saving the machine instruction fragment in the instruction reorganization platform, or another storage location that the instruction reorganization platform can read .
  • the machine instruction segment to be scheduled may also be a non-jump instruction, such as a write instruction, a read instruction, etc., for the retrieval target, and the machine instruction segment is segmented;
  • the instruction reorganization platform can still acquire the CPU control right, so the jump instruction needs to be a supplementary retrieval target or a second retrieval target, that is, a machine instruction fragment with a smaller granularity is obtained.
  • the method provided in this embodiment may further include:
  • the instruction set includes an X86, MIPS, and ARM instruction set;
  • the steps S1025 to S1026 are not performed in the embodiment, and the steps are directly performed: before the last instruction of the machine instruction segment (ie, the jump instruction JP1), Inserting a second jump instruction JP2, the JP2 pointing to the entry address of the instruction reorganization platform, generating a reassembly instruction fragment having the address A"; modifying the value A of the address register in the cached instruction execution environment to the address A".
  • the instruction reorganization platform is the execution platform of the instruction reorganization method provided in this embodiment.
  • Inserting JP2 is to restart the operation of the instruction reorganization platform before the operation of JP1 when the CPU runs the segment of the machine instruction to be scheduled, and the instruction reorganization platform will continue to analyze the next segment of the machine instruction to be scheduled, and repeat the method. The steps in turn complete the reorganization of all run instructions. For a more specific description, see the analysis of step S103 below.
  • restoring the instruction execution environment includes: popping an instruction from the cache stack to run related register data; wherein the destination address of the jump instruction saved by the address register has been modified to a new machine instruction with an A" as an entry address
  • the instruction reorganization platform completes the operation, and the CPU continues to execute the last instruction of the previous machine instruction segment, that is, the jump instruction, whose target address becomes A" as described above, and the CPU will execute A" as the entry.
  • a new machine instruction fragment of the address is: popping an instruction from the cache stack to run related register data; wherein the destination address of the jump instruction saved by the address register has been modified to a new machine instruction with an A" as an entry address
  • the instruction fragment with A" as the entry address is executed to the penultimate jump instruction (ie, the second jump instruction JP2) Then, the instruction reorganization platform regains control of the CPU; and the instruction reorganization platform restarts to perform steps S101 to S103.
  • the penultimate jump instruction ie, the second jump instruction JP2
  • FIG. 3 includes: a machine instruction set 401 to be scheduled, wherein the first jump instruction is 4012, also referred to as a first jump instruction 4012; Assuming that the first jump instruction 4012 points to the machine instruction 4013, if the target address of the instruction 4012 is a variable before the end of the instruction before the instruction 4012, the pointing address is agnostic, so it is assumed here that the first jump instruction 4012 points.
  • Machine instruction 4013; machine instruction segment 4011 is formed from all machine instructions including first jump instruction 4012 prior to first jump instruction 4012.
  • the instruction execution environment is first cached; then the machine instruction segment 4011 is obtained; the instruction reorganization platform inserts the second jump instruction 4113 before the first jump instruction 4012, and the second jump
  • the instruction 4113 points to the instruction reorganization platform 411 itself, thereby generating a reassembly instruction fragment 4111, and the address of the reassembly instruction fragment is A"; the value A of the address register in the cache instruction execution environment is modified to the address A";
  • the instruction execution environment is first cached; then the machine instruction segment 4011 is obtained; the instruction reorganization platform inserts the second jump instruction 4113 before the first jump instruction 4012, and the second jump
  • the instruction 4113 points to the instruction reorganization platform 411 itself, thereby generating a reassembly instruction fragment 4111, and the address of the reassembly instruction fragment is A"; the value A of the address register in the cache instruction execution environment is modified to the address A";
  • the instruction execution environment is first cached; then
  • the instruction reorganization platform 411 After the instruction reorganization platform 411 finishes running, the CPU continues to execute the last jump instruction of the last reassembly instruction fragment, wherein the value of the address register has been changed to A". After the reassembly instruction fragment with the address of A" is run, when executed When the second jump instruction 4113, the instruction reorganization platform 411 regains control of the CPU and continues to analyze subsequent machine instructions to be scheduled, thereby completing the method of reorganizing the runtime instructions.
  • a runtime instruction reorganization method includes:
  • the address correspondence table is searched for by the value A of the address register in the cached instruction execution environment; the address correspondence table is used to indicate whether the machine instruction segment to be recombined corresponding to the address A has a saved reassembled instruction fragment.
  • the saved reassembled instruction fragment has an address A
  • step S204 further includes: the using the address A" and the address A to establish a record in the address correspondence table.
  • the address A" reassembly instruction fragment is saved in the reorganization instruction platform for reuse.
  • This method utilizes the address correspondence table, which greatly saves computing resources and improves the efficiency of runtime instruction reassembly.
  • the machine instruction is directly operated, that is, the binary machine code.
  • the machine instruction segment to be scheduled may be generated by disassembly due to further instruction processing and instruction modification operations. Assemble the code snippet for use in subsequent operations, then assemble the assembly snippet before restoring the instruction runtime environment, and then get the binary machine code.
  • a third embodiment of the present invention provides a runtime instruction recombination method.
  • the specific process includes:
  • the method for generating the reorganization instruction includes:
  • Steps S3042 and S3045 are corresponding disassembly and assembly steps. After disassembling a machine instruction fragment into an assembly instruction fragment using disassembly techniques, it is easy to do other subsequent steps of matching, analyzing, and modifying. The specific content of the remaining steps is the same as or substantially the same as that in the foregoing embodiment, and details are not described herein again.
  • the above described runtime instruction reorganization method provides the basis for further application.
  • the following embodiments provide various runtime instruction reassembly methods for processing different machine instructions, including store/read instructions, I/O instructions, and network transfer instructions.
  • a fourth embodiment of the present invention provides a runtime instruction reassembly method.
  • the specific process includes:
  • the method for generating the reorganization instruction includes:
  • the target instruction is a storage/read instruction
  • the assembly instruction includes a store/read instruction, modifying the storage and read address therein to an address on the secure storage device;
  • This embodiment performs instruction processing after the disassembly step; in other embodiments, the disassembly and corresponding assembly steps can also be omitted to directly process the machine instructions.
  • step S4044 operations are performed on the storage and read instructions, the target and source addresses therein are modified to implement transfer storage, and data security is achieved by transferring the storage to the secure storage device.
  • a fifth embodiment of the present invention provides a runtime instruction recombination method. Specific processes include:
  • the method for generating the reorganization instruction includes:
  • the target instruction is an I/O instruction
  • This embodiment performs instruction processing after the disassembly step; in other embodiments, the disassembly and corresponding assembly steps can also be omitted to directly process the machine instructions.
  • step S5044 an operation is performed on the I/O instruction, and all the input instructions in the I/O instruction are blocked to completely block the writing operation to the local hardware device; in combination with the storage instruction processing in the previous embodiment
  • the process can also implement blocking of input instructions other than storage instructions, which can improve data security in the computing device.
  • a sixth embodiment of the present invention provides a runtime instruction reassembly method.
  • the specific process includes:
  • the method for generating the reorganization instruction includes: 56041, obtaining a machine instruction segment to be scheduled;
  • the target instruction is a network transmission instruction
  • the assembly instruction includes a network transmission instruction, verifying whether the remote computing device corresponding to the target address in the network transmission instruction is a secure address; if not, blocking the network transmission instruction;
  • This embodiment performs instruction processing after the disassembly step; in other embodiments, the disassembly and corresponding assembly steps can also be omitted to directly process the machine instructions.
  • step S6044 the network transmission instruction is operated to check whether the remote computing device corresponding to the target address in the network transmission instruction is a secure address; if not, the network transmission instruction is blocked to implement data security transmission.
  • the address correspondence table in the foregoing multiple embodiments is established and maintained by the instruction reorganization platform, and may be a fixed length array structure, a variable length linked list structure, or other suitable data for storing two bits of data. structure. Preferably, its length is adjustable and its footprint is releasable. The operation of releasing the address correspondence table may be performed randomly or periodically.
  • the address correspondence table may further include a record creation time field for deleting the record according to the length of the setup time when the space is deleted.
  • the address correspondence table may further include a record usage count field. In the search address correspondence table step, if found, the value of the field is changed; the record usage count field is also used to release the space. When you delete a record, the record is deleted according to the number of uses.
  • the runtime instruction full monitoring is implemented in the operation phase of the computing device.
  • the load instruction at the time of starting the computer is modified, and is called before the load instruction is executed.
  • the instruction reorganization platform provided by the present invention executes the above-mentioned runtime instruction recombination method. Since the load instruction jump address is a known fixed address, the instruction reorganization platform can The address correspondence table and the first record are established in advance, and the first reassembly instruction fragment is established.
  • the present invention further provides a computer readable medium, wherein the readable medium stores computer executable program code, and the program code is used to execute the runtime instruction recombining method provided in the foregoing embodiment. step.
  • a seventh embodiment of the present invention provides a runtime instruction recombining apparatus.
  • the instruction reorganization device 500 includes:
  • the instruction execution environment cache/restore unit 501 is adapted to cache and restore the instruction execution environment;
  • the instruction acquisition unit 502 is adapted to obtain the machine instruction segment to be scheduled after the instruction execution environment cache/release unit cache instruction execution environment;
  • An instruction reassembly unit 503, configured to parse and modify the segment of the machine instruction to be scheduled to generate a reassembly instruction fragment having an address A";
  • the instruction replacement unit 504 is adapted to modify the value of the address register in the cached instruction execution environment to the address of the reassembly instruction fragment.
  • the instruction execution environment cache/restore unit 501 is coupled to the instruction acquisition unit 502 and the instruction replacement unit 504, respectively.
  • the instruction acquisition unit 502, the instruction reassembly unit 503 and the instruction replacement unit 504 are coupled in sequence.
  • the instruction execution environment cache/restore unit 501 caches the instruction execution environment, that is, pushes the instruction to run the relevant register data into the cache stack;
  • the instruction acquisition unit 502 reads the machine instruction address to be scheduled from the CPU address register, and reads the machine instruction fragment from the machine instruction address, and the last instruction of the machine instruction segment is a jump instruction.
  • the instruction obtaining unit 502 reads the machine instruction address to be scheduled from the CPU address register 511; retrieves the machine instruction corresponding to the machine instruction address by using the jump instruction as a retrieval target, until the first jump instruction is found;
  • the jump instruction includes a Jump instruction and a Call instruction; the first jump instruction and all previous machine instructions are used as a segment of the machine instruction to be scheduled; the machine instruction fragment is saved in the instruction reorganization device 500, or a storage location that the other instruction reorganization device 500 can read;
  • the instruction reorganizing unit 503 inserts a second jump instruction, which is directed to the entry address of the instruction reorganizing device, to generate a recombination instruction having the address A" before the last instruction of the acquired machine instruction segment. Fragment Then, the instruction replacement unit 504 changes the value of the address register in the cached instruction execution environment to the address ⁇ ";
  • the instruction execution environment cache/restore unit 501 restores the instruction execution environment, that is, pops up the instruction from the cache stack to run the relevant register data.
  • a runtime instruction recombining apparatus which fully utilizes the repeatability of the runtime instructions, improves the reorganization efficiency, and saves computing resources of the computing device.
  • the instruction reorganization device 600 includes:
  • the instruction execution environment cache/restore unit 601 is adapted to cache and restore the instruction execution environment;
  • the instruction acquisition unit 602 is adapted to obtain the machine instruction segment to be scheduled after the instruction execution environment cache/release unit cache instruction execution environment;
  • the instruction reorganization unit 603 is adapted to parse and modify the machine instruction segment to be scheduled to generate a reassembly instruction segment having an address ⁇ ";
  • An instruction replacement unit 604 adapted to modify a value of an address register in the cached instruction execution environment to an address of a reassembly instruction fragment;
  • the instruction retrieval unit 605 is adapted to use the value of the address register in the cached instruction execution environment to search the address correspondence table; the address correspondence table is used to indicate whether the machine instruction segment to be recombined corresponding to the address A has saved a reassembled instruction fragment, the saved reassembled instruction fragment having an address A; if the corresponding record is found, the instruction retrieval unit is adapted to invoke the instruction replacement unit to modify the value A of the address register to be in the record Value A,; If no corresponding record is found, the instruction retrieval unit is adapted to create a record in the address correspondence table with address A using address A".
  • the instruction execution environment cache/restore unit 601 is coupled to the instruction retrieval unit 605 and the instruction replacement unit 604, respectively, and the instruction retrieval unit 605 is coupled to the instruction acquisition unit 602, the instruction reorganization unit 603, and the instruction replacement unit 604, respectively.
  • the instruction acquisition unit 602, the instruction reassembly unit 603 and the instruction replacement unit 604 are coupled in sequence.
  • the instruction execution environment cache/restore unit 601 caches the instruction execution environment, that is, pushes the instruction to run the relevant register data into the cache stack;
  • the instruction retrieval unit 605 searches for the address correspondence table by using the value A of the address register in the cached instruction execution environment;
  • the instruction retrieval unit 605 calls the instruction replacement unit 604, which modifies the value A of the address register to the value A in the record, the instruction replacement unit 604 Calling the instruction execution environment cache/restore unit 602 to restore the instruction execution environment, that is, popping the instruction from the cache stack to run the relevant register data, and the reorganization ends;
  • the instruction acquisition unit 602 reads the machine instruction address to be scheduled from the CPU address register, and reads the machine instruction fragment from the machine instruction address, and the last instruction of the machine instruction segment is a jump instruction. Specifically, the instruction acquiring unit 602 reads the machine instruction address to be scheduled from the CPU address register 611; retrieves the machine instruction corresponding to the machine instruction address by using the jump instruction as a retrieval target, until the first jump instruction is found; The jump instruction includes a Jump instruction and a Call instruction; the first jump instruction and all previous machine instructions are used as a segment of the machine instruction to be scheduled; the machine instruction fragment is saved in the instruction reassembly device 600, or a storage location that the other instruction reorganization device 600 can read;
  • the instruction recomposing unit 603 inserts a second jump instruction, which is directed to the entry address of the instruction reorganization device, to generate a reassembly instruction having the address A" before the last instruction of the acquired machine instruction segment.
  • the instruction reorganizing unit 603 sends the address A" to the instruction retrieval unit 605, and the instruction retrieval unit 605 creates a record in the address correspondence table in which the address A is located with the address A; for subsequent instruction re-use;
  • the instruction replacement unit 604 changes the value A of the address register in the cached instruction execution environment to the address A";
  • the instruction execution environment cache/restore unit 501 restores the instruction execution environment, that is, pops up the instruction from the cache stack to run the relevant register data.
  • the instruction reorganization unit 603 further includes:
  • the instruction parsing unit 6031 is adapted to match the machine instruction segment with the instruction set to obtain a target machine instruction to be processed; the instruction set includes an X86, MIPS and ARM instruction set;
  • the instruction modification unit 6032 is adapted to modify the target machine instruction in a predetermined manner. If the target instruction is a store/read instruction, the instruction parsing unit 6031 will be responsible for acquiring a store/read instruction in the machine instruction segment to be scheduled, and the instruction modification unit 6032 modifies the storage and read address therein as The address on the secure storage device. The functions and effects thereof are the same as those of the corresponding method embodiments described above, and are not described herein again.
  • the instruction parsing unit 6031 will be responsible for acquiring an I/O instruction in a machine instruction segment to be scheduled, and the instruction modification unit 6032 will input an input instruction in the I/O instruction. Block all. The functions and effects thereof are the same as those of the corresponding method embodiments described above, and are not described herein again.
  • the instruction parsing unit 6031 is responsible for acquiring a network transmission instruction in a machine instruction segment to be scheduled, and the instruction modification unit 6032 verifies that the target address in the network transmission instruction corresponds to a far Whether the end computing device is a secure address; if not, the instruction modifying unit is adapted to block the network from transmitting instructions. The functions and effects thereof are the same as those of the corresponding method embodiments described above, and are not described herein again.
  • the instruction recombining unit 703 may further include a disassembly unit 7031 and an assembly unit 7034.
  • the disassembly unit 7031, the instruction parsing unit 7032, the instruction modification unit 7033, and the assembly unit 7034 are coupled in sequence.
  • Other units of the present embodiment are the same as those of the eighth embodiment described above, and are not described herein again.
  • the disassembly unit 7031 is adapted to disassemble the segment of the machine instruction to be scheduled, and generate an assembly instruction segment to be scheduled before parsing and modifying the segment of the machine instruction to be scheduled; and send the instruction to the instruction parsing unit 7032.
  • the assembly unit 7034 is adapted to assemble the reassembled assembly instruction fragment after parsing and modifying the machine instruction segment to be scheduled, to obtain a reassembly instruction fragment represented by the machine code, and send the instruction replacement unit.
  • the instruction parsing unit 7032 and the instruction modification unit 7033 will operate the assembly instruction segments to be scheduled, the process of which is the same as the corresponding method embodiment described above.
  • the behavior pattern of malicious code is: (1) Storage behavior: save the target data content to a storage location; (2) Transmission behavior: The stolen data is directly transmitted to the specified destination address through the network.
  • the behavior patterns of the internal leakage using the above-mentioned computing device or information device include: (1) active disclosure: the secret person directly obtains the information through active copying, penetrating the security system through malicious tools, placing the Trojan, and the like. Confidential data, and leaks; for example, leaking secret equipment directly connected to the Internet.
  • the computer terminal system 200 includes a user interface layer 201, an application layer 202, an operating system kernel layer 203, a hardware mapping layer 204, a security layer 205, and a hardware layer 206.
  • the computer terminal system 200 is coupled to the storage device 100 (secure storage device).
  • the hardware layer 206 includes a CPU 2061, a hard disk 2062 (i.e., a local storage device), and a network card 2063.
  • the storage device 100 is a remote disk array, and the network card 2063 of the hardware layer 206 is connected to the network to exchange data with the computer terminal system 200.
  • the storage device 100 may be other known or Unknown type of storage device.
  • the data dump process provided by this embodiment is:
  • the above data writing, reading process, and initialization process need not be performed in full, and the required processes or steps may be performed.
  • the foregoing initialization process S1000 includes:
  • the initialization process S1000 also includes:
  • the local storage space in the computer terminal system is first mapped to the storage device 100, and the specific mapping relationship is: one-to-one mapping in units of 1 sector (or other stored basic units), and mapping bitmaps are established at the same time. ( Bitmap ).
  • Bitmap Bitmaps on the local storage space to the storage device 100 may also be established using other base capacity units.
  • FIG. 12 is a schematic diagram of a Bitmap in the embodiment; the figure includes a storage medium 3000 on a local storage device (ie, a hard disk 2062), and a storage medium 4000 on a storage device 100 connected to a local storage device network.
  • a storage space 4010 of the same size as the storage medium 4000 is created as a mapping space.
  • Bitmap 4020 is a bitmap in which 1 bit represents 1 sector, and the data (0 or 1) of each bit identifies whether the corresponding sector on the storage medium 3000 is dumped in the storage space 4010 on the storage medium 4000.
  • the dumped sector is marked as 1 and the non-dumped sector is marked as 0.
  • the Bitmap 4020 is established, it is synchronized to the computer terminal system 200.
  • an application or operating system saves a data, such as a file
  • the file system inside the operating system will open a certain amount of storage space on the storage medium 3000 of the local storage device, such as sector 3040 and sector 3050, and assign it to the file.
  • the file is used, and the local file allocation table is overwritten.
  • the bit data corresponding to the corresponding sector 3040 and sector 3050 recorded in Bitmap 4020 will be rewritten to 1.
  • the allocation sectors 4040 and 4050 are used to hold the dump data.
  • the computer terminal system 200 and the storage device 100 respectively store Bitmap data with the same content.
  • the foregoing data writing process S2000 includes:
  • the application layer 202 issues a write file operation request through the file system of the operating system kernel layer 203 or the operating system kernel layer 203 directly issues a write file operation request; or the application layer 202 directly issues a write data operation request to the hardware mapping layer 204; or The system kernel layer 203 issues a write data operation request directly to the hardware mapping layer 204;
  • the operating system kernel layer 203 parses the write file request into a hardware port instruction (ie, a hardware instruction), and sends it to the hardware mapping layer 204, where the port instruction includes a location (ie, a sector) where the storage device needs to be written;
  • the hardware mapping layer 204 issues a write data operation request, and the request is already hard.
  • the security layer 205 rewrites the write location (ie, the sector) in the port instruction to the storage address on the storage device 100, updates the first mapping bitmap, and modifies the bit data corresponding to the sector to 1, indicating The sector has been dumped; the security layer 205 sends the modified port command to the hardware layer 206.
  • the writing process S2000 may further include:
  • S2040 Synchronize the first mapping bitmap to the storage device 100 and save the second mapping bitmap to ensure that the first mapping bitmap on the computer terminal system 200 is consistent with the second mapping bitmap on the storage device.
  • the synchronization operation may also be performed at the end, i.e., prior to the local computer terminal system 200 shutting down.
  • the computer terminal system 200 After the execution of the writing process is completed, the computer terminal system 200 does not store the written data, and the corresponding data has been transferred to the storage device 100.
  • the above data reading process S3000 includes:
  • S3010 Synchronize the second mapping bitmap on the storage device 100 to the computer terminal system 200, and save the first mapping bitmap.
  • the application layer 202 issues a read file operation request through the file system of the operating system kernel layer 203, or the operating system kernel layer 203 directly issues a read file operation request; or the application layer 202 directly issues a read data operation request to the hardware mapping layer 204; or The operating system kernel layer 203 issues a read data operation request directly to the hardware mapping layer 204;
  • the security layer 205 receives the data read instruction from the hardware mapping layer 204, obtains the read address (source address) therein, and if the address is not the address on the storage device 100, searches for the first mapping bitmap, if the first mapping The bit data in the bitmap indicates that the read address is a dump address, the security layer 205 modifies the read address of the port instruction to be the read address on the storage device 100; the security layer 205 sends the modified port command to the hardware layer. 206.
  • step S3010 the process of synchronizing the second mapping bitmap from the storage device 100 to the local is to maintain the consistency of the local data with the data on the secure storage device after the computer terminal system 200 is restarted.
  • the above reading process does not affect the user's existing mode of operation and enables reading of the data that has been dumped on the secure storage device, i.e., storage device 100.
  • the data security storage method provided in this embodiment includes the following steps:
  • the computer terminal system runs a Windows operating system
  • the hardware abstraction layer HAL in the Windows system is a hardware mapping layer.
  • the computer terminal can also run other operating systems, such as Linux, Unix or embedded operating systems, etc.
  • the hardware mapping layer is a hardware mapping layer corresponding to Linux or Unix or embedded operating systems.
  • the hardware instructions are hardware instructions from a hardware mapping layer. Receive hardware instructions from the hardware mapping layer to 100% screen all hardware instructions sent to the processor such as the CPU
  • the hardware instructions may also come from a unit corresponding to an operating system kernel layer or other computer hierarchy.
  • the process of receiving the hardware instruction may include: acquiring the hardware instruction by using a method of reorganization of the runtime instruction.
  • step S4020 a plurality of instruction analysis mechanisms are built in the security layer 205, including an analysis mechanism for an instruction set such as an X86 instruction, an ARM instruction, and a MIPS instruction to process different types of CPU instructions.
  • an instruction set such as an X86 instruction, an ARM instruction, and a MIPS instruction to process different types of CPU instructions.
  • the method further includes: updating the first mapping bitmap, and corresponding the target address (sector) in the first mapping bitmap. "Bit" is set to 1.
  • mapping bitmap that has been updated may be synchronized to the secure storage device and saved as a second mapping bitmap.
  • step S4050 the security layer 205 forwards the modified or unmodified hardware instructions to the hardware layer 206.
  • the dumping work of the security layer 205 is completely transparent to the upper layer application and the user, and does not affect the workflow of the existing computer operation and application system.
  • the foregoing method provided in this embodiment can be used not only in a computer terminal system, but also on any computing device and an intelligent terminal including an application layer, an operating system kernel layer, and a hardware layer, and implements an instruction level before executing instructions in the hardware layer.
  • Transfer storage that is, transfer storage based on hardware storage instructions).
  • a data security reading method is provided in this embodiment.
  • the method includes:
  • S5050 If the source address is not an address on the storage device 100, look up the first mapping bitmap, and modify the read address in the read instruction according to the data of the mapping bitmap;
  • the method may further include: S5000: synchronizing the second mapping bitmap on the storage device 100 to the computer terminal system 200, and saving the first mapping bitmap.
  • the hardware instruction is from a hardware mapping layer.
  • the process of receiving the hardware instruction may include: acquiring the hardware instruction by using a method of reorganization of the runtime instruction.
  • step S5030 if the hardware instruction is not a read instruction, the security layer 205 directly sends the hardware instruction to the hardware layer for execution.
  • step S5040 if the source address of the read instruction is already an address on the storage device 100, the security layer 205 does not need to look up the data in the first mapped bitmap again, and directly sends the hardware instruction to the hardware layer for execution.
  • the storage device 100 can serve as a shared resource of a plurality of terminal systems.
  • the eleventh embodiment of the present invention provides a data security transmission method. As shown in FIG. 15, the method includes the following steps: S7010, receiving from a hardware mapping Layer hardware instructions;
  • the hardware layer sends a transmission instruction and data to the terminal system of the target address
  • the terminal system of the target address receives and uses the data security storage method to save the data.
  • step S7060 if it is determined that the target address is not a secure address, that is, the computing terminal of the target address The data secure storage and the data security read method provided in the present invention are not applied, and then the network transmission operation is not allowed as the target address.
  • step S7050 it is determined whether the target address is a secure address.
  • the security server 820 is connected to the terminal systems 800 and 810 through a network, and the terminal systems 800 and 810 automatically perform the data security transmission method provided in the above embodiment of the present invention to the security server 820.
  • the security server 820 In the registration operation, the security server 820 internally maintains a secure address table that records all terminal systems that have been registered. When the security address table is changed, the security server 820 automatically sends the updated security address table to each terminal.
  • the architecture of the terminal system 800 includes an application layer 801, an operating system kernel layer 802, a security layer 803, and a hardware layer 804, and a security layer. 803 is responsible for maintaining the secure address table.
  • the security layer 803 determines whether the target address is a secure address based on whether the target address is in the secure address table. That is, in step S7050, if the target address is included in the secure address table, the target address is a secure address.
  • the implementation of the above secure transmission method makes it impossible for a Trojan or a malicious tool to transmit the obtained information even if it obtains the confidential information.
  • the computer terminal system is the main body of the method provided by the present invention in the above embodiments of the present invention
  • any electronic device capable of providing file or data editing, saving or transmission such as a handheld device, an intelligent terminal, etc.
  • a computing terminal system Both can be a terminal system to which the data security preservation and transmission method provided by the present invention is applied.
  • the above data security storage method, reading method and transmission method may also be implemented by using software or hardware methods. If implemented by software, the corresponding steps of the above method are stored in the form of computer code. On a computer readable medium, become a software product.
  • the data secure storage device 7100 includes a receiving unit 7110, an instruction analyzing unit 7120, an instruction modifying unit 7130, and a transmitting unit 7140.
  • the receiving unit 7110 is coupled to the command analyzing unit 7120
  • the sending unit 7140 is coupled to the command modifying unit 7130 and the hardware layer 7200, respectively.
  • the receiving unit 7110 is adapted to receive a hardware instruction.
  • the hardware instruction is from a hardware mapping layer;
  • the instruction analyzing unit 7120 is adapted to analyze the hardware instruction and determine whether the hardware instruction is a storage instruction; if it is a storage instruction,
  • the instruction modification unit 7130 modifies the target address in the storage instruction to a corresponding storage address on the secure storage device, and then sends the modified storage instruction to the sending Unit 7140; if not a store instruction, the instruction analysis unit 7120 directly transmits the hardware instruction to the transmitting unit 7140; the transmitting unit 7150 is adapted to transmit the received instruction to the hardware layer 7200.
  • the data secure storage device may further include an update unit 7150 and a synchronization unit 7160.
  • the update unit 7150 is coupled to the instruction modification unit 7130; the synchronization unit 7160 is coupled to the update unit 7150.
  • the update unit 7150 is adapted to update the bit corresponding to the target address in the bitmap after the instruction modification unit 7130 modifies the store instruction.
  • the sector included in the storage instruction target address is set to " ⁇ " in the first mapping bitmap, indicating that the sector has been dumped.
  • the synchronization unit 7160 is adapted to establish communication between the computing terminal system and the secure storage device and to synchronize the mapping bitmap between the computing terminal system and the secure storage device. Specifically, when the computing terminal system is started, the synchronization unit 7160 establishes communication between the computing terminal system and the secure storage device, and synchronizes the second mapping bitmap on the secure storage device to the computing terminal system, and saves as The first mapped bitmap.
  • the synchronization unit 7160 maps the local storage space in the computer terminal system. Go to the secure storage device and establish a mapping bitmap and a second mapping bitmap.
  • the second mapping bitmap is first established on the secure storage device, and then synchronized to the local to become the first mapping bitmap.
  • mapping bitmap When the update unit 7150 updates the bit corresponding to the target address in the first mapping bitmap (ie, mapping bitmap), the synchronization unit 7160 will send the updated first mapping bitmap to the secure storage device, and in the secure storage device. Saved as a second map bitmap.
  • the secure storage device is a remote storage device, and the remote storage device is shared by multiple computing terminal systems.
  • the hardware instructions are hardware port I/O instructions.
  • the data security reading apparatus 8100 includes: a receiving unit 8110, an instruction analyzing unit 8120, an instruction modifying unit 8130, and a transmitting unit 8140.
  • the receiving unit 8110 is coupled to the command analyzing unit 8120
  • the command analyzing unit 8120 is coupled to the command modifying unit 8130 and the transmitting unit 8140, respectively.
  • the command modifying unit 8130 is also coupled to the transmitting unit 8140.
  • the transmitting unit 8140 is coupled to the hardware layer 8200.
  • the receiving unit 8110 is adapted to receive a hardware instruction.
  • the hardware instruction is from a hardware mapping layer.
  • the instruction analyzing unit 8120 is adapted to analyze the hardware instruction and determine the hardware instruction Whether it is a read instruction, if the hardware instruction is a read instruction, obtain a source address of the read instruction and determine whether the source address is an address on the secure storage device. If the hardware instruction is not a read instruction, or the source address is an address on a secure storage device, the instruction analysis unit 8120 transmits the hardware instruction to the transmitting unit 8140. If the source address is not an address on the secure storage device, the instruction modification unit 8130 looks up the mapped bitmap and modifies the read address in the read instruction based on the data of the mapped bitmap.
  • the mapping bitmap is used to indicate whether the data of the local storage address is dumped to the secure storage device, as in the above mapping bitmap.
  • the instruction modification unit 8130 searches for a bit corresponding to the sector included in the source address in the first mapping bitmap. If the "bit" data is displayed as 1, it means that a dump has occurred, and if the "bit" data is displayed as 0, it means that no dump has occurred. If the dump has occurred, the instruction modification unit 8130 changes the source address (read address) to the corresponding dump address, and transmits the modified hardware instruction to the transmitting unit 8140.
  • the data security reading device may further include a synchronization unit 8150.
  • the synchronization unit 8150 is coupled to the instruction modification unit 8130.
  • the synchronization unit 8150 is adapted to establish communication between the computing terminal system and the secure storage device and to synchronize the mapping bitmap between the computing terminal system and the secure storage device.
  • the synchronization unit 8150 establishes communication between the computing terminal system and the secure storage device when the computing terminal system is started, and synchronizes the second mapping bitmap on the secure storage device to the computing terminal system, and saves as The first mapping bitmap is provided for use by the instruction modification unit 8130.
  • the secure storage device is a remote storage device, and the remote storage device is shared by multiple computing terminal systems.
  • the secure storage device may also be a local storage device.
  • security layer can also be done in various layers in the operating system kernel layer to the hardware layer.
  • the implementation of specific functions does not depart from the spirit and scope of the invention.
  • the foregoing embodiment provides a detailed description of the secure storage method and apparatus provided by the present invention.
  • the method has the following advantages: 1.
  • the data security storage method implements instruction-level data dumping, that is, full data dumping. Based on the data security storage method for calculating the full operation cycle of the terminal system, on the one hand, the Trojan or malicious tool cannot save the obtained information even if it obtains the confidential information, so that the data always exists within the controllable security scope. On the other hand, the local will no longer store any data in the confidential state, thus preventing the active leakage and passive leakage of the secret person; 2.
  • Receiving hardware instructions from the hardware mapping layer can 100% screen all instructions , further improve data security.
  • the security reading method and device provided by the present invention are also described in detail in the above embodiments. Compared with the prior art, the following advantages are obtained: 1.
  • the data security reading method and the data security storage method enable the data to always exist. Within the security scope of the control, and to ensure that the dump data can be read out after safely storing the data (dump); since the local will no longer store any data in the confidential state, the active leakage of the secret person is prevented. And passive leakage; 2.
  • the secure storage device is a remote storage device, it can be shared by multiple terminals to improve the space utilization efficiency of the secure storage device.
  • the implementation method of the security layer may also be completed in each layer in the uppermost layer of the operating system to the uppermost layer of the hardware layer. It will be apparent to those skilled in the art that the specific function is achieved without departing from the spirit and scope of the invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Technology Law (AREA)
  • Multimedia (AREA)
  • General Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • Health & Medical Sciences (AREA)
  • Storage Device Security (AREA)
  • Computer And Data Communications (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Debugging And Monitoring (AREA)

Description

数据安全存储方法及装置 技术领域
本发明涉及数据安全领域， 尤其涉及一种数据安全存储方法及装置。
背景技术
现有的电子信息安全领域包括系统安全、 数据安全和设备安全三个子领 域。
在数据安全领域内， 一般采用下面三种技术确保数据安全： （1 )数据内 容安全技术， 包括数据加密解密技术和端到端数据加密技术，保障数据在存储 和传输过程中内容不被非法读取；（2 )数据安全转移技术， 包括防止非法拷贝、 打印或其它输出， 保障数据在使用和转移过程中的安全； （3 ) 网络阻断技术， 包括网络物理阻断和设置网络屏障等技术。
由于上述技术在应对计算机内核病毒、 木马、 操作系统漏洞、 系统后门 以及人为泄密时能力不足， 事实上任何计算设备上， 如计算机， 都有可能存在 恶意代码。 但根据 AV实验室分析， 目前针对计算机的所有危害总有效侦测能 力最多在 50%左右。 由于危害检出能力的不足， 事实上任何电脑上都可能存在 恶意代码， 一旦恶意代码进入终端系统， 上述的加密技术、 防拷贝技术以及网 络阻断技术在这种情况下将失去作用，现有的黑客技术可以轻松地利用系统漏 洞、 系统后门穿透上述安全技术、 植入恶意代码， 并利用恶意代码取得用户数 据。 上述技术更无法防范涉密人员的主动或被动泄密， 例如， 内部人员可以携 带存储设备，从内部网络或终端上下载所需的资料并带走存储设备，导致内部 泄密。
如图 1所示为现有技术中的计算机终端系统示意图， 包括： 用户界面层 101 , 应用层 102, 操作系统内核层 103, 硬件映射层 104以及硬件层 105。 终端 得到图形化或非图形化反馈。 以保存数据操作为例：
( 1 )用户通过某应用程序提供的用户界面， 选择 "保存" 功能；
( 2 )应用层 102调用对应代码， 将保存指令转化为一个或多个的操作系 统提供的接口函数， 即保存操作成为对一系列操作系统提供的接口函数的调 用； ( 3 )操作系统内核层 103接收到上述的操作系统的接口函数调用， 将每 一个操作系统接口函数转化为一个或多个硬件映射层 104提供的接口函数； 即 保存操作成为对一系列硬件映射层 104提供的接口函数的调用；
( 4 )上述每一个硬件映射层 104提供的接口函数在硬件映射层 104中转化 为一个或多个硬件指令调用， 例如设备操作指令；
( 5 )处于硬件层 105的硬件， 例如 CPU,接收上述硬件指令调用并执行硬 件指令。
上述计算机终端中， 当其被恶意代码侵入后， 恶意代码可以从计算机系 统中取得数据， 恶意代码在窃取数据后。 恶意代码的行为模式为： （1 )存储行 为： 将目标数据内容保存到某个存储位置； （2 )传输行为： 将窃取的数据直接 通过网络传输到指定的目标地址。 另外，使用上述计算设备或信息设备的人员 进行内部泄密的行为模式包括： （1 )主动泄密： 涉密人员通过主动拷贝、 通过 恶意工具穿透安全系统、置入木马等手段直接取得涉密数据，并进行泄密； ( 2 ) 将涉密装备直接接入 Internet造成的泄密。
应用上述数据安全方法在该计算机终端系统中， 仍然无法解决： 1.基于 设备过滤的防拷贝技术无法保证涉密信息在终端不被非法存储； 2.基于网络 过滤无法确保涉密信息不失控； 3. 涉密人员可通过恶意代码或恶意工具造成 泄密； 4. 涉密人员因涉密设备或存储介质失控造成泄密。
综上所述， 现有技术仍缺乏一种在终端系统遭到恶意代码侵入后仍然能 够保证数据安全的方法。
发明内容
本发明解决的问题是提供一种在终端系统遭到恶意代码侵入后仍然能够 保证数据安全的方法， 提高数据安全性。
为了解决上述问题， 本发明的实施例中提供了一种数据安全存储方法， 包括： 接收硬件指令； 分析所述硬件指令； 如果所述硬件指令是存储指令， 修 改所述存储指令中的目标地址为对应的在安全存储设备上的存储地址；将修改 后的存储指令发送到硬件层。
可选的， 修改所述存储指令中的目标地址为对应的在安全存储设备上的 存储地址之后， 还包括： 更新映射位图中所述目标地址对应的位； 所述映射位 图用于表示本地存储地址的数据是否转储到所述安全存储设备。 可选的， 更新映射位图之后， 还包括： 将已经更新的映射位图同步到所 述安全存储设备， 保存为第二映射位图。
可选的， 接收硬件指令之前， 还包括： 建立计算终端系统与所述安全存 储设备的通讯；将所述安全存储设备上的第二映射位图同步到所述计算终端系 统， 保存为映射位图。
可选的， 如果所述将所述安全存储设备上的第二映射位图同步到所述计 算终端系统失败，将计算终端系统中的本地存储空间映射到所述安全存储设备 上， 并建立映射位图和第二映射位图。
可选的， 所述的硬件指令为硬件端口 I/O指令。
可选的， 所述安全存储设备为远程存储设备， 所述远程存储设备被多个 计算终端系统共享。
可选的， 所述硬件指令来自硬件映射层。
进一步的， 本发明的实施例中提供了一种数据安全存储装置， 包括： 接 收单元， 适于接收硬件指令； 指令分析单元， 适于分析所述硬件指令并判断所 述硬件指令是否为存储指令； 指令修改单元，适于修改所述存储指令中的目标 地址为对应的在安全存储设备上的存储地址； 发送单元，适于将修改后的存储 指令发送到硬件层。
可选的， 还包括： 更新单元， 与指令修改单元耦接， 适于在指令修改单 元修改所述存储指令之后， 更新映射位图中所述目标地址对应的位； 所述映射 位图用于表示本地存储地址的数据是否转储到所述安全存储设备。
可选的， 还包括同步单元， 与所述更新单元耦接， 适于建立计算终端系 统与所述安全存储设备的通讯，并将映射位图在所述计算终端系统和所述安全 存储设备之间进行同步。
可选的， 所述硬件指令来自硬件映射层。
可选的， 所述安全存储设备为远程存储设备， 所述远程存储设备被多个 计算终端系统共享。
进一步的， 本发明的实施例中提供了一种计算机程序产品， 包括计算机 可读介质， 所述可读介质中存储有计算机可执行的程序代码， 所述程序代码用 于上述数据安全存储方法的步骤。
与现有技术相比， 本发明具有以下优点：
1、数据安全存储方法实现了指令级数据转储即数据全转储，以此为基础， 实现了计算终端系统全运行周期的数据安全存储方法，一方面，使木马或恶意 工具即使取得了涉密信息也无法保存所取得的信息，使数据始终存在于可控的 安全范围内； 另一方面， 本地不再保存涉密数据， 因此防止了涉密人员的主动 泄密和被动泄密；
2、接收来自硬件映射层的硬件指令可以 100%的筛查所有指令， 进一步提 高数据安全性。
附图说明
图 1是现有技术中计算机终端系统包含软件和硬件的分层示意图； 图 2是本发明的第一个实施例中提供的运行时指令重组方法的流程图； 图 3是本发明的第一个实施例中指令重组过程和重组指令片段的示意图； 图 4是本发明的第二个实施例中提供的运行时指令重组方法的流程图； 图 5是本发明的第三个实施例中提供的重组指令的生成方法流程图； 图 6是本发明的第七个实施例中提供的运行时指令重组装置的框图； 图 7是本发明的第八个实施例中提供的运行时指令重组装置的框图； 图 8是本发明的第九个实施例中提供的运行时指令重组装置的指令重组 单元的框图；
图 9是本发明的第十个实施例中提供的计算机终端系统的层次结构框图； 图 10是本发明的第十个实施例中提供的数据转储过程整体流程图； 图 11是图 10中初始化过程 S1000的流程图；
图 12是本发明的第十个实施例中提供的 Bitmap示意图；
图 13是本发明的第十个实施例中提供的数据安全存储方法的流程图； 图 14是本发明的第十个实施例中提供的数据安全读取方法的流程图； 图 15是本发明的第十一个实施例中提供的数据安全传输方法的流程图； 图 16是本发明的第十一个实施例中提供的网络结构示意图；
图 17是本发明第十二个实施例中提供的数据安全存储装置的结构框图； 图 18是本发明第十三个实施例中提供的数据安全读取装置的结构框图。 具体实施方式
为使本发明的上述目的、 特征和优点能够更为明显易懂， 下面结合附图 对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。 但是本发明能够 以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发 明内涵的情况下做类似推广。 因此本发明不受下面公开的具体实施方式的限 制。
计算机运行过程中， CPU地址寄存器保存下一条将要运行的机器指令的地 址； 为了实现运行时机器指令监控， 本发明一些实施例中将获取该寄存器中的 数据， 并按照该数据指向的地址， 读取下一条、 多条将要运行的机器指令； 并 且， 修改所述一条、 多条机器指令所组成的待调度的指令片段， 从而在每一条 机器指令运行前获得控制权， 不断的进行后续指令的分析。 进一步的， 本发明 的一些实施例中，在获取到待调度的机器指令片段后，还包括对其中的目标指 令进行处理的步骤，从而不仅对运行时指令进行了重组以监控运行时指令，还 完成对所述目标指令的修改和更新。
本发明的第一个实施例中提供了一种运行时指令重组方法。 如图 2所示， 该方法包括：
5101 , 緩存指令运行环境；
5102, 获取待调度的机器指令片段； 在所述获取的机器指令片段的最后 一条指令前，插入第二跳转指令， 所述第二跳转指令指向指令重组平台的入口 地址， 生成具有地址 A"的重组指令片段； 将所述緩存的指令运行环境中的地 址寄存器的值 A修改为地址 A";
5103, 恢复所述指令运行环境。
具体的， 在步骤 S101执行之前， 本方法获取 CPU执行权或控制权。 CPU 执行本方法的步骤时， 首先緩存指令运行环境（即步骤 S101 ), 即緩存刚刚执 行的被监控指令的结果。 所述 CPU在本实施例中为 X86架构中央处理器； 在本 发明的其他实施例中， 也可以是 MIPS处理器或基于 ARM架构的处理器， 而且 本领域普通技术人员可以了解，所述 CPU也可以是任何其他类型的计算设备中 的指令处理单元。
在步骤 S101中， 所述緩存指令运行环境包括： 向緩存栈中压入指令运行 相关的寄存器数据。在本发明的其他实施例中，緩存或保存指令运行环境也可 以在指定的、 默认的其他緩存数据结构、 地址中进行。
在步骤 S102中， 获取待调度的机器指令片段包括：
S1021 , 从 CPU地址寄存器读取待调度的机器指令地址；
S1022, 以跳转指令为检索目标，检索所述机器指令地址对应的机器指令， 直到发现第一个跳转指令； 所述跳转指令包括 Jump指令和 Call指令； S1023, 将所述第一个跳转指令及其之前的所有机器指令作为一个待调度 的机器指令片段； 将该机器指令片段保存在指令重组平台中， 或其他指令重组 平台能够读取的存储位置。
在本发明的其他实施例中， 获取待调度的机器指令片段也可以以非跳转 指令， 例如写入指令、 读取指令等， 为检索目标， 切分机器指令片段； 这时， 需要保证其中的跳转指令执行后， 指令重组平台仍能够获取 CPU控制权， 所以 跳转指令需要作为补充检索目标或者第二检索目标，即得到粒度更小的机器指 令片段。
仍然在步骤 S102中， 在插入第二跳转指令 JP2之前， 本实施例提供的方法 还可以包括：
51025, 解析所述机器指令片段， 利用指令集匹配所述机器指令片段， 得 到待处理的目标机器指令； 所述指令集包括 X86, MIPS和 ARM指令集；
51026, 按照预定的方式， 修改所述目标机器指令。
利用上述步骤， 不仅可以完成运行时指令监控， 还可以进行其他处理过 程， 将在下面的实施例中进一步展开描述。
由于本实施例只是为了可以实现运行时指令的重组， 所以步骤 S1025~ S1026没有在本实施例中执行， 直接执行步骤： 在所述机器指令片段的最后一 条指令（即跳转指令 JP1 )前， 插入第二跳转指令 JP2, 所述 JP2指向指令重组 平台的入口地址， 生成具有地址 A"的重组指令片段； 将所述緩存的指令运行 环境中的地址寄存器的值 A修改为地址 A"。其中的指令重组平台就是本实施例 中提供的指令重组方法的执行平台。
插入 JP2是为了在 CPU运行所述待调度的机器指令片段时， 在 JP1运行前， 重新开始运行所述指令重组平台，指令重组平台将继续分析下一段待调度的机 器指令片段， 重复本方法中的步骤进而完成对所有运行指令的重组。 更具体的 描述见下面对步骤 S103的分析。
在步骤 S103中， 恢复所述指令运行环境包括： 从緩存栈中弹出指令运行 相关的寄存器数据；其中地址寄存器保存的跳转指令的目标地址已经修改为以 A"为入口地址的新的机器指令片段。 恢复所述指令运行环境后， 指令重组平 台完成运行， CPU继续执行上一个机器指令片段的最后一条指令即跳转指令， 其目标地址如上所述成为 A" , CPU将执行 A"为入口地址的新的机器指令片段。 所述以 A"为入口地址的指令片段执行到倒数第二跳指令（即第二跳转指令 JP2 ) 后， 所述指令重组平台重新得到 CPU控制权； 所述指令重组平台重新开始执行 步骤 S101〜步骤 S103。
为了进一步说明指令重组过程和重组指令片段的生成， 请参考图 3; 其中 包括： 待调度的机器指令集合 401 , 其中的第一个跳转指令为 4012, 也称为第 一跳转指令 4012;假设第一跳转指令 4012指向机器指令 4013,在指令 4012之前 的指令运行结束之前，如果指令 4012的目标地址为变量， 则其指向地址是不可 知的， 所以这里假设第一跳转指令 4012指向机器指令 4013; 从第一跳转指令 4012以前的包括第一跳转指令 4012的所有机器指令构成了机器指令片段 4011。
继续参考图 3, 当指令重组平台 411运行后， 首先緩存指令运行环境； 然后 获取机器指令片段 4011;指令重组平台在第一跳转指令 4012前插入了第二跳转 指令 4113 , 第二跳转指令 4113指向指令重组平台 411本身， 从而生成了重组指 令片段 4111 ,重组指令片段的地址为 A";将所述緩存的指令运行环境中的地址 寄存器的值 A修改为地址 A"; 最后恢复所述指令运行环境。
指令重组平台 411结束运行后， CPU继续执行上一个重组指令片段的最后 一条跳转指令， 其中的地址寄存器的值已经改为 A"。 以 A"为地址的重组指令 片段运行后，当执行到第二跳转指令 4113时，指令重组平台 411会重新获得 CPU 控制权， 并继续分析后续的待调度的机器指令，从而完成了运行时指令重组的 方法。
进一步的， 由于程序运行过程中所生成的机器指令具有很高的重复性， 为了提高指令重组效率， 节省计算设备的计算资源 （CPU资源）， 如图 4所示， 本发明第二实施例中提供了一种运行时指令重组方法。 具体过程包括：
5201 , 緩存指令运行环境；
5202,利用所述緩存的指令运行环境中的地址寄存器的值 A查找地址对应 表； 所述地址对应表用于表示地址 A对应的待重组的机器指令片段是否具有已 保存的重组过的指令片段， 所述已保存的重组过的指令片段具有地址 A，；
5203, 如果找到相应的记录， 将所述地址寄存器的值 A修改为记录中的值 A' , 恢复所述指令运行环境；
5204, 如果没有找到相应的记录， 获取待调度的机器指令片段； 在所述 获取的机器指令片段的最后一条指令前，插入第二跳转指令， 所述第二跳转指 令指向指令重组平台的入口地址， 生成具有地址 A"的重组指令片段； 将所述 緩存的指令运行环境中的地址寄存器的值 A修改为地址 A"； S205 , 恢复所述指令运行环境。
进一步的， 步骤 S204还包括： 所述利用地址 A"与地址 A在所述地址对应表 中建立一条记录。 具有地址 A"重组指令片段被保存在重组指令平台中， 以供 重用。
本方法利用地址对应表， 极大的节省了计算资源， 提高了运行时指令重 组的效率。
上述实施例中直接操作机器指令， 即二进制机器码， 在本发明的其他实 施例中， 由于还有进一步的指令处理、 指令修改的操作， 所述的待调度的机器 指令片段可以经过反汇编生成汇编代码片段， 以供后续操作使用， 然后在恢复 所述指令运行环境之前汇编所述的汇编代码片段， 再得到二进制机器码。
本发明第三实施例中提供了一种运行时指令重组方法。 具体过程包括：
5301 , 緩存当前指令运行环境；
5302,利用所述緩存的指令运行环境中的地址寄存器的值 A查找地址对应 表；
S303 , 如果找到相应的记录， 将所述地址寄存器的值 A修改为记录中的值
A' , 恢复所述指令运行环境；
5304,如果没有找到相应的记录，如图 5所示， 重组指令的生成方法包括：
53041 , 获取待调度的机器指令片段；
53042, 反汇编所述机器指令片段， 得到汇编指令片段；
S3043 , 解析所述汇编指令片段， 利用指令集匹配所述汇编指令片段， 得 到待处理的目标汇编指令；
53044, 在所述汇编指令片段的最后一条指令前， 插入第二跳转指令 JP2, 所述 JP2指向指令重组平台的入口地址， 生成具有地址 A"的重组指令片段；
53045 , 汇编修改过的汇编指令片段， 得到重组后的机器指令片段； S3046, 利用地址 A"与地址 A在所述地址对应表中建立一条记录；
S3047,将所述緩存的指令运行环境中的地址寄存器的值 A修改为地址 A";
5305 , 恢复所述指令运行环境。
步骤 S3042与 S3045为相对应的反汇编与汇编步骤。 利用反汇编技术将机 器指令片段转换成为汇编指令片段之后， 易于做其他匹配、分析及修改的后续 步骤。其余步骤的具体内容与上述实施例中的内容相同或基本相同， 这里不再 赘述。 上述的运行时指令重组方法为进一步的应用提供了基础。 下面的实施例 中提供了各种针对不同机器指令进行处理的运行时指令重组方法，其中包括存 储 /读取指令， I/O指令， 以及网络传输指令。
针对存储 /读取指令， 本发明第四实施例中提供了一种运行时指令重组方 法。 具体过程包括：
5401 , 緩存当前指令运行环境；
5402,利用所述緩存的指令运行环境中的地址寄存器的值 A查找地址对应 表；
5403, 如果找到相应的记录， 将所述地址寄存器的值 A修改为记录中的值 A' , 恢复所述指令运行环境；
5404, 如果没有找到相应的记录， 重组指令的生成方法包括：
54041 , 获取待调度的机器指令片段；
54042, 反汇编所述机器指令片段， 得到汇编指令片段；
54043, 解析所述汇编指令片段， 利用指令集匹配所述汇编指令片段， 得 到待处理的目标汇编指令； 所述目标指令为存储 /读取指令；
54044, 如果所述汇编指令包括存储 /读取指令，修改其中的存储和读取地 址为安全存储设备上的地址；
54045, 在所述汇编指令片段的最后一条指令前， 插入第二跳转指令 JP2, 所述 JP2指向指令重组平台的入口地址， 生成具有地址 A"的重组指令片段； S4046, 汇编修改过的汇编指令片段， 得到重组后的机器指令片段；
54047, 利用地址 A"与地址 A在所述地址对应表中建立一条记录；
54048,将所述緩存的指令运行环境中的地址寄存器的值 A修改为地址 A";
5405, 恢复所述指令运行环境。
本实施例是在反汇编步骤之后进行指令处理的； 在其他实施例中， 也可 以省略反汇编和对应的汇编步骤， 直接处理机器指令。
在步骤 S4044中， 针对存储和读取指令进行操作， 修改其中的目标和源地 址， 以实现转移存储； 并且通过转移存储到安全存储设备上， 实现数据安全。 针对 I/O指令， 本发明第五实施例中提供了一种运行时指令重组方法。 具 体过程包括：
S501 , 緩存当前指令运行环境； 5502,利用所述緩存的指令运行环境中的地址寄存器的值 A查找地址对应 表；
5503, 如果找到相应的记录， 将所述地址寄存器的值 A修改为记录中的值 A' , 恢复所述指令运行环境；
S504, 如果没有找到相应的记录， 重组指令的生成方法包括：
55041 , 获取待调度的机器指令片段；
55042, 反汇编所述机器指令片段， 得到汇编指令片段；
55043, 解析所述汇编指令片段， 利用指令集匹配所述汇编指令片段， 得 到待处理的目标汇编指令； 目标指令为 I/O指令；
S5044, 如果所述汇编指令包括 I/O指令， 将所述 I/O指令中的输入指令全 部阻止；
55045, 在所述汇编指令片段的最后一条指令前， 插入第二跳转指令 JP2, 所述 JP2指向指令重组平台的入口地址， 生成具有地址 A"的重组指令片段；
55046, 汇编修改过的汇编指令片段， 得到重组后的机器指令片段； S5047, 利用地址 A"与地址 A在所述地址对应表中建立一条记录；
S5048,将所述緩存的指令运行环境中的地址寄存器的值 A修改为地址 A"; S505, 恢复所述指令运行环境。
本实施例是在反汇编步骤之后进行指令处理的； 在其他实施例中， 也可 以省略反汇编和对应的汇编步骤， 直接处理机器指令。
在步骤 S5044中， 针对 I/O指令进行操作， 将所述 I/O指令中的输入指令全 部阻止， 以实现彻底阻断对本地硬件设备的写操作； 结合上一个实施例中的存 储指令处理过程，还可以实现对除存储指令之外的输入指令的阻止， 可以提高 计算设备中的数据安全性。
针对网络传输指令， 本发明第六实施例中提供了一种运行时指令重组方 法。 具体过程包括：
5601 , 緩存当前指令运行环境；
5602,利用所述緩存的指令运行环境中的地址寄存器的值 A查找地址对应 表；
5603, 如果找到相应的记录， 将所述地址寄存器的值 A修改为记录中的值 A，， 恢复所述指令运行环境；
5604, 如果没有找到相应的记录， 重组指令的生成方法包括： 56041 , 获取待调度的机器指令片段；
56042, 反汇编所述机器指令片段， 得到汇编指令片段；
56043, 解析所述汇编指令片段， 利用指令集匹配所述汇编指令片段， 得 到待处理的目标汇编指令； 目标指令为网络传输指令；
S6044, 如果所述汇编指令包括网络传输指令， 检验所述网络传输指令中 的目标地址对应的远端计算设备是否为安全地址； 如果不是， 阻止所述网络传 输指令；
S6045, 在所述汇编指令片段的最后一条指令前， 插入第二跳转指令 JP2, 所述 JP2指向指令重组平台的入口地址， 生成具有地址 A"的重组指令片段； S6046, 汇编修改过的汇编指令片段， 得到重组后的机器指令片段；
56047, 利用地址 A"与地址 A在所述地址对应表中建立一条记录；
56048,将所述緩存的指令运行环境中的地址寄存器的值 A修改为地址 A"; S605, 恢复所述指令运行环境。
本实施例是在反汇编步骤之后进行指令处理的； 在其他实施例中， 也可 以省略反汇编和对应的汇编步骤， 直接处理机器指令。
在步骤 S6044中， 针对网络传输指令进行操作， 检验所述网络传输指令中 的目标地址对应的远端计算设备是否为安全地址； 如果不是， 阻止所述网络传 输指令， 以实现数据安全传输。
上述多个实施例中的地址对应表是由指令重组平台建立并维护的， 可以 是固定长度的数组结构，也可以是可变长度的链表结构，还可以是其他存储二 位数据的适当的数据结构。 优选的， 其长度可调节， 并且其占用空间可释放。 释放地址对应表的操作可以随机进行， 也可以周期进行。 在一些实施例中， 所 述的地址对应表还可以包括记录建立时间字段， 用于在释放空间删除记录时， 按照建立时间的长短删除记录。在一些实施例中， 所述的地址对应表还可以包 括记录使用次数字段， 在查找地址对应表步骤中， 如果找到， 将改变该字段的 值； 所述记录使用次数字段也用于在释放空间删除记录时，按照使用次数的多 少删除记录。
进一步的， 为了从系统启动后即执行运行时的指令监控， 实现计算设备 运行阶段的运行时指令全监控， 本发明另一个实施例中，修改计算机启动时的 load指令， 在 load指令执行前调用本发明提供的指令重组平台， 执行上述运行 时指令重组方法， 由于 load指令跳转地址为已知的固定地址， 指令重组平台可 以事先建立好地址对应表及该第一条记录， 并建立好第一个重组指令片段。 进一步的， 本发明还提供一种计算机可读介质， 其中， 所述可读介质中 存储有计算机可执行的程序代码，所述程序代码用于执行上述实施例中提供的 运行时指令重组方法的步骤。
另一个方面， 与上述运行时指令重组方法相对应， 本发明的第七个实施 例中提供了一种运行时指令重组装置。
如图 6所示， 指令重组装置 500包括：
指令运行环境緩存 /恢复单元 501 , 适于緩存和恢复指令运行环境； 指令获取单元 502,适于在指令运行环境緩存 /释放单元緩存指令运行环境 后， 获取待调度的机器指令片段；
指令重组单元 503 , 适于解析、 修改所述待调度的机器指令片段， 以生成 具有地址 A"的重组指令片段； 和
指令替换单元 504, 适于将所述緩存的指令运行环境中的地址寄存器的值 修改为重组指令片段的地址。
所述指令运行环境緩存 /恢复单元 501分别与指令获取单元 502以及指令替 换单元 504耦接，所述指令获取单元 502,指令重组单元 503和指令替换单元 504 依次耦接。
指令重组装置 500的执行运行时指令重组时：
首先， 指令运行环境緩存 /恢复单元 501緩存指令运行环境， 即向緩存栈中 压入指令运行相关的寄存器数据；
然后， 所述指令获取单元 502从 CPU地址寄存器读取待调度的机器指令地 址， 并从所述机器指令地址读取机器指令片段， 所述机器指令片段最后一条指 令为跳转指令。 具体的， 指令获取单元 502从 CPU地址寄存器 511读取待调度的 机器指令地址； 以跳转指令为检索目标，检索所述机器指令地址对应的机器指 令， 直到发现第一个跳转指令； 所述跳转指令包括 Jump指令和 Call指令； 将所 述第一个跳转指令及其之前的所有机器指令作为一个待调度的机器指令片段； 将该机器指令片段保存在指令重组装置 500中，或其他指令重组装置 500能够读 取的存储位置；
然后， 指令重组单元 503在所述获取的机器指令片段的最后一条指令前， 插入第二跳转指令， 所述第二跳转指令指向指令重组装置的入口地址， 生成具 有地址 A"的重组指令片段； 然后， 指令替换单元 504将所述緩存的指令运行环境中的地址寄存器的值 Α爹改为地址 Α";
最后， 指令运行环境緩存 /恢复单元 501恢复所述指令运行环境， 即从緩存 栈中弹出指令运行相关的寄存器数据。
进一步的， 在本发明的第八个实施例中提供了一种运行时指令重组装置， 充分利用运行时指令重复性， 提高重组效率， 节省计算装置的计算资源。
如图 7所示， 指令重组装置 600包括：
指令运行环境緩存 /恢复单元 601 , 适于緩存和恢复指令运行环境； 指令获取单元 602,适于在指令运行环境緩存 /释放单元緩存指令运行环境 后， 获取待调度的机器指令片段；
指令重组单元 603 , 适于解析、 修改所述待调度的机器指令片段， 以生成 具有地址 Α"的重组指令片段；
指令替换单元 604, 适于将所述緩存的指令运行环境中的地址寄存器的值 修改为重组指令片段的地址； 和
指令检索单元 605 , 适于利用所述緩存的指令运行环境中的地址寄存器的 值 Α查找地址对应表； 所述地址对应表用于表示地址 A对应的待重组的机器指 令片段是否具有已保存的重组过的指令片段，所述已保存的重组过的指令片段 具有地址 A，； 如果找到相应的记录， 指令检索单元适于调用指令替换单元， 将所述地址寄存器的值 A修改为记录中的值 A，； 如果没有找到相应的记录， 指 令检索单元适于利用地址 A"与地址 A在所述地址对应表中建立一条记录。
所述指令运行环境緩存 /恢复单元 601分别与指令检索单元 605以及指令替 换单元 604耦接， 所述指令检索单元 605分别与指令获取单元 602, 指令重组单 元 603和指令替换单元 604耦接， 所述指令获取单元 602,指令重组单元 603和指 令替换单元 604依次耦接。
指令重组装置 600的执行运行时指令重组时：
首先， 指令运行环境緩存 /恢复单元 601緩存指令运行环境， 即向緩存栈中 压入指令运行相关的寄存器数据；
然后， 指令检索单元 605利用所述緩存的指令运行环境中的地址寄存器的 值 A查找地址对应表；
如果找到相应的记录， 指令检索单元 605调用指令替换单元 604, 指令替 换单元 604将所述地址寄存器的值 A修改为记录中的值 A，； 指令替换单元 604 调用指令运行环境緩存 /恢复单元 602, 以恢复所述指令运行环境， 即从緩存栈 中弹出指令运行相关的寄存器数据， 重组结束；
如果没有找到相应的记录， 所述指令获取单元 602从 CPU地址寄存器读取 待调度的机器指令地址， 并从所述机器指令地址读取机器指令片段， 所述机器 指令片段最后一条指令为跳转指令。 具体的， 指令获取单元 602从 CPU地址寄 存器 611读取待调度的机器指令地址； 以跳转指令为检索目标， 检索所述机器 指令地址对应的机器指令，直到发现第一个跳转指令；所述跳转指令包括 Jump 指令和 Call指令； 将所述第一个跳转指令及其之前的所有机器指令作为一个待 调度的机器指令片段； 将该机器指令片段保存在指令重组装置 600中， 或其他 指令重组装置 600能够读取的存储位置；
然后， 指令重组单元 603在所述获取的机器指令片段的最后一条指令前， 插入第二跳转指令， 所述第二跳转指令指向指令重组装置的入口地址， 生成具 有地址 A"的重组指令片段；
然后， 指令重组单元 603将地址 A"发送给指令检索单元 605 , 指令检索单 元 605利用地址 A"与地址 A在其中的地址对应表中建立一条记录； 以备后续指 令重用；
然后， 指令替换单元 604将所述緩存的指令运行环境中的地址寄存器的值 A爹改为地址 A";
最后， 指令运行环境緩存 /恢复单元 501恢复所述指令运行环境， 即从緩存 栈中弹出指令运行相关的寄存器数据。
本实施例中， 指令重组单元 603还包括：
指令解析单元 6031 , 适于利用指令集匹配所述机器指令片段， 得到待处 理的目标机器指令； 所述指令集包括 X86, MIPS和 ARM指令集；
指令修改单元 6032, 适于按照预定的方式， 修改所述目标机器指令。 如果所述目标指令为存储 /读取指令， 所述指令解析单元 6031将负责获取 待调度的机器指令片段中的存储 /读取指令， 所述指令修改单元 6032修改其中 的存储和读取地址为安全存储设备上的地址。其作用和效果与上述对应的方法 实施例相同， 这里不再赘述。
如果所述目标指令为 I/O指令， 所述指令解析单元 6031将负责获取待调度 的机器指令片段中的 I/O指令， 所述指令修改单元 6032将所述 I/O指令中的输入 指令全部阻止。 其作用和效果与上述对应的方法实施例相同， 这里不再赘述。 如果所述目标指令为网络传输指令， 所述指令解析单元 6031将负责获取 待调度的机器指令片段中的网络传输指令，所述指令修改单元 6032检验所述网 络传输指令中的目标地址对应的远端计算设备是否为安全地址； 如果不是， 所 述指令修改单元适于阻止所述网络传输指令。其作用和效果与上述对应的方法 实施例相同， 这里不再赘述。
在本发明的第九个实施例中， 如图 8所示， 指令重组单元 703还可以包括 反汇编单元 7031和汇编单元 7034。 反汇编单元 7031 , 指令解析单元 7032, 指令 修改单元 7033和汇编单元 7034依次耦接。本实施的其他单元与上述的第八实施 例相同， 这里不再赘述。
其中， 反汇编单元 7031适于在解析、 修改所述待调度的机器指令片段之 前， 反汇编所述待调度的机器指令片段， 生成待调度的汇编指令片段； 发送给 指令解析单元 7032。
汇编单元 7034适于在解析、 修改所述待调度的机器指令片段之后， 汇编 重组后的汇编指令片段，得到机器码表示的重组指令片段； 发送给指令替换单 元。
在该实施例中， 所述指令解析单元 7032和指令修改单元 7033将操作待调 度的汇编指令片段， 其过程与上述对应的方法实施例相同。
上面详细的介绍了本发明的实施例中提供的运行时指令重组方法和装 置， 与现有技术相比， 具有以下优点：
( 1 )通过指令重组方法， 在指令运行状态下监控计算设备的指令；
( 2 )利用地址对应表， 提高了指令重组效率， 节省了计算资源； ( 3 )针对存储和读取指令进行操作， 修改其中的目标和源地址， 以实现 转移存储； 并且通过转移存储到安全存储设备上， 实现数据安全；
( 4 )针对 I/O指令进行操作， 将所述 I/O指令中的输入指令全部阻止， 以 实现彻底阻断对本地硬件设备的写操作；还可以实现对除存储指令之外的输入 指令的阻止， 可以提高计算设备中的数据安全性；
( 5 )针对网络传输指令进行操作， 检验所述网络传输指令中的目标地址 对应的远端计算设备是否为安全地址； 如果不是， 阻止所述网络传输指令， 以 实现数据安全传输。
针对目标指令为存储 /读取指令的情况， 上面给出了一个对存储和读取机 器指令的处理的实施例， 下面将给出更多的实施例； 并在这些实施例中， 提供 了数据安全存储和读取方法， 以及数据安全存储和读取装置。
当背景技术中的计算机终端系统， 被恶意代码侵入后， 恶意代码可以从 计算机系统中取得数据，恶意代码在窃取数据后。恶意代码的行为模式为： ( 1 ) 存储行为： 将目标数据内容保存到某个存储位置； （2 )传输行为： 将窃取的数 据直接通过网络传输到指定的目标地址。 另夕卜，使用上述计算设备或信息设备 的人员进行内部泄密的行为模式包括：（1 )主动泄密： 涉密人员通过主动拷贝、 通过恶意工具穿透安全系统、置入木马等手段直接取得涉密数据，并进行泄密； 例如将涉密装备直接接入 Internet造成的泄密。
为了解决上述问题， 下面结合附图对本发明的具体实施方式做详细的说 明。 图 9是本发明第十个实施例中计算机终端系统层次结构示意图。 其中， 计 算机终端系统 200包括用户界面层 201 , 应用层 202, 操作系统内核层 203, 硬件 映射层 204, 安全层 205 , 硬件层 206; 计算机终端系统 200与存储设备 100 (安 全存储设备）耦接。 硬件层 206包括 CPU2061 , 硬盘 2062 (即本地存储设备） 以及网卡 2063。 本实施例中， 存储设备 100为远程磁盘阵列， 通过网络连接硬 件层 206的网卡 2063, 与计算机终端系统 200交换数据； 在本发明的其他实施例 中， 存储设备 100也可以是其他已知或未知类型的存储设备。
结合上述层次结构， 参考图 10, 本实施例提供的数据转储过程为：
S1000, 初始化；
S2000, 数据写入；
S3000, 数据读取。
在其他实施例中， 上述的数据写入、 读取过程以及初始化过程不需全部 执行， 执行所需的过程或步骤即可。
进一步的， 参考图 11 , 上述的初始化过程 S1000包括：
S1010, 建立计算机终端系统 200与存储设备 100的通讯；
S1020, 从存储设备 100上同步映射位图 （Bitmap ) 至当前计算机终端系 统 200,保存在计算机终端系统 200的内存中； 所述映射位图用于表示本地存储 地址的数据是否转储到所述安全存储设备。 中， 除非另有说明， 将计算机终端系统 200上的 Bitmap称为映射位图或第一映 射位图， 将存储设备 100上的 Bitmap称为第二映射位图。 如果从存储设备 100上同步第二映射位图至当前计算机终端系统 200的操 作失败，说明存储设备 100与计算机终端系统 200之间是第一次连接， 或者上次 连接时计算机终端系统 200没有进行存储操作。 初始化过程 S1000还包括：
S 1030 , 在存储设备 100与计算机终端系统 200上建立 Bitmap。
具体的， 首先将计算机终端系统中的本地存储空间映射到存储设备 100 上， 具体的映射关系为： 以 1扇区 （或其他存储的基本单位） 为单位的一一映 射， 同时建立映射位图 （ Bitmap )。 在本发明的其他实施例中， 也可以使用其 他基本容量为单位建立本地存储空间到存储设备 100上的 Bitmap。
图 12为本实施例中 Bitmap示意图； 图中包括本地存储设备 (即硬盘 2062 ) 上的存储介质 3000, 与本地存储设备网络连接的存储设备 100上的存储介质 4000。对存储介质 3000,在存储介质 4000上建立与其大小相同的存储空间 4010, 作为——映射空间。这时存储空间 4010中只保存一张 Bitmap 4020。 Bitmap 4020 为一张位图， 其中 1位代表 1扇区， 每一位的数据 （0或 1 ) 标识存储介质 3000 上对应的扇区是否转储在存储介质 4000上的存储空间 4010中。本实施例 Bitmap 4020中， 转储的扇区标记为 1 , 非转储的扇区标记为 0。 Bitmap 4020建立完成 之后同步到计算机终端系统 200中。 当应用程序或操作系统保存一个数据， 例 如文件时，操作系统内部的文件系统将在本地存储设备的存储介质 3000上开辟 一定量的存储空间， 例如扇区 3040和扇区 3050, 并分配给该文件使用， 并改写 本地的文件分配表。 该文件转储时， Bitmap 4020中记载相应的扇区 3040和扇 区 3050对应的位数据将改写为 1。在存储介质 4000上相同的位置，分配扇区 4040 和 4050用于保存转储数据。
本实施例的初始化过程结束之后， 所述计算机终端系统 200和存储设备 100上将分别保存内容一致的 Bitmap数据。
进一步的， 上述的数据写入过程 S2000包括：
S2010 , 应用层 202通过操作系统内核层 203的文件系统发出写文件操作请 求或操作系统内核层 203直接发出写文件操作请求；或应用层 202直接向硬件映 射层 204发出写数据操作请求； 或操作系统内核层 203直接向硬件映射层 204发 出写数据操作请求；
S2020, 操作系统内核层 203将写文件请求解析成硬件端口指令（即硬件 指令）， 下发至硬件映射层 204, 其中端口指令包含需要写存储设备的位置（即 扇区）； 如果是直接向硬件映射层 204发出写数据操作请求， 则该请求已经为硬 件端口指令；
S2030, 安全层 205将端口指令中的写入位置 （即扇区） 改写为在存储设 备 100上的存储地址， 更新第一映射位图， 将所述扇区对应的位数据修改为 1 , 表示该扇区已经转储； 安全层 205将修改后的端口指令发送给硬件层 206。
完成上述操作后， 写入过程 S2000还可以包括：
S2040, 将第一映射位图同步到存储设备 100上， 保存为第二映射位图， 以确保计算机终端系统 200上的第一映射位图与存储设备上的第二映射位图一 致。 在本发明的其他实施例中， 该同步操作也可以在最后进行， 即本地的计算 机终端系统 200关机前进行。
写入过程执行完成之后， 计算机终端系统 200并没有存储写入的数据， 相 应的数据已经转存在存储设备 100上。
进一步的， 上述的数据读取过程 S3000包括：
S3010, 将存储设备 100上的第二映射位图同步到计算机终端系统 200上， 保存为第一映射位图；
S3020 , 应用层 202通过操作系统内核层 203的文件系统发出读文件操作请 求， 或操作系统内核层 203直接发出读文件操作请求； 或应用层 202直接向硬件 映射层 204发出读数据操作请求； 或操作系统内核层 203直接向硬件映射层 204 发出读数据操作请求；
S3030, 安全层 205接收来自硬件映射层 204的数据读取指令， 获取其中的 读取地址（源地址）， 如果该地址不是存储设备 100上的地址， 查找第一映射位 图， 如果第一映射位图中的位数据表示所述读取地址为转储地址， 安全层 205 修改端口指令的读取地址为存储设备 100上的读取地址；安全层 205将修改后的 端口指令发送给硬件层 206。
在步骤 S3010中， 从存储设备 100同步第二映射位图到本地的过程是为了 在计算机终端系统 200重新启动了以后， 保持本地数据与安全存储设备上的数 据的一致性。
上述读取过程没有影响用户既有的操作模式， 并且实现了对于安全存储 设备， 即存储设备 100上已经转储的数据的读取。
进一步的， 基于上述数据写入过程， 参考图 13 , 本实施例提供的数据安 全存储方法包括如下步骤：
S4010, 接收硬件指令； S4020, 分析所述硬件指令；
S4030, 判断该硬件指令是否为存储指令；
S4040, 如果该硬件指令是存储指令， 修改存储指令中的目标地址为对应 的存储设备 100 (即安全存储设备）上的存储地址；
S4050, 将修改后的存储指令发送到硬件层。
具体的， 本实施例中， 计算机终端系统运行的是 Windows操作系统， Windows系统中的硬件抽象层 HAL为硬件映射层。 在其他实施例中， 计算机终 端也可以运行其他操作系统， 例如 Linux, Unix或嵌入式操作系统等， 硬件映 射层为 Linux或 Unix或嵌入式操作系统对应的硬件映射层。
在步骤 S4010中， 所述硬件指令是来自硬件映射层的硬件指令。 接收来自 硬件映射层的硬件指令可以 100%的筛查所有发送到 CPU等处理器的硬件指令
(接口指令）， 进一步提高数据安全性。 在本发明的其他实施中， 所述硬件指 令也可以来自操作系统内核层或其他计算机层次对应的单元。
另外， 结合上述运行时指令重组的方法， 接收硬件指令的过程可以包括： 采用运行时指令重组的方法获取硬件指令。
这步骤 S4020中，安全层 205中内置了多种指令分析机制，包括对 X86指令、 ARM指令、 MIPS指令等指令集的分析机制， 以处理不同类型的 CPU指令。
在步骤 S4040中， 修改存储指令中的目标地址为对应的存储设备 100中的 存储地址之后， 还包括： 更新第一映射位图， 将目标地址（扇区）在第一映射 位图中对应的 "位" 设置为 1。
进一步的， 步骤 S4040中， 还可以包括将已经更新的映射位图同步到所述 安全存储设备， 保存为第二映射位图。
在步骤 S4050中， 安全层 205转发已经修改过的， 或者没有修改过的硬件 指令到硬件层 206。本实施例中， 安全层 205的转储工作对于上层应用以及用户 完全透明， 不影响现有计算机操作、 应用系统的工作流程。
本实施例提供的上述方法不仅可以在计算机终端系统中使用， 还可以应 用在任何包含应用层、 操作系统内核层、硬件层的计算设备和智能终端上， 在 硬件层执行指令前， 实现指令级转移存储（即基于硬件存储指令的转移存储）。
根据上述数据读取过程， 参考图 14, 本实施例中提供了一种数据安全读 取方法。 该方法包括：
S5010, 接收硬件指令； S5020, 分析所述硬件指令；
S5030, 判断该硬件指令是否为读取指令；
S5040, 如果是读取指令， 获取读取指令中的源地址， 判断所述源地址是 否为存储设备 100上的地址；
S5050, 如果所述源地址不是存储设备 100上的地址， 查找第一映射位图， 并根据映射位图的数据修改读取指令中的读取地址；
S5060, 将修改后的硬件指令发送到硬件层。
步骤 S5010之前， 该方法还可以包括 S5000: 将存储设备 100上的第二映射 位图同步到计算机终端系统 200上， 保存为第一映射位图。 步骤 S5010中， 本实 施例中， 所述的硬件指令来自硬件映射层。
另外， 结合上述运行时指令重组的方法， 接收硬件指令的过程可以包括： 采用运行时指令重组的方法获取硬件指令。
步骤 S5030中， 如果该硬件指令不是读取指令， 则安全层 205直接将硬件 指令发送给硬件层去执行。
步骤 S5040中， 如果该读取指令的源地址已经为存储设备 100上的地址， 则安全层 205不用再次查找第一映射位图中的数据， 直接将硬件指令发送给硬 件层去执行。
进一步的， 为了节约网络资源， 在本发明的一些实施例中， 存储设备 100 可以作为多个终端系统的共享资源。
进一步的， 基于上述的数据安全存储和数据安全读取方法， 本发明第十 一个实施例中提供了一种数据安全传输方法， 如图 15所示， 包括如下步骤： S7010, 接收来自硬件映射层的硬件指令；
S7020, 分析所述硬件指令；
S7030, 判断该硬件指令是否为网络传输指令；
S7040, 如果该硬件指令是传输指令， 读取目标地址；
S7050, 判断目标地址是否为安全地址；
S7060,如果是安全地址，将硬件指令发送到硬件层； 如果不是安全地址， 结束；
S7070, 硬件层发送传输指令和数据到目标地址的终端系统；
S7080, 目标地址的终端系统接收并利用数据安全存储方法保存数据。 步骤 S7060中， 如果判断目标地址不是安全地址， 即目标地址的计算终端 没有应用本发明中提供的数据安全存储和数据安全读取方法，那么不允许其作 为目标地址进行网络传输操作。
步骤 S7050中，判断目标地址是否为安全地址，本实施例中采用如下方法。 如图 16所示，安全月良务器 820通过网络与终端系统 800、 810连接，终端系统 800、 810在部署本发明上述实施例中提供的数据安全传输方法时， 都自动向安全服 务器 820进行了注册操作， 安全服务器 820内部维护一个安全地址表，记录了已 经注册的所有终端系统。 当安全地址表有更改的时候， 安全服务器 820自动将 更新的安全地址表发送给各个终端， 终端系统 800的架构包括应用层 801 ,操作 系统内核层 802,安全层 803以及硬件层 804,安全层 803负责维护该安全地址表。 安全层 803将根据目标地址是否在安全地址表中， 判断目标地址是否为安全地 址。 即在步骤 S7050中， 如果目标地址列入了安全地址表， 则目标地址为安全 地址。
上述安全传输方法的实施， 使木马或恶意工具即使取得了涉密信息也无 法传输所取得的信息。
虽然本发明上述实施例中以计算机终端系统作为应用本发明提供的方法 的主体， 但是， 任何手持设备、 智能终端等能够提供文件或数据编辑、 保存或 传输的电子设备，统称为计算终端系统，都可以成为应用本发明提供的数据安 全保存及传输方法的终端系统。
另外， 本领域的技术人员可以知道上述的数据安全存储方法、 读取方法 及传输方法也可使用软件或硬件的方法实现，如果以软件实现， 则上述方法对 应的步骤以计算机代码的形式存储在计算机可读介质上， 成为软件产品。
与上述的数据安全存储方法相对应， 本发明第十二个实施例中， 提供一 种数据安全存储装置。 参考图 17, 数据安全存储装置 7100包括接收单元 7110, 指令分析单元 7120, 指令修改单元 7130和发送单元 7140。 其中， 接收单元 7110 与指令分析单元 7120耦接，指令分析单元 7120分别与指令修改单元 7130以及发 送单元 7140耦接， 发送单元 7140分别与指令修改单元 7130以及硬件层 7200耦 接。
接收单元 7110适于接收硬件指令，本实施例中，所述硬件指令来自硬件映 射层；指令分析单元 7120适于分析所述硬件指令并判断所述硬件指令是否为存 储指令； 如果是存储指令，指令修改单元 7130修改所述存储指令中的目标地址 为对应的在安全存储设备上的存储地址，然后将修改后的存储指令发送给发送 单元 7140; 如果不是存储指令，指令分析单元 7120直接将硬件指令发送给发送 单元 7140; 发送单元 7150适于将接收到的指令发送给硬件层 7200。
进一步的， 该数据安全存储装置还可以包括更新单元 7150和同步单元 7160。 其中， 更新单元 7150与指令修改单元 7130耦接； 同步单元 7160与更新单 元 7150耦接。
所述更新单元 7150适于在指令修改单元 7130修改所述存储指令之后， 更 新映射位图中所述目标地址对应的位。本实施例中，将存储指令目标地址包含 的扇区， 在第一映射位图中对应的 "位" 数据置 "Γ , 表示已经转储。
所述同步单元 7160适于建立计算终端系统与所述安全存储设备的通讯， 并将映射位图在所述计算终端系统和所述安全存储设备之间进行同步。 具体 的，在计算终端系统启动时， 同步单元 7160建立计算终端系统与所述安全存储 设备的通讯，并将所述安全存储设备上的第二映射位图同步到所述计算终端系 统， 保存为第一映射位图。
如果将所述安全存储设备上的第二映射位图同步到所述计算终端系统失 败，表示计算终端系统与安全存储设备是第一次通讯， 同步单元 7160将计算机 终端系统中的本地存储空间映射到所述安全存储设备上，并建立映射位图和第 二映射位图。 本实施例中， 先在安全存储装置上建立第二映射位图， 然后同步 到本地， 成为第一映射位图。
当更新单元 7150更新了第一映射位图 （即映射位图） 中所述目标地址对 应的位， 同步单元 7160将把更新后的第一映射位图发送给安全存储设备， 并在 安全存储设备上保存为第二映射位图。
本实施例中， 所述安全存储设备为远程存储设备， 所述远程存储设备被 多个计算终端系统共享。 所述硬件指令为硬件端口 I/O指令。
进一步的， 与上述的数据安全读取方法相对应， 本发明的第十三个实施 例中提供了一种数据安全读取装置。 参考图 18, 数据安全读取装置 8100包括： 接收单元 8110, 指令分析单元 8120, 指令修改单元 8130以及发送单元 8140。 其 中，接收单元 8110与指令分析单元 8120耦接， 指令分析单元 8120分别与指令修 改单元 8130以及发送单元 8140耦接， 指令修改单元 8130还与发送单元 8140耦 接。 发送单元 8140与硬件层 8200耦接。
所述接收单元 8110适于接收硬件指令，本实施例中，所述硬件指令来自硬 件映射层。所述指令分析单元 8120适于分析所述硬件指令并判断所述硬件指令 是否为读取指令，如果所述硬件指令是读取指令， 获取读取指令的源地址并判 断所述源地址是否为安全存储设备上的地址。 如果所述硬件指令不是读取指 令， 或者所述源地址是安全存储设备上的地址，指令分析单元 8120将所述硬件 指令发送到发送单元 8140。如果所述源地址不是安全存储设备上的地址，指令 修改单元 8130查找映射位图，并根据映射位图的数据修改所述读取指令中的读 取地址。 与上述映射位图相同， 本实施例中所述映射位图用于表示本地存储地 址的数据是否转储到所述安全存储设备。具体的，指令修改单元 8130查找源地 址包含的扇区在第一映射位图中对应的位。 如果 "位" 数据显示为 1 , 表示已 经发生转储， 如果 "位" 数据显示为 0, 表示没有发生转储。 如果已经发生转 储， 指令修改单元 8130将所述源地址（读取地址）改为对应的转储地址， 并将 修改后的硬件指令发送给发送单元 8140。
进一步的， 所述数据安全读取装置还可以包括同步单元 8150。 所述同步 单元 8150与指令修改单元 8130耦接。所述同步单元 8150适于建立计算终端系统 与所述安全存储设备的通讯，并将映射位图在所述计算终端系统和所述安全存 储设备之间进行同步。 具体的， 同步单元 8150在计算终端系统启动时， 建立计 算终端系统与所述安全存储设备的通讯，并将所述安全存储设备上的第二映射 位图同步到所述计算终端系统，保存为第一映射位图，提供指令修改单元 8130 使用。
本实施例中， 所述安全存储设备为远程存储设备， 所述远程存储设备被 多个计算终端系统共享。在本发明的其他实施例中， 所述的安全存储设备也可 以为本地存储设备。
本领域技术人员可以知道， 安全层的实现方法也可以在操作系统内核层 至硬件层中的各个层内完成。具体功能的实现位置并不脱萬本发明的精神和范 围。
上述实施例中详细的介绍了本发明提供的安全存储方法和装置， 与现有 技术相比， 具有如下优点： 1、 数据安全存储方法实现了指令级数据转储即数 据全转储，以此为基础，实现了计算终端系统全运行周期的数据安全存储方法， 一方面，使木马或恶意工具即使取得了涉密信息也无法保存所取得的信息，使 数据始终存在于可控的安全范围内； 另一方面， 本地将不再保存在涉密状态下 的任何数据， 因此防止了涉密人员的主动泄密和被动泄密； 2、 接收来自硬件 映射层的硬件指令可以 100%的筛查所有指令， 进一步提高数据安全性。 上述实施例中还详细的介绍了本发明提供的安全读取方法和装置，， 与现 有技术相比， 具有如下优点： 1、 数据安全读取方法配合数据安全存储方法使 数据始终存在于可控的安全范围内， 并且保证在安全存储数据（转储）之后， 可以将转储数据读出； 由于本地将不再保存在涉密状态下的任何数据， 因此防 止了涉密人员的主动泄密和被动泄密； 2、 安全存储设备为远程存储设备时， 可以为多个终端共享， 提高安全存储设备的空间使用效率。
在本发明的其他实施例中， 安全层的实现方法也可以在操作系统内部的 最底层至硬件层的最上层中的各个层内完成。本领域技术人员可以知道， 具体 功能的实现位置并不脱离本发明的精神和范围。
本发明虽然已以较佳实施例公开如上， 但其并不是用来限定本发明， 任 何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方 法和技术内容对本发明技术方案做出可能的变动和修改， 因此， 凡是未脱离本 改、 等同变化及修饰， 均属于本发明技术 案的保护 围。 '

Claims

权 利 要 求
1. 一种数据安全存储方法， 其特征在于， 包括：
接收硬件指令；
分析所述硬件指令；
如果所述硬件指令是存储指令， 修改所述存储指令中的目标地址为对应 的在安全存储设备上的存储地址；
将修改后的存储指令发送到硬件层。
2. 如权利要求 1所述的数据安全存储方法， 其特征在于， 修改所述存储指 令中的目标地址为对应的在安全存储设备上的存储地址之后， 还包括：
更新映射位图中所述目标地址对应的位；
所述映射位图用于表示本地存储地址的数据是否转储到所述安全存储设 备。
3. 如权利要求 2所述的数据安全存储方法， 其特征在于， 更新映射位图之 后， 还包括：
将已经更新的映射位图同步到所述安全存储设备， 保存为第二映射位图。
4. 如权利要求 3所述的数据安全存储方法， 其特征在于， 接收硬件指令之 前， 还包括：
建立计算终端系统与所述安全存储设备的通讯；
将所述安全存储设备上的第二映射位图同步到所述计算终端系统， 保存 为映射位图。
5. 如权利要求 4所述的数据安全存储方法， 其特征在于， 如果所述将所述 安全存储设备上的第二映射位图同步到所述计算终端系统失败，将计算终端系 统中的本地存储空间映射到所述安全存储设备上，并建立映射位图和第二映射 位图。
6. 如权利要求 1所述的数据安全存储方法， 其特征在于， 所述的硬件指令 为硬件端口 I/O指令。
7. 如权利要求 1所述的数据安全存储方法， 其特征在于， 所述安全存储设 备为远程存储设备， 所述远程存储设备被多个计算终端系统共享。
8. 如权利要求 1所述的数据安全存储方法， 其特征在于， 所述硬件指令来 自硬件映射层。
9. 一种数据安全存储装置， 其特征在于， 包括： 接收单元， 适于接收硬件指令；
指令分析单元， 适于分析所述硬件指令并判断所述硬件指令是否为存储 指令；
指令修改单元， 适于修改所述存储指令中的目标地址为对应的在安全存 储设备上的存储地址；
发送单元， 适于将修改后的存储指令发送到硬件层。
10. 如权利要求 9所述的数据安全存储装置， 其特征在于， 还包括： 更新 单元， 与指令修改单元耦接， 适于在指令修改单元修改所述存储指令之后， 更 新映射位图中所述目标地址对应的位；
所述映射位图用于表示本地存储地址的数据是否转储到所述安全存储设 备。
11. 如权利要求 10所述的数据安全存储装置， 其特征在于， 还包括同步单 元，与所述更新单元耦接，适于建立计算终端系统与所述安全存储设备的通讯， 并将映射位图在所述计算终端系统和所述安全存储设备之间进行同步。
12. 如权利要求 9所述的数据安全存储装置， 其特征在于， 所述硬件指令 来自硬件映射层。
13. 如权利要求 9所述的数据安全存储装置， 其特征在于， 所述安全存储 设备为远程存储设备， 所述远程存储设备被多个计算终端系统共享。
14. 一种计算机程序产品， 包括计算机可读介质， 其特征在于， 所述可读 介质中存储有计算机可执行的程序代码， 所述程序代码用于执行权利要求 1-8 任一所述方法的步骤。
PCT/CN2011/073493 2011-04-29 2011-04-29 数据安全存储方法及装置 WO2012145916A1 (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014506714A JP6255336B2 (ja) 2011-04-29 2011-04-29 安全なデータ格納方法およびデバイス
CN201180064966.6A CN103329141B (zh) 2011-04-29 2011-04-29 数据安全存储方法及装置
PCT/CN2011/073493 WO2012145916A1 (zh) 2011-04-29 2011-04-29 数据安全存储方法及装置
US14/113,565 US9330266B2 (en) 2011-04-29 2011-04-29 Safe data storage method and device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2011/073493 WO2012145916A1 (zh) 2011-04-29 2011-04-29 数据安全存储方法及装置

Publications (1)

Publication Number Publication Date
WO2012145916A1 true WO2012145916A1 (zh) 2012-11-01

Family

ID=47071568

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2011/073493 WO2012145916A1 (zh) 2011-04-29 2011-04-29 数据安全存储方法及装置

Country Status (4)

Country Link
US (1) US9330266B2 (zh)
JP (1) JP6255336B2 (zh)
CN (1) CN103329141B (zh)
WO (1) WO2012145916A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103235917A (zh) * 2013-03-28 2013-08-07 东莞宇龙通信科技有限公司 应用保护的方法及装置
JP2014068289A (ja) * 2012-09-27 2014-04-17 Kddi Corp 記憶装置、アクセスパターンの秘匿方法およびプログラム
CN103942492A (zh) * 2014-03-04 2014-07-23 北京中天安泰信息科技有限公司 单机版数据黑洞处理方法及计算设备
CN103942499A (zh) * 2014-03-04 2014-07-23 北京中天安泰信息科技有限公司 基于移动存储器的数据黑洞处理方法及移动存储器
JP2014171005A (ja) * 2013-03-01 2014-09-18 Kddi R & D Laboratories Inc 記憶装置、アクセスパターンの秘匿方法およびプログラム

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103679039B (zh) * 2012-09-06 2016-11-09 中天安泰（北京）信息技术有限公司 数据安全存储方法及装置
JP6745174B2 (ja) * 2016-09-09 2020-08-26 株式会社日立産機システム コントローラ及びコントロール管理システム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101082886A (zh) * 2006-05-30 2007-12-05 松下电器产业株式会社 存储器数据保护装置及ic卡用lsi
US20080127338A1 (en) * 2006-09-26 2008-05-29 Korea Information Security Agency System and method for preventing malicious code spread using web technology

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU601328B2 (en) * 1988-05-26 1990-09-06 Digital Equipment Corporation Temporary state preservation for a distributed file service
JPH02146625A (ja) * 1988-11-29 1990-06-05 Nec Corp レジスタ個数の拡張方式
JPH04168546A (ja) * 1990-10-31 1992-06-16 Hokkaido Nippon Denki Software Kk 計算機システムにおけるメモリ制御方式
US6735631B1 (en) * 1998-02-10 2004-05-11 Sprint Communications Company, L.P. Method and system for networking redirecting
US6990481B1 (en) * 2000-02-25 2006-01-24 Coraid, Inc. System and method for content management over network storage devices
US6725394B1 (en) * 2000-10-02 2004-04-20 Quantum Corporation Media library with failover capability
JP4723077B2 (ja) * 2000-11-13 2011-07-13 沖電気工業株式会社 アドレス変換機能付き通信装置およびマルチメディア通信方法
CN1373402A (zh) 2001-02-28 2002-10-09 廖瑞民 硬盘数据保全复原装置
US20020194378A1 (en) * 2001-04-05 2002-12-19 George Foti System and method of hiding an internet protocol (IP) address of an IP terminal during a multimedia session
TWI308306B (en) * 2001-07-09 2009-04-01 Matsushita Electric Ind Co Ltd Digital work protection system, record/playback device, recording medium device, and model change device
US20030149755A1 (en) * 2002-02-06 2003-08-07 Emek Sadot Client-controlled load balancer
US6842446B2 (en) * 2002-04-19 2005-01-11 Sprint Communications Company L.P. Method and system for increasing data rate in wireless communications through aggregation of data sessions
CN1230744C (zh) 2002-08-16 2005-12-07 华为技术有限公司 一种嵌入式系统软件补丁的实现和控制方法
US7441046B2 (en) * 2003-03-03 2008-10-21 Siemens Medical Solutions Usa, Inc. System enabling server progressive workload reduction to support server maintenance
US7886287B1 (en) 2003-08-27 2011-02-08 Avaya Inc. Method and apparatus for hot updating of running processes
US7792300B1 (en) * 2003-09-30 2010-09-07 Oracle America, Inc. Method and apparatus for re-encrypting data in a transaction-based secure storage system
JP2005122474A (ja) * 2003-10-16 2005-05-12 Fujitsu Ltd 情報漏洩防止プログラムおよびその記録媒体並びに情報漏洩防止装置
JP4385215B2 (ja) * 2003-10-21 2009-12-16 日本電気株式会社 スナップショットシミュレーション機能を有するディスクアレイ装置
US20050261857A1 (en) * 2004-05-21 2005-11-24 Clark Jones System and method for linking and loading compiled pattern data
JP2005352535A (ja) * 2004-06-08 2005-12-22 Ark Joho Systems:Kk データを保護する方法
US7730482B2 (en) * 2004-06-08 2010-06-01 Covia Labs, Inc. Method and system for customized programmatic dynamic creation of interoperability content
EP1684151A1 (en) * 2005-01-20 2006-07-26 Grant Rothwell William Computer protection against malware affection
WO2006123416A1 (ja) * 2005-05-19 2006-11-23 Fujitsu Limited ディスク故障復旧方法及びディスクアレイ装置
US20070016637A1 (en) * 2005-07-18 2007-01-18 Brawn John M Bitmap network masks
JP2007104137A (ja) * 2005-09-30 2007-04-19 Matsushita Electric Ind Co Ltd データ通信装置
CN100507864C (zh) 2006-01-19 2009-07-01 刘文斌 基于立即还原型硬盘保护卡的数据保护及还原方法
US7941129B2 (en) * 2007-01-11 2011-05-10 At&T Mobility Ii Llc Multi-way messaging with forwarding
US20080222659A1 (en) 2007-03-09 2008-09-11 Microsoft Corporation Abstracting operating environment from operating system
JP2008243138A (ja) * 2007-03-29 2008-10-09 Hitachi Ltd ストレージシステム及びデータ復元方法
JP2009199266A (ja) * 2008-02-20 2009-09-03 Hitachi Ltd データ転送制御装置、データ整合性判定方法及び記憶制御装置
GB2460393B (en) * 2008-02-29 2012-03-28 Advanced Risc Mach Ltd A data processing apparatus and method for controlling access to secure memory by virtual machines executing on processing circuitry
JP5156518B2 (ja) * 2008-07-23 2013-03-06 株式会社日立製作所 記憶制御装置及び方法
CN101477444B (zh) * 2008-12-29 2011-04-20 成都市华为赛门铁克科技有限公司 一种虚拟存储方法和设备
US8037113B2 (en) * 2009-01-20 2011-10-11 Novell, Inc. Techniques for file system searching
JP4707748B2 (ja) * 2009-03-31 2011-06-22 インターナショナル・ビジネス・マシーンズ・コーポレーション 外部記憶デバイス、外部記憶デバイスに記憶されたデータを処理するための方法、プログラムおよび情報処理装置
CN101872400B (zh) 2009-04-24 2012-10-17 北京中天安泰信息科技有限公司 建立根据计算系统操作请求关联关系判断计算机操作请求安全性的计算机信息安全防护方法
US8140821B1 (en) * 2009-12-18 2012-03-20 Emc Corporation Efficient read/write algorithms and associated mapping for block-level data reduction processes
US8156306B1 (en) * 2009-12-18 2012-04-10 Emc Corporation Systems and methods for using thin provisioning to reclaim space identified by data reduction processes
NO332162B1 (no) * 2009-12-21 2012-07-09 Cisco Systems Int Sarl Anordning og fremgangsmate for a filtrere mediapakker
US8627000B2 (en) * 2010-02-08 2014-01-07 Microsoft Corporation Virtual disk manipulation operations
US9519569B2 (en) * 2010-09-26 2016-12-13 Antaios (Beijing) Information Technology Co., Ltd. Method for constructing data structures and method for describing running states of computer and state transitions thereof
WO2012145915A1 (zh) * 2011-04-29 2012-11-01 北京中天安泰信息科技有限公司 数据安全读取方法及装置
KR101659922B1 (ko) * 2012-07-30 2016-09-26 엠파이어 테크놀로지 디벨롭먼트 엘엘씨 솔리드 스테이트 저장 장치를 위한 배드 블록 보상

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101082886A (zh) * 2006-05-30 2007-12-05 松下电器产业株式会社 存储器数据保护装置及ic卡用lsi
US20080127338A1 (en) * 2006-09-26 2008-05-29 Korea Information Security Agency System and method for preventing malicious code spread using web technology

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014068289A (ja) * 2012-09-27 2014-04-17 Kddi Corp 記憶装置、アクセスパターンの秘匿方法およびプログラム
JP2014171005A (ja) * 2013-03-01 2014-09-18 Kddi R & D Laboratories Inc 記憶装置、アクセスパターンの秘匿方法およびプログラム
CN103235917A (zh) * 2013-03-28 2013-08-07 东莞宇龙通信科技有限公司 应用保护的方法及装置
CN103942492A (zh) * 2014-03-04 2014-07-23 北京中天安泰信息科技有限公司 单机版数据黑洞处理方法及计算设备
CN103942499A (zh) * 2014-03-04 2014-07-23 北京中天安泰信息科技有限公司 基于移动存储器的数据黑洞处理方法及移动存储器
WO2015131800A1 (zh) * 2014-03-04 2015-09-11 北京中天安泰信息技术有限公司 基于移动存储器的数据黑洞处理方法及移动存储器
CN103942492B (zh) * 2014-03-04 2016-09-21 中天安泰（北京）信息技术有限公司 单机版数据黑洞处理方法及计算设备

Also Published As

Publication number Publication date
JP6255336B2 (ja) 2017-12-27
CN103329141A (zh) 2013-09-25
US20140053276A1 (en) 2014-02-20
JP2014517376A (ja) 2014-07-17
CN103329141B (zh) 2017-05-03
US9330266B2 (en) 2016-05-03

Similar Documents

Publication Publication Date Title
WO2012145915A1 (zh) 数据安全读取方法及装置
WO2012145917A1 (zh) 运行时指令重组方法及装置
KR102419574B1 (ko) 컴퓨터 애플리케이션에서 메모리 손상을 교정하기 위한 시스템 및 방법
WO2015131800A1 (zh) 基于移动存储器的数据黑洞处理方法及移动存储器
WO2012145916A1 (zh) 数据安全存储方法及装置
CN107977573B (zh) 用于安全的盘访问控制的方法和系统
US8612398B2 (en) Clean store for operating system and software recovery
US9230100B2 (en) Securing anti-virus software with virtualization
US10402378B2 (en) Method and system for executing an executable file
US8630418B2 (en) Secure management of keys in a key repository
US20190238560A1 (en) Systems and methods to provide secure storage
JP6965184B2 (ja) データを暗号化するための分散データ方法
BR112014031586B1 (pt) Sistema para emular um ambiente de execução confiável e midia de armazenamento de computador
WO2015131801A1 (zh) 数据黑洞处理方法
WO2015131799A1 (zh) 单机版数据黑洞处理方法及计算设备
CN114969772B (zh) 加密文件的恢复方法、装置、电子设备和存储介质
Mellberg Secure Updating of Configurations in a System of Devices

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11864152

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14113565

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2014506714

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 07/02/14)

122 Ep: pct application non-entry in european phase

Ref document number: 11864152

Country of ref document: EP

Kind code of ref document: A1