WO2012143217A1 - Steuergerät mit digitaler schnittstelle - Google Patents

Steuergerät mit digitaler schnittstelle Download PDF

Info

Publication number
WO2012143217A1
WO2012143217A1 PCT/EP2012/055521 EP2012055521W WO2012143217A1 WO 2012143217 A1 WO2012143217 A1 WO 2012143217A1 EP 2012055521 W EP2012055521 W EP 2012055521W WO 2012143217 A1 WO2012143217 A1 WO 2012143217A1
Authority
WO
WIPO (PCT)
Prior art keywords
interface
control device
microcontroller
psi5
mode
Prior art date
Application number
PCT/EP2012/055521
Other languages
English (en)
French (fr)
Inventor
Franz SZUECS
Ingo Priemer
Stefan Doehren
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Priority to US14/111,126 priority Critical patent/US9112738B2/en
Publication of WO2012143217A1 publication Critical patent/WO2012143217A1/de

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R21/00—Arrangements or fittings on vehicles for protecting or preventing injuries to occupants or pedestrians in case of accidents or other traffic risks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Definitions

  • Control unit with digital interface The invention relates to a control unit with a digital interface, in particular for a motor vehicle, and a transceiver unit in a control unit.
  • a PSI5 interface is considered a digital interface.
  • control units By means of control units are in motor vehicles components, such as.
  • PSI5 Peripheral Sensor Interface 5
  • PSI5 refers to a digital interface for sensors that is based on a two-wire cable and is used in automotive electronics to connect outsourced sensors to electronic control units. Point-to-point and bus configurations with asynchronous and synchronous communication are supported.
  • PSI5 works on the principle of power interface modulation of a transmission current for data transmission to the supply line. Due to the relatively high signal current and the bit coding in the Manchester code, a high interference immunity is achieved, whereby the use of a cost-effective two-wire cable for cabling is sufficient. It is possible to intentionally wake up and deactivate sensors with upstream data. The power consumption of the PSI5 bus system can be reduced. In the automotive sector, sensors with a PSI5 interface and corresponding receivers and transceivers have also been used for the reception of sensor data for several years. The bidirectional communication is also possible via the synchronization pulses, wherein the data from the control unit to the sensor via existing or missing synchronization pulses.
  • All receivers and transceivers have a Manchester decoder and an SPI interface for data transfer to the microcontroller.
  • the receivers and transceivers on the market require a higher voltage (Vsync) than the sensor supply voltage for the sensor quiescent current (VAS). There is also no timestamp and therefore no statement as to how old the received data is.
  • the transmission of the data takes place via an SPI or a
  • FIG. 1 shows the principle of the definition of time windows
  • FIG. 2 shows a block diagram of a transceiver unit.
  • FIG. 3 shows a block diagram of the different modes of the presented digital interface.
  • FIG. 1 shows the principle of the time window or slot definition.
  • the illustration shows the course of a signal 10 with a first synchronization (sync) pulse 12 and a second synchronization pulse 14.
  • the duration between the two pulses 12 and 14 is illustrated by a double arrow 16 and denoted by Tsync.
  • the illustration shows a first data frame 18, a second data frame 20, a third data frame 22 and a fourth data frame 24.
  • the data frame 18 to 24 is underlaid by a ⁇ s-grid 26.
  • the grid is configurable.
  • the interaction of the system components Manchester decoder and slot definition also enables a detailed error management ment in terms of frames, such as frame not received, frame is not in the defined slot or time slot, etc.
  • a first arrow 30 shows the time duration until the first time window
  • a second arrow 32 the time duration until the end of the first time window and the beginning of the second time window
  • a third arrow 34 the time duration until the end of the second time window and the beginning of the second time window third time window
  • a fourth arrow 36 the time to the end of the third time window and the beginning of the fourth time window
  • a fifth arrow 38 the time to the end of the fourth time window and the beginning of the fifth time window.
  • time windows there are thus four time windows between the two synchronizing pulses 12 and 14, each having a data frame 18, 20, 22 and 24, respectively. Up to six time windows may be provided in the embodiment.
  • FIG. 2 shows a block diagram of a transceiver, in this case a PSI5 transceiver, designated overall by the reference numeral 50.
  • This transceiver 50 comprises an A / D converter 52, an adaptive filter 54, a unit 56 for decimation and a Manchester decoder 58.
  • the Manchester decoder 58 is connected to an error register 60.
  • a PSI5 receive register 62 is provided which is connected to the output of the Manchester decoder 58.
  • a comparator 64 is provided for the non-ASC / SPI option.
  • a synchronization 66 of the Manchester decoder 58 takes place on the edge change of the start bits.
  • a signal 72 is sent by a sensor via a two-wire line 70 of a bus system (not shown) and processed in the A / D converter 52 with a working clock 74.
  • the optimization of the A / D converter 52 makes sense only by verification with hardware.
  • the order of the adaptive filter 54 is determined by the settling time of the impulse response of the bus system.
  • FIG. 3 shows, in a block diagram, highly simplified embodiments of the presented control unit, which is denoted overall by the reference numeral 70.
  • the illustration shows a first microcontroller 80 according to the first mode and a second microcontroller 84 according to the second mode. Furthermore, the illustration shows a transceiver unit 90, in this case for a PSI5 interface, a Pl-filter 92 for the interface and a voltage regulator 96.
  • an ADC 100 a block for a direct memory access (DMA) 102 and a core 104 with a computer core 106 and a RAM chip 108 is shown.
  • the second microcontroller 84 is also an ADC 120, a block for a direct memory access (DMA) 122 and a core 124 shown with a computer core 126 and a RAM chip 128.
  • a first interface controller 130, a second interface controller 132, and a third interface controller 134 are provided.
  • the first microcontroller 80 is provided for the first mode and the second microcontroller 84 for the second mode.
  • the transceiver unit 90 is shown for clarity with a first portion 200 bordered by a solid line and a second portion 202 bordered by a dashed line.
  • a bootstrap circuit 220 Provided in the first section 200 are a bootstrap circuit 220, a first transceiver 222, a second transceiver 224 and a third transceiver 226, and a multiplexer 228 and a synchronous pulse timer 230.
  • a first interface controller 250 In the second section 202, a first interface controller 250, a second interface controller 252 and a third interface controller 254 and an SPI / ASC interface 256 are further provided.
  • transceivers 222, 224, 226 The number of transceivers 222, 224, 226 given in this example is exemplary, the number of transceivers 222, 224, 226 may vary.
  • the first microcontroller 80 now interacts with the transceiver unit 90, which requires the components of the first section 200 and of the second section 202 for this purpose.
  • the second microcontroller 84 cooperates with the transceiver unit 90, which requires only the components of the first section 200 for this purpose.
  • the interface controllers 130, 132, 134 provided in the second microcontroller 84 are used.
  • first microcontroller 80 and the second microcontroller 84 and also two separate or separate transceiver units are provided on the control unit 70, of which the first one contains the two sections 200 and 202 and the second transceiver unit. Unit includes only the first section. It should be noted that the presented controller 70 can perform both modes.
  • the transceiver unit 90 or possibly several transceiver units are typically implemented in each case in an ASIC. Of course, it is also possible to implement the first section 200 and the second section 202 separately in each case in an ASIC.
  • only one microcontroller 80, 84 may be provided, in this case the second microcontroller 84, in which the internally present interface controllers 130, 132, 134 are not used in the first mode, but the interface controllers 250, 252, 254 in the transceiver unit 90.
  • a first sensor 300, a second sensor 302, a third sensor 304, a fourth sensor 306 and a fifth sensor 308 are shown, which are read by the control unit 70.
  • the presented controller 70 supports two different modes of operation. In the first mode, the transfer of PSI5 data is via the SPI and ASC interface 256. In the second mode, the interface controllers 130, 132, 134 are integrated with the second microcontroller 84. An advantage of this controller 70 is that both modes are covered. In the following, the description is limited to the first mode.
  • the system designated by the first mode consists of the following analog blocks.
  • the presented electronic component represents a cost-effective hardware solution for control units, in particular for engine control units.
  • the component has, at least in some of the embodiments, considerable advantages.
  • the staggering of synchronizing pulses for two, three or more transceivers the number of bootstrap circuits in the block, for example an ASIC (application-specific block), can be reduced.
  • an automated upstream frame generation is possible.
  • a watchdog timer for PSI5 frames can be realized.
  • Vsync voltage is generated by a circuit integrated in the transceiver unit 90, the so-called bootstrap circuit 220. Compatibility with both data strokes, namely 22 mA to 30 mA, and 11 mA to 15 mA, is given.
  • the presented ASIC implementation represents a backward compatible solution for the acquisition of PSI5 sensor data and for bidirectional communication with PSI5 sensors for already available transceiver solutions.
  • the illustrated transceiver solution can be used in a variety of ways. Different interfaces can be realized in the ASIC: - ASC
  • controller 70 takes place via configuration registers.
  • One possible advantage of the controller 70 is the interaction of the Synchronous Pulse Timer block with the bootstrap circuit 220.
  • time discrete continuous sync pulses can be automatically generated for the available PSI5 transceivers 222, 224, 226.
  • the timing of the sync pulses with each other can be freely programmed, so that never multiple sync pulses of different PSI5 transceivers ASICs are requested simultaneously and that the distance between two sync pulses is always larger compared to a certain defined time difference.
  • Synchronous Pulse Timer 230 allows event-triggered sync pulses to be executed and generated.
  • Time synchronization with software (SW) time slices can be guaranteed by clocking the clock signal of the ASIC synchronously with the SW time slice in the microcontroller.
  • the upstream RAM module handles the processing of the data transferred from the controller to the sensors. The following points are carried out automatically and reduce the SW runtime and thus the SW resources:
  • a watchdog timer monitors the received frames for:
  • This timer is defined for each transceiver and each frame.
  • the function ensures that the data transmission of each frame is monitored for the aforementioned points.
  • the frame width can be monitored at the same time absolutely synchronous pulse and relative to the previous and subsequent frame at the same time.
  • the adaptive filter also adaptive equalizer
  • the adaptive filter is used in many areas of telecommunications. Since the PSI5 bus system does not have a bus termination, different signal distortions are formed depending on the bus topology used. Therefore, the transceiver receivers are specifically configured depending on the bus topology.
  • the PSI5 transceiver receiver is preceded by an adaptive filter, in this case the filter 92.
  • This filter 92 has the
  • the learned adaptive filter parameters can also be stored in the computer core of a control unit and can be downloaded to the transceiver again when restarting or restarting. This leads to advantages in terms of learning time of the adaptive filter. Sensor data are thus available faster after switching on a control unit 70.
  • the power consumption of the PSI5 bus system can be reduced.
  • the transceiver supports this mode. Accordingly, the ASIC has a compensation of the DC current level in the PSI5 data evaluation.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mechanical Engineering (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)

Abstract

Es werden ein Steuergerät (70) und eine Transceiver-Einheit (90) vorgestellt. Das Steuergerät (70) umfasst mindestens einen Mikrocontroller (80, 84) und eine digitale Schnittstelle, wobei die digitale Schnittstelle eine Transceiver-Einheit (90) und mindestens einen Schnittstellen-Controller (130, 132, 134, 250, 252, 254) umfasst, wobei das Steuergerät (70) wahlweise für einen ersten Modus, bei dem der mindestens eine Schnittstellen-Controller (130, 132, 134, 250, 252, 254) über eine Schnittstelle mit dem Mikrocontroller (80, 84) kommuniziert, oder für einen zweiten Modus, bei dem der mindestens eine Schnittstellen-Controller (130, 132, 134, 250, 252, 254) in dem Mikrocontroller (80, 84) integriert ist, ausgelegt ist.

Description

Beschreibung
Titel
Steuergerät mit digitaler Schnittstelle Die Erfindung betrifft ein Steuergerät mit einer digitalen Schnittstelle, insbesondere für ein Kraftfahrzeug, und eine Transceiver-Einheit in einem Steuergerät. Als digitale Schnittstelle kommt dabei insbesondere eine PSI5-Schnittstelle in Betracht. Stand der Technik
Mittels Steuergeräten werden in Kraftfahrzeugen Komponenten, wie bspw.
Aktoren oder Injektoren am Motor, angesteuert. Hierzu ist es erforderlich, dass das Steuergerät Informationen bzw. Daten empfängt und sendet. Es ist bekannt, mittels digitaler Schnittstellen Informationen zwischen Sensoren/Aktoren und einem zugeordneten Steuergerät auszutauschen. Zur sicheren Kommunikation in Kraftfahrzeugen werden als digitale Schnittstellen bspw. PSI5-Schnittstellen eingesetzt. Mit PSI5 (Peripheral Sensor Interface 5) wird eine digitale Schnittstelle für Sensoren bezeichnet, die auf einer Zweidrahtleitung basiert und in der Automobilelektronik zum Anschluss ausgelagerter Sensoren an elektronische Steuergeräte eingesetzt wird. Unterstützt werden dabei Punkt-Zu-Punkt und Bus- Konfigurationen mit asynchroner und synchroner Kommunikation.
Dabei arbeitet PSI5 nach dem Prinzip der Stromschnittstellenmodulation eines Sendestroms zur Datenübertragung auf die Versorgungsleitung. Durch den relativ hohen Signalstrom und die Bitcodierung im Manchestercode wird eine hohe Störsicherheit erreicht, wodurch der Einsatz einer kostengünstigen Zweidrahtlei- tung zur Verkabelung ausreichend ist. Es ist möglich, mit Upstream-Daten Sensoren gezielt aufwecken und deaktivieren zu können. Dabei kann der Stromverbrauch des PSI5-Bussystems reduziert werden. Im Automobilbereich werden seit einigen Jahren Sensoren mit PSI5-Schnittstelle und entsprechend auch Receiver und Transceiver für den Empfang von Sensordaten eingesetzt. Die bidirektionale Kommunikation ist auch über die Synchronisationspulse möglich, wobei die Daten vom Steuergerät zum Sensor über vorhandene bzw. fehlende Synchronisationspulse erfolgt.
Alle Receiver und Transceiver verfügen über einen Manchester-Decoder und eine SPI-Schnittstelle für die Datenübertragung zum Mikrocontroller. Für die Erzeugung von Synchronisationspulsen benötigen die auf dem Markt befindlichen Receiver und Transceiver eine höhere Spannung (Vsync) als die Sensorversor- gungsspannung für den Sensorruhestrom (VAS). Es gibt auch keinen Zeitstempel und damit keine Aussage, wie alt die empfangenen Daten sind.
Es ist zu beachten, dass derzeit eingesetzte Motorsteuergeräte keine bzw. keine kostengünstige Gesamtlösung für die Erfassung von Manchester-codierten Da- ten bzw. für die bidirektionale Kommunikation mit PSI5-Sensoren bieten. Daher besteht auch nicht die Möglichkeit, ein Motortuning zu erkennen.
Offenbarung der Erfindung Vor diesem Hintergrund werden ein Steuergerät mit einer digitalen Schnittstelle nach Anspruch 1 und eine Transceiver-Einheit mit den Merkmalen des Anspruchs 8 vorgestellt. Ausführungen ergeben sich aus den abhängigen Ansprüchen und der Beschreibung. Das vorgestellte Steuergerät ist somit für zwei unterschiedliche Betriebsmodi ausgelegt, die wahlweise eingestellt werden können.
Es wird hierin auch ein Steuergerät vorgestellt, das ausschließlich für den nachstehend beschriebenen ersten Modus ausgelegt ist. In diesem ersten Modus er- folgt die Übertragung der Daten, bspw. der PSI5-Daten, über eine SPI- oder eine
ASC-Schnittstelle. Weitere Vorteile und Ausgestaltungen der Erfindung ergeben sich aus der Beschreibung und den beiliegenden Zeichnungen. Es versteht sich, dass die voranstehend genannten und die nachstehend noch zu erläuternden Merkmale nicht nur in der jeweils angegebenen Kombination, sondern auch in anderen Kombinationen oder in Alleinstellung verwendbar sind, ohne den Rahmen der vorliegenden Erfindung zu verlassen. Kurze Beschreibung der Zeichnungen
Figur 1 zeigt das Prinzip der Definition von Zeitfenstern
Figur 2 zeigt in einem Prinzipschaltbild eine Transceiver-Einheit.
Figur 3 zeigt in einem Blockschaltbild die unterschiedlichen Modi der vorgestellten digitalen Schnittstelle.
Ausführungsformen der Erfindung
Die Erfindung ist anhand von Ausführungsformen in den Zeichnungen schematisch dargestellt und wird nachfolgend unter Bezugnahme auf die Zeichnungen ausführlich beschrieben.
In Figur 1 ist das Prinzip der Zeitfenster- bzw. Slot-Definition gezeigt. Die Darstellung zeigt den Verlauf eines Signals 10 mit einem ersten Synchronisations- (Sync-) Puls 12 und einem zweiten Synchronisations-Puls 14. Die Dauer zwischen den beiden Pulsen 12 und 14 wird mit einem Doppelpfeil 16 verdeutlicht und mit Tsync bezeichnet.
Weiterhin zeigt die Darstellung einen ersten Datenrahmen 18, einen zweiten Datenrahmen 20, einen dritten Datenrahmen 22 und einen vierten Datenrahmen 24. Den Datenrahmen 18 bis 24 ist ein ^s-Gitter 26 unterlegt. Das Gitter ist konfigurierbar. Das Zusammenspiel der Systemkomponenten Manchester- Decoder und Slot-Definition ermöglicht zudem ein detailliertes Fehlermanage- ment hinsichtlich der Frames, wie z.B. Frame nicht empfangen, Frame liegt nicht im definierten Slot bzw. Zeitschlitz usw.
Ein erster Pfeil 30 zeigt die Zeitdauer bis zu dem ersten Zeitfenster, ein zweiter Pfeil 32 die Zeitdauer bis zu dem Ende des ersten Zeitfenster und dem Beginn des zweiten Zeitfensters, ein dritter Pfeil 34 die Zeitdauer bis zu dem Ende des zweiten Zeitfensters und dem Beginn der dritten Zeitfensters, ein vierter Pfeil 36 die Zeitdauer bis zu dem Ende des dritten Zeitfensters und dem Beginn des vierten Zeitfensters und ein fünfter Pfeil 38 die Zeitdauer bis zu dem Ende des vierten Zeitfensters und dem Beginn des fünften Zeitfensters.
In der dargestellten Ausführung liegen somit zwischen den beiden Synchronpulsen 12 und 14 vier Zeitfenster mit jeweils einem Datenrahmen 18, 20, 22 bzw. 24. Es können in Ausgestaltung bis zu sechs Zeitfenster vorgesehen sein.
In Figur 2 ist in einem Prinzipschaltbild ein Transceiver, in diesem Fall ein PSI5- Transceiver, insgesamt mit der Bezugsziffer 50 bezeichnet dargestellt. Dieser Transceiver 50 umfasst einen A/D-Wandler 52, ein adaptives Filter 54 eine Einheit 56 zur Dezimierung und einen Manchester-Decoder 58. Der Manchester- Decoder 58 ist mit einem Fehlerregister 60 verbunden. Weiterhin ist ein PSI5- Empfangsregister 62 vorgesehen, das mit dem Ausgang des Manchester- Decoders 58 verbunden ist. Ein Komparator 64 ist für die Nicht-ASC/SPI-Option vorgesehen. Eine Synchronisation 66 des Manchester-Decoders 58 erfolgt auf die Flankenwechsel der Startbits. Über eine Zweidrahtleitung 70 eines Bussystems (nicht dargestellt) wird ein Signal 72 von einem Sensor gesendet und im A/D-Wandler 52 mit einem Arbeitstakt 74 verarbeitet.
Die Optimierung des A/D-Wandlers 52 ist nur durch Verifikation mit Hardware sinnvoll. Die Ordnung des adaptiven Filters 54 wird durch die Einschwingdauer der Impulsantwort des Bussystems bestimmt.
In Figur 3 sind in einem Blockdiagramm Ausführungen des vorgestellten Steuergeräts stark vereinfacht dargestellt, das insgesamt mit der Bezugsziffer 70 bezeichnet ist. Die Darstellung zeigt einen ersten Mikrocontroller 80 gemäß erstem Modus und einen zweiten Mikrocontroller 84 gemäß zweitem Modus. Weiterhin zeigt die Darstellung einen Transceiver-Einheit 90, in diesem Fall für eine PSI5- Schnittstelle, einen Pl-Filter 92 für die Schnittstelle und einen Spannungsregler 96.
Im ersten Mikrocontroller 80 ist ein ADC 100, ein Block für einen direkten Speicherzugriff (DMA) 102 und ein Kern 104 mit mit einem Rechnerkern 106 und einem RAM-Baustein 108 dargestellt. Im zweiten Mikrocontroller 84 ist ebenfalls ein ADC 120, ein Block für einen direkten Speicherzugriff (DMA) 122 und ein Kern 124 mit mit einem Rechnerkern 126 und einem RAM-Baustein 128 dargestellt. Weiterhin sind ein erster Schnittstellen-Controller 130, ein zweiter Schnittstellen-Controller 132 und ein dritter Schnittstellen-Controller 134 vorgesehen. Der erste Mikrocontroller 80 ist für den ersten Modus und der zweite Mikrocontroller 84 für den zweiten Modus vorgesehen.
Die Transceiver-Einheit 90 ist zur Verdeutlichung mit einem ersten Abschnitt 200, der mit einer durchgezogenen Linie umrandet ist, und einem zweiten Abschnitt 202, der mit einer gestrichelten Linie umrandet ist, dargestellt. In dem ersten Abschnitt 200 ist eine Bootstrap-Schaltung 220, ein erster Transceiver 222, ein zweiter Transceiver 224 und ein dritter Transceiver 226 sowie ein Multiplexer 228 und ein Synchronpuls-Zeitgeber bzw. Synchronous Pulse Timer 230 vorgesehen.
In dem zweiten Abschnitt 202 sind weiterhin ein erster Schnittstellen-Controller 250, ein zweiter Schnittstellen-Controller 252 und ein dritter Schnittstellen- Controller 254 sowie eine SPI/ASC-Schnittstelle 256 vorgesehen.
Die bei diesem Beispiel gegebene Anzahl der Transceiver 222, 224, 226 ist exemplarisch, die Anzahl an Transceivern 222, 224, 226 kann variieren.
Im ersten Modus wirkt nunmehr der erste Mikrocontroller 80 mit der Transceiver- Einheit 90 zusammen, die hierzu die Komponenten des ersten Abschnitts 200 und des zweiten Abschnitts 202 benötigt. Im zweiten Modus wirkt der zweite Mikrocontroller 84 mit der Transceiver-Einheit 90 zusammen, die hierzu nur die Komponenten des ersten Abschnitts 200 benötigt. Im zweiten Modus werden nämlich die Schnittstellen-Controller 130, 132, 134, die im zweiten Mikrocontroller 84 vorgesehen sind, verwendet.
Es ist eine Ausführung denkbar, bei der auf dem Steuergerät 70 der erste MikroController 80 und der zweite Mikrocontroller 84 und auch zwei eigenständige bzw. voneinander getrennte Transceiver-Einheiten vorgesehen sind, von denen die erste die beiden Abschnitte 200 und 202 und die zweite Transceiver-Einheit nur den ersten Abschnitt umfasst. Zu beachten ist, dass das vorgestellte Steuergerät 70 beide Modi ausführen kann. Die Transceivereinheit 90 oder ggf. mehrere Transceivereinheiten sind typischerweise jeweils in einem ASIC implementiert. Selbstverständlich ist es auch möglich, den ersten Abschnitt 200 und den zweiten Abschnitt 202 getrennt in jeweils einem ASIC zu implementieren.
Grundsätzlich kann auch nur ein Mikrocontroller 80, 84 vorgesehen sein, in diesem Fall der zweite Mikrocontroller 84, bei dem im ersten Modus die intern vorhandenen Schnittstellen-Controller 130, 132, 134 nicht zur Anwendung kommen, sondern die Schnittstellen-Controller 250, 252, 254 in der Transceiver-Einheit 90.
Außerdem sind ein erster Sensor 300, ein zweiter Sensor 302, ein dritter Sensor 304, ein vierter Sensor 306 und ein fünfter Sensor 308 gezeigt, die von dem Steuergerät 70 ausgelesen werden.
Das vorgestellte Steuergerät 70 unterstützt zwei unterschiedliche Betriebsmodi. Beim ersten Modus erfolgt die Übertragung der PSI5-Daten über die SPI- und ASC- Schnittstelle 256. Im zweiten Modus sind die Schnittstellen-Controller 130, 132, 134 in dem zweiten Mikrocontroller 84 integriert. Ein Vorteil dieses Steuergeräts 70 ist es, dass beide Modi abgedeckt werden. Im Folgenden beschränkt sich die Beschreibung auf den ersten Modus.
Das mit dem ersten Modus bezeichnete System besteht aus folgenden analogen Blöcken.
- externer Spannungsregler 96
- PSI5-ASIC bzw. Transceiver-Einheit 90
- Bootstrap-Schaltung 220 für Synchronpuls-Erzeugung
- Ladungspumpe 330 bzw. Charge Pump - Multiplexer- (MUX-) 228 Ausgang für die Diagnose der PSI5-Pins
- Spannungsversorgungsblock für den digitalen Kern der ASICs sowie in den digitalen Blöcken
- ASC oder SPI-Schnittstelle 256 über Datentransfer und Diagnose
- RAM-Register mit Zeitstempel und Diagnose
- PSI5-Manchester-Decoder und Datenauswertung (CRC-Berechnung)
- Zeitgeber bzw. Timer und Timer-Stempel-Generator
- Konfigurations- und Diagnoseregister
- Upstream Data RAM
- Synchronous Pulse Timer 230
Der vorgestellte elektronische Baustein stellt eine kostengünstige Hardware- Lösung für Steuergeräte, insbesondere für Motorsteuergeräte, dar. Der Baustein weist, zumindest in einigen der Ausführungen, erhebliche Vorteile auf. So kann mit dem Staggering von Synchronpulsen für zwei, drei oder mehr Transceiver die Anzahl der Bootstrap-Schaltungen im Baustein, bspw. einem ASIC (anwendungsspezifischer Baustein), reduziert werden. Weiterhin ist eine automatisierte Upstream-Frame-Erzeugung möglich. Ein Watchdog-Timer für PSI5-Frames kann realisiert werden.
Da eine adaptive Filterung für PSI5-Eingangsdaten erfolgen kann, ist kein Bus- abschluss notwendig. Außerdem wird eine Verbesserung der Signalqualität er- reicht, was wiederum zu einer Reduzierung der Anzahl nicht erkannter Bitfehler führt. Die Erzeugung der Vsync-Spannung wird mit einer in der Transceiver- Einheit 90 integrierten Schaltung, der sogenannten Bootstrap-Schaltung 220, erzeugt. Kompatibilität mit beiden Datenstromhüben, nämlich 22 mA bis 30 mA, und 11 mA bis 15 mA, ist gegeben.
Die hierin vorgestellte ASIC-Realisierung stellt eine rückwärtskompatible Lösung für die Erfassung von PSI5-Sensordaten und für die bidirektionale Kommunikation mit PSI5-Sensoren für bereits verfügbare Transceiver-Lösungen dar. Die dargestellte Transceiver-Lösung ist vielfältig einsetzbar. Es können unterschiedliche Schnittstellen im ASIC realisiert werden: - ASC
- SPI
- Parallel-Schnittstelle
Die Umschaltung erfolgt hierbei über Konfigurationsregister. Ein möglicher Vorteil des Steuergeräts 70 besteht in dem Zusammenspiel des Blocks„Synchronous Pulse Timer" mit der Bootstrap-Schaltung 220.
Mit dem Block„Synchronous Pulse Timer" 230 können automatisch für die verfügbaren PSI5-Transceiver 222, 224, 226 zeitdiskrete kontinuierliche Synchronpulse erzeugt werden. Der zeitliche Bezug der Synchronpulse untereinander lässt sich dabei frei programmieren, so dass niemals mehrere Synchronpulse unterschiedlicher PSI5-Transceiver eines ASICs gleichzeitig angefordert werden und dass der Abstand zwischen zwei Synchronpulsen im Vergleich zu einer bestimmten definierten Zeitdifferenz immer größer ist.
Dieses sogenannte Staffelung bzw. Abstufung (staggering) von Synchronpulsen in Zusammenspiel mit der Bootstrap-Schaltung 220, die für die eigentliche Syn- chronspannungserzeugung zuständig ist, ermöglicht es, mit nur einer Bootstrap- Schaltung 220 Synchronpulse für mehrere PSI5-Transceiver zu erzeugen.
Des Weiteren ermöglicht der Block Synchronous Pulse Timer 230, dass ereignisgetriggerte Synchronpulse ausgeführt und erzeugt werden können.
Zeitsynchronität zu Software- (SW-) Zeitscheiben kann garantiert werden, indem das Taktsignal des ASICs synchron zur SW-Zeitscheibe im Mikrocontroller taktet.
Das Upstream RAM Modul übernimmt die Aufbereitung der Daten, die von dem Steuergerät zu den Sensoren übertragen werden. Folgende Punkte werden automatisiert durchgeführt und reduzieren die SW-Laufzeit und damit die SW- Resourcen:
- CRC-Berechnung
- Start-, CRC- und Stuff-Bits werden in den Rahmen bzw. Frame automatisch integriert
- Zwischenspeicherung des Upstream-Frames
- Verifikationsmöglichkeiten des erzeugten PSI5-Frames Ein Watchdog-Timer überwacht die empfangenen Frames hinsichtlich:
- Zeitfenster
- konfigurierter Framebreite
Dieser Timer ist für jeden Transceiver und jeden Frame definiert. Die Funktion stellt sicher, dass die Datenübertragung jedes Frames hinsichtlich der vorstehend genannten Punkte überwacht wird. Die Framebreite kann dabei absolut zum Synchronpuls und relativ zum vorherigen und nachfolgenden Frame zeitgleich überwacht werden.
Das adaptive Filter (auch adaptiver Entzerrer) wird in vielen Bereichen der Telekommunikation eingesetzt. Da das PSI5-Bussystem über keinen Busabschluss verfügt, bilden sich in Abhängigkeit der verwendeten Bustopologie unterschiedliche Signalverzerrungen aus. Daher werden die Transceiver-Empfänger in Abhängigkeit der Bustopologie spezifisch konfiguriert.
Es ist nunmehr vorgesehen, dass dem PSI5-Transceiver-Empfänger ein adapti- ves Filter, in diesem Fall das Filter 92, vorgeschaltet wird. Dieses Filter 92 hat die
Eigenschaft, dass es sich automatisch auf die Bustopologie adaptiert.
Es ist somit auch keine Bustopologie-spezifische Konfiguration mehr erforderlich. Durch die Verwendung einer digitalen Schnittstelle können die gelernten adapti- ven Filterparameter zudem im Rechnerkern eines Steuergeräts gespeichert werden und beim erneuten Start bzw. Restart wieder in den Transceiver heruntergeladen werden. Dies führt zu Vorteilen hinsichtlich der Anlernzeit des adaptiven Filters. Sensordaten stehen somit schneller nach einem Einschalten eines Steuergeräts 70 zur Verfügung.
Es ist möglich, mit Downstream-Daten Sensoren gezielt aufwecken und deaktivieren zu können. Dabei kann der Stromverbrauch des PSI5-Bussystems reduziert werden. Der Transceiver unterstützt diesen Modus. Entsprechend verfügt der ASIC über eine Kompensation des DC-Stromlevels bei der PSI5- Datenauswertung.

Claims

Steuergerät mit mindestens einem Mikrocontroller (80, 84) und einer digitalen Schnittstelle, wobei die digitale Schnittstelle eine Transceiver-Einheit (90) und mindestens einen Schnittstellen-Controller (130, 132, 134, 250, 252, 254) umfasst, wobei das Steuergerät (70) wahlweise für einen ersten Modus, bei dem der mindestens eine Schnittstellen-Controller (130, 132, 134, 250, 252, 254) über eine Schnittstelle mit dem mindestens einen Mikrocontroller (80, 84) kommuniziert, oder für einen zweiten Modus, bei dem der mindestens eine Schnittstellen-Controller (130, 132, 134, 250, 252, 254) in dem Mikrocontroller (80, 84) integriert ist, ausgelegt ist.
Steuergerät nach Anspruch 1 , mit einem ersten Mikrocontroller (80) für den ersten Modus und einem zweiten Mikrocontroller (84) für den zweiten Modus.
Steuergerät nach Anspruch 1 , das als digitale Schnittstelle eine PSI5- Schnittstelle aufweist.
Steuergerät nach einem der Ansprüche 1 bis 3, das in einem anwendungsspezifischen Baustein (ASIC) implementiert ist.
Steuergerät nach einem der Ansprüche 1 bis 4, bei dem eine in der Transceiver-Einheit (90) integrierte Bootstrap-Schaltung (220) zur Erzeugung von Synchronisations-Pulsen vorgesehen ist, die gestaffelt abgegeben werden können.
Steuergerät nach einem der Ansprüche 1 bis 5, bei dem ein Spannungsregler (96) vorgesehen ist.
7. Steuergerät nach einem der Ansprüche 1 bis 5, bei dem eine Ladungspumpe (330) vorgesehen ist.
8. Transceiver-Einheit für eine digitale Schnittstelle, insbesondere für ein Steuergerät (70) nach einem der Ansprüche 1 bis 8, mit mindestens einem Transceiver (50, 222, 224, 226) und einer Boortstrap-Schaltung zur Erzeugung von Synchronisations-Pulsen, die gestaffelt abgegeben werden können.
9. Transceiver-Einheit nach Anspruch 8, in der mindestens ein Schnittstellen- Controller (130, 132, 134, 250, 252, 254) integriert ist.
Transceiver-Einheit nach Anspruch 8, die zur Kommunikation mit Schnittstellen-Controllern (130, 132, 134, 250, 252, 254), die in einem MikroController (80, 84) integriert sind, ausgelegt ist.
PCT/EP2012/055521 2011-04-21 2012-03-28 Steuergerät mit digitaler schnittstelle WO2012143217A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/111,126 US9112738B2 (en) 2011-04-21 2012-03-28 Control device having a digital interface

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102011007849.5 2011-04-21
DE102011007849A DE102011007849A1 (de) 2011-04-21 2011-04-21 Steuergerät mit digitaler Schnittstelle

Publications (1)

Publication Number Publication Date
WO2012143217A1 true WO2012143217A1 (de) 2012-10-26

Family

ID=46001155

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2012/055521 WO2012143217A1 (de) 2011-04-21 2012-03-28 Steuergerät mit digitaler schnittstelle

Country Status (3)

Country Link
US (1) US9112738B2 (de)
DE (1) DE102011007849A1 (de)
WO (1) WO2012143217A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9647680B2 (en) * 2015-01-23 2017-05-09 Infineon Technologies Ag Walsh encoding for peripheral sensor interface 5
DE102016103498A1 (de) * 2016-02-26 2017-08-31 Infineon Technologies Ag Ein Verfahren zum Übermitteln von Daten von einem Sensorbauelement an eine elektronische Steuereinheit, ein Sensorbauelement und eine elektronische Steuereinheit
JP7192421B2 (ja) * 2018-11-15 2022-12-20 株式会社ジェイテクト センサ情報出力装置および車両制御装置
US10784917B2 (en) 2018-11-27 2020-09-22 Texas Instruments Incorporated PSI5 base current sampling in synchronous mode
US11018843B2 (en) * 2019-04-04 2021-05-25 Veoneer Us, Inc. Sensor communication control shaped for EMC compliance
US11679731B2 (en) 2020-06-04 2023-06-20 Veoneer Us, Llc Remote sensor communication adaptive synchronization control for restraint control system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008000810A1 (de) * 2008-03-26 2009-10-01 Robert Bosch Gmbh Steuergerät und Verfahren zur Ansteuerung von Personenschutzmitteln für ein Fahrzeug

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8577634B2 (en) * 2010-12-15 2013-11-05 Allegro Microsystems, Llc Systems and methods for synchronizing sensor data
US8887022B2 (en) * 2011-03-04 2014-11-11 Infineon Technologies Austria Ag Reliable data transmission with reduced bit error rate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008000810A1 (de) * 2008-03-26 2009-10-01 Robert Bosch Gmbh Steuergerät und Verfahren zur Ansteuerung von Personenschutzmitteln für ein Fahrzeug

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"PSI5 Peripheral Sensor Interface Specification V1.3", 29 July 2008 (2008-07-29), pages 1 - 46, XP055028023, Retrieved from the Internet <URL:http://www.psi5.org/en/pool/pdf/psi5_specification_v13_080729.pdf> [retrieved on 20120523] *

Also Published As

Publication number Publication date
DE102011007849A1 (de) 2012-10-25
US20140301432A1 (en) 2014-10-09
US9112738B2 (en) 2015-08-18

Similar Documents

Publication Publication Date Title
EP2286551B1 (de) Serial-peripheral-interface-schnittstelle mit verminderter verbindungsleitungsanzahl
DE19733748C2 (de) Datenübertragungsvorrichtung
WO2012143217A1 (de) Steuergerät mit digitaler schnittstelle
DE102010049534B4 (de) Kopplungseinheiten, System mit einer Kopplungseinheit und Verfahren zur Anwendung in einem System mit einer Kopplungseinheit
DE10148325A1 (de) Buswächtereinheit
EP2359539B1 (de) Datenübertragungsprotokoll
EP3607703B1 (de) Teilnehmerstation für ein bussystem und verfahren zur verbesserung der einhaltung der bit-timing-anforderung in einem bussystem
DE102013002647B3 (de) Kraftwagen mit einem Fahrzeugkommunikationsbus und Verfahren zum Erzeugen von Busnachrichten
DE102016220197A1 (de) Verfahren zum Verarbeiten von Daten für ein automatisiertes Fahrzeug
EP1211070B2 (de) Vorrichtung und Verfahren zur Synchronisation von an mehreren Einheiten ablaufenden Prozessen
EP1517813A1 (de) Verfahren und system zwischen teilnetzbetrieb und gesamtnetzbetrieb
WO2018219766A1 (de) Verfahren zur kommunikation zwischen einem mikrocontroller und einem transceiver baustein
EP2843486B1 (de) Verfahren und Vorrichtung zum Synchronisieren einer Steuereinheit und mindestens einer zugeordneten Peripherieeinheit
DE102010040785A1 (de) Datenübertragungsverfahren und Vorrichtung
DE602005002766T2 (de) Verfahren und Anordnung zum Abtasten von numerischen Daten in einer synchronen Übertragung mit Bewahren der binären Integrität
DE102016222618A1 (de) Verfahren zum Überwachen eines Zeitgebers einer integrierten Schaltung
DE112016006679T5 (de) Steuerungsvorrichtung und Recovery-Verarbeitungsverfahren für Steuerungsvorrichtung
DE102020110984A1 (de) Bus-transceiver
WO2006120174A1 (de) Verfahren zur steuergeräte-überwachung
DE102018210061A1 (de) I3C-Slave-Schnittstelle, integrierte Schaltung mit einer I3C-Slave-Schnittstelle und Verfahren zum Betreiben einer I3C-Slave-Schnittstelle
EP1520382B1 (de) Verfahren und vorrichtung zur datenübertragung
DE10101196A1 (de) Interfaceschaltung und Verfahren für Digitalsignale
EP3915227B1 (de) Sende-/empfangseinrichtung für eine teilnehmerstation eines seriellen bussystems und verfahren zur kommunikation in einem seriellen bussystem
EP2097999A1 (de) Verfahren zur handhabe von daten
WO2011064037A1 (de) Verfahren zum betreiben einer feldbusanordnung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12716283

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 12716283

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14111126

Country of ref document: US