WO2012140299A1 - Circuito en modo corriente de primera etapa frontal para la lectura de sensores y circuito integrado - Google Patents

Circuito en modo corriente de primera etapa frontal para la lectura de sensores y circuito integrado Download PDF

Info

Publication number
WO2012140299A1
WO2012140299A1 PCT/ES2012/070238 ES2012070238W WO2012140299A1 WO 2012140299 A1 WO2012140299 A1 WO 2012140299A1 ES 2012070238 W ES2012070238 W ES 2012070238W WO 2012140299 A1 WO2012140299 A1 WO 2012140299A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistors
current
transistor
circuit according
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/ES2012/070238
Other languages
English (en)
French (fr)
Inventor
David GASCÓN FORA
Andreu Sanuy Charles
Lluís GARRIDO BELTRAN
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universitat de Barcelona UB
Original Assignee
Universitat de Barcelona UB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universitat de Barcelona UB filed Critical Universitat de Barcelona UB
Publication of WO2012140299A1 publication Critical patent/WO2012140299A1/es
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/261—Amplifier which being suitable for instrumentation applications

Definitions

  • a first aspect of the present invention relates to a circuit in first-stage current mode for reading sensors, particularly for fast photosensors.
  • a second aspect of the invention relates to an integrated circuit comprising the circuit in the first frontal stage current mode.
  • CSP Load sensitive preamplifiers
  • Closed loop transimpedance has a better signal to noise ratio (SNR), however its bandwidth is typically limited by stability problems and its dynamic range by that of the closed loop amplifier.
  • SNR signal to noise ratio
  • Reading in current mode with a low input impedance stage is a better solution, typically through a common door or common base. After this the signal is processed inside the chip. This solution offers several advantages:
  • a low input impedance can be useful for improving temporal resolution, especially for some SiPM [1], and helps minimize crosstalk and interference problems.
  • High dynamic range for deeply submicron technologies where the supply voltage is limited to 1 or 2 V.
  • Current mode circuits are used in high energy physics ("High Energy Physics", HEP) in large accelerators [4], [5], [8], in medical imaging [1], [6], [7], [8], and in optical communications (for photodiode reading (PD) or avalanche PD (APD ) [9], [19], [20] High dynamic range
  • Detectors for large HEP colliders have to deal with a huge dynamic range, especially calorimetry subdetectors where a dynamic range of more than 15 bits is required. This is typically achieved using the following two techniques:
  • the time signal is usually obtained after discrimination of the input signal, so it is the jitter of the discriminated signal that limits the temporal resolution of the electronics.
  • the random jitter (or t ) (correlated with noise) is proportional to the noise and inversely proportional to the slope of the dS / dt signal, therefore, inversely proportional to the BW of the signal:
  • Patent application WO2009046151 describes an amplifier that uses the technique of signal division by means of current mirrors mentioned above.
  • it includes an input current mirror that replicates the input current and sends it to secondary mirrors of respective high and low profits.
  • input current mirror For high input currents some transistors of the input current mirror would enter the ohmic region and therefore the precise current replication would cease.
  • the dynamic range could be increased by increasing the W / L of the mirror transistors. However, this typically leads to degradation of bandwidth.
  • dynamic range and bandwidth in the
  • the present invention provides a circuit in the first frontal stage current mode for sensor reading, comprising an input stage for dividing an input current signal into two or more output currents, and where, contrary to the known proposals in which all current is sensed by a current mirror input stage, the current mode circuit input stage of the invention comprises, in a characteristic way, a common base / gate stage formed by a plurality of transistors arranged in two or more groups so that each of them provides, in a respective node, one of the two or more output current signals.
  • the first of the two or more groups of transistors provides, at its output node, a current higher than the second at its output node.
  • the first group of transistors comprises, for various embodiments, n branches of transistors in parallel, each formed by one or more
  • the second group comprises one or two branches of transistors formed by one or more transistors.
  • Each of the transistor branches is formed, for one embodiment, by a first transistor and a second transistor or hull transistor, connected in series.
  • the common base / gate stage comprises a voltage or current feedback circuit to decrease the input impedance thereof.
  • the current mode circuit of the first aspect of the invention comprises, for one embodiment, a high gain unit with an input connected to the output node of the first group and a low gain unit with an input connected to the output node of the second group , the high and low gain units being, for a preferred embodiment, current mirrors formed by two respective transistors to, respectively, copy the current from the output nodes.
  • the high gain current mirror includes a saturation control circuit dedicated to stabilizing the operating point of the stage on a common basis.
  • the outputs of the current mirrors mentioned in the previous paragraph are connected to the inputs of respective devices of a front stage providing different reading paths, according to an applied embodiment, or possible use, such as that related to the amplifier prototype for single photon detectors (PMT and SiPM) built by the present inventors and designed for the "Cherenkov observatory
  • the output of the current mirror of high gain is connected to the input of a unit of measurement of time, and at least the output of the mirror of low gain current is connected to the input of a unit of measurement of energy, the measurement units belonging to a reading system .
  • part or all of the transistors that form the different sections of the circuit in current mode of the first frontal stage of the first aspect of the invention are transistors are FET and / or BJT.
  • a second aspect of the invention relates to an integrated circuit comprising the current mode circuit of the first aspect.
  • the integrated circuit is implemented, for one embodiment, in BiCMOS technology.
  • the word "comprises” and its vanes are not intended to exclude other technical characteristics, additives, components or steps.
  • other objects, advantages and features of the invention will be derived partly from the description and partly from the practice of the invention.
  • the following examples and drawings are provided by way of illustration, and are not intended to be limiting of the present invention.
  • the present invention covers all possible combinations of particular and preferred embodiments indicated herein.
  • Figure 1 schematically shows the current mode circuit of the invention, for one embodiment.
  • Figure 2 shows the internal circuit of the common base / door entry stage shown in Figure 1, for one embodiment.
  • Figure 3 shows an alternative circuit to that illustrated in Figure 2, for another embodiment implementing a helmeted scheme.
  • Figure 4 shows a scheme similar to that of Figure 3, but including a voltage feedback circuit.
  • Figure 5 shows a scheme similar to that of Figure 4, but in this case including a current feedback circuit.
  • Figure 6 shows a low gain current mirror, alternative to that illustrated in Figure 1, for an embodiment including a common base amplifier and a hull scheme.
  • Figure 7 also shows a high gain current mirror, alternative to that illustrated in Figure 1, for an embodiment including a common base amplifier, a casted scheme and a control circuit.
  • Figure 8a shows an alternative embodiment to that illustrated in Figure 7, implementing a different control circuit.
  • Figure 8b shows an alternative embodiment to that illustrated in Figure 8a, adding adjustability to the saturation limit.
  • Figures 9a, 9b and 9c are graphs related to a prototype called PACTA designed and constructed to implement the circuit in the first frontal stage current mode of the present invention, for one embodiment, where Figure 9a shows the input pulses applied, and Figures 9b and 9c show respectively the high and low gain outputs thereof, for different amplitudes of the input pulse;
  • Figures 10a and 10b show the transfer function of the transimpedance gain for the high and low gain paths, obtained from the PACTA prototype, for, respectively, peak-to-peak values and values in terms of load (integral of the pulse).
  • Figures 1 1 a and 1 1 b are graphs showing the relative non-linearity for, respectively, the transimpedance gain and the load gain.
  • Figure 12 shows the frequency response for small signal of the high gain and low gain paths of the PACTA prototype.
  • Figure 13 shows the single photoelectron spectrum measured with the PACTA prototype at the nominal gain of the PMT (4.5x10 4 ).
  • Figure 14 shows the circuit in the first frontal stage current mode of the first aspect of the invention applied to precise measurements of time and energy.
  • the input current is divided by a factor na 1 simply by connecting the collector (or drain terminal) of n paired devices, so that most of the input current (ideally a n / n +1 factor) flows through the High gain path, while only about 1 / n +1 of the input current flows through the low gain path.
  • This idea is based on a precise current division even when the high gain path enters saturation.
  • the method of sensing the current after division is as important as the mechanism for dividing the input current; because, as stated above, the operating point of all paired parallel components must be as similar as possible due to second-order effects such as the Early effect or the modulation of the channel length. This is very complicated when considering the intention to work with high currents (peak currents of up to 20 mA).
  • the limiting factor is not the peak current value since, for example, the W / L ratio of M1 in Figure 1 can be increased as much as necessary to minimize the voltage variation in node a.
  • transimpedance amplifier For linear operation in small signal it is able to provide low input impedance, by both the voltage at the collector (drain) terminal of the common base (gate) transistor (node a in Figure 1) is stable as required. However, for large input currents the high gain path will be saturated and the feedback as regards the input impedance is lost.
  • the input current is divided by a factor n + 1 as long as the transistors Q n to Q 0 are in the region of active linear operation (saturation for FETs) and are equal and paired. Disposal techniques such as the common barycenter of transistors Q n to Q 0 make precise pairing possible. As in the current mirrors, the current of the different branches must be the same because the base-emitter voltage (or door-source) is the same by construction for all transistors (as long as these are the same). Of course, if second-order effects are considered, the mating of currents also depends on the collector-emitter (drain-source) voltage, and therefore on the variation in voltage at nodes a and b.
  • emitter degeneration is used in bipolar current mirrors to increase input and output impedances and improve mating [21]. Although it will not be remembered for each version of the circuit, emitter degeneration (or source) can be used in any of the following variations of the basic circuit.
  • Ibias polarization current source depends on a compromise between:
  • the effect of the voltage variation in the nodes a and b has much less impact on the collector-emitter (drain-source) voltage of Q ⁇ (the output impedance is increased) provided that the casted transistors Q c work also in the active linear region
  • G m gm without emitter degeneration
  • gm the transconductance of each of the transistors in common base (gate) Q ⁇ .
  • Gm gm / (1 + gmRe).
  • A is the gain of the error amplifier of Figure 4.
  • This type of feedback is applied directly to the preamplifier of the invention, for one embodiment.
  • the error amplifier must be of high bandwidth to avoid significant inductive effects on the input impedance, this is typically implemented as a common emitter (source) stage.
  • Vbe or Vgs
  • the common base transistor (door) Q F and the TIA in closed-loop broadband have lower power consumption than the broadband voltage amplifier A.
  • the transimpedance bandwidth can be almost as large as the gain frequency unit of the TIA amplifier.
  • Mcg can be a FET or a BJT.
  • the power mirror of Figure 6 must be modified to be used in the high gain path, adding a control circuit to prevent the malfunction of the stage in common base / door avoiding that, in case of high input current, transistors Q 0 , ... Q n ; Qco, - Qcn of the common base / gate stage enter the saturation region, if they are BJTs, or in the ohmic region, if they are FETs.
  • the control circuit is arranged in the high gain current mirror to avoid a significant voltage variation in the drain / collector node of the transistor that is connected to the output node a of the first group (see Figure 1) of the stage of common base / door, providing an alternative path to the excessive current part of the input current.
  • the transistor is the hull transistor M1 c, but for a simpler embodiment that does not include the hull transistor, this would be the M1 transistor.
  • FIGs 7, 8a and 8b illustrate different embodiments of the control circuit (designated as a saturation control circuit, although as stated above prevents the common base / gate stage from entering saturation or ohmic region, depending on the type of used transistors), having in common that they include, to provide the alternative path, a common base transistor Qcb (which for the illustrated embodiment is a BJT transistor, but for other embodiments it is a FET) with its emitter connected to the output node a of the first group of the common base / door stage and its collector connected to the transistor door of the current mirror M1, M2.
  • a common base transistor Qcb which for the illustrated embodiment is a BJT transistor, but for other embodiments it is a FET
  • control circuit further comprises, to provide the alternative path, two transistors connected as diodes Qod and Qoc2 with the collector of one Q oc i of them connected to the sources of the transistors of the current mirror M1, M2 and the emitter of the other Q 0C 2 connected to the doors / bases of the current mirror transistors M1 / M2.
  • the idea is to avoid a significant variation in voltage at the drain of M1 c by causing excess current to flow through the common base transistor Q C b and through the transistors connected as diodes Q oc i and
  • the gate-source voltage (Vgs) of M1 is proportional (quadratically in strong inversion) to its drain current.
  • M1 is sized so that its Vgs is such that the collector current of Qod and Qoc2 is almost negligible.
  • the base-emitter voltage (Vbe) of Q oc i and Qoc2 is still below the conduction value.
  • control circuit of Figure 7 can also be applied to simple current mirrors, without casted transistors.
  • An improved control circuit is shown in Figure 8a which, apart from the common base (or gate) transistor mentioned above Q C b, also comprises, to provide the alternative path, a transistor Q oc i with its collector connected to the sources / emitters of the current mirror transistors M1 / M2, its transmitter connected to the doors / bases of the current mirror transistors M1 / M2 and its base connected to the drain / collector of the current mirror transistor M2 that is not connected to the output node a of the first group of the common base / door stage (see Figure 1).
  • the transistor Q oc i is controlled by the voltage Vc-Vm, which is equal to its Vbe: - At rest or for low currents (when the high gain path works) the circuit is designed so that Vc-Vm ⁇ Vbe_ON, where
  • Vbe_ON is the conduction voltage of Q oc i - Therefore, for currents of Low input This current mirror works like a normal HF current mirror and the high gain path is valid.
  • the conduction point of Q oc i can be controlled by
  • transistors M1 and M2c dimensions of transistors M1 and M2c and by the voltage of transistors M1 and M2c
  • Illustrated can be FET or BJT transistors, depending on the embodiment. Results of the measures
  • a prototype, called PACTA, of the preamp for the CTA project that includes the innovations discussed here has been designed and manufactured as an Application Specific Integrated Circuit (ASIC) in the SiGe technology of 0.35 um from Austriamicrosystems, which combines CMOS and BJT devices.
  • ASIC Application Specific Integrated Circuit
  • a closed loop differential transimpedance amplifier follows each of the current mirrors presented previously; therefore the preamplifier has a differential voltage output and a transimpedance gain.
  • the current division scheme described in Figure 4 has been used for the prototype, with emitter degeneration for transistors Q ⁇ and with the circuit described in Figure 8.
  • Figures 9a, 9b and 9c show respectively the input and output pulses of the high and low gain.
  • the input pulses emulate the shape of the pulses of the fastest PMTs.
  • the high gain path works up to 1 mA input currents
  • the high gain path is saturated.
  • the current division functions properly and the low gain operates linearly up to peak input currents of more than 20 mA. It is worth commenting that the saturation time of the high gain path is very short, even for very large currents.
  • the relative linearity error is below 3% ( Figure 1 1 a and 1 1 b), both for peak measurements and for load measurements, for the linear range of both gains. Therefore, the dynamic range exceeds 16 bits.
  • the bandwidth of the high and low gain paths is about 500 MHz ( Figure 12).
  • the frequency response shows a certain high frequency resonance peak that can be minimized if necessary.
  • the single photoelectron spectrum ( Figure 13) has been measured with PACTA at the nominal gain of the PMT (4.5x10 4 ).
  • the spectral distribution of noise power referred to the input is about 10 pA / root (Hz), this translates into an equivalent noise load ("Equivalent Noise Charge” ENC) of about 5000 electrons for an integration time of about 10 ns.
  • the preamp works properly and meets the requirements.
  • the PACTA chip constitutes an experimental proof that it works correctly. The following describes different possible applications of the
  • FIG. 14 An interesting embodiment of the preamplifier of the invention is presented in Figure 14, where the output of the high gain current mirror is connects to the input of a unit of time measurements, and the output of the low gain current mirror is connected to the input of the unit of energy measurements, the units belonging to a reading system of which ([1], [6]) perform exact measurements of time and energy and where the signal is divided into two paths, for example for TOF systems.
  • a high gain path is used for temporary measurements and a low gain path for energy measurements, since the typical signal is well above the noise threshold (as in the case of PET).
  • the dynamic range of systems in classical mode is limited by the dynamic range of the current mirror [6].
  • the present invention allows the capabilities of the solution to be exploited much better in current mode:

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

El primer circuito comprende una etapa de entrada para dividir una corriente de entrada en dos o más corrientes de salida, etapa gue comprende una etapa de base/puerta común formada por una pluralidad de transistores Qo,... Qn dispuestos formando dos o más grupos de manera gue cada uno de ellos proporciona, en un respectivo nodo de salida a, b, una de las dos o más señales de corriente de salida. Para una realización preferida comprende además espejos de alta y baja ganancia conectados, respectivamente, al nodo de salida a del primer grupo y al nodo de salida b del segundo grupo, comprendiendo el espejo de corriente de alta ganancia un circuito de control para prevenir el mal funcionamiento de la etapa de base/puerta común en caso de altas corrientes de entrada.

Description

Circuito en modo corriente de primera etapa frontal para la lectura de sensores y circuito integrado
Un primer aspecto de la presente invención se refiere a un circuito en modo corriente de primera etapa frontal para la lectura de sensores, particularmente para fotosensores rápidos. Un segundo aspecto de la invención se refiere a un circuito integrado que comprende el circuito en modo corriente de primera etapa frontal. ESTADO DE LA TÉCNICA
Actualmente hay muchos circuitos para la lectura de fotosensores ultra sensibles como el tubo fotomultiplicador ("photomultiplier tube", PMT) o el fotomultiplicador de silicio ("silicon photomultiplier", SiPM). Para explotar completamente las prestaciones de los PMTs o los SiPMs son deseables las siguientes características: alta velocidad y baja impedancia de entrada, alta sensibilidad y gran rango dinámico (que requiere un bajo nivel de ruido) y operación a bajo voltaje (requerido para implementaciones en circuito integrado), que se consigue trabajando en modo corriente. Recientemente, con la aparición de los fotomultiplicadores de estado sólido (SiPM, MPPC, GAPDs, etc) el interés en circuitos en modo corriente ha crecido
especialmente para aplicaciones de bajo voltaje y alta velocidad. Las propuestas más relevantes respecto a los antecedentes de la presente invención se describen a continuación.
Amplificadores en modo corriente para detección de radiación
Los amplificadores sensibles a la carga ("charge sensitive preamplifiers", CSP) han sido usados tradicionalmente como circuitos frontales para la lectura de detectores de radiación de muchos tipos (semiconductores, fotosensores, gaseosos, etc) [1 ],[2],[3]. Sin embargo, los CSPs están bastante limitados en velocidad y por tanto no son óptimos para alcanzar buenas resoluciones temporales o para minimizar el efecto del apilamiento. Por esta razón, en muchas aplicaciones el pulso de corriente generado por el PMT o SiPM es convertido a tensión mediante una pequeña resistencia y leído después por un amplificador de tensión. Aunque esto funciona en esas aplicaciones no es óptimo en términos de ruido dado que esta resistencia impone un compromiso entre ruido y BW. Los amplificadores de
transimpedancia en bucle cerrado tienen una mejor relación señal ruido (SNR), no obstante su ancho de banda está limitado típicamente por problemas de estabilidad y su rango dinámico por el del amplificador del bucle cerrado.
Realizar la lectura en modo corriente con una etapa de baja impedancia de entrada es una mejor solución, típicamente mediante una puerta común o base común. Después de esto la señal es procesada dentro del chip. Esta solución ofrece diversas ventajas:
- Bajo ruido y alta velocidad pueden lograrse simultáneamente.
- Una baja impedancia de entrada puede ser útil para mejorar la resolución temporal, especialmente para algunos SiPM [1 ], y ayuda a minimizar los problemas de diafonía e interferencia.
- Ayuda a preservar un buen rango dinámico incluso para tecnológicas profundamente submicrónicas donde la tensión de alimentación está limitada a 1 o 2 V. Los circuitos en modo corriente se usan en física de altas energías ("High Energy Physics", HEP) en grandes aceleradores [4], [5], [8], en imagen médica [1 ], [6], [7], [8], y en comunicaciones ópticas (para la lectura de fotodiodos (PD) o PD de avalancha (APD) [9], [19], [20]. Alto rango dinámico
Los detectores para grandes colisionadores de HEP tienen que tratar con un enorme rango dinámico, especialmente los subdetectores de calorimetría donde se requieren un rango dinámico de más de 15 bits. Esto típicamente se consigue usando las siguientes dos técnicas:
(1 ) Dado que, para un circuito integrado, la máxima señal está típicamente limitada por la máxima tensión de alimentación, es crucial el diseño de una electrónica de bajo ruido. Un ejemplo de amplificador en modo corriente de bajo ruido es [4].
(2) Se usan sistemas con dos o varias ganancias: la señal detector se divide o replica y se aplican diferentes ganancias a cada camino, que tiene un menor rango dinámico (usualmente 12 bits son suficientes). Los siguientes dos puntos importantes deben ser considerados:
(i) Aunque para calorimetría se ha reportado un rango dinámico de 16 o 17 bits, el ancho de banda requerido está por debajo de 100 MHz. Dado que el ruido es proporcional a la raíz cuadrada del ancho de banda esto quiere decir que existe un claro compromiso entre el ruido (rango dinámico) y el ancho de banda. Por ejemplo, tomando un preamplificador [4], con muy bajo ruido referido a la entrada (10 pA/sqrt (Hz)) y suponiendo un BW de 500 MHz, el rango dinámico quedaría limitado a unos 14 bits.
(¡i) La técnica de división de la señal se realiza o bien en el dominio del voltaje, típicamente mediante divisores resistivos o amplificadores con diferentes ganancias ([10], [1 1 ], [12] o mediante transistores replica [15]); o bien en el dominio de la corriente mediante espejos de corriente ([13], [6]). También es necesario un gran ancho de bando para algunas aplicaciones médicas como la tomografía por computador ([1 ], [14]) o para comunicaciones ópticas ([1 1 ]).
Medidas de tiempo y energía para imagen médica
Tanto en HEP, como en astrofísica y en imagen médica, se requieren frecuentemente medidas temporales precisas con resoluciones inferiores a los 100 ps [1 ], especialmente para técnicas de tiempo de vuelo ("Time-of- Flight", TOF))
Desde hace tiempo se ha reconocido [16] que el ruido estadístico en la tomografía por electrón positrón ("positrón emission tomography", PET) se puede reducir mediante la medida precisa de la diferencia en el tiempo de llegada de los fotones de 511 keV provenientes de la aniquilación del positrón. Se están desarrollando diversos circuitos integrados para TOF-PET [8],[1 ].
La señal de tiempo se obtiene habitualmente después de la discriminación de la señal de entrada, por tanto es el jitter de la señal discriminada lo que limita la resolución temporal de la electrónica. El jitter aleatorio (ot) (correlacionado con el ruido) es proporcional al ruido e inversamente proporcional a la pendiente de la señal dS/dt, por tanto, inversamente proporcional al BW de la señal:
Figure imgf000006_0001
En consecuencia, tanto el SNR (o S/N) como el ancho de banda deben ser optimizados para alcanzar la mínima resolución temporal. Los circuitos en modo corriente pueden ser útiles para lograr esto.
Como se ha discutido anteriormente, los circuitos en modo corriente tienen un mayor BW, porque todos los nodos de señal son nodos de baja impedancia. En el caso de los SiPM, la corriente de pico se incrementa al disminuir la impedancia de entrada del amplificador [1 ]. Esto mejora el término dS/dt. Sin embargo, esta tendencia limita el rango dinámico de los circuitos en modo corriente habituales. Hay la siguientes dos aproximaciones típicas:
- Permitir la saturación del preamplificador y realizar medidas de energía usando técnicas de tiempo sobre umbral ("Time-over-Threshold", ToT) [8].
- Crear un camino doble, uno para medidas temporales y otro, con menor ganancia, para medidas de energía. Sin embargo, las limitaciones en el rango dinámico están presentes todavía en este tipo de soluciones en modo corriente (en la primera etapa frontal) [6].
Como se ha afirmado antes, [13], i.e. la solicitud de patente WO2009046151 , describe un amplificador que usa la técnica de división de la señal mediante espejos de corriente mencionada anteriormente. En particular, incluye un espejo de corriente de entrada que replica la corriente de entrada y la envía a espejos secundarios de respectivas alta y baja ganancias. Para altas corrientes de entrada algunos transistores del espejo de corriente de entrada entrarían en la región óhmica y por tanto la replica de corriente precisa cesaría. Se podría alegar que se podría incrementar el rango dinámico aumentado la W/L de los transistores del espejo. Sin embargo, esto conduce típicamente a una degradación del ancho de banda. En resumen, existe un claro compromiso entre rango dinámico y ancho de banda en los
amplificadores de corriente basados en espejos de corriente. EXPLICACIÓN DE LA INVENCIÓN
Resulta deseable ofrecer un alternativa al estado de la técnica que cubra los vacíos aquí encontrados, y que, en particular, supere los anteriormente mencionados inconvenientes que existen en las propuestas que usan técnicas de de división de la señal en el dominio de la corriente mediante espejos de corriente. Con esa finalidad, la presente invención proporciona un circuito en modo corriente de primera etapa frontal para lectura de sensores, que comprende una etapa de entrada para dividir una señal de corriente de entrada en dos o más corrientes de salida, y donde, contrariamente a las propuestas conocidas en que toda la corriente es sensada por una etapa de entrada de espejo de corriente, la etapa de entrada del circuito en modo corriente de la invención comprende, de manera característica, una etapa de base/puerta común formada por una pluralidad de transistores dispuestos formando dos o más grupos de manera que cada una de ellas proporciona, en un respectivo nodo, una de las las dos o más señales de corriente de salida. Para una realización, el primero de los dos o más grupos de transistores proporciona, en su nodo de salida, una corriente más alta que el segundo en su nodo de salida.
El primer grupo de transistores comprende, para diversas realizaciones, n ramas de transistores en paralelo, cada una formada por uno o más
transistores, y el segundo grupo comprende una o dos ramas de transistores formadas por uno o más transistores.
Cada una de las las ramas de transistores está formada, para una realización, por un primer transistor y un segundo transistor o transistor cascodo, conectados en serie.
Según una realización, la etapa en base/puerta común comprende un circuito de realimentación en voltaje o corriente para disminuir la impedancia de entrada de la misma. El circuito en modo corriente del primer aspecto de la invención comprende, para una realización, una unidad de alta ganancia con una entrada conectada al nodo de salida del primer grupo y una unidad de ganancia baja con una entrada conectada al nodo de salida de segundo grupo, siendo las unidades de alta y baja ganancia, para un realización preferida, espejos de corriente formados por dos respectivos transistores para, respectivamente, copiar la corriente procedente de los nodos de salida. El espejo de corriente de alta ganancia incluye un circuito de control saturación dedicado a estabilizar el punto de operación de la etapa en base común.
Las salidas de los espejos de corriente mencionados en el parágrafo anterior, están conectados a las entradas de respectivos dispositivos de una etapa frontal proporcionando diferentes caminos de lectura, de acuerdo con una realización aplicada, o posible uso, como el relacionado al prototipo de amplificador para detectores de un único fotón (PMT i SiPM) construido por los presentes inventores y diseñado para el observatorio "Cherenkov
Telescope Array" (CTA) (http://www.ctaobservatory.org), que será descrito en un sección subsiguiente. Para una segunda realización aplicada, o posible uso, relacionado con un sistema de lectura, la salida del espejo de corriente de alta ganancia está conectado a la entrada de una unidad de medida de tiempo, y al menos la salida del espejo de corriente de ganancia baja está conectada a la entrada de una unidad de medida de energía, perteneciendo las unidades de medida a un sistema de lectura.
Dependiendo de la realización, parte o todos los transistores que forman las diferentes secciones del circuito en modo corriente de la primera etapa frontal del primer aspecto de la invención son transistores son FET y/o BJT.
Otras realizaciones del circuito en modo corriente de la primera etapa frontal de la invención están descritas en las reivindicaciones anexadas 2 a 25, y en una sección subsiguiente relacionada con la descripción detallada de varias realizaciones.
Un segundo aspecto de la invención se relaciona con un circuito integrado que comprende el circuito en modo corriente del primer aspecto. El circuito integrado está implementado, para una realización, en tecnología BiCMOS. A lo largo de la descripción y las reivindicaciones la palabra "comprende" y sus vanantes no pretenden excluir otras características técnicas, aditivos, componentes o pasos. Para los expertos en la materia, otros objetos, ventajas y características de la invención se desprenderán en parte de la descripción y en parte de la práctica de la invención. Los siguientes ejemplos y dibujos se proporcionan a modo de ilustración, y no se pretende que sean limitativos de la presente invención. Además, la presente invención cubre todas las posibles combinaciones de realizaciones particulares y preferidas aquí indicadas. BREVE DESCRIPCIÓN DE LOS DIBUJOS
La Figura 1 muestra esquemáticamente el circuito en modo corriente de la invención, para una realización. La Figura 2 muestra el circuito interno de la etapa de entrada en base/puerta común mostrado en la Figura 1 , para una realización.
La Figura 3 muestra un circuito alternativo al ¡lustrado en la Figura 2, para otra realización implementando un esquema cascodo.
La Figura 4 muestra un esquema similar al de la Figura 3, pero incluyendo un circuito de realimentación en tensión.
La Figura 5 muestra un esquema similar al de la Figura 4, pero incluyendo en este caso un circuito de realimentación en corriente.
La Figura 6 muestra un espejo de corriente de baja ganancia, alternativo al ¡lustrado en la Figura 1 , para una realización incluyendo un amplificador en base común y un esquema cascodo. La Figura 7 muestra también un espejo de corriente de alta ganancia, alternativo al ¡lustrado en la Figura 1 , para una realización incluyendo un amplificador en base común, un esquema cascodo y un circuito de control. La Figura 8a muestra una realización alternativa a la ¡lustrada en la Figura 7, implementando un circuito de control diferente.
La Figura 8b muestra un realización alternativa a la ¡lustrada en la Figura 8a, añadiendo capacidad de ajuste al límite de saturación.
Las Figuras 9a, 9b y 9c son gráficas relacionadas con un prototipo llamado PACTA diseñado y construido para implementar el circuito en modo corriente de primera etapa frontal de la presente invención, para una realización, donde la Figura 9a muestra los pulsos de entrada aplicados, y las Figuras 9b y 9c muestran respectivamente las salidas de alta y baja ganancia del mismo, para diferentes amplitudes del pulso de entrada;
Las Figuras 10a y 10b muestran la función de transferencia de la ganancia de transimpedancia para los caminos de alta y baja ganancia, obtenidos del prototipo PACTA, para, respectivamente, valores pico a pico y valores en término de carga (integrales del pulso).
Las Figuras 1 1 a y 1 1 b son gráficos que muestran la no-linealidad relativa para, respectivamente, la ganancia de transimpedancia y la ganancia en carga.
La Figura 12 muestra la respuesta en frecuencia para pequeña señal de los caminos de ganancia alta y ganancia baja del prototipo PACTA. La Figura 13 muestra el espectro de fotoelectrón único medido con el prototipo PACTA a la ganancia nominal del PMT (4.5x104).
La Figura 14 muestra el circuito en modo corriente de primera etapa frontal del primer aspecto de la invención aplicado a medidas precisas de tiempo y energía.
DESCRIPCIÓN DETALLADA DE REALIZACIONES PARTICULARES El circuito en modo corriente descrito en esta invención fue diseñado, en forma de preamplificador, para un amplificador con el siguiente conjunto de exigentes requerimientos:
Ancho de banda mayor que 500 MHz
Rango dinámico de unos 16 bits:
- Umbral de ruido de unos 500 nA rms, esto se traduce en una distribución espectral de potencia de ruido referido a la entrad de unos 10 pA/raíz(Hz), para una lectura en modo corriente y el BW requerido.
- Máxima corriente de pico que exceda 20 mA.
Baja impedancia de entrada (< 20 Ohm)
Error relativo de no linealidad por debajo del 2 %
Operación en bajo voltaje:
- Minimización del consumo de potencia.
- Implementado como circuito integrado.
A fin de cumplir con el ancho de banda, la impedancia de entrada y la operación en bajo voltaje se elige una solución de modo corriente. Sin embargo, es muy difícil alcanzar el rango dinámico requerido, incluso con un esquema de muy bajo ruido ([4], [5]). Por esta razón, un sistema de preamplificador con dos ganancias ha sido investigado y propuesto por la presente invención. Una solución clásica de creación de doble ganancia por espejos de corriente [6] no es válida para esta aplicación, ya que la búsqueda de alto rango dinámico (> 20 mA) conduce a un aumento de la relación W/L de los transistores y esto causa degradación del ancho de banda en el caso de que ya se utilizasen transistores de mínima longitud, cosa necesaria para aplicaciones de banda ancha. Por lo tanto, los amplificadores en los que toda la corriente de entrada es detectada por un único espejo de corriente presentan un compromiso entre rango dinámico y ancho de banda. Por el contrario, ha sido explorada una nueva solución basada en la generación de la ganancia doble por división de corriente en la primera etapa frontal del circuito por medio una etapa de entrada en base/puerta común, según lo dispuesto por la presente invención. La invención descrita aquí consiste en dividir la corriente de entrada que fluye a través de la etapa de entrada de base común (en el caso de los transistores BJT) o de puerta común (en el caso de los transistores FET), como se muestra en la Figura 1. Esto se logra dividiendo el transistor en base o puerta común en n +1 componentes ¡guales y apareados. La implementación a nivel de transistor se describe a continuación. Con el fin de realizar una división de corriente precisa el punto de operación de todos los componentes apareados dispuestos en paralelo debe ser casi igual. La corriente de entrada se divide por un factor n a 1 simplemente conectando el colector (o terminal drenador) de n dispositivos apareados, por lo que la mayor parte de la corriente de entrada (idealmente un factor n / n +1 ) fluye a través del camino de alta ganancia, mientras que sólo alrededor de 1 / n +1 de la corriente de entrada de fluye a través del camino de baja ganancia. Esta ¡dea se basa en una división de corriente precisa incluso cuando el camino de alta ganancia entra en saturación. El método para sensar la corriente después de la división es tan importante como el mecanismo para dividir la corriente de entrada; porque, tal como se ha dicho anteriormente, el punto de operación de todos los componentes paralelos apareados debe ser tan similar como sea posible debido a efectos de segundo orden como el efecto Early o la modulación de la longitud del canal. Esto es muy complicado cuando se considera la intención de trabajar con altas corrientes (corrientes de pico de hasta 20 mA). De hecho, el factor limitativo no es el valor de la corriente de pico dado que, por ejemplo, la relación W/L de M1 en la Figura 1 puede ser incrementada tanto como sea necesario para minimizar la variación de voltaje en el nodo a. Sin embargo, esto conduce a un menor BW, dado que de todas formas, debe usarse longitud mínima de canal para maximizar el BW. Por lo tanto, lo que realmente es un reto es preservar las prestaciones de rango dinámico (corriente máxima) y de alta frecuencia (BW)
simultáneamente. Esto es algo que se relaciona con la presente invención.
Básicamente, hay las siguientes dos formas de sensar la corriente AC de la etapa en base (puerta) común:
- Usando un amplificador de transimpedancia. Para la operación lineal en pequeña señal es capaz de proporcionar baja impedancia de entrada, por tanto la tensión en el terminal colector (drenador) del transistor en base (puerta) común (nodo a en la Figura 1 ) es estable tal y como se requiere. Sin embargo, para corrientes de de entrada grandes el camino de alta ganancia se saturará y la retroacción en lo que se refiere a la impedancia de entrada se pierde.
- Usando un espejo de corriente. Los espejos de corriente de alta frecuencia pueden proporcionar gran ancho de banda y baja impedancia de entrada empleando una adecuada realimentación interna [20]. Sin embargo, corrientes grandes también conducen a la saturación del espejo (algunos transistores entrarán en la región óhmica). Esto no es un problema siempre y cuando el bloque de división de la corriente funcione adecuadamente ya que la señal será leída mediante el camino de baja ganancia. Pero una corriente grande en espejos de corriente convencionales llevará a una variación de tensión en el nodo a que podría afectar la exactitud de la división de corriente. Se introduce un nuevo circuito en el espejo de corriente de alta ganancia para evitarlo (bloque "Circuito de control de saturación" en la Figura 1 ), esto también es parte de la invención y será descrito a nivel de transistor más adelante. El esquema básico de la división de corriente en la etapa de base común se representa en la Figura 2 a nivel del transistor, para una realización. La corriente de entrada se divide por un factor n+1 siempre y cuando los transistores Qn a Q0 estén en la región de operación lineal activa (saturación para FETs) y sean ¡guales y apareados. Técnicas de disposición como el baricentro común de los transistores Qn a Q0 hacen posible un apareamiento preciso. Como en los espejos de corriente, la corriente de las diferentes ramas debe ser igual porque la tensión base-emisor (o puerta-fuente) es igual por construcción para todos los transistores (siempre que estos sean ¡guales). Desde luego, si se consideran efectos de segundo orden, el apareamiento de corrientes depende también de la tensión colector-emisor (drenador-fuente), y por tanto de la variación de tensión en los nodos a y b.
Es posible linealizar la transconductancia, y por tanto la impedancia de entrada, de los transistores mediante degeneración de emisor; si se conecta una resistencia entre el terminal emisor de cada transistor y el nodo de entrada y todas las resistencias están apareadas también la división de corriente se realiza adecuadamente todavía. De hecho, puede mejorar la exactitud de la división de corriente en tecnologías en las que el
apareamiento de los resistores sea mejor que el de los transistores, que es un caso típico. Es bien conocido que la degeneración de emisor se usa en espejos de corriente bipolares para incrementar las impedancias de entrada y salida y mejorar el apareamiento [21 ]. Aunque no será recordado para cada versión del circuito, se puede usar degeneración de emisor (o fuente) en cualquiera de las variaciones siguientes del circuito básico.
Este es un circuito clase AB, dado que la corriente de pico puede exceder ampliamente la corriente de reposo establecida por Ibias. El valor de la fuente de corriente de polarización Ibias depende de un compromiso entre:
- Bajar la corriente Ibias, lo que disminuye el ruido paralelo e incrementa la corriente máxima de pico; por tanto, cuanto menor sea Ibias mayor será el rango dinámico.
- Subir la corriente Ibias, lo que aumenta la transconductancia -y por tanto disminuye la impedancia de entrada- y aumenta el ancho de banda y también la linealidad para pequeñas señales.
Como se ha dicho antes, la exactitud de la división de corriente depende también de una concordancia adecuada en los potenciales de los nodos a y b, para minimizar el impacto del efecto Early en BJTs o el de la modulación de la longitud del canal en FETs. Esta concordancia debe ser preserva para todo el rango dinámico. Se puede encontrar un problema similar en espejos de corriente, y tal como se muestra en la realización de la Figura 3, se usa un método típico para estabilizar la tensión colector-emisor (drenador-fuente) de cada transistor Q¡ que consiste en añadir un transistor cascodo Qc¡ en serie con cada uno de ellos. De esta forma, el efecto de la variación de tensión en los nodos a y b tiene mucho menor impacto en la tensión colector-emisor (drenador-fuente) de Q¡ (se aumenta la impedancia de salida) siempre que los transistores cascodo Qc¡ trabajen también en la región lineal activa
(saturación para FETs).
Como se ha comentado antes, puede ser útil reducir la impedancia de entrada del cuircuito, que es
Figure imgf000015_0001
donde Gm=gm sin degeneración de emisor; gm es la transconductancia de cada uno de los transistores en base (puerta) común Q¡. Con degeneración de emisor Re, Gm=gm/(1 +gmRe). Empleando realimentación de tensión ([4], [19]) la impedancia de entrada queda
Figure imgf000015_0002
donde A es la ganancia del amplificador de error de la Figura 4. Este tipo de realimentación se aplica directamente al preamplificador de la invención, para una realización. El amplificador de error debe ser de gran ancho de banda para evitar efectos inductivos significativos en la impedancia de entrada, este típicamente se implemente como una etapa en emisor (fuente) común.
También con el amplificador, todos los transistores de esta etapa deben operar en la región lineal activa.
La realimentación por corriente del estilo de la descrita en [9] o [6] degrada la exactitud de la división de corriente, porque una gran fracción de la corriente de entrada es tomada por la realimentación y el efecto de la variación dinámica en la división de corriente no está bien controlado como sí lo está en nuestra propuesta. Si embargo, se implementa una realimentación por corriente alternativa, para otra realización, basada en un transistor en base (puerta) común QF y en un amplificador diferencial de transimpedancia de banda ancha (TIA), como se muestra en la Figura 5. La impedancia de entrada sería entonces,
Figure imgf000015_0003
Cuando se compara a una realimentación de tensión donde A es una etapa en emisor (fuente) común, esta realimentación es interesante por las siguientes razones:
- Operación en bajo voltaje. El margen requerido se disminuye en 1 voltage Vbe (o Vgs), el de la etapa en emisor (fuente) común de A.
- Menor consumo de corriente, típicamente el transistor en base (puerta) común QF y el TIA en bucle cerrado de banda ancha presentan menor consumo de potencia que el amplificador de voltaje de banda ancha A. El ancho de banda de transimpedancia puede ser casi tan grande como la frecuencia de ganancia unidad del amplificador del TIA.
- La tensión en la base (puerta) de los transistores Q¡ se controla con precisión mediante un bucle de realimentación negativa (siempre que el amplificador del TIA tenga baja impedancia de salida). El esquema del espejo de corriente básico M1/M2, usado para el camino de baja ganancia es descrito en la Figura 6, para una realización incluyendo los transistores cascodo M1 c y M2c (en la Figura 1 se muestra un realización más simple donde ambos espejos de corriente de alta y baja ganancia no incluyen tales transistores cascodo). Es un espejo de corriente de alta frecuencia con las siguientes características [20]:
- Cascodo (M1 c/M2c): para mejorar la linealidad y el apareamiento de corrientes, incluso para FETs con longitud de canal cercana al tamaño mínimo.
- Amplificador en puerta (base) común Mcg. La realimentación disminuye la impedancia de entrada. La fuente de corriente lba se necesita para polarizar este amplificador. Mcg puede ser un FET o un BJT.
El esquema representado en la Figura 6 funciona bien cuando todos los transistores operan en saturación (para FETs) o en la región activa lineal (para BJTs). Este es el caso para el camino de baja ganancia para todo el rango dinámico. Sin embargo, cuando la corriente de entrada crece algunos de los transistores del espejo de corriente pueden entrar en la región óhmica (para FETs, saturación para BJTs). Esto sucede para el espejo de corriente del camino de alta ganancia. Esto no es un problema siempre y cuando la división de corriente descrita en la sección previa funcione con exactitud porque el camino de baja ganancia proveerá la señal de salida. Pero, si algunos transistores están trabajando en la región óhmica, cuanto mayor sea la corriente de drenador de M1 y M1 c menor será el voltaje en el drenador de M 1 c, y si es excesivamente bajo afectará al funcionamiento del circuito de división de corriente, porque los transistores de corriente Qc¡ en la Figura 3 o Figura 4 entrarán en la región de saturación y la división ya no será precisa.
Para evitar este problema, el espejo de corriente de la Figura 6 debe ser modificado para ser usado en el camino de alta ganancia, añadiendo un circuito de control para impedir el mal funcionamiento de la etapa en base/puerta común evitando que, en caso de alta corriente de entrada, los transistores Q0, ... Qn; Qco, - Qcn de la etapa en base/puerta común entren en la región de saturación, si son BJTs, o en la región óhmica, si son FETs.
El circuito de control se dispone en el espejo de corriente de alta ganada para evitar una variación de tensión significativa en el nodo de drenador/colector del transistor que esté conectado al nodo de salida a del primer grupo (ver Figura 1 ) de la etapa de base/puerta común, proveyendo un camino alternativo a la parte de corriente excesiva de la corriente de entrada.
Para las realizaciones ¡lustradas por las Figuras 7, 8a y 8b, el transistor es el transistor cascodo M1 c, pero para una realización más simple que no incluya el transistor cascodo, este seria el transistor M1 .
Las Figuras 7, 8a y 8b ¡lustran diferentes realizaciones del circuito de control (designado como circuito de control de saturación, aunque como se ha afirmado antes evita que la etapa en base/puerta común entre en saturación o región óhmica, dependiendo del tipo de transistores usados), teniendo en común que incluyen, para proveer el camino alternativo, un transistor en base común Qcb (que para la realización ¡lustrada es un transistor BJT, pero para otras realizaciones es un FET) con su emisor conectado al nodo de salida a del primer grupo de la etapa en base/puerta común y su colector conectado a la puerta de los transistores del espejo de corriente M1 , M2.
Para la realización de la Figura 7, el circuito de control comprende además, para proveer el camino alternativo, dos transistores conectados como diodos Qod y Qoc2 con el colector de uno Qoci de ellos conectado a las fuentes de los transistores del espejo de corriente M1 , M2 y el emisor del otro Q0C2 conectado a las puertas/bases de los transistores del espejo de corriente M1/M2. La ¡dea es evitar una variación significativa de tensión en el drenador de M1 c haciendo que el exceso de corriente fluya a través del transistor en base común QCb y a través de los transistores conectados como diodos Qoci y
La tensión puerta-fuente (Vgs) de M1 es proporcional (cuadráticamente en inversión fuerte) a su corriente de drenador. Para la corriente de reposo, M1 es dimensionado de forma que su Vgs sea tal que la corriente de colector de Qod y Qoc2 sea casi despreciable. Para corrientes de entrada pequeñas, la tensión base-emisor (Vbe) de Qoci y Qoc2 está todavía por debajo del valor de conducción. Pero para corrientes de entrada grandes, cuando la Vgs de M1 es aproximadamente dos veces el valor de conducción de los transistores conectados como diodo Qoci y Qoc2, la corriente de estos diodos será apreciable y como crece exponencialmente con la tensión Vgs de M1 , cualquier exceso de corriente circulará a través de la rama compuesta por by Qcb, Qod y Qoc2- Dado ningún exceso de corriente circulará a través de la rama M1/M1 c, la variación de la tensión en el drenador de M1 c no será significativa. Por esta razón en las realizaciones ¡lustradas de las Figuras 7, 8a y 8b, se usa un BJT (Qcb) para el amplificador en base común, pero el uso de un FET está también contemplado para otras realizaciones no ¡lustradas.
Como se ha dicho antes el circuito de control de la Figura 7 puede ser aplicado también a espejos de corriente simples, sin transistores cascodo. En la Figura 8a se muestra un circuito de control mejorado que, a parte del transistor en base (o puerta) común mencionado antes QCb, además comprende, para proporcionar el camino alternativo, un transistor Qoci con su colector conectado a las fuentes/emisores de los transistores del espejo de corriente M1/M2, su emisor conectado a las puertas/bases de los transistores del espejo de corriente M1/M2 y su base conectada al drenador/colector del transistor del espejo de corriente M2 que no está conectado al nodo de salida a del primer grupo de la etapa de base/puerta común (ver Figura 1 ).
El transistor Qoci está controlado por la tensión Vc-Vm, que es igual a su Vbe: - En reposo o para corrientes bajas (cuando el camino de ganancia alta funciona) el circuito está diseñado para que Vc-Vm <<Vbe_ON, donde
Vbe_ON és la tensión de conducción de Qoci - Por tanto, para corrientes de entrada bajas este espejo de corriente trabaja como un espejo de corriente HF normal y el camino de ganancia alta es válido.
- Cuando la corriente de entrada crece, la corriente de drenador de M1 , M2, M1 c y M2c crece también. Por tanto Ve crece para una corriente de drenador más alta (Vc=Vcas+VgsM2C, y VgsM2C crece con la corriente), mientras que Vm disminuye (Vm=Vcc-VgsM1 , VgsM1 crece con la corriente). Cuando Vc-Vm>Vbe_ON el exceso de corriente es tomado por Qoci -
El punto de conducción de Qoci puede ser controlado mediante las
dimensiones de los transistores M1 y M2c y mediante la tensión de
polarización de los cascodos Veas. De hecho, en la Figura 8b se presenta una variación de este circuito de control. En esta variación el límite de corriente de saturación de la ganancia alta puede ser controlado mediante la tensión Vlim, que establece la tensión de puerta del transistor cascodo M3c de un replica del espejo que incluye también el transistor M3. Este espejo puede ser subdimensionado, par evitar una degradación del BW.
El circuito de control de saturación de las Figuras 8a y 8b presenta las siguientes ventajas:
- Realimentación negativa. Una vez que Qoci , entra en conducción (en región activa lineal): si la corriente de drenador crece, Vc-Vm crece, así que la Vbe de Qod crece también, entonces la corriente de colector de Qoci crece llevando a disminuir la corriente de drenador de M1 c y así la de M1 .
- Tan sólo hace falta un transistor de alta velocidad, por tanto la respuesta es muy rápida.
- El circuito de la Figura 8b permite ajustar el límite de saturación del espejo de alta ganancia.
La implementación con sólo transistores CMOS también es posible; FETs de canal n con una relación W/L grande (no ¡lustrada) pueden reemplazar a los transistores Qoci y Qoc2- El punto clave es que la rama correspondiente no conduzca prácticamente corriente en reposo y que absorba todo el exceso de corriente para corrientes de entrada grandes; esto se puede lograr a través de un dimensionamiento adecuado de los transistores (W y L de M1 , y de los FETs que substituyan a Qoci y Qoc2)- De hecho, todos los transistores
¡lustrados pueden ser transistores FET o BJT, dependiendo de la realización. Resultados de las medidas
Un prototipo, llamado PACTA, del preamplificador para el proyecto CTA que incluye las innovación discutida aquí ha sido diseñado y fabricado como circuito integrado de aplicación específica ("Application Specific Integrated Circuit", ASIC) en la tecnología de SiGe de 0.35 um de Austriamicrosystems, que combina dispositivos CMOS y BJT.
Un amplificador de transimpedancia diferencial en bucle cerrado sigue a cada uno de los espejos de corriente presentados previamente; por tanto el preamplificador tiene una salida diferencial en tensión y una ganancia de transimpedancia. El esquema de división de corriente descrito en la Figura 4 se ha usado para el prototipo, con degeneración de emisor para los transistores Q¡ y con el circuito descrito en la Figura 8.
En las Figuras 9a, 9b y 9c se muestran respectivamente los pulsos de entrada y los de salida de la ganancia alta y baja. Los pulsos de entrada emulan la forma de los pulsos de los PMTs más rápidos. El camino de ganancia alta funciona hasta corrientes de entrada de 1 mA
aproximadamente, más allá de este umbral el camino de alta ganancia está saturado. Sin embargo, la división de corriente funciona adecuadamente y la ganancia baja opera linealmente hasta corrientes pico de entrada de más de 20 mA. Vale la pena comentar que el tiempo de saturación del camino de alta ganancia es muy corto, incluso para corrientes muy grandes. Esta
característica hace posible el uso de técnicas de tiempo sobre umbral o amplificación bi-lineal para compresión del rango dinámico. La función de transferencia para ambas ganancias se muestra en las Figuras 10a y 10b. Como se comentado anteriormente el camino de alta ganancia trabaja linealmente para corrientes de pico de entrada de entre 0 y 1 mA. La baja ganancia es bastante lineal para todo el rango dinámico.
El error de linealidad relativo está por debajo del 3% (Figura 1 1 a y 1 1 b), tanto para medidas de pico como para medidas de carga, para el rango lineal de ambas ganancias. Por tanto, el rango dinámico excede los 16 bits. El ancho de banda de los caminos de alta y baja ganancia es de unos 500 MHz (Figura 12). La respuesta frecuencial muestra un cierto pico de resonancia a alta frecuencia que puede ser minimizado en caso de que sea necesario.
El espectro de fotoelectrón único (Figura 13) ha sido medido con PACTA a la ganancia nominal de del PMT (4.5x104). La distribución espectral de potencia de ruido referida a la entrada es de unos 10 pA/raíz(Hz), esto se traduce en una carga de ruido equivalente ("Equivalent Noise Charge" ENC) de unos 5000 electrones para un tiempo de integración de unos 10 ns.
En resumen, el preamplificador funciona adecuadamente y cumple los requerimientos. Por lo que respecta a la presente invención, el chip PACTA constituye una prueba experimental de que funciona correctamente. A continuación, se describen diferentes posibles aplicaciones del
preamplificador o circuito en modo corriente correspondiente a la invención:
Aplicaciones de gran rango dinámico Como se ha discutido anteriormente, varias aplicaciones del campo de la instrumentación científica requieren circuitos en modo corriente de gran rango dinámico y gran ancho de banda a la vez, a saber:
- Calorímetros en detectores de física de altas energías.
- Observatorios y experimentos de Astropartículas.
Existen otras aplicaciones de lectura de fotosensores que requieren gran ancho de banda para las que la aplicación de las innovaciones discutidas aquí podría ser investigada, a saber:
- Sincrotrones, fuentes de espalación de neutrones y otras instalaciones nucleares.
- Tomografía computerizada
- Comunicaciones ópticas
Medidas precisas de tiempo y energía
En la Figura 14 se presenta una interesante realización del preamplificador de la invención, donde la salida del espejo de corriente de alta ganancia se conecta a la entrada de una unidad de medidas de tiempo, y la salida del espejo de corriente de baja ganancia se conecta a la entrada de unidad de medidas de energía, perteneciendo las unidades a un sistema de lectura de los que ([1 ],[6]) realizan medidas exactas de tiempo y energía y donde la señal es dividida en dos caminos, por ejemplo para sistemas TOF. Un camino de ganancia alta se utiliza para medidas temporales y uno de ganancia baja para medidas de energía, dado que la señal típica está sobradamente por encima del umbral de ruido (como en el caso del PET). Sin embargo, el rango dinámico de los sistemas en modo clásicos está limitado por el rango dinámico del espejo de corriente [6]. La presente invención permite explotar mucho mejor las capacidades de la solución en modo corriente:
- Mayor rango dinámico
o Ruido más bajo para minimizar el jitter: Mejorar la exactitud temporal o Señal de pico máxima más alta: derivada de la señal más alta para minimizar el jitter: Mejorar la exactitud temporal
o Más flexibilidad en el punto de operación del sensor (ganancia) e incluso en el tipo.
- Se puede conseguir una menor impedancia de entrada sin alcanzar la saturación para los SiPM
o Para los SiPM la corriente de pico se incremente con la disminución de la impedancia de entrada
o Señal de pico máxima más alta: derivada de la señal más alta para minimizar el jitter: Mejorar la exactitud temporal
o Minimizar el tiempo de recuperación para los SiPM (sólo limitado por RqCq, donde Rq y Cq son la resistencia y capacidad de apagado respectivamente).
- Cada espejo de corriente de cada camino puede ser optimizado
completamente o bien para linealidad (p. ej. la ganancia baja para medidas de energía) o bien para velocidad (BW: exactitud temporal).
o Se puede conseguir un mayor ancho de banda, para una misma tecnología, comparado con un solución donde un único espejo de corriente sirve a los dos caminos ([6]).
Estas consideraciones son especialmente importantes para sistemas TOF, como el TOF-PET, acerca del cual ha aumentado el interés durante los últimos años. Además, estudios recientes [22] sostienen que la resolución temporal óptima se obtiene para discriminadores por flanco de subida con un umbral muy bajo, consiguiendo una resolución temporal incluso mejor que la de los discriminadores de fracción constante ("constant fraction
discriminators" CFDs). Esto tiene implicaciones en el rango dinámico. La señal típica (51 1 KeV) es de unos 2000 fotones, con una eficiencia de fotodetección de alrededor del 50 %, y el ruido debería estar al nivel de 0.1 fotoelectrones para poder establecer un umbral muy bajo (aunque para los SiPM, la frecuencia de cuentas de oscuridad podría obligar a incrementarlo). Por lo tanto, el rango dinámico para medidas óptimas de tiempo y energía está de hecho al nivel de los 14 bits. Claramente, este rango dinámico está más allá de las prestaciones de una solución en modo corriente de alta frecuencia clásica y la innovación presentada aquí resulta potencialmente muy interesante para aplicaciones de TOF, como la de TOF-PET.
Referencias
[1 ] K. Iniewski "Electronics for Radiation Detection", Taylor & Francis, 2010.
[2] Callier, S.; Dulucq, F.; Fabbri, R.; de La Taille, C; Lutz, B.; Martin
Chassard, G.; Raux, L.; Shen, W.; "Silicon Photomultiplier integrated readout chip (SPIROC) for the ILC: Measurements and possible further development," Nuclear Science Symposium Conference Record (NSS/MIC), 2009 IEEE, vol., no., pp.42-46, Oct. 24 2009-Nov. 1 2009
[3] IL148555 "Readout circuit for particle detector"
[4] R. L. Chase and S. Rescia "A linear low power remote preamplifier for the ATLAS liquid argón EM calorimeter", IEEE Trans. Nucí. Sci., 44: 1028, 1997 [5] N. Dressnandt, M. Newcomer, S. Rescia and E. Vernon "LAPAS: A SiGe Front End Prototype for the Upgraded ATLAS LAr Calorimeter", TWEPP-09: Topical Workshop on Electronics for Particle Physics, Paris, France, 21 - 25 Sep 2009
[6] Corsi, F.; Foresta, M.; Marzocca, C ; Matarrese, G.; Del Guerra, A.; "A self- triggered CMOS front-end for Silicon Photo-Multiplier detectors,", Advances in sensors and Interfaces, 2009. IWASI 2009. 3rd International Workshop on, vol., no., pp.79-84, 25-26 June 2009
[7] Herrero-Bosch, V.; Colom, R.J.; Gadea, R.; Espinosa, J.; Monzo, J.M.; Esteve, R.; Sebastia, A.; Lerche, C.W.; Benlloch, J.M.; "PESIC: An Integrated Front-End for PET Applications," Nuclear Science, IEEE Transactions on, vol.55, no.1 , pp.27-33, Feb. 2008
[8] Powolny, F.; Auffray, E.; Hillemanns, H.; Jarrón, P.; Lecoq, P.; Meyer, T.C.; Moraes, D.; "A Novel Time-Based Readout Scheme for a Combined PET-CT Detector Using APDs" Nuclear Science, IEEE Transactions on, vol.55, no.5, pp.2465-2474, Oct. 2008
[9] F. Yuan, "Low-Voltage CMOS Current-Mode Preamplifier: Analysis and Design", IEEE Transactions on Circuits and Systems, Vol. 53, No. 1 , 2006 [10] V. Radeka, "Electroncis for Calorimeters at the LHC", Proceedings of the 7th Workshop on Electronics for LHC Experiments, BNL - 68655, Stockholm, Sweden, September, 2001
[1 1 ] US2008217516 "Photodetector"
[12] US7825735 "Dual-range linearized transimpedance amplifier system" [13] WO2009046151 "Dual-path current amplifier"
[14] WO2007029191 "Determination of low currents with high dynamic range for optical imaging"
[15] US2007182506 "Splitter circuit including transistors"
[16] Moses, W.W.; Ullisch, M.; "Factors influencing timing resolution in a commercial LSO PET camera," Nuclear Science, IEEE Transactions on , vol.53, no.1 , pp. 78- 85, Feb. 2006 doi: 10.1 109/TNS.2005.862980
[17] The CTA Consortium, "Design Concepts for the Cherenkov Telescope Array", August 2010, http://arxiv.org/abs/1008.3703
[18] S. Vorobiov et al., "NECTAr: New Electronics for the Cherenkov
Telescope Array", Nucí. Instrum. Meth. Article in press (2010),
DOI: 10.1016/j.nima.2010.08.1 12
[19] Park, S.M.; Toumazou, C; "Low noise current-mode CMOS
transimpedance amplifier for gigabit optical communication", Proceedings of the 1998 IEEE International Symposium on Circuits and Systems, 1998.
ISCAS '98, pp. 293 - 296 vol.1 , 1998
[20] F. Yuan "CMOS Current-Mode Circuits for Data Communications", Springer, 2006.
[21 ] Paul R. Gray, Paul J. Hurst, Robert G. Meyer, Stephen H. Lewis,
"Analysis And Design Of Analog Integrated Circuits", 4th Edition, Wiley, 2008.
[22] W.Moses: "TOF PET Issues and constraints", Picosecond Workshop at Clermont Ferrand, 2010

Claims

REIVINDICACIONES
1 . Circuito en modo corriente de primera etapa frontal para la lectura de sensores, que comprende una etapa de entrada para dividir una señal de entrada de corriente en al menos dos señales de corriente de salida, caracterizado porque la etapa de entrada comprende una etapa en base/puerta común formada por una pluralidad de transistores (Q0, ... Qn) dispuestos formando al menos dos grupos de manera que cada uno de ellos proporciona, en un respectivo nodo de salida (a, b), una de las al menos dos señales de corriente de salida.
2. Circuito según la reivindicación 1 , donde el primero de los al menos dos grupos de transistores (Q0, ... Qn), proporciona, en su nodo de salida (a), una corriente mayor que un segundo grupo en su nodo de salida (b).
3. Circuito según cualquiera de las reivindicaciones anteriores, donde el primer grupo comprende n ramas de transistores en paralelo, cada una formada por al menos un transistor (Qi , . . . Qn), y el segundo grupo comprende al menos una rama de transistor formada por al menos un transistor (Q0).
4. Circuito según la reivindicación 3, donde los transistores (Q0, ... Qn) son transistores ¡guales, o sustancialmente ¡guales, y apareados, teniendo puntos de operación ¡guales o próximos.
5. Circuito según la reivindicación 4, donde unos primeros extremos de todas las ramas de transistores están mutuamente conectados a un punto común en el que entra la señal de corriente de entrada.
6. Circuito según la reivindicación 5, donde unos segundos extremos de las n ramas de transistores en paralelo están conectados al nodo de salida (a) del primer grupo, y un segundo extremo de la rama de al menos un transistor está conectado al nodo de salida (b) del segundo grupo.
7. Circuito según la reivindicación 6, donde cada una de las ramas de transistores está formada por un transistor (Q0, ... Qn), siendo los primeros extremos los emisores/fuentes de los transistores (Q0, ... Qn) y siendo los segundos extremos los colectores/drenadores de los mismos, o viceversa, estando las bases/puertas de todos los transistores (Q0, ... Qn) conectadas entre sí.
8. Circuito según la reivindicación 6, donde cada una de las ramas de transistores está formada por un primer transistor (Q0, ... Qn) y un segundo transistor o transistor cascodo (Qco, - Qcn) conectados en serie, y donde: - los primeros extremos son los emisores/fuentes de los primeros transistores (Qo, ... Qn) y los segundos extremos son los colectores/drenadores de los segundos transistores (Qco, - Qcn), o
- los primeros extremos son los colectores/drenadores de los primeros transistores (Q0, ... Qn) y los segundos extremos son los emisores/fuentes de los segundos transistores (Qco, - Qcn)-
9. Circuito según cualquiera de las reivindicaciones 3 a 8, donde las ramas de al menos un transistor comprenden solamente un transistor.
10. Circuito según cualquiera de las reivindicaciones 5 a 9, donde la etapa de base/puerta común comprende un circuito de realimentación de tensión o corriente para disminuir la impedancia de entrada de la misma.
1 1 . Circuito según la reivindicación 10, donde el circuito de realimentación de tensión comprende un amplificador de error (A) de gran ancho de banda con su entrada conectada al punto común en el que la señal de corriente entra, y con su salida conectada a las bases/puertas de todos los transistores
(Qo, ... Qn).
12. Circuito según la reivindicación 10, donde el circuito de realimentación de corriente comprende un transistor en base/puerta común (QF) y un
amplificador diferencial de transimpedancia (TIA) de gran ancho de banda, donde el emisor/fuente del transistor en base/puerta común (QF) está conectado al punto común en el que la señal de corriente entra, las entradas negativa y positiva del amplificador diferencial de transimpedancia (TIA) de gran ancho de banda están respectivamente conectadas al colector/drenador y base/puerta del transistor en base/puerta común (QF), y su salida está conectada a las bases/puertas de todos los transistores (Q0, ... Qn)-
13. Circuito según la reivindicación 2 o cualquiera de las reivindicaciones 3-12 en tanto dependen de la reivindicación 2, que además comprende al menos una unidad de ganancia alta con una entrada conectada al nodo de salida (a) del primer grupo y una unidad de ganancia baja con una entrada conectada al nodo de salida (b) del segundo grupo.
14. Circuito según la reivindicación 13, donde las unidades de ganancia alta y baja son espejos de corriente formados por al menos dos respectivos transistores (M1 , M2) para, respectivamente, copiar la corriente que procede de los nodos de salida (a, b).
15. Circuito según la reivindicación 14, donde al menos la unidad de ganancia alta comprende un circuito de control para prevenir el malfuncionamiento de la etapa en base/puerta común evitando que, en caso de una alta corriente de entrada, los transistores (Q0, ... Qn; Qco, - Qcn) de la etapa en base/puerta común entren en la región de saturación, si son BJTs, o en la región óhmica, si son FETs.).
16. Circuito según la reivindicación 15, que está dispuesto en el espejo de corriente de forma que se evite una variación significativa del voltaje en el nodo correspondiente al colector/drenador del transistor (M1 o M1 c) conectado al nodo de salida (a) del primer grupo de la etapa en base/puerta común, proporcionando un camino alternativo para la parte excesiva de corriente de la alta corriente de entrada.
17. Circuito según la reivindicación 16, que comprende, para proporcionar el camino alternativo, al menos un transistor en base/puerta común (QCb) con su emisor/fuente conectado al nodo de salida (a) del primer grupo de la etapa en base/puerta común y su colector/drenador conectado a la puerta/base de los transistores del espejo de corriente (M1 , M2).
18. Circuito según la reivindicación 17, que comprende, para proporcionar el camino alternativo, dos transistores conectados como diodos (Qoci and C ) con el colector/drenador de uno (Qoci ) de ellos conectado a las
fuentes/emisores de los transistores (M1 , M2) del espejo de corriente y el emisor/fuente del otro (C ) conectado a las puertas/bases de los
transistores (M1 , M2) del espejo de corriente.
19. Circuito según cualquiera de las reivindicaciones 14 a 18, donde cada uno de los espejos de corriente comprende transistores cascodo (M1 c, M2c), cada uno de ellos conectado en serie a uno respectivo de los transistores del espejo de corriente (M1 , M2).
20. Circuito según la reivindicación 19 cuando depende de la reivindicación 16, que comprende además, para proveer el camino alternativo, un transistor (Qod ) con su colector/drenador conectado a las fuentes/emisores de los dos transistores del espejo de corriente (M1 , M2), su emisor/fuente conectado a las puertas/bases de los dos transistores del espejo de corriente (M1 , M2), y su base/puerta conectada al drenador/colector del transistor (M2) de los dos transistores (M1 , M2) del espejo de corriente que no está conectado al nodo de salida (a) del primer grupo de la etapa en base/puerta común o de un tercer transistor (M3) conectado en paralelo a los dos transistores (M1 , M2) con su puerta/base conectada a las de los mismos.
21 . Circuito según cualquiera de las reivindicaciones 14 a 20, donde las salidas de los espejos de corriente están conectadas a las entradas de respectivos dispositivos de una etapa frontal proporcionando caminos de lectura con diferentes ganancias.
22. Circuito según cualquiera de las reivindicaciones 14 a 20, donde la salida del espejo de corriente de ganancia alta está conectada a una entrada de una unidad de medidas de tiempo, y al menos la salida del espejo de corriente de ganancia baja está conectada a una entrada de una unidad de medida de energía, perteneciendo las unidades de medida a un sistema de lectura.
23. Circuito según cualquiera de las reivindicaciones anteriores donde al menos parte de los transistores (Q0, ... Qn; Qco, - Qcn; M1 , M2; M1 c, M2c; Qoci , Qoc2; Qcb) son transistores FET.
24. Circuito según cualquiera de las reivindicaciones anteriores donde al menos parte de los transistores (Q0, ... Qn; Qco, - Qcn; M1 , M2; M1 c, M2c; Qoci , Qoc2; Qcb) son transistores BJT.
25. Circuito según cualquiera de las reivindicaciones anteriores, que comprende al menos un preamplificador.
26. Circuito integrado que comprende el circuito en modo corriente de pri etapa frontal tal como se define en cualquiera de las reivindicaciones anteriores.
27.- Circuito integrado según la reivindicación 26, que está implementado en tecnología CMOS.
PCT/ES2012/070238 2011-04-11 2012-04-10 Circuito en modo corriente de primera etapa frontal para la lectura de sensores y circuito integrado Ceased WO2012140299A1 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
ES201130565A ES2390305B1 (es) 2011-04-11 2011-04-11 Circuito en modo corriente de primera etapa frontal para la lectura de sensores y circuito integrado.
ESP201130565 2011-04-11

Publications (1)

Publication Number Publication Date
WO2012140299A1 true WO2012140299A1 (es) 2012-10-18

Family

ID=47008869

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/ES2012/070238 Ceased WO2012140299A1 (es) 2011-04-11 2012-04-10 Circuito en modo corriente de primera etapa frontal para la lectura de sensores y circuito integrado

Country Status (2)

Country Link
ES (1) ES2390305B1 (es)
WO (1) WO2012140299A1 (es)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3766543A (en) * 1970-12-09 1973-10-16 Philips Corp Current divider
US5721512A (en) * 1996-04-23 1998-02-24 Analog Devices, Inc. Current mirror with input voltage set by saturated collector-emitter voltage
US20090091393A1 (en) * 2007-10-03 2009-04-09 Qualcomm Incorporated Dual-path current amplifier

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3766543A (en) * 1970-12-09 1973-10-16 Philips Corp Current divider
US5721512A (en) * 1996-04-23 1998-02-24 Analog Devices, Inc. Current mirror with input voltage set by saturated collector-emitter voltage
US20090091393A1 (en) * 2007-10-03 2009-04-09 Qualcomm Incorporated Dual-path current amplifier

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CORSI, F ET AL.: "A selftriggered CMOS front-end for Silicon Photo-Multiplier detectors", ADVANCES IN SENSORS AND INTERFACES, 2009. I WAS 12009. 3RD INTERNATIONAL WORKSHOP, 25 June 2009 (2009-06-25), pages 79 - 84, XP031498617 *

Also Published As

Publication number Publication date
ES2390305A1 (es) 2012-11-08
ES2390305B1 (es) 2013-10-16

Similar Documents

Publication Publication Date Title
EP2921882B1 (en) Reading device and method for measuring energy and flight time using silicon photomultipliers
Calò et al. SiPM readout electronics
Cates et al. Low power implementation of high frequency SiPM readout for Cherenkov and scintillation detectors in TOF-PET
Sánchez et al. HRFlexToT: A high dynamic range ASIC for time-of-flight positron emission tomography
ES2592652T3 (es) Circuito de ganancia de transimpedancia de bajo consumo y bajo desacoplamiento para sistemas de foto-detección de diferenciación temporal en sensores dinámicos de visión
CN101779144A (zh) 用于从撞击x射线光子生成可计数脉冲的设备和方法以及对应的成像装置
CN103439012B (zh) 适用于超导纳米线单光子探测器的室温读出电路
CN105425012A (zh) 一种用于连续窄脉冲下的apd像元电压读取电路
Montagnani et al. A compact 4-decade dynamic range readout module for gamma spectroscopy and imaging
ES2669371T3 (es) Detector matricial de impulsos láser con suma rápida
Corsi et al. BASIC: an 8-channel Front-end ASIC for Silicon Photomultiplier Detectors
Sanuy et al. Wideband (500 MHz) 16 bit dynamic range current mode PreAmplifier for the CTA cameras (PACTA)
ES2390305B1 (es) Circuito en modo corriente de primera etapa frontal para la lectura de sensores y circuito integrado.
Baharmast et al. A low noise, wide dynamic range TOF laser radar receiver based on pulse shaping techniques
Dey et al. A CMOS front-end interface ASIC for SiPM-based positron emission tomography imaging systems
Seifert et al. A high bandwidth preamplifier for SiPM-based TOF PET scintillation detectors
CN108709645B (zh) 一种基于场效应管的单光子淬灭电路
Ma et al. A 64× 64 pixel image sensor with gain-configurable photodiodes and combined subrange method
Chandratre et al. ANUSPARSH-II frontend ASIC for avalanche mode of RPC detector using regulated cascode trans-impedance amplifier
Rolo et al. A low-noise CMOS front-end for TOF-PET
Katourani Lucas: A low-power ultra-low jitter compact asic for sipm targetting tof-ct
Yeom et al. A 12-channel CMOS preamplifier-shaper-discriminator ASIC for APD and gas counters
Lu et al. Design and Characterization of a Picosecond Timing ASIC in 55-nm CMOS
Rojas et al. FAST3: Front-End Electronics to Read Out Thin Ultra-Fast Silicon Detectors for ps Resolution
Kasinski et al. Dual stage charge-sensitive amplifier with constant-current feedback for Time-over-Threshold processing dedicated for silicon strip detectors

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12771961

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12771961

Country of ref document: EP

Kind code of ref document: A1